DE10226082B4

DE10226082B4 - Circuit arrangement for current limitation

Info

Publication number: DE10226082B4
Application number: DE2002126082
Authority: DE
Inventors: Robert Oyrer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-06-12
Filing date: 2002-06-12
Publication date: 2006-08-31
Anticipated expiration: 2022-06-13
Also published as: DE10226082A1

Abstract

Schaltungsanordnung zur Strombegrenzung eines Laststroms (iL) durch eine Ausgangsstufe (10),
mit einem steuerbaren Leistungsschalter (T2), dessen Laststrecke in Reihe zu einer Messimpedanz (R1) und zwischen einem ersten und zweiten Anschluss (11, 5) angeordnet ist,
mit einer ersten Strombegrenzungseinrichtung (20, 30), die den Laststrom (iL) durch den Leistungsschalter (T2) erfasst und die, sofern der erfasste Laststrom (iL) einen vorgegebenen Stromschwellenwert überschreitet, den Laststrom (iL) auf einen ersten vorgegebenen Stromwert (iL0) begrenzt,
mit einer zweiten Strombegrenzungseinrichtung (20, 30, 40), die zusätzlich eine zwischen dem ersten und zweiten Anschluss (11, 5) abfallende Spannung (Vx) erfasst und die, sofern die erfasste Spannung (Vx) einen ersten vorgegebenen Spannungsschwellenwert (V1) überschreitet, den Laststrom (iL) auf einen zweiten Stromwert (iL1) begrenzt, wobei der zweite Stromwert (iL1) geringer ist als der erste Stromwert (iL0).Circuit arrangement for current limitation of a load current (iL) by an output stage (10),
with a controllable power switch (T2) whose load path is arranged in series with a measuring impedance (R1) and between a first and second connection (11, 5),
with a first current limiting device (20, 30) which detects the load current (iL) through the circuit breaker (T2) and which, if the detected load current (iL) exceeds a predetermined current threshold value, the load current (iL) to a first predetermined current value (iL0 ) limited,
with a second current-limiting device (20, 30, 40) which additionally detects a voltage (Vx) falling between the first and second connection (11, 5) and which, if the detected voltage (Vx) exceeds a first predetermined voltage threshold value (V1) , the load current (iL) is limited to a second current value (iL1), wherein the second current value (iL1) is less than the first current value (iL0).

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Strombegrenzung eines Stromes durch eine Ausgangsstufe.The The invention relates to a circuit arrangement for current limiting a current through an output stage.

Derartige Schaltungsanordnungen mit einem Lasttransistor und einer Strombegrenzungsschaltung sind beispielsweise die von der Firma Infineon Technologies AG unter der Bezeichnung PROFET vertriebenen intelligenten Leistungsschalter. Bei solchen intelligenten Leistungsschaltern dient der Lasttransistor zum Schalten einer in Reihe zu dem Lasttransistor anschließbaren Last, wobei die Reihenschaltung aus Lasttransistor und Last an eine Energiequelle anschließbar ist. Bei integrierten Schaltungen, die Leistungstransistoren als Ausgangstreiber beinhalten, wird im Überlast- bzw. Kurzschlussfall der durch den Leistungstransistor geführte Laststrom üblicherweise mittels einer Strombegrenzungsschaltung begrenzt.such Circuit arrangements with a load transistor and a current limiting circuit are for example, those of the company Infineon Technologies AG under the name PROFET distributed intelligent circuit breaker. In such intelligent circuit breakers, the load transistor is used for switching a load which can be connected in series with the load transistor, wherein the series circuit of load transistor and load to a power source connectable is. In integrated circuits, the power transistors as Output drivers include, in case of overload or short circuit the guided through the power transistor load current usually means a current limiting circuit limited.

In der modernen Schaltungstechnik werden Strombegrenzungsschaltungen insbesondere bei MOS-Ausgangsstufen verwendet. 1 der Zeichnung zeigt eine MOS-Schaltung mit einer Strombegrenzungseinrichtung, wie sie beispielsweise auch in dem deutschen Patent DE 44 29 716 C1 , von der die vorliegende Erfindung ausgeht, beschrieben ist. 1 zeigt einen MOS-Leistungstransistor T2, dessen Laststrecke in Reihe mit dem Messwiderstand R1 und der Last RL zwischen den Klemmen 4, 5 angeordnet ist. Der Gateanschluss des Leistungstransistors T2 wird über eine Ansteuerschaltung bestehend aus dem Stromspiegel Q0, Q1 und dem Ansteuertransistor T1 mit einem Steuerpotential UG angesteuert. Der Ansteuertransistor T1 wird über die Stromquelle I3 versorgt. Die Bipolartransistoren Q0, Q1 des Stromspiegels werden versorgungsseitig über die Anschlüsse 1, 2 und die Stromquellen I1, I2 mit jeweils einem Strom i1, i2 versorgt. Eingangsseitig sind die Bipolartransistoren Q0, Q1 jeweils mit einem Anschluss des Messtransistors R1 verbunden.In modern circuit technology current limiting circuits are used in particular at MOS output stages. 1 The drawing shows a MOS circuit with a current limiting device, as for example, in the German patent DE 44 29 716 C1 , from which the present invention proceeds, is described. 1 shows a MOS power transistor T2, whose load path in series with the measuring resistor R1 and the load RL between the terminals 4 . 5 is arranged. The gate terminal of the power transistor T2 is driven via a drive circuit consisting of the current mirror Q0, Q1 and the drive transistor T1 with a control potential UG. The drive transistor T1 is supplied via the current source I3. The bipolar transistors Q0, Q1 of the current mirror are the supply side via the terminals 1 . 2 and the current sources I1, I2 each supplied with a current i1, i2. On the input side, the bipolar transistors Q0, Q1 are each connected to a terminal of the sense transistor R1.

Die Schaltungsanordnung zur Strombegrenzung gemäß 1 ist dazu ausgelegt, den zwischen den Klemmen 4, 5 fließenden Laststrom iL zu begrenzen. Der Gateanschluss G des Leistungstransistors T2 wird über den Anschluss 3 und über die Stromquelle I3 in Abhängigkeit von dem Schaltzustand des Ansteuertransistors T1 mit einem Potential UG angesteuert. Sofern der Laststrom iL einen vorgegebenen Schwellenwert überschreitet, leitet der Bipolartransistor Q1 schwächer. Dadurch steigt das Potential UC am Kollektor C dieses Bipolartransistors Q1 und damit auch am Steueranschluss G des Transistors T1 an, wodurch der Transistor T1 aufgesteuert wird. Dadurch sinkt jedoch in gleicher Weise das Potential UG am Drainanschluss des Ansteuertransistors T1 und damit am Steueranschluss G des Leistungstransistors T2 ab. Der Leistungstransistor T2 leitet somit einen geringeren Laststrom iL, was gleichermaßen eine Strombegrenzung des Laststromes iL gleichkommt.The circuit arrangement for current limitation according to 1 is designed to be between the terminals 4 . 5 limiting the load current iL. The gate terminal G of the power transistor T2 is connected via the terminal 3 and driven by the current source I3 as a function of the switching state of the drive transistor T1 with a potential UG. If the load current iL exceeds a predetermined threshold, the bipolar transistor Q1 conducts weaker. As a result, the potential UC at the collector C of this bipolar transistor Q1 and thus also at the control terminal G of the transistor T1 increases, whereby the transistor T1 is turned on. As a result, however, the potential UG at the drain terminal of the drive transistor T1 and thus at the control terminal G of the power transistor T2 decreases in the same way. The power transistor T2 thus conducts a lower load current iL, which is equal to a current limit of the load current iL equally.

In der in 1 dargestellten Schaltung ist der Wert der Strombegrenzung, d.h. der durch die Strombegrenzungsschaltung eingestellte Stromwert, lediglich von dem durch den Leistungstransistor T2 fließenden Laststrom iL abhängig. Der Wert der Strombegrenzung ist somit unabhängig von der über der Laststrecke des Leistungstransistors T2 abfallenden Drain-Source-Spannung UDS. Die im Leistungstransistor T2 entstehende Verlustleistung ergibt sich bekanntlich aus dem Produkt der Drain-Source-Spannung UDS multipliziert mit dem Laststrom iL. Im Kurzschluss bzw. Überlastfall ist das der begrenzte Laststrom iL. Bei zunehmender Drain-Source-Spannung UDS würde in diesem Falle die im Leistungstransistor T2 entstehende Verlustleistung in gleicher Weise wie die Drain-Source-Spannung UDS zunehmen. Dies ist jedoch häufig nicht erwünscht.In the in 1 The circuit shown is the value of the current limit, ie the set by the current limiting circuit current value, only dependent on the current flowing through the power transistor T2 load current iL. The value of the current limit is thus independent of the falling across the load path of the power transistor T2 drain-source voltage UDS. The power loss resulting in the power transistor T2 is known to result from the product of the drain-source voltage UDS multiplied by the load current iL. In the event of a short circuit or overload, this is the limited load current iL. In this case, as the drain-source voltage UDS increases, the power loss resulting in the power transistor T2 would increase in the same way as the drain-source voltage UDS. However, this is often undesirable.

Der vorliegenden Erfindung liegt daher zunächst die Aufgabe zugrunde, eine gattungsgemäße Schaltungsanordnung zur Strombegrenzung so weiterzubilden, dass die durch den Leistungstransistor entstehende Verlustleistung ebenfalls begrenzt wird.Of the The present invention is therefore initially based on the object a generic circuit arrangement to further develop the current limiting so that the resulting from the power transistor Power loss is also limited.

Bei bekannten Schaltungsanordnungen zur Strombegrenzung, wie beispielsweise der in 1 dargestellten Schaltung, wurde aus Stabilitätsgründen bislang auf eine geringe Schleifenverstärkung A0 im Regelkreis geachtet. Die Schleifenverstärkung A0 der Regelung dieser Schaltung ergibt sich aus folgender Gleichung: A0 = n·β/rbe·1/go2·gm1/go3·gm2·r1. (1) In known circuit arrangements for current limiting, such as in 1 For reasons of stability, attention has hitherto been paid to a small loop gain A0 in the control circuit. The loop gain A0 of the control of this circuit is given by the following equation: A0 = n × β / rbe × 1 / go2 × gm1 / go3 × gm2 × r1. (1)

Hierbei ist mit n die Emittervielfachheit, mit β die Stromverstärkung und mit rbe der Basis-Emitter-Widerstand des Bipolartransistors Q1 bezeichnet. go2 bezeichnet den Ausgangsleitwert der Stromquelle I2, gm1 den Übertragungsleitwert des Ansteuertransistors T1, go3 den Ausgangsleitwert der Stromquelle I3 und gm2 den Übertragungsleitwert des Leistungstransistors T2. R1 bezeichnet den Widerstandswert des Messwiderstandes R1.in this connection with n is the emitter multiplicity, with β the current gain and Rbe designates the base-emitter resistor of the bipolar transistor Q1. go2 denotes the output conductance of the current source I2, gm1 the transmission conductance of the drive transistor T1, go3 the output conductance of the current source I3 and gm2 the transmission conductance of the power transistor T2. R1 denotes the resistance of the Measuring resistor R1.

Um die Schleifenverstärkung der Regelungsschaltung 1 so gering wie möglich zu halten, muss nach Gleichung (1) der Ansteuertransistor T1 sehr schwach dimensioniert werden, da die anderen Parameter in diesem Schaltungsaufbau nicht in ausreichendem Maße verändert werden können. Bei stabilisierter Schaltungsanordnung stellt dies kein Problem dar, da der Ansteuertransistor T1 lediglich den Strom i3 der Stromquelle I3 führen muss.To the loop gain of the control circuit 1 To keep it as low as possible, according to equation (1), the driving transistor T1 must be dimensioned very weak, since the other parameters in this circuit structure can not be changed sufficiently. In stabilized circuit arrangement, this is not a problem because the drive transistor T1 only the Current i3 the power source I3 must lead.

Um nun einen stabilen Arbeitspunkt bei einem Auftreten einer von Fall zu Fall auftretenden Überlast oder eines Überstromes zu erlangen, muss die Gatekapazität des Leistungstransistors T2, d.h. das an dessen Steueranschluss G noch anliegende Po tential UG, über den Ansteuertransistor T1 möglichst schnell entladen werden. Um ein möglichst schnelles Ansprechen des Ansteuertransistors T1 und damit geringe Ansprechzeiten der Regelungen zu realisieren, müsste der Ansteuertransistor T1 daher möglichst stark dimensioniert werden. Dies steht allerdings im Gegensatz zu der Forderung eines stabilen Regelkreises. Insbesondere bei Leistungstransistoren T2, die zum Schalten von großen Strömen im Bereich von 50 Ampere und mehr ausgelegt sind und bei denen die Gatekapazität somit einige Nano-Farad betragen kann, muss im Falle einer starken Überlast bzw. einem Kurzschluss diese Gatekapazität innerhalb weniger Mikrosekunden entladen werden, um so einen stabilen Arbeitspunkt zu erhalten. Dazu müssten jedoch von dem Ansteuertransistor T1 Entladeströme im Bereich von mehreren Milliampere bereitgestellt werden, wodurch der Ansteuertransistor T1 aber entsprechend groß zu dimensionieren wäre.Around now a stable operating point at an occurrence of a case case of overload or an overcurrent To gain, the gate capacitance of the power transistor must be T2, i. at the control terminal G still applied Po potential UG, about the drive transistor T1 as possible be discharged quickly. To respond as quickly as possible the drive transistor T1 and thus low response times of To realize regulations would have to the drive transistor T1 therefore dimensioned as strong as possible become. However, this is in contrast to the requirement of stable control loop. Especially with power transistors T2, the one for switching large ones Pouring in Range of 50 amps and more are designed and in which the gate capacitance Thus, some nano-farad may be required in case of heavy overload or a short circuit this gate capacitance within a few microseconds be discharged so as to obtain a stable operating point. To would however, of the drive transistor T1 discharge currents in the range of several Milliampere be provided, whereby the drive transistor T1 but correspondingly large too would dimension.

2 zeigt ein weiteres Ausführungsbeispiel einer bekannten Strombegrenzungsschaltung, wie sie ebenfalls in dem eingangs genannten deutschen Patent DE 44 29 716 C1 offenbart ist. Gegenüber der Schaltung in 1 ist in 2 der Ansteuertransistor T1 durch einen Stromspiegel T8, T9 ersetzt worden. Sofern ein Überstrom bzw. ein Kurzschlussstrom auftritt, kann der Bipolartransistor Q1 weniger Strom als durch die Stromquelle I2 vorgegeben ist, führen, wodurch der ausgangsseitig von dem Stromspiegel Q0, Q1 bereitgestellte Strom i6 steigt. Dieser Strom i6 wird eingangsseitig dem Stromspiegel T8, T9 zugeführt und dort gespiegelt. Ausgangsseitig arbeitet somit der gespiegelte Strom i6 gegen den Strom i3, der von der Stromquelle I3 bereitgestellt wird. Sofern der Strom i6 steigt, sinkt das Ansteuerpotential UG zur Ansteuerung des Gateanschlusses G des Leistungstransistors T2. Der Leistungstransistor T2 leitet somit weniger und regelt den Laststrom iL zurück. 2 shows a further embodiment of a known current limiting circuit, as also in the aforementioned German patent DE 44 29 716 C1 is disclosed. Opposite the circuit in 1 is in 2 the drive transistor T1 has been replaced by a current mirror T8, T9. If an overcurrent or a short-circuit current occurs, the bipolar transistor Q1 may result in less current than predetermined by the current source I2, as a result of which the current i6 provided on the output side by the current mirror Q0, Q1 increases. This current i6 is fed to the input side of the current mirror T8, T9 and mirrored there. On the output side, the mirrored current i6 thus operates against the current i3 provided by the current source I3. If the current i6 increases, the drive potential UG for driving the gate terminal G of the power transistor T2 decreases. The power transistor T2 thus conducts less and regulates the load current iL back.

Die Schleifenverstärkung A0 dieser Schaltungsanordnung ergibt sich damit aus folgender Gleichung: A0 = n·β/rbe·1/go2·ü89/go3·gm2·r1. (2) The loop gain A0 of this circuit arrangement thus results from the following equation: A0 = n * β / rbe * 1 / go2 * ü89 / go3 * gm2 * r1. (2)

In Gleichung (2) ist mit ü89 das Übersetzungsverhältnis des Stromspiegels T8/T9, also der Quotient der Übertragungsleitwerte der Transistoren T8, T9, bezeichnet.In Equation (2) is with ü89 the gear ratio of Current mirror T8 / T9, ie the quotient of the transmission conductances of the transistors T8, T9, designated.

Um auch hier die Schleifenverstärkung A0 möglichst gering zu halten, muss das Übersetzungsverhältnis ü89 möglicht klein gewählt werden. Für einen stabilen Arbeitspunkt muss also zumindest gewährleistet sein, dass das Produkt aus Strom i2 und Übersetzungsverhältnis ü89 stets größer ist als der Strom i3.Around Again, the loop gain A0 possible To keep low, the transmission ratio ü89 must be small chosen become. For a stable operating point must therefore at least be guaranteed be that the product of current i2 and gear ratio ü89 always is larger as the stream i3.

Im geschlossenen Zustand des Transistors Q1 steht zur Entladung der Gatekapazität des Leistungstransistors T2 maximal der Strom i2·ü89 zur Verfügung. Der Strom i2 liegt im allgemeinen im Bereich von einigen 10 μA. Zur Entladung der Gatekapazität wären jedoch Ströme im Bereich von einigen Milliampere erforderlich. Um ein möglichst schnelles Ansprechen und damit eine schnelle Entladung der Gatekapazität des Leistungstransistors T2 zu erreichen, wäre damit ein Übersetzungsverhältnis ü > 100 wünschenswert. Ein solch hohes Übersetzungsverhältnis ü89 würde jedoch die Stabilität des Regelkreises negativ beeinflusst.in the closed state of the transistor Q1 is for discharging the gate capacitance of the power transistor T2 maximum current i2 · ü89 available. The current i2 is in general in the range of a few 10 μA. However, to discharge the gate capacitance would be streams in the range of a few milliamps required. To one as possible fast response and thus a fast discharge of the gate capacitance of the power transistor T2 would be achieved Thus, a gear ratio ü> 100 desirable. However, such a high transmission ratio would be 89 the stability of the control loop adversely affected.

Weitere, jeweils einen Stromregelkreis zur Begrenzung eines Laststromes durch eine Last ausgebildete Schaltungsanordnungen sind in der DE 35 23 369 A1 , DE 17 64 713 A und der DE 39 31 893 A1 beschrieben.Further, each a current control circuit for limiting a load current formed by a load circuit arrangements are in the DE 35 23 369 A1 . DE 17 64 713 A and the DE 39 31 893 A1 described.

Die DE 100 20 927 A1 beschreibt eine Schaltungsanordnung zur Ansteuerung einer spannungsgesteuerten Last, die neben einem Spannungsregler zur temperaturabhängigen Regelung der Spannung über der Last eine Strombegrenzungseinrichtung zur Begrenzung eines Laststromes durch die Last umfasst. Dem Spannungsregler und der Strombegrenzungseinrichtung ist ein Leistungstransistor gemeinsam, der in Reihe zu der Last geschal tet ist. Zur Erfassung des Laststromes dient ein in Reihe zu der Last und dem Leistungstransistor geschalteter Strommesswiderstand.The DE 100 20 927 A1 describes a circuit arrangement for controlling a voltage-controlled load, which in addition to a voltage regulator for temperature-dependent regulation of the voltage across the load comprises a current limiting device for limiting a load current through the load. The voltage regulator and the current limiting device has a common power transistor connected in series with the load. For detecting the load current is used in series with the load and the power transistor switched current measuring resistor.

Ausgehend von dem erläuterten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltung zur Strombegrenzung anzugeben, bei der die Stabilität des Regelkreises sichergestellt wird und bei der dennoch ein schnelles Ansprechen des Leistungsschalters möglich ist.outgoing explained by the The prior art is based on the object of the present invention specify a circuit for current limiting, in which the stability of the control loop is ensured and nevertheless a fast response of the circuit breaker possible is.

Erfindungsgemäß werden die genannten Aufgaben durch eine Schaltungsanordnung zur Strombegrenzung mit den Merkmalen des Patentanspruchs 1 gelöst. Demgemäß ist vorgesehen:
Eine Schaltungsanordnung zur Strombegrenzung eines Stroms durch eine Ausgangsstufe,

– mit einem steuerbaren Leistungsschalter, dessen Laststrecke in Reihe zu einer Messimpedanz und zwischen einem ersten und zweiten Anschluss angeordnet ist,
– mit einer ersten Strombegrenzungseinrichtung, die den Laststrom durch den Lastschalter erfasst und die, sofern der erfasste Laststrom einen vorgegebenen Stromschwellenwert überschreitet, den Laststrom auf einen ersten vorgegebenen Stromwert begrenzt,
– mit einer zweiten Strombegrenzungseinrichtung, die zusätzlich eine zwischen dem ersten und zweiten Anschluss abfallende Spannung erfasst und die, sofern die erfasste Spannung einen ersten vorgegebenen Spannungsschwellenwert überschreitet, den Laststrom auf einen zweiten Stromwert begrenzt, wobei der zweite Stromwert geringer ist als der erste Stromwert.

According to the invention, said objects are achieved by a current-limiting circuit having the features of claim 1. Accordingly, it is provided:
A circuit arrangement for current limitation of a current through an output stage,

With a controllable power switch whose load path is arranged in series with a measuring impedance and between a first and second connection,
- With a first current limiting device that detects the load current through the load switch and, if the detected load current before given current threshold value limits the load current to a first predetermined current value,
- With a second current limiting device, which additionally detects a voltage dropping between the first and second terminal voltage and, if the detected voltage exceeds a first predetermined voltage threshold, limits the load current to a second current value, wherein the second current value is less than the first current value.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.advantageous Refinements and developments of the invention are the dependent claims and the description with reference to the drawings.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:The Invention will be described below with reference to the figures in the drawing specified embodiments explained in more detail. It shows:

1 ein erstes Beispiel einer bekannten Strombegrenzungsschaltung; 1 a first example of a known current limiting circuit;

2 ein zweites Beispiel einer bekannten Strombegrenzungsschaltung; 2 a second example of a known current limiting circuit;

3 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Strombegrenzung, die eine Einrichtung zur spannungsabhängigen Strombegrenzung aufweist; 3 a first embodiment of a current limiting circuit according to the invention, which has a device for voltage-dependent current limiting;

4 die Kennlinie einer mit einer zusätzlichen Messeinrichtung ausgestatteten Strombegrenzungsschaltung nach 3; 4 the characteristic of a equipped with an additional measuring device current limiting circuit 3 ;

5 anhand eines einfachen Schaltbildes eine besonders einfache Realisierung der zusätzlichen Messeinrichtung aus 3, die eine Kennlinie entsprechend 4 aufweist; 5 based on a simple diagram of a particularly simple implementation of the additional measuring device 3 that correspond to a characteristic 4 having;

6 ein Ausführungsbeispiel einer verbesserten ersten Strombegrenzungsschaltung einer erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung, die eine Stabilisierungseinrichtung der Stromregelung aufweist; 6 An embodiment of an improved first current limiting circuit of a current limiting circuit arrangement according to the invention, which has a stabilization device of the current control;

7 ein drittes, besonders bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung. 7 a third, particularly preferred embodiment of the circuit arrangement according to the invention for current limiting.

In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofern nichts anderes angegeben ist – mit gleichen Bezugszeichen versehen worden.In all figures of the drawing are the same or functionally identical elements - if nothing else is stated - with the same reference numerals have been provided.

3 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur Strombegrenzung, die eine Einrichtung zur spannungsunabhängigen Strombegrenzung aufweist. 3 shows a first embodiment of a circuit according to the invention for current limiting, which has a device for voltage-independent current limiting.

3 zeigt eine in MOS-Technologie ausgebildete Ausgangsstufe 10, die einen MOS-Leistungstransistor T2 aufweist. In Reihe zu der Laststrecke des Leistungstransistors T2 sind ein Messwiderstand R1 und eine Last RL geschaltet. Die Reihenschaltung aus Leistungstransistor T2 und Messwiderstand R1 ist zwischen einem ersten Anschluss 4 und einem zweiten Anschluss 5 angeordnet. Der erste Anschluss 4 ist mit einem ersten Versorgungspotential VDD, beispielsweise dem positiven Versorgungspotential, der zweite Anschluss 5 mit einem zweiten Versorgungspotential VGND, beispielsweise dem Potential der Bezugsmasse, beaufschlagt. 3 shows an educated in MOS technology output stage 10 comprising a MOS power transistor T2. In series with the load path of the power transistor T2, a measuring resistor R1 and a load RL are connected. The series connection of power transistor T2 and measuring resistor R1 is between a first terminal 4 and a second port 5 arranged. The first connection 4 is with a first supply potential VDD, for example, the positive supply potential, the second port 5 with a second supply potential VGND, for example, the potential of the reference ground, applied.

Die vorliegende Erfindung wird nachfolgend unter Verwendung jeweils n-leitender MOS-Transistoren als Leistungstransistor T2, Ansteuertransistor T1 und Schalttransistor T7 erläutert. Gateanschlüsse G dieser Transistoren T1, T2, T7 bilden deren Steueranschlüsse, Drainanschlüsse D und Sourceanschlüsse S bilden erste und zweite Laststreckenanschlüsse.The The present invention will be described below using, respectively n-type MOS transistors as power transistor T2, driving transistor T1 and switching transistor T7 explained. Gate connections G These transistors T1, T2, T7 form their control terminals, drain terminals D and source terminals S form first and second load line connections.

Im vorliegenden Ausführungsbeispiel ist der Drainanschluss D des Leistungstransistors T2 mit einer typischerweise resistiv ausgebildeten Last RL verbunden. Der Leistungsschalter T2 ist damit als sogenannter Low-Side-Schalter ausgebildet, bei dem die Last RL zwischen dem positiven Versorgungspotential VDD und einem Lastanschluss des Leistungsschalters T2 angeordnet ist. Der Steueranschluss G des Leistungstransistors T2 ist über ein Steuerpotential UG derart beaufschlagbar, dass im eingeschalteten Zustand ein Laststrom iL durch den Leistungstransistor T2 und damit auch durch den Messwiderstand R1 fließt.in the present embodiment is the drain terminal D of the power transistor T2 with a typical resistively trained load RL connected. The circuit breaker T2 is thus designed as a so-called low-side switch, in the load RL between the positive supply potential VDD and a load terminal of the circuit breaker T2 is arranged. The control terminal G of the power transistor T2 is via a Control potential UG so acted upon that in the switched State a load current iL through the power transistor T2 and thus also flows through the measuring resistor R1.

Die Schaltung in 3 weist darüber hinaus eine Stromspiegelschaltung 20 auf. Die Stromspiegelschaltung 20 enthält zwei zu einem Stromspiegel miteinander verschaltete Bipolartransistoren Q0, Q1, wobei der ausgangsseitige Bipolartransistor Q1 eine n-fache Stromverstärkung aufweist. Versorgungsseitig sind die Biopolartransistoren Q0, Q1 über jeweils eine Stromquelle I1, I2 mit jeweils einem Versorgungsanschluss 1, 2 verbunden. Der erste Bipolartransistor Q0 wird somit über die Stromquelle I1 mit einem ersten Strom i1 beaufschlagt, während der zweite Bipolartransistor Q1 über die zweite Stromquelle I2 mit einem zweiten Strom i2 beaufschlagt wird. An dem kollektorseitigen Anschluss C des in Diode verschalteten Bipolartransistors Q0 ergibt sich somit ein Potential UR, an dem kollektorseitigen Anschluss des ausgangsseitigen Bipolartransistors Q1 ergibt sich ein Potential UC. Eingangsseitig ist der Stromspiegel Q0, Q1 mit der Ausgangsstufe 10 verbunden. Dabei ist der Emitteranschluss E des ers ten Bipolartransistors Q0 mit dem zweiten Versorgungsanschluss 5 verbunden und der emitterseitige Anschluss E des zweiten Bipolartransistors Q1 ist mit einem Abgriff 12 zwischen dem Messwiderstand R1 und dem Sourceanschluss S des Leistungstransistors T2, an dem das Sourcepotential US anliegt, verbunden. Der Stromspiegel Q0, Q1 greift somit die an dem Messwiderstand anliegende Messspannung U1 = US – VGND ab.The circuit in 3 also has a current mirror circuit 20 on. The current mirror circuit 20 includes two bipolar transistors Q0, Q1 interconnected to a current mirror, and the output side bipolar transistor Q1 has an n-fold current gain. On the supply side, the Biopolartransistoren Q0, Q1 via a respective current source I1, I2, each with a supply connection 1 . 2 connected. The first bipolar transistor Q0 is thus acted upon by the current source I1 with a first current i1, while the second bipolar transistor Q1 is acted upon by the second current source I2 with a second current i2. A potential UR thus results at the collector-side terminal C of the diode-connected bipolar transistor Q0, and a potential UC results at the collector-side connection of the output-side bipolar transistor Q1. On the input side is the current mirror Q0, Q1 with the output stage 10 connected. In this case, the emitter terminal E of the ers th bipolar transistor Q0 to the second supply terminal 5 connected and the emitter-side terminal E of the second bipolar transistor Q1 is connected to a tap 12 between the measuring resistor R1 and the source terminal S of the power transistor T2, which is applied to the source potential US, connected. The current mirror Q0, Q1 thus picks up the measuring voltage U1 = USVGND applied to the measuring resistor.

Die Schaltung in 3 weist ferner eine Ansteuerschaltung 30 auf. Die Ansteuerschaltung 30 besteht aus einem Ansteuertransistor T1 und einer Stromquelle I3, deren Laststrecken miteinander in Reihe und zwischen einem dritten Anschluss 3 und dem zweiten Versorgungsanschluss 5 geschaltet sind. Der Steueranschluss G des Ansteuertransistors T1 ist mit dem Ausgang 21 der Stromspiegelschaltung 20 und damit mit dem Kollektoranschluss C des zweiten Bipolartransistors Q1 verbunden. Der Ansteuertransistor T1 wird damit über das Kollektorpotential UC angesteuert.The circuit in 3 also has a drive circuit 30 on. The drive circuit 30 consists of a drive transistor T1 and a current source I3, their load paths with each other in series and between a third terminal 3 and the second supply terminal 5 are switched. The control terminal G of the drive transistor T1 is connected to the output 21 the current mirror circuit 20 and thus connected to the collector terminal C of the second bipolar transistor Q1. The drive transistor T1 is thus driven via the collector potential UC.

An einem Abgriff zwischen der Stromquelle I3 und dem Drainanschluss D des Ansteuertransistors T1 liegt das Steuerpotential UG an, über welches der Steueranschluss G des Leistungstransistors T2 angesteuert wird.At a tap between the current source I3 and the drain terminal D of the driving transistor T1 is the control potential UG, via which the Control terminal G of the power transistor T2 is driven.

Der Ansteuertransistor T1 ließe sich selbstverständlich auch durch einen Stromspiegel T8, T9 entsprechend dem Beispiel in 2 ersetzen.Of course, the drive transistor T1 could also be connected through a current mirror T8, T9 according to the example in FIG 2 replace.

Erfindungsgemäß ist nun eine Messeinrichtung 40 sowie eine zweite Stromspiegelschaltung T3, T4, vorgesehen. Die Messeinrichtung 40 weist zwei Eingänge E1, E2 auf und ist eingangsseitig parallel zur Reihenschaltung aus Leistungstransistor T2 und Messwiderstand R1 geschaltet. Dabei ist der erste Eingang E1 mit einem Abgriff 11 zwischen Last RL und dem Drainanschluss D des Leistungstransistors T2 und der zweite Eingang E2 mit dem zweiten Versorgungsanschluss 5 verbunden. Zusätzlich kann ein dritter Eingang E3 vorgesehen sein, über den im Bedarfsfall ein Steuerpotential in die Messeinrichtung 40 einkoppelbar ist. Die Messeinrichtung 40 weist darüber hinaus einen Ausgang A auf. Der Ausgang A ist mit dem zweiten Stromspiegel T3, T4 verbunden. Der zweite Stromspiegel T3, T4 besteht aus zwei p-Kanal-MOSFETs, die versorgungsseitig mit einem gemeinsamen Anschluss 6 verbunden sind. Eingangsseitig ist der Laststreckenanschluss des in Diode verschalteten Transistors T3 mit dem Ausgang A der Messeinrichtung 40 verbunden. Ausgangsseitig ist der zweite Transistor T4 des Stromspiegels T3, T4 mit der Klemme 21 und damit mit dem Kollektoranschluss C des ausgangsseitigen Bipolartransistors Q1 des ersten Stromspiegels Q0, Q1 verbunden.According to the invention is now a measuring device 40 and a second current mirror circuit T3, T4 provided. The measuring device 40 has two inputs E1, E2 and is connected on the input side parallel to the series connection of power transistor T2 and measuring resistor R1. In this case, the first input E1 is a tap 11 between the load RL and the drain terminal D of the power transistor T2 and the second input E2 with the second supply terminal 5 connected. In addition, a third input E3 may be provided, via which, if necessary, a control potential in the measuring device 40 can be coupled. The measuring device 40 also has an output A on. The output A is connected to the second current mirror T3, T4. The second current mirror T3, T4 consists of two p-channel MOSFETs, the supply side with a common connection 6 are connected. On the input side, the load path connection of the diode-connected transistor T3 to the output A of the measuring device 40 connected. On the output side, the second transistor T4 of the current mirror T3, T4 with the terminal 21 and thus connected to the collector terminal C of the output side bipolar transistor Q1 of the first current mirror Q0, Q1.

Die die Messspannung U1 am Messwiderstand R1 abgreifende Stromspiegelschaltung 20 sowie die Ansteuerschaltung 30 bilden eine erste Strombegrenzungseinrichtung. Die Messeinrichtung 40, der zweite Stromspiegel T3, T4, die erste Stromspiegelschaltung 20 und die Ansteuerschaltung 30 bilden zusammen eine zweite Strombegrenzungseinrichtung.The current measuring circuit which picks up the measuring voltage U1 at the measuring resistor R1 20 as well as the drive circuit 30 form a first current limiting device. The measuring device 40 , the second current mirror T3, T4, the first current mirror circuit 20 and the drive circuit 30 together form a second current limiting device.

Nachfolgend wird die Funktionsweise der in 3 dargestellten Schaltungsanordnung zur Strombegrenzung erläutert, wobei lediglich auf die gegenüber dem eingangs genannten Stand der Technik neu hinzugekommenen Schaltungselemente detailliert eingegangen wird. Die allgemeine Funktionsweise der Strombegrenzungsschaltung wurde bereits eingangs eingehend erläutert und wird darüber hinaus als bekannt vorausgesetzt.Below is the operation of the in 3 explained circuit arrangement for current limiting, which is discussed in detail only on the relation to the above-mentioned prior art newly added circuit elements. The general operation of the current limiting circuit has already been explained in detail and is also assumed to be known.

Die Messeinrichtung 40 misst an ihren beiden Eingängen E1, E2 die zwischen den Klemmen 11, 5 anliegende Spannung UDS + U1 und erzeugt an ihrem Ausgang A abhängig von der gemessenen Spannung einen Strom i4, der mit steigender Spannung zunimmt. Der Strom i4 wird über den Stromspiegel T3, T4 auf einen Strom i5 gespiegelt und dem Kollektoranschluss C des zweiten Bipolartransistors Q1 zugeführt.The measuring device 40 measures at its two inputs E1, E2 those between the terminals 11 . 5 applied voltage UDS + U1 and generates at its output A depending on the measured voltage, a current i4, which increases with increasing voltage. The current i4 is mirrored via the current mirror T3, T4 to a current i5 and supplied to the collector terminal C of the second bipolar transistor Q1.

Steigt nun die Spannung zwischen den Klemmen 11 und 5 an, dann steigen auch die Ströme i4 bzw. i5. Damit erhöht sich das Potential UC am Kollektor C des zweiten Bipolartransistors Q1, wodurch der Ansteuertransistor T1 stärker aufgesteuert wird. Dadurch sinkt in gleicher Weise das Steuerpotential UG am Steueranschluss G des Leistungstransistors T2 ab. Der Leistungstransistor T2 wird geringer leitend, wodurch der Laststrom iL entsprechend abgesenkt wird. Zusätzlich zu der laststromabhängigen Begrenzung des Laststromes iL wird dadurch mithin eine spannungsabhängige Begrenzung des Laststromes iL ermöglicht.Now increase the voltage between the terminals 11 and 5 then, currents i4 and i5 also increase. As a result, the potential UC at the collector C of the second bipolar transistor Q1 increases, as a result of which the drive transistor T1 is turned on more strongly. As a result, the control potential UG at the control terminal G of the power transistor T2 decreases in the same way. The power transistor T2 becomes less conductive, whereby the load current iL is lowered accordingly. In addition to the load-current-dependent limitation of the load current iL, a voltage-dependent limitation of the load current iL is consequently made possible as a result.

4 zeigt anhand eines schematisierten Diagramms das Prinzip einer solchen erfindungsgemäßen spannungsabhängigen Strombegrenzung. Die Ordinate bezeichnet dabei den Wert der Strombegrenzung Ix und die Abszisse die Spannung Vx zwischen den Klemmen 11 und 5. Bis zu einer ersten Spannung V1 weist die Schaltungsanordnung einen ersten Strombegrenzungswert iL0 auf, der beispielsweise durch eine bekannte, laststromabhängige Strombegrenzungseinrichtung eingestellt wird. In dieser Phase ist die spannungsabhängige Strombegrenzung nicht aktiviert. Die spannungsabhängige Strombegrenzung greift erst ab einer Spannung Vx > V1. Dies hat dann zur Folge, dass mit zunehmender Spannung Vx der Wert der Strombegrenzung Ix typischerweise kontinuierlich abnimmt und zwar so lange, bis ein zweiter Spannungswert V2 erreicht ist. Bei Erreichen des zweiten Spannungswertes V2 nimmt der Wert der Strombegrenzung Ix wieder einen konstanten Wert iL1 an. Bei einer Spannung Vx > V2 findet also keine weitere Verringerung der Strombegrenzung statt. Dies ist nicht notwendigerweise erforderlich, jedoch sinnvoll, da Ausgangsstufen typischerweise dazu ausgelegt sind, zumindest einen vorgegebenen Stromwert zu schalten. Eine beliebige Reduzierung des Laststromes iL ist daher meist nicht erwünscht. 4 shows a schematic diagram of the principle of such a voltage-dependent current limiting invention. The ordinate indicates the value of the current limit Ix and the abscissa the voltage Vx between the terminals 11 and 5 , Up to a first voltage V1, the circuit arrangement has a first current limiting value iL0, which is set, for example, by a known load-current-dependent current-limiting device. In this phase, the voltage-dependent current limit is not activated. The voltage-dependent current limitation only starts from a voltage Vx> V1. This then has the consequence that with increasing voltage Vx, the value of the current limiting Ix typically decreases continuously, namely until a second voltage value V2 is reached. When reaching the second voltage value V2 decreases the value of the current limit Ix again a constant value iL1. At a voltage Vx> V2, therefore, no further reduction of the current limit takes place. This is not necessarily necessary but useful because output stages are typically designed to switch at least one predetermined current value. Any reduction of the load current iL is therefore usually undesirable.

Die Messeinrichtung 40 gemäß 3 kann im einfachsten Fall dadurch realisiert werden, dass die Klemmen 11 und 6 mitein ander verbunden werden und dass der Ausgang A der Messeinrichtung bzw. der Eingang des Stromspiegels T3, T4 mittels eines Widerstandes mit der Klemme 5 verbunden wird. 5 zeigt eine solche bevorzugte Realisierung der Messeinrichtung 40. Dabei ist ein Widerstand R40, eine oder mehrere Zenerdioden D40 und eine Stromquelle I40 vorgesehen, die zueinander in Reihe und zwischen den Anschlüssen A, E2 der Messeinrichtung 40 angeordnet sind. Die Stromquelle I40 liefert den Strom i40.The measuring device 40 according to 3 can be realized in the simplest case, that the terminals 11 and 6 be connected mitein other and that the output A of the measuring device or the input of the current mirror T3, T4 by means of a resistor to the terminal 5 is connected. 5 shows such a preferred realization of the measuring device 40 , In this case, a resistor R40, one or more Zener diodes D40 and a current source I40 are provided which are connected to each other in series and between the terminals A, E2 of the measuring device 40 are arranged. The current source I40 supplies the current i40.

Der obere Wert der Strombegrenzung iL0 wird durch die spannungsunbeeinflusste Regelschaltung der Strombegrenzung eingestellt. Die Spannung V1 ergibt sich hier aus der Art und der Anzahl der erst ab einer gewissen Spannung stromdurchlässigen Diode D40. Der untere Wert der Strombegrenzung iL1 ergibt sich zum einen aus der spannungsabhängigen Regelung der Strombegrenzung und zum anderen aus dem maximal von der Stromquelle I40 gelieferten Strom i40. Die Steigung der Kennlinie gemäß 4 und damit der Wert der Spannung V2 ist dann über den Wert des Widerstandes R40 festgelegt. Der Widerstand R40 könnte auch durch einen oder mehrere Transistoren realisiert werden, die so verschaltet sind, dass sie eine Widerstandskennlinie aufweisen.The upper value of the current limit iL0 is set by the voltage-independent current-limiting control circuit. The voltage V1 results here from the type and number of current-permeable diode D40 above a certain voltage. The lower value of the current limit iL1 results firstly from the voltage-dependent regulation of the current limitation and secondly from the maximum current i40 supplied by the current source I40. The slope of the characteristic according to 4 and thus the value of the voltage V2 is then set above the value of the resistor R40. Resistor R40 could also be implemented by one or more transistors connected to have a resistance characteristic.

Zusätzlich oder alternativ kann anstelle der oder parallel zu der Reihenschaltung aus Dioden D40 und Widerstand R40 auch ein von außen über den dritten Eingang E3 der Messeinrichtung 40 ansteuerbarer Schalttransistor T40 angeordnet sein. Mittels des Schalttransistors T40, der typischerweise als logisch ansteuerbarer Transistor T40 ausgeführt ist, ist es möglich, den Wert der Strombegrenzung Ix durch einen extern eingekoppelten Schaltbefehl bedarfsgemäß zu verändern.Additionally or alternatively, instead of or in parallel with the series connection of diodes D40 and resistor R40, an external connection via the third input E3 of the measuring device may also be used 40 controllable switching transistor T40 may be arranged. By means of the switching transistor T40, which is typically designed as a logically controllable transistor T40, it is possible to change the value of the current limiting Ix as required by an externally coupled switching command.

Die Messeinrichtung 40 liefert an ihrem Ausgang A somit einen Strom i4, der einerseits von der Potentialdifferenz Vx zwischen den Eingängen E1 und E2 und andererseits von einem Steuersignal am Eingang E3 in solcher Weise abhängig ist, dass bei steigender Potentialdifferenz Vx der Wert des Stromes i4 am Ausgang A zunimmt. Mittels eines Steuersignals am Eingang E3 und dem Transistor T40 kann der Wert des Stromes I4 somit sprunghaft verändert werden.The measuring device 40 supplies at its output A thus a current i4 which is dependent on the one hand by the potential difference Vx between the inputs E1 and E2 and on the other hand by a control signal at the input E3 in such a way that increases with increasing potential difference Vx, the value of the current i4 at the output A. , By means of a control signal at the input E3 and the transistor T40, the value of the current I4 can thus be changed abruptly.

Bei der Realisierung einer Schaltung mit spannungsabhängiger Strombegrenzung ist jedoch folgendes zu beachten: Steigt der Spannungsabfall Vx zwischen den Klemmen 11 und 5 an, dann wird der Sollwert der Regelung verringert und der Wert der Strombegrenzung Ix sinkt entsprechend ab. Ein Absinken des Strombegrenzungswertes hat aber zur Folge, dass der Spannungsabfall U1 an der Last RL ebenfalls absinkt, wodurch der Spannungsabfall UDS am Leistungstransistor T2 weiter ansteigt. Die spannungsabhängige Verringerung des Wertes der Strombegrenzung Ix mit zunehmendem Spannungsabfall stellt damit eine Mitkopplung am Leistungstransistor T2 dar. Um sicherzustellen, dass der Regelkreis stets stabil bleibt, muss aus diesem Grunde die Schleifenverstärkung der Mitkoppelschleife möglichst kleiner als 1 gehalten werden.When implementing a circuit with voltage-dependent current limitation, however, the following should be noted: If the voltage drop Vx between the terminals increases 11 and 5 On, then the setpoint of the control is reduced and the value of the current limit Ix decreases accordingly. A decrease in the current limiting value has the consequence that the voltage drop U1 at the load RL also decreases, whereby the voltage drop UDS continues to increase at the power transistor T2. The voltage-dependent reduction of the value of the current limiting Ix with increasing voltage drop thus represents a positive feedback on the power transistor T2. To ensure that the control loop always remains stable, the loop gain of the coupling loop must be kept as small as possible for this reason.

6 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung, die eine Einrichtung 50 zur Stabilisierung der Stromregelung aufweist. 6 shows a second embodiment of a circuit arrangement according to the invention for current limiting, the means 50 to stabilize the current control.

Im Unterschied zum Ausführungsbeispiel in 3 weist die Schaltungsanordnung in 6 keine Messeinrichtung 40 auf. Die Schaltung weist dafür einen Stromspiegel T5, T6 auf, dessen Transistoren T5, T6 versorgungsseitig mit einem gemeinsamen Anschluss 7 verbunden sind. Ferner ist ein Schalttransistor T7 vorgesehen, dessen Laststrecke zwischen dem Versorgungsanschluss 5 und dem Eingang 51 des zweiten Stromspiegels T5, T6, der durch einen Laststreckenanschluss des in Diode verschalteten Transistors T5 gebildet wird, angeordnet ist. Der Ausgang 52 des zweiten Stromspiegels T5, T6 ist über eine Klemme 22 mit dem Kollektor C des Bipolartransistors Q0 des ersten Stromspiegels Q0, Q1 verbunden. Die Transistoren T5, T6 des zweiten Stromspiegels T5, T6 sowie der Schalttransistor T7 bilden damit eine Gegenkopplung zu der bipolaren Verstärkerstufe bestehend aus dem Bipolartransistor Q1 des ersten Stromspiegels Q0, Q1 und der Stromquelle I2, die die Schleifenverstärkung der bipolaren Verstärkerstufe Q1, I2 vermindert. Die Funktion dieser Gegenkopplung wird nachfolgend näher beschrieben:
Wie bereits eingangs ausführlich beschrieben wurde, kann das Ansprechverhalten des Leistungsschalters T2 durch eine geeignete Dimensionierung des Ansteuertransistors T1 gezielt eingestellt werden. Sofern das Potential UC am Kollektor C des Bipolartransistors Q1 steigt, wird der Schalttransistor T7 entsprechend aufgesteuert. Der entsprechend durch die Laststrecke des Schalttransistors T7 fließende Strom i7 wird über den zweiten Stromspiegel T5, T6 und die Klemme 22 kollektorseitig in den Bipolartransistor Q0 eingespeist. Damit steigt gleichermaßen die über der Basis-Emitter-Strecke des Bipolartransistor Q0 abfallende Spannung UBE, wodurch der Bipolartransistor Q1 über den ersten Stromspiegel Q0, Q1 besser leitet. Dadurch wird das kollektorseitige Potential UC des Bipolartransistors Q1 gleichermaßen reduziert und der Ansteuertransistor T1 somit geringer aufgesteuert. Dadurch steigt das Steuerpotential UG und der Leistungstransistor leitet wieder einen höheren Laststrom iL.In contrast to the embodiment in 3 has the circuit arrangement in 6 no measuring device 40 on. The circuit has for this purpose a current mirror T5, T6, the transistors T5, T6 supply side with a common terminal 7 are connected. Further, a switching transistor T7 is provided, the load path between the supply terminal 5 and the entrance 51 of the second current mirror T5, T6, which is formed by a load path terminal of the diode-connected transistor T5. The exit 52 of the second current mirror T5, T6 is via a terminal 22 connected to the collector C of the bipolar transistor Q0 of the first current mirror Q0, Q1. The transistors T5, T6 of the second current mirror T5, T6 and the switching transistor T7 thus form a negative feedback to the bipolar amplifier stage consisting of the bipolar transistor Q1 of the first current mirror Q0, Q1 and the current source I2, which reduces the loop gain of the bipolar amplifier stage Q1, I2. The function of this negative feedback is described in more detail below:
As already described in detail above, the response of the circuit breaker T2 can be adjusted by a suitable dimensioning of the drive transistor T1 targeted. If the potential UC at the collector C of the bipolar transistor Q1 increases, the switching transistor T7 is turned on accordingly. The correspondingly flowing through the load path of the switching transistor T7 current i7 is via the second current mirror T5, T6 and the terminal 22 Collector side fed into the bipolar transistor Q0. Thus, the same goes down over the base-emitter path of the bipolar transistor Q0 lover voltage UBE, whereby the bipolar transistor Q1 passes better over the first current mirror Q0, Q1. As a result, the collector-side potential UC of the bipolar transistor Q1 is likewise reduced and the drive transistor T1 is thus turned on less. As a result, the control potential UG increases and the power transistor again conducts a higher load current iL.

Die Stärke der Gegenkopplung wird hier über die Dimensionierung der Transistoren T5, T6, T7 eingestellt. Die Gegenkopplung K ergibt sich somit wie folgt: K = gm7·ü56·rbe/β. (3) The strength of the negative feedback is set here via the dimensioning of the transistors T5, T6, T7. The negative feedback K thus results as follows: K = gm7 · ü56 · rbe / β. (3)

Hierbei ist mit β und rbe die Stromverstärkung bzw. der Basis-Emitter-Widerstand des Bipolartransistors Q0 bezeichnet. ü56 ist das Übersetzungsverhältnis des Stromspiegels T5, T6 und gm7 ist der Übertragungsleitwert des Schalttransistors T7.in this connection is with β and Regulate the current gain or the base-emitter resistor of the bipolar transistor Q0. ü56 is the gear ratio of the Current mirror T5, T6 and gm7 is the transmission conductance of the switching transistor T7.

Die resultierende Verstärkung V einer solchen gegengekoppelten Verstärkerstufe mit der Leerlaufverstärkung V0 ergibt sich wie folgt: V = V0/(k·V0 – 1). (4) The resulting gain V of such a negative feedback amplifier stage with the open loop gain V0 is as follows: V = V0 / (k · V0 - 1). (4)

Unter der Voraussetzung, dass V0 sehr viel größer als 1 ist, ergibt sich V = 1/K. (5) On the assumption that V0 is much larger than 1, the result is V = 1 / K. (5)

Die Schleifenverstärkung A0 des gesamten Regelkreises mit rückgekoppelter Bipolarstufe Q0, Q1 ergibt sich damit wie folgt: A0 = β/rbe·1/go2·1/(gm7·ü56)·gm1/go3·gm2·r1. (6) The loop gain A0 of the entire loop with fed back bipolar Q0, Q1 is thus as follows: A0 = β / rbe * 1 / go2 * 1 / (gm7 * ü56) * gm1 / go3 * gm2 * r1. (6)

Wie aus Gleichung (6) ersichtlich ist, kann der Übertragungsleitwert gm1 des Ansteuertransistors T1 ausreichend groß gewählt werden, um damit ein schnelles Ansprechen des Leistungstransistors T2 zu erreichen. Dieser hohe Übertragungsleitwert gm1 kann dann durch eine entsprechende Wahl des Produktes aus gm7·ü56 kompensiert werden. Dadurch ist es möglich, die Schleifenverstärkung A0 und die Ansprechzeit des Leistungstransistors T2 unabhängig voneinander einzustellen. Die Stabilität des Regelkreises bleibt dennoch erhalten.As from equation (6), the transmission conductance gm1 of the Ansteuertransistors T1 be chosen sufficiently large, so that a fast To achieve response of the power transistor T2. This high transfer coefficient gm1 can then be compensated by an appropriate choice of the product gm7 · ü56 become. This makes it possible the loop gain A0 and the response time of the power transistor T2 independently adjust. The stability of the control loop remains intact.

7 zeigt ein drittes, besonders bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Strombegrenzung. Im Ausführungsbeispiel in 7 sind im wesentlichen die erfindungsgemäßen Elemente aus den beiden Ausführungsbeispielen der 3 und 6 miteinander kombiniert worden. Die Schaltungsanordnung in 7 weist damit einerseits eine spannungsabhängige Einstellung der Strombegrenzung und andererseits eine Einrichtung zur Stabilisierung der Stromregelschaltung auf. 7 shows a third, particularly preferred embodiment of the circuit arrangement according to the invention for current limiting. In the embodiment in 7 are essentially the elements of the invention of the two embodiments of the 3 and 6 been combined with each other. The circuit arrangement in 7 has on the one hand a voltage-dependent adjustment of the current limit and on the other hand a device for stabilizing the current control circuit.

In den vorstehenden Ausführungsbeispielen ist der Leistungstransistor T2 als sogenannter Low-Side-Schalter ausgebildet. Die Erfindung sei jedoch nicht ausschließlich auf als Low-Side-Schalter ausgebildete Ausgangsstufen beschränkt, sondern läßt sich selbstverständlich auch auf High-Side-Schalter oder Brückenschaltungen erweitern. Ferner wäre es auch denkbar, dass die Last RL parallel zur Laststrecke des Leistungsschalters T2 angeordnet ist.In the above embodiments the power transistor T2 is designed as a so-called low-side switch. However, the invention is not exclusively designed as a low-side switch Limited output levels, but lets himself Of course also expand to high-side switches or bridge circuits. Further, would be It is also conceivable that the load RL parallel to the load path of the circuit breaker T2 is arranged.

In den vorstehenden Ausführungsbeispielen sind der Leistungsschalter T2 und darüber hinaus auch die Ansteuertransistoren T1 und T7 als MOSFETs ausgebildet. Die Erfindung sei jedoch nicht ausschließlich auf in MOS-Technologie ausgebildeten Transistoren beschränkt, sondern lässt sich selbstverständlich auch bei geeigneter Anpassung der Schaltung auf bipolare Transistoren, IGBTs, JFETs, Thyristoren und dergleichen erweitern. Darüber hinaus können die dargestellten Stromspiegelanordnungen selbstverständlich auf beliebig andere Weise realisiert werden.In the above embodiments are the circuit breaker T2 and above In addition, the drive transistors T1 and T7 designed as MOSFETs. However, the invention is not exclusive to MOS technology limited transistors, but can be Of course even with suitable adaptation of the circuit to bipolar transistors, IGBTs, JFETs, thyristors and the like expand. Furthermore can Of course, the illustrated current mirror arrangements on Any other way be realized.

Es versteht sich auch, dass durch Variation der Leitungstypen der eingesetzten Transistoren eine beliebige Vielzahl an weiteren Ausführungsbeispielen angegeben werden kann.It It is also understood that by varying the types of line used Transistors any number of other embodiments can be specified.

Die Last und/oder der Messwiderstand können auf beliebige Weise ausgebildet sein und z. B. resistiv, induktiv, kapazitiv ausgebildet sein oder aus einer Mischung davon bestehen.The Load and / or the measuring resistor can be formed in any way be and z. B. resistive, inductive, capacitive or consist of a mixture of them.

Zusammenfassend kann festgestellt werden, dass durch Bereitstellung einer geeignet verschalteten zusätzlichen Spannungsmesseinrichtung sowie einer Gegenkopplung auf schaltungstechnisch sehr einfache, jedoch nichts desto Trotz sehr effektive Weise zum einen eine spannungsabhängige Strombegrenzung und zum anderen ein schnelles Ansprechen der Stromregelung realisierbar ist.In summary can be determined by providing a suitable interconnected additional Voltage measuring device and a negative feedback on circuit technology very simple, but nevertheless defiance very effective way to one is a voltage-dependent one Current limiting and on the other hand a fast response of the current control is feasible.

1–31-3: Anschlüsseconnections
4, 54, 5: Versorgungsanschlüssesupply connections
6, 76 7: Anschlüsseconnections
11, 1211 12: Klemmenjam
2020: StromspiegelschaltungCurrent mirror circuit
21, 2221 22: Klemmenjam
3030: Ansteuerschaltungdrive circuit
3131: Klemmeclamp
4040: Messeinrichtungmeasuring device
5050: Einrichtung zur Stabilisierung derFacility to stabilize the
: Stromregelungcurrent control
51, 5251 52: Klemmenjam
AA: Ausgangoutput
D40D40: Diodendiodes
E1–E3E1-E3: Eingängeinputs
R1R1: StrommesswiderstandCurrent sense resistor
R40R40: Widerstandresistance
RLRL: Lastload
T1T1: Ansteuertransistordrive transistor
T2T2: MOS-Leistungstransistor, LeistungsschalMOS power transistor, power scarf
: terter
T3, T4T3, T4: Transistoren des zweiten Stromspiegelstransistors of the second current mirror
T40T40: Transistortransistor
T5, T6T5, T6: Transistoren des dritten Stromspiegelstransistors of the third current mirror
T7T7: Schalttransistorswitching transistor
T8, T9T8, T9: Transistoren eines Stromspiegelstransistors a current mirror
Q0, Q1Q0, Q1: Bipolartransistorenbipolar transistors
I1–I3, I5, I40I1-I3, I5, I40: Stromquellenpower sources
i1–i7, i40i1-i7, i40: Strömestreams
iLiL: Laststromload current
Ix, iL0, iL1ix, iL0, iL1: Wert der Strombegrenzungvalue the current limit
U1U1: Messspannungmeasuring voltage
UBEUBE: Basis-Emitter-SpannungBase-emitter voltage
UC, URUC, UR: Kollektorpotentialecollector potentials
UDUD: Drainpotentialdrain potential
UDSUDS: Drain-Source-SpannungDrain-source voltage
UGUG: Ansteuerpotentialdrive potential
USUS: Sourcepotentialsource potential
VDDVDD: erstes (positives) Versorgungspotentialfirst (positive) supply potential
VGNDVGND: zweites Versorgungspotential,second Supply potential,
: Bezugspotentialreference potential
Vx, V1, V2Vx, V1, V2: Spannung zwischen den Anschlüssen 5 undVoltage between the terminals 5 and
: 1111
SS: Sourceanschlusssource terminal
DD: Drainanschlussdrain
GG: Gateanschlussgate terminal
Ee: Emitteranschlussemitter terminal
CC: Kollektoranschlusscollector connection
BB: Basisanschlussbasic Rate Interface

Claims

Circuit arrangement for current limitation of a load current (iL) by an output stage ( 10 ), with a controllable power switch (T2) whose load path is connected in series with a measuring impedance (R1) and between a first and second connection ( 11 . 5 ) is arranged, with a first current limiting device ( 20 . 30 ), which detects the load current (iL) through the power switch (T2) and which, if the detected load current (iL) exceeds a predetermined current threshold limit the load current (iL) to a first predetermined current value (iL0), with a second current limiting device ( 20 . 30 . 40 ), in addition one between the first and second connection ( 11 . 5 ) and that, if the detected voltage (Vx) exceeds a first predetermined voltage threshold (V1) limits the load current (iL) to a second current value (iL1), the second current value (iL1) being less than the first current value (iL0).

Circuit arrangement according to Claim 1, characterized in that the second current-limiting device ( 20 . 30 . 40 ) is designed such that the limited load current (iL) with increasingly greater detected voltage (Vx) has a continuously decreasing second current value (iL1).

Circuit arrangement according to one of the preceding claims, characterized in that a drive circuit ( 30 ) is provided for driving the circuit breaker (T2) having a current source (I3) for generating a drive current (i3) having an input circuit, in which a first drive signal (UC) can be coupled, and the one output circuit, via which the control terminal (G) of the circuit breaker (T2) with a second drive signal (UG) can be acted upon comprises.

Circuit arrangement according to Claim 3, characterized in that the drive circuit ( 30 ) has a drive transistor (T1) whose control terminal (G) forms the input circuit and whose output circuit is connected to the current source (I3).

Circuit arrangement according to one of the preceding claims, characterized in that the first current-limiting device ( 20 . 30 ) has a first measuring device (Q0, Q1) which detects a measuring voltage (U1) on the measuring resistor (R1) which has at least one current mirror circuit (Q0, Q1; I1, I2) and which is dependent on the detected measuring voltage (U1) On the output side a first drive signal (UC), provides, wherein the amount of the first drive signal (UC) increases with increasing measurement voltage (U1).

Circuit arrangement according to Claim 5, characterized in that the current mirror circuit (Q0, Q1; I1, I2) has a first current mirror (Q0, Q1), via the input terminals (E) of which the measuring voltage (U1) can be tapped, the supply terminals (C) of at least one current source (I1, I2) are supplied and at its output terminal ( 21 ), the first drive signal (UC) can be tapped.

Circuit arrangement according to Claim 6, characterized in that the first current mirror (Q0, Q1) contains two bipolar transistors (Q0, Q1) whose control terminals (B) are connected to one another in which a first bipolar transistor (Q0) of the first current mirror (Q0, Q1) is connected in diode and a second bipolar transistor (Q1) of the first current mirror (Q0, Q1) is connected to the output ( 21 ) of the first current mirror (Q0, Q1) and has a current gain (n) greater than 1.

Circuit arrangement according to one of the preceding claims, characterized in that the second current-limiting device ( 20 . 30 . 40 ) a second measuring device ( 40 ) which detects the voltage (Vx) and in response to which provides on the output side a third drive signal (i4, i5) whose value increases with increasing voltage (Vx), the third drive signal (i4, i5) being connected to the output ( 21 ) is supplied to the current mirror circuit (Q0, Q1, I1, I2).

Circuit arrangement according to claim 8, characterized in that a second current mirror (T3, T4) is provided, the input side with the output (A) of the second measuring device ( 40 ) and the output side with a supply connection ( 22 ) of the current mirror circuit (Q0, Q1, I1, I2).

Circuit arrangement according to one of claims 8 or 9, characterized in that the second measuring device ( 40 ) comprises a resistive element (R40) and a diode array (D40) connected in series with each other and supplied with current (i40) through a series connected current source (I40).

Circuit arrangement according to one of claims 8-10, characterized in that the second measuring device ( 40 ) has a controllable switch (T40), which is supplied via a connected in series with its load path current source (I40) with a current (i40).

Circuit arrangement according to one of the preceding claims, characterized in that the first and the second current-limiting device ( 20 . 30 . 40 ) are configured and cooperate such that the load current (iL) is limited to a voltage value (V1) of the voltage (Vx) to a first current threshold (iL0) and that the load current (iL) at a voltage (Vx), the greater is limited as the first voltage value (V1) to a value of the load current (iL) smaller than the first current threshold value (iL0).

Circuit arrangement according to one of the preceding claims, characterized in that the first and the second current-limiting device ( 20 . 30 . 40 ) are designed and cooperate in such a way that a second current threshold value (iL1) which is less than the first current threshold value (iL0) is never undershot.

Circuit arrangement according to one of the preceding claims, characterized in that a stabilization device ( 50 ) is provided for stabilizing the control of the current limiting circuit, the stabilizing device ( 50 ) Means (T5, T6, T7) for negative feedback of the current limit has.

Circuit arrangement according to Claim 14, characterized in that the stabilization device ( 50 ) has a controllable switch (T7) arranged between a power source (VDD, VGND) whose control terminal (G) is coupled to the output of the current mirror circuit (Q0, Q1; I1, I2) and whose output signal is fed to a supply input (T7). 22 ) of the current mirror circuit (Q0, Q1; I1, I2) can be fed.

Circuit arrangement according to one of claims 14 or 15, characterized in that the means (T5, T6, T7) for negative feedback comprise a third transistor (T7) and a third current mirror (T5, T6), wherein the control terminal (G) of the third transistor (T7) with the output of the current mirror circuit (Q0, Q1; I1, I2), the output (D) of the third transistor (T7) with the input ( 51 ) of the third current mirror (T5, T6) and the output ( 52 ) of the third current mirror with the supply input ( 22 ) of the current mirror circuit (Q0, Q1, I1, I2).

Circuit arrangement according to one of the preceding claims, characterized in that at an open-circuit gain V0 »0, the gain A0 of the control of the circuit arrangement behaves as follows: A0 ~ gm1 / gm7 · ü56 where gm1 denotes the transmission conductance of the drive transistor (T1), gm7 the transmission conductance of the third transistor (T7), and ü56 the gear ratio of the third current mirror (T5, T6).

Circuit arrangement according to one of the preceding claims, characterized in that the output stage ( 10 ) is formed as a MOS output stage and the power switch (T2) is designed as a MOSFET.

Circuit arrangement according to one of the preceding Claims, characterized in that the controllable power switch (T2) as a low-side switch is trained.

Circuit arrangement according to one of the preceding Claims, characterized in that the measuring impedance (R1) is resistive.