DE4429716C1 - Current limiting circuit for MOSET output stage - Google Patents

Current limiting circuit for MOSET output stage

Info

Publication number
DE4429716C1
DE4429716C1 DE19944429716 DE4429716A DE4429716C1 DE 4429716 C1 DE4429716 C1 DE 4429716C1 DE 19944429716 DE19944429716 DE 19944429716 DE 4429716 A DE4429716 A DE 4429716A DE 4429716 C1 DE4429716 C1 DE 4429716C1
Authority
DE
Grant status
Grant
Patent type
Prior art keywords
current
limiting circuit
mosfet
current limiting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19944429716
Other languages
German (de)
Inventor
Heinz Dipl Ing Zitta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making or -braking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output circuit to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output circuit to the control circuit in field-effect transistor switches

Abstract

The circuit detects the voltage across a measuring resistor (14) connected between the source of the MOSFET (13) and earth, for limiting the control current fed to the drain of the MOSFET. It uses current reflector (7, 8) controlled from 2 current sources (IQ1, IQ2), providing currents of equal amplitude. A further current reflector (10, 11) is inserted between the current limiting circuit and the gate of the MOSFET,. receiving the output current of the current limiting circuit and supplying an output current to the MOSFET gate.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Strombe grenzung (DE 35 12 563 C2). The invention relates to a circuit arrangement for Strombe limitation (DE 35 12 563 C2).

Schaltungen zur Strombegrenzung werden insbesondere bei DMOS- Ausgangsstufen verwendet, wobei zur Gateansteuerung des DMOS- Transistors oftmals eine Ladungspumpe erforderlich ist. Circuits for current limitation are used particularly in DMOS output stage, with often a charge pump is required for the gate control of the DMOS transistor.

Fig. 2 zeigt eine derartige bekannte Anordnung. Fig. 2 shows such a known arrangement. Mit 2 ist eine Eingangsklemme bezeichnet, der das Ausgangssignal der Ladungspumpe zuführbar ist. With an input terminal 2 is referred to which is fed the output signal of the charge pump. Diese Klemme ist jeweils mit Drainanschlüssen von drei MOS-Transistoren 9 , 16 , 17 verbun den. This terminal is verbun each having drain terminals of three MOS transistors 9, 16, 17 to. Drain- und Gateanschluß des ersten MOS-Transistors 9 sind zum einen über eine Stromquelle IQ₃ sowie die Last strecke eines Schalttransistors 6 mit Masse und ZUM anderen mit den Gateanschlüssen der weiteren MOS-Transistoren 16 und 17 verbunden. Drain and gate of the first MOS transistor 9 are on the one hand via a current source IQ₃ and the load of a switching transistor 6 to the ground and other route 16 and 17 are connected to the gate terminals of the further MOS transistors. Die MOS-Transistoren 16 und 17 bilden in Ver bindung mit zwei npn-Transistoren 18 , 19 einen Stromspiegel, wobei der Drainanschluß des Transistors 16 mit dem Kollektor des Transistors 18 und der Drainanschluß des Transistors 17 mit dem Basisanschluß des Transistors 18 , dem Basisanschluß des Transistors 19 und dessen Kollektor verschaltet ist. The MOS transistors 16 and 17 form, in conjunction with two npn transistors 18, 19, a current mirror, the drain of the transistor 16 to the collector of the transistor 18 and the drain of the transistor 17 to the base terminal of the transistor 18, the base terminal of transistor 19 and whose collector is connected. Die eigentliche MOS-Ausgangsstufe ist mit 13 bezeichnet, wobei deren Drainanschluß mit der Last verbunden ist, deren Gatean schluß mit dem Knotenpunkt aus Drainanschluß des Transistors 16 und Kollektoranschluß des Transistors 18 und deren Source anschluß über einen Widerstand 14 mit Masse verbunden ist. The actual MOS output stage is referred to with 13, wherein the drain terminal is connected to the load whose Gatean circuit connected to the junction of the drain terminal of the transistor 16 and the collector terminal of the transistor 18 and its source connected via a resistor 14 connected to ground. Der Emitter des Transistors 18 ist ebenfalls mit Masse ver schaltet und der Emitter des Transistors 19 mit dem Sourcean schluß des Transistors 13 . The emitter of transistor 18 is also switched ver to ground and the emitter of the transistor 19 with the Sourcean circuit of the transistor. 13 Fig. 3 zeigt die zugehörige Kenn linie der Schaltung aus Fig. 2. Fig. 3 shows the associated characteristic curve of the circuit in FIG. 2.

Um einen optimalen Einschaltwiderstand R on des Schalttran sistors 13 zu erreichen, wird eine Ladungspumpe verwendet, deren Ausgangssignal der Eingangsklemme 2 zugeführt wird. In order to achieve an optimum on-resistance R on of the Schalttran sistors 13, a charge pump is used, the output signal of the input terminal is supplied to the second Die in Fig. 2 gezeigte Schaltung verursacht jedoch bei Strömen, die noch vor dem Ansprechpunkt der Strombegrenzung liegen, einen Querstrom, der die Ladungspumpe belastet. However, the circuit shown in Fig. 2 caused at currents which are prior to the trip point of the current limitation, a cross-flow, the burden on the charge pump. Dies ist im allgemeinen unerwünscht. This is generally undesirable.

Eine Erweiterung der in Fig. 2 dargestellten Schaltung zeigt die in Fig. 4 dargestellte. An extension of the circuit shown in Fig. 2 shows the illustrated in Fig. 4. Gleiche Elemente sind mit glei chen Bezugszeichen versehen. Identical elements are provided with floating reference symbols. Der Stromspiegel ist hier durch zwei Stromquellen IQ₁, IQ₂, sowie die beiden NPN-Transistoren 7 , 8 realisiert. The current mirror is formed here by two current sources IQ₁, IQ₂, and the two NPN transistors 7, realized. 8 Versorgungsspannungsklemmen 3 , 4 , 5 sind vorgesehen, die z. Supply voltage terminals 3, 4, 5 are provided that z. B. identisch sein können. As can be identical. Die Klemme 3 ist über die Stromquelle IQ₁ mit der Klemme 4 verbunden ist. The terminal 3 is connected via the current source IQ₁ to the terminal. 4 Die Emitter der Transistoren 7 und 8 sind wiederum wie in Fig. 2 mit dem Widerstand 14 verschaltet. The emitters of the transistors 7 and 8 are in turn connected as in Fig. 2 with the resistor 14. Gate und Drain des Tran sistors 9 sind mit dem Gate eines weiteren MOS-Transistors 12 verschaltet, dessen Sourceanschluß mit der Klemme 2 verbunden ist. Gate and drain of Tran 9 sistors are connected to the gate of a further MOS transistor 12, whose source terminal is connected to the terminal. 2 Der Drainanschluß ist über die Kollektor-Emitter-Strec ke eines zusätzlichen npn-Transistors 15 mit Masse verbunden. The drain terminal is connected via the collector-emitter Strec ke an additional NPN transistor 15 to ground. Der Basisanschluß des Transistors 15 ist mit dem Knotenpunkt aus Stromquelle IQ₂ und Kollektor des Transistors 8 verbun den. The base terminal of transistor 15 is verbun to the node of current source IQ₂ and collector of the transistor 8 to. Der Knotenpunkt aus Drainanschluß des Transistors 12 und Kollektoranschluß des Transistors 15 ist mit dem Gate des Ausgangstransistors 13 verschaltet. The junction of the drain terminal of the transistor 12 and the collector terminal of the transistor 15 is connected to the gate of the output transistor. 13

Die aus Fig. 4 bekannte Schaltung löst das obengenannte Problem mit einer zusätzlichen Ausgangsstufe 12 , 15 . The known from FIG. 4 circuit solves the above problem with an additional output stage 12, 15. Diese Ausgangsstufe 12 , 15 ist jedoch in der Rückkopplungsschleife der Begrenzung, so daß aus Stabilitätsgründen bereits eine Frequenzgangkompensation einzubauen ist, da ansonsten das Risiko besteht, daß die Schaltung im Falle der Strombegren zung zu schwingen beginnt. However, this output stage 12, 15 is in the feedback loop of the limiter, so that for reasons of stability, a frequency response compensation is to be installed already, since otherwise there is a risk that the circuit in the case of Strombegren begins to oscillate wetting. In Anwendungsfällen, wo die Strom begrenzung betriebsmäßig auftritt, z. In applications where the current limit occurs operationally, eg. B. beim Einschalten einer Glühlampe, ist diese Schwingung aus Störstrahlungsgrün den nicht akzeptabel. As when switching on a light bulb, this vibration is the unacceptable for Störstrahlungsgrün.

In der DE 35 12 563 C2 ist eine Strom begrenzungsschaltung für einen Bipolartransistor gezeigt. In DE 35 12 563 C2, a current limiting circuit is shown for a bipolar transistor. Diese enthält eine Stromspiegelschaltung, bei der die Emitter der Stromspiegeltransistoren die an einem Meßwiderstand ab fallende Spannung auswerten. This includes a current mirror circuit in which the emitters of the current mirror transistors which evaluate to a measuring resistor from falling voltage. Die Stromspiegelschaltung der Strombegrenzungsschaltung steuert über einen weiteren Stromspiegel den im Strom zu begrenzenden Bipolartransistor an. The current mirror circuit of the current limiting circuit controls a further current mirror to the limiting current to the bipolar transistor. Der Eingangszweig der weiteren Stromspiegelschaltung ist ein Teil der Strombegrenzungsschaltung. The input branch of the further current mirror circuit is part of the current limiting circuit.

In der Literaturstelle "Electronica 1974. Neue integrierte Halbleiterbauteile von RCA", Fachzeitschrift Elektrotechnik und Maschinenbau, 1975, Heft 5, Seiten 227 bis 228 ist ein Prinzipschaltbild des integrierten Bausteins CA 3130 von RCA gezeigt. In the document "Electronica 1974. New integrated semiconductor components by RCA," trade magazine Electrical and Mechanical Engineering, 1975, Issue 5, pages 227 to 228 is shown 3130 by RCA a schematic diagram of the integrated module CA. Dieser enthält einen Stromspiegel, der Teil eines eingangsseitigen Operationsverstärkers ist und durch den ein MOS-Transistor einer Ausgangsstufe angesteuert wird. This includes a current mirror, which is part of an input operational amplifier and by a MOS transistor of an output stage is driven.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsan ordnung anzugeben, die eine geringere Schwingneigung und folglich höhere Stabilität als bekannte Strombegrenzungs schaltungen aufweist. The object of the present invention is to provide a Schaltungsan order, which has circuits a lower tendency to oscillate and thus higher stability than known current limiting.

Diese Aufgabe wird durch den An spruchs 1 gelöst. This object is solved by the on claim 1. Weiterbildungen sind Kennzeichen der Unter ansprüche. Developments are the hallmarks of claims under.

Die Erfindung wird nachfolgend anhand von einer weiteren Figur näher erläutert. The invention will be explained in more detail below with reference to another figure.

Die Figuren zeigen: The figures show:

Fig. 1 eine erfindungsgemäße Schaltungsanordnung zur Strom begrenzung, Fig. 1 shows a circuit arrangement of the invention limit the current,

Fig. 2 eine erste Anordnung gemäß dem Stand der Technik, Fig. 2 shows a first arrangement according to the prior art,

Fig. 3 eine Kennlinie der Schaltungsanordnung gemäß Fig. 2, Fig. 3 is a characteristic curve of the circuit of Fig. 2,

Fig. 4 eine weitere Anordnung gemäß dem Stand der Technik. Fig. 4 shows a further assembly according to the prior art.

In Fig. 1 sind wiederum gleiche Elemente mit gleichen Be zugszeichen versehen, wobei die Anordnung gegenüber der in Fig. 4 gezeigten erweitert ist. In Fig. 1, the same elements having the same reference numbers are provided Be turn, the arrangement being expanded from that shown in Fig. 4. Die Eingangsstufe mit der Klemme 2 , dem MOS-Transistor 9 , der Stromquelle IQ₃ sowie dem Schalttransistor 6 und der Eingangsklemme 1 entspricht der aus den Fig. 2 und 4 Die übrigen Elemente entsprechen denen aus Fig. 4, wobei die Stromquellen IQ₁, IQ₂ ein Über setzungsverhältnis von 1 : 1 haben und der Transistor 15 durch einen Stromspiegel bestehend aus den MOS-Transistoren 10 , 11 ersetzt ist, wobei der Drainanschluß des Transistors 12 mit dem Drainanschluß des MOS-Transistors 11 verbunden ist, des sen Sourceanschluß mit Masse gekoppelt ist. The input stage with the terminal 2, the MOS transistor 9, the power source IQ₃ as well as the switching transistor 6 and the input terminal 1 corresponds to that of FIGS. 2 and 4, the other elements correspond to those from Fig. 4, wherein the current sources IQ₁, IQ₂ a have 1 and the transistor 15 is replaced by a current mirror consisting of the MOS transistors 10, 11, wherein the drain of the transistor 12 to the drain terminal of the MOS transistor 11 is connected, the sen source terminal is coupled to ground: transmission ratio of 1 , Die Gateanschlüs se der zusätzlichen MOS-Transistoren 10 , 11 sind miteinander und mit dem Drainanschluß des Transistors 10 verbunden. The Gateanschlüs se of the additional MOS transistors 10, 11 are connected together and to the drain of the transistor 10 degrees. Der Sourceanschluß des Transistors 10 ist ebenfalls mit Masse gekoppelt. The source terminal of transistor 10 is also coupled to ground. Der Drainanschluß des Transistors 10 Sowie die Gateanschlüsse der Transistoren 10 , 11 sind mit dem Kno tenpunkt der Reihenschaltung aus Stromquelle IQ₂ und Kollek tor-Emitter-Strecke des Transistors 8 verbunden. The drain of the transistor 10 and the gates of the transistors 10, 11 are connected to the bone of the series circuit of power source and collector IQ₂ tenpunkt gate-emitter path of the transistor 8 is connected.

Mit I1 ist der Strom zum Drainanschluß des Transistors 11 bezeichnet, I2 ist der Ausgangsstrom der Stromquelle IQ₁ sowie I3 der Strom in den Kollektor des Transistors 8 . With the current I1 to the drain terminal of transistor 11 is designated, I2 is the output current of current source I3 IQ₁ and the current in the collector of the transistor. 8 Mit I4 ist der Strom gekennzeichnet, der zum Drainanschluß des Tran sistors 10 sowie zu den Gateanschlüssen der Transistoren 10 , 11 fließt. With the current I4 is in flowing to the drain terminal of the Tran sistors 10 and to the gate terminals of transistors 10,. 11 Schließlich bezeichnet I5 den Strom aus der Drain des Transistors 12 . Finally, I5 denotes the current from the drain of the transistor 12th

Gegenüber der bekannten Schaltung aus Fig. 4 weist die erfindungsgemäße Schaltung ebenfalls eine zweite Stufe auf. Compared to the known circuit of Fig. 4 also has the inventive circuit in a second stage. Diese ist hier jedoch erfindungsgemäß als Stromspiegel ausge führt, so daß keine zusätzliche Spannungsverstärkung auf tritt. However, this is inventively as a current mirror leads, so that no additional voltage gain occurs here. Daher ist für die Stabilität des Regelkreises im Strombegrenzungsfall keine weitere Kapazität erforderlich. Therefore, no additional capacity for the stability of the control loop in the case of current limiting is required. Die Forderung nach einer ausreichend steilen Regel-Kennlinie wird durch eine geeignete Dimensionierung der Schaltung gewährleistet. The requirement of a sufficiently steep characteristic control is ensured by a suitable dimensioning of the circuit. Die Stromquellen IQ₁ und IQ₂ sind derart aus geführt, daß sie gleiche Ströme liefern. The current sources IQ₁ and IQ₂ are so led out of that they provide equal currents. Die Transistoren 7 , 8 haben verschiedene Emitterflächen, so daß die Emitterfläche des Transistors 8 größer ist als die der Transistors 7 . The transistors 7, 8 have different emitter areas, so that the emitter area of the transistor 8 is larger than that of the transistor. 7 Fließt kein Laststrom IL durch die Last und somit durch den Schalttransistor 13 und den Meßwiderstand 14 , so ist der Spannungsabfall an Widerstand 14 gleich 0 V. Die Transistoren 7 und 8 haben dann gleiche Basis-Emitter-Spannungswerte, da jedoch die Emitterfläche des Transistors 8 größer ist, geht der Kollektor des Transistors 8 auf einen Low-Wert. No flow of load current IL through the load and thus through the switching transistor 13 and the measuring resistor 14, so the voltage drop across resistor 14 is equal to 0 V. The transistors 7 and 8, then have the same base-emitter voltage values, however, since the emitter area of the transistor 8 is larger, the collector of the transistor 8 goes to a low value. Daraus folgt, daß die Ströme I4 und I1 zu Null werden. It follows that the currents I4 and I1 will be zero.

Steigt durch den Laststrom IL die Spannung am Widerstand 14 an, so wird der Transistor 8 zunehmend weniger gut leitend. Rises by the load current IL to the voltage across the resistor 14, the transistor 8 becomes progressively less well conductive. Ein Gleichgewichtszustand, dh ein Ausgleich der Ströme 12 und 13 stellt sich dann ein, wenn die Spannung am Widerstand 14 A state of equilibrium, ie a balancing of the currents 12 and 13 then adjusts when the voltage across the resistor 14

VR=ΔVBE, wobei ΔVBE=Vt×ln (Area ( 8 )/Area ( 7 )). VR = AVBE wherein AVBE = Vt * ln (area (8) / Area (7)).

Mit Area ist hierbei die Emitterfläche des jeweiligen Tran sistors 8 bzw. 7 bezeichnet. Area with the emitter area of each Tran is here referred sistors 8 and 7 respectively.

Steigt dann der Strom I1 weiter an, so sinkt der Strom I3 unter den Wert des Ausgangsstroms der Stromquelle IQ₂, die Differenz fließt dann als Strom I4 in den Transistor 10 ab. Then increases the current I1 continues to rise, current I3 is reduced below the value of the output current of the current source IQ₂, the difference then flows into the transistor 10 as a current I4. Mit dem Stromspiegel 10 , 11 ist dann eine Verstärkung dieses Stroms möglich, und der so verstärkte Strom I1 entladet dann das Gate des Transistors 13 und der geschlossene Regelkreis ergibt dann die Strombegrenzung wenn I1 = I5 ist. To the current mirror 10, 11 is a gain of this current is then possible, and the thus amplified current I1 then discharges the gate of transistor 13 and the closed loop circuit is then given the current limitation when I1 = I5.

Claims (2)

  1. 1. Schaltungsanordnung zur Strombegrenzung einer MOS-Aus gangsstufe mit einem MOS-Transistor ( 13 ), an dessen Drain eine zu schaltende Last (RL) angeschlossen ist und dessen Source über einen Meßwiderstand ( 14 ) mit Masse verbunden ist, mit einer Ansteuerschaltung zur Ansteuerung des MOS-Transi stors ( 13 ), welche einen Stromspiegel (IQ₃, 9 , 12 ) enthält, der bezugsknotenseitig ( 2 ) von einer Ladungspumpe gespeist wird, in dessen Eingangskreis ein Schaltsignal eingespeist wird und durch dessen Ausgangskreis das Schaltsignal dem Gate des MOS-Transistors ( 13 ) zugeführt wird, mit einer Strom begrenzungsschaltung, die die Spannung am Meßwiderstand ( 14 ) erfaßt und abhängig von dieser Spannung den Ansteuerstrom des Gates des MOS-Transistors ( 13 ) begrenzt und die einen Strom spiegel ( 7 , 8 ) enthält, der von zwei Stromquellen (IQ₁, IQ₂) angesteuert wird, welche gleich große Ausgangsströme liefern, wobei die Emitter der Stromspiegeltransistoren ( 7 , 8 ) die Spannun 1. A circuit arrangement for limiting the current of a MOS-off gear having a MOS transistor (13) to its drain, a load to be switched (R L) is connected and whose source via a measuring resistor (14) is connected to ground, with a drive circuit for driving of the MOS Transistor stors (13) containing a current mirror (IQ₃, 9, 12), the reference node side (2) is fed by a charge pump in the input circuit of a switching signal is supplied and by the output circuit of the switching signal to the gate of the MOS transistor (13) is supplied to limit circuit having a current for detecting the voltage at the measuring resistor (14) and limits depending on this voltage the drive current of the gate of the MOS transistor (13) and a current mirror (7, 8), the two current sources (IQ₁, IQ₂) is actuated which provide equal output currents, wherein the emitters of the current mirror transistors (7, 8), the Spannun g am Meßwiderstand ( 14 ) abgreifen und ein Ausgangs strom der Strombegrenzungsschaltung zwischen Ausgangskreis des Stromspiegels ( 7 , 8 ) und der daran angeschlossenen Strom quelle (IQ₂) abgreifbar ist, und mit einem weiteren Strom spiegel ( 10 , 11 ), der zwischen die Strombegrenzungsschaltung und das Gate des MOS-Transistors ( 13 ) geschaltet ist, dessen Eingangskreis der Ausgangsstrom der Strombegrenzungsschaltung zugeführt wird und dessen Ausgangsstrom dem Gate des MOS- Transistors ( 13 ) zugeführt wird. g tapped at the measuring resistor (14) and an output current of the current limiting circuit is connected between the output circuit of the current mirror (7, 8) and the connected current source (IQ₂) can be tapped, and having a further current mirror (10, 11) connected between the current limiting circuit and the gate of the MOS transistor (13) whose input circuit of the output current of the current limiting circuit is supplied and whose output current is supplied to the gate of the MOS transistor (13) is connected.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterfläche des Ausgangstransistors ( 8 ) des Stromspiegels ( 7 , 8 ) der Strombegrenzungsschaltung größer ist als die Emitterfläche des Eingangstransistors ( 7 ) dieses Stromspie gels ( 7 , 8 ) 2. A circuit arrangement according to claim 1, characterized in that the emitter area of the output transistor (8) of the current mirror (7, 8) of the current limiting circuit is greater than the emitter area of the input transistor (7) of this current Spie gel (7, 8)
DE19944429716 1994-08-22 1994-08-22 Current limiting circuit for MOSET output stage Expired - Lifetime DE4429716C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944429716 DE4429716C1 (en) 1994-08-22 1994-08-22 Current limiting circuit for MOSET output stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944429716 DE4429716C1 (en) 1994-08-22 1994-08-22 Current limiting circuit for MOSET output stage

Publications (1)

Publication Number Publication Date
DE4429716C1 true DE4429716C1 (en) 1996-02-01

Family

ID=6526258

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944429716 Expired - Lifetime DE4429716C1 (en) 1994-08-22 1994-08-22 Current limiting circuit for MOSET output stage

Country Status (1)

Country Link
DE (1) DE4429716C1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825716A2 (en) * 1996-08-19 1998-02-25 Siemens Aktiengesellschaft Drive circuit for a field-effect controlled semiconductor device
DE19707708A1 (en) * 1997-02-26 1998-09-03 Siemens Ag Current limiting circuit
FR2773285A1 (en) * 1997-11-21 1999-07-02 Bosch Gmbh Robert Circuit for switching inductive loads
US6054845A (en) * 1998-01-29 2000-04-25 Siemens Aktiengesellschaft Current limiting circuit
DE10226082A1 (en) * 2002-06-12 2004-01-08 Infineon Technologies Ag Circuit arrangement for current overload and short circuit protection in MOS integrated circuits monitors both load current and voltage across transistor controlling load
EP1973229A1 (en) 2007-03-22 2008-09-24 NEC Electronics Corporation Overcurrent detecting circuit and semiconductor device
DE102007024064B4 (en) * 2006-05-22 2012-12-13 Mediatek Singapore Pte. Ltd. Current limiting system, circuit and method for limiting current

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3512563C2 (en) * 1985-04-06 1990-05-23 Robert Bosch Gmbh, 7000 Stuttgart, De

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3512563C2 (en) * 1985-04-06 1990-05-23 Robert Bosch Gmbh, 7000 Stuttgart, De

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fachzeitschrift Elektrotecnik u. Maschinenbau, 1975, H. 5, S. 227-228 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825716A2 (en) * 1996-08-19 1998-02-25 Siemens Aktiengesellschaft Drive circuit for a field-effect controlled semiconductor device
DE19633367A1 (en) * 1996-08-19 1998-03-26 Siemens Ag Drive circuit controlled for a field effect semiconductor device
US5939921A (en) * 1996-08-19 1999-08-17 Siemens Aktiengesellschaft Drive circuit for a field-effect-controlled semiconductor component which opens a switch when a predetermined current is exceeded
EP0825716A3 (en) * 1996-08-19 1999-11-03 Siemens Aktiengesellschaft Drive circuit for a field-effect controlled semiconductor device
DE19707708A1 (en) * 1997-02-26 1998-09-03 Siemens Ag Current limiting circuit
DE19707708C2 (en) * 1997-02-26 2002-01-10 Infineon Technologies Ag Current limiting circuit
FR2773285A1 (en) * 1997-11-21 1999-07-02 Bosch Gmbh Robert Circuit for switching inductive loads
US6054845A (en) * 1998-01-29 2000-04-25 Siemens Aktiengesellschaft Current limiting circuit
DE10226082A1 (en) * 2002-06-12 2004-01-08 Infineon Technologies Ag Circuit arrangement for current overload and short circuit protection in MOS integrated circuits monitors both load current and voltage across transistor controlling load
DE10226082B4 (en) * 2002-06-12 2006-08-31 Infineon Technologies Ag Circuit arrangement for current limitation
DE102007024064B4 (en) * 2006-05-22 2012-12-13 Mediatek Singapore Pte. Ltd. Current limiting system, circuit and method for limiting current
EP1973229A1 (en) 2007-03-22 2008-09-24 NEC Electronics Corporation Overcurrent detecting circuit and semiconductor device
US7660091B2 (en) 2007-03-22 2010-02-09 Nec Electronics Corporation Overcurrent detecting circuit and semiconductor device

Similar Documents

Publication Publication Date Title
US4881023A (en) Hybrid high speed voltage regulator with reduction of miller effect
DE3727170A1 (en) DC/DC voltage converter having a transformer
EP0665634A1 (en) Circuit arrangement with a field effect transistor
DE4013997A1 (en) DC current controller for inductive loads - uses by=pass semiconductor blocks with progressive switching to minimise component stress
EP0046482A1 (en) Circuit for delay normalisation of interconnected semiconductor chips
EP0436823A1 (en) Signal level converter
DE4115295A1 (en) Load current monitoring circuit with overload and short-circuit protection - uses current-voltage converter supplying overload and short-circuit detectors
DE3813672A1 (en) Invertor for an inductive load
EP0236967B1 (en) Circuit arrangement for controlling a mosfet with a load connected to its source
EP0108283A2 (en) Electronic switch
EP0421516A2 (en) Power supply arrangement with voltage regulation and current limiting
DE4022253A1 (en) Current limiting circuit for telecommunication installation - couples source electrodes of two FETs via resistance
DE3706319A1 (en) Multivibrator circuit arrangement
DE4034371C1 (en)
DE10045093A1 (en) Circuit arrangement for power supply for a driving circuit of a power semiconductor switch and method of providing the activation energy for a power semiconductor switch
EP0637874A1 (en) MOS switching stage
EP0679025A2 (en) Circuit arrangement for the feeding of an antenna signal
EP0369048A1 (en) Circuit arrangement for regulating the load current in a power MOSFET
EP0460263A1 (en) Linear CMOS output stage
DE10212869A1 (en) Drive circuit for barrier layer field effect transistor, has source controlled so barrier control current or voltage adopts higher then lower value sufficient to block FET when FET switched off
EP0583688A1 (en) Digital current switch
DE3626795A1 (en) Internal supply voltage source for an integrated halbleitschaltkreis
EP0513910A2 (en) Rectifier circuit
EP0557850A2 (en) Circuit arrangement for limiting the load current of a power MOSFET
DE19725440A1 (en) DC/DC converter

Legal Events

Date Code Title Description
D1 Grant (no unexamined application published) patent law 81
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right
R071 Expiry of right