DE10217580A1 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul

Info

Publication number
DE10217580A1
DE10217580A1 DE10217580A DE10217580A DE10217580A1 DE 10217580 A1 DE10217580 A1 DE 10217580A1 DE 10217580 A DE10217580 A DE 10217580A DE 10217580 A DE10217580 A DE 10217580A DE 10217580 A1 DE10217580 A1 DE 10217580A1
Authority
DE
Germany
Prior art keywords
semiconductor module
substrate
power semiconductor
metallization layer
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10217580A
Other languages
English (en)
Inventor
Mark Nils Muenzer
Roman Tschirbs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE10217580A priority Critical patent/DE10217580A1/de
Publication of DE10217580A1 publication Critical patent/DE10217580A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Leistungshalbleitermodul mit einem elektrisch isolierenden Substrat (1, 9, 10), das mindestens eine strukturierte erste Metallisierungsschicht (2, 12) aufweist, mit mindestens einem Halbleiterbauelement (16), das mit der ersten Metallisierungsschicht (2, 12) elektrisch verbunden ist, und mit einem Gehäuse (18), das Substrat (1, 9, 10) und Halbleiterbauelement aufnimmt, wobei in der ersten Metallisierungsschicht (1, 9, 10) eine eine flächige erste Spule ergebende Struktur (2b, 1a) ausgebildet ist, eine zweite Spule (3b, 12a, 20, 23) in dem Gehäuse (18) vorgesehen ist und die beiden Spulen (2b, 11a, 3b, 12a, 20, 23) so angeordnet sind, dass sie induktiv miteinander gekoppelt sind.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul mit einem elektrisch isolierenden Substrat, das mindestens eine strukturierte erste Metallisierungsschicht aufweist, mit mindestens einem Halbleiterbauelement, das mit der ersten Metallisierungsschicht elektrisch verbunden ist, und mit einem Gehäuse, das Substrat und Halbleiterbauelement aufnimmt.
  • Ein derartiges Leistungshalbleitermodul ist beispielsweise aus der WO 98/52221 bekannt. Problematisch ist bei derartigen Modulen häufig die potentialfreie Zuführung bzw. Abführung von Signalen in das bzw. aus dem Leistungshalbleitermodul. Als Möglichkeiten zur Potentialtrennung insbesondere bei hohen Strömen und hohen Leistungen boten sich nur induktive oder optische Verfahren an. Kapazitive Verfahren sind aufgrund der geringeren Spannungsfestigkeit weniger geeignet. Als Komponenten für induktive und optische Übertragung wurden dabei entweder fertig gewickelte Übertrager oder Optokoppler eingesetzt, die beide den Nachteil haben, dass sie einen erheblichen Aufwand erfordern, viel Platz einnehmen und daher meist außerhalb des Leistungshalbleitermoduls angeordnet wurden. Bei den Optokopplern kommt noch hinzu, dass der Leistungsverbrauch nicht unerheblich ist.
  • Aufgabe der Erfindung ist es, ein Leistungshalbleitermodul anzugeben, das diese Nachteile nicht aufweist.
  • Die Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Im Einzelnen wird die Aufgabe bei einem Leistungshalbleitermodul der eingangs genannten Art dadurch gelöst, dass in der ersten Metallisierungsschicht eine flächige erste Spule ergebende Struktur ausgebildet ist, dass eine zweite Spule in dem Gehäuse vorgesehen ist und dass die beiden Spulen so angeordnet sind, dass sie induktiv miteinander gekoppelt sind, das heißt eine einem Übertrager ähnliche Anordnung ergeben.
  • Auf diese Weise lassen sich beispielsweise potentialfreie Strommessungen oder potentialfreie Ansteuerungen mit geringstem schaltungstechnischen Aufwand realisieren.
  • Die zweite Spule kann dabei entweder als Drahtwicklung, als Folienspule oder in dem Fall, dass das Substrat eine zweite Metallisierungsschicht aufweist, als entsprechende Struktur in der zweiten Metallisierungsschicht ausgeführt seien.
  • Weiterhin kann vorgesehen werden, dass eine der Metallisierungsschichten an ein weiteres Substrat anschließt. Das heißt beispielsweise, dass die entsprechende Metallisierungsschicht beidseitig an ein Substrat grenzt, wobei die Metallisierungsschicht entweder auf eines der beiden Substrate fest aufgebracht ist oder aber auf beide.
  • Das weitere Substrat kann dabei eine dritte Metallisierungsschicht aufweisen, die entweder ebenfalls strukturiert ist oder aber unstrukturiert ist und beispielsweise zur Abschirmung und/oder zum Verlöten mit einem Kühlblech dient.
  • Bei bestimmten Anwendungen ist es vorteilhaft, dass Durchkontaktierungen zwischen zwei Metallisierungsschichten vorgesehen sind, über die Strukturen in diesen beiden Metallisierungsschichten elektrisch miteinander verbunden werden.
  • Bevorzugt werden die Spulen als Spiralwicklungen ausgeführt, da diese sehr einfach in planarer Technik realisiert werden können.
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:
  • Fig. 1 ein erstes Ausführungsbeispiel mit einem Substrat und zwei Metallisierungsschichten für ein erfindungsgemäßen Halbleitermodul,
  • Fig. 2 eine zweite Ausführungsform eines Substrats und zwei Metallisierungsschichten für ein erfindungsgemäßes Leistungshalbleitermodul
  • Fig. 3 ein drittes Ausführungsbeispiel mit zwei Substraten und zusammen drei Metallisierungsschichten für ein erfindungsgemäßes Leistungshalbleitermodul,
  • Fig. 4 ein viertes Ausführungsbeispiel mit zwei Substraten und insgesamt drei Metallisierungsschichten für ein erfindungsgemäßes Leistungshalbleitermodul,
  • Fig. 5 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Leistungshalbleitermoduls mit einer als Struktur in einer Metallisierungsschicht ausgeführten Spule,
  • Fig. 6 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Leistungshalbleitermoduls mit einer Folienspule und
  • Fig. 7 ein drittes Ausführungsbeispiel eines erfindungsgemäßen Leistungshalbleitermoduls.
  • Bei den in Fig. 1 gezeigten Ausführungsbeispiel sind auf einem Keramiksubstrat 1 zwei Metallisierungsschichten 2 und 3 beiderseits des Keramiksubstrats 1 aufgebracht. Die Metallisierungsschichten 2 und 3 sind dabei strukturiert derart, dass sich jeweils zwei in sich zusammenhängende, einander gegenüber jedoch isolierte Teilstrukturen 2a, 2b bzw. 3a, 3b ergeben. Die Teilstruktur 2a bildet eine zusammenhängende Fläche, während die Teilstruktur 2b als eine an zwei Seiten von der Teilstruktur 2a begrenzte spiralförmige planare Wicklung ausgeführt ist. Das innere Ende dieser spiralförmigen Wicklung ist über eine Bondverbindung 4 mit der Teilstruktur 2a elektrisch verbunden. Das äußere Ende der spiralförmigen Spule ist großflächig ausgebildet, so dass die Spule über diese großflächigen Bereiche der Teilstrukturen 2a und 2b gut kontaktiert werden kann.
  • Mit dem spiralförmigen Abschnitt der Teilstruktur 2b korrespondiert eine u-förmig ausgebildete Teilstruktur 3b, die an zwei Seiten durch die flächig ausgebildete Teilstruktur 3a begrenzt wird. Der spiralförmige Abschnitt der Teilstruktur 2b liegt dabei der Teilstruktur 3b nur durch das Substrat 1 getrennt einander gegenüber. Die Kontaktierung der Teilstruktur 3b erfolgt vorzugsweise an den beiden Enden der uförmigen Struktur die Teilstrukturen 2b und 3b bilden somit einen Übertrager, mit dem Signale in beiden Richtungen übertragen werden können.
  • Das Ausführungsbeispiel nach Fig. 2 ist gegenüber der in Fig. 2 gezeigten Ausführungsform dahingehend abgeändert, dass das innere Ende der Teilstruktur 2b um eine Viertel-Windung kürzer ist, jedoch weiterhin über eine Bondverbindung 4 mit der Teilstruktur 2a verbunden ist. Der innere Endabschnitt der Teilstruktur 2b aus Fig. 1 ist dabei von dem inneren Ende der Teilstruktur 2b aus Fig. 2 abgesetzt und bildet eine neue Teilstruktur 2c.
  • Des Weiteren ist die Teilstruktur 2a an dem Ende, das dem spiralförmigen Abschnitt der Teilstruktur 2b unmittelbar benachbart ist, in zwei separate Teilstrukturen 2d und 2e abgesetzt, wobei die Teilstruktur 2d außen liegt, so dass die Teilstruktur 2e sowohl an die Teilstruktur 2a als auch an die Teilstruktur 2d grenzt. Die Teilstruktur 2e ist dabei über eine Bondverbindung 5 mit der Teilstruktur 2c verbunden.
  • Des Weiteren ist in Fig. 2 die Teilstruktur 3b gegenüber der Fig. 1 dahingehend abgeändert, dass die Teilstruktur 3b in Fig. 2 als spiralförmige Spule mit zweieinhalb Windungen ausgeführt ist. Die Spule ist derart ausgebildet und angeordnet, dass das innere Ende der Teilstruktur 3b mit der Teilstruktur 2c korrespondiert und das äußere Ende der Teilstruktur 3b mit der Teilstruktur 2d korrespondiert. Dabei ist das innere Ende der Teilstruktur 3b über eine Durchkontaktierung 6 durch das Keramiksubstrat 1 hindurch mit der Teilstruktur 2c elektrisch verbunden, während das äußere Ende der Teilstruktur 3d über eine Durchkontaktierung 7 mit der Teilstruktur 2d elektrisch verbunden ist.
  • Die in Fig. 3 gezeigte Ausführungsform ist eine Abwandlung des Ausführungsbeispiels nach Fig. 1, wobei statt eines Substrates 1 zwei Substrate 1a und 1b vorgesehen sind. Das Substrat 1b hat dabei nur eine Metallisierungsschicht 2, die identisch ist mit der Struktur der Metallisierungsschicht 2 aus Fig. 1. Die Metallisierungsschicht 3 ist nun anders als bei dem Ausführungsbeispiel nach Fig. 1 auf das zweite Substrat 1a aufgebracht, dass zu dem eine weitere unstrukturierte Metallisierungsschicht 8 aufweist. Die Substrate 1a und 1b sind dabei derart zusammengefügt, dass die nichtmetallisierte Seite des Substrats 1b an die Metallisierungsschicht 3 des Substrats 1a angrenzt. Die Metallisierungsschicht 3 entspricht in ihrer Struktur im Wesentlichen der Metallisierungsschicht 3 aus Fig. 1, wobei lediglich die Enden der Teilstruktur 3b verlängert sind. Die Metallisierung 8 dient dabei sowohl zur Abschirmung als auch zum Auflöten des Substratverbundes auf einen Kühlkörper. In Fig. 3 ist in der nach rechts gekippten Darstellung das Substrat 1a zusammen mit der Metallisierungsschicht 8 nur angedeutet dargestellt, so dass der Verlauf der Metallisierungsschicht 3 ersichtlich ist.
  • Entsprechend sind beim Ausführungsbeispiel nach Fig. 4 gegenüber dem Ausführungsbeispiel nach Fig. 2 ebenfalls 2 Substrate 9 und 1 vorgesehen. Dabei entspricht der Aufbau des Substrats 1 dem Aufbau des Substrats 1 aus Fig. 2 einschließlich der Metallisierungsschichten 2 und 3 sowie der darin befindlichen Strukturen.
  • Das Substrat 9 weist nur eine unstrukturierte Metallisierungsschicht 8 auf und grenzt mit seiner Substratseite an die Metallisierungsschicht 3 des Substrats 2. Die beiden Substrate können dabei lose aneinander gefügt seien oder aber mechanisch miteinander verbunden sein beispielsweise durch Kleben, Löten etc.
  • In Fig. 5 ist ein weitgehend komplettes Leistungshalbleitermodul im Querschnitt dargestellt, bei dem ein Substrat 10 beidseitig mit jeweils einer Metallisierungsschicht 11 bzw. 12 versehen ist. Beide Metallisierungsschichten 11 und 12 sind dabei jeweils strukturiert, wobei die Metallisierungsschicht 12 zudem unterschiedliche Dicken aufweisen kann, nämliche eine Teilstruktur 12a mit einer kleineren Schichtdicke und einer Teilstruktur 12b mit einer größeren Schichtdicke. Das Substrat 10 ist über seine Teilstruktur 12b über eine Lotschicht 13 auf einen Kühlkörper 14 aufgelötet. Da die Teilstruktur 12a eine geringere Schichtdicke aufweist als die Teilstruktur 12b steht folglich die Teilstruktur 12a mit der Lotschicht weder mechanisch noch elektrisch in Verbindung. Die Teilstruktur 12a ist somit von der Lotschicht 13 elektrisch isoliert. Um die Isolation weiter zu erhöhen kann wie beim Ausführungsbeispiel gezeigt an der Oberfläche der Teilstruktur 12a eine Lackschicht 15 aufgebracht sein.
  • Die Metallisierungsschicht 11 auf der dem Kühlkörper 14 abgewandten Seite des Substrats 10 weist eine eine Spule bildende Teilstruktur 11a auf, die mit der ebenfalls als Spule wirkenden Teilstruktur 12a korrespondiert, sowie eine Teilstruktur 11b, mit der ein Halbleiterkörper 16 beispielsweise durch Löten elektrisch und mechanisch verbunden ist. Des Weiteren sind auf der Metallisierungsfläche 11 insgesamt noch Bondverbindungen 17 vorgesehen, die einzelne Teilstrukturen sowie das Halbleiterbauelement 16 miteinander verbinden. Schließlich ist die dem Substrat 10 zugewandte Seite des Kühlkörpers 14 mit einem Kunststoffgehäuse 18 umgeben, so dass sich ein abgeschlossenes Volumen ergibt, das an einer Seite von dem Kühlkörper 14 und an den anderen Seiten durch das Gehäuse 18 begrenzt wird. Je nach Bedarf, kann das Gehäuse dabei ein Luftvolumen miteinschließen oder aber beispielsweise durch Vergussmasse ausgefüllt sein.
  • Das Ausführungsbeispiel nach Fig. 6 ist gegenüber dem in Fig. 5 gezeigten Ausführungsbeispiel dahingehend abgeändert, dass anstelle der fest mit dem Substrat verbundenen Teilstruktur 12a eine Folienspule bestehend aus einer isolierenden Folie 19 und einer darauf aufgebrachten Metallschicht 20 mit Windungsstruktur in den Zwischenraum zwischen Lotschicht 13 und Substrat 10 eingebracht ist.
  • Die Folienwindung ragt dabei auf einer Seite über das Substrat 10 hinaus, so dass eine Kontaktierung 22 mittels Auflöten möglich ist. Weiterhin sind in Abwandlung des Ausführungsbeispiels nach Fig. 5 keine Bondverbindungen 17 vorgesehen, sondern gelötete Drahtverbindungen 21. Wie beim Ausführungsbeispiel gezeigt, kann dabei die Lotschicht 13 im Bereich der Folie 19 stärker ausgeführt sein, was sich in einer entsprechenden Erhöhung ausdrückt.
  • Das Ausführungsbeispiel nach Fig. 7 geht aus dem Ausführungsbeispiel nach Fig. 5 dadurch hervor, dass die die Spule bildende Teilstruktur 12a vollständig entfällt und in den frei werdenden Raum zwischen Substrat 10 und dem Kühlkörper 14 (eine Lotschicht 13 entfällt dem entsprechend in diesem Bereich) wird eine Drahtspule 23 vorzugsweise aus isolierten, insbesondere lackierten Draht eingebracht so das diese Drahtspule 23 mit der ebenfalls eine Spule bildenden Teilstruktur 11a korrespondiert und zusammen einen Übertrager bildet. Zur Fixierung der Drahtwicklung 23 kann beispielsweise die Vergussmasse im Modul selbst verwendet werden.
  • Gemäß der Erfindung können also auf der Ober- und der Unterseite eines Keramiksubstrats insbesondere eines DCB-Substrats (DCB = Direct Coper Bonding) die vorzugsweise aus Kupfer bestehenden Leiterbahnen derart strukturiert werden, dass eine oder mehrere Spulen erzeugt werden, die aufgrund einer übertragerähnlichen Anordnung eine Signalübertragung von der Substrat-Oberseite auf die Substrat-Unterseite ermöglichen. Eine besondere Anwendung wäre dabei die schneckenförmige Führung vor allem eines Phasenabgriffs oder der Kollektor- bzw. Emitterbahnen IGBTs (Insulated Gate Bipolar Tranistor) auf der Oberseite zu sehen, dem auf der Rückseite eine einzige Induktionsschleife zur Auswertung gegenüberliegt. Somit kann mit geringstem zusätzlichen Aufwand das Substrat selbst zur Signalübertragung von einem hohen Potential der Oberseite auf ein meist auf Erdpotential liegende Unterseite vorgenommen werden. Bezugszeichenliste 1 Substrat
    2 Metallisierungsschicht
    2a, 2b, 2c Teilstrukturen
    3 Metallisierungsschicht
    3a, 3b Teilstrukturen
    4 Bindverbindung
    5 Bondverbindung
    6 Durchkontaktierung
    7 Durchkontaktierung
    8 Metallisierungsschicht
    9 Substrat
    10 Substrat
    11 Metallisierungsschicht
    11a, 11b Teilstrukturen
    12 Metallisierungsschicht
    12a, 12b Teilstrukturen
    13 Lotschicht
    14 Kühlkörper
    15 Lackschicht
    16 Bondverbindung
    17 Bondverbindung
    18 Gehäuse
    19 Folie
    20 Metallschicht
    21 Löt-Draht-Verbindung
    22 Löt-Draht-Verbindung
    23 Drahtspule

Claims (8)

1. Leistungshalbleitermodul
mit einem elektrisch isolierenden Substrat (1, 9, 10) das mindestens eine strukturierte erste Metallisierungsschicht (2, 12) aufweist,
mit mindestens einem Halbleiterbauelement (16), das mit der ersten Metallisierungsschicht (2, 12) elektrisch verbunden ist, und
mit einem Gehäuse (18), das Substrat (1, 9, 10) und Halbleiterbauelement aufnimmt, dadurch gekennzeichnet,
dass in der ersten Metallisierungsschicht (1, 9, 10) eine eine flächige erste Spule ergebende Struktur (2b, 1a) ausgebildet ist,
dass eine zweite Spule (3b, 12a, 20, 23) in dem Gehäuse (18) vorgesehen ist und
dass die beiden Spulen (2b, 11a, 3b, 12a, 20, 23) so angeordnet sind, dass sie induktiv miteinander gekoppelt sind.
2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Spule (23) als Drahtwicklung ausgeführt ist.
3. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Spule als Folienspule (19, 20)ausgeführt ist.
4. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet,
dass das Substrat (1, 9, 10) eine zweite Metallisierungsschicht (3, 12) aufweist und
dass die zweite Spule (3b, 12b) als entsprechende Struktur in der zweiten Metallisierungsschicht (3, 12) ausgeführt ist.
5. Leistungshalbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass eine der Metallisierungsschichten (3) an ein weiteres Substrat (1a, 9) anschließt.
6. Leistungshalbleitermodul nach Anspruch 5, dadurch gekennzeichnet, dass das weitere Substrat (9) eine dritte Metallisierungsschicht (8) aufweist.
7. Leistungshalbleitermodul nach einem Ansprüche 4 bis 6, dadurch gekennzeichnet, dass Durchkontaktierungen (6, 7) zwischen zwei Metallisierungsschichten (2, 3) vorgesehen sind, über die Strukturen (2a, 36) in diesen beiden Metallisierungsschichten (2, 3) elektrisch miteinander verbunden sind.
8. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zumindest eine der Spulen (2a, 3b, 11a, 12a) als Spiralwicklung ausgeführt ist.
DE10217580A 2002-04-19 2002-04-19 Leistungshalbleitermodul Ceased DE10217580A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10217580A DE10217580A1 (de) 2002-04-19 2002-04-19 Leistungshalbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10217580A DE10217580A1 (de) 2002-04-19 2002-04-19 Leistungshalbleitermodul

Publications (1)

Publication Number Publication Date
DE10217580A1 true DE10217580A1 (de) 2003-11-06

Family

ID=28798601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10217580A Ceased DE10217580A1 (de) 2002-04-19 2002-04-19 Leistungshalbleitermodul

Country Status (1)

Country Link
DE (1) DE10217580A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008128912A1 (de) * 2007-04-23 2008-10-30 Osram Gesellschaft mit beschränkter Haftung Elektronisches bauelement
EP2190016A1 (de) 2008-11-19 2010-05-26 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
US8039936B2 (en) 2008-06-20 2011-10-18 Mitsubishi Electric Corporation Semiconductor device
EP2948965A1 (de) * 2013-01-22 2015-12-02 Phoenix Contact GmbH & Co. KG Leiterplatte im lagenaufbau

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731286A1 (de) * 1986-09-22 1988-03-31 Murata Manufacturing Co Laminierter transformator
EP0782154A1 (de) * 1995-06-13 1997-07-02 Nihon Shingo Kabushiki Kaisha Flacher transformator
US6023214A (en) * 1998-03-18 2000-02-08 Fdk Corporation Sheet transformer
US6285273B1 (en) * 1996-03-22 2001-09-04 Murata Manufacturing Co., Ltd. Laminated balun transformer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731286A1 (de) * 1986-09-22 1988-03-31 Murata Manufacturing Co Laminierter transformator
EP0782154A1 (de) * 1995-06-13 1997-07-02 Nihon Shingo Kabushiki Kaisha Flacher transformator
US6285273B1 (en) * 1996-03-22 2001-09-04 Murata Manufacturing Co., Ltd. Laminated balun transformer
US6023214A (en) * 1998-03-18 2000-02-08 Fdk Corporation Sheet transformer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008128912A1 (de) * 2007-04-23 2008-10-30 Osram Gesellschaft mit beschränkter Haftung Elektronisches bauelement
US8039936B2 (en) 2008-06-20 2011-10-18 Mitsubishi Electric Corporation Semiconductor device
DE102008054307B4 (de) * 2008-06-20 2014-09-18 Mitsubishi Electric Corp. Halbleitervorrichtung mit Leistungsvorrichtung
EP2190016A1 (de) 2008-11-19 2010-05-26 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
US7982302B2 (en) 2008-11-19 2011-07-19 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module with control functionality and integrated transformer
EP2948965A1 (de) * 2013-01-22 2015-12-02 Phoenix Contact GmbH & Co. KG Leiterplatte im lagenaufbau

Similar Documents

Publication Publication Date Title
DE69917955T2 (de) Induktive Bauelemente und segmentierte Spulen dafür
DE10019461B4 (de) Entstörfilter und dieses enthaltende Entstörfiltereinheit
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
EP1922738B1 (de) Übertrager
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102009046183A1 (de) Vorrichtung mit einem magnetischen Bauelement und Verfahren zu dessen Herstellung
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE10048290A1 (de) Induktiver Sensor
DE69907624T2 (de) Elektromechanische Schaltvorrichtung mit kontrollierter Impedanzumgebung
DE3722124A1 (de) Flachbaugruppe mit einer spule oder einem uebertrager
DE3525012A1 (de) Busleiste fuer die oberflaechenmontage
DE1812942C3 (de) Halbleiteranordnung und Schaltungsanordnung mit einer solchen Halbleiteranordnung
DE10217580A1 (de) Leistungshalbleitermodul
EP0282646B1 (de) Ferritkernspule mit mehr als zwei Spulenanschlüssen für Reflow-Lötung auf einer Leiterplatte
DE1911475A1 (de) In der Art von gedruckten Schaltungen ausgebildete Spule
DE102019009222A1 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
WO2015086584A1 (de) Galvanische trennvorrichtung für prozessmessgeräte
DE102016121856A1 (de) Stator
DE2148475C3 (de) Hochfrequenzspule mit einer Drahtwicklung und einem gedruckten Wicklungsteil mit einer Anzapfung
DE102019215525A1 (de) Gleichtaktdrossel
EP1598839B1 (de) Übertrager für ein Gerät der Hochfrequenztechnik, der direkt auf einer Leiterplatte angeordnet ist
DE3021233C2 (de)
EP4162512A1 (de) Schaltungsträger für eine elektronische schaltung und verfahren zur herstellung des schaltungsträgers
DE10156769A1 (de) Leistungshalbleitereinrichtung
EP0075220A2 (de) Entstörfilter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection