DE10216707C1

DE10216707C1 - Switching circuit for high voltages uses series switch elements and associated switched current sinks

Info

Publication number: DE10216707C1
Application number: DE2002116707
Authority: DE
Inventors: Heinrich Mueller
Original assignee: J Schneider Elektrotechnik GmbH
Current assignee: J Schneider Elektrotechnik GmbH
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2003-10-02
Anticipated expiration: 2022-04-17

Abstract

The switching circuit has several series switch elements (4,5,6,7), each having an input electrode, an output electrode and a control electrode, the output electrode and the control electrode of the switch element at one end of the series circuit coupled to the circuit output (2) and the circuit control terminal (3) and the input electrode of the switch element at the opposite end of the series circuit coupled to the circuit input (1). The remaining control electrodes are coupled to respective switched current sinks (8,9,10), controlled by the input of the preceding series switch element, the output of each current sink coupled to the output of the preceding series switch element.

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Schalten von hohen Spannungen, mit einem Eingang, einem Aus gang und einem Steueranschluß, wobei mehrere in Reihe geschaltete Schaltglieder vorhanden sind, welche jeweils eine Eingangs-Elektrode, eine Ausgangs-Elektrode und eine Steuer Elektrode haben, wobei die Ausgangs-Elektrode des am unteren Ende der Reihenschaltung angeordneten Schaltglieds den Ausgang der Schaltungs anordnung bildet und die Eingangs-Elektrode des am oberen Ende der Reihen schaltung angeordneten Schaltglieds den Eingang der Schaltungsanordnung bildet.The invention relates to a circuit arrangement for switching high voltages, with one input, one off gang and a control connection, with several series-connected switching elements are present, which each have an input electrode, an output electrode and have a control electrode, the output electrode being at the bottom End of the series circuit arranged switching element the output of the circuit arrangement forms and the input electrode of the at the top of the rows circuit arranged switching element forms the input of the circuit arrangement.

Eine derartige Schaltungsanordnung ist beispielsweise aus der DE 36 30 775 A1 bekannt. Dadurch, daß mehrere Schaltglieder in Reihe geschaltet sind, teilt sich die Schaltspannung auf die einzelnen Schaltglieder auf. Die mit einer derartigen Schal tungsanordnung schaltbare Spannung entspricht somit der Summe der mit einem einzelnen Schaltglied schaltbaren Spannung.Such a circuit arrangement is for example from DE 36 30 775 A1 known. The fact that several switching elements are connected in series divides the Switching voltage on the individual switching elements. The one with such a scarf Switchable voltage arrangement thus corresponds to the sum of the one single switching element switchable voltage.

Sofern die Schaltglieder nicht gleichzeitig durchschalten, kann an einzelnen Schalt gliedern während des Schaltens kurzzeitig eine überhöhte Spannung anstehen, wo durch das Schaltglied zerstört werden kann. Um dies zu verhindern, ist es erforder lich, daß die Schaltglieder gleichzeitig durchgeschaltet werden. Hierzu sind die Steu ereingänge der Schaltglieder jeweils mit einem Ferritkern-Impulsübertrager verbun den, deren Primärkreise von einer einzigen durchgehend für Hochspannung isolier ten Leitung gebildet werden, welche einmal durch sämtliche Ringkerne der Impuls übertrager geführt ist. Bei einem Stromfluß durch die Leitung werden durch alle Im pulsübertrager zeitlich gleich Spannungsimpulse auf die Steueranschlüsse der Schaltglieder übertragen, wodurch ein synchrones Einschalten gewährleistet werden soll.If the switching elements do not switch through simultaneously, individual switching briefly structure an excessive voltage when switching, where can be destroyed by the switching element. To prevent this, it is required Lich that the switching elements are switched through simultaneously. For this, the tax inputs of the switching elements each connected to a ferrite core pulse transformer the one whose primary circuits are continuously insulated from a single one for high voltage ten line are formed, which once through all toroids the pulse is carried out. When a current flows through the line, all Im The pulse transformer transmits voltage pulses to the control connections of the Transfer switching elements, which ensures synchronous switching on should.

Nachteilig bei der bekannten Schaltungsanordnung ist jedoch, daß die Schaltglieder alle gleiches Schaltverhalten haben müssen. Dies bedingt, daß in einer Schaltungs anordnung nur ausgewählte Schaltglieder verwendet werden können, was sich nachteilig auf die Kosten auswirkt. A disadvantage of the known circuit arrangement, however, is that the switching elements all must have the same switching behavior. This means that in a circuit arrangement only selected switching elements can be used, which is adversely affects the cost.

Aus der DE 199 26 109 A1 ist ein Leistungsschalter gemäß dem Oberbegriff des Patentanspruchs 1 bekannt, mit einem Eingang, einem Ausgang und einem Steueranschluß. Es sind mehrere in Reihe geschaltete Feldeffekttransistoren vorhanden, von denen der Source-Anschluß des am unteren Ende der Reihenschaltung angeordneten Feldeffekttransistors den Ausgang der Schaltungsanordnung bildet. Der Drain-Anschluß des am oberen Ende der Reihen schaltung angeordneten Feldeffekttransistors bildet den Eingang der Schaltungsan ordnung. Der Gate-Anschluß des am unteren Ende der Reihenschaltung angeord neten Feldeffekttransistors bildet den Steueranschluß der Schaltungsanordnung. Der Gate-Anschluß der oberhalb des unteren Feldeffekttransistors angeordneten Fel deffekttransistoren ist jeweils mit dem Source-Anschluß eines weiteren Feldeffekttran sistors verbunden, dessen Gate-Anschluß mit dem Drain-Anschluß des unteren Fel deffekttransistors beziehungsweise der jeweils darunter angeordneten Feldeffekt transistoren verbunden ist.From DE 199 26 109 A1 a circuit breaker according to the preamble of patent claim 1 is known, with an input, an output and a control connection. There are several in series Field effect transistors are available, of which the source connection of the bottom End of the series circuit arranged field effect transistor, the output of Circuit arrangement forms. The drain of the at the top of the rows Circuit arranged field effect transistor forms the input of the circuit order. The gate terminal of the arranged at the bottom of the series circuit Neten field effect transistor forms the control connection of the circuit arrangement. The Gate connection of the Fel arranged above the lower field effect transistor defective transistors is connected to the source of another field effect sistors connected, whose gate connection with the drain connection of the lower field defective transistor or the field effect arranged below each transistors is connected.

Der Drain-Anschluß der weiteren Feldeffekttransistoren ist jeweils mit dem Gate- Anschluß des Feldeffekttransistors verbunden, dessen Drain-Anschluß mit dem Ga te-Anschluß des betreffenden weiteren Feldeffekttransistors verbunden ist. Hierdurch ist der Strom durch die weiteren Feldeffekttransistoren nicht regelbar.The drain connection of the other field effect transistors is in each case connected to the gate Connection of the field effect transistor connected, the drain connection to the Ga te connection of the relevant further field effect transistor is connected. hereby the current through the other field effect transistors cannot be regulated.

Des weiteren ist aus der GB 1403249 eine Schaltungsanordnung bekannt, mit meh reren in Reihe geschalteten Transistoren. Die Transistoren weisen jeweils einen Wi derstand zwischen Basis und Emitter auf, wodurch der Strom durch die Transistoren einstellbar ist.Furthermore, a circuit arrangement is known from GB 1403249, with meh reren transistors connected in series. The transistors each have a Wi the level between the base and emitter, causing the current through the transistors is adjustable.

Es ist Aufgabe der Erfindung, eine eingangs genannte Schaltungsanordnung derart auszubilden, daß sie mit Schaltgliedern unterschiedlichen Schaltverhaltens ein zu verlässiges Schalten einer hohen Spannung gewährleistet.It is an object of the invention to provide a circuit arrangement mentioned at the outset train that they have a switching elements with different switching behavior reliable switching of a high voltage guaranteed.

Die Lösung dieser Aufgabe ergibt sich aus den Merkmalen des kennzeichnenden Teils des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.The realization of this object from the features of the characterizing Part of claim 1. Advantageous further developments of the invention result from the subclaims.

Gemäß der Erfindung ist eine Schaltungsanordnung zum Schalten von hohen Span nungen, mit einem Eingang, einem Ausgang und einem Steueranschluß, wobei meh rere in Reihe geschaltete Schaltglieder vorhanden sind, welche jeweils eine Ein gangs-Elektrode, eine Ausgangs-Elektrode und eine Steuer-Elektrode haben, wobei die Ausgangs-Elektrode des am unteren Ende der Reihenschaltung angeordneten Schaltgliedes den Ausgang der Schaltungsanordnung bildet und die Eingangs- Elektrode des am oberen Ende der Reihenschaltung angeordneten Schaltgliedes den Eingang der Schaltungsanordnung bildet, wobei die Steuer-Elektrode des am unteren Ende der Reihenschaltung angeordneten Schalt gliedes den Steueranschluß der Schaltungsanordnung bildet und die Steuer- Elektroden der oberhalb des unteren Schaltgliedes angeordneten Schaltglieder je weils mit dem Eingang einer einen Eingang, einen Ausgang und einen Steuerein gang aufweisenden schaltbaren Stromsenke verbunden sind, deren Steuereingang jeweils mit der Eingangs-Elektrode des unteren Schaltgliedes beziehungsweise der jeweils darunter angeordneten Schaltglieder verbunden ist.According to the invention is a circuit arrangement for switching high span with an input, an output and a control connection, where meh There are switching elements connected in series, each of which is an on have gangs electrode, an output electrode and a control electrode, wherein the output electrode of the arranged at the lower end of the series circuit Switching element forms the output of the circuit arrangement and the input Electrode of the switching element arranged at the upper end of the series circuit forms the input of the circuit arrangement, the Control electrode of the switch arranged at the lower end of the series circuit member forms the control connection of the circuit arrangement and the control Electrodes of the switching elements arranged above the lower switching element each because with the input of an input, an output and a control Aisable switchable current sink are connected, the control input each with the input electrode of the lower switching element or the each switching element arranged below it is connected.

Dadurch, daß die Steuer-Elektrode des am unteren Ende der Reihenschaltung an geordneten Schaftgliedes den Steueranschluß der Schaltungsanordnung bildet und die Steuer-Elektroden der oberhalb des unteren Schaltgliedes angeordneten Schalt glieder jeweils mit dem Eingang einer schaltbaren Stromsenke verbunden sind, de ren Steuereingang jeweils mit der Eingangs-Elektrode des jeweils darunter angeord neten Schaltgliedes verbunden ist, wird in vorteilhafter Weise erreicht, daß beim An legen eines Schaltsignals am Eingang der Schaltungsanordnung zunächst das am unteren Ende der Reihenschaltung angeordnete Schaltglied durchschaltet. Hierdurch wird die Stromsenke ausgeschaltet, deren Eingang mit dem Steuereingang des da rüberliegenden Schaltgliedes verbunden ist. Hierdurch wird auch dieses Schaltglied durchgeschaltet, wodurch auch die Stromsenke ausgeschaltet wird, deren Steuer eingang mit der Eingangs-Elektrode des betreffenden Schaltglieds verbunden ist. Da der Eingang der betreffenden Stromsenke mit dem Steuereingang des wiederum oberhalb angeordneten Schaltgliedes verbunden ist, wird auch dieses Schaltglied durchgeschaltet. Dieser Vorgang pflanzt sich fort, bis alle Schaltglieder durchge schaltet sind. Wenn das letzte Schaltglied, das heißt das am oberen Ende der Rei henschaltung angeordnete Schaltglied durchgeschaltet ist, ist die Hochspannung durchgeschaltet.The fact that the control electrode at the bottom of the series circuit orderly shaft member forms the control connection of the circuit arrangement and the control electrodes of the switch arranged above the lower switching element are each connected to the input of a switchable current sink, de Ren control input with the input electrode of the respective below Neten switching element is connected, is achieved in an advantageous manner that at put a switching signal at the input of the circuit arrangement first on switches through the lower end of the series circuit arranged switching element. hereby the current sink is switched off, the input of which is connected to the control input of the da overlying switching element is connected. This also makes this switching element switched through, which also switches off the current sink, its control input is connected to the input electrode of the relevant switching element. There the input of the current sink concerned with the control input of the turn is connected above arranged switching element, this switching element is also connected through. This process continues until all switching elements break through are switched. If the last switching element, that is, at the top of the row henschaltung arranged switching element is switched through, the high voltage connected through.

Beim Ausschalten der Schaltungsanordnung geschieht genau das Umgekehrte. Es wird soviel Strom von den Steuereingängen der Schaltglieder über die Stromsenken abgeleitet, bis die Schaltglieder sperren.The reverse happens when the circuit arrangement is switched off. It there is so much current from the control inputs of the switching elements via the current sinks derived until the switching elements lock.

Die erfindungsgemäße Schaltungsanordnung hat den großen Vorteil, daß sie mit herkömmlichen Bauelementen realisiert werden kann. Eine Selektion der Bauele mente ist nicht erforderlich. Als Schaltglieder lassen sich beispielsweise herkömmli che Feldeffekttransistoren als auch bipolare Transistoren oder IGBT's verwenden.The circuit arrangement according to the invention has the great advantage that it conventional components can be realized. A selection of the components ment is not required. Conventionally, for example, can be used as switching elements che use field effect transistors as well as bipolar transistors or IGBT's.

Bei der Erfindung ist vorgesehen, daß die Aus gänge der Stromsenken jeweils mit der Ausgangs-Elektrode des Schaltgliedes ver bunden sind, dessen Eingangs-Elektrode mit dem Steuereingang der betreffenden Stromsenke verbunden ist. Hierdurch wird der durch die Stromsenke fließende Strom auf einfache Weise abgeleitet.In the invention it is provided that the off gears of the current sinks each ver with the output electrode of the switching element are bound, its input electrode with the control input of the concerned Current sink is connected. As a result, the current flowing through the current sink derived in a simple way.

Als besonders vorteilhaft hat sich eine Ausführungsform der Erfindung herausge stellt, bei der der Steuereingang der mit der Steuer-Elektrode des oberen Schaltglie des verbundenen Stromsenke mit einer Stromquelle verbunden ist. Hierdurch ist ge währleistet, daß die in der Reihenschaltung am oberen Ende angeordnete letzte Stromsenke auch dann mit einem den Ausschaltzustand der Stromsenke aufrechter haltenden Strom versorgt wird, wenn das am oberen Ende der Reihenschaltung an geordnete Schaltglied ausgeschaltet ist. Denn in diesem Zustand kann durch das obere Schaltglied kein Strom mehr fließen, wodurch der Steuereingang der am obe ren Ende angeordneten letzten Stromsenke den für ihren Einschaltzustand erforder lichen Strom nicht mehr erhalten würde. Die Stromsenke würde daher wieder aus schalten, was ein Einschalten des am oberen Ende der Reihenschaltung angeord neten Schaltgliedes bewirken würde. Das am oberen Ende der Reihenschaltung an geordnete Schaltglied würde daher Schwingen.An embodiment of the invention has proven particularly advantageous provides the control input with the control electrode of the upper switching element of the connected current sink is connected to a current source. This is ge ensures that the last one arranged in the series connection at the upper end Current sink is then also maintained with the current sink switched off holding current is supplied when that at the top of the series circuit orderly switching element is switched off. Because in this state, upper switching element no more current flow, causing the control input of the top The last current sink arranged at the end is required for its switched-on state would no longer receive electricity. The current sink would therefore be off again switch what is a turn on the arranged at the top of the series circuit neten switching element would cause. That at the top of the daisy chain orderly switching element would therefore swing.

Besonders vorteilhaft ist es, wenn die Stromquelle und die Stromsenken als Kon stantstromquelle beziehungsweise Konstantstromsenken ausgebildet ist bezie hungsweise sind.It is particularly advantageous if the current source and the current sinks as Kon Stantstromquelle or constant current sink is formed are.

Bei einer weiteren besonderen Ausführungsform der Erfindung ist vorgesehen, daß zwischen den Eingangs-Elektroden und den Steuer-Elektroden der Schaltglieder je weils wenigstens eine Zenerdiode angeordnet ist. Hierdurch wird in vorteilhafter Wei se erreicht, daß die Spannung zwischen der Eingangs-Elektrode und der Steuer- Elektrode auf einen Maximalwert begrenzt ist.In a further special embodiment of the invention it is provided that between the input electrodes and the control electrodes of the switching elements each because at least one zener diode is arranged. This is in an advantageous Wei achieved that the voltage between the input electrode and the control Electrode is limited to a maximum value.

In gleicher Weise vorteilhaft ist es, wenn zwischen den Steuer Elektroden und den Ausgangs-Elektroden der Schaltglieder jeweils wenigstens eine Zenerdiode ange ordnet ist. Auch hierdurch wird die Spannung zwischen der Steuer-Elektrode und der Ausgangs-Elektrode des jeweiligen Schaltgliedes auf einen Maximalwert begrenzt. In the same way, it is advantageous if between the control electrodes and the Output electrodes of the switching elements each have at least one Zener diode is arranged. This also causes the voltage between the control electrode and the Output electrode of the respective switching element limited to a maximum value.

Als besonders vorteilhaft hat sich auch eine Ausführungsform der Erfindung heraus gestellt, bei der in Reihe mit jedem Schaltglied jeweils ein Strombegrenzungsglied geschaltet ist, welches jeweils den Strom durch das betreffende Schaltglied auf ei nen Maximalwert begrenzt. Hierdurch wird in vorteilhafter Weise erreicht, daß sich beim Abschalten der Schaltglieder bei einem Überstrom an einem Schaltglied eine unzulässig hohe Spannung beziehungsweise Verlustleistung ausbildet. Denn, würde bei einem Überstrom nur ein Schaltglied abgeschaltet, so würde an ihm nahezu die gesamte zu schaltende Spannung abfallen. Hierdurch würde das Schaltglied zerstört werden. Um dies zu verhindern, ist jedem Schaltglied ein eigenes Strombegren zungsglied zugeordnet. Hierdurch werden bei einem Überstrom alle Schaltglieder nahezu gleichzeitig sperren, wodurch sich die zu schaltende Spannung auf alle Schaltglieder aufteilt. Zwar würde der Aufbau der Sperrspannung durch die betref fenden Zenerdioden auf einen Maximalwert begrenzt werden, jedoch würde dies ein Schwingen des Sperrverhaltens des Schaltglieds hervorrufen. Des weiteren würde ohne die Strombegrenzungsglieder der Strom bei einem Kurzschluß durch die hohe zu schaltende Spannung so groß werden, daß die zulässige Verlustleistung wesent lich überschritten würde, was eine Zerstörung des Schaltgliedes zur Folge hätte.An embodiment of the invention has also proven to be particularly advantageous placed, in series with each switching element, a current limiting element is connected, which in each case the current through the relevant switching element on egg limited maximum value. This advantageously ensures that when switching off the switching elements in the event of an overcurrent on a switching element forms impermissibly high voltage or power loss. Because, would in the event of an overcurrent, only one switching element is switched off, so it would almost be the total voltage to be switched off. This would destroy the switching element become. To prevent this, each switching element has its own current limit assigned to the control element. As a result, all switching elements are in the event of an overcurrent lock almost simultaneously, causing the voltage to be switched to all Splits switching elements. The build-up of the reverse voltage would affect the zener diodes are limited to a maximum value, but this would be Vibrate the locking behavior of the switching element. Furthermore, would without the current limiting elements, the current in the event of a short circuit through the high voltage to be switched become so large that the permissible power loss is essential Lich would be exceeded, which would result in the destruction of the switching element.

Des weiteren läßt sich durch die Strombegrenzungsglieder in vorteilhafter Weise das Ausschalten der gesamten Schaltungsanordnung bei einem Überstrom realisieren. Hierzu braucht beim Erkennen einer Stromerhöhung lediglich das an der Steuere lektrode des am unteren Ende der Schaltungsanordnung angeordneten Schaltglie des anliegende Signal unterbrochen zu werden. So kann beispielsweise, sofern dies vorteilhaft sein sollte, bei einem Kurzschluß der durch die Strombegrenzungsglieder auf einen Maximalwert begrenzte Strom für einige Mikrosekunden oder Millisekunden zugelassen werden, und danach die Schaltungsanordnung beispielsweise durch Unterbrechen des Eingangssignals der Schaltungsanordnung ausgeschaltet werden.Furthermore, this can be advantageously done by the current limiting elements Realize switching off of the entire circuit arrangement in the event of an overcurrent. For this, when a current increase is detected, only the one on the control needs electrode of the switching element arranged at the lower end of the circuit arrangement of the signal present to be interrupted. For example, if this is the case should be advantageous in the event of a short circuit caused by the current limiting elements current limited to a maximum value for a few microseconds or milliseconds are allowed, and then the circuit arrangement, for example, by Interrupting the input signal of the circuit arrangement can be switched off.

Der besondere Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß Standardbauelemente ohne besondere Selektion verwendet werden können. Hierdurch kann die Schaltungsanordnung sehr günstig aufgebaut werden. Mit der erfindungsgemäßen Schaltungsanordnung können Schaltzeiten im Bereich von Nanosekunden erreicht werden. Dies ist erheblich schneller als bei Relais, wobei durch die erfindungsgemäße Schaltungsanordnung auch durch Kontaktabbrand vor handene Probleme vermieden werden können.The particular advantage of the circuit arrangement according to the invention is that that standard components can be used without special selection. As a result, the circuit arrangement can be constructed very cheaply. With the Circuit arrangement according to the invention can switching times in the range of Nanoseconds can be achieved. This is considerably faster than relay, whereby by the circuit arrangement according to the invention also by contact erosion existing problems can be avoided.

Die erfindungsgemäße Schaltungsanordnung ist wegen ihres systematischen, re gelmäßigen Aufbaus an beliebige Bedürfnisse anpaßbar, so daß sie vielseitig ver wendbar ist.The circuit arrangement according to the invention is because of its systematic, right adaptable to any needs, so that they are versatile is reversible.

Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines besonderen Ausführungsbeispiels unter Bezugnahme auf die Zeichnung.Further details, features and advantages of the present invention will become apparent from the following description of a particular embodiment with reference to the drawing.

Es zeigtIt shows

Fig. 1 eine erste Ausführungsform einer erfindungsgemäßen Schaltungsan ordnung und Fig. 1 shows a first embodiment of a circuit arrangement according to the invention and

Fig. 2 eine zweite Ausführungsform einer erfindungsgemäßen Schaltungsan ordnung, welche eine Überstrombegrenzung aufweist. Fig. 2 shows a second embodiment of a circuit arrangement according to the invention, which has an overcurrent limitation.

Wie Fig. 1 entnommen werden kann, ist ein Ende eines Lastwiderstands 24a mit einer Spannungsquelle 24 verbunden, deren Spannung über etwa 2 kV beträgt. Das andere Ende des Lastwiderstands 24a ist mit dem Eingang 1 einer erfindungsgemä ßen Schaltungsanordnung verbunden. Der Ausgang 2 der erfindungsgemäßen Schaltungsanordnung ist mit dem anderen Ende der Hochspannungsquelle 24 ver bunden, welches auch an Masse liegt. Am Steuereingang 3 der erfindungsgemäßen Schaltungsanordnung ist ein Signalgeber 25, welcher ein Signal zum Einschalten der erfindungsgemäßen Schaltungsanordnung abgibt, verbunden. Das andere Ende des Signalgebers 25 ist mit dem Ausgang 2 der erfindungsgemäßen Schaltungsanord nung verbunden.As can be seen in FIG. 1, one end of a load resistor 24 a is connected to a voltage source 24 , the voltage of which is above approximately 2 kV. The other end of the load resistor 24 a is connected to the input 1 of a circuit arrangement according to the invention. The output 2 of the circuit arrangement according to the invention is connected to the other end of the high voltage source 24 , which is also connected to ground. A signal generator 25 , which emits a signal for switching on the circuit arrangement according to the invention, is connected to the control input 3 of the circuit arrangement according to the invention. The other end of the signal generator 25 is connected to the output 2 of the circuit arrangement according to the invention.

Die erfindungsgemäße Schaltungsanordnung weist vier in Reihe geschaltete als N- Kanal-Feldeffekttransistoren (FET) ausgebildete Schaltglieder 4, 5, 6, 7 auf. Der die Eingangs-Elektrode 7E bildende Drain 7E des am oberen Ende der Reihenschaltung angeordneten vierten FET 7 ist mit dem Ausgang 1 der Schaltungsanordnung ver bunden. Die die Ausgangs-Elektrode 4A bildende Source 4a des am unteren Ende der Schaltungsanordnung angeordneten ersten FET 4 ist mit dem Ausgang 2 der Schaltungsanordnung verbunden.The circuit arrangement according to the invention has four switching elements 4 , 5 , 6 , 7 connected in series as N-channel field effect transistors (FET). The input electrode E 7 7 E forming drain of which is arranged at the upper end of the series circuit fourth FET 7 is ver connected to the output 1 of the circuit arrangement. The source 4 a forming the output electrode 4 A of the first FET 4 arranged at the lower end of the circuit arrangement is connected to the output 2 of the circuit arrangement.

Der Drain 4E des am unteren Ende der Schaltungsanordnung angeordneten ersten FET 4 ist mit der Source 5A des über den am unteren Ende der Reihenschaltung angeordneten ersten FET 4 angeordneten zweiten FET 5 verbunden. Die Source 6A des oberhalb des zweiten FET 5 angeordneten dritten FET 6 ist mit dem Drain 5E des zweiten FET 5 verbunden. Die Source 7A des am oberen Ende der Reihen schaltung angeordneten vierten FET 7 ist mit dem Drain 6E des dritten FET 6 ver bunden.The drain 4 E of the first FET 4 arranged at the lower end of the circuit arrangement is connected to the source 5 A of the second FET 5 arranged above the first FET 4 arranged at the lower end of the series circuit. The source 6 A of the third FET 6 arranged above the second FET 5 is connected to the drain 5 E of the second FET 5 . The source 7 A of the fourth FET 7 arranged at the upper end of the series circuit is connected to the drain 6 E of the third FET 6 .

Das den Steuereingang 4S des ersten FET 4 bildende Gate 4S ist über einen Wider stand 26a mit dem Emitter eines PNP-Schalttransistors 26 verbunden, dessen Basis mit dem Steuereingang 3 der Schaltungsanordnung verbunden ist. Der Kollektor des Transistors 26 ist mit Masse verbunden.The gate 4 S forming the control input 4 S of the first FET 4 is connected via a resistor 26 a to the emitter of a PNP switching transistor 26 , the base of which is connected to the control input 3 of the circuit arrangement. The collector of transistor 26 is connected to ground.

Der Drain 4E des ersten FET 4 ist über drei in Reihe geschaltete erste Zenerdioden 12 und einen Widerstand 12a mit dem Gate 4S des ersten FET 4 verbunden. Das Gate 4S des ersten FET 4 ist des weiteren über eine zweite Zenerdiode 16 mit der Source 4A des ersten FET 4 verbunden. Des weiteren ist die Drain 4E des ersten FET 4 über einen Widerstand 27 mit dem Gate 4S des ersten FET 4 verbunden.The drain 4 E of the first FET 4 is connected via three series-connected first Zener diodes 12 and a resistor 12 a to the gate 4 S of the first FET 4 . The gate 4 S of the first FET 4 is further connected to the source 4 A of the first FET 4 via a second zener diode 16 . Further, the drain of the first FET 4 E 4 is connected via a resistor 27 to the gate 4 S of the first FET. 4

Der Drain 5E des zweiten FET 5 ist über drei in Reihe geschaltete dritte Zenerdioden 13 und einen Widerstand 13a mit dem Gate 5S des ersten FET 5 verbunden. Das Gate 5S des zweiten FET 5 ist des weiteren über eine vierte Zenerdiode 17 mit der Source 5A des zweiten FET 5 verbunden. Des weiteren ist die Drain 5E des ersten FET 5 über einen Widerstand 28 mit dem Gate 5S des zweiten FET 5 verbunden.The drain 5 E of the second FET 5 is connected via three series-connected third Zener diodes 13 and a resistor 13 a to the gate 5 S of the first FET 5 . The gate 5 S of the second FET 5 is further connected to the source 5 A of the second FET 5 via a fourth zener diode 17 . Furthermore, the drain 5 E of the first FET 5 is connected to the gate 5 S of the second FET 5 via a resistor 28 .

Der Drain 6E des dritten FET 6 ist über drei in Reihe geschaltete fünfte Zenerdioden 14 und einen Widerstand 14a mit dem Gate 6S des dritten FET 6 verbunden. Das Gate 6S des dritten FET 6 ist des weiteren über eine sechste Zenerdiode 18 mit der Source 6A des dritten FET 6 verbunden. Des weiteren ist die Drain 6E des dritten FET 6 über einen Widerstand 29 mit dem Gate 6S des dritten FET 6 verbunden. The drain 6 E of the third FET 6 is connected via three series connected fifth Zener diodes 14 and a resistor 14 a to the gate 6 S of the third FET 6 . The gate 6 S of the third FET 6 is further connected to the source 6 A of the third FET 6 via a sixth zener diode 18 . Further, the drain of which is 6 E of the third FET 6 is connected through a resistor 29 to the gate of the third FET S 6. 6

Der Drain 7E des vierten FET 7 ist über drei in Reihe geschaltete siebte Zenerdioden 15 und einen Widerstand 15a mit dem Gate 7S des vierten FET 7 verbunden. Das Gate 7S des vierten FET 7 ist des weiteren über eine achte Zenerdiode 19 mit der Source 7A des vierten FET 7 verbunden. Des weiteren ist die Drain 7E des vierten FET 7 über einen Widerstand 30 mit dem Gate 7S des vierten FET 7 verbunden.The drain 7 E of the fourth FET 7 is connected via three series-connected seventh Zener diodes 15 and a resistor 15 a to the gate 7 S of the fourth FET 7 . The gate 7 S of the fourth FET 7 is further connected to the source 7 A of the fourth FET 7 via an eighth zener diode 19 . Further, the drain of the fourth FET 7 E 7 is connected via a resistor 30 to the gate of the fourth FET S 7. 7

Der Drain 4E des ersten FET 4 ist auch über eine neunte Z-Diode 34 mit dem Steu ereingang 8S einer ersten steuerbaren Stromsenke 8 verbunden. Die Stromsenke 8 ist in herkömmlicher Weise aufgebaut, so daß es hierzu keiner näheren Erläuterung bedarf. Der Ausgang 8A der ersten Stromsenke 8 ist mit der Source 4A des ersten FET 4 verbunden. Der Eingang 8E der ersten Stromsenke 8 ist über einen ersten Widerstand 31 mit dem Gate 5S des zweiten FET 5 verbunden.The drain 4 E of the first FET 4 is also connected via a ninth Z diode 34 to the control input 8 S of a first controllable current sink 8 . The current sink 8 is constructed in a conventional manner, so that no further explanation is required for this. The output 8 A of the first current sink 8 is connected to the source 4 A of the first FET 4 . The input 8 E of the first current sink 8 is connected via a first resistor 31 to the gate 5 S of the second FET 5 .

Der Drain 5E des zweiten FET 5 ist auch über eine zehnte Z-Diode 35 mit dem Steuereingang 9S einer zweiten steuerbaren Stromsenke 9 verbunden. Die Strom senke 9 ist in herkömmlicher Weise aufgebaut, so daß es hierzu keiner näheren Er läuterung bedarf. Der Ausgang 9A der zweiten Stromsenke 9 ist mit der Source 5A des zweiten FET 5 verbunden. Der Eingang 9E der zweiten Stromsenke 9 ist über einen zweiten Widerstand 32 mit dem Gate 6S des dritten FET 6 verbunden.The drain 5 E of the second FET 5 is also connected via a tenth Z diode 35 to the control input 9 S of a second controllable current sink 9 . The current sink 9 is constructed in a conventional manner, so that it requires no further explanation. The output 9 A of the second current sink 9 is connected to the source 5 A of the second FET 5 . The input 9 E of the second current sink 9 is connected to the gate 6 S of the third FET 6 via a second resistor 32 .

Der Drain 6E des dritten FET 6 ist über eine elfte Z-Diode 36 mit dem Steuereingang 10S einer dritten steuerbaren Stromsenke 10 verbunden. Die Stromsenke 10 ist in herkömmlicher Weise aufgebaut, so daß es hierzu keiner näheren Erläuterung be darf. Der Ausgang 10A der dritten Stromsenke 10 ist mit der Source 6A des dritten FET 6 verbunden. Der Eingang 10E der dritten Stromsenke 10 ist über einen dritten Widerstand 33 mit dem Gate 7S des vierten FET 7 verbunden.The drain 6 E of the third FET 6 is connected via an eleventh Z diode 36 to the control input 10 S of a third controllable current sink 10 . The current sink 10 is constructed in a conventional manner, so that there may be no further explanation. The output 10 A of the third current sink 10 is connected to the source 6 A of the third FET 6 . The input 10 E of the third current sink 10 is connected via a third resistor 33 to the gate 7 S of the fourth FET 7 .

Die Stromsenken 8, 9, 10 sind als Konstantstromsenken ausgebildet.The current sinks 8 , 9 , 10 are designed as constant current sinks.

Der Drain 7E des vierten FET 7 ist mit dem Eingang 11E einer Konstantstromquelle 11 verbunden. Der Ausgang 11A der Konstantstromquelle 11 ist über die elfte Z-Diode 36 mit dem Steuereingang 10S der dritten Stromsenke 10 verbunden. Die Konstantstromquelle 11 ist in herkömmlicher Weise aufgebaut, so daß auf eine nä here Erläuterung verzichtet werden kann. The drain 7 E of the fourth FET 7 is connected to the input 11 E of a constant current source 11 . The output 11 A of the constant current source 11 is connected to the control input 10 S of the third current sink 10 via the eleventh Z diode 36 . The constant current source 11 is constructed in a conventional manner, so that a more detailed explanation can be dispensed with.

Die Funktionsweise der erfindungsgemäßen Schaltungsanordnung ist wie folgt:
Wird mittels des Signalgebers 25 an die Basis des Transistors 26 ein Signal ange legt, sperrt der Transistor 26. Hierdurch steigt die Spannung am Gate 4S des ersten FET 4 an, was zur Folge hat, daß der erste FET 4 leitend wird und das Potential am Drain 4E des ersten FET 4 abfällt. Erreicht das Potential am Drain 4E des ersten FET 4 einen Wert, der unter der Schwellenspannung der neunten Zenerdiode 34 liegt, fällt das Potential am Steuereingang 8S der ersten Stromsenke 8 ab. Hierdurch sperrt die erste Stromsenke 8.The circuit arrangement according to the invention works as follows:
If a signal is inserted by means of the signal generator 25 to the base of the transistor 26, the transistor blocks 26th As a result, the voltage at the gate 4 S of the first FET 4 rises, with the result that the first FET 4 becomes conductive and the potential at the drain 4 E of the first FET 4 drops. If the potential at the drain 4 E of the first FET 4 reaches a value which is below the threshold voltage of the ninth Zener diode 34 , the potential at the control input 8 S of the first current sink 8 drops. This blocks the first current sink 8 .

Dadurch, daß die erste Stromsenke 8 sperrt wird dem Gate 5S des zweiten FET 5 über den Widerstand 31 kein Strom mehr entzogen. Dies hat zur Folge, daß die Spannung am Gate 5S des zweiten FET 5 ansteigt, was wiederum zu Folge hat, daß der zweite FET 5 durchschaltet. Hierdurch fällt die Spannung am Drain 5E des zweiten FET 5 ab. Fällt sie unter den Wert der Schwellenspannung der zehnten Zenerdiode 35, sperrt die zweite Stromsenke 9E, was wiederum zur Folge hat, daß die Spannung am Gate 6S des dritten FET 6 ansteigt. Hierdurch bedingt schaltet der dritte FET 6 durch, was zur Folge hat, daß auch die dritte Stromsenke 10 sperrt.Because the first current sink 8 is blocked, no current is withdrawn from the gate 5 S of the second FET 5 via the resistor 31 . This has the consequence that the voltage at the gate 5 S of the second FET 5 rises, which in turn has the consequence that the second FET 5 switches on. As a result, the voltage at the drain 5 E of the second FET 5 drops. If it falls below the value of the threshold voltage of the tenth zener diode 35 , the second current sink 9 E blocks, which in turn has the consequence that the voltage at the gate 6 S of the third FET 6 rises. As a result, the third FET 6 switches through, with the result that the third current sink 10 also blocks.

Der vorstehend beschriebene Vorgang beziehungsweise der entsprechende Aufbau ließe sich beliebig lange fortsetzen, so daß mit der erfindungsgemäßen Schaltungs anordnung beliebig hohe Spannungen geschaltet werden können.The process described above or the corresponding structure could be continued for any length of time, so that with the circuit according to the invention arrangement of any high voltages can be switched.

Da der am oberen Ende der Reihenschaltung angeordnete vierte FET 7 keinen wei teren FET zum Durchschalten veranlassen muß, kann die den darunter angeordne ten FET 6, 5, 4 jeweils zugeordnete Stromsenke 10, 9, 8 entfallen.Since the fourth FET 7 arranged at the upper end of the series circuit does not have to cause a further FET to switch through, the current sink 10 , 9 , 8 assigned to the FET 6 , 5 , 4 arranged below it can be omitted.

Damit die dritte Stromsenke 10 ihren Betrieb im ausgeschalteten Zustand des vierten FET 7 aufrechterhalten kann, ist ihr Steuereingang 10S über die elfte Zenerdiode 36 mit dem Ausgang 11A der Konstantstromquelle 11 verbunden.So that the third current sink 10 can maintain its operation when the fourth FET 7 is switched off, its control input 10 S is connected via the eleventh zener diode 36 to the output 11 A of the constant current source 11 .

Hierdurch wird erreicht, daß der für den Ausschaltzustand des vierten FET 7 erfor derlichen Einschaltzustand der dritten Stromsenke 10 beim Sperren des vierten FET 7 gewährleistet ist. Denn wenn der vierte FET 7 sperrt, fließt durch ihn kein Strom mehr, so daß der Steuereingang 10S der dritten Stromsenke 10 nicht mehr den für den Einschaltzustand der dritten Stromsenke 10 erforderlichen Steuerstrom erhalten kann. Die dritte Stromsenke 10 will daher wieder ausschalten, was ein Einschalten des vierten FET 7 zur Folge hätte. Dies hätte ein Schwingen der betreffenden Schaltglieder zur Folge. Um dies zu verhindern, ist der Steuereingang 10S über die elfte Zenerdiode 36 mit dem Ausgang 11 an der Konstantstromquelle 11 verbunden. Hierdurch wird der Steuereingang 10S der dritten Stromsenke 10 während des Sper rens des vierten FET 7 mit dem zum Einschalten der dritten Stromsenke 10 erforder lichen Steuerstrom versorgt.This ensures that the switch-on state of the third current sink 10 required for the switch-off state of the fourth FET 7 is ensured when the fourth FET 7 is blocked. Because when the fourth FET 7 blocks, no current flows through it anymore, so that the control input 10 S of the third current sink 10 can no longer receive the control current required for the switched-on state of the third current sink 10 . The third current sink 10 therefore wants to switch off again, which would result in the fourth FET 7 being switched on. This would result in the relevant switching elements vibrating. In order to prevent this, the control input 10 S is connected to the output 11 at the constant current source 11 via the eleventh zener diode 36 . In this way, the control input 10 is S the third current sink 10 during the proceedings of the fourth FET Sper 7 with the erforder for switching on the third current sink 10 the current control current supplied.

Wird das vom Signalgeber 25 an die Basis des Transistors 26 angelegte Signal Null, schaltet der Transistor 26 durch. Hierdurch sinkt das Potential am Gate 4S des er sten FET 4 ab. Der erste FET 4 sperrt, wodurch die Spannung an seinem Drain 4E ansteigt. Erreicht die Spannung einen Wert, der über der Schwellenspannung der neunten Z-Diode 34 liegt, schaltet die erste Stromsenke 8 ein, wodurch sie dem Gate 5S des zweiten FET 5 soviel Strom entzieht, daß der zweite FET 5 sperrt. Hierdurch steigt die Spannung an seinem Drain 5E an, wodurch die zweite Stromsenke 9 ein geschaltet wird, was wiederum zu Folge hat, daß der dritte FET 6 sperrt. Dieses wie derum hat zur Folge, daß die dritte Stromsenke 10 eingeschaltet wird, wodurch auch der am oberen Ende der Reihenschaltung angeordnete vierte FET 7 sperrt. Nach dem auch der vierte FET 7 sperrt, ist die Schaltungsanordnung ausgeschaltet, so daß über den Lastwiderstand 23 kein Strom mehr fließen kann.If the signal applied by the signal generator 25 to the base of the transistor 26 becomes zero, the transistor 26 switches through. As a result, the potential at the gate 4 S of the most FET 4 drops. The first FET 4 blocks, causing the voltage at its drain 4 E to rise. If the voltage reaches a value which is above the threshold voltage of the ninth Z diode 34 , the first current sink 8 switches on, as a result of which it draws so much current from the gate 5 S of the second FET 5 that the second FET 5 blocks. As a result, the voltage at its drain 5 E rises, as a result of which the second current sink 9 is switched on, which in turn has the consequence that the third FET 6 blocks. This, in turn, has the result that the third current sink 10 is switched on, as a result of which the fourth FET 7 arranged at the upper end of the series circuit also blocks. After the fourth FET 7 also blocks, the circuit arrangement is switched off, so that no more current can flow through the load resistor 23 .

Die in Fig. 2 dargestellte Schaltungsanordnung entspricht im wesentlichen der in Fig. 1 dargestellten Schaltungsanordnung. Gleiche Elemente sind daher mit den selben Bezugszeichen versehen.The circuit arrangement shown in FIG. 2 essentially corresponds to the circuit arrangement shown in FIG. 1. The same elements are therefore provided with the same reference symbols.

Der Unterschied zu der in Fig. 1 dargestellten Schaltungsanordnung besteht darin, daß in Reihe mit jedem FET eine Strombegrenzung geschaltet ist. So ist die Source 4A des ersten FET 4 mit dem Eingang einer ersten Strombegrenzung 20 verbunden.The difference from the circuit arrangement shown in FIG. 1 is that a current limitation is connected in series with each FET. Thus, the source 4 A of the first FET 4 is connected to the input of a first current limit 20 .

Die erste Strombegrenzung 20 weist einen vierten Widerstand 37 auf, welcher mit dem ersten FET 4 in Reihe geschaltet ist. Der mit der Source 4a des ersten FET 4 verbundene Anschluß des vierten Widerstands 34 ist mit der Basis eines NPN- Transistors 38 verbunden. Der andere Anschluß des vierten Widerstands 34 sowie der Emitter des Transistors 38 sind mit Masse verbunden. Der Kollektor des Transi stors 38 ist über einen fünften Widerstand 39 mit dem Gate 4S des ersten FET 4 verbunden.The first current limitation 20 has a fourth resistor 37 , which is connected in series with the first FET 4 . The connected to the source 4 a of the first FET 4 terminal of the fourth resistor 34 is connected to the base of an NPN transistor 38 . The other connection of the fourth resistor 34 and the emitter of the transistor 38 are connected to ground. The collector of the transistor 38 is connected via a fifth resistor 39 to the gate 4 S of the first FET 4 .

Erhöht sich der durch den vierten Widerstand 37 fließende Strom, entzieht der Transistor 35 dem Gate 4S des ersten FET 4 über den fünften Widerstand 39 Strom, wodurch dieser zu sperren beginnt. Hierdurch verringert sich der vom ersten FET 4 durchgeschaltete und über den vierten Widerstand 37 fließende Strom soweit, bis sich ein Gleichgewichtszustand einstellt. Im Falle eines beispielsweise bei einem Kurzschluß auftretenden sehr hohen Überstromes schaltet der Transistor 38 voll ständig durch, wodurch der erste FET 4 vollständig sperrt. Hierdurch würde nahezu die gesamte Spannung der Spannungsquelle 24 am ersten FET 4 abfallen.If the current flowing through the fourth resistor 37 increases , the transistor 35 extracts current from the gate 4 S of the first FET 4 via the fifth resistor 39 , as a result of which the latter begins to block. As a result, the current which is switched through by the first FET 4 and flows via the fourth resistor 37 is reduced until an equilibrium state is established. In the event of a very high overcurrent occurring, for example, in the event of a short circuit, the transistor 38 switches on continuously, as a result of which the first FET 4 is completely blocked. As a result, almost the entire voltage of the voltage source 24 at the first FET 4 would drop.

Um dies zu verhindern, ist die Source 5a des zweiten FET 5 mit dem Eingang einer zweiten Strombegrenzung 21 verbunden. Ebenso ist die Source 6a des dritten FET 6 mit dem Eingang einer dritten Strombegrenzung 22 und dies Source 7a des vierten FET 7 mit dem Eingang einer vierten Strombegrenzung 23 verbunden. Die Funktion der zweiten Strombegrenzung 21, der dritten Strombegrenzung 22 und der vierten Strombegrenzung 23 ist dieselbe, wie die Funktion der ersten Strombegrenzung 20.To prevent this, the source 5 a of the second FET 5 is connected to the input of a second current limit 21 . Likewise, the source 6 a of the third FET 6 is connected to the input of a third current limit 22 and this source 7 a of the fourth FET 7 is connected to the input of a fourth current limit 23 . The function of the second current limit 21 , the third current limit 22 and the fourth current limit 23 is the same as the function of the first current limit 20 .

Das heißt, im Falle eines beispielsweise bei Kurzschluß entstehenden Überstromes fangen alle FET 4, 5, 6, 7 nahezu gleichzeitig an zu sperren, wodurch sich die Span nung der Spannungsquelle 24 auf alle FET 4, 5, 6, 7 aufteilt. Hierdurch wird vermie den, daß die an den FET 4, 5, 6, 7 abfallende Spannung unzulässig hohe Werte er reicht.That is, in the event of an overcurrent, for example in the event of a short circuit, all FETs 4 , 5 , 6 , 7 begin to block almost simultaneously, as a result of which the voltage of voltage source 24 is divided among all FETs 4 , 5 , 6 , 7 . This avoids the fact that the voltage drop across the FET 4 , 5 , 6 , 7 drops to inadmissibly high values.

Claims

1. Circuit arrangement for switching high voltages, with an input ( 1 ), an output ( 2 ) and a control connection ( 3 ), with a plurality of switching elements ( 4 , 5 , 6 , 7 ) connected in series, each having one Input electrode ( 4 E, 5 E, 6 E, 7 E), an output electrode ( 4 A, 5 A, 6 A, 7 A) and a control electrode ( 4 S, 5 S, 6 S, 7 S ), the output electrode ( 4 A) of the switching element ( 4 ) arranged at the lower end of the series circuit forming the output ( 2 ) of the circuit arrangement and the input electrode ( 7 E) of the switching element ( 7 ) forms the input ( 1 ) of the circuit arrangement, the control electrode ( 4 S) of the switching element ( 4 ) arranged at the lower end of the series circuit forming the control connection ( 3 ) of the circuit arrangement and the control electrodes ( 5 S, 65 , 7 S) of the switching elements ( 5 , 6 , 7 ) arranged above the lower switching element ( 4 ) each m he input ( 8 I, 9 I, 10 I) has an input ( 8 I, 9 I, 10 I), an output ( 8 I, 9 A, 10 I) and a control input ( 8 S, 9 S, 10 S) having switchable current sink ( 8 , 9 , 10 ) are connected, the control input ( 8 S, 9 S, 10 S) with the input electrode ( 4 A, 5 A, 6 A) of the switching element arranged at the lower end of the series circuit ( 4 ) or the respective switching elements ( 5 , 6 ) arranged below it is connected. characterized in that the outputs ( 8 A, 9 A, 10 A) of the current sinks ( 8 , 9 , 10 ) each with the output electrode ( 4 A, 5 A, 6 A) of the switching element ( 4 , 5 , 6 ) are connected, whose input electrode ( 4 E, 5 E, 6 E) is connected to the control input ( 8 S, 9 S, 10 S) of the current sink concerned ( 8 , 9 , 10 ).

2. Circuit arrangement according to claim 1, characterized in that the control input ( 10 E) with the control electrode ( 7 S) of the upper switching element ( 7 ) connected current sink ( 10 ) is connected to a current source ( 11 ).

3. Circuit arrangement according to claim 1 or 2, characterized in that the current source ( 11 ) and / or the current sinks ( 8 , 9 , 10 ) are designed as a constant current source or constant current sinks.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that between the input electrodes ( 4 E, 5 E, 6 E, 7 E) and the control electrodes ( 4 S, 5 S, 6 S, 7 S) the switching elements is arranged at least one Zener diode ( 12 , 13 , 14 , 15 ).

5. Circuit arrangement according to one of claims 1 to 4, characterized in that between the control electrodes ( 4 S, 5 S, 6 S, 7 S) and the output electrodes ( 4 A, 5 A, 6 A, 7 A ) the switching elements ( 4 , 5 , 6 , 7 ) at least one Zener diode ( 16 , 17 , 18 , 19 ) is arranged.

6. Circuit arrangement according to one of claims 1 to 5, characterized in that a current limiting element ( 20 , 21 , 22 , 23 ) is connected in series with each switching element ( 4 , 5 , 6 , 7 ), which in each case the current through the relevant switching element ( 4 , 5 , 6 , 7 ) limited to a maximum value.