DE10206368C1 - IC-Chip mit ROM - Google Patents

IC-Chip mit ROM

Info

Publication number
DE10206368C1
DE10206368C1 DE10206368A DE10206368A DE10206368C1 DE 10206368 C1 DE10206368 C1 DE 10206368C1 DE 10206368 A DE10206368 A DE 10206368A DE 10206368 A DE10206368 A DE 10206368A DE 10206368 C1 DE10206368 C1 DE 10206368C1
Authority
DE
Germany
Prior art keywords
dielectric layer
chip
integrated circuit
material layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10206368A
Other languages
English (en)
Inventor
Bernhard Lippmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10206368A priority Critical patent/DE10206368C1/de
Application granted granted Critical
Publication of DE10206368C1 publication Critical patent/DE10206368C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Anordnung von Transistorstrukturen ist auf einer Oberseite des IC-Chips in einer Materialschicht (1) aus halbleitendem oder halbleitend dotierbarem Material vorhanden und durch eine Implantation von Dotierstoff in einen jeweils vorgesehenen Anteil der Kanalbereiche (15) als Speicherzellenfeld programmiert. Die Materialschicht ist von der integrierten Schaltung (13) des Chips durch eine Dielektrikumschicht (2), z. B. ein Zwischenmetalldielektrikum, getrennt. Leiterbahnen (3) sind als Gate-Elektroden angebracht und zum Auslesen der Zellen vorhanden. Die Anordnung kann als aktives Shield verwendet werden.

Description

Die vorliegende Erfindung betrifft einen IC-Chip mit einer Anordnung von Transistorstrukturen, die als ROM vorgesehen ist.
Herkömmliche ROM-Speicher (read-only memory) werden auf akti­ vem Siliziumsubstrat realisiert. Mit zunehmender Speichergrö­ ße ergibt sich somit ein stetig wachsender Platzbedarf an Si­ lizium-Grundfläche. Damit erhöhen sich auch die Herstellungs­ kosten derartiger Speicher erheblich. In "Silicon on Insula­ tor Technology, Materials to VLSI", Jean Pierre Colinge (Hg.), Kluwer Academic Publishers 1991, ist eine kubische oder vertikale Integration von ICs, eine so genannte 3D-Inte­ gration beschrieben, bei der die integrierten Schaltungen in mehreren Lagen übereinander angeordnet werden.
Die Codierung des Dateninhaltes erfolgt durch die Strukturie­ rung der Metallisierung. Statt dessen ist es auch möglich, die Programmierung des Speichers durch eine Ionenimplantation in das Halbleitermaterial vorzunehmen. Derartige Codierungen des Speichers können mit SEM ausgelesen werden, insbesondere, wenn der Chip gleichzeitig einem Ätzangriff ausgesetzt wird.
Ein Schutz eines Chips gegen elektrische Angriffe kann durch einen aktiven Schutzschirm, im Folgenden als (aktives) Shield bezeichnet, bewirkt sein. Dazu wird vorzugsweise in einer obersten Metalllage eine Struktur von Leiterbahnen vorgese­ hen, an die ein zufällig erzeugtes Signal angelegt wird. Eine Veränderung des Signals zwischen dem Einspeisepunkt und einem Abgriffspunkt wird von einer angeschlossenen elektronischen Schaltung als Angriff auf den Chip, insbesondere eine Beschä­ digung des Shield gewertet. Eine solche Leiterbahnstruktur als Shield enthält keine eigene Schaltungsfunktion und stellt daher ein reines Sicherheitsmerkmal dar.
In der US 5 027 397 ist eine Schutzbarriere gegen das mecha­ nische oder chemische Eindringen in eine elektronische Anord­ nung, speziell einen flüchtigen Speicher, beschrieben. Bei dieser Schutzbarriere ist eine Struktur dünner Leiterbahnen, die aus kleinen Silber- oder Kohlepartikeln zusammengesetzt sind, in enger Nachbarschaft zueinander auf der Oberseite des Chips aufgebracht.
Aufgabe der vorliegenden Erfindung ist es, einen IC-Chip als Speicherbaustein mit einer verbesserten Nutzung der Substrat­ grundfläche anzugeben. Insbesondere soll angegeben werden, wie ein solcher Chip gegen einen Angriff wirkungsvoll ge­ schützt werden kann, ohne dass ein wesentlicher zusätzlicher Aufwand erforderlich ist.
Diese Aufgabe wird mit dem IC-Chip mit den Merkmalen des An­ spruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab­ hängigen Ansprüchen.
Bei dem IC-Chip befindet sich eine Anordnung von Transistor­ strukturen, die jeweils in halbleitendem Material ausgebilde­ te Bereiche für Source und Drain und eine Gate-Elektrode über einem Kanalbereich umfassen, auf einer Oberseite des IC-Chips in einer eigens dafür vorgesehenen Materialschicht aus halb­ leitendem oder zumindest halbleitend dotierbarem Material. Diese Anordnung ist durch eine Implantation von Dotierstoff in einen jeweils vorgesehenen Anteil der Kanalbereiche als Speicherzellenfeld programmiert. Die eigens vorgesehene Mate­ rialschicht ist von der eigentlichen integrierten Schaltung, die in einem Halbleiterkörper des Chips oder in einer Halb­ leiterschichtstruktur auf einem Substrat integriert ist, durch eine Dielektrikumschicht getrennt. Diese Dielektrikum­ schicht kann z. B. ein Zwischenmetalldielektrikum sein, in dem eine Mehrzahl von strukturierten Metallschichten als Ver­ drahtung der elektronischen Schaltung angeordnet ist.
Diese Anordnung von Transistorstrukturen kann insbesondere die Funktion eines aktiven Shield besitzen, wenn sie mittels Durchkontaktierungen durch die Dielektrikumschicht hindurch mit geeignet dafür vorgesehenen Komponenten der integrierten Schaltung verbunden ist, so dass in dieser Schaltung eine Än­ derung des durch die Transistorstrukturen gebildeten Spei­ chers infolge eines physikalischen Angriffs auf den Chip de­ tektiert werden kann.
Es folgt eine genauere Beschreibung von Beispielen des IC- Chips anhand der beigefügten Fig. 1 und 2, die jeweils ei­ nen Querschnitt durch ein bevorzugtes Ausführungsbeispiel darstellen.
In der Fig. 1 ist ein erstes Ausführungsbeispiel in einem Querschnitt dargestellt. Bei diesem IC-Chip ist eine Materi­ alschicht 1 an der Oberseite vorhanden. Dieses Material kann im Prinzip ein beliebiges derartiges Material sein, das das Auftreten eines Transistoreffektes ermöglicht; es kann insbe­ sondere Silizium, kristallin oder polykristallin, oder ein halbleitend dotierbares Polymer sein. Diese Materialschicht ist in einer Dielektrikumschicht 2 eingebettet, in der ver­ schiedene strukturierte Metallschichten 12 als Verdrahtung der integrierten Schaltung vorhanden sind. Die eigentliche integrierte Schaltung 13 ist durch in dem Chip ausgebildete Transistorstrukturen angedeutet. Diese Transistorstrukturen sind in einem Halbleiterkörper 14 oder in einer auf einem Substrat aufgewachsenen Halbleiterschicht vorhanden.
Die Materialschicht 1 ist in diesem Beispiel in eine Ausspa­ rung der Dielektrikumschicht 2 eingebracht, so dass die Gren­ ze 11 zwischen der Materialschicht 1 und der Dielektrikum­ schicht 2 etwas gegenüber der Oberseite des IC-Chips versenkt angeordnet ist. Auf der ebenen Oberseite des IC-Chips sind Leiterbahnen 3 vorhanden, die hier parallel zueinander ange­ ordnet sind und jeweils die Gate-Elektroden der als Speicher­ zellen vorgesehenen Transistorstrukturen bilden und zeilen­ weise miteinander verbinden. Zwischen dem Material der Mate­ rialschicht 1 und diesen Leiterbahnen 3 ist eine weitere Di­ elektrikumschicht 4 vorhanden, die als Gate-Dielektrikum vor­ gesehen ist. Unterhalb der Leiterbahnen 3 befindet sich in der Materialschicht 1 jeweils ein Kanalbereich 5 zwischen Source- und Drainbereichen 6. Mit der geschweiften Klammer ist in der Fig. 1 der Bereich bezeichnet, der etwa von einer einzelnen Speicherzelle 7 eingenommen wird.
Es sind Durchkontaktierungen 8 vorhanden, die für einen An­ schluss der Transistorstrukturen an die integrierte Schaltung in dem Halbleiterkörper 14 vorgesehen sind. In der Fig. 1 sind optional vorzusehende hoch dotierte Kontaktbereiche 9 vorhanden, die durch geeignet eingebrachtes Material an der Oberseite der Dielektrikumschicht 2 ausgebildet sind. Diese hoch dotierten Kontaktbereiche 9 können auch weggelassen sein. Entsprechende Durchkontaktierungen befinden sich auch für den Anschluss der Leiterbahnen 3 in dafür vorgesehenen Bereichen vor und hinter der Zeichenebene. Der Anschluss der Speicherzellen in der Richtung quer zu den Leiterbahnen 3 zwischen den jeweils äußersten Source- und Drain-Bereichen 16 kann durch weitere elektrisch leitende Verbindungen 17 in ei­ ner oberseitigen Metallisierung hergestellt sein. Diese lei­ tenden Verbindungen 17 können z. B. zwischen den äußeren Durchkontaktierungen 8 und den äußeren Source- und Drain- Bereichen 16 vorhanden sein, wie sie in der Fig. 1 als Bei­ spiel gestrichelt eingezeichnet sind. Im Prinzip ist aber die Ausgestaltung der elektrischen Anschlüsse nicht festgelegt, sondern kann dem jeweiligen Ausführungsbeispiel angepasst sein. Die Ausgestaltung der in der Fig. 1 dargestellten Durchkontaktierungen 8 ist daher nur ein Beispiel.
Eine Programmierung des Speicherzellenfeldes ist hier durch Implantationen von Dotierstoff in einen ausgewählten Anteil der Kanalbereiche vorgenommen. Es sind demnach selbstleitende Kanalbereiche 15 vorhanden, die eine in der betreffenden Speicherzelle programmierte logische 1 repräsentieren. Die Leiterbahnen 3 können grundsätzlich aus einem beliebigen für Leiterbahnen vorgesehenen Metall, z. B. aus Aluminium herge­ stellt sein. Sie können außerdem in einer an sich bekannten Weise mit Diffusionsbarrieren aus Titan und Titannitrid ver­ sehen sein.
Bei dem Ausführungsbeispiel der Fig. 2 sind die entsprechen­ den Komponenten mit denselben Bezugszeichen wie in der Fig. 1 versehen. Die integrierte Schaltung 13 in dem Halbleiter­ körper 14 ist hier als Beispiel etwas verschieden von der Fig. 1 angedeutet. Die Durchkontaktierungen 8 sind jeweils auf Anteile der Metallschichten 12 geführt. Eine obere Grenzflä­ che 18 der Durchkontaktierungen 8 grenzt direkt an die Mate­ rialschicht 10 an, die für die Ausbildung der Anordnung von Transistorstrukturen eigens vorgesehen ist. Im Unterschied zu dem Ausführungsbeispiel der Fig. 1 sind hier die Leiterbah­ nen 3 nicht auf der von der Dielektrikumschicht abgewandten Seite der eigens vorgesehenen Materialschicht angeordnet, sondern zwischen der Dielektrikumschicht 2 und der Material­ schicht 10. Die Leiterbahnen 3 sind auf der im Wesentlichen ebenen Oberseite der Dielektrikumschicht 2 angeordnet.
Es ist auch in diesem Beispiel eine weitere Dielektrikum­ schicht 4 als Gate-Dielektrikum vorgesehen, die die Leiterbah­ nen 3 von der Materialschicht 10 elektrisch isoliert und in diesem Fall auf den Leiterbahnen 3 aufgebracht ist. Zwischen den jeweiligen Kanalbereichen 5 befinden sich die Source- und Drain-Bereiche 6, so dass auch hier eine jeweilige Speicher­ zelle 7 etwa den in der Fig. 2 mit der geschweiften Klammer bezeichneten Bereich einnimmt. Die Kanalbereiche werden mit einer Implantation von Dotierstoff je nach der vorgesehenen Programmierung des Speicherzellenfeldes zu programmierten Ka­ nalbereichen 15 modifiziert.
Bei den unterschiedlichen Ausführungsbeispielen kann eine ge­ samte Matrix aus Speicherzellen jeweils dadurch ausgebildet sein, dass quer zu den Leiterbahnen 3, in Bezug auf die Figu­ ren vor und hinter der Zeichenebene, in regelmäßigen Abstän­ den Isolationsgräben in der Materialschicht 1, 10 vorhanden sind, die die Speicherzellen, die einer jeweiligen Bitleitung zugeordnet sind, von den Speicherzellen der benachbarten Bit­ leitungen trennen. Die Leiterbahnen 3 fungieren in diesem Fall als Wortleitungen und bilden abschnittsweise die jewei­ ligen Gate-Elektroden.
Eine derartige Anordnung und Ausgestaltung eines ROM nach Art eines an sich bekannten SOI-Substrates mit einer dünnen Body- Siliziumschicht über einer Isolationsschicht auf einem Sub­ strat, in der Regel einem Bulk-Siliziumsubstrat, kann auch als aktives Shield verwendet werden. Ein Angriff auf den IC- Chip, mit dem die Transistorstruktur des ROM geschädigt wird, kann mittels der integrierten Schaltung leicht festgestellt werden. Es kann zu diesem Zweck z. B. in regelmäßigen Abstän­ den überprüft werden, ob eine Manipulation des Speicherinhal­ tes erfolgt ist. Dazu kann z. B. die ROM-Checksumme überprüft werden und bei Unstimmigkeiten ein Angriffalarm gegeben und am besten gleich eine geeignete elektronische Gegenmaßnahme eingeleitet werden. Gesonderte Treiber für das aktive Shield sind bei dieser Ausgestaltung nicht erforderlich.
Es ist insbesondere möglich, den gesamten Speicher, der für die in dem Chip integrierte Schaltung vorgesehen ist, in die auf der Oberseite aufgebrachte eigens vorgesehene Material­ schicht 1 bzw. 10 zu verlagern. Damit kann ein wesentlicher Anteil der Substratgrundfläche eingespart werden. Das ROM wird vorzugsweise zusätzlich in der beschriebenen Weise als aktiver Shield des IC-Chips genutzt.
Bezugszeichenliste
1
Materialschicht
2
Dielektrikumschicht
3
Leiterbahn
4
weitere Dielektrikumschicht
5
Kanalbereich
6
Source- und Drainbereiche
7
Speicherzellenbereich
8
Durchkontaktierung
9
hoch dotierter Kontaktbereich
10
Materialschicht
11
Grenze der Dielektrikumschicht
12
Metallschicht
13
integrierte Schaltung
14
Halbleiterkörper
15
selbstleitender Kanalbereich
16
äußerste Source- und Drain-Bereiche
17
leitende Verbindung
18
obere Grenzfläche der Durchkontaktierung

Claims (6)

1. IC-Chip
mit einer in einem Halbleiterkörper (14) oder einer Halblei­ terschichtstruktur auf einem Substrat integrierten Schaltung (13) und
mit einer Anordnung von Transistorstrukturen, die jeweils ei­ ne Gate-Elektrode und in halbleitendem Material ausgebildete Bereiche für Source und Drain (6) und je einen Kanalbereich (5) umfassen,
die durch eine Implantation von Dotierstoff in einen jeweils vorgesehenen Anteil der Kanalbereiche (50) als Speicherzel­ lenfeld programmiert ist und
die an einer Oberseite des IC-Chips mit einer Mehrzahl von Leiterbahnen (3) zur Ausbildung und/oder zum elektrischen An­ schluss besagter Gate-Elektroden versehen ist,
dadurch gekennzeichnet, dass
die Kanalbereiche (5) und die Bereiche für Source und Drain (6) in einer Materialschicht (1; 10) aus halbleitendem oder halbleitend dotierbarem Material oder einer organischen Ver­ bindung mit halbleitenden Eigenschaften vorhanden sind,
diese Materialschicht (1; 10) von der integrierten Schaltung (13) durch eine Dielektrikumschicht (2) getrennt ist und in der Dielektrikumschicht (2) mindestens eine Durchkontak­ tierung (8) zum Anschluss besagter Transistorstrukturen an die integrierte Schaltung (13) vorhanden ist.
2. IC-Chip nach Anspruch 1, bei dem in der Dielektrikumschicht (2) mindestens eine strukturierte Metallschicht (12) mit vertikalen Durchkontaktierungen zur Ausbildung einer Verdrahtung für die in dem Halbleiterkörper oder der Halbleiterschichtstruktur integrierte Schaltung (13) vorhanden ist.
3. IC-Chip nach Anspruch 1 oder 2, bei dem die Leiterbahnen (3) auf der von der Dielektrikumschicht (2) abgewandten Seite der Materialschicht (1) angeordnet sind.
4. IC-Chip nach Anspruch 1 oder 2, bei dem die Leiterbahnen (3) zwischen der Dielektrikumschicht (2) und der Materialschicht (10) angeordnet sind.
5. IC-Chip nach Anspruch 4, bei dem die Leiterbahnen (3) auf einer ebenen Oberseite der Dielek­ trikumschicht (2) angeordnet und von einer weiteren Dielek­ trikumschicht (4), die als Gate-Dielektrikum vorgesehen ist, und der darauf aufgebrachten Materialschicht (10) bedeckt sind.
6. IC-Chip nach einem der Ansprüche 1 bis 5, bei dem die Anordnung von Transistorstrukturen zumindest zusätzlich als aktives Shield vorgesehen ist und eine daran angeschlos­ sene Schaltung zur Detektion eines Angriffes auf den IC-Chip aufweist.
DE10206368A 2002-02-15 2002-02-15 IC-Chip mit ROM Expired - Fee Related DE10206368C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10206368A DE10206368C1 (de) 2002-02-15 2002-02-15 IC-Chip mit ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10206368A DE10206368C1 (de) 2002-02-15 2002-02-15 IC-Chip mit ROM

Publications (1)

Publication Number Publication Date
DE10206368C1 true DE10206368C1 (de) 2003-06-18

Family

ID=7713827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10206368A Expired - Fee Related DE10206368C1 (de) 2002-02-15 2002-02-15 IC-Chip mit ROM

Country Status (1)

Country Link
DE (1) DE10206368C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195995B2 (en) 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195995B2 (en) 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
DE102009025412B4 (de) * 2008-07-02 2017-06-22 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll und Computerprogrammprodukt zur Ausführung des Verfahrens

Similar Documents

Publication Publication Date Title
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE19525756B4 (de) Isolationsstruktur für Halbleitervorrichtungen mit schwebendem Steueranschluss und Verfahren zu deren Herstellung
DE102011001527B4 (de) Flachgrabenisolationsbereich mit vergrabenem Kondensator und Verfahren zu seiner Herstellung
KR100197029B1 (ko) 불휘발성 반도체 기억장치 및 그 제조방법
WO2006056226A1 (de) Elektrisches bauelement
EP1505646B1 (de) IC-Chip mit Nanowire-Bauelemente und Nanowire-Attrappen
DE10236682A1 (de) Halbleitervorrichtung
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE10130766A1 (de) Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors
DE19640246A1 (de) Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
DE102012105871B4 (de) Verstellbarer Mäanderlinienwiderstand
EP0043244B1 (de) Statische FET-Flip-Flop-Speicherzelle mit einer einzigen polykristallinen Siliziumschicht
US20090140313A1 (en) Nonvolatile memory devices and methods of forming the same
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
CN1964052B (zh) 半导体存储装置及其制造方法
US5107322A (en) Wiring or conductor interconnect for a semiconductor device or the like
DE10321740A1 (de) Bitleitungsstruktur sowie Verfahren zu deren Herstellung
DE10109174A1 (de) Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben
DE10206368C1 (de) IC-Chip mit ROM
DE112004003004T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE19549486C2 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102007063844B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung, Elektronisches System
DE102020005807A1 (de) Halbleitersicherungsstruktur und verfahren zum herstellen einer halbleitersicherungsstruktur
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee