DE102023120752A1

DE102023120752A1 - Zeit-Digital-Umwandlungseinrichtung, Entfernungsmesseinrichtung und beweglicherKörper

Info

Publication number: DE102023120752A1
Application number: DE102023120752.0A
Authority: DE
Inventors: Yuji Nakajima
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2022-08-05
Filing date: 2023-08-04
Publication date: 2024-02-08
Also published as: KR20240020186A; CN117518768A; US20240048872A1; JP2024022243A

Abstract

Eine Zeit-Digital-Umwandlungseinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung ist eine Zeit-Digital-Umwandlungseinrichtung, die dazu konfiguriert ist, digitale Zeitdaten gemäß einer Zeit zu einem ersten Zeitpunkt zu einem zweiten Zeitpunkt auszugeben, mit einer ersten Schaltung, die einen oberen Zähler umfasst, der dazu konfiguriert ist, ein Zählen eines Taktsignals gemäß einem ersten Zeitpunkt zu starten, und obere Bits der digitalen Zeitdaten erzeugt; und einer zweiten Schaltung, die ein Verzögerungselement, das dazu konfiguriert ist, eine Operation gemäß dem zweiten Zeitpunkt zu starten, und einen unteren Zähler, der dazu konfiguriert ist, einen Oszillationszyklus des Verzögerungselements zu zählen, umfasst, und untere Bits der digitalen Zeitdaten erzeugt; und eine Steuerungseinheit, die eine Phase eines Ausgangssignals des Verzögerungselements basierend auf dem Taktsignal steuert.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Offenbarung betrifft eine Zeit-Digital-Umwandlungseinrichtung, eine Entfernungsmesseinrichtung und einen beweglichen Körper.
Beschreibung des Standes der Technik
In den letzten Jahren wurden Zeit-Digital-Wandler (TDCs, „Time-to-Digital-Converters“), die eine Zeit in digitale Signale umwandeln, auf verschiedenen Gebieten verwendet. Die Zeit-Digital-Umwandlungseinrichtung, die in der internationalen Veröffentlichung Nr. WO2013/034770 beschrieben ist, wird auf einen Sensor angewendet, der dazu in der Lage ist, ein dreidimensionales (3D) Bereichsbild bzw. Entfernungsmessbild aufzunehmen, das die Flugzeit von Photonen misst, die durch SPAD-Pixel (SPAD, „Single Photon Avalanche Diode“) erfasst werden. Weiterhin umfasst die Zeit-Digital-Umwandlungseinrichtung in der internationalen Veröffentlichung Nr. WO2013/034770 einen oberen (groben) TDC und einen unteren (feinen) TDC.
KURZFASSUNG DER ERFINDUNG
In der Zeit-Digital-Umwandlungseinrichtung, die in der internationalen Veröffentlichung Nr. WO2013/034770 beschrieben ist, kann eine Verschlechterung in einer Umwandlungsgenauigkeit durch einen Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten verursacht werden.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist eine Zeit-Digital-Umwandlungseinrichtung bereitgestellt, die dazu konfiguriert ist, digitale Zeitdaten gemäß einer Zeit von einem ersten Zeitpunkt zu einem zweiten Zeitpunkt auszugeben, mit einer ersten Schaltung, die einen oberen Zähler umfasst, der dazu konfiguriert ist, ein Zählen eines Taktsignal gemäß dem ersten Zeitpunkt zu starten, und obere Bits der digitalen Zeitdaten erzeugt; einer zweiten Schaltung, die ein Verzögerungselement, das dazu konfiguriert ist, eine Operation gemäß dem zweiten Zeitpunkt zu starten, und einen unteren Zähler, der dazu konfiguriert ist, einen Oszillationszyklus des Verzögerungselements zu zählen, umfasst, und untere Bits der digitalen Zeitdaten erzeugt; und einer Steuerungsschaltung, die eine Phase eines Ausgangssignals bzw. Ausgabesignals des Verzögerungselements basierend auf dem Taktsignal steuert.
Weitere Merkmale der vorliegenden Erfindung werden von der folgenden Beschreibung von beispielhaften Ausführungsbeispielen mit Bezug auf die anhängigen Zeichnungen ersichtlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 ist ein schematisches Diagramm eines Entfernungsmessbildsensorsystems gemäß einem ersten Ausführungsbeispiel.
2 ist ein Blockdiagramm des Entfernungsmessbildsensors gemäß dem ersten Ausführungsbeispiel.
3 ist ein Schaltdiagramm eines Pixels gemäß dem ersten Ausführungsbeispiel.
4 ist ein Schaltdiagramm einer Zeit-Digital-Umwandlungseinrichtung gemäß dem ersten Ausführungsbeispiel.
5 ist ein Schaltdiagramm der Zeit-Digital-Umwandlungseinrichtung gemäß dem ersten Ausführungsbeispiel.
6 ist ein Schaltdiagramm der Zeit-Digital-Umwandlungseinrichtung gemäß dem ersten Ausführungsbeispiel.
7 ist ein Schaltdiagramm der Zeit-Digital-Umwandlungseinrichtung gemäß dem ersten Ausführungsbeispiel.
8 ist ein Schaltdiagramm der Zeit-Digital-Umwandlungseinrichtung gemäß dem ersten Ausführungsbeispiel.
9 ist ein Zeitdiagramm des Entfernungsmessbildsensors gemäß dem ersten Ausführungsbeispiel.
10 ist ein Zeitdiagramm des Entfernungsmessbildsensors gemäß dem ersten Ausführungsbeispiel.
11A und 11B sind Zeitdiagramme eines Entfernungsmessbildsensors gemäß einem zweiten Ausführungsbeispiel.
12 ist ein Schaltdiagramm einer Zeit-Digital-Umwandlungseinrichtung gemäß einem dritten Ausführungsbeispiel.
13 ist ein Schaltdiagramm einer Zeit-Digital-Umwandlungseinrichtung gemäß dem dritten Ausführungsbeispiel.
14 ist ein Blockdiagramm eines optischen Flugzeitentfernungsmessbildsensors gemäß einem vierten Ausführungsbeispiel.
15 ist ein Blockdiagramm eines optischen Flugzeitentfernungsmessbildsensors gemäß einem fünften Ausführungsbeispiel.
16 ist ein schematisches Diagramm einer Zeit-Digital-Umwandlungseinrichtung gemäß einem sechsten Ausführungsbeispiel.
17A und 17B sind Diagramme, die ein Konfigurationsbeispiel eines Geräts gemäß einem siebten Ausführungsbeispiel darstellen.

BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
Ausführungsbeispiele der vorliegenden Offenbarung werden nachstehend mit Bezug auf die anhängigen Zeichnungen beschrieben. Die folgenden Ausführungsbeispiele sind dazu gedacht, die technische Idee der vorliegenden Erfindung zu verkörpern und begrenzen die vorliegende Erfindung nicht. Die Größen und positionellen Beziehungen der Elemente, die in den Zeichnungen gezeigt sind, könnten für eine Verdeutlichung einer Erklärung übertrieben sein. In der folgenden Beschreibung sind den gleichen Komponenten die gleichen Bezugszeichen zugewiesen und eine Beschreibung von diesen könnte weggelassen werden.
[Erstes Ausführungsbeispiel]
1 ist ein schematisches Diagramm eines Entfernungsmessbildsensorsystems gemäß dem vorliegenden Ausführungsbeispiel. Das Entfernungsmessbildsensorsystem ist eine Entfernungsmesseinrichtung, die eine Entfernung zu einem Objekt basierend auf einer Flugzeit (TOF, „time of flight“) von Licht misst und umfasst eine Lichtaussendeeinheit bzw. Leuchteinheit 110, ein optisches System 105, einen Entfernungsmessbildsensor 100, eine Bildverarbeitungsschaltung 101, einen Speicher 102 und einen Monitor 103.
Die Lichtaussendeeinheit 110 kann gepulstes bzw. pulsierendes Licht, wie etwa Laserlicht, in Richtung des Objekts aussenden. Das optische System 105 umfasst eine oder eine Vielzahl von Linsen und formt ein Bild des Bildlichts (des einfallenden Lichts), das durch das Objekt reflektiert wird, auf einer Lichtempfangsfläche (einem Lichtempfangsabschnitt) des Entfernungsmessbildsensors 100. Der Entfernungsmessbildsensor 100 umfasst eine SPAD („Single Photon Avalanche Diode“), die ein einzelnes Photon empfängt, und eine Zeit-Digital-Umwandlungseinrichtung, die eine Zeit von einer Lichtaussendung bzw. Lichtemission zu einem Lichtempfang in ein digitales Signal umwandelt. Die Bildverarbeitungsschaltung 101 erzeugt ein Entfernungsmessbild entsprechend der Entfernung zu dem Objekt basierend auf dem Signal, das von der Zeit-Digital-Umwandlungseinrichtung ausgegeben wird, und der bekannten Lichtgeschwindigkeit. Das erzeugte Entfernungsmessbild wird an den Speicher 102 und den Monitor 103 ausgegeben. Der Speicher 102 speichert die Entfernungsmessbilder und der Monitor 103 ist dazu Lage, die Entfernungsmessbilder anzuzeigen.
2 ist ein Blockdiagramm des Entfernungsmessbildsensors 100 gemäß dem vorliegenden Ausführungsbeispiel. Der Entfernungsmessbildsensor 100 umfasst eine Vielzahl von Pixeln 10, die in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind, und eine Zeit-Digital-Umwandlungseinrichtung, die eine Zeit von einer Lichtemission zu einem Lichtempfang in ein digitales Signal umwandelt, basierend auf Signalen von der Vielzahl von Pixeln 10. Die Digital-Umwandlungseinrichtung umfasst weiterhin einen TDC 20, einen Frequenzteiler 30, eine Signalerzeugungsschaltung 40, eine PLL-Schaltung 50 (PLL, „Phase Locked Loop“) und eine Korrekturschaltung 60. Nachstehend wird die Konfiguration von jeder Einheit des Entfernungsmessbildsensors 100 detailliert mit Bezug auf 2 bis 8 beschrieben.
3 ist ein Schaltdiagramm des Pixels 10 in dem vorliegenden Ausführungsbeispiel. Das Pixel 10 umfasst eine SPAD 11, ein Löschelement („quenching element“) 12 und eine Wellenformformungseinheit 13 und fungiert als eine Lichtempfangseinheit des gepulsten Lichts. Die SPAD 11 erzeugt Ladungspaare entsprechend dem einfallenden Licht durch eine fotoelektrische Umwandlung. Eine Spannung VL (erste Spannung) wird an die Anode der SPAD 11 zugeführt und eine Spannung VH (zweite Spannung), die höher als die Spannung VL ist, die an die Anlage zugeführt wird, wird an die Kathode der SPAD 11 zugeführt. Eine Sperrvorspannung („reverse bias voltage“) wird an die Anode und die Kathode angelegt, sodass sich die SPAD 11 in einem Zustand der Avalanche-Multiplikation befinden kann. Wenn ein Photon in die SPAD 11 in einem Zustand, in dem die Sperrvorspannung zugeführt wird, eintritt, veranlassen Ladungen, die durch das Photon erzeugt werden, eine Avalanche-Multiplikation und ein Avalanche-Strom wird erzeugt.
Das Löschelement 12 ist zwischen der Leistungsversorgungsleitung zum Zuführen der Spannung VH und der Kathode der SPAD 11 bereitgestellt. Das Löschelement 12 fungiert als eine Lastschaltung (Löschschaltung („quenching circuit“)) zur Zeit der Signalmultiplikation durch eine Avalanche-Multiplikation und besitzt eine Funktion des Unterdrückens einer Spannung, die an die SPAD 11 angelegt wird, und des Unterdrückens einer Avalanche-Multiplikation (Löschoperation („quenching Operation“)).
Die Wellenformformungseinheit 13 fungiert als eine Signalerzeugungseinheit, die einen Erfassungspuls basierend auf einer Ausgabe, die durch den Einfall eines Photons erzeugt wird, erzeugt. Das heißt, die Wellenformformungseinheit 13 formt die Potenzialänderung der Kathode der SPAD 11, die zur Zeit der Photonerfassung erhalten wird, und gibt ein Signal STOP einer Rechteckwelle (Erfassungspuls) aus. Die Wellenformformungseinheit 13 kann z.B. durch eine Inverterschaltung konfiguriert sein. Obwohl 3 eine Inverterschaltung zeigt, kann eine Schaltung verwendet werden, in der eine Vielzahl von Inverterschaltungen in Reihe verbunden sind. Außerdem könnte eine andere Schaltung mit einer Funktion des Formens einer Wellenform verwendet werden.
4 ist ein Schaltdiagramm des TDC 20 gemäß dem vorliegenden Ausführungsbeispiel. Der TDC 20 ist für jede Reihe der Pixel 10 bereitgestellt und die Pixel 10 in jeder Spalte können mit dem TDC 20 durch eine Abtastschaltung (nicht gezeigt) sequentiell verbunden werden. Der TDC 20 umfasst einen Sequenzer 21, einen Multiplexer 22, einen mehrphasigen VCO („Voltage Controlled Oscillator“, spannungsgesteuerter Oszillator) 23, einen unteren Kodierer 24, einen unteren Zähler 25 und einen oberen Zähler 26. In der folgenden Beschreibung kann der obere Zähler 26 als ein oberer TDC 20A (erste Schaltung) bezeichnet werden und können der mehrphasige VCO 23, der untere Kodierer 24 und der untere Zähler 25 als ein unterer TDC 20B (zweite Schaltung) bezeichnet werden.
Das Signal START, dass Signal STOP und das Taktsignal TDCLK werden in den Sequenzer 21 eingegeben. Das Signal START ist ein Signal, das mit dem Lichtaussendezeitpunkt (erster Zeitpunkt) der Lichtaussendeeinheit 110 in 1 synchronisiert ist. Der TDC 20 startet eine Zeitmessung als Reaktion auf das Signal START. Das Signal STOP ist ein Signal, das von dem Pixel 10 ausgegeben wird. Das heißt, das Signal STOP gibt den Zeitpunkt (zweiter Zeitpunkt) an, zu dem das Pixel 10 das gepulste Licht, das von der Lichtaussendeeinheit 110 ausgesendet wird und durch das Objekt reflektiert wird, empfängt. Der TDC 20 kann die Zeit von dem Signal START bis zu dem Signal STOP in ein digitales Signal umwandeln. Das Taktsignal TDCLK ist ein Referenztakt, der für die Vielzahl von TDCs 20 gemeinsam ist. Das Taktsignal TDCLK ist ein sogenannter globaler Takt, der nicht nur in dem TDC 20 verwendet wird, sondern in dem gesamten Entfernungsmessbildsensorsystem von 1. Der Sequenzer 21 erzeugt ein Sequenzsignal ENS zum Steuern des Taktsignals CoarseCLK des oberen Zählers 26 und des mehrphasigen VCO 23 basierend auf dem eingegebenen Signal START, dem Signal STOP und dem Taktsignal TDCLK.
Der Multiplexer 22 ist ein Umschaltschaltkreis, der entweder das Sequenzsignal ENS oder das Signal PERIOD von der Signalerzeugungsschaltung 40 gemäß der Betriebsart auswählt und das ausgewählte Signal an den mehrphasigen VCO 23 als ein Aktivierungssignal EN ausgibt. Die Zeit-Digital-Umwandlungseinrichtung gemäß dem vorliegenden Ausführungsbeispiel besitzt eine Entfernungsmessbildmessbetriebsart zum Messen eines Entfernungsmessbildes eines Objekts und eine Periodenmessbetriebsart zum Messen einer Periode des unteren Kodierers 24, des unteren Zählers 25 und des oberen Zählers 26. In der Entfernungsmessbildmessbetriebsart (erste Betriebsart), gibt der Multiplexer 22 das Sequenzsignal ENS als das Aktivierungssignal EN aus und betreibt den mehrphasigen VCO (Verzögerungselement) 23, bis eine vorbestimmte Periode von dem Lichtempfangszeitpunkt (zweiter Zeitpunkt) abgelaufen ist. Weiterhin gibt der Multiplexer 22 das Signal PERIOD für eine Korrekturverarbeitung als das Aktivierungssignal EN in der Periodenmessbetriebsart (der zweiten Betriebsart) aus und betreibt den mehrphasigen VCO (Verzögerungselement) 23 während N Zyklen (N ist eine positive Ganzzahl) des Taktsignals TDCLK.
Der mehrphasige VCO 23 funktioniert als ein Verzögerungselement und kann ein spannungsgesteuerter Oszillator mit mehrphasigem Ausgang („multiphase output voltage-controlled oscillator“), wie etwa eine Ringoszillatorschaltung sein. Wenn die Ringoszillatorschaltung aus M (M ist eine Ganzzahl, die größer oder gleich 2 ist) invertierenden Schaltungen besteht, kann der mehrphasige VCO 23 M-Bits Signale ausgeben. Details des mehrphasigen VCO 23 werden später beschrieben.
Der untere Kodierer 24 kodiert das M-Bits Signal des mehrphasigen VCO 23 und gibt Binärcodedaten Dfine_phase aus. Der untere Zähler 25 zählt ein Taktsignal von einer Phase (einem Bit) unter den M-Bits Signalen des mehrphasigen VCO 23 und gibt Binärcodedaten Dfine_cycle aus. Das heißt, die Daten Dfine_cycle stellen den Oszillationszyklus des mehrphasigen VCO 23 dar. Der obere Zähler 26 startet ein Zählen des Taktsignals CoarseCLK (Taktsignal TDCLK) zu dem Zeitpunkt des Anstiegs des Signals START und stoppt ein Zählen, nachdem eine vorbestimmte Periode von dem Anstieg des Signals STOP abgelaufen ist. Der obere Zähler 26 gibt das Zählergebnis als Binärcodedaten Dcoarse aus. In der folgenden Beschreibung können die Daten Dcoarse des oberen Zählers 26 als obere TDC-Daten (obere Bits) bezeichnet werden und können die Daten Dfine_cycle des unteren Zählers 25 und die Daten Dfine_phase des unteren Kodierers 24 als untere TDC-Daten (untere Bits) bezeichnet werden.
5 ist ein Schaltdiagramm, das Details des Sequenzers 21 zeigt. Der Sequenzer 21 umfasst Flipflops 211 und 212 und Gates zu 213, 214 und 215 und steuert den Betrieb des TDC 20. Obwohl es nicht gezeigt ist, ist eine Schaltung zum Verriegeln bzw. Latchen des Signals START und des Signals STOP in der vorhergehenden Stufe des Sequenzers 21 bereitgestellt. Die Flipflops 211 und 212 sind vom Typ D und in Kaskade geschaltet. Das heißt, das Signal STOP wird in den Eingangsknoten D des Flipflops 211 eingegeben und der Ausgangsknoten bzw. Ausgabeknoten des Flipflops 211 ist mit dem Eingangsknoten D des Flipflops 212 verbunden. Das Taktsignal TDCLK wird in die Taktknoten der Flipflops 211 und 212 eingegeben. Ein Ausgangsknoten bzw. Ausgabeknoten des Flipflops 212 ist mit einem invertierenden Eingangsknoten von jedem der Gates 213 und 214 verbunden. Das Taktsignal TDCLK wird in einen nicht invertierenden Eingangsknoten des Gates 213 eingegeben und das Signal STOP wird in einen nicht invertierenden Eingangsknoten des Gates 214 eingegeben. Das Sequenzsignal ENS behält den hohen Pegel bzw. das hohe Level von dem Anstiegszeitpunkt des Signals STOP bis zu dem zweiten Anstiegszeitpunkt des Taktsignals TDCLK bei. Das Sequenzsignal ENS wird von dem Multiplexer 22 als ein Aktivierungssignal EN an den mehrphasigen VCO 23 ausgegeben. Das Signal START wird in einen Eingangsknoten des Gates 215 eingegeben und der andere Eingangsknoten ist mit dem Ausgangsknoten des Gates 213 verbunden. Dementsprechend wird das Taktsignal TDCLK von dem Ausgangsknoten des Gates 213 von dem Zeitpunkt des Anstiegs des Signals START zu dem zweiten Anstiegszeitpunkt des Taktsignals TDCLK nach dem Anstieg des Signals STOP ausgegeben. Das Taktsignal TDCLK an dem Ausgangsknoten des Gates 215 wird als das Taktsignal CoarseCLK an den oberen Zählers 26 ausgegeben.
6 ist ein Schaltdiagramm, das Details des mehrphasigen VCO 23 darstellt. Wie vorstehend beschrieben, umfasst der mehrphasige VCO 23 eine Ringoszillatorschaltung mit M invertierenden Schaltungen 231 bis 23M. Der nicht invertierende Ausgangsknoten bzw. Ausgabeknoten der invertierenden Schaltung 231 ist mit dem invertierenden Eingangsknoten der invertierenden Schaltung 232 verbunden und der invertierende Ausgangsknoten der invertierenden Schaltung 231 ist mit dem nicht invertierenden Eingangsknoten der invertierenden Schaltung 232 verbunden. Ähnlich sind die invertierenden Schaltungen 232 bis 23M in einer Kaskade verbunden und ist der Ausgangsknoten der invertierenden Schaltung 23M mit dem Eingangsknoten der invertierenden Schaltung 231 verbunden. Das Aktivierungssignal EN wird in die invertierenden Schaltungen 231 bis 23M eingegeben. Wenn das Aktivierungssignal EN ein hoher Pegel wird, werden die Ausgangssignale der Ausgangsknoten der invertierenden Schaltungen 232 bis 23M sequentiell und wiederholt mit einer vorbestimmten Verzögerungszeit invertiert. Dadurch arbeitet der mehrphasige VCO 23 als ein M-Bits-Mehrphasenoszillator. Wenn das Aktivierungssignal EN der niedrige Pegel wird, wird die invertierende Operation der invertierenden Schaltungen 231 bis 23M gestoppt und wird das M-Bits-Ausgangssignal auf den Anfangswert (die Anfangsphase) zurückgesetzt. Eine Steuerungsspannung VCTRL wird an den mehrphasigen VCO 23 angelegt und die Oszillationsfrequenzen und -phasen der invertierenden Schaltungen 231 bis 23M können durch die Steuerungsspannung VCTRL gesteuert werden. Zum Beispiel kann die Steuerungsspannung VCTRL an den Gate-Knoten des Stromquellentransistors oder des Lasttransistors, die die invertierenden Schaltungen 232 bis 23M bilden, angelegt werden. Dadurch ändert sich die Verzögerungszeit (Phase) von jeder der invertierenden Schaltungen 231 bis 23M gemäß der Steuerungsspannung VCTRL und kann die Oszillationsfrequenz und -phase der Ringoszillatorschaltung gesteuert werden.
Der Frequenzteiler 30 und die Signalerzeugungsschaltung 40 erzeugen ein Signal PERIOD für die Periodenmessbetriebsart. 7 ist ein Schaltdiagramm der Signalerzeugungsschaltung 40. Die Signalerzeugungsschaltung 40 umfasst Flipflops 41 und 42 und ein Gate 43. Die Flipflops 41 und 42 sind von dem Typ D und sind in einer Kaskade geschaltet. Der Eingangsknoten D des Flipflops 41 wird auf einen hohen Pegel (Leistungsversorgungsspannung) eingestellt und der Knoten N1 des Flipflops 41 ist mit dem Eingangsknoten D des Flipflops 42 verbunden. Das Taktsignal TDCLK wird in die Taktknoten der Flipflops 41 und 42 eingegeben. Der nicht invertierende Eingangsknoten des Gates 43 ist mit dem Knoten N1 verbunden und der invertierende Eingangsknoten des Gates 43 ist mit dem Knoten N2 verbunden. Nachdem das Signal RESET an die Reset-Knoten der Flipflops 41 und 42 der niedrige Pegel wird, wird der Knoten N1 der hohe Pegel zu dem Anstiegszeitpunkt des Taktsignals TDCLK. Zu dem Anstiegszeitpunkt des Taktsignals TDCLK nach einem Zyklus wird der Knoten N2 ein hoher Pegel. Deshalb gibt der Ausgangsknoten bzw. Ausgabeknoten des Gates 43 das Signal PERIOD, das einen hohen Pegel aufweist, während einem Zyklus des Taktsignals TDCLK aus. Weiterhin kann der Frequenzteiler 30 in der vorhergehenden Stufe der Signalerzeugungsschaltung 40 die Frequenz des Taktsignals TDCLK teilen und ist es möglich, das Signal PERIOD, das den hohen Pegel aufweist, alle zwei Zyklen oder alle vier Zyklen des Taktsignals TTCLK zu erzeugen.
8 ist ein Schaltdiagramm der PLL-Schaltung (Steuerungsschaltung) 50 gemäß dem vorliegen Ausführungsbeispiel. Die PLL-Schaltung 50 ist eine Phasensynchronisationsschaltung und umfasst einen Phasenkomparator 51, einen Schleifenfilter (LF, „Loopfilter“) 52, einen mehrphasigen VCO 53 und einen Frequenzteiler 54. Der Phasenkomparator 51, der Schleifenfilter 52 und der Frequenzteiler 54 bilden eine Regelschaltung, die die Steuerungsspannung (Steuerungssignal) VCTRL an den mehrphasigen VCO 53 zurückführt.
Der mehrphasige VCO 53 besteht vorzugsweise aus einer Ringoszillatorschaltung, um die gleichen Charakteristiken wie der mehrphasige VCO 23 aufzuweisen. Zum Beispiel kann der mehrphasige VCO 53 als eine Replika-Schaltung mit der gleichen Schaltungskonfiguration und Größe wie der mehrphasige VCO 23 auf einem Halbleitersubstrat konfiguriert sein. Der Frequenzteiler 54 teilt die Frequenz des Taktsignals von einem Bit unter den M Bits des mehrphasigen VCO 53 in 1/N (N ist eine Ganzzahl, die gleich oder größer 2 ist) und gibt ein Regeltaktsignal bzw. Rückkopplungstaktsignal FBCLK aus. Das heißt, das Rückkopplungstaktsignal FBCLK ist ein frequenzgeteiltes Signal des Oszillationszyklus des mehrphasigen VCO 53. Der Phasenkomparator 51 umfasst eine Phasenvergleichsschaltung und eine Ladungspumpenschaltung und gibt eine Ladungspumpenspannung, die durch Integrieren der Phasendifferenz zwischen dem Taktsignal TDCLK und dem Rückkopplungstaktsignal FBCLK erhalten wird, aus. Der Schleifenfilter 52 glättet die Ladungspumpenspannung und gibt die Steuerungsspannung VCTRL aus. Die Steuerungsspannung VCTRL wird in den mehrphasigen VCO 53 eingegeben und die Phase des mehrphasigen VCO 53 wird durch die Steuerungsspannung VCTRL gesteuert. Dadurch weisen das Taktsignal TDCLK und das Rückkopplungstaktsignal FBCLK, das durch Teilen des Ausgangssignals des mehrphasigen VCO 53 erhalten wird, die gleiche Phase auf. Die Steuerungsspannung VCTRL wird auf ähnliche Weise an dem mehrphasigen VCO 23 von jedem TDC 20 zugeführt. Der mehrphasige VCO 23 der TDC 20 oszilliert bei einer Frequenz, die das N-fache der Frequenz des Taktsignals TDCLK ist (N ist eine Ganzzahl, die gleich oder größer als 2 ist) und die Phase von jedem mehrphasigen VCO 23 wird synchronisiert. Wie vorstehend beschrieben, da die Frequenz und Phase des mehrphasigen VCO 23 der Vielzahl von TDCs 20 durch die gemeinsame PLL-Schaltung 50 gesteuert werden, sind diese mit Bezug auf den Herstellungsprozess, eine Spannung und eine Temperatur robust. Deshalb, auch wenn die Elementgröße der mehrphasigen VCOs 23 und 53 reduziert ist, ist es möglich, die Charakteristikvariation bzw. Characteristikschwankung in der Vielzahl von TDCs 20 zu unterdrücken und eine hochpräzise Zeit-Digital-Umwandlung zu realisieren, während ein Leistungsverbrauch reduziert wird.
Als Nächstes wird der Betrieb des Entfernungsmessbildsensors gemäß dem vorliegen Ausführungsbeispiel beschrieben. 9 ist ein Zeitdiagramm, das den Betrieb des Entfernungsmessbildsensors in der Entfernungsmessbildmessbetriebsart zeigt. Es sei angemerkt, dass, obwohl in einer tatsächlichen Schaltung eine Operations- bzw. Betriebsverzögerung auftreten kann, das Zeitdiagramm von 10 eine Verzögerungszeit in dem Betrieb der Schaltung nicht aufweist. In der Entfernungsmessbildmessbetriebsart gibt der Multiplexer 22 das Sequenzsignal ENS von dem Sequenzer 21 an den mehrphasigen VCO 23 als das Aktivierungssignal EN aus.
Zur Zeit t10 geht das Signal START in Synchronisation mit dem Anstiegszeitpunkt des Taktsignals TDCLK von dem niedrigen Pegel in den hohen Pegel über und sendet die Lichtaussendeeinheit 110 gepulstes Licht in Richtung des Objekts aus (erster Zeitpunkt). Der Sequenzer 21 gibt das Taktsignal TDCLK an den oberen Zähler 26 als das Taktsignal CoarseCLK aus und der obere Zähler 26 startet eine Zähloperation. Zu dem Anstiegszeitpunkt des Taktsignals CoarseCLK ändern sich die Daten Dcoarse von „0“ zu „1“.
Zur Zeit t11, zu dem Zeitpunkt des Anstiegs des Taktsignals CoarseCLK, ändern sich die Daten Dcoarse des oberen Zählers 26 von „1“ zu „2“.
Zur Zeit t12 erfasst das Pixel 10 das gepulste Licht, das durch das Objekt reflektiert wird und gibt das Signal STOP aus (zweiter Zeitpunkt). Das Sequenzsignal ENS geht von dem niedrigen Pegel in den hohen Pegel über und das Aktivierungssignal EN des Multiplexers 22 geht auf ähnliche Weise von dem niedrigen Pegel in den hohen Pegel über. Wenn das Aktivierungssignal EN der hohe Pegel wird, beginnt der mehrphasige VCO 23 damit, zu oszillieren.
Zur Zeit t13 steigt das Taktsignal CoarseCLK an und ändern sich die Daten Dcoarse des oberen Zählers 26 von „3“ zu „4“. In 5 ändert sich der Knoten des Flipflops 211 des Sequenzers 21 von dem niedrigen Pegel in den hohen Pegel. Der Ausgangsknoten bzw. Ausgabeknoten des Flipflops 212 wird bei dem niedrigen Pegel beibehalten und das Sequenzsignal ENS behält den hohen Pegel bei. Deshalb behält das Aktivierungssignal EN von dem Multiplexer 22 ebenso den hohen Pegel bei und setzt der mehrphasige VCO 23 ein Oszillieren fort. Weiterhin gibt der Sequenzer 21 fortgesetzt das Taktsignal TDCLK als das Taktsignal CoarseCLK aus.
Zur Zeit t14 steigt das Taktsignal TDCLK an und wird der Ausgangsknoten des Flipflops 212 des Sequenzers 21 in 5 der hohe Pegel. Das Sequenzsignal ENS an dem Ausgangsknoten des Gates 214 geht von dem hohen Pegel in den niedrigen Pegel über. Das heißt, der Sequenzer 21 stellt das Sequenzsignal ENS von dem Anstiegszeitpunkt des Signals STOP zu dem zweiten Anstiegszeitpunkt des Taktsignals auf den niedrigen Pegel ein. Das Sequenzsignal ENS mit dem niedrigen Pegel wird als das Aktivierungssignal EN von dem Multiplexer 22 an den mehrphasigen VCO 23 zugeführt und der mehrphasige VCO 23 stoppt eine Oszillation. Weiterhin stoppt der Sequenzer 21 ein Ausgeben des Taktsignals CoarseCLK und stoppt der obere Zähler 26 die Zähloperation.
Danach gibt der TDC 20 obere TDC-Daten (Dcoarse) und untere TDC-Daten (Dfine_cycle, Dfine_phase) aus. Der Entfernungsmessbildsensor 100 berechnet die Daten und gibt die digitalen Zeitdaten (gemessene Entfernungsinformationen) aus. Die digitalen Zeitdaten entsprechend der Zeit von dem Signal START bis zu dem Signal STOP werden durch die folgende Bit-Zeichenfolge (Ausdruck) dargestellt. $D_{coarse} \times 2^{b_{2} + b_{3}} - (D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_p h a s e})$
„b2“ stellt hier die Bitlänge (Auflösung) der Daten Dfine_cycle dar, und „b3“ stellt die Bitlänge (Auflösung) der Daten Dfine_phase dar. Wenn z.B. die Bitlänge b1 der Daten Dcoarse gleich sechs Bits von „101010“ ist, die Bitlänge b2 der Daten Dfine_cycle gleich fünf Bits von „01010“ ist, und die Bitlänge b3 der Daten Dfine_phase gleich drei Bits von „010“ ist, sind die digitalen Zeitdaten vor einer Korrektur gleich „10101001010010“. Mit anderen Worten werden sechs Bits der oberen TDC-Daten (obere Bits) und acht Bits der unteren TDC-Daten (untere Bits) als die digitalen Zeitdaten mit einer Auflösung von 14 Bits (=b1+b2+b3) verbunden. Hier, wenn der obere TDC 20A und der untere TDC 20B asynchron zueinander arbeiten, könnte das Verhältnis der Bitänderung mit Bezug auf die Zeitänderung in dem Verbindungscode zwischen den unteren TDC-Daten und den oberen TDC-Daten nicht linear sein, d.h. der Übertrag von dem achten Bit zu dem neunten Bit, und könnte ein nicht linearer Schritt verursacht werden. In dem vorliegen Ausführungsbeispiel, wie später beschrieben wird, können die PLL-Schaltung 50 und die Korrekturschaltung 60 Codefehler in der Verbindung der oberen TDC-Daten und der unteren TDC-Daten reduzieren.
Der TDC 20 in diesem Ausführungsbeispiel führt eine Zeit-Digital-Umwandlung in zwei Stufen des oberen TDC 20A und des unteren TDC 20B durch. Da der untere TDC 20B bei einer hohen Geschwindigkeit arbeitet, kann ein Leistungsverbrauch des mehrphasigen VCO 23 erhöht werden. Jedoch ist in dem vorliegenden Ausführungsbeispiel die Operationszeit des unteren TDC 20B auf eine vorbestimmte Periode von dem Lichtempfangszeitpunkt (t12) begrenzt. Das heißt, die Operationszeit (t12 bis t14) des unteren TDC 20B ist kürzer als die Umwandlungszeit (t10 bis t12) von dem Lichtaussendezeitpunkt zu dem Lichtempfangszeitpunkt. Deshalb ist es möglich, eine hochpräzise Zeit-Digital-Wandlung unter Verwendung des unteren TDC 20B zu realisieren, während ein Leistungsverbrauch unterdrückt wird.
10 ist ein Zeitdiagramm des Entfernungsmessbildsensors gemäß dem vorliegenden Ausführungsbeispiel und stellt den Betrieb in der Periodenmessbetriebsart dar. In der Periodenmessbetriebsart werden die unteren TDC-Daten (Dfine_cycle_tdclk, Dfine_phase_tdclk) in einem Zyklus oder einer Vielzahl von Zyklen des Taktsignals TDCLK gemessen. Die Korrekturschaltung 16 kann die digitalen Zeitdaten des Ausdrucks 1 basierend auf den gemessenen unteren TDC-Daten korrigieren. In 10, obwohl eine tatsächliche Schaltung eine Operationsverzögerung aufweisen könnte, ist keine Operationsverzögerung gezeigt. In der Periodenmessbetriebsart gibt der Multiplexer 22 das Periodensignal PERIOD von der Signalerzeugungsschaltung 40 an den mehrphasigen VCO 23 als das Aktivierungssignal EN aus.
Zur Zeit t20 befinden sich die Reset-Knoten der Flipflops 41 und 42 der Signalerzeugungsschaltung 40 von 7 auf dem hohen Pegel und befinden sich die Flipflops 41 und 42 in dem Reset-Zustand. Deshalb sind die Knoten M1 und M2, das Signal PERIOD und das Aktivierungssignal EN auf einem niedrigen Pegel und stoppt der mehrphasige VCO 23 eine Oszillation.
Zur Zeit t21 gehen die Reset-Knoten der Flipflops 41 und 42 der Signalerzeugungsschaltung 40 von dem hohen Pegel in den niedrigen Pegel über.
Zur Zeit t22, wenn das Taktsignal TDCLK ansteigt, geht der Knoten N1 des Flipflops 41 der Signalerzeugungsschaltung 40 von dem niedrigen Pegel in den hohen Pegel über und geht das Signal PERIOD des Ausgangsknotens des Gates 43 von dem niedrigen Pegel in den hohen Pegel über. Der Multiplexer 22 von 4 gibt das Signal PERIOD als das Aktivierungssignal EN aus und das Aktivierungssignal EN geht auf eine ähnliche Weise von dem niedrigen Pegel in den hohen Pegel über. Der mehrphasige VCO 23 empfängt das Aktivierungssignal EN des hohen Pegels und startet eine Oszillation. Der untere Kodierer 24 und der untere Zähler 25 in dem TDC 20 starten ein Zählen basierend auf dem Taktsignal des mehrphasigen VCO 23.
Zur Zeit t23, wenn das Taktsignal TDCLK ansteigt, geht der Knoten N2 des Flipflops 42 der Signalerzeugungsschaltung 40 von dem niedrigen Pegel in den hohen Pegel über und geht das Signal PERIOD des Ausgabeknotens bzw. Ausgangsknoten des Gates 43 von dem hohen Pegel in den niedrigen Pegel über. Das Aktivierungssignal EN wird ebenso der niedrige Pegel und der mehrphasige VCO 23 stoppt eine Oszillation. Der untere Zähler 25 gibt Daten Dfine_cycle_tdclk aus und der untere Kodierer 24 gibt Daten Dfine_phase_tdclk aus. Die Daten Dfine_cycle_tdclk und die Daten Dfine_phase_tdclk entsprechen einem Zyklus des Taktsignals TDCLK.
Die gemessenen Daten Dfine_cycle_tdclk und Dfine_phase_tdclk werden in einem Speicher in der Korrekturschaltung 60 gespeichert und werden zur Korrektur von Entfernungsinformationen in der Entfernungsmessbildmessbetriebsart verwendet. Die Daten Dfine_cycle_tdclk und die Daten Dfine_phase_tdclk können für jeden TDC 20 gemessen werden oder können für irgendeinen der TDCs 20 gemessen werden.
Die Korrekturschaltung 60 kann die digitalen Zeitdaten, die in der Entfernungsmessbildmessbetriebsart gemessen werden, unter Verwendung der Daten Dfine_cycle_tdclk und der Daten Dfine_phase_tdclk, die in der Periodenmessbetriebsart gemessen werden, korrigieren. Die Korrekturschaltung 60 kann einen Speicher zum Speichern eines Programms für eine Korrekturverarbeitung und eine Arithmetikschaltung zur Ausführung des Programms umfassen. Details der Periodenmessbetriebsart und des Korrekturprozesses werden nachstehend beschrieben.
Die Korrekturschaltung 60 führt eine Korrektur (Kalibrierung) bezüglich der Entfernungsinformationen (Ausdruck 1) vor einer Korrektur in der Entfernungsmessbildmessbetriebsart unter Verwendung der Daten Dfine_cycle_tdclk und der Daten Dfine_phase_tdclk in der Periodenmessbetriebsart durch. Die digitalen Zeitdaten nach der Korrektur werden gemäß dem folgenden Ausdruck berechnet: $\begin{array}{l} D_{coarse} \times 2^{b_{2} + b_{3}} - \frac{2^{b_{2} + b_{3}} (D_{f i n e_c y c l e} \times 2^{b 3} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}} \\ = 2^{b_{2} + b_{3}} (D_{c o a r s e} - \frac{(D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}}) \end{array}$
In dem Ausdruck 2 stellt „b2“ die Bitlänge (Auflösung) des unteren Zählers 25 dar und stellt „b3“ die Bitlänge (Auflösung) des unteren Kodierers 24 dar. In dem Ausdruck 2 stellt (Dfine_cycle_tdclk × 2^b3 + Dfine_phase_tdclk) die unteren TDC-Daten entsprechend einem Zyklus des Taktsignals TDCLK dar. Die Korrekturschaltung 60 korrigiert die unteren TDC-Daten in der Entfernungsmessbildmessbetriebsart mit Bezug auf die unteren TDC-Daten in einem Zyklus des Taktsignals TDCLK. Dies ermöglicht es, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren und einen hochpräzisen TDC zu realisieren.
Als eine andere Konfiguration, die von dem vorliegenden Ausführungsbeispiel verschieden ist, ist es hier denkbar, die Frequenz des Taktsignals TDCLK anzupassen, um die Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren. Jedoch wird das Taktsignal TDCLK oft gemeinsam in dem gesamten System verwendet und könnte eine Änderung der Frequenz des Taktsignals TDCLK den Betrieb des Systems verschlechtern. Gemäß dem vorliegenden Ausführungsbeispiel ist es möglich, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten ohne Ändern des Taktsignals TDCLK zu reduzieren.
In dem vorliegenden Ausführungsbeispiel wird die Frequenz des mehrphasigen VCO 23 des unteren TDC 20B durch die PLL-Schaltung 50 gesteuert. Das heißt, die Frequenz des mehrphasigen VCO 53 der PLL-Schaltung 50 wird durch die Steuerungsspannung VCTRL gesteuert, um ein ganzzahliges Vielfaches der Frequenz des Taktsignals TDCLK zu sein, und die Steuerungsspannung VCTRL des mehrphasigen VCO 53 wird ebenso an den mehrphasigen VCO 23 der unteren TDC 20B zugeführt. Der mehrphasige VCO 53 der PLL-Schaltung 50 ist als eine Replika-Schaltung des mehrphasigen VCO 23 der unteren TDC 20B konfiguriert.
Obwohl der mehrphasige VCO 23 der unteren TDC 20B nicht in einer Regelschleife der PLL-Schaltung 50 umfasst ist, arbeitet der mehrphasige VCO 23 auf eine ähnliche Weise wie der mehrphasige VCO 53 der PLL-Schaltung 50 und kann der mehrphasige VCO 23 bei einer Frequenz oszillieren, die ein ganzzahliges Vielfaches des Taktsignals TDCLK ist. Dies ermöglicht es, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren.
Weiterhin kann die PLL-Schaltung 50 die Frequenzvariation des mehrphasigen VCO 23 der unteren TDC 20B und die Oszillationsfrequenzvariation der unteren TDCs 20B reduzieren. Die Verzögerungszeit der invertierenden Schaltungen, die den Ringoszillator bilden, variiert wahrscheinlich und die Oszillationsfrequenzen der entsprechenden mehrphasigen VCOs 23 können variieren. Um einen Leistungsverbrauch zu reduzieren, ist die Elementgröße des Ringoszillators vorzugsweise klein, aber in diesem Fall könnte ein Versatz der Oszillationsfrequenz des Ringoszillators größer sein. Weiterhin könnte die Oszillationsfrequenz des Ringoszillators in Abhängigkeit von verschiedenen Faktoren, wie etwa eines Herstellungsprozesses, einer Antriebsspannung, einer Temperatur usw. variieren. Deshalb könnte das am wenigsten signifikante Bit SLB der unteren TDC-Daten variieren. Gemäß dem vorliegenden Ausführungsbeispiel wird die PLL-Schaltung 50 von einer Vielzahl der mehrphasigen VCOs 23 geteilt bzw. gemeinsam genutzt und wird die Vielzahl der mehrphasigen VCOs 23 durch die gemeinsame PLL-Schaltung 50 gesteuert. Die PLL-Schaltung 50 wird durch den mehrphasigen VCO 53 betrieben, der eine Replika-Schaltung des mehrphasigen VCO 23 ist. Deshalb können die Frequenzvariation des mehrphasigen VCO 23 des unteren TDC 20B und die Variation der Oszillationsfrequenz der Vielzahl der unteren TDCs 20B reduziert werden.
Weiterhin korrigiert gemäß dem vorliegenden Ausführungsbeispiel die Korrekturschaltung 60 die unteren TDC-Daten, die in der Entfernungsmessbildmessbetriebsart erhalten werden, basierend auf den unteren TDC-Daten, die in der Periodenmessbetriebsart erhalten werden. Dies ermöglicht es, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten weiter zu reduzieren und eine Hochpräzisions-TDC zu realisieren.
[Zweites Ausführungsbeispiel]
Als Nächstes wird ein Entfernungsmessbildsensorsystem gemäß dem vorliegenden Ausführungsbeispiel beschrieben. In der Periodenmessbetriebsart, die vorstehend beschrieben ist, werden die unteren TDC-Daten entsprechend einer Periode des Taktsignals TDCLK gemessen aber die Anzahl von Zyklen ist nicht begrenzt. Nachstehend wird das vorliegende Ausführungsbeispiel hauptsächlich mit Bezug auf eine Konfiguration, die von der des ersten Ausführungsbeispiels verschieden ist, beschrieben.
11A und 11B sind Zeitdiagramme des Entfernungsmessbildsensors und stellen den Betrieb in der Periodenmessbetriebsart dar. Wie in 11A gezeigt ist, können die unteren TDC-Daten entsprechend zwei Zyklen des Taktsignals TDCLK gemessen werden. Weiterhin, wie in 11B gezeigt ist, können die unteren TDC-Daten entsprechend vier Zyklen des Taktsignals TDCLK gemessen werden. Wenn die unteren TDC-Daten in N Zyklen (N ist eine Ganzzahl, die gleich oder größer als 2 ist) des Taktsignals TDCLK gemessen werden, werden die Daten Dfine_cycle_tdclk und Dfine_phase_tdclk entsprechend einem Zyklus des Taktsignals TDCLK gleich 1/N-Mal die Daten Dfine_cycle und Dfine_phase. Das heißt, die Korrekturschaltung 60 kann die Daten Dfine_cycle_tdclk des unteren Zählers und die Daten Dfine_phase_tdclk des unteren Kodierers durch Teilen der Daten Dfine_cycle des unteren Zählers und der Daten Dfine_phase des unteren Kodierers in den N Zyklen des Taktsignals TDCLK durch N berechnen. Auf diese Weise kann die Korrekturschaltung 60 die Zeitdaten in der Entfernungsmessbildmessbetriebsart unter Verwendung der unteren TDC-Daten einer Vielzahl von Zyklen des Taktsignals TDCLK korrigieren.
Ebenso ist es in dem vorliegenden Ausführungsbeispiel möglich, die gleiche Operation und den gleichen Effekt wie die des vorstehend beschriebenen Ausführungsbeispiels zu erhalten. Das heißt, es ist möglich, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten weiter zu reduzieren. Weiterhin, da die Oszillationsfrequenz unmittelbar nachdem der mehrphasige VCO 23 eine Oszillation startet, nicht stabil sein könnte, ist es möglich, einen Hochpräzisions-TDC durch Erhöhen der Anzahl von Zyklen in der Zyklusmessbetriebsart zu realisieren.
[Drittes Ausführungsbeispiel]
Als Nächstes wird ein Entfernungsmessbildsensorsystem gemäß dem vorliegenden Ausführungsbeispiel beschrieben. Das Verzögerungselement des unteren TDC 20B ist nicht auf den mehrphasigen VCO 23 beschränkt und könnte durch eine andere Konfiguration ersetzt werden. Nachstehend wird das vorliegende Ausführungsbeispiel hauptsächlich mit Bezug auf Punkte beschrieben, die von denen des vorstehend beschriebenen Ausführungsbeispiels verschieden sind.
12 ist ein Schaltdiagramm des TDC 20 in dem vorliegenden Ausführungsbeispiel. Der TDC 20 in dem vorliegenden Ausführungsbeispiel umfasst eine spannungsgesteuerte Verzögerungsleitung (VCDL) 27 anstelle des mehrphasigen VCO 23. Die spannungsgesteuerte Verzögerungsleitung 27 umfasst eine Vielzahl von Verzögerungselementen, die in Reihe verbunden sind, und bildet eine mehrphasige Ausgangs-VCDL bzw. Ausgabe-VCDL. Jedes Verzögerungselement umfasst z.B. eine invertierende Schaltung, wie etwa eine differentielle Verstärkerschaltung und eine Lastschaltung der invertierenden Schaltung. Die Steuerungsspannung VCTRL wird an ein Transistorgate oder Ähnliches, das die Lastschaltung bildet, angelegt, und die Verzögerungszeit wird durch die Steuerungsspannung VCTRL gesteuert. Ähnlich zu dem ersten Ausführungsbeispiel kann die spannungsgesteuerte Verzögerungsleitung 27 eine Operation als Reaktion des Aktivierungssignals EN bei einem hohen Pegel starten. Der untere Kodierer 24 kodiert Daten der Ausgangsphase der spannungsgesteuerten Verzögerungsleitung 27 und gibt die Daten Dfine_phase eines Binärcodes aus. Die spannungsgesteuerte Verzögerungsleitung 27 weist keine Ringoszillatorkonfiguration wie der mehrphasige VCO 23 auf. Deswegen ist der untere Zähler 25 in der TDC 20 in dem vorliegenden Ausführungsbeispiel nicht bereitgestellt und werden die Daten Dfine_phase als die unteren TDC-Daten Dfine ausgegeben.
13 ist ein Schaltdiagramm der PLL-Schaltung 50 in dem vorliegenden Ausführungsbeispiel. In der PLL-Schaltung 50 des vorliegenden Ausführungsbeispiels ist eine spannungsgesteuerte Verzögerungsleitung 58 anstelle des mehrphasigen VCO 53 bereitgestellt. Die PLL-Schaltung 50, die die spannungsgesteuerte Verzögerungsleitung 58 verwendet, kann als ein DLL („Delay Locked Loop“) bezeichnet werden. Die spannungsgesteuerte Verzögerungsleitung 58 der PLL-Schaltung 50 weist wünschenswerter Weise die gleichen Charakteristiken auf wie die spannungsgesteuerte Verzögerungsleitung 27 der TDC 20 und die spannungsgesteuerte Verzögerungsleitung 58 kann als eine Replika-Schaltung mit der gleichen Schaltung und Größe wie die spannungsgesteuerte Verzögerungsleitung 27 auf dem Halbleitersubstrat konfiguriert sein. Die Phase (Verzögerungszeit) der spannungsgesteuerten Verzögerungsleitung 58 wird gesteuert, sodass das Taktsignal TDCLK und das Rückkopplungstaktsignal FBCLK die gleiche Phase aufweisen. Die Steuerungsspannung VCTRL wird auf ähnliche Weise zu den spannungsgesteuerten Verzögerungsleitungen 27 der TDCs 20 zugeführt. Dadurch wird die Phase der spannungsgesteuerten Verzögerungsleitung 27 mit der Phase eines Signals mit einer Frequenz, die ein ganzzahliges Vielfaches des Taktsignals TDCLK ist, synchronisiert. Weiterhin, da die Frequenz und Phase der spannungsgesteuerten Verzögerungsleitung 27 von jedem TDC 20 durch die gemeinsame PLL-Schaltung 50 gesteuert werden, sind die Frequenz und Phase der spannungsgesteuerten Verzögerungsleitung 27 von jedem TDC 20 robust gegenüber Variationen in einem Herstellungsprozess, einer Spannung und einer Temperatur. Deshalb, auch wenn jede Elementgröße der spannungsgesteuerten Verzögerungsleitungen 27 und 58 klein ist, werden Variationen in Charakteristiken reduziert und kann ein Leistungsverbrauch reduziert werden.
Auch in dem vorliegenden Ausführungsbeispiel kann der Entfernungsmessbildsensor 100 die Daten, die von dem TDC 20 ausgegeben werden, berechnen, um diese als digitale Zeitdaten (gemessene Entfernungsinformationen) auszugeben. Wenn die oberen TDC-Daten durch die Daten Dcoarse der Bitlänge b1 dargestellt werden und die unteren TDC-Daten durch die Daten Dfine der Bitlänge b2 dargestellt werden, weisen die digitalen Zeitdaten eine Bitlänge (b1 + b2) auf und kann der Ausdruck 1 wie folgt umgeschrieben werden: $Dcoarse \times 2^{b 2} - Dfine$
Die unteren TDC-Daten Dfine werden hier durch Verallgemeinern von (Dfine_phase) in dem vorliegenden Ausführungsbeispiel oder (Dfine_clock × 2^b3 + Dfine_phase) in dem ersten Ausführungsbeispiel dargestellt.
Weiterhin kann die Korrekturschaltung 60 die digitalen Zeitdaten unter Verwendung der Daten Dfine_tdclk des unteren TDC 20B in der Periode eines Zyklus des Taktsignals TDCLK korrigieren. Der Ausdruck 2, wie vorstehend beschrieben, kann zu dem folgenden Ausdruck vereinfacht werden: $Dcoarse \times 2^{b 2} - (Dfine / Dfine_tdclk) \times 2^{b 2}$
Auch in dem vorliegenden Ausführungsbeispiel ist es möglich, den Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren und eine hochpräzise Zeit-Digital-Umwandlung zu realisieren.
[Viertes Ausführungsbeispiel]
14 ist ein Blockdiagramm des Entfernungsmessbildsensors 100 gemäß dem vorliegenden Ausführungsbeispiel. Nachstehend wird das vorliegende Ausführungsbeispiel hauptsächlich durch Fokussieren auf eine Konfiguration, die von der des ersten bis dritten Ausführungsbeispiels verschieden ist, beschrieben.
Obwohl der TDC 20 für jede Reihe der Pixel 10 in den vorstehenden Ausführungsbeispielen bereitgestellt ist, ist der TDC 20 für jedes Pixel 10 (jede Lichtempfangseinheit) in dem vorliegenden Ausführungsbeispiel bereitgestellt. In jedem Pixel 10 wird das Signal STOP an den TDC 20 ausgegeben und kann die Zeit-Digital-Umwandlung durch den TDC 20 für jedes Pixel 10 durchgeführt werden. Auch in dem vorliegenden Ausführungsbeispiel, da die Vielzahl der TDCs 20 durch die gemeinsame PLL-Schaltung 50 gesteuert werden, ist es möglich, eine Variation und Änderung der Oszillationsfrequenzen in den TDCs 20 zu reduzieren. Weiterhin werden die Daten Dfine_cycle und die Daten Dfine_phase von jedem TDC 20 an die Korrektureinheit 60 ausgegeben und korrigiert die Korrektureinheit 60 die unteren TDC-Daten. Deshalb ist es auch in dem vorliegenden Ausführungsbeispiel möglich, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren und eine hochpräzise Zeit-Digital-Umwandlung zu realisieren.
[Fünftes Ausführungsbeispiel]
15 ist ein Blockdiagramm des Entfernungsmessbildsensors 100 gemäß dem vorliegenden Ausführungsbeispiel. Nachstehend wird das vorliegende Ausführungsbeispiel hauptsächlich durch Fokussieren auf eine Konfiguration, die von den ersten bis vierten Ausführungsbeispielen verschieden ist, beschrieben.
Der TDC 20 ist für jedes Unter-Array mit einer Vielzahl von Pixeln 10 bereitgestellt. In 15 umfasst das Unter-Array zwei Reihen und zwei Spalten von Pixeln 10 und der TDC 20 ist für alle vier Pixel 10 bereitgestellt. Auch in dem vorliegenden Ausführungsbeispiel, da alle TDCs 20 durch die gemeinsame PLL-Schaltung 50 gesteuert werden, ist es möglich, eine Variation und Änderung in Oszillationsfrequenzen in den TDCs 20 zu reduzieren. Weiterhin, da die Korrektur der unteren TDC-Daten in der Korrekturschaltung 60 durchgeführt wird, ist es möglich, Codefehler an der Grenze zwischen den oberen TDC-Daten und den unteren TDC-Daten zu reduzieren und einen hochpräzisen TDC zu realisieren.
[Sechstes Ausführungsbeispiel]
16 ist schematisches Diagramm des Entfernungsmessbildsensors 100 gemäß dem vorliegenden Ausführungsbeispiel und stellt eine Konfiguration des gestapelten Entfernungsmessbildsensors 100 dar. Der Entfernungsmessbildsensor 100 umfasst ein Sensorsubstrat (erstes Substrat) 1 und ein Schaltungssubstrat (zweites Substrat) 2, die aufeinander gestapelt sind, und das Sensorsubstrat 1 und das Schaltungssubstrat 2 sind elektrisch miteinander verbunden. Der Entfernungsmessbildsensor 100 ist von der Art einer Hintergrundbeleuchtung und Licht fällt von einer ersten Oberfläche des Sensorsubstrats 1 ein und ein Schaltungssubstrat 2 ist auf einer zweiten Oberfläche der Sensorsubstrats 1 angeordnet. Das Sensorsubstrat 1 umfasst eine erste Halbleiterschicht und eine erste Verdrahtungsstruktur. Das Schaltungssubstrat 2 umfasst eine zweite Halbleiterschicht und eine zweite Verdrahtungsstruktur. Der Entfernungsmessbildsensor 100 wird durch Stapeln der zweiten Halbleiterschicht, der zweiten Verdrahtungsstruktur, der ersten Verdrahtungsstruktur und der ersten Halbleiterschicht in dieser Reihenfolge gebildet.
Das Sensorsubstrat 1 und das Schaltungssubstrat 2 können gewürfelte bzw. in Würfel geschnittene Chips sein, aber sind nicht auf Chips beschränkt. Zum Beispiel könnte jedes Substrat ein Wafer sein. Weiterhin könnte jedes Substrat in Würfel geschnitten werden, nachdem es in einem Wafer-Zustand gestapelt wurde oder könnte jeder Chip gestapelt und gebondet werden, nachdem er in Chips geschnitten bzw. gewürfelt wurde. Das Sensorsubstrat 1 ist mit einer Pixelbereich 1a mit einem Array von Pixeln 10 bereitgestellt und das Schaltungssubstrat 2 ist mit einer Schaltungsbereich 2a zum Verarbeiten von Signalen, die durch den Pixelbereich 1a erfasst werden, bereitgestellt. In dem Schaltungsbereich 2a können der TDC 20, der Frequenzteiler 30, die Signalerzeugungsschaltung 40, die PLL-Schaltung 50, die Korrekturschaltung 60 und Ähnliches gebildet werden.
Auch in dem vorliegenden Ausführungsbeispiel ist es möglich, die gleiche Operation und den gleichen Effekt wie die den vorstehend beschriebenen Ausführungsbeispielen zu erhalten. Durch Stapeln des Sensorsubstrats 1 und des Schaltungssubstrats 2 ist es möglich, den Entfernungsmessbildsensor 100 mit einer hohen Sensitivität und einer hohen Integration zu realisieren. Stattdessen könnte der Entfernungsmessbildsensor 100 auf dem gleichen Substrat gebildet werden.
[Siebtes Ausführungsbeispiel]
Ein beweglicher Körper gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung wird mit Bezug auf 17A und 17B beschrieben. 17A und 17B sind Diagramme, die ein Konfigurationsbeispiel eines beweglichen Körpers gemäß dem vorliegenden Ausführungsbeispiel darstellen.
17A stellt ein Konfigurationsbeispiel eines Geräts dar, das in einem Fahrzeug als eine fahrzeugseitige Kamera montiert ist. Das Gerät 300 umfasst eine Entfernungsmesseinheit 303 und eine Kollisionsbestimmungseinheit 304. Die Entfernungsmesseinheit 303 umfasst den Entfernungsmessbildsensor 100 gemäß einem der ersten bis sechsten Ausführungsbeispiele und misst eine Entfernung zu einem Objekt. Die Entfernungsinformationen sind Informationen über eine Entfernung zu dem Objekt oder Ähnlichem. Die Kollisionsbestimmungseinheit 304 bestimmt, ob es eine Möglichkeit einer Kollision gibt oder nicht, basierend auf der Entfernung, die durch die Entfernungsmesseinheit 303 gemessen wird.
Das Gerät 300 ist mit der Fahrzeuginformationsbeschaffungseinrichtung 310 verbunden und kann Fahrzeuginformationen, wie etwa eine Fahrzeuggeschwindigkeit, eine Gierrate und einen Lenkwinkel beschaffen. Weiterhin ist das Gerät 300 mit einer Steuerungs-ECU 320 verbunden, die eine Steuerungseinrichtung zum Ausgeben eines Steuerungssignals zum Erzeugen einer Bremskraft an das Fahrzeug basierend auf dem Bestimmungsergebnis der Kollisionsbestimmungseinheit 304 ist. Das Gerät 300 ist ebenso mit einer Warneinrichtung 330 verbunden, die einen Alarm an den Fahrer basierend auf dem Bestimmungsergebnis der Kollisionsbestimmungseinheit 304 ausgibt. Wenn zum Beispiel die Kollisionswahrscheinlichkeit hoch ist, als das Bestimmungsergebnis der Kollisionsbestimmungseinheit 304, weist die Steuerungs-ECU 320 das Fahrzeug an, eine Bremsoperation, einen Beschleunigerstopp, eine Maschinenausgabeunterdrückung, und Ähnliches durchzuführen, wodurch die Kollision vermieden und ein Schaden reduziert wird. Die Warneinrichtung 330 warnt den Benutzer durch Ausgeben eines Alarms, wie etwa eines Tons, Anzeigen von Warninformationen auf einem Bildschirm eines Fahrzeugnavigationssystems oder Ähnlichem, oder durch Ausgeben einer Vibration an einen Sicherheitsgurt oder ein Lenkrad. Diese Einrichtungen des Geräts 300 fungieren als eine Steuerungseinheit des beweglichen Körpers, die den Betrieb des Steuerns des Fahrzeugs steuert, wie vorstehend beschrieben.
In dem vorliegenden Ausführungsbeispiel misst das Gerät 300 die Entfernung um das Fahrzeug herum, zum Beispiel nach vorne oder nach hinten. 17B stellt das Gerät dar, wenn eine Entfernungsmessung vor dem Fahrzeug durchgeführt wird (Entfernungsmessbereich 350). Die Fahrzeuginformationsbeschaffungseinrichtung 310 als die Entfernungsmesssteuerungseinrichtung sendet eine Anweisung an das Gerät 300 oder die Entfernungsmesseinheit 303, um die Entfernungsmessoperation durchzuführen. Mit solch einer Konfiguration kann die Genauigkeit der Entfernungsmessung weiter verbessert werden.
Obwohl die Steuerung der Kollisionsvermeidung mit anderen Fahrzeugen vorstehend beschrieben wurde, ist das vorliegende Ausführungsbeispiel ebenso auf eine Steuerung des automatischen Fahrens hinter anderen Fahrzeugen, des Steuerns des automatischen Fahrens, um eine Spur nicht zu verlassen, und Ähnliches anwendbar. Weiterhin ist das Gerät nicht auf ein Fahrzeug, wie etwa ein Automobil begrenzt, und kann auf einen beweglichen Körper (sich bewegende Einrichtung), wie etwa ein Schiff, ein Flugzeug, einen künstlichen Satelliten, einen Industrieroboter oder einen Verbraucherroboter angewendet werden. Zusätzlich kann die vorliegende Erfindung nicht nur auf einen beweglichen Körper angewendet werden, sondern ebenso auf eine breite Vielzahl von Geräten, die eine Objekterkennung oder eine biologische Erkennung benutzen, wie etwa ein intelligentes Transportsystem (ITS) und ein Überwachungssystem.
[Andere modifizierte Ausführungsbeispiele]
Die vorliegende Erfindung ist nicht auf die vorstehenden Ausführungsbeispiele beschränkt und verschiedene Modifikationen sind möglich. Zum Beispiel sind ebenso ein Beispiel, in dem manche der Konfigurationen von irgendeinem der Ausführungsbeispiele zu anderen Ausführungsbeispielen hinzugefügt sind und ein Beispiel, in dem manche der Konfigurationen von anderen Ausführungsbeispielen ersetzt sind, ebenso Ausführungsbeispiele der vorliegenden Erfindung.
Die vorliegende Erfindung kann ebenso durch einen Prozess implementiert werden, in dem ein Programm zum Implementieren von einer oder mehreren Funktionen der vorstehend beschriebenen Ausführungsbeispiele an ein System oder eine Vorrichtung über ein Netzwerk oder ein Speichermedium zugeführt wird und einer oder mehrere Prozessoren in einem Computer des Systems oder der Vorrichtung das Programm lesen und ausführen. Die vorliegende Erfindung kann ebenso durch eine Schaltung (zum Beispiel ASIC), die eine oder mehrere Funktionen realisiert, implementiert werden.
Es sei angemerkt, dass irgendeines der vorstehend beschriebenen Ausführungsbeispiele lediglich ein Beispiel des Ausführungsbeispiels zum Ausführen der vorliegenden Erfindung ist und der technische Umfang der vorliegenden Erfindung nicht derart ausgelegt werden sollte, dass er durch die Ausführungsbeispiele beschränkt ist. Das heißt, die vorliegende Erfindung kann in verschiedenen Formen implementiert werden, ohne sich von der technischen Idee oder den Hauptfunktionen von dieser zu entfernen.
Während die vorliegende Erfindung mit Bezug auf beispielhafte Ausführungsbeispiele beschrieben wurde, ist zu verstehen, dass die Erfindung nicht auf die offenbarten beispielhaften Ausführungsbeispiele beschränkt ist. Dem Umfang der folgenden Ansprüche ist die breiteste Interpretation zuzugestehen, um alle solchen Modifikationen und äquivalente Strukturen und Funktionen mit zu umfassen.
Die vorliegende Offenbarung umfasst die folgenden Konfigurationen.
[Konfiguration 1]
Zeit-Digital-Umwandlungseinrichtung, die dazu konfiguriert ist, digitale Zeitdaten gemäß einer Zeit von einem ersten Zeitpunkt zu einem zweiten Zeitpunkt auszugeben, mit:

einer ersten Schaltung, die einen oberen Zähler umfasst, der dazu konfiguriert ist, ein Zählen eines Taktsignal gemäß einem ersten Zeitpunkt zu starten, und obere Bits der digitalen Zeitdaten erzeugt;
einer zweiten Schaltung, die ein Verzögerungselement, das dazu konfiguriert ist, eine Operation gemäß dem zweiten Zeitpunkt zu starten und einen unteren Zähler, der dazu konfiguriert ist, einen Oszillationszyklus des Verzögerungselements zu zählen, umfasst, und untere Bits der digitalen Zeitdaten erzeugt; und
eine Steuerungsschaltung, die eine Phase eines Ausgangssignals des Verzögerungselements basierend auf dem Taktsignal steuert.

[Konfiguration 2]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 1, wobei die Steuerungsschaltung aufweist:

eine Replika-Schaltung des Verzögerungselements der zweiten Schaltung; und
eine Phasensynchronisationsschaltung, die eine Steuerungsspannung basierend auf einem Vergleich zwischen einer Phase eines geteilten Signals eines Ausgangssignals der Replika-Schaltung und einer Phase des Taktsignals an die Replika-Schaltung zurückführt,
wobei die Steuerungsschaltung weiterhin die Steuerungsspannung an das Verzögerungselement der zweiten Schaltung zuführt.

[Konfiguration 3]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 1 oder 2, weiterhin mit einer Vielzahl der ersten Schaltungen und einer Vielzahl der zweiten Schaltungen,
wobei die Steuerungsschaltung die Steuerungsspannung an die Vielzahl von Verzögerungselementen der Vielzahl von zweiten Schaltungen zuführt.
[Konfiguration 4]
Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 3, wobei der obere Zähler und das Verzögerungselement einen Betrieb stoppen, nachdem eine vorbestimmte Periode von dem zweiten Zeitpunkt abgelaufen ist.
[Konfiguration 5]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 4, wobei die vorbestimmte Periode ein Zeitpunkt ist, der mit dem Taktsignal synchronisiert ist.
[Konfiguration 6]
Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 5, wobei das Verzögerungselement ein spannungsgesteuerter Oszillator ist.
[Konfiguration 7]
Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 5, wobei das Verzögerungselement ein spannungsgesteuerter Oszillator mit mehrphasigem Ausgang ist.
[Konfiguration 8]
Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 5, wobei das Verzögerungselement eine spannungsgesteuerte Verzögerungsleitung ist.
[Konfiguration 9]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 7, wobei die zweite Schaltung weiterhin einen unteren Kodierer aufweist, der dazu konfiguriert ist, eine mehrphasige Ausgabe des Verzögerungselements zu kodieren.
[Konfiguration 10]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 9, wobei die digitalen Zeitdaten eine Bitlänge (b1 + b2 + b3) aufweisen und dargestellt sind durch: $D_{coarse} \times 2^{b_{2} + b_{3}} - (D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_p h a s e})$
wobei die oberen Bits durch Daten Dcoarse der Bitlänge b1 dargestellt sind, Daten des unteren Zählers durch Daten Dfine_cycle der Bitlänge b2 dargestellt sind und Daten des unteren Kodierers durch Daten Dfine_phase der Bitlänge b3 dargestellt sind.
[Konfiguration 11]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 10, weiterhin mit einer Korrekturschaltung, die dazu konfiguriert ist, die digitalen Zeitdaten zu korrigieren,
wobei die Korrekturschaltung die digitalen Zeitdaten mit den Daten Dfine_cycle_tdclk des unteren Zählers und den Daten Dfine_phase_tdclk des unteren Kodierers in einer Periode von einem Zyklus des Taktsignals gemäß dem folgenden Ausdruck korrigiert: $\begin{array}{l} D_{coarse} \times 2^{b_{2} + b_{3}} - \frac{2^{b_{2} + b_{3}} (D_{f i n e_c y c l e} \times 2^{b 3} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}} \\ = 2^{b_{2} + b_{3}} (D_{c o a r s e} - \frac{(D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}}) \end{array}$
[Konfiguration 12]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 11, wobei die Korrekturschaltung die Daten Dfine_cycle_tdclk des unteren Zählers und die Daten Dfine_phase_tdclk des unteren Kodierers durch Teilen der Daten Dfine_cycle des unteren Zählers und der Daten Dfine_phase des unteren Kodierers in N-Zyklen (N ist eine positive Ganzzahl) des Taktsignals durch N berechnet.
[Konfiguration 13]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 11, weiterhin mit einer Umschaltschaltung, die dazu konfiguriert ist, eine Betriebsart der zweiten Schaltung umzuschalten,
wobei die Umschaltschaltung veranlasst:

in einer ersten Betriebsart, dass das Verzögerungselement betrieben wird, bis eine vorbestimmte Zeitperiode von dem zweiten Zeitpunkt abgelaufen ist; und
in einer zweiten Betriebsart, dass das Verzögerungselement während N-Zyklen (N ist eine positive Ganzzahl) des Taktsignals betrieben wird.

[Konfiguration 14]
Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 9, wobei die digitalen Zeitdaten eine Bitlänge (b1 + b2) aufweisen und dargestellt sind durch: $Dcoarse \times 2^{b_{2}} - Dfine$
wobei die oberen Bits durch Daten Dcoarse einer Bitlänge b1 dargestellt sind und die unteren Bits durch Daten Dfine einer Bitlänge b2 dargestellt sind.
[Konfiguration 15]
Zeit-Digital-Umwandlungseinrichtung gemäß Konfiguration 14, weiterhin mit einer Korrekturschaltung, die dazu konfiguriert ist, die digitalen Zeitdaten zu korrigieren,
wobei die Korrekturschaltung die digitalen Zeitdaten mit den Daten Dfine_tdclk der unteren Bits in einer Periode von einem Zyklus des Taktsignals gemäß dem folgenden Ausdruck korrigiert: $Dcoarse \times 2^{b 2} - (Dfine / Dfine_tdclk) \times 2^{b 2}$
[Konfiguration 16]
Entfernungsmesseinrichtung, mit:

der Zeit-Digital-Umwandlungseinrichtung gemäß einer der Konfigurationen 1 bis 15, und
einer Lichtempfangseinheit, die gepulstes Licht empfängt, das in Richtung eines Objekts ausgesendet und durch das Objekt reflektiert wird,
wobei die Zeit-Digital-Umwandlungseinrichtung Entfernungsinformationen zu dem Objekt basierend auf den digitalen Zeitdaten entsprechend einer Zeit von dem ersten Zeitpunkt zu dem zweiten Zeitpunkt unter Verwendung eines Aussendezeitpunkts des gepulsten Lichts als der erste Zeitpunkt und eines Empfangszeitpunkts des gepulsten Lichts als der zweite Zeitpunkt beschafft.

[Konfiguration 17]
Entfernungsmesseinrichtung gemäß Konfiguration 16,
wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind,
wobei die erste Schaltung und die zweite Schaltung für jede Reihe bereitgestellt sind, und
wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
[Konfiguration 18]
Entfernungsmesseinrichtung gemäß Konfiguration 16,
wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind,
wobei die erste Schaltung und die zweite Schaltung für jede der Lichtempfangseinheiten bereitgestellt sind, und
wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
[Konfiguration 19]
Entfernungsmesseinrichtung gemäß Konfiguration 16,
wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind,
wobei die erste Schaltung und die zweite Schaltung für jedes Unter-Array, das die Vielzahl von Lichtempfangseinheiten umfasst, bereitgestellt sind, und
wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
[Konfiguration 20]
Beweglicher Körper, mit:

der Entfernungsmesseinrichtung gemäß einer der Konfigurationen 16 bis 19, und
einer Steuerungseinheit, die dazu konfiguriert ist, den beweglichen Körper basierend auf den Entfernungsinformationen, die durch die Entfernungsmesseinrichtung beschafft werden, zu steuern.

Eine Zeit-Digital-Umwandlungseinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung ist eine Zeit-Digital-Umwandlungseinrichtung, die dazu konfiguriert ist, digitale Zeitdaten gemäß einer Zeit zu einem ersten Zeitpunkt zu einem zweiten Zeitpunkt auszugeben, mit einer ersten Schaltung, die einen oberen Zähler umfasst, der dazu konfiguriert ist, ein Zählen eines Taktsignals gemäß einem ersten Zeitpunkt zu starten, und obere Bits der digitalen Zeitdaten erzeugt; und einer zweiten Schaltung, die ein Verzögerungselement, das dazu konfiguriert ist, eine Operation gemäß dem zweiten Zeitpunkt zu starten, und einen unteren Zähler, der dazu konfiguriert ist, einen Oszillationszyklus des Verzögerungselements zu zählen, umfasst, und untere Bits der digitalen Zeitdaten erzeugt; und eine Steuerungseinheit, die eine Phase eines Ausgangssignals des Verzögerungselements basierend auf dem Taktsignal steuert.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2013034770 A [0002, 0003]
WO 2013/034770 [0002]

Claims

Zeit-Digital-Umwandlungseinrichtung, die dazu konfiguriert ist, digitale Zeitdaten gemäß einer Zeit von einem ersten Zeitpunkt zu einem zweiten Zeitpunkt auszugeben, mit: einer ersten Schaltung, die einen oberen Zähler umfasst, der dazu konfiguriert ist, ein Zählen eines Taktsignal gemäß einem ersten Zeitpunkt zu starten, und obere Bits der digitalen Zeitdaten erzeugt; einer zweiten Schaltung, die ein Verzögerungselement, das dazu konfiguriert ist, eine Operation gemäß dem zweiten Zeitpunkt zu starten und einen unteren Zähler, der dazu konfiguriert ist, einen Oszillationszyklus des Verzögerungselements zu zählen, umfasst, und untere Bits der digitalen Zeitdaten erzeugt; und eine Steuerungsschaltung, die eine Phase eines Ausgangssignals des Verzögerungselements basierend auf dem Taktsignal steuert.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 1, wobei die Steuerungsschaltung aufweist: eine Replika-Schaltung des Verzögerungselements der zweiten Schaltung; und eine Phasensynchronisationsschaltung, die eine Steuerungsspannung basierend auf einem Vergleich zwischen einer Phase eines geteilten Signals eines Ausgangssignals der Replika-Schaltung und einer Phase des Taktsignals an die Replika-Schaltung zurückführt, wobei die Steuerungsschaltung weiterhin die Steuerungsspannung an das Verzögerungselement der zweiten Schaltung zuführt.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 1 oder 2, weiterhin mit einer Vielzahl der ersten Schaltungen und einer Vielzahl der zweiten Schaltungen, wobei die Steuerungsschaltung die Steuerungsspannung an die Vielzahl von Verzögerungselementen der Vielzahl von zweiten Schaltungen zuführt.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 1, wobei der obere Zähler und das Verzögerungselement einen Betrieb stoppen, nachdem eine vorbestimmte Periode von dem zweiten Zeitpunkt abgelaufen ist.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 4, wobei die vorbestimmte Periode ein Zeitpunkt ist, der mit dem Taktsignal synchronisiert ist.
Zeit-Digital-Umwandlungseinrichtung gemäß einem der Ansprüche 1 bis 5, wobei das Verzögerungselement ein spannungsgesteuerter Oszillator ist.
Zeit-Digital-Umwandlungseinrichtung gemäß einem der Ansprüche 1 bis 5, wobei das Verzögerungselement ein spannungsgesteuerter Oszillator mit mehrphasigem Ausgang ist.
Zeit-Digital-Umwandlungseinrichtung gemäß einem der Ansprüche 1 bis 5, wobei das Verzögerungselement eine spannungsgesteuerte Verzögerungsleitung ist.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 7, wobei die zweite Schaltung weiterhin einen unteren Kodierer aufweist, der dazu konfiguriert ist, eine mehrphasige Ausgabe des Verzögerungselements zu kodieren.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 9, wobei die digitalen Zeitdaten eine Bitlänge (b1 + b2 + b3) aufweisen und dargestellt sind durch: $D_{coarse} \times 2^{b_{2} + b_{3}} - (D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_c h a s e})$
wobei die oberen Bits durch Daten Dcoarse der Bitlänge b1 dargestellt sind, Daten des unteren Zählers durch Daten Dfine_cycle der Bitlänge b2 dargestellt sind und Daten des unteren Kodierers durch Daten Dfine_phase der Bitlänge b3 dargestellt sind.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 10, weiterhin mit einer Korrekturschaltung, die dazu konfiguriert ist, die digitalen Zeitdaten zu korrigieren, wobei die Korrekturschaltung die digitalen Zeitdaten mit den Daten Dfine_cycle_tdclk des unteren Zählers und den Daten Dfine_phase_tdclk des unteren Kodierers in einer Periode von einem Zyklus des Taktsignals gemäß dem folgenden Ausdruck korrigiert: $\begin{array}{l} D_{coarse} \times 2^{b_{2} + b_{3}} - \frac{2^{b_{2} + b_{3}} (D_{f i n e_c y c l e} \times 2^{b 3} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}} \\ = 2^{b_{2} + b_{3}} (D_{c o a r s e} - \frac{(D_{f i n e_c y c l e} \times 2^{b_{3}} + D_{f i n e_p h a s e})}{D_{f i n e_c y c l e_t d c l k} \times 2^{b 3} + D_{f i n e_p h a s e_t d c l k}}) \end{array}$
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 11, wobei die Korrekturschaltung die Daten Dfine_cycle_tdclk des unteren Zählers und die Daten Dfine_phase_tdclk des unteren Kodierers durch Teilen der Daten Dfine_cycle des unteren Zählers und der Daten Dfine_phase des unteren Kodierers in N-Zyklen (N ist eine positive Ganzzahl) des Taktsignals durch N berechnet.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 11, weiterhin mit einer Umschaltschaltung, die dazu konfiguriert ist, eine Betriebsart der zweiten Schaltung umzuschalten, wobei die Umschaltschaltung veranlasst: in einer ersten Betriebsart, dass das Verzögerungselement betrieben wird, bis eine vorbestimmte Zeitperiode von dem zweiten Zeitpunkt abgelaufen ist; und in einer zweiten Betriebsart, dass das Verzögerungselement während N-Zyklen (N ist eine positive Ganzzahl) des Taktsignals betrieben wird.
Zeit-Digital-Umwandlungseinrichtung gemäß einem der Ansprüche 1 bis 9, wobei die digitalen Zeitdaten eine Bitlänge (b1 + b2) aufweisen und dargestellt sind durch: $Dcoarse \times 2^{b 2} - Dfine$
wobei die oberen Bits durch Daten Dcoarse einer Bitlänge b1 dargestellt sind und die unteren Bits durch Daten Dfine einer Bitlänge b2 dargestellt sind.
Zeit-Digital-Umwandlungseinrichtung gemäß Anspruch 14, weiterhin mit einer Korrekturschaltung, die dazu konfiguriert ist, die digitalen Zeitdaten zu korrigieren, wobei die Korrekturschaltung die digitalen Zeitdaten mit den Daten Dfine_tdclk der unteren Bits in einer Periode von einem Zyklus des Taktsignals gemäß dem folgenden Ausdruck korrigiert: $Dcoarse \times 2^{b 2} - (Dfine / Dfine_tdclik) \times 2^{b 2}$
Entfernungsmesseinrichtung, mit: der Zeit-Digital-Umwandlungseinrichtung gemäß einem der Ansprüche 1 bis 15, und einer Lichtempfangseinheit, die gepulstes Licht empfängt, das in Richtung eines Objekts ausgesendet und durch das Objekt reflektiert wird, wobei die Zeit-Digital-Umwandlungseinrichtung Entfernungsinformationen zu dem Objekt basierend auf den digitalen Zeitdaten entsprechend einer Zeit von dem ersten Zeitpunkt zu dem zweiten Zeitpunkt unter Verwendung eines Aussendezeitpunkts des gepulsten Lichts als der erste Zeitpunkt und eines Empfangszeitpunkts des gepulsten Lichts als der zweite Zeitpunkt beschafft.
Entfernungsmesseinrichtung gemäß Anspruch 16, wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind, wobei die erste Schaltung und die zweite Schaltung für jede Reihe bereitgestellt sind, und wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
Entfernungsmesseinrichtung gemäß Anspruch 16, wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind, wobei die erste Schaltung und die zweite Schaltung für jede der Lichtempfangseinheiten bereitgestellt sind, und wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
Entfernungsmesseinrichtung gemäß Anspruch 16, wobei eine Vielzahl der Lichtempfangseinheiten in einer Vielzahl von Reihen und einer Vielzahl von Spalten angeordnet sind, wobei die erste Schaltung und die zweite Schaltung für jedes Unter-Array, das die Vielzahl von Lichtempfangseinheiten umfasst, bereitgestellt sind, und wobei die Steuerungsschaltung durch eine Vielzahl der zweiten Schaltungen geteilt wird.
Beweglicher Körper, mit: der Entfernungsmesseinrichtung gemäß einem der Ansprüche 16 bis 19, und einer Steuerungseinheit, die dazu konfiguriert ist, den beweglichen Körper basierend auf den Entfernungsinformationen, die durch die Entfernungsmesseinrichtung beschafft werden, zu steuern.