DE102022209606A1 - Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle - Google Patents

Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle Download PDF

Info

Publication number
DE102022209606A1
DE102022209606A1 DE102022209606.1A DE102022209606A DE102022209606A1 DE 102022209606 A1 DE102022209606 A1 DE 102022209606A1 DE 102022209606 A DE102022209606 A DE 102022209606A DE 102022209606 A1 DE102022209606 A1 DE 102022209606A1
Authority
DE
Germany
Prior art keywords
power transistor
gan power
vertical gan
trench
unit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022209606.1A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022209606.1A priority Critical patent/DE102022209606A1/de
Priority to US18/466,180 priority patent/US20240088288A1/en
Priority to CN202311189094.7A priority patent/CN117712141A/zh
Publication of DE102022209606A1 publication Critical patent/DE102022209606A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Vertikale GaN-Leistungstransistoreinheitszelle (100, 200) mit einer Driftschicht (102, 202) und mindestens einem Feldabschirmbereich (106, 206), dadurch gekennzeichnet, dass der mindestens eine Feldabschirmbereich (106, 206) bereichsweise in der Driftschicht (102, 202) angeordnet ist und ein intrinsisch p-leitendes Material aufweist.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine vertikale GaN-Leistungstransistoreinheitszelle, einen vertikalen GaN-Leistungstransistor und ein Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle.
  • Leistungshalbleiterbauelemente auf der Basis von Galliumnitrid zeichnen sich durch eine hohe Durchbruchsfeldstärke aus. Dazu werden Feldabschirmbereiche benötigt.
  • Nachteilig ist hierbei, dass eine Dotierung von Galliumnitrid schwierig ist.
  • Die Aufgabe der Erfindung ist es diesen Nachteil zu überwinden.
  • Offenbarung der Erfindung
  • Die vertikale GaN-Leistungstransistoreinheitszelle umfasst eine Driftschicht und mindestens einen Feldabschirmbereich. Erfindungsgemäß ist der mindestens eine Feldabschirmbereich in der Driftschicht angeordnet und weist ein intrinsisch p-leitendes Material auf.
  • Der Vorteil ist hierbei, dass die Abschirmbereiche implantfrei sind.
  • In einer Ausgestaltung umfasst das intrinsisch p-leitende Material ein Übergangsmetalloxid, insbesondere ZnO oder NiO.
  • Der Vorteil ist hierbei, dass die Herstellung des Feldabschirmbereichs kostengünstig ist.
  • In einer Weiterbildung ist der mindestens eine Feldabschirmbereich unterhalb eines ersten Grabens angeordnet, wobei sich der erste Graben bis in die Driftschicht erstreckt und innerhalb des ersten Grabens eine Gateelektrode angeordnet ist, wobei der mindestens eine Feldabschirmbereich mittels eines Isolationsbereichs elektrisch von einem Gatedieelektrikum isoliert ist.
  • Vorteilhaft ist hierbei, dass ein Superjunction-Effekt in der Driftzone erzielt wird, wobei lediglich ein Graben innerhalb der Transistoreinheitszelle notwendig ist.
  • In einer weiteren Ausgestaltung erstrecken sich ein erster Graben und zweite Gräben bis in die Driftschicht, wobei der erste Graben und die zweiten Gräben beabstandet parallel zueinander angeordnet sind, wobei die zweiten Gräben tiefer sind als der erste Graben, wobei der mindestens eine Feldabschirmbereich innerhalb der zweiten Gräben angeordnet ist und auf dem mindestens einen Feldabschirmbereich eine Sourceelektrode angeordnet ist.
  • Der Vorteil ist hierbei, dass elektrische Felder im Kurzschlußfall effektiv abgeschirmt werden können.
  • In einer Weiterbildung reichen die zweiten Gräben bis mindestens in ein unteres Drittel der Driftschicht.
  • Vorteilhaft ist hierbei, dass die Driftzone im Sperrfall vollständig verarmt.
  • Der vertikale GaN-Leistungstransistor umfasst eine Vielzahl von GaN-Leistungstransistoreinheitszellen. Erfindungsgemäß ist eine Randterminierung vorgesehen, die mindestens einen dritten Graben aufweist, wobei ein weiterer Feldabschirmbereich mit dem intrinsisch p-leitendem Material innerhalb des dritten Grabens angeordnet ist.
  • Der Vorteil ist hierbei, dass im Randbereich des Leistungshalbleiterbauelements Feldspitzen vermieden bzw. verringert werden.
  • In einer Weiterbildung umfasst die Randterminierung eine Vielzahl von dritten Gräben, wobei die dritten Gräben unterschiedliche laterale Abstände zueinander aufweisen.
  • Vorteilhaft ist hierbei, dass eine Modulation der Ladungsträgerdichte im Randbereich erfolgt.
  • In einer weiteren Ausgestaltung sind zwischen den dritten Gräben Bereiche mit Kompensationsdotierungen angeordnet.
  • Der Vorteil ist hierbei, dass der Abschirmeffekt im Randbereich des Leistungshalbleiterbauelements optimal ist.
  • Das erfindungsgemäße Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle, die eine Driftschicht aufweist, umfasst das Erzeugen mindestens eines Feldabschirmbereichs mittels Sputtering, wobei der Feldabschirmbereich in der Driftschicht angeordnet ist und intrinsisch p-leitendes Material aufweist.
  • Der Vorteil ist hierbei, dass die Herstellung der vertikalen GaN-Leistungstransistoreinheitszelle einfach ist.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 eine erfindungsgemäße vertikale GaN-Leistungstransistoreinheitszelle,
    • 2 eine weitere erfindungsgemäße vertikale GaN-Leistungstransistoreinheitszelle,
    • 3 einen Ausschnitt eines vertikalen GaN-Leistungstransistors mit einer Randterminierung, und
    • 4 ein Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle.
  • 1 zeigt eine erfindungsgemäße vertikale GaN-Leistungstransistoreinheitszelle 100. Unter dem Begriff „Leistungstransistoreinheitszelle“ wird hierbei eine Elementarzelle mit Gate-, Drain- und Sourceanschluss verstanden. Die vertikale GaN-Leistungstransistoreinheitszelle 100 umfasst einen Drainbereich 101. Der Drainbereich 101 weist eine hohe n-Dotierung auf. Auf dem Drainbereich 101 ist eine Driftschicht 102 angeordnet. Die Driftschicht 102 weist im Vergleich zum Drainbereich 101 eine wesentlich geringere n-Dotierung auf. Auf der Driftschicht 102 sind Kanalbereiche 103 angeordnet. Die Kanalbereiche 103 sind p-dotiert. Auf dem Kanalbereich 103 sind Sourcebereiche 104 angeordnet. Die Sourcebereiche 104 weisen eine hohe n-Dotierung auf. Ausgehend von einer Oberseite der Sourcebereiche 104 erstreckt sich ein erster Graben 105 bis in die Driftschicht 102. Der erste Graben 105 umfasst einen Feldabschirmbereich 106, wobei der Feldabschirmbereich 106 innerhalb der Driftschicht 102 angeordnet ist. Oberhalb des Feldabschirmbereichs 106 ist der erste Graben 105 bis zu einer bestimmten Höhe innerhalb der Driftschicht 102 mit einem Isolationsmaterial verfüllt, wobei das Isolationsmaterial einen Isolationsbereich 107 bildet. Das Isolationsmaterial umfasst beispielsweise SiO2 oder SiN. Oberhalb des Isolationsbereichs 107 ist innerhalb des ersten Grabens 105 ein Gatedielektrikum 108 angeordnet. Auf dem Gatedielektrikum 108 ist eine Gateelektrode 109 angeordnet. Auf den Sourcebereichen 104 sind weitere Isolationsbereiche 110 und Sourceelektroden 111 angeordnet. Unterhalb des Drainbereichs 101 ist eine Drainelektrode 112 angeordnet. Der Feldabschirmbereich 106 wird außerhalb der Leistungstransistoreinheitszelle elektrisch mit den Sourceelektroden 111 verbunden.
  • 2 zeigt eine weitere erfindungsgemäße vertikale GaN-Leistungstransistoreinheitszelle 200, die einen Drainbereich 201 umfasst, der eine hohe n-Dotierung aufweist. Auf dem Drainbereich 201 ist eine Driftschicht 202 angeordnet. Die Driftschicht 202 weist im Vergleich zum Drainbereich 201 eine wesentlich geringere n-Dotierung auf. Auf der Driftschicht 202 sind Kanalbereiche 203 angeordnet, die p-dotiert sind. Auf dem Kanalbereich 203 sind Sourcebereiche 204 angeordnet. Die Sourcebereiche 204 weisen eine hohe n-Dotierung auf. Ausgehend von einer Oberseite der Sourcebereiche 204 erstreckt sich ein erster Graben 205 bis in die Driftschicht 202. Der erste Graben 205 umfasst ein Gatedielektrikum 208. Auf dem Gatedielektrikum 208 ist innerhalb des ersten Grabens 205 eine Gateelektrode 209 angeordnet. Seitlich parallel beabstandet zu dem ersten Graben 205 erstrecken sich ausgehend von der Oberseite der Sourcebereiche 204 zweite Gräben 206 bis in die Driftschicht 202. Die zweiten Gräben 206 weisen die gleiche Tiefe oder eine größere Tiefe auf als der erste Graben 205. Die zweiten Gräben 206 umfassen einen Feldabschirmbereich 207, der auf einer Grabenoberfläche angeordnet ist. In einem Ausführungsbeispiel reichen die zweiten Gräben 206 bis in das untere Drittel der Driftschicht 202. Dadurch entsteht im Betrieb der Leistungstransistoreinheitszelle 200 ein Superjunction-Effekt in der Driftschicht 202. Dabei ist die Anzahl der p-Ladungsträger, d. h. der Löcher, des p-leitfähigen Bereichs so gewählt, dass die Driftzone im Sperrfall vollständig elektrisch verarmt. Alternativ zur Anpassung der Löcher kann auch die Dotierung der Driftzone oder der Abstand zwischen den p-leitfähigen Bereichen variert werden, um diese Verarmung zu erreichen. In einem weiteren Ausführungsbeispiel reichen die zweiten Gräben 206 bis zu einer Oberseite des Drainbereichs 201.
  • Auf den Sourcebereichen 204 sind weitere Isolationsbereiche 210 und Sourceelektroden 211 angeordnet. Unterhalb des Drainbereichs 201 ist eine Drainelektrode 212 angeordnet. Der Feldabschirmbereich 207 wird über die Sourceelektroden 211 elektrisch kontaktiert.
  • Der Feldabschirmbereich 106 und 207 umfasst intrinsisch p-dotiertes Material, beispielsweise Oxide von Übergangsmetallen aus der vierten Periode des Periodensystems, beispielsweise ZnO oder NiO.
  • Ein vertikaler GaN-Leistungstransistor umfasst eine Vielzahl von vertikalen GaN-Leistungstransistoreinheitszellen 100 und 200.
  • 3 zeigt einen Ausschnitt 300 eines vertikalen GaN-Leistungstransistor mit einer Randterminierung. Der gezeigte vertikale GaN-Leistungstransistor umfasst eine Vielzahl von vertikalen GaN-Leistungstransistoreinheitszellen aus 2. Alternativ kann der vertikale GaN-Leistungstransistor auch eine Vielzahl von vertikalen GaN-Leistungstransistoreinheitszellen aus 1 umfassen.
    Der Ausschnitt 300 des vertikalen GaN-Leistungstransistors zeigt einen Drainbereich 301 auf dem eine Driftschicht 302 angeordnet ist. Auf der Driftschicht 302 sind Bereiche 303 angeordnet, die vorzugsweise p-dotiert sind. Alternativ sind die Bereiche 303 bereichsweise p-dotiert und n-dotiert und dienen zur Kompensation von Ladungsträgern im Randbereich. Der Ausschnitt 300 zeigt einen zweiten Graben 306. Der zweite Graben 306 umfasst einen intrinsisch p-leitenden Feldabschirmbereich 307. Auf dem Feldabschirmbereich 307 ist eine Sourceelektrode 311 angeordnet. Seitlich horizontal beabstandet zum zweiten Graben 306 sind eine Vielzahl von dritten Gräben 313 jeweils lateral beabstandet zueinander angeordnet. Dabei kann der Abstand zwischen den dritten Gräben 313 unterschiedlich sein. Die dritten Gräben 313 weisen eine größere Tiefe auf als der zweite Gräben 306. Die dritten Gräben 313 weisen jeweils einen weiteren Feldabschirmbereich 314 auf, der ebenfalls intrinsisch p-leitend ist. Der weitere Feldabschirmbereich 314 kann dasselbe Material umfassen wie der Feldabschirmbereich 307. Die dritten Gräben 313 sind mit einem weiteren Material 315 verfüllt, das mit der Sourceelektrode 311 elektrisch leitend verbunden ist. Alternativ kann ein einziger breiter und tiefer dritter Graben 313 seitlich horizontal beabstandet zum zweiten Graben 306 angeordnet sein. Der dritte Graben 313 weist hierbei typischerweise die 1,2-fache bis doppelte Tiefe des zweiten Grabens 306 auf. Die Breite des dritten Grabens 313 ist typischerweise mindestens um einen Faktor 10 größer als die des zweiten Grabens 306.
  • Die vertikalen GaN-Leistungstransistoren 300 finden Anwendung im elektrischen Anstriebsstrang elektrischer oder hybrider Fahrzeuge, in Chargern und DC/DC-Wandlern für elektrische oder hybride Fahrzeuge, sowie in Invertern für Haushaltsgeräte wie Waschmaschinen.
  • 4 zeigt ein Verfahren 400 zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle. Das Verfahren umfasst einen Schritt 410, in dem mindestens ein Feldabschirmbereich mittels Sputtering erzeugt wird, wobei der mindestens eine Feldabschirmbereich intrinsisch p-leitendes Material aufweist. Die restlichen Herstellungsschritte basieren auf dem Stand der Technik.

Claims (9)

  1. Vertikale GaN-Leistungstransistoreinheitszelle (100, 200) mit einer Driftschicht (102, 202) und mindestens einem Feldabschirmbereich (106, 206), dadurch gekennzeichnet, dass der mindestens eine Feldabschirmbereich (106, 206) bereichsweise in der Driftschicht (102, 202) angeordnet ist und ein intrinsisch p-leitendes Material aufweist.
  2. Vertikale GaN-Leistungstransistoreinheitszelle (100, 200) nach Anspruch 1, dadurch gekennzeichnet, dass das intrinsisch p-leitende Material ein Übergangsmetalloxid umfasst, insbesondere NiO oder ZiO.
  3. Vertikale GaN-Leistungstransistoreinheitszelle (100) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der mindestens eine Feldabschirmbereich (106) unterhalb eines ersten Grabens (105) angeordnet ist, wobei sich der erste Graben (105) bis in die Driftschicht (102) erstreckt und innerhalb des ersten Grabens (105) eine Gateelektrode (109) angeordnet ist, wobei der mindestens eine Feldabschirmbereich (106) mittels eines Isolationsbereichs (107) elektrisch von einem Gatedieelektrikum (108) isoliert ist.
  4. Vertikale GaN-Leistungstransistoreinheitszelle (200) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass sich ein erster Graben (205) und zweite Gräben (206) bis in die Driftschicht (202) erstrecken, wobei der erste Graben (205) und die zweiten Gräben (206) beabstandet parallel zueinander angeordnet sind, wobei die zweiten Gräben (205) tiefer sind als der erste Graben (205), wobei der mindestens eine Feldabschirmbereich (206) innerhalb der zweiten Gräben (206) angeordnet ist und auf dem mindestens einen Feldabschirmbereich (206) eine Sourceelektrode (211) angeordnet ist.
  5. Vertikale GaN-Leistungstransistoreinheitszelle (200) nach Anspruch 4, dadurch gekennzeichnet, dass die zweiten Gräben (206) bis mindestens in ein unteres Drittel der Driftschicht (202) reichen.
  6. Vertikaler GaN-Leistungstransistor mit einer Vielzahl von vertikalen GaN-Leistungstransistoreinheitszellen (100, 200) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Randterminierung vorgesehen ist, die mindestens einen dritten Graben (306) umfasst, wobei ein weiterer Feldabschirmbereich (307) mit dem intrinsisch p-leitendem Material innerhalb des dritten Grabens (306) angeordnet ist.
  7. Vertikaler GaN-Leistungstransistor nach Anspruch 6, dadurch gekennzeichnet, dass die Randterminierung eine Vielzahl von dritten Gräben (307) umfasst, wobei die dritten Gräben (307) unterschiedliche laterale Abstände zueinander aufweisen.
  8. Vertikaler GaN-Leistungstransistor nach Anspruch 7, dadurch gekennzeichnet, dass zwischen den dritten Gräben (307) Bereiche (303) mit Kompensationsdotierungen angeordnet sind.
  9. Verfahren (400) zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle, die eine Driftschicht aufweist, mit dem Schritt: • Erzeugen (410) mindestens eines Feldabschirmbereichs mittels Sputtering, wobei der Feldabschirmbereich bereichsweise in der Driftschicht angeordnet ist und intrinsisch p-leitendes Material aufweist.
DE102022209606.1A 2022-09-14 2022-09-14 Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle Pending DE102022209606A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022209606.1A DE102022209606A1 (de) 2022-09-14 2022-09-14 Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle
US18/466,180 US20240088288A1 (en) 2022-09-14 2023-09-13 Vertical gan power transistor unit cell, vertical gan power transistor and method for producing a vertical gan power transistor unit cell
CN202311189094.7A CN117712141A (zh) 2022-09-14 2023-09-14 垂直氮化镓功率晶体管单元单体，垂直氮化镓功率晶体管和用于制造垂直氮化镓功率晶体管单元单体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022209606.1A DE102022209606A1 (de) 2022-09-14 2022-09-14 Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle

Publications (1)

Publication Number Publication Date
DE102022209606A1 true DE102022209606A1 (de) 2024-03-14

Family

ID=90054489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022209606.1A Pending DE102022209606A1 (de) 2022-09-14 2022-09-14 Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle

Country Status (3)

Country Link
US (1) US20240088288A1 (de)
CN (1) CN117712141A (de)
DE (1) DE102022209606A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202004021424U1 (de) 2003-12-30 2008-01-03 Fairchild Semiconductor Corp. Leistungshalbleitervorrichtungen
US20110254010A1 (en) 2010-04-16 2011-10-20 Cree, Inc. Wide Band-Gap MOSFETs Having a Heterojunction Under Gate Trenches Thereof and Related Methods of Forming Such Devices
US20190122926A1 (en) 2017-09-08 2019-04-25 Maxpower Semiconductor Inc. Self-Aligned Shielded Trench MOSFETs and Related Fabrication Methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202004021424U1 (de) 2003-12-30 2008-01-03 Fairchild Semiconductor Corp. Leistungshalbleitervorrichtungen
US20110254010A1 (en) 2010-04-16 2011-10-20 Cree, Inc. Wide Band-Gap MOSFETs Having a Heterojunction Under Gate Trenches Thereof and Related Methods of Forming Such Devices
US20190122926A1 (en) 2017-09-08 2019-04-25 Maxpower Semiconductor Inc. Self-Aligned Shielded Trench MOSFETs and Related Fabrication Methods

Also Published As

Publication number Publication date
CN117712141A (zh) 2024-03-15
US20240088288A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE112006003451B4 (de) Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung
EP1029358A1 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102008024188A1 (de) Lateraler Bipolartransistor und Herstellungsverfahren
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE102004057235A1 (de) Vertikaler Trenchtransistor
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.
DE102022209606A1 (de) Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle
DE102021119199A1 (de) Gate-Grabenstruktur enthaltende Halbleitervorrichtung
DE102017209410A1 (de) Leistungshalbleitereinrichtung und verfahren zur herstellung derselben
WO2020221517A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE10342559B3 (de) Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren
WO2018206163A1 (de) Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten
DE102019201453A1 (de) Halbleiter-Bauelement, Leistungsschalter, Steuergerät sowie Verfahren zur Herstellung eines Halbleiter-Bauelements
WO2019101685A1 (de) Vertikaler leistungstransistor mit heteroübergangen
WO2022122870A1 (de) Vertikaler feldeffekttransistor und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R163 Identified publications notified