DE102022207273A1 - Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode - Google Patents

Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode Download PDF

Info

Publication number
DE102022207273A1
DE102022207273A1 DE102022207273.1A DE102022207273A DE102022207273A1 DE 102022207273 A1 DE102022207273 A1 DE 102022207273A1 DE 102022207273 A DE102022207273 A DE 102022207273A DE 102022207273 A1 DE102022207273 A1 DE 102022207273A1
Authority
DE
Germany
Prior art keywords
trenches
region
shielding
regions
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022207273.1A
Other languages
German (de)
Inventor
Dick Scholten
Jens Baringhaus
Daniel Krebs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022207273.1A priority Critical patent/DE102022207273A1/en
Publication of DE102022207273A1 publication Critical patent/DE102022207273A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Power-FinFET (100) mit zweigeteilten Steuerelektroden (113) und einem Halbleiterkörper (101), der eine Driftschicht (103) und einen Sourcebereich (105) aufweist, wobei der Sourcebereich (105) oberhalb der Driftschicht (103) angeordnet ist und sich erste Gräben (106) und zweite Gräben (107) ausgehend vom Sourcebereich (105) bis in die Driftschicht (103) erstrecken, wobei erste Gräben (106) und zweite Gräben (107) im Wesentlichen parallel und abwechselnd zueinander angeordnet sind, wobei die zweiten Gräben (107) eine größere Tiefe aufweisen als die ersten Gräben (106), wobei unterhalb der ersten Gräben (106) erste Abschirmgebiete (108) und unterhalb der zweiten Gräben (107) zweite Abschirmgebiete (109) angeordnet sind, wobei die ersten Abschirmgebiete (108) unmittelbar an die ersten Gräben (106) und die zweiten Abschirmgebiete (109) unmittelbar an die zweiten Gräben (107) angrenzen und die ersten Abschirmgebiete (108) und die zweiten Abschirmgebiete (109) über Anschlussbereiche (110) mit dem Sourcebereich (105) elektrisch leitend verbunden sind, wobei jeweils eine zweigeteilte Steuerelektrode (113) innerhalb der ersten Gräben (106) und innerhalb der zweiten Gräben (107) angeordnet ist, wobei die jeweils eine zweigeteilte Steuerelektrode (113) elektrisch von den ersten Abschirmgebieten (108) unterhalb der ersten Gräben (106) und von den zweiten Abschirmgebieten (109) unterhalb der zweiten Gräben (107) isoliert ist, dadurch gekennzeichnet, dass zwischen den ersten Gräben (106) und den zweiten Gräben (107) Finnen (112) angeordnet sind, wobei die Finnen (112) eine Breite von maximal 500 nm aufweisen.Power FinFET (100) with two-part control electrodes (113) and a semiconductor body (101) which has a drift layer (103) and a source region (105), the source region (105) being arranged above the drift layer (103) and being first Trenches (106) and second trenches (107) extend from the source region (105) into the drift layer (103), wherein first trenches (106) and second trenches (107) are arranged essentially parallel and alternately to one another, the second trenches (107) have a greater depth than the first trenches (106), with first shielding regions (108) being arranged below the first trenches (106) and second shielding regions (109) being arranged below the second trenches (107), the first screening regions (108 ) directly adjacent to the first trenches (106) and the second shielding regions (109) directly to the second trenches (107) and the first screening regions (108) and the second shielding regions (109) via connection regions (110) with the source region (105) are electrically conductively connected, with a two-part control electrode (113) being arranged within the first trenches (106) and within the second trenches (107), the two-part control electrode (113) being electrically separated from the first shielding regions (108) below the first trenches (106) and from the second shielding areas (109) below the second trenches (107), characterized in that fins (112) are arranged between the first trenches (106) and the second trenches (107), the Fins (112) have a maximum width of 500 nm.

Description

Die Erfindung betrifft einen Power-FinFET mit zweigeteilter Steuerelektrode und ein Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilter Steuerelektrode.The invention relates to a power FinFET with a two-part control electrode and a method for producing a power FinFET with a two-part control electrode.

Stand der TechnikState of the art

In der Leistungselektronik finden Halbleiter mit großem Bandabstand wie SiC oder GaN Anwendung. Dabei werden typischerweise Leistungs-MOSFETs mit vertikalem Kanalgebiet eingesetzt.Semiconductors with a large band gap such as SiC or GaN are used in power electronics. Power MOSFETs with a vertical channel area are typically used.

Um die Durchbruchspannung solcher Leistungs-MOSFETs zu erhöhen, werden Abschirmgebiete unterhalb der Gräben angeordnet. Da diese Abschirmgebiete mit den Source-Bereichen verbunden sind, ist es notwendig zweigeteilte Steuerelektroden innerhalb der Gräben anzuordnen, wie in der Schrift DE 10224201 B4 beschrieben ist.In order to increase the breakdown voltage of such power MOSFETs, shielding regions are arranged below the trenches. Since these shielding areas are connected to the source areas, it is necessary to arrange two-part control electrodes within the trenches, as in the document DE 10224201 B4 is described.

Nachteilig ist hierbei, dass die Gräben sehr breit angelegt werden müssen, sodass das Pitch-Maß und der Einschaltwiderstand des Leistungs-MOSFETs groß sind.The disadvantage here is that the trenches have to be very wide, so that the pitch dimension and the on-resistance of the power MOSFET are large.

Zwischen den üblicherweise p-dotierten Abschirmgebieten bildet sich ein sogenannter JFET aus, der dazu dient den Strom durch das Kanalgebiet im Kurzschlussfall zu begrenzen. Dazu werden p-dotierte Abschirmgebiete unter zuhilfenahme einer lithographisch strukturierten Maske implantiert.A so-called JFET is formed between the usually p-doped shielding regions, which serves to limit the current through the channel region in the event of a short circuit. For this purpose, p-doped shielding regions are implanted using a lithographically structured mask.

Nachteilig ist hierbei, dass dadurch die Abstände zwischen zwei p-dotierten Abschirmgebieten Prozessschwankungen ausgesetzt sind, die die Begrenzung des Kurzschlussstroms beeinflussen.The disadvantage here is that the distances between two p-doped shielding regions are exposed to process fluctuations that influence the limitation of the short-circuit current.

Die Aufgabe der Erfindung ist es, diese Nachteile zu überwinden.The object of the invention is to overcome these disadvantages.

Offenbarung der ErfindungDisclosure of the invention

Der Power-FinFET mit zweigeteilten Steuerelektroden umfasst einen Halbleiterkörper mit einer Driftschicht und einem Sourcebereich. Der Sourcebereich ist oberhalb der Driftschicht angeordnet. Ausgehend vom Sourcebereich erstrecken sich erste Gräben und zweite Gräben bis in die Driftschicht, wobei die ersten Gräben und die zweiten Gräben im Wesentlichen parallel und abwechselnd zueinander angeordnet sind und die zweiten Gräben eine größere Tiefe aufweisen als die ersten Gräben. Unterhalb der ersten Gräben sind erste Abschirmgebiete und unterhalb der zweiten Gräben sind zweite Abschirmgebiete angeordnet, wobei die ersten Abschirmgebiete unmittelbar an die ersten Gräben angrenzen und die zweiten Abschirmgebiete unmittelbar an die zweiten Gräben angrenzen. Die ersten Abschirmgebiete und die zweiten Abschirmgebiete sind über Anschlussbereiche mit dem Sourcebereich elektrisch leitend verbunden, wobei jeweils eine zweigeteilte Steuerelektrode innerhalb der ersten Gräben und innerhalb der zweiten Gräben angeordnet ist und die jeweils eine zweigeteilte Steuerelektrode elektrisch von den ersten Abschirmgebieten unterhalb der ersten Gräben und von den zweiten Abschirmgebieten unterhalb der zweiten Gräben isoliert ist. Erfindungsgemäß sind zwischen den ersten Gräben und den zweiten Gräben Finnen angeordnet, wobei die Finnen eine Breite von maximal 500 nm aufweisen.The Power FinFET with two-part control electrodes includes a semiconductor body with a drift layer and a source region. The source region is arranged above the drift layer. Starting from the source region, first trenches and second trenches extend into the drift layer, wherein the first trenches and the second trenches are arranged essentially parallel and alternately to one another and the second trenches have a greater depth than the first trenches. First shielding regions are arranged below the first trenches and second shielding regions are arranged below the second trenches, the first shielding regions directly adjoining the first trenches and the second shielding regions directly adjoining the second trenches. The first shielding regions and the second shielding regions are electrically conductively connected to the source region via connection regions, with a two-part control electrode being arranged within the first trenches and within the second trenches and the respective two-part control electrode being electrically connected from the first shielding regions below the first trenches and from the second shielding areas below the second trenches is isolated. According to the invention, fins are arranged between the first trenches and the second trenches, the fins having a maximum width of 500 nm.

Der Vorteil ist hierbei, dass die kurzschlussstrombegrenzende Wirkung zwischen dem ersten Abschirmgebiet und den Seitenwänden der zweiten Gräben entsteht. Dadurch werden Prozessschwankungen toleriert.The advantage here is that the short-circuit current-limiting effect arises between the first shielding region and the side walls of the second trenches. This means that process fluctuations are tolerated.

In einer Weiterbildung weisen die ersten Gräben und die zweiten Gräben unterschiedliche Breiten auf.In a further development, the first trenches and the second trenches have different widths.

In einer Weiterbildung weist die Driftschicht mindestens ein Spreadinggebiet auf, wobei eine Dotierung des mindestens einen Spreadinggebiets höher ist als eine Dotierung der Driftschicht.In a further development, the drift layer has at least one spreading region, with a doping of the at least one spreading region being higher than a doping of the drift layer.

Vorteilhaft ist hierbei, dass der Einschaltwiderstand bei gleichbleibender Kurzschlußfestigkeit verringert wird.The advantage here is that the on-resistance is reduced while the short-circuit strength remains the same.

In einer weiteren Ausgestaltung ist die Dotierung des mindestens einen Spreadinggebiets inhomogen.In a further embodiment, the doping of the at least one spreading region is inhomogeneous.

Der Vorteil ist hierbei, dass ein Kompromiss aus Feldabbau im Sperrfall und Leitfähigkeit im Arbeitspunkt optimiert werden kann.The advantage here is that a compromise between field reduction in the event of blocking and conductivity at the operating point can be optimized.

In einer Weiterbildung weist der Halbleiterkörper einen Drainbereich auf, der unterhalb der Driftschicht angeordnet ist, wobei die Dotierung des mindestens einen Spreadingebiets in Richtung des Drainbereichs abnimmt.In a further development, the semiconductor body has a drain region which is arranged below the drift layer, with the doping of the at least one spread region decreasing in the direction of the drain region.

Der Vorteil ist hierbei, dass das Feld im Sperrfall graduell abgebaut wird.The advantage here is that the field is gradually reduced in the event of a blockage.

In einer weiteren Ausgestaltung weist die Dotierung des mindestens einen Spreadingebiets eine in Richtung des Drainbereichs exponentiell abfallende Verteilung auf.In a further embodiment, the doping of the at least one spread region has a distribution that falls exponentially in the direction of the drain region.

In einer Weiterbildung sind die ersten Abschirmgebiete und die zweiten Abschirmgebiete p-dotiert und weisen eine Dotierstoffkonzentration von mindestens 1E18/cm3 auf.In a further development, the first shielding regions and the second shielding regions are p-doped and have a dopant concentration of at least 1E18/cm 3 .

Vorteilhaft ist hierbei, dass hohe Implantationsdosen kostengünstig unterhalb der Grabenböden eingebracht werden können.The advantage here is that high implantation doses can be introduced cost-effectively below the trench bottoms.

In einer weiteren Ausgestaltung weisen die ersten Abschirmgebiete eine höhere Dotierung auf als die zweiten Abschirmgebiete.In a further embodiment, the first shielding regions have a higher doping than the second shielding regions.

Der Vorteil ist hierbei, dass der Kurzschlussstrom ausreichend begrenzt wird, ohne den Einschaltwiderstand zu erhöhen.The advantage here is that the short-circuit current is sufficiently limited without increasing the on-resistance.

In einer Weiterbildung umfasst der Halbleiterkörper SiC oder GaN.In a further development, the semiconductor body comprises SiC or GaN.

Das erfindungsgemäße Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilten Steuerelektroden, wobei der Power-FinFET einen Halbleiterkörper aufweist, der Drainbereich, eine Driftschicht, einen Kanalbereich und einen Soucebereich aufweist, wobei die Driftschicht auf dem Drainbereich angeordnet ist, der Kanalbereich auf der Driftschicht angeordnet ist und der Sourcebereich auf der Driftschicht angeordnet ist, umfasst das Herstellen von ersten Gräben und zweiten Gräben, die sich ausgehend vom Soucebereich bis in die Driftschicht erstrecken, wobei die ersten Gräben und die zweiten Gräben im Wesentlichen parallel und abwechselnd zueinander angeordnet sind und die zweiten Gräben eine größere Tiefe aufweisen als die ersten Gräben. Das Verfahren umfasst weiterhin das Herstellen von ersten Abschirmgebieten unterhalb der ersten Gräben und von zweiten Abschirmgebieten unterhalb der zweiten Gräben mit Hilfe eines Implantationsprozesses, sodass unterhalb eines jeden ersten Grabens ein erstes Abschirmgebiet angeordnet ist und unterhalb eines jeden zweiten Grabens ein zweites Abschirmgebiet angeordnet ist, sowie das Verbreitern der ersten Gräben und der zweiten Gräben mit Hilfe mindestens eines Ätzprozesses, sodass zwischen den ersten Gräben und den zweiten Gräben Finnen entstehen, wobei die Finnen eine Breite kleiner als 500 nm aufweisen. Des Weiteren umfasst das Verfahren das Herstellen der zweigeteilten Steuerelektroden, die innerhalb der ersten Gräben und der zweiten Gräben angeordnet sind, sodass jeweils eine zweigeteilte Steuerelektrode innerhalb eines jeden ersten Grabens und eines jeden zweiten Grabens angeordnet ist, wobei die jeweils eine zweigeteilte Steuerelektrode elektrisch vom ersten Abschirmgebiet unterhalb des ersten Grabens und vom zweiten Abschirmgebiet unterhalb des zweiten Grabens isoliert ist und die ersten Abschirmgebiete und die zweiten Abschirmgebiete über Anschlussbereiche mit dem Sourcebereich elektrisch leitend verbunden sind.The method according to the invention for producing a power FinFET with two-part control electrodes, wherein the power FinFET has a semiconductor body which has a drain region, a drift layer, a channel region and a source region, the drift layer being arranged on the drain region, the channel region being arranged on the drift layer is and the source region is arranged on the drift layer, comprises producing first trenches and second trenches which extend from the source region into the drift layer, the first trenches and the second trenches being arranged essentially parallel and alternately to one another and the second ones Trenches have a greater depth than the first trenches. The method further comprises producing first shielding regions below the first trenches and second shielding regions below the second trenches using an implantation process, so that a first shielding region is arranged below each first trench and a second shielding region is arranged below each second trench, as well as widening the first trenches and the second trenches using at least one etching process, so that fins are created between the first trenches and the second trenches, the fins having a width of less than 500 nm. Furthermore, the method includes producing the two-part control electrodes, which are arranged within the first trenches and the second trenches, so that a two-part control electrode is arranged within each first trench and each second trench, wherein the two-part control electrode is electrically connected to the first Shielding area below the first trench and from the second shielding area below the second trench is isolated and the first shielding areas and the second shielding areas are electrically conductively connected to the source area via connection areas.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.Further advantages result from the following description of exemplary embodiments and the dependent patent claims.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

  • 1 einen Power-FinFET mit zweigeteilten Steuerelektroden und
  • 2 ein Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilten Steuerelektroden.
The present invention is explained below using preferred embodiments and the accompanying drawings. Show it:
  • 1 a power FinFET with two-part control electrodes and
  • 2 a method for producing a power FinFET with two-part control electrodes.

1 zeigt einen Power-FinFET 100 mit zweigeteilten Steuerelektroden 113. Der Power-FinFET 100 weist einen Halbleiterkörper 101 auf, der einen Drainbereich 102, eine Driftschicht 103, einen Kanalbereich 104 und einen Sourcebereich 105 aufweist. Die Driftschicht 103 ist auf dem Drainbereich 102 angeordnet, der Kanalbereich 104 ist auf der Driftschicht 103 angeordnet und der Sourcebereich 105 ist auf dem Kanalbereich 104 angeordnet. Der Sourcebereich 105 fungiert als Vorderseite des Halbleiterkörpers 101. Ausgehend von der Vorderseite des Halbleiterkörpers 101 erstrecken sich erste Gräben 106 und zweite Gräben 107 bis in die Driftschicht 103, wobei die zweiten Gräben 107 eine größere Tiefe aufweisen als die ersten Gräben 106. Dabei sind die ersten Gräben 106 und die zweiten Gräben 107 abwechselnd zueinander angeordnet. Unterhalb der ersten Gräben 106 sind erste Abschirmgebiete 108 angeordnet, die vorzugsweise p-dotiert sind, und unmittelbar an einen Grabenboden der ersten Gräben 106 angrenzen. Unterhalb der zweiten Gräben 107 sind zweite Abschirmgebiete 109 angeordnet, die vorzugsweise p-dotiert sind, und unmittelbar an einen Grabenboden der zweiten Gräben 107 angrenzen. Die Dotierstoffkonzentration der ersten Abschirmgebiete 108 und der zweiten Abschirmgebiete 109 beträgt mindestens 1E18/cm3. Die ersten Abschirmgebiete 108 und die zweiten Abschirmgebiete 109 sind über Anschlussbereiche 110 mit dem Sourcebereich 105, die innerhalb der ersten Gräben 106 und der zweiten Gräben 107 angeordnet sind, elektrisch leitend verbunden. Innerhalb eines jeden ersten Grabens 106 und eines jeden zweiten Grabens 107 ist eine zweigeteilte Steuerelektrode 113 angeordnet, die als Gateelektrode fungiert. Die zweigeteilte Steuerelektrode 113 ist elektrisch vom ersten Abschirmgebiet 108 bzw. vom zweiten Abschirmgebiet 109 mit Hilfe einer Oxidschicht 114 isoliert. Zwischen den ersten Gräben 106 und den zweiten Gräben 107 sind Finnen 112 angeordnet, die eine Breite kleiner als 500 nm aufweisen. 1 shows a power FinFET 100 with two-part control electrodes 113. The power FinFET 100 has a semiconductor body 101 which has a drain region 102, a drift layer 103, a channel region 104 and a source region 105. The drift layer 103 is arranged on the drain region 102, the channel region 104 is arranged on the drift layer 103 and the source region 105 is arranged on the channel region 104. The source region 105 functions as the front side of the semiconductor body 101. Starting from the front side of the semiconductor body 101, first trenches 106 and second trenches 107 extend into the drift layer 103, the second trenches 107 having a greater depth than the first trenches 106. The first trenches 106 and the second trenches 107 are arranged alternately with one another. Below the first trenches 106, first shielding regions 108 are arranged, which are preferably p-doped and directly adjoin a trench bottom of the first trenches 106. Below the second trenches 107, second shielding regions 109 are arranged, which are preferably p-doped and directly adjoin a trench bottom of the second trenches 107. The dopant concentration of the first shielding regions 108 and the second shielding regions 109 is at least 1E18/cm 3 . The first shielding regions 108 and the second shielding regions 109 are electrically conductively connected to the source region 105 via connection regions 110, which are arranged within the first trenches 106 and the second trenches 107. A two-part control electrode 113, which functions as a gate electrode, is arranged within each first trench 106 and each second trench 107. The two-part control electrode 113 is electrically insulated from the first shielding region 108 or from the second shielding region 109 with the aid of an oxide layer 114. Fins 112 which have a width of less than 500 nm are arranged between the first trenches 106 and the second trenches 107.

Die ersten Abschirmgebiete 108 und die zweiten Abschirmgebiete 109 sind p-dotiert und weisen eine Dotierstoffkonzentration von mindestens 1 E18/cm3 auf. Die ersten Abschirmgebiete 108 weisen eine Doppelfunktion auf. Zum einen begrenzen sie den Kurzschlussstrom durch den geringen Abstand zur Grabenkante der zweiten Gräben 107 und zum anderen schützen sie die Grabenböden der ersten Gräben 106 vor hohen Feldstärken. Die zweiten Abschirmgebiete 109 dienen vor allem zum Schutz der Grabenböden der zweiten Gräben 107 vor hohen Feldstärken.The first shielding regions 108 and the second shielding regions 109 are p-doped and have a dopant concentration of at least 1 E18/cm 3 . The first shielding areas 108 have a dual function. On the one hand, they limit the short-circuit current due to the low Distance from the trench edge of the second trenches 107 and on the other hand they protect the trench bottoms of the first trenches 106 from high field strengths. The second shielding areas 109 serve primarily to protect the trench bottoms of the second trenches 107 from high field strengths.

In einem Ausführungsbeispiel sind die zweiten Gräben 107 breiter als die ersten Gräben 106. Dies hat den Vorteil, dass die Gräben gleichzeitig in einer einzigen Ätzung angelegt werden können, da breite Gräben eine höhere Ätzrate aufweisen als schmale Gräben.In one embodiment, the second trenches 107 are wider than the first trenches 106. This has the advantage that the trenches can be created simultaneously in a single etch, since wide trenches have a higher etch rate than narrow trenches.

In einem Ausführungsbeispiel ist die Dotierstoffkonzentration bzw. die Dotierung der zweiten Abschirmgebiete 109 höher als die Dotierung der ersten Abschirmgebiete 108.In one exemplary embodiment, the dopant concentration or the doping of the second shielding regions 109 is higher than the doping of the first shielding regions 108.

In einem weiteren Ausführungsbeispiel umfasst die Driftschicht 103 mindestens ein Spreadinggebiet 111, das zur besseren Stromleitfähigkeit an kritischen Stellen des Power-FinFETs 100 dient. Das mindestens eine Spreadinggebiet 111 weist eine höhere Dotierung auf als die Driftschicht 103, wobei das mindestens eine Spreadinggebiet 111 eine inhomogene Dotierung umfasst. Die inhomogene Dotierung ist beispielsweise eine Gaußverteilung oder eine linear bzw. exponentiell abnehmende Dotierung ausgehend von der Driftschicht 103 in Richtung des Drainbereichs 102. Optional können mehrere Spreadinggebiete 111 mit unterschiedlicher Dotierung innerhalb der Driftschicht 103 angeordnet sein. Das mindestens eine Spreadinggebiet 111 ist üblicherweise n-dotiert wie die Driftschicht 103.In a further exemplary embodiment, the drift layer 103 comprises at least one spreading region 111, which serves to improve current conductivity at critical points of the power FinFET 100. The at least one spreading region 111 has a higher doping than the drift layer 103, with the at least one spreading region 111 comprising an inhomogeneous doping. The inhomogeneous doping is, for example, a Gaussian distribution or a linearly or exponentially decreasing doping starting from the drift layer 103 in the direction of the drain region 102. Optionally, several spreading regions 111 with different doping can be arranged within the drift layer 103. The at least one spreading region 111 is usually n-doped like the drift layer 103.

Der Halbleiterkörper 201 umfasst SiC oder GaN.The semiconductor body 201 includes SiC or GaN.

Der Power-FinFET findet Anwendung in DC/DC-Wandlern und Invertern eines elektrischen Antriebststrangs elektischer oder hybrider Fahrzeuge, sowie in Fahrzeugladegeräten.The Power FinFET is used in DC/DC converters and inverters of an electric drive train of electric or hybrid vehicles, as well as in vehicle chargers.

2 zeigt ein Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilten Steuerelektroden. Der Power-FinFET umfasst einen Halbleiterkörper beispielsweise aus SiC oder GaN. Der Halbleiterkörper weist einen Drainbereich, eine Driftschicht, einen Kanalbereich und einen Sourcebereich auf, wobei die Driftschicht auf dem Drainbereich angeordnet ist, der Kanalbereich auf der Driftschicht angeordnet ist und der Sourcebereich auf der Driftschicht angeordnet ist. Das Verfahren 200 startet mit einem Schritt 210, in dem erste Gräben und zweite Gräben mittels Ätzprozessen hergestellt werden. Diese erstrecken sich ausgehend vom Sourcebereich bis in die Driftschicht, wobei die ersten Gräben und die zweiten Gräben im Wesentlichen parallel, d. h. bis auf Fertigungstoleranzen, und abwechselnd zueinander angeordnet sind. Die zweiten Gräben weisen eine größere Tiefe auf als die ersten Gräben. In einem folgenden Schritt 220 werden gleichzeitig erste Abschirmgebiete unterhalb der ersten Gräben und zweite Abschirmgebiete unterhalb der zweiten Gräben mit Hilfe eines Implantationsprozesses hergestellt. Mit anderen Worten es wird unterhalb eines jeden ersten Grabens ein erstes Abschirmgebiet und unterhalb eines jeden zweiten Grabens ein zweites Abschirmgebiet hergestellt. In einem folgenden Schritt 230 werden die ersten Gräben und die zweiten Gräben mit Hilfe von Ätzprozessen und zyklischer Oxidation verbreitert. Dadurch entstehen zwischen den ersten Gräben und den zweiten Gräben Finnen, die eine Breite kleiner als 500 nm aufweisen. In einem folgenden Schritt 240 werden zweigeteilte Steuerelektroden hergestellt, die innerhalb der ersten Gräben und der zweiten Gräben angeordnet sind. Dadurch ist jeweils eine zweigeteilte Steuerelektrode innerhalb eines jeden ersten Grabens und eines jeden zweiten Grabens angeordnet. Die jeweils eine zweigeteilte Steuerelektrode ist elektrisch vom ersten Abschirmgebiet unterhalb des ersten Grabens und vom zweiten Abschirmgebiet unterhalb des zweiten Grabens isoliert, wobei die ersten Abschirmgebiete und die zweiten Abschirmgebiete über Anschlussbereiche mit dem Sourcebereich elektrisch leitend verbunden. 2 shows a method for producing a power FinFET with two-part control electrodes. The Power FinFET includes a semiconductor body made of SiC or GaN, for example. The semiconductor body has a drain region, a drift layer, a channel region and a source region, the drift layer being arranged on the drain region, the channel region being arranged on the drift layer and the source region being arranged on the drift layer. The method 200 starts with a step 210 in which first trenches and second trenches are produced using etching processes. These extend from the source region into the drift layer, with the first trenches and the second trenches being arranged essentially parallel, ie up to manufacturing tolerances, and alternating with one another. The second trenches have a greater depth than the first trenches. In a following step 220, first shielding regions below the first trenches and second shielding regions below the second trenches are simultaneously produced using an implantation process. In other words, a first shielding region is produced below every first trench and a second shielding region is produced below every second trench. In a following step 230, the first trenches and the second trenches are widened using etching processes and cyclic oxidation. This creates fins between the first trenches and the second trenches that have a width of less than 500 nm. In a following step 240, two-part control electrodes are produced, which are arranged within the first trenches and the second trenches. As a result, a two-part control electrode is arranged within each first trench and each second trench. The two-part control electrode is electrically insulated from the first shielding region below the first trench and from the second shielding region below the second trench, the first shielding regions and the second shielding regions being electrically conductively connected to the source region via connection regions.

Mit Hilfe des erfindungsgemäßen Verfahrens sind die ersten Abschirmgebiete unterhalb der ersten Gräben und die zweiten Abschirmgebiete unterhalb der zweiten Gräben weiter voneinander entfernt als die ersten Abschirmgebiete von den gegenüberliegenden Grabenwänden bzw. Seitenwänden der zweiten Gräben. Dadurch wird der Kurzschlussstrom nicht durch das Aufeinanderstroßen der Raumladungszonen der ersten Abschirmgebiete und der zweiten Abschirmgebiete begrenzt, sondern durch die Raumladungszone der ersten p-dotierten Abschirmgebiete, die den Strom gegen die gegenüberliegende Grabenwand eines zweiten Grabens drängen bzw. drücken. Die geringe Sensitivität gegenüber der Prozessvariabilität wird dadurch erreicht, dass die Grabenwand des jeweils zweiten Grabens im Kurzschlussfall durch eine positive Gatespannung einen Akkumulationskanal ausbildet, der durch die Raumladungszone der ersten p-dotierten Abschirmgebiete nicht ausgeräumt werden kann.With the aid of the method according to the invention, the first shielding areas below the first trenches and the second shielding areas below the second trenches are further apart from one another than the first shielding areas from the opposite trench walls or side walls of the second trenches. As a result, the short-circuit current is not limited by the collision of the space charge zones of the first shielding regions and the second shielding regions, but by the space charge zone of the first p-doped shielding regions, which pushes the current against the opposite trench wall of a second trench. The low sensitivity to the process variability is achieved by the fact that in the event of a short circuit, the trench wall of the second trench forms an accumulation channel through a positive gate voltage, which cannot be cleared out by the space charge zone of the first p-doped shielding regions.

In einem Ausführungsbeispiel werden insbesondere im Bereich zwischen den ersten Gräben und den zweiten Gräben Spreadinggebiete in die Driftschicht implantiert. Die Spreadinggebiete sind n-dotiert und weisen eine höhere Dotierung auf als die n-dotierte Driftschicht. Dadurch wird die Stromausbreitungswirkung unterhalb, sowie zwischen den ersten Gräben und den zweiten Gräben verstärkt, sodass der Einschaltwiderstand verringert wird. Zur Erzeugung der Spreadinggebiete werden Implantationsprozesse durchgeführt, die eine Implantationsenergie zwischen 200 keV und 2500 keV aufweisen.In one embodiment, spreading regions are implanted into the drift layer, particularly in the area between the first trenches and the second trenches. The spreading regions are n-doped and have a higher doping than the n-doped drift layer. This increases the current propagation effect below and between the first trenches and the second trenches, so that the on-resistance is reduced. Implants are used to create the spreading areas tion processes are carried out that have an implantation energy between 200 keV and 2500 keV.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 10224201 B4 [0003]DE 10224201 B4 [0003]

Claims (10)

Power-FinFET (100) mit zweigeteilten Steuerelektroden (113) und einem Halbleiterkörper (101), der eine Driftschicht (103) und einen Sourcebereich (105) aufweist, wobei der Sourcebereich (105) oberhalb der Driftschicht (103) angeordnet ist und sich erste Gräben (106) und zweite Gräben (107) ausgehend vom Sourcebereich (105) bis in die Driftschicht (103) erstrecken, wobei erste Gräben (106) und zweite Gräben (107) im Wesentlichen parallel und abwechselnd zueinander angeordnet sind, wobei die zweiten Gräben (107) eine größere Tiefe aufweisen als die ersten Gräben (106), wobei unterhalb der ersten Gräben (106) erste Abschirmgebiete (108) und unterhalb der zweiten Gräben (107) zweite Abschirmgebiete (109) angeordnet sind, wobei die ersten Abschirmgebiete (108) unmittelbar an die ersten Gräben (106) und die zweiten Abschirmgebiete (109) unmittelbar an die zweiten Gräben (107) angrenzen und die ersten Abschirmgebiete (108) und die zweiten Abschirmgebiete (109) über Anschlussbereiche (110) mit dem Sourcebereich (105) elektrisch leitend verbunden sind, wobei jeweils eine zweigeteilte Steuerelektrode (113) innerhalb der ersten Gräben (106) und innerhalb der zweiten Gräben (107) angeordnet ist, wobei die jeweils eine zweigeteilte Steuerelektrode (113) elektrisch von den ersten Abschirmgebieten (108) unterhalb der ersten Gräben (106) und von den zweiten Abschirmgebieten (109) unterhalb der zweiten Gräben (107) isoliert ist, dadurch gekennzeichnet, dass zwischen den ersten Gräben (106) und den zweiten Gräben (107) Finnen (112) angeordnet sind, wobei die Finnen (112) eine Breite von maximal 500 nm aufweisen.Power FinFET (100) with two-part control electrodes (113) and a semiconductor body (101) which has a drift layer (103) and a source region (105), the source region (105) being arranged above the drift layer (103) and being first Trenches (106) and second trenches (107) extend from the source region (105) into the drift layer (103), wherein first trenches (106) and second trenches (107) are arranged essentially parallel and alternately to one another, the second trenches (107) have a greater depth than the first trenches (106), with first shielding regions (108) being arranged below the first trenches (106) and second shielding regions (109) being arranged below the second trenches (107), the first screening regions (108 ) directly adjacent to the first trenches (106) and the second shielding regions (109) directly to the second trenches (107) and the first screening regions (108) and the second shielding regions (109) via connection regions (110) with the source region (105) are electrically conductively connected, with a two-part control electrode (113) being arranged within the first trenches (106) and within the second trenches (107), the two-part control electrode (113) being electrically separated from the first shielding regions (108) below the first trenches (106) and from the second shielding areas (109) below the second trenches (107), characterized in that fins (112) are arranged between the first trenches (106) and the second trenches (107), the Fins (112) have a maximum width of 500 nm. Power-FinFET (100) nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Gräben (106) und die zweiten Gräben (107) unterschiedliche Breiten aufweisen.Power FinFET (100). Claim 1 , characterized in that the first trenches (106) and the second trenches (107) have different widths. Power-FinFET (100) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Driftschicht (103) mindestens ein Spreadinggebiet (111) aufweist, wobei eine Dotierung des mindestens einen Spreadingebiets (111) höher ist als eine Dotierung der Driftschicht (103).Power FinFET (100) according to one of the Claims 1 or 2 , characterized in that the drift layer (103) has at least one spreading region (111), wherein a doping of the at least one spreading region (111) is higher than a doping of the drift layer (103). Power-FinFET (100) nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass die Dotierung des mindestens einen Spreadinggebiets (111) inhomogen ist.Power FinFET (100) according to one of the Claims 2 or 3 , characterized in that the doping of the at least one spreading region (111) is inhomogeneous. Power-FinFET (100) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Halbleiterkörper (101) einen Drainbereich (102) aufweist, wobei die Driftschicht (103) auf dem Drainbereich (102) angeordnet ist und die Dotierung des mindestens einen Spreadinggebiets (111) in Richtung des Drainbereichs (102) abnimmt.Power FinFET (100) according to one of the Claims 2 until 4 , characterized in that the semiconductor body (101) has a drain region (102), the drift layer (103) being arranged on the drain region (102) and the doping of the at least one spreading region (111) decreasing in the direction of the drain region (102). Power-FinFET (100) nach Anspruch 5, dadurch gekennzeichnet, dass die Dotierung des mindestens einen Spreadinggebiets (111) eine in Richtung des Drainbereichs (102) exponentiell abfallende Verteilung aufweist.Power FinFET (100). Claim 5 , characterized in that the doping of the at least one spreading region (111) has an exponentially decreasing distribution in the direction of the drain region (102). Power-FinFET (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten Abschirmgebiete (108) und die zweiten Abschirmgebiete (109) p-dotiert sind und eine Dotierstoffkonzentration von mindestens 1E18/cm3 aufweisen.Power FinFET (100) according to one of the preceding claims, characterized in that the first shielding regions (108) and the second shielding regions (109) are p-doped and have a dopant concentration of at least 1E18/cm 3 . Power-FinFET (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten Abschirmgebiete (108) eine höhere Dotierstoffkonzentration aufweisen als die zweiten Abschirmgebiete (109).Power FinFET (100) according to one of the preceding claims, characterized in that the first shielding regions (108) have a higher dopant concentration than the second shielding regions (109). Power-FinFET (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (101) SiC oder GaN umfasst.Power FinFET (100) according to one of the preceding claims, characterized in that the semiconductor body (101) comprises SiC or GaN. Verfahren (200) zum Herstellen eines Power-FinFETs mit zweigeteilten Steuerelektroden, wobei der Power-FinFET einen Halbleiterkörper aufweist, der einen Drainbereich, eine Driftschicht, einen Kanalbereich und einen Sourcebereich aufweist, wobei die Driftschicht auf dem Drainbereich angeordnet ist, der Kanalbereich auf der Driftschicht angeordnet ist und der Sourcebereich auf der Driftschicht angeordnet ist, mit den Schritten: • Herstellen (210) von ersten Gräben und zweiten Gräben, die sich ausgehend vom Sourcebereich bis in die Driftschicht erstrecken, wobei die ersten Gräben und die zweiten Gräben im Wesentlichen parallel und abwechselnd zueinander angeordnet sind und die zweiten Gräben eine größere Tiefe aufweisen als die ersten Gräben, • Herstellen (220) von ersten Abschirmgebieten unterhalb der ersten Gräben und von zweiten Abschirmgebieten unterhalb der zweiten Gräben mit Hilfe eines Implantationsprozesses, sodass unterhalb eines jeden ersten Grabens ein erstes Abschirmgebiet angeordnet ist und unterhalb eines jeden zweiten Grabens ein zweites Abschirmgebiet angeordnet ist, • Verbreitern (230) der ersten Gräben und der zweiten Gräben mit Hilfe mindestens eines Ätzprozesses, sodass zwischen den ersten Gräben und den zweiten Gräben Finnen entstehen, wobei die Finnen eine Breite kleiner als 500 nm aufweisen, und • Herstellen (240) der zweigeteilten Steuerelektroden, die innerhalb der ersten Gräben und der zweiten Gräben angeordnet sind, sodass jeweils eine zweigeteilte Steuerelektrode innerhalb eines jeden ersten Grabens und eines jeden zweiten Grabens angeordnet ist, wobei die jeweils eine zweigeteilte Steuerelektrode elektrisch vom ersten Abschirmgebiet unterhalb des ersten Grabens und vom zweiten Abschirmgebiet unterhalb des zweiten Grabens isoliert ist und ersten Abschirmgebiete und die zweiten Abschirmgebiete über Anschlussbereiche mit dem Sourcebereich elektrisch leitend verbunden sind.Method (200) for producing a power FinFET with two-part control electrodes, the power FinFET having a semiconductor body which has a drain region, a drift layer, a channel region and a source region, the drift layer being arranged on the drain region, the channel region on the Drift layer is arranged and the source region is arranged on the drift layer, with the steps: • Producing (210) of first trenches and second trenches which extend from the source region into the drift layer, the first trenches and the second trenches being essentially parallel and are arranged alternately with one another and the second trenches have a greater depth than the first trenches, • producing (220) first shielding regions below the first trenches and second shielding regions below the second trenches using an implantation process, so that below each first trench first shielding region is arranged and a second shielding region is arranged below every second trench, • widening (230) the first trenches and the second trenches with the aid of at least one etching process, so that fins are created between the first trenches and the second trenches, the fins being one Width less than 500 nm, and • producing (240) the two-part control electrodes which are arranged within the first trenches and the second trenches, so that a two-part control electrode within each first trench and every second trench, the two-part control electrode being electrically insulated from the first shielding region below the first trench and from the second shielding region below the second trench, and the first shielding regions and the second shielding regions being electrically conductively connected to the source region via connection regions .
DE102022207273.1A 2022-07-18 2022-07-18 Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode Pending DE102022207273A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022207273.1A DE102022207273A1 (en) 2022-07-18 2022-07-18 Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022207273.1A DE102022207273A1 (en) 2022-07-18 2022-07-18 Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode

Publications (1)

Publication Number Publication Date
DE102022207273A1 true DE102022207273A1 (en) 2024-01-18

Family

ID=89387775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022207273.1A Pending DE102022207273A1 (en) 2022-07-18 2022-07-18 Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode

Country Status (1)

Country Link
DE (1) DE102022207273A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (en) 1991-06-27 1993-01-14 Mitsubishi Electric Corp Insulated gate type transistor
DE102004009323A1 (en) 2004-02-26 2005-09-22 Infineon Technologies Ag Vertical diffusion metal oxide semiconductor transistor, as a power transistor cell structure, has trenches to give an avalanche flow below them and a flow path through the trench centers
JP2010109221A (en) 2008-10-31 2010-05-13 Rohm Co Ltd Semiconductor device
DE10224201B4 (en) 2002-05-31 2010-11-25 Infineon Technologies Ag Semiconductor device with breakdown current path and manufacturing method thereof
DE102015103072A1 (en) 2015-03-03 2016-09-08 Infineon Technologies Ag SEMICONDUCTOR DEVICE WITH TRIANGULAR STRUCTURE, INCLUDING A GATE ELECTRODE AND A CONTACT STRUCTURE FOR A DIODE FIELD

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (en) 1991-06-27 1993-01-14 Mitsubishi Electric Corp Insulated gate type transistor
DE10224201B4 (en) 2002-05-31 2010-11-25 Infineon Technologies Ag Semiconductor device with breakdown current path and manufacturing method thereof
DE102004009323A1 (en) 2004-02-26 2005-09-22 Infineon Technologies Ag Vertical diffusion metal oxide semiconductor transistor, as a power transistor cell structure, has trenches to give an avalanche flow below them and a flow path through the trench centers
JP2010109221A (en) 2008-10-31 2010-05-13 Rohm Co Ltd Semiconductor device
DE102015103072A1 (en) 2015-03-03 2016-09-08 Infineon Technologies Ag SEMICONDUCTOR DEVICE WITH TRIANGULAR STRUCTURE, INCLUDING A GATE ELECTRODE AND A CONTACT STRUCTURE FOR A DIODE FIELD

Similar Documents

Publication Publication Date Title
DE112014000679B4 (en) Insulating layer silicon carbide semiconductor device and process for its production
DE102008039845B4 (en) IGBT with a semiconductor body
DE19702102B4 (en) Semiconductor device
DE102010064573B3 (en) Semiconductor device
WO1999023703A9 (en) High voltage resistant edge structure for semiconductor elements
DE102019108062B4 (en) SILICON CARBIDE DEVICE WITH TRENCH GATE STRUCTURE AND MANUFACTURING METHOD
DE102010042381A1 (en) Semiconductor device and method for manufacturing a semiconductor device
DE112019002870T5 (en) Two Gate Conductor Transistors and Related Processes
DE102004057235B4 (en) Vertical trench transistor and method for its production
DE102021113288A1 (en) POWER SEMI-CONDUCTOR DEVICE AND METHOD FOR MANUFACTURING IT
DE102014113746B4 (en) TRANSISTOR COMPONENT WITH A FIELD ELECTRODE
DE102021132174A1 (en) SIC DEVICES WITH SHIELD STRUCTURE
DE112020007553T5 (en) Semiconductor unit, power conversion device and method of manufacturing a semiconductor unit
DE102022207273A1 (en) Power FinFET with a two-part control electrode and method for producing a power FinFET with a two-part control electrode
DE102013218494B4 (en) Semiconductor component with a passivation layer and manufacturing process
WO2020221517A1 (en) Semiconductor component and method for producing a semiconductor component
WO2020015961A1 (en) Vertical power transistor and method for producing the vertical power transistor
DE102019201453A1 (en) Semiconductor component, circuit breaker, control device and method for producing a semiconductor component
DE102021214431A1 (en) Process for manufacturing a power FinFET using a self-aligned mask and power FinFET
DE102022211699A1 (en) Method for producing a vertical field effect transistor structure and corresponding vertical field effect transistor structure
DE102021214430A1 (en) Process for manufacturing a power FinFET using lithography masks and power FinFET
DE19925880B4 (en) Avalanche-resistant MOS transistor structure
DE102021214432A1 (en) Process for manufacturing a power FinFET and power FinFET
DE102017207848A1 (en) Vertical power transistor with improved conductivity and high blocking behavior
EP3387677B1 (en) Semiconductor transistor comprising superlattice structures

Legal Events

Date Code Title Description
R163 Identified publications notified