DE102021124072A1 - Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und System zum Durchführen desselben - Google Patents

Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und System zum Durchführen desselben Download PDF

Info

Publication number
DE102021124072A1
DE102021124072A1 DE102021124072.7A DE102021124072A DE102021124072A1 DE 102021124072 A1 DE102021124072 A1 DE 102021124072A1 DE 102021124072 A DE102021124072 A DE 102021124072A DE 102021124072 A1 DE102021124072 A1 DE 102021124072A1
Authority
DE
Germany
Prior art keywords
host
storage device
time information
host device
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021124072.7A
Other languages
English (en)
Inventor
Semi Kim
Wookhan JEONG
Dongmin Kim
JeongWoo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021124072A1 publication Critical patent/DE102021124072A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

Es wird ein Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung bereitgestellt. Das Verfahren beinhaltet folgende Schritte: Identifizieren, durch die Speichervorrichtung, eines Zeitsynchronisierungsintervalls; Melden des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; Bereitstellen von Hostzeitinformationen von der Hostvorrichtung zur Speichervorrichtung während des Zeitsynchronisierungsintervalls; und Synchronisieren, durch die Speichervorrichtung, von Zeitinformationen der Speichervorrichtung mit den Hostzeitinformationen.

Description

  • Querverweis auf eine verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 8. März 2021 beim koreanischen Amt für geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2021-0030078 , deren Offenbarung hierin durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • 1. Technisches Gebiet
  • Beispielhafte Ausführungsformen beziehen sich im Allgemeinen auf integrierte Halbleiterschaltungen und insbesondere auf ein Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung sowie ein System zum Durchführen des Verfahrens.
  • 2. Erläuterung des Stands der Technik
  • Es können eine oder mehrere Halbleitervorrichtungen in Datenspeichervorrichtungen verwendet werden. Beispiele für solche Datenspeichervorrichtungen beinhalten Festkörperlaufwerke (SSDs). Diese Arten von Datenspeichervorrichtungen können verschiedene Konstruktions- und/oder Leistungsvorteile gegenüber Festplattenlaufwerken (HDDs) aufweisen. Solche Datenspeichervorrichtungen können z. B. keine beweglichen Teile, höhere Datenzugriffsgeschwindigkeiten, eine verbesserte Stabilität, eine verbesserte Dauerhaftigkeit und/oder einen verminderten Leistungsverbrauch aufweisen. Diese Speichervorrichtungen sind bereits in verschiedene Systeme übernommen worden, z. B. einen Laptop-Computer, ein Auto, ein Flugzeug, eine Drohne etc. Zur Verbesserung oder Steigerung der Leistung und/oder Lebensdauer der Speichervorrichtung sind verschiedene Schemata zum Verwalten von Zeitinformationen der Speichervorrichtung erforscht worden.
  • Kurzfassung
  • In einigen beispielhaften Ausführungsformen sind ein Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und ein das Verfahren durchführendes System bereitgestellt.
  • Gemäß beispielhaften Ausführungsformen beinhaltet ein Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung folgende Schritte: Identifizieren, durch die Speichervorrichtung, eines Zeitsynchronisierungsintervalls; Melden des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; Bereitstellen von Hostzeitinformationen von der Hostvorrichtung zur Speichervorrichtung während des Zeitsynchronisierungsintervalls; und Synchronisieren, durch die Speichervorrichtung, von Zeitinformationen der Speichervorrichtung mit den Hostzeitinformationen.
  • Gemäß beispielhaften Ausführungsformen beinhaltet ein System eine Speichervorrichtung und eine Hostvorrichtung. Die Speichervorrichtung beinhaltet: einen Speicher-Controller; und eine Mehrzahl von nichtflüchtigen Speichervorrichtungen; und die Hostvorrichtung beinhaltet einen Hostprozessor. Der Speicher-Controller ist so konfiguriert, dass er ein Zeitsynchronisierungsintervall identifiziert und die Speichervorrichtung so steuert, dass der Hostvorrichtung das Zeitsynchronisierungsintervall gemeldet wird, wobei der Hostprozessor so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass Hostzeitinformationen der Speichervorrichtung während des Zeitsynchronisierungsintervalls bereitgestellt werden.
  • Gemäß beispielhaften Ausführungsformen ist ein Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung bereitgestellt, die miteinander gemäß Universal-Flash-Storage- (UFS-) Standards kommunizieren. Das Verfahren beinhaltet folgende Schritte: Identifizieren, durch die Speichervorrichtung, eines Zeitsynchronisierungsintervalls; Melden eines Starts des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; Bereitstellen von Hostzeitinformationen von der Hostvorrichtung zur Speichervorrichtung basierend auf dem Zeitsynchronisierungsintervall; Melden eines Endes des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; und Stoppen, durch die Hostvorrichtung, einer Bereitstellung der Hostzeitinformationen basierend auf dem Ende des Zeitsynchronisierungsintervalls. Unter Verwendung von UFS-Protokollinformationseinheiten (UPIUs) oder UniPro-Attributen der Hostvorrichtung oder der Speichervorrichtung gemäß den UFS-Standards werden der Start des Zeitsynchronisierungsintervalls und das Ende des Zeitsynchronisierungsintervalls der Hostvorrichtung von der Speichervorrichtung gemeldet, und die Hostzeitinformationen werden der Speichervorrichtung von der Hostvorrichtung bereitgestellt.
  • Eine oder mehrere beispielhafte Ausführungsformen reduzieren einen Overhead aufgrund einer Übertragung der Zeitinformationen und verbessern die Leistung der Speichervorrichtung und des Systems durch Bereitstellung der Zeitinformationen von der Hostvorrichtung zur Speichervorrichtung ausschließlich während des Zeitsynchronisierungsintervalls, das durch die Speichervorrichtung identifiziert wird.
  • Darüber hinaus wird in einer oder mehreren beispielhaften Ausführungsformen der Overhead der Übertragung der Zeitinformationen durch Übertragung der Zeitinformationen unter Verwendung der festgelegten Signale ohne zusätzliche Signale für die Zeitinformationsübertragung weiter reduziert.
  • Figurenliste
  • Die vorstehenden und weiteren Aspekte, Merkmale und Vorteile werden anhand der nachstehenden Beschreibung beispielhafter Ausführungsformen in Verbindung mit der beigefügten Zeichnung näher erläutert. Es zeigen:
    • 1 ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt;
    • 2 ein Blockdiagramm, das ein eine Speichervorrichtung beinhaltendes Speichersystem gemäß beispielhaften Ausführungsform darstellt;
    • 3 ein Diagramm zur Beschreibung eines Betriebs eines Speichersystems gemäß beispielhaften Ausführungsformen;
    • 4 ein Blockdiagramm, das einen in einem Speichersystem enthaltenen Speicher-Controller gemäß beispielhaften Ausführungsformen darstellt;
    • 5 ein Blockdiagramm, das ein Beispiel für eine in einer Speichervorrichtung enthaltene nichtflüchtige Speichervorrichtung gemäß beispielhaften Ausführungsformen darstellt.
    • 6 ein Blockdiagramm, das ein eine nichtflüchtige Speichervorrichtung enthaltendes Speichersystem gemäß beispielhaften Ausführungsformen darstellt;
    • 7 ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt;
    • 8 ein Diagramm, das eine beispielhafte Sequenz von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt;
    • 9 ein Diagramm, das eine UFS-Protokollinformationseinheit (UPIU) darstellt, die in einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen verwendet wird.
    • 10 und 11 Diagramme, die eine beispielhafte Meldung eines Zeitsynchronisierungsintervalls durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen;
    • 12A, 13A, 13B Diagramme, die ein Beispiel zur Bereitstellung von Zeitinformationen durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen.
    • 14 ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 15 ein Diagramm, das eine Beispielsequenz von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 16A, 16B und 17 Diagramme, die ein Beispiel zur Einstellung einer Zeitauflösung durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsform darstellen.
    • 18 ein Diagramm, das eine Beispielsequenz von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 19 ein Diagramm, das ein Beispiel zur Einstellung einer Zeitauflösung durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 20 und 21 Diagramme, die Beispielsequenzen von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen.
    • 22 ein Diagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 23 ein Diagramm, das ein Beispiel zur Verwendung von Zeitinformationen durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
    • 24 ein Schaltplan, der eine Ersatzschaltung eines in einer nichtflüchtigen Speichervorrichtung enthaltenen Speicherblocks gemäß beispielhaften Ausführungsformen darstellt.
    • 25 ein Blockdiagramm, das eine elektronische Vorrichtung gemäß beispielhaften Ausführungsformen darstellt.
  • Ausführliche Beschreibung
  • Nachstehend werden verschiedene beispielhafte Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung, in der einige beispielhafte Ausführungsformen gezeigt sind, näher erläutert. In der Zeichnung sind identische Elemente durchweg mit identischen Bezugszeichen gekennzeichnet. Auf Wiederholungen in der Beschreibung wird verzichtet. Wird eine Aufzählung von Elementen angeführt von Ausdrücken, wie z. B. „zumindest eine/r/s von“, so hat dies eine Modifikation der gesamten Aufzählung von Elementen, und nicht der einzelnen Elemente der Aufzählung zur Folge. Der Ausdruck „zumindest eine/r/s von a, b und c“ ist so zu verstehen, dass er nur a, nur b, nur c, sowohl a als auch b, sowohl a als auch c, sowohl b als auch c oder die Gesamtheit von a, b und c umfasst.
  • 1 ist ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 1 wird ein Verfahren zum Synchronisieren einer Zeit gemäß beispielhaften Ausführungsformen durch ein System durchgeführt, das eine Hostvorrichtung und eine Speichervorrichtung beinhaltet. Die Speichervorrichtung arbeitet basierend auf einem Befehl, der von einer außerhalb der Speichervorrichtung positionierten Hostvorrichtung empfangen wird. Ausführliche Konfigurationen des Systems, das die Hostvorrichtung und die Speichervorrichtung beinhaltet, werden nachstehend beschrieben.
  • In dem Verfahren zum Synchronisieren einer Zeit zwischen der Hostvorrichtung und der Speichervorrichtung wird ein Zeitsynchronisierungsintervall, in welchem Hostinformationen von der Hostvorrichtung durch die Speichervorrichtung angefordert werden, durch eine Speichervorrichtung identifiziert (S100). Die Speichervorrichtung kann einen Zeitgeber beinhalten und die Zeitinformationen der Speichervorrichtung basierend auf einer lokalen Zeit verwalten, die vom Zeitgeber bereitgestellt wird. Der Betrieb des Zeitgebers kann jedoch begrenzt sein, beispielsweise während eines Leistungszyklus oder eines Ruhezustandsintervalls, wobei die Speichervorrichtung die Hostzeitinformationen für die Zeitsynchronisierung zwischen der Hostvorrichtung und der Speichervorrichtung anfordern kann. Die Speichervorrichtung kann das Zeitsynchronisierungsintervall periodisch oder aperiodisch bestimmen.
  • Das Zeitsynchronisierungsintervall wird der Hostvorrichtung von der Speichervorrichtung gemeldet (S200). Die Hostzeitinformationen werden der Speichervorrichtung von der Hostvorrichtung während des Zeitsynchronisierungsintervalls bereitgestellt (S300). Die Speichervorrichtung kann der Hostvorrichtung einen Start des Zeitsynchronisierungsintervalls und ein Ende des Zeitsynchronisierungsintervalls melden. Die Hostvorrichtung kann der Speichervorrichtung die Hostzeitinformationen basierend auf der Meldung über den Start des Zeitsynchronisierungsintervalls bereitstellen und die Bereitstellung der Hostzeitinformationen basierend auf der Meldung über das Ende des Zeitsynchronisierungsintervalls stoppen.
  • In einigen beispielhaften Ausführungsformen kann, wie nachstehend unter Bezugnahme auf 8 bis 9 beschrieben, das Zeitsynchronisierungsintervall der Hostvorrichtung von der Speichervorrichtung gemeldet werden, und die Hostzeitinformationen können der Speichervorrichtung von der Hostvorrichtung unter Verwendung von Universal-Flash-Storage- (UFS-) Protokollinformationseinheiten (UPIUs) gemäß den UFS-Standards bereitgestellt werden.
  • In einigen beispielhaften Ausführungsformen kann, wie nachstehend unter Bezugnahme auf 20 und 21 beschrieben, das Zeitsynchronisierungsintervall der Hostvorrichtung von der Speichervorrichtung gemeldet werden, wobei die Hostzeitinformationen der Speichervorrichtung von der Hostvorrichtung unter Verwendung von UniPro-Attributen von der Hostvorrichtung oder der Speichervorrichtung gemäß UFS-Standards bereitgestellt werden können.
  • Die Zeitinformationen der Speichervorrichtung werden mit den Hostzeitinformationen durch die Speichervorrichtung synchronisiert (S400). In einigen beispielhaften Ausführungsformen kann die Speichervorrichtung die Hostzeitinformationen basierend auf der von dem in der Speichervorrichtung eingebetteten Zeitgeber bereitgestellten lokalen Zeit kompensieren und die Speicherzeitinformationen basierend auf den kompensierten Hostzeitinformationen verwalten.
  • Wie nachstehend unter Bezugnahme auf 23 beschrieben ist, können zur Leistungsverbesserung des Systems verschiedene Aufgaben unter Verwendung der mit den Hostzeitinformationen synchronisierten Speicherzeitinformationen durchgeführt werden.
  • In verwandten Schemata stellt die Hostvorrichtung die Zeitdauer zur Bereitstellung der Hostzeitinformationen an die Speichervorrichtung ein, und die Hostvorrichtung stellt der Speichervorrichtung die Hostzeitinformationen unter Verwendung eines zusätzlichen Befehls periodisch bereit. In diesem Fall kann der Overhead in einer Schnittstelle zwischen der Hostvorrichtung und der Speichervorrichtung aufgrund der Übertragung des zusätzlichen Befehls für die Bereitstellung der Zeitinformationen verursacht werden.
  • In beispielhaften Ausführungsformen kann der Overhead aufgrund der Übertragung der Zeitinformationen reduziert und die Leistung der Speichervorrichtung und des Systems verbessert werden, indem die Zeitinformationen der Speichervorrichtung von der Hostvorrichtung nur während des Zeitsynchronisierungsintervalls bereitgestellt werden, das durch die Speichervorrichtung identifiziert wird.
  • Darüber hinaus können beispielhafte Ausführungsformen den Overhead zur Übertragung der Zeitinformationen weiter reduzieren, indem die Zeitinformationen unter Verwendung von festgelegten Signalen, ohne zusätzliche Signale oder Befehle, für die Zeitinformationsübertragung übertragen werden.
  • 2 ist ein Blockdiagramm, das ein eine Speichervorrichtung beinhaltendes Speichersystem gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 2 beinhaltet ein Speichersystem 100 eine Hostvorrichtung 200 und eine Speichervorrichtung 300.
  • Die Hostvorrichtung 200 steuert einen Gesamtbetriebsablauf des Speichersystems 100. Die Hostvorrichtung 200 kann einen Hostprozessor 210 und einen Hostspeicher 220 beinhalten.
  • Der Hostprozessor 210 kann einen Betrieb der Hostvorrichtung 200 steuern. Der Hostprozessor 210 kann z. B. ein Betriebssystem (OS) ausführen. Das Betriebssystem kann z. B. ein Dateisystem für eine Dateiverwaltung und einen Vorrichtungstreiber zum Steuern von Peripherievorrichtungen einschließlich der Speichervorrichtung 300 auf der Betriebssystemebene beinhalten. Der Hostprozessor 210 kann z. B. zumindest eine von verschiedenen Verarbeitungseinheiten, z. B. eine zentrale Verarbeitungseinheit (CPU), oder dergleichen beinhalten.
  • Der Hostspeicher 220 kann Anweisungen und/oder Daten speichern, die durch den Hostprozessor 210 ausgeführt und/oder verarbeitet werden. Der Hostspeicher 220 kann z. B. zumindest einen von verschiedenen flüchtigen Speichern, z. B. einen dynamischen Direktzugriffsspeicher (DRAM), oder dergleichen beinhalten.
  • Auf die Speichervorrichtung 300 wird durch die Hostvorrichtung 200 zugegriffen, bzw. ist die Speichervorrichtung 300 kommunizierbar mit der Hostvorrichtung 200 gekoppelt. Die Speichervorrichtung 300 kann einen Speicher-Controller 310, eine Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c und einen Pufferspeicher 330 beinhalten.
  • Der Speicher-Controller 310 kann einen Betrieb der Speichervorrichtung 300, z. B. eine Datenschreiboperation und/oder eine Datenleseoperation, basierend auf einem Befehl und auf Daten steuern, die von der Hostvorrichtung 200 empfangen werden.
  • Der Hostprozessor 210 und der Speicher-Controller 310 können so konfiguriert sein, dass sie das Zeitsynchronisierungsverfahren durchführen, wie unter Bezugnahme auf 1 beschrieben ist. Der Hostprozessor 210 kann z. B. einen Zeitinformations- (TI-) Generator 212 beinhalten, der Hostzeitinformationen von der Hostvorrichtung 200 erzeugt, wobei der Speicher-Controller 310 einen Zeitinformations- (TI-) Verwalter 312 beinhalten kann, der die Hostzeitinformationen empfängt und Speicherzeitinformationen von der Speichervorrichtung 300 basierend auf den empfangenen Hostzeitinformationen verwaltet. Der TI-Verwalter 312 kann das Zeitsynchronisierungsintervall, in welchem die Hostzeitinformationen von der Hostvorrichtung 200 durch die Speichervorrichtung 300 angefordert werden, bestimmen oder identifizieren und das Zeitsynchronisierungsintervall der Hostvorrichtung 200 melden. Die Hostvorrichtung 200 kann die Hostzeitinformationen der Speichervorrichtung 300 während des Zeitsynchronisierungsintervalls bereitstellen, und der TI-Verwalter 312 kann die Speicherzeitinformationen von der Speichervorrichtung mit den Hostzeitinformationen synchronisieren.
  • Die Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c kann eine Mehrzahl von Daten speichern. Die Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c können die Metadaten, verschiedene Benutzerdaten oder dergleichen speichern.
  • In einigen beispielhaften Ausführungsformen kann jeder von der Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c einen NAND-Flash-Speicher beinhalten. In anderen beispielhaften Ausführungsformen kann jeder von der Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c einen von einem Electrically-Erasable-Programmable-Read-Only-Memory (EEPROM), einem Phasenänderungs-Direktzugriffsspeicher (PRAM), einem resistiven Direktzugriffsspeicher (RRAM), einem Nano-Floating-Gate-Memory (NFGM), einem Polymer- Direktzugriffsspeicher (PoRAM), einem magnetischen Direktzugriffsspeicher (MRAM), einem ferroelektrischen Direktzugriffsspeicher (FRAM), einem Thyristor-Direktzugriffsspeicher (TRAM) oder dergleichen beinhalten.
  • Der Pufferspeicher 330 kann Anweisungen und/oder Daten speichern, die durch den Speicher-Controller 310 ausgeführt und/oder verarbeitet werden, und kann Daten, die in der Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c gespeichert sind oder in diesen gespeichert werden sollen, vorübergehend speichern. Der Pufferspeicher 330 kann z. B. zumindest eine von verschiedenen flüchtigen Speichern beinhalten, z. B. einen statischen Direktzugriffsspeicher (SRAM), einen DRAM oder dergleichen.
  • In einigen beispielhaften Ausführungsformen kann die Speichervorrichtung 300 ein Universal-Flash-Storage (UFS) sein. In anderen beispielhaften Ausführungsformen kann die Speichervorrichtung 300 ein Festkörperlaufwerk (SSD), eine Multi-Media-Card (MMC) oder eine Embedded-Multi-Media-Card (eMMC) sein. In noch weiteren beispielhaften Ausführungsformen kann die Speichervorrichtung 300 eine von einer Secure-Digital- (SD-) Card, einer Micro-SD-Card, einem Speicherstick, einer Chipkarte, einer Universal-Serial-Bus- (USB-) Card, einer Smart-Card, einer Compact-Flash- (CF-) Card oder dergleichen sein.
  • In einigen beispielhaften Ausführungsformen kann die Speichervorrichtung 300 mit der Hostvorrichtung 200 über eine blockweise zugreifbare Schnittstelle verbunden sein, die z. B. einen UFS, eine eMMC, einen Serial-Advanced-Technology-Attachment-(SATA-) Bus, einen Nonvolatile-Memory-Express- (NVMe-) Bus, einen Serial-Attached-SCSI- (SAS-) Bus oder dergleichen beinhalten kann. Die Speichervorrichtung 300 kann einen blockweise zugreifbaren Adressraum verwenden, der einer Zugriffsgröße der Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c entspricht, um die blockweise zugreifbare Schnittstelle der Hostvorrichtung 200 bereitzustellen, so dass der Zugriff durch Einheiten von einem Speicherblock in Bezug auf Daten ermöglicht wird, die in der Mehrzahl von nichtflüchtigen Speichern 320a, 320b und 320c gespeichert sind.
  • In einigen beispielhaften Ausführungsformen kann das Speichersystem 100 ein beliebiges Rechensystem sein, wie z. B. ein Personal-Computer (PC), ein Server-Computer, ein Datencenter, eine Arbeitsstation, ein digitales Fernsehen, eine Set-Top-Box, ein Navigationssystem etc. In anderen beispielhaften Ausführungsformen kann das Speichersystem 100 ein beliebiges mobiles System sein, wie z. B. ein Mobiltelephon, ein Smartphone, ein Tablet-Computer, ein Laptop-Computer, ein Personal-Digital-Assistant (PDA), ein Portable-Multimedia-Player (PMP), eine Digitalkamera, tragbare Spielekonsole, ein Musikwiedergabegerät, ein Camcoder, ein Videowiedergabegerät, eine Navigationsvorrichtung, eine tragbare Vorrichtung, eine Internet-der-Dinge- (IoT-) Vorrichtung, eine Internet-of-Everything- (IoE-) Vorrichtung, ein E-Book-Reader, eine Virtual-Reality- (VR-) Vorrichtung, eine Augmented-Reality- (AR-) bzw. Erweiterte-Realitätsvorrichtung, eine Robotervorrichtung, eine Drohne etc.
  • 3 ist ein Diagramm zur Beschreibung eines Betriebs eines Speichersystems gemäß beispielhaften Ausführungsformen. 3 ist eine abstrakte Darstellung einer hierarchischen Softwarestruktur der Hostvorrichtung 200 und der Speichervorrichtung 300 in 2.
  • Bezugnehmend auf 3 kann die Hostvorrichtung 200 einen Vorrichtungstreiber 251, einen Zeitinformations- (TI-) Generator 252, einen Befehlsgenerator 253, einen Antwortparser 254, einen Datenübertragungs-Verwalter 256, eine Verknüpfungsschicht 257 und eine physikalische Schicht (PHY) 258 beinhalten.
  • Der Vorrichtungstreiber 251 kann alle Betriebsabläufe der Hostvorrichtung 200 zur Steuerung der Speichervorrichtung 300 steuern. Der TI-Generator 252 kann die Hostzeitinformationen von der Hostvorrichtung 200 erzeugen. In einigen beispielhaften Ausfiihrungsformen kann der TI-Generator 252 den Echtzeittakt (RTC) als die Hostzeitinformationen erzeugen. Der Befehlsgenerator 253 kann Befehle erzeugen, die an die Speichervorrichtung 300 übertragen werden sollen. Der Antwortparser 254 kann von der Speichervorrichtung 300 empfangene Antworten parsen oder dekodieren. Der Datenübertragungsverwalter 256 kann Datenpakete erzeugen, die an die Speichervorrichtung 300 übertragen werden sollen. Die Verknüpfungsschicht 257 kann einen Datenfluss an die PHY 258 steuern und eine Korrektur von Datenübertragungsfehlern durchführen. Die PHY 258 kann eine physikalische Datenkommunikation mit der Speichervorrichtung 300 verwalten.
  • Die Hostvorrichtung 200 kann zudem eine Anwendung und ein Dateisystem beinhalten. Die Anwendung kann ein Anwendungssoftwareprogramm sein, das auf einem Betriebssystem ausgeführt wird. Die Anwendung ist z. B. so programmiert worden, dass sie beim Erzeugen, Kopieren und Löschen einer Datei behilflich ist. Die Anwendung kann z. B. verschiedene Dienste, wie z. B. eine Videoanwendung, eine Spieleanwendung, eine Web-Browser-Anwendung etc., bereitstellen. Das Dateisystem kann durch die Hostvorrichtung 200 verwendete Dateien verwalten. Das Dateisystem kann z. B. Dateinamen, -erweiterungen, Dateiattribute, Dateigrößen, Cluster-Informationen etc. von Dateien verwalten, auf die durch Anforderungen von der Hostvorrichtung 200 oder durch die Hostvorrichtung 200 ausgeführte Anwendungen zugegriffen wird. Das Dateisystem kann Daten auf einer Dateibasis erzeugen, löschen und verwalten. Das Dateisystem kann z. B. ein flash-freundliches Dateisystem (F2FS) sein.
  • Die Anwendung, das Dateisystem etc. können als „High-Level“ bezeichnet werden, und der Datenübertragungsverwalter 256, die Verknüpfungsschicht 257, die PHY 258 etc. können als „Low-Level“ bezeichnet werden.
  • Die Speichervorrichtung 300 kann einen Vorrichtungstreiber 351, einen Zeitinformations- (TI-) Verwalter 352, einen Antwortgenerator 353, einen Befehlsparser 354, einen Datenübertragungsverwalter 356, eine Verknüpfungsschicht 357 und eine physikalische Schicht (PHY) 358 beinhalten.
  • Der Vorrichtungstreiber 351 kann einen Gesamtbetriebsablauf der Speichervorrichtung 300 steuern. Der TI-Verwalter 352 kann die Speicherzeitinformationen der Speichervorrichtung 300 basierend auf den von der Hostvorrichtung 200 bereitgestellten Hostzeitinformationen verwalten. Der Antwortgenerator 353 kann Antworten erzeugen, die an die Hostvorrichtung 200 übertragen werden sollen. Der Befehlsparser 354 kann von der Hostvorrichtung 200 empfangene Befehle parsen oder dekodieren. Der Datenübertragungsverwalter 356 kann an die Hostvorrichtung 200 zu übertragende Datenpakete erzeugen. Die Verknüpfungsschicht 357 kann einen Datenfluss an die PHY 358 steuern und die Korrektur von Datenübertragungsfehlern durchführen. Die PHY 358 kann eine physikalische Datenkommunikation mit der Hostvorrichtung 200 verwalten.
  • Die Speichervorrichtung 300 kann zudem eine Flash-Translation-Layer (FTL) beinhalten. Die Flash-Translation-Layer kann verschiedene Funktionen durchführen, wie z. B. eine Adressabbildungsoperation, eine Wear-Leveling-Operation, eine Garbage-Collection-Operation oder dergleichen. Die Address-Mapping-Operation kann eine Operation zum Umwandeln einer logischen Adresse, die von der Hostvorrichtung 200 empfangen wird, in eine physikalische Adresse sein, die zum tatsächlichen Speichern von Daten in einem nichtflüchtigen Speicher (z. B. den nichtflüchtigen Speichern 320a, 320b und 320c in 2) verwendet wird. Die Wear-Leveling-Operation kann eine Technik zum Verhindern einer übermäßigen Verschlechterung eines spezifischen Speicherblocks dadurch sein, dass Blöcke des nichtflüchtigen Speichers einheitlich verwendet werden können. Als ein Beispiel kann die Wear-Leveling-Operation unter Verwendung einer Firmware-Technik implementiert sein, die Löschzählwerte von physikalischen Speicherblöcken ausgleicht. Die Garbage-Collection-Operation kann eine Technik zum Sicherstellen einer nutzbaren Kapazität in dem nichtflüchtigen Speicher sein, indem ein existierender Speicherblock gelöscht wird, nachdem gültige Daten des existierenden Speicherblocks auf einen neuen Speicherblock kopiert worden sind.
  • In einigen beispielhaften Ausführungsformen können die Verknüpfungsschicht 257 der Hostvorrichtung 200 und die Verknüpfungsschicht 357 der Speichervorrichtung 300 gemäß einer UniPro-Spezifikation implementiert sein, die durch eine Mobile-Industry-Processor-Interface (MIPI) freigegeben wird. In diesem Fall kann die Verknüpfungsschicht 257 ein Register HREG beinhalten, um die UniPro-Attribute der Hostvorrichtung 200 zu speichern, wobei die Verknüpfungsschicht 357 ein Register SREG beinhalten kann, um die UniPro-Attribute der Speichervorrichtung 300 zu speichern.
  • 4 ist ein Blockdiagramm, das einen Speicher-Controller darstellt, der in einem Speichersystem gemäß beispielhaften Ausführungsformen enthalten ist.
  • Bezugnehmend auf 4 kann ein Speicher-Controller 400 einen Prozessor 410, einen Speicher 420, einen Zeitinformations- (TI-) Verwalter 430, eine Hostschnittstelle 440, eine Error-Correction-Code- (ECC-) Engine 450, eine Speicherschnittstelle 460 und eine Advanced-Encryption-Standard- (AES-) Engine 470 beinhalten. Der Speicher-Controller 400 kann z. B. dem Speicher-Controller 310 in 2 entsprechen.
  • Der Prozessor 410 kann einen Betrieb des Speicher-Controllers 400 in Reaktion auf einen Befehl steuern, der über die Hostschnittstelle 440 von einer Hostvorrichtung empfangen wird (z. B. die Hostvorrichtung 200 in 2). Der Prozessor 410 kann z. B. einen Betrieb einer Speichervorrichtung (z. B. der Speichervorrichtung 300 von 2) steuern und kann jeweilige Komponenten durch Verwenden einer Firmware zum Betreiben der Speichervorrichtung steuern.
  • Der Speicher 420 kann Anweisungen und Daten speichern, die durch den Prozessor 410 ausgeführt und verarbeitet werden. Der Speicher 420 kann z. B. mit einem flüchtigen Speicher implementiert sein, wie z. B. einem DRAM, einem SRAM, einem Cache-Speicher oder dergleichen.
  • Der TI-Verwalter 430, der das Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen durchführt, kann das Zeitsynchronisierungsintervall bestimmen, in welchem die Hostzeitinformationen von der Hostvorrichtung 200 durch die Speichervorrichtung 300 angefordert werden, und die Speicherzeitinformationen von der Speichervorrichtung 300 mit den Hostzeitinformationen synchronisieren, die von der Hostvorrichtung 200 bereitgestellt werden. Der Zeitinformationsverwalter 430 kann die von der Hostvorrichtung 200 bereitgestellten Hostzeitinformationen basierend auf der lokalen Zeit kompensieren, die von einem eingebetteten Zeitgeber 432 bereitgestellt wird.
  • Die ECC-Engine 450 für eine Fehlerkorrektur kann eine kodierte Modulation unter Verwendung eines Bose-Chaudhuri-Hocquenghem (BCH-) Codes, eines Low-Density-Parity-Check- (LDPD-) Codes, eines Turbo-Codes, eines Reed-Solomon-Codes, eines Faltungscodes, eines Recursive-Systematic-Codes (RSC), einer Trellis-codierten Modulation (TCM), einer blockkodierten Modulation (BCM) etc. durchführen, oder sie kann eine ECC-Kodierung und eine ECC-Dekodierung unter Verwendung der vorstehend beschriebenen Codes oder anderer Fehlerkorrekturcodes durchführen.
  • Die Hostschnittstelle 440 kann physikalische Verbindungen zwischen der Hostvorrichtung und der Speichervorrichtung bereitstellen. Die Hostschnittstelle 440 kann eine Schnittstelle bereitstellen, die einem Busformat der Hostvorrichtung zur Kommunikation zwischen der Hostvorrichtung und der Speichervorrichtung entspricht. In einigen beispielhaften Ausführungsformen kann das Busformat der Hostvorrichtung eine kleine Computersystemschnittstelle (SCSI) oder eine Serial-Attached-SCSI (SAS-) Schnittstelle sein. In anderen beispielhaften Ausführungsformen kann das Busformat der Hostvorrichtung ein USB-, ein Peripheral-Component-Interconnect- (PCI-) Express- (PCIe), ein Advanced-Technology-Attachment- (ATA), ein Parallel-ATA- (PATA-), ein SATA-, ein Nonvolatile-Memory- (NVM-) Express- (NVMe-) etc. Format sein.
  • Die Speicherschnittstelle 460 kann Daten mit einem nichtflüchtigen Speicher (z. B. den nichtflüchtigen Speichern 320a, 320b und 320c in 2) austauschen. Die Speicherschnittstelle 460 kann Daten an den nichtflüchtigen Speicher übertragen oder kann Daten empfangen, die von dem nichtflüchtigen Speicher empfangen werden. In einigen beispielhaften Ausführungsformen kann die Speicherschnittstelle 460 mit dem nichtflüchtigen Speicher über einen Kanal verbunden sein. In anderen beispielhaften Ausführungsformen kann die Speicherschnittstelle 460 mit dem nichtflüchtigen Speicher über zwei oder mehr Kanäle verbunden sein. Die Speicherschnittstelle 460 kann z. B. so konfiguriert sein, dass sie mit einem Standardprotokoll, wie z. B. Toggle oder einer Open-NAND-Flash-Interface (ONFI), übereinstimmt.
  • Die AES-Engine 470 kann zumindest eine von einer Verschlüsselungsoperation und einer Entschlüsselungsoperation an einer Dateneingabe in den Speicher-Controller 400 unter Verwendung eines symmetrischen Schlüsselalgorithmus durchführen. Die AES-Engine 470 kann ein Verschlüsselungsmodul und ein Entschlüsselungsmodul beinhalten. Das Verschlüsselungsmodul und das Entschlüsselungsmodul können z. B. als separate Module implementiert sein. Als ein weiteres Beispiel kann ein Modul, das zum Durchführen von sowohl einer Verschlüsselungs- als auch einer Entschlüsselungsoperation fähig ist, in der AES-Engine 470 implementiert sein.
  • 5 ist ein Blockdiagram, das ein Beispiel für eine in einer Speichervorrichtung enthaltene nichtflüchtige Speichervorrichtung gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 5 beinhaltet ein nichtflüchtiger Speicher 500 eine Speicherzellenanordnung 510, einen Adressdekodierer 520, eine Seitenpufferspeicherschaltung 530, eine Daten-Eingabe/Ausgabe-Schaltung 540, einen Spannungsgenerator 550 und eine Steuerschaltung 560.
  • Die Speicherzellenanordnung 510 ist mit dem Adressdekodierer 520 über eine Mehrzahl von String-Auswahlleitungen SSL, eine Mehrzahl von Wortleitungen WL und eine Mehrzahl von Masse-Auswahlleitungen GSL verbunden. Die Speicherzellenanordnung 510 ist ferner mit der Seitenpufferspeicherschaltung 530 über eine Mehrzahl von Bitleitungen BL verbunden. Die Speicherzellenanordnung 510 kann eine Mehrzahl von Speicherzellen (z. B. eine Mehrzahl von nichtflüchtigen Speicherzellen) beinhalten, die mit der Mehrzahl von Wortleitungen WL und der Mehrzahl von Bitleitungen BL verbunden sind. Die Speicherzellenanordnung 510 kann in eine Mehrzahl von Speicherblöcken BLK1, BLK2, ..., BLKz unterteilt sein, von denen ein jeder Speicherzellen enthält. Darüber hinaus kann jeder von der Mehrzahl von Speicherblöcken BLK1, BLK2, ..., BLKz in eine Mehrzahl von Seiten unterteilt sein.
  • In einigen beispielhaften Ausführungsformen kann die Mehrzahl von Speicherzellen, die in der Speicherzellenanordnung 510 enthalten sind, in einer zweidimensionalen (2D-) Anordnungsstruktur oder einer vertikalen dreidimensionalen (3D-) Anordnungsstruktur angeordnet sein. Die Speicherzellenanordnung der vertikalen 3D-Anordnungsstruktur wird nachstehend unter Bezugnahme auf 24 beschrieben.
  • Die Steuerschaltung 560 empfängt einen Befehl CMD und eine Adresse ADDR von außerhalb (z. B. von dem Speicher-Controller 310 in 2) und steuert Lösch-, Programmier- und Leseoperationen des nichtflüchtigen Speichers 500 basierend auf dem Befehl CMD und der Adresse ADDR. Eine Löschoperation kann eine Durchführung einer Sequenz von Löschschleifen beinhalten, wobei eine Programmieroperation eine Durchführung einer Sequenz von Programmierschleifen beinhalten kann. Jede Programmierschleife kann eine Programmieroperation und eine Programmierverifikationsoperation beinhalten. Jede Löschschleife kann eine Löschoperation und eine Löschungsverifikationsoperation beinhalten. Die Leseoperation kann eine normale Leseoperation und eine Datenwiederherstellungs-Leseoperation beinhalten.
  • Die Steuerschaltung 560 kann z. B. Steuersignale CON erzeugen, die zum Steuern des Spannungsgenerators 550 verwendet werden, und kann ein Steuersignal PBC zum Steuern der Seitenpufferspeicherschaltung 530 basierend auf dem Befehl CMD erzeugen, und kann eine Zeilenadresse R_ADDR und eine Spaltenadresse C_ADDR basierend auf der Adresse ADDR erzeugen. Die Steuerschaltung 560 kann dem Adressdekodierer 520 die Zeilenadresse R_ADDR bereitstellen und kann der Daten-Eingabe/Ausgabe-Schaltung 540 die Spaltenadresse C_ADDR bereitstellen.
  • Der Adressdekodierer 520 kann mit der Speicherzellenanordnung 510 über die Mehrzahl von String-Auswahlleitungen SSL, die Mehrzahl von Wortleitungen WL und die Mehrzahl von Masse-Auswahlleitungen GSL verbunden sein.
  • In den Daten-Lösch/Schreib/Lese-Operationen kann der Adressdekodierer 520 z. B. zumindest eine von der Mehrzahl von Wortleitungen WL als eine ausgewählte Wortleitung bestimmen und kann die verbliebenen Wortleitungen, mit Ausnahme der ausgewählten Wortleitung, als unausgewählte Wortleitungen basierend auf der Zeilenadresse R_ADDR bestimmen.
  • Darüber hinaus kann in den Daten-Lösch/Schreib/Lese-Operationen der Adressdekodierer 520 zumindest eine von der Mehrzahl von String-Auswahlleitungen SSL als eine ausgewählte String-Auswahlleitung bestimmen und kann die verbliebenen String-Auswahlleitungen, mit Ausnahme der ausgewählten String-Auswahlleitung, als unausgewählte String-Auswahlleitungen basierend auf der Zeilen-Adresse R_ADDR bestimmen.
  • Ferner kann in den Daten-Lösch/Schreib/Lese-Operationen der Adressdekodierer 520 zumindest eine von der Mehrzahl von Masse-Auswahlleitungen GSL als eine ausgewählte Masse-Auswahlleitung bestimmen und kann die verbliebenen Masse-Auswahlleitungen, mit Ausnahme der ausgewählten Masse-Auswahlleitung, als unausgewählte Masse-Auswahlleitungen basierend auf der Zeilenadresse R_ADDR bestimmen.
  • Der Spannungsgenerator 550 kann Spannungen VS, die für eine Operation des nichtflüchtigen Speichers 500 erforderlich sind, basierend auf einer Leistung PWR und den Steuersignalen CON erzeugen. Die Spannungen VS können an die Mehrzahl von String-Auswahlleitungen SSL, die Mehrzahl von Wortleitungen WL und die Mehrzahl von Masse-Auswahlleitungen GSL über den Adressdekodierer 520 angelegt werden. Darüber hinaus kann der Spannungsgenerator 550 eine Löschspannung, die für die Datenlöschoperation erforderlich ist, basierend auf der Leistung PWR und den Steuersignalen CON erzeugen. Die Löschspannung kann an die Speicherzellenanordnung 510 direkt oder über die Bitleitung BL angelegt werden.
  • Während der Löschoperation kann z. B. der Spannungsgenerator 550 die Löschspannung an eine gemeinsame Source-Leitung und/oder die Bitleitung BL von einem Speicherblock (z. B. einem ausgewählten Speicherblock) anlegen und kann eine Löscherlaubnisspannung (z. B. eine Massespannung) an alle Wortleitungen des Speicherblocks oder einen Abschnitt der Wortleitungen über den Adressdekodierer 520 anlegen. Darüber hinaus kann während der Löschverifikationsoperation der Spannungsgenerator 550 eine Löschverifikationsspannung an alle Wortleitungen des Speicherblocks gleichzeitig oder nacheinander aufeinanderfolgend an die Wortleitungen anlegen.
  • Während der Programmieroperation kann der Spannungsgenerator 550 z. B. eine Programmierspannung an die ausgewählte Wortleitung anlegen und kann eine Programmierdurchlassspannung an die unausgewählten Wortleitungen über den Adressdekodierer 520 anlegen. Darüber hinaus kann der Spannungsgenerator 550 während der Programmierverifikationsoperation eine Programmierverifikationsspannung an die ausgewählte Wortleitung anlegen und kann eine Verifikationsdurchlassspannung an die unausgewählten Wortleitungen über den Adressdekodierer 520 anlegen.
  • Darüber hinaus kann der Spannungsgenerator 550 während der normalen Leseoperation eine Lesespannung an die ausgewählte Wortleitung anlegen und kann eine Lesedurchlassspannung an die unausgewählten Wortleitungen über den Adressdekodierer 520 anlegen. Während der Datenwiederherstellungs-Leseoperation kann der Spannungsgenerator 550 die Lesespannung an eine Wortleitung benachbart zu der ausgewählten Wortleitung anlegen und kann eine Wiederherstellungs-Lesespannung an die ausgewählte Wortleitung über den Adressdekodierer 520 anlegen.
  • Die Seitenpufferspeicherschaltung 530 kann mit der Speicherzellenanordnung 510 über die Mehrzahl von Bitleitungen BL verbunden sein. Die Seitenpufferspeicherschaltung 530 kann eine Mehrzahl von Seitenpufferspeichern beinhalten. In einigen beispielhaften Ausführungsformen kann jeder Seitenpufferspeicher mit einer Bitleitung verbunden sein. In anderen beispielhaften Ausführungsformen kann jeder Seitenpufferspeicher mit zwei oder mehr Bitleitungen verbunden sein.
  • Die Seitenpufferspeicherschaltung 530 kann Daten DAT speichern, die in die Speicherzellenanordnung 510 programmiert werden sollen, oder sie kann Daten DAT lesen, die von der Speicherzellenanordnung 510 erfasst (d. h. gelesen) werden sollen. Anders ausgedrückt kann die Seitenpufferspeicherschaltung 530 als ein Schreibtreiber oder ein Leseverstärker gemäß einem Betriebsmodus des nichtflüchtigen Speichers 500 arbeiten.
  • Die Daten-Eingabe/Ausgabe-Schaltung 540 kann mit der Seitenpufferspeicherschaltung 530 über Datenleitungen DL verbunden sein. Die Daten-Eingabe/Ausgabe-Schaltung 540 die Daten DAT von außerhalb des nichtflüchtigen Speichers 500 der Speicherzellenanordnung 510 über die Seitenpufferspeicherschaltung 530 bereitstellen, oder sie kann die Daten DAT von der Speicherzellenanordnung 510 nach außerhalb des nichtflüchtigen Speichers 500 basierend auf der Spaltenadresse C_ADDR bereitstellen.
  • Auch wenn der nichtflüchtige Speicher basierend auf einem NAND-Flash-Memory beschrieben ist, sind beispielhaften Ausführungsformen nicht darauf beschränkt, wobei der nichtflüchtige Speicher ein beliebiger nichtflüchtiger Speicher sein kann, z. B. ein Phasenänderungs-Direktzugriffsspeicher (PRAM), ein resistiver Direktzugriffsspeicher (RRAM), ein Nano-Floating-Gate-Memory (NFGM), ein Polymer-Direktzugriffsspeicher (PoRAM), ein magnetischer Direktzugriffsspeicher (MRAM), ein ferroelektrischer Direktzugriffsspeicher (FRAM), ein Thyristor- Direktzugriffsspeicher (TRAM) oder dergleichen.
  • 6 ist ein Blockdiagramm, das ein eine nichtflüchtige Speichervorrichtung enthaltendes Speichersystem gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 6 kann ein Speichersystem 600 eine Speichervorrichtung 610 und einen Speicher-Controller 620 beinhalten. Das Speichersystem 600 kann eine Mehrzahl von Kanälen CH1, CH2, ..., CHm unterstützen, wobei die Speichervorrichtung 610 mit dem Speicher-Controller 620 durch die Mehrzahl von Kanälen CH1 bis CHm verbunden sein kann. Das Speichersystem 600 kann z. B. als eine Speichervorrichtung, wie z. B. ein Universal-Flash-Storage (UFS), ein Festkörperlaufwerk (SSD) oder dergleichen, implementiert sein.
  • Die Speichervorrichtung 610 kann eine Mehrzahl von nichtflüchtigen Speichern NVM11, NVM12, ..., NVM1n, NVM21, NVM22, ..., NVM2n, NVMm1, NVMm2, ..., NVMmn beinhalten. Die nichtflüchtigen Speicher NVM11 bis NVMmn können beispielsweise den nichtflüchtigen Speichern 320a, 320b und 320c in 2 entsprechen. Jeder von den nichtflüchtigen Speichern NVM11 bis NVMmn kann mit einem von der Mehrzahl von Kanälen CH1 bis CHm durch einen dementsprechenden Weg verbunden sein. Die nichtflüchtigen Speicher NVM11 bis NVM1n können z. B. mit dem ersten Kanal CH1 über Wege W11, W12, ..., W1n verbunden sein, die nichtflüchtigen Speicher NVM21 bis NVM2n können mit dem zweiten Kanal CH2 über Wege W21, W22, ..., W2n verbunden sein, und die nichtflüchtigen Speicher NVMm1 bis NVMmn können mit dem m. Kanal CHm über Wege Wm1, Wm2, ..., Wmn verbunden sein. In einigen beispielhaften Ausführungsformen kann jeder von den nichtflüchtigen Speichem NVM11 bis NMVmn als eine Speichereinheit implementiert sein, die gemäß einem individuellen Befehl von dem Speicher-Controller 620 arbeiten kann. Jeder von den nichtflüchtigen Speichern NVM11 bis NVMmn kann als ein Chipelement oder ein Chip implementiert sein, wobei jedoch beispielhafte Ausführungsformen nicht darauf beschränkt sind.
  • Der Speicher-Controller 620 kann Signale an die und von der Speichervorrichtung 610 durch die Mehrzahl von Kanälen CH1 bis CHm übertragen und empfangen. Der Speicher-Controller 620 kann z. B. dem Speicher-Controller 310 in 2 entsprechen. Der Speicher-Controller 620 kann z. B. Befehle CMDa, CMDb, ..., CMDm, Adressen ADDRa, ADDRb, ..., ADDRm und Daten DATAa, DATAb, ... DATAm an die Speichervorrichtung 610 durch die Kanäle CH1 bis CHm übertragen, oder er kann die Daten DATAa bis DATAm von der Speichervorrichtung 610 durch die Kanäle CH1 bis CHm empfangen.
  • Der Speicher-Controller 620 kann einen von den nichtflüchtigen Speichem NVM11 bis NVMmn, der mit einem jeden von den Kanälen CH1 bis CHm verbunden ist, unter Verwendung eines entsprechenden von den Kanälen CH1 bis CHm auswählen und kann Signale an den ausgewählten nichtflüchtigen Speicher übertragen und von diesem empfangen. Der Speicher-Controller 620 kann den nichtflüchtigen Speicher NVM11 aus den nichtflüchtigen Speichern NVM11 bis NVM In auswählen, welche mit dem ersten Kanal CH1 verbunden sind. Der Speicher-Controller 620 kann den Befehl CMDa, die Adresse ADDRa und die Daten DATAa an den ausgewählten nichtflüchtigen Speicher NVM11 durch den ersten Kanal CH1 übertragen, oder er kann die Daten DATAa von dem ausgewählten nichtflüchtigen Speicher NVM11 durch den ersten Kanal CH1 empfangen.
  • Der Speicher-Controller 620 kann Signale an die und von der Speichervorrichtung 610 durch unterschiedliche Kanäle parallel übertragen und empfangen. Der Speicher-Controller 620 kann z. B. den Befehl CMDb an die Speichervorrichtung 610 durch den zweiten Kanal CH2 übertragen, während der Befehl CMDa an die Speichervorrichtung 610 durch den ersten Kanal CH1 übertragen wird. Der Speicher-Controller 620 kann z. B. die Daten DATAb von der Speichervorrichtung 610 durch den zweiten Kanal CH2 empfangen, während die Daten DATAa von der Speichervorrichtung 610 durch den ersten Kanal CH1 empfangen werden.
  • Der Speicher-Controller 620 kann den Gesamtbetriebsablauf der Speichervorrichtung 610 steuern. Der Speicher-Controller 620 kann ein Signal an die Kanäle CH1 bis CHm übertragen und kann jeden von den nichtflüchtigen Speichern NVM11 bis NVMmn steuern, die mit den Kanälen CH1 bis CHm verbunden sind. Der Speicher-Controller 620 kann z. B. den Befehl CMDa und die Adresse ADDRa an den ersten Kanal CH1 übertragen und kann einen ausgewählten von den nichtflüchtigen Speichern NVM11 bis NVM1n steuern.
  • Jeder von den nichtflüchtigen Speichern NVM11 bis NVMmn kann unter der Steuerung des Speicher-Controllers 620 arbeiten. Der nichtflüchtige Speicher NVM11 kann z. B. die Daten DATAa basierend auf dem Befehl CMDa, der Adresse ADDR und den Daten DATAa programmieren, welche von dem Speicher-Controller 620 durch den ersten Kanal CH1 bereitgestellt werden. Der nichtflüchtigen Speicher NVM21 kann z. B. die Daten DATAb basierend auf dem Befehl CMDb und der Adresse ADDRb, welche von dem Speicher-Controller 620 durch den zweiten Kanal CH2 bereitgestellt werden, lesen, und er kann die gelesenen Daten DATAb an den Speicher-Controller 620 durch den zweiten Kanal CH2 übertragen.
  • Auch wenn 6 ein Beispiel darstellt, wo die Speichervorrichtung 610 mit dem Speicher-Controller 620 durch m Kanäle kommuniziert und n nichtflüchtige Speicher beinhaltet, welche einem jeden der Kanäle entsprechen, sind beispielhafte Ausführungsformen nicht darauf beschränkt, wobei die Anzahl der Kanäle und die Anzahl der nichtflüchtigen Speicher, die mit einem Kanal verbunden sind, unterschiedlich verändert werden kann.
  • Nachstehend werden beispielhafte Ausführungsformen basierend auf einem Beispiel ausführlich beschrieben, wo die Speichervorrichtung ein UFS ist. Beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt, wobei beispielhafte Ausführungsformen auf verschiedene Speichervorrichtungen, wie z. B. ein SSD, angewendet oder an solchen verwendet werden können.
  • 7 ist ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 2 bis 7 kann eine Speichervorrichtung 300 einen Start des Zeitsynchronisierungsintervalls der Hostvorrichtung 200 melden (S210). Die Hostvorrichtung 200 kann der Speichervorrichtung 300 die Hostzeitinformationen während des Zeitsynchronisierungsintervalls basierend auf der Meldung über den Start des Zeitsynchronisierungsintervalls bereitstellen (S310). Darüber hinaus kann die Speichervorrichtung (300) der Hostvorrichtung ein Ende des Zeitsynchronisierungsintervalls melden (S220). Die Hostvorrichtung 200 kann die Bereitstellung der Hostzeitinformationen basierend auf der Meldung des Endes des Zeitsynchronisierungsintervalls stoppen (S320).
  • In einigen beispielhaften Ausführungsformen, wie sie nachstehend unter Bezugnahme auf 8 bis 19 beschrieben sind, kann das Zeitsynchronisierungsintervall der Hostvorrichtung von der Speichervorrichtung gemeldet werden, und die Hostzeitinformationen können der Speichervorrichtung von der Hostvorrichtung unter Verwendung von Universal-Flash-Storage- (UFS-) Protokollinformationseinheiten (UPIUs) gemäß UFS-Standards bereitgestellt werden.
  • In einigen beispielhaften Ausführungsformen, wie sie nachstehend unter Bezugnahme auf 20 und 21 beschrieben sind, kann das Zeitsynchronisierungsintervall der Hostvorrichtung von der Speichervorrichtung gemeldet werden, und die Hostzeitinformationen können der Speichervorrichtung von der Hostvorrichtung unter Verwendung von UniPro-Attributen von der Hostvorrichtung oder der Speichervorrichtung gemäß UFS-Standards bereitgestellt werden.
  • 8 ist ein Diagramm, das ein Beispiel für eine Sequenz von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • 8 stellt erste bis sechste Anforderungs-UIPIUs REQ1-REQ6 und erste bis sechste Antwort-UPIUs RSP1-RSP6 dar, die zwischen der Hostvorrichtung 200 und der Speichervorrichtung 300 während des Laufzeitintervalls der Speichervorrichtung 300 übertragen werden. Die UPIU gemäß den UFS-Standards wird nachstehend beschrieben.
  • Bezugnehmend auf 8 kann die Hostvorrichtung 200 die erste Anforderungs-UIPIU REQ1 an die Speichervorrichtung 300 übertragen (S11), und die Speichervorrichtung 300 kann die erste Antwort-UPIU RSP1, die der ersten Anforderungs-UPIU REQ1 entspricht, an die Hostvorrichtung 200 übertragen (S21). Ein Synchronisierungseinstellungsbit SSB, das in der ersten Antwort-UPIU RSP1 enthalten ist, kann einen zweiten Wert (z. B. einen Wert von „0“) aufweisen.
  • Die Speichervorrichtung 300 kann einen Start (TSI ENTER) von einem Zeitsynchronisierungsintervall TSI bestimmen, in welchem die Hostzeitinformationen der Hostvorrichtung 200 durch die Speichervorrichtung 300 angefordert werden (S31).
  • Die Hostvorrichtung 200 kann die zweite Anforderungs-UPIU REQ2 an die Speichervorrichtung 300 übertragen (S21), wobei die Speichervorrichtung 300 die zweite Antwort-UPIU RSP2, die der zweiten Anforderungs-UPIU REQ2 entspricht, an die Hostvorrichtung 200 übertragen kann (S22). In diesem Fall kann die Speichervorrichtung 300 das Synchronisierungseinstellungsbit SSB einstellen, das in der zweiten Antwort-UPIU RSP2 enthalten ist, auf einen zweiten Wert (z. B. einen Wert von „1“) einstellen, um den Start des Zeitsynchronisierungsintervalls TSI der Hostvorrichtung 200 zu melden.
  • Die Hostvorrichtung 200 kann die dritte Anforderungs-UPIU REQ3 an die Speichervorrichtung 300 übertragen (S13), wobei die Speichervorrichtung 300 die dritte Antwort-UPIU RSP3, die der dritten Anforderungs-UPIU REQ3 entspricht, an die Hostvorrichtung 200 übertragen kann (S23). In diesem Fall kann die Hostvorrichtung 200 die dritte Anforderungs-UPIU REQ3, die die Hostzeitinformationen TI enthält, basierend auf der Meldung über den Start des Zeitsynchronisierungsintervalls TSI durch die zweite Antwort-UPIU RSP2 übertragen. Die Speichervorrichtung 300 kann das Synchronisierungseinstellungsbit SSB, das in der dritten Antwort-UPIU RSP3 enthalten ist, auf den ersten Wert einstellen, um zu melden, dass das Zeitsynchronisierungsintervall TSI beibehalten wird.
  • Die Hostvorrichtung 200 kann die vierte Anforderungs-UPIU REQ4 an die Speichervorrichtung 300 übertragen (S 14), wobei die Speichervorrichtung 300 die vierte Antwort-UPIU RSP4, die der vierten Anforderungs-UPIU REQ4 entspricht, an die Hostvorrichtung 200 übertragen kann (S24). In diesem Fall kann die Hostvorrichtung 200 die vierte Anforderungs-UPIU REQ4, die die Hostzeitinformationen TI enthält, basierend auf der Meldung der Beibehaltung des Zeitsynchronisierungsintervalls TSI durch die dritte Antwort-UPIU RSP3 übertragen. Die Speichervorrichtung 300 kann das Synchronisierungseinstellungsbit SSB, das in der vierten Antwort-UPIU RSP4 enthalten ist, auf den ersten Wert einstellen, um zu melden, dass das Zeitsynchronisierungsintervall TSI beibehalten wird.
  • Die Speichervorrichtung 300 kann ein Ende (TSI EXIT) des Zeitsynchronisierungsintervalls TSI bestimmen (S32).
  • Die Hostvorrichtung 200 kann die fünfte Anforderungs-UPIU REQ5 an die Speichervorrichtung 300 übertragen (S 15), wobei die Speichervorrichtung 300 die fünfte Antwort-UPIU RSP5, die der fünften Anforderungs-UPIU REQ5 entspricht, an die Hostvorrichtung 200 übertragen kann (S25). In diesem Fall kann die Speichervorrichtung 300 das Synchronisierungseinstellungsbit SSB, das in der fünften Antwort-UPIU RSP5 enthalten ist, auf den ersten Wert einstellen, um der Hostvorrichtung 200 das Ende des Zeitsynchronisierungsintervalls TSI zu melden.
  • Die Hostvorrichtung 200 kann die sechste Anforderungs-UPIU REQ6 an die Speichervorrichtung 300 übertragen (S16), wobei die Speichervorrichtung 300 die sechste Antwort-UPIU RSP6, die der sechsten Anforderungs-UPIU REQ6 entspricht, an die Hostvorrichtung 200 übertragen kann (S26). In diesem Fall kann die Hostvorrichtung 200 die sechste Anforderungs-UPIU REQ6, die die Hostzeitinformationen TI nicht beinhaltet, basierend auf der Meldung über das Ende des Zeitsynchronisierungsintervalls TSI durch die fünfte Antwort-UPIU RSP5 übertragen. Die Speichervorrichtung 300 kann das Synchronisierungseinstellungsbit SSB, das in der vierten Antwort-UPIU RSP4 beinhaltet ist, auf den zweiten Wert einstellen, um zu melden, dass das Zeitsynchronisierungsintervall TSI nicht gestartet wird.
  • Demnach kann die Speichervorrichtung 300 der Hostvorrichtung 200 das Zeitsynchronisierungsintervall TSI über die Startmeldung durch die zweite Antwort-UPIU RSP2 und über die Beendungsmeldung durch die fünfte Antwort-UPIU RSP5 melden. Die Hostvorrichtung 200 kann die Hostzeitinformationen TI nur während des Zeitsynchronisierungsintervalls TSI übertragen, welches durch die Speichervorrichtung 300 bestimmt wird, um den Overhead der Zeitinformationsübertragung zu reduzieren, wobei dadurch das Speichersystem 100, das die Hostvorrichtung 200 und die Speichervorrichtung 300 beinhaltet, verbessert werden kann.
  • Nachstehend werden beispielhafte Ausführungsformen basierend auf dem Speichersystem 100 beschrieben, in welchem die Hostvorrichtung 200 und die Speichervorrichtung 200 miteinander gemäß UFS-Standards kommunizieren. Die UFS-Standards können hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen werden, wobei die Erläuterungen in der vorliegenden Offenbarung durch die UFS-Standards gestützt sein können.
  • 9 ist ein Diagramm, das eine UFS-Protokollinformationseinheit (UPIU) darstellt, die in einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen verwendet wird.
  • 9 stellt ein allgemeines Format der UIPU gemäß UFS-Standards dar. Die UPIU beinhaltet eine Mehrzahl von Feldern, wobei Byte-Zahlen 0~j+3 und die Namen von der Mehrzahl von Feldern in 9 dargestellt sind. Die UPIU kann Felder beinhalten, wie z. B. Transaction Type, Flags, LUN, Task Tag, IID, Command Set Type, Query Function/Task Managment Function, Response, Total EHS Length, Device Information, Data Segment Length, Transaction Specific Fields, Extra Header Segment (EHS)1~Extra Header Segment (EHS)N, Header E2ECRC, Data Segment, Data E2ECRC etc. Die entsprechenden Erläuterungen sind durch die Erläuterungen in den veröffentlichten UFS-Standards austauschbar.
  • Das Zeitsynchronisierungsintervall TSI kann der Hostvorrichtung 200 von der Speichervorrichtung 300 gemeldet werden, wobei die Hostzeitinformationen TI der Speichervorrichtung 300 von der Hostvorrichtung 200 unter Verwendung der in 9 gemäß UFS-Standards dargestellten UPIU bereitgestellt werden können.
  • 10 und 11 sind Diagramme, die ein Beispiel über die Meldung eines Zeitsynchronisierungsintervalls durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen.
  • 10 stellt einen Header-Abschnitt von einer Antwort-UPIU dar, und 11 stellt ein Beispiel für ein Vorrichtungsinformationsfeld FDL1 dar, das in der Antwort-UPIU von 10 enthalten ist, gemäß beispielhaften Ausführungsformen dar.
  • Bezugnehmend auf 10 und 11 wird das erste Bit[0] mit Namen EVENT_ALERT des Vorrichtungsinformationsfelds FLD1 bereits zur Warnung vor einem Ausnahmeereignis von der Speichervorrichtung 300 zur Hostvorrichtung 200 gemäß UFS-Standards verwendet. Wenn das erste Bit B[0] der Wert von „1“ aufweist, kann die Hostvorrichtung 200 eine UPIU an die Speichervorrichtung 300 übertragen, um das durch die Warnung angezeigte Ereignis zu prüfen.
  • Die zweiten bis achten Bits B[1:7] des Vorrichtungsinformationsfelds FLD1 sind reservierte Bits gemäß den UFS-Standards. Gemäß beispielhaften Ausführungsformen kann eines der reservierten Bits als das Synchronisierungseinstellungsbit SSB verwendet werden, um das Zeitsynchronisierungsintervall TSI, wie es unter Bezugnahme auf 8 beschrieben ist, zu melden. 11 stellt eine beispielhafte Ausführungsform dar, in welcher das zweite Bit B[1] mit Namen TIME_REQUEST als das Synchronisierungseinstellungsbit SSB verwendet wird. Der erste Wert (z. B. der Wert von „1“) des zweiten Bits B[1] kann den Start des Zeitsynchronisierungsintervalls TSI anzeigen, und der zweite Wert (z. B. der Wert von „0“) kann das Ende des Zeitsynchronisierungsintervalls TSI anzeigen.
  • Wie unter Bezugnahme auf 8 bis 11 beschrieben, kann der Start des Zeitsynchronisierungsintervalls TSI der Hostvorrichtung 200 von der Speichervorrichtung 300 durch Einstellen des Synchronisierungseinstellungsbit SSB auf den Wert gemeldet werden, wobei das Synchronisierungseinstellungsbit SSB in dem Vorrichtungsinformationsfeld der Antwort-UPIU enthalten sein kann, die von der Speichervorrichtung 300 an die Hostvorrichtung 200 übertragen wird. Darüber hinaus kann das Ende des Zeitsynchronisierungsintervalls TSI der Hostvorrichtung 200 von der Speichervorrichtung 300 durch Einstellen des Synchronisierungseinstellungsbits SSB auf den zweiten Wert gemeldet werden.
  • 12, 13A und 13B sind Diagramme, die ein Beispiel zur Bereitstellung von Zeitinformationen durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen. 12, 13A und 13B stellt eine beispielhafte Ausführungsform dar, in der die Hostzeitinformationen TI der Speichervorrichtung 300 von der Hostvorrichtung 200 unter Verwendung einer Befehls-UPIU bereitgestellt werden, bei der es sich um eine Anforderungs-UPIU handelt. Gemäß beispielhaften Ausführungsformen können die Hostzeitinformationen TI unter Verwendung einer beliebigen Anforderungs-UPIU gemäß den UFS-Standards bereitgestellt werden. Die Hostzeitinformationen TI können z. B. unter Verwendung einer Datenausgabe-UPIU bereitgestellt werden.
  • 12 stellt ein Format der Befehls-UPIU dar, die die Hostzeitinformationen TI nicht beinhaltet. Die Befehls-UPIU in 12 kann z. B. der ersten Anforderungs-UPIU REQ1, der zweiten Anforderungs-UPIU REQ2 und der sechsten Anforderungs-UPIU REQ6 in 8 entsprechen. Wie in 12 dargestellt, kann die Befehls-UPIU ohne die Hostzeitinformationen TI das Extra-Header-Segment (EHS) nicht enthalten, wobei der Wert des Total-EHS-Length-Felds FLD2 auf „00h“ eingestellt werden kann.
  • 13A stellt ein Format der Befehls-UPIU dar, die die Hostzeitinformationen TI beinhaltet. Die Befehls-UPIU in 13A kann z. B. der dritten Anforderungs-UPIU REQ3, der vierten Anforderungs-UPIU REQ4 und der fünften Anforderungs-UPIU REQ5 in 8 entsprechen. Wie in 13A dargestellt, kann die Befehls-UPIU mit den Hostzeitinformationen TI das Extra-Header-Segment FLD3 beinhalten, wobei der Wert des Total-EHS-Length-Felds FLD2 auf einen Wert eingestellt werden kann, der die Länge des Extra-Header-Segments FLD3 anzeigt. 13A stellt ein Beispiel dar, wonach die Länge des Extra-Header-Segments FLD3 8 Bytes beträgt. In diesem Fall kann die Länge durch Einheiten von 4 Bytes eingestellt werden, wobei der Wert des Total-EHS-Length-Feldes FLD2 auf „02h“ eingestellt werden kann, was anzeigt, dass die Hostzeitinformationen TI in dem ersten Extra-Header-Segment EHS1 von vier Bytes und in dem zweiten Extra-Header-Segment EHS2 von vier Bytes enthalten sind.
  • Wie in 13B dargestellt, kann ein Wert (z. B. 45312358...), der die Hostzeitinformationen TI anzeigt, die einer vorbestimmten Zeitauflösung entsprechen, in den Bytes 32:39 des Extra-Header-Segments FLD3 der Anforderungs-UPIU enthalten sein. In anderen Worten können die Hostzeitinformationen TI der Speichervorrichtung 300 von der Hostvorrichtung 200 durch Hinzufügen der Hostzeitinformationen TI der vorbestimmten Zeitauflösung in dem Extra-Header-Segment FLD3 der Anforderungs-UPIU bereitgestellt werden.
  • Demnach können beispielhafte Ausführungsformen den Overhead der Übertragung der Hostzeitinformationen TI weiter reduzieren, indem die Hostzeitinformationen TI unter Verwendung der festgelegten Signale ohne zusätzliche Signale für die Zeitinformationsübertragung übertragen werden.
  • 14 ist ein Flussdiagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 14 kann die Zeitauflösung der Hostzeitinformationen TI, die von der Hostvorrichtung 200 an die Speichervorrichtung 300 übertragen werden sollen, im Voraus eingestellt werden (S500). Die Hostzeitinformationen TI, die der Zeitauflösung entsprechen, können der Speichervorrichtung 300 von der Hostvorrichtung 200 während eines Zeitsynchronisierungsintervalls TSI bereitgestellt werden (S600).
  • In einigen beispielhaften Ausführungsformen, die nachstehend unter Bezugnahme auf 15 bis 19 beschrieben sind, kann die Zeitauflösung unter Verwendung der UPIU gemäß den UPIU-Standards eingestellt werden.
  • In einigen beispielhaften Ausführungsformen, die nachstehend unter Bezugnahme auf 20 und 21 beschrieben sind, kann die Zeitauflösung unter Verwendung der UniPro-Attribute gemäß den UPIU-Standards eingestellt werden.
  • 15 ist ein Diagramm, das ein Beispiel für eine Sequenz eines Zeitsynchronisierungsverfahrens gemäß beispielhaften Ausführungsformen darstellt, und 16A, 16B und 17 sind Diagramme, die ein Beispiel zur Einstellung einer Zeitauflösung durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen.
  • Die Operationen S11, S21, S31, S12, S22, S13 und S23, die während des Laufzeitintervalls durchgeführt werden, sind mit jenen identisch, wie sie unter Bezugnahme auf 8 beschrieben sind, wobei auf eine Wiederholung der entsprechenden Erläuterungen verzichtet wird.
  • 15 stellt eine Abfrage-Anforderungs-UPIU QREQ und eine Abfrage-Antwort-UPIU QRSP dar, die zwischen der Hostvorrichtung 200 und der Speichervorrichtung 300 während des Initialisierungsintervalls oder des Leerlaufintervalls der Speichervorrichtung 300 gemäß den UFS-Standards übertragen werden.
  • Bezugnehmend auf 15 kann die Hostvorrichtung 200 die Abfrage-Anforderungs-UPIU QREQ an die Speichervorrichtung 300 übertragen (S10), wobei die Speichervorrichtung 300 die Abfrage-Antwort-UPIU QRSP, die der Abfrage-Anforderungs-UPIU QREQ entspricht, an die Hostvorrichtung 200 übertragen kann (S20). Die Hostvorrichtung 200 kann eine Zeitauflösung HRSL, die durch die Hostvorrichtung 200 implementiert wird, in der Abfrage-Anforderungs-UPIU QREQ hinzufügen, wobei die Speichervorrichtung 300 eine Zeitauflösung SRSL, die durch die Speichervorrichtung 300 gestützt wird, in der Abfrage-Antwort-UPIU QRSP hinzufügen kann.
  • Demnach kann die Zeitauflösung der Hostzeitinformationen TI unter Verwendung der Abfrage-Anforderungs-UPIU QREQ, die von der Hostvorrichtung 200 an die Speichervorrichtung 300 übertragen wird, eingestellt werden, wobei die Abfrage-Antwort-UPIU QRSP, die von der Speichervorrichtung 300 an die Hostvorrichtung 200 übertragen wird, eingestellt werden kann.
  • 16A stellt ein Format der Abfrage-Anforderungs-UPIU QREQ dar, die von der Hostvorrichtung 200 an die Speichervorrichtung 300 übertragen wird, und 16B stellt ein Format der Abfrage-Antwort-UPIU QRSP dar, die von der Speichervorrichtung 300 an die Hostvorrichtung 200 übertragen wird. 17 stellt ein Beispiel von UFS-Attributen dar, die die Zeitauflösung gemäß beispielhaften Ausführungsformen anzeigen. Die ausführlichen Erläuterungen der Formate der Abfrage-Anforderungs-UPIU QREQ und der Abfrage-Antwort-UPIU QRSP sind mit den Erläuterungen von 9 und der UFS-Standards austauschbar.
  • Die UFS-Attribute, die die Zeitauflösung anzeigen, können unter Verwendung von gemäß den UFS-Standards reservierten Identifikationsnummern IDN definiert sein. Wie in 17 dargestellt, kann z. B. ein Vorrichtungszeit-Auflösungsattribut mit dem Namen bDeviceTimeResolution unter der Identifikationsnummer von „20h“ definiert sein, und ein Hostzeit-Auflösungsattribut mit dem Namen bHostTimeResolution kann unter der Identifikationsnummer von „21h“ definiert sein. Das Vorrichtungszeit-Auflösungsattribut und das Hostzeit-Auflösungsattribut können jeweils eine Größe von einem Byte aufweisen. Das Vorrichtungszeit-Auflösungsattribut kann eine Eigenschaft von Read Only aufweisen, so dass das Vorrichtungszeit-Auflösungsattribut der Hostvorrichtung 200 nur von der Speichervorrichtung 300 bereitgestellt werden kann. Demgegenüber kann das Hostzeit-Auflösungsattribut eine Eigenschaft von Read/Write aufweisen, so dass das Hostzeit-Auflösungsattribut der Speichervorrichtung 300 von der Hostvorrichtung 200, oder der Hostvorrichtung 200 von der Speichervorrichtung 300, bereitgestellt werden kann.
  • Das Vorrichtungszeit-Auflösungsattribut und das Hostzeit-Auflösungsattribut können jeweils Bits bit[0]~bit[3] beinhalten, welche anzeigen, ob verschiedene Zeitauflösungen, wie z. B. eine Nanosekunde (ns), eine Mikrosekunde (us), eine Millisekunde (ms), eine Sekunde (s), etc., aktiviert werden sollen.
  • Demnach können das Vorrichtungszeit-Auflösungsattribut und das Hostzeit-Auflösungsattribut in den Transaction-Specific-Fields der Abfrage-Anforderungs-UPIU QREQ von 16A und der Abfrage-Antwort-UPIU QRSP von 16B gemäß den UFS-Standards enthalten sein und zwischen der Hostvorrichtung 200 und der Speichervorrichtung 300 übertragen werden.
  • 18 ist ein Diagramm, das ein Beispiel für eine Sequenz eines Zeitsynchronisierungsverfahrens gemäß beispielhaften Ausführungsformen darstellt.
  • Die Operationen S11, S21, S31, S12, S22, S13 und 23, die während des Laufzeitintervalls durchgeführt werden, sind, mit Ausnahme der Zeitauflösung, mit jenen, die unter Bezugnahme auf 8 beschrieben sind, identisch, wobei auf eine Wiederholung der Erläuterungen verzichtet wird.
  • Bezugnehmend auf 18 können die zweite Antwort-UPIU RSP2 und die dritte Antwort-UPIU RSP3 die durch die Speichervorrichtung 300 gestützte Zeitauflösung SRSL neben dem vorstehend beschriebenen Synchronisierungseinstellungsbit SSB beinhalten. Die Zeitauflösung kann während des Laufzeitintervalls gemäß beispielhaften Ausführungsformen von 18 und 19 eingestellt werden, wohingegen die Zeitauflösung während des Initialisierungsintervalls oder des Leerlaufintervalls gemäß beispielhaften Ausführungsformen von 15 bis 17 eingestellt wird.
  • 19 ist ein Diagramm, das ein Beispiel zum Einstellen einer Zeitauflösung durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • 19 stellt ein Beispiel für das Vorrichtungsinformationsfeld FLD1, das in der Antwort-UPIU von 10 enthalten ist, gemäß beispielhaften Ausführungsformen dar.
  • Bezugnehmend auf 10 und 19 wird das erste Bit[0] mit Namen EVENT_ALERT des Vorrichtungsinformationsfelds FLD1 bereits zur Warnung vor einem Ausnahmeereignis von der Speichervorrichtung 300 zur Hostvorrichtung 200 gemäß UFS-Standards verwendet. Wenn das erste Bit B[0] den Wert von „1" aufweist, kann die Hostvorrichtung 200 eine UPIU an die Speichervorrichtung 300 übertragen, um das durch die Warnung angezeigte Ereignis zu prüfen.
  • Die zweiten bis achten Bits B[1:7] des Vorrichtungsinformationsfelds FLD1 sind reservierte Bits gemäß den UFS-Standards. Gemäß beispielhaften Ausführungsformen kann eines von den reservierten Bits als das Synchronisierungseinstellungsbit SSB verwendet werden, um das Zeitsynchronisierungsintervall TSI zu melden, wie unter Bezugnahme auf 8 beschrieben ist. Darüber hinaus kann zumindest eines von den reservierten Bits für die Zeitauflösung verwendet werden. 19 stellt eine beispielhafte Ausführungsform dar, in der das zweite Bit B[1] mit Namen TIME_REQUEST als das Synchronisierungseinstellungsbit SSB verwendet wird und die dritten bis sechsten Bits B[2:5] zur Einstellung der Zeitauflösung verwendet werden, wie unter Bezugnahme auf 17 beschrieben ist.
  • 20 und 21 sind Diagramme, die beispielhafte Sequenzen von einem Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellen.
  • 20 und 21 stellen Dienstprimitiven gemäß den UFS-Standards dar, die zwischen der Hostvorrichtung 200 und der Speichervorrichtung 300 während des Verknüpfungsschicht-Leerlaufintervalls übertragen werden.
  • Bezugnehmend auf 20 und 21 können ein Zeitinformations-Konfigurationsattribut TICNF, ein Zeitinformations-Aktivierungsattribut TIEN und ein Zeitinformationsattribut TIVL unter den UniPro-Attributen der Hostvorrichtung 200 oder der Speichervorrichtung 300 gemäß den UFS-Standards eingestellt werden. Die UniPro-Attribute der Hostvorrichtung 200 und der Speichervorrichtung 300 können in den Registern HREG und SREG in 3 gespeichert sein.
  • Das Zeitinformations-Konfigurationsattribut TICNF kann eine Zeitauflösung RSL und eine Aktualisierungszeitspanne UPR der Hostinformationen TI anzeigen, die von der Hostvorrichtung 200 an die Speichervorrichtung 300 übertragen werden. Das Zeitinformations-Aktivierungsattribut TIEN kann das Zeitsynchronisierungsintervall TSI wie oben beschrieben anzeigen. Das Zeitinformationsattribut TIVL kann die Hostzeitinformationen TI anzeigen.
  • 20 stellt ein Beispiel eines Zeitsynchronisierungsverfahrens unter Verwendung der UniPro-Attribute der Hostvorrichtung 200 gemäß beispielhaften Ausführungsformen dar.
  • Unter Bezugnahme auf 20 kann die Speichervorrichtung 300 das Zeitsynchronisierungsintervall TSI bestimmen, in welchem die Hostzeitinformationen TI durch die Speichervorrichtung 300 benötigt werden (S51).
  • Die Speichervorrichtung 300 kann ein erstes Set-Request-Service-Primitiv DME_PEER_SET.req1, das einen Start des Zeitsynchronisierungsintervalls TSI anzeigt, an die Hostvorrichtung 200 übertragen (S52). Das erste Set-Request-Service-Primitiv DME_PEER_SET.req1 kann die Zeitauflösung RSL und die Aktualisierungszeitspanne UPR der Hostzeitinformationen TI und einen ersten Wert ENABLE beinhalten, der die Startmeldung des Zeitsynchronisierungsintervalls TSI anzeigt.
  • Die Hostvorrichtung 200 kann das Zeitinformations-Aktivierungsattribut TIEN auf den ersten Wert ENABLE basierend auf dem ersten Set-Request-Service-Primitiv DME_PEER_SET.req1 einstellen (S53). Darüber hinaus kann die Hostvorrichtung 200 das Zeitinformations-Konfigurationsattribut TICNF mit der Zeitauflösung RSL und der Aktualisierungszeitspanne UPR basierend auf dem ersten Set-Request-Service-Primitiv DME_PEER_SET.req1 einstellen.
  • Die Hostvorrichtung 200 kann Bezug auf die Werte des Zeitinformations-Konfigurationsattributs TICNF nehmen und die Hostzeitinformationen TI in dem Zeitinformationsattribut TIVL speichern. Die Hostvorrichtung 200 kann nur dann Bezug auf die Werte des Zeitinformations-Konfigurationsattributs TICNF nehmen, wenn das Zeitinformations-Aktivierungsattribut den ersten Wert ENABLE aufweist, um die Hostzeitinformationen TI, d. h. den Wert des Zeitinformationsattributs TIVL, durch die Aktualisierungszeitspanne UPR periodisch zu aktualisieren.
  • Die Speichervorrichtung 300 kann ein Get-Request-Service-Primitiv DME_PEER_GET.req, das die Hostzeitinformationen TSI, d. h. den Wert des Zeitinformationsattributs TIVL, anfordert, an die Hostvorrichtung 200 übertragen (S54).
  • Die Hostvorrichtung 200 kann ein Get-Response-Service-Primitiv DME_PEER_GET.cnf, das den Wert des Zeitinformationsattributs TIVL beinhaltet, an die Speichervorrichtung 300 basierend auf dem Get-Request-Service-Primitiv DME_PEER_GET.req übertragen (S55).
  • Die Speichervorrichtung 300 kann ein Ende des Zeitsynchronisierungsintervalls TSI bestimmen (S56).
  • Die Speichervorrichtung 300 kann ein zweites Set-Request-Service-Primitiv DME_PEER_SET.req2, das das Ende des Zeitsynchronisierungsintervalls TSI anzeigt, an die Hostvorrichtung 200 übertragen (S57). Das zweite Set-Request-Service-Primitiv DME_PEER_SET.req2 kann einen zweiten Wert DISABLE beinhalten, der die Beendungsmeldung des Zeitsynchronisierungsintervalls TSI anzeigt.
  • Die Hostvorrichtung 200 kann das Zeitinformations-Aktivierungsattribut TIEN auf den zweiten Wert DISABLE basierend auf dem zweiten Set-Request-Service-Primitiv DME_PEER_SET.req2 einstellen. Die Hostvorrichtung 200 kann eine Aktualisierung der Hostzeitinformationen TI des Zeitinformationsattributs TIVL stoppen, während das Zeitinformations-Aktivierungsattribut TIEN auf den zweiten Wert DISABLE eingestellt wird.
  • 21 stellt ein Beispiel eines Zeitsynchronisierungsverfahrens unter Verwendung der UniPro-Attribute der Speichervorrichtung 300 gemäß beispielhaften Ausführungsformen dar.
  • Bezugnehmend auf 21 kann die Speichervorrichtung 300 das Zeitsynchronisierungsintervall TSI bestimmen, in welchem die Hostzeitinformationen TI durch die Speichervorrichtung 300 benötigt werden (S61).
  • Die Speichervorrichtung 300 kann das Zeitinformations-Aktivierungsattribut TIEN auf den ersten Wert ENABLE einstellen (S62). Darüber hinaus kann die Speichervorrichtung 300 das Zeitinformations-Konfigurationsattribut TICNF mit der Zeitauflösung RSL und der Aktualisierungszeitspanne UPR einstellen,
  • Die Hostvorrichtung 200 kann ein erstes Get-Request-Service-Primitiv DME_PEER_GET.req1, das den Wert des Zeitinformations-Aktivierungsattributs TIEN anfordert, an die Speichervorrichtung 300 übertragen (S63). Darüber hinaus kann die Hostvorrichtung 200 die Werte des Zeitinformations-Konfigurationsattributs TICNF durch das erste Get-Request-Service-Primitiv DME_PEER_Get.req1 anfordern.
  • Die Speichervorrichtung 300 kann ein erstes Get-Response-Service-Primitiv DME_PEER_GET.cnf1, das den ersten Wert ENABLE des Zeitinformations-Aktivierungsattributs TIEN beinhaltet, an die Hostvorrichtung 200 basierend auf dem ersten Get-Request-Service-Primitiv DME_PEER_GET.req1 übertragen (S64). Darüber hinaus kann die Speichervorrichtung 300 die Werte des Zeitinformations-Konfigurationsattributs TICNF, d. h. die Zeitauflösung RSL und die Aktualisierungszeitspanne UPR, durch das erste Get-Response-Service-Primitiv DME_PEER_GET.cnf1 übertragen.
  • Wenn der Wert des Zeitinformations-Aktivierungsattributs TIEN, das in dem ersten Get-Response-Service-Primitiv DME_PEER_GET.cnf1 enthalten ist, der erste Wert ENABLE ist, kann die Hostvorrichtung 200 ein Set-Request-Service-Primitiv DME_PEER_SET.req, das die Hostzeitinformationen TI enthält, an die Speichervorrichtung 300 übertragen (S65).
  • Die Speichervorrichtung 300 kann den Wert des Zeitinformationsattributs TIVL basierend auf den Hostzeitinformationen TI aktualisieren, welche in dem Set-Request-Service-Primitiv DME_PEER_SET.req enthalten sind.
  • Die Operationen S63, S64 und S65 können durch die Aktualisierungszeitspanne UPR während des Zeitsynchronisierungsintervalls TSI periodisch wiederholt werden.
  • Die Speichervorrichtung 300 kann ein Ende des Zeitsynchronisierungsintervalls TSI bestimmen (S66), wobei die Speichervorrichtung 300 das Zeitinformations-Aktivierungsattribut TIEN auf den zweiten Wert DISABLE einstellen kann (S67).
  • Die Hostvorrichtung 200 kann ein zweites Get-Request-Service-Primitiv DME_PEER_GET.req2, das den Wert des Zeitinformations-Aktivierungsattributs TIEN anfordert, an die Speichervorrichtung 300 übertragen (S68). Darüber hinaus kann die Hostvorrichtung 200 die Werte des Zeitinformations-Konfigurationsattributs TICNF durch das zweite Get-Request-Service-Primitiv DME_PEER_GET.req2 anfordern.
  • Die Speichervorrichtung 300 kann ein zweites Get-Response-Service-Primitiv DME_PEER_GET.cnf2, das den zweiten Wert DISABLE des Zeitinformations-Aktivierungsattributs TIEN beinhaltet, an die Hostvorrichtung 200 basierend auf der zweiten Get-Request-Service-Primitiv DME_PEER-GET.req2 übertragen (S69):
    • Wenn der Wert des Zeitinformations-Aktivierungsattributs TIEN, das in dem zweiten Get-Response-Service-Primitiv DME_PEER_GET.cnf2 enthalten ist, der erste Wert ENABLE ist, kann die Hostvorrichtung 200 die Übertragung der Hostzeitinformationen TI stoppen.
  • Demnach kann die Speichervorrichtung 300 das Zeitinformations-Aktivierungsattribut TIEN während des Zeitsynchronisierungsintervalls TSI auf den ersten Wert ENABLE einstellen und während des anderen Intervalls als dem Zeitsynchronisierungsintervalls TSI auf den zweien Wert DISABLE einstellen.
  • 22 ist ein Diagramm, das ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 22 kann ein Einstellen der Synchronisierungsbedingung, die, wie oben beschrieben, eine Synchronisierungsaktivierung, die Zeitauflösung und die Aktualisierungszeitspanne beinhaltet, und eine Übertragung der Hostzeitinformationen TI unter Verwendung verschiedener Kombinationen aus den UPIUs und den UniPro-Attributen durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen, wie sie unter Bezugnahme auf 15 bis 19 beschrieben sind, kann sowohl die Einstellung der Synchronisierungsbedingung als auch die Übertragung der Hostzeitinformationen TI unter Verwendung der UPIUs durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen, wie sie unter Bezugnahme auf 20 und 21 beschrieben sind, kann sowohl die Einstellung der Synchronisierungsbedingung als auch die Übertragung der Hostzeitinformationen TI unter Verwendung der UniPro-Attribute durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen kann die Einstellung der Synchronisierungsbedingung unter Verwendung der UPIUs durchgeführt werden, wobei die Übertragung der Hostzeitinformationen TI unter Verwendung der UniPro-Attribute durchgeführt werden kann.
  • 23 ist ein Diagramm, das ein Beispiel zur Nutzung von Zeitinformationen durch ein Zeitsynchronisierungsverfahren gemäß beispielhaften Ausführungsformen darstellt.
  • 23 stellt ein Beispiel eines Hostsystem-Log, das durch die Hostvorrichtung 200 verwaltet wird, und eines Vorrichtungs-Eingabe/Ausgabe- (I/O-) Log dar, das durch die Speichervorrichtung 300 verwaltet wird.
  • Die Hostvorrichtung 200 kann die Zeit von Operationen oder Ereignissen evt1~evt9 der Hostvorrichtung 200 basierend auf den Hostzeitinformationen TI der Hostvorrichtung 200 verwalten. Basierend auf den synchronisierten Zeitinformationen kann die Speichervorrichtung 300 die Zeitinformationen der Speichervorrichtung 300 mit den von der Hostvorrichtung 200 bereitgestellten Hostzeitinformationen TI synchronisieren und die Zeit und den Status (d. h. Erfolg oder Scheitern) des von der Hostvorrichtung 200 übertragenen Befehls CMD verwalten wird. Bei Bedarf kann die Hostvorrichtung 200 das Vorrichtungs-I/O-Log der Speichervorrichtung 300 abfragen und die exakten Zeitinformationen, z. B. den Zeitpunkt eines aufgetretenen Fehlers, erhalten.
  • Die Speichervorrichtung 300 kann verschiedene Funktionen basierend auf den synchronisierten Zeitinformationen effizient durchführen.
  • In einigen beispielhaften Ausführungsformen kann die Speichervorrichtung 300 beim Implementieren einer On-Board-Debugging-Funktion zum automatischen Speichern und Extrahieren von Informationen von der Speichervorrichtung 300, wenn ein kritischer Fehler aufgetreten ist, diese Informationen synchron mit den Hostzeitinformationen TI speichern.
  • In einigen beispielhaften Ausführungsformen können die synchronisierten Zeitinformationen beim Retention-Monitoring durch Temperaturüberwachung, Schemata, die auf ein Programmier-Lösch-Intervall (EPI) bezogen sind, einen Programmzeitstempel (PTS), etc., welche einer Lebensdauer und Betriebssicherheit einer in der Speichervorrichtung 300 enthaltenen nichtflüchtigen Speichervorrichtung zugeordnet sind, effizient verwendet werden. Darüber hinaus können die synchronisierten Zeitinformationen bei einer Gültigkeitsdauer-Einstellung von Daten, einer Zeiteinstellung von Hintergrundoperationen, einer hostinitiierten Defragmentierung (HID), einer Reinigungsoperation etc., welche der Leistung der in der Speichervorrichtung 300 enthaltenen nichtflüchtigen Speichervorrichtung zugeordnet sind, effizient verwendet werden.
  • In einigen beispielhaften Ausführungsformen können die synchronisierten Zeitinformationen als Eingabewerte des maschinellen Lernens zum Analysieren von Mustern, wie z. B. Scheduling, Drosselung von Turbo-Write, Host-Aware-Performance-Booster etc., verwendet werden.
  • 24 ist ein Schaltplan, der eine Ersatzschaltung von einem Speicherblock darstellt, der in einer nichtflüchtigen Speichervorrichtung enthalten ist.
  • Bezugnehmend auf 24 kann jeder Speicherblock BLKi, der in der Speicherzellenanordnung 510 in 5 enthalten ist, auf einem Substrat in einer dreidimensionalen Struktur (oder einer vertikalen Struktur) ausgebildet sein. Zum Beispiel können NAND-Strings oder Zellenketten, die in dem Speicherblock BLKi enthalten sind, in einer vertikalen Richtung D3 senkrecht zu einer oberen Oberfläche eines Substrats ausgebildet sein. Eine erste Richtung D1 und eine zweite Richtung D2 sind parallel zu der oberen Oberfläche des Substrats.
  • Der Speicherblock BLKi kann NAND-Strings NS11 bis NS33 beinhalten, die zwischen Bitleitungen BL1, BL2 und BL3 und einer gemeinsamen Source-Leitung CSL gekoppelt sind. Jeder von den NAND-Strings NS11 bis NS33 kann einen String-Auswahltransistor SST, Speicherzellen MC1 bis MC8 und einen Masse-Auswahltransistor GST beinhalten. In 24 ist jeder von den NAND-Strings NS11 bis NS33 mit acht Speicherzellen MC1 bis MC8 dargestellt. Ausführungsformen sind jedoch nicht darauf beschränkt, wobei jeder von den NAND-Strings NS11 bis NS33 unterschiedliche Anzahlen von Speicherzellen enthalten kann.
  • Jeder String-Auswahltransistor SST kann mit einer entsprechenden String-Auswahlleitung (einer von SSL1 bis SSL3) verbunden sein. Die Speicherzellen MC1 bis MC8 können jeweils mit entsprechenden Gate-Leitungen GTL1 bis GTL8 verbunden sein. Die Gate-Leitungen GTL1 bis GTL8 können Wortleitungen sein, wobei einige der Gate-Leitungen GTL1 bis GTL8 Dummy-Wortleitungen sein können. Jeder Masse-Auswahltransistor GST kann mit einer entsprechenden Masse-Auswahlleitung (einer von GSL1 bis GSL3) verbunden sein. Jeder String-Auswahltransistor SST kann mit einer entsprechenden Bitleitung (z. B. einer von BL1, BL2 und BL3) verbunden sein, und jeder Auswahltransistor GST kann mit der gemeinsamen Source-Leitung CSL verbunden sein.
  • Wortleitungen (z. B. WL1), die die gleiche Höhe aufweisen, können gemeinsam verbunden sein, wobei die Masse-Auswahlleitungen GSL1 bis GSL3 und die String-Auswahlleitungen SSL1 bis SSL3 getrennt sein können. In 24 ist der Speicherblock BLKi so dargestellt, dass er mit acht Gate-Leitungen GTL1 bis GTL8 und drei Bitleitungen BL1 bis BL3 gekoppelt ist. Beispielhafte Ausführungsformen sind jedoch nicht darauf beschränkt, wobei jeder Speicherblock in der Speicherzellenanordnung 510 mit einer unterschiedlichen Anzahl von Wortleitungen und einer unterschiedlichen Anzahl von Bitleitungen gekoppelt sein kann.
  • 25 ist ein Blockdiagramm, das eine elektronische Vorrichtung gemäß beispielhaften Ausführungsformen darstellt.
  • Bezugnehmend auf 25 kann eine elektronische Vorrichtung 4000 einen Anwendungsprozessor 4100, ein Kommunikationsmodul 4200 (z. B. einen Communicator), ein Anzeige/Berührungsmodul 4300 (z. B. ein Touchpanel), eine Speichervorrichtung 4400 und einen Pufferspeicher-RAM 4500 enthalten. Der Anwendungsprozessor 4100 kann Operationen der elektronischen Vorrichtung 4000 steuern. Das Kommunikationsmodul 4200 kann so implementiert sein, dass es drahtlose oder drahtgebundene Kommunikationen mit einer externen Vorrichtung durchführt. Das Anzeige/Berührungs-Modul 4300 kann so implementiert sein, dass es Daten anzeigt, die durch den Anwendungsprozessor 4100 verarbeitet werden, oder Daten durch ein Berührungspanel empfängt.
  • Die Speichervorrichtung 4400 kann so implementiert sein, dass sie Benutzerdaten speichert. Die Speichervorrichtung 4400 kann ein Festkörperlaufwerk (SSD), eine Embedded-Multimedia-Card (eMMC), ein Universal-Flash-Storage (UFS) etc. sein.
  • Der Pufferspeicher-Ram 4500 kann vorübergehend Daten speichern, die zum Verarbeiten von Operationen der elektronischen Vorrichtung 4000 verwendet werden. Der Pufferspeicher-RAM kann z. B. ein dynamischer Direktzugriffsspeicher (DRAM) sein, wie z. B. ein DDR (Double-Data-Rate-) SDRAM (Synchronous-DRAM), ein GDDR- (Graphics-DDR-) DRAM, ein RDRAM (Rambus-DRAM) etc..
  • Der Anwendungsprozessor 4100 kann einen Zeitinformationsgenerator TIGEN beinhalten, um Zeitinformationen der elektronischen Vorrichtung 4000 zu erzeugen, wobei die Speichervorrichtung 4400 einen Zeitinformationsmanager TIMNG beinhalten kann. Gemäß beispielhaften Ausführungsformen kann der Zeitinformationsmanager TIMNG die Zeitinformationen der Speichervorrichtung 4400 mit den von dem Zeitinformationsgenerator TIGEN des der vorstehend beschriebenen Hostvorrichtung entsprechenden Anwendungsprozessors 4100 bereitgestellten Zeitinformationen synchronisieren.
  • Wie vorstehend beschrieben, können Verfahren und Systeme gemäß beispielhaften Ausführungsformen den Overhead aufgrund der Übertragung der Zeitinformationen reduzieren und die Leistung der Speichervorrichtung und des -systems verbessern, indem die Zeitinformationen der Speichervorrichtung nur während des durch die Speichervorrichtung identifizierten Zeitsynchronisierungsintervalls von der Hostvorrichtung bereitgestellt werden. Darüber hinaus können Verfahren und Systeme gemäß beispielhaften Ausführungsformen den Overhead der Übertragung der Zeitinformationen durch Übertragen der Zeitinformationen unter Verwendung von festgelegten Signalen ohne zusätzliche Signale für die Zeitinformationsübertragung weiter reduzieren.
  • Beispielhafte Ausführungsformen können auf verschiedene elektronische Vorrichtungen und Systeme angewendet werden, die eine Speichervorrichtung enthalten. Beispielhafte Ausführungsformen können z. B. auf Systeme angewendet werden, wie z. B. eine Speicherkarte, ein Festkörperlaufwerk (SSD), eine Embedded-Multimedia-Card (eMMC), einen Universal-Flash-Storage (UFS), ein Mobiltelephon, ein Smartphone, einen Personal-Digital-Assistant (PDA), einen tragbaren Multimedia-Player (PMP), eine Digitalkamera, einen Camcoder, einen Personalcomputer (PC), einen Servercomputer, eine Arbeitsstation, einen Laptop-Computer, ein digitales Fernsehgerät, eine Set-Top-Box, eine tragbare Spielekonsole, ein Navigationssystem, eine tragbare Vorrichtung, eine Internet-der-Dinge- (IoT-) Vorrichtung, eine Internet-of-Everything-(IoE-) Vorrichtung, ein E-Book, eine Virtual-Reality- (VR-) Vorrichtung, eine Augmented-Reality- (AR-) bzw. Erweiterte-Realitätsvorrichtung, ein Serversystem, ein Automotive-Driving-System etc..
  • Zumindest eine/eines der Komponenten, der Elemente, Module oder Einheiten (in diesem Absatz zusammenfassend bezeichnet als „Komponenten“), die durch einen Block in der Zeichnung dargestellt sind, können als unterschiedliche Anzahlen von Hardware-, Software- und/oder Firmware-Strukturen verkörpert sein, die die jeweiligen vorstehend beschriebenen Funktionen gemäß beispielhaften Ausführungsformen ausführen. Diese Komponenten können z. B. den Hostprozessor 210, den Hostspeicher 220, den Speicher-controller 310, die nichtflüchtigen Speicher 320a, 320b und 320b, den Pufferspeicher 330, den Prozessor 410, den Speicher 420, den Zeitinformations- (TI-) Verwalter 430, die Hostschnittstelle 440, die ECC 450, die AES-Engine 470, die Speicherschnittstelle 460, die Speicherzellenanordnung 510, den Adressdekodierer 520, die Seitenpufferspeicherschaltung 530, die Daten-Eingabe/Ausgabe-Schaltung 540, den Spannungsgenerator 550, die Steuerschaltung 560, den Speicher-Controller 620, den Anwendungsprozessor 4100, das Kommunikationsmodul 4200, das Anzeige/Berührungsmodul 4300, die Speichervorrichtung 4400 und den Pufferspeicher-RAM 4500 beinhalten, die in 2, 4-6 und 26 gezeigt sind, sind aber nicht darauf beschränkt. Zumindest eine von diesen Komponenten kann eine direkte Schaltungsstruktur, wie z. B. einen Speicher, einen Prozessor, eine logische Schaltung, eine Nachschlagtabelle etc., verwenden, der die jeweiligen Funktionen durch Steuerungen von einem oder mehreren Mikroprozessoren oder anderen Steuerungsvorrichtungen ausführen kann. Zudem kann zumindest eine von diesen Komponenten durch ein Modul, ein Programm oder einen Teil eines Codes, der eine oder mehrere ausführbare Anweisungen zum Durchführen von spezifizierten logischen Funktionen enthält, speziell verkörpert sein und durch einen oder mehrere Mikroprozessoren oder andere Steuerungsvorrichtungen ausgeführt werden. Zudem kann zumindest eine von diesen Komponenten einen Prozessor, wie z. B. eine zentrale Verarbeitungseinheit (CPU), die die jeweiligen Funktionen durchführt, einen Mikroprozessor, oder dergleichen, beinhalten oder durch diesen implementiert werden. Zwei oder mehr von diesen Komponenten können zu einer einzigen Komponente kombiniert sein, die alle Operationen oder Funktionen der kombinierten zwei oder mehreren Komponenten durchführt. Zudem kann zumindest ein Teil der Funktionen von zumindest einer von diesen Komponenten durch eine andere von diesen Komponenten durchgeführt werden.
  • In der vorstehenden Beschreibung sind beispielhafte Ausführungsformen veranschaulicht, wobei diese nicht auf dieselben beschränkt ist. Wenn auch wenige beispielhafte Ausführungsformen erläutert worden sind, werden Fachleute ohne weiteres erkennen, dass an den beispielhaften Ausführungsformen Modifikationen vorgenommen werden können, ohne vom vorliegenden Erfindungsgedanken deutlich abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020210030078 [0001]

Claims (20)

  1. System, aufweisend: eine Speichervorrichtung, aufweisend: einen Speicher-Controller; und eine Mehrzahl von nichtflüchtigen Speichervorrichtungen; und eine Hostvorrichtung, die einen Hostprozessor aufweist, wobei der Speicher-Controller so konfiguriert ist, dass er ein Zeitsynchronisierungsintervall identifiziert, und die Speichervorrichtung so steuert, dass der Hostvorrichtung das Zeitsynchronisierungsintervall gemeldet wird, und wobei der Hostprozessor so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass Hostzeitinformationen der Speichervorrichtung während des Zeitsynchronisierungsintervalls bereitgestellt werden.
  2. System nach Anspruch 1, wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass: ein Start des Zeitsynchronisierungsintervalls der Hostvorrichtung gemeldet wird; und ein Ende des Zeitsynchronisierungsintervalls der Hostvorrichtung gemeldet wird.
  3. System nach Anspruch 2, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass: die Hostzeitinformationen der Speichervorrichtung basierend auf einer Meldung über den Start des Zeitsynchronisierungsintervalls bereitgestellt werden; und die Bereitstellung der Hostzeitinformationen basierend auf einer Meldung über das Ende des Zeitsynchronisierungsintervalls gestoppt wird.
  4. System nach Anspruch 1, wobei die Hostvorrichtung und die Speichervorrichtung so konfiguriert sind, dass sie miteinander gemäß Universal-Flash-Storage (UFS-) Standards kommunizieren.
  5. System nach Anspruch 4, wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass der Hostvorrichtung das Zeitsynchronisierungsintervall unter Verwendung von UFS-Protokollinformationseinheiten (UPIUs) gemäß den UFS-Standards gemeldet wird, und wobei der Hostprozessor ferner so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass die Hostzeitinformationen der Speichervorrichtung unter Verwendung der UPIUs gemäß den UFS-Standards bereitgestellt werden.
  6. System nach Anspruch 4, wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass das Zeitsynchronisierungsintervall der Hostvorrichtung unter Verwendung von UniPro-Attributen gemäß den UFS-Standards gemeldet wird, und wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass die Hostzeitinformationen der Speichervorrichtung unter Verwendung der UniPro-Attribute gemäß den UFS-Standards bereitgestellt werden.
  7. System nach Anspruch 4, wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass: ein Start des Zeitsynchronisierungsintervalls der Hostvorrichtung durch Einstellen eines Synchronisierungseinstellungsbits auf einen ersten Wert gemeldet wird, wobei das Synchronisierungseinstellungsbit in einem Vorrichtungsinformationsfeld von einer Antwort-UPIU bereitgestellt wird, das von der Speichervorrichtung auf die Hostvorrichtung übertragen wird; und ein Ende des Zeitsynchronisierungsintervalls der Hostvorrichtung durch Einstellen des Synchronisierungseinstellungsbits auf einen zweiten Wert gemeldet wird.
  8. System nach Anspruch 4, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass: die Hostzeitinformationen einem Extra-Header-Segment von einer Anforderungs-UPIU hinzugefügt werden; und die Anforderungs-UPIU der Speichervorrichtung bereitgestellt wird.
  9. System nach Anspruch 4, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass: eine Abfrage-Anforderungs-UPIU von der Speichervorrichtung übertragen wird; und eine Zeitauflösung der Hostzeitinformationen basierend auf der Abfrage-Anforderungs-UPIU und einer Abfrage-Antwort-UPIU eingestellt wird, und wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass sie, basierend auf der Abfrage-Anforderungs-UPIU, die Abfrage-Antwort-UPIU an die Hostvorrichtung überträgt.
  10. System nach Anspruch 4, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass sie ein Zeitinformations-Aktivierungsattribut, das das Zeitsynchronisierungsintervall anzeigt, und ein Zeitinformationsattribut, das die Hostzeitinformationen anzeigt, unter den UniPro-Attributen der Hostvorrichtung gemäß den UFS-Standards einstellt.
  11. System nach Anspruch 10, wobei der Speicher-Controller ferner so konfiguriert ist, dass er die Speichervorrichtung so steuert, dass: ein erstes Set-Request-Service-Primitiv, das einen Start des Zeitsynchronisierungsintervalls anzeigt, an die Hostvorrichtung übertragen wird; und ein zweites Set-Request-Service-Primitiv, das ein Ende des Zeitsynchronisierungsintervalls anzeigt, an die Hostvorrichtung übertragen wird, und wobei der Hostprozessor ferner so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass: das Zeitinformations-Aktivierungsattribut auf einen ersten Wert basierend auf dem ersten Set-Request-Service-Primitiv eingestellt wird; und das Zeitinformations-Aktivierungsattribut auf einen zweiten Wert basierend auf dem zweiten Set-Request-Service-Primitiv eingestellt wird.
  12. System nach Anspruch 11, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass sie einen Wert des Zeitinformationsattributs periodisch aktualisiert, während das Zeitinformations-Aktivierungsattribut den ersten Wert aufweist.
  13. System nach Anspruch 11, wobei der Speicher-Controller ferner so konfiguriert ist, dass die Speichervorrichtung so gesteuert wird, dass ein Get-Request-Service-Primitiv, das die Hostzeitinformationen anfordert, an die Hostvorrichtung übertragen wird, und wobei der Hostprozessor ferner so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass ein Get-Response-Service-Primitiv, das einen Wert des Zeitinformationsattributs anzeigt, an die Speichervorrichtung basierend auf dem Get-Request-Service-Primitiv übertragen wird.
  14. System nach Anspruch 4, wobei der Speicher-Controller ferner so konfiguriert ist, dass die Speichervorrichtung so gesteuert wird, dass ein Zeitinformations-Aktivierungsattribut, das das Zeitsynchronisierungsintervall anzeigt, und ein Zeitinformationsattribut, das die Hostzeitinformationen anzeigt, unter den UniPro-Attributen der Speichervorrichtung gemäß den UFS-Standards eingestellt werden.
  15. System nach Anspruch 14, wobei der Speicher-Controller ferner so konfiguriert ist, dass die Speichervorrichtung so gesteuert wird, dass: das Zeitinformations-Aktivierungsattribut auf einen ersten Wert während des Zeitsynchronisierungsintervalls und auf einen zweiten Wert während eines anderen Intervalls als dem Zeitsynchronisierungsintervall eingestellt wird; und ein Get-Response-Service-Primitiv, das einen Wert des Zeitinformations-Aktivierungsattributs anzeigt, an die Hostvorrichtung basierend auf dem Get-Request-Service-Primitiv übertragen wird, und wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass ein Get-Request-Service-Primitiv, das den Wert des Zeitinformations-Aktivierungsattributs anfordert, an die Speichervorrichtung übertragen wird.
  16. System nach Anspruch 15, wobei der Hostprozessor ferner so konfiguriert ist, dass er die Hostvorrichtung so steuert, dass ein Set-Request-Service-Primitiv, das die Hostzeitinformationen anzeigt, an die Speichervorrichtung basierend auf dem Wert des Zeitinformations-Aktivierungsattributs in dem Get-Response-Service-Primitiv übertragen wird, bei dem es sich um den ersten Wert handelt, und wobei der Speicher-Controller ferner so konfiguriert ist, dass die Speichervorrichtung so gesteuert wird, dass der Wert des Zeitinformationsattributs basierend auf den Hostzeitinformationen, die durch das Set-Request-Service-Primitiv angezeigt werden, aktualisiert wird.
  17. System nach Anspruch 4, wobei der Hostprozessor ferner so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass ein Zeitinformations-Konfigurationsattribut, das eine Zeitauflösung anzeigt, und eine Aktualisierungszeitspanne der Hostzeitinformationen, die von der Hostvorrichtung bereitgestellt werden, unter den UniPro-Attributen der Hostvorrichtung gemäß den UFS-Standards eingestellt werden.
  18. System nach Anspruch 17, wobei der Hostprozessor ferner so konfiguriert ist, dass die Hostvorrichtung so gesteuert wird, dass ein Wert des Zeitinformations-Konfigurationsattributs unter Verwendung von UPIUs oder Service-Primitiven gemäß den UFS-Standards eingestellt wird.
  19. Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung, wobei das Verfahren folgende Schritte aufweist: Identifizieren, durch die Speichervorrichtung, eines Zeitsynchronisierungsintervalls; Melden des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; Bereitstellen von Hostzeitinformationen von der Hostvorrichtung zur Speichervorrichtung während des Zeitsynchronisierungsintervalls; und Synchronisieren, durch die Speichervorrichtung, von Zeitinformationen der Speichervorrichtung mit den Hostzeitinformationen.
  20. Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung, die miteinander gemäß Universal-Flash-Storage-(UFS-) Standards kommunizieren, wobei das Verfahren folgende Schritte aufweist: Identifizieren, durch die Speichervorrichtung, eines Zeitsynchronisierungsintervalls; Melden eines Starts des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; Bereitstellen von Hostzeitinformationen von der Hostvorrichtung zur Speichervorrichtung basierend auf dem Zeitsynchronisierungsintervall, Melden eines Endes des Zeitsynchronisierungsintervalls von der Speichervorrichtung zur Hostvorrichtung; und Stoppen, durch die Hostvorrichtung, einer Bereitstellung der Hostzeitinformationen basierend auf dem Ende des Zeitsynchronisierungsintervalls, wobei, unter Verwendung von UFS-Protokollinformationseinheiten (UPIUs) oder UniPro-Attributen der Hostvorrichtung oder der Speichervorrichtung gemäß den UFS-Standards, der Start des Zeitsynchronisierungsintervalls und das Ende des Zeitsynchronisierungsintervalls der Hostvorrichtung von der Speichervorrichtung gemeldet werden und die Hostzeitinformationen der Speichervorrichtung von der Hostvorrichtung bereitgestellt werden.
DE102021124072.7A 2021-03-08 2021-09-17 Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und System zum Durchführen desselben Pending DE102021124072A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0030078 2021-03-08
KR1020210030078A KR20220126024A (ko) 2021-03-08 2021-03-08 호스트 장치 및 스토리지 장치 사이의 시간 동기화 방법 및 이를 수행하는 시스템

Publications (1)

Publication Number Publication Date
DE102021124072A1 true DE102021124072A1 (de) 2022-09-08

Family

ID=82898406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021124072.7A Pending DE102021124072A1 (de) 2021-03-08 2021-09-17 Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und System zum Durchführen desselben

Country Status (5)

Country Link
US (1) US11681638B2 (de)
JP (1) JP2022136962A (de)
KR (1) KR20220126024A (de)
CN (1) CN115035927A (de)
DE (1) DE102021124072A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220216978A1 (en) * 2019-05-20 2022-07-07 Analog Devices International Unlimited Company Low power idle phy link synchronization
CN115941120B (zh) * 2023-01-10 2023-05-23 北京东远润兴科技有限公司 数据同步方法、装置、设备及储存介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030078A (ko) 2019-09-09 2021-03-17 삼성전자주식회사 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440191B2 (ja) 1997-05-30 2003-08-25 沖電気工業株式会社 クライアント・サーバシステム
KR100916222B1 (ko) 2002-08-27 2009-09-08 엘지전자 주식회사 Ｒｔｃ자동설정 기능을 갖는 듀얼모드 단말기 및 그 설정방법
US6944636B1 (en) 2004-04-30 2005-09-13 Microsoft Corporation Maintaining time-date information for syncing low fidelity devices
RU2367008C2 (ru) 2004-04-30 2009-09-10 Майкрософт Корпорейшн Поддержание информации времени-даты для синхронизации устройств с низкой достоверностью данных
US7284021B2 (en) 2004-06-28 2007-10-16 Microsoft Corporation Determining when a low fidelity property value has changed during a SYNC
US7269609B2 (en) 2004-06-28 2007-09-11 Microsoft Corporation Preserving memory resources by limiting time-date information for a subset of properties
KR100703490B1 (ko) 2005-04-18 2007-04-03 삼성전자주식회사 비동기 방식을 기반으로 한 이동 통신 단말기의 시간동기화 방법 및 그 시스템
KR100676776B1 (ko) 2005-06-22 2007-02-01 한국정보통신대학교 산학협력단 시간 동기화 방법
KR100935084B1 (ko) 2007-12-17 2009-12-31 한국전자통신연구원 리더 및 태그 간의 동기화 방법
WO2011021906A2 (en) 2009-08-21 2011-02-24 Samsung Electronics Co., Ltd. Method and apparatus for requesting data, and method and apparatus for obtaining data
CN101968779A (zh) * 2010-09-30 2011-02-09 威盛电子股份有限公司 通用串行总线传输转译器及微帧同步方法
JP2012168865A (ja) 2011-02-16 2012-09-06 Toshiba Corp メモリシステム
WO2014184614A1 (en) 2013-05-13 2014-11-20 Freescale Semiconductor, Inc. Method and apparatus for enabling temporal alignment of debug information
KR101434514B1 (ko) 2014-03-21 2014-08-26 (주) 골프존 이종 장치간 데이터 시간 동기화 방법 및 시간 동기화된 데이터를 생성하기 위한 데이터 처리 장치
US9986519B2 (en) * 2015-03-04 2018-05-29 Texas Instruments Incorporated Synchronization by difference between link layer and processor time stamps
JP6612526B2 (ja) 2015-05-14 2019-11-27 日本電気通信システム株式会社 時刻同期制御装置、時刻同期制御システム、時刻同期制御方法、及び、時刻同期制御プログラム
US10536357B2 (en) * 2015-06-05 2020-01-14 Cisco Technology, Inc. Late data detection in data center
KR102358691B1 (ko) 2015-10-30 2022-02-07 삼성전자주식회사 저장 장치의 요청 방법 및 호스트의 커맨드 발행 방법
KR20190123990A (ko) 2018-04-25 2019-11-04 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10936010B2 (en) * 2019-03-08 2021-03-02 EMC IP Holding Company LLC Clock synchronization for storage systems in an active-active configuration
US20210181978A1 (en) * 2019-12-17 2021-06-17 Micron Technology, Inc. Memory sub-system log synchronization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030078A (ko) 2019-09-09 2021-03-17 삼성전자주식회사 광 근접 보정을 수행하는 방법 및 이를 이용한 리소그래피 마스크 제조 방법

Also Published As

Publication number Publication date
JP2022136962A (ja) 2022-09-21
US11681638B2 (en) 2023-06-20
US20220283968A1 (en) 2022-09-08
KR20220126024A (ko) 2022-09-15
CN115035927A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
DE102016009806A1 (de) Speichern von paritätsdaten getrennt von geschützten daten
DE102017104125A1 (de) Zonen von Übersetzungstabellen von logischen in physische Datenadressen mit parallelisiertem Log-Listenreplay
DE112014005266B4 (de) Verfahren und System zur Vorwärtsreferenz-Protokollierung in einem peristenten Datenspeicher
DE102020112512A1 (de) Datenspeichergerät und Betriebsverfahren dafür
DE102008036822A1 (de) Verfahren zum Speichern von Daten in einem Solid-State-Speicher, Solid-State-Speichersystem und Computersystem
DE102008033518B4 (de) Datenverarbeitungsverfahren für eine Solid-State-Disk-Steuereinheit, Solid-State-Disk-Steuereinheit und Datenspeicherelement
DE112018005505T5 (de) Verfahren und vorrichtung zur spezifikation von lese-spannungsversetzungen für einen lesebefehl
DE102016009807A1 (de) Korrelieren von physikalischen seitenadressen für soft-decision-dekodierung
DE102009026178A1 (de) Mehrstufiger Controller mit intelligentem Speicher-Transfer-Manager zum Verschachteln mehrfacher Ein-Chip-Flash-Speichereinheiten
DE102018123880A1 (de) Adaptive Verwaltung von Zwischenspeichern
DE102017114078A1 (de) Fehlerabschwächung für 3d-nand-flash-speicher
DE112018000230T5 (de) System und Verfahren zur spekulativen Befehlsausführung unter Verwendung des Steuerungsspeicherpuffers
DE102021124072A1 (de) Verfahren zum Synchronisieren einer Zeit zwischen einer Hostvorrichtung und einer Speichervorrichtung und System zum Durchführen desselben
DE102020211544A1 (de) Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben
DE102021118940A1 (de) Speichersteuerung und speichereinrichtung mit derselben
DE112021000776T5 (de) Verwaltung von schreib-operationen in einer nichtflüchtigen speichervorrichtung unter verwendung eines variablen vor-lese-spannungspegels
DE112020005044T5 (de) Zonenanhang-befehlsplanung basierend auf zonenzustand
DE102022105848A1 (de) Reduzierung der schreibverstärkung in sensordatenaufzeichnern
DE102019127080A1 (de) Speichersystem und Betriebsverfahren dafür
DE102020126409A1 (de) Speichervorrichtung zum Speichern von Modellinformationen, die Speichervorrichtung enthaltendes Speichersystem und Betriebsverfahren des Speichersystems
DE102018121994A1 (de) Vorrichtung und verfahren zum zugreifen auf einen in-band-speicher, das datenschutz verwendet
DE102020103846A1 (de) Verfahren zum Betreiben eines Speichersystems mit Gegenmaßnahme gegen Replay-Angriff und Speichersystem, das dasselbe durchführt
DE102022209756A1 (de) Speichervorrichtung und speichersystem zum programmieren von daten
DE102022203891A1 (de) Steuerung und betriebsverfahren davon
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed