-
Es wird ein Halbleiterchip angegeben. Des Weiteren wird ein Bauelement angegeben.
-
Halbleiterchip oder eine Mehrzahl von Halbleiterchips wird oft auf einem externen Träger, zum Beispiel auf einem standardisierten Chip-Submount, befestigt und mit diesem elektrisch und thermisch leitend verbunden. Gleichmäßige thermische und elektrische Anbindung der Halbleiterchips ist in vielen Fällen wünschenswert. In vielen Fällen sind geringe Pitchabstände, etwa Emitterabstände, zwischen den Halbleiterchips oder zwischen den strahlungsemittierenden Bereichen des einen Halbleiterchips wünschenswert.
-
Eine Aufgabe ist es, einen Halbleiterchip und ein Bauelement mit verbesserten Eigenschaften bezüglich der elektrischen und thermischen Anbindung und/oder mit geringen Pitchabständen oder Emitterabständen anzugeben.
-
Diese Aufgabe wird durch einen Halbleiterchip und ein Bauelement gemäß den unabhängigen Ansprüchen gelöst. Weitere Ausgestaltungen und Weiterbildungen des Halbleiterchips und des Bauelements sind Gegenstand der abhängigen Ansprüche.
-
In mindestens einer Ausführungsform eines Halbleiterchips weist dieser eine strukturierte Chiprückseite auf, die zur elektrischen und thermischen Anbindung des Halbleiterchips eingerichtet ist.
-
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser Emitterbereiche auf, die zur Erzeugung elektromagnetischer Strahlung eingerichtet sind. Die strukturierte Chiprückseite weist Anschlusspads auf, die zur elektrischen Anbindung der Emitterbereiche eingerichtet sind. Zum Beispiel ist der Halbleiterchip ein Doppelemitter oder ein Mehrfachemitter, etwa ein Dreifachemitter oder ein Vierfachemitter. Es ist möglich, dass die Emitterbereiche integrale Bestandteile eines gemeinsamen Halbleiterkörpers des Halbleiterchips sind.
-
Insbesondere sind die Emitterbereiche durch so genannte Steg-Bereiche, oder auch Ridges genannt, definiert. Ein Halbleiterchip mit solchen Steg-Bereichen wird auch als Ridgelaser oder Streifenlaser bezeichnet. Ein solcher Halbleiterchip kann einen Streifenwellenleiter oder mehrere Streifenwellenleiter aufweisen, der/die in einem Halbeiterbereich des Halbleiterchips geformt ist/sind. Solcher Streifenwellenleiter kann zu einer eindimensionalen Wellenleitung entlang einer Wellenleitrichtung einer in einer aktiven Zone des Halbleiterchips erzeugten Laserstrahlung eingerichtet sein. Weist der Halbleiterchip zwei oder mehrere Emitterbereiche auf, kann der Halbleiterchip zwei oder mehrere solche Streifenwellenleiter aufweisen.
-
Der Emitterbereich oder der Streifenwellenleiter erstreckt sich zum Beispiel entlang einer lateralen Richtung des Halbleiterkörpers des Halbleiterchips. Insbesondere ist der Streifenwellenleiter in Form eines entlang einer vertikalen Richtung herausragenden Stegs ausgeführt. Weist der Halbleiterchip mehrere Emitterbereiche auf, kann der Halbleiterchip in Draufsicht mehrere nebeneinander angeordnete Streifenwellenleiter insbesondere in Form von herausragenden, nebeneinander angeordneten Stegen aufweisen.
-
Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu einer Haupterstreckungsfläche des Halbleiterchips, zum Beispiel zu einer Haupterstreckungsfläche des Halbleiterkörpers des Halbleiterchips verläuft. Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu der Haupterstreckungsfläche des Halbleiterchips oder des Halbleiterkörpers gerichtet ist. Die vertikale Richtung und die laterale Richtung sind orthogonal zueinander.
-
Zum Beispiel ist der Halbleiterchip ein kantenemittierender Halbleiterchip. Bei einem kantenemittierenden Halbleiterchip, der zum Beispiel als Ridgelaser oder Streifenlaser ausgeführt ist, werden Laserstrahlungen an einer Seitenfläche des Halbleiterchips ausgekoppelt. Die erzeugten Laserstrahlungen breiten sich im Wesentlichen entlang einer lateralen Richtung parallel zum Streifenwellenleiter aus.
-
Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die strukturierte Chiprückseite eine Mehrzahl von Anschlusspads auf, über die die Emitterbereiche extern elektrisch kontaktierbar sind, zum Beispiel über eine Kontaktstruktur eines Trägers. Es ist möglich, dass die Emitterbereiche über die Anschlusspads individuell elektrisch kontaktierbar sind. Zum Beispiel ist die Anzahl der Anschlusspads, die derselben elektrischen Polarität des Halbleiterchips zugeordnet sind, gleich oder größer als die Anzahl der Emitterbereiche. Jeder der Emitterbereiche kann mit einem einzigen Anschlusspads oder mit mehreren Anschlusspads elektrisch leitend verbunden sein.
-
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die Chiprückseite wabenförmig oder matrixartig ausgeführt ist. Insbesondere sind die Anschlusspads auf der Chiprückseite wabenförmig oder matrixartig angeordnet.
-
Insbesondere weist die strukturierte Chiprückseite zumindest einen n-Kontakt oder mehrere n-Kontakte und zumindest einen p-Kontakt oder mehrere p-Kontakte auf. Insbesondere ist der Halbleiterchip frei von einer Bonddraht-Verbindung (Wire Bonds). Die Vermeidung von Wire-Bonds verbessert Signallaufzeiten, Hochfrequenzverhalten und Impedanz.
-
Zum Beispiel weist die strukturierte Chiprückseite neben den Anschlusspads weitere zusätzliche Anschlusspads auf, wobei die Anschlusspads p-Kontakte und die weiteren zusätzlichen Anschlusspads n-Kontakte bilden, oder umgekehrt. Die Anschlusspads und die weiteren zusätzlichen Anschlusspads befinden sich beispielweise auf einer gemeinsamen Ebene, etwa auf einer gemeinsamen Umverdrahtungsebene.
-
Mit einem solchen Halbleiterchip können Pitchabstände verwendet werden, die mit herkömmlichen Verbindungstechniken nur schwer realisierbar sind. Die Verwendung einer Umverdrahtungsebene, insbesondere einer einzigen Umverdrahtungsebene erlaubt geringe Pitchabstände oder Ridgeabstände.
-
Gemäß einer Ausführungsform des Halbleiterchips sind die Pitchabstände, Ridgeabstände oder Wellenleiterabstände kleiner als 50 µm, 30 µm oder kleiner als 20 µm, zum Beispiel zwischen 5 µm und 50 µm.
-
Insbesondere ist die Wellenleiterstruktur einer Montagefläche eines Trägers (Submount) insbesondere aus Gründen der verbesserten Entwärmung zugewandt. Die Montage eines Halbleiterchips oder mehrerer Halbleiterchips etwa auf der gleichen Montagebene führt zu engen Pitchabständen oder Ridgeabständen oder zu einer verbesserten Toleranz bezüglich Einhaltung der gewünschten Pitchabstände oder Ridgeabstände. Insbesondere wird die Toleranzkette verbessert. Es ist möglich, dass alle Emissionspunkte auf einer Ebene liegen.
-
Der Anschluss vieler p- und n-Kontakte mit einer engen Anordnung (Pitches können zum Beispiel kleiner als 50 µm oder 30 µm sein) kann realisiert werden. Zum Beispiel wird die n-Seite des Halbleiterchips von unten angeschlossen, insbesondere von derselben Seite oder von derselben Kontaktierungsebene wie die p-Seite. Die hier beschriebenen Ausführungsformen eines Halbleiterchips oder eines Bauelements unterscheiden sich von dem Fall, bei dem die p-Kontakte und die n-Kontakte auf zwei unterschiedlichen Seiten angeordnet sind.
-
Ein Substrat des Halbleiterchips, etwa ein GaN Substrat kann undotiert sein. Mit anderen Worten muss das Substrat nicht mehr dotiert werden, um es elektrisch leitfähig zu machen. Dadurch wird die Kristallqualität verbessert. Auch die EPI-Qualität wird verbessert. Dies führt zu einer verbesserten Performance des Halbleiterchips. Der elektrische Serienwiderstand kann reduziert werden, da der Strom nicht mehr durch das komplette Substrat geführt wird. Das heißt Uf wird gesenkt. Das bedeutet, dass die Verlustleistung des Halbleiterchips ebenfalls gesenkt wird. Letztendlich steigt dadurch die sogenannte WPE (Popt/Pel= Wall-plug Efficiency), i.e. der Steckdosenwirkungsgrad oder der Gesamtwirkungsgrad.
-
Insbesondere können mehrere Halbleiterchips auf der gleichen Montagebene montiert werden. Auch dies verbessert die Toleranzkette (Eliminierung des Einflusses bzgl. der Chipdicken-Einfluss). Alle Emissionspunkte der Halbleiterchips können auf einer Ebene liegen. Insbesondere wird eine, etwa eine einzige Umverdrahtungsebene benötigt, um die Kontaktflächen oder Anschlusspads des Halbleiterchips oder der Halbleiterchips z.B. für die Montage auf einem Träger (Submount) bereitzustellen. Zum Beispiel wird für die Anbindung des Halbleiterchips auf einem Träger keine Bonddraht-Verbindung benötigt. Der Träger kann jedoch Bonddraht-Verbindungen aufweisen.
-
Die hier beschriebenen Ausführungsformen eines Halbleiterchips oder eines Bauelements führen zur verbesserten Bildqualität, etwa in Richtung Farbhomogenität und Auflösung. Bei Multi-Ridge-Halbleiterchip ist es heller, und es gibt weniger negative Effekte bzgl. des Flickerns. i.e. bzgl. des Flimmerns. Durch enge Wellenleiterabstände erfordert die Montage lediglich einen geringen Montageraum und geringe Optik-Komplexität. Es ist möglich, Subpixel-Modulation zu realisieren, etwa in geringen Zeitabständen. Für jeden Pixel kann für wenige Nanosekunden der Rot-, Grün- oder Blau-Laser (r-, g- oder b-Laser) eingeschaltet werden. Zum Beispiel werden 10 Nanosekunden in mehrere kurze Pulse unterteilt. Der Halbleiterchip oder der Laser wird überströmt, zum Bespiel mit 50 % Auslastungsgrad (Englisch: duty cycle). Das Spektrum kann so verbreitert werden. Dies führt zu einer verbesserten Bildqualität.
-
Die Helligkeitsdimmung kann über Pulsweitenmodulierung erzielt werden. Durch Unterdrückung optischer Artefakte im optischen System (z.B. in einer Brille, etwa in einer Datenbrille, AR-Brille oder in einer VR-Brille) kann ein breiteres Spektrum erzielt werden. Außerdem werden rgb-Emissionspunkte enger gefasst. Ein größerer Überlappungsbereich vom r, g und b-Bildpunkt führt zu einer besseren Bilddarstellung (Englisch: Field of View), da rgb-Bildpunkt gleichzeitig mit mehreren Farben „geschrieben“ werden können. Insbesondere aus Sicht einer Brillenarchitektur sind enge Emitterabstände wünschenswert, weil mehrere Bildpunkte parallel geschrieben werden können. Dies ist am Rand der Brille allerdings nur schwer zu realisieren.
-
Mehrfachridges (Englisch: multiridges) können mit einer kleineren Linse zusammengefasst werden, wodurch der Schielwinkel und die Korrektur verbessert werden. Zudem ergibt sich ein kleinerer Formfaktor für das Antriebssystem (Englisch: Engine). Hochstromverhalten kann weniger wichtig sein, wenn mehr Ridges vorhanden sind, oder wenn Wellenlänge-Tuning möglich ist. Der benötigte Betriebsstrom, um den Chip kurz unter der Schwelle (Englisch: Threshold) zu betreiben, wird geringer. Um schnelle Schaltzeiten erzielen zu können, wird der Halbleiterchip, insbesondere der Laser knapp unter der Schwelle betrieben. Höhere Leistung ist oft mit einer höheren Schwelle verbunden. Durch die Parallelschaltung von mehreren emittierenden Bereichen, etwa von mehreren Halbleiterchips oder Lasern, wird der Stromverbrauch bei gleicher optischer Leistung reduziert, während die dynamische Helligkeitsregelung verbessert wird.
-
Über die Aufteilung der Ströme auf mehrere strahlungsemittierende Bereiche, etwa auf mehrere Ridges, wird der Stromverbrauch pro Bereich/Ridge geringer. Dadurch lassen sich kürzere Schaltzeiten realisieren.
-
In mindestens einer Ausführungsform eines Trägers weist dieser eine strukturierte Kontaktfläche auf, die zur Aufnahme und zur elektrischen Kontaktierung eines Halbleiterchips oder mehrerer Halbleiterchips eingerichtet ist.
-
In mindestens einer Ausführungsform eines Bauelements weist dieses zumindest einen Halbleiterchip, insbesondere einen hier beschriebenen Halbleiterchip, und einen Träger auf, wobei der zumindest eine Halbleiterchip auf dem Träger angeordnet und über eine strukturierte Kontaktstruktur des Trägers mit dem Träger elektrisch leitend verbunden ist.
-
In mindestens einer Ausführungsform eines Bauelements weist dieses zumindest einen Halbleiterchip und einen Träger auf. Der Halbleiterchip ist auf dem Träger angeordnet. Insbesondere ist der Halbleiterchip über eine strukturierte Kontaktstruktur mit dem Träger elektrisch leitend verbunden. Zum Beispiel ist die strukturierte Kontaktstruktur eine Waben- oder eine Kontaktpad-Struktur. Abweichend davon kann die strukturierte Kontaktstruktur matrixartig ausgeführt sein. Die Kontaktstruktur ist zum Beispiel eine Chiprückseite, eine Kontaktfläche des Trägers oder eine Kombination aus der Chiprückseite und der Kontaktfläche des Trägers.
-
In dieser Offenbarung wird das Bauelement aus Übersichtlichkeitsgründen oft mit dem Halbleiterchip und dem Träger beschrieben. Jedoch können die im Zusammenhang mit dem Bauelement beschriebenen Merkmale auch getrennt für den Halbleiterchip oder getrennt für den Träger herangezogen werden, oder zumindest sinngemäß analog herangezogen werden, und umgekehrt.
-
Es ist möglich, dass eine Mehrzahl von Halbleiterchips auf dem Träger (Englisch: Submount) angeordnet und mit diesem elektrisch und/oder thermisch leitend verbunden ist. Es ist auch möglich, dass der Halbleiterchip einen einzigen Halbleiterkörper, einen strukturierten Halbleiterkörper oder mehrere Halbleiterkörper insbesondere zur Erzeugung elektromagnetischer Strahlung aufweist. Der Halbleiterkörper kann in Form eines Ridges oder mehrerer Ridges ausgeführt sein. Insbesondere weist der Halbleiterkörper mehrere Ridges, also mehrere strahlungsemittierende Bereiche aufweisen. Die Ridges oder die strahlungsemittierenden Bereiche sind insbesondere einzeln, also individual, elektrisch kontaktierbar.
-
Zum Beispiel ist der Halbleiterchip ein strahlungsemittierender Halbleiterchip, etwa ein Laser, eine Dünnfilm- LED, ein VCSEL, ein HCSEL, ein kantenemittierender Laser, ein Steglaser (Englisch: Ridgelaser), ein Flip-Chip oder eine pixelierte LED. Auch kann der Halbleiterchip in Form eines Laser-Arrays, etwa eines VCSEL-Arrays, ausgeführt sein.
-
Ein Bauelement mit zumindest einem solchen Halbleiterchip kann in einer Anzeige (Englisch: Display), in einem Projektor (zum Beispiel als Picolaser, Powerlaser, Single- oder MultiMode-Laser), in einer Datenbrille, einer AV- oder AR-Brille (Englisch: Argumented Reality glasses, Virtual Reality glasses), oder in Bereichen der sogenannten „Argumented and Virtual Reality“ oder in der Automobilindustrie Anwendung finden. Das Bauelement oder der Halbleiterchip kann in Form eines Laser-Bars ausgeführt sein.
-
Gemäß zumindest einer Ausführungsform des Bauelements weist eine Chipvorderseite, zum Beispiel eine n-seitige Vorderseite des Bauelements oder des Halbleiterchips, eine Strukturierung, zum Beispiel eine strukturierte elektrische Kontaktfläche, auf. Die Chipvorderseite kann beliebig strukturiert sein. Das Bauelement kann eine Mehrzahl von Halbleiterchips aufweisen. Auch ist es möglich, dass das Bauelement einen einzigen Halbleiterchip mit einer Mehrzahl von strahlungsemittierenden Bereichen aufweist. Die strukturierte Chipvorderseite, insbesondere die strukturierte elektrische Kontaktfläche, kann zur elektrischen Kontaktierung, insbesondere zur individuellen elektrischen Kontaktierung der Halbleiterchips oder der strahlungsemittierenden Bereiche des Halbleiterchips ausgeführt sein.
-
Gemäß zumindest einer Ausführungsform des Bauelements ist eine Chiprückseite, zum Beispiel eine p-seitige Rückseite des Halbleiterchips oder eine p-seitige Rückseite mehrerer Halbleiterchips, über die strukturierte Kontaktstruktur, etwa über die Waben/Kontaktpadstruktur, an die Chipvorderseite anpassbar oder angepasst.
-
Es ist auch möglich, dass die Chipvorderseite p-seitig ausgeführt ist und die Chiprückseite n-seitig ausgeführt ist. Weiterhin ist es möglich, dass die p-Kontaktierung und die n-Kontaktierung des Halbleiterchips oder des Bauelements auf einer gemeinsamen Ebene liegen. Die p-Kontakt/e und die n-Kontakt/e des Halbleiterchips oder der Halbleiterchips können sich auf einer gemeinsamen Ebene befinden. Zum Beispiel ist die gemeinsame Ebene eine Grenzfläche zwischen dem Halbleiterchip oder den Halbleiterchips und dem Träger. Die gemeinsame Ebene kann eine Chip-Träger-Grenzfläche (Englisch: Chip-Submount-Interface) sein.
-
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger eine strukturierte Kontaktfläche auf. Die strukturierte Kontaktfläche des Trägers kann an die elektrischen Kontaktstellen des Halbleiterchips oder der Halbleiterchips angepasst sein. Die Kontaktstellen des Halbleiterchips oder der Halbleiterchips können durch Anschlusspads auf der Rückseite des Halbleiterchips oder auf den Rückseiten der Halbleiterchips gebildet sein. Zum Beispiel weist die strukturierte Kontaktfläche des Trägers eine Mehrzahl von nebeneinander angeordneten Kontaktpads auf. Insbesondere weist die strukturierte Kontaktfläche des Trägers eine Wabenstruktur auf.
-
Gemäß zumindest einer Ausführungsform des Bauelements weist der Halbleiterchip einen Halbleiterkörper auf. Der Halbleiterkörper kann über eine elektrische Verteilungsschicht und/oder über Anschlusspads mit den Kontaktpads auf dem Träger elektrisch leitend verbunden sein. Die Kontaktpads auf dem Träger können Bestandteile der strukturierten Kontaktfläche des Trägers sein.
-
Gemäß zumindest einer Ausführungsform des Bauelements oder des Halbleiterchips ist die elektrische Verteilungsschicht zwischen dem Halbleiterkörper und dem Träger angeordnet. Insbesondere ist eine einzige Isolierungsschicht oder eine einzige Isolierebene zwischen der elektrischen Verteilungsschicht und dem Träger angeordnet. Zum Beispiel befindet sich eine einzige Isolierungsschicht oder eine einzige Isolierebene in der vertikalen Richtung zwischen der elektrischen Verteilungsschicht und den Anschlusspads auf der Chiprückseite.
-
In der Isolierungsschicht oder in der Isolierebene können Durchkontakte angeordnet sein. Insbesondere weist das Bauelement oder der Halbleiterchip eine einzige Umverdrahtungs- bzw. Kontaktierungsebene auf.
Die Isolierungsschicht kann zumindest eine Öffnung oder mehrere Öffnungen aufweisen. In der jeweiligen Öffnung kann ein elektrisch leitfähiger Durchkontakt (Englisch: Throughvia) gebildet sein. Über den Durchkontakt oder über eine Mehrzahl von Durchkontakten kann die elektrische Verteilungsschicht mit einem oder mit mehreren Anschlusspads elektrisch leitend verbunden werden. Zum Beispiel befinden sich die Anschlusspads auf der Chiprückseite. Die Anschlusspads sind insbesondere elektrische Kontaktstellen des Halbleiterchips oder der Halbleiterchips. Die Anschlusspads können zum Beispiel über eine oder mehrere Verbindungsschichten mit den Kontaktpads der strukturierten Kontaktfläche des Trägers elektrisch und insbesondere auch thermisch verbunden sein.
-
Insbesondere können Träger- oder Submount-Gruppen gebildet werden, welche mehrere Chipdesigns abdecken. Das bedeutet weniger Varianten und weniger Logistik für verschiedene Chipdesigns. Das Chip-Submount-Interface kann in Bezug auf Prozess, insbesondere bezüglich der Anbindung des Halbleiterchips oder der Halbleiterchip auf dem Träger, standardisiert werden. Das Interface kann immer identisch für verschiedene Chipdesigns sein. Auch kann/können dasselbe Material oder identische Materialien der Kontaktfläche des Trägers für unterschiedliche Chipdesigns verwendet werden. Die Kontaktfläche des Trägers kann den gleichen Aufbau für unterschiedliche Chipdesigns aufweisen. Auch kann die gleiche Verbindungstechnik für unterschiedliche Chipdesigns oder für mehrere Chiptypen verwendet werden.
-
Weist die Kontaktfläche des Trägers eine Mehrzahl von nebeneinander angeordneten Kontaktpads oder eine Mehrzahl von Waben auf, ergibt das Zusammenschalten mehrerer, insbesondere der maximal möglichen Kontaktpads oder Waben die bestmögliche thermische Entwärmung.
-
Gemäß zumindest einer Ausführungsform ist der Halbleiterkörper oder der Ridge über mehrere Teilbereiche der Kontaktfläche des Trägers, insbesondere über mehrere Waben oder Kontaktpads, elektrisch angeschlossen. Dadurch kann eine gleichmäßige Stromeinprägung erreicht werden.
-
Die Verteilungsschicht, insbesondere in Form einer Metallisierung, kann bezüglich ihrer Schichtdicke angepasst werden. Dadurch können die Stromtragfähigkeit und die Wärmespreizung in unmittelbarer Umgebung des Ridges oder des strahlungsemittierenden Bereiches des Halbleiterkörpers bedarfsgerecht eingestellt und verbessert werden.
-
Insgesamt kann die thermische und elektrische Anbindung von Halbleiterchips, insbesondere von optoelektronischen Chips, mit mehreren Kontakten (Anschlüsse, Ridges) auf der Montageseite verbessert werden. Optimierte Wärmeanbindung und Stromeinprägung können insbesondere durch mögliche Anbindung des Halbleiterchips an mehreren Positionen erzielt werden. Auch die Kontaktpads der Kontaktfläche des Trägers können standardisiert werden, wodurch eine standardisierte Aufbau- und Verbindungstechnik erzielt werden kann.
-
Weitere Ausführungsformen und Weiterbildungen des Halbleiterchips oder des Bauelements ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 10D erläuterten Ausführungsbeispielen. Es zeigen:
- 1 ein Bauelement in Schnittansicht,
- 2A, 2B, 2C, 2D und 2E schematische Darstellungen mehrerer Ausführungsbeispiele eines Bauelements mit unterschiedlichen Kontaktierungsmöglichkeiten des Halbleiterchips oder der Halbleiterchips,
- 3A, 3B, 3C und 3D schematische Darstellungen mehrerer Ausführungsbeispiele eines Bauelements mit unterschiedlichen Ausgestaltungen der Kontaktfläche des Trägers,
- 4 schematische Darstellung eines Bauelements mit einer Wabenstruktur,
- 5 und 6 schematische Darstellungen weiterer Ausführungsbeispiele eines Bauelements,
- 7A und 7B schematische Darstellungen weiterer Kontaktierungsmöglichkeiten,
- 8A und 8B schematische Darstellungen eines Halbleiterchips auf einem Träger,
- 9A, 9B, 9C und 9D schematische Darstellungen verschiedener Anordnungen der Anschlusspads oder der Kontaktpads, und
- 10A, 10B, 10C und 10D schematische Darstellungen weiterer Ausführungsbeispiele eines Halbleiterchips oder eines Bauelements.
-
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
-
1 zeigt ein Bauelement 100 mit zumindest einem Halbleiterchip LD auf einem Träger S. Der Halbleiterchip LD weist einen Halbleiterkörper HL auf, der insbesondere zur Erzeugung elektromagnetischer Strahlung L eingerichtet ist. Zum Beispiel weist der Halbleiterkörper HL eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnete aktive Zone, etwa eine p-n-Übergangszone, auf, wobei die aktive Zone im Betrieb des Halbleiterchips HL zur Erzeugung elektromagnetischer Strahlung, insbesondere kohärenter elektromagnetischer Strahlung, eingerichtet ist.
-
Der Halbleiterchip LD kann ein Laser sein. Zum Beispiel ist der Halbleiterchip LD ein Ridge-Laser. Der Halbleiterchip LD weist einen aktiven Bereich R auf. Insbesondere ist der aktive Bereich R ein Teilbereich der aktiven Zone des Halbleiterkörpers HL. Zum Beispiel ist der aktive Bereich R ein Ridge-Bereich. Der Halbleiterchip LD oder der Halbleiterkörper HL des Halbleiterchips LD kann mehrere Teilbereiche, etwa Teilbereiche E1, E2, E3, E4, aufweisen, die jeweils zum Beispiel einen Emitter bzw. einen Emitterbereich bilden. Die Teilbereiche können voneinander räumlich beabstandet sein oder eine zusammenhängende Struktur bilden. Auch ist es möglich, dass auf dem Träger S eine Mehrzahl von Halbleiterchips LD angeordnet ist, die jeweils einen Emitter bzw. einen Emitterbereich E1, E2, E3 oder E4 bilden. Die Emitter bzw. die Emitterbereiche können jeweils einen aktiven Bereich R, etwa einen Ridge-Bereich aufweisen.
-
Das Bauelement 100 weist eine Isolierungsschicht IP oder eine Isolierebene IP auf, die in vertikalen Richtung zwischen dem Halbleiterkörper HL des Halbleiterchips LD und dem Träger S angeordnet ist. Die Isolierungsschicht IP kann als integraler Bestandteil oder nicht als integraler Bestandteil des Halbleiterchips LD ausgeführt sein. Die Isolierungsschicht IP kann Al-Nitrid, Si-Nitrid, Al-Oxid und/oder Be-Oxid aufweisen oder aus zumindest einem dieser Materialien gebildet sein. Solche Materialien weisen eine hohe Wärmeleitfähigkeit auf.
-
Die Isolierungsschicht IP weist zumindest eine Öffnung oder mehrere Öffnungen auf. In der jeweiligen Öffnung ist ein Durchkontakt V angeordnet. Insbesondere erstreckt sich der Durchkontakt V durch die Isolierungsschicht IP hindurch.
-
Das Bauelement 100 oder der Halbleiterchip LD weist eine elektrische Verteilungsschicht US auf, die insbesondere zwischen dem Halbleiterkörper HL und der Isolierungsschicht IP angeordnet ist. Insbesondere ist die elektrische Verteilungsschicht US zur elektrischen Kontaktierung einer Halbleiterschicht, insbesondere der p- oder n-seitigen Halbleiterschicht des Halbleiterkörpers HL eingerichtet. Zum Beispiel bildet die Isolierungsschicht IP eine einzige Isolierebene des Halbleiterchips LD zwischen der elektrischen Verteilungsschicht US und der Chiprückseite RS.
-
Es ist möglich, dass das Bauelement 100 oder der Halbleiterchip LD eine Mehrzahl von nebeneinander angeordneten Verteilungsschichten US aufweist. Zum Beispiel sind die Verteilungsschichten US jeweils einem der Emitterbereiche E1, E2, E3 und E4 eindeutig zugeordnet, und umgekehrt.
-
Das Bauelement 100 oder der Halbleiterchip LD weist eine Mehrzahl von Anschlusspads AP auf. Die Isolierungsschicht IP ist in der vertikalen Richtung zwischen der elektrischen Verteilungsschicht US und den Anschlusspads AP angeordnet. Insbesondere ist die elektrische Verteilungsschicht US über einen Durchkontakt V oder über mehrere Durchkontakte V mit einem Anschlusspad AP oder mit mehreren Anschlusspads AP elektrisch leitend verbunden. Die Oberfläche mit den Anschlusspads AP können als Chiprückseite oder als strukturierte Chiprückseite RS bezeichnet werden.
-
Der Halbleiterchip LD weist eine strukturierte Chiprückseite RS auf, die zur elektrischen und thermischen Anbindung des Halbleiterchips LD eingerichtet ist. Der Halbleiterchip LD weist Emitterbereiche E, zum Beispiel eine Mehrzahl von Emitterbereichen E1, E2, E3 und E4 (siehe 2A bis 2E), auf, die zur Erzeugung elektromagnetischer Strahlung L eingerichtet sind. Die strukturierte Chiprückseite RS weist eine Mehrzahl von Anschlusspads AP auf, die zur elektrischen Anbindung der Emitterbereiche E eingerichtet sind.
-
1 zeigt, dass der Halbleiterchip LD eine Chipvorderseite VS und eine Seitenfläche LS aufweist, wobei die Seitenfläche LS die Chipvorderseite VS mit der Chiprückseite RS verbindet. Die Chipvorderseite VS ist insbesondere eine Halbleiteroberseite. Der Halbleiterchip LD ist insbesondere als kantenemittierender Halbleiterchip LD ausgeführt, wobei im Betrieb des Halbleiterchips LD elektromagnetische Strahlung L an der Seitenfläche LS aus dem Halbleiterchip LD ausgekoppelt wird.
-
Der Halbleiterchip LD weist einen Halbleiterkörper HL mit den Emitterbereichen E, eine elektrische Verteilungsschicht US und eine Isolierungsschicht IP auf, wobei die Isolierungsschicht IP in der vertikalen Richtung zwischen dem Halbleiterkörper HL und den Anschlusspads AP angeordnet ist. Die Isolierungsschicht IP weist zumindest eine Öffnung oder mehrere Öffnungen auf, wobei ein elektrisch leitfähiger Durchkontakt V oder mehrere Durchkontakte V in der Öffnung bzw. in den Öffnungen der Isolierungsschicht IP gebildet ist/sind. Die Mehrzahl der Durchkontakte V ist zum Beispiel in den 2A bis 4 schematisch dargestellt. Insbesondere ist der Durchkontakt dazu eingerichtet, eines der Anschlusspads AP mit der elektrischen Verteilungsschicht US elektrisch leitend zu verbinden. Es ist möglich, dass eines der Anschlusspads AP oder eine Mehrzahl der Anschlusspads AP über den Durchkontakt V oder über die Durchkontakte V mit der elektrischen Verteilungsschicht US elektrisch leitend verbunden ist.
-
2A bis 3D zeigen, dass die Emitterbereiche E1 bis E4 jeweils über eine Anschlusspad AP und einen Durchkontakt V elektrisch kontaktierbar sind. 4 und 7B zeigen, dass es auch möglich ist, dass ein Emitterbereich E1, E2, E3 oder E4 über mehrere Anschlusspads AP und mehrere Durchkontakte V elektrisch kontaktierbar ist. In der Isolierungsschicht IP kann eine Mehrzahl von Durchkontakten V angeordnet sein, wobei die elektrische Verteilungsschicht US über die Mehrzahl der Durchkontakte V mit mehreren Anschlusspads AP elektrisch leitend verbunden ist. Weiterhin ist es möglich, dass jeder der Emitterbereiche E1 bis E4 einer der Verteilungsschichten US eineindeutig zugeordnet sind, und umgekehrt.
-
Der Träger S weist eine Mehrzahl von Kontaktpads KP auf. Die Kontaktpads KP bilden eine Kontaktstruktur des Trägers S. Zum Beispiel weist das Bauelement 100 eine elektrisch leitfähige Verbindungsschicht C oder eine Mehrzahl von elektrisch leitfähigen Verbindungsschichten C auf. Über die elektrisch leitfähige/n Verbindungsschicht/en C können die Kontaktpads KP mit den Anschlusspads AP elektrisch verbunden sein. Insbesondere ist eine Anordnung der Kontaktpads KP des Trägers S an eine Anordnung der Anschlusspads AP des Halbleiterchips LD angepasst.
-
2A bis 2E zeigen insbesondere die strukturierte Chiprückseite RS gemäß unterschiedlichen Ausgestaltungen. In diesen Figuren sind mögliche Positionen der den Anschlusspads AP1, AP2, AP3 und AP4 zugehörigen Kontaktpads KP1, KP2, KP3 und KP4 auf dem Träger S schematisch dargestellt. In den 2C, 2D und 2E sind außerdem weitere Anschlusspads WA sowie mögliche Positionen der den weiteren Anschlusspads WA zugehörigen weiteren Kontaktpads WK auf dem Träger S ebenfalls schematisch dargestellt.
-
Auf der linken Seite der jeweiligen 2A bis 2E sind jeweils Positionen der Anschlusspads AP1, AP2, AP3 und AP4 in Bezug auf die Positionen der Emitterbereiche E1, E2, E3 und E4 schematisch dargestellt. Auf der rechten Seite der jeweiligen 2A bis 2E sind die elektrischen Kontaktierungen der Emitterbereiche E1, E2, E3 und E4 über die Durchkontakte V und zum Beispiel auch über die weiteren Durchkontakte DV schematisch dargestellt. Die weiteren Durchkontakte DV verbinden den Halbleiterkörper HL mit den weiteren Anschlusspads WA auf der Chiprückseite RS.
-
Insbesondere überlappt mindestens eines der Anschlusspads AP in Draufsicht mit mindestens zwei der Emitterbereiche E1 bis E4, wobei das mindestens eine Anschlusspad AP zur elektrischen Anbindung lediglich einer der mindestens zwei Emitterbereiche eingerichtet ist. Außerdem ist es möglich, dass die Anschlusspads AP1-AP4, insbesondere alle Anschlusspads AP in Draufsicht jeweils mit mindestens zwei der Emitterbereiche E1-E4 oder genau mit zwei Emitterbereichen überlappen. Die Anschlusspads AP sind jedoch weiterhin jeweils zur elektrischen Anbindung lediglich einer der Emitterbereiche E1-E4 eingerichtet.
-
2A zeigt ein Ausführungsbeispiel eines Bauelements 100 oder eines Halbleiterchips LD, bei dem die Anschlusspads AP1-4 und/oder die Kontaktpads KP1-4 jeweils einen Überlappung mit mehreren Emittern bzw. Emitterbereichen E1-E4, insbesondere jeweils mit zwei Emittern bzw. Emitterbereichen E1-E4 aufweisen. Die Anschlusspads AP1-4 und/oder die Kontaktpads KP1-4 können jeweils insbesondere zur elektrischen Kontaktierung eines einzigen Emitters bzw. eines einzigen Emitterbereichs eingerichtet sein. Auf der linken Seite sind die Durchkontakte V nicht dargestellt. Auf der rechten Seite ist es schematisch dargestellt, dass die Anschlusspads AP1-4 jeweils über zumindest einen Durchkontakt V mit einem der Emitter bzw. Emitterbereiche E1-E4 elektrisch leitend gebunden sind. Insbesondere sind die Anschlusspads AP1-4 als p-Kontakte ausgeführt.
-
Das in der 2B dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 2A dargestellten Ausführungsbeispiel eines Bauelements 100 oder eines Halbleiterchips LD. Im Unterschied hierzu weisen die Anschlusspads AP1-4 und/oder die Kontaktpads KP1-4 jeweils eine Überlappung mit allen auf dem Träger S angeordneten Emittern bzw. Emitterbereichen E1-E4. Insbesondere können die Kontaktpads KP1-4 auf dem Träger S seitlich rausführbar sein.
-
Das in der 2C dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 2A dargestellten Ausführungsbeispiel eines Bauelements 100 oder eines Halbleiterchips LD. Im Unterschied hierzu befinden sich weitere Anschlusspads WA oder weitere Kontaktpads WK insbesondere auf derselben Ebene wie die Kontaktpads KP oder wie die Anschlusspads AP. Insbesondere sind die weiteren Anschlusspads WA und die Anschlusspads AP unterschiedlichen elektrischen Polaritäten des Halbleiterchips LD zugeordnet. Zum Beispiel bilden die Anschlusspads AP p-Kontakte und die weiteren Anschlusspads WA n-Kontakte des Halbleiterchips LD, oder umgekehrt.
-
Insbesondere sind die weiteren Kontaktpads WK und die Kontaktpads KP unterschiedlichen elektrischen Polaritäten des Bauelements 100 oder des Halbleiterchips LD zugeordnet. Zum Beispiel bilden die weiteren Kontaktpads WK n-Kontakte und die Kontaktpads KP p-Kontakte des Bauelements 100, oder umgekehrt. Somit sind insbesondere keine Drahtverbindungen (Englisch: Wire-bonds) auf der Chipvorderseite, insbesondere auf der n-Seite erforderlich. Zum Beispiel weist der Halbleiterkörper innere Durchkontaktierungen DV auf, die sich durch den aktiven Bereich hindurch erstrecken und mit den weiteren Anschlusspads WA oder mit den weiteren Kontaktpads WK elektrisch leitend verbunden sind.
-
Das in der 2D dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 2B dargestellten Ausführungsbeispiel eines Bauelements 100 oder eines Halbleiterchips LD, jedoch ganz analog zur 2C mit weiteren Anschlusspads WA oder weiteren Kontaktpads WK.
-
Das in der 2E dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 2D dargestellten Ausführungsbeispiel eines Bauelements 100 oder eines Halbleiterchips LD. Im Unterschied hierzu weist das Bauelement 100 oder der Halbleiterchip LD zusätzliche weitere Anschlusspads WA und zusätzliche weitere Kontaktpads WK auf. In der 2D sind zwei weitere Anschlusspads WA oder zwei zusätzliche weitere Kontaktpads WK gezeigt. In der 2E sind vier weitere Anschlusspads WA oder vier zusätzliche weitere Kontaktpads WK gezeigt.
-
Gemäß den 2A bis 2E weist der Halbleiterchip LD eine Mehrzahl von Anschlusspads AP1-AP4 und eine Mehrzahl von Durchkontakten V auf, wobei die Anschlusspads AP1-AP4 jeweils zur elektrischen Kontaktierung eines einzelnen Emitterbereichs E1, E2, E3 oder E4 eingerichtet sind. In Draufsicht überlappen die Anschlusspads AP1-AP4 jeweils mit mehreren Emitterbereichen, insbesondere mit genau zwei oder mit vier Emitterbereichen. Neben den Anschlusspads AP1-AP4 weist der Halbleiterchip LD weitere Anschlusspads WA auf, wobei die Anschlusspads AP1-AP4 und die weitere Anschlusspads WA p-Kontakte und n-Kontakte des Halbleiterchips LD bilden, oder umgekehrt. Insbesondere befinden sich die p-Kontakte und n-Kontakte, i.e. die Anschlusspads AP1-AP4 und die weiteren Anschlusspads WA des Halbleiterchips LD, auf derselben Kontaktierungsebene.
-
3A zeigt ein Bauelement 100 mit einem weiteren exemplarischen Träger-Design für den in der 2A dargestellten Halbleiterchip LD. Der Träger S weist eine Kontaktstruktur mit einer Mehrzahl von nebeneinander angeordneten Kontaktpads KP1 bis KP4 auf. Der Träger S weist seitliche Metallisierungen SM auf, die jeweils mit einem der Kontaktpads AP1 bis AP4 elektrisch leitend verbunden sind. Die seitliche Metallisierungen SM können las Submount-Anschlusspads bezeichnet werden. Über solche Submount-Anschlusspads kann das Submount mit umgebenden elektrischen Strukturen elektrisch leitend verbunden sein. Insbesondere sind die Kontaktpads AP1 bis AP4 zwischen den seitlichen Metallisierungen SM angeordnet.
-
3B zeigt ein Bauelement 100 mit einem exemplarischen Träger-Design für den in der 2B dargestellten Halbleiterchip LD. Gemäß 3B sind alle Metallisierungen SM an derselben Seite der Kontaktpads AP1 bis AP4 angeordnet.
-
3C zeigt ein Bauelement 100 mit einem weiteren exemplarischen Träger-Design für den in der 2C dargestellten Halbleiterchip LD. Der Träger S kann weitere Durchkontakte VH aufweisen. Die weiteren Durchkontakte VH können sich durch einen Hauptkörper des Trägers S hindurch erstrecken. Die weiteren Durchkontakte VH sind insbesondere Durchkontaktierungen im Submount S oder im Träger S. Über die weiteren Durchkontakte VH kann das Bauelement 100 über eine Rückseite des Trägers S, insbesondere ausschließlich über die Rückseite des Trägers S, extern elektrisch kontaktierbar sein. Abweichend davon ist in 3C eine Umverteilungsschicht RL (Englisch: Redistribution layer) im Träger S schematisch dargestellt. Durch die Umverteilungsschicht RL kann eine äußere Metallisierung SM mit einer inneren Metallisierung insbesondere in Form eines Kontaktpads KP1 oder KP3 elektrisch leitend verbunden sein. Die Umverteilungsschicht RL kann vollständig im Träger S eingebettet sein.
-
3D zeigt ein Bauelement 100 mit einem exemplarischen Träger-Design für den in der 2E dargestellten Halbleiterchip LD.
-
4 zeigt ein Bauelement 100 oder einen Halbleiterchip LD mit einer Wabenstruktur. Die Wabenstruktur kann eine Rückseitenmetallisierung BMLD des Halbleiterchips LD sein. Der aktive Bereich R oder der Emitterbereich E, insbesondere der Ridge R, kann über mehrere Waben elektrisch angeschlossen sein, insbesondere über die Durchkontakte V. Dadurch kann eine gleichmäßige Stromeinprägung erreicht werden. Über die Wabenstruktur wird darüber hinaus eine großflächige metallische Anbindungsfläche des Halbleiterchips LD erreicht. Das „verkippt“ angeordnete Wabenlayout kann als standardisiertes Chip-Submount-Interface dienen, das für unterschiedliche Halbleiterchips LD oder für unterschiedliche Ridge-Konfigurationen eingesetzt werden kann.
-
5 und 6 zeigen jeweils ein Bauelement 100 mit einer Chipvorderseite VS, einer Chiprückseite RS und einer Trägervorderseite SV. Die Trägervorderseite SV ist an die Chiprückseite RS angepasst sein. Insbesondere ist die Trägervorderseite SV wabenförmig ausgeführt.
-
Die Chipvorderseite VS, insbesondere die n-Seite, kann beliebig strukturiert sein. Die Chiprückseite RS, insbesondere die p-Seite, ist über die Waben/Kontaktpadstruktur an die Chipvorderseite VS anpassbar.
-
Der Ridge R oder der Emitterbereich E kann über mehrere Waben/Kontaktpads elektrisch angeschlossen werden, dadurch kann eine gleichmäßige Stromeinprägung erreicht werden. Insbesondere wird nur noch eine Umverdrahtungs-/Kontaktierungsebene benötigt. Das Kontaktpad-Design ist - mit nur einer Isolierebene - weitgehend unabhängig von der Lage und Position der Ridges R oder der Emitterbereiche E.
-
Eine Erhöhung der Metallisierungsdicke auf dem Ridge R oder auf dem Emitterbereich E insbesondere zur Verbesserung der Stromtragfähigkeit und/oder der Wärmespreizung kann erzielt werden. Die Umverdrahtung erfolgt mit nur einer Isolierebene. Die Isolierebene kann elektrische Durchkontakte V jeweils an Positionen aufweisen, an denen ein vertikaler Überlapp von Anschlussmetallisierung, i.e. Anschlusspad, und Ridge R, i.e. Emitterbereich E, besteht. Die Isolierebene kann eine hohe Wärmeleitfähigkeit und eine hohe elektrische Durchschlagsfestigkeit aufweisen. Die Isolierebene, i.e. die Isolierungsschicht IP, kann aus Al-Nitrid, Si-Nitrid, Al-Oxid, Be-Oxid, oder aus ähnlichen Materialien gebildet sein. Die Anschlusspads AP oder die Kontaktpads KP können möglichst großflächig ausgeführt sein. Sie können den größtmöglichen Teil der Chip-Anschlussebene bedecken. Außerdem können sie mehrere Emitterbereiche E, insbesondere mehrere Ridges R abdecken und die Entwärmung verbessern.
-
7A und 7B zeigen einige weitere Kontaktierungsmöglichkeiten, nämlich ganz analog zu den in den 3B bzw. 3C dargestellten Ausführungsbeispielen. In Unterschied hierzu können die Anschlusspads AP gemäß 7A jeweils mit drei Emitterbereichen E1-E3 überlappen. Gemäß 7B kann der Halbleiterchip LD mehr als vier Emitterbereiche E aufweisen. Die Anschlusspads AP können matrixartig auf der Chiprückseite RS angeordnet sein.
-
8A zeigt einen Halbleiterchip LD, der auf einem Träger S angeordnet ist. Der Träger S ist auf einem weiteren Submount T, etwa auf einer sogenannten Baseplate T, angeordnet.
-
8B zeigt einen vergrößerten Ausschnitt der 8A. Der Halbleiterchip LD kann eine Mehrzahl von strahlungsemittierenden Bereichen, insbesondere eine Mehrzahl von Emittern bzw. Emitterbereichen E aufweisen. In 8B ist ein Halbleiterchip LD mit zwei Emitterbereichen E1 und E2 schematisch dargestellt. Der Abstand zwischen den benachbarten Emittern bzw. Emitterbereichen E1 und E2 kann zwischen einschließlich 5 µm und 50 µm sein. Die Anzahl der Emitter bzw. Emitterbereiche kann größer als 2, 3, 4 oder größer als 6 sein. Der Halbleiterchip LD ist insbesondere ein sogenannter Multi-Emitter. Für die Anbindung des Halbleiterchips LD sind insbesondere keine Bonddraht-Verbindungen benötigt. In der 8B ist schematisch dargestellt, dass die Bonddraht-Verbindungen allerdings für die elektrische Anbindung des Trägers S mit Kontaktflächen einer Baseplate T verwendet werden können.
-
9A, 9B, 9C und 9D zeigen unterschiedliche Verteilungen der p- und n-Anschlusspads AP oder WA, hier exemplarisch für 12 Kanäle. Die Anschlusspads AP sind insbesondere matrixartig angeordnet. In den 9A, 9B und 9C sind jeweils zwei, vier bzw. sechs weitere zusätzliche Anschlusspads WA schematisch dargestellt. Die Anschlusspads AP und die weiteren zusätzlichen Anschlusspads WA sind unterschiedlichen elektrischen Polaritäten des Halbleiterchips LD oder des Bauelements 100 zugeordnet. Das jeweilige Schema bezüglich der Verteilung der p- und n-Anschlusspads kann skalierbar und variierbar bzgl. der Anzahl der Kanäle/ Ridges, Padgröße, Padabstände, der bzgl. der Pad-Segmentierung sein. 9A, 9B und 9C zeigen insbesondere jeweils eine strukturierte Chipunterseite RS mit den Anschlusspads AP und den weiteren Anschlusspads WA. 9D zeigt insbesondere eine Chipunterseite RS und eine Modulatorseite. Die Modulatorseite kann durch eine Oberfläche des Trägers S definiert sein.
-
10A zeigt, dass der Halbleiterchip LD getrennte Teilbereiche, insbesondere getrennte Emitterbereiche E1 bis E4, aufweisen kann. Auf der linken Seite ist der Halbleiterchip LD zusammenhängend ausgeführt. Der Halbleiterchip LD auf der linken Seite kann einen einzigen Halbleiterkörper HL mit den Emitterbereichen E1 bis E4 aufweisen. 10A zeigt auf der rechten Seite zwei getrennte Halbleiterkörper HL oder zwei getrennte Halbleiterchip LD jeweils mit zwei Emitterbereichen E1 und E2 oder E3 und E4.
-
Auf der linken Seite in 10A ist ein Halbleiterchip mit vier Emittern bzw. Emitterbereichen E1-E4 schematisch dargestellt. Ein solcher Halbleiterchip kann einen hohen Yieldverlust aufweisen, da alle 4 Emitter bzw. Emitterbereiche E1-E4 in Spec sind und in Summe zum Beispiel 10 nm Wellenlängenaufweitung aufweisen sollen. Hoher Aufwand ist benötigt, um die vier unterschiedlichen Wellenlängen auf einem Chip zu erreichen.
-
Der Halbleiterchip LD kann in zwei Chipbereiche mit jeweils zwei Emittern oder Emitterbereichen bei halber Chip-Breite zerteilt werden (siehe rechte Seite in 10A). Lediglich zwei Emitter oder zwei Emitterbereiche sollten in Spec sein. Dies führt zu einem signifikant höheren Yield, da maximal ein Emitter bzw. ein Emitterbereich oder ein Chipbereich in der Wellenlänge verschoben wird. Es erfordert daher deutlich geringeren Aufwand in der Herstellung der einzelnen Chipbereiche. Auch ist es möglich, dass die Chipbereiche jeweils als einzelner Halbleiterchip ausgeführt sind.
-
Insbesondere zeigt 10A auf der rechten Seite zwei getrennte Halbleiterchips LD, die auf einem gemeinsamen Träger S angeordnet sein können. 10B bis 10D zeigen ebenfalls zwei getrennte Halbleiterchips LD, die auf einem gemeinsamen Träger S angeordnet sein können. In den 10A bis 10D ist aus Übersichtlichkeitsgründen teilweise kein Träger S explizit dargestellt.
-
Die zwei Halbleiterchips 10C sind durch einen lateralen Zwischenbereich D oder einen lateralen Abstand D voneinander räumlich beabstandet. Der laterale Zwischenbereich D kann zwischen einschließlich 5 µm und 50 µm breit sein.
-
Ein lateraler Abstand A zwischen zwei benachbarten Emitterbereichen E1-E4 kann zwischen einschließlich 20 µm und 60 µm sein, etwa 25 µm ± 5 µm, 30 µm ± 5 µm, 35 µm ± 5 µm oder 50 µm ± 5 µm. Zum Beispiel beträgt der laterale Abstand A 50 µm. Beispielsweise wird der laterale Abstand A durch den Abstand zwischen zwei Emissionspunkten der zwei benachbarten Emitterbereiche E an einer Seitenfläche LS des Halbleiterchips LD oder an einer Seitenfläche des Bauelements 100 angegeben.
-
Der laterale Abstand D zwischen zwei benachbarten Halbleiterchips LD kann größer oder kleiner als der laterale Abstand A zwischen zwei benachbarten Emitterbereichen E sein. Insbesondere ist der Zwischenbereich D zwischen zwei benachbarten Halbleiterchips LD zur Einstellung eines lateralen Abstandes AZ zwischen zwei äußeren benachbarten Emitterbereichen E der benachbarten Halbleiterchips LD eingerichtet.
-
Es ist möglich, dass das Bauelement 100 einen äquidistanten lateralen Teilungsabstand für alle Emitterbereiche E1-E4 aufweist. In diesem Fall ist der laterale Abstand AZ zwischen zwei äußeren benachbarten Emitterbereichen E der benachbarten Halbleiterchips LD identisch mit dem lateralen Abstand A zwischen den benachbarten Emitterbereichen E desselben Halbleiterchips LD. Zum Beispiel beträgt der äquidistante laterale Teilungsabstand zirka 50 µm. Der äquidistante Teilungsabstand kann auch 30 µm ± 5 µm, 35 µm ± 5 µm, 40 µm ± 5 µm, 45 µm ± 5 µm oder 50 µm ± 5 µm sein.
-
Jeder der in den 10B bis 10D dargestellte Halbleiterchips LD kann eine laterale Breite NB von zirka 150 µm aufweisen. Der auf der linken Seite der 10A dargestellte Halbleiterchip LD mit vier Emitterbereichen E1-E4 kann eine Breite AG von zirka 300 µm aufweisen.
-
Die in Zusammenhang mit den 10A bis 10D angegebenen lateralen Breiten sind nur als Beispiele angegeben. Die Offenbarung ist nicht auf diese Angaben beschränkt.
-
Die auf der rechten Seite der 10A dargestellten Chipbereiche oder Halbleiterchips LD können auf einem Träger S befestigt, insbesondere aufgelötet werden, dass ein vorgegebener Abstand zwischen den Emitterbereichen oder zwischen den Chipbereichen bis auf Herstellungstoleranzen von zum Beispiel +/- 2 µm beibehalten werden kann. Der Abstand zwischen den Emitterbereichen E oder zwischen den Chipbereichen kann 50 µm oder kleiner sein, etwa 30 µm, oder 20 µm, 10 µm oder kleiner sein, etwa zwischen einschließlich 2 µm und 5 µm. Mit der Kombination der Chipbereiche oder unterschiedlichen Halbleiterchips LD kann eine Wellenlängenaufweitung von zirka 10 nm (FWHM) erzielt werden. Der Halbleiterchip LD weist insbesondere mehr als einen Resonator auf. Zum Beispiel beträgt die Anzahl der Resonators eines Halbleiterchip zwei, drei, vier oder sechs, zum Beispiel zwischen einschließlich 2 und 6, zwischen einschließlich 2 und 4 oder zwischen einschließlich 4 und 6.
-
Solche Halbleiterchips LD sind in einigen Applikationen besonders geeignet, in denen die Kohärenz (enge spektrale Breite) der Laser-Emission normalerweise Probleme bereitet. Solche Probleme sind zum Beispiel optische Artefakte bei der Bilddarstellung, die etwa durch die Wechselwirkung kleiner spektraler Bandbreite der Emission und/oder durch periodische Strukturen, etwa durch diffraktive optische Strukturen, im Strahlengang hervorgerufen sind. Um dieses Problem zu umgehen können die hier beschriebenen Halbleiterchips LD eingesetzt werden. Mit solchen Halbleiterchips LD kann die Breite der spektralen Emission vergrößert werden. Eine Möglichkeit zur Erzielung der Vergrößerung der Breite der spektralen Emission ist die Überlagerung von Spektren einzelner Ridges mit einem kleinen Wellenlängenoffset. Oft ist eine spektrale Breite (Wellenlängenaufweitung) von etwa 10 nm (FWHM) wünschenswert. Um diesen Wert zu erzielen kann das Wellenlängenoffset zwischen den Emittern oder zwischen den Emitterbereichen auf einem Halbleiterchip LD zirka 2 µm - 5 µm zwischen den einzelnen Resonatoren auf einem Halbleiterchip LD sein.
-
Das Bauelement 100 weist mehrere Resonatoren auf, wobei die Halbleiterchips LD und die Emitterbereiche E, E1, E2, E3 und E4 derart nebeneinander angeordnet sind, dass im Betrieb des Bauelements 100 Spektren einzelner Emitterbereiche E, E1, E2, E3 und E4 mit einem Wellenlängenoffset überlagern. Insbesondere ist das Wellenlängenoffset zwischen einschließlich 2 µm und 5 µm zwischen den einzelnen Resonatoren. Dadurch kann eine spektrale Breite von 10 nm +/-5 nm erzielt werden.
-
Das in der 10B dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem auf der rechten Seite der 10A dargestellten Ausführungsbeispiel. Im Unterschied hierzu sind die Durchkontakte V schematisch dargestellt. Durch die gezielte Ausbildung der Durchkontakte V ist jedes der Anschlusspads AP oder jedes der Kontaktpads KP zur elektrischen Kontaktierung eines einzelnen Emitters bzw. eines einzelnen Emitterbereichs E1-E4 eingerichtet (siehe auch 2A bis 3D). In Draufsicht kann jedes der Anschlusspads AP oder jedes der Kontaktpads KP mehrere Emitter bzw. Emitterbereiche E1-E4 bedecken. In allen Figuren sind die Durchkontakte V eher als lokale Durchkontakte V ausgeführt. Entlang der lateralen Richtung erstreckt sich der Durchkontakt V insbesondere nicht über die gesamte Breite oder Länge des ihm zugehörigen Emitters bzw. Emitterbereichs E1-E4.
-
Gemäß 10B kann der laterale Abstand A zwischen den benachbarten Emitterbereichen E1 und E2 oder E3 und E4 desselben Halbleiterchips LD zirka 30 µm oder 50 µm sein. Der laterale Abstand AZ zwischen zwei äußeren benachbarten Emitterbereichen E2 und E3 der benachbarten Halbleiterchips LD kann größer oder kleiner als der laterale Abstand A sein. Zum Beispiel beträgt der laterale Abstand AZ zirka 70 µm oder 30 µm.
-
Das in der 10C dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 10B dargestellten Ausführungsbeispiel, insbesondere nachdem der Halbleiterchip LD oder die Mehrzahl der Halbleiterchips LD auf dem Träger S montiert ist.
-
Das in der 10D dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 10A oder 10B dargestellten Ausführungsbeispiel mit anderen Abständen zwischen den Emittern bzw. Emitterbereichen E1-E4 oder zwischen den Emitterbereichen oder zwischen den Halbleiterchips LD. Insbesondere beträgt der laterale Abstand A zirka 30 µm. Der laterale Abstand AZ kann zirka 70 µm sein.
-
In den 10B bis 10D ist somit ein Bauelement 100 mit einer Mehrzahl von Emitterbereichen E, E1, E2, E3 und E4, einer Mehrzahl von Anschlusspads AP und einer Mehrzahl von Durchkontakten V schematisch dargestellt. Die Anschlusspads AP sind jeweils zur elektrischen Kontaktierung eines einzelnen Emitterbereichs E1, E2, E3 oder E4 eingerichtet. In Draufsicht können die Anschlusspads AP jeweils mit mindestens zwei oder mit genau zwei Emitterbereichen E1 und E2 oder E3 und E4 überlappen.
-
Das Bauelement 100 weist mindestens zwei Halbleiterchips LD auf, die nebeneinander auf dem Träger S angeordnet und über die strukturierte Kontaktstruktur des Trägers S mit dem Träger S elektrisch leitend verbunden sind. Insbesondere sind die Halbleiterchips LD verschieden von einem Einfachemitter sind und weisen jeweils mindestens zwei Emitterbereiche E auf. Zum Beispiel sind die Halbleiterchips LD jeweils als Doppelemitter ausgeführt. Die Halbleiterchips LD können jeweils eine Chiprückseite RS mit mindestens zwei Anschlusspads AP aufweisen, wobei die mindestens zwei Anschlusspads AP zur elektrischen Kontaktierung eines einzelnen Emitterbereichs E eingerichtet sind und in Draufsicht jeweils mit mindestens zwei Emitterbereichen E überlappen.
-
Die Halbleiterchips LD und die Emitterbereiche E können derart nebeneinander angeordnet sein, dass eine Wellenlängenaufweitung von 10 nm +/- 5 nm erzielbar bzw. erzielt ist. Ein Bauelement 100 mit solchen Halbleiterchips LD kann Anwendung in einer AR-Brille, VR-Brille oder in einer Datenbrille zur Steigerung der Bildqualität aufgrund der Wellenlängenaufweitung finden.
-
In den 10B bis 10D sind die Halbleiterchips LD jeweils als Doppelemitter mit genau zwei Emitterbereichen E ausgeführt. Das Bauelement 100 kann genau zwei Halbleiterchips LD oder mehr als zwei Halbleiterchips LD, etwa drei oder vier Halbleiterchips LD aufweisen. Abweichend von den 10B bis 10D ist es möglich, dass die Halbleiterchips LD jeweils als Dreifachemitter mit genau drei Emitterbereichen E ausgeführt sind. Insbesondere sind die Emitterbereiche E jeweils zur Erzeugung kohärenter Strahlung ausgeführt. Die Halbleiterchips LD können gleichartig aufgebaut sein.
-
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung
10 2021 115 231.3 , deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
-
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
-
Bezugszeichenliste
-
- 100
- Bauelement
- LD
- Halbleiterchip
- LS
- Seitenfläche des Halbleiterchips
- A
- Abstand zwischen zwei benachbarten Emitterbereichen desselben Halbleiterchips
- AG
- Breite des Halbleiterchips/ Mehrfachemitters
- D
- Abstand/ Zwischenbereich zwischen zwei benachbarten Halbleiterchips
- AZ
- Abstand zwischen zwei benachbarten Emitterbereichen benachbarter Halbleiterchips
- AP
- Anschlusspad
- AP1
- erstes Anschlusspad
- AP2
- zweites Anschlusspad
- AP3
- drittes Anschlusspad
- AP4
- viertes Anschlusspad
- BMLD
- Rückseitenmetallisierung
- C
- Verbindungsschicht
- E
- Emitterbereich/ Emitter
- E1
- erster Emitterbereich/ Emitter
- E2
- zweiter Emitterbereich/ Emitter
- E3
- dritter Emitterbereich/ Emitter
- E4
- vierter Emitterbereich/ Emitter
- IP
- Isolierungsschicht, Isolierungsebene
- KP
- Kontaktpad
- KP1
- erstes Kontaktpad
- KP2
- zweites Kontaktpad
- KP3
- drittes Kontaktpad
- KP4
- viertes Kontaktpad
- L
- Strahlung, Licht
- NB
- Breite des Halbleiterchips/ Doppelemitters
- R
- Ridge, Rigde-Bereich, Emitterbereich
- RL
- Umverteilungsschicht
- RS
- Chiprückseite
- S
- Träger, Submount
- SM
- seitliche Metallisierung/ Submount-Anschlusspad
- SV
- Trägervorderseite
- T
- Submount, Baseplate
- US
- Verteilungsschicht
- V
- Durchkontakt
- VH
- weiterer Durchkontakt/ Durchkontaktierung im Submount/ Durchkontaktierung in der Baseplate
- VS
- Chipvorderseite/ Halbleiteroberseite
- WA
- weiteres Anschlusspad
- WK
- weiteres Kontaktpad
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
