DE102020201321A1

DE102020201321A1 - Leistungsschalter mit bootstrap-treiber für den dauerbetrieb

Info

Publication number: DE102020201321A1
Application number: DE102020201321.7A
Authority: DE
Inventors: Michael J. Murphy; Michael R. Kay; Nadim Khlat
Original assignee: Qorvo US Inc
Current assignee: Qorvo US Inc
Priority date: 2019-02-08
Filing date: 2020-02-04
Publication date: 2020-08-13

Abstract

Ein Netzschalter mit einem Bootstrap-Treiber für einen Dauerbetrieb ist offenbart. In einem beispielhaften Aspekt verbindet der Leistungsschalter selektiv eine Leistungsverwaltungsschaltung mit einer oder mehreren Leistungsverstärkerstufen in einem Hochfrequenz(HF)-Frontend. Der Bootstrap-Treiber stellt während eines aktivierten Zustands des Leistungsschalters eine konstante Gate-Source-Spannung derart bereit, dass ein Schaltelement bei Vorhandensein variierender Signale (z. B. variierender Leistungssignale), die den Leistungsschalter durchlaufen, mit nahezu konstantem geschlossenem Schaltwiderstand geschlossen bleiben kann. Der Bootstrap-Treiber kann eine variable Taktfrequenz verwenden, um den Leistungsschalter und die Widerstands-Kondensator(WK)-Filterung schnell zu schließen, um den Rauschbeitrag zum Signalpfad durch den Leistungsschalter zu reduzieren. In einigen Beispielen stellt eine Konstantspannungsreferenz eine batterieunabhängige Spannungssteuerung der Gate-Source-Spannung des Leistungsschalters bereit.

Description

Gebiet der Offenbarung
Diese Anmeldung betrifft Leistungsumschaltung, wie etwa für Hochfrequenz(HF)-Schaltungen.
Allgemeiner Stand der Technik
Leistungsschalter, einschließlich Hochleistungsschalter, werden weit verbreitet in Hochfrequenz(HF)-Frontends von mobilen Geräten, wie etwa Mobiltelefonen, eingesetzt. In diesen Mobilgeräten werden HF-Sendesignale im Allgemeinen durch eine oder mehrere Leistungsverstärkerstufen verstärkt, bevor sie durch eine Antenne ausgesendet werden. Um die Leistungseffizienz zu erhöhen, wird die Eingangsleistung der Leistungsverstärkerstufe durch eine Leistungsverwaltungsschaltung gesteuert. Ein Leistungsschalter kann die Leistungsverwaltungsschaltung selektiv mit einer oder mehreren der Leistungsverstärkerstufen verbinden. Der Leistungsschalter beinhaltet ein auf Halbleitern basierendes Schaltelement (z. B. einen Transistor), das über einen weiten Spannungsbereich (z. B. von einer Massespannung bis zu einer Batteriespannung des Mobilgeräts) arbeiten muss.
1 veranschaulicht einen herkömmlichen-Leistungsschalter 10 mit parallelen Transistoren. Der Leistungsschalter 10 mit parallelen Transistoren beinhaltet einen N-Feldeffekttransistor (NFET) 12, der mit einem P-Feldeffekttransistor (PFET) 14 parallel geschaltet ist. Bei niedrigeren Eingangsspannungen nahe Masse leitet der NFET 12, bei mittleren Spannungen leiten sowohl der PFET 12 als auch der NFET 14, und bei höheren Spannungen nahe einer Gleichstrom(DC)-Source-Spannung leitet der PFET 12. Wenn der Schalter geschlossen ist, weist Leistungsschalter mit parallelen Transistoren eine Gate-Spannung Vdrv_p des PFET 12 auf, die auf Masse gesetzt ist, und eine Gate-Spannung Vdrv_n des NFET 14, die auf die DC-Source-Spannung gesetzt ist.
Bei einem variierenden Eingangssignal VIN (z. B. ein variierendes Leistungssignal) erfährt der Leistungsschalter 10 mit parallelen Transistoren eine variierende Source-Gate-Spannung an dem PFET 12 und/oder NFET 14. Dies führt zu einem sehr variablen geschlossenen Schalterwiderstand, der höher als erwünscht sein kann und zu übermäßigem Leistungsverlust und modulierter Signalverzerrung führen kann.
Kurzdarstellung
Die vorliegende Erfindung betrifft einen Leistungsschalter mit einem Bootstrap-Treiber für den Dauerbetrieb. In einem beispielhaften Aspekt verbindet der Leistungsschalter selektiv eine Leistungsverwaltungsschaltung mit einer oder mehreren Leistungsverstärkerstufen in einem Hochfrequenz(HF)-Frontend. Der Bootstrap-Treiber stellt während eines aktivierten Zustands des Leistungsschalters eine konstante Gate-Source-Spannung derart bereit, dass ein Schaltelement bei Vorhandensein variierender Signale (z. B. variierender Leistungssignale), die den Leistungsschalter durchlaufen, mit nahezu konstantem geschlossenem Schaltwiderstand geschlossen bleiben kann. Der Bootstrap-Treiber kann eine variable Taktfrequenz verwenden, um den Leistungsschalter und die Widerstands-Kondensator(WK)-Filterung schnell zu schließen, um den Rauschbeitrag zum Signalpfad durch den Leistungsschalter zu reduzieren. In einigen Beispielen stellt eine konstante Spannungsreferenz eine batterieunabhängige Spannungssteuerung der Gate-Source-Spannung des Leistungsschalters bereit. In einigen Beispielen kann der Leistungsschalter anders implementiert werden, um etwa eine Antenne selektiv mit einer Sender- oder Empfängerschaltung zu verbinden.
Ein Ausführungsbeispiel bezieht sich auf einen Schaltkreis. Schaltkreis beinhaltet einen Schalttransistor mit einer Source, die mit einem Eingangsport mit variabler Spannung gekoppelt ist, und einem Drain, der mit einem Ausgangsport gekoppelt ist. Die Schalterschaltung beinhaltet ferner einen Schaltertreiber, der mit dem Eingangsport mit variabler Spannung gekoppelt ist und mit einem Gate des Schalttransistors gekoppelt ist. Der Schaltertreiber ist konfiguriert zum: in einem aktivierten Zustand, Schließen des Schalttransistors und Beibehalten einer Gate-Source-Spannung des Schalttransistors gleich einer oder höher als eine Sollspannung; und in einem deaktivierten Zustand, Offenhalten des Schalttransistors.
Ein weiteres Ausführungsbeispiel bezieht sich auf eine HF-Schaltung. Die HF-Schaltung beinhaltet einen Schalttransistor, der einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss umfasst. Die HF-Schaltung beinhaltet ferner einen Eingangsport, der mit dem Source-Anschluss gekoppelt ist und dazu konfiguriert ist, ein Signal mit variabler Spannung zu empfangen, und einen Ausgangsport, der mit dem Drain-Anschluss gekoppelt ist. Die HF-Schaltung beinhaltet ferner eine Referenzspannung-Generatorschaltung, die dazu konfiguriert ist, eine Referenzspannung bereitzustellen, und einen Schaltertreiber, der mit der Referenzspannung-Generatorschaltung und dem Eingangsport gekoppelt ist. Die Schaltertreiberschaltung ist konfiguriert zum: in einem aktivierten Zustand, Aktivieren des Schalttransistors durch Bereitstellen einer Gate-Spannung an den Gate-Anschluss basierend auf der Referenzspannung und dem Signal mit variabler Spannung; und in einem deaktivierten Zustand, Deaktivieren des Schalttransistors.
Der Fachmann versteht den Umfang der vorliegenden Offenbarung und erkennt nach dem Lesen der folgenden detaillierten Beschreibung der bevorzugten Ausführungsform in Verbindung mit den beigefügten Zeichnungsfiguren weitere Aspekte.
Figurenliste
Die beigefügten Zeichnungsfiguren, die in diese Beschreibung aufgenommen sind und einen Teil dieser bilden, veranschaulichen verschiedene Aspekte der Offenbarung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Offenbarung zu erklären.

1 veranschaulicht einen herkömmlichen Leistungsschalter mit parallelen Transistoren.
2 veranschaulicht einen Leistungsschalter mit einem einzigen Transistor gemäß Ausführungsbeispielen.
3 ist eine grafische Darstellung eines geschlossenen Schalterwiderstandes als Funktion der Eingangsspannung für den herkömmlichen Leistungsschalter mit parallelen Transistoren von 1 und des Leistungsschalters von 2.
4 ist eine grafische Darstellung des geschlossenen Schalterwiderstandes als Funktion der Eingangsspannung für den Leistungsschalter von 2 bei verschiedenen Gate-Source-Spannungen.
Die 5A und 5B sind eine schematische Darstellung eines Schaltkreises für den Leistungsschalter von 2.
Die 6A, 6B und 6C sind eine schematische Darstellung eines Schaltertreiber für den Schaltkreis der 5A und 5B.
Die 7A, 7B, 7C und 7D sind eine schematische Darstellung einer Referenzspannung-Generatorschaltung für den Schaltkreis der 5A und 5B.
8 ist eine grafische Darstellung des Betriebes des Schaltkreises der 5A und 5B.

In einigen Fällen umfasst eine schematische Darstellung mehrerer Figurenblätter. In diesen Fällen versteht es sich, dass mit Buchstaben bezeichnete Fortsetzungsblasen Komponenten über die Figurenblätter hinweg verbinden. Zum Beispiel Fortsetzungsblase A in 5A ist mit der entsprechenden Fortsetzungsblase A in 5B verbunden.
Detaillierte Beschreibung
Die nachstehend aufgeführten Ausführungsformen stellen die notwendigen Informationen dar, um es dem Fachmann zu ermöglichen, die Ausführungsformen auszuführen und veranschaulichen die beste Art der Ausführung der Ausführungsformen. Beim Lesen der folgenden Beschreibung im Lichte der beigefügten Zeichnungsfiguren versteht der Fachmann die Konzepte der Offenbarung und erkennt Anwendungen dieser Konzepte, auf die hier nicht besonders eingegangen wird. Es versteht sich, dass diese Konzepte und Anwendungen in den Schutzumfang der Offenbarung und der beigefügten Ansprüche fallen.
Es versteht sich, dass, obwohl die Begriffe erstes, zweites, usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente durch diese Begriffe nicht beschränkt werden sollen. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Beispielsweise könnte ein erstes Element als zweites Element bezeichnet werden, und ebenso könnte ein zweites Element als erstes Element bezeichnet werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Im hier verwendeten Sinne beinhaltet der Begriff „und/oder“ jegliche und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände.
Es versteht sich ebenfalls, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dazwischenliegende Elemente vorhanden sein können. Wenn dagegen ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.
Die hier verwendete Terminologie dient lediglich dem Zwecke der Beschreibung bestimmter Ausführungsformen und ist nicht dafür vorgesehen, die Offenbarung zu beschränken. Im hier verwendeten Sinne sollen die Singularformen „ein“, „eine“ und „der“, „die“ oder „das“ auch die Pluralformen einschließen, sofern der Kontext nicht eindeutig etwas anderes angibt. Es versteht sich ferner, dass die Begriffe „umfasst“, „umfassend“, „beinhaltet“ und/oder „beinhalten“, die hier verwendet werden, das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten angeben, aber das Vorhandensein oder Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen.
Wenn nicht anders definiert, haben alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe), die hier verwendet werden, die gleiche Bedeutung sie wie ein Durchschnittsfachmann auf dem Gebiet üblicherweise versteht, dem diese Offenbarung angehört. Es versteht sich ferner, dass hier verwendete Begriffe so ausgelegt werden sollten, dass sie eine Bedeutung haben, die mit ihrer Bedeutung im Zusammenhang mit dieser Beschreibung und dem relevanten Fachgebiet übereinstimmt, und nicht in einem idealisierten oder übermäßig formalen Sinne ausgelegt werden, sofern dies nicht ausdrücklich hier definiert ist.
Die vorliegende Erfindung betrifft einen Leistungsschalter mit einem Bootstrap-Treiber für den Dauerbetrieb. In einem beispielhaften Aspekt verbindet der Leistungsschalter selektiv eine Leistungsverwaltungsschaltung mit einer oder mehreren Leistungsverstärkerstufen in einem Hochfrequenz(HF)-Frontend. Der Bootstrap-Treiber stellt während eines aktivierten Zustands des Leistungsschalters eine konstante Gate-Source-Spannung derart bereit, dass ein Schaltelement bei Vorhandensein variierender Signale (z. B. variierender Leistungssignale), die den Leistungsschalter durchlaufen, mit nahezu konstantem geschlossenem Schaltwiderstand geschlossen bleiben kann. Der Bootstrap-Treiber kann eine variable Taktfrequenz verwenden, um den Leistungsschalter und die Widerstands-Kondensator(WK)-Filterung schnell zu schließen, um den Rauschbeitrag zum Signalpfad durch den Leistungsschalter zu reduzieren. In einigen Beispielen stellt eine konstante Spannungsreferenz eine batterieunabhängige Spannungssteuerung der Gate-Source-Spannung des Leistungsschalters bereit. In einigen Beispielen kann der Leistungsschalter anders implementiert werden, um etwa eine Antenne selektiv mit einer Sender- oder Empfängerschaltung zu verbinden.
2 veranschaulicht einen Leistungsschalter 16 mit einem einzigen Transistor gemäß Ausführungsbeispielen. In hier offenbarten Aspekten beinhaltet der Leistungsschalter 16 einen N-Feldeffekttransistor (NFET) 18 als ein Schaltelement. Der Leistungsschalter 16 erhöht die Gate-Spannung derart, dass der NFET 18 als niederohmiger Schalter über einen Spannungsbereich von einer Massespannung zu einer Gleichstrom(DC)-Source-Spannung (z. B. einer Batteriespannung) arbeiten kann. Der NFET 18 wird somit von einer konstanten Spannung über der Eingangsspannung VIN (beispielsweise VIN + 4 V) angesteuert. Unter solchen Bedingungen wird der Schaltwiderstand für den Leistungsschalter 16 mit dem herkömmlichen Leistungsschalter 10 mit parallelen Transistoren von 1 in 3 verglichen.
In einem beispielhaften Aspekt kann der Leistungsschalter 16 die Leistungsverwaltungsschaltung selektiv mit einer oder mehreren Leistungsverstärkerstufen in einem HF-Frontend verbinden. Die Leistungsverwaltungsschaltung kann für eine Durchschnittsleistungsverfolgung (APT), eine Hüllkurvenverfolgung oder ein anderes Leistungsverwaltungsschema konfiguriert sein. In solchen Fällen kann das den Leistungsverstärkerstufen durch den Leistungsschalter 16 zugeführte Signal eine variierende Gleichspannung sein. In weiteren Beispielen verbindet der Leistungsschalter 16 andere Komponenten, wie etwa ein selektives Verbinden einer Antenne mit einer Sender- oder Empfängerschaltung. In diesen Fällen kann ein moduliertes HF-Signal den Leistungsschalter 16 durchlaufen.
3 ist eine grafische Darstellung des geschlossenen Schalterwiderstands RON als Funktion der Eingangsspannung VIN für den traditionellen Leistungsschalter mit parallelen Transistoren von 1 und dem Leistungsschalter 16 der 2. Der Leistungsschalter 16 hat mehrere deutliche Vorteile. Erstens hat der NFET 18 über den gesamten Bereich der Eingangsspannung VIN einen geringeren Widerstand für weniger als die Hälfte der Größe des Leistungsschalters (10) mit parallelen Transistoren. Dieser reduzierte Bereich führt auch zu einer Reduzierung der parasitären Kapazität des Leistungsschalters 16 um mehr als das Zweifache, was wichtig ist, um Rauschen und unerwünschte Signalkopplungen zu vermeiden. Zweitens weist der geschlossene Schaltwiderstand RON des NFET 18 über den gesamten Spannungsbereich viel geringere Schwankungen auf. Dementsprechend beinhalten Ausführungsbeispiele den Leistungsschalter 16 mit einem einzigen NFET 18 mit konstanter Gate-Source-Spannung des NFET 18, um einen niederohmigen Pfad für schwankende Gleichstrom- und/oder modulierte HF-Signale über einen weiten Eingangsbereich bereitzustellen.
4 ist eine grafische Darstellung des geschlossenen Schalterwiderstandes RON als Funktion der Eingangsspannung VIN für den Leistungsschalter 16 von 2 bei verschiedenen Gate-Source-Spannungen VGS. Wie in 4 gezeigt, reicht eine Gate-Source-Spannung VGS von 2,5 Volt (V) oder weniger aus, um Widerstände von weniger als 100 Milliohm (mΩ) für einen NFET 18 von 40 Millimetern (mm) über einen Bereich von 5,5 V zu unterstützen. Gate-Source-Spannungen VGS von 4 V oder mehr reduzieren jedoch den Schaltwiderstand auf weniger als 50 mΩ. In einem beispielhaften Aspekt kann der Leistungsschalter 16 daher Gate-Source-Spannungen VGS erzeugen und aufrechterhalten, die mindestens 4 V betragen, um niedrigere geschlossene Schaltwiderstände RON (z. B. unter einem Schwellenwert) und eine bessere Leistung zu realisieren. In einigen Beispielen wird eine Referenzspannung bereitgestellt, um eine konstante Spannung unabhängig von der Versorgungsspannung (z. B. Batteriespannung, die schwanken kann) zu erreichen.
Die 5A und 5B sind eine schematische Darstellung eines Schaltkreises 20 für den Leistungsschalter 16 von 2. Der Schaltkreis 20 beinhaltet einen Schalttransistor, der zwischen einem Eingangsport IN und einem Ausgangsport OUT gekoppelt ist (z. B. ist eine Source des Schalttransistors 22 mit dem Eingangsport IN gekoppelt, und ein Drain des Schalttransistors 22 ist mit dem Ausgangsport OUT gekoppelt). Ein Schaltertreiber 24 ist mit einem Gate des Schalttransistors 22 gekoppelt. Der Schaltertreiber 24 ist in einem aktivierten Zustand und einem deaktivierten Zustand betreibbar. In dem aktivierten Zustand (DRV_EN = 1 und SW CLOSE = 1) schließt der Schaltertreiber 24 den Schalttransistor 22 und hält eine Gate-Source-Spannung VGS des Schalttransistors 22 gleich oder über einer Sollspannung. In dem deaktivierten Zustand wird der Schalttransistor 22 offen gehalten.
Genauer gesagt empfängt der Eingangsport IN ein Signal variabler Spannung (z. B. ein veränderliches Gleichstromsignal oder ein moduliertes HF-Signal). Der Schaltkreis 20 kann mit einer Eingangsspannung VIN betrieben werden, die von 0 V bis zu der sicheren maximalen Betriebsspannung des Fertigungsprozesses für das Design (z. B. 5,5 V oder 8,6 V) schwankt. In einem beispielhaften Aspekt ist der Schaltertreiber 24 mit dem Eingangsport IN und einer Referenzspannung VREF gekoppelt, auf der die Sollspannung basiert. Der Schaltertreiber 24 liefert eine Gate-Spannung VGATE, so dass: $V G A T E = V I N + V R E F$
im aktivierten Zustand und $V G A T E = G N D = 0 V$
im deaktivierten Zustand. Der Schaltertreiber 24 wird nachfolgend unter Bezugnahme auf die 6A, 6B und 6C ausführlicher erörtert.
In einem beispielhaften Aspekt umfasst der Schalttransistor 22 den NFET 18 von 2. In weiteren Beispielen umfasst der Schalttransistor 22 stattdessen einen P-Feldeffekttransistor (PFET). In solchen Beispielen würde die Gate-Spannung VGATE im aktivierten Zustand auf der Eingangsspannung VIN minus der Referenzspannung VREF gehalten (z. B. würde die Gate-Source-Spannung VGS auf einer konstanten negativen Spannung gehalten werden) und im deaktivierten Zustand auf eine Spannung über der Eingangsspannung VIN hochgepumpt. Zu Veranschaulichungszwecken wird der Schaltkreis in den 5A-8 unter Bezugnahme auf den Schalttransistor 22 beschrieben, der den NFET 18 umfasst.
In einem weiteren beispielhaften Aspekt empfängt der Schaltertreiber 24 die Referenzspannung VREF von einer Referenzspannung-Generatorschaltung 26. Die Referenzspannung-Generatorschaltung 26 beinhaltet eine Ladungspumpe, die mit einer Batteriespannung VDD derart gekoppelt ist, dass die Referenzspannung VREF über Änderungen bei einer Spannung der Batteriespannung VDD größer als die Sollspannung bleibt. Die Referenzspannung-Generatorschaltung 26 wird nachfolgend unter Bezugnahme auf die 7A, 7B, 7C und 7D ausführlicher erörtert.
Der Schaltkreis 20 beinhaltet auch eine Body-Bias-Schaltung 28, die mit einem Body-Anschluss des Schalttransistors 22 gekoppelt ist. Die Body-Bias-Schaltung 28 beinhaltet ein Widerstandsteiler-Netzwerk 30 mit einem ersten Widerstand R1 und einem zweiten Widerstand R2, die zwischen dem Ausgangsport OUT und der Massespannung GND in Reihe geschaltet sind. Die Body-Bias-Schaltung 28 spannt den Body-Anschluss des Schalttransistors 22 derart vor, dass eine Gate-Body-Spannung sichere Betriebsspannungsgrenzen nicht überschreitet.
Beispielsweise können der erste Widerstand R1 und der zweite Widerstand R2 jeweils einen gleichen Widerstand aufweisen (z. B. 100 Kiloohm (kΩ)), sodass der Body-Anschluss bei etwa der Hälfte der Eingangsspannung VIN des Signals variabler Spannung vorgespannt ist, das am Eingangsport IN empfangen wird. Wenn die Batteriespannung VDD und das Signal variabler Spannung jeweils eine maximale Spannung von 5 V aufweisen, hält die Body-Bias-Schaltung 28 die Gate-Body-Spannung unter einem Sicherheitsschwellenwert von 7,5 V. Das heißt, die höchste Gate-Spannung VGATE wäre 5 V (Eingangsspannung VIN) + 5 V (Referenzspannung VREF) = 10 V. In diesem Fall stellt die Body-Bias-Schaltung 28 eine Body-Spannung von ½ 5 V (Signal am Ausgangsport OUT) = 2,5 V bereit, wodurch eine maximale Gate-Body-Spannung von 7,5 V erhalten wird.
In einem weiteren beispielhaften Aspekt beinhaltet die Body-Bias-Schaltung 28 einen Lecktransistor TL1, der verwendet wird, um den Body-Anschluss mit der Massespannung GND kurzzuschließen, wenn der Schalttransistor 22 offen ist, sodass es keine Leckage durch den Bulk des Schalttransistors 22 gibt. In dieser Hinsicht ist ein Gate des Lecktransistors TL1 mit einem Inverter 32 gekoppelt, der mit einem Schalterschließsignal CLOSE gekoppelt ist (wird z. B. verwendet, um den aktivierten Zustand des Schaltertreibers 24 zu steuern). Somit wird der Lecktransistor TL1 geschlossen, wenn der Schalttransistor 22 offen ist, und umgekehrt.
Die 6A, 6B und 6C sind eine schematische Darstellung des Schaltertreibers 24 für den Schaltkreis 20 der 5A und 5B. Der Schaltertreiber 24 erzeugt die Gate-Spannung VGATE aus der Eingangsspannung VIN und der Referenzspannung VREF. Der Schaltertreiber 24 verwendet nicht überlappende Taktschaltungen 34, 36, um zwei Taktphasen CLK1 und CLK2 zu erzeugen. Eine erste Taktschaltung 34 erzeugt Taktsignale CLK1_VREF und CLK2_VREF, die auf die höchste Spannung der Referenzspannung VREF oder der Batteriespannung VDD pegelverschoben sind. Eine zweite Taktschaltung 36 erzeugt Taktsignale CLK1 VIN, CLK1B_VIN, CLK2_VIN und CLK2B_VIN, die auf die höchste Spannung der Batteriespannung VDD oder der Eingangsspannung VIN pegelverschoben sind.
Eine Referenzspannungsvervielfacherschaltung 38 wird mit einem ersten Referenztransistor TR1, einem zweiten Referenztransistor TR2, einem ersten Inverter INV1 und einem zweiten Inverter INV2 gebildet. Ein erster Kondensator C1 ist zwischen dem ersten Referenztransistor TR1 und dem ersten Inverter INV1 gekoppelt, und ein zweiter Kondensator C2 ist zwischen dem zweiten Referenztransistor TR2 und dem zweiten Inverter INV2 gekoppelt. In einem beispielhaften Aspekt sind der erste Referenztransistor TR1 und der zweite Referenztransistor TR2 jeweils NFETs.
Beim Start der Referenzspannungsvervielfacherschaltung 38 wird ein erster Referenzschaltknoten SW1X (zwischen dem ersten Kondensator C1 und dem ersten Inverter INV1) durch den ersten Inverter INV1 auf die Massespannung GND gezwungen, und ein zweiter Referenzschaltknoten SW2X (zwischen dem zweiten Kondensator C2 und dem zweiten Inverter INV2) wird von dem zweiten Inverter INV2 während einer Phase des ersten Takts CLK1 auf die Referenzspannung VREF gezwungen. Anfänglich weisen der erste Kondensator C1 und der zweite Kondensator C2 keine Ladung an den Anschlüssen auf, sodass eine Spannung an einem ersten Referenzausgangsknoten O1X (zwischen dem ersten Kondensator C1 und dem ersten Referenztransistor TR1) auf der Massespannung GND liegt und eine Spannung an einem zweiten Referenzausgangsknoten O2X (zwischen dem zweiten Kondensator C2 und dem zweiten Referenztransistor TR2) auf die Referenzspannung VREF angehoben wird. Das Gate des ersten Referenztransistors TR1 ist jedoch mit dem zweiten Referenzausgangsknoten O2X verbunden, sodass der erste Kondensator C1 schnell auf eine Spannung aufgeladen wird, die geringfügig kleiner als die Referenzspannung VREF ist.
Während einer anschließenden Phase des zweiten Takts CLK2 wird der erste Referenzschaltknoten SW1X durch den ersten Inverter INV1 auf die Referenzspannung VREF gezwungen, und der zweite Referenzschaltknoten SW2X wird durch den zweiten Inverter INV2 auf die Massespannung GND gezwungen. Der erste Referenzausgangsknoten O1X wird auf die Referenzspannung VREF plus der Spannung, die in dem ersten Kondensator C1 für die vorherige Ladung gespeichert ist, angehoben. Der zweite Kondensator C2 wird dann auf ähnliche Weise wie der erste Kondensator C1 in der vorherigen Stufe geladen.
Nachdem die Referenzspannungsvervielfacherschaltung 38 einen Steady-State-Betrieb erreicht hat, gelten die folgenden Knotenspannungen während jeder jeweiligen Taktphase:

Während des CLK1-Phasen-Betriebs: $\begin{matrix} S W 1 X = V R E F \\ S W 2 X = G N D \\ O 1 X = V R E F \\ O 2 X = 2 \times V R E F \end{matrix}$
Während des CLK2-Phasen-Betriebs: $\begin{matrix} S W 1 X = G N D \\ S W 2 X = V R E F \\ O 1 X = 2 \times V R E F \\ O 2 X = V R E F \end{matrix}$

Eine signalabhängige Spannungsvervielfacherschaltung 40 ist mit einem ersten Signaltransistor TS1, einem zweiten Signaltransistor TS2, einem dritten Signaltransistors TS3, einem vierten Signaltransistor TS4, einem fünften Signaltransistor TS5, einem sechsten Signaltransistor TS6, einem siebten Signaltransistor TS7 und einem achten Signaltransistor TS8 gebildet. Ein dritter Kondensator C3 ist zwischen dem ersten Signaltransistor TS1 und dem dritten Signaltransistor TS3 gekoppelt, und ein vierter Kondensator C4 ist zwischen dem zweiten Signaltransistor TS2 und dem vierten Signaltransistor TS4 gekoppelt. Die signalabhängige Spannungsvervielfacherschaltung 40 toggelt einen ersten Signalausgangsknoten O1 und einen zweiten Signalausgangsknoten O2 zwischen der Referenzspannung VREF und der Referenzspannung VREF plus der Eingangsspannung VIN. In einem beispielhaften Aspekt sind der erste Signaltransistor TS1, der zweite Signaltransistor TS2, der dritte Signaltransistor TS3, der vierte Signaltransistor TS4, der fünfte Signaltransistor TS5 und der siebte Signaltransistor TS7 jeweils NFET. Der sechste Signaltransistor TS6 und der achte Signaltransistor TS8 sind jeweils PFET.
Ein erster Signalschaltknoten SW1 (zwischen dem dritten Kondensator C3 und dem dritten Signaltransistor TS3) wird zwischen der Massespannung GND über den dritten Signaltransistor TS3 und der Eingangsspannung VIN über den siebten Signaltransistor TS7 und den achten Signaltransistor TS8 während der gleichen Phase wie der zweite Referenzschaltknoten SW2X der Referenzspannungsvervielfacherschaltung 38 getoggelt. Ein zweiter Signalschaltknoten SW2 (zwischen dem vierten Kondensator C4 und dem vierten Signaltransistor TS4) wird zwischen der Massespannung GND über den vierten Signaltransistor TS4 und der Eingangsspannung VIN über den fünften Signaltransistor TS5 und den sechsten Signaltransistor TS6 während der gleichen Phase wie der zweite Referenzschaltknoten SW2X des Referenzspannungsvervielfacherschaltung 38 getoggelt.
Die Gates des ersten Signaltransistors TS1 und des zweiten Signaltransistors TS2 der signalabhängigen Spannungsvervielfacherschaltung 40 werden durch die Ausgänge der Referenzspannungsvervielfacherschaltung 38 angesteuert. Das heißt, das Gate des ersten Signaltransistors TS1 ist mit dem ersten Referenzausgangsknoten O1X gekoppelt, und das Gate des zweiten Signaltransistors TS2 ist mit dem zweiten Referenzausgangsknoten O2X gekoppelt. Damit ist gewährleistet, dass die Gates des ersten Signaltransistors TS1 und des zweiten Signaltransistors TS2 unabhängig von der Eingangsspannung VIN immer ausreichend angehoben werden, um den dritten Kondensator C3 und den vierten Kondensator C4 zu laden. Wenn der erste Signaltransistor TS1 und der zweite Signaltransistor TS2 kreuzgekoppelt wären, würde kein Schalten auftreten, wenn VIN = 0 wäre, da die Bodenplatte beider Kondensatoren statisch bleiben würde, und weder der erste Signaltransistor TS1 noch der zweite Signaltransistor TS2 würde einschalten, um den dritten Kondensator C3 und den vierten Kondensator C4 auf die Referenzspannung VREF zu laden.
Während des Steady-State-Betriebs gelten während jeder Taktphase die folgenden Knotenspannungen:

Während des CLK1-Phasen-Betriebs: $\begin{matrix} S W 1 X = G N D \\ S W 2 X = V I N \\ O 1 = V R E F \\ O 2 = V R E F + V I N \end{matrix}$
Während des CLK2-Phasen-Betriebs: $\begin{matrix} S W 1 X = V I N \\ S W 2 X = G N D \\ O 1 = V R E F + V I N \\ O 2 = V R E F \end{matrix}$

Eine Ausgangstransistorschaltung 42 ist mit kreuzgekoppelten PFETs ausgebildet, und zwar einem ersten Ausgangstransistor TP1 und einem zweiten Ausgangstransistor TP2 sowie einem dritten Ausgangstransistor TP3 und einem vierten Ausgangstransistor TP4. Die Ausgangstransistorschaltung 42 wird verwendet, um den ersten Signalausgangsknoten O1 und den zweiten Signalausgangsknoten O2 zu dem Ausgang der Gate-Spannung VGATE zu propagieren. In einigen Beispielen ist die Ausgangstransistorschaltung 42 über einen ersten Filterwiderstand RF1 mit der Gate-Spannung VGATE gekoppelt. Während der Phase des ersten Taktes CLK1 liegt die Gate-Spannung des zweiten Ausgangstransistors TP2 auf der Spannung des ersten Signalausgangsknotens O1 = VREF und die Drain-Spannung ist O1 = VREF + VIN. Für die Eingangsspannung VIN > 1 V ist der zweite Ausgangstransistor TP2 eingeschaltet und die Gate-Spannung VGATE = O1.
Wenn jedoch die Eingangsspannung VIN < 1 V, schaltet sich der zweite Ausgangstransistor TP2 nicht ein (z. B. aufgrund einer unzureichenden Source-Gate-Spannung) und die Gate-Spannung VGATE lädt nicht auf die Spannung des ersten Signalausgangsknotens O1. Damit sich die Gate-Spannung VGATE in einer solchen Situation aufladen kann, sind der dritte Ausgangstransistor TP3 und der vierte Ausgangstransistor TP4 mit Dioden verbunden, um zu gewährleisten, dass die Gate-Spannung VGATE auf mindestens eine Diodenspannung unter der Spannung des ersten Signalausgangsknoten O1 geladen wird, wenn die Eingangsspannung VIN nahe an der Massespannung GND liegt und der zweite Ausgangstransistor TP2 nicht schalten kann. Der gleiche Vorgang tritt bei der zweiten Taktphase CLK2 auf, wobei jedoch der erste Ausgangstransistor TP1 und der mit einer Diode verbundene dritte Ausgangstransistor TP3 verwendet werden, um den zweiten Signalausgangsknoten O2 mit dem Ausgang der Gate-Spannung VGATE zu verbinden.
Ein Referenzspannungstransistor TVREF (z. B. ein PFET) wird zum Trennen von der Referenzspannung VREF verwendet, wenn der Schaltertreiber 24 ausgeschaltet ist. Ein erster Ausgangskurzschlusstransistor TOS1 wird zum Kurzschließen der Gate-Spannung VGATE mit der Massespannung GND verwendet, wenn der Schaltertreiber 24 ausgeschaltet ist. Ein zweiter Ausgangskurzschlusstransistor TOS2 wird verwendet, um zu gewährleisten, dass die Drain-Source-Spannung des ersten Ausgangskurzschlusstransistor TOS1 sichere Betriebsspannungen nicht überschreitet, wenn die Gate-Spannung VGATE auf über eine maximale Betriebsspannung einer einzelnen Vorrichtung angehoben wird. Der zweite Ausgangskurzschlusstransistor TOS2 wird von einer Ausgangsschutzschaltung 44 angesteuert.
Der erste Filterwiderstand RF1 wird zusammen mit der Gate-Kapazität des Schalttransistors 22 verwendet, um Taktübergänge auszufiltern, die andernfalls zu dem Signalpfad propagieren würden und auf der Gate-Spannung VGATE Rauschen erzeugen würden. Ein zweiter Filterwiderstand RF2, der mit der Eingangsspannung VIN gekoppelt ist, sorgt für eine ähnliche Rauschdämpfung am Knoten der Eingangsspannung VIN.
Die 7A, 7B, 7C und 7D sind eine schematische Darstellung der Referenzspannung-Generatorschaltung 26 für den Schaltkreis der 5A und 5B. Die Referenzspannung-Generatorschaltung 26 ist ein LDO-geregelter (Low Dropout - LDO) Spannungsvervielfacher zum Ausgeben einer ersten Referenzspannung VREF1 von VREF1 = 2 x VLDO, wenn das Schalterschließsignal aktiv ist (SW_CLOSE = 1) und der Schaltertreiber 24 aktiviert ist (DRV_EN = 1). Der Ausgang der Referenzspannung-Generatorschaltung 26 kann auch auf die Batteriespannung VDD, (z. B. wenn DRV_EN = 0) oder die Massespannung GND (z. B. wenn SW CLOSE = 0) kurzgeschlossen werden. Eine Spannungsverdopplerschaltung 46 beinhaltet einen ersten Verdopplertransistor TD1 und einen zweiten Verdopplertransistor TD2 (wobei es sich um NFET handeln kann), zusammen mit einem ersten Verdopplerinverter DINV1 und einen zweiten Verdopplerinverter DINV2. Ein kreuzgekoppelter erster Verdopplerausgangstransistor TDO1 und ein zweiter Verdopplerausgangstransistor TDO2 (wobei es sich um PFET handeln kann) werden verwendet, um die verdoppelte Spannung von entweder einem ersten Verdopplerausgangsknoten OD1 oder einem zweiten Verdopplerausgangsknoten OD2 mit der ersten Referenzspannung VREF1 je nach der Taktphase der Referenzspannung-Generatorschaltung 26 zu verbinden.
Eine LDO-Schaltung 48 ist dazu ausgelegt, die Spannungsverdopplerschaltung 46 derart zu regulieren, dass die erste Referenzspannung VREF1 bei der für den Prozess maximal möglichen Spannung liegt. Beispielsweise würde in einem 5-V-Prozess der Ausgang VLDO der LDO-Schaltung 48 2,5 V betragen, um die maximal mögliche Spannung von 5 V am Ausgang zu erzeugen.
Die Spannungsreferenzschaltung 26 weist zwei Ausgangssignale auf, die erste Referenzspannung VREF1 und eine zweite Referenzspannung VREF2. Der Ausgang der ersten Referenzspannung VREF1 ist der Spannungsvervielfacherausgang. Möglicherweise wurde durch den vorhandenen Takt Rauschen erzeugt und daher kann ein Reihenwiderstand RREF1 (wie in 5A gezeigt, der > 10 kΩ sein kann) in einigen Fällen enthalten sein, um das Signal zu filtern und Rauschen zu reduzieren. Der Ausgang der zweiten Referenzspannung VREF2 wird verwendet, wenn die Massespannung GND oder die Batteriespannung VDD ausgegeben werden soll. Ein Reihenwiderstand an der zweiten Referenzspannung VREF2 wäre unerwünscht, wenn der Ausgang mit der Massespannung GND verbunden ist, da dies einen hochohmigen Pfad zur Masse erzeugen würde und es erwünscht ist, eine niederohmige Verbindung zur Masse zu haben, wenn die Referenzspannung-Generatorschaltung 26 deaktiviert ist.
Ein erster Referenzkurzschlusstransistor TRS1, ein zweiter Referenzkurzschlusstransistor TRS2, ein dritter Referenzkurzschlusstransistor TRS3 und ein vierter Referenzkurzschlusstransistor TRS4 werden verwendet, um den Ausgang der ersten Referenzspannung VREF1 zu trennen. Ein fünfter Referenzkurzschlusstransistor TRS5 wird verwendet, um den Ausgang der zweiten Referenzspannung VREF2 mit der Batteriespannung VDD kurzzuschließen, und ein sechster Referenzkurzschlusstransistor TRS6 wird verwendet, um den Ausgang der zweiten Referenzspannung VREF2 mit der Massespannung GND kurzzuschließen. Der sechste Referenzkurzschlusstransistor TRS6 wird durch eine Erdungsschaltung 50 angesteuert. Ein siebter Referenzkurzschlusstransistor TRS7 spannt das Gate des fünften Referenzkurzschlusstransistor TRS5 vor.
8 ist eine grafische Darstellung des Betriebes des Schaltkreises der 5A und 5B. In dem veranschaulichten Beispiel ist die Eingangsspannung VIN ein 1-Megahertz(MHz)-Signal mit einer 5-V-Amplitude von 0 V bis V. Die Gate-Spannung VGATE des Schalttransistors 22 stellt sich auf eine konstante 5,13 V über dem 1-MHz-Signal der Eingangsspannung VIN ein, wenn der Schalttransistor 22 geschlossen ist. Wenn der Schalttransistor 22 offen ist, wird die Gate-Spannung VGATE auf 0 V gehalten und das 1-MHz-Signal der Eingangsspannung VIN propagiert nicht zum Ausgangsport OUT. Der Schaltkreis 20 (z. B. der Schaltertreiber 24) wird von einem 4-MHz-„Schnellstart“-Takt (CLK1) angesteuert, um zu gewährleisten, dass der Ausgang auf eine akzeptable Spannung (z. B. eine Einschwingschwelle) eingestellt wird, um den Schalter in wenigen Mikrosekunden (µs) zu schließen. Die Frequenz des Takts (CLK1) beim Start oder im Steady State kann variabel und dafür geeignet sein, die Einschwingzeit oder eine beliebige Taktfrequenz und Störungsanforderungen des gesamten Schaltkreises 20 zu erfüllen.

Claims

Schaltkreis, umfassend: einen Schalttransistor mit einer Source, die an einen Eingangsport mit variabler Spannung gekoppelt ist, und einem Drain, der an einen Ausgangsport gekoppelt ist; und einen Schaltertreiber, der mit dem Eingangsport mit variabler Spannung gekoppelt ist und mit einem Gate des Schalttransistors gekoppelt ist, wobei der Schaltertreiber konfiguriert ist zum: in einem aktivierten Zustand, Schließen des Schalttransistors und Beibehalten einer Gate-Source-Spannung des Schalttransistors gleich einer oder höher als eine Sollspannung; und in einem deaktivierten Zustand, Offenhalten des Schalttransistors.
Schaltkreis nach Anspruch 1, ferner umfassend eine Referenzspannung-Generatorschaltung, die mit dem Schaltertreiber gekoppelt ist und dazu konfiguriert ist, eine Referenzspannung an den Schaltertreiber bereitzustellen; wobei die Sollspannung auf der Referenzspannung basiert.
Schaltkreis nach Anspruch 2, wobei: in dem aktivierten Zustand der Schaltertreiber dazu konfiguriert ist, eine Gate-Spannung auszugeben, die zumindest gleich einer Summe von der Sollspannung und einer Eingangsspannung des Eingangsports mit variabler Spannung ist; und in dem deaktivierten Zustand der Schaltertreiber dazu konfiguriert ist, die Gate-Spannung gleich einer Massespannung auszugeben, und/oder wobei die Referenzspannung-Generatorschaltung eine Ladungspumpe umfasst, die mit einer Batteriespannung derart gekoppelt ist, dass die Referenzspannung über Änderungen bei der Batteriespannung größer als die Sollspannung bleibt.
Schaltkreis nach einem der vorhergehenden Ansprüche, ferner umfassend eine Body-Bias-Spannungsschaltung, die mit einem Body-Anschluss des Schalttransistors gekoppelt ist und dazu konfiguriert ist, eine Gate-Body-Spannung unter einer Sicherheitsschwelle zu halten.
Schaltkreis nach Anspruch 4, wobei: in dem deaktivierten Zustand die Body-Bias-Schaltung den Body-Anschluss auf eine Massespannung setzt; in dem aktivierten Zustand die Body-Bias-Schaltung den Body-Anschluss proportional zu einer Ausgangsspannung des Ausgangsports setzt.
Schaltkreis nach einem der vorhergehenden Ansprüche, wobei der Schalttransistor einen N-Feldeffekttransistor (NFET) umfasst, und/oder wobei der Schaltertreiber dazu konfiguriert ist, in dem aktivierten Zustand die Gate-Source-Spannung größer oder gleich 4 Volt (V) zu halten, insbesondere ferner umfassend eine Referenzspannung-Generatorschaltung, die mit dem Schaltertreiber gekoppelt ist und dazu konfiguriert ist, eine Referenzspannung größer als oder gleich 4 V an den Schaltertreiber bereitzustellen.
Schaltkreis nach einem der vorhergehenden Ansprüche, wobei der Schalttransistor, dazu konfiguriert ist, selektiv eine Leistungsverwaltungsschaltung mit einem Leistungsverstärker zu koppeln, und/oder wobei der Schalttransistor dazu konfiguriert ist, ein moduliertes Hochfrequenz(HF)-Signal an dem Eingangsport mit variabler Spannung zu empfangen.
Hochfrequenz(HF)-Schaltung, umfassend: einen Schalttransistor, der einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss umfasst; einen Eingangsport, der mit dem Source-Anschluss gekoppelt ist und dazu konfiguriert ist, um Signal mit variabler Spannung zu empfangen; einen Ausgangsport, der mit dem Drain-Anschluss gekoppelt ist; eine Referenzspannung-Generatorschaltung, die dazu konfiguriert ist, eine Referenzspannung bereitzustellen; und einen Schaltertreiber, der mit der Referenzspannung-Generatorschaltung und dem Eingangsport gekoppelt ist und konfiguriert ist zum: in einem aktivierten Zustand, Aktivieren des Schalttransistors durch Bereitstellen einer Gate-Spannung an den Gate-Anschluss basierend auf der Referenzspannung und dem Signal mit variabler Spannung; und in einem deaktivierten Zustand, Deaktivieren des Schalttransistors.
HF-Schaltung nach Anspruch 8, wobei in dem aktivierten Zustand der Schalttransistor einen Widerstand unter einem Schwellenwert über einen Spannungsbereich des Signals mit variabler Spannung beibehält, wobei der Schwellenwert insbesondere 100 Milliohm (mΩ) beträgt und der Spannungsbereich insbesondere bis zu 5,5 Volt (V) beträgt.
HF-Schaltung nach Anspruch 8 oder 9, wobei der Schaltertreiber eine signalabhängige Spannungsvervielfacherschaltung umfasst, die von einem Taktgeber angesteuert wird.
HF-Schaltung nach Anspruch 10, wobei: der Taktgeber ein Taktgeber mit variabler Frequenz ist; und der Taktgeber bei einer höheren Frequenz arbeitet, bis die Gate-Spannung eine Einschwingschwelle erreicht, und/oder wobei die signalabhängige Spannungsvervielfacherschaltung eine Summe aus der Referenzspannung und dem Signal mit variabler Spannung ausgibt.
HF-Schaltung nach einem der Ansprüche 8 bis 11, wobei der Schaltertreiber einen Referenzspannungstransistor umfasst, der dazu konfiguriert ist, den Schaltertreiber von der Referenzspannung zu trennen, und/oder wobei die Referenzspannung-Generatorschaltung eine Low-Dropout-Schaltung umfasst, die mit einer Spannungsverdopplerschaltung gekoppelt ist, um die Referenzspannung unabhängig von einer Batteriespannung bereitzustellen, wobei die Referenzspannung-Generatorschaltung insbesondere ferner dazu konfiguriert ist, eine zweite Referenzspannung auszugeben, wenn der Schaltertreiber in dem deaktivierten Zustand ist.