DE102020128653B4

DE102020128653B4 - Greifbestimmung für ein Objekt in Unordnung

Info

Publication number: DE102020128653B4
Application number: DE102020128653.8A
Authority: DE
Inventors: Arsalan Mousavian; Clemens Eppner; Dieter Fox; Adithyavairavan Murali
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2019-11-13
Filing date: 2020-10-30
Publication date: 2024-03-14
Anticipated expiration: 2040-10-31
Also published as: DE102020128653A1; US20240009851A1

Abstract

Computersystem, umfassend einen oder mehrere Prozessoren und einen computerlesbaren Speicher, der ausführbare Befehle speichert, welche als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren das Computersystem veranlassen, um zumindest:einen Satz von Greifposen für ein Objekt zu erzeugen, wobei jede Greifpose in dem Satz von Greifposen einem Roboter (102) zugeordnet ist, um das Objekt zu greifen;mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die den Roboter (102) veranlassen würde, ein anderes Objekt zu kontaktieren;die mindestens eine Greifpose aus dem Satz von Greifposen zu entfernen; undals Reaktion auf das Entfernen der mindestens einen Greifpose aus dem Satz von Greifposen, den Satz von Greifposen dem Roboter (102) zur Verfügung stellen.

Description

Technisches Gebiet
Hier beschriebene Ausführungsformen beziehen sich im Allgemeinen auf das Gebiet der Robotersteuerung. In mindestens einer Ausführungsform wird eine Greifbestimmung für ein Objekt gemacht, das einer Sammlung von Objekten zugeordnet ist, die in der Nähe des Objekts sind, wie beispielsweise ein Objekt in einer Unordnung von Objekten. In mindestens einer Ausführungsform kann ein Roboter die Greifbestimmung verwenden, um das Objekt zu manipulieren, das der Sammlung von Objekten zugeordnet ist, die in der Nähe des Objekts sind.
Hintergrund
Die Roboterautomation ist ein bedeutendes Gebiet, das in mindestens einer Implementierung erhöhte Produktivität, Sicherheit und Wirtschaftlichkeit beim Durchführen von Aufgaben ermöglicht. Für Roboter, die Objekte manipulieren, ist das Erzeugen von Greifposen häufig ein bedeutender Bestandteil der Aufgabe. In einem Beispiel beobachtet ein Roboter ein Objekt und bestimmt, wo (eine 3D-Position und 3D-Orientierung, auch eine Pose genannt) ein Greifer zu positionieren ist, so dass der Roboter imstande ist, das Objekt aufzugreifen. Die Stabilität eines einzelnen Greifvorgangs kann von der Objekt- und Greifergeometrie, Objektmassenverteilung und Oberflächenreibungen abhängen. Die Geometrie um ein Objekt kann zusätzliche Beschränkungen durch Begrenzen der Greifpunkte auferlegen, die erreichbar sind, ohne den Robotermanipulator zu veranlassen, mit anderen Objekten in einer Szene zu kollidieren. In einigen Beispielen nähert man sich diesem Problem durch Geometrie-inspirierte Heuristiken, um vielversprechende Greifpunkte um ein Objekt auszuwählen, möglicherweise gefolgt von einer tieferen geometrischen Analyse der Stabilität und Erreichbarkeit eines abgetasteten Greifens. Viele dieser Ansätze stützen sich auf die Verfügbarkeit von vollständigen 3D-Modellen eines Objekts, die eine starke Begrenzung in realistischen Szenarien sein kann, wobei ein Roboter lediglich eine Szene beispielsweise mit einer geräuschvollen Kamera beobachtet. Daher werden verbesserte Verfahren der Greifbestimmung benötigt. Im Einzelnen werden bei verschiedenen Implementierungen verbesserte Verfahren der Greifbestimmung benötigt, wenn ein Zielobjekt anderen Objekten in der Nähe des Zielobjekts zugeordnet wird.
Aus den Druckschriften DE 10 2019 122 790 A1 , DE 10 2019 108 787 A1 , DE 11 2019 001 507 T5 , DE 20 2017 106 506 U1 , DE 10 2013 113 459 B4 , DE 11 2011 103 794 B4 sind entsprechende Verfahren zur Steuerung von Robotergreifern bekannt.
Zusammenfassung
Daher besteht Bedarf nach verbesserten Techniken, die zumindest einige der genannten Einschränkungen und Nachteile überwinden oder abmildern.
Diese Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. In den abhängigen Ansprüchen sind weitere vorteilhafte Ausführungsformen der Erfindung beschrieben.
Kurze Beschreibung von Zeichnungen

1 veranschaulicht ein Beispiel eines Robotersystems, das verschiedene Objekte greift, gemäß einer Ausführungsform;
2 veranschaulicht ein Beispiel von Objekten, die von einem Robotersystem gegriffen werden können, gemäß einer Ausführungsform;
3 veranschaulicht ein Beispiel einer Binärmaske, die Bilddaten von Objekten umfasst, die gegriffen werden können, gemäß einer Ausführungsform;
4 veranschaulicht eine Punktwolke, die aus Bilddaten von Objekten erzeugt wird, die gegriffen werden können, gemäß einer Ausführungsform;
5 veranschaulicht eine zugeschnittene Punktwolke, die aus Bilddaten von Objekten erzeugt wird, die gegriffen werden können, gemäß einer Ausführungsform;
6 veranschaulicht eine Punktwolke eines isolierten Objekts, die aus Bilddaten von Objekten erzeugt wird, die gegriffen werden können, gemäß einer Ausführungsform;
7 veranschaulicht eine Punktwolke eines isolierten Objekts und einen Satz von Greifvorgängen, wobei die Punktwolke von anderen Objekte mit der Punktwolke des isolierten Objekts kombiniert ist, gemäß einer Ausführungsform;
8 veranschaulicht eine Tabelle, welche die Ergebnisse zusammenfasst, gemäß einer Ausführungsform;
9 veranschaulicht ein Beispiel eines Prozesses, um einen Satz von Greifposen zu erzeugen, gemäß einer Ausführungsform;
10A veranschaulicht eine Inferenzierungs- und/oder Trainingslogik, gemäß mindestens einer Ausführungsform;
10B veranschaulicht eine Inferenzierungs- und/oder Trainingslogik, gemäß mindestens einer Ausführungsform;
11 veranschaulicht Training und Einsatz eines neuronalen Netzwerks gemäß mindestens einer Ausführungsform;
12 veranschaulicht ein beispielhaftes Rechenzentrumsystem, gemäß mindestens einer Ausführungsform;
13A veranschaulicht ein Beispiel eines autonomen Fahrzeugs gemäß mindestens einer Ausführungsform;
13B veranschaulicht ein Beispiel von Kameraorten und Sichtfeldern für das autonome Fahrzeug von 13A gemäß mindestens einer Ausführungsform;
13C ist ein Blockdiagramm, das eine beispielhafte Systemarchitektur für das autonome Fahrzeug von 13A veranschaulicht, gemäß mindestens einer Ausführungsform;
13D ist ein Diagramm, das ein System zur Kommunikation zwischen einem Cloud-basierten Server(n) und dem autonome Fahrzeug von 13A veranschaulicht, gemäß mindestens einer Ausführungsform;
14 ist ein Blockdiagramm, das ein Computersystem veranschaulicht, gemäß mindestens einer Ausführungsform;
15 ist ein Blockdiagramm, das ein Computersystem gemäß mindestens einer Ausführungsform veranschaulicht;
16 veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
17 veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
18A veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
18B veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
18C veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
18D veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
18E und 18F veranschaulichen ein gemeinsam genutztes Programmiermodell gemäß mindestens einer Ausführungsform;
19 veranschaulicht beispielhafte integrierte Schaltungen und zugeordnete Graphikprozessoren gemäß mindestens einer Ausführungsform;
20A-20B veranschaulichen beispielhafte integrierte Schaltungen und zugeordnete Graphikprozessoren gemäß mindestens einer Ausführungsform;
21A-21B veranschaulichen ein zusätzliche beispielhafte Graphikprozessorlogik gemäß mindestens einer Ausführungsform;
22 veranschaulicht ein Computersystem gemäß mindestens einer Ausführungsform;
23A veranschaulicht einen Parallelprozessor gemäß mindestens einer Ausführungsform;
23B veranschaulicht eine Partitionseinheit gemäß mindestens einer Ausführungsform;
23C veranschaulicht einen Verarbeitungscluster gemäß mindestens einer Ausführungsform;
23D veranschaulicht einen Graphik-Multiprozessor gemäß mindestens einer Ausführungsform;
24 veranschaulicht ein Multi-Graphikverarbeitungseinheit (GPU)-System gemäß mindestens einer Ausführungsform;
25 veranschaulicht einen Graphikprozessor gemäß mindestens einer Ausführungsform;
26 ist ein Blockdiagramm, das eine Prozessor-Mikroarchitektur für einen Prozessor veranschaulicht gemäß mindestens einer Ausführungsform;
27 veranschaulicht einen Deep-Learning-Anwendung Prozessor gemäß mindestens einer Ausführungsform;
28 ist ein Blockdiagramm, das einen beispielhaften neuromorphischen Prozessor gemäß mindestens einer Ausführungsform veranschaulicht;
29 veranschaulicht mindestens Abschnitte eines Graphikprozessors gemäß einer oder mehrerer Ausführungsformen;
30 veranschaulicht mindestens Abschnitte eines Graphikprozessors gemäß einer oder mehrerer Ausführungsformen;
31 veranschaulicht mindestens Abschnitte eines Graphikprozessors gemäß einer oder mehrerer Ausführungsformen;
32 ist ein Blockdiagramm einer Graphikverarbeitung-Engine eines Graphikprozessors gemäß mindestens einer Ausführungsform;
33 ist ein Blockdiagramm von zumindest Abschnitten eines Graphikprozessorkerns gemäß mindestens einer Ausführungsform;
34A-34B veranschaulichen eine Thread-Ausführungslogik, die eine Anordnung von Verarbeitungselementen eines Graphikprozessorkerns umfasst, gemäß mindestens einer Ausführungsform;
35 veranschaulicht eine Parallelverarbeitungseinheit („PPU“) gemäß mindestens einer Ausführungsform;
36 veranschaulicht einen allgemeinen Verarbeitungscluster („GPC“) gemäß mindestens einer Ausführungsform;
37 veranschaulicht eine Speicherpartitionseinheit einer Parallelverarbeitungseinheit („PPU“) gemäß mindestens einer Ausführungsform;
38 veranschaulicht einen Streaming-Multiprozessor gemäß mindestens einer Ausführungsform;
39 ist ein beispielhaftes Datenflussdiagramm für eine fortgeschrittene Rechen-Pipeline gemäß mindestens einer Ausführungsform;
40 ist ein Systemdiagramm für ein beispielhaftes System zum Trainieren, Anpassen, Instanziieren und Einsetzen maschineller Lernmodelle in eine fortgeschrittene Rechen-Pipeline gemäß mindestens einer Ausführungsform;
41 umfasst eine beispielhafte Veranschaulichung einer fortgeschrittenen Rechen-Pipeline 4010A zur Verarbeitung von Bildgebungsdaten gemäß mindestens einer Ausführungsform;
42A umfasst ein beispielhaftes Datenflussdiagramm eines virtuellen Instruments, das eine Ultraschallvorrichtung unterstützt, gemäß mindestens einer Ausführungsform;
42B umfasst ein beispielhaftes Datenflussdiagramm eines virtuellen Instruments, das einen CS-Scanner unterstützt, gemäß mindestens einer Ausführungsform;
43A veranschaulicht ein Datenflussdiagramm für einen Prozess, um ein maschinelles Lernmodell zu trainieren, gemäß mindestens einer Ausführungsform; und
43B ist eine beispielhafte Veranschaulichung einer Client-Server-Architektur, um Annotationstools mit vortrainierten Annotationsmodellen zu verbessern, gemäß mindestens einer Ausführungsform.

Ausführliche Beschreibung
Techniken werden beschrieben, die einen Satz von Greifvorgängen für ein Objekt erzeugen, das zwischen mehreren Objekte (z.B. einer Unordnung von Objekten) ist. In mindestens einer Ausführungsform umfasst der Satz von Greifvorgängen Greifvorgänge für das Objekt, wobei die Greifvorgänge in dem Satz von Greifvorgängen bestimmt werden, wenn ein Roboter ein Greifen ausführt, störenden oder kontaktieren mindestens eines Objekts zu vermeiden, das in der Nähe des Objekts ist.
In mindestens einer Ausführungsform stellen die Techniken Greifvorgänge mit 6 Freiheitsgraden (6-DOF) für ein beliebiges Zielobjekt in einer ungeordneten Szene aus Teilpunktwolkenbeobachtungen bereit, wie beispielsweise verschiedenen dreidimensionalen Punktwolkenbeobachtungen. In verschiedenen Ausführungsformen erreichen die Techniken mindestens einen Greiferfolg von 80,3%, wobei Grundlinien-Ansätze um 17,6% übertroffen und neun ungeordnete Szenen (die insgesamt 23 unbekannte Objekte und 51 Picks enthalten können) auf einer Roboterplattform geräumt werden. In mindestens einer Ausführungsform können die Techniken zusätzlich wirksame Greifsequenzen begründen, um Objekte abzurufen, die nicht direkt zugänglich sind.
In mindestens einer Ausführungsform werden Bilddaten, wie beispielsweise Bilddaten eines Tiefenbilds, von mehreren Objekten erhalten. Die Bilddaten können ein Zielobjekt umfassen, das ein Roboter greifen soll. In mindestens einer Ausführungsform kann das Tiefenbild eine Binärmaske umfassen. Die Binärmaske kann Sätze von Punkten umfassen, wobei jeder Satz von Punkten mindestens einem Objekt in den mehreren Objekten entspricht. In mindestens einer Ausführungsform stellt ein Satz von Punkten in der Binärmaske eine Innen- und Außenkontur eines Objekts der mehreren Objekte dar. In mindestens einer Ausführungsform stellt ein Satz von Punkten in der Binärmaske mindestens die Außenkontur des Zielobjekts dar, die mehreren Objekten zugeordnet ist. Daher kann in mindestens einer Ausführungsform die Binärmaske verwendet werden, um jedes Objekt in den mehreren Objekten zu isolieren. In mindestens einer Ausführungsform wird die Binärmaske verwendet, um das Zielobjekt zu identifizieren. Beispielsweise kann die Binärmaske von einem Roboter oder einem Menschen verwendet werden, um das Zielobjekt zu identifizieren, für das ein Satz von Greifposen erzeugt wird.
In mindestens einer Ausführungsform wird eine dreidimensionale Punktwolke aus den Bilddaten der mehreren Objekte erzeugt. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke aus dem Tiefenbild erzeugt, das die Binärmaske umfasst. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke in der Größe verringert. Beispielsweise kann die dreidimensionale Punktwolke ein zugeschnitten werden, um die Verringerung in der Größe zu erreichen. In mindestens einer Ausführungsform wird ein Begrenzungsvolumen als eine Basis zum Verringern der Größe der dreidimensionalen Punktwolke verwendet. Beispielsweise kann das Begrenzungsvolumen auf die dreidimensionale Punktwolke angewandt werden. In einigen Implementierungen werden Bilddaten extern zu dem Begrenzungsvolumen aus der dreidimensionalen Punktwolke zugeschnitten, um eine modifizierte dreidimensionale Punktwolke zu erzeugen. In einigen Implementierungen ist das Begrenzungsvolumen ein Begrenzungsrahmen mit einem vorbestimmten Volumen. In mindestens einer Ausführungsform umfassen die dreidimensionale Punktwolke und die modifizierte dreidimensionale Punktwolke Bilddaten, die das Zielobjekt darstellen. In einigen Implementierungen umfassen die dreidimensionale Punktwolke und die modifizierte dreidimensionale Punktwolke Bilddaten, die das Zielobjekt und zusätzliche Objekte in der Nähe des Zielobjekts darstellen.
In mindestens einer Ausführungsform werden Bilddaten des Zielobjekts von Bilddaten isoliert, die anderen Objekten in der Nähe des Zielobjekts zugeordnet sind. In mindestens einer Ausführungsform sind die isolierten Bilddaten das Zielobjekt in der dreidimensionalen Punktwolke oder der modifizierten dreidimensionalen Punktwolke. In mindestens einer Ausführungsform führt das Isolieren der Bilddaten des Zielobjekts aus den Bilddaten, die anderen Objekte in der Nähe das Zielobjekt zugeordnet sind, zu der Erzeugung einer dreidimensionalen Punktwolke, der dreidimensionalen Punktwolke oder der modifizierten dreidimensionale Punktwolke, die auf die Bilddaten des Zielobjekt beschränkt ist.
In mindestens einer Ausführungsform wird ein Satz von Greifposen für das Zielobjekt erzeugt. In mindestens einer Ausführungsform wird der Satz von Greifposen unter Verwendung der Bilddaten erzeugt, die dem Zielobjekt zugeordnet sind. In mindestens einer Ausführungsform sind die dem Zielobjekt zugeordneten Bilddaten eine dreidimensionale Punktwolke. Die dreidimensionale Punktwolke kann darauf beschränkt sein, die dem Zielobjekt zugeordnete Bilddaten zu umfassen. In mindestens einer Ausführungsform ist die dreidimensionale Punktwolke, welche die Bilddaten des Zielobjekts umfasst, eine modifizierte dreidimensionale Punktwolke basierend auf einer dreidimensionalen Punktwolke, die Bilddaten eines anderen oder mehrerer Objekten umfasst. In mindestens einer Ausführungsform sind die anderen Objekte in einem Cluster von Objekten, der das das Zielobjekt umfasst.
In mindestens einer Ausführungsform umfasst der Satz von Greifposen einen oder mehrere vorhergesagte Greifvorgänge. In mindestens einer Ausführungsform werden der eine oder die mehreren vorhergesagten Greifvorgänge basierend auf Verarbeitungsbilddaten und computergestützter Simulation erzeugt. In mindestens einer Ausführungsform werden der eine oder die mehreren vorhergesagten Greifvorgänge von einem Roboter erzeugt. In mindestens einer Ausführungsform ist der Satz von Greifposen für das Zielobjekt in einer dreidimensionalen Punktwolke umfasst. Beispielsweise kann die dreidimensionale Punktwolke einen Satz von Greifposen umfassen, der erfolgreiche Greifposen des Zielobjekts umfasst.
In mindestens einer Ausführungsform sind Bilddaten der anderen Objekte in der Nähe des Zielobjekts in einer dreidimensionalen Punktwolke umfasst. In einigen Implementierungen wird die dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte umfasst, mit der dreidimensionalen Punktwolke kombiniert, die den Satz von Greifposen umfasst, der erfolgreiche Greifposen für das Zielobjekt umfasst. In einigen Implementierungen erzeugt der Prozess des Kombinierens der dreidimensionalen Punktwolken eine kombinierte dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte und den Satz von Greifposen umfasst, der die erfolgreiche Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die kombinierte dreidimensionale Punktwolke einer computergestützten Verarbeitung unterzogen, um eine oder mehrere Greifposen zu identifizieren, die, wenn durch einen Roboter ausgeführt, eines oder mehrere der anderen Objekte stören oder kontaktieren würden. In mindestens einer Ausführungsform werden die identifizierten störenden eine oder mehreren Greifposen aus dem Satz von Greifposen entfernt, der erfolgreiche Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke, die den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst, modifiziert, um die Bilddaten zu entfernen, die den identifizierten störenden einer oder mehreren Greifposen zugeordnet sind. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen für das Zielobjekt basierend auf den Bilddaten der anderen Objekte in der Nähe des Zielobjekts. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen, die einem Roboter ermöglichen, das Zielobjekt zu greifen, während die anderen Objekte in der Nähe des Zielobjekts vermieden werden.
In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte umfasst, und der Satz von Greifposen, der die erfolgreichen Greifposen für das Zielobjekt umfasst, mit der dreidimensionalen Punktwolke kombiniert, welche die Bilddaten des Zielobjekts umfasst. Die resultierende dreidimensionale Punktwolke umfasst die Bilddaten des Zielobjekts, die Bilddaten der anderen Objekte und den Satz von Greifposen, der die erfolgreichen Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die kombinierte dreidimensionale Punktwolke einer computergestützten Verarbeitung unterzogen, um eine oder mehrere Greifposen zu identifizieren, die, wenn durch einen Roboter ausgeführt, eines oder mehrere der anderen Objekte stören oder kontaktieren würden. In mindestens einer Ausführungsform werden die identifizierten störenden eine oder mehreren Greifposen aus dem Satz von Greifposen entfernt, der erfolgreiche Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke, die den Satz von Greifposen umfasst, der erfolgreiche Greifposen für das Zielobjekt umfasst, modifiziert, um die Bilddaten zu entfernen, die den identifizierten störenden einen oder mehreren Greifposen zugeordnet sind. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen für das Zielobjekt basierend auf den Bilddaten der anderen Objekte in der Nähe des Zielobjekts. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen, die einem Computer ermöglichen, das Zielobjekt zu greifen, während die anderen Objekte in der Nähe des Zielobjekts vermieden werden.
1 veranschaulicht ein Robotersystem, das verschiedene Objekte greift, gemäß einer Ausführungsform. Die Greifauswahl ist ein bedeutendes Problem bei der Robotermanipulation. In mindestens einer Ausführungsform beobachtet ein Roboter ein Objekt und ein zugeordnetes Steuercomputersystem bestimmt, wohin der Greifer des Roboters (3D-Position und 3D-Orientierung) zu bewegen ist, um das Objekt aufzunehmen. Beispielsweise veranschaulicht 1 ein Robotersystem, das verschiedene Objekte greift, gemäß einer Ausführungsform. In mindestens einer Ausführungsform wird ein Roboter 102 mit einem Greifer 104 durch ein Computersystem gesteuert, das die hier beschrieben Techniken implementiert. In mindestens einer Ausführungsform ist der Roboter 102 imstande, verbesserte Greifvorgänge an verschiedenen Objekten durchzuführen, wie beispielsweise einem Zylinder 106, einer Box 108 oder einer Schale 110, und wobei die verschiedenen Objekte in einer Unordnung von Objekten sein können.
Eine Greifauswahl kann komplex sein, da die Stabilität von Greifvorgängen von der Objekt- und Greifergeometrie, der Objektmassenverteilung und Oberflächenreibungen abhängt. Die Geometrie um ein Objekt kann zusätzliche Beschränkungen darstellen, gemäß derselben Greifpunkte erreichbar sind, ohne den Robotermanipulator zu veranlassen, mit anderen Objekten in einer Szene zu kollidieren.
2 veranschaulicht ein Beispiel von Objekten, die gegriffen werden können, gemäß einer Ausführungsform. In mindestens einer Ausführungsform werden die in 2 veranschaulichten Objekte in einem Bild dargestellt, wie beispielsweise einem Tiefenbild einer Tiefenkamera. In mindestens einer Ausführungsform ist das Bild ein RGB-D-Bild, das Bilddaten von in dem Bild anschaulich dargestellten Objekten umfasst. Verschiedene Ausführungsformen werden beschrieben und auf eine Vielfalt von Objekten geprüft, die einen Becher mit einem Henkel 202, eine Senfflasche 204, eine Waschmittelflasche 206, einen Salzstreuer 208, eine kleine Box 210, eine große Box 212 und eine Schale 214 umfassen.
Eine Greifsynthese kann in einer Unordnung oder einer ungeordneten Umgebung, die verschiedene Objekte und Verdeckungen umfasst, sehr komplex und schwierig sein. Es kann gewünscht sein, dass das Zielobjekt, wie beispielsweise die Senfflasche 204, ohne irgendwelche unerwünschten Kollisionen mit umgebenden Objekte oder ohne anderweitig die anderen Objekte in der Umgebung zu stören, gegriffen wird. In einer Anwendung der realen Welt kann einem Roboter befohlen werden, ein spezifisches Getränk aus einem schmalen Küchenschrank zu greifen, der mit anderen Artikeln überladen ist. Greifvorgänge, welche die Unordnung agnostisch abgetastet haben, können in Kollision mit der Umgebung enden. In einigen Beispielen, sogar wenn die Greifervorform nicht in Kollision sein kann, kann es herausfordernd sein, einen Kollisions-freien und kinematisch machbaren Pfad für den Manipulator zu planen, um die Greiferkonfiguration zu erreichen. In verschiedenen Ausführungsformen kann ein diverser Satz von Greifvorgängen erzeugt werden, da es kinematisch nicht machbar sein kann, sämtliche Greifvorgänge in der Umgebung auszuführen.
In einer Unordnung von Objekten können große und bedeutende Teile einer Geometrie des Zielobjekts durch andere Objekte verdeckt sein. In mindestens einer Ausführungsform stellen Techniken eine 6-DOF-Greiferzeugung in einer strukturierten Unordnung unter Verwendung eines lernbasierten Ansatzes bereit. Die Techniken können Instanz-Segmentierung und Punktwolkenbeobachtung aus einer einzigen Ansicht benutzen. Die Techniken können einen kaskadierten Ansatz zur Greiferzeugung in einer Unordnung benutzen, die zuerst Schlussfolgern über Greifvorgänge auf einer Objektebene und dann Prüfen der ungeordneten Umgebung auf Kollisionen beinhalten kann. Die Techniken kann ein angelernter Kollisionsprüfer benutzen, der Greifvorgänge auf Kollisionen lediglich aus rohen Teilpunktwolkenbeobachtungen bewerten und unter variierenden Graden von Verdeckungen arbeiten kann.
In mindestens einigen Ausführungsformen ermöglichen die Techniken einem Robotersystem, Objekte aus einem Cluster von mehreren Objekte zu greifen. Der zugängliche Arbeitsraum um das Zielobjekt kann stark begrenzt sein und kann Verdeckungen umfassen, welche die Wahrnehmung erschweren können. In mindestens einigen Ausführungsformen kann das Robotersystem an einer strukturierten Unordnung arbeiten. Eine strukturierte Unordnung kann als gepackte Konfigurationen von meist größeren, schwereren Objekte definiert werden. Beispiele können Küchenschränke oder Supermarktregale umfassen. Innerhalb einer strukturierten Unordnung können Kollisionen und unbeabsichtigter Kontakt katastrophisch sein, da Objekte ein geringeres stabiles Gleichgewicht aufweisen können. In mindestens einigen Ausführungsformen kann das Robotersystem Greifkonfigurationen vorhersagen, die in Kollision sind, und können dies trotz Verdeckungen tun. In einer strukturierten Unordnung kann räumliches Greifen unvermeidbar sein. Das Robotersystem kann einen angelernten Greifabtaster verwenden, der die volle 6D-Greifpose vorhersagen kann und ungesehene Teile aufgrund von Verdeckungen berücksichtigt. In mindestens einigen Ausführungsformen kann das Robotersystem keine Objektmodelle und Posen erfordern; Greifvorgänge können basierend auf Tiefenbildern und/oder Punktwolken geplant werden. In mindestens einigen Ausführungsformen kann das Robotersystem wie durch Benutzen der Instanz-Segmentierung zielgesteuert sein, um Greifvorgänge mit Objekten aufeinander abzustimmen.
Geometrie-inspirierte Heuristiken können verwendet werden, um vielversprechende Greifpunkte um ein Objekt auszuwählen, optional gefolgt von einer tieferen geometrischen Analyse der Stabilität und Erreichbarkeit eines abgetasteten Greifens. Verschiedene Ansätze zum Auswählen vielversprechender Greifpunkte stützen sich auf die Verfügbarkeit von vollständigen dreidimensionalen Modellen eines Objekts, was eine Begrenzung in einigen realistischen Szenarien sein kann, wobei ein Roboter beispielsweise eine Szene nur mit einer geräuschvollen Tiefenkamera beobachtet. Um diese Begrenzung zu überwinden, bewegen einige Ausführungsformen die Kamera, um ein vollständiges Objektmodell zu erzeugen oder eine Formvervollständigung gefolgt von einer Geometrie-basierten Greifanalyse durchzuführen.
Deep-Learning-Techniken können verwendet werden, um die Qualität von Greifvorgängen von rohen Punktwolkendaten zu bewerten. In mindestens einer Ausführungsform kann ein lernbasiertes Rahmenwerk zur effizienten Erzeugen diverser Sätzen von stabilen Greifvorgängen für unbekannte Objekte verwendet werden. Verschiedene Ausführungsformen stellen mehrere Netzwerkarchitekturen bereit, die Greifvorgänge abtasten, bewerten und verbessern. Beispielsweise kann ein Variational Auto-Encoder (VAE) trainiert werden, um die Teilpunktwolke eines beobachteten Objekts in einen diversen Satz von Greifvorgängen für das Objekt abzubilden. In mindestens einer Ausführungsform stellt der VAE funktionierende Greifvorgänge mit hoher Abdeckung bereit, während lediglich eine relativ kleine Anzahl von scheiternden Greifvorgängen erzeugt wird. In einigen Beispielen kann ein Greifdiskriminatornetzwerk eine Punktwolke eines beobachteten Objekts und den Robotergreifer in eine Qualitätsbewertung einer 6D-Greiferpose abbilden. Der Gradient dieses Netzwerks kann verwendet werden, um Greifproben zu verbessern, indem sie beispielsweise aus einer Kollision herausgeführt werden, oder sicherstellen, dass der Greifer mit dem Objekt gut ausgerichtet ist.
3 veranschaulicht eine Binärmaske, die Bilddaten von Objekten umfasst, die gegriffen werden können, gemäß einer Ausführungsform. In mindestens einer Ausführungsform ist die in 3 veranschaulichte Binärmaske einem Bild zugeordnet, wie beispielsweise einem Tiefenbild einer Tiefenkamera. In mindestens einer Ausführungsform ist die Binärmaske Teil eines RGB-D-Bildes oder wird aus diesem abgeleitet, das Bilddaten von Objekten umfasst, die in der Binärmaske anschaulich dargestellt werden. In mindestens einer Ausführungsform umfasst die Binärmaske eine Binärmaske eines Bechers mit einem Henkel 302, eine Binärmaske einer Senfflasche 304, eine Binärmaske einer Waschmittelflasche 306, eine Binärmaske eines Salzstreuers 308, eine Binärmaske einer kleinen Box 310, eine Binärmaske einer großen Box 312 und eine Binärmaske einer Schale 314. In mindestens einer Ausführungsform wird die Senfflasche 304 ausgewählt, um durch einen Roboter gegriffen zu werden. In mindestens einer Ausführungsform wird die Binärmaske, welche die Bilddaten des Objekts umfasst, verwendet, um das durch den Roboter zu greifende Zielobjekt zu isolieren. Das Zielobjekt kann basierend auf einem oder mehreren Segmentierungsalgorithmen ausgewählt werden. Die Auswahl kann benutzt werden, um mögliche erfolgreiche Greifvorgänge für das Zielobjekt zu inferieren, wobei Unordnung ignoriert wird, und es mit den Kollisionsergebnisse zu kombinieren, die durch ein Kollisionsbestimmungssystem oder -prozess bereitgestellt werden.
4 veranschaulicht eine aus Bilddaten von Objekten erzeugte Punktwolke, die gegriffen werden können, gemäß einer Ausführungsform. In mindestens einer Ausführungsform ist die Punktwolke eine dreidimensionale Punktwolke. Die dreidimensionale Punktwolke kann aus einem RGB-D-Bild erzeugt werden, das Bilddaten von Objekten in einer Unordnung umfasst. In mindestens einer Ausführungsform wird die Punktwolke aus den Bilddaten erzeugt, die in 2 und/oder 3 anschaulich dargestellt werden. In mindestens einer Ausführungsform umfasst die Punktwolke Punktwolkenbilddaten eines Bechers mit einem Henkel 402, einer Senfflasche 404, einer Waschmittelflasche 406, eines Salzstreuers 408, einer kleinen Box 410, einer großen Box 412 und einer Schale 414. Wie in 4 anschaulich dargestellt, kann die aus den Bilddaten der Objekte erzeugte Punktwolke unter Verwendung eines Begrenzungsvolumens 416 zugeschnitten werden. In einigen Ausführungsformen ist das Begrenzungsvolumen 416 ein Begrenzungsrahmen.
5 veranschaulicht eine zugeschnittene Punktwolke, die aus Bilddaten von Objekten erzeugt wurde, die gegriffen werden können, gemäß einer Ausführungsform. In mindestens einer Ausführungsform ist die zugeschnittene Punktwolke eine zugeschnittene dreidimensionale Punktwolke. Die zugeschnittene dreidimensionale Punktwolke kann aus einem RGB-D-Bild erzeugt werden, das Bilddaten von Objekten in einer Unordnung umfasst. In mindestens einer Ausführungsform wird die zugeschnittene Punktwolke aus den Bilddaten erzeugt, die in 2, 3 und/oder 4 anschaulich dargestellt werden. In mindestens einer Ausführungsform umfasst die zugeschnittene Punktwolke Punktwolkenbilddaten eines Bechers mit einem Henkel 502, einer Senfflasche 504, einer Waschmittelflasche 506, eines Salzstreuers 508 und einer Schale 514.
In mindestens einer Ausführungsform können die Techniken 6-DOF Greifvorgänge für Objekte in Unordnung erzeugen. Wie beschrieben, kann die Eingabe in ein System ein Tiefenbild einer Szene und eine Binärmaske sein, wie in 2 und 3 jeweils veranschaulicht, die ein Zielobjekt angeben. In mindestens einer Ausführungsform können eine oder mehrere Greifvorgänge als die Pose ∈ SE(3) eines geöffneten Parallelbackengreifer definiert sein, die beim Schließen seiner Finger zu einem robusten Greifen führen kann. Die spätere Greifverteilung, die als P(G* IX) definiert werden kann, wobei X die Punktwolke Beobachtung sein kann und G* die erfolgreichen Greifvorgänge des Objekts sein können, kann geschätzt werden. In mindestens einer Implementierung können die in 4 und/oder 5 veranschaulichten Punktwolken benutzt werden.
Die Verteilung von erfolgreichen Greifvorgängen kann komplex, multi-modal und diskontinuierlich sein. Die Anzahl an Moden für ein neues Objekt kann nicht bekannt sein und kann durch die Geometrie, Größe und Physik des Objekts bestimmt werden. Zusätzlich können kleine Störungen eines robusten Greifvorgangs zu einem Ausfall aufgrund von Kollision oder Rutschen aus schlechtem Kontakt führen. Außerdem können ungeordnete Szenen den Roboterarbeitsraum erheblich begrenzen. Obwohl ein Teil eines Objekts sichtbar sein kann, kann es unmöglich sein, zu greifen, wenn der Greifer selbst ein großes Objekt ist (z.B. ein Roboter), das zu Kollisionen mit umgebenden Objekten führen kann.
In mindestens einer Ausführungsform können die Techniken die Schätzung von P(G* IX) durch getrenntes Lernen der Greifverteilung für ein einziges, isolierten Objekt P(G* IX) und Benutzen eines diskriminativen Modell P(CIX, g) faktorieren, das als CollisionNet bezeichnet werden kann, das Kollisionen C zwischen einem Greifer bei Pose g und einer beobachteten Unordnung als X erfassen kann. Der Vorteil dieser Faktorisierung kann zweifach sein. Erstens kann sie 6-DOF-Greifposen für einzelne, unbekannte Objekte inferieren. Zweitens können durch explizites Entflechten der Gründe für den Greiferfolg (z.B. die Geometrie des Zielobjekts und einer kollisionsfreien/erreichbaren Greiferpose) Vorgänge über einfache Auswahlvorgänge hinaus begründet sein. Das System kann benutzt werden, um zu inferieren, welches Objekt aus einer Szene zu entfernen ist, um den Greiferfolg des Zielobjekts zu maximieren.
6 veranschaulicht eine Punktwolke eines isolierten Objekts, die aus Bilddaten von Objekten erzeugt wird, die gegriffen werden können, gemäß einer Ausführungsform. In mindestens einer Ausführungsform ist die Punktwolke eine dreidimensionale Punktwolke, die aus der in 5 veranschaulichten Punktwolke abgeleitet ist. Die dreidimensionale Punktwolke kann aus einem RGB-D-Bild erzeugt werden, das Bilddaten von Objekten in einer Unordnung umfasst. In mindestens einer Ausführungsform wird die Punktwolke aus den Bilddaten erzeugt, die in 2, 3, 4 und/oder 5 anschaulich dargestellt werden. In mindestens einer Ausführungsform umfasst die Punktwolke Punktwolkenbilddaten einer Senfflasche 604. 6 stellt ferner einen Satz von Greifvorgängen 606 anschaulich dar. In mindestens einer Ausführungsform werden die Greifvorgänge in dem Satz von Greifvorgängen 602 vorhergesagt, erfolgreiche oder positive Greifvorgänge für die Senfflasche 604 zu sein, die von einem Robotersystem ausgeführt werden können.
In mindestens einer Ausführungsform kann ein generatives Modell für die Greifvorgänge angesichts der Punktwolkenbeobachtung der ungeordneten Szene gelernt werden. Obwohl dieses generative Modell aus einer Referenzmenge von positiven Greifvorgängen gelernt werden kann, kann es aufgrund verschiedener Faktoren nicht vollständig perfekt sein. Ein zweites Modul kann benutzt werden, um die erzeugten Greifvorgänge zu bewerten und weiter zu verbessern. An der Punktwolke und dem Greifen konditioniert, kann der Bewerter einen Qualitätskennwert für das Greifen vorhersagen. Diese Information kann ebenfalls verwendet werden, um das Greifen inkremental zu verfeinern. In verschiedenen Ausführungsformen kann Objektinstanzinformation in allen Stufen der 6-DOF Greif-Pipeline, von der Greiferzeugung bis zu der Bewertung, benutzt werden.
In mindestens einer Ausführungsform kann ein Greifabtaster ein konditionaler VAE sein und kann eine deterministische Funktion sein, welche den Griff g bei einer gegebenen Punktwolke X und einer latenten Variable z vorhersagt. P(z) = N(0,1) kann eine bekannte Wahrscheinlichkeitsdichtefunktion des latenten Raums sein. Die Wahrscheinlichkeit der Greifvorgänge kann geschrieben werden wie folgt: $P (G | X) = \int P (G | X, z) P (z) d z$
Ein Optimieren der obigen Gleichung kann unlösbar sein, weil möglicherweise alle Werte des latenten Raums integriert werden müssen. Um die Dinge lösbar zu machen, kann ein Codierer Q (zIX, g) verwendet werden, um jedes Paar aus Punktwolke X und Griff g in den latenten Raum z abzubilden, während der Decodierer den Griff bei der gegebenen abgetasteten z rekonstruieren kann. Der Codierer und Decodierer können gemeinsam trainiert werden, um den Rekonstruktionsverlust L(g',g) zwischen den Ground-Truth-Greifvorgängen g ∈ G+ und vorhergesagten Greifvorgängen g' mit die KL-Divergenzpenale zwischen der Verteilung Q und der normalen Verteilung N(0,l) zu minimieren: $L_{V A E} = \sum_{z ~ Q, g ~ G *} L (g', g) - a D_{K L} [Q (z | X, g), N (0, I)]$
Die Eingabe in den VAE kann die Punktwolke des Zielobjekts sein, das aus der Szene mit einer Instanzmaske segmentiert wurde, wie beispielsweise der in 3 veranschaulichten Binärmaske und/oder der in 4 oder 5 veranschaulichten Punktwolke.
Um den Orientierungs- und Translationsverlust zu kombinieren, kann der Rekonstruktionsverlust definiert werden als: $L (g', g) = \frac{1}{n} \sum | | T (g; p) - T (g'; p) | |,$
wobei T die Transformation eines Satzes von vordefinierten Punkten p auf dem Robotergreifer sein kann. Während der Inferenzierung kann der Codierer Q verworfen werden und latente Werten können von N(0,l) abgetastet werden. Sowohl der Codierer als auch der Decodierer können auf einer Architektur basieren, wie beispielsweise einer PointNet++ Architektur und/oder Variationen davon, wobei jeder Punkt einen Merkmalsvektor zusammen mit 3D-Koordinaten aufweisen kann. Die Merkmale jedes eingegeben Punkts der Punktwolke können jeweils mit dem Greifen g und der latenten Variable z in dem Codierer und Decodierer verkettet werden.
Instanzinformationen können eine starke Vorinformation über das Objekt geben, obwohl sie in der Praxis nicht völlig genau sein können. Dies kann der Fall in ungeordneten Szenarien sein, wobei Objekte verdeckt oder sehr nahe zueinander sein können, was zu einer geräuschvollen Unter- und Über-Segmentierung führt. Beim Rendern der Segmentierung bei der Simulation kann zufälliges Salz-und-Pfeffer-Rauschen zu den Objektgrenzen hinzugefügt werden und verdeckte Objekte können teilweise mit benachbarten Objekte im Bildraum zusammengeführt werden, um die Imperfektionen des Instanz-Segmentierungsverfahrens auf den realen Bilder nachzuahmen.
In mindestens einer Ausführungsform kann der Greifabtaster lediglich mit positiven Greifvorgängen trainiert werden, wobei jedoch fehlgeschlagene Greifvorgängen enthalten sein können, die möglicherweise identifiziert und entfernt werden müssen. Ein Bewerter kann trainiert werden, der einen Greifkennwert P (S|x_i,g) mit den Trainingsdaten vorhersagt, die positive $G_{S}^{+} = G^{+}$
und negative $G_{S}^{-} = G^{-}$
Greifvorgänge umfassen können. Die Eingabe des Bewerters kann die Punktwolkenbeobachtung X_i = M_i(X) des Zielobjekts sein, wobei X die zugeschnittene Punktwolke der vollen Szene und M_i die Instanzmaske des Objekts sein kann. Eine beispielhafte zugeschnittene Punktwolke ist in 5 veranschaulicht. Weil der Raum von allen möglichen 6-DOF Greifposen groß sein kann, kann es nicht möglich sein, sämtliche negativen Greifvorgänge für das Training des Greifbewerters P(S|X_i,g) abzutasten. Daher können während des Trainings wahre Negative sowie auch harte negative Greifvorgänge durch Stören positiver Greifvorgänge mit einer kleinen Translation und Orientierung abgetastet und jene gewählt werden, die in Kollision mit dem Objekt stehen oder zu weit von dem Objekt sind, um das Objekt zu greifen. Die Greifvorgänge können durch diese Metrik eingestuft werden und lediglich diejenigen über einem Schwellenwert können ausgewählt werden.
Ein signifikanter Anteil der durch den Bewerter zurückgewiesen Greifvorgänge kann in enger Nähe zu robusten Greifvorgängen sein. Diese Erkenntnis kann ausgenutzt werden, um eine lokale Suche in der Region von g durchzuführen, um den Bewerterkennwert iterativ zu verbessern. In einigen Beispielen kann Δg abgetastet werden, um die Wahrscheinlichkeit von Erfolgs, z.B. P(S|Δg + g,X) > P(S|g,X), zu erhöhen. Die Verfeinerung kann unter Verwendung eines Gradientenabstiegs gefunden werden. In verschiedenen Ausführungsformen können Rechengradienten komplex sein. Eine Metropolis-Hastings-Abtastung kann benutzt werden, wobei ein zufälliges Δg abgetastet werden und mit Wahrscheinlichkeit von $\frac{p (S | g + Δ g, X)}{P (S | g, X)}$
grasp g + Δg angenommen werden kann. Dieses Abtastschema kann eine ähnliche Leistung zu dem Gradient-basierten Abtastschema ergeben, während es rechenmäßig zweimal so schnell ist.
7 veranschaulicht eine Punktwolke eines isolierten Objekts und eines Satzes von Greifvorgängen gemäß einer Ausführungsform, wobei die Punktwolke eines anderen Objekts mit der Punktwolke des isolierten Objekts kombiniert ist. In mindestens einer Ausführungsform ist die Punktwolke eine dreidimensionale Punktwolke, die aus den in 5-6 veranschaulichten Punktwolken abgeleitet wird. Die dreidimensionale Punktwolke kann aus einem RGB-D-Bild erzeugt werden, das Bilddaten von Objekten in einer Unordnung umfasst. In mindestens einer Ausführungsform wird die Punktwolke aus den Bilddaten erzeugt, die in 2, 3, 4, 5 und/oder 6 anschaulich dargestellt werden. In mindestens einer Ausführungsform umfasst die Punktwolke Punktwolkenbilddaten eines Bechers mit einem Henkel 702, einer Senfflasche 704, einer Waschmittelflasche 706, eines Salzstreuers 708 und einer Schale 714. 7 stellt ferner einen Satz von Greifvorgängen 716 anschaulich dar. In mindestens einer Ausführungsform werden die Greifvorgänge in dem Satz von Greifvorgängen 716 erfolgreich oder positive von einem Robotersystem ausgeführt werden können. In mindestens einer Ausführungsform werden die Greifvorgänge in dem Satz von Greifvorgängen 716 verringert, um einen oder mehrere Greifvorgänge 718 zu entfernen, die andere Objekten in dem Cluster von Objekten stören oder mit diesen in Konflikt stehen, wie beispielsweise Greifvorgänge, die mit der Waschmittelflasche 706, dem Becher mit dem Henkel 702, dem Salzstreuer 708 und/oder der Schale 714 in Konflikt stehen.
CollisionNet kann einen Unordnung-zentrierten Kollisionskennwert P(C|X,g) bei gegebener voller Szeneninformation X vorhersagen, wie beispielsweise die in 7 veranschaulichte Punktwolke oder eine andere veranschaulichte Punktwolke. Die Trainingsdaten für CollisionNet können $G_{C}^{+} = {g | g \in G_{r e f}, \neg ψ (g, x)} und G_{C}^{-} = {g | g \in G_{r e f}, ψ (g, x)}$

sein. Die Ground-Truth-Kennzeichnungen können in Simulation mit einem Kollisionsprüfer ψ unter der Annahme voller Zustandsinformation x erzeugt werden. In jedem Los kann ausgeglichenes Abtasten von Greifvorgängen innerhalb der Untermengen der Referenzmengen G_ref, die aus positiven und negative Sätzen G⁺, G^-), harten Negativen, die durch Stören positiver Greifvorgänge $(G_{h n}^{-})$
erzeugt werden, und Greifvorgängen im freien Raum G_free bestehen, benutzt werden. Das ausgeglichene Abtasten kann die Stabilität des Trainings und die Verallgemeinerung bei Prüfzeit gegenüber dem gleichförmigen Abtasten von G⁺ u G^- verbessern. Auf ähnliche Weise zu dem Greifbewerter kann die Szene/Objekt-Punktwolke X/X_i und die Greiferpunktwolke X_g in eine einzige Punktwolke durch Verwenden eines zusätzlichen Indikatormerkmals kombiniert werden, das kennzeichnen kann, ob ein Punkt zu dem Objekt oder zu dem Greifer gehört. Eine Architektur, wie beispielsweise die PointNet++ Architektur, kann dann die relative Information zwischen Greifpose g und Objektpunktwolke X zum Klassifizieren der Greifvorgänge verwenden. CollisionNet kann unter Verwendung von Kreuzentropieverlust verfeinert werden.
Trainingsdaten können durch zufälliges Anordnen mehrerer Objekte bei ihren stabilen Posen erzeugt werden. Objekte können zu der Szene mit Zurückweisung von Abtastposen hinzugefügt werden, um sicherzustellen, dass sie nicht mit existierender Unordnung kollidieren. Um Greifvorgänge für die Szenen zu erzeugen, können die positiven und negativen Greifvorgänge von jedem Objekt kombiniert werden. Von jeder Szene können mehrere 3D-Zuschnitte, die auf dem Objekt (mit einigem Rauschen) zentriert sind, zusammen mit Greifvorgängen, die innerhalb des Zuschnitts sein können, benutzt werden. Die zugeschnittene Punktwolke der 3D-Box, wie beispielsweise in 5 veranschaulicht, kann auf eine verringerte Anzahl von Punkten (z.B. 4096) herunterabgetastet werden. Sämtliche Abtaster und VAEs können auf einer Architektur, wie beispielsweise der PointNet++ Architektur, basiert sein und die Dimension des latenten Raums kann auf zwei eingestellt werden. Während der Inferenzierung können, um Objekte zu bestimmen, die in Konflikt mit erfolgreichen Greifvorgängen stehen, Objektinstanzen segmentiert werden. Der VAE-Abtaster kann die Greifvorgänge bei gegebener Punktwolke des Zielobjekts durch Abtasten einer Anzahl (z.B. 200) von latenten Werten erzeugen. Greifvorgänge können ferner mit einer Anzahl (z.B. 25) von Iterationen von Metropolis-Hastings verfeinert werden. In verschiedenen Ausführungsformen kann die gesamte Inferenzierung ungefähr 2,5 Sekunden benötigen.
In mindestens einer Ausführungsform können zwei Metriken zum Bewerten der erzeugten Greifvorgänge benutzt werden: Erfolgsrate und Abdeckung. Eine Erfolgsrate kann der Prozentsatz von Greifvorgängen sein, die den Greifvorgängen des Objekts ohne Kollidieren folgen, und eine Abdeckung kann der Prozentsatz der abgetasteten Ground-Truth-Greifvorgänge sein, die innerhalb eines Schwellenwerts (z.B. 2 cm) von einem beliebigen der erzeugten Greifvorgänge sind. Die Ablationen können in Simulation mit einer hergehaltenen Probenmenge von unbekannten Objekten ausgeführt werden. Synthetische Punktwolken können aus ungeordneten Szenen gerendert werden, die mit diesen Prüfobjekten in randomisierten stabilen Posen erzeugt werden. Physikalische Wechselwirkungen können unter Verwendung einer oder mehreren Simulationsanwendungen simuliert werden. Die Fläche unter der Kurve (Area Under Curve; AUC) der Erfolg-Abdeckung-Auftragung kann verwendet werden, um eine andere Variation der Verfahren bei den Ablationsstudien zu vergleichen. Die Erfolg-Abdeckung-Kurven können durch Einstufen der durch den Greifbewerter vorhergesagten Greifkennwerte berechnet werden.
Die Wirksamkeit von CollisionNet kann mit verschiedenen herkömmlichen Voxel-basierten Heuristiken (z.B. Movelt!) zur Hindernisvermeidung in unbekannten 3D-Umgebungen verglichen werden. In einigen Beispielen kann eine Anzahl (z.B. 100) von Punkten unter Verwendung einer Abtastung des weitesten Punktes abgetastet werden. Jeder abgetastete Punkt kann durch einen Voxel-Kubus einer Größe (z.B. 2 cm) dargestellt werden. Eine Kollisionsüberprüfung kann durch Prüfen des Schnittpunkts des Greifer-Mesh mit einem beliebigen der Voxel durchgeführt werden. CollisionNet kann andere Voxel-basierte Heuristiken hinsichtlich Präzision und Abdeckung übertreffen. Die Voxel-basierten Darstellungen können scheitern, Kollision zu erfassen, wenn der Greifer-Mesh verdeckte Teile der Objekte schneidet oder wenn es fehlende Tiefeninformationen gibt. In Fällen, in denen die Voxel-basierte Kollisionsüberprüfung scheitert, kann CollisionNet eine hohe (89,7%) Genauigkeit beim korrekten Klassifizieren der Kollisionen aufweisen.
Der herkömmliche Voxel-basierte Ansatz kann auch mehrere falsche Negative durch Abweisen guter Greifvorgänge aufweisen, die geringfügig penetrierende Voxel sein können, die Punkten auf dem Zielobjekt entsprechen, wenn die Voxel die räumliche Region zur Kollisionsüberprüfung expandieren. Ohne Kollisionen bei den Voxeln auf dem Zielobjekt zu berücksichtigen, kann die Abdeckung marginal auf Kosten des Greiferfolges zunehmen, weil die Greifvorgänge, die tatsächlich mit dem Zielobjekt kollidieren können, nicht herausgeschnitten werden können. CollisionNet kann nicht unter derartigen Verzerrungen leiden und kann über eine relative räumliche Information in den Teilpunktwolken nachdenken.
In mindestens einer Ausführungsform kann ein einstufiger Abtaster und Bewerter mit Objektinstanzinformationen anstelle eines kaskadierten Greiferzeugungsansatzes benutzt werden. Sobald die Greifvorgänge abgetastet sind, kann ein einziger Bewerter verwendet werden, der P(S, ¬C|X, g) direkt schätzt. Die positive Trainingsmenge kann $G_{S C}^{+} = {g | g \in G^{+}, \neg ψ (g, x)}$
sein, während die negative Menge $G_{S C}^{-} = {g | g \in G^{+}, ψ (g, x)} \cup {g | g \in G^{-}}$
sein kann. Als Ergebnis können einige positive Greifvorgänge g ∈ G⁺ in Kollision stehen, was zu niedrigeren Kennwerten führ.
In mindestens einer Ausführungsform ist der VAE geübt, Greifvorgänge aus einer Objekt-zentrischen Beobachtung als aus einer Information auf Szenenebene zu lernen. Zusätzlich kann die kaskadierte Architektur eine Abstraktion zwischen einem Greifbewerter, der selbständig beim Schlussfolgern über Greifrobustheit kompetent sein kann, und CollisionNet auferlegen, das beim Vorhersagen von Kollisionen kompetent sein kann.
Der Abtastungsansatz des kaskadierten Greifens kann mit einer Instanz-agnostischen Grundlinie verglichen werden. Ohne Instanzinformationen kann die Grundlinie ein einstufiger Greifplaner sein, der die Punktwolke der Szene verwenden kann. Der kaskadierte Greifabtaster (unter Verwendung von Instanzinformationen und CollisionNet) kann eine AUC von 0,07 aufweisen und kann die Instanzagnostische Grundlinie des Objekts sowohl hinsichtlich Erfolg als auch Abdeckung übertreffen, welche eine AUC von 0,001 aufweisen kann. Ein gewöhnlicher Ausfallmodus des Instanz-agnostischen Modells kann sein, dass der variationaler Abtaster unfähig sein kann, zu bestimmen, welches Objekt in der Szene zu greifen ist, wobei der latente Raum potenziell in die Greifvorgänge für mehrere Objekte abgebildet und die Gesamtgreifqualität für sämtliche Objekte verschlechtert wird.
In mindestens einer Ausführungsform kann der Ansatz der kaskadierten Greifsynthese eine wettbewerbsfähige Leistung für zielgesteuertes Greifen in realen ungeordneten Szenen aufweisen und kann das Grundlinienverfahren unter Verwendung des Unordnung-agnostischen 6-DOF Systems übertreffen, das als GraspNet bezeichnet werden kann. Das herkömmliche Unordnung-agnostische 6-DOF verwendet Instanz-Segmentierung und Voxel-basierte Kollisionsüberprüfung.
In mindestens einer Ausführungsform kann der physikalische Aufbau einen Roboter und einen Greifer umfassen. In einigen Ausführungsformen kann der physikalische Aufbau einen Franka-Panda-Roboter mit einem Parallelbackengreifer umfassen. Der Greifer kann mit einem Client, einem Skalpell, einer Nadel, einer Schere oder einen Laser ausgetauscht werden. Eine Kamera, die an dem Handgelenk des Greifers angebracht ist, kann zur Wahrnehmung benutzt werden. In einigen Ausführungsformen kann eine Intel Realsense D415 RGB-D Kamera, die am Handgelenk des Greifers angebracht ist, zur Wahrnehmung verwendet werden. Eine Menge von gewöhnlichen Haushalts- und Küchenobjekten mit variierender Geometrie, physikalischen und visuellen Eigenschaften, die einige aus dem YCB (Yale-CMU-Berkeley) Datensatz umfassen, können ausgewählt werden.
In mindestens einer Ausführungsform kann die Leistung der Techniken an unterschiedlichen Szenen mit der festen Reihenfolge (zufällig vorberechnet) der zu greifenden Objekten verglichen werden. Ein Zugriff kann als ein Erfolg betrachtet werden, wenn der Roboter das Objekt innerhalb zwei Versuchen auf die gleiche Szene greifen kann. Die Reihenfolge, in der sämtliche der Zielobjekte vollständig sichtbar sind, kann bestimmt werden. In einigen Beispielen kann die Hälfte der gewählten Zielobjekte verdeckt sein. Um Greifvorgänge zu erzeugen, kann eine Losgröße einer Anzahl (z.B. 200) von Latenten abgetastet werden und die Greifvorgänge, die niedrigere Kennwerte als ein Schwellenwert für jeden der Bewerter aufweisen, können ausgefiltert werden. Aus dem Rest von Greifvorgängen kann der eine mit maximalem Kennwert gewählt werden, um ausgeführt zu werden.
Ergebnisse gemäß mindestens einer Ausführungsform werden in 8 zusammengefasst, die eine Tabelle 1 umfasst. Der beschriebene kaskadierte Ansatz und Techniken können eine Erfolgsrate von 80,3% erreichen und können den Grundlinien 6 DOF-GraspNet-Ansatz um etwa 17,6% übertreffen. Des Weiteren kann sich ohne CollisionNet die Modellleistung wesentlich verschlechtern. Die beiden Ausfallfälle können sein, dass für die Greifvorgänge, die mit dem Objekt kollidieren, der objektzentrische Bewerter jedoch einen hohen Kennwert für sie vorhersagt. Diese Greifvorgänge können durch CollisionNet ausgefiltert werden. Der zweite Ausfallmodus betrifft die Tatsache, dass die Voxel-basierte Darstellung nicht imstande sein kann, alle Kollisionen zu erfassen.
In mindestens einer Ausführungsform kann ein Zielobjekt durch andere Objekte blockiert werden und keiner der abgetasteten Greifvorgänge kann kinematisch machbar sein. In mindestens einer Ausführungsform müssen die Techniken möglicherweise potenzielle Greifvorgänge für das Zielobjekt sogar generieren, obwohl das Zielobjekt physikalisch nicht erreichbar sein kann (z.B. bestimmt basierend mindestens auf niedrigen Kennwerten von CollisionNet). Bei den gegebenen potenziellen Greifvorgängen können Objekte, welche die erzeugten Greifvorgänge für das Zielobjekt stören, identifiziert werden. Das blockierende Objekt j kann gewählt werden, das eine mit der größten Zunahme in Kollisionskennwerten beim Entfernen der entsprechenden Objektpunkte aus der Szenenpunktwolke z.B. $a_{j} = P (C | X_{j}^{'}, g) - P (C | X, g)$
zu sein. Die modifizierte Punktwolke $X_{j}^{'},$
welche die Szene ohne das Objekt j halluzinieren kann, kann durch Zusammenführen der Instanzmaske des Objekts mit derjenigen der Tabelle und Projizieren entsprechender Punkte in der Tabellenebene implementiert werden. Greifvorgänge können dann für das blockierende Objekt erzeugt und aus der Szene entfernt werden. Kollisionsfreie Greifvorgänge können dann für das unverdeckte Zielobjekt für den Roboter erzeugt werden, um es wiederherzustellen.
In mindestens einer Ausführungsform werden Techniken für ein lernbasiertes Rahmenwerk für eine 6-DOF-Greifsynthese für neuartige Objekte in strukturierten Unordnungseinstellungen entwickelt. In verschiedenen Ausführungsformen kann Kollisionsvermeidung aufgrund von Verdeckungen kritisch sein. Die Techniken können in einigen Ausführungsformen eine hohe Greifgenauigkeit (z.B. 80,3%) beim Greifen neuartiger Objekte in der Unordnung auf einer realen Roboterplattform erreichen, trotzdem lediglich in Simulation trainiert wurde. In mindestens einer Ausführungsform können die Techniken lediglich vorgefertigte Greiferkollisionen gemäß Auslegung berücksichtigen und die Bewegungsplanung kann weiterhin eine zusätzliche Verarbeitung an erzeugten Greifvorgängen erfordern. Die Trajektorienerzeugung bei der Greiferzeugung kann bei Anwendungen der Aufgabenplanung berücksichtigt und benutzt werden.
9 veranschaulicht ein Beispiel eines Prozesses 900 zum Erzeugen eines Satzes von Greifposen gemäß einer Ausführungsform. In mindestens einer Ausführungsform führen ein oder mehrere Computersysteme, wie beispielsweise ein oder mehrere der in 10-43 beschriebenen und veranschaulichten Computersysteme, in einem computerlesbaren Speicher gespeicherte Befehle aus, die das Computersystem veranlassen, die in 9 gezeigten und beschriebenen Operationen durchzuführen. In mindestens einer Ausführungsform ist das Computersystem ein Robotersystem, wie beispielsweise das in 1 veranschaulichte Robotersystem. Das Robotersystem kann das eine oder mehrere der Computersysteme aufnehmen, die hier beschrieben und veranschaulicht sind.
In mindestens einer Ausführungsform beginnt der Prozess bei Block 902 mit ein Computersystem, das Bilddaten von mehreren Objekten erhält. In mindestens einer Ausführungsform kann jeder der im Folgenden beschriebenen Prozessblöcke durch das Computersystem oder mehreren verteilten Computersystemen durchgeführt werden. In mindestens einer Ausführungsform sind die Bilddaten ein Tiefenbild. Ein beispielhaftes Tiefenbild, das Bilddaten umfasst, ist in 2 veranschaulicht. Die Bilddaten können ein Zielobjekt umfassen, das ein Roboter zu greifen hat. In mindestens einer Ausführungsform kann das Tiefenbild eine Binärmaske umfassen. Ein Beispiel einer Binärmaske ist in 3 veranschaulicht. Die Binärmaske kann Sätze von Punkten umfassen, wobei jeder Satz von Punkten mindestens einem Objekt in den mehreren Objekten entspricht. In mindestens einer Ausführungsform stellt ein Satz von Punkten in der Binärmaske eine Innen- und Außenkontur eines Objekts der mehreren Objekten dar. In mindestens einer Ausführungsform stellt ein Satz von Punkten in der Binärmaske mindestens die Außenkontur des Zielobjekts dar, den mehreren Objekten zugeordnet ist. Daher kann in mindestens einer Ausführungsform die Binärmaske verwendet werden, um jedes Objekt in den mehreren Objekten zu isolieren. In mindestens einer Ausführungsform wird die Binärmaske verwendet, um das Zielobjekt zu identifizieren. Beispielsweise kann die Binärmaske von einem Roboter oder einem Menschen verwendet werden, um das Zielobjekt zu identifizieren, für das ein Satz von Greifposen erzeugt wird.
In mindestens einer Ausführungsform werden Bilddaten von einer oder mehreren Tiefenkameras erhalten. In mindestens einer Ausführungsform können Bilddaten mit verschiedenen 3D-Bildgebungsvorrichtungen gesammelt werden, wie beispielsweise einem RADAR, LIDAR, CT-Scanner, MRI-Bildgeber, Ultraschall oder Röntgengerät. In mindestens einer Ausführungsform erzeugt die Vorrichtung, die verwendet wird, um die Bilddaten zu sammeln, eine oder mehrere Punktwolken. In anderen Beispielen werden die durch die 3D-Bildgebungsvorrichtung erzeugten Bilddaten in eine oder mehrere Punktwolken umgewandelt. In mindestens einer Ausführungsform können andere Arten von 3D-Bilddaten direkt durch das Erzeugungs- und Bewertungsnetzwerk verwendet werden, um Greifposen zu erzeugen und zu bewerten.
In mindestens einer Ausführungsform wird bei Block 904 eine dreidimensionale Punktwolke aus den Bilddaten der mehreren Objekte erzeugt. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke aus dem Tiefenbild erzeugt, das die Binärmaske umfasst. Eine beispielhafte dreidimensionale Punktwolke ist in 4 veranschaulicht.
In mindestens einer Ausführungsform wird bei Block 906 die dreidimensionale Punktwolke in der Größe verringert. Beispielsweise kann die dreidimensionale Punktwolke eine zugeschnittene Punktwolke sein, um die Verringerung in der Größe zu erreichen. In mindestens einer Ausführungsform wird ein Begrenzungsvolumen als eine Grundlage zum Verringern der Größe der dreidimensionalen Punktwolke verwendet. Ein beispielhaftes Begrenzungsvolumen wird in 4 veranschaulicht. In mindestens einer Ausführungsform kann das Begrenzungsvolumen auf die dreidimensionale Punktwolke angewandt werden. In einigen Implementierungen können Bilddaten extern zu dem Begrenzungsvolumen aus der dreidimensionalen Punktwolke zugeschnitten werden, um eine modifizierte dreidimensionale Punktwolke zu erzeugen. In mindestens einer Ausführungsform wird die modifizierte dreidimensionale Punktwolke in 5 veranschaulicht. In einigen Implementierungen ist das Begrenzungsvolumen ein Begrenzungsrahmen mit einem vorbestimmten Volumen. In mindestens einer Ausführungsform umfassen die dreidimensionale Punktwolke und die modifizierte dreidimensionale Punktwolke Bilddaten, die das Zielobjekt darstellen. In einigen Implementierungen umfassen die dreidimensionale Punktwolke und die modifizierte dreidimensionale Punktwolke Bilddaten, die das Zielobjekt und zusätzliche Objekte in der Nähe des Zielobjekts darstellen.
In mindestens einer Ausführungsform werden bei Block 908 Bilddaten des Zielobjekts von Bilddaten isoliert, die anderen Objekte in der Nähe des Zielobjekts zugeordnet sind. In mindestens einer Ausführungsform sind die isolierten Bilddaten des Zielobjekts in der dreidimensionalen Punktwolke oder der modifizierten dreidimensionalen Punktwolke. In mindestens einer Ausführungsform führt das Isolieren der Bilddaten des Zielobjekts von den Bilddaten, die anderen Objekten in der Nähe des Zielobjekts zugeordnet sind, zu der Erzeugung einer dreidimensionalen Punktwolke aus der dreidimensionalen Punktwolke oder der modifizierten dreidimensionalen Punktwolke, die auf die Bilddaten des Zielobjekts beschränkt ist. Eine beispielhafte dreidimensionale Punktwolke, welche die isolierten Bilddaten des Zielobjekts umfasst, ist in 6 veranschaulicht.
In mindestens einer Ausführungsform wird bei Block 910 ein Satz von Greifposen für das Zielobjekt erzeugt. Ein beispielhafter Satz von Greifposen für das Zielobjekt wird in 6 veranschaulicht. In mindestens einer Ausführungsform wird der Satz von Greifposen unter Verwendung der dem Zielobjekt zugeordneten Bilddaten erzeugt. In mindestens einer Ausführungsform sind die dem Zielobjekt zugeordneten Bilddaten in einer dreidimensionalen Punktwolke. Die dreidimensionale Punktwolke kann beschränkt sein, die dem Zielobjekt zugeordneten Bilddaten zu umfassen. In mindestens einer Ausführungsform ist die dreidimensionale Punktwolke, welche die Bilddaten des Zielobjekts umfasst, eine modifizierte dreidimensionale Punktwolke basierend auf einer dreidimensionalen Punktwolke, die Bilddaten eines anderen oder mehrerer Objekte umfasst, wie beispielsweise die in 5 veranschaulichte dreidimensionale Punktwolke. In mindestens einer Ausführungsform sind die anderen Objekte in einem Cluster von Objekten, der das Zielobjekt umfasst.
In mindestens einer Ausführungsform umfasst der bei Block 910 erzeugte Satz von Greifposen eine oder mehrere vorhergesagte Greifvorgänge. In mindestens einer Ausführungsform werden der eine oder die mehreren vorhergesagten Greifvorgänge basierend auf der Verarbeitung von Bilddaten und computerunterstützter Simulation erzeugt. In mindestens einer Ausführungsform werden der eine oder die mehreren vorhergesagten Greifvorgänge durch einen Roboter erzeugt. In mindestens einer Ausführungsform ist der Satz von Greifposen für das Zielobjekt in einer dreidimensionalen Punktwolke umfasst. Beispielsweise kann die dreidimensionale Punktwolke einen Satz von Greifposen umfassen, der erfolgreiche Greifposen des Zielobjekts umfasst. Eine beispielhafte dreidimensionale Punktwolke des Satzes von Greifposen ist in 6 veranschaulicht.
In mindestens einer Ausführungsform sind Bilddaten der anderen Objekte in der Nähe des Zielobjekts in einer dreidimensionalen Punktwolke umfasst. In einigen Implementierungen wird bei Block 912 die dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte umfasst, mit der dreidimensionalen Punktwolke kombiniert, die den Satz von Greifposen umfasst, der erfolgreiche Greifposen für das Zielobjekt umfasst. In einigen Implementierungen erzeugt der Prozess des Kombinierens der dreidimensionalen Punktwolken eine kombinierte dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte und den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst. Eine beispielhafte dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte und den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst, ist in 7 veranschaulicht. Die in 7 veranschaulichte dreidimensionale Punktwolke umfasst die Punktwolkenbilddaten des Zielobjekts. Wie angegeben, kann jedoch in mindestens einer Ausführungsform die dreidimensionale Punktwolke das Zielobjekt ausschließen.
In mindestens einer Ausführungsform wird die kombinierte dreidimensionale Punktwolke einer computergestützten Verarbeitung unterzogen, um eine oder mehrere Greifposen zu identifizieren, die, wenn durch einen Roboter ausgeführt, eine oder mehrere der anderen Objekte stören oder kontaktieren würden. In mindestens einer Ausführungsform werden bei Block 914 die identifizierten störende(n) eine oder mehrere(n) Greifposen aus dem Satz von Greifposen entfernt, der erfolgreiche Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke, die den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst, modifiziert, um die Bilddaten zu entfernen, die der(den) identifizierten störenden einen oder mehreren Greifposen zugeordnet sind. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen für das Zielobjekt basierend auf den Bilddaten der anderen Objekte in der Nähe des Zielobjekts. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen, die einem Roboter ermöglichen, das Zielobjekt zu greifen, während die anderen Objekte in der Nähe des Zielobjekts vermieden werden.
In mindestens einer Ausführungsform wird die kombinierte dreidimensionale Punktwolke, welche die Bilddaten der anderen Objekte und den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst, mit der dreidimensionalen Punktwolke kombiniert, welche die Bilddaten des Zielobjekts umfasst. Die resultierende dreidimensionale Punktwolke umfasst die Bilddaten des Zielobjekts, die Bilddaten der anderen Objekte und den Satz von Greifposen, der die erfolgreichen Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die kombinierte dreidimensionale Punktwolke einer computergestützten Verarbeitung unterzogen, um eine oder mehrere Greifposen zu identifizieren, die, wenn durch einen Roboter ausgeführt, eines oder mehrere der anderen Objekte stören oder kontaktieren würden. In mindestens einer Ausführungsform werden das(die) störende(n) eine oder mehreren Greifposen aus dem Satz von Greifposen entfernt, der erfolgreiche Greifposen für das Zielobjekt umfasst. In mindestens einer Ausführungsform wird die dreidimensionale Punktwolke, die den Satz von Greifposen umfasst, der die erfolgreichen Greifposen für das Zielobjekt umfasst, modifiziert, um die Bilddaten zu entfernen, die den identifizierten störenden einen oder mehreren Greifposen zugeordnet sind. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen für das Zielobjekt basierend auf den Bilddaten der anderen Objekte in der Nähe des Zielobjekts. In mindestens einer Ausführungsform umfasst der modifizierte Satz von Greifposen erfolgreiche Greifposen, die einem Roboter ermöglichen, das Zielobjekt zu greifen, während die anderen Objekte in der Nähe des Zielobjekts vermieden werden.
Inferenzierungs- und Trainingslogik
10A veranschaulicht Inferenzierungs- und/oder Trainingslogik 1015, die verwendet wird, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die mit einer oder mehreren Ausführungsformen verbunden sind. Einzelheiten zur Inferenzierungs- und/oder Trainingslogik 1015 werden nachstehend in Verbindung mit 10A und/oder 10B bereitgestellt.
In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015, ohne darauf beschränkt zu sein, Code- und/oder Datenspeicherung 1001 zum Speichern von Vorwärts- und/oder Ausgabegewicht und/oder Eingangs-/Ausgangsdaten und/oder anderen Parametern zum Konfigurieren von Neuronen oder Schichten eines neuronalen Netzwerks umfassen, das zur Inferenzierung in Aspekten einer oder mehrerer Ausführungsformen trainiert und/oder verwendet wird. In mindestens einer Ausführungsform kann die Trainingslogik 1015 Code und/oder Datenspeicherung 1001 umfassen oder mit diesem gekoppelt sein, um Graphikcode oder andere Software zum Steuern des Timings und/oder der Reihenfolge zu speichern, in welcher Gewichts- und/oder andere Parameterinformationen zu laden sind, um Logik, einschließlich Ganzzahl- und/oder Gleitkommaeinheiten (zusammen arithmetische Logikeinheiten (ALUs)) zu konfigurieren. In mindestens einer Ausführungsform lädt Code, wie beispielsweise Graphikcode, Gewichts- oder andere Parameterinformationen in Prozessor-ALUs, basierend auf einer Architektur eines neuronalen Netzwerks, dem der Code entspricht. In mindestens einer Ausführungsform speichert die Code- und/oder Datenspeicherung 1001 Gewichtsparameter und/oder Ein-/Ausgabedaten jeder Schicht eines neuronalen Netzwerks, das in Verbindung mit einer oder mehreren Ausführungsformen während der Vorwärtspropagation von Ein-/Ausgabedaten und/oder Gewichtsparametern während des Trainings und/oder der Inferenzierung unter Verwendung von Aspekten einer oder mehrerer Ausführungsformen trainiert oder verwendet wurde. In mindestens einer Ausführungsform kann jeder Abschnitt der Code- und/oder Datenspeicherung 1001 in anderem On-Chip- oder Off-Chip-Datenspeicher, einschließlich des L1-, L2- oder L3-Caches oder Systemspeichers eines Prozessors, enthalten sein.
In mindestens einer Ausführungsform kann jeder beliebige Abschnitt der Code- und/oder Datenspeicherung 1001 intern oder extern zu einem oder mehreren Prozessoren oder anderen Hardware-Logikvorrichtungen oder Schaltungen sein. In mindestens einer Ausführungsform können Code und/oder die Code- und/oder Datenspeicherung 1001 Cache-Speicher, dynamisches RAM („DRAM“), statisches RAM („SRAM“), nichtflüchtiger Speicher (z.B. Flash-Speicher) oder andere Speicherung sein. In mindestens einer Ausführungsform kann die Wahl, ob Code und/oder die Code- und/oder Datenspeicherung 1001 beispielsweise intern oder extern zu einem Prozessor ist oder aus DRAM, SRAM, Flash-Speicher oder einem anderen Speicherungstyp besteht, von auf dem Chip bzw. on-chip gegenüber nicht auf dem Chip bzw. off-chip verfügbarem Speicherung, Latenzanforderungen der durchgeführten Trainings- und/oder Inferenzierungsfunktionen, der Losgröße der bei der Inferenzierung und/oder dem Training eines neuronalen Netzwerks verwendeten Daten oder einer Kombination dieser Faktoren abhängen.
In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015, ohne darauf beschränkt zu sein, eine Code- und/oder Datenspeicherung 1005 umfassen zum Speichern von Rückwärts- und/oder Ausgangsgewichten und/oder Eingangs-/Ausgangsdaten, die Neuronen oder Schichten eines neuronalen Netzwerks entsprechen, das zur Inferenzierung in Aspekten einer oder mehrerer Ausführungsformen trainiert und/oder verwendet wird. In mindestens einer Ausführungsform speichert de Code- und /oder Datenspeicherung 1005 Gewichtsparameter und/oder Eingangs-/Ausgangsdaten jeder Schicht eines neuronalen Netzwerks, die in Verbindung mit einer oder mehreren Ausführungsformen während einer Rückwärtspropagation von Eingangs-/Ausgangsdaten und/oder Gewichtsparametern während des Trainings und/oder der Inferenzierung unter Verwendung von Aspekten einer oder mehrerer Ausführungsformen trainiert oder verwendet werden. In mindestens einer Ausführungsform kann die Trainingslogik 1015 die Code- und/oder Datenspeicherung 1005 umfassen oder mit dieser gekoppelt sein, um Graphikcode oder andere Software zum Steuern des Timings und/oder der Reihenfolge zu speichern, in welchem bzw. welcher Gewichts- und/oder andere Parameterinformationen zum Konfigurieren von Logik einschließlich Ganzzahl- und/oder Gleitkommaeinheiten (zusammen arithmetische Logikeinheiten (ALUs)) zu laden sind.
In mindestens einer Ausführungsform veranlasst ein Code, wie beispielsweise ein Graphikcode, das Laden von Gewichtungs- oder anderer Parameterinformationen in Prozessor-ALUs basierend auf einer Architektur eines neuronalen Netzwerks, das dem Code entspricht. In mindestens einer Ausführungsform kann jeder beliebige Abschnitt der Code- und/oder Datenspeicherung 1005 mit anderem On-Chip- oder Off-Chip-Datenspeicherung, einschließlich des L1-, L2- oder L3-Cache oder Systemspeichers eines Prozessors, verbunden sein. In mindestens einer Ausführungsform kann jeder beliebige Abschnitt der Code- und/oder Datenspeicherung 1005 intern oder extern zu einem oder mehreren Prozessoren oder anderen Hardware-Logikvorrichtungen oder Schaltungen sein. In mindestens einer Ausführungsform kann die Code- und/oder Datenspeicherung 1005 Cache-Speicher, DRAM, SRAM, nichtflüchtiger Speicher (z.B. Flash-Speicher) oder eine andere Speicherung sein. In mindestens einer Ausführungsform kann die Wahl, ob die Code- und/oder Datenspeicherung 1005 beispielsweise intern oder extern zu einem Prozessor ist oder aus DRAM, SRAM, Flash-Speicher oder einem anderen Speicherungstyp besteht, von On-Chip gegenüber Off-Chip verfügbarem Speicher, Latenzanforderungen an durchgeführten Trainings- und/oder Inferenzierungsfunktionen, der Losgröße der bei der Inferenzierung und/oder dem Training eines neuronalen Netzwerks verwendeten Daten oder einer Kombination dieser Faktoren abhängen.
In mindestens einer Ausführungsform können die Code- und/oder Datenspeicherung 1001 und die Code- und/oder Datenspeicherung 1005 separate Speicherungsstrukturen sein. In mindestens einer Ausführungsform können die Code- und/oder Datenspeicherung 1001 und die Code- und/oder Datenspeicherung 1005 eine gleiche Speicherungsstruktur sein. In mindestens einer Ausführungsform können die Code- und/oder Datenspeicherung 1001 und die Code- und/oder Datenspeicherung 1005 teilweise eine gleiche Speicherungsstruktur und teilweise separate Speicherungsstrukturen sein. In mindestens einer Ausführungsform kann jeder beliebige Abschnitt der Code- und/oder Datenspeicherung 1001 und der Code- und/oder Datenspeicherung 1005 mit anderen On-Chip- oder Off-Chip-Datenspeicherungen, einschließlich des L1-, L2- oder L3-Cache oder Systemspeichers eines Prozessors, kombiniert sein.
In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015, ohne darauf beschränkt zu sein, eine oder mehrere arithmetische Logikeinheiten („ALU(s)“) 1010, einschließlich Ganzzahl- und/oder Gleitkommaeinheiten, umfassen, um logische und/oder mathematische Operationen durchzuführen, die mindestens teilweise auf Trainings- und/oder Inferenzcode (beispielsweise Graphikcode) basieren oder durch diesen angezeigt werden, deren Ergebnis Aktivierungen (z.B. Ausgangswerte von Schichten oder Neuronen innerhalb eines neuronalen Netzwerks), die in einer Aktivierungsspeicherung 1020 gespeichert sind, erzeugen kann, die Funktionen von Eingangs-/Ausgangs- und/oder Gewichtsparameterdaten sind, die in der Code- und/oder Datenspeicherung 1001 und/oder der Code- und/oder Datenspeicherung 1005 gespeichert sind. In mindestens einer Ausführungsform werden in der Aktivierungsspeicherung 1020 gespeicherte Aktivierungen in Übereinstimmung mit linearer algebraischer und/oder matrixbasierter Mathematik erzeugt, die von den ALU(s) 1010 im Ansprechen auf das Ausführen von Anweisungen oder anderem Code durchgeführt wird, wobei Gewichtswerte, die in der Code- und/oder Datenspeicherung 1005 sind, und/oder Daten 1001 als Operanden zusammen mit anderen Werten, wie beispielsweise Biaswerten, Gradienteninformationen, Impulswerten oder anderen Parametern oder Hyperparametern, verwendet werden, von welchen beliebige oder alle in der Code- und/oder Datenspeicherung 1005 oder dem Code und/oder der Code- und/oder Datenspeicherung 1001 oder einer anderen Speicherung auf oder außerhalb des Chips gespeichert sein können.
In mindestens einer Ausführungsform ist bzw. sind die ALU(s) 1010 in einem oder mehreren Prozessoren oder anderen Hardware-Logikvorrichtungen oder Schaltungen enthalten, während in einer anderen Ausführungsform die ALU(s) 1010 extern zu einem Prozessor oder einer anderen Hardware-Logikvorrichtung oder Schaltung, die sie verwendet (z.B. einem Co-Prozessor), sein kann bzw. können. In mindestens einer Ausführungsform können ALUs 1010 in den Ausführungseinheiten eines Prozessors oder anderweitig in einer Bank von ALUs, auf welche die Ausführungseinheiten eines Prozessors entweder innerhalb desselben Prozessors oder verteilt auf verschiedene Prozessoren unterschiedlicher Art (z.B. Zentraleinheiten, Graphikverarbeitungseinheiten, Festfunktionseinheiten usw.) zugreifen können, aufgenommen sein. In mindestens einer Ausführungsform können die Code- und/oder Datenspeicherung 1001, die Code- und/oder Datenspeicherung 1005 und die Aktivierungsspeicherung 1020 einen Prozessor oder eine anderen Hardware-Logikvorrichtung oder -schaltung gemeinsam nutzen, wohingegen sie in einer anderen Ausführungsform in unterschiedlichen Prozessoren oder anderen Hardware-Logikvorrichtungen oder -schaltungen oder einer Kombination aus gleichen und unterschiedlichen Prozessoren oder anderen Hardware-Logikvorrichtungen oder -schaltungen sein können. In mindestens einer Ausführungsform kann ein beliebiger Abschnitt der Aktivierungsspeicherung 1020 mit einer anderen On-Chip- oder Off-Chip-Datenspeicherung, einschließlich des L1-, L2- oder L3-Cache oder Systemspeichers eines Prozessors, enthalten sein. Ferner kann Inferenzierungs- und/oder Trainingscode mit anderem Code gespeichert sein, der einem Prozessor oder einer anderen Hardware-Logik oder -Schaltung zugänglich ist, und kann unter Verwendung der Hol-, Decodier-, Planungs-, Ausführungs-, Stilllegungs- und/oder anderen logischen Schaltungen eines Prozessors abgerufen und/oder verarbeitet werden.
In mindestens einer Ausführungsform kann die Aktivierungsspeicherung 1020 ein Cache-Speicher, DRAM, SRAM, nichtflüchtiger Speicher (z.B. Flash-Speicher) oder andere Speicherung sein. In mindestens einer Ausführungsform kann die Aktivierungsspeicherung 1020 ganz oder teilweise innerhalb oder außerhalb eines oder mehrerer Prozessoren oder anderer logischer Schaltungen sein. In mindestens einer Ausführungsform kann eine Wahl, ob der Aktivierungsspeicherung 1020 beispielsweise intern oder extern zu einem Prozessor ist oder aus DRAM, SRAM, Flash-Speicher oder einer anderen Speicherungstyp besteht, von on-chip gegenüber off-chip verfügbarer Speicherung, Latenzanforderungen an die durchzuführenden Trainings- und/oder Inferenzierungsfunktionen, der Losgröße der Daten, die bei der Inferenzierung und/oder dem Training eines neuronalen Netzwerks verwendet werden, oder einer Kombination dieser Faktoren abhängen.
In mindestens einer Ausführungsform kann die in 10A dargestellte Inferenzierungs- und/oder Trainingslogik 1015 in Verbindung mit einer anwendungsspezifischen integrierten Schaltung („ASIC“), wie beispielsweise der Tensorflow@-Verarbeitungseinheit von Google, einer Inferenzverarbeitungseinheit (IPU) von Graphcore™ oder einem Nervana® (z.B. „Lake Crest“)-Prozessor der Intel Corp. verwendet werden. In mindestens einer Ausführungsform, kann die in 10A dargestellte Inferenzierungs- und/oder Trainingslogik 1015 in Verbindung mit Hardware der Zentralverarbeitungseinheit („CPU“), Hardware der Graphikverarbeitungseinheit („GPU“) oder anderer Hardware, wie beispielsweise feldprogrammierbaren Gate-Arrays („FPGAs“), verwendet werden.
10B veranschaulicht die Inferenzierungs- und/oder Trainingslogik 1015 gemäß mindestens einer unterschiedlichen Ausführungsform. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015, ohne darauf beschränkt zu sein, Hardwarelogik umfassen, in welcher Rechenressourcen dediziert oder anderweitig exklusiv in Verbindung mit Gewichtswerten oder anderen Informationen, die einer oder mehreren Schichten von Neuronen innerhalb eines neuronalen Netzwerks entsprechen, verwendet werden. In mindestens einer Ausführungsform kann die in 10B dargestellte Inferenzierungs- und/oder Trainingslogik 1015 in Verbindung mit einer anwendungsspezifischen integrierten Schaltung (ASIC), wie beispielsweise der Tensorflow®-Verarbeitungseinheit von Google, einer Inferenzverarbeitungseinheit (IPU) von Graphcore™ oder einem Nervana® (z.B. „Lake Crest“)-Prozessor der Intel Corp. verwendet werden. In mindestens einer Ausführungsform kann die in 10B dargestellte Inferenzierungs- und/oder Trainingslogik 1015 in Verbindung mit Hardware der Zentralverarbeitungseinheit (CPU), Hardware der Graphikverarbeitungseinheit (GPU) oder anderer Hardware, wie beispielsweise feldprogammierbaren Gate Arrays (FPGAs), verwendet werden. In mindestens einer Ausführungsform umfasst die Inferenzierungs- und/oder Trainingslogik 1015, ohne darauf beschränkt zu sein, die Code- und/oder Datenspeicherung 1001 und die Code- und/oder Datenspeicherung 1005, die zum Speichern von Code (z.B. Graphikcode), Gewichtswerten und/oder anderen Informationen, einschließlich Biaswerten, Gradienteninformationen, Impulswerten und/oder anderen Parameter- oder Hyperparameter-Informationen, verwendet werden können. In mindestens einer Ausführungsform, die in 10B dargestellt ist, ist jede der Code- und/oder Datenspeicherung 1001 und der Code- und/oder Datenspeicherung 1005 jeweils einer dedizierten Rechenressource zugeordnet, wie beispielsweise der Rechenhardware 1002 und Rechenhardware 1006. In mindestens einer Ausführungsform umfasst die Rechenhardware 1002 und die Rechenhardware 1006 jeweils eine oder mehrere ALUs, die mathematische Funktionen, wie beispielsweise lineare algebraische Funktionen, nur auf Informationen durchführen, die in der Code- und/oder Datenspeicherung 1001 bzw. der Code- und/oder Datenspeicherung 1005 gespeichert sind, deren Ergebnis in der Aktivierungsspeicherung 1020 gespeichert wird.
In mindestens einer Ausführungsform entsprechen jeweils die Code- und/oder Datenspeicherung 1001 und 1005 und entsprechende Rechenhardware 1002 und 1006 jeweils verschiedenen Schichten eines neuronalen Netzwerks, so dass eine aus einem Speicherung/Rechenpaar 1001/1002 der Code- und/oder Datenspeicherung 1001 und der Rechenhardware 1002 resultierende Aktivierung als eine Eingabe in das nächste Speicher/Rechenpaar 1005/1006 der Code- und/oder Datenspeicherung 1005 und der Rechenhardware 1006 bereitgestellt wird, um die konzeptionelle Organisation eines neuronalen Netzwerks zu spiegeln. In mindestens einer Ausführungsform kann jedes der Speicherung/Rechenpaare 1001/1002 und 1005/1006 mehr als einer neuronalen Netzwerkschicht entsprechen, In mindestens einer Ausführungsform können zusätzliche Speicher/Rechenpaare (nicht gezeigt) nach oder parallel zu den Speicher/Rechenpaaren 1001/1002 und 1005/1006 in die Inferenzierungs- und/oder Trainingslogik 1015 aufgenommen sein
Training und Einsatz eines neuronalen Netzwerks
11 veranschaulicht Training und Einsatz eines tiefen neuronalen Netzwerks gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein untrainiertes neuronales Netzwerk 1106 unter Verwendung eines Trainingsdatensatzes 1102 trainiert. In mindestens einer Ausführungsform ist das Training-Framework 1104 ein PyTorch- Framework, wohingegen in anderen Ausführungsformen das Training- Framework 1104 ein Tensorflow-, Boost-, Caffe-, Microsoft Cognitive Toolkit/CNTK-, MXNet-, Chainer-, Keras-, Deeplearning4j- oder ein anderes Training-Framework ist. In mindestens einer Ausführungsform trainiert das Training-Framework 1104 ein untrainiertes neuronales Netzwerk 1106 und ermöglicht dessen Training unter Verwendung von hier beschriebenen Verarbeitungsressourcen, um ein trainiertes neuronales Netzwerk 1108 zu erzeugen. In mindestens einer Ausführungsform können Gewichte zufällig oder durch Vortraining unter Verwendung eines Netzwerks tiefen Glaubens gewählt werden. In mindestens einer Ausführungsform kann das Training entweder in einer beaufsichtigten, teilweise beaufsichtigten oder unbeaufsichtigten Art und Weise durchgeführt werden.
In mindestens einer Ausführungsform wird ein untrainierte neuronales Netzwerk 1106 unter Verwendung von beaufsichtigtem Lernen trainiert, wobei der Trainingsdatensatz 1102 eine Eingabe umfasst, die mit einer gewünschten Ausgabe für eine Eingabe gepaart wird, oder wobei der Trainingsdatensatz 1102 eine Eingabe mit einer bekannten Ausgabe umfasst und eine Ausgabe des neuronales Netzwerk 1106 manuell eingestuft wird. In mindestens einer Ausführungsform wird ein untrainiertes neuronales Netzwerk 1106 in einer beaufsichtigten Art und Weise trainiert und verarbeitet Eingaben von dem Trainingsdatensatz 1102 und vergleicht resultierende Ausgaben gegen einen Satz von erwarteten oder gewünschten Ausgaben. In mindestens einer Ausführungsform werden Fehler dann durch das untrainierte neuronale Netzwerk 1106 zurück propagiert. In mindestens einer Ausführungsform stellt das Training-Framework 1104 Gewichte ein, die das untrainierte neuronale Netzwerk 1106 steuern. In mindestens einer Ausführungsform umfasst das Training-Framework 1104 Werkzeuge, um zu überwachen, wie gut das untrainierte neuronale Netzwerk 1106 zu einem Modell hin konvergiert, wie beispielsweise das trainierte neuronale Netzwerk 1108, das geeignet ist, korrekte Antworten, wie beispielsweise im Ergebnis 1114, basierend auf bekannten Eingangsdaten, wie beispielsweise einem neuem Datensatz 1112 zu erzeugen. In mindestens einer Ausführungsform trainiert das Training-Framework 1104 das untrainierte neuronale Netzwerk 1106 wiederholt, während Gewichte eingestellt werden, um eine Ausgabe des untrainierten neuronalen Netzwerks 1106 unter Verwendung einer Verlustfunktion und eines Einstellalgorithmus, wie beispielsweise eines stochastischen Gradientenabstiegs, zu verfeinern. In mindestens einer Ausführungsform trainiert das Training-Framework 1104 das untrainierte neuronale Netzwerk 1106, bis das untrainierte neuronale Netzwerk 1106 eine gewünschte Genauigkeit erreicht. In mindestens einer Ausführungsform kann dann das trainierte neuronale Netzwerk 1108 eingesetzt werden, um eine beliebige Anzahl von Maschinenlernoperationen zu implementieren.
In mindestens einer Ausführungsform wird das untrainierte neuronale Netzwerk 1106 unter Verwendung unbeaufsichtigten Lernens trainiert, wobei das untrainierte neuronale Netzwerk 1106 versucht, sich selbst unter Verwendung von ungekennzeichneten Daten zu trainieren. In mindestens einer Ausführungsform wird der Trainingsdatensatz für unbeaufsichtigtes Lernen 1102 Eingangsdaten ohne irgendwelche zugeordneten Ausgangsdaten oder „Ground-Truth“-Daten umfassen. In mindestens einer Ausführungsform kann das untrainierte neuronale Netzwerk 1106 Gruppierungen innerhalb des Trainingsdatensatzes 1102 lernen und kann bestimmen, wie einzelne Eingaben mit dem untrainierten Datensatz 1102 in Beziehung stehen. In mindestens einer Ausführungsform kann unbeaufsichtigtes Training verwendet werden, um eine selbstorganisierende Karte im trainierten neuronalen Netzwerk 1108 zu erzeugen, die zum Durchführen von Operationen imstande ist, die beim Verringern der Dimensionalität eines neuen Datensatzes 1112 nützlich sind. In mindestens einer Ausführungsform kann das unbeaufsichtigte Training ebenfalls verwendet werden, um eine Anomalieerkennung durchzuführen, die eine Identifikation von Datenpunkten in einem neuen Datensatz 1112 ermöglicht, die von normalen Mustern des neuen Datensatzes 1112 abweichen.
In mindestens einer Ausführungsform kann halbbeaufsichtigtes Lernen verwendet werden, das eine Technik ist, bei welcher ein Trainingsdatensatz 1102 eine Mischung aus gekennzeichneten und nicht gekennzeichneten Daten umfasst. In mindestens einer Ausführungsform kann das Training-Framework 1104 verwendet werden, um inkrementelles Lernen durchzuführen, wie beispielsweise durch transferierte Lerntechniken. In mindestens einer Ausführungsform ermöglicht das inkrementelle Lernen dem trainierten neuronalen Netzwerk 1108, sich an einen neue Datensatz 1112 anzupassen, ohne das Wissen zu vergessen, das während des anfänglichen Trainings in das trainierte neuronale Netzwerk 1108 eingebracht wurde.
Rechenzentrum
12 veranschaulicht ein beispielhaftes Rechenzentrum 1200, in welchem mindestens eine Ausführungsform verwendet werden kann. In mindestens einer Ausführungsform umfasst das Rechenzentrum 1200 eine Rechenzentrum-Infrastrukturschicht 1210, eine Framework-Schicht 1220, eine Softwareschicht 1230 und eine Anwendungsschicht 1240.
In mindestens einer Ausführungsform kann, wie in 12 gezeigt, die Rechenzentrum-Infrastrukturschicht 1210 einen Ressourcenorchestrator 1212, gruppierte Rechenressourcen 1214 und Knotenrechenressourcen („Knoten-C.R.“) 1216(1)-1216(N) umfassen, wobei „N“ eine positive ganze Zahl darstellt (die eine unterschiedliche ganze Zahl „N“ als die sein kann, die in anderen Figuren verwendet wird). In mindestens einer Ausführungsform können die Knoten-C.R.s 1216(1)-1216(N), sind jedoch nicht beschränkt auf, eine beliebige Anzahl von zentralen Verarbeitungseinheiten („CPUs“) oder anderen Prozessoren (einschließlich Beschleunigern, feldprogrammierbaren Gate-Arrays (FPGAs), Graphikprozessoren usw.), Speicherspeicherungsvorrichtungen 1218(1)-1218(N), (z.B. dynamischer Nur-Lese-Speicher), Speichervorrichtungen (z.B. Solid-State-Speicherung- oder Festplattenlaufwerke), Netzwerk-Eingabe-/Ausgabe („NW E/A“)-Vorrichtungen, Netzwerkschalter, virtuelle Maschinen („VMs“), Leistungsmodule und Kühlmodule usw. umfassen. In mindestens einer Ausführungsform können ein oder mehrere Knoten-C.R.s aus den Knoten-C.R.s 1216(1)-1216(N) ein Server mit einer oder mehreren der oben erwähnten Rechenressourcen sein.
In mindestens einer Ausführungsform können gruppierte Rechenressourcen 1214 separate Gruppierungen von Knoten-C.R.s. umfassen, die in einem oder mehreren Racks (nicht gezeigt) untergebracht sind, oder in vielen Racks, die in Rechenzentren an verschiedenen geografischen Standorten untergebracht sind (ebenfalls nicht gezeigt). In mindestens einer Ausführungsform können separate Gruppierungen von Knoten-C.R.s. innerhalb gruppierter Rechenressourcen 1214 gruppierte Rechen-, Netzwerk-, Speicher- oder Speicherungsressourcen umfassen, die konfiguriert oder zugeteilt sein können, um eine oder mehrere Arbeitslasten zu unterstützen. In mindestens einer Ausführungsform können mehrere Knoten-C.R.s einschließlich CPUs oder Prozessoren innerhalb eines oder mehrerer Racks gruppiert sein, um Rechenressourcen zur Unterstützung einer oder mehrerer Arbeitslasten bereitzustellen. In mindestens einer Ausführungsform können ein oder mehrere Racks ebenfalls eine beliebige Anzahl von Leistungsmodulen, Kühlmodulen und in beliebiger Kombination umfassen.
In mindestens einer Ausführungsform kann der Ressourcenorchestrator 1212 eine oder mehrere Knoten-C.R.s 1216(1)-1216(N) und/oder gruppierte Rechenressourcen 1214 konfigurieren oder anderweitig steuern. In mindestens einer Ausführungsform kann der Ressourcenorchestrator 1212 eine Software-Design-Infrastruktur („SDI“)-Verwaltungseinheit für das Rechenzentrum 1200 umfassen. In mindestens einer Ausführungsform kann der Ressourcenorchestrator Hardware, Software oder eine Kombination davon umfassen.
In mindestens einer Ausführungsform umfasst, wie in 12 gezeigt, die Framework-Schicht 1220 einen Job-Scheduler 1222, einen Konfigurationsverwalter 1224, einen Ressourcenverwalter 1226 und ein verteiltes Dateisystem 1228. In mindestens einer Ausführungsform kann die Framework-Schicht 1220 ein Framework zur Unterstützung der Software 1232 der Softwareschicht 1230 und/oder eine oder mehrere Anwendungen 1242 der Anwendungsschicht 1240 umfassen. In mindestens einer Ausführungsform kann die Software 1232 oder können die Anwendung(en) 1242 jeweils webbasierte Dienstsoftware oder Anwendungen umfassen, wie beispielsweise diejenigen, die von Amazon Web Services, Google Cloud und Microsoft Azure bereitgestellt werden. In mindestens einer Ausführungsform kann, ohne darauf beschränkt zu sein, die Framework-Schicht 1220 eine Art Framework für eine freie und quelloffene Software-Webanwendung-Framework wie beispielsweise Apache Spark™ (nachfolgend als „Spark“ bezeichnet) sein, welches das verteilte Dateisystem 1228 für eine groß angelegte Datenverarbeitung (z.B. „big data“) nutzen kann. In mindestens einer Ausführungsform kann der Job-Scheduler 1232 einen Spark-Treiber umfassen, um die Planung von Arbeitslasten zu erleichtern, die von verschiedenen Schichten des Rechenzentrums 1200 unterstützt werden. In mindestens einer Ausführungsform kann der Konfigurationsverwalter 1224 in der Lage sein, verschiedene Schichten wie beispielsweise die Softwareschicht 1230 und die Framework-Schicht 1220 einschließlich Spark und des verteilten Dateisystems 1228 zur Unterstützung der groß angelegten Datenverarbeitung zu konfigurieren. In mindestens einer Ausführungsform kann der Ressourcenverwalter 1226 in der Lage sein, geclusterte oder gruppierte Rechenressourcen zu verwalten, die zur Unterstützung des verteilten Dateisystems 1228 und des Job-Planers 1222 gemappt oder zugeteilt sind. In mindestens einer Ausführungsform können geclusterte oder gruppierte Rechenressourcen die gruppierte Rechenressource 1214 auf der Rechenzentrum-Infrastrukturschicht 1210 umfassen. In mindestens einer Ausführungsform kann sich der Ressourcenverwalter 1226 mit dem Ressourcenorchestrator 1212 koordinieren, um diese gemappten oder zugeteilten Rechenressourcen zu verwalten.
In mindestens einer Ausführungsform kann die in der Softwareschicht 1230 enthaltene Software 1232 Software, die von mindestens Teilen der Knoten-C.R.s 1216(1)-1216(N) verwendet wird, gruppierte Rechenressourcen 1214 und/oder das verteilte Dateisystem 1228 der Framework-Schicht 1220 umfassen. In mindestens einer Ausführungsform können eine oder mehrere Arten von Software, ohne darauf beschränkt zu sein, Internet-Webseiten-Suchsoftware, E-Mail-Virenscanner-Software, Datenbanksoftware und Streaming- Videoinhalt-Software umfassen.
In mindestens einer Ausführungsform kann(können) die in der Anwendungsschicht 1240 enthaltene(n) Anwendung(en) 1242 eine oder mehrere Arten von Anwendungen, die von mindestens Teilen der Knotens-C.R.s 1216(1)-1216(N) verwendet werden, gruppierte Rechenressourcen 1214 und/oder das verteilte Dateisystem 1228 der Framework-Schicht 1220 umfassen. In mindestens einer Ausführungsform können eine oder mehrere Arten von Anwendungen können, ohne darauf beschränkt zu sein, eine beliebige Anzahl von genomischen Anwendungen, ein kognitives Berechnen und Anwendungen maschinellen Lernens, einschließlich Trainings- oder Inferenzsoftware, Framework-Software für maschinelles Lernen (z.B. PyTorch, TensorFlow, Caffe usw.) oder andere Anwendungen maschinellen Lernens, umfassen, die in Verbindung mit einer oder mehreren Ausführungsformen verwendet werden.
In mindestens einer Ausführungsform kann jeder der Konfigurationsmanager 1234, des Ressourcenmanager 1236 und des Ressourcenorchestrators 1212, basierend auf einer beliebigen Menge und der Art von Daten, die in beliebig technisch machbarer Weise erfasst wurden, eine beliebige Anzahl und Art von selbstmodifizierenden Aktionen implementieren. In mindestens einer Ausführungsform können selbstmodifizierende Aktionen einen Betreiber des Rechenzentrums 1200 davon befreien, möglicherweise schlechte Konfigurationsentscheidungen zu treffen und möglicherweise ungenutzte und/oder schlecht funktionierende Abschnitte eines Rechenzentrums zu vermeiden.
In mindestens einer Ausführungsform kann das Rechenzentrum 1200 Tools, Dienste, Software oder andere Ressourcen umfassen, um ein oder mehrere Modelle maschinellen Lernens zu trainieren oder Informationen unter Verwendung eines oder mehrerer Modelle maschinellen Lernens vorherzusagen oder abzuleiten, gemäß einer oder mehrerer hier beschriebener Ausführungsformen. Beispielsweise kann in mindestens einer Ausführungsform ein Modell maschinellen Lernens trainiert werden, indem Gewichtsparameter gemäß einer neuronalen Netzwerkarchitektur unter Verwendung der vorstehend in Bezug auf das Rechenzentrum 1200 beschriebenen Software und Rechenressourcen berechnet werden. In mindestens einer Ausführungsform können trainierte Modelle maschinellen Lernens, die einem oder mehreren neuronalen Netzwerken entsprechen, verwendet werden, um Informationen unter Verwendung der vorstehend in Bezug auf das Rechenzentrum 1200 beschriebenen Ressourcen unter Verwendung von Gewichtsparametern, die durch eine oder mehrere der hierin beschriebenen Trainingstechniken berechnet wurden, abzuleiten oder vorherzusagen.
In mindestens einer Ausführungsform kann das Rechenzentrum CPUs, anwendungsspezifische integrierte Schaltungen (ASICs), GPUs, FPGAs oder andere Hardware verwenden, um ein Training und/oder Inferenzieren unter Verwendung der vorstehend beschriebenen Ressourcen durchzuführen. Außerdem können eine oder mehrere der vorstehend beschriebenen Software- und/oder Hardware-Ressourcen als ein Dienst konfiguriert sein, um Benutzern zu erlauben, Informationen, wie beispielsweise Bilderkennung, Spracherkennung oder andere Dienste künstlicher Intelligenz, zu trainieren oder eine Inferenzierung derselben durchzuführen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einem oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zur Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann in dem System von 12 die Inferenzierungs- und/oder Trainingslogik 915 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden. In mindestens einer Ausführungsform kann ein System, das einen Satz von Greifposen basierend auf einer oder mehreren Punktwolken bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben.
Autonomes Fahrzeug
13A veranschaulicht ein Beispiel eines autonomen Fahrzeugs 1300 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das autonome Fahrzeug 1300 (alternativ hier als „Fahrzeug 1300“ bezeichnet), ohne darauf beschränkt zu sein, ein Personenkraftwagen, wie beispielsweise ein Pkw, ein Lastkraftwagen, ein Bus und/oder eine andere Art von Fahrzeug sein, das einen oder mehrere Fahrgäste aufnehmen kann. In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein Halb-Zugmaschinen-Anhänger-Lastwagen sein, der zum Ziehen von Fracht verwendet wird. In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein Flugzeug, ein Roboterfahrzeug oder eine andere Art von Fahrzeug sein.
Autonome Fahrzeuge können im Allgemeinen hinsichtlich Automatisierungsgrade beschrieben werden, die von der National Highway Traffic Safety Administration („NHTSA“), einer Abteilung des US Department of Transportation, und dem Standard „Taxonomy and Definitions for Terms Related to Driving Automation Systems for On-Road Motor Vehicles“ der Society of Automotive Engineers („SAE“) (z.B. Standard Nr. J3016-201806, veröffentlicht am 15. Juni 2018, Standard Nr. J3016-201609, veröffentlicht am 30. September 2016, und frühere und zukünftige Versionen dieser Norm) definiert wird. In einer oder mehreren Ausführungsformen kann ein Fahrzeug 1300 in Übereinstimmung mit einer oder mehreren der autonomen Fahrstufen 1 bis 5 funktionsfähig sein. Beispielsweise kann ein Fahrzeug 1300 in mindestens einer Ausführungsform in der Lage sein, eine bedingte Automatisierung (Stufe 3), eine hohe Automatisierung (Stufe 4) und/oder eine vollständige Automatisierung (Stufe 5) durchzuführen.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 Komponenten, wie beispielsweise ein Fahrgestell, eine Fahrzeugkarosserie, Räder (z.B. 2, 4, 6, 8, 18 usw.), Reifen, Achsen und andere Komponenten eines Fahrzeugs umfassen. In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein Antriebssystem 1350, wie beispielsweise einen Verbrennungsmotor, eine Hybrid-Elektroanlage, einen vollelektrischen Motor und/oder eine andere Art eines Antriebssystems umfassen. In mindestens einer Ausführungsform kann das Antriebssystem 1350 mit einem Antriebsstrang des Fahrzeugs 1300 verbunden sein, der ein Getriebe umfassen kann, um den Antrieb des Fahrzeugs 1300 zu ermöglichen. In mindestens einer Ausführungsform kann das Antriebssystem 1350 als Antwort auf das Empfangen von Signalen von einer Drossel/einem Beschleuniger(n) 1352 gesteuert werden.
In mindestens einer Ausführungsform wird ein Lenksystem 1354, das ein Lenkrad, ohne darauf beschränkt zu sein, umfassen kann, verwendet, um ein Fahrzeug 1300 (z.B. entlang eines gewünschten Wegs oder Route) zu lenken, wenn das Antriebssystem 1350 in Betrieb ist (z.B., wenn ein Fahrzeug 1300 in Bewegung ist). In mindestens einer Ausführungsform kann das Lenksystem 1354 Signale von einem Lenkaktuator(en) 1356 empfangen. Ein Lenkrad kann für die Funktionalität der Vollautomatisierung (Stufe 5) optional sein. In mindestens einer Ausführungsform kann das Bremssensorsystem 1346 verwendet werden, um Fahrzeugbremsen als Antwort auf das Empfangen von Signalen von dem(den) Bremsaktuator(en) 1348 und/oder Bremssensoren zu betätigen.
In mindestens einer Ausführungsform stellen der(die) Controller 1336, der(die) ein oder mehrere Systeme on Chips („SoCs“) (in 13A nicht gezeigt) und/oder Graphikverarbeitungseinheiten („GPU(s“) umfassen kann(können), Signale (z.B. welche Befehle repräsentieren) einer oder mehreren Komponenten und/oder Systemen des Fahrzeugs 1300 bereit. Beispielsweise kann(können) der(die) Controller 1336 Signale zum Betätigen von Fahrzeugbremsen über ein oder mehrere Bremsaktuatoren 1348, zum Betätigen des Lenksystems 1354 über ein oder mehrere Lenkaktuatoren 1356 und zum Betätigen des Antriebssystems 1350 über ein oder mehrere Drosseln/Beschleuniger 1352 senden. In mindestens einer Ausführungsform kann(können) der(die) Controller 1336 eine oder mehrere eingebaute (z.B. integrierte) Rechenvorrichtungen umfassen, die Sensorsignale verarbeiten und Betriebsbefehle (z.B. Signale, die Befehle repräsentieren) ausgeben, um autonomes Fahren zu ermöglichen und/oder einen menschlichen Fahrer beim Fahren des Fahrzeugs 1300 zu unterstützen. In mindestens einer Ausführungsform kann(können) der(die) Controller 1336 einen ersten Controller für autonome Fahrfunktionen, einen zweiten Controller für funktionale Sicherheitsfunktionen, einen dritten Controller für Funktionen der künstlichen Intelligenz (z.B. Computer-Vision), einen vierten Controller für Infotainment-Funktionalität, einen fünften Controller für Redundanz bei Notfällen und/oder andere Controller umfassen. In mindestens einer Ausführungsform kann ein einzelner Controller zwei oder mehr der obigen Funktionalitäten handhaben, zwei oder mehr Controller können eine einzelne Funktionalität und/oder eine beliebige Kombination davon handhaben.
In mindestens einer Ausführungsform kann(können) der(die) Controller 1336 Signale zum Steuern einer oder mehrerer Komponenten und/oder Systeme des Fahrzeugs 1300 als Antwort auf Sensordaten bereitstellen, die von einem oder mehreren Sensoren (z.B. Sensoreingaben) empfangen werden. In mindestens einer Ausführungsform können die Sensordaten, beispielsweise und ohne darauf beschränkt zu sein, von Sensor(en) von globalen Navigationssatellitensystemen 1358 (z.B. Global Positioning System Sensor(s); „GNSS“), RADAR-Sensor(en) 1360, Ultraschallsensor(en) 1362, LIDAR-Sensor(en) 1364, Inertial Measurement Unit (IMU) Sensor(en) 1366 (z.B. Beschleunigungssensor(en), Gyroskop(e), Magnetkompass(e), Magnetometer(e), usw.), Mikrophon(e) 1396, Stereokamera(s) 1368, Weitwinkelkamera(s) 1370 (z.B. Fischaugenkameras), Infrarot-Kamera(s) 1372, Surround-Kamera(s) 1374 (z.B. 360-Grad-Kameras), Fernbereichskameras (in 13A nicht gezeigt), Mittelbereichskamera(s) (in 13A nicht gezeigt), Geschwindigkeitssensor(en) 1344 (z.B. zur Messung der Geschwindigkeit des Fahrzeugs 1300), Schwingungssensor(en) 1342, Lenksensor(en) 1340, Bremssensor(en) (z.B. als Teil des Bremssensorsystems 1346) und/oder anderen Sensortypen empfangen werden.
In mindestens einer Ausführungsform können ein oder mehrere Controller 1336 Eingaben (z.B. repräsentiert durch Eingabedaten) von einer Instrumentengruppe 1332 des Fahrzeugs 1300 empfangen und Ausgaben (z.B., repräsentiert durch Ausgabedaten, Anzeigedaten usw.) über eine Anzeige einer Mensch-Maschine-Schnittstelle (Human-Machine Interface; „HMI“) 1334, eine hörbare Meldevorrichtung, einen Lautsprecher und/oder über andere Komponenten des Fahrzeugs 1300 bereitstellen. In mindestens einer Ausführungsform können die Ausgaben Informationen, wie beispielsweise Fahrzeugvektorgeschwindigkeit, Geschwindigkeit, Zeit, Kartendaten (z.B. eine Hochdefinitions-Karte (in 13A nicht gezeigt), Standortdaten (z.B. den Standort des Fahrzeugs, wie z.B. auf einer Karte), Richtung, Standort anderer Fahrzeuge (z.B. ein Belegungsgitter), Informationen über Objekte und Status von Objekten, wie von dem(den) Controllern 1336 wahrgenommen, usw. umfassen. Beispielsweise kann in mindestens einer Ausführungsform die HMI-Anzeige 1334 Informationen über das Vorhandensein eines oder mehrerer Objekte (z.B. eines Straßenschilds, eines Warnschilds, einer Ampeländerung usw.) und/oder Informationen über Fahrmanöver, die ein Fahrzeug durchführte, gerade durchführt oder durchführen wird (z.B. aktuelles Wechseln von Spuren, Nehmen einer Ausfahrt 34B in zwei Meilen, usw.), anzeigen.
In mindestens einer Ausführungsform umfasst ein Fahrzeug 1300 ferner eine Netzwerkschnittstelle 1324, die eine oder mehrere drahtlose Antenne(n) 1326 und/oder Modem(s) zur Kommunikation über ein oder mehrere Netzwerke verwenden kann. Beispielsweise kann in mindestens einer Ausführungsform eine Netzwerkschnittstelle 1324 imstande sein, über Long-Term Evolution („LTE“), Wide Code Division Multiple Access („WCDMA“), Universal Mobile Telecommunications System („UMTS“), Global System for Mobile Communication („GSM“), („CDMA2000“),IMT-CDMA Multi-Carrier („CDMA2000“) Netzwerke usw. zu kommunizieren. In mindestens einer Ausführungsform kann(können) die drahtlose(n) Antenne(n) 1326 ebenfalls eine Kommunikation zwischen Objekten in der Umgebung (z.B. Fahrzeugen, mobilen Vorrichtungen usw.) unter Verwendung von einem Lokalbereichsnetzwerk(en), wie beispielweise Bluetooth, Bluetooth Low Energy („LE“), Z-Wave, ZigBee usw., und/oder einem Weitbereichsnetzwerk(en) mit geringer Leistung („LPWANs“), wie beispielsweise LoRaWAN, SigFox usw. Protokollen, ermöglichen.
Eine Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem System von 13A zum Inferenzieren oder Voraussagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtungsparameter basieren, die unter Verwendung von neuronalen Netzwerktrainingsoperationen, neuronalen Netzwerkfunktionen und/oder Architekturen, oder hier beschriebenen Anwendungsfällen eines neuronalen Netzwerks berechnet wurden.
13B veranschaulicht ein Beispiel von Kamerastandorten und Sichtfeldern für das beispielhafte autonome Fahrzeug 1300 von 13A gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform sind die Kameras und jeweilige Sichtfelder eine beispielhafte Ausführungsform und sind nicht bestimmt, einschränkend zu sein. Beispielsweise können zusätzliche und/oder alternative Kameras umfasst sein und/oder die Kameras können an unterschiedlichen Stellen an einem Fahrzeug 1300 lokalisiert sein.
In mindestens einer Ausführungsform können die Kameratypen für Kameras, sind jedoch nicht beschränkt darauf, Digitalkameras umfassen, die für eine Verwendung mit den Komponenten und/oder Systemen des Fahrzeugs 1300 angepasst sein können. In mindestens einer Ausführungsform kann(können) die Kamera(s) bei dem Automotive Safety Integrity Level (ASIL) B und/oder bei einem anderen ASIL arbeiten. Die Kameratypen können für eine beliebige Bildaufnahmerate, z.B. 60 Einzelbilder pro Sekunde (fps), 1320 fps, 240 fps, usw. abhängig von der Umgebung fähig sein. In mindestens einer Ausführungsform können die Kameras in der Lage sein, rollende Verschlüsse, globale Verschlüsse, eine andere Art von Verschluss oder eine Kombination davon zu verwenden. In mindestens einer Ausführungsform kann ein Farbfilterarray ein Red Clear („RCCC“) Farbfilterarray, ein Red Clear Blue („RCCB“) Farbfilterarray, ein Red Blue Green Clear („RBGC“) Farbfilterarray, ein Foveon X3 Farbfilterarray, ein Bayer-Sensoren („RGGB“) Farbfilterarray, ein monochromes Sensorfarbfilterarray und/oder eine andere Art von Farbfilterarray umfassen. In mindestens einer Ausführungsform können klare Pixelkameras, wie beispielsweise Kameras mit einem RCCC-, einem RCCB- und/oder einem RBGC-Farbfilterarray, in einem Bemühen verwendet werden, die Lichtempfindlichkeit zu erhöhen.
In mindestens einer Ausführungsform kann(können) eine oder mehrere der Kameras verwendet werden, um Advanced Driver Assistance Systems („ADAS“)-Funktionen (z.B. als Teil eines redundanten oder ausfallsicheren Designs) durchzuführen. Beispielsweise kann in mindestens einer Ausführungsform eine Multifunktion-Monokamera installiert sein, um Funktionen bereitzustellen, die Spurabweichungswarnung, Verkehrszeichenunterstützung und intelligente Scheinwerfersteuerung umfassen. In mindestens einer Ausführungsform kann(können) eine oder mehrere der Kameras (z.B. alle Kameras) Bilddaten (z.B. Video) gleichzeitig aufzeichnen und bereitstellen.
In mindestens einer Ausführungsform können eine oder mehrere Kameras in einer Montagebaugruppe, wie beispielsweise einer kundenspezifischen (dreidimensionalen („3D“) gedruckten) Baugruppe, angebracht sein, um Streulicht und Reflexionen aus einem Fahrzeuginneren (z.B. Reflexionen vom Armaturenbrett, die in den Spiegeln der Windschutzscheibe reflektiert werden) abzubauen, welche die Fähigkeiten der Bilddatenerkennung der Kamera beeinträchtigen können. In Bezug auf die Montagebaugruppen der Außenspiegel können in mindestens einer Ausführungsform die Außenspiegelbaugruppen kundenspezifisch in 3D gedruckt werden, so dass eine Kameramontageplatte einer Form eines Außenspiegels entspricht. In mindestens einer Ausführungsform kann(können) die Kamera(s) in Außenspiegeln integriert sein. In mindestens einer Ausführungsform kann(können) für Seitensichtkameras die Kamera(s) auch innerhalb vier Säulen an jeder Ecke einer Kabine integriert sein.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Teile einer Umgebung vor einem Fahrzeug 1300 umfasst (z.B. nach vorne gerichtete Kameras), für eine Rundumsicht verwendet werden, um dabei zu helfen, nach vorne gerichtete Wege und Hindernisse zu identifizieren, sowie auch dabei zu helfen, mit Hilfe eines oder mehrerer Controller 1336 und/oder Steuer-SoCs, wichtige Informationen zum Erzeugen eines Belegungsgitters und/oder zum Bestimmen der bevorzugten Fahrzeugwege bereitzustellen. In mindestens einer Ausführungsform können nach vorne gerichtete Kameras verwendet werden, um viele der gleichen ADAS-Funktionen, wie LIDAR, einschließlich, ohne darauf beschränkt zu sein, Notbremsung, Fußgängererkennung und Kollisionsvermeidung, durchzuführen. In mindestens einer Ausführungsform können nach vorne gerichtete Kameras auch für ADAS-Funktionen und -Systeme, einschließlich Spurverlassungswarnungen (Lane Departure Warnings; „LDW“), autonome Geschwindigkeitsregelung (Autonomous Cruise Control; „ACC“) und/oder andere Funktionen, wie beispielsweise Verkehrszeichenerkennung, verwendet werden.
In mindestens einer Ausführungsform kann eine Vielfalt von Kameras in einer nach vorne gerichteten Konfiguration verwendet werden, die beispielsweise eine monokulare Kameraplattform umfasst, die einen CMOS(„complementary metal oxide semiconductor“)-Farbbildgeber umfasst. In mindestens einer Ausführungsform kann eine Weitwinkelkamera 1370 verwendet werden, um Objekte wahrzunehmen, die von einer Peripherie in Sicht kommen (z.B. Fußgänger, Kreuzverkehr oder Fahrräder). Obwohl nur eine Weitwinkelkamera 180 in 13B veranschaulicht ist, kann es in anderen Ausführungsformen eine beliebige Anzahl (einschließlich null) von Weitwinkelkameras an einem Fahrzeug 1300 geben. In mindestens einer Ausführungsform kann eine beliebige Anzahl von Fernbereichskameras 1398 (z.B. ein Langsicht-Stereokamerapaar) zur tiefenbasierten Objekterkennung insbesondere für Objekte verwendet werden, für die ein neuronales Netzwerk noch nicht trainiert wurde. In mindestens einer Ausführungsform kann(können) eine Fernbereichskamera(s) 1398 ebenfalls zur Objekterkennung und -klassifizierung sowie auch zur grundlegenden Objektverfolgung eingesetzt werden.
In mindestens einer Ausführungsform können eine oder mehrere Stereokameras 1368 ebenfalls in einer nach vorne gerichteten Konfiguration umfasst sein. In mindestens einer Ausführungsform kann eine oder mehrere Stereokameras 1368 eine integrierte Steuereinheit umfassen, die eine skalierbare Verarbeitungseinheit umfasst, die eine programmierbare Logik („FPGA“) und einen Mehrkernmikroprozessor mit einer integrierten Controller Area Network („CAN“) oder Ethernet-Schnittstelle auf einem einzigen Chip bereitstellen kann. In mindestens einer Ausführungsform kann eine derartige Einheit verwendet werden, um eine 3D-Karte der Umgebung des Fahrzeugs 1300 zu erzeugen, die eine Abstandsschätzung für alle Punkte in einem Bild umfasst. In mindestens einer Ausführungsform kann(können) eine alternative Stereokamera(s) 1368 einen kompakten Stereosichtsensor(en) umfassen, der zwei Kameraobjektive (je eine links und rechts) und einen Bildverarbeitungschip, ohne darauf beschränkt zu sein, umfassen kann, der den Abstand von einem Fahrzeug 1300 zu dem Zielobjekt messen und die erzeugten Informationen (z.B. Metadaten) verwenden kann, um die autonomen Funktionen der Notbremsung und Spurverlassungswarnung zu aktivieren. In mindestens einer Ausführungsform können andere Typen einer(von) Stereokamera(s) 1368 zusätzlich zu oder alternativ aus den hier beschriebenen verwendet werden.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Teile der Umgebung seitlich des Fahrzeugs 1300 umfasst (z.B. Seitensichtkameras), für die Surround-Ansicht verwendet werden, die Informationen bereitstellt, die zum Erzeugen und Aktualisieren des Belegungsgitters sowie auch zum Erzeugen von Seitenaufprallwarnungen verwendet werden. Beispielsweise kann(können) in mindestens einer Ausführungsform die Surround-Kamera(s) 1374 (z.B. vier Surround-Kameras 1374, wie in 13B veranschaulicht) an einem Fahrzeug 1300 positioniert werden. In mindestens einer Ausführungsform kann(können) die Surround-Kamera(s) 184, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Kombination von Weitwinkelkamera(s) 180, Fischaugenkamera(s), 360-Grad-Kamera(s) und/oder ähnliche Kameras umfassen. Beispielsweise können in mindestens einer Ausführungsform vier Fischaugenkameras an einer Vorderseite, einer Rückseite und den Seiten des Fahrzeugs 1300 positioniert werden. In mindestens einer Ausführungsform kann ein Fahrzeug 1300 drei Surround-Kameras 1374 (z.B. links, rechts und hinten) verwenden und kann eine oder mehrere andere Kameras (z.B. eine nach vorne gerichtete Kamera) als eine vierte Surround-View-Kamera wirksam einsetzen.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Abschnitte einer Umgebung hinter einem Fahrzeug 1300 umfasst (z.B. Rückfahrkameras), für eine Einparkhilfe, eine Rundumsicht, Warnungen vor Heckkollision sowie zum Erzeugen und Aktualisieren eines Belegungsgitters verwendet werden. In mindestens einer Ausführungsform kann eine weite Vielfalt von Kameras verwendet werden, einschließlich, jedoch nicht beschränkt auf, Kameras, die auch als eine nach vorne gerichtete Kamera(s) geeignet sind (z.B. Fern- und/oder Mittelbereichskamera(s) 1376, Stereokamera(s) 1368, Infrarotkameras 1372 usw.), wie hier beschrieben.
Die Inferenzierungs- und/oder Trainingslogik 815 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 815 werden nachstehend in Verbindung mit 8A und/oder 8B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 815 in dem System von 13B zum Inferenzieren oder Voraussagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtungsparameter basieren, die unter Verwendung von neuronalen Netzwerktrainingsoperationen, neuronalen Netzwerkfunktionen und/oder Architekturen, oder hier beschriebenen Anwendungsfällen eines neuronalen Netzwerks berechnet wurden.
13C ist ein Blockdiagramm, das eine beispielhafte Systemarchitektur für das autonome Fahrzeug 1300 von 13A veranschaulicht, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird jede der Komponenten, Merkmale und Systeme des Fahrzeugs 1300 in 13C als über einen Bus 1302 verbunden veranschaulicht. In mindestens einer Ausführungsform kann der Bus 1302 eine CAN(Controller Area Network)-Datenschnittstelle (alternativ hier als ein „CAN-Bus“ bezeichnet) umfassen. In mindestens einer Ausführungsform kann ein CAN ein Netzwerk innerhalb des Fahrzeugs 1300 sein, das verwendet wird, um bei der Steuerung unterschiedlicher Merkmale und der Funktionalität des Fahrzeugs 1300 zu helfen, wie beispielsweise der Betätigung von Bremsen, Beschleunigung, Bremsen, Lenkung, Scheibenwischern usw. In mindestens einer Ausführungsform kann der Bus 1302 konfiguriert sein, um Dutzende oder sogar Hunderte von Knoten jeweils mit seinem eigenen eindeutigen Identifikator (z.B. einer CAN-ID) aufzuweisen. In mindestens einer Ausführungsform kann der Bus 1302 gelesen werden, um Lenkradwinkel, Bodengeschwindigkeit, Motordrehzahlen pro Minute (U/min), Schalterpositionen und/oder andere Fahrzeugstatusanzeigen zu ermitteln. In mindestens einer Ausführungsform kann der Bus 1302 ein CAN-Bus sein, der ASIL B konform ist.
In mindestens einer Ausführungsform kann zusätzlich zu oder alternativ von CAN, FlexRay- und/oder Ethernet-Protokolle verwendet werden. In mindestens einer Ausführungsform kann es eine beliebige Anzahl von Bussen geben, die den Bus 1302 bilden, der, ohne darauf beschränkt zu sein, null oder mehr CAN-Busse, null oder mehr FlexRay-Busse, null oder mehr Ethernet-Busse und/oder keinen und/oder null oder weitere andere Arten von Bussen mit einem unterschiedlichen Protokoll umfassen können. In mindestens einer Ausführungsform können zwei oder mehr Busse 1302 verwendet werden, um unterschiedliche Funktionen auszuführen, und/oder können für Redundanz verwendet werden. Beispielsweise kann ein erster Bus für eine Kollisionsvermeidungsfunktionalität und ein zweiter Bus zur Betätigungssteuerung verwendet werden. In mindestens einer Ausführungsform kann jeder Bus 1302 mit beliebigen der Komponenten des Fahrzeugs 1300 kommunizieren, und zwei oder mehr Busse 1302 können mit entsprechenden Komponenten kommunizieren. In mindestens einer Ausführungsform kann jedes einer beliebigen Anzahl von System(en)-auf-Chip(s) (System on Chip(s); „SoC(s)“) (wie beispielsweise SoC 1304(A) und SoC 1304(B), jeder der Controller 1336 und/oder jeder Computer im Fahrzeug Zugriff auf die gleichen Eingangsdaten aufweisen (z.B. Eingaben von Sensoren des Fahrzeugs 1300) und mit einem gemeinsamen Bus, wie beispielsweise einem CAN-Bus, verbunden sein.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 einen oder mehrere Controller 1336 umfassen, wie beispielsweise jene, die hier in Bezug auf 13A beschrieben sind. In mindestens einer Ausführungsform kann(können) der(die) Controller 1336 für eine Vielfalt von Funktionen verwendet werden. In mindestens einer Ausführungsform kann(können) der(die) Controller 1336 mit einer von unterschiedlichen anderen Komponenten und Systemen des Fahrzeugs 1300 gekoppelt werden und kann(können) zur Steuerung des Fahrzeugs 1300, der künstlichen Intelligenz des Fahrzeugs 1300, des Infotainments für ein Fahrzeug 1300 und/oder dergleichen verwendet werden.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 eine beliebige Anzahl von SoCs 1304 umfassen. In mindestens einer Ausführungsform kann(können) jedes(alle) der SoCs 1304, ohne darauf beschränkt zu sein, zentrale Verarbeitungseinheiten („CPU(s)“) 1306, Graphikverarbeitungseinheiten („GPU(s)“) 1308, Prozessor(en) 1310, Cache-Speicher 1312, Beschleuniger 1314, Datenspeicher 1316 und/oder andere nicht veranschaulichte Komponenten und Merkmale umfassen. In mindestens einer Ausführungsform kann(können) das(die) SoC(s) 1304 zur Steuerung des Fahrzeugs 1300 in einer Vielfalt von Plattformen und Systemen verwendet werden. Beispielsweise kann(können) in mindestens einer Ausführungsform das(die) SoC(s) 1304 in einem System (z.B. dem System des Fahrzeugs 1300) mit einer High-Definition(„HD“)-Karte 1322 kombiniert werden, die Kartenauffrischungen und/oder -aktualisierungen über eine Netzwerkschnittstelle 1324 von einem oder mehreren Servern (in 13C nicht gezeigt) erhalten können.
In mindestens einer Ausführungsform kann(können) die CPU(s) 1306 einen CPU-Cluster oder CPU-Komplex (alternativ hier als ein „CCPLEX“ bezeichnet) umfassen. In mindestens einer Ausführungsform kann(können) die CPU(s) mehrere Kerne und/oder Level-2 („L2“)-Caches umfassen. Beispielsweise kann(können) in mindestens einer Ausführungsform die CPU(s) 1306 acht Kerne in einer kohärenten Multiprozessor-Konfiguration umfassen. In mindestens einer Ausführungsform kann(können) die CPU(s) 1306 vier Dual-Core-Cluster umfassen, wobei jeder Cluster einen dedizierten L2-Cache (z.B. einen 2 Megabyte (MB) L2-Cache) aufweist. In mindestens einer Ausführungsform kann(können) die CPU(s) 1306 (z.B. der CCPLEX) so konfiguriert sein, dass sie simultane Clusteroperationen unterstützen, die einer beliebigen Kombination von Clustern der CPU(s) 1306 ermöglichen, zu einem gegebenen Zeitpunkt aktiv zu sein.
In mindestens einer Ausführungsform können eine oder mehrere der CPU(s) 1306 Energieverwaltungsfähigkeiten implementieren, die, ohne darauf beschränkt zu sein, ein oder mehrere der folgenden Merkmale umfassen: einzelne Hardwareblöcke können durch Clock-Gating automatisch im Leerlauf gesteuert werden, um dynamische Leistung zu sparen; jeder Kerntakt kann durch Gating gesteuert werden, wenn der Kern aufgrund der Ausführung von Wait for lnterrupt(„WFI“)/Wait for Event(„WFE“)-Anweisungen keine aktiven Anweisungen ausführt; jeder Kern kann unabhängig durch Power-Gating gesteuert werden; jeder Kerncluster kann durch Clock-Gating unabhängig gesteuert werden, wenn alle Kerne durch Clock-Gating oder Power-Gating gesteuert werden; und/oder jeder Kerncluster kann unabhängig durch Power-Gating gesteuert werden, wenn alle Kerne durch Power-Gating gesteuert werden. In mindestens einer Ausführungsform kann(können) die CPU(s) 1306 ferner einen erweiterten Algorithmus zur Verwaltung von Leistungszuständen implementieren, bei dem zulässige Leistungszustände und erwartete Aufwachzeiten spezifiziert sind, und die Hardware/der Mikrocode bestimmt den besten Leistungszustand, der für den Kern, den Cluster und den CCPLEX einzugeben ist. In mindestens einer Ausführungsform können die Verarbeitungskerne vereinfachte Eingangssequenzen für den Leistungszustand in der Software unterstützen, wobei die Arbeit auf einen Mikrocode abgeladen wird.
In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 eine integrierte GPU(s) umfassen, (alternativ hier als „iGPU“ bezeichnet). In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 programmierbar und für parallele Arbeitslasten effizient sein. In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 einen erweiterten Tensorbefehlssatz verwenden. In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 einen oder mehrere Streaming-Mikroprozessoren umfassen, wobei jeder Streaming-Mikroprozessor einen Level-1 („L1“)-Cache (z.B. einen L1-Cache mit mindestens 136KB Speicherkapazität) umfassen kann, und zwei oder mehrere der Streaming-Mikroprozessoren können einen Level-2 („L2“)-Cache (z.B. einen L2-Cache mit einer Speicherkapazität von 512 KB) gemeinsam nutzen. In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 mindestens acht Streaming-Mikroprozessoren umfassen. In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 eine Anwendungsprogrammierschnittstelle(n) (Application Programming Interface(s); „API(s)“) verwenden. In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 eine oder mehrere parallele Computerplattformen und/oder Programmiermodelle (z.B. NVIDIA's CUDA-Modell) verwenden.
In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 zur besten Leistung in Automobil- und eingebetteten Anwendungsfällen leistungsoptimiert sein. Beispielsweise könnte(n) in einer Ausführungsform die GPU(s) 1308 auf einem Fin-Feldeffekttransistor („FinFET“) hergestellt werden. In mindestens einer Ausführungsform kann jeder Streaming-Mikroprozessor eine Anzahl von gemischtpräzisen Verarbeitungskernen aufnehmen, die in mehrere Blöcke unterteilt sind. Beispielsweise, und ohne darauf beschränkt zu sein, könnten 64 PF32-Kerne und 32 PF64-Kerne in vier Verarbeitungsblöcke unterteilt werden. In mindestens einer Ausführungsform könnte jeder Verarbeitungsblock 16 FP32-Kernen, 8 FP64-Kernen, 16 INT32-Kernen, zwei NVIDIA Tensorkerne mit gemischter Präzision für Deep-Learning-Matrix-Arithmetik, ein Level-0 („L“)-Befehls-Cache, ein Warp-Planer, eine Dispositionseinheit und/oder eine 64KB-Registerdatei zugeteilt werden. In mindestens einer Ausführungsform können Streaming-Mikroprozessoren unabhängige parallele Ganzzahl- und Gleitkomma-Datenpfade umfassen, um eine effiziente Ausführung von Arbeitslasten mit einer Mischung aus Rechen- und Adressierungsberechnungen vorzusehen. In mindestens einer Ausführungsform können Streaming-Mikroprozessoren eine unabhängige Thread-Scheduling-Funktionalität umfassen, um eine feinere Synchronisation und Zusammenarbeit zwischen parallelen Threads zu ermöglichen. In mindestens einer Ausführungsform können die Streaming-Mikroprozessoren einen kombinierten L1-Daten-Cache und eine gemeinsam genutzte Speichereinheit umfassen, um die Leistung zu verbessern, während die Programmierung vereinfacht wird.
In mindestens einer Ausführungsform kann(können) eine oder mehrere die(der) GPU(s) 1308 einen Speicher mit hoher Bandbreite (High Bandwidth Memory; „HBM“) und/oder ein 16 GB HBM2-Speicherteilsystem umfassen, um in einigen Beispielen eine Spitzenspeicherbandbreite von etwa 900 GB/Sekunde bereitzustellen. In mindestens einer Ausführungsform kann zusätzlich zu oder alternativ aus dem HBM-Speicher ein synchroner Graphik-Random-Access-Speicher („SGRAM“) verwendet werden, wie beispielsweise ein Typ 5 synchroner Graphik-Doppel-Datenraten-Speicher (Graphics Double Data Rate Type Five Synchronous Random-Access Memory; „GDDR5“).
In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 eine vereinheitlichte Speichertechnologie umfassen. In mindestens einer Ausführungsform kann die Unterstützung von Adressübersetzungsdiensten (Address Translation Services; „ATS“) verwendet werden, um der(den) GPU(s) 1308 zu ermöglichen, direkt auf Seitentabellen der CPU(s) 1306 zugreifen. In mindestens einer Ausführungsform kann, wenn die Speicherverwaltungseinheit (Memory Management Unit; „MMU“) der GPU(s) 1308 einem Fehlzugriff unterliegt, eine Adressübersetzungsanforderung an die CPU(s) 1306 gesendet werden. Als Antwort darauf kann(können) in mindestens einer Ausführungsform die CPU(s) 1306 in ihren Seitentabellen nach der virtuellen-zu-physikalischen Adresszuordnung für die Adresse suchen und die Übersetzung zurück an die GPU(s) 1308 übertragen. In mindestens einer Ausführungsform kann die vereinheitlichte Speichertechnologie einen einzigen einheitlichen virtuellen Adressraum für Speicher von sowohl der CPU(s) 1306 als auch der GPU(s) 1308 ermöglichen, wodurch die Programmierung der GPU(s) 1308 und die Portierung von Anwendungen auf die GPU(s) 1308 vereinfacht wird.
In mindestens einer Ausführungsform kann(können) die GPU(s) 1308 eine beliebige Anzahl von Zugriffszählern umfassen, welche die Häufigkeit eines Zugriffs der GPU(s) 1308 auf den Speicher anderer Prozessoren nachverfolgen können. In mindestens einer Ausführungsform kann(können) der(die) Zugriffszähler beitragen, dass Speicherseiten in den physischen Speicher des Prozessors verschoben werden, der am häufigsten auf Seiten zugreift, um dadurch die Effizienz für zwischen Prozessoren gemeinsam genutzte Speicherbereiche zu verbessern.
In mindestens einer Ausführungsform kann ein oder mehrere der SoCs 1304 eine beliebige Anzahl von Caches 1312 umfassen, einschließlich derjenigen der hier beschriebenen. Beispielsweise kann(können) in mindestens einer Ausführungsform der(die) Cache(s) 1312 einen Level-3(„L3“)-Cache umfassen, der sowohl für die CPU(s) 1306 als auch die GPU(s) 1308 verfügbar ist (z.B. der sowohl mit der(den) CPU(s) 1306 und der(den) GPU(s) 1308 verbinden ist). In mindestens einer Ausführungsform kann(können) der(die) Cache(s) 1312 einen Write-Back-Cache umfassen, der Zustände der Leitungen nachverfolgen kann, wie beispielsweise durch Verwendung eines Cache-Kohärenzprotokolls (z.B. MEI, MESI, MSI usw.). In mindestens einer Ausführungsform kann ein L3-Cache abhängig von der Ausführungsform 4 MB oder mehr umfassen, obwohl kleinere Cachegrößen verwendet werden können.
In mindestens einer Ausführungsform können ein oder mehrere der SoCs 1304 einen oder mehrere Beschleuniger 1314 umfassen (z.B. Hardwarebeschleuniger, Softwarebeschleuniger oder eine Kombination davon). In mindestens einer Ausführungsform kann(können) der(die) SoC(s) 1304 einen Hardwarebeschleunigungscluster umfassen, der optimierte Hardwarebeschleuniger und/oder einen großen On-Chip-Speicher umfassen kann. In mindestens einer Ausführungsform kann ein großer On-Chip-Speicher (z.B. 4 MB SRAM) einem Hardwarebeschleunigungscluster ermöglichen, neuronale Netzwerke und andere Berechnungen zu beschleunigen. In mindestens einer Ausführungsform kann der Hardwarebeschleunigungscluster verwendet werden, um die GPU(s) 1308 zu ergänzen und einige der Aufgaben der GPU(s) 1308 auszulagern (z.B., um mehr Zyklen der GPU(s) 1308 zum Durchführen anderer Aufgaben freizugeben). In mindestens einer Ausführungsform könnte(n) der(die) Beschleuniger 1314 für gezielte Arbeitslasten (z.B. Wahrnehmung, faltende neuronale Netzwerke (Convolutional Neural Networks; „CNNs“), rekurrente neuronale Netzwerke (Recurrent Neural Networks; „RNNs“), usw.) verwendet werden, die stabil genug sind, um für eine Beschleunigung zugänglich zu sein. In mindestens einer Ausführungsform kann ein CNN Regionen-basierte oder regionale faltende neuronale Netzwerke (Regional Convolutional Neural Networks; „RCNNs“) und Fast RCNNs (z.B. wie zur Objekterkennung verwendet) umfassen.
In mindestens einer Ausführungsform kann(können) der(die) Beschleuniger 1314 (z.B. der Hardwarebeschleunigungscluster) einen Beschleuniger für tiefes Lernen (Deep Learning Accelerator(s); „DLA(s)“) umfassen. DLA(s) kann(können), ohne darauf beschränkt zu sein, eine oder mehrere Tensor-Verarbeitungseinheiten (Tensor Processing Units; „TPUs“) umfassen, die konfiguriert sein können, um zusätzliche zehn Billionen Operationen pro Sekunde für Deep-Learning-Anwendungen und Inferenzieren bereitzustellen. Die TPUs können Beschleuniger sein, die für die Durchführung von Bildverarbeitungsfunktionen konfiguriert und optimiert sind (z.B. für CNNs, RCNNs usw.). In mindestens einer Ausführungsform kann(können) der(die) DLA(s) ferner für einen bestimmten Satz von neuronalen Netzwerktypen und Gleitkommaoperationen sowie zum Inferenzieren optimiert sein. In mindestens einer Ausführungsform kann die Ausgestaltung der DLA(s) mehr Leistung pro Millimeter bereitstellen als ein typischer Allzweck-Graphikprozessor und übersteigt typischerweise bei weitem die Leistung einer CPU. In mindestens einer Ausführungsform kann(können) TPU(s) mehrere Funktionen ausführen, einschließlich einer Einzelinstanz-Faltungsfunktion, die beispielsweise, und ohne darauf beschränkt zu sein, sowohl Merkmale und Gewichtungen bei den Datentypen INT8, INT16 und FP16 sowie auch Postprozessorfunktionen unterstützt. In mindestens einer Ausführungsform kann(können) DLA(s) neuronale Netzwerke, insbesondere CNNs, schnell und effizient auf verarbeiteten oder unverarbeiteten Daten für beliebige einer Vielfalt von Funktionen ausführen, einschließlich beispielsweise und ohne darauf beschränkt zu sein: ein CNN zur Objektidentifikation und -erkennung unter Verwendung von Daten von Kamerasensoren; ein CNN zur Abstandsschätzung unter Verwendung von Daten von Kamerasensoren; ein CNN zur Fahrzeugerkennung und -identifikation und -erkennung unter Verwendung von Daten aus Mikrophonen 1396; ein CNN zur Gesichtserkennung und Fahrzeughalteridentifikation unter Verwendung von Daten aus Kamerasensoren; und/oder ein CNN für Sicherheit und/oder sicherheitsbezogene Ereignisse.
In mindestens einer Ausführungsform kann(können) DLA(s) jede beliebige Funktion der GPU(s) 1308 ausführen und durch Verwenden eines Inferenzbeschleunigers kann ein Designer beispielsweise für jede Funktion entweder die DLA(s) oder die GPU(s) 1308 ansteuern. Beispielsweise kann sich in mindestens einer Ausführungsform der Designer auf die Verarbeitung von CNNs und Gleitkommaoperationen auf dem(den) DLA(s) konzentrieren und andere Funktionen dem(den) GPU(s) 1308 und/oder einem anderem(anderen) Beschleuniger(n) 1314 überlassen.
In mindestens einer Ausführungsform kann(können) der(die) Beschleuniger 1314 einen programmierbaren Visionsbeschleuniger (Programmable Vision Accelerator; „PVA“) umfassen, der hier alternativ als ein Computer-Vision-Beschleuniger bezeichnet werden kann. In mindestens einer Ausführungsform kann der PVA ausgestaltet und konfiguriert sein, um Bildverarbeitungsalgorithmen für Anwendungen der fortgeschrittene Fahrerassistenzsysteme (Advanced Driver Assistance Systems; „ADAS“), des autonomen Fahrens, der Augmented Reality („AR“) Anwendungen und/oder Virtual Reality („VR“) Anwendungen zu beschleunigen. In mindestens einer Ausführungsform kann ein PVA ein Gleichgewicht zwischen Leistung und Flexibilität bereitstellen. Beispielsweise kann in mindestens einer Ausführungsform jeder PVA, beispielsweise und ohne darauf beschränkt zu sein, eine beliebige Anzahl von Computer mit reduziertem Befehlssatzkernen (Reduced Instruction Set Computer cores; „RISC“ cores), Direktzugriffsspeicher (Direct Memory Access; „DMA“) und/oder eine beliebige Anzahl von Vektorprozessoren umfassen.
In mindestens einer Ausführungsform können RISC-Kerne mit Bildsensoren (z.B. Bildsensoren von beliebigen der hier beschriebenen Kameras), Bildsignalprozessor(en) usw. wechselwirken. In mindestens einer Ausführungsform können RISC-Kerne eine beliebige Menge an Speicher umfassen. In mindestens einer Ausführungsform können RISC-Kerne eine beliebige Anzahl von Protokollen abhängig von der Ausführungsform verwenden. In mindestens einer Ausführungsform können RISC-Kerne ein Echtzeitbetriebssystem (Real-time Operating System; „RTOS“) ausführen. In mindestens einer Ausführungsform können RISC-Kerne unter Verwendung einer oder mehreren integrierten Schaltungsvorrichtungen, anwendungsspezifischen integrierten Schaltungen (Application Specific Integrated Circuits; „ASICs“) und/oder Speichervorrichtungen implementiert werden. Beispielsweise können in mindestens einer Ausführungsform die RISC-Kerne einen Befehls-Cache und/oder einen eng gekoppelten RAM umfassen.
In mindestens einer Ausführungsform kann der DMA Komponenten des PVA ermöglichen, unabhängig von CPU(s) 1306 auf den Systemspeicher zuzugreifen. In mindestens einer Ausführungsform kann der DMA eine beliebige Anzahl von Merkmalen unterstützen, die verwendet werden, um eine Optimierung einem PVA bereitzustellen, einschließlich, jedoch nicht beschränkt auf, der Unterstützung multidimensionaler Adressierung und/oder zirkulärer Adressierung. In mindestens einer Ausführungsform kann der DMA bis zu sechs oder mehr Dimensionen der Adressierung unterstützen, welche, ohne darauf beschränkt zu sein, Blockbreite, Blockhöhe, Blocktiefe, horizontale Blockabstufung, vertikale Blockabstufung und/oder Tiefenabstufung umfassen können.
In mindestens einer Ausführungsform können die Vektorprozessoren programmierbare Prozessoren sein, die ausgestaltet sein können, um effizient und flexibel die Programmierung für Computer-Vision-Algorithmen durchzuführen und Signalverarbeitungsfähigkeiten bereitzustellen. In mindestens einer Ausführungsform kann der PVA einen PVA-Kern und zwei Vektorverarbeitungs-Teilsystem-Partitionen umfassen. In mindestens einer Ausführungsform kann der PVA ein Prozessorteilsystem, ein(mehrere) DMA-Engine(s) (z.B. zwei DMA-Engines) und/oder andere Peripheriegeräte umfassen. In mindestens einer Ausführungsform kann das Vektorverarbeitungs-Teilsystem als primäre Verarbeitungs-Engine des PVA arbeiten und kann eine Vektorverarbeitungseinheit (Vector Processing Unit; „VPU“), einen Befehls-Cache und/oder einen Vektorspeicher (z.B. Vector Memory; „VMEM“) umfassen. In mindestens einer Ausführungsform kann die VPU einen digitalen Signalprozessor, wie beispielsweise einen digitalen Signalprozessor mit mehreren Daten (Single Instruction, Multiple Data; „SIMD“) und einen digitalen Signalprozessor mit sehr langem Befehlswort (Very Long Instruction Word; „VLIW“) umfassen. In mindestens einer Ausführungsform kann die Kombination von SIMD und VLIW den Durchsatz und die Geschwindigkeit erhöhen.
In mindestens einer Ausführungsform kann jeder der Vektorprozessoren einen Befehls-Cache umfassen und mit einem dedizierten Speicher gekoppelt sein. Als Ergebnis kann in mindestens einer Ausführungsform jeder der Vektorprozessoren konfiguriert sein, um unabhängig von anderen Vektorprozessoren ausführen zu können. In mindestens einer Ausführungsform können Vektorprozessoren, die in einem bestimmten PVA umfasst sind, konfiguriert sein, um Datenparallelität zu benutzen. Beispielsweise können in mindestens einer Ausführungsform mehrere, in einem einzigen PVA enthaltene Vektorprozessoren, den gleichen Computer-Vision-Algorithmus jedoch auf unterschiedlichen Bereichen eines Bildes ausführen. In mindestens einer Ausführungsform können die in einem bestimmten PVA enthaltenen Vektorprozessoren gleichzeitig unterschiedliche Computer-Vision-Algorithmen an demselben Bild ausführen oder sogar unterschiedliche Algorithmen an sequenziellen Bildern oder Teilen eines Bildes ausführen. In mindestens einer Ausführungsform können unter anderem beliebig viele PVAs in dem Hardwarebeschleunigungscluster und beliebig viele Vektorprozessoren in jedem PVA enthalten sein. In mindestens einer Ausführungsform kann der PVA zusätzlich einen Speicher für einen fehlerkorrigierenden Code (Error Correcting Code; „ECC“) umfassen, um die Gesamtsystemsicherheit zu erhöhen.
In mindestens einer Ausführungsform kann(können) der(die) Beschleuniger 1314 ein On-Chip-Computer-Vision-Netzwerk und einen statischen Direktzugriffsspeicher (Static Random-Access Memory; „SRAM“) umfassen, um ein SRAM mit hoher Bandbreite und niedriger Latenz für den(die) Beschleuniger 1314 bereitzustellen. In mindestens einer Ausführungsform kann der On-Chip-Speicher mindestens 4 MB SRAM umfassen, der beispielsweise und ohne Beschränkung aus acht feldkonfigurierbaren Speicherblöcken besteht, die sowohl für einen PVA als auch für einen DLA zugänglich sind. In mindestens einer Ausführungsform kann jedes Speicherblockpaar eine erweiterte periphere Busschnittstelle (Advanced Peripheral Bus interface; „APB“), Konfigurationsschaltungen, einen Controller und einen Multiplexer umfassen. In mindestens einer Ausführungsform kann eine beliebige Art von Speicher verwendet werden. In mindestens einer Ausführungsform kann der PVA und DLA über ein Rückgrat bzw. Backbone auf den Speicher zugreifen, das einem PVA und einem DLA einen Hochgeschwindigkeitszugriff auf den Speicher bereitstellt. In mindestens einer Ausführungsform kann das Backbone ein On-Chip Computer-Vision-Netzwerk umfassen, welches den PVA und den DLA mit dem Speicher (z.B. unter Verwendung der APB) verbindet.
In mindestens einer Ausführungsform kann das On-Chip-Computer-Vision-Netzwerk eine Schnittstelle umfassen, die vor der Übertragung irgendwelcher Steuersignalen/Adressen/Daten bestimmt, dass sowohl der PVA als auch der DLA bereite und gültige Signale bereitstellen. In mindestens einer Ausführungsform kann eine Schnittstelle getrennte Phasen und getrennte Kanäle für die Übertragung von Steuersignalen/Adressen/Daten sowie eine Kommunikation der Burst-Art für einen kontinuierlichen Datentransfer vorsehen. In mindestens einer Ausführungsform kann eine Schnittstelle den Standards der International Organization for Standardization („ISO“) 26262 oder den Standards der International Electrotechnical Commission („IEC“) 61508 entsprechen, obwohl auch andere Standards und Protokolle verwendet werden können.
In mindestens einer Ausführungsform kann eine oder mehrere der SoC(s) 1304 einen Echtzeit-Strahlverfolgung-Hardwarebeschleuniger umfassen. In mindestens einer Ausführungsform kann der Echtzeit-Strahlverfolgung-Hardwarebeschleuniger verwendet werden, um schnell und effizient die Positionen und die Ausmaße von Objekten (z.B. innerhalb eines Weltmodells) zu bestimmen, um Echtzeit-Visualisierungssimulationen zur RADAR-Signalinterpretation, zur Schallausbreitungssynthese und/oder -analyse, zur Simulation von SONAR-Systemen, zur Simulation einer allgemeinen Wellenausbreitung, zum Vergleich mit LIDAR-Daten zum Zwecke der Lokalisierung und/oder andere Funktionen und/oder für andere Anwendungen zu erzeugen.
In mindestens einer Ausführungsform können ein(die) Beschleuniger 1314 ein breites Anwendungsspektrum für autonomes Fahren aufweisen. In mindestens einer Ausführungsform kann ein PVA für Verarbeitungsstufen in ADAS und autonomen Fahrzeugen verwendet werden kann. In mindestens einer Ausführungsform sind die Fähigkeiten eines PVA eine gute Übereinstimmung für algorithmische Domäne, die eine vorhersagbare Verarbeitung bei geringer Leistungsaufnahme und geringer Latenzzeit benötigen. Mit anderen Worten kann der PVA bei halbdichtem oder dichtem regulärem Rechnen selbst bei kleinen Datensätzen gut arbeiten, die vorhersagbare Laufzeiten mit geringer Latenzzeit und geringer Leistung benötigen. In mindestens einer Ausführungsform sind in autonomen Fahrzeugen, wie beispielsweise einem Fahrzeug 1300, PVAs ausgestaltet, klassische Computer-Vision-Algorithmen auszuführen, da sie bei der Objekterkennung effizient sind und mit ganzzahliger Mathematik arbeiten.
Zum Beispiel wird gemäß mindestens einer Ausführungsform der Technologie der PVA verwendet, um Computer-Stereo-Vision durchzuführen. In mindestens einer Ausführungsform kann ein halbglobaler Abgleich-basierter Algorithmus verwendet werden, obwohl dies nicht bestimmt ist, einschränkend zu sein. In mindestens einer Ausführungsform erfordern Anwendungen für das autonome Fahren der Stufe 3-5 eine Bewegungsschätzung/on-the-fly Stereoabgleich (z.B. Struktur aus Bewegung, Fußgängererkennung, Spurerkennung usw.). In mindestens einer Ausführungsform kann der PVA eine Computer-Stereo-Vision-Funktion an Eingaben aus zwei Monokularkameras ausführen.
In mindestens einer Ausführungsform kann der PVA zur Durchführung von dichtem optischem Fluss verwendet werden. Beispielsweise könnte in mindestens einer Ausführungsform der PVA RADAR-Rohdaten (z.B. unter Verwendung einer 4D Fast-Fourier-Transformation) verarbeiten, um verarbeitete RADAR-Daten bereitzustellen. In mindestens einer Ausführungsform wird ein PVA zur Flugzeit-Tiefenverarbeitung verwendet, indem Flugzeit-Rohdaten verarbeitet werden, um beispielsweise verarbeitete Flugzeit-Daten bereitzustellen.
In mindestens einer Ausführungsform kann ein DLA verwendet werden, um eine beliebige Art von Netzwerk zu betreiben, um die Kontrolle und Fahrsicherheit zu erhöhen, einschließlich beispielsweise, und ohne darauf beschränkt zu sein, eines neuronalen Netzwerks, das ein Maß an Vertrauen für jede Objekterkennung ausgibt. In mindestens einer Ausführungsform kann ein derartiger Vertrauenswert als eine Wahrscheinlichkeit oder als Bereitstellung einer relativen „Gewichtung“ jeder Erkennung im Vergleich mit anderen Erkennungen interpretiert werden. In mindestens einer Ausführungsform ermöglicht ein Vertrauensmaß einem System, weitere Entscheidungen hinsichtlich dessen zu treffen, welche Erkennungen als wahre positive Erkennungen und nicht als falsch positive Erkennungen betrachtet werden sollten. Beispielsweise kann in mindestens einer Ausführungsform ein System einen Schwellenwert für das Vertrauen festlegen und nur die den Schwellenwert übersteigenden Erkennungen als wahre positive Erkennungen betrachten. In einem automatischen Notbremssystem (Automatic Emergency Braking System; „AEB“-System) würden falsch positive Erkennungen dazu führen, dass ein Fahrzeug automatisch eine Notbremsung durchführt, was offensichtlich unerwünscht ist. In mindestens einer Ausführungsform können sehr vertrauensvolle Erkennungen als Auslöser für ein AEB in Betracht kommen. In mindestens einer Ausführungsform kann der DLA ein neuronales Netzwerk zum Regressieren des Vertrauenswerts betreiben. In mindestens einer Ausführungsform kann das neuronale Netzwerk mindestens eine Teilmenge von Parametern als seine Eingabe verwenden, wie beispielsweise Abmessungen eines Begrenzungskastens, einer Ground-Ebenen-Schätzung (z.B. von einem anderen Teilsystem), eine Ausgabe von Sensoren der Trägheitsmesseinheit (IMU) 1366, die mit der Orientierung des Fahrzeugs 1300 korreliert, eine Entfernung, 3D-Ortsschätzungen des Objekts, die unter anderem von dem neuronalen Netzwerk und/oder von anderen Sensoren (z.B. LIDAR-Sensor(en) 1364 oder RADAR-Sensor(en) 1360) stammen.
In mindestens einer Ausführungsform kann(können) ein oder mehrere der(die) SoC(s) 1304 (einen) Datenspeicher 1316 (z.B. Speicher) umfassen. In mindestens einer Ausführungsform kann(können) der(die) Datenspeicher 1316 ein On-Chip-Speicher des(der) SoC(s) 1304 sein, der neuronale Netzwerke speichern kann, die auf der(den) GPU(s) 1308 und/oder einem DLA ausgeführt werden sollen. In mindestens einer Ausführungsform kann(können) der(die) Datenspeicher 1316 in der Kapazität groß genug sein, um mehrere Instanzen neuronaler Netzwerke für Redundanz und Sicherheit zu speichern. In mindestens einer Ausführungsform kann(können) der(die) Datenspeicher 1316 einen(mehrere) L2- oder L3-Cache(s) 1312 umfassen.
In mindestens einer Ausführungsform kann(können) ein oder mehrere SoC(s) 1304 eine beliebige Anzahl von Prozessor(en) 1310 (z.B. eingebettete Prozessoren) umfassen. In mindestens einer Ausführungsform kann(können) ein Prozessor(en) 1310 einen Boot- und Leistungsmanagement-Prozessor umfassen, der ein dedizierter Prozessor und ein Teilsystem sein kann, um Boot-Leistungs- und Verwaltungs-Funktionen und die damit zugeordnete Sicherheitsdurchsetzung zu handhaben. In mindestens einer Ausführungsform kann der Boot- und Leistungsverwaltungs-Prozessor ein Teil der Boot-Sequenz des(der) SoC(s) 1304 sein und zur Laufzeit Leistung-Verwaltungs-Dienste bereitstellen. In mindestens einer Ausführungsform kann der Boot- und Leistungsverwaltungs-Prozessor Takt- und Spannungsprogrammierung, Unterstützung bei Systemübergängen mit niedrigem Leistungsverbrauch, Verwaltung von Thermik- und Temperatursensoren von SoC(s) 1304 und/oder Verwaltung der Leistungszustände von SoC(s) 1304 bereitstellen. In mindestens einer Ausführungsform kann jeder Temperatursensor als ein Ringoszillator implementiert sein, dessen Ausgangsfrequenz proportional zu der Temperatur ist, und das(die) SoC(s) 1304 kann(können) Ringoszillatoren verwenden, um Temperaturen der CPU(s) 1306, der GPU(s) 1308 und/oder des(der) Beschleuniger 1314 zu erfassen. In mindestens einer Ausführungsform kann, wenn bestimmt wird, dass die Temperaturen einen Schwellenwert überschreiten, dann der Boot- und Leistungsverwaltungs-Prozessor in eine Temperaturfehlerroutine eintreten und das(die) SoC(s) 1304 in einen niedrigeren Leistungszustand versetzen und/oder ein Fahrzeug 1300 in einen Chauffeur-zu-sicheren-Stoppmodus versetzen (z.B. ein Fahrzeug 1300 zu einem sicheren Halt bringen).
In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 ferner einen Satz von eingebetteten Prozessoren umfassen, die als eine Audioverarbeitungs-Engine dienen können, die ein Audioteilsystem sein kann, das eine vollständige Hardwareunterstützung für Mehrkanal-Audio über mehrere Schnittstellen und einen breite und flexiblen Bereich von Audio-E/A-Schnittstellen ermöglicht. In mindestens einer Ausführungsform ist die Audioverarbeitungs-Engine ein dedizierter Prozessorkern mit einem Digitalsignalprozessor mit dediziertem RAM.
In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 ferner eine Always-On-Processor-Engine umfassen, die notwendige Hardware-Merkmale bereitstellen kann, um die Verwaltung von Sensoren mit niedriger Leistung und Aufwachanwendungsfälle zu unterstützen. In mindestens einer Ausführungsform kann die Always-On-Processor-Engine einen Prozessorkern, ein eng gekoppeltes RAM, unterstützende Peripheriegeräte (z.B. Zeitgeber und Interrupt-Controller), unterschiedliche E/A-Controller-Peripheriegeräte und Routinglogik umfassen.
In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 ferner eine Sicherheitscluster-Engine umfassen, die, ohne darauf beschränkt zu sein, ein dediziertes Prozessorteilsystem umfasst, um das Sicherheitsmanagement für Automobilanwendungen zu handhaben. In mindestens einer Ausführungsform kann eine Sicherheitscluster-Engine, ohne darauf beschränkt zu sein, zwei oder mehr Prozessorkerne, ein eng gekoppeltes RAM, Unterstützung von Peripheriegeräten (z.B. Zeitgeber, Interrupt-Controller usw.) und/oder Routing-Logik umfassen. In einem Sicherheitsmodus können zwei oder mehr Kerne, in mindestens einer Ausführungsform, in einem Lockstep-Modus arbeiten und als ein einzelner Kern mit Vergleichslogik fungieren, um jegliche Unterschiede zwischen ihren Operationen zu erkennen. In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 ferner, ohne darauf beschränkt zu sein, eine Echtzeit-Kamera-Engine umfassen, die ein dediziertes Prozessor-Teilsystem für die Handhabung der Echtzeit-Kamera-Verwaltung umfassen kann. In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 ferner einen Signalprozessor mit hohem Dynamikbereich umfassen, der, ohne darauf beschränkt zu sein, einen Bildsignalprozessor umfassen kann, der eine Hardware-Engine ist, die Teil der Kameraverarbeitung-Pipeline ist.
In mindestens einer Ausführungsform kann(können) der(die) Prozessor(en) 1310 einen Videobild-Compositor umfassen, der ein Verarbeitungsblock (z.B. auf einem Mikroprozessor implementiert) sein kann, der Funktionen zur Videonachbearbeitung implementiert, die von einer Videowiedergabeanwendung benötigt werden, um das endgültige Bild für ein Abspielerfenster zu erzeugen. In mindestens einer Ausführungsform kann ein Videobild-Compositor eine Objektivverzerrungskorrektur an einer Weitwinkelkamera(s) 1370, einer Rundumsichtkamera(s) 1374 und/oder an einem kabineninternen Kamerasensor(en) durchführen. In mindestens einer Ausführungsform wird(werden) der(die) kabineninterne(n) Überwachungskamerasensor(en) bevorzugt von einem neuronalen Netzwerk überwacht, das auf einer anderen Instanz des SoC 1304 läuft und konfiguriert ist, Ereignisse in der Kabine zu identifizieren und entsprechend zu reagieren. In mindestens einer Ausführungsform kann ein kabineninternes System, ohne darauf beschränkt zu sein, Lippenlesen durchführen, um einen Mobilfunk zu aktivieren und einen Anruf zu tätigen, E-Mails zu diktieren, das Ziel eines Fahrzeugs zu ändern, ein Infotainmentsystem dessen Einstellungen eines Fahrzeugs zu aktivieren oder zu ändern, oder sprachaktiviertes Internetsurfen anzubieten. In mindestens einer Ausführungsform sind bestimmte Funktionen dem Fahrer verfügbar, wenn ein Fahrzeug in einem autonomen Modus arbeitet, und sind andernfalls deaktiviert.
In mindestens einer Ausführungsform kann ein Videobild-Compositor eine verbesserte zeitliche Rauschunterdrückung für sowohl räumliche als auch zeitliche Rauschunterdrückung umfassen. Wenn beispielsweise in mindestens einer Ausführungsform eine Bewegung in einem Video stattfindet, gewichtet die Rauschunterdrückung räumliche Information dementsprechend und verringert das Gewicht der von benachbarten Einzelbildern bereitgestellten Information. In mindestens einer Ausführungsform kann, wenn ein Bild oder ein Teil eines Bildes keine Bewegung umfasst, die von dem Videobild-Compositor durchgeführte zeitliche Rauschunterdrückung Information aus dem vorherigen Bild verwenden, um das Rauschen im aktuellen Bild zu verringern.
In mindestens einer Ausführungsform kann der Videobild-Compositor ebenfalls konfiguriert sein, um eine Stereogleichrichtung an eingegebenen Stereolinseneinzelbildern durchzuführen. In mindestens einer Ausführungsform kann der Videobild-Compositor ferner für eine Zusammensetzung der Benutzeroberfläche verwendet werden, wenn ein Betriebssystem des Desktop verwendet wird und die GPU(s) 1308 nicht erforderlich ist(sind), um kontinuierlich neue Oberflächen zu rendern. In mindestens einer Ausführungsform kann, wenn die GPU(s) 1308 eingeschaltet und aktiv 3D-Rendering durchführt(durchführen), der Videobild-Compositor verwendet werden, um die GPU(s) 1308 zu entlasten, um die Leistung und Reaktionsfähigkeit zu verbessern.
In mindestens einer Ausführungsform kann(können) ein oder mehrere SoC(s) 1304 ferner eine serielle MIPI (Mobile Industry Processor Interface; „MIPI“)-Kameraschnittstelle zum Empfangen von Video und Eingaben von Kameras, eine Hochgeschwindigkeitsschnittstelle und/oder einen Videoeingangsblock umfassen, der für Kamera- und zugehörige Pixeleingabefunktionen verwendet werden kann. In mindestens einer Ausführungsform können ein oder mehrere SoCs 1304 ferner einen Eingabe-/Ausgabe-Controller umfassen, der(die) durch Software gesteuert werden kann(können) und zum Empfangen von E/A-Signalen verwendet werden kann(können), die nicht an eine spezifische Rolle gebunden sind.
In mindestens einer Ausführungsform kann(können) das(die SoC(s) 1304 ferner einen breiten Bereich von Peripherieschnittstellen umfassen, um die Kommunikation mit Peripheriegeräten, Audio-Codierern/Decodierern („Codecs“), einer Leistungsverwaltung und/oder anderen Vorrichtungen zu ermöglichen. Das(die) SoC(s) 1304 kann(können) verwendet werden, um Daten von Kameras (z.B. über Gigabit Multimedia Serial Link und Ethernet verbunden), Sensoren (z.B. LIDAR-Sensor(en) 1364, RADAR-Sensor(en) 1360 usw., die über Ethernet verbunden sein können), Daten von dem Bus 1302 (z.B. Fahrzeuggeschwindigkeit 1300, Lenkradposition usw.), Daten von GNSS-Sensor(en) 1358 (z.B. über Ethernet oder CAN-Bus verbunden) zu verarbeiten. In mindestens einer Ausführungsform kann(können) ein oder mehrere SoC(s) 1304 ferner dedizierte Hochleistungs-Massenspeicher-Controller umfassen, die ihre eigenen DMA-Engines umfassen können und die verwendet werden können, um die CPU(s) 1306 von Routinedatenverwaltungsaufgaben zu befreien.
In mindestens einer Ausführungsform kann(können) ein oder mehrere SoC(s) 1304 eine Ende-zu-Ende-Plattform mit einer flexiblen Architektur sein, die sich über die Automatisierungsstufen 3-5 erstreckt, um dadurch eine umfassende funktionale Sicherheitsarchitektur bereitzustellen, die Computer-Vision- und ADAS-Techniken für Diversität und Redundanz nutzt und effizient einsetzt, sowie eine Plattform für einen flexiblen, zuverlässigen Treiber-Software-Stapel zusammen mit Werkzeugen des tiefen Lernens bereitstellt. In mindestens einer Ausführungsform kann(können) das(die SoC(s) 1304 schneller, zuverlässiger, und sogar energieeffizienter und platzsparender als herkömmliche Systeme sein. Beispielsweise kann(können) in mindestens einer Ausführungsform der(die) Beschleuniger 1314 in Kombination mit der(den) CPU(s) 1306, der(den) GPU(s) 1308 und dem(den) Datenspeicher(n) 1316 eine schnelle, effiziente Plattform für autonome Fahrzeuge der Stufe 3-5 bieten.
In mindestens einer Ausführungsform können Computer-Vision-Algorithmen auf CPUs ausgeführt werden, die mit einer hochrangigen Programmiersprache, wie beispielsweise der Programmiersprache C, konfiguriert sein können, um eine breite Vielfalt von Verarbeitungsalgorithmen mit einer weiten Vielfalt von visuellen Daten auszuführen. Jedoch sind CPUs in mindestens einer Ausführungsform häufig nicht in der Lage, die Leistungsanforderungen vieler Bildverarbeitungsanwendungen zu erfüllen, wie beispielsweise jene bezogen auf Ausführungszeit und Leistungsverbrauch. In mindestens einer Ausführungsform sind viele CPUs nicht in der Lage, komplexe Objekterkennungsalgorithmen in Echtzeit auszuführen, die für ADAS-Anwendungen im Fahrzeug und für praktische autonome Fahrzeuge der Stufe 3-5 verwendet werden.
Hier beschriebene Ausführungsformen ermöglichen, dass mehrere neuronale Netzwerke gleichzeitig und/oder sequenziell verwendet und die Ergebnisse zusammen kombiniert werden können, um eine autonome Fahrfunktionalität der Stufe 3-5 zu ermöglichen. Beispielsweise kann in mindestens einer Ausführungsform ein CNN, das auf dem DLA oder einer diskreten GPU (z.B. der GPU(s) 1320) ausgeführt wird, eine Text- und Worterkennung umfassen, die ermöglichen, Verkehrszeichen zu lesen und zu verstehen, einschließlich Zeichen, für die das neuronale Netzwerk nicht speziell trainiert wurde. In mindestens einer Ausführungsform kann der DLA ferner ein neuronales Netzwerk umfassen, das in der Lage ist, ein Zeichen zu identifizieren, zu interpretieren und semantisch zu verstehen und dieses semantische Verständnis an die auf einem CPU-Komplex laufenden Wegplanungsmodule weiterzugeben.
In mindestens einer Ausführungsform können mehrere neuronale Netzwerke gleichzeitig ausgeführt werden, wie es für das Fahren auf Stufe 3, 4 oder 5 erforderlich ist. Beispielsweise kann in mindestens einer Ausführungsform ein Warnzeichen bestehend aus „Vorsicht: Blinklichter zeigen eisige Zustände an“ zusammen mit einem elektrischen Licht von mehreren neuronalen Netzwerken unabhängig oder gemeinsam interpretiert werden. In mindestens einer Ausführungsform kann ein derartiges Warnzeichen selbst durch ein erstes eingesetztes neuronales Netzwerk (z.B. ein neuronales Netzwerk, das trainiert wurde) als ein Verkehrszeichen identifiziert werden, der Text „Blinklichter zeigen eisige Zustände an“ durch ein zweites eingesetztes neuronales Netzwerk interpretiert werden, das die Wegplanungssoftware des Fahrzeugs (vorzugsweise auf dem CPU-Komplex) darüber informiert, dass bei Erkennung von blinkenden Lichtern eisige Bedingungen existieren. In mindestens einer Ausführungsform kann ein blinkende Licht identifiziert werden, indem ein drittes eingesetztes neuronales Netzwerk über mehrere Einzelbilder betrieben wird, das die Wegplanungssoftware des Fahrzeugs über das Vorhandensein (oder Fehlen) von blinkenden Lichtern informiert. In mindestens einer Ausführungsform können alle drei neuronalen Netzwerke z.B. innerhalb des DLA und/oder auf der(den) GPU(s) 1308 gleichzeitig laufen.
In mindestens einer Ausführungsform kann ein CNN zur Gesichtserkennung und Fahrzeughalteridentifikation Daten von Kamerasensoren verwenden, um die Anwesenheit eines autorisierten Fahrers und/oder eines Eigentümers des Fahrzeugs 1300 zu identifizieren. In mindestens einer Ausführungsform kann die Always-On-Sensor-Verarbeitungs-Engine verwendet werden, um ein Fahrzeug zu entriegeln, wenn sich ein Eigentümer einer Fahrertür nähert, und Lichter anzuschalten, und um ein Fahrzeug im Sicherheitsmodus zu deaktivieren, wenn ein Eigentümer ein Fahrzeug verlässt. Auf diese Weise bietet(bieten) das(die) SoC(s) 1304 Schutz vor Diebstahl und/oder Fahrzeugraub.
In mindestens einer Ausführungsform kann ein CNN zur Erkennung und Identifizierung von Rettungsfahrzeugen Daten aus Mikrophonen 1396 verwenden, um Sirenen von Rettungsfahrzeugen zu erkennen und zu identifizieren. In mindestens einer Ausführungsform verwendet(verwenden) das(die) SoC(s) 1304 ein CNN zur Klassifizierung von Umwelt- und Stadtgeräuschen sowie zur Klassifizierung visueller Daten. In mindestens einer Ausführungsform wird ein CNN, das auf einem DLA läuft, trainiert, um die relative Annäherungsgeschwindigkeit des Einsatzfahrzeugs (z.B. durch Verwendung des Doppler-Effekts) zu kennzeichnen. In mindestens einer Ausführungsform kann ein CNN ebenfalls trainiert werden, um Rettungsfahrzeuge zu identifizieren, die spezifisch für das lokale Gebiet sind, in dem ein Fahrzeug eingesetzt wird, wie durch einen GNSS-Sensor(en) 1358 identifiziert. In mindestens einer Ausführungsform wird beispielsweise das CNN beim Arbeiten in Europa versuchen, europäische Sirenen zu erkennen, und wenn es in den Vereinigten Staaten ist, wird das CNN versuchen, nur nordamerikanische Sirenen zu identifizieren. In mindestens einer Ausführungsform kann, sobald ein Rettungsfahrzeug erfasst ist, ein Steuerprogramm verwendet werden, um eine Notfallroutine für die Fahrzeugsicherheit auszuführen, ein Fahrzeug zu verlangsamen, an einen Straßenrand zu fahren, ein Fahrzeug zu parken und/oder ein Fahrzeug mit Hilfe eines(von) Ultraschallsensors(en) 1362 im Leerlauf zu halten, bis Rettungsfahrzeuge vorbeifahren.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 eine CPU(s) 1318 (z.B. diskrete CPU(s) oder dCPU(s)) umfassen, die über eine Hochgeschwindigkeitsverbindung (z.B. PCIe) mit dem(den) SoC(s) 1304 gekoppelt sein kann(können). In mindestens einer Ausführungsform kann(können) die CPU(s) 1318 beispielsweise einen X86-Prozessor umfassen. Die CPU(s) 1318 kann(können) beispielsweise verwendet werden, um eine Vielfalt von Funktionen auszuführen, einschließlich einer Arbitrierung potenziell inkonsistenter Ergebnisse zwischen ADAS-Sensoren und dem(den) SoC(s) 1304 und/oder einer beispielhaften Überwachung von Status und Gesundheitszustand des(der) Controllers 1336 und/oder eines Infotainment-System-on-Chip („Infotainment-SoC“) 1330.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 eine oder mehrere GPU(s) 1320 (z.B. diskrete GPU(s) oder dGPU(s)) umfassen, die über eine Hochgeschwindigkeitsverbindung (z.B. NVIDIA's NVLINK-Kanal) mit dem(den) SoC(s) 1304 gekoppelt werden kann(können). Die GPU(s) 1320 kann(können) eine zusätzliche Funktionalität künstlicher Intelligenz bereitstellen, wie beispielsweise durch die Ausführung redundanter und/oder unterschiedlicher neuronaler Netzwerke, und (kann)können verwendet werden, um neuronale Netzwerke basierend teilweise auf Eingaben (z.B. Sensordaten) von Sensoren eines Fahrzeugs 1300 zu trainieren und/oder zu aktualisieren.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner eine Netzwerkschnittstelle 1324 umfassen, die eine oder mehrere drahtlose Antennen 1326 umfassen kann (z.B. eine oder mehrere drahtlose Antennen für unterschiedliche Kommunikationsprotokolle, wie beispielsweise eine Mobilfunkantenne, eine Bluetooth-Antenne usw.). In mindestens einer Ausführungsform kann eine Netzwerkschnittstelle 1324 verwendet werden, um eine drahtlose Konnektivität zu Internet-Cloud-Dienste (z.B. mit einem oder mehreren Server(n) und/oder anderen Netzwerkvorrichtungen), mit anderen Fahrzeugen und/oder mit Rechenvorrichtungen (z.B. Client-Vorrichtungen von Passagieren) zu ermöglichen. In mindestens einer Ausführungsform kann, um mit anderen Fahrzeugen zu kommunizieren, eine direkte Verbindung zwischen einem Fahrzeug 1300 und einem anderen Fahrzeug und/oder eine indirekte Verbindung (z.B. über Netzwerke und über das Internet) aufgebaut werden. In mindestens einer Ausführungsform können direkte Verbindungen über eine Fahrzeug-zu-Fahrzeug-Kommunikationsverbindung bereitgestellt werden. Eine Fahrzeug-zu-Fahrzeug-Kommunikationsverbindung kann einem Fahrzeug 1300 Informationen über Fahrzeuge in der Nähe des Fahrzeugs 1300 bereitstellen (z.B. Fahrzeuge vor, an der Seite und/oder hinter einem Fahrzeug 1300). In mindestens einer Ausführungsform kann die vorerwähnte Funktionalität Teil einer kooperativen adaptiven Geschwindigkeitsregelungsfunktion eines Fahrzeugs 1300 sein.
In mindestens einer Ausführungsform kann eine Netzwerkschnittstelle 1324 ein SoC umfassen, das Modulations- und Demodulationsfunktionalität bereitstellt und einem Controller(n) 1336 eine Kommunikation über drahtlose Netzwerke ermöglicht. In mindestens einer Ausführungsform kann eine Netzwerkschnittstelle 1324 ein Hochfrequenz-Frontend zur Aufwärtskonvertierung von einem Basisband zur Hochfrequenz und zur Abwärtskonvertierung von einer Hochfrequenz in ein Basisband umfassen. In mindestens einer Ausführungsform können die Frequenzumwandlungen durch jedes technisch machbare Verfahren durchgeführt werden. Beispielsweise könnten Frequenzumwandlungen durch wohlbekannte Verfahren und oder durch Verwenden von Superheterodyn-Verfahren durchgeführt werden. In mindestens einer Ausführungsform kann die Radiofrequenz-Frontend-Funktionalität durch einen separaten Chip bereitgestellt werden. In mindestens einer Ausführungsform kann eine Netzwerkschnittstelle drahtlose Funktionen für die Kommunikation über LTE, WCDMA, UMTS, GSM, CDMA2000, Bluetooth, Bluetooth LE, Wi-Fi, Z-Wave, ZigBee, LoRaWAN und/oder andere drahtlose Protokolle umfassen.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner, ohne darauf beschränkt zu sein, (einen) Datenspeicher 1328 umfassen, der(die) auch Off-Chip-Speicher (z.B. außerhalb des(der) SoC((s) 1304)) umfassen kann(können). In mindestens einer Ausführungsform kann(können) der (die) Datenspeicher 1328, ohne darauf beschränkt zu sein, ein oder mehrere Speicherelemente einschließlich RAM, SRAM, dynamischen Direktzugriffspeicher („DRAM“), Video-Direktzugriffspeicher („VRAM“), Flash, Festplatten und/oder andere Komponenten und/oder Vorrichtungen umfassen, die mindestens ein Datenbit speichern können.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner einen oder mehrere GNSS-Sensoren 1358 (z.B. GPS- und/oder assistierte GPS-Sensoren) umfassen), um bei der Kartierung, Wahrnehmung, Belegungsgittererzeugung und/oder Wegplanungsfunktionen zu helfen. In mindestens einer Ausführungsform kann eine beliebige Anzahl von GNSS-Sensoren 1358 verwendet werden, einschließlich beispielsweise, und ohne darauf beschränkt zu sein, eines GPS mit einem USB-Verbinder und einer Ethernet-zu-Seriell-(z.B., RS-232)-Brücke.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner einen RADAR-Sensor(en) 1360 umfassen. In mindestens einer Ausführungsform kann(können) ein RADAR-Sensor(en) 1360 von einem Fahrzeug 1300 zur Fahrzeugerkennung mit großer Reichweite selbst bei Dunkelheit und/oder extremen Wetterbedingungen verwendet werden. In mindestens einer Ausführungsform können die funktionalen Sicherheitsstufen des RADAR gleich ASIL B sein. In mindestens einer Ausführungsform kann(können) ein RADAR-Sensor(en) 1360 einen CAN-Bus und/oder einen Bus 1302 (z.B., um von RADAR-Sensoren 1360 erzeugte Daten zu übertragen) zur Steuerung und zum Zugriff auf Objektverfolgungsdaten und mit Zugriff auf Ethernet zum Zugriff auf Rohdaten verwenden. In mindestens einer Ausführungsform kann eine breite Vielfalt von RADAR-Sensortypen verwendet werden. Beispielsweise, und ohne darauf beschränkt zu sein, kann(können) ein RADAR-Sensor(en) 1360 für den vorderen, hinteren und seitlichen RADAR-Einsatz geeignet sein. In mindestens einer Ausführungsform ist oder mehrere Sensor(en) ein Puls-Doppler-RADAR-Sensor.
In mindestens einer Ausführungsform kann(können) der(die) RADAR-Sensoren 1360 unterschiedliche Konfigurationen umfassen, wie z.B. eine große Reichweite mit engem Sichtfeld, eine kurze Reichweite mit breitem Sichtfeld, eine seitliche Abdeckung mit kurzer Reichweite usw. In mindestens einer Ausführungsform kann das RADAR mit großer Reichweite für eine adaptive Geschwindigkeitsregelungsfunktion verwendet werden. In mindestens einer Ausführungsform können RADAR-Systeme mit großer Reichweite ein breites Sichtfeld bereitstellen, das von zwei oder mehr unabhängigen Scans, wie beispielsweise innerhalb einer Reichweite von 250 m, verwirklicht wird. In mindestens einer Ausführungsform kann(können) der(die) RADAR-Sensor(en) 1360 helfen, zwischen statischen und beweglichen Objekten zu unterscheiden, und kann(können) von einem ADAS-System 1338 zur Notbremsunterstützung und Vorwärtskollisionswarnung verwendet werden. In mindestens einer Ausführungsform kann(können) ein Sensor(en) 1360, der(die) in einem RADAR-System mit großer Reichweite enthalten ist(sind), ohne darauf beschränkt zu sein, monostatische multimodale RADAR-Sensoren mit mehreren (z.B. sechs oder mehr) festen RADAR-Antennen und einer Hochgeschwindigkeit-CAN- und FlexRay-Schnittstelle umfassen. In mindestens einer Ausführungsform mit sechs Antennen können die zentralen vier Antennen ein fokussiertes Strahlmuster erzeugen, das ausgelegt ist, um Umgebungen des Fahrzeugs 1300 bei höheren Geschwindigkeiten mit minimalen Störungen durch den Verkehr in benachbarten Spuren aufzunehmen. In mindestens einer Ausführungsform können die beiden anderen Antennen das Sichtfeld erweitern, so dass es möglich ist, Fahrzeuge, die in die Spur des Fahrzeugs 1300 eintreten oder diese verlassen, schnell erkannt werden können.
In mindestens einer Ausführungsform können RADAR-Systeme mit mittlerer Reichweite beispielsweise eine Reichweite von bis zu 160 m (vorne) oder 80 m (hinten) und ein Sichtfeld von bis zu 42 Grad (vorne) oder 150 Grad (hinten) umfassen. RADAR-Systeme mit kurzer Reichweite können, ohne darauf beschränkt zu sein, RADAR-Sensoren 1360 umfassen, die für die Installation an beiden Enden der hinteren Stoßstange ausgestaltet sind. Bei Installation an beiden Enden der hinteren Stoßstange kann, in mindestens einer Ausführungsform, ein derartiges RADAR-Sensorsystem zwei Strahlen erzeugen, die den toten Winkel im Heck und neben einem Fahrzeug ständig überwachen. In mindestens einer Ausführungsform können RADAR-Systeme mit kurzer Reichweite in einem ADAS-System 1338 zur Erkennung des toten Winkels und/oder zur Spurwechselassistenz verwendet werden.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner einen oder mehrere Ultraschallsensoren 1362 umfassen. In mindestens einer Ausführungsform kann(können) ein Ultraschallsensor(en) 1362, der(die) vorne, hinten und/oder an den Seiten des Fahrzeugs 1300 positioniert werden kann(können), für eine Einparkhilfe und/oder zum Erzeugen und Aktualisieren eines Belegungsgitters verwendet werden. In mindestens einer Ausführungsform kann eine breite Vielfalt von Ultraschallsensoren 1362 verwendet werden, und unterschiedliche Ultraschallsensoren 1362 können für unterschiedliche Erkennungsbereiche (z.B. 2,5 m; 4 m) verwendet werden. In mindestens einer Ausführungsform kann(können) ein Ultraschallsensor(en) 1362 auf den funktionalen Sicherheitsstufen von ASIL B arbeiten.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein oder mehrere LIDAR-Sensoren 1364 umfassen. Ein LIDAR-Sensor(en) 1364 kann(können) zur Objekt- und Fußgängererkennung, Notbremsung, Kollisionsvermeidung und/oder für andere Funktionen verwendet werden. In mindestens einer Ausführungsform kann(können) ein LIDAR-Sensor(en) 1364 von der Funktionssicherheitsstufe ASIL B sein. In mindestens einer Ausführungsform kann ein Fahrzeug 1300 mehrere LIDAR-Sensoren 1364 (z.B. zwei, vier, sechs usw.) umfassen, die einen Ethernet-Kanal (z.B. um einem Gigabit-Ethernet-Schalter Daten bereitzustellen) verwenden können.
In mindestens einer Ausführungsform kann(können) ein LIDAR-Sensor(en) 1364 in der Lage sein, eine Liste von Objekten und deren Abstände für ein 360-Grad-Sichtfeld bereitzustellen. Handelsübliche LIDAR-Sensoren 1364 können beispielsweise eine beworbene Reichweite von ungefähr 100 m mit einer Genauigkeit von 2 cm bis 3 cm und mit Unterstützung für eine 100 Mbit/s Ethernet-Verbindung aufweisen. In mindestens einer Ausführungsform können ein oder mehrere nicht vorstehende LIDAR-Sensoren 1364 verwendet werden. In einer derartigen Ausführungsform kann(können) der(die) LIDAR-Sensor(en) 1364 eine kleine Vorrichtung umfassen, die in einer Vorderseite, einem Heck, einer Seite und/oder einer Ecke des Fahrzeugs 1300 eingebettet sein kann. In mindestens einer Ausführungsform kann(können) ein LIDAR-Sensor(en) 1364, in einer derartigen Ausführungsform, ein horizontales Sichtfeld von bis zu 120 Grad und ein vertikales Sichtfeld von 35 Grad mit einer Reichweite von 200 m sogar für Objekte mit geringer Reflexion bereitstellen. In mindestens einer Ausführungsform kann(können) ein vorderseitig montierter LIDAR-Sensor(en) 1364) für ein horizontales Sichtfeld zwischen 45 Grad und 135 Grad konfiguriert sein.
In mindestens einer Ausführungsform können LIDAR-Technologien, wie beispielsweise 3D-Flash-LIDAR, ebenfalls verwendet werden. In mindestens einer Ausführungsform verwendet 3D-Flash-LIDAR einen Laserblitz als eine Übertragungsquelle, um Umgebungen eines Fahrzeugs bis zu ungefähr 200 m zu beleuchten. In mindestens einer Ausführungsform umfasst eine Flash-LIDAR-Einheit, ohne darauf beschränkt zu sein, einen Rezeptor, der die Laserpulslaufzeit und das reflektierte Licht auf jedem Pixel erfasst, was wiederum einer Reichweite von einem Fahrzeug 1300 bis zu Objekten entspricht. In mindestens einer Ausführungsform kann Flash-LIDAR ermöglichen, dass mit jedem Laserblitz hochpräzise und verzerrungsfreie Bilder von Umgebungen erzeugt werden. In mindestens einer Ausführungsform können vier Flash-LIDAR-Sensoren eingesetzt werden, einer an jeder Seite des Fahrzeugs 1300. In mindestens einer Ausführungsform umfassen 3D-Flash-LIDAR-Systeme, ohne darauf beschränkt zu sein, eine 3D-Festkörper-LIDAR-Kamera mit starrender Anordnung ohne bewegliche Teile außer einem Lüfter (z.B. eine nicht abtastende LIDAR-Vorrichtung). In mindestens einer Ausführungsform kann(können) eine Flash-LIDAR-Vorrichtung(en) einen Laser der Klasse I (augensicher) mit Pulsen von 5 Nanosekunden pro Einzelbild verwenden und das reflektierte Laserlicht in Form von 3D-Reichweitenpunktwolken und gemeinsam registrierten Intensitätsdaten erfassen.
In mindestens einer Ausführungsform kann ein Fahrzeug ferner einen oder mehrere IMU-Sensoren 1366 umfassen. In mindestens einer Ausführungsform kann(können) ein IMU-Sensor(en) 1366 in mindestens einer Ausführungsform an einer Mitte der Hinterachse des Fahrzeugs 1300 lokalisiert sein. In mindestens einer Ausführungsform kann(können) ein IMU-Sensor(en) 1366, beispielsweise und ohne darauf beschränkt zu sein, einen Beschleunigungssensor(en), Magnetometer, Gyroskop(e), Magnetkompass(e) und/oder andere Sensortypen umfassen. In mindestens einer Ausführungsform kann(können), wie beispielsweise in neunachsigen Anwendungen, ein IMU-Sensor(en) 1366 Beschleunigungssensoren und Gyroskope umfassen, während in neunachsigen Anwendungen ein IMU-Sensor(en) 1366 Beschleunigungssensoren, Gyroskope und Magnetometer umfassen können.
In mindestens einer Ausführungsform kann(können) ein IMU-Sensor(en) 1366 als ein miniaturisiertes, leistungsstarkes GPS-gestütztes Trägheitsnavigationssystem (GPSaided Inertial Navigation System; „GPS/INS) implementiert sein, das mikroelektromechanische Systeme (micro-electro-mechanical systems; MEMS) von Trägheitssensoren, einen hochempfindlichen GPS-Empfänger und erweiterte Kalman-Filteralgorithmen kombiniert, um Schätzungen von Position, Geschwindigkeitsvektor und Höhe bereitzustellen. In mindestens einer Ausführungsform kann(können) ein IMU-Sensor(en) 1366 einem Fahrzeug 1300 ermöglichen, die Fahrtrichtung abzuschätzen, ohne dass eine Eingabe von einem Magnetsensor erforderlich ist, indem Änderungen im Geschwindigkeitsvektor von einem GPS zu einem IMU-Sensor(en) 1366 direkt beobachtet und korreliert werden. In mindestens einer Ausführungsform kann(können) ein IMU-Sensor(en) 1366 und ein GNSS-Sensor(en) 1358 in einer einzigen integrierten Einheit kombiniert sein.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein oder mehrere Mikrophone 1396 umfassen, die in und/oder um ein Fahrzeug 1300 angeordnet sind. In mindestens einer Ausführungsform kann(können) ein Mikrophon(e) 1396 unter anderem zur Erkennung und Identifizierung von Rettungsfahrzeugen verwendet werden.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner eine beliebige Anzahl von Kameratypen umfassen, einschließlich einer oder mehreren Stereokameras 1368, einer oder mehreren Weitwinkelkameras 1370, einer oder mehreren Infrarotkameras 1372, einer oder mehreren Rundumsichtkameras 1374, einer oder mehreren Kameras 1398 mit großer und/oder mittlerer Reichweite und/oder andere Kameratypen. In mindestens einer Ausführungsform können Kameras zum Erfassen von Bilddaten über einen gesamten Umfang des Fahrzeugs 1300 verwendet werden. In mindestens einer Ausführungsform können die verwendeten Kameratypen von den Ausführungsformen und Anforderungen an ein Fahrzeug 1300 abhängen. In mindestens einer Ausführungsform kann eine beliebige Kombination von Kameratypen verwendet werden, um die erforderliche Abdeckung rund um ein Fahrzeug 1300 bereitzustellen. In mindestens einer Ausführungsform kann sich die Anzahl der Kameras abhängig von der Ausführungsform unterscheiden. Beispielsweise könnte in mindestens einer Ausführungsform ein Fahrzeug sechs Kameras, sieben Kameras, zehn Kameras, zwölf Kameras und/oder eine andere Anzahl von Kameras umfassen. In mindestens einer Ausführungsform können Kameras, beispielsweise und ohne darauf beschränkt zu sein, Gigabit Multimedia Serial Link („GMSL“) und/oder Gigabit Ethernet unterstützen. In mindestens einer Ausführungsform könnte jede Kamera sein, wie hier vorstehend mit Bezug auf 13A und 13B ausführlicher beschrieben.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner einen oder mehrere Schwingungssensoren 1342 umfassen. In mindestens einer Ausführungsform kann(können) ein Schwingungssensor(en) 1342 die Schwingungen von Komponenten des Fahrzeugs, wie beispielsweise (von) einer Achse(n), messen. Beispielsweise können in mindestens einer Ausführungsform Änderungen in Schwingungen eine Veränderung in der Straßenoberfläche angeben. In mindestens einer Ausführungsform können, wenn zwei oder mehr Schwingungssensoren 1342 verwendet werden, Unterschiede zwischen Schwingungen verwendet werden, um Reibung oder Schlupf der Straßenoberfläche zu bestimmen (z.B., wenn ein Schwingungsunterschied zwischen einer angetriebenen Achse und einer sich frei drehenden Achse besteht).
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ein ADAS-System 1338 umfassen. In mindestens einer Ausführungsform kann ein ADAS-System 1338 in einigen Beispielen, ohne darauf beschränkt zu sein, ein SoC umfassen. In mindestens einer Ausführungsform kann ein ADAS-System 1338, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Kombination aus einem autonomen/adaptiven/automatischen Geschwindigkeitsregler-System („ACC“-System), einem kooperative adaptiven Geschwindigkeitsregler-System („CACC“-System), einem Vorwärts-Zusammenstoßwarnung-System („FCW“-System), einem automatischen Notbremsung-System („AEB“-System), einem Spurverlassungswarnung-System („LDW“-System), einem Spurhalteassistent-System („LKA“-System), einem Tote-Winkel-Warnung-System („BSW“-System), einem hinteren Querverkehrswarnung-System („RCTW“-System), einem Kollisionswarn-System („CW“-System), einem Spurzentrierung-System („LC“-System) und/oder anderen Systeme, Merkmalen und/oder Funktionalität umfassen.
In mindestens einer Ausführungsform kann ein ACC-System einen oder mehrere RADAR-Sensoren 1360, einen oder mehrere LIDAR-Sensoren 1364 und/oder eine beliebige Anzahl von Kameras verwenden. In mindestens einer Ausführungsform kann ein ACC-System ein longitudinales ACC und/oder ein laterales ACC-System umfassen. In mindestens einer Ausführungsform überwacht und steuert ein longitudinales ACC-System einen Abstand zum Fahrzeug unmittelbar vor einem Fahrzeug 1300 und passt die Fahrzeuggeschwindigkeit automatisch an, um einen Sicherheitsabstand zu den vorausfahrenden Fahrzeugen einzuhalten. In mindestens einer Ausführungsform führt ein laterales ACC-System Abstandshaltung durch und empfiehlt einem Fahrzeug 1300, bei Bedarf Spuren zu wechseln. In mindestens einer Ausführungsform steht ein laterales ACC-System im Zusammenhang mit anderen ADAS-Anwendungen wie beispielsweise LC und CW.
In mindestens einer Ausführungsform verwendet ein CACC-System Informationen von anderen Fahrzeugen, die über eine Netzwerkschnittstelle 1324 und/oder ein oder mehrere drahtlose Antennen 1326 von anderen Fahrzeugen über eine drahtlose Verbindung oder indirekt über eine Netzwerkverbindung (z.B. über das Internet) empfangen werden können. In mindestens einer Ausführungsform können direkte Verbindungen durch eine Fahrzeug-zu-Fahrzeug (vehicle-to-vehicle; „V2V“)-Kommunikationsverbindung bereitgestellt werden, während indirekte Verbindungen durch eine Infrastruktur-zu-Fahrzeug (infrastructure-to-vehicle; „I2V“)-Kommunikationsverbindung bereitgestellt werden können. Im Allgemeinen stellt das V2V-Kommunikationskonzept Informationen über die unmittelbar vorausfahrenden Fahrzeuge bereit (z.B. Fahrzeuge unmittelbar vor und in der gleichen Spur wie ein Fahrzeug 1300), während das I2V-Kommunikationskonzept Informationen über weiter entfernten Verkehr liefern kann. In mindestens einer Ausführungsform kann ein CACC-System eine oder beide der I2V- und V2V-Informationsquellen umfassen. In mindestens einer Ausführungsform kann bei gegebener Information der vor einem Fahrzeug 1300 fahrenden Fahrzeuge ein CACC-System zuverlässiger sein und weist das Potenzial auf, die Gleichmäßigkeit des Verkehrsflusses zu verbessern und Stau auf der Straße zu verringern.
In mindestens einer Ausführungsform ist ein FCW-System ausgestaltet, um einen Fahrer vor einer Gefahr zu warnen, so dass der Fahrer Korrekturmaßnahmen ergreifen kann. In mindestens einer Ausführungsform verwendet ein FCW-System eine nach vorne gerichtete Kamera und/oder einen oder mehrere RADAR-Sensoren 1360, die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind, der elektrische gekoppelt ist, um eine Fahrerrückkopplung, wie beispielsweise einer Anzeige, einem Lautsprecher und/oder einer Schwingungskomponente, bereitzustellen. In mindestens einer Ausführungsform kann ein FCW-System eine Warnung, wie beispielweise in Form eines Geräusches, einer optischer Warnung, einer Schwingung und/oder einem schnellen Bremsimpuls bereitstellen.
In mindestens einer Ausführungsform erkennt ein AEB-System eine drohende Vorwärtskollision mit einem anderen Fahrzeug oder einem anderen Objekt und kann die Bremsen automatisch betätigen, wenn ein Fahrer innerhalb einer bestimmten Zeit oder Abstandsparameter keine Korrekturmaßnahmen ergreift. In mindestens einer Ausführungsform kann ein AEB-System eine oder mehrere nach vorne gerichtete Kameras und/oder einen oder mehrere Radarsensoren 1360 verwenden, die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind. In mindestens einer Ausführungsform wird, wenn ein AEB-System eine Gefahr erkennt, es zunächst einen Fahrer warnen, um Korrekturmaßnahmen zur Vermeidung einer Kollision zu ergreifen, und wenn ein Fahrer keine Korrekturmaßnahmen ergreift, kann ein AEB-System automatisch Bremsen in einem Bemühen betätigen, eine Auswirkung einer vorhergesagten Kollision zu verhindern oder mindestens abzumildern. In mindestens einer Ausführungsform kann ein AEB-System Techniken, wie beispielsweise dynamische Bremsunterstützung und/oder Bremsen bei drohender Kollision, umfassen.
In mindestens einer Ausführungsform stellt ein LDW-System visuelle, akustische und/oder taktile Warnungen bereit, wie beispielsweise Lenkrad- oder Sitzschwingungen, um einen Fahrer zu warnen, wenn ein Fahrzeug 1300 Fahrbahnmarkierungen überquert. In mindestens einer Ausführungsform wird ein LDW-System nicht aktiviert, wenn ein Fahrer ein absichtliches Verlassen der Spur, wie beispielsweise durch Aktivieren eines Blinkers, angibt. In mindestens einer Ausführungsform kann ein LDW-System nach vorne/seitlich gerichtete Kameras verwenden, die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind, das elektrisch mit einer Fahrerrückkopplung gekoppelt ist, wie beispielsweise einer Anzeige, einem Lautsprecher und/oder einer Schwingungskomponente. In mindestens einer Ausführungsform ist ein LKA-System eine Variante eines LDW-Systems. In mindestens einer Ausführungsform sieht ein LKA-System eine Lenkeingabe oder Bremsen vor, um ein Fahrzeug 1300 zu korrigieren, wenn ein Fahrzeug 1300 beginnt, seine Spur zu verlassen.
In mindestens einer Ausführungsform erkennt ein BSW-System Fahrzeuge im toten Winkel eines Fahrzeugs und warnt einen Fahrer davor. In mindestens einer Ausführungsform kann ein BSW-System einen visuellen, akustischen und/oder taktilen Alarm bereitstellen, um anzugeben, dass das Zusammenführen oder Wechseln von Spuren unsicher ist. In mindestens einer Ausführungsform kann ein BSW-System eine zusätzliche Warnung ausgeben, wenn ein Fahrer einen Blinker verwendet. In mindestens einer Ausführungsform kann ein BSW-System eine oder mehrere rückseitig gerichtete Kameras und/oder einen oder mehrere RADAR-Sensoren 1360 verwenden, die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind, der(das) elektrisch mit einer Fahrerrückkopplung gekoppelt ist, wie beispielsweise einer Anzeige, einem Lautsprecher und/oder einer Schwingungskomponente.
In mindestens einer Ausführungsform kann ein RCTW-System eine visuelle, akustische und/oder taktile Benachrichtigung bereitstellen, wenn ein Objekt außerhalb des Rückfahrkamerabereichs erkannt wird, wenn ein Fahrzeug 1300 rückwärtsfährt. In mindestens einer Ausführungsform umfasst ein RCTW-System ein AEB-System, um sicherzustellen, dass die Fahrzeugbremsen betätigt werden, um einen Unfall zu vermeiden. In mindestens einer Ausführungsform kann ein RCTW-System einen oder mehrere nach hinten gerichtete RADAR-Sensoren 1360 verwenden, der(die) mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt ist(sind), der elektrisch mit einer Fahrerrückkopplung, wie beispielsweise einer Anzeige, einem Lautsprecher und/oder einer Schwingungskomponente, gekoppelt ist.
In mindestens einer Ausführungsform können herkömmliche ADAS-Systeme für falsch positive Ergebnisse anfällig sein, die für einen Fahrer lästig und störend sein können, jedoch typischerweise nicht katastrophal sind, weil die ADAS-Systeme einen Fahrer warnen und dem Fahrer ermöglichen, zu entscheiden, ob eine Sicherheitsbedingung tatsächlich vorliegt, und entsprechend zu handeln. In mindestens einer Ausführungsform entscheidet ein Fahrzeug 1300 selbst im Falle von widersprüchlichen Ergebnissen, ob es ein Ergebnis von einem Primärcomputer oder einem Sekundärcomputer (z.B. einem ersten Controller oder einem zweiten Controller 1336) beachtet. Beispielsweise kann in mindestens einer Ausführungsform ein ADAS-System 1338 ein Backup- und/oder ein Sekundärcomputer sein, um einem Rationalitätsmodul eines Backup-Computers Wahrnehmungsinformationen zur Verfügung zu stellen. In mindestens einer Ausführungsform kann ein Rationalitätsmonitor des Backup-Computers eine redundante, diverse Software auf Hardwarekomponenten ausführen, um Fehler in der Wahrnehmung und dynamischen Fahraufgaben zu erkennen. In mindestens einer Ausführungsform können Ausgaben von einem ADAS-System 1338 einer Supervisor-MCU bereitgestellt werden. In mindestens einer Ausführungsform bestimmt, wenn Ausgaben von einem Primärcomputer und Ausgaben von einem Sekundärcomputer im Widerspruch stehen, die Supervisor-MCU, wie der Konflikt zu lösen ist, um einen sicheren Betrieb zu gewährleisten.
In mindestens einer Ausführungsform kann ein Primärcomputer konfiguriert sein, um einer Supervisor-MCU einen Vertrauenswert zu liefern, der das Vertrauen eines Primärcomputers in das gewählte Ergebnis anzeigt. In mindestens einer Ausführungsform kann, wenn der Vertrauenswert einen Schwellenwert überschreitet, eine Supervisor-MCU der Richtung eines Primärcomputers ungeachtet dessen folgen, ob der Sekundärcomputer ein widersprüchliches oder inkonsistentes Ergebnis liefert. In mindestens einer Ausführungsform kann, wenn ein Vertrauenswert einen Schwellenwert nicht erreicht und wobei Primär- und Sekundärcomputer unterschiedliche Ergebnisse angeben (z.B. einen Konflikt), kann eine Supervisor-MCU zwischen Computern vermitteln, um ein angemessene Ergebnis zu bestimmen.
In mindestens einer Ausführungsform kann eine Supervisor-MCU konfiguriert sein, um ein oder mehrere neuronale Netzwerke zu betreiben, das(die) trainiert und konfiguriert ist(sind), um basierend teilweise auf den Ergebnissen von einem Primärcomputers und einem Sekundärcomputer Bedingungen zu bestimmen, unter denen der Sekundärcomputer Fehlalarme liefert. In mindestens einer Ausführungsform kann(können) ein neuronales Netzwerk(e) in einer Supervisor-MCU lernen, wenn einer Ausgabe des Sekundärcomputers vertraut werden kann und wenn nicht. Wenn der Sekundärcomputer in mindestens einer Ausführungsform beispielsweise ein RADAR-basiertes FCW-System ist, kann(können) ein neuronales Netzwerk(e) in der Supervisor-MCU lernen, wenn ein FCW-System metallische Objekte identifiziert, die in Wirklichkeit keine Gefahren sind, wie beispielsweise ein Drainagerost oder eine Schachtabdeckung, die einen Alarm auslöst. In mindestens einer Ausführungsform kann, wenn ein Sekundärcomputer ein kamerabasiertes LDW-System ist, ein neuronales Netzwerk in der Supervisor-MCU lernen, das LDW zu übersteuern, wenn Radfahrer oder Fußgänger anwesend sind und ein Verlassen der Spur tatsächlich das sicherste Manöver ist. In mindestens einer Ausführungsform kann eine Supervisor-MCU mindestens eines von einer DLA oder einer GPU umfassen, die zum Ausführen eines neuronalen Netzwerks(e) mit zugehörigem Speicher geeignet ist. In mindestens einer Ausführungsform kann eine Supervisor-MCU eine Komponente umfassen und/oder als eine Komponente des(der) SoC(s) 1304 enthalten sein.
In mindestens einer Ausführungsform kann ein ADAS-System 1338 einen Sekundärcomputer umfassen, der eine ADAS-Funktionalität unter Verwendung herkömmlicher Regeln der Computer-Vision ausführt. In mindestens einer Ausführungsform kann der Sekundärcomputer klassische Computer-Vision-Regeln (wenn-dann) verwenden und das Vorhandensein eines oder mehrerer neuronaler Netzwerke in der Supervisor-MCU kann Zuverlässigkeit, Sicherheit und Leistung verbessern. Beispielsweise macht in mindestens einer Ausführungsform die vielfältige Implementierung und absichtliche Nicht-Identität ein Gesamtsystem insbesondere gegenüber Fehlern fehlertoleranter, die durch eine Funktionalität von Software (oder einer Software-Hardware-Schnittstelle) verursacht werden. Wenn es beispielsweise in mindestens einer Ausführungsform einen Software-Bug oder Fehler in einer auf dem Primärcomputer laufenden Software gibt und ein nicht-identischer Softwarecode, der auf einem Sekundärcomputer läuft, ein konsistentes Gesamtergebnis liefert, dann kann eine Supervisor-MCU mehr Vertrauen aufweisen, dass ein Gesamtergebnis korrekt ist und ein Bug in der Software oder Hardware auf dem Primärcomputer keinen wesentlichen Fehler verursacht.
In mindestens einer Ausführungsform kann eine Ausgabe eines ADAS-Systems 1338 in einen Wahrnehmungsblock eines Primärcomputers und/oder in einen dynamischen Fahraufgabenblock eines Primärcomputers eingespeist werden. Wenn in mindestens einer Ausführungsform ein ADAS-System 1338 beispielsweise eine Vorwärts-Zusammenstoß-Warnung aufgrund eines unmittelbar vorausgehenden Objekts angibt, kann ein Wahrnehmungsblock diese Information beim Identifizieren von Objekten verwenden. In mindestens einer Ausführungsform kann ein Sekundärcomputer sein eigenes neuronales Netzwerk aufweisen, das trainiert wird und somit ein Risiko von falschen Positiven verringert, wie hier beschrieben.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner ein Infotainment-SoC 1330 umfassen (z.B. ein Infotainmentsystem in einem Fahrzeug (in-vehicle infotainment; IVI)). Obwohl als ein SoC in mindestens einer Ausführungsform veranschaulicht und beschrieben, kann das Infotainmentsystem, in mindestens einer Ausführungsform, möglicherweise kein SoC sein und kann, ohne darauf beschränkt zu sein, zwei oder mehr diskrete Komponenten umfassen. In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330, ohne darauf beschränkt zu sein, eine Kombination aus Hardware und Software umfassen, die verwendet werden kann, um Audio (z.B. Musik, einen persönlichen digitalen Assistenten, Navigationsanweisungen, Nachrichten, Radio usw.), Video (z.B. TV, Filme, Streaming usw.), Telefon (z.B. Freisprechfunktion), Netzwerkkonnektivität (z.B. LTE, WiFi usw.) und/oder Informationsdienste (z.B. Navigationssysteme, Heck-Einpark-Assistenz, ein Funkdatensystem, fahrzeugbezogene Informationen wie beispielsweise Kraftstoffstand, zurückgelegte Gesamtstrecke, Bremskraftstoffstand, Ölstand, Tür auf/zu, Luftfilterinformation usw.) einem Fahrzeug 1300 bereitzustellen. Beispielsweise könnte ein Infotainment-SoC 1330 Radios, Diskettenspieler, Navigationssysteme, Videoplayer, USB- und Bluetooth-Konnektivität, Carputer, In-Car-Entertainment, WiFi, Lenkrad-Audiosteuerungen, Freisprechfunktion, eine Head-Up-Display („HUD“), eine HMI-Anzeige 1334, ein Telematikgerät, ein Bedienfeld (z.B. zur Steuerung und/oder Wechselwirkung mit unterschiedlichen Komponenten, Merkmalen und/oder Systemen) und/oder andere Komponenten umfassen. In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330 ferner verwendet werden, um Informationen (z.B. visuell und/oder akustisch) einem Benutzer(n) eines Fahrzeugs 1300 bereitzustellen, wie beispielsweise Informationen von einem ADAS-System 1338, autonome Fahrinformationen, wie beispielsweise geplante Fahrzeugmanöver, Trajektorien, umgebende Umweltinformationen (z.B. Kreuzungsinformation, Fahrzeuginformation, Straßeninformation usw.) und/oder andere Informationen bereitzustellen.
In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330 jede Menge und Art an GPU-Funktionalität umfassen. In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330 über einen Bus 1302 (z.B. CAN-Bus, Ethernet usw.) mit anderen Vorrichtungen, Systemen und/oder Komponenten eines Fahrzeugs 1300 kommunizieren. In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330 mit einer Supervisor-MCU gekoppelt sein, so dass eine GPU des Infotainmentsystems einige Selbstfahrfunktionen in einem Fall übernehmen kann, in dem der(die) primäre(n) Controller 1336 (z.B. die primären und/oder Backup-Computer des Fahrzeugs 1300) versagt(versagen). In mindestens einer Ausführungsform kann ein Infotainment-SoC 1330 ein Fahrzeug 1300 in einen Chauffeur-zu-sicherem-Stoppmodus versetzen, wie hier beschrieben.
In mindestens einer Ausführungsform kann ein Fahrzeug 1300 ferner ein Kombiinstrument 1332 umfassen (z.B. ein digitales Armaturenbrett, ein elektronisches Kombiinstrument, eine digitale Instrumententafel usw.). In mindestens einer Ausführungsform kann das Kombiinstrument 1332, ohne darauf beschränkt zu sein, einen Controller und/oder einen Supercomputer (z.B. einen diskreten Controller oder einen Supercomputer) umfassen. In mindestens einer Ausführungsform kann das Kombiinstrument 1332 eine beliebige Anzahl und Kombination eines Satzes von Instrumenten umfassen, wie beispielsweise einen Geschwindigkeitsmesser, einen Kraftstoffstand, einen Öldruck, einen Drehzahlmesser, einen Kilometerzähler, einen Blinker, eine Schaltpositionsanzeige, eine oder mehrere Sicherheitsgurtwarnleuchten, eine oder mehrere Feststellbremswarnleuchten, eine oder mehrere Motorstörungsleuchten, zusätzliches Rückhaltesystem(z.B. Airbag)-Informationen, Beleuchtungssteuerungen, Sicherheitssystemsteuerungen, Navigationsinformationen usw. In einigen Beispielen können Informationen zwischen einem Infotainment-SoC 1330 und einem Kombiinstrument 1332 angezeigt und/oder gemeinsam benutzt werden. In mindestens einer Ausführungsform kann ein Kombiinstrument 1332 als Teil eines Infotainment-SoC 1330 integriert sein oder umgekehrt.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden nachstehend in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem System von 13C zum Inferenzieren oder Voraussagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtungsparameter basieren, die unter Verwendung von neuronalen Netzwerktrainingsoperationen, neuronalen Netzwerkfunktionen und/oder Architekturen, oder hier beschriebenen Anwendungsfällen eines neuronalen Netzwerks berechnet wurden.
13D ist ein Systemdiagramm 1376 für die Kommunikation zwischen einem oder mehreren Cloud-basierten Servern und einem autonomen Fahrzeugs 1300 von 13A gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann ein System 1376, ohne darauf beschränkt zu sein, einen oder mehrere Server 1378, ein oder mehrere Netzwerke 1390 sowie eine beliebige Anzahl und Art von Fahrzeugen, einschließlich eines Fahrzeugs 1300, umfassen. In mindestens einer Ausführungsform kann(können) ein Server 1378 mehrere GPUs 1384(A)-1384(H) (hier zusammenfassend als GPUs 1384 bezeichnet), PCIe-Schalter 1382(A)-1382(H) (hier zusammenfassend als PCIe-Schalter 1382 bezeichnet) und/oder CPUs 1380(A)-1380(B) (hier zusammenfassend als CPUs 1380 bezeichnet) umfassen. In mindestens einer Ausführungsform können GPUs 1384, CPUs 1380 und PCIe-Schalter mit Hochgeschwindigkeits-Zwischenverbindungen, wie beispielsweise und ohne darauf beschränkt zu sein, NVLink-Schnittstellen 1388, die von NVIDIA entwickelt wurden, und/oder PCle-Anschlüssen 1386 verbunden sein. In mindestens einer Ausführungsform sind GPUs 1384 über NVLink und/oder NVSwitch-SoC verbunden und die GPUs 1384 und die PCIe-Schalter 1382 sind über PCle-Zwischenverbindungen verbunden. Obwohl in mindestens einer Ausführungsform acht GPUs 1384, zwei CPUs 1380 und zwei PCIe-Schalter veranschaulicht sind, ist dies nicht bestimmt, einschränkend zu sein. In mindestens einer Ausführungsform kann jeder (der) Server 1378, ohne darauf beschränkt zu sein, eine beliebige Anzahl von GPUs 1384, CPUs 1380 und/oder PCIe-Schalter umfassen. Beispielsweise könnten in mindestens einer Ausführungsform ein oder mehrere Server 1378 jeweils acht, sechzehn, zweiunddreißig und/oder mehr GPUs 1384 umfassen.
In mindestens einer Ausführungsform kann(können) ein Server 1378 über ein Netzwerk(e) 1390 und von Fahrzeugen Bilddaten empfangen, die Bilder repräsentieren, die unerwartete oder veränderte Straßenbedingungen zeigen, wie beispielsweise kürzlich begonnene Straßenarbeiten. In mindestens einer Ausführungsform kann(können) ein Server 1378 über ein Netzwerk(e) 1390 und an die Fahrzeuge neuronale Netzwerke 1392, aktualisiert oder anderweitig, neuronale Netzwerke 1392 und/oder Karteninformation 1394 übertragen, einschließlich, ohne darauf beschränkt zu sein, Informationen hinsichtlich Verkehrs- und Straßenzustände. In mindestens einer Ausführungsform kann(können) Aktualisierungen der Karteninformationen 1394 Aktualisierungen für die HD-Karte 1322 umfassen, wie beispielsweise Informationen über Baustellen, Schlaglöcher, Umwege, Überschwemmungen und/oder andere Hindernisse umfassen. In mindestens einer Ausführungsform können sich neuronale Netzwerke 1392 und/oder Karteninformationen 1394 aus einem neuen Training und/oder aus Erfahrungen, die durch Daten aus einer beliebigen Anzahl von Fahrzeugen in der Umgebung repräsentiert werden, und/oder basierend auf einem in einem Rechenzentrum durchgeführten Training (z.B. unter Verwendung des(der) Servers 1378 und/oder eines anderen/anderer Servers) ergeben haben.
In mindestens einer Ausführungsform kann(können) ein Server 1378 verwendet werden, um Modelle für maschinelles Lernen (z.B. neuronale Netzwerke) basierend teilweise auf Trainingsdaten zu trainieren. In mindestens einer Ausführungsform können Trainingsdaten durch Fahrzeuge und/oder in einer Simulation (z.B. mit einer Spielmaschine) erzeugt werden. In mindestens einer Ausführungsform werden beliebige viele Trainingsdaten mit einer Kennzeichnung versehen (z.B., wenn das neuronale Netzwerk von überwachtem Lernen profitiert) und/oder durchläuft eine andere Vorverarbeitung. In mindestens einer Ausführungsform werden beliebig viele Trainingsdaten nicht mit einer Kennzeichnung versehen und/oder vorverarbeitet (z.B., wenn das neuronale Netzwerk kein überwachtes Lernen erfordert). In mindestens einer Ausführungsform können, sobald Modelle für maschinelles Lernen trainiert sind, Modelle für maschinelles Lernen von Fahrzeugen verwendet werden (z.B. an Fahrzeuge über ein Netzwerk(e) 1390 übertragen), und/oder Modelle für maschinelles Lernen können von einem Server(n) 1378 zur Fernüberwachung von Fahrzeugen verwendet werden.
In mindestens einer Ausführungsform kann(können) ein Server 1378 Daten von Fahrzeugen empfangen und Daten auf aktuelle neuronale Echtzeit-Netzwerke für intelligente Echtzeit-Inferenzierung anwenden. In mindestens einer Ausführungsform kann(können) ein Server 1378 Deep-Learning-Supercomputer und/oder von einer oder mehreren GPUs 1384 angetriebene dedizierte Kl-Computer umfassen, wie beispielsweise DGX- und DGX-Station-Maschinen, die von NVIDIA entwickelt wurden. In mindestens einer Ausführungsform kann(können) ein Server 1378 jedoch eine Deep-Learning-Infrastruktur umfassen, die CPU-angetriebene Rechenzentren verwendet.
In mindestens einer Ausführungsform kann eine Deep-Learning-Infrastruktur von einem Server(n) 1378 in der Lage sein, schnell und in Echtzeit zu inferenzieren, und kann diese Fähigkeit nutzen, um die Gesundheit der Prozessoren, der Software und/oder der zugehörigen Hardware im Fahrzeug 1300 zu bewerten und zu überprüfen. Beispielsweise kann in mindestens einer Ausführungsform eine Deep-Learning-Infrastruktur periodische Aktualisierungen von einem Fahrzeug 1300 erhalten, wie beispielsweise eine Folge von Bildern und/oder Objekten, die ein Fahrzeug 1300 in dieser Folge von Bildern lokalisiert hat (z.B. durch Computer-Vision und/oder andere Techniken des maschinellen Lernens zur Klassifizierung von Lernobjekten). In mindestens einer Ausführungsform kann die Deep-Learning-Infrastruktur ihr eigenes neuronales Netzwerk betreiben, um Objekte zu kennzeichnen und sie mit den von einem Fahrzeug 1300 identifizierten Objekten zu vergleichen, und wenn Ergebnisse nicht übereinstimmen und eine Deep-Learning-Infrastruktur zu dem Schluss kommt, dass KI im Fahrzeug 1300 nicht funktioniert, dann kann(können) ein Server 1378 ein Signal an ein Fahrzeug 1300 senden, das einen ausfallsicheren Computer eines Fahrzeugs 1300 anweist, Steuerung zu übernehmen, Passagiere zu benachrichtigen und ein sicheres Parkmanöver durchzuführen.
In mindestens einer Ausführungsform kann(können) ein Server 1378 eine oder mehrere GPU(s) 1384 und einen oder mehrere programmierbare Inferenzbeschleuniger (z.B. NVIDIA's TensorRT 3 Vorrichtungen) umfassen. In mindestens einer Ausführungsform kann eine Kombination aus GPU-angetrieben Servern und Inferenzbeschleunigung Echtzeit-Reaktionsfähigkeit möglich machen. In mindestens einer Ausführungsform, wie beispielsweise wo Leistung weniger kritisch ist, können Server, die von CPUs, FPGAs und anderen Prozessoren betrieben werden, zur Inferenzierung verwendet werden. In mindestens einer Ausführungsform werden Hardwarestrukturen, um eine oder mehrere Ausführungsformen durchzuführen. Einzelheiten hinsichtlich einer Hardwarestruktur(en) 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt.
Computersysteme
14 ist ein Blockdiagramm, das ein beispielhaftes Computersystem veranschaulicht, welches ein System mit miteinander verbundenen Vorrichtungen und Komponenten, ein System auf einem Chip (SOC) oder eine Kombination davon sein kann, das mit einem Prozessor gebildet ist, der Ausführungseinheiten zum Ausführen einer Anweisung umfassen kann, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann ein Computersystem 1400, ohne darauf beschränkt zu sein, eine Komponente umfassen, wie beispielsweise einen Prozessor 1402, um Ausführungseinheiten mit Logik zum Ausführen von Algorithmen für Prozessdaten in Übereinstimmung mit der vorliegenden Offenbarung, wie beispielsweise der hier beschriebenen Ausführungsformen, zu benutzen. In mindestens einer Ausführungsform kann das Computersystem 1400 Prozessoren, wie beispielsweise die PENTIUM®-Prozessorfamilie, Xeon™, Itanium®, XScale™ und/oder StrongARM™, Intel® Core™ oder Intel® Nervana™ Mikroprozessoren, umfassen, die von der Intel Corporation in Santa Clara, Kalifornien, erhältlich sind, obwohl auch andere Systeme (einschließlich PCs mit anderen Mikroprozessoren, Engineering-Arbeitsplätze, Set-Top-Boxen und dergleichen) verwendet werden können. In mindestens einer Ausführungsform kann das Computersystem 1400 eine Version des Betriebssystems WINDOWS ausführen, das bei der Microsoft Corporation in Redmond, Washington erhältlich ist, obwohl auch andere Betriebssysteme (z.B. UNIX und Linux), eingebettete Software und/oder graphische Benutzeroberflächen verwendet werden können.
Ausführungsformen können in anderen Geräten wie beispielsweise Handheld-Geräten und Eingebettete-Anwendungen verwendet werden. Einige Beispiele für tragbare bzw. Handheld-Geräte umfassen Mobiltelefone, Internet-Protokoll-Geräte, Digitalkameras, persönliche digitale Assistenten („PDAs“) und Handheld-PCs. In mindestens einer Ausführungsform können eingebettete Anwendungen einen Mikrocontroller, einen digitalen Signalprozessor („DSP“), ein System auf einem Chip, Netzwerkcomputer („NetPCs“), Set-Top-Boxen, Netzwerk-Hubs, Wide Area Network („WAN“) Schalter oder jedes andere System umfassen, das eine oder mehrere Anweisungen ausführen kann, gemäß mindestens einer Ausführungsform.
In mindestens einer Ausführungsform kann das Computersystem 1400, ohne darauf beschränkt zu sein, den Prozessor 1402 umfassen, der, ohne darauf beschränkt zu sein, eine oder mehrere Ausführungseinheiten 1408 umfassen kann, um in Übereinstimmung mit hier beschriebenen Techniken ein Training eines maschinell lernenden Modells und/oder Inferenzieren durchzuführen. In mindestens einer Ausführungsform ist ein Computersystem 1400 ein Einzelprozessor-Desktop- oder Serversystem, wobei in einer anderen Ausführungsform das Computersystem 1400 jedoch ein Multiprozessorsystem sein kann. In mindestens einer Ausführungsform kann der Prozessor 1402, ohne darauf beschränkt zu sein, einen Mikroprozessor mit komplexem Befehlssatz-Computer („CISC“), einen Mikroprozessor mit reduziertem Befehlssatz („RISC“), einen Mikroprozessor mit sehr langem Befehlswort („VLIW“), einen Prozessor, der eine Kombination von Befehlssätzen implementiert, oder jede andere Prozessorvorrichtung, wie beispielsweise einen digitalen Signalprozessor, umfassen. In mindestens einer Ausführungsform kann der Prozessor 1402 mit einem Prozessorbus 1410 gekoppelt sein, der Datensignale zwischen dem Prozessor 1402 und anderen Komponenten in dem Computersystem 1400 übertragen kann.
In mindestens einer Ausführungsform kann der Prozessor 1402, ohne darauf beschränkt zu sein, einen internen Level-1 („L1“)-Cache-Speicher („Cache“) 1404 umfassen. In mindestens einer Ausführungsform kann der Prozessor 1402 einen einzelnen internen Cache oder mehrere Ebenen eines internen Caches aufweisen. In mindestens einer Ausführungsform kann sich der Cache-Speicher extern zu dem Prozessor 1402 befinden. Andere Ausführungsformen können je nach Implementierung und Bedarf auch eine Kombination aus internen und externen Caches umfassen. In mindestens einer Ausführungsform kann eine Registerdatei 1406 verschiedene Arten von Daten in verschiedenen Registern speichern, einschließlich, jedoch nicht beschränkt auf, Ganzzahlregister, Gleitkommaregister, Zustandsregister und einem Befehlszeigerregister.
In mindestens einer Ausführungsform befindet sich die Ausführungseinheit 1408, einschließlich, jedoch ohne darauf beschränkt zu sein, Logik zum Ausführen von Ganzzahl- und Gleitkommaoperationen ebenfalls in dem Prozessor 1402. In mindestens einer Ausführungsform kann der Prozessor 1402 auch einen Mikrocode („ucode“)-Nur-Lese-Speicher („ROM“) umfassen, der Mikrocode für bestimmte Makrobefehle speichert. In mindestens einer Ausführungsform kann die Ausführungseinheit 1408 Logik zur Handhabung eines gepackten Befehlssatzes 1409 umfassen. In mindestens einer Ausführungsform können, indem der gepackte Befehlssatz 1409 in den Befehlssatz eines Universalprozessors aufgenommen wird, zusammen mit zugehörigen Schaltungen zur Ausführung von Anweisungen Operationen, die von vielen Multimedia-Anwendungen verwendet werden, unter Verwendung von gepackten Daten in einem Universalprozessor 1402 durchgeführt werden. In einer oder mehreren Ausführungsformen können viele Multimedia-Anwendungen beschleunigt und effizienter ausgeführt werden, indem die volle Breite eines Datenbusses des Prozessors für die Ausführung von Operationen auf gepackten Daten verwendet wird, welches die Notwendigkeit eliminieren kann, kleinere Dateneinheiten über den Datenbus des Prozessors zu übertragen, um eine oder mehrere Operationen jeweils Datenelement für Datenelement durchzuführen.
In mindestens einer Ausführungsform kann die Ausführungseinheit 1408 auch in Mikrocontrollern, eingebetteten Prozessoren, Graphikvorrichtungen, DSPs und anderen Arten von Logikschaltungen verwendet werden. In mindestens einer Ausführungsform kann das Computersystem 1400, ohne darauf beschränkt zu sein, einen Speicher 1420 umfassen. In mindestens einer Ausführungsform kann der Speicher 1420 als eine Dynamic Random Access Memory („DRAM“)-Vorrichtung, als eine Static Random Access Memory („SRAM“)-Vorrichtung, als eine Flash-Speichervorrichtung oder eine andere Speichervorrichtung implementiert sein. In mindestens einer Ausführungsform kann der Speicher 1420 einen oder mehrere Anweisungen 1419 und/oder Daten 1421 speichern, die durch Datensignale repräsentiert werden, die von dem Prozessor 1402 ausgeführt werden können.
In mindestens einer Ausführungsform kann ein Systemlogikchip mit dem Prozessorbus 1410 und dem Speicher 1420 gekoppelt sein. In mindestens einer Ausführungsform kann der Systemlogikchip, ohne darauf beschränkt zu sein, einen Speichercontroller-Hub („MCH“) 1416 umfassen, und der Prozessor 1402 kann über den Prozessorbus 1410 mit dem MCH 1416 kommunizieren. In mindestens einer Ausführungsform kann der MCH 1416 einen Speicherpfad 1418 mit hoher Bandbreite zu dem Speicher 1420 für Befehls- und Datenspeicherung sowie zur Speicherung von Graphikbefehlen, Daten und Texturen bereitstellen. In mindestens einer Ausführungsform kann der MCH 1416 Datensignale zwischen dem Prozessor 1402, dem Speicher 1420 und anderen Komponenten in dem Computersystem 1400 leiten und Datensignale zwischen dem Prozessorbus 1410, dem Speicher 1420 und einer System-E/A-Schnittstelle 1422 überbrücken. In mindestens einer Ausführungsform kann ein Systemlogikchip einen Graphikport zur Kopplung an einen Graphik-Controller bereitstellen. In mindestens einer Ausführungsform kann der MCH 1416 über einen Speicherpfad 1418 mit hoher Bandbreite mit dem Speicher 1420 gekoppelt sein, und eine Graphik-/Video-Karte 1418 kann über eine Accelerated Graphics Port („AGP“) Zwischenverbindung 1414 mit dem MCH 1416 gekoppelt sein.
In mindestens einer Ausführungsform kann das Computersystem 1400 die System-E/A-Schnittstelle 1422 als einen proprietärer Hub-Schnittstellenbus verwenden, um den MCH 1416 mit einem E/A-Controller-Hub („ICH“) 1430 zu verbinden. In mindestens einer Ausführungsform kann der ICH 1430 über einen lokalen E/A-Bus direkte Verbindungen zu einigen E/A-Vorrichtungen bereitstellen. In mindestens einer Ausführungsform kann ein lokaler E/A-Bus, ohne darauf beschränkt zu sein, einen Hochgeschwindigkeits-E/A-Bus zum Verbinden von Peripheriegeräten mit dem Speicher 1420, einem Chipsatz und dem Prozessor 1402 umfassen. Beispiele können, ohne darauf beschränkt zu sein, einen Audio-Controller 1429, einen Firmware-Hub („Flash-BIOS“) 1428, einen drahtlosen Transceiver 1426, eine Datenspeicherung 1424, einen Legacy-E/A-Controller 1423 mit Benutzereingabe und Tastaturschnittstellen, einen seriellen Erweiterungsport 1427, wie beispielsweise einen Universal Serial Bus („USB“) Port, und ein Netzwerk-Controller 1434 sein. In mindestens einer Ausführungsform kann die Datenspeicherung 1424 ein Festplattenlaufwerk, ein Diskettenlaufwerk, eine CD-ROM-Vorrichtung, eine Flash-Speicher-Vorrichtung oder eine andere Massenspeicherungsvorrichtung umfassen.
In mindestens einer Ausführungsform veranschaulicht 14 ein System, welches miteinander verbundene Hardware-Vorrichtungen oder „Chips“ umfasst, während in anderen Ausführungsformen 14 ein beispielhaftes System-on-Chip („SoC“) darstellen kann. In mindestens einer Ausführungsform können in 14 veranschaulichte Vorrichtungen mit proprietären Zwischenverbindungen, standardisierten Zwischenverbindungen (z.B. PCIe) oder einer Kombination derselben verbunden sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten des Computersystems 1400 unter Verwendung von Compute Express Link (CXL)-Zwischenverbindungen verbunden.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann in dem System von 14 die Inferenzierungs- und/oder Trainingslogik 1015 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
268. In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt ein Prozessor des Computersystems ausführbare Befehle aus, die das Computersystem veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
15 ist ein Blockdiagramm, das eine elektronische Vorrichtung 1500 zur Verwendung eines Prozessors 1510 darstellt, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann die elektronische Vorrichtung 1500 beispielsweise und ohne darauf beschränkt zu sein ein Notebook, ein turmförmig aufgebauter bzw. Tower-Server, ein Rahmengestell- bzw. Rack-Server, ein Einschub- bzw. Blade-Server, ein tragbarer Rechner bzw. Laptop, ein Tischcomputer bzw. Desktop, ein Tablett, ein mobiles Gerät, ein Telefon, ein eingebetteter bzw. Embedded-Computer oder jede andere geeignete elektronische Vorrichtung sein.
In mindestens einer Ausführungsform kann die elektronische Vorrichtung 1500, ohne darauf beschränkt zu sein, den Prozessor 1510 umfassen, der kommunikativ mit einer beliebigen geeigneten Anzahl oder Art von Komponenten, Peripheriegeräten, Modulen oder Vorrichtungen gekoppelt ist. In mindestens einer Ausführungsform ist der Prozessor 1510 über einen Bus oder eine Schnittstelle, wie beispielsweise einen I²C-Bus, einen System Management Bus („SMBus“), einen Low Pin Count (LPC)-Bus, eine serielle Peripherieschnittstelle („SPI“), einen High Definition Audio („HDA“)-Bus, einen Serial Advance Technology Attachment („SATA“)-Bus, einen Universal Serial Bus („USB“) (Versionen 1, 2, 3 usw.) oder einen Universal Asynchronous Receiver/Transmitter („UART“)-Bus, gekoppelt. In mindestens einer Ausführungsform veranschaulicht 15 ein System, welches miteinander verbundene Hardware-Vorrichtungen oder „Chips“ umfasst, während in anderen Ausführungsformen 15 ein beispielhaftes System auf einem Chip („SoC“) darstellen kann. In mindestens einer Ausführungsform können die in 15 veranschaulichten Vorrichtungen mit proprietären Verbindungen, standardisierten Zwischenverbindungen (z.B. PCIe) oder einer Kombination davon verbunden sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten von 15 unter Verwendung von Compute Express Link (CXL)-Zwischenverbindungen miteinander verbunden.
In mindestens einer Ausführungsform kann 15 eine Anzeige 1524, einen berührungsempfindlichen Bildschirm bzw. Touchscreen 1525, ein berührungsempfindliches Feld bzw. Touchpad 1530, eine Nahfeld-Kommunikationseinheit (Near Field Communications Unit; „NFC“) 1545, einen Sensor-Hub 1540, einen Thermosensor 1546, einen Express-Chipsatz („EC“) 1535, ein Trusted Platform Module („TPM“) 1538, BIOS/Firmware/Flash-Speicher („BIOS, FW-Flash“) 1522, einen DSP 1560, ein Laufwerk („SSD oder HDD“) 1514, wie beispielsweise eine Solid State Disk („SSD“) oder eine Festplatte („HDD“), eine Wireless Local Area Network Unit („WLAN“) 1550, eine Bluetooth-Einheit 1552, eine Wireless Wide Area Network Unit („WWAN“) 1556, ein Global Positioning System (GPS) Einheit 1555, eine Kamera („USB 3.0 Camera“) 1554, wie beispielsweise eine USB 3.0-Kamera, oder eine Low Power Double Data Rate („LPDDR“)-Speichereinheit („LPDDR3“) 1515, die beispielsweise in einem LPDDR3-Standard implementiert ist, umfassen. Diese Komponenten können jeweils in beliebig geeigneter Art und Weise implementiert sein.
In mindestens einer Ausführungsform können andere Komponenten durch die hier beschriebenen Komponenten kommunikativ mit dem Prozessor 1510 gekoppelt sein. In mindestens einer Ausführungsform können ein Beschleunigungssensor 1541, ein Umgebungslichtsensor (Ambient Light Sensor; „ALS“) 1542, ein Kompass 1543 und ein Gyroskop 1544 kommunikativ mit dem Sensor-Hub 1540 gekoppelt sein. In mindestens einer Ausführungsform können ein Thermosensor 1539, ein Lüfter 1537, eine Tastatur 1536 und ein Touchpad 1530 kommunikativ mit dem EC 1535 gekoppelt sein. In mindestens einer Ausführungsform können Lautsprecher 1563, Kopfhörer 1564 und ein Mikrofon („mic“) 1565 kommunikativ mit einer Audioeinheit („Audio-Codec und Class D-Amp“) 1562 gekoppelt sein, die wiederum kommunikativ mit dem DSP 1560 gekoppelt sein kann. In mindestens einer Ausführungsform kann eine Audioeinheit 1562, beispielsweise und ohne darauf beschränkt zu sein, einen Audio-Codierer/Decodierer („Codec“) und einen Klasse-D-Verstärker umfassen. In mindestens einer Ausführungsform kann die SIM-Karte („SIM“) 1557 kommunikativ mit der WWAN-Einheit 1556 gekoppelt sein. In mindestens einer Ausführungsform können Komponenten, wie beispielsweise die WLAN-Einheit 1550 und die Bluetooth-Einheit 1552 sowie auch die WWAN-Einheit 1556, in einem Formfaktor der nächsten Generation (Next Generation Form Faktor; „NGFF“) implementiert sein.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem System von 13 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt ein Prozessor des Computersystems ausführbare Befehle aus, die das Computersystem veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
16 veranschaulicht ein Computersystem 1600 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist das Computersystem 1600 konfiguriert, um verschiedene Prozesse und Verfahren zu implementieren, die überall in dieser Offenbarung beschrieben sind.
In mindestens einer Ausführungsform umfasst das Computersystem 1600, ohne darauf beschränkt zu sein, mindestens eine zentrale Verarbeitungseinheit („CPU“) 1602, die mit einem Kommunikationsbus 1610 verbunden ist, der unter Verwendung eines beliebigen geeigneten Protokolls, wie beispielsweise PCI („Peripheral Component Zwischenverbindung“), Peripheral Component Zwischenverbindung Express („PCI-Express“), AGP („Accelerated Graphics Port“), HyperTransport oder eines anderen Busses oder einem oder mehreren Punkt-zu-Punkt-Kommunikationsprotokoll(en) implementiert ist. In mindestens einer Ausführungsform umfasst das Computersystem 1600, ohne darauf beschränkt zu sein, einen Hauptspeicher 1604 und eine Steuerlogik (die z.B. als Hardware, Software oder eine Kombination davon implementiert ist), und Daten werden in dem Hauptspeicher 1604 gespeichert, der die Form eines Direktzugriffsspeichers („RAM“) annehmen kann. In mindestens einer Ausführungsform stellt ein Netzwerkschnittstellen-Teilsystem („Netzwerkschnittstelle“) 1622 eine Schnittstelle zu anderen Rechenvorrichtungen und Netzwerken zum Empfangen von Daten von und Übertragen von Daten an andere Systeme mit dem Computersystem 1600 bereit.
In mindestens einer Ausführungsform umfasst das Computersystem 1600 in mindestens einer Ausführungsform, ohne darauf beschränkt zu sein, Eingabevorrichtungen 1608, ein Parallelverarbeitungssystem 1614 und Anzeigevorrichtungen 1606, die unter Verwendung einer herkömmlichen Kathodenstrahlröhre („CRT“), einer Flüssigkristallanzeige („LCD“), Leuchtdioden („LED“), einer Plasmaanzeige oder anderer geeigneter Anzeigetechnologien implementiert sein können. In mindestens einer Ausführungsform wird Benutzereingabe von Eingabegeräten 1628 wie beispielsweise einer Tastatur, einer Maus, einem Touchpad, einem Mikrofon usw. empfangen. In mindestens einer Ausführungsform kann jedes hier beschriebene Modul auf einer einzigen Halbleiterplattform angeordnet sein, um ein Verarbeitungssystem zu bilden.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 im System von 16 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt ein Prozessor des Computersystems ausführbare Befehle aus, die das Computersystem veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben. In mindestens einer Ausführungsform können ausführbare Befehle auf einem USB-Stick gespeichert werden, wie oben beschrieben.
17 veranschaulicht ein Computersystem 1700 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst das Computersystem 1700, ohne darauf beschränkt zu sein, einen Computer 1710 und einen USB-Stick 1720. In mindestens einer Ausführungsform kann der Computer 1710, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Art eines(von) Prozessor(en) (nicht gezeigt) und einen Speicher (nicht gezeigt) umfassen. In mindestens einer Ausführungsform umfasst der Computer 1710, ohne darauf beschränkt zu sein, einen Server, eine Cloud-Instanz, einen Laptop und einen Desktop-Computer.
In mindestens einer Ausführungsform umfasst der USB-Stick 1720, ohne darauf beschränkt zu sein, eine Verarbeitungseinheit 1730, eine USB-Schnittstelle 1740 und eine USB-Schnittstellenlogik 1750. In mindestens einer Ausführungsform kann die Verarbeitungseinheit 1730 ein beliebiges Befehlsausführungssystem, -vorrichtung oder -einrichtung sein, das/die in der Lage ist, Befehle auszuführen. In mindestens einer Ausführungsform kann die Verarbeitungseinheit 1730, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Art von Verarbeitungskernen umfassen (nicht gezeigt). In mindestens einer Ausführungsform umfasst der Verarbeitungskern 1730 eine anwendungsspezifische integrierte Schaltung („ASIC“), die optimiert ist, um jede Menge und Art von Operationen im Zusammenhang mit maschinellem Lernen durchzuführen. Beispielsweise ist in mindestens einer Ausführungsform der Verarbeitungseinheit 1730 eine Tensor-Verarbeitungseinheit („TPC“), die für die Durchführung von Inferenzoperationen des maschinellen Lernens optimiert ist. In mindestens einer Ausführungsform ist die Verarbeitungseinheit 1730 eine Visionsverarbeitungseinheit („VPU“), die optimiert ist, um Machine-Vision- und Machine-Learning-Inferenzoperationen durchzuführen.
In mindestens einer Ausführungsform kann die USB-Schnittstelle 1740 jede beliebige Art von USB-Verbinder oder USB-Buchse sein. Beispielsweise ist in mindestens einer Ausführungsform die USB-Schnittstelle 1740 eine USB 3.0 Typ-C Buchse für Daten und Leistung. In mindestens einer Ausführungsform ist die USB-Schnittstelle 1740 ein USB 3.0 Typ-A-Verbinder. In mindestens einer Ausführungsform kann die USB-Schnittstellenlogik 1750 jede beliebige Menge und Art von Logik umfassen, die es der Verarbeitungseinheit 1730 ermöglicht, über den USB-Verbinder 1740 mit Vorrichtungen (z.B. dem Computer 1710) zu kommunizieren.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann in dem System von 15 die Inferenzierungs- und/oder Trainingslogik 1015 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt ein Prozessor des Computersystems ausführbare Befehle aus, die das Computersystem veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben. In mindestens einer Ausführungsform können ausführbare Befehle auf einem USB-Stick gespeichert werden, wie oben beschrieben.
18A veranschaulicht eine beispielhafte Architektur, in der mehrere GPUs 1810(1)-1810(N) kommunikativ mit mehreren Mehrkern-Prozessoren 1805(1)-1805(M) über Hochgeschwindigkeitsverbindungen 1840(1)-1840(N) (z.B. Busse, Punkt-zu-Punkt-Zwischenverbindungen, usw.) gekoppelt ist. In einer Ausführungsform unterstützen die Hochgeschwindigkeitsverbindungen 1840(1)-1840(N) einen Kommunikationsdurchsatz von 4GB/s, 30GB/s, 80GB/s oder höher. In mindestens einer Ausführungsform können verschiedene Zwischenverbindungsprotokolle verwendet werden, einschließlich, jedoch nicht beschränkt auf, PCIe 4.0 oder 5.0 und NVLink 2.0. In verschiedenen Figuren stellen („N“) und („M“) positive ganze Zahlen dar, deren Werte von Figur zu Figur unterschiedlich sein können.
Außerdem sind in einer Ausführungsform zwei oder mehr GPUs 1810 über Hochgeschwindigkeitsverbindungen 1829(1)-1829(2) miteinander verbunden, die unter Verwendung von ähnlichen oder unterschiedlichen Protokollen/Verbindungen als diejenigen implementiert sein können, die für die Hochgeschwindigkeitsverbindungen 1840(1)-1840(N) verwendet werden. Auf ähnliche Weise können zwei oder mehr Mehrkern-Prozessoren 1805 über eine Hochgeschwindigkeitsverbindung 1828 verbunden sein, welche symmetrische Mehrkern-Prozessor-(SMP)-Busse sein können, die mit 14 GB/s, 30 GB/s, 140 GB/s oder mehr arbeiten. Alternativ kann die gesamte Kommunikation zwischen in 18A gezeigten, verschiedenen Systemkomponenten unter Verwendung derselben Protokolle/Verbindungen (z.B. über eine gemeinsame Zwischenverbindungsarchitektur) ausgeführt werden.
In einer Ausführungsform ist jeder Mehrkern-Prozessor 1805 mit einem Prozessorspeicher 1801(1)-1801 (M) über die Speicher-Zwischenverbindungen 1826(1)-1826(M) jeweils gekoppelt, und jede GPU 1810(1)-1810(N) ist jeweils über GPU-Speicher-Zwischenverbindungen 1850(1)-1850(N) kommunikativ mit dem GPU-Speicher 1820(1)-1820(N) gekoppelt. In mindestens einer Ausführungsform können die Speicher-Zwischenverbindungen 1826 und 1850 dieselben oder unterschiedliche Speicherzugriffstechnologien nutzen. Beispielsweise und nicht beschränkend können die Prozessorspeicher 1801(1)-1801(M) und GPU-Speicher 1820 flüchtige Speicher wie Dynamic Random Access-Speicher (DRAMs) (einschließlich gestapelter DRAMs), Graphik-DDR-SDRAM (GDDR) (z.B. GDDR5, GDDR6) oder Speicher mit hoher Bandbreite (High Bandwidth Memory; „HBM“) und/oder nichtflüchtige Speicher wie 3D XPoint oder Nano-Ram sein. In einer Ausführungsform kann ein Teil der Prozessorspeicher 1801 flüchtiger Speicher und ein anderer Teil nichtflüchtiger Speicher sein (z.B. unter Verwendung einer zweistufigen Speicher (2LM)-Hierarchie).
Wie hier beschrieben können, obwohl verschiedene Mehrkernprozessoren 1805 und GPUs 1810 physikalisch mit jeweils einem bestimmten Speicher 1801, 1820 gekoppelt sein, und/oder eine vereinheitlichte Speicherarchitektur kann implementiert sein, in welcher ein virtueller Systemadressraum (auch als „effektiver Adressraum“ bezeichnet) auf verschiedene physikalische Speicher verteilt ist. Beispielsweise können Prozessorspeicher 1801(1)-1801(M) jeweils 64 GB Systemspeicheradressraum und GPU-Speicher 1820(1)-1820(N) jeweils 32 GB Systemspeicheradressraum umfassen, welches insgesamt zu 256 GB adressierbarem Speicher resultiert, wenn M=2 und N=4 ist.
18B veranschaulicht zusätzliche Einzelheiten für eine Zwischenverbindung zwischen einem Mehrkern-Prozessor 1807 und einem Graphikbeschleunigungsmodul 1846 gemäß einer beispielhaften Ausführungsform. In mindestens einer Ausführungsform kann das Graphikbeschleunigungsmodul 1846 einen oder mehrere GPU-Chips umfassen, die auf einer Verdrahtungskarte integriert sind, welche über eine Hochgeschwindigkeitsverbindung 1840 (z.B. ein PCI-Bus, NVLink usw.) mit dem Prozessor 1807 gekoppelt ist. In mindestens einer Ausführungsform kann das Graphikbeschleunigungsmodul 1846 alternativ auf einem Gehäuse oder Chip mit dem Prozessor 1807 integriert sein.
In mindestens einer Ausführungsform umfasst der Prozessor 1807 mehrere Kernen 1860A-1860D jeweils mit einem Translation-Lookaside-Puffer („TLB“) 1861A-1861D und einem oder mehrere Caches 1862A-1862D umfasst. In mindestens einer Ausführungsform können Kerne 1860A-1860D verschiedene andere Komponenten zur Ausführung von Anweisungen und zur Verarbeitung von Daten umfassen, welche nicht veranschaulicht sind. In mindestens einer Ausführungsform können die Caches 1862A-1862D Level-1 (L1)- und Level-2 (L2)-Caches umfassen. Außerdem können ein oder mehrere gemeinsam genutzte Caches 1856 in den Caches 1862A-1862D umfasst sein und von Sätzen von Kernen 1860A-1860D gemeinsam genutzt werden. Eine Ausführungsform des Prozessors 1807 umfasst beispielsweise 24 Kerne jeweils mit seinem eigenen L1-Cache, zwölf gemeinsam genutzten L2-Caches und zwölf gemeinsam genutzten L3-Caches. In dieser Ausführungsform werden ein oder mehrere L2- und L3-Caches von zwei benachbarten Kernen gemeinsam genutzt. In mindestens einer Ausführungsform verbinden sich der Prozessor 1807 und das Graphikbeschleunigungsmodul 1846 mit dem Systemspeicher 1814, welcher die Prozessorspeicher 1801(1)-1801(M) von 18A umfassen kann.
In mindestens einer Ausführungsform wird Kohärenz für in verschiedenen Caches 1862A-1862D, 1856 und dem Systemspeicher 1814 gespeicherten Daten und Anweisungen über Inter-Kern-Kommunikation über einen Kohärenzbus 1864 aufrechterhalten. Beispielsweise kann jedem Cache eine Cache-Kohärenz-Logik/Schaltung zugeordnet sein, um als Antwort auf erfasste Lese- oder Schreiboperationen auf bestimmte Cache-Zeilen mit dem Kohärenzbus 1864 zu kommunizieren. In mindestens einer Ausführungsform ist ein Cache-Beobachtungsprotokoll über den Kohärenzbus 1864 implementiert, um Cache-Zugriffe zu beobachten.
In mindestens einer Ausführungsform koppelt eine Proxy-Schaltung (PROXY) 1825 das Graphikbeschleunigungsmodul 1846 kommunikativ mit dem Kohärenzbus 1864, so dass das Graphikbeschleunigungsmodul 1846 als ein Gleichgestelltes der Kerne 1860A-1860D an einem Cache-Kohärenzprotokoll teilnehmen kann. Insbesondere bietet eine Schnittstelle (INTF) 1835 Konnektivität zur Proxy-Schaltung 1825 über die Hochgeschwindigkeitsverbindung 1840 und eine Schnittstelle (INTF) 1837 verbindet das Graphikbeschleunigungsmodul 1846 mit der Hochgeschwindigkeitsverbindung 1840.
In mindestens einer Ausführungsform stellt eine Beschleuniger-Integrationsschaltung 1836 Cache-Verwaltungs-, Speicherzugriffs-, Kontextverwaltungs- und Unterbrechungsverwaltungsdienste im Namen mehrerer Graphikverarbeitungs-Engines 1831(1)-1831(N) des Graphikbeschleunigungsmoduls 1846 bereit. In mindestens einer Ausführungsform können die Graphikverarbeitungs-Engines 1831(1)-1831(N) jeweils eine separate Graphikverarbeitungseinheit (GPU) umfassen. In mindestens einer Ausführungsform können die Graphikverarbeitungs-Engines 1831(1)-1831(N) alternativ verschiedene Arten von Graphikverarbeitungs-Engines innerhalb einer GPU umfassen, wie beispielsweise Graphikausführungseinheiten, Medienverarbeitungs-Engines (z.B. Video-Codierer/Decodierer), Abtaster und Blit-Engines. In mindestens einer Ausführungsform kann das Graphikbeschleunigungsmodul 1846 eine GPU mit mehreren Graphikverarbeitungs-Engines 1831(1)-1831(N) sein, oder die Graphikverarbeitungs-Engines 1831(1)-1831(N) können individuelle GPUs sein, die in bzw. auf einem gemeinsamen Gehäuse, einer gemeinsamen Verdrahtungskarte oder einem gemeinsamen Chip integriert sind.
In mindestens einer Ausführungsform umfasst die Beschleuniger-Integrationsschaltung 1836 eine Speicherverwaltungseinheit (MMU) 1839 zum Durchführen verschiedener Speicherverwaltungsfunktionen, wie beispielsweise Speicherübersetzungen von virtuell zu physikalisch (auch als Speicherübersetzungen von effektiv zu real bezeichnet) und Speicherzugriffsprotokollen zum Zugriff auf den Systemspeicher 1814. In mindestens einer Ausführungsform kann die MMU 1839 auch einen Translation-Lookaside-Puffer (TLB) (nicht gezeigt) zum Zwischenspeichern von virtuellen/effektiven zu physikalischen/realen Adressübersetzungen umfassen. In mindestens einer Ausführungsform kann ein Cache 1838 Befehle und Daten für effizienten Zugriff durch die Graphikverarbeitungs-Engines 1831(1)-1831(N). In einer Ausführungsform werden die in dem Cache 1838 und den Graphikspeichern (GFX MEM) 1833(1)-1833(M) gespeicherten Daten mit Kerncaches 1862A-1862D, 1856 und dem Systemspeicher 1814 möglicherweise unter Verwendung einer Holeinheit 1844 kohärent gehalten. Wie erwähnt, kann dies über die Proxy-Schaltung 1825 im Namen des Caches 1838 und der Speicher 1833(1)-1833(M) (z.B. Senden von Aktualisierungen an den Cache 1838 mit Bezug auf Modifikationen/Zugriffe auf Cache-Zeilen auf den Prozessor-Caches 1862A-1862D, 1856 und Empfangen von Aktualisierungen von dem Cache 1838) erreicht werden.
In mindestens einer Ausführungsform speichert ein Satz von Registern 1845 Kontextdaten für Threads, die von den Graphikverarbeitungs-Engines 1831(1)-1831(N) ausgeführt werden, und eine Kontextverwaltungsschaltung 1848 verwaltet Thread-Kontexte. Beispielsweise kann die Kontextverwaltungsschaltung 1848 Speicherungs- und Wiederherstellungs-Operationen durchführen, um Kontexte verschiedener Threads während Kontextwechseln zu speichern und wiederherzustellen (z.B., wenn ein erster Thread gesichert wird und ein zweiter Thread gespeichert wird, so dass ein zweiter Thread von einer Graphikverarbeitungs-Engine ausgeführt werden kann). Beispielsweise kann die Kontextverwaltungsschaltung 1848 bei einem Kontextwechsel aktuelle Registerwerte in einen bestimmten Bereich in dem Speicher speichern (der z.B. durch einen Kontextzeiger identifiziert wird). Bei der Rückkehr zu einem Kontext kann sie dann die Registerwerte wiederherstellen. In einer Ausführungsform empfängt und verarbeitet eine Unterbrechungsverwaltungsschaltung (INTRPT MGMT) 1847 von Systemvorrichtungen empfangene Unterbrechungen.
In einer Implementierung werden virtuelle/effektive Adressen von einer Graphikverarbeitungs-Engine 1831 in reale/physikalische Adressen in dem Systemspeicher 1814 durch die MMU 1839 übersetzt. Eine Ausführungsform der Beschleunigerintegrationsschaltung 1836 unterstützt mehrere (z.B. 4, 8, 16) Graphikbeschleunigermodule 1846 und/oder andere Beschleunigungsvorrichtungen. In mindestens einer Ausführungsform kann das Graphikbeschleunigermodul 1846 einer einzelnen Anwendung zugeordnet sein, die auf dem Prozessor 1807 ausgeführt wird, oder kann zwischen mehreren Anwendungen gemeinsam genutzt werden. In mindestens einer Ausführungsform wird eine virtualisierte Graphikausführungsumgebung präsentiert, in welcher Ressourcen der Graphikverarbeitungs-Engines 1831(1)-1831(N) von mehreren Anwendungen oder virtuellen Maschinen (VMs) gemeinsam genutzt werden. In mindestens einer Ausführungsform können Ressourcen in „Scheiben“ bzw. „Slices“ unterteilt sein, die basierend auf Verarbeitungsanforderungen und Prioritäten, die mit VMs und/oder Anwendungen verbunden sind, verschiedenen VMs und/oder Anwendungen zugeteilt werden.
In mindestens einer Ausführungsform fungiert die Beschleuniger-Integrationsschaltung 1836 als eine Brücke zu einem System für das Graphikbeschleunigungsmodul 1846 und stellt Adressübersetzungs- und Systemspeicher-Cache-Dienste bereit. Außerdem kann die Beschleuniger-Integrationsschaltung 1836 Virtualisierungseinrichtungen für einen Host-Prozessor bereitstellen, um die Virtualisierung von Graphikverarbeitungs-Engines 1831-1832, Interrupts und Speicherverwaltung zu verwalten.
In mindestens einer Ausführungsform kann, weil Hardwareressourcen der Graphikverarbeitungs-Engines 1831(1)-1831(N) explizit auf einen realen Adressraum abgebildet werden, der von dem Host-Prozessor 1807 gesehen wird, jeder Host-Prozessor diese Ressourcen unter Verwendung eines effektiven Adresswerts direkt adressieren. In mindestens einer Ausführungsform ist eine Funktion der Beschleunigerintegrationsschaltung 1836 die physikalische Trennung der Graphikverarbeitungs-Engines 1831(1)-1831(N), so dass sie einem System als unabhängige Einheiten erscheinen.
In mindestens einer Ausführungsform sind ein oder mehrere Graphikspeicher 1833(1)-1833(M) mit jeder der Graphikverarbeitungs-Engines 1831(1)-1831(N) gekoppelt. In mindestens einer Ausführungsform speichern die Graphikspeicher 1833(1)-1833(M) Anweisungen und Daten, die von jeder der Graphikverarbeitungs-Engines 1831(1)-1831(N) verarbeitet werden. In mindestens einer Ausführungsform können die Graphikspeicher 1833(1)-1833(M) flüchtige Speicher, wie beispielsweise DRAMs (einschließlich gestapelter DRAMs), GDDR-Speicher (z.B. GDDR5, GDDR6) oder HBM sein, und/oder können nichtflüchtige Speicher wie 3D XPoint oder Nano-Ram sein.
In einer Ausführungsform werden, um den Datenverkehr über die Hochgeschwindigkeitsverbindung 1840 zu verringern, Biasing-Verfahren verwendet, um sicherzustellen, dass Daten, die in den Graphikspeichern 1833(1)-1833(M) gespeichert sind, Daten sind, welche am häufigsten von den Graphikverarbeitungs-Engines 1831(1)-1831(N) verwendet werden und vorzugsweise nicht (wenigstens nicht häufig) von den Kernen 1860A-1860D verwendet werden. Auf ähnliche Weise versucht in mindestens einer Ausführungsform ein Biasing-Mechanismus, die von den Kernen (und vorzugsweise nicht von den Graphikverarbeitungs-Engines 1831(1)-1831(N)) benötigten Daten in den Caches 1862A-1862D, 1856 und dem Systemspeicher 1814 zu halten.
18C veranschaulicht eine weitere beispielhafte Ausführungsform, bei welcher die Beschleunigerintegrationsschaltung 1836 in dem Prozessor 1807 integriert ist. In dieser Ausführungsform kommunizieren Graphikverarbeitungs-Engines 1831(1)-1831(N) direkt über die Hochgeschwindigkeitsverbindung 1840 mit der Beschleunigerintegrationsschaltung 1836 über die Schnittstelle 1837 und Schnittstelle 1835 (die wiederum eine beliebige Form von Bus- oder Schnittstellenprotokoll verwenden kann). In mindestens einer Ausführungsform kann die Beschleuniger-Integrationsschaltung 1836 ähnliche Operationen wie diejenigen durchführen, die in Bezug auf 18B beschrieben sind, jedoch potenziell mit einem höheren Durchsatz, da sie in unmittelbarer Nähe zum Kohärenzbus 1864 und den Caches 1862A-1862D, 1856 liegt. Eine Ausführungsform unterstützt unterschiedliche Programmiermodelle, die ein dediziertes Prozessprogrammiermodell (keine Virtualisierung des Graphikbeschleunigungsmoduls) und gemeinsam genutzte Programmiermodelle (mit Virtualisierung) umfassen, welche Programmiermodelle umfassen können, die von der Beschleunigerintegrationsschaltung 1836 gesteuert werden, und Programmiermodelle, welche von dem Graphikbeschleunigungsmodul 1846 gesteuert werden.
In mindestens einer Ausführungsform sind die Graphikverarbeitungs-Engines 1831(1)-1831(N) für eine einzelne Anwendung oder einen einzelnen Prozess unter einem einzigen Betriebssystem dediziert. In mindestens einer Ausführungsform kann eine einzelne Anwendung andere Anwendungsanforderungen an die Graphikverarbeitungs-Engines 1831(1)-1831(N) leiten, um eine Virtualisierung innerhalb einer VM/Partition bereitstellen.
In mindestens einer Ausführungsform können die Graphikverarbeitungs-Engines 1831(1)-1831(N) von mehreren VM-/Anwendungs-Partitionen gemeinsam genutzt werden. In mindestens einer Ausführungsform können gemeinsam genutzte Modelle einen Systemhypervisor verwenden, um Graphikverarbeitungs-Engines 1831(1)-1831(N) zu virtualisieren, um einen Zugriff durch jedes Betriebssystem zu ermöglichen. In mindestens einer Ausführungsform für Systeme mit einer einzigen Partition ohne einen Hypervisor sind die Graphikverarbeitungs-Engines 1831(1)-1831(N) im Besitz eines Betriebssystems. In mindestens einer Ausführungsform kann ein Betriebssystem die Graphikverarbeitungs-Engines 1831(1)-1831(N) virtualisieren, um einen Zugriff auf jeden Prozess oder jede Anwendung zu ermöglichen.
In mindestens einer Ausführungsform wählt das Graphikbeschleunigungsmodul 1846 oder eine einzelne Graphikverarbeitungs-Engine 1831(1)-1831(N) ein Prozesselement unter Verwendung eines Prozess-Handle aus. In einer Ausführungsform werden Prozesselemente in dem Systemspeicher 1814 gespeichert und sind unter Verwendung der hier beschriebenen Techniken zur Übersetzung von effektiven Adressen in echte Adressen adressierbar. In mindestens einer Ausführungsform kann ein Prozesshandle ein implementierungsspezifischer Wert sein, der einem Hostprozess bei der Registrierung seines Kontextes mit der Graphikverarbeitungs-Engine 1831(1)-1831(N) bereitgestellt wird (d.h. Aufruf einer Systemsoftware, um ein Prozesselement zu einer verknüpften Liste von Prozesselementen hinzuzufügen). In mindestens einer Ausführungsform können untere 18 Bits eines Prozess-Handle ein Versatz des Prozesselements innerhalb einer verknüpften Liste von Prozesselementen sein.
18D veranschaulicht ein beispielhaftes Beschleunigerintegrations-Slice 1890. In mindestens einer Ausführungsform umfasst ein „Slice“ einen bestimmten Teil der Verarbeitungsressourcen der Beschleunigerintegrationsschaltung 1836. In mindestens einer Ausführungsform speichert ein anwendungseffektiver Adressraum 1882 in dem Systemspeicher 1814 Prozesselemente 1883. In mindestens einer Ausführungsform werden die Prozesselemente 1883 als Antwort auf GPU-Aufrufe 1881 aus den auf dem Prozessor 1807 ausgeführten Anwendungen 1880 gespeichert.. In mindestens einer Ausführungsform enthält ein Prozesselement 1883 den Prozesszustand für die entsprechende Anwendung 1880. Ein in dem Prozesselement 1883 enthaltener Arbeitsdeskriptor (WD) 1884 kann ein einzelner von einer Anwendung angeforderter Auftrag bzw. Job sein oder einen Zeiger auf eine Warteschlange von Aufträgen enthalten. In mindestens einer Ausführungsform ist WD 1884 ein Zeiger auf eine Auftragsanforderungswarteschlange in dem wirksamen Adressraum 1882 einer Anwendung.
In mindestens einer Ausführungsform kann als Graphikbeschleunigungsmodul 1846 und/oder einzelne Graphikverarbeitungs-Engines 1831(1)-1831(N) können von allen oder einer Teilmenge von Prozessen in einem System gemeinsam genutzt werden. In mindestens einer Ausführungsform kann eine Infrastruktur zum Einrichten des Prozesszustands und zum Senden einer WD 1884 an ein Graphikbeschleunigungsmodul 1846 zum Starten eines Auftrags in einer virtualisierten Umgebung enthalten sein.
In mindestens einer Ausführungsform ist ein dediziertes Prozessprogrammierungsmodell implementierungsspezifisch. In mindestens einer Ausführungsform besitzt in diesem Modell ein einzelner Prozess das Graphikbeschleunigungsmodul 1846 oder eine einzelne Graphikverarbeitungs-Engine 1831. In mindestens einer Ausführungsform initialisiert, wenn das Graphikbeschleunigungsmodul 1846 einem einzelnen Prozess gehört, ein Hypervisor die Beschleunigerintegrationsschaltung 1836 für eine besitzende Partition und ein Betriebssystem initialisiert die Beschleunigerintegrationsschaltung 1836 für einen besitzenden eines Prozess, wenn das Graphikbeschleunigungsmodul 1846 zugewiesen wird.
In mindestens einer Ausführungsform holt im Betrieb eine WD-Holeinheit 1891 in dem Beschleunigerintegrations-Slice 1890 den nächsten WD 1884, welcher eine Angabe der von einer oder mehreren Graphikverarbeitungs-Engines des Graphikbeschleunigungsmoduls 1846 zu verrichtenden Arbeiten umfasst. In mindestens einer Ausführungsform können Daten aus dem WD 1884 in Registern 1845 gespeichert und von der MMU 1839, der Unterbrechungsverwaltungsschaltung 1847 und/oder der Kontextverwaltungsschaltung (CONTEXT MGMT) 1848 wie veranschaulicht verwendet werden. Eine Ausführungsform der MMU 1839 beinhaltet beispielsweise eine Segment-/Seiten-Durchlauf-Schaltungsanordnung zum Zugreifen auf Segment-/Seitentabellen 1886 innerhalb eines virtuellen Adressraums 1885 des Betriebssystems (OS). In mindestens einer Ausführungsform kann die Unterbrechungsverwaltungsschaltung 1847 Unterbrechungsereignisse 1892 verarbeiten, die von dem Graphikbeschleunigungsmodul 1846 empfangen werden. In mindestens einer Ausführungsform wird bei der Durchführung von Graphikoperationen eine von einer Graphikverarbeitungs-Engine 1831(1)-1831(N) erzeugte effektive Adresse 1893 von der MMU 1839 in eine reale Adresse übersetzt.

In einer Ausführungsform wird ein und derselbe Satz von Registern 1845 für jede Graphikverarbeitungs-Engine 1831(1)-1831(N) und/oder das Graphikbeschleunigungs-Modul 1846 dupliziert und kann von einem Hypervisor oder Betriebssystem initialisiert werden. Jedes dieser duplizierten Register kann in einem Beschleunigerintegrations-Slice 1890 umfasst sein. Beispielhafte Register, die von einem Hypervisor initialisiert werden können, werden in Tabelle 1 gezeigt. Tabelle 1 - Hypervisor-initialisierte Register

Register	Beschreibung
1	Slice-Steuerregister
2	Zeiger auf reale Adresse (RA) des Bereichs geplanter Prozesse
3	Register für die Übersteuerung von Berechtigungsmasken
4	Versatz Unterbrechungsvektortabelleneintrag
5	Grenze Unterbrechungsvektortabelleneintrag
6	Zustandsregister
7	ID der logischen Partition
8	Zeiger auf reale Adresse (RA) des Hypervisor-Beschleunierauslastunseintras
9	Speicherbeschreibungsregister

Beispielhafte Register, die von einem Betriebssystem initialisiert werden können, werden in Tabelle 2 gezeigt. Tabelle 2 - Betriebssystem-initialisierte Register

Register	Beschreibung
1	Prozess- und Thread-Identifikation
2	Zeiger auf effektive Adresse (EA) des Kontext-Sichern/Wiederherstellens
3	Zeiger auf virtuelle Adresse (VA) des Beschleunigerauslastungseintrags
4	Zeiger auf virtuelle Adresse (VA) der Speichersegmenttabelle
5	Berechtigungsmaske
6	Arbeitsdeskriptor

In mindestens einer Ausführungsform ist jeder WD 1884 spezifisch für ein bestimmtes Graphikbeschleunigungsmodul 1846 und/oder Graphikverarbeitungs-Engines 1831(1)-1831(N). In mindestens einer Ausführungsform enthält er alle Informationen, die von einer Graphikverarbeitungs-Engine 1831(1)-1831(N) zum Verrichten von Arbeit benötigt werden, oder er kann ein Zeiger auf einen Speicherort sein, bei dem eine Anwendung eine Befehlswarteschlange für abzuschließende Arbeiten eingerichtet hat.
18E veranschaulicht zusätzliche Einzelheiten für eine beispielhafte Ausführungsform eines gemeinsam genutzten Modells. Diese Ausführungsform umfasst einen Hypervisor-Real-Adressraum 1898, in welchem eine Prozesselementliste 1899 gespeichert ist. Der Hypervisor-Real-Adressraum 1898 ist über einen Hypervisor 1896 zugänglich, welcher Graphikbeschleunigungsmodul-Engines für das Betriebssystem 1895 virtualisiert.
In mindestens einer Ausführungsform ermöglichen gemeinsam genutzte Programmiermodelle die Verwendung eines Graphikbeschleunigungsmoduls 1846 für alle oder eine Teilmenge von Prozessen aus allen oder einer Teilmenge von Partitionen in einem System. In mindestens einer Ausführungsform gibt es zwei Programmiermodelle, bei denen das Graphikbeschleunigungsmodul 1846 von mehreren Prozessen und Partitionen gemeinsam genutzt wird, nämlich zeit-sliced gemeinsam genutzt und graphikorientiert gemeinsam genutzt.
In mindestens einer Ausführungsform besitzt der Systemhypervisor 1896 in diesem Modell das Graphikbeschleunigungsmodul 1846 und stellt seine Funktion allen Betriebssystemen 1895 zur Verfügung. In mindestens einer Ausführungsform, damit ein Graphikbeschleunigungsmodul 1846 eine Virtualisierung durch den Systemhypervisor 1896 unterstützen kann, kann das Graphikbeschleunigungsmodul 1846 bestimmte Anforderungen einhalten, wie beispielsweise (1) eine Auftragsanforderung einer Anwendung muss autonom sein (d.h. der Zustand braucht zwischen Aufträgen nicht aufrechterhalten zu werden), oder das Graphikbeschleunigungsmodul 1846 muss einen Mechanismus zum Speichern und Wiederherstellen von Kontext bereitstellen, (2) das Graphikbeschleunigungsmodul 1846 garantiert, dass die Auftragsanforderung einer Anwendung in einer bestimmten Zeitspanne abgeschlossen wird, einschließlich etwaiger Übersetzungsfehler, oder das Graphikbeschleunigungsmodul 1846 bietet eine Möglichkeit, der Verarbeitung eines Auftrags zuvorzukommen, und (3) dem Graphikbeschleunigungsmodul 1846 muss Fairness zwischen Prozessen garantiert werden, wenn es in einem gezielten, gemeinsam genutzten Programmiermodell arbeitet.
In mindestens einer Ausführungsform muss die Anwendung 1880 einen Systemaufruf des Betriebssystems 1895 mit einem Typ des Graphikbeschleunigungsmoduls 1846, einem Arbeitsdeskriptor (WD), einem Wert eines Berechtigungsmaskenregisters (AMR) und einem Zeiger auf einen Kontext-Speicher-/Wiederherstellungsbereich (CSRP) durchführen. In mindestens einer Ausführungsform beschreibt der Typ des Graphikbeschleunigungsmoduls 1846 eine Soll-Beschleunigungsfunktion für einen Systemaufruf. In mindestens einer Ausführungsform kann der Typ des Graphikbeschleunigungsmoduls 1846 ein systemspezifischer Wert sein. In mindestens einer Ausführungsform ist der WD speziell für das Graphikbeschleunigungsmodul 1846 formatiert und kann in einer Form eines Befehls des Graphikbeschleunigungsmoduls 1846, eines effektiven Adresszeigers auf eine benutzerdefinierte Struktur, eines effektiven Adresszeigers auf eine Befehlswarteschlange oder einer beliebigen anderen Datenstruktur zur Beschreibung der von dem Graphikbeschleunigungsmodul 1846 auszuführenden Arbeiten vorliegen.
In einer Ausführungsform ist ein AMR-Wert ein AMR-Zustand, der für einen aktuellen Prozess zu verwenden ist. In mindestens einer Ausführungsform ist ein an ein Betriebssystem übergebener Wert vergleichbar mit einer Anwendung, die ein AMR einstellt. In mindestens einer Ausführungsform kann, falls die Implementierungen der Beschleunigerintegrationsschaltung 1836 und des Graphikbeschleunigungsmoduls 1846 ein Benutzerberechtigungsmasken-Übersteuerungsregister (User Authority Mask Override Register; „UAMOR“) nicht unterstützen, ein Betriebssystem einen aktuellen UAMOR-Wert auf einen AMR-Wert anwenden, bevor es einen AMR in einem Hypervisor-Aufruf übergibt. Der Hypervisor 1896 kann optional einen aktuellen Berechtigungsmasken-Übersteuerungsregister (Authority Mask Override Register; AMOR)-Wert anwenden, bevor er ein AMR in das Prozesselement 1883 platziert. In mindestens einer Ausführungsform ist CSRP eines von Registern 1845, die eine effektive Adresse eines Bereichs im Adressraum 1882 einer Anwendung für das Graphikbeschleunigungsmodul 1846 zum Speichern und Wiederherstellen des Kontextzustands enthalten. In mindestens einer Ausführungsform ist dieser Zeiger optional, falls zwischen Aufträgen kein Zustand gespeichert werden muss, oder falls einem Auftrag zuvorgekommen wird. In mindestens einer Ausführungsform kann der Kontext-Speicherungs-/Wiederherstellungs-Bereich als fester Systemspeicher dienen.

Bei Empfangen eines Systemaufrufs kann das Betriebssystem 1895 verifizieren, dass die Anwendung 1880 registriert ist und die Berechtigung zur Verwendung des Graphikbeschleunigungsmoduls 1846 erhalten hat. In mindestens einer Ausführungsform ruft das Betriebssystem 1895 dann den Hypervisor 1896 mit den in Tabelle 3 gezeigten Informationen auf. Tabelle 3 - Parameter für Hypervisor-Aufruf durch Betriebssystem

Parameter	Beschreibung
1	Ein Arbeitsdeskriptor (WD)
2	Ein Berechtigungsmaskenregister (AMR)-Wert (potenziell maskiert).
3	Ein Zeiger auf eine effektive Adresse (EA) des Kontext-Speicherungs-/Wiederherstellungs-Bereichs (CSRP)
4	Eine Prozess-ID (PID) und eine optionale Thread-ID (TID).
5	Ein Zeiger auf eine virtuelle Adresse (VA) des Beschleunigerauslastungseintrags (AURP)
6	Zeiger auf virtuelle Adresse der Speichersegmenttabelle (SSTP)
7	Eine logische Unterbrechungsdienstnummer (LISN)

In mindestens einer Ausführungsform verifiziert bei Empfangen eines Hypervisoraufrufs der Hypervisor 1896, dass das Betriebssystem 1895 registriert hat und berechtigt ist, das Graphikbeschleunigungsmodul 1846 zu verwenden. In mindestens einer Ausführungsform stellt der Hypervisor 1896 dann das Prozesselement 1883 in eine verknüpfte Liste von Prozesselementen für einen Typ eines entsprechendes Graphikbeschleunigungsmodul 1846 ein. In mindestens einer Ausführungsform kann ein Prozesselement in Tabelle 4 gezeigte Informationen umfassen. Tabelle 4 - Informationen zu Prozesselementen

Element	Beschreibung
1	Ein Arbeitsdeskriptor (WD)
2	Ein Berechtigungsmaskenregister (AMR)-Wert (potenziell maskiert)
3	Ein Zeiger auf eine effektive Adresse (EA) des Kontext-Speicherungs-/Wiederherstellungs-Bereichs (CSRP)
4	Eine Prozess-ID (PID) und eine optionale Thread-ID (TID)
5	Ein Zeiger auf eine virtuelle Adresse (VA) des Beschleunigerauslastungseintrags (AURP)
6	Zeiger auf virtuelle Adresse der Speichersegmenttabelle (SSTP)
7	Eine logische Unterbrechungsdienstnummer (LISN)
8	Unterbrechungsvektortabelle, abgeleitet aus Hypervisor-Aufrufparametern
9	Ein Zustandsregister (SR)-Wert
10	Eine logische Partitions-ID (LPID)
11	Ein Zeiger auf eine reale Adresse (RA) des Hypervisor-Beschleunigerauslastungseintrags
14	Speicherdeskriptorregister (SDR)

In mindestens einer Ausführungsform initialisiert der Hypervisor mehrere Register 1845 des Beschleunigerintegrations-Slice 1890.
Wie in 18F veranschaulicht, wird in mindestens einer Ausführungsform ein vereinigter Speicher verwendet, der über einen gemeinsamen virtuellen Speicheradressraum adressierbar ist, der für den Zugriff auf physikalische Prozessorspeicher 1801(1)-1801(N) und GPU-Speicher 1820(1)-1820(N) verwendet wird. In dieser Implementierung verwenden Operationen, die auf GPUs 1820(1)-1820(N) ausgeführt werden, ein und denselben virtuellen/effektiven Speicheradressraum, um auf die Prozessorspeicher 1801(1)-1801(N) zuzugreifen und umgekehrt, wodurch die Programmierbarkeit vereinfacht wird. In mindestens einer Ausführungsform ist ein erster Abschnitt eines virtuellen/effektiven Adressraums dem Prozessorspeicher 1801, ein zweiter Abschnitt dem zweiten Prozessorspeicher 1802, ein dritter Abschnitt dem GPU-Speicher 1814 zugeteilt, und so weiter. In mindestens einer Ausführungsform wird dadurch ein gesamter virtueller/effektiver Speicherraum (manchmal auch als ein effektiver Adressraum bezeichnet) über jeden der Prozessorspeicher 1801 und GPU-Speicher 1820 hinweg verteilt, so dass jeder Prozessor oder jede GPU auf jeden physikalischen Speicher zugreifen kann, wobei eine virtuelle Adresse auf diesen Speicher abgebildet wird.
In einer Ausführungsform stellen die Bias/Kohärenzverwaltungs-Schaltungen 1894A-1894E innerhalb einer oder mehrerer MMUs 1839A-1839E die Cache-Kohärenz zwischen Caches eines oder mehrerer Host-Prozessoren (z.B. 1805) und den GPUs 1810 sicher und implementieren Biasing-Techniken, die physikalische Speicher angeben, in welchen bestimmte Arten von Daten gespeichert werden sollten. In mindestens einer Ausführungsform können, während in 18F mehrere Instanzen der Bias-/Kohärenzverwaltungsschaltungen 1894A-1894E veranschaulicht sind, die Bias-/Kohärenzschaltungen innerhalb einer MMU eines oder mehrerer Hostprozessoren 1805 und/oder innerhalb der Beschleunigerintegrationsschaltung 1836 implementiert sein.
Eine Ausführungsform ermöglicht GPU-Speichern 1820 als Teil des Systemspeichers abgebildet zu werden und unter Verwendung einer gemeinsam genutzten Technologie virtuellen Speichers (Shared Virtual Memory; SVM) darauf zugegriffen zu werden, ohne jedoch Leistungseinbußen im Zusammenhang mit voller Systemcache-Kohärenz zu erleiden. In mindestens einer Ausführungsform bietet die Möglichkeit, auf den an die GPU gebundenen Speicher 1820 als Systemspeicher ohne lästigen Cachekohärenz-Overhead zuzugreifen, eine vorteilhafte Betriebsumgebung für GPU-Entlastung. Diese Anordnung ermöglicht Software des Host-Prozessors 1805, Operanden einzurichten und ohne den Aufwand traditioneller E/A-DMA-Datenkopien auf Rechenergebnisse zuzugreifen. In mindestens einer Ausführungsform beinhalten derartige traditionelle Kopien Treiberaufrufe, Unterbrechungen bzw. Interrupts und Memory Mapped I/O (MMIO)-Zugriffe, die im Vergleich zu einfachen Speicherzugriffen alle ineffizient sind. In mindestens einer Ausführungsform kann eine Fähigkeit, auf den an die GPU gebundenen Speicher 1820 ohne Cache-Kohärenz-Overheads zuzugreifen, entscheidend für die Ausführungszeit einer entlasteten Berechnung sein. In mindestens einer Ausführungsform kann in Fällen mit wesentlichem Streaming-Speicherschreibe-Datenaufkommen beispielsweise der Cache-Kohärenz-Overhead eine effektive Schreibbandbreite, die von einer GPU 1810 gesehen wird, beträchtlich verringern. In mindestens einer Ausführungsform können die Effizienz der Operandeneinrichtung, die Effizienz des Zugriffs auf Ergebnisse und die Effizienz der Berechnung durch die GPU eine Rolle bei der Bestimmung der Effektivität einer GPU-Entlastung spielen.
In mindestens einer Ausführungsform wird die Auswahl von GPU-Bias und Host-Prozessor-Bias durch eine Bias-Tracker-Datenstruktur gesteuert. In mindestens einer Ausführungsform kann beispielsweise eine Bias-Tabelle verwendet werden, die eine Seitengranularstruktur sein kann (d.h. auf eine Granularität einer Speicherseite gesteuert wird), die 1 oder 2 Bit pro GPU-gebundener Speicherseite enthält. In mindestens einer Ausführungsform kann eine Bias-Tabelle in einem gestohlenen Speicherbereich eines oder mehrerer GPU-gebundener Speicher 1820 mit oder ohne einen Bias-Cache in einer GPU 1810 implementiert sein (z.B. um häufig/kürzlich verwendete Einträge einer Bias-Tabelle zwischenzuspeichern). Alternativ kann in mindestens einer Ausführungsform eine gesamte Bias-Tabelle innerhalb einer GPU aufrechterhalten werden.
In mindestens einer Ausführungsform wird auf einen Bias-Tabelleneintrag zugegriffen, der jedem Zugriff auf den GPU-gebundenen Speicher 1820 zugeordnet ist, bevor tatsächlich auf einen GPU-Speicher zugegriffen wird, welcher die folgenden Operationen veranlasst. Zunächst werden lokale Anfragen von einer GPU 1810, die ihre Seite in GPU-Bias finden, direkt an einen entsprechenden GPU-Speicher 1820 weitergeleitet. In mindestens einer Ausführungsform werden lokale Anfragen von einer GPU, die ihre Seite in Host-Bias finden, an den Prozessor 1805 weitergeleitet (z.B. über eine Hochgeschwindigkeitsverbindung, wie hier beschrieben). In mindestens einer Ausführungsform beenden Anfragen von dem Prozessor 1805, die eine angeforderte Seite in Hostprozessor-Bias finden, eine Anfrage wie ein normales Lesen des Speichers. Alternativ können Anfragen, die an eine Seite mit GPU-Bias gerichtet sind, an eine GPU 1810 weitergeleitet werden. In mindestens einer Ausführungsform kann eine GPU dann eine Seite in einen Hostprozessor-Bias überführen, wenn sie derzeit keine Seite verwendet. In mindestens einer Ausführungsform kann ein Bias-Zustand einer Seite entweder durch einen softwarebasierten Mechanismus, einen hardwaregestützten softwarebasierten Mechanismus oder, für eine begrenzte Anzahl von Fällen, einen rein hardwarebasierten Mechanismus geändert werden.
In mindestens einer Ausführungsform benutzt ein Mechanismus zum Ändern des Bias-Zustands einen API-Aufruf (z.B. OpenCL), welcher wiederum den Gerätetreiber einer GPU aufruft, welcher wiederum eine Nachricht an eine GPU sendet (oder einen Befehlsdeskriptor in eine Warteschlange stellt), der sie anweist, einen Bias-Zustand zu ändern und, für einige Übergänge, eine Cache-Leerungs-Operation in einem Host durchzuführen. In mindestens einer Ausführungsform wird eine Cache-Leerungsoperation für einen Übergang von Bias des Host-Prozessors 1805 zur Bias der GPU verwendet, nicht jedoch für einen entgegengesetzten Übergang.
In einer Ausführungsform wird Cache-Kohärenz durch vorübergehendes Rendern von Seiten mit GPU-Bias, die von dem Hostprozessor 1805 nicht zwischengespeichert werden können, aufrechterhalten. Um auf diese Seiten zuzugreifen, kann der Prozessor 1805 Zugriff von der GPU 1810 anfordern, welche den Zugriff sofort gewähren kann oder auch nicht. Um die Kommunikation zwischen Prozessor 1805 und GPU 1810 zu verringern, ist es somit vorteilhaft, sicherzustellen, dass Seiten mit GPU-Bias diejenigen sind, die von einer GPU, jedoch nicht von dem Hostprozessor 1805 benötigt werden und umgekehrt.
Eine Hardwarestruktur(en) 1015 wird(en) verwendet, um eine oder mehrere Ausführungsformen auszuführen. Einzelheiten hinsichtlich einer Hardwarestruktur(en) 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt.
19 veranschaulicht beispielhaft integrierte Schaltungen und zugehörige Graphikprozessoren, die unter Verwendung von einem oder mehreren IP-Kernen hergestellt sein können, gemäß verschiedenen hier beschriebenen Ausführungsformen. Zusätzlich zu dem, was veranschaulicht ist, können andere Logik und Schaltungen in mindestens einer Ausführungsform umfasst sein, einschließlich zusätzlicher Graphikprozessoren/Kerne, peripherer Schnittstellen-Controllers oder universeller Prozessorkerne.
19 ist ein Blockdiagramm, das ein beispielhaftes System auf einer integrierten Chip-Schaltung 1900 veranschaulicht, die aus einem oder mehreren IP-Kernen hergestellt sein kann, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst die integrierte Schaltung 1900 einen oder mehrere Anwendungsprozessor(en) 1905 (z.B. CPUs), mindestens einen Graphikprozessor 1910 und kann zusätzlich einen Bildprozessor 1915 und/oder einen Videoprozessor 1920 umfassen, von welchen jeder ein modularer IP-Kern sein kann. In mindestens einer Ausführungsform umfasst die integrierte Schaltung 1900 Peripherie- oder Buslogik mit einem USB-Controller 1925, einem UART-Controller 1930, einem SPI/SDIO-Controller 1935 und einem I²2S/I²2C-Controller 1940. In mindestens einer Ausführungsform kann die integrierte Schaltung 1900 eine Anzeigevorrichtung 1945 umfassen, die mit einem oder mehreren eines High-Definition-Multimedia-Schnittstellen-(HDMI)-Controllers 1950 und einer Anzeigeschnittstelle 1955 für ein Mobile Industry Processor Interface (MIPI) gekoppelt ist. In mindestens einer Ausführungsform kann Speicher durch ein Flash-Speicher-Teilsystem 1960 einschließlich eines Flash-Speichers und eines Flash-Speicher-Controllers bereitgestellt sein. In mindestens einer Ausführungsform kann eine Speicherschnittstelle über einen Speicher-Controller 1965 für Zugriff auf SDRAM- oder SRAM-Speichervorrichtungen bereitgestellt sein. In mindestens einer Ausführungsform umfassen einige integrierte Schaltungen zusätzlich eine eingebettete Sicherheits-Engine 1970.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in der integrierten Schaltung 1900 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor des Computersystems ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben. In mindestens einer Ausführungsform ist der Prozessor ein Graphikprozessor, eine GPU, ein Videoprozessor oder ein Anwendungsprozessor, wie hier beschrieben.
20A-20B veranschaulichen beispielhafte integrierte Schaltungen und zugeordnete Graphikprozessoren, die unter Verwendung eines oder mehrerer IP-Kerne hergestellt sein können, gemäß verschiedenen der hier beschriebenen Ausführungsformen. Zusätzlich zu dem, was veranschaulicht ist, können andere Logik und Schaltungen in mindestens einer Ausführungsform umfasst sein, einschließlich zusätzlicher Graphikprozessoren/Kerne, peripherer Schnittstellen-Controllers oder universeller Prozessorkerne.
20A-20B sind Blockdiagramme, die beispielhafte Graphikprozessoren zur Verwendung innerhalb eines SoC veranschaulichen, gemäß hier beschriebenen Ausführungsformen. 20A veranschaulicht einen beispielhaften Graphikprozessor 2010 eines Systems auf einer integrierten Chip-Schaltung, das unter Verwendung eines oder mehrerer IP-Kerne hergestellt sein kann, gemäß mindestens einer Ausführungsform. 20B veranschaulicht einen zusätzlichen beispielhaften Graphikprozessor 2040 eines Systems auf einer integrierten Chip-Schaltung, der unter Verwendung eines oder mehrerer IP-Kerne hergestellt sein kann, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der Graphikprozessor 2010 von 20A ein Graphikprozessorkern mit niedrigem Stromverbrauch. In mindestens einer Ausführungsform ist der Graphikprozessor 2040 von 20B ein leistungsfähigerer Graphikprozessorkern. In mindestens einer Ausführungsform kann jeder der Graphikprozessoren 2010, 2040 eine Variante des Graphikprozessors 1910 von 19 sein.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 2010 einen Vertex-Prozessor 2005 und einen oder mehrere Fragment-Prozessor(en) 2015A-2015N (z.B. 2015A, 2015B, 2015C, 2015D, bis 2015N-1 und 2015N). In mindestens einer Ausführungsform kann der Graphikprozessor 2010 verschiedene Shader-Programme über separate Logik ausführen, so dass der Vertex-Prozessor 2005 für die Ausführung von Operationen für Vertex-Shader-Programme optimiert ist, während ein oder mehrere Fragment-Prozessoren 2015A-2015N Fragment (beispielsweise Pixel)-Shading-Operationen für Fragment- oder Pixel-Shader-Programme ausführen. In mindestens einer Ausführungsform führt der Vertex-Prozessor 2005 eine Vertex-Verarbeitungsphase einer 3D-Graphikpipeline durch und erzeugt Primitive und Vertex-Daten. In mindestens einer Ausführungsform verwenden der(die) Fragment-Prozessoren) 2015A-2015N Primitive- und Vertex-Daten, die von dem Vertex-Prozessor 2005 erzeugt wurden, um einen Frame- bzw. Einzelbildpuffer zu erzeugen, der auf einer Anzeigevorrichtung angezeigt wird. In mindestens einer Ausführungsform sind der bzw. die Fragment-Prozessor(en) 2015A-2015N optimiert, Fragment-Shader-Programme auszuführen, wie sie in einer OpenGL-API vorgesehen sind, welche verwendet werden können, ähnliche Operationen wie ein Pixel-Shader-Programm durchzuführen, wie sie in einer Direct 3D-API vorgesehen sind.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 2010 zusätzlich eine oder mehrere Speicherverwaltungseinheiten (MMUs) 2020A-2020B, Cache(s) 2025A-2025B und Schaltungszwischenverbindung(en) 2030A-2030B. In mindestens einer Ausführungsform stellen eine oder mehrere MMU(s) 2020A-2020B ein Adressmapping von virtuell nach physikalisch für den Graphikprozessor 2010 bereit, einschließlich des Vertex-Prozessors 2005 und/oder des/der Fragment-Prozessoren 2015A-2015N, die auf Vertex- oder Bild-/Texturdaten Bezug nehmen können, die in Speicher gespeichert sind, zusätzlich zu Vertex- oder Bild-/Textur-Daten, die in einem oder mehreren Cache(s) 2025A-2025B gespeichert sind. In mindestens einer Ausführungsform können eine oder mehrere MMU(s) 2020A-2020B mit anderen MMU(s) innerhalb des Systems synchronisiert werden, einschließlich einer oder mehrerer MMU(s), die einem oder mehreren Anwendungsprozessor(en) 1905, Bildprozessoren 1915 und/oder Videoprozessoren 1914 von 19 zugeordnet sind, so dass jeder Prozessor 1905-1914 an einem gemeinsam genutzten oder vereinigten virtuellen Speichersystem partizipieren kann. In mindestens einer Ausführungsform ermöglichen eine oder mehrere Schaltungs-Zwischenverbindung(en) 2030A-2030B dem Graphikprozessor 2010, sich mit anderen IP-Kernen innerhalb des SoC entweder über einen internen Bus des SoC oder über eine direkte Verbindung schnittstellenmäßig zu verbinden.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 2040 einen oder mehrere Shader-Kerne 2055A-2055N (z.B. 2055A, 2055B, 2055C, 2055D, 2055E, 2055F, bis 2055N-1 und 2055N), wie in 20B gezeigt, welche eine vereinheitlichte Shader-Kern-Architektur bereitstellen, in welcher ein einzelner Kern oder Typ oder Kern alle Arten von programmierbarem Shader-Code ausführen kann, einschließlich Shader-Programmcode zur Implementierung von Vertex-Shadern, Fragment-Shadern und/oder Rechen-Shadern. In mindestens einer Ausführungsform kann eine Anzahl von Shader-Kernen variieren. In mindestens einer Ausführungsform umfasst der Graphikprozessor 2040 einen Inter-Core-Task-Manager 2045, der als ein Thread-Abfertiger fungiert, um Ausführung-Threads an einen oder mehrere Shader-Kerne 2055A-2055N zu senden, und eine Kachelungs-Einheit 2058, um Kachelungs-Operationen für kachelbasiertes Rendering zu beschleunigen, bei welchen Rendering-Operationen für eine Szene im Bildraum unterteilt sind, um beispielsweise lokale räumliche Kohärenz innerhalb einer Szene auszunutzen oder die Nutzung interner Caches zu optimieren.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in der integrierten Schaltung 20A und/oder 20B verwendet werden, um Operationen zu inferenzieren oder vorherzusagen, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor des Computersystems ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben. In mindestens einer Ausführungsform ist der Prozessor ein Vertexprozessor, wie hier beschrieben.
21A-21B veranschaulichen eine zusätzliche beispielhafte Graphikprozessorlogik gemäß hier beschriebenen Ausführungsformen. 21A veranschaulicht einen Graphikkern 2100, der in mindestens einer Ausführungsform in dem Graphikprozessor 2110 von 21 umfasst sein kann und in mindestens einer Ausführungsform ein vereinheitlichter Shader-Kern 2055A-2055N wie in 20B in mindestens einer Ausführungsform sein kann. 21B veranschaulicht eine hochparallele universelle Graphikverarbeitungseinheit („GPGPU“) 2130, die für den Einsatz auf einem Multi-Chip-Modul in mindestens einer Ausführungsform geeignet ist.
In mindestens einer Ausführungsform umfasst der Graphikkern 2100 einen gemeinsam genutzten Befehls-Cache 2102, eine Textureinheit 2118 und einen Cache/gemeinsam genutzten Speicher 2120, die für Ausführungsressourcen innerhalb des Graphikkerns 2100 gemeinsam sind. In mindestens einer Ausführungsform kann der Graphikkern 2100 mehrere Slices 2101A-2101 N oder Partitionen für jeden Kern umfassen, und kann ein Graphikprozessor mehrere Instanzen des Graphikkerns 2100 umfassen. In mindestens einer Ausführungsform können die Slices 2101A-2101N eine Unterstützungslogik umfassen, die einen lokalen Befehls-Cache 2104A-2104N, einen Thread-Planer 2106A-2106N, einen Thread-Abfertiger 2108A-2108N und einen Satz von Registern 2110A-2110N umfasst. In mindestens einer Ausführungsform können die Slices 2101A-2101N einen Satz zusätzlicher Funktionseinheiten (AFUs 2114A-2114N), Gleitkommaeinheiten (FPU 2114A-2114N), Ganzzahl-Rechenlogikeinheiten (ALUs 2116A-2116N), Adressberechnungseinheiten (ACU 2113A-2113N), doppelt genaue Gleitkommaeinheiten (DPFPU 2115A-2115N) und Matrixverarbeitungseinheiten (MPU 2117A-2117N) umfassen.
In mindestens einer Ausführungsform können FPUs 2114A-2114N einfach genaue (32-Bit) und halb genaue (16-Bit) Gleitkomma-Operationen durchführen, während die DPFPUs 2115A-2115N doppelt genaue (64-Bit) Gleitkomma-Operationen durchführen. In mindestens einer Ausführungsform können die ALUs 2116A-2116N Ganzzahl-Operationen mit variabler Genauigkeit und 8-Bit-, 16-Bit- und 32-Bit-Genauigkeit durchführen und für Operationen mit gemischter Genauigkeit konfiguriert sein. In mindestens einer Ausführungsform können die MPUs 2117A-2117N auch für Matrix-Operationen mit gemischtere Genauigkeit konfiguriert sein, einschließlich halb genauer Gleitkomma- und 8-Bit Ganzzahl-Operationen. In mindestens einer Ausführungsform können die MPUs 2117-2117N eine Vielzahl von Matrix-Operationen durchführen, um die Frameworks von Anwendungen für maschinelles Lernen zu beschleunigen, einschließlich des Ermöglichens von Unterstützung für beschleunigte allgemeine bzw. generelle Matrix-zu-Matrix Multiplikation (GEMM). In mindestens einer Ausführungsform können die AFUs 2114A-2114N zusätzliche logische Operationen durchführen, die nicht von Gleitkomma- oder Integer-Einheiten unterstützt werden, die trigonometrische Operationen (z.B. Sinus, Cosinus usw.) umfassen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem Graphikkern 2100 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor des Computersystems ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben. In mindestens einer Ausführungsform ist der Prozessor ein Graphikkern, wie hier beschrieben.
21B veranschaulicht eine Allzweck-Verarbeitungseinheit (GPGPU) 2130, die konfiguriert sein kann, hochparallele Rechenoperationen zu ermöglichen, die von einer Anordnung von Graphikverarbeitungseinheiten durchzuführen sind, in mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann die GPGPU 2130 direkt mit anderen Instanzen der GPGPU 2130 verknüpft sein, um einen Multi-GPU-Cluster zu erstellen, um die Trainingsgeschwindigkeit für tiefe neuronale Netzwerke zu verbessern. In mindestens einer Ausführungsform umfasst die GPGPU 2130 eine Host-Schnittstelle 2132, um eine Verbindung mit einem Host-Prozessor zu ermöglichen. In mindestens einer Ausführungsform ist die Host-Schnittstelle 2132 eine PCI-Express-Schnittstelle. In mindestens einer Ausführungsform kann die Host-Schnittstelle 2132 eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur sein. In mindestens einer Ausführungsform empfängt die GPGPU 2130 Befehle von einem Host-Prozessor und verwendet einen globalen Planer 2134, um die diesen Befehlen zugeordneten Ausführung-Threads an einen Satz von Rechenclustern 2136A-2136H zu verteilen. In mindestens einer Ausführungsform nutzen die Rechencluster 2136A-2136H einen Cache-Speicher 2138 gemeinsam. In mindestens einer Ausführungsform kann der Cache-Speicher 2138 als ein übergeordneter Cache für Cache-Speicher innerhalb der Rechencluster 2136A-2136H dienen.
In mindestens einer Ausführungsform umfasst die GPGPU 2130 den Speicher 2144A-2144B, der mit den Rechenclustern 2136A-2136H über einen Satz von Speicher-Controllern 2142A-2142B gekoppelt ist. In mindestens einer Ausführungsform kann der Speicher 2144A-2144B verschiedene Arten von Speichervorrichtungen umfassen, einschließlich eines dynamischen Direktzugriffsspeichers (DRAM) oder eines Graphik-Direktzugriffspeichers, wie beispielsweise einen synchroner Graphik-Direktzugriffspeicher (SGRAM), der einen Graphikspeicher mit doppelter Datenrate (GDDR) umfasst.
In mindestens einer Ausführungsform umfassen die Rechencluster 2136A-2136H jeweils einen Satz von Graphikkernen, wie beispielsweise den Graphikkern 2100 von 21A, der mehrere Typen von Ganzzahl- und Gleitkomma-Logikeinheiten umfassen kann, die Rechenoperationen mit einer Reihe von Genauigkeitsstufen durchführen können, die auch für Berechnungen zum maschinellen Lernen geeignet sind. Beispielsweise kann in mindestens einer Ausführungsform mindestens eine Teilmenge von Gleitkommaeinheiten in jedem der Rechencluster 2136A-2136H konfiguriert sein, um 16-Bit- oder 32-Bit-Gleitkommaoperationen durchzuführen, während eine andere Teilmenge von Gleitkommaeinheiten konfiguriert sein kann, um 64-Bit-Gleitkommaoperationen durchzuführen.
In mindestens einer Ausführungsform können mehrere Instanzen der GPGPU 2130 konfiguriert sein, als Rechencluster zu arbeiten. In mindestens einer Ausführungsform variiert die Kommunikation, die von den Rechenclustern 2136A-2136H für die Synchronisation und den Datenaustausch verwendet wird, je nach Ausführungsform. In mindestens einer Ausführungsform kommunizieren mehrere Instanzen der GPGPU 2130 über die Host-Schnittstelle 2132. In mindestens einer Ausführungsform umfasst die GPGPU 2130 einen E/A-Hub 2139, der die GPGPU 2130 mit einer GPU-Verbindung 2140 koppelt, die eine direkte Verbindung zu anderen Instanzen der GPGPU 2130 ermöglicht. In mindestens einer Ausführungsform ist die GPU-Verbindung 2140 mit einer dedizierten GPU-zu-GPU-Brücke gekoppelt, die die Kommunikation und Synchronisation zwischen mehreren GPGPU 2130-Instanzen ermöglicht. In mindestens einer Ausführungsform koppelt die GPU-Verbindung 2140 mit einer Hochgeschwindigkeitsverbindung, um Daten an andere GPGPUs oder Parallelprozessoren zu senden und zu empfangen. In mindestens einer Ausführungsform befinden sich mehrere Instanzen der GPGPU 2130 in separaten Datenverarbeitungssystemen und kommunizieren über eine Netzwerkvorrichtung, die über die Host-Schnittstelle 2132 zugänglich ist. In mindestens einer Ausführungsform kann die GPU-Verbindung 2140 konfiguriert sein, eine Verbindung zu einem Host-Prozessor zusätzlich oder alternativ zu der Host-Schnittstelle 2132 zu ermöglichen.
In mindestens einer Ausführungsform kann die GPGPU 2130 konfiguriert sein, um neuronale Netzwerke zu trainieren. In mindestens einer Ausführungsform kann die GPGPU 2130 innerhalb einer Inferenzplattform verwendet werden. In mindestens einer Ausführungsform, in welcher die GPGPU 2130 zur Inferenzierung verwendet wird, kann die GPGPU weniger Rechencluster 2136A-2136H umfassen als dann, wenn die GPGPU 2130 zum Training eines neuronalen Netzwerks verwendet wird. In mindestens einer Ausführungsform kann sich die dem Speicher 2144A-2144B zugeordnete Speichertechnologie zwischen Inferenzierungs- und Trainingskonfigurationen unterscheiden, wobei Speichertechnologien mit höherer Bandbreite für Trainingskonfigurationen vorgesehen sind. In mindestens einer Ausführungsform kann die Inferenzkonfiguration der GPGPU 2130 die inferenzspezifische Anweisungen unterstützen. Beispielsweise kann in mindestens einer Ausführungsform eine Inferenzkonfiguration eine oder mehrere 8-Bit-Ganzzahl-Skalarprodukt-Anweisungen unterstützen, welche während Inferenzoperationen für bereitgestellte neuronale Netzwerke verwendet werden können.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in der GPGPU 2130 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Computersystems aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt ein Prozessor des Computersystems ausführbare Befehle aus, die das Computersystem veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
22 ist ein Blockdiagramm, das ein Computersystem 2200 gemäß mindestens einer Ausführungsform darstellt. In mindestens einer Ausführungsform umfasst das Computersystem 2200 ein Verarbeitungsteilsystem 2201 mit einem oder mehreren Prozessor(en) 2202 und einem Systemspeicher 2204, der über einen Zwischenverbindungspfad kommuniziert, der einen Speicher-Hub 2205 umfassen kann. In mindestens einer Ausführungsform kann der Speicher-Hub 2205 eine separate Komponente innerhalb einer Chipsatz-Komponente sein oder in einen oder mehrere Prozessor(en) 2202 integriert sein. In mindestens einer Ausführungsform koppelt der Speicher-Hub 2205 über eine Kommunikationsverbindung 2206 mit einem E/A-Teilsystem 2211. In mindestens einer Ausführungsform umfasst das E/A-Teilsystem 2211 einen E/A-Hub 2207, der es dem Computersystem 2200 ermöglichen kann, Eingaben von einer oder mehreren Eingabevorrichtung(en) 2208 zu empfangen. In mindestens einer Ausführungsform kann der E/A-Hub 2207 einem Anzeigen-Controller, der in einem oder mehreren Prozessor(en) 2202 umfasst sein kann, ermöglichen, Ausgaben an eine oder mehrere Anzeigevorrichtung(en) 2210A bereitzustellen. In mindestens einer Ausführungsform können eine oder mehrere mit dem E/A-Hub 2207 gekoppelte Anzeigevorrichtung(en) 2210A eine lokale, interne oder eingebettete Anzeigevorrichtung umfassen.
In mindestens einer Ausführungsform umfasst das Verarbeitungsteilsystem 2201 einen oder mehrere Parallelprozessor(en) 2214, die über einen Bus oder eine andere Kommunikationsverbindung 2213 mit dem Speicher-Hub 2205 gekoppelt sind. In mindestens einer Ausführungsform kann die Kommunikationsverbindung 2213 eine von einer beliebigen Anzahl von auf Standards basierenden Kommunikation-Verbindungstechnologien oder - Verbindungsprotokollen sein, wie beispielsweise, jedoch nicht beschränkt auf, PCI Express, oder kann sie eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur sein. In mindestens einer Ausführungsform bilden ein oder mehrere Parallelprozessor(en) 2214 ein rechnerisch fokussiertes Parallel- oder Vektor-Verarbeitungssystem, das eine große Anzahl von Verarbeitungskernen und/oder Verarbeitungsclustern umfassen kann, wie beispielsweise einen Prozessor mit vielen integrierten Kernen (Many Integrated Core; MIC). In mindestens einer Ausführungsform bilden ein oder mehrere Parallelprozessor(en) 2214 ein Graphikverarbeitungs-Teilsystem, das Pixel an eine oder mehrere Anzeigevorrichtung(en) 2210A ausgeben kann, die über den E/A-Hub 2207 gekoppelt sind. In mindestens einer Ausführungsform können ein oder mehrere Parallelprozessor(en) 2214 auch einen Anzeigen-Controller und eine Anzeigeschnittstelle (nicht gezeigt) umfassen, um eine direkte Verbindung zu einer oder mehreren Anzeigevorrichtung(en) 2210B zu ermöglichen.
In mindestens einer Ausführungsform kann sich eine Systemspeichereinheit 2214 mit dem E/A-Hub 2207 verbinden, um einen Speichermechanismus für das Computersystem 2200 bereitzustellen. In mindestens einer Ausführungsform kann ein E/A-Schalter 2216 verwendet werden, um einen Schnittstellenmechanismus bereitzustellen, um Verbindungen zwischen dem E/A-Hub 2207 und anderen Komponenten, wie beispielsweise einem Netzwerkadapter 2218 und/oder einem drahtlosen Netzwerkadapter 2219, der in die Plattform integriert sein kann, und verschiedenen anderen Vorrichtungen, die über eine oder mehrere Add-In-Vorrichtung(en) 2214 hinzugefügt sein können, zu ermöglichen. In mindestens einer Ausführungsform kann der Netzwerkadapter 2218 ein Ethernet-Adapter oder ein anderer verdrahteter Netzwerkadapter sein. In mindestens einer Ausführungsform kann der drahtlose Netzwerkadapter 2219 ein oder mehrere Wi-Fi, Bluetooth-, Nahfeldkommunikation(NFC)- oder andere Netzwerkgeräte umfassen, die ein oder mehrere drahtlose Funkeinrichtungen umfassen.
In mindestens einer Ausführungsform kann das Computersystem 2200 andere Komponenten umfassen, die nicht explizit gezeigt sind, einschließlich USB- oder andere Portverbindungen, optische Speicherlaufwerke, Videoaufnahmevorrichtungen und dergleichen, die auch mit dem E/A-Hub 2207 verbunden sein können. In mindestens einer Ausführungsform können Kommunikationspfade, die verschiedene Komponenten in 22 miteinander verbinden, unter Verwendung beliebiger geeigneter Protokolle, wie z. B. PCI-(Peripheral Component Zwischenverbindung)-basierter Protokolle (z. B. PCI-Express), oder anderer Bus- oder Punkt-zu-Punkt-Kommunikationsschnittstellen und/oder - Protokolle(n), wie z.B. NV-Link-Hochgeschwindigkeitsverbindungen oder Zwischenverbindungsprotokolle, implementiert sein.
In mindestens einer Ausführungsform umfassen ein oder mehrere Parallelprozessor(en) 2214 für Graphik- und Videoverarbeitung optimierte Schaltungen, die beispielsweise Videoausgabeschaltungen umfassen und eine Graphikverarbeitungseinheit (GPU) bilden. In mindestens einer Ausführungsform umfassen ein oder mehrere Parallelprozessor(en) 2214 für allgemeine Verarbeitung optimierte Schaltungen. In mindestens einer Ausführungsform können Komponenten des Computersystems 2200 mit einem oder mehreren anderen Systemelementen auf einer einzigen integrierten Schaltung integriert sein. Beispielsweise können in mindestens einer Ausführungsform ein oder mehrere Parallelprozessor(en) 2214, der Speicher-Hub 2205, der bzw. die Prozessor(en) 2202 und der E/A-Hub 2207 in eine System-on-Chip (SoC)-integrierte Schaltung integriert sein. In mindestens einer Ausführungsform können Komponenten des Computersystems 2200 in ein einziges Gehäuse integriert sein, um eine System-in-Package (SIP)-Konfiguration zu bilden. In mindestens einer Ausführungsform kann mindestens ein Teil von Komponenten des Computersystems 2200 in ein Multi-Chip-Modul (MCM) integriert sein, welches mit anderen Multi-Chip-Modulen zu einem modularen Computersystem verbunden sein kann.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem System 2200 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
PROZESSOREN
23A veranschaulicht einen Parallelprozessor 2300 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können verschiedene Komponenten des Parallelprozessors 2300 unter Verwendung einer oder mehrerer integrierter Schaltungsvorrichtungen, wie beispielsweise programmierbare Prozessoren, anwendungsspezifische integrierte Schaltungen (ASICs) oder feldprogrammierbare Gate-Arrays (FPGA) implementiert sein. In mindestens einer Ausführungsform ist der veranschaulichte Parallelprozessor 2300 eine Variante eines oder mehrerer in 22 gezeigter Parallelprozessoren 2012 gemäß einer beispielhaften Ausführungsform.
In mindestens einer Ausführungsform umfasst der Parallelprozessor 2300 eine Parallelverarbeitungseinheit 2302. In mindestens einer Ausführungsform umfasst die Parallelverarbeitungseinheit 2302 eine E/A-Einheit 2304, die eine Kommunikation mit anderen Vorrichtungen ermöglicht, einschließlich anderer Instanzen der Parallelverarbeitungseinheit 2302. In mindestens einer Ausführungsform kann die E/A-Einheit 2304 direkt mit anderen Vorrichtungen verbunden sein. In mindestens einer Ausführungsform verbindet sich die E/A-Einheit 2304 mit anderen Vorrichtungen unter Verwendung eines Hubs oder einer Schalter-Schnittstelle, wie beispielsweise dem Speicher-Hub 2305. In mindestens einer Ausführungsform bilden Verbindungen zwischen dem Speicher-Hub 2305 und der E/A-Einheit 2304 eine Kommunikationsverbindung 2313. In mindestens einer Ausführungsform verbindet sich die E/A-Einheit 2304 mit einer Host-Schnittstelle 2306 und einer Speicherquerschiene 2316, wobei die Host-Schnittstelle 2306 Befehle empfängt, die zur Durchführung von Verarbeitungsoperationen bestimmt sind, und die Speicherquerschiene 2316 Befehle empfängt, die zur Durchführung von Speicheroperationen bestimmt sind.
In mindestens einer Ausführungsform kann dann, wenn die Host-Schnittstelle 2306 über die E/A-Einheit 2304 einen Befehlspuffer empfängt, die Host-Schnittstelle 2306 Arbeitsoperationen anweisen, um diese Befehle an einem Frontend 2308 auszuführen. In mindestens einer Ausführungsform koppelt das Frontend 2308 mit einem Planer 2310, der konfiguriert ist, um Befehle oder andere Arbeitselemente an eine Verarbeitungsclusteranordnung 2312 zu verteilen. In mindestens einer Ausführungsform stellt der Planer 2310 sicher, dass die Clusteranordnung 2312 richtig konfiguriert ist und sich in einem gültigen Zustand befindet, bevor Aufgaben an die Verarbeitungsclusteranordnung 2312 der Verarbeitungsclusteranordnung 2312 verteilt werden. In mindestens einer Ausführungsform ist der Planer 2310 über Firmware-Logik implementiert, die auf einem Mikrocontroller ausgeführt wird. In mindestens einer Ausführungsform ist der von dem Mikrocontroller implementierte Planer 2310 konfigurierbar, um komplexe Planungs- und Arbeitsverteilungsoperationen mit grober und feiner Granularität durchzuführen, was eine schnelle Vorwegnahme und Kontextumschaltung von Threads ermöglicht, die auf der Verarbeitungsanordnung 2312 ausgeführt werden. In mindestens einer Ausführungsform kann die Host-Software Arbeitslasten für die Planung auf der Verarbeitungsanordnung 2312 über eine von mehreren Graphikverarbeitungstürklingeln nachweisen. In mindestens einer Ausführungsform können dann Arbeitslasten über die Verarbeitungsanordnung 2312 hinweg durch die Logik des Planers 2310 innerhalb eines Mikrocontrollers einschließlich des Planers 2310 automatisch verteilt werden.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 2312 bis zu „N“-Verarbeitungscluster (z.B. Cluster 2314A, Cluster 2314B, bis Cluster 2314N) umfassen. In mindestens einer Ausführungsform kann jeder Cluster 2314A-2314N der Verarbeitungsclusteranordnung 2312 eine große Anzahl gleichzeitiger Threads ausführen. In mindestens einer Ausführungsform kann der Planer 2310 den Clustern 2314A-2314N der Verarbeitungsclusteranordnung 2312 unter Verwendung verschiedener Planungs- und/oder Arbeitsverteilungs-algorithmen Arbeit zuweisen, welche je nach Arbeitsbelastung, die für jede Art von Programm oder Berechnung aufkommt, variieren kann. In mindestens einer Ausführungsform kann die Planung von dem Planer 2310 dynamisch gehandhabt werden, oder kann teilweise durch Compilerlogik während der Kompilierung der Programmlogik, die für die Ausführung durch die Verarbeitung der Clusteranordnung 2312 konfiguriert ist, unterstützt werden. In mindestens einer Ausführungsform können verschiedene Cluster 2314A-2314N der Verarbeitungsclusteranordnung 2312 zur Verarbeitung verschiedener Arten von Programmen oder zur Durchführung verschiedener Arten von Berechnungen allokiert sein.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 2312 konfiguriert sein, um verschiedene Arten von Parallelverarbeitungsoperationen durchzuführen. In mindestens einer Ausführungsform ist die Verarbeitungsclusteranordnung 2312 konfiguriert, um allgemeine parallele Rechenoperationen durchzuführen. Beispielsweise kann in mindestens einer Ausführungsform die Verarbeitungsclusteranordnung 2312 Logik umfassen, um Verarbeitungsaufgaben einschließlich eines Filterns von Video- und/oder Audiodaten, Durchführens von Modellierungsoperationen, einschließlich physikalischer Operationen, und Durchführens von Datentransformationen auszuführen.
In mindestens einer Ausführungsform ist die Verarbeitungsclusteranordnung 2312 konfiguriert, um parallele Graphikverarbeitungsoperationen durchzuführen. In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 2312 zusätzliche Logik umfassen, um die Ausführung solcher Graphikverarbeitungsoperationen zu unterstützen, einschließlich einer, jedoch nicht beschränkt auf, Texturabtastlogik zur Durchführung von Texturoperationen, sowie einer Tessellierungslogik und anderer Vertex-Verarbeitungslogik. In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 2312 konfiguriert sein, um graphikverarbeitungsbezogene Shader-Programme auszuführen, wie beispielsweise Vertex-Shader, Tessellation-Shader, Geometrie-Shader und Pixel-Shader. In mindestens einer Ausführungsform kann die Parallelverarbeitungseinheit 2302 Daten aus dem Systemspeicher über die E/A-Einheit 2304 zur Verarbeitung übertragen. In mindestens einer Ausführungsform können während der Verarbeitung übertragene Daten während der Verarbeitung in einem On-Chip-Speicher (z.B. Speicher des Parallelprozessors 2322) gespeichert und anschließend in den Systemspeicher zurückgeschrieben werden.
In mindestens einer Ausführungsform kann dann, wenn die Parallelverarbeitungseinheit 2302 zur Durchführung von Graphikverarbeitung verwendet wird, der Planer 2310 konfiguriert sein, um eine Verarbeitungsarbeitslast in etwa gleich große Aufgaben aufzuteilen, um die Verteilung von Graphikverarbeitungsoperationen auf mehrere Cluster 2314A-2314N der Verarbeitungsclusteranordnung 2312 besser zu ermöglichen. In mindestens einer Ausführungsform können Abschnitte der Verarbeitungsclusteranordnung 2312 konfiguriert sein, um verschiedene Arten von Verarbeitung durchzuführen. Beispielsweise kann in mindestens einer Ausführungsform ein erster Abschnitt konfiguriert sein, um Vertex-Shading und Topologieerzeugung durchzuführen, kann ein zweiter Abschnitt konfiguriert sein, um Tesselation und Geometrie-Shading durchzuführen, und kann ein dritter Abschnitt konfiguriert sein, um Pixel-Shading oder andere Bildschirmraumoperationen durchzuführen, um ein gerendertes Bild für die Anzeige zu erzeugen. In mindestens einer Ausführungsform können Zwischendaten, die von einem oder mehreren der Cluster 2314A-2314N erzeugt wurden, in Puffern gespeichert werden, so dass Zwischendaten zwischen den Clustern 2314A-2314N zur weiteren Verarbeitung übertragen werden können.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 2312 Verarbeitungsaufgaben empfangen, die über den Planer 2310 auszuführen sind, der von dem Frontend 2308 Befehle empfängt, die Verarbeitungsaufgaben definieren. In mindestens einer Ausführungsform können Verarbeitungsaufgaben Indizes von zu verarbeitenden Daten umfassen, z.B. Oberflächen-(Patch)-Daten, Stammfunktionsdaten, Vertex-Daten und/oder Pixeldaten, sowie Zustandsparameter und Befehle, die definieren, wie Daten zu verarbeiten sind (z.B. welches Programm auszuführen ist). In mindestens einer Ausführungsform kann der Planer 2310 konfiguriert sein, um Indizes zu holen, die Aufgaben entsprechen, oder kann Indizes von dem Frontend 2308 empfangen. In mindestens einer Ausführungsform kann das Frontend 2308 konfiguriert sein, um sicherzustellen, dass die Verarbeitungsclusteranordnung 2312 in einen gültigen Zustand konfiguriert ist, bevor eine durch eingehende Befehlspuffer (z.B. Stapelpuffer, Schiebepuffer, usw.) spezifizierte Arbeitslast initiiert wird.
In mindestens einer Ausführungsform kann jede von einer oder mehreren Instanzen der Parallelverarbeitungseinheit 2302 mit dem Parallelprozessorspeicher 2322 gekoppelt sein. In mindestens einer Ausführungsform kann auf den Parallelprozessorspeicher 2322 über die Speicherquerschiene 2316 zugegriffen werden, die Speicheranforderungen von der Verarbeitungsclusteranordnung 2312 sowie der E/A-Einheit 2304 empfangen kann. In mindestens einer Ausführungsform kann die Speicherquerschiene 2316 über eine Speicherschnittstelle 2318 auf den Parallelprozessorspeicher 2322 zugreifen. In mindestens einer Ausführungsform kann die Speicherschnittstelle 2318 mehrere Partitionierungseinheiten (z.B. Partitionierungseinheit 2320A, Partitionierungseinheit 2320B bis Partitionierungseinheit 2320N) umfassen, die jeweils mit einem Abschnitt (z.B. der Speichereinheit) des Parallelprozessorspeichers 2322 koppeln können. In mindestens einer Ausführungsform ist eine Anzahl von Partitionierungseinheiten 2320A-2322N konfiguriert, um gleich einer Anzahl von Speichereinheiten zu sein, so dass eine erste Partitionierungseinheit 2320A eine entsprechende erste Speichereinheit 2324A aufweist, eine zweite Partitionierungseinheit 2320B eine entsprechende Speichereinheit 2324B aufweist und eine N-te Partitionierungseinheit 2320N eine entsprechende N-te Speichereinheit 2324N aufweist. In mindestens einer Ausführungsform kann eine Anzahl von Partitionierungseinheiten 2320A-2320N nicht gleich einer Anzahl von Speichervorrichtungen sein.
In mindestens einer Ausführungsform können die Speichereinheiten 2324A-2324N verschiedene Arten von Speichervorrichtungen umfassen, einschließlich dynamischen Direktzugriffspeichers (DRAM) oder Graphik-Direktzugriffspeichers, wie beispielsweise synchronen Graphik-Direktzugriffspeichers (SGRAM), einschließlich Graphikspeichers mit doppelter Datenrate (GDDR). In mindestens einer Ausführungsform können die Speichereinheiten 2324A-2324N auch 3D-Stapelspeicher umfassen, einschließlich, jedoch nicht beschränkt auf, Speicher mit hoher Bandbreite (HBM). In mindestens einer Ausführungsform können Renderziele, wie beispielsweise Einzelbildpuffer bzw. Frame-Puffer oder Texturkarten, über Speichereinheiten 2324A-2324N hinweg gespeichert sein, so dass die Partitionseinheiten 2320A-2320N Abschnitte jedes Renderziels parallel schreiben können, um verfügbare Bandbreite des Parallelprozessorspeichers 2322 effizient zu nutzen. In mindestens einer Ausführungsform kann eine lokale Instanz des Parallelprozessorspeichers 2322 zugunsten eines vereinheitlichten Speicherdesigns, das Systemspeicher in Verbindung mit lokalem Cache-Speicher nutzt, ausgeschlossen sein.
In mindestens einer Ausführungsform kann jeder beliebige der Cluster 2314A-2314N der Verarbeitungsclusteranordnung 2312 Daten verarbeiten, die in eine beliebige der Speichereinheiten 2324A-2324N in dem Parallelprozessorspeicher 2322 geschrieben werden. In mindestens einer Ausführungsform kann die Speicherquerschiene 2316 konfiguriert sein, um eine Ausgabe jedes Clusters 2314A-2314N an eine beliebige Partitionseinheit 2312A-2312N oder an einen anderen Cluster 2314A-2314N zu übertragen, der zusätzliche Verarbeitungsoperationen an einer Ausgabe durchführen kann. In mindestens einer Ausführungsform kann jeder Cluster 2314A-2314N mit der Speicherschnittstelle 2318 über die Speicherquerschiene 2316 kommunizieren, um aus verschiedenen externen Speichervorrichtungen zu lesen oder in diese zu schreiben. In mindestens einer Ausführungsform weist die Speicherquerschiene 2316 zur Kommunikation mit der E/A-Einheit 2304 Verbindung zu der Speicherschnittstelle 2318 auf, sowie eine Verbindung zu einer lokalen Instanz des Parallelprozessorspeichers 2322, so dass Verarbeitungseinheiten innerhalb verschiedener Verarbeitungscluster 2314A-2314N mit Systemspeicher oder anderem Speicher kommunizieren können, der nicht lokal zu der Parallelverarbeitungseinheit 2302 ist. In mindestens einer Ausführungsform kann die Speicherquerschiene 2316 virtuelle Kanäle verwenden, um Ströme von Datenaufkommen zwischen den Clustern 2314A-2314N und den Partitionierungseinheiten 2320A-2320N zu trennen.
In mindestens einer Ausführungsform können mehrere Instanzen der Parallelverarbeitungseinheit 2302 auf einer einzigen Erweiterungskarte bereitgestellt sein oder können mehrere Erweiterungskarten miteinander verbunden sein. In mindestens einer Ausführungsform können verschiedene Instanzen der Parallelverarbeitungseinheit 2302 konfiguriert sein, auch dann miteinander zu arbeiten, wenn verschiedene Instanzen eine unterschiedliche Anzahl von Verarbeitungskernen, unterschiedliche Mengen an lokalem Parallelprozessorspeicher und/oder andere Konfigurationsunterschiede aufweisen. Beispielsweise können in mindestens einer Ausführungsform einige Instanzen der Parallelverarbeitungseinheit 2302 relativ zu anderen Instanzen Gleitkommaeinheiten mit höherer Genauigkeit umfassen. In mindestens einer Ausführungsform können Systeme, die eine oder mehrere Instanzen der Parallelverarbeitungseinheit 2302 oder des Parallelprozessors 2300 umfassen, in einer Mehrzahl von Konfigurationen und Formfaktoren implementiert sein, einschließlich, jedoch nicht beschränkt auf, Desktop-, Laptop- oder Handheld-Personal Computer, Server, Workstations, Spielkonsolen und/oder eingebettete Systeme.
23B ist ein Blockdiagramm einer Partitionierungseinheit 2320 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die Partitionierungseinheit 2320 eine Instanz einer der Partitionierungseinheiten 2320A-2320N aus 23A. In mindestens einer Ausführungsform umfasst die Partitionierungseinheit 2320 einen L2-Cache 2321, ein Frame-Buffer-Interface bzw. eine Einzelbildpufferschnittstelle 2325 und eine ROP 2326 (Rasteroperationseinheit). Der L2-Cache 2321 ist ein Lese-/Schreib-Cache, der konfiguriert ist, um Lade- und Speicheroperationen durchzuführen, die von der Speicherquerschiene 2316 und der ROP 2326 empfangen wurden. In mindestens einer Ausführungsform werden Lesefehler und dringende Rückschreibanforderungen von dem L2-Cache 2321 an die Einzelbildpufferschnittstelle 2325 zur Verarbeitung ausgegeben. In mindestens einer Ausführungsform können Aktualisierungen über die Einzelbildpufferschnittstelle 2325 zur Verarbeitung auch an einen Einzelbildpuffer gesendet werden. In mindestens einer Ausführungsform ist die Einzelbildpufferschnittstelle 2325 mit einer der Speichereinheiten in dem Parallelprozessorspeicher, wie beispielsweise den Speichereinheiten 2324A-2224N aus 23 (z.B. innerhalb des Parallelprozessorspeichers 2322) verbunden.
In mindestens einer Ausführungsform ist die ROP 2326 eine Verarbeitungseinheit, die Rasteroperationen wie Schablone, Z-Test, Blending und dergleichen durchführt. In mindestens einer Ausführungsform gibt die ROP 2326 dann verarbeitete Graphikdaten aus, die in dem Graphikspeicher gespeichert sind. In mindestens einer Ausführungsform umfasst die ROP 2326 eine Kompressionslogik zum Komprimieren von Tiefen- oder Farbdaten, die in den Speicher geschrieben werden, und zum Dekomprimieren von Tiefen- oder Farbdaten, die aus dem Speicher gelesen werden. In mindestens einer Ausführungsform kann die Kompressionslogik eine verlustfreie Kompressionslogik sein, die einen oder mehrere von multiplen Kompressionsalgorithmen verwendet. Die Art der Komprimierung, die von der ROP 2326 durchgeführt wird, kann basierend auf statistischen Merkmalen der zu komprimierenden Daten variieren. Beispielsweise wird in mindestens einer Ausführungsform eine Delta-Farbkompression auf Tiefen- und Farbdaten auf kachelweiser Grundlage durchgeführt.
In mindestens einer Ausführungsform ist die ROP 2326 in jedem Verarbeitungscluster (z.B. Cluster 2314A-2314N aus 23A) anstelle von in der Partitionierungseinheit 2320 umfasst. In mindestens einer Ausführungsform werden Lese- und Schreibanforderungen für Pixeldaten über die Speicherquerschiene 2316 anstelle von Pixelfragmentdaten übertragen. In mindestens einer Ausführungsform können verarbeitete Graphikdaten auf einer Anzeigevorrichtung, wie beispielsweise einer oder mehreren Anzeigevorrichtung(en) 2310 aus 22 angezeigt werden, zur weiteren Verarbeitung durch den/die Prozessor(en) 2202 weitergeleitet werden, oder zur weiteren Verarbeitung durch eine der Verarbeitungsentitäten innerhalb des Parallelprozessors 2300 aus 23A weitergeleitet werden.
23C ist ein Blockdiagramm eines Verarbeitungsclusters 2314 innerhalb einer Parallelverarbeitungseinheit gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist ein Verarbeitungscluster eine Instanz eines der Verarbeitungscluster 2314A-2314N aus 23A. In mindestens einer Ausführungsform kann der Verarbeitungscluster 2314 konfiguriert sein, um viele Threads parallel auszuführen, wobei sich „Thread“ auf eine Instanz eines bestimmten Programms bezieht, das auf einem bestimmten Satz von Eingangsdaten ausgeführt wird. In mindestens einer Ausführungsform werden Einzelanweisungs-Mehrfachdaten ((Single Instruction, Multiple Data; SIMD)-Befehlsausgabetechniken verwendet, die parallele Ausführung einer großen Anzahl von Threads zu unterstützen, ohne mehrere unabhängige Befehlseinheiten bereitzustellen. In mindestens einer Ausführungsform werden Einzelanweisungs-Mehrfachthread (Single Instruction, Multiple Thread; SIMT)-Techniken verwendet, die parallele Ausführung einer großen Anzahl von im Allgemeinen synchronisierten Threads zu unterstützen, wobei eine gemeinsame Befehlseinheit verwendet wird, die konfiguriert ist, um Anweisungen an eine Anzahl von Verarbeitungs-Engines innerhalb jedes einzelnen der Verarbeitungscluster auszugeben.
In mindestens einer Ausführungsform kann der Betrieb des Verarbeitungsclusters 2314 über einen Pipeline-Verwalter 2332 gesteuert werden, der Verarbeitungsaufgaben an SIMT-Parallelprozessoren verteilt. In mindestens einer Ausführungsform empfängt der Pipeline-Verwalter 2332 Anweisungen von dem Planer 2310 von 23A und verwaltet die Ausführung dieser Anweisungen über einen Graphik-Multiprozessor 2334 und/oder eine Textureinheit 2336. In mindestens einer Ausführungsform ist der Graphik-Multiprozessor 2334 eine beispielhafte Instanz eines SIMT-Parallelprozessors. In mindestens einer Ausführungsform können jedoch verschiedene Arten von SIMT-Parallelprozessoren unterschiedlicher Architekturen innerhalb des Verarbeitungsclusters 2314 umfasst sein. In mindestens einer Ausführungsform können eine oder mehrere Instanzen des Graphik-Multiprozessors 2334 in einem Verarbeitungscluster 2314 umfasst sein. In mindestens einer Ausführungsform kann der Graphik-Multiprozessor 2334 Daten verarbeiten und kann eine Datenquerschiene 2340 verwendet, um verarbeitete Daten an eines von mehreren möglichen Zielen, einschließlich anderer Shader-Einheiten, zu verteilen. In mindestens einer Ausführungsform kann der Pipeline-Verwalter 2332 die Verteilung der verarbeiteten Daten erleichtern, indem er Ziele für verarbeitete Daten spezifiziert, die über die Datenquerschiene 2340 zu verteilen sind.
In mindestens einer Ausführungsform kann jeder Graphik-Multiprozessor 2334 innerhalb des Verarbeitungsclusters 2314 einen identischen Satz funktionaler Ausführungslogik (z.B. Arithmetik-Logikeinheiten, Lade-Speicher-Einheiten usw.) umfassen. In mindestens einer Ausführungsform kann funktionale Ausführungslogik nach Art des Pipeline-Prinzips konfiguriert sein, in welcher neue Anweisungen ausgegeben werden können, bevor frühere Anweisungen beendet sind. In mindestens einer Ausführungsform unterstützt die funktionale Ausführungslogik eine Mehrzahl von Operationen, einschließlich Ganzzahl- und Gleitkommaarithmetik, Vergleichsoperationen, boolesche Operationen, Bit-Shifting und Berechnung verschiedener algebraischer Funktionen. In mindestens einer Ausführungsform kann die gleiche Hardware der funktionalen Einheit wirksam genutzt werden, um verschiedene Operationen durchzuführen, und jede beliebige Kombination von funktionalen Einheiten kann vorhanden sein.
In mindestens einer Ausführungsform bilden an den Verarbeitungscluster 2314 übertragene Anweisungen einen Thread. In mindestens einer Ausführungsform ist ein Satz von Threads, die über einen Satz von Parallelverarbeitungs-Engines ausgeführt werden, eine Thread-Gruppe. In mindestens einer Ausführungsform führt die Thread-Gruppe ein Programm an verschiedenen Eingangsdaten aus. In mindestens einer Ausführungsform kann jeder Thread innerhalb einer Thread-Gruppe einer unterschiedlichen Verarbeitungs-Engine innerhalb eines Graphik-Multiprozessors 2334 zugeordnet sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe weniger Threads umfassen als eine Anzahl von Verarbeitungs-Engines innerhalb des Graphik-Multiprozessors 2334. In mindestens einer Ausführungsform kann, wenn eine Thread-Gruppe weniger Threads als eine Anzahl von Verarbeitungs-Engines enthält, eine oder mehrere der Verarbeitungs-Engines während der Zyklen, in welchen diese Thread-Gruppe verarbeitet wird, im Leerlauf sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe mehr Threads als eine Anzahl von Verarbeitungs-Engines innerhalb des Graphik-Multiprozessors 2334 umfassen. In mindestens einer Ausführungsform kann, wenn eine Thread-Gruppe mehr Threads als eine Anzahl von Verarbeitungs-Engines innerhalb des Graphik-Multiprozessors 2334 umfasst, die Verarbeitung über aufeinanderfolgende Taktzyklen durchgeführt werden. In mindestens einer Ausführungsform können mehrere Thread-Gruppen nebenläufig auf einem Graphik-Multiprozessor 2334 ausgeführt werden.
In mindestens einer Ausführungsform umfasst der Graphik-Multiprozessor 2334 einen internen Cache-Speicher, um Lade- und Speicheroperationen durchzuführen. In mindestens einer Ausführungsform kann der Graphik-Multiprozessor 2334 auf einen internen Cache verzichten und einen Cache-Speicher (z.B. den L1-Cache 2348) innerhalb des Verarbeitungsclusters 2314 verwenden. In mindestens einer Ausführungsform weist jeder Graphik-Multiprozessor 2334 auch Zugriff auf L2-Caches innerhalb von Partitionseinheiten auf (z.B. den Partitionseinheiten 2320A-2320N von 23A), die unter allen Verarbeitungsclustern 2314 gemeinsam genutzt werden und zum Übertragen von Daten zwischen Threads verwendet werden können. In mindestens einer Ausführungsform kann der Graphik-Multiprozessor 2334 auch auf einen globalen Speicher außerhalb des Chips zugreifen, der einen oder mehrere lokale Parallelprozessorspeicher und/oder Systemspeicher umfassen kann. In mindestens einer Ausführungsform kann jeder Speicher, der außerhalb der Parallelverarbeitungseinheit 2302 liegt, als globalen Speicher verwendet werden. In mindestens einer Ausführungsform umfasst der Verarbeitungscluster 2314 mehrere Instanzen des Graphik-Multiprozessors 2334, der gemeinsame Anweisungen und Daten austauschen kann, welche in dem L1-Cache 2348 gespeichert sein können.
In mindestens einer Ausführungsform kann jeder Verarbeitungscluster 2314 eine MMU 2345 (Speichermanagementeinheit) umfassen, die konfiguriert ist, um virtuelle Adressen auf physikalische Adressen abzubilden. In mindestens einer Ausführungsform können sich eine oder mehrere Instanzen der MMU 2345 innerhalb der Speicherschnittstelle 2318 von 23A befinden. In mindestens einer Ausführungsform umfasst die MMU 2345 einen Satz von Seitentabelleneinträgen (Page Table Entries; PTEs), die verwendet werden, um eine virtuelle Adresse auf eine physikalische Adresse einer Kachel und optional einen Cache-Zeilenindex abzubilden. In mindestens einer Ausführungsform kann die MMU 2345 Adressübersetzungs-Lookaside-Puffer (TLB) oder Caches umfassen, die sich in dem Graphik-Multiprozessor 2334 oder in dem L1-Cache 2348 oder in dem Verarbeitungscluster 2314 befinden können. In mindestens einer Ausführungsform wird eine physikalische Adresse verarbeitet, um den Oberflächendatenzugriff lokal zu verteilen, um eine effiziente Verschachtelung von Anforderungen zwischen Partitionierungseinheiten zu ermöglichen. In mindestens einer Ausführungsform kann der Cache-Zeilenindex verwendet werden, um zu bestimmen, ob eine Anforderung für eine Cache-Zeile ein Treffer oder ein Nichttreffer ist.
In mindestens einer Ausführungsform kann ein Verarbeitungscluster 2314 derart konfiguriert sein, dass jeder Graphik-Multiprozessor 2334 mit einer Textureinheit 2336 zum Durchführen von Texturmappingoperationen, z.B. einem Bestimmen von Texturprobenpositionen, einem Lesen von Texturdaten und einem Filtern von Texturdaten, gekoppelt ist. In mindestens einer Ausführungsform werden Texturdaten aus einem internen Textur-L1-Cache (nicht gezeigt) oder aus einem L1-Cache innerhalb des Graphik-Multiprozessors 2334 gelesen und bei Bedarf aus einem L2-Cache, einem lokalen Parallelprozessorspeicher oder einem Systemspeicher geholt. In mindestens einer Ausführungsform gibt jeder Graphik-Multiprozessor 2334 verarbeitete Aufgaben an die Datenquerschiene 2340 aus, um die verarbeitete Aufgabe einem anderen Verarbeitungscluster 2314 zur weiteren Verarbeitung bereitzustellen oder um die verarbeitete Aufgabe über die Speicherquerschiene 2316 in einem L2-Cache, lokalen Parallelprozessorspeicher oder Systemspeicher zu speichern. In mindestens einer Ausführungsform ist eine preROP 2342 (Pre-Raster Operations Unit) bzw. Vorrasteroperationseinheit konfiguriert, um Daten von dem Graphik-Multiprozessor 2334 zu empfangen und Daten an ROP-Einheiten zu leiten , welche mit Partitionierungseinheiten wie hier beschrieben angeordnet sein können (z.B. die Partitionierungseinheiten 2320A-2320N von 23A). In mindestens einer Ausführungsform kann die PreROP-Einheit 2342 Optimierungen zur Farbmischung durchführen, um Pixelfarbdaten zu organisieren und Adressübersetzungen durchzuführen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem Graphikverarbeitungscluster 2314 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
23D zeigt einen Graphik-Multiprozessor 2334 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform koppelt der Graphik-Multiprozessor 2334 mit dem Pipeline-Verwalter 2332 des Verarbeitungsclusters 2314. In mindestens einer Ausführungsform weist der Graphik-Multiprozessor 2334 eine Ausführungspipeline auf, die einen Anweisungs- bzw. Befehls-Cache 2352, eine Anweisungs- bzw. Befehlseinheit 2354, eine Adresszuordnungseinheit 2356, eine Registerdatei 2358, einen oder mehrere Vielzweck-Graphikverarbeitungseinheit GPGPU-Kerne 2362 und eine oder mehrere Lade-/Speicher-Einheiten 2366 umfasst, ohne darauf beschränkt zu sein. Die GPGPU-Kerne 2362 und die Lade-/Speicher-Einheiten 2366 sind mit dem Cache-Speicher 2372 und dem gemeinsam genutzten Speicher 2370 über eine Speicher- und Cache-Zwischenverbindung 2368 gekoppelt.
In mindestens einer Ausführungsform empfängt der Befehls-Cache 2352 einen Strom von Anweisungen, die von dem Pipeline-Verwalter 2332 auszuführen sind. In mindestens einer Ausführungsform werden Anweisungen in dem Befehls-Cache 2352 zwischengespeichert und zur Ausführung durch die Befehlseinheit 2354 bereitgestellt. In mindestens einer Ausführungsform kann die Befehlseinheit 2354 Anweisungen als Thread-Gruppen (z.B. Warps) senden, wobei jeder Thread der Thread-Gruppe einer anderen Ausführungseinheit innerhalb des GPGPU-Kerns 2362 zugeordnet ist. In mindestens einer Ausführungsform kann eine Anweisung auf einen beliebigen eines lokalen, gemeinsam genutzten oder globalen Adressraums zugreifen, indem sie eine Adresse innerhalb eines vereinheitlichten Adressraums spezifiziert. In mindestens einer Ausführungsform kann die Adresszuordnungseinheit 2356 verwendet werden, um Adressen in einem vereinheitlichten Adressraum in eine eindeutige Speicheradresse zu übersetzen, auf von den Lade-/Speicher-Einheiten 2366 zugegriffen werden kann.
In mindestens einer Ausführungsform stellt die Registerdatei 2358 einen Satz von Registern für funktionale Einheiten bzw. Funktionseinheiten des Graphik-Multiprozessors 2334 bereit. In mindestens einer Ausführungsform stellt die Registerdatei 2358 einen temporären Speicher für Operanden bereit, die mit Datenpfaden von Funktionseinheiten (z.B. den GPGPU-Kernen 2362, den Lade-/Speicher-Einheiten 2366) des Graphik-Multiprozessors 2334 verbunden sind. In mindestens einer Ausführungsform ist die Registerdatei 2358 derart auf jede der Funktionseinheiten aufgeteilt, dass jeder Funktionseinheit ein dedizierter Abschnitt der Registerdatei 2358 zugeordnet ist. In mindestens einer Ausführungsform ist die Registerdatei 2358 auf zwischen verschiedenen Ketten bzw. Warps aufgeteilt, die von dem den Graphik-Multiprozessor 2334 ausgeführt werden.
In mindestens einer Ausführungsform können die GPGPU-Kerne 2362 jeweils Gleitkommaeinheiten (FPUs) und/oder Ganzzahlarithmetik-Logikeinheiten (ALUs) umfassen, die zum Ausführen von Anweisungen des Graphik-Multiprozessors 2334 verwendet werden. Die GPGPU-Kerne 2362 können in der Architektur ähnlich sein oder sich in der Architektur unterscheiden. In mindestens einer Ausführungsform umfasst ein erster Abschnitt der GPGPU-Kerne 2362 eine FPU einfacher Genauigkeit und eine Ganzzahl-ALU, während ein zweiter Abschnitt der GPGPU-Kerne eine FPU doppelter Genauigkeit umfasst. In mindestens einer Ausführungsform können FPUs den IEEE 754-1208-Standard für Gleitkommaarithmetik implementieren oder eine Gleitkommaarithmetik mit variabler Genauigkeit ermöglichen. In mindestens einer Ausführungsform kann der Graphik-Multiprozessor 2334 zusätzlich eine oder mehrere Einheiten mit fester Funktion oder Spezialfunktion zum Durchführen bestimmter Funktionen wie beispielsweise Kopierrechteck- oder Pixelblendingoperationen umfassen. In mindestens einer Ausführungsform kann bzw. können ein oder mehrere GPGPU-Kerne 2362 auch Logik für eine feste oder spezielle Funktion umfassen.
In mindestens einer Ausführungsform umfassen die GPGPU-Kerne 2362 eine SIMD-Logik, die in der Lage ist, eine einzelne Anweisung auf bzw. für mehrere Datensätze durchzuführen. In mindestens einer Ausführungsform können GPGPU-Kerne 2362 SIMD4-, SIMD8- und SIMD16-Anweisungen physikalisch ausführen und SIMD1-, SIMD2- und SIMD32-Anweisungen logisch ausführen. In mindestens einer Ausführungsform können SIMD-Anweisungen für GPGPU-Cores zur Kompilierungszeit von einem Shader-Compiler generiert oder automatisch bei dem Ausführen von Programmen erzeugt werden, die für Single Program, Multiple Data (SPMD) oder SIMT-Architekturen geschrieben und kompiliert wurden. In mindestens einer Ausführungsform können mehrere Threads eines für ein SIMT-Ausführungsmodell konfigurierten Programms über eine einzelne SIMD-Anweisung ausgeführt werden. Beispielsweise können in mindestens einer Ausführungsform acht SIMT-Threads, die gleiche oder ähnliche Operationen durchführen, über eine einzige SIMD8-Logikeinheit parallel ausgeführt werden.
In mindestens einer Ausführungsform ist die Speicher- und Cache-Zwischenverbindung 2368 ein Zwischenverbindungsnetzwerk, das jede Funktionseinheit des Graphik-Multiprozessors 2334 mit der Registerdatei 2358 und dem gemeinsamen Speicher 2370 verbindet. In mindestens einer Ausführungsform ist die Speicher- und Cache-Zwischenverbindung 2368 eine Querschienen-Zwischenverbindung, die der Lade-/Speicher-Einheit 2366 ermöglicht, Lade- und Speicheroperationen zwischen dem gemeinsamen Speicher 2370 und der Registerdatei 2358 zu implementieren. In mindestens einer Ausführungsform kann die Registerdatei 2358 mit der gleichen Frequenz wie die GPGPU-Kerne 2362 arbeiten, so dass die Datenübertragung zwischen den GPGPU-Kernen 2362 und der Registerdatei 2358 eine sehr geringe Latenzzeit aufweist. In mindestens einer Ausführungsform kann der gemeinsame Speicher 2370 verwendet werden, um die Kommunikation zwischen Threads zu ermöglichen, die auf Funktionseinheiten innerhalb des Graphik-Multiprozessors 2334 ausgeführt werden. In mindestens einer Ausführungsform kann der Cache-Speicher 2372 beispielsweise als ein Datencache verwendet werden, um Texturdaten zwischenzuspeichern, die zwischen Funktionseinheiten und der Textureinheit 2336 ausgetauscht werden. In mindestens einer Ausführungsform kann der gemeinsam genutzte Speicher 2370 auch als ein programmverwalteter Cache verwendet werden. In mindestens einer Ausführungsform können Threads, die auf GPGPU-Kernen 2362 ausgeführt werden, Daten innerhalb des gemeinsam genutzten Speichers programmatisch zusätzlich zu automatisch zwischengespeicherten Daten speichern, die innerhalb des Cache-Speichers 2372 gespeichert sind.
In mindestens einer Ausführungsform ist ein Parallelprozessor oder eine GPGPU, wie hier beschrieben, kommunikativ mit Host/Prozessor-Kernen gekoppelt, um Graphikoperationen, Maschinenlernoperationen, Musteranalyseoperationen und verschiedene allgemeine GPU (GPGPU)-Funktionen zu beschleunigen. In mindestens einer Ausführungsform kann die GPU kommunikativ mit den Host/Prozessor-Kernen über einen Bus oder eine andere Zwischenverbindung (z.B. eine Hochgeschwindigkeits-Zwischenverbindung wie PCIe oder NVLink) gekoppelt sein. In mindestens einer Ausführungsform kann die GPU in bzw. auf demselben Gehäuse oder Chip wie die Kerne integriert und kommunikativ mit Kernen über einen internen Prozessorbus/eine interne Zwischenverbindung (d.h. intern in Bezug auf das Gehäuse oder den Chip) gekoppelt sein. In mindestens einer Ausführungsform können Prozessorkerne unabhängig davon, wie die GPU verbunden ist, der GPU Arbeit in Form von Sequenzen von Befehlen/Anweisungen zuweisen, die in einem Arbeitsdeskriptor umfasst sind. In mindestens einer Ausführungsform verwendet die GPU dann dedizierte Schaltkreise/Logik zum effizienten Verarbeiten dieser Befehle/Anweisungen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem Graphik-Multiprozessor 2334 verwendet werden, um Operationen zu inferenzieren oder vorherzusagen, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben
24 veranschaulicht ein Multi-GPU-Computersystem 2400 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das Multi-GPU-Computersystem 2400 einen Prozessor 2402 umfassen, der über einen Host-Schnittstellen-Schalter 2404 mit mehreren universellen Graphikverarbeitungseinheiten (GPGPUs) 2406A-D gekoppelt ist. In mindestens einer Ausführungsform ist der Host-Schnittstellen-Schalter 2404 eine PCI-Express-Schaltervorrichtung, die den Prozessor 2402 an einen PCI-Express-Bus koppelt, über welchen der Prozessor 2402 mit den GPGPUs 2406A-D kommunizieren kann. In mindestens einer Ausführungsform können sich die GPGPUs 2406A-D können sich über eine Anzahl von Hochgeschwindigkeits-Punkt-zu-Punkt-GPU-zu-GPU-Verbindungen 2436 zwischenverbinden. In mindestens einer Ausführungsform verbinden sich die P2P-Verbindungen 2436 über eine dedizierte GPU-Verbindung mit jeder der GPGPUs 2406A-D. In mindestens einer Ausführungsform ermöglichen die P2P-GPU-Verbindungen 2436 eine direkte Kommunikation zwischen jeder der GPGPUs 2406A-D, ohne eine Kommunikation über den Host-Schnittstellenbus 2404 zu erfordern, mit welchem der Prozessor 2402 verbunden ist. In mindestens einer Ausführungsform bleibt mit GPU-zu-GPU-Datenaufkommen, das auf die P2P-GPU-Verbindungen 2436 gerichtet ist, der Host-Schnittstellenbus 2404 für Systemspeicherzugriff oder zur Kommunikation mit anderen Instanzen des Multi-GPU-Computersystems 2400, beispielsweise, über eine oder mehrere Netzwerkvorrichtung(en) verfügbar. Während in mindestens einer Ausführungsform die GPGPUs 2406A-D über den Host-Schnittstellen-Schalter 2404 mit dem Prozessor 2402 verbinden, umfasst in mindestens einer Ausführungsform der Prozessor 2402 direkte Unterstützung für die P2P-GPU-Verbindungen 2436 und kann direkt mit den GPGPUs 2406A-D verbunden werden.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem Multi-GPU-Computersystem 2400 verwendet werden, um Operationen zu inferenzieren oder vorherzusagen, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
25 ist ein Blockdiagramm eines Graphikprozessors 2500 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst der Graphikprozessor 2500 eine Ring-Zwischenverbindung 2502, ein Pipeline-Frontend 2504, eine Medien-Engine 2537 und Graphikkerne 2580A-2580N. In mindestens einer Ausführungsform koppelt die Ring-Zwischenverbindung 2502 den Graphikprozessor 2500 an andere Verarbeitungseinheiten, einschließlich andere Graphikprozessoren oder einen oder mehrere universelle Prozessorkerne. In mindestens einer Ausführungsform ist der Graphikprozessor 2500 einer von vielen Prozessoren, die innerhalb eines Multicore-Verarbeitungssystems integriert sind.
In mindestens einer Ausführungsform empfängt der Graphikprozessor 2500 Stapel von Befehlen über die Ring-Zwischenverbindung 2502. In mindestens einer Ausführungsform werden eingehende Befehle von einem Befehlsstreamer 2503 in dem Pipeline-Frontend 2504 interpretiert. In mindestens einer Ausführungsform umfasst der Graphikprozessor 2500 eine skalierbare Ausführungslogik zur Durchführung von 3D-Geometrieverarbeitung und Medienverarbeitung über den/die Graphikkern(e) 2580A-2580N. In mindestens einer Ausführungsform liefert der Befehlsstreamer 2503 für 3D-Geometrieverarbeitungsbefehle Befehle an die Geometrie-Pipeline 2536. In mindestens einer Ausführungsform liefert der Befehlsstreamer 2503 für mindestens einige Befehle zur Medienverarbeitung Befehle an ein Video-Frontend 2534, das mit einer Medien-Engine 2537 gekoppelt ist. In mindestens einer Ausführungsform umfasst die Medien-Engine 2537 eine Videoqualitäts-Engine (VQE) 2530 zur Video- und Bild-Nachbearbeitung und eine Multiformat-Codier-/Decodier-Engine (MFX) 2533 zur hardwarebeschleunigten Mediendatencodierung und -decodierung. In mindestens einer Ausführungsform erzeugen die Geometrie-Pipeline 2536 und die Medien-Engine 2537 jeweils Ausführungsthreads für Thread-Ausführungsressourcen, die von mindestens einem Graphikkern 2580A bereitgestellt werden.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 2500 skalierbare Thread-Ausführungsressourcen mit modularen Kernen 2580A-2580N (manchmal als Kern-Slices bezeichnet), die jeweils mehrere Unterkerne 2550A-550N, 2560A-2560N (manchmal als Kern-Subslices bezeichnet) aufweisen. In mindestens einer Ausführungsform kann der Graphikprozessor 2500 eine beliebige Anzahl von Graphikkernen 2580A bis 2580N aufweisen. In mindestens einer Ausführungsform umfasst der Graphikprozessor 2500 einen Graphikkern 2580A mit mindestens einem ersten Unterkern 2550A und einem zweiten Unterkern 2560A. In mindestens einer Ausführungsform ist der Graphikprozessor 2500 ein stromsparender Prozessor mit einem einzigen Unterkern (z.B. 2550A). In mindestens einer Ausführungsform umfasst der Graphikprozessor 2500 mehrere Graphikkerne 2580A-2580N, die jeweils einen Satz von ersten Unterkernen 2550A-2550N und einen Satz von zweiten Unterkernen 2560A-2560N umfassen. In mindestens einer Ausführungsform umfasst jeder Unterkern in den ersten Unterkernen 2550A-2550N mindestens einen ersten Satz von Ausführungseinheiten 2552A-2552N und Medien/Textur-Abtastern 2554A-2554N. In mindestens einer Ausführungsform umfasst jeder Unterkern in den zweiten Unterkernen 2560A-2560N mindestens einen zweiten Satz von Ausführungseinheiten 2562A-2562N und Abtastern 2564A-2564N. In mindestens einer Ausführungsform teilt sich jeder Unterkern 2550A-2550N, 2560A-2560N einen Satz gemeinsamer Ressourcen 2570A-2570N. In mindestens einer Ausführungsform umfassen gemeinsam genutzte Ressourcen gemeinsam genutzten Cache-Speicher und Pixeloperationslogik.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann die Inferenzierungs- und/oder Trainingslogik 1015 in dem Graphikprozessor 2500 zum Inferenzieren oder Vorhersagen von Operationen verwendet werden, die mindestens teilweise auf Gewichtsparametern basieren, die unter Verwendung von Trainingsoperationen für neuronale Netzwerke, Funktionen und/oder Architekturen neuronaler Netzwerke oder hier beschriebenen Anwendungsfällen neuronaler Netzwerke berechnet wurden.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
26 zeigt einen Prozessor 2600, der Logikschaltungen zum Ausführen von Anweisungen umfassen kann, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Prozessor 2600 Anweisungen ausführen, einschließlich von x86-Befehlen, ARM-Befehlen, speziellen Anweisungen für anwendungsspezifische integrierte Schaltungen (ASICs) usw. In mindestens einer Ausführungsform kann der Prozessor 2600 Register umfassen zum Speichern gepackter Daten umfassen, wie beispielsweise 64-Bit breite MMX™-Register in Mikroprozessoren, die mit MMX-Technologie der Intel Corporation aus Santa Clara, Kalifornien, ausgestattet sind. In mindestens einer Ausführungsform können MMX-Register, die sowohl in Ganzzahl- als auch in Gleitkomma-Form verfügbar sind, mit gepackten Datenelementen arbeiten, die Einzelanweisungs-Mehrfachdaten („SIMD“) und Streaming-SIMD-Erweiterungen („SSE“) begleiten. In mindestens einer Ausführungsform können 128-Bit breite XMM-Register, die sich auf SSE2, SSE3, SSE4, AVX oder darüber hinaus beziehen (allgemein als „SSEx“ bezeichnet), solche gepackten Datenoperanden umfasst. In mindestens einer Ausführungsform können kann der Prozessor 2600 Anweisungen ausführen, um maschinelles Lernen oder Algorithmen für tiefes Lernen, Training oder Inferenzierung zu beschleunigen.
In mindestens einer Ausführungsform umfasst der Prozessor 2600 ein Frontend („Frontend“) 2601, um auszuführende Anweisungen zu holen und Anweisungen vorzubereiten, die später in der Prozessorpipeline zu verwenden sind. In mindestens einer Ausführungsform kann das Frontend 2601 mehrere Einheiten umfassen. In mindestens einer Ausführungsform holt ein Anweisungs-Vorabrufer bzw. -Prefetcher 2626 Anweisungen aus dem Speicher und leitet Anweisungen an einen Anweisungsdecodierer 2628 weiter, der wiederum Anweisungen decodiert oder interpretiert. Beispielsweise decodiert in mindestens einer Ausführungsform der Anweisungsdecodierer 2628 eine empfangene Anweisung in eine oder mehrere Operationen, die als „Mikroanweisungen“ oder „Mikrooperationen“ bezeichnet werden (die auch als „Mikro-Ops“ oder „Uops“ bezeichnet werden), die eine Maschine ausführen kann. In mindestens einer Ausführungsform parst bzw. analysiert der Anweisungsdecodierer 2628 eine Anweisung in einen Opcode und entsprechende Daten und Steuerfelder, die von der Mikroarchitektur verwendet werden können, um Operationen gemäß mindestens einer Ausführungsform durchzuführen. In mindestens einer Ausführungsform kann ein Trace- bzw. Spur-Cache 2630 decodierte Uops zu programmgeordneten Sequenzen oder Spuren in einer Uop-Warteschlange 2634 zur Ausführung zusammenstellen. In mindestens einer Ausführungsform stellt dann, wenn der Trace-Cache 2630 auf eine komplexe Anweisung trifft, ein Mikrocode-ROM 2632 die für den Abschluss der Operation erforderlichen Uops bereit.
In mindestens einer Ausführungsform können einige Anweisungen in eine einzige Mikro-Op umgewandelt werden, während andere mehrere Mikro-Operationen benötigen, um die volle Operation abzuschließen. In mindestens einer Ausführungsform kann dann, wenn mehr als vier Mikro-Ops benötigt werden, um eine Anweisung abzuschließen, der Anweisungsdecodierer 2623 auf den Mikrocode-ROM 2632 zugreifen, um die Anweisung auszuführen. In mindestens einer Ausführungsform kann eine Anweisung zur Verarbeitung an dem Anweisungsdecodierer 2623 in eine kleine Anzahl von Mikro-Ops. decodiert werden. In mindestens einer Ausführungsform kann eine Anweisung in dem Mikrocode ROM 2632 gespeichert werden, falls eine Anzahl von Mikro-Operationen zur Durchführung des Betriebs erforderlich sein sollte. In mindestens einer Ausführungsform bezieht sich der Trace-Cache 2630 auf eine programmierbare Eintrittspunkt-Logikanordnung („PLA“), um einen korrekten Mikroanweisungszeiger zum Lesen von Mikrocodesequenzen zu bestimmen, um eine oder mehrere Anweisungen von dem Mikrocode ROM 2632 abzuschließen, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform beendet der Mikrocode-ROM 2632 die Sequenzierung von Mikro-Ops für eine Anweisung, wobei das Frontend 2601 der Maschine das Abholen von Mikro-Ops aus dem Trace-Cache 2630 wieder aufnehmen kann.
In mindestens einer Ausführungsform kann eine Außer-Betrieb bzw. Out-of-Order-Ausführungs-Engine („Out-of-Order-Engine“) 2603 Anweisungen zur Ausführung vorbereiten. In mindestens einer Ausführungsform weist die Out-of-Order-Ausführungslogik eine Anzahl von Puffern auf, um den Fluss von Anweisungen zu glätten und neu zu ordnen, um die Leistung zu optimieren, während sie eine Pipeline hinuntergehen und zur Ausführung eingeplant werden. Die Out-of-Order-Ausführungs-Engine 2603 umfasst, ohne darauf beschränkt zu sein, einen Allokator/Register-Umbenenner 2640, eine Speicher-Uop-Warteschlange 2642, eine Ganzzahl/Gleitkomma-Uop-Warteschlange 2644, einen Speicher-Planer 2646, einen Schnell-Planer 2602, einen Langsam/Universal-Gleitkomma-Planer („Langsam/Universal-FP-Planer“) 2604 und einen einfachen Gleitkomma-Planer („Einfach-FP-Planer“) 2606. In mindestens einer Ausführungsform werden der Schnell-Planer 2602, der Langsam/Universal-Gleitkomma-Planer 2604 und der Einfach-Gleitkomma-Planer 2606 hier auch kollektiv als „Uop- Planer 2602, 2604, 2606“ bezeichnet. In mindestens einer Ausführungsform teilt der Allokator/Register-Umbenenner 2640 weist Engine- bzw. Maschinenpuffer und Ressourcen zu, die jeder Uop zur Ausführung benötigt. In mindestens einer Ausführungsform benennt der Allokator/Register-Umbenenner 2640 Logikregister auf Einträge in einer Registerdatei um. In mindestens einer Ausführungsform teilt der Allokator/Register-Umbenenner 2640 auch einen Eintrag für jeden Uop in einer von zwei Uop-Warteschlangen, der Speicher-Uop-Warteschlange 2642 für Speicheroperationen und der Ganzzahl/Gleitkomma-Uop-Warteschlange 2644 für Nichtspeicheroperationen, vor dem Speicher-Planer 2646 und den Uop-Planern 2602, 2604, 2606 zu. In mindestens einer Ausführungsform bestimmen die Uop-Planer 2602, 2604, 2606, wann ein Uop ausführbereit ist, basierend auf der Bereitschaft ihrer abhängigen Eingangsregister-Operandenquellen und der Verfügbarkeit von Ausführungsressourcen, die Uops benötigen, um ihre Operation abzuschließen. In mindestens einer Ausführungsform kann der Schnell-Planer 2602 auf jeder Hälfte eines Haupttaktzyklus planen, während der Langsam/Universal-Gleitkomma-Planer 2604 und der Einfach-Gleitkomma-Planer 2606 einmal pro Hauptprozessortaktzyklus planen können. In mindestens einer Ausführungsform arbitrieren die Uop-Planer 2602, 2604, 2606 für Sende-Ports, um Uops zur Ausführung einzuplanen.
In mindestens einer Ausführungsform umfasst ein Ausführungsblock 2611, ohne darauf beschränkt zu sein, ein Ganzzahl-Registerdatei/Umgehungs-Netzwerk 2608, ein Gleitkomma-Registerdatei/Umgehungsnetzwerk („FP-Registerdatei/Umgehungs-netzwerk“) 2610, Adresserzeugungseinheiten („AGUs“) 2612 und 2614, schnelle Arithmetiklogikeinheiten (ALUs) („schnelle ALUs“) 2616 und 2618, eine langsame Arithmetiklogikeinheit („langsame ALU“) 2612, eine Gleitkomma-ALU („FP“) 2622 und eine Gleitkomma-Bewegungseinheit („FP Bewegung“) 2624. In mindestens einer Ausführungsform werden das Ganzzahl-Registerdatei/Umgehungs-Netzwerk 2608 und das Gleitkomma-Registerdatei/Umgehungs-Netzwerk 2610 hier auch als „Registerdateien 2608, 2610“ bezeichnet. In mindestens einer Ausführungsform werden die AGUSs 2612 und 2614, die schnellen ALUs 2616 und 2618, die langsame ALU 2612, die Gleitkomma-ALU 2622 und die Gleitkomma-Bewegungseinheit 2624 auch als „Ausführungseinheiten 2612, 2614, 2616, 2618, 2612, 2622 und 2624“ bezeichnet. In mindestens einer Ausführungsform kann der Ausführungsblock 2611, ohne darauf beschränkt zu sein, eine beliebige Anzahl (einschließlich Null) und Art von Registerdateien, Umgehungsnetzwerken, Adresserzeugungseinheiten und Ausführungseinheiten in beliebiger Kombination umfassen.
In mindestens einer Ausführungsform können die Registernetzwerke 2608, 2610 zwischen den Uop-Planern 2602, 2604, 2606 und den Ausführungseinheiten 2612, 2614, 2616, 2618, 2612, 2622 und 2624 angeordnet sein. In mindestens einer Ausführungsform führt das Ganzzahl-Registerdatei/Umgehungs-Netzwerk 2608 Ganzzahl-Operationen aus. In mindestens einer Ausführungsform führt das Gleitkomma-Registerdatei/Umgehungs-Netzwerk 2610 Gleitkommaoperationen durch. In mindestens einer Ausführungsform kann jedes der Registernetzwerke 2608, 2610, ohne darauf beschränkt zu sein, ein Umgehungs-Netzwerk umfassen, das gerade abgeschlossene Ergebnisse, die noch nicht in die Registerdatei geschrieben wurden, umgehen oder an neue abhängige Uops weiterleiten kann. In mindestens einer Ausführungsform können die Registernetzwerke 2608, 2610 Daten miteinander kommunizieren. In mindestens einer Ausführungsform kann das Ganzzahl-Registerdatei/Umgehungs-Netzwerk 2608, ohne darauf beschränkt zu sein, zwei separate Registerdateien, eine Registerdatei für 32 Datenbits niedriger Ordnung und eine zweite Registerdatei für 32 Datenbits hoher Ordnung, umfassen. In mindestens einer Ausführungsform kann das Gleitkomma-Registerdatei/Umgehungs-Netzwerk 2610, ohne darauf beschränkt zu sein, 128-Bit breite Einträge umfassen, weil Gleitkommaanweisungen typischerweise Operanden von 64 bis 128 Bit Breite aufweisen.
In mindestens einer Ausführungsform können die Ausführungseinheiten 2612, 2614, 2616, 2618, 2612, 2622, 2624 Anweisungen ausführen. In mindestens einer Ausführungsform speichern die Registernetzwerke 2608, 2610 Ganzzahl- und Gleitkomma-Daten-Operandenwerte, die Mikroanweisungen ausführen müssen. In mindestens einer Ausführungsform kann der Prozessor 2600, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Kombination von Ausführungseinheiten 2612, 2614, 2616, 2618, 2612, 2622, 2624 umfassen. In mindestens einer Ausführungsform können die Gleitkomma-ALU 2622 und die Gleitkomma-Bewegungseinheit 2624 Gleitkomma-, MMX-, SIMD-, AVX- und SSE-Operationen oder andere Operationen ausführen, einschließlich spezieller Anweisungen für maschinelles Lernen. In mindestens einer Ausführungsform kann die Gleitkomma ALU 2622, ohne darauf beschränkt zu sein, einen 64-Bit durch 64-Bit-Gleitkommateiler umfassen, um Divisions-, Quadratwurzel- und Rest-Mikrooperationen auszuführen. In mindestens einer Ausführungsform können Anweisungen, die einen Gleitkommawert umfassen, von Gleitkomma-Hardware gehandhabt werden. In mindestens einer Ausführungsform können ALU-Operationen an schnelle ALUs 2616, 2618 übergeben werden. In mindestens einer Ausführungsform können schnelle ALUS 2616, 2618 schnelle Operationen mit einer effektiven Latenz von einem halben Taktzyklus ausführen. In mindestens einer Ausführungsform gehen die komplexesten Ganzzahl-Operationen auf die langsame ALU 2612 über, da die langsame ALU 2612, ohne darauf beschränkt zu sein, eine Ganzzahl-Ausführungshardware für Operationen mit langer Latenz umfassen kann, wie beispielsweise ein Multiplikator, ein Schieber, Flag- bzw Kennzeichenbit-Logik und Zweigverarbeitung. In mindestens einer Ausführungsform können Speicher-Lade-/Speicher-Operationen von AGUS 2612, 2614 ausgeführt werden. In mindestens einer Ausführungsform können die schnelle ALU 2616, die schnelle ALU 2618 und die langsame ALU 2612 Ganzzahl-Operationen an 64-Bit-Datenoperanden durchführen. In mindestens einer Ausführungsform können die schnelle ALU 2616, die schnelle ALU 2618 und die langsame ALU 2620 implementiert sein, um eine Mehrzahl von Datenbitgrößen einschließlich sechzehn, zweiunddreißig, 128, 326 usw. zu unterstützen. In mindestens einer Ausführungsform können die Gleitkomma-ALU 2622 und die Gleitkomma-Bewegungseinheit 2624 implementiert sein, um eine Anzahl von Operanden mit Bits unterschiedlicher Breite zu unterstützen, wie beispielsweise 128-Bit breite gepackte Datenoperanden in Verbindung mit SIMD- und Multimedia-Anweisungen.
In mindestens einer Ausführungsform versenden die Uop-Planer 2602, 2604, 2606 abhängige Operationen, bevor die Ausführung einer Elternlast beendet ist. In mindestens einer Ausführungsform kann, da Uops spekulativ geplant und in dem Prozessor 2600 ausgeführt werden können, der Prozessor 2600 auch eine Logik zur Handhabung von Speicherfehlzugriffen umfassen. In mindestens einer Ausführungsform kann es dann, wenn eine Datenlast in einem Datencache fehlt, abhängige Operationen im Lauf der Pipeline geben, die einen Planer mit vorübergehend falschen Daten zurückgelassen haben. In mindestens einer Ausführungsform verfolgt ein Wiedergabemechanismus Anweisungen, die falsche Daten verwenden, und führt sie erneut aus. In mindestens einer Ausführungsform müssen abhängige Operationen möglicherweise wiedergegeben werden und unabhängige Operationen können abgeschlossen werden. In mindestens einer Ausführungsform können Planer und ein Wiedergabemechanismus von mindestens einer Ausführungsform eines Prozessors ebenfalls ausgelegt sein, um Anweisungssequenzen für Textkettenvergleichsoperationen abzufangen.
In mindestens einer Ausführungsform kann sich „Register“ auf On-Board-Prozessorspeicherplätze beziehen, die als Teil von Anweisungen zum Identifizieren von Operanden verwendet werden können. In mindestens einer Ausführungsform können Register diejenigen sein, die (aus der Sicht eines Programmierers) von außerhalb des Prozessors verwendbar sind. In mindestens einer Ausführungsform sind Register möglicherweise nicht auf einen bestimmten Schaltungstyp beschränkt. Vielmehr kann in mindestens einer Ausführungsform ein Register Daten speichern, Daten bereitstellen und die hier beschriebenen Funktionen ausführen. In mindestens einer Ausführungsform können hier beschriebene Register durch Schaltkreise innerhalb eines Prozessors unter Verwendung einer beliebigen Anzahl verschiedener Techniken implementiert sein, wie beispielsweise dedizierte physikalische Register, dynamisch allokierte physikalische Register, die Registerumbenennung verwenden, Kombinationen von dedizierten und dynamisch zugeordneten physikalischen Registern usw. In mindestens einer Ausführungsform speichern Ganzzahlregister 32-Bit-Ganzzahldaten. Eine Registerdatei mindestens einer Ausführungsform enthält darüber hinaus acht Multimedia-SIMD-Register für gepackte Daten.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier nachstehend in Verbindung mit 10A und/oder 10B bereitbestellt. In mindestens einer Ausführungsform können Abschnitte oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in einem Ausführungsblock 2611 und andere Speicher oder Register integriert sein, die gezeigt oder nicht gezeigt sind. Beispielsweise können in mindestens einer Ausführungsform hier beschriebene Trainings- und/oder Inferenzierungstechniken eine oder mehrere der in dem Ausführungsblock 2611 veranschaulichten ALUs verwenden. Außerdem können Gewichtsparameter in On-Chip- oder Off-Chip-Speicher und/oder in Registern (gezeigt oder nicht gezeigt) gespeichert sein, die ALUs des Ausführungsblocks 2611 konfigurieren, um einen oder mehrere Algorithmen maschinellen Lernens, neuronale Netzwerkarchitekturen, Anwendungsfälle oder hier beschriebene Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
27 veranschaulicht einen tief lernenden bzw. Deep-Learning-Anwendungsprozessor 2700 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform verwendet der Deep-Learning-Anwendungsprozessor 2700 Anweisungen, die dann, wenn sie durch den Deep-Learning-Anwendungsprozessor 2700 ausgeführt werden, bewirken, dass der Deep-Learning-Anwendungsprozessor 2700 einige oder alle der in dieser Offenbarung beschriebenen Prozesse und Techniken ausführt. In mindestens einer Ausführungsform ist der Deep-Learning-Anwendungsprozessor 2700 eine anwendungsspezifische integrierte Schaltung (ASIC). In mindestens einer Ausführungsform führt der Anwendungsprozessor 2700 Matrix-Multiplikationsoperationen entweder „fest verdrahtet“ in Hardware oder als ein Ergebnis der Durchführung einer oder mehrerer Anweisungen oder beides aus. In mindestens einer Ausführungsform umfasst der Deep-Learning-Anwendungsprozessor 2700, ohne darauf beschränkt zu sein, Verarbeitungscluster 2710(1)-2710(12), Inter-Chip-Verbindungen („ICLs“) 2712(1)-2712(12), Inter-Chip-Controller („ICCs“) 2730(1)-2730(2), Speicher mit hoher Bandbreite einer zweiten Generation („HBM2“) 2740(1)-2740(4), Speicher-Controller („Mem Ctrlrs“) 2742(1)-2742(4), eine physikalische Schicht von Speicher mit hoher Bandbreite („HBM PHY“) 2744(1)-2744(4), eine Management-Controller-Zentralverarbeitungseinheit („Management-Controller-CPU“) 2750, eine serielle Peripheriegeräte-Schnittstelle, eine integrierte Inter-Schaltung und einen universellen Eingabe-/Ausgabeblock („SPI, I²C, GPIO“) 2760, einen Peripheriekomponenten-Zwischenverbindungs-Express-Controller und einen Direktspeicherzugriffsblock („PCIe Controller und DMA“) 2770, sowie einen sechzehnkanaligen Peripheriekomponenten-Zwischenverbindungen-Express-Port („PCI Express × 16“) 2780.
In mindestens einer Ausführungsform können Verarbeitungscluster 2710 Deep-Learning-Operationen durchführen, einschließlich Inferenz- oder Vorhersage-Operationen basierend auf Gewichtsparametern, die mit einer oder mehreren Trainingstechniken berechnet wurden, einschließlich der hier beschriebenen. In mindestens einer Ausführungsform kann jeder Verarbeitungscluster 2710, ohne darauf beschränkt zu sein, eine beliebige Anzahl und Art von Prozessoren umfassen. In mindestens einer Ausführungsform kann der Deep-Learning-Anwendungsprozessor 2700 eine beliebige Anzahl und Art von Verarbeitungsclustern 2700 umfassen. In mindestens einer Ausführungsform sind Inter-Chip-Verbindungen 2712 bidirektional. In mindestens einer Ausführungsform ermöglichen Inter-Chip-Verbindungen 2712 und Inter-Chip-Controller 2730 mehreren Deep-Learning-Anwendungs-Prozessoren 2700, Informationen auszutauschen, einschließlich von Aktivierungsinformationen, die aus der Ausführung eines oder mehrerer Algorithmen maschinellen Lernens resultieren, die in einem oder mehreren neuronalen Netzwerken verkörpert sind. In mindestens einer Ausführungsform kann der Deep-Learning-Anwendungsprozessor 2700 eine beliebige Anzahl (einschließlich Null) und Art von ICLs 2712 und ICCs 2730 umfassen.
In mindestens einer Ausführungsform stellen die HBM2s 2740 insgesamt 32 Gigabyte (GB) Speicher zur Verfügung. Der HBM2 2740(i) ist sowohl der Speichersteuerung 2742(i) als auch der HBM PHY 2744(i) zugeordnet. In mindestens einer Ausführungsform kann eine beliebige Anzahl von HBM2s 2740 eine beliebige Art und Gesamtmenge an Speicher mit hoher Bandbreite bereitstellen und kann einer beliebigen Anzahl (einschließlich Null) und Art von Speicher-Controllern 2742 und HBM PHYs 2744 zugeordnet sein. In mindestens einer Ausführungsform können SPI, I²C, GPIO 2760, PCIe-Controller und DMA 2770 und/oder PCIe 2780 durch eine beliebige Anzahl und Art von Blöcken ersetzt sein, die eine beliebige Anzahl und Art von Kommunikationsstandards in beliebiger technisch machbaren Weise ermöglichen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform wird der Deep-Learning-Anwendungsprozessor verwendet, um ein Modell maschinellen Lernens, wie beispielsweise ein neuronales Netzwerk, zu trainieren, Informationen vorherzusagen oder zu inferenzieren, die dem Deep-Learning-Anwendungsprozessor 2700 bereitgestellt werden. In mindestens einer Ausführungsform wird der Deep-Learning-Anwendungsprozessor 2700 verwendet, um Informationen basierend auf einem trainierten Modell maschinellen Lernens (z.B. ein neuronales Netzwerk), das von einem anderen Prozessor oder System oder von dem Deep-Learning-Anwendungsprozessor 2700 trainiert wurde, abzuleiten oder vorherzusagen. In mindestens einer Ausführungsform kann der Prozessor 3300 verwendet werden, um einen oder mehrere der hier beschriebenen Anwendungsfälle neuronaler Netzwerke durchzuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
28 ist ein Blockdiagramm eines neuromorphen Prozessors 2800 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der neuromorphe Prozessor 2800 ein oder mehrere Eingaben von zu dem neuromorphen Prozessor 2800 externen Quellen empfangen. In mindestens einer Ausführungsform können diese Eingaben an ein oder mehrere Neuronen 2802 innerhalb des neuromorphen Prozessors 2800 übertragen werden. In mindestens einer Ausführungsform können die Neuronen 2802 und ihre Komponenten unter Verwendung von Schaltungen oder Logik, einschließlich einer oder mehrerer Arithmetik-Logikeinheiten (ALUs), implementiert sein. In mindestens einer Ausführungsform kann der neuromorphe Prozessor 2800, ohne darauf beschränkt zu sein, Tausende oder Millionen von Instanzen von Neuronen 2802 umfassen, wobei jedoch eine beliebige Anzahl von Neuronen 2802 verwendet werden kann. In mindestens einer Ausführungsform kann jede Instanz des Neurons 2802 einen Neuroneneingang 2804 und einen Neuronenausgang 2806 umfassen. In mindestens einer Ausführungsform können Neuronen 2802 Ausgaben erzeugen, die Eingänge anderer Instanzen der Neuronen 2802 übertragen werden können. Beispielsweise können in mindestens einer Ausführungsform die Neuronen-Eingänge 2804 und die Neuronen-Ausgänge 2806 über Synapsen 2808 miteinander verbunden sein.
In mindestens einer Ausführungsform können die Neuronen 2802 und die Synapsen 2808 derart miteinander verbunden sein, dass der neuromorphe Prozessor 2800 zum Verarbeiten oder Analysieren der von dem neuromorphen Prozessor 2800 empfangenen Informationen eingesetzt wird. In mindestens einer Ausführungsform können die Neuronen 2802 einen Ausgangsimpuls (oder „Feuern“ oder „Spike“) senden, wenn über den Neuroneneingang 2804 empfangenen Eingaben einen Schwellenwert überschreiten. In mindestens einer Ausführungsform können die Neuronen 2802 Signale, die an den Neuroneneingängen 2804 empfangen wurden, summieren oder integrieren. Beispielsweise können in mindestens einer Ausführungsform Neuronen 2802 als lecke Integrations- und Feuerneuronen implementiert sein, wobei dann, wenn eine Summe (als ein „Membranpotential“ bezeichnet) einen Schwellenwert überschreitet, ein Neuron 2802 unter Verwendung einer Übertragungsfunktion, wie beispielsweise einer Sigmoid- oder Schwellenwertfunktion, eine Ausgabe (oder ein „Feuern“) erzeugen kann. In mindestens einer Ausführungsform kann ein leckes Integrations- und Feuerneuron Signale, die an den Neuroneneingängen 2804 empfangen wurden, zu einem Membranpotential summieren und kann darüber hinaus einen Zerfallsfaktor (oder ein Leck) anwenden, um ein Membranpotential zu verringern. In mindestens einer Ausführungsform kann ein leckes Integrations- und Feuerneuron feuern, falls mehrere Eingangssignale an den Neuroneneingängen 2804 schnell genug empfangen werden, um einen Schwellenwert zu überschreiten (d.h. bevor ein Membranpotential zu niedrig zum Feuern wird). In mindestens einer Ausführungsform können Neuronen 2802 unter Verwendung von Schaltungen oder Logik implementiert sein, die Eingaben empfangen, Eingaben zu einem Membranpotential integrieren und ein Membranpotential abbauen. In mindestens einer Ausführungsform können Eingaben gemittelt werden, oder kann eine beliebige andere geeignete Übertragungsfunktion verwendet werden. Ferner können in mindestens einer Ausführungsform, ohne darauf beschränkt zu sein, die Neuronen 2802 Komparatorschaltungen oder Logik umfassen, die einen Ausgangsspike an dem Neuronenausgang 2806 erzeugen, wenn ein Ergebnis der Anwendung einer Übertragungsfunktion auf den Neuroneneingang 2804 einen Schwellenwert überschreitet. In mindestens einer Ausführungsform kann, nachdem das Neuron 2802 feuert, es zuvor empfangene Eingangsinformationen ignorieren, indem es beispielsweise ein Membranpotenzial auf 0 oder einen anderen geeigneten Standardwert zurücksetzt. In mindestens einer Ausführungsform kann, nachdem das Membranpotential auf 0 zurückgesetzt ist, das Neuron 2802 nach einer geeigneten Zeitspanne (oder Refraktärperiode) den Normalbetrieb wieder aufnehmen.
In mindestens einer Ausführungsform können die Neuronen 2802 durch Synapsen 2808 miteinander verbunden sein. In mindestens einer Ausführungsform können die Synapsen 2808 betrieben werden, um Signale von einem Ausgang eines ersten Neurons 2802 zu einem Eingang eines zweiten Neurons 2802 zu übertragen. In mindestens einer Ausführungsform können Neuronen 2802 Informationen über mehr als eine Instanz der Synapse 2808 übertragen. In mindestens einer Ausführungsform können ein oder mehrere Instanzen des Neuronenausgangs 2806 über eine Instanz der Synapse 2808 mit einer Instanz des Neuroneneingangs 2804 im gleichen Neuron 2802 verbunden sein. In mindestens einer Ausführungsform kann eine Instanz des Neurons 2802, die eine Ausgabe erzeugt, die über eine Instanz der Synapse 2808 übertragen werden soll, als „präsynaptisches Neuron“ in Bezug auf diese Instanz der Synapse 2808 bezeichnet werden. In mindestens einer Ausführungsform kann eine Instanz des Neurons 2802, die eine über eine Instanz der Synapse 2808 übertragene Eingabe empfängt, in Bezug auf diese Instanz der Synapse 2808 als „postsynaptisches Neuron“ bezeichnet sein. Weil eine Instanz des Neurons 2802 Eingaben von einer oder mehreren Instanzen der Synapse 2808 empfangen kann, und auch Ausgaben über einen oder mehrere Instanzen der Synapse 2808 übertragen kann, kann eine einzelne Instanz des Neurons 2802 daher sowohl ein „präsynaptisches Neuron“ als auch ein „postsynaptisches Neuron“ in Bezug auf verschiedene Instanzen von Synapsen 2808 in mindestens einer Ausführungsform sein.
In mindestens einer Ausführungsform können die Neuronen 2802 in einer oder mehreren Schichten organisiert sein. Jede Instanz des Neurons 2802 kann einen Neuronenausgang 2806 aufweisen, der sich durch eine oder mehrere Synapsen 2808 zu einem oder mehreren Neuroneneingängen 2804 ausbreiten kann. In mindestens einer Ausführungsform können Neuronenausgänge 2806 von Neuronen 2802 in einer ersten Schicht 2810 mit Neuroneneingängen 2804 von Neuronen 2802 in einer zweiten Schicht 2812 verbunden sein. In mindestens einer Ausführungsform kann die Schicht 2810 als eine „Feed-Forward-Schicht“ bezeichnet sein. In mindestens einer Ausführungsform kann sich jede Instanz des Neurons 2802 in einer Instanz der ersten Schicht 2810 zu jeder Instanz des Neurons 2802 in der zweiten Schicht 2812 ausbreiten. In mindestens einer Ausführungsform kann die erste Schicht 2810 als „vollständig verbundene Feed-Forward-Schicht“ bezeichnet sein. In mindestens einer Ausführungsform kann sich jede Instanz des Neurons 2802 in einer Instanz der zweiten Schicht 2812 auf weniger als alle Instanzen des Neurons 2802 in einer dritten Schicht 2814 verteilen. In mindestens einer Ausführungsform kann die zweite Schicht 2812 als „spärlich verbundene Feed-Forward-Schicht“ bezeichnet sein. In mindestens einer Ausführungsform können sich Neuronen 2802 in der zweiten Schicht 2812 zu Neuronen 2802 in mehreren anderen Schichten ausbreiten, einschließlich zu Neuronen 2802 in der (gleichen) zweiten Schicht 2812. In mindestens einer Ausführungsform kann die zweite Schicht 2812 als „rekurrente Schicht“ bezeichnet sein. Der neuromorphe Prozessor 2800 kann, ohne darauf beschränkt zu sein, jede geeignete Kombination von rekurrenten Schichten und Feed-Forward-Schichten umfassen, einschließlich, ohne darauf beschränkt zu sein, sowohl spärlich verbundene Feed-Forward-Schichten als auch vollständig verbundene Feed-Forward-Schichten.
In mindestens einer Ausführungsform kann der neuromorphe Prozessor 2800, ohne darauf beschränkt zu sein, eine rekonfigurierbare Zwischenverbindungsarchitektur oder dedizierte fest verdrahtete Zwischenverbindungen umfassen, um die Synapse 2808 mit den Neuronen 2802 zu verbinden. In mindestens einer Ausführungsform kann der neuromorphe Prozessor 2800, ohne darauf beschränkt zu sein, eine Schaltung oder Logik umfassen, die ermöglicht, Synapsen bei Bedarf verschiedenen Neuronen 2802 basierend auf neuronaler Netzwerktopologie und Neuronen-Fan-In/Out zuzuordnen. Beispielsweise können in mindestens einer Ausführungsform Synapsen 2808 mit Neuronen 2802 unter Verwendung einer Zwischenverbindungsstruktur, wie beispielsweise einem Netzwerk auf dem Chip, oder mit speziellen Verbindungen verbunden sein. In mindestens einer Ausführungsform können Synapsen-Zwischenverbindungen und Komponenten derselben unter Verwendung von Schaltungen oder Logik implementiert sein.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
29 ist ein Blockdiagramm eines Verarbeitungssystems gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst das System 2900 einen oder mehrere Prozessoren 2902 und einen oder mehrere Graphikprozessoren 2908 und kann ein Desktop-System mit einem einzelnen Prozessor, ein Multiprozessor-Workstation-System oder ein Serversystem mit einer großen Anzahl von Prozessoren 2902 oder Prozessorkernen 2907 sein. In mindestens einer Ausführungsform ist das System 2900 eine Verarbeitungsplattform, die in eine System-on-a-Chip (SoC)-integrierte Schaltung zur Verwendung in mobilen, tragbaren oder eingebetteten Geräten integriert ist.
In mindestens einer Ausführungsform kann das System 2900 eine Spielkonsole, einschließlich einer Spiel- und Medienkonsole, eine mobile Spielkonsole, eine tragbare Spielkonsole oder eine Online-Spielkonsole umfassen oder in diese innerhalb einer serverbasierten Spieleplattform integriert sein. In mindestens einer Ausführungsform ist das System 2900 ein Mobiltelefon, ein Smartphone, ein Tablet-Computergerät oder ein mobiles Internetgerät. In mindestens einer Ausführungsform kann das Verarbeitungssystem 2900 auch ein tragbares Gerät, wie beispielsweise ein tragbares Smart Watch-Gerät, ein intelligentes Brillengerät, ein Gerät für erweiterte Realität oder ein Gerät für virtuelle Realität umfassen, mit ihm koppeln oder in dieses integriert sein. In mindestens einer Ausführungsform ist das Verarbeitungssystem 2900 ein Fernseh- oder Set-Top-Box-Gerät mit einem oder mehreren Prozessoren 2902 und einer von einem oder mehreren Graphikprozessoren 2908 erzeugten Graphikschnittstelle.
In mindestens einer Ausführungsform umfassen ein oder mehrere Prozessoren 2902 jeweils einen oder mehrere Prozessorkerne 2907 zum Verarbeiten von Anweisungen, die dann, wenn sie ausgeführt werden, Operationen für ein System- und Benutzersoftware ausführen. In mindestens einer Ausführungsform ist jeder eines oder mehrerer Prozessorkerne 2907 konfiguriert, um eine bestimmte Befehlssequenz 2909 zu verarbeiten. In mindestens einer Ausführungsform kann die Befehlssequenz 2909 Complex Instruction Set Computing (CISC), Reduced Instruction Set Computing (RISC) oder das Rechnen über ein Very Long Instruction Word (VLIW) erleichtern. In mindestens einer Ausführungsform können die Prozessorkerne 2907 jeweils eine andere Befehlssequenz 2909 verarbeiten, die Anweisungen zum Erleichtern der Emulation anderer Befehlssequenzen umfassen kann. In mindestens einer Ausführungsform kann der Prozessorkern 2907 auch andere Verarbeitungsvorrichtungen, wie beispielsweise einen digitalen Signalprozessor (DSP), umfassen.
In mindestens einer Ausführungsform umfasst der Prozessor 2902 den Cache-Speicher 2904. In mindestens einer Ausführungsform kann der Prozessor 2902 einen einzelnen internen Cache oder mehrere Ebenen internen Caches aufweisen.
In mindestens einer Ausführungsform wird der Cache-Speicher von verschiedenen Komponenten des Prozessors 2902 gemeinsam genutzt. In mindestens einer Ausführungsform verwendet der Prozessor 2902 auch einen externen Cache (z.B. einen Level 3 (L3)- Cache oder einen Last Level Cache (LLC)) (nicht gezeigt), welcher unter Verwendung bekannter Cache-Kohärenztechniken von den Prozessorkernen 2907 gemeinsam genutzt werden kann. In mindestens einer Ausführungsform ist die Registerdatei 2906 zusätzlich in dem Prozessor 2902 enthalten, welcher verschiedene Registertypen zum Speichern verschiedener Datentypen umfassen kann (z.B. ein Ganzzahlregister, ein Gleitkommaregister, ein Zustandsregister und ein Befehlszeigerregister). In mindestens einer Ausführungsform kann die Registerdatei 2906 Universalregister oder andere Register umfassen.
In mindestens einer Ausführungsform sind ein oder mehrere Prozessoren) 2902 mit einem oder mehreren Schnittstellenbus(en) 2910 gekoppelt, um Kommunikationssignale wie Adressen, Daten oder Steuersignale zwischen dem Prozessor 2902 und anderen Komponenten in dem System 2900 zu übertragen. In mindestens einer Ausführungsform kann, in einer Ausführungsform, ein Schnittstellenbus 2910 ein Prozessorbus sein, wie beispielsweise eine Version eines Direct Media Interface (DMI)-Busses. In mindestens einer Ausführungsform ist die Schnittstelle 2910 nicht auf einen DMI-Bus beschränkt und kann einen oder mehrere Peripheral Connect Zwischenverbindung-Busse (z.B. PCI, PCI Express), Speicherbusse oder andere Arten von Schnittstellenbussen umfassen. In mindestens einer Ausführungsform umfassen der/die Prozessor(en) 2902 eine integrierte Speicher-Controller 2916 und einen Plattform-Controller-Hub 2930. In mindestens einer Ausführungsform erleichtert der Speicher-Controller 2916 die Kommunikation zwischen einer Speichervorrichtung und anderen Komponenten des Systems 2900, während der Plattform-Controller-Hub (PCH) 2930 Verbindungen zu E/A-Vorrichtungen über einen lokalen E/A-Bus bereitstellt.
In mindestens einer Ausführungsform kann eine Speichervorrichtung 2920 eine dynamische Direktzugriffspeicher (DRAM)-Vorrichtung, eine statische Direktzugriffspeicher (SRAM)-Vorrichtung, eine Flash-Speicher-Vorrichtung, eine Phasenänderungs-Speichervorrichtung oder irgendeine andere Speichervorrichtung mit geeigneter Leistung sein, um als Prozessspeicher zu dienen. In mindestens einer Ausführungsform kann die Speichervorrichtung 2920 als Systemspeicher für das System 2900 arbeiten, um Daten 2922 und Anweisungen 2923 zu speichern, die verwendet werden, wenn ein oder mehrere Prozessoren 2902 eine Anwendung oder einen Prozess ausführen. In mindestens einer Ausführungsform koppelt die Speichercontroller 2916 darüber hinaus mit einem optionalen externen Graphikprozessor 2912, welcher mit einem oder mehreren Graphikprozessoren 2908 in den Prozessoren 2902 kommunizieren kann, um Graphik- und Medienoperationen durchzuführen. In mindestens einer Ausführungsform kann eine Anzeigevorrichtung 2911 mit dem/den Prozessor(en) 2902 verbinden. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 2911 eine oder mehrere einer internen Anzeigevorrichtung umfassen, wie in einer mobilen elektronischen Vorrichtung oder einer Laptopvorrichtung oder einer externen Anzeigevorrichtung, die über eine Anzeigeschnittstelle (z.B. DisplayPort, usw.) angeschlossen ist. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 2911 eine kopfangebrachte Anzeige (HMD) umfassen, wie beispielsweise eine stereoskopische Anzeigevorrichtung zur Verwendung in Virtual-Reality-Anwendungen (VR) oder Augmented-Reality-Anwendungen (AR).
In mindestens einer Ausführungsform ermöglicht der Plattform-Controller-Hub 2930 Peripheriegeräten, sich mit der Speichervorrichtung 2920 und dem Prozessor 2902 über einen Hochgeschwindigkeits-E/A-Bus zu verbinden. In mindestens einer Ausführungsform umfassen E/A-Peripheriegeräte unter anderem, sind jedoch nicht beschränkt auf, einen Audio-Controller 2946, einen Netzwerk-Controller 2934, eine Firmware-Schnittstelle 2923, einen drahtlosen Sender-Empfänger 2926, Berührungssensoren 2927, eine Datenspeichervorrichtung 2924 (z.B. eine Festplatte, einen Flash-Speicher usw.). In mindestens einer Ausführungsform kann die Datenspeichervorrichtung 2924 über eine Speicherschnittstelle (z.B. SATA) oder über einen Peripheriebus, wie beispielsweise einen Peripheral Component Zwischenverbindung Bus (z.B. PCI, PCI Express) verbinden. In mindestens einer Ausführungsform können die Berührungssensoren 2925 Sensoren eines berührungsempfindlichen Bildschirms, Drucksensoren oder Fingerabdrucksensoren umfassen. In mindestens einer Ausführungsform kann der drahtlose Sender-Empfänger 2926 ein Wi-Fi-Sender-Empfänger, ein Bluetooth-Sender-Empfänger oder ein Mobilfunk-Sender-Empfänger wie beispielsweise ein 3G-, 4G- oder Long Term Evolution (LTE)-Transceiver sein. In mindestens einer Ausführungsform ermöglicht die Firmware-Schnittstelle 2923 die Kommunikation mit der System-Firmware und kann beispielsweise eine vereinheitlichte erweiterbare Firmware-Schnittstelle (UEFI) sein. In mindestens einer Ausführungsform kann der Netzwerk-Controller 2934 eine Netzwerkverbindung zu einem verdrahteten Netzwerk aktivieren. In mindestens einer Ausführungsform koppelt einen Hochleistungs-Netzwerk-Controller (nicht gezeigt) mit dem Schnittstellenbus 2910. In mindestens einer Ausführungsform ist der Audio-Controller 2946 ein mehrkanaliger hochauflösender Audio-Controller. In mindestens einer Ausführungsform umfasst das System 2900 eine optionale Legacy-E/A-Steuereinrichtung 2940 zum Koppeln von Legacy-Geräten (z.B. Personal System 2 (PS/2)) mit dem System. In mindestens einer Ausführungsform kann der Plattform-Controller-Hub 2930 auch mit einer oder mehreren Universal Serial Bus (USB)-Controllern 2942 verbinden, um Eingabegeräte wie beispielsweise Tastatur- und Maus-Kombinationen 2943, eine Kamera 2944 oder andere USB-Eingabegeräte zu verbinden.
In mindestens einer Ausführungsform kann eine Instanz des Speichercontroller 2916 und des Plattform-Controller-Hub 2930 in einem diskreten externen Graphikprozessor, wie beispielsweise den externen Graphikprozessor 2912, integriert sein. In mindestens einer Ausführungsform können der Plattform-Controller-Hub 2930 und/oder der Speicher-Controller 2916 extern zu einem oder mehreren Prozessoren 2902 sein. Beispielsweise kann das System 2900 in mindestens einer Ausführungsform einen externen Speicher-Controller 2916 und einen Plattform-Controller-Hub 2930 umfassen, die als ein Speicher-Controller-Hub und ein peripherer Controller-Hub innerhalb eines System-Chipsatzes, der mit dem bzw. den Prozessor(en) 2902 in Verbindung steht, konfiguriert sein können.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform kann ein Abschnitt der oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in den Graphikprozessor 2900 integriert sein. Beispielsweise können in mindestens einer Ausführungsform hier beschriebene Trainings- und/oder Inferenzierungs-Techniken eine oder mehrere der in eine 3D-Pipeline verkörperten ALUs verwenden. Außerdem können in mindestens einer Ausführungsform hier beschriebene Inferenzierungs- und/oder Trainingsoperationen unter Verwendung einer anderen Logik als die in 10A oder 10B veranschaulichte Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in einem On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, um die ALUs des Graphikprozessors 2900 konfigurieren, einen oder mehrere Algorithmen maschinellen Lernens, neuronale Netzwerkarchitekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
30 ist ein Blockdiagramm eines Prozessors 3000 mit einem oder mehreren Prozessorkernen 3002A-3002N, einen integrierten Speicher-Controller 3014 und einem integrierten Graphikprozessor 3008 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Prozessor 3000 zusätzliche Kerne bis hin zu dem und einschließlich des zusätzlichen Kern(s) 3002N umfassen, die durch gestrichelte, linierte Kästen dargestellt sind. In mindestens einer Ausführungsform umfasst jeder der Prozessorkerne 3002A-3002N eine oder mehrere interne Cache-Einheiten 3004A-3004N. In mindestens einer Ausführungsform weist jeder Prozessorkern auch Zugriff auf eine oder mehrere gemeinsam genutzte Cache-Einheiten 3006 auf.
In mindestens einer Ausführungsform stellen die internen Cache-Einheiten 3004A-3004N und die gemeinsam genutzten Cache-Einheiten 3006 eine Cache-Speicherhierarchie innerhalb des Prozessors 3000 dar. In mindestens einer Ausführungsform können die Cache-Speichereinheiten 3004A-3004N mindestens eine Befehls- und Daten-Cache-Ebene innerhalb jedes Prozessorkerns und eine oder mehrere Ebenen gemeinsam genutzten Mid-Level-Caches, wie beispielsweise ein Level 2 (L2), ein Level 3 (L3), ein Level 4 (L4) oder andere Cache-Ebenen, umfassen, wobei eine höchste Cache-Ebene vor externem Speicher als eine LLC klassifiziert ist. In mindestens einer Ausführungsform behält die Cache-Kohärenzlogik Kohärenz zwischen den verschiedenen Cache-Einheiten 3006 und 3004A-3004N bei.
In mindestens einer Ausführungsform kann der Prozessor 3000 auch einen Satz einer oder mehrerer Bus-Controller-Einheiten 3016 und einen System-Agent-Kern 3010 umfassen. In mindestens einer Ausführungsform verwalten eine oder mehrere Bus-Controller-Einheiten 3016 einen Satz von Peripheriebussen, wie beispielsweise einen oder mehrere PCI- oder PCI-Express-Busse. In mindestens einer Ausführungsform stellt der System-Agent-Kern 3010 Managementfunktionen für verschiedene Prozessorkomponenten zur Verfügung. In mindestens einer Ausführungsform umfasst der System-Agent-Kern 3010 eine oder mehrere integrierte Speichercontroller 3014, um den Zugriff auf verschiedene externe Speichervorrichtungen (nicht gezeigt) zu verwalten.
In mindestens einer Ausführungsform umfassen einer oder mehrere der Prozessorkerne 3002A-3002N Unterstützung für gleichzeitiges Multithreading. In mindestens einer Ausführungsform umfasst der System-Agent-Kern 3010 Komponenten zum Koordinieren und Betreiben der Kerne 3002A-3002N während der Multithreading-Verarbeitung. In mindestens einer Ausführungsform kann der System-Agent-Kern 3010 zusätzlich eine Leistungssteuereinheit (PCU) umfassen, die Logik und Komponenten zum Regeln eines oder mehrerer Leistungszustände der Prozessorkerne 3002A-3002N und des Graphikprozessors 3008 umfasst.
In mindestens einer Ausführungsform umfasst der Prozessor 3000 zusätzlich den Graphikprozessor 3008, um Graphikverarbeitungsoperationen auszuführen. In mindestens einer Ausführungsform koppelt der Graphikprozessor 3008 mit den gemeinsam genutzten Cache-Einheiten 3006 und dem System-Agent-Kern 3010, einschließlich einer oder mehrerer integrierter Speichercontrollers 3014. In mindestens einer Ausführungsform umfasst der System-Agent-Kern 3010 auch einen Anzeige-Controller 3011, um die Graphikprozessorausgabe auf ein oder mehrere gekoppelte Anzeigen zu treiben. In mindestens einer Ausführungsform kann der Anzeige-Controller 3011 auch ein separates Modul sein, das über mindestens eine Zwischenverbindung mit dem Graphikprozessor 3008 gekoppelt ist oder in den Graphikprozessor 3008 integriert sein kann.
In mindestens einer Ausführungsform wird eine ringbasierte Zwischenverbindungseinheit 3012 verwendet, interne Komponenten des Prozessors 3000 zu koppeln. In mindestens einer Ausführungsform kann eine alternative Verbindungseinheit verwendet werden, wie beispielsweise eine Punkt-zu-Punkt-Zwischenverbindung, eine geschaltete Zwischenverbindung oder andere Techniken. In mindestens einer Ausführungsform koppelt der Graphikprozessor 3008 über eine E/A-Verbindung 3013 mit der Ring-Zwischenverbindung 3012.
In mindestens einer Ausführungsform repräsentiert die E/A-Verbindung 3013 mindestens eine von mehreren Varianten von E/A-Zwischenverbindungen, einschließlich einer E/A-Zwischenverbindung auf dem Gehäuse, welche die Kommunikation zwischen verschiedenen Prozessorkomponenten und einem eingebetteten Hochleistungsspeichermodul 3018, wie beispielsweise einem eDRAM-Modul, erleichtert. In mindestens einer Ausführungsform verwenden jeder der Prozessorkerne 3002A-3002N und der Graphikprozessor 3008 eingebettete Speichermodule 3018 als einen gemeinsam genutzten Cache letzter Ebene bzw. Last Level Cache.
In mindestens einer Ausführungsform sind die Prozessorkerne 3002A-3002N homogene Kerne, die eine gemeinsame Befehlssatzarchitektur ausführen. In mindestens einer Ausführungsform sind die Prozessorkerne 3002A-3002N heterogen in Bezug auf die Befehlssatzarchitektur (Instruction Set Architecture; ISA), wobei einer oder mehrere der Prozessorkerne 3002A-3002N einen gemeinsamen Befehlssatz ausführen, während ein oder mehrere andere Kerne der Prozessorkerne 3002A-3002N eine Teilmenge eines gemeinsamen Befehlssatzes oder einen bzw. eines anderen Befehlssatzes ausführen. In mindestens einer Ausführungsform sind die Prozessorkerne 3002A-3002N in Bezug auf Mikroarchitektur heterogen, wobei ein oder mehrere Kerne mit einem relativ höheren Stromverbrauch mit einem oder mehreren Leistungskernen mit einem niedrigeren Stromverbrauch koppeln. In mindestens einer Ausführungsform kann der Prozessor 3000 auf einem oder mehreren Chips oder als eine in einem SoC integrierte Schaltung implementiert sein.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform können Abschnitte der oder die gesamte(n) Inferenzierungs- und/oder Trainingslogik 1015 in den Prozessor 3000 integriert sein. Beispielsweise können in mindestens einer Ausführungsform hier beschriebene Trainings- und/oder Inferenzierungs-Techniken eine oder mehrere ALUs verwenden, die in einer 3D-Pipeline, einem Graphikkern(en) 3002, gemeinsam genutzter Funktionslogik oder einer anderen Logik in 30 verkörpert sind. Darüber hinaus können in mindestens einer Ausführungsform hier beschriebene Inferenzierungs- und/oder Trainingsoperationen mit einer anderen Logik als der in den 10A oder 10B veranschaulichten Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in einem On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, die ALUs des Graphikprozessors 3000 konfigurieren, um einen oder mehrere Algorithmen maschinellen Lernens, neuronale Netzwerkarchitekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
31 ist ein Blockdiagramm eines Graphikprozessors 3100, der eine diskrete Graphikverarbeitungseinheit sein kann oder ein Graphikprozessor sein kann, der mit mehreren Verarbeitungskernen integriert sein kann. In mindestens einer Ausführungsform kommuniziert der Graphikprozessor 3100 über eine speicherabgebildete E/A-Schnittstelle mit Registern auf dem Graphikprozessor 3100 und mit Befehlen, die in dem Speicher platziert sind. In mindestens einer Ausführungsform umfasst der Graphikprozessor 3100 eine Speicherschnittstelle 3114, um auf den Speicher zuzugreifen. In mindestens einer Ausführungsform ist die Speicherschnittstelle 3114 eine Schnittstelle zu einem lokalen Speicher, einem oder mehreren internen Caches, einem oder mehreren gemeinsam genutzten externen Caches und/oder zu dem Systemspeicher.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 3100 ebenfalls einen Anzeigecontroller 3102 zum Treiben von Anzeigeausgabedaten zu einer Anzeigevorrichtung 3120. In mindestens einer Ausführungsform umfasst der Anzeigecontroller 3102 Hardware für eine oder mehrere Überlagerungsebenen für die Anzeige 3120 und Zusammenstellung mehrerer Schichten von Video oder Anwenderschnittstellenelementen. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 3120 eine interne oder eine externe Anzeigevorrichtung sein. In mindestens einer Ausführungsform ist die Anzeigevorrichtung 3120 eine am Kopf angebrachte Anzeigevorrichtung, wie beispielsweise eine Anzeigevorrichtung für virtuelle Realität (VR) oder eine Anzeigevorrichtung für erweiterte Realität (AR). In mindestens einer Ausführungsform umfasst der Graphikprozessor 3100 eine Video-Codec-Engine 3106 zum Codieren, Decodieren oder Transcodieren von Medien in, aus oder zwischen einem oder mehreren Mediencodierungsformaten, die umfassen, ohne jedoch darauf beschränkt zu sein, sowohl Formate der „Moving Picture Experts Group“ (MPEG) wie beispielsweise MPEG-2, „Advanced Video Coding“- (AVC-) Formate wie beispielsweise H.264/MPEG-4 AVC, sowie auch Formate der „Society of Motion Picture & Television Engineers“ (SMPTE) 423M/VC-1 und „Joint Photographic Experts Group“ (JPEG) wie beispielsweise JPEG und Motion JPEG (MJPEG) umfassen.
In mindestens einer Ausführungsform umfasst der Graphikprozessor 3100 eine Blockbildübertragungs-(BLIT-) Engine 3104 zum Durchführen zweidimensionaler (2D) Rasterisierer-Operationen, die beispielsweise Bitgrenzenblockübertragungen umfassen. In mindestens einer Ausführungsform werden 2D-Graphikoperationen jedoch unter Verwendung einer oder mehrerer Komponenten der Graphikverarbeitungs-Engine (GPE) 3110 ausgeführt. In mindestens einer Ausführungsform ist die GPE 3110 eine Rechen-Engine zum Durchführen von Graphikoperationen, die dreidimensionale (3D-) Graphikoperationen und Medienoperationen umfassen.
In mindestens einer Ausführungsform umfasst die GPE 3110 eine 3D-Pipeline 3112 zum Durchführen von 3D-Operationen wie beispielsweise Rendern dreidimensionaler Bilder und Szenen unter Verwendung von Verarbeitungsfunktionen, die auf 3D-Grundformen (beispielsweise Rechteck, Dreieck usw.) arbeiten. In mindestens einer Ausführungsform umfasst die 3D-Pipeline 3112 programmierbare Elemente und Elemente mit fester Funktion, die verschiedene Aufgaben durchführen und/oder Ausführungs-Threads zu einem 3D/Medien-Untersystem 3115 erzeugen. Während die 3D-Pipeline 3112 verwendet werden kann, um Medienoperationen durchzuführen, umfasst in mindestens einer Ausführungsform der GPE 3110 ebenfalls eine Medien-Pipeline 3116, die verwendet wird, um Medienoperationen durchzuführen, wie beispielsweise Videonachverarbeitung und Bildverbesserung.
In mindestens einer Ausführungsform umfasst die Medien-Pipeline 3116 Logikeinheiten mit fester Funktion oder programmierbare Logikeinheiten zum Durchführen einer oder mehrerer spezialisierter Medienoperationen, wie beispielsweise Video-Decodierungsbeschleunigung, Video-Entschachtelung und Video-Codierungsbeschleunigung anstelle der oder im Auftrag der Video-Codec-Engine 3106. In mindestens einer Ausführungsform umfasst die Medien-Pipeline 3116 zusätzlich eine Thread-Erzeugungseinheit zum Erzeugen von Threads zur Ausführung auf dem 3D/Medien-Untersystem 3115. In mindestens einer Ausführungsform führen die erzeugten Threads Berechnungen für die Medienoperationen auf einer oder mehreren Graphikausführungseinheiten aus, die in dem 3D/Medien-Untersystem 3115 umfasst sind.
In mindestens einer Ausführungsform umfasst das 3D/Medien-Untersystem 3115 Logik zum Ausführen von Threads, die durch die 3D-Pipeline 3112 und die Medien-Pipeline 3116 erzeugt werden. In mindestens einer Ausführungsform senden die 3D-Pipeline und die Medien-Pipeline 3116 Thread-Ausführungsanforderungen an das 3D/Medien-Untersystem 3115, das Thread-Verteilungslogik zum Arbitrieren und Verteilen der verschiedenen Anforderungen an verfügbare Thread-Ausführungsressourcen umfasst. In mindestens einer Ausführungsform umfassen die Ausführungsressourcen eine Anordnung von Graphikausführungseinheiten zum Verarbeiten der 3D- und Medien-Threads. In mindestens einer Ausführungsform umfasst das 3D-Medien-Untersystem 3115 einen oder mehrere interne Caches für Thread-Anweisungen und Daten. In mindestens einer Ausführungsform umfasst das Untersystem auch einen gemeinsam genutzten Speicher, der Register und adressierbaren Speicher umfasst, um Daten durch Threads gemeinsam zu nutzen und Ausgabedaten zu speichern.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform können Abschnitte der oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in der Ausführungslogik 3100 integriert sein. Darüber hinaus können in mindestens einer Ausführungsform hier beschriebene Inferenzierungs- und/oder Trainingsoperationen mit einer anderen Logik als der in 10A oder 10B veranschaulichten Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, die ALUs der Ausführungslogik 3100 konfigurieren, einen oder mehrere Algorithmen maschinellen Lernens, um Lernalgorithmen, neuronale Netzwerk-architekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
32 ist ein Blockdiagramm einer Graphikverarbeitungs-Engine 3210 eines Graphikprozessors gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die Graphikverarbeitungs-Engine (GPE) 3210 eine Version der in 31 gezeigten GPE 3110. In mindestens einer Ausführungsform ist eine Medien-Pipeline 3216 optional und kann in der GPE 3210 nicht ausdrücklich umfasst sein. In mindestens einer Ausführungsform ist ein separater Medien- und/oder Bildprozessor mit der GPE 3210 gekoppelt.
In mindestens einer Ausführungsform ist die GPE 3210 mit einem Befehls-Streamer 3203 gekoppelt oder umfasst ihn, der einen Befehlsstrom zu der 3D-Pipeline 3212 und/oder Medien-Pipeline 3216 bereitstellt. In mindestens einer Ausführungsform ist der Befehls-Streamer 3203 mit einem Speicher gekoppelt, der ein Systemspeicher oder einer oder mehrere aus internem Cache-Speicher und gemeinsam genutzter Cache-Speicher sein kann. In mindestens einer Ausführungsform empfängt der Befehls-Streamer 3203 Befehle von dem Speicher und sendet die Befehle an die 3D-Pipeline 3212 und/ oder Medien-Pipeline 3216. In mindestens einer Ausführungsform sind die Befehle Weisungen, Primitive oder Mikro-Operationen, die aus einem Ringpuffer geholt werden, der Befehle für die 3D-Pipeline 3112 und die Medien-Pipeline 3216 speichert. In mindestens einer Ausführungsform kann ein Ringpuffer zusätzlich Stapelbefehlspuffer umfassen, die Stapel aus mehreren Befehlen speichern. In mindestens einer Ausführungsform können die Befehle für die 3D-Pipeline 3112 außerdem Referenzen auf im Speicher gespeicherte Daten umfassen, wie beispielweise, ohne jedoch darauf beschränkt zu sein, Vertex- und Geometriedaten für die 3D-Pipeline 3112 und/oder Bilddaten und Speicherobjekte für die Medien-Pipeline 3116. Die 3D-Pipeline 3112 und die Medien-Pipeline 3116 verarbeiten die Befehle und Daten durch Durchführen von Operationen über Logik innerhalb der entsprechenden Pipelines oder durch Verteilen eines oder mehrerer Ausführungs-Threads zu einer Graphikkernanordnung 3214. In mindestens einer Ausführungsform umfasst die Graphikkernanordnung 3214 einen oder mehrere Blöcke von Graphikkernen (beispielsweise Graphikkern(e) 3225A, Graphikkern(e) 3215B), wobei jeder Block einen oder mehrere Graphikkerne umfasst. Jeder Graphikkern umfasst eine Gruppe von Graphikausführungsressourcen, die sowohl Allzweck- und graphikspezifische Ausführungslogik zum Durchführen von Graphik und Rechenoperationen als auch Beschleunigungslogik für Texturverarbeitung mit fester Funktion und/ oder maschinelles Lernen und künstliche Intelligenz umfassen.
In mindestens einer Ausführungsform umfasst die 3D-Pipeline 3212 Logik mit fester Funktion und programmierbare Logik, um ein oder mehrere Shader-Programme zu verarbeiten, wie beispielsweise Vertex-Shader, Geometrie-Shader, Pixel-Shader, Fragment-Shader, Rechen-Shader oder andere Shader-Programme, durch Verarbeiten der Anweisungen und Verteilen von Ausführungs-Threads zu der Graphikkernanordnung 3214. Die Graphikkernanordnung 3214 stellt einen einheitlichen Block von Ausführungsressourcen zum Gebrauch zum Verarbeiten dieser Shader-Programme bereit. In mindestens einer Ausführungsform umfasst eine Mehrzweck-Ausführungslogik (beispielsweise Ausführungseinheiten) innerhalb des(der) Graphikkerns(e) 3215A-414B der Graphikkernanordnung 3214 Unterstützung für verschiedene 3D-API-Shader-Sprachen und kann mehrere gleichzeitige Ausführungs-Threads ausführen, die mehreren Shadern zugeordnet sind.
In mindestens einer Ausführungsform umfasst die Graphikkernanordnung 3214 Ausführungslogik zum Durchführen von Medienfunktionen wie beispielsweise Video- und/oder Bildverarbeitung. In mindestens einer Ausführungsform umfassen die Ausführungseinheiten Allzwecklogik, die programmierbar ist, um parallele Allzweckberechnungsoperationen zusätzlich zu Graphikverarbeitungsoperationen durchzuführen.
In mindestens einer Ausführungsform können Ausgabedaten, die durch Threads erzeugt werden, die auf der Graphikkernanordnung 3224 ausgeführt werden, um Daten an einen Speicher in einem einheitlichen Rückgabepuffer (Unified Return Buffer; URB) 3218 ausgeben. In mindestens einer Ausführungsform kann der URB 3218 Daten für mehrere Threads speichern. In mindestens einer Ausführungsform kann der URB 3218 verwendet werden, um Daten zwischen unterschiedlichen Threads, die auf der Graphikkernanordnung 3214 ablaufen, zu senden. In mindestens einer Ausführungsform kann der URB 3218 zusätzlich zur Synchronisation zwischen Threads auf der Graphikkernanordnung 3214 und der Logik mit fester Funktion innerhalb der Logik 3220 mit gemeinsam genutzter Funktion verwendet werden.
In mindestens einer Ausführungsform ist die Graphikkernanordnung 3214 skalierbar, so dass die Anordnung 3214 eine variable Anzahl von Graphikkernen umfasst, von denen jeder eine variable Anzahl von Ausführungseinheiten basierend auf einer Zielleistung und dem Leistungsfähigkeitsniveau der Graphikverarbeitungs-Engine (GPE) 3210 aufweist. In mindestens einer Ausführungsform sind die Ausführungsressourcen dynamisch skalierbar, so dass Ausführungsressourcen je nach Bedarf aktiviert oder deaktiviert werden können.
In mindestens einer Ausführungsform ist die Graphikkernanordnung 3214 ist mit der Logik 3220 mit gemeinsam genutzter Funktion gekoppelt, die mehrere Ressourcen umfasst, die von den Graphikkernen in der Graphikkernanordnung 3214 gemeinsam genutzt werden. In mindestens einer Ausführungsform sind die gemeinsam genutzten Funktionen innerhalb der Logik 3220 mit gemeinsam genutzter Funktion Hardware-Logikeinheiten, die spezialisierte ergänzende Funktionalität für die Graphikkernanordnung 3214 bereitstellen. In mindestens einer Ausführungsform umfasst die Logik 3220 mit gemeinsam genutzter Funktion, ohne jedoch darauf beschränkt zu sein, eine Abtastereinheit 3223, eine Math-Einheit 3222 und Threadübergreifende Kommunikation (ITC) 3223. In mindestens einer Ausführungsform sind einer oder mehrere Cache(s) 3225 innerhalb oder gekoppelt mit der Logik 3220 mit gemeinsam genutzter Funktion.
In mindestens einer Ausführungsform wird eine gemeinsam genutzte Funktion verwendet, wenn der Bedarf für eine spezialisierte Funktion zum Aufnehmen in die Graphikkernanordnung 3214 nicht ausreichend ist. In mindestens einer Ausführungsform wird eine einzige Instanziierung einer spezialisierten Funktion in der Logik 3220 mit gemeinsam genutzter Funktion implementiert und wird von den Ausführungsressourcen innerhalb der Graphikkernanordnung 3214 gemeinsam genutzt. In mindestens einer Ausführungsform Die genaue Gruppe von Funktionen, die von der Graphikkernanordnung 3012 gemeinsam genutzt und in der Graphikkernanordnung 3014 umfassen ist, variiert über die Ausführungsformen. In mindestens einer Ausführungsform können spezifische gemeinsam genutzte Funktionen innerhalb der Logik 3020 mit gemeinsam genutzter Funktion, die durch die Graphikkernanordnung 3014 extensiv verwendet werden, in der Logik 3016 mit gemeinsam genutzter Funktion innerhalb der Graphikkernanordnung 3014 umfasst sein. In mindestens einer Ausführungsform kann die Logik 3016 mit gemeinsam genutzter Funktion in der Graphikkernanordnung 3214 einen Teil der oder die gesamte Logik innerhalb der Logik 3220 mit gemeinsam genutzter Funktion umfassen. In mindestens einer Ausführungsform können alle Logikelemente innerhalb der Logik 3220 mit gemeinsam genutzter Funktion innerhalb der Logik 3216 mit gemeinsam genutzter Funktion der Graphikkernanordnung 3214 dupliziert sein. In mindestens einer Ausführungsform ist die Logik 3220 mit gemeinsam genutzter Funktion zugunsten der Logik 3216 mit gemeinsam genutzter Funktion innerhalb der Graphikkernanordnung 3214 ausgeschlossen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform können Abschnitte der oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in den Graphikprozessor 3210 integriert sein. Beispielsweise können in mindestens einer Ausführungsform hier beschriebene Trainings- und/oder Inferenzierungs-Techniken eine oder mehrere der ALUs verwenden, die in der 3D-Pipeline 3212, Graphikkern(en) 3215, gemeinsam genutzter Funktionslogik 3226, gemeinsam genutzter Funktionslogik 3220 oder anderer Logik in 32 verkörpert sind. Außerdem können in mindestens einer Ausführungsform die hier beschriebenen Inferenzierungs- und/oder Trainingsoperationen mit einer anderen Logik als der in 10A oder 10B veranschaulichten Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, die ALUs des Graphikprozessors 3210 konfigurieren, um einen oder mehrere Algorithmen maschinellen Lernens, neuronale Netzwerkarchitekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
33 ist ein Blockdiagramm von Hardwarelogik eines Graphikprozessorkerns 3300 gemäß mindestens einer hier beschriebenen Ausführungsform. In mindestens einer Ausführungsform kann der Graphikprozessorkern 3300, manchmal auch als ein Kern-Slice bezeichnet, ein oder mehrere Graphikkerne innerhalb eines modularen Graphikprozessors sein. In mindestens einer Ausführungsform ist der Graphikprozessorkern 3300 beispielhaft für ein Graphikkern-Slice, und ein Graphikprozessor, wie hier beschrieben, kann mehrere Graphikkern-Slices basierend auf einer Sollleistung und Leistungshüllen umfassen. In mindestens einer Ausführungsform kann jeder Graphikkern 3300 einen Festfunktionsblock 3330 umfassen, der mit mehreren, auch als Sub-Slices bezeichneten Unterkernen 3301A-3301 F gekoppelt ist, die modulare Blöcke von Allzweck- und Festfunktionslogik umfassen.
In mindestens einer Ausführungsform umfasst der Festfunktionsblock 3330 eine Geometrie- und Festfunktions-Pipeline 3336, die von allen Unterkernen in dem Graphikprozessor 3300 beispielsweise bei Implementierungen von Graphikprozessoren mit geringerer Leistung und/oder geringerer Stromaufnahme gemeinsam genutzt werden kann. In mindestens einer Ausführungsform umfasst die Geometrie- und Festfunktions-Pipeline 3336 eine 3D-Festfunktions-Pipeline, eine Video-Frontend-Einheit, einen Thread-Spawner und Thread-Abfertiger sowie einen Unified Return Buffer Manager, der vereinheitlichte Rückgabepuffer verwaltet.
In mindestens einer Ausführungsform umfasst der Festfunktionsblock 3330 auch eine Graphik-SoC-Schnittstelle 3333, einen Graphik-Mikrocontroller 3338 und eine Medien-Pipeline 3339. Die Graphik-SoC-Schnittstelle 3337 stellt eine Schnittstelle zwischen dem Graphikkern 3300 und anderen Prozessorkernen innerhalb einer integrierten SoC-Schaltung bereit. In mindestens einer Ausführungsform ist der Graphik-Mikrocontroller 3338 ein programmierbarer Subprozessor, der konfiguriert sein kann, um verschiedene Funktionen des Graphikprozessors 3300 zu verwalten, einschließlich der Thread-Versendung, des Scheduling und der Präemption. In mindestens einer Ausführungsform umfasst die Medien-Pipeline 3339 Logik zur Erleichterung der Decodierung, Codierung, Vorverarbeitung und/oder Nachbearbeitung von Multimedia-Daten, einschließlich Bild- und Videodaten. In mindestens einer Ausführungsform implementiert die Medien-Pipeline 3339 Medienoperationen über Anforderungen an Berechnungs- oder Abtast-Logik innerhalb der Unterkerne 3301-3301 F.
In mindestens einer Ausführungsform ermöglicht die SoC-Schnittstelle 3337 dem Graphikkern 3300, mit universellen Anwendungsprozessorkernen (z.B. CPUs) und/oder anderen Komponenten innerhalb eines SoC, einschließlich Speicherhierarchieelementen, wie beispielsweise gemeinsam genutztem Last Level Cache-Speicher, System-RAM und/oder eingebettetem On-Chip- oder On-Package-DRAM, zu kommunizieren. In mindestens einer Ausführungsform kann die SoC-Schnittstelle 3337 auch Kommunikation mit Vorrichtungen mit fester Funktion innerhalb eines SoC ermöglichen, wie beispielsweise Kameraabbildungspipelines, und ermöglicht die Verwendung und/oder Implementierung globaler Speicher-Atome, die zwischen dem Graphikkern 3300 und CPUs innerhalb eines SoC gemeinsam genutzt werden können. In mindestens einer Ausführungsform kann die SoC-Schnittstelle 3337 auch Energiemanagementsteuerungen für den Graphikkern 3300 implementieren und eine Schnittstelle zwischen einer Taktdomäne des Graphikkerns 3300 und anderen Taktdomänen innerhalb eines SoC ermöglichen. In mindestens einer Ausführungsform ermöglicht die SoC-Schnittstelle 3337 den Empfang von Befehlspuffern von einem Befehlsstreamer und einem globalen Thread-Versender, die konfiguriert sind, um Befehle und Anweisungen an jeden eines einzelnen oder mehrerer Graphikkerne innerhalb eines Graphikprozessors bereitzustellen. In mindestens einer Ausführungsform können Befehle und Anweisungen an die Medien-Pipeline 3339, wenn Medienoperationen durchzuführen sind, oder an eine Geometrie- und Festfunktions-Pipeline (z.B. Geometrie- und Festfunktions-Pipeline 3336, Geometrie- und Festfunktions-Pipeline 3314), wenn Graphikverarbeitungsoperationen durchzuführen sind, gesendet werden.
In mindestens einer Ausführungsform kann der Graphik-Mikrocontroller 3338 konfiguriert sein, um verschiedene Planungs- und Managementaufgaben für den Graphikkern 3300 auszuführen. In mindestens einer Ausführungsform kann der Graphik-Mikrocontroller 3338 eine Graphik- und/oder Rechen-Arbeitslast-Planung auf verschiedenen parallelen Graphik-Engines innerhalb der Ausführungseinheit (EU)-Anordnungen 3302A-3302F, 3304A-3304F innerhalb der Unterkerne 3301A-3301 F durchführen. In mindestens einer Ausführungsform kann Host-Software, die auf einem CPU-Kern eines SoC mit dem Graphikkern 3300 ausgeführt wird, Arbeitslasten einer von mehreren Graphikprozessorpfaden übergeben, welche einen Planungsvorgang auf einer geeigneten Graphik-Engine auslösen. In mindestens einer Ausführungsform umfassen Planungsoperationen ein Bestimmen, welche Arbeitslast als nächstes auszuführen ist, ein Übermitteln einer Arbeitslast an einen Befehlsstreamer, ein Vorbelegen existierender Arbeitslasten, die auf einer Engine ausgeführt werden, ein Überwachen des Fortschreitens einer Arbeitslast und ein Benachrichtigen der Host-Software, wenn eine Arbeitslast abgeschlossen ist. In mindestens einer Ausführungsform kann der Graphik-Mikrocontroller 3338 auch Zustände mit geringer Stromaufnahme oder Leerlaufzustände für den Graphikkern 3300 ermöglichen, die dem Graphikkern 3300 die Möglichkeit geben, Register innerhalb des Graphikkerns 3300 über Zustandsübergänge mit geringem Stromverbrauch unabhängig von einem Betriebssystem und/oder einer Graphiktreibersoftware auf einem System zu speichern und wiederherzustellen.
In mindestens einer Ausführungsform kann der Graphikkern 3300 mehr als oder weniger als die veranschaulichten Unterkerne 3301A-3301 F und bis hin zu N modularen Unterkernen aufweisen. Für jeden Satz von N-Unterkernen kann der Graphikkern 3300 in mindestens einer Ausführungsform auch eine gemeinsam genutzte Funktionslogik 3310, einen gemeinsam genutzten und/oder Cache-Speicher 3312, eine Geometrie/Festfunktions-Pipeline 3314 sowie zusätzliche Festfunktionslogik 3316 zur Beschleunigung verschiedener Graphik- und Rechenverarbeitungsoperationen umfassen. In mindestens einer Ausführungsform kann die gemeinsam genutzte Funktionslogik 3310 Logikeinheiten (z.B. Abtaster-, Mathematik- und/oder Inter-Thread-Kommunikationslogik) umfassen, die von allen N Unterkernen innerhalb des Graphikkerns 3300 gemeinsam genutzt werden können. In mindestens einer Ausführungsform kann der gemeinsam genutzte und/oder Cache-Speicher 3312 ein Last-Level-Cache für die N Unterkerne 3301A-3301 F innerhalb des Graphikkerns 3300 sein und kann ebenfalls als gemeinsam genutzter Speicher dienen, auf den mehrere Unterkerne zugreifen können. In mindestens einer Ausführungsform kann die Geometrie/Festfunktions-Pipeline 3314 anstelle der Geometrie/Festfunktions-Pipeline 3336 innerhalb des Festfunktionsblocks 3330 aufgenommen sein und kann gleiche oder ähnliche Logikeinheiten umfassen.
In mindestens einer Ausführungsform umfasst der Graphikkern 3300 zusätzliche Festfunktionslogik 3316, die verschiedene Festfunktionsbeschleunigungslogik zur Verwendung durch den Graphikkern 3300 umfassen kann. In mindestens einer Ausführungsform umfasst die zusätzliche Festfunktionslogik in Nur-Positions-Shading. Bei dem Nur-Positions-Shading existieren mindestens zwei Geometrie-Pipelines, während in einer Vollgeometrie-Pipeline innerhalb der Geometrie- und Festfunktions-Pipeline 3316, 3336, und eine Cull-Pipeline, welche eine zusätzliche Geometrie-Pipeline ist, welche innerhalb der zusätzlichen Festfunktionslogik 3316 umfasst sein kann. In mindestens einer Ausführungsform ist die Cull-Pipeline eine abgespeckte Version einer Vollgeometrie-Pipeline. In mindestens einer Ausführungsform können eine Vollpipeline und eine Cull-Pipeline verschiedene Instanzen einer Anwendung ausführen, wobei jede Instanz einen separaten Kontext hat. In mindestens einer Ausführungsform kann das Nur-Positions-Shading lange Cull-Läufe verworfener Dreiecke verbergen, so dass das Shading in einigen Fällen früher abgeschlossen werden kann. Beispielsweise kann in mindestens einer Ausführungsform Cull-Pipeline-Logik innerhalb der zusätzlichen Festfunktionslogik 3316 Positions-Shader parallel zu einer Hauptanwendung ausführen und erzeugt im Allgemeinen kritische Ergebnisse schneller als eine Vollpipeline, da die Cull-Pipeline das Attribut der Position von Vertices holt und schattiert, ohne eine Rasterisierung und ein Rendering von Pixeln in einem Einzelbild-Puffer durchzuführen. In mindestens einer Ausführungsform kann die Cull-Pipeline erzeugte kritische Ergebnisse verwenden, um Sichtbarkeitsinformationen für alle Dreiecke unabhängig davon zu berechnen, ob diese Dreiecke gecullt werden. In mindestens einer Ausführungsform kann eine Vollpipeline (welche in diesem Fall als eine Wiedergabepipeline bezeichnet werden kann) Sichtbarkeitsinformationen verbrauchen, um gecullte Dreiecke zu überspringen, um nur sichtbare Dreiecke zu schattieren, die schließlich an eine Rasterisierungsphase übergeben werden.
In mindestens einer Ausführungsform kann die zusätzliche Festfunktionslogik 3316 auch eine maschinell lernende Beschleunigungslogik, wie beispielsweise eine Festfunktion-Matrix-Multiplikationslogik, für Implementierungen einschließlich Optimierungen für das Training oder die Inferenzierung des maschinellen Lernens umfassen.
In mindestens einer Ausführungsform ist innerhalb jedes Graphik-Unterkerns 3301A-3301 F ein Satz von Ausführungsressourcen umfasst, die verwendet werden können, um Graphik-, Medien- und Rechenoperationen im Ansprechen auf Anfragen von der Graphikpipeline, der Medien-Pipeline oder von Shader-Programmen durchzuführen. In mindestens einer Ausführungsform umfassen die Graphik-Unterkerne 3301A-3301 F mehrere EU-Arrays 3302A-3302F, 3304A-3304F, Thread-Abfertigungs- und Inter-Thread-Kommunikationslogik 3303A-3303F, einen 3D-Abtaster 3305A-3305F, einen Medien-Abtaster 3306A-3306F, einen Shaderprozessor 3307A-3307F und einen gemeinsam genutzten lokalen Speicher (SLM) 3308A-3308F. Die EU-Arrays 3302A-3302F, 3304A-3304F umfassen jeweils mehrere Ausführungseinheiten, welche universelle Graphikverarbeitungseinheiten sind, die in der Lage sind, Gleitkomma- und Ganzzahl/Festpunkt-Logikoperationen im Dienst einer Graphik-, Medien- oder Rechenoperation durchzuführen, einschließlich von Graphik-, Medien- oder Rechen-Shader-Programmen. In mindestens einer Ausführungsform führt eine TD/IC-Logik 3303A-3303F lokale Thread-Abfertigungs- und Thread-Steuer-Operationen für Ausführungseinheiten innerhalb eines Unterkerns durch und erleichtert die Kommunikation zwischen Threads, die auf Ausführungseinheiten eines Unterkerns ausgeführt werden. In mindestens einer Ausführungsform kann der 3D-Abtaster 3305A-3305F Texturen oder andere 3D-Graphikdaten in den Speicher einlesen. In mindestens einer Ausführungsform kann der 3D-Abtaster Texturdaten unterschiedlich lesen, basierend auf einem konfigurierten Abtastzustand und einem Texturformat, das einer bestimmten Textur zugeordnet ist. In mindestens einer Ausführungsform kann der Medien-Abtaster 3306A-3306F ähnliche Leseoperationen durchführen, die auf einem Typ und einem Format basieren, der/das Mediendaten zugeordnet ist. In mindestens einer Ausführungsform kann jeder Graphik-Unterkern 3301A-3301 F abwechselnd einen vereinheitlichten 3D- und Medien-Abtaster umfassen. In mindestens einer Ausführungsform können Threads, die auf Ausführungseinheiten innerhalb jedes der Unterkerne 3301A-3301 F ausgeführt werden, den gemeinsam genutzten lokalen Speicher 3308A-3308F innerhalb jedes Unterkerns verwenden, um Threads, die innerhalb einer Thread-Gruppe ausgeführt werden, die Ausführung unter Verwendung eines gemeinsamen Pools von On-Chip-Speicher zu ermöglichen.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform können Abschnitte der oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in den Graphikprozessor 3310 integriert sein. Beispielsweise können in mindestens einer Ausführungsform hier beschriebene Trainings- und/oder Inferenzierungs-Techniken eine oder mehrere der ALUs verwenden, die in der 3D-Pipeline 3310, dem Graphik-Mikrocontroller 3338, den Geometrie- und Festfunktions-Pipelines 3314 und 3336 oder einer anderen Logik in 33 verkörpert sind. Außerdem können in mindestens einer Ausführungsform die hier beschriebenen Inferenzierungs- und/oder Trainingsoperationen mit einer anderen Logik als der in 10A oder 10B veranschaulichten Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, die ALUs des Graphikprozessors 3300 konfigurieren, um einen oder mehrere Algorithmen maschinellen Lernens, neuronale Netzwerkarchitekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
34A-34B veranschaulichen eine Threadausführungslogik 3400 einschließlich einer Anordnung von Verarbeitungselementen eines Graphikprozessorkerns gemäß mindestens einer Ausführungsform. 34A veranschaulicht mindestens eine Ausführungsform, bei welcher die Threadausführungslogik 3400 verwendet wird. 34B veranschaulicht interne Einzelheiten einer Ausführungseinheit gemäß mindestens einer Ausführungsform.
Wie in 34A veranschaulicht, umfasst die Thread-Ausführungslogik 3400 in mindestens einer Ausführungsform einen Shader-Prozessor 3402, einen Thread-Abfertiger 3404, einen Befehls-Cache 3406, eine Anordnung skalierbarer Ausführungseinheiten mit einer Mehrzahl von Ausführungseinheiten 3407A-3407N, einen Abtaster bzw. Sampler 3430, einen Daten-Cache 3432 und einen Datenport 3434. In mindestens einer Ausführungsform kann eine Anordnung skalierbarer Ausführungseinheiten dynamisch skaliert werden, indem eine oder mehrere Ausführungseinheiten (z.B. eine der Ausführungseinheiten 3408A-N oder 3407A-N) basierend auf Berechnungsanforderungen einer Arbeitslast aktiviert oder deaktiviert werden. In mindestens einer Ausführungsform sind skalierbare Ausführungseinheiten über eine Zwischenverbindungsstruktur, die mit jeder der Ausführungseinheiten verbunden ist, miteinander verbunden. In mindestens einer Ausführungsform umfasst die Thread-Ausführungslogik 3400 eine oder mehrere Verbindungen zu Speicher, wie beispielsweise Systemspeicher oder Cache-Speicher, über eine oder mehrere des Befehls-Caches 3406, des Datenports 3434, des Abtasters 3430 und der Ausführungseinheiten 3407 der 3408. In mindestens einer Ausführungsform ist jede Ausführungseinheit (z.B. 3407A) eine eigenständige, programmierbare, universelle Recheneinheit, die in der Lage ist, mehrere gleichzeitige Hardware-Threads auszuführen und gleichzeitig mehrere Datenelemente für jeden Thread parallel zu verarbeiten. In mindestens einer Ausführungsform ist die Anordnung der Ausführungseinheiten 3407 und/oder 3408 skalierbar, um eine beliebige Anzahl einzelner Ausführungseinheiten zu umfassen.
In mindestens einer Ausführungsform werden die Ausführungseinheiten 3407 und/oder 3408 hauptsächlich zum Ausführen von Shader-Programmen verwendet. In mindestens einer Ausführungsform kann der Shader-Prozessor 3402 verschiedene Shader-Programme verarbeiten und Ausführungsthreads, die mit Shader-Programmen verknüpft sind, über einen Thread-Abfertiger 3404 versenden. In mindestens einer Ausführungsform umfasst der Thread-Abfertiger 3404 Logik, um Thread-Initiationsanforderungen von Graphik- und Medien-Pipelines zu arbitrieren und angeforderte Threads auf einer oder mehreren Ausführungseinheiten in den Ausführungseinheiten 3407 und/oder 3408 zu instanziieren. Beispielsweise kann in mindestens einer Ausführungsform eine Geometrie-Pipeline Vertex-, Tesselierungs- oder Geometrie-Shader an die Thread-Ausführungslogik zur Verarbeitung senden. In mindestens einer Ausführungsform kann der Thread-Abfertiger 3404 auch Laufzeit-Thread-Übergabe-Anforderungen von ausführenden Shader-Programmen verarbeiten.
In mindestens einer Ausführungsform unterstützen die Ausführungseinheiten 3407 und/oder 3408 einen Befehlssatz, der native Unterstützung vieler Standard-3D-Graphik-Shader-Anweisungen umfasst, so dass Shader-Programme aus Graphikbibliotheken (z.B. Direct 3D und OpenGL) mit einer minimalen Übersetzung ausgeführt werden. In mindestens einer Ausführungsform unterstützen Ausführungseinheiten Vertex- und Geometrie-Verarbeitung (z.B. Vertex-Programme, Geometrie-Programme, Vertex-Shader), Pixelverarbeitung (z.B. Pixel-Shader, Fragment-Shader) und Universalverarbeitung (z.B. Rechen- und Medien-Shader). In mindestens einer Ausführungsform ist jede der Ausführungseinheiten 3407 und/oder 3408, die eine oder mehrere Arithmetik-Logikeinheiten (ALUs) umfassen, zu mehreren ausgegebenen Single Instruction Multiple Data (SIMD)-Ausführungen in der Lage, und ermöglicht der Multithread-Betrieb trotz Speicherzugriffen mit höherer Latenz eine effiziente Ausführungsumgebung. In mindestens einer Ausführungsform weist jeder Hardware-Thread innerhalb jeder Ausführungseinheit eine dedizierte Registerdatei mit hoher Bandbreite und einen zugehörigen unabhängigen Thread-Zustand auf. In mindestens einer Ausführungsform ist die Ausführung eine Mehrfachausgabe pro Takt an Pipelines, die zu Ganzzahlen, einfach und doppelt genauen Gleitkommaoperationen, SIMD-Zweigfähigkeit, logischen Operationen, transzendenten Operationen und anderen verschiedenen Operationen in der Lage sind. In mindestens einer Ausführungsform veranlasst, während auf Daten aus dem Speicher oder von einer der gemeinsam genutzten Funktionen gewartet wird, die Abhängigkeitslogik innerhalb der Ausführungseinheiten 3407 und/oder 3408, dass ein wartender Thread schläft, bis angeforderte Daten zurückgegeben wurden. In mindestens einer Ausführungsform können Hardware-Ressourcen für die Verarbeitung anderer Threads bereitgestellt werden, während ein wartender Thread schläft. In mindestens einer Ausführungsform kann beispielsweise während einer Verzögerung in Zusammenhang mit einer Vertex-Shader-Operation, eine Ausführungseinheit Operationen für einen Pixel-Shader, einen Fragment-Shader oder eine andere Art von Shader-Programm durchführen, einschließlich eines unterschiedlichen Vertex-Shaders.
In mindestens einer Ausführungsform arbeitet jede Ausführungseinheit in den Ausführungseinheiten 3407 und/oder 3408 an Anordnungen bzw. Arrays von Datenelementen. In mindestens einer Ausführungsform ist eine Anzahl von Datenelementen von „Ausführungsgröße“ oder Anzahl von Kanälen für eine Anweisung. In mindestens einer Ausführungsform ist ein Ausführungskanal eine logische Ausführungseinheit für den Zugriff auf Datenelemente, ein Maskieren und eine Ablaufsteuerung innerhalb von Anweisungen. In mindestens einer Ausführungsform kann eine Anzahl von Kanälen unabhängig von einer Anzahl physikalischer Arithmetik-Logikeinheiten (ALUs) oder Gleitkommaeinheiten (FPUs) für einen bestimmten Graphikprozessor sein. In mindestens einer Ausführungsform unterstützen die Ausführungseinheiten 3407 und/oder 3408 Ganzzahl- und Gleitkomma-Datentypen.
In mindestens einer Ausführungsform umfasst ein Befehlssatz für Ausführungseinheiten SIMD-Befehle. In mindestens einer Ausführungsform können verschiedene Datenelemente als ein gepackter Datentyp in einem Register gespeichert sein und eine Ausführungseinheit wird verschiedene Elemente basierend auf einer Datengröße der Elemente verarbeiten. Beispielsweise werden in mindestens einer Ausführungsform dann, wenn an einem 256-Bit breiten Vektor gearbeitet wird, 256 Bit eines Vektors in einem Register gespeichert und eine Ausführungseinheit arbeitet an einem Vektor als vier separate 64-Bit gepackte Datenelemente (Quad-Word (QW)-Größe-Datenelemente), acht separate 32-Bit gepackte Datenelementen (Double Word (DW)-Größe-Datenelemente), sechzehn separate 16-Bit gepackte Datenelementen (Word (W)-Größe-Datenelemente) oder zweiunddreißig separate 8-Bit-Datenelementen (Byte (B)-Größe-Datenelemente). In mindestens einer Ausführungsform sind jedoch unterschiedliche Vektorbreiten und Registergrößen möglich.
In mindestens einer Ausführungsform können eine oder mehrere Ausführungseinheiten zu einer fusionierten Ausführungseinheit 3409A-3409N mit einer Thread-Steuerlogik (3431A-3431 N) kombiniert sein, die für fusionierte Ausführungseinheiten (Execution Units; EUs), wie beispielsweise der Ausführungseinheit 3407A üblich ist, die mit der Ausführungseinheit 3408A in die fusionierte Ausführungseinheit 3409A fusioniert ist. In mindestens einer Ausführungsform können mehrere EUs zu einer EU-Gruppe fusioniert sein. In mindestens einer Ausführungsform kann jede EU in der fusionierten EU-Gruppe konfiguriert sein, einen separaten SIMD-Hardware-Thread auszuführen, wobei eine Anzahl von EUs in einer fusionierten EU-Gruppe möglicherweise gemäß verschiedenen Ausführungsformen variieren können. In mindestens einer Ausführungsform können pro EU verschiedene SIMD-Breiten durchgeführt werden, einschließlich, jedoch nicht beschränkt auf, SIMD8, SIMD16 und SIMD32. In mindestens einer Ausführungsform umfasst jede fusionierte Graphikausführungseinheit 3409A-3409N mindestens zwei Ausführungseinheiten. Beispielsweise umfasst in mindestens einer Ausführungsform die fusionierte Ausführungseinheit 3409A eine erste EU 3407A, eine zweite EU 3408A und eine Thread-Steuerlogik 3431A, die der ersten EU 3407A und der zweiten EU 3408A gemeinsam ist. In mindestens einer Ausführungsform steuert die Thread-Steuerlogik 3431A Threads, die auf der fusionierten Graphikausführungseinheit 3409A ausgeführt werden, welches jeder EU innerhalb der fusionierten Ausführungseinheiten 3409A-3409N erlaubt, unter Verwendung eines gemeinsamen Befehlszeigerregisters ausgeführt zu werden.
In mindestens einer Ausführungsform sind ein oder mehrere interne Befehls-Caches (z.B. 3406) in der Thread-Ausführungslogik 3400 umfasst, um Thread-Anweisungen für Ausführungseinheiten zwischenzuspeichern. In mindestens einer Ausführungsform sind ein oder mehrere Daten-Caches (z.B. 3412) umfasst, um Thread-Daten während der Thread-Ausführung zwischenzuspeichern. In mindestens einer Ausführungsform ist ein Abtaster 3410 umfasst, um eine Texturabtastung für 3D-Operationen und eine Medienabtastung für Medienoperationen bereitzustellen. In mindestens einer Ausführungsform umfasst der Abtaster 3410 eine spezialisierte Textur- oder Medien-Abtastfunktionalität, um Textur- oder Mediendaten während des Abtastprozesses zu verarbeiten, bevor abgetastete Daten an eine Ausführungseinheit bereitgestellt werden.
Während der Ausführung senden in mindestens einer Ausführungsform Graphik- und Medien-Pipelines Thread-Initiationsanforderungen über Thread-Übergabe- und Sende-Logik an die Thread-Ausführungslogik 3400. In mindestens einer Ausführungsform wird, sobald eine Gruppe von geometrischen Objekten verarbeitet und in Pixeldaten gerastert wurde, eine Pixelprozessorlogik (z.B. Pixel-Shader-Logik, Fragment-Shader-Logik usw.) innerhalb des Shader-Prozessors 3402 aufgerufen, um Ausgabeinformationen weiter zu berechnen und zu veranlassen, dass Ergebnisse auf Ausgabeoberflächen (z.B. Farbpuffer, Tiefenpuffer, Schablonenpuffer usw.) geschrieben werden. In mindestens einer Ausführungsform berechnet ein Pixel-Shader oder Fragment-Shader Werte verschiedener Vertex-Attribute, die über ein gerastertes Objekt hinweg zu interpolieren sind. In mindestens einer Ausführungsform führt die Pixelprozessorlogik innerhalb des Shader-Prozessors 3402 dann ein von der Anwendungsprogrammierschnittstelle (API) bereitgestelltes Pixel- oder Fragment-Shader-Programm aus. In mindestens einer Ausführungsform sendet, um ein Shader-Programm auszuführen, der Shader-Prozessor 3402 Threads über den Thread-Abfertiger 3404 an eine Ausführungseinheit (z.B. 3408A). In mindestens einer Ausführungsform verwendet der Shader-Prozessor 3402 Texturabtastlogik in dem Abtaster 3430, um auf Texturdaten in im Speicher gespeicherten Texturkarten zuzugreifen. In mindestens einer Ausführungsform berechnen arithmetische Operationen auf Texturdaten und zugeführten Geometriedaten Pixelfarbdaten für jedes geometrische Fragment oder verwerfen ein oder mehrere Pixel aus der weiteren Verarbeitung.
In mindestens einer Ausführungsform stellt ein Datenport 3434 einen Speicherzugriffsmechanismus für die Thread-Ausführungslogik 3400 bereit, um verarbeitete Daten zur weiteren Verarbeitung auf einer Graphikprozessor-Ausgabepipeline an den Speicher auszugeben. In mindestens einer Ausführungsform umfasst oder koppelt der Datenport 3434 einen oder mehrere Cache-Speicher (z.B. Daten-Cache 3432), um Daten für einen Speicherzugriff über einen Datenport zwischenzuspeichern.
Wie in 34B veranschaulicht, kann in mindestens einer Ausführungsform eine Graphikausführungseinheit 3408 eine Befehlsabrufeinheit 3437, eine allgemeine Registerdateianordnung (GRF) 3424, eine architektonische Registerdateianordnung (ARF) 3426, einen Thread-Arbiter 3422, eine Sendeeinheit 3430, eine Verzweigungseinheit 3432, einen Satz von SIMD-Gleitkommaeinheiten (FPUs) 3434 und einen Satz von dedizierten ganzzahligen SIMD ALUs 3435 umfassen. In mindestens einer Ausführungsform umfassen die GRF 3424 und die ARF 3426 einen Satz von allgemeinen Registerdateien und Architekturregisterdateien, die jedem gleichzeitigen Hardware-Thread zugeordnet sind, der in der Graphikausführungseinheit 3408 aktiv sein kann. In mindestens einer Ausführungsform wird der Architekturzustand pro Thread in der ARF 3426 beibehalten, während Daten, die während der Thread-Ausführung verwendet werden, in der GRF 3424 gespeichert werden. In mindestens einer Ausführungsform kann der Ausführungszustand jedes Threads, einschließlich von Befehlszeigern für jeden Thread, in threadspezifischen Registern in der ARF 3426 gehalten werden.
In mindestens einer Ausführungsform weist die Graphikausführungseinheit 3408 eine Architektur auf, die eine Kombination aus simultanem Multi-Threading (SMT) und feinkörnigem Interleaved Multi-Threading (IMT) ist. In mindestens einer Ausführungsform weist die Architektur eine modulare Konfiguration auf, die zur Designzeit auf der Grundlage einer Sollanzahl gleichzeitiger Threads und der Anzahl von Registern pro Ausführungseinheit verfeinert werden kann, wobei Ausführungseinheitsressourcen über Logik hinweg verteilt sind, die zum Ausführen mehrerer gleichzeitiger Threads verwendet wird.
In mindestens einer Ausführungsform kann die Graphikausführungseinheit 3408 mehrere Anweisungen gemeinsam ausgeben, welche jeweils unterschiedliche Anweisungen sein können. In mindestens einer Ausführungsform kann der Thread-Arbiter 3422 des Graphikausführungseinheit-Threads 3408 Anweisungen an eine der Sendeeinheit 3430, der Verzweigungseinheit 3442 oder der SIMD FPU(s) 3434 zur Ausführung senden. In mindestens einer Ausführungsform kann jeder Ausführungsthread auf 128 Universalregister innerhalb der GRF 3424 zugreifen, wobei jedes Register 32 Bytes speichern kann, die als ein SIMD 8-Elementvektor von 32-Bit-Datenelementen zugänglich sind. In mindestens einer Ausführungsform weist jeder Thread der Ausführungseinheit Zugriff auf 4 KByte innerhalb der GRF 3424 auf, obwohl Ausführungsformen nicht so beschränkt sind und mehr oder weniger Registerressourcen in anderen Ausführungsformen bereitgestellt sein können. In mindestens einer Ausführungsform können bis zu sieben Threads gleichzeitig ausgeführt werden, obwohl auch eine Anzahl von Threads pro Ausführungseinheit je nach Ausführungsform variieren kann. In mindestens einer Ausführungsform, in welcher sieben Threads auf 4 KByte zugreifen können, kann die GRF 3424 insgesamt 28 KByte speichern. In mindestens einer Ausführungsform können flexible Adressierungsmodi Registern ermöglichen, gemeinsam adressiert zu werden, um breitere Register wirksam aufzubauen oder schrittförmige rechteckige Blockdatenstrukturen darzustellen.
In mindestens einer Ausführungsform werden Speicheroperationen, Abtasteroperationen und andere Systemkommunikationen mit längerer Latenz über „Sende“-Anweisungen gesendet, die durch eine Nachrichtenübergabe-Sendeeinheit 3430 ausgeführt werden. In mindestens einer Ausführungsform werden Verzweigungsanweisungen an eine dedizierte Verzweigungseinheit 3432 gesendet, um SIMD-Divergenz und eventuelle Konvergenz zu erleichtern.
In mindestens einer Ausführungsform umfasst die Ausführungseinheit 3408 eine oder mehrere SIMD-Gleitkommaeinheiten (FPU(s)) 3434 zum Durchführen von Gleitkommaoperationen. In mindestens einer Ausführungsform unterstützen die FPU(s) 3434 auch Ganzzahlberechnungen. In mindestens einer Ausführungsform können die FPU(s) 3434 bis zu einer Anzahl M von 32-Bit Gleitkomma- (oder Ganzzahl-) Operationen SIMD-ausführen oder bis zu 2M 16-Bit Ganzzahl oder 16-Bit Gleitkomma-Operationen SIMD-ausführen. In mindestens einer Ausführungsform stellt mindestens eine der FPU(s) erweiterte mathematische Fähigkeiten zur Unterstützung von transzendentalen mathematischen Funktionen und doppeltgenaues 64-Bit-Gleitkomma mit hohem Durchsatz bereit. In mindestens einer Ausführungsform ist auch ein Satz von 8-Bit Ganzzahl SIMD-ALUs 3435 vorhanden, und kann speziell optimiert sein, um Operationen im Zusammenhang mit Berechnungen zum maschinellen Lernen durchzuführen.
In mindestens einer Ausführungsform können Arrays von mehreren Instanzen der Graphikausführungseinheit 3408 in einer Graphik-Unterkerngruppierung (z.B. einer Sub-Slice) instanziiert sein. In mindestens einer Ausführungsform kann die Ausführungseinheit 3408 Anweisungen über eine Mehrzahl von Ausführungskanälen hinweg ausführen. In mindestens einer Ausführungsform wird jeder auf der Graphikausführungseinheit 3408 ausgeführte Thread auf einem unterschiedlichen Kanal ausgeführt.
Die Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten zu der Inferenzierungs- und/oder Trainingslogik 1015 sind hier in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform können Abschnitt der oder die gesamte Inferenzierungs- und/oder Trainingslogik 1015 in die Ausführungslogik 3400 integriert sein. Darüber hinaus können in mindestens einer Ausführungsform hier beschriebene Inferenzierungs- und/oder Trainingsoperationen mit einer anderen Logik als der in 10A oder 10B veranschaulichten Logik durchgeführt werden. In mindestens einer Ausführungsform können Gewichtsparameter in On-Chip- oder Off-Chip-Speicher und/oder Registern (gezeigt oder nicht gezeigt) gespeichert werden, die ALUs der Ausführungslogik 3400 konfigurieren, um einen oder mehrere Algorithmen maschinellen Lernens, Lernalgorithmen, neuronale Netzwerk-architekturen, Anwendungsfälle oder die hier beschriebenen Trainingstechniken auszuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
35 veranschaulicht eine Parallelverarbeitungs-Einheit („PPU“) 3500 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die PPU 3500 mit einem maschinenlesbarem Code konfiguriert, der, falls von der PPU 3500 ausgeführt, die PPU 3500 veranlasst, einige oder sämtliche der Prozesse und Techniken durchzuführen, die in dieser Offenbarung durchweg beschrieben sind. In mindestens einer Ausführungsform ist die PPU 3500 ein Multi-Threaded-Prozessor, der auf einer oder mehreren integrierten Schaltungsvorrichtungen implementiert ist, und der Multi-Threading als eine Latenz-verbergende Architektur benutzt, die ausgestaltet ist, um computerlesbare Befehle (auch als maschinenlesbare Befehle oder einfach als Befehle bezeichnet) an mehreren Threads parallel zu verarbeiten. In mindestens einer Ausführungsform bezieht sich ein Thread auf einen Ausführungsthread und ist eine Instanziierung eines Satzes von Befehle, die konfiguriert sind, um von der PPU 3500 ausgeführt zu werden. In mindestens einer Ausführungsform ist die PPU 3500 eine Graphikverarbeitungseinheit („GPU“), die konfiguriert ist, um eine Graphik-Rendering-Pipeline zur Verarbeitung von dreidimensionalen („3D“) Graphikdaten zu implementieren, um zweidimensionale („2D“) Bilddaten zur Anzeige auf einer Anzeigevorrichtung, wie beispielsweise einer Flüssigkristallanzeige(„LCD“)-Vorrichtung, zu erzeugen. In mindestens einer Ausführungsform wird die PPU 3500 benutzt, um Rechnungen, wie beispielsweise Operationen der linearen Algebra und Operationen des Maschinenlernens durchführen. 35 veranschaulicht einen beispielhaften parallelen Prozessor lediglich für veranschaulichende Zwecke und sollte als ein nicht einschränkendes Beispiel von Prozessorarchitekturen ausgelegt werden, die im Umfang dieser Offenbarung in Betracht gezogen werden und die jeder geeignete Prozessor einsetzen kann, um dasselbe zu ergänzen und/oder zu ersetzen.
In mindestens einer Ausführungsform sind eine oder mehrere PPUs 3500 konfiguriert, um HPC(High Performance Computing), Rechenzentrum und Maschinenlern-Anwendungen zu beschleunigen. In mindestens einer Ausführungsform ist die PPU 3500 konfiguriert, um Systeme und Anwendungen für tiefes Lernen zu beschleunigen, welche die folgenden nicht einschränken Beispiele umfassen: autonome Fahrzeugplattformen, tiefes Lernen, hochgenaue Sprache, Bild, Texterkennungssysteme, intelligente Videoanalyse, molekulare Simulationen, Wirkstoffentdeckung, Krankheitsdiagnose, Wettervorhersage, Analyse großer Datenmengen, Astronomie, Molekulardynamiksimulation, Finanzmodellierung, Robotertechnik, Fabrikautomation, Sprachübersetzung in Echtzeit, Online-Suchoptimierungen und personalisierte Benutzerempfehlungen und dergleichen.
In mindestens einer Ausführungsform umfasst die PPU 3500, ohne darauf beschränkt zu sein, eine Eingabe/Ausgabe(„E/A“)-Einheit 3506, eine Frontend-Einheit 3510, eine Planer-Einheit 3512, eine Arbeitsverteilungs-Einheit 3514, einen Hub 3516, eine Kreuzschiene („XBar“) 3520, einen oder mehrere allgemeine Verarbeitungscluster („GPCs“) 3518 und eine oder mehrere Partitions-Einheiten („Speicherpartitions-Einheiten“) 3522. In mindestens einer Ausführungsform ist die PPU 3500 mit einem Host-Prozessor oder anderen PPUs 3500 über einen oder mehrere Hochgeschwindigkeits-GPU-Zwischenverbindungen („GPU-Zwischenverbindungen“) 3508 verbunden. In mindestens einer Ausführungsform ist die PPU 3500 mit einem Host-Prozessor oder anderen peripheren Vorrichtungen über eine Zwischenverbindung 3502 verbunden. In mindestens einer Ausführungsform ist die PPU 3500 mit einem lokalen Speicher verbunden, der eine oder mehrere Speichervorrichtungen („Speicher“) 3504 umfasst. In mindestens einer Ausführungsform umfassen die Speichervorrichtungen 3504, ohne darauf beschränkt zu sein, eine oder mehrere Direktzugriffsspeicher(„DRAM“)-Vorrichtungen. In mindestens einer Ausführungsform sind eine oder mehrere DRAM-Vorrichtungen als HBM(Speicher mit hoher Bandbreite)-Teilsysteme konfiguriert und/oder konfigurierbar, wobei mehrere DRAM-Dies innerhalb jeder Vorrichtung gestapelt sind.
In mindestens einer Ausführungsform kann sich die Hochgeschwindigkeits-GPU-Zwischenverbindung 3508 auf eine drahtgebundene mehrspurige Kommunikationsverbindung beziehen, die von Systemen verwendet wird, um eine oder mehrere PPUs 3500 zu skalieren und zu umfassen, die mit einer oder mehreren zentralen Verarbeitungseinheiten („CPUs“) kombiniert sind, unterstützt Cache-Kohärenz zwischen den PPUs 3500 und CPUs sowie CPU-Mastering. In mindestens einer Ausführungsform werden Daten und/oder Befehle mittels der Hochgeschwindigkeits-GPU-Zwischenverbindung 3508 durch den Hub 3516 an/von anderen Einheiten der PPU 3500 übertragen, wie beispielsweise eine oder mehrere Kopier-Engines, Videocodierer, Videodecodierer, Leistungsverwaltungseinheiten und andere Komponenten, die in 35 nicht explizit veranschaulicht werden können.
In mindestens einer Ausführungsform ist die E/A-Einheit 3506 konfiguriert, um Kommunikationen (d.h. Befehle, Daten usw.) von einem Host-Prozessor (in 35 nicht gezeigt) über den Systembus 3502 zu übertragen und zu empfangen. In mindestens einer Ausführungsform kommuniziert die E/A-Einheit 3506 direkt mit dem Host-Prozessor über den Systembus 3502 oder durch eine oder mehrere Zwischenvorrichtungen, wie beispielsweise eine Speicherbrücke. In mindestens einer Ausführungsform kann die E/A-Einheit 3506 mit einem oder mehreren anderen Prozessoren, wie beispielsweise eine oder mehrere PPUs, über den Systembus 3502 kommunizieren. In mindestens einer Ausführungsform implementiert die E/A-Einheit 3506 eine Peripheral Component Interconnect Express(„PCIe“)-Schnittstelle für Kommunikationen über einen PCle-Bus und der Systembus 3502 ist ein PCIe-Bus. In mindestens einer Ausführungsform implementiert die E/A-Einheit 3506 Schnittstellen zum Kommunizieren mit externen Vorrichtungen.
In mindestens einer Ausführungsform decodiert die E/A-Einheit 3506 Pakete, die über den Systembus 3502 empfangen wurden. In mindestens einer Ausführungsform stellen mindestens einige Pakete Befehle dar, die konfiguriert sind, um die PPU 3500 zu veranlassen, verschiedene Operationen durchzuführen. In mindestens einer Ausführungsform überträgt die E/A-Einheit 3506 decodierte Befehle an verschiedene andere Einheiten der PPU 3500, wie durch Befehle spezifiziert. In mindestens einer Ausführungsform werden Befehle an die Frontend-Einheit 3510 und/oder an den Hub 3516 oder andere Einheiten der PPU 3500 übertragen, wie beispielsweise eine oder mehrere Kopier-Engines, einen VideoCodierer, einen Video-Decodierer, eine Leistungsverwaltungseinheit usw. (nicht explizit gezeigt). In mindestens einer Ausführungsform ist die E/A-Einheit 3506 konfiguriert, um Kommunikationen zwischen und unter verschiedenen logischen Einheiten der PPU 3500 weiterzuleiten.
In mindestens einer Ausführungsform codiert ein von dem Host-Prozessor ausgeführtes Programm einen Befehlsstrom in einem Puffer, welcher der PPU 3500 Arbeitslasten zur Verarbeitung bereitstellt. In mindestens einer Ausführungsform umfasst eine Arbeitslast Befehle und Daten, die durch diese Befehle zu verarbeiten sind. In mindestens einer Ausführungsform ist der Puffer eine Region in einem Speicher, der von sowohl dem Host-Prozessor als auch der PPU 3500 zugänglich ist (d.h. Lesen/Schreiben) - eine Host-Schnittstelleneinheit kann konfiguriert sein, um auf diesen Puffer in einem Systemspeicher, der mit dem Systembus 3502 verbunden ist, über Speicheranforderungen zuzugreifen, die über den Systembus 3502 durch die E/A-Einheit 3506 übertragen werden. In mindestens einer Ausführungsform schreibt ein Host-Prozessor einen Befehlsstrom in einen Puffer und überträgt dann einen Zeiger zu einem Start des Befehlsstroms an die PPU 3500, so dass die Frontend-Einheit 3510 Zeiger zu einem oder mehreren Befehlsströme empfängt und einen oder mehrere Ströme verwaltet, Befehle aus den Befehlsströmen liest und Befehle an verschiedene Einheiten der PPU 3500 weiterleitet.
In mindestens einer Ausführungsform ist die Frontend-Einheit 3510 mit einer Planer-Einheit 3512 gekoppelt, die verschiedene GPCs 3518 konfiguriert, um Aufgaben zu verarbeiten, die durch einen oder mehrere Befehlsströme definiert sind. In mindestens einer Ausführungsform ist die Planer-Einheit 3512 konfiguriert, um Zustandsinformation zu verfolgen, die verschiedene Aufgaben betrifft, die von der Planer-Einheit 3512 verwaltet werden, wobei die Zustandsinformation angeben kann, welchem der GPCs 3518 eine Aufgabe zugewiesen ist, ob die Aufgabe aktiv oder inaktiv ist, ob der Aufgabe ein Prioritätsniveau zugeordnet ist, und so weiter. In mindestens einer Ausführungsform verwaltet die Planer-Einheit 3512 die Ausführung mehrerer Aufgaben auf einem oder mehreren der GPCs 3518.
In mindestens einer Ausführungsform ist die Planer-Einheit 3512 mit einer Arbeitsverteilungs-Einheit 3514 gekoppelt, die konfiguriert ist, um Aufgaben zur Ausführung auf GPCs 3518 zu versenden. In mindestens einer Ausführungsform verfolgt die Arbeitsverteilungs-Einheit 3514 eine Anzahl von eingeplanten Aufgaben, die von der Planer-Einheit 3512 empfangen werden, und die Arbeitsverteilungs-Einheit 3514 verwaltet einen Pool für anstehende Aufgaben und einen Pool für aktive Aufgaben für jeden der GPCs 3518. In mindestens einer Ausführungsform umfasst der Pool für anstehende Aufgaben eine Anzahl von Schlitzen (z.B. 32 Schlitze), die Aufgaben enthalten, die zugewiesen sind, um von einem bestimmten GPC 3518 verarbeitet zu werden; ein Pool für aktive Aufgaben kann eine Anzahl von Schlitzen (z.B. 4 Schlitze) für Aufgaben umfassen, die von den GPCs 3518 aktiv verarbeitet werden, so dass, wenn einer der GPCs 3518 die Ausführung einer Aufgabe abschließt, diese Aufgabe aus dem Pool für aktive Aufgaben für den GPC 3518 geräumt wird und eine der anderen Aufgaben aus dem Pool für anstehende Aufgaben ausgewählt und zur Ausführung auf dem GPC 3518 eingeplant wird. In mindestens einer Ausführungsform, wenn eine aktive Aufgabe auf dem GPC 3518 inaktiv ist, wie beispielsweise während darauf gewartet wird, dass eine Datenabhängigkeit behoben wird, dann wird die aktive Aufgabe aus dem GPC 3518 geräumt und zu dem Pool für anstehende Aufgaben zurückgeführt, während eine andere Aufgabe in diesem Pool für anstehende Aufgaben ausgewählt und zur Ausführung auf dem GPC 3518 eingeplant wird.
In mindestens einer Ausführungsform kommuniziert die Arbeitsverteilungs-Einheit 3514 mit einem oder mehreren GPCs 3518 über die Kreuzschiene bzw. XBar 3520. In mindestens einer Ausführungsform ist die XBar 3520 ein Zwischenverbindung-Netzwerk, das viele der Einheiten der PPU 3500 mit anderen Einheiten der PPU 3500 koppelt und konfiguriert sein kann, um die Arbeitsverteilungs-Einheit 3514 mit einem bestimmten GPC 3518 zu koppeln. In mindestens einer Ausführungsform können eine oder mehrere andere Einheiten der PPU 3500 ebenfalls mit der XBar 3520 über den Hub 3516 verbunden sein.
In mindestens einer Ausführungsform werden Aufgaben von der Planer-Einheit 3512 verwaltet und an einen der GPCs 3518 durch die Arbeitsverteilungs-Einheit 3514 abgefertigt. In mindestens einer Ausführungsform ist der GPC 3518 konfiguriert, um die Aufgabe zu verarbeiten und Ergebnisse zu erzeugen. In mindestens einer Ausführungsform können Ergebnisse von anderen Aufgaben innerhalb des GPC 3518 konsumiert werden, an einen unterschiedlichen GPC 3518 über die XBar 3520 weitergeleitet oder im Speicher 3504 gespeichert werden. In mindestens einer Ausführungsform können Ergebnisse in den Speicher 3504 über die Partitions-Einheiten 3522 geschrieben werden, die eine Speicherschnittstelle zum Lesen und Schreiben von Daten in/aus dem Speicher 3504 implementieren. In mindestens einer Ausführungsform können Ergebnisse an eine andere PPU 3504 oder CPU über die Hochgeschwindigkeit-GPU-Zwischenverbindung 3508 übertragen werden. In mindestens einer Ausführungsform umfasst die PPU, ohne darauf beschränkt zu sein, eine Anzahl U von Speicherpartitions-Einheiten 3522, die gleich einer Anzahl von getrennten und unterschiedlichen Speichervorrichtungen 3504 ist, die mit der PPU 3500 gekoppelt sind, wie nachstehend hier ausführlicher in Verbindung mit 37 beschrieben.
In mindestens einer Ausführungsform führt ein Host-Prozessor einen Treiber-Kernel aus, der eine Anwendungsprogrammmier-Schnittstelle („API“) implementiert, die einer oder mehreren Anwendungen ermöglicht, die auf dem Host-Prozessor ausgeführt werden, Operationen zur Ausführung auf der PPU 3500 einzuplanen. In mindestens einer Ausführungsform werden mehrere Rechenanwendungen gleichzeitig von der PPU 3500 ausgeführt und die PPU 3500 stellt Isolierung, Dienstqualität (QoS) und unabhängige Adressräume für die mehreren Rechenanwendungen bereit. In mindestens einer Ausführungsform erzeugt eine Anwendung Befehle (z.B. in Form von API-Aufrufen), die einen Treiberkernel veranlassen, eine oder mehrere Aufgaben zur Ausführung durch die PPU 3500 zu erzeugen, und der Treiberkernel gibt Aufgaben an einen oder mehrere Streams aus, die von der PPU 3500 verarbeitet werden. In mindestens einer Ausführungsform umfasst jede Aufgabe eine oder mehrere Gruppen von in Beziehung stehender Threads, die hier als ein Warp bezeichnet werden. In mindestens einer Ausführungsform umfasst ein Warp mehrere in Beziehung stehende Threads (z.B. 32 Threads), die parallel ausgeführt werden können. In mindestens einer Ausführungsform können sich kooperierende Threads auf mehrere Threads beziehen, die Befehle umfassen, um die Aufgabe durchzuführen, und die Daten durch einen gemeinsam genutzten Speicher austauschen können. In mindestens einer Ausführungsform werden Threads und kooperierende Threads ausführlicher gemäß mindestens einer Ausführungsform in Verbindung mit 41 beschrieben.
Eine Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden nachstehend in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform wird ein tief lernenden Anwendungsprozessor verwendet, um ein maschinelles Lernmodell zu trainieren, wie beispielsweise ein neuronales Netzwerk, um Informationen vorherzusagen oder zu inferenzieren, die der PPU 3500 bereitgestellt werden. In mindestens einer Ausführungsform wird die PPU 3500 verwendet, um Informationen basierend auf einem trainierten maschinellen Lernmodell (z.B., neuronalen Netzwerk) zu inferenzieren und vorauszusagen, das durch einen anderen Prozessor oder System oder durch die PPU 3500 trainiert wurde. In mindestens einer Ausführungsform kann die PPU 3500 verwendet werden, um ein oder mehrere hier beschriebene Anwendungsfälle eines neuronalen Netzwerks durchzuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
36 veranschaulicht einen allgemeinen Verarbeitungscluster („GPC“) 3600 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der GPC 3600 der GPC 3518 von 35. In mindestens einer Ausführungsform umfasst jeder GPC 3600, ohne darauf beschränkt zu sein, eine Anzahl von Hardwareeinheiten zur Verarbeitung von Aufgaben, und jeder GPC 3600 umfasst, ohne darauf beschränkt zu sein, einen Pipeline-Manager 3602, eine Vor-Raster-Operationen-Einheit („PROP“) 3604, eine Raster-Engine 3608, eine Arbeitsverteilungs-Kreuzschiene („WDX“) 3616, eine Speicherverwaltungseinheit („MMU“) 3618 und einen oder mehrere Datenverarbeitungscluster („DPCs“) 3606 und jede geeignete Kombination von Teilen.
In mindestens einer Ausführungsform wird der Betrieb des GPC 3600 durch den Pipeline-Manager 3602 gesteuert. In mindestens einer Ausführungsform verwaltet der Pipeline-Manager 3602 die Konfiguration eines oder mehrerer DPCs 3606 zur Verarbeitung von Aufgaben, die dem GPC 3600 zugeteilt sind. In mindestens einer Ausführungsform konfiguriert der Pipeline-Manager 3602 mindestens einen von einem oder mehreren DPCs 3606, um mindestens einen Abschnitt einer Graphik-Rendering-Pipeline zu implementieren. In mindestens einer Ausführungsform ist ein DPC 3606 konfiguriert, um ein Vertex-Shader-Programm auf einem programmierbaren Streaming-Multiprozessor („SM“) 3614 auszuführen. In mindestens einer Ausführungsform ist der Pipeline-Manager 3602 konfiguriert, um Pakete, die von einer Arbeitsverteilungs-Einheit empfangen werden, in mindestens einer Ausführungsform an geeignete logische Einheiten innerhalb des GPC 3600 weiterzuleiten, und einige Pakete können an Festfunktions-Hardwareeinheiten in dem PROP 3604 und/oder der Raster-Engine 3608 weitergeleitet werden, während andere Pakete an DPCs 3606 zur Verarbeitung durch eine Primitiven-Engine 3612 oder den SM 3614 weitergeleitet werden können. In mindestens einer Ausführungsform konfiguriert der Pipeline-Manager 3602 mindestens einen der DPCs, um ein neuronales Netzwerkmodell und/oder eine Rechen-Pipeline zu implementieren.
In mindestens einer Ausführungsform ist die PROP-Einheit 3604 in mindestens einer Ausführungsform konfiguriert, um Daten, die von der Raster-Engine 3608 und den DPCs 3606 erzeugt wurden, an eine Raster-Operationen(„ROP“)-Einheit in der Partitions-Einheit weiterzuleiten, die oben ausführlicher in Verbindung mit 35 beschrieben ist. In mindestens einer Ausführungsform ist die PROP-Einheit 3604 konfiguriert, um Optimierungen zur Farbenmischung durchzuführen, Pixeldaten zu organisieren, Adressenübersetzungen und mehr durchzuführen. In mindestens einer Ausführungsform umfasst die Raster-Engine 3608, ohne darauf beschränkt zu sein, eine Anzahl von Festfunktions-Hardwareeinheiten, die konfiguriert sind, um verschiedene Raster-Operationen in mindestens einer Ausführungsform durchzuführen, und die Raster-Engine 3608 umfasst, ohne darauf beschränkt zu sein, eine Setup-Engine, eine Grobraster-Engine, eine Aussonderungs-Engine, eine Abschneide-Engine, eine Feinraster-Engine und eine Kachel-verschmelzende Engine und jede geeignete Kombination davon. In mindestens einer Ausführungsform empfängt die Setup-Engine transformierte Vertices und erzeugt Ebenengleichungen, die geometrischen Primitiven zugeordnet sind, die durch Vertices definiert werden; Ebenengleichungen werden an die Grobraster-Engine übertragen, um Abdeckungsinformation (z.B. eine (x,y)-Abdeckungsmaske für eine Kachel) für eine Primitive zu erzeugen; die Ausgabe der Grobraster-Engine wird an die Aussonderungs-Engine übertragen, wo Fragmente, die der Primitiven zugeordnet sind, die einen z-Test nicht bestehen, ausgesondert und an eine Abschneide-Engine übertragen werden, wo Fragmente, die außerhalb eines Betrachtungsstumpfes liegen, abgeschnitten werden. In mindestens einer Ausführungsform werden diejenigen Fragmente, welche die Abschneidung und Aussonderung überleben, an eine Feinraster-Engine weitergeben, um Attribute für Pixelfragmente basierend auf den Ebenengleichungen zu erzeugen, die durch eine Setup-Engine erzeugt werden. In mindestens einer Ausführungsform umfasst eine Ausgabe der Raster-Engine 3608 Fragmente, die durch eine geeignete Entität zu verarbeiten sind, wie beispielsweise durch einem Fragment-Shader, der innerhalb eines DPC 3606 implementiert ist.
In mindestens einer Ausführungsform umfasst jeder in dem GPC 3600 enthaltene DPC 3606, ohne darauf beschränkt zu sein, einen M-Pipe-Controller („MPC“) 3610; eine Primitiven-Engine 3612; einen oder mehrere SMs 3614; und jede geeignete Kombination davon. In mindestens einer Ausführungsform steuert der MPC 3610 den Betrieb des DPC 3606, wobei von dem Pipeline-Manager 3602 empfangene Pakete an geeignete Einheiten im DPC 3606 weitergeleitet werden. In mindestens einer Ausführungsform werden Pakete, die einer Vertex zugeordnet sind, an die Primitiven-Engine 3612 weitergeleitet, die konfiguriert ist, um der Vertex zugeordnete Vertexattribute aus dem Speicher abzurufen; im Gegensatz dazu können einem Shader-Programm zugeordnete Pakete an den SM 3614 übertragen werden.
In mindestens einer Ausführungsform umfasst der SM 3614, ohne darauf beschränkt zu sein, einen programmierbaren Streaming-Prozessor, der konfiguriert ist, um Aufgaben zu verarbeiten, die durch eine Anzahl von Threads dargestellt werden. In mindestens einer Ausführungsform ist der SM 3614 multi-threaded (umfasst mehrere Threads) und ist konfiguriert, um eine Mehrzahl von Threads (z.B. 32 Threads) von einer bestimmten Gruppe von Threads nebenläufig auszuführen und implementiert eine SIMD(Einzelner-Befehl, Mehrere-Daten)-Architektur, wobei jeder Thread in einer Gruppe von Threads (d.h. einem Warp) konfiguriert ist, um einen unterschiedlichen Satz von Daten basierend auf dem gleichen Satz von Befehle zu verarbeiten. In mindestens einer Ausführungsform führen alle Threads in der Gruppe von Threads einen gemeinsamen Satz von Befehle aus. In mindestens einer Ausführungsform implementiert der SM 3614 eine SIMT(Einzelner-Befehl, Mehrere-Threads)-Architektur, wobei jeder Thread in einer Gruppe von Threads konfiguriert ist, um einen unterschiedlichen Satz von Daten basierend auf dem gleichen Satz von Befehle zu verarbeiten, wobei jedoch einzelnen Threads in der Gruppe von Threads ermöglicht wird, während der Ausführung zu divergieren. In mindestens einer Ausführungsform wird ein Programmzähler, ein Aufrufstapel und ein Ausführungszustand für jeden Warp beibehalten, was eine Nebenläufigkeit zwischen Warps und eine serielle Ausführung innerhalb Warps ermöglicht, wenn Threads innerhalb des Warp divergieren. In einer weiteren Ausführungsform werden ein Programmzähler, ein Aufrufstapel und ein Ausführungszustand für jeden einzelnen Thread beibehalten, was eine gleiche Nebenläufigkeit zwischen allen Threads, innerhalb und zwischen Warps ermöglicht. In mindestens einer Ausführungsform wird der Ausführungszustand für jeden einzelnen Thread beibehalten und Threads, welche die gleichen Befehle ausführen, können konvergiert und zur besseren Effizienz parallel ausgeführt werden. Mindestens eine Ausführungsform des SM 3614 wird hier nachstehend ausführlicher beschrieben.
In mindestens einer Ausführungsform stellt die MMU 3618 eine Schnittstelle zwischen dem GPC 3600 und der Partitions-Einheit (z.B. Partitions-Einheit 3522 von 35) bereit und die MMU 3618 stellt eine Übersetzung von virtuellen Adressen in physische Adressen, einen Speicherschutz und eine Arbitrierung von Speicheranforderungen bereit. In mindestens einer Ausführungsform stellt die MMU 3618 einen oder mehrere Adressenübersetzungspuffer (Translation Lookaside Buffer; „TLBs“) zum Durchführen einer Übersetzung von virtuellen Adressen in physische Adressen im Speicher bereit.
Eine Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden nachstehend in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform wird ein tief lernenden Anwendungsprozessor verwendet, um ein maschinelles Lernmodell zu trainieren, wie beispielsweise ein neuronales Netzwerk, um Informationen vorherzusagen oder zu inferenzieren, die dem GPC 3600 bereitgestellt werden. In mindestens einer Ausführungsform wird der GPC 3600 verwendet, um Informationen basierend auf einem trainierten maschinellen Lernmodell (z.B., neuronalen Netzwerk) zu inferenzieren und vorauszusagen, das durch einen anderen Prozessor oder System oder durch den GPC 3600 trainiert wurde. In mindestens einer Ausführungsform kann die PPU 3600 verwendet werden, um ein oder mehrere hier beschriebene Anwendungsfälle eines neuronalen Netzwerks durchzuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
37 veranschaulicht eine Speicherpartitions-Einheit 3700 eine Parallelverarbeitungs-Einheit („PPU“) gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst die Partitions-Einheit 3700 eine Raster-Operationen(„ROP“)-Einheit 3702, einen Level-2(„L2“)-Cache 3704, eine Speicherschnittstelle 3706 und jede geeignete Kombination davon. In mindestens einer Ausführungsform ist die Speicherschnittstelle 3706 mit dem Speicher gekoppelt. In mindestens einer Ausführungsform kann die Speicherschnittstelle 3706 32-, 64-, 128-, 1024-Bit-Datenbusse oder ähnliche Implementierungen für einen Hochgeschwindigkeits-Datentransfer implementieren. In mindestens einer Ausführungsform umfasst die PPU U Speicherschnittstellen 3706, wobei U eine positive ganze Zahl mit einer Speicherschnittstelle 3706 pro Paar von Speicherpartitions-Einheiten 3700 ist, wobei jedes Paar von Speicherpartitions-Einheiten 3700 mit einer entsprechenden Speichervorrichtung verbunden ist. Beispielsweise kann in mindestens einer Ausführungsform die PPU mit bis zu Y Speichervorrichtungen, wie beispielsweise Speicherstapel mit hoher Bandbreite oder Graphikdoppeldatenraten, Version 5, synchronen dynamischen Direktzugriffsspeicher („GDDR5 SDRAM“) verbunden sein.
In mindestens einer Ausführungsform implementiert die Speicherschnittstelle 3706 eine Speicherschnittstelle eines Speichers mit hoher Bandbreite der zweiten Generation („HBM2“) und Y ist gleich einem halben U. In mindestens einer Ausführungsform sind HBM2-Speicherstapel auf einer physischen Packung mit einer PPU lokalisiert, die wesentliche Leistungs- und Flächeneinsparungen verglichen mit herkömmlichen GDDR5 SDRAM Systemen bereitstellt. In mindestens einer Ausführungsform umfasst jeder HBM2-Stapel, ohne darauf beschränkt zu sein, vier Speicher-Dies mit Y = 4, wobei jeder HBM2-Stapel, ohne darauf beschränkt zu sein, zwei 128-Bit Kanäle pro Die für eine Gesamtzahl von 8 Kanälen und eine Datenbusbreite von 1024 Bit umfasst. In mindestens einer Ausführungsform unterstützt der Speicher einen Fehlerkorrekturcode („ECC“) mit Einzelfehlerkorrektur und Doppelfehlerdetektion („SECDED“), um Daten zu schützen. In mindestens einer Ausführungsform kann der ECC eine höhere Zuverlässigkeit für Rechenanwendungen bereitstellen, die gegen Datenverfälschung empfindlich sind.
In mindestens einer Ausführungsform implementiert die PPU eine Mehrebenen-Speicherhierarchie. In mindestens einer Ausführungsform unterstützt die Speicherpartitions-Einheit 3700 einen vereinheitlichten Speicher, um einen einzigen vereinheitlichten virtuellen Adressraum für die zentrale Verarbeitungseinheit („CPU“) und den Speicher der PPU bereitzustellen, wobei eine gemeinsame Datennutzung zwischen virtuellen Speichersystemen ermöglicht wird. In mindestens einer Ausführungsform wird die Häufigkeit von Zugriffen durch eine PPU auf einen Speicher verfolgt, der auf anderen Prozessoren lokalisiert ist, um sicherzustellen, dass Speicherseiten in den physischen Speicher der PPU bewegt werden, die häufiger auf die Seiten zugreift. In mindestens einer Ausführungsform unterstützt die Hochgeschwindigkeits-GPU-Zwischenverbindung 3508 Adressenübersetzungsdienste, die der PPU ermöglichen, auf Seitentabellen einer CPU direkt zuzugreifen und die einen vollen Zugriff auf den CPU-Speicher durch die PPU bereitstellen.
In einer Ausführungsform übertragen Kopier-Engines Daten zwischen mehreren PPUs oder zwischen PPUs und CPUs. In einer Ausführungsform können Kopier-Engines Seitenfehler für Adressen erzeugen, die nicht in Seitentabellen abgebildet sind, und die Speicherpartitionseinheit 3700 bedient dann die Seitenfehler, indem sie die Adressen in der Seitentabelle abbildet, woraufhin die Kopier-Engines die Übertragung durchführt. In mindestens einer Ausführungsform wird der Speicher für mehrere Kopier-Engine-Operationen zwischen mehreren Prozessoren fixiert (d.h., nicht auslagerbar), wodurch der verfügbare Speicher erheblich reduziert wird. In mindestens einer Ausführungsform mit Hardware-Seitenfehlern können Adressen an die Kopier-Engines übergeben werden ohne Rücksicht darauf, ob die Speicherseiten im Speicher vorliegen, und ein Kopiervorgang ist transparent.
Daten aus dem Speicher 3504 von 35 oder einem anderen Systemspeicher werden von der Speicherpartitions-Einheit 3700 abgerufen und in dem L2-Cache-Speicher 3704 gespeichert, der On-Chip lokalisiert ist und zwischen verschiedenen GPCs gemäß mindestens einer Ausführungsform gemeinsam benutzt wird. Jede Speicherpartitions-Einheit 3700 umfasst in mindestens einer Ausführungsform einen Bereich des L2-Cache-Speichers 3704, der einer entsprechenden Speichervorrichtung zugeordnet ist. In mindestens einer Ausführungsform können Cache-Speicher niedrigerer Ebene dann in verschiedenen Einheiten innerhalb der GPCs implementiert sein. In mindestens einer Ausführungsform kann jeder der SMs 3614 in 36 einen Level-1 („L1")-Cache-Speicher implementieren, wobei der L1-Cache-Speicher ein privater Speicher ist, der einem bestimmten SM 3614 fest zugeordnet ist, und Daten von dem L2-Cache-Speicher 3704 werden abgerufen und in jedem L1-Cache-Speicher zur Verarbeitung in Funktionseinheiten der SMs 3614 gespeichert. In mindestens einer Ausführungsform ist der L2-Cache-Speicher 3704 ist mit der Speicherschnittstelle 3706 und der in 35 gezeigt XBar 3520 gekoppelt.
Die ROP-Einheit 3702 führt Graphik-Raster-Operationen, welche die Pixelfarbe betreffen, wie beispielsweise Farbenkomprimierung, Pixelmischung und mehr, in mindestens einer Ausführungsform durch. Die ROP-Einheit 3702 implementiert in mindestens einer Ausführungsform ebenfalls Tiefentesten in Verbindung mit der Raster-Engine 3608, wobei eine Tiefe für einen Abtastort, der einem Pixelfragment zugeordnet ist, von einer Aussonderungs-Engine der Raster-Engine 3608 empfangen wird. In mindestens einer Ausführungsform wird die Tiefe gegen eine entsprechende Tiefe in einem Tiefenpuffer für einen Abtastort geprüft, der einem Fragment zugeordnet ist. In mindestens einer Ausführungsform aktualisiert dann, wenn dieses Fragment den Tiefentest für den Abtastort besteht, die ROP-Einheit 3702 den Tiefenpuffer und überträgt ein Ergebnis dieses Tiefentests an die Raster-Engine 3608. Es wird anerkannt, dass sich die Anzahl von Speicherpartitions-Einheiten 3700 von der Anzahl von GPCs unterscheiden kann, und daher kann in mindestens einer Ausführungsform jede ROP-Einheit 3702 mit jedem GPC gekoppelt werden. In mindestens einer Ausführungsform verfolgt die ROP-Einheit 3702 Pakete, die von unterschiedlichen GPCs empfangen werden, und bestimmt, ob ein durch die ROP-Einheit 3702 erzeugtes Ergebnis zu der Xbar 3520 durchgeleitet wird.
38 veranschaulicht einen Streaming-Multiprozessor („SM“) 3800 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der SM 3800 der SM von 36. In mindestens einer Ausführungsform umfasst der SM 3800, ohne darauf beschränkt zu sein, einen Befehls-Cache-Speicher 3802; eine oder mehrere Planer-Einheiten 3804; eine Registerdatei 3808, einen oder mehrere Verarbeitungskerne („cores“) 3810, eine oder mehrere Spezialfunktionseinheiten („SFUs“) 3812, eine oder mehrere Lade/Speicher-Einheiten („LSUs“) 3814, ein Zwischenverbindung-Netzwerk 3816, einen gemeinsam genutzten Speicher/Level-1 („L1“)-Cache-Speicher 3818, und jede geeignete Kombination davon.
In mindestens einer Ausführungsform versendet eine Arbeitsverteilungs-Einheit Aufgaben zur Ausführung auf allgemeinen Verarbeitungs-Clustern („GPCs“) von Parallelverarbeitungs-Einheiten („PPUs“) und jede Aufgabe wird einem bestimmten Datenverarbeitungscluster (Data Processing Cluster; „DPC“) innerhalb eines GPC zugeteilt, und wenn die Aufgabe einem Shader-Programm zugeordnet ist, wird die Aufgabe einem der SMs 3800 zugeteilt. In mindestens einer Ausführungsform empfängt die Planer-Einheit 3804 Aufgaben von einer Arbeitsverteilungs-Einheit und verwaltet die Befehlsplanung (instruction scheduling) für einen oder mehrere Thread-Blöcke, die dem SM 3800 zugewiesen sind. In mindestens einer Ausführungsform plant die Planer-Einheit 3804 Thread-Blöcke zur Ausführung als Warps von parallelen Threads, wobei jeder Thread-Block mindestens einem Warp zugeteilt ist. In mindestens einer Ausführungsform führt jeder Warp Threads aus. In mindestens einer Ausführungsform verwaltet die Planer-Einheit 3804 mehrere unterschiedliche Thread-Blöcke, teilt Warps unterschiedlichen Thread-Blöcken zu und versendet dann Befehle von der Mehrzahl von unterschiedlichen kooperativen Gruppen an verschiedene Funktionseinheiten (z.B. Verarbeitungskernen 3810, SFUs 3812 und LSUs 3814) während jedes Taktzyklus.
In mindestens einer Ausführungsform können sich Cooperative Groups auf ein Programmiermodell zum Organisieren von Gruppen von kommunizierenden Threads beziehen, die es Entwicklern ermöglichen, die Granularität auszudrücken, bei der Threads kommunizieren, wobei der Ausdruck von reicheren, effizienteren Parallelzerlegungen ermöglicht wird. In mindestens einer Ausführungsform unterstützen Cooperative-Start-APIs die Synchronisierung unter Thread-Blöcken zur Ausführung von parallelen Algorithmen. In mindestens einer Ausführungsform stellen herkömmliche Programmiermodelle einen einzigen, einfachen Aufbau zum Synchronisieren von kooperierenden Threads bereit: eine Barriere über alle Threads eines Thread-Blocks (d.h. die Funktion syncthreads( )). In mindestens einer Ausführungsform können Programmierer Gruppen von Threads jedoch bei kleineren als Thread-Block-Granularitäten definieren und innerhalb der definierten Gruppen synchronisieren, um größere Leistung, Gestaltungsflexibilität und Software-Wiederverwendung in der Form von kollektiven gruppenweiten Funktionsschnittstellen zu ermöglichen. In mindestens einer Ausführungsform ermöglichen Cooperative Groups Programmierern, Gruppen von Threads explizit bei Sub-Block- (d.h. so klein wie ein einziger Thread) und Multi-Block-Granularitäten zu definieren und kollektive Operationen, wie beispielsweise Synchronisierung, an den Threads in einer kooperativen Gruppe durchzuführen. In mindestens einer Ausführungsform unterstützt das Programmiermodell eine saubere Zusammensetzung über Softwaregrenzen, so dass Bibliotheken und Dienstprogrammfunktionen innerhalb ihres lokalen Kontexts sicher synchronisieren können, ohne Annahmen über Konvergenz machen zu müssen. In mindestens einer Ausführungsform ermöglichen Grundelemente kooperativer Gruppen neue Muster von kooperativer Parallelität, die, ohne darauf beschränkt zu sein, Erzeuger-Verbraucher Parallelität, opportunistische Parallelität und globale Synchronisierung über ein gesamtes Gitter von Threadblöcken umfassen.
In mindestens einer Ausführungsform ist eine Abfertigungseinheit 3806 konfiguriert, um Befehle an eine oder mehrere Funktionseinheiten zu übertragen, und die Planer-Einheit 3804 umfasst, ohne darauf beschränkt zu sein, zwei Abfertigungseinheiten 3806, die ermöglichen, dass zwei unterschiedliche Befehle von dem gleichen Warp während jedes Taktzyklus abgefertigt werden. In mindestens einer Ausführungsform umfasst jede Planer-Einheit 3804 eine einzige Abfertigungseinheit 3806 oder zusätzliche Abfertigungseinheiten 3806.
In mindestens einer Ausführungsform umfasst jeder SM 3800, ohne darauf beschränkt zu sein, eine Registerdatei 3808, die einen Satz von Registern für die Funktionseinheiten des SM 3800 bereitstellt. In mindestens einer Ausführungsform ist die Registerdatei 3808 zwischen jeder Funktionseinheit aufgeteilt, so dass jede Funktionseinheit einem zugehörigen Abschnitt der Registerdatei 3808 zugeteilt ist.
In einer anderen Ausführungsform ist die Registerdatei 3808 zwischen den unterschiedlichen Warps aufgeteilt, die von dem SM 3800 ausgeführt werden, und die Registerdatei 3808 stellt eine temporäre Speicherung für Operanden bereit, die mit Datenpfaden der Funktionseinheiten verbunden sind. In mindestens einer Ausführungsform umfasst jeder SM 3800, ohne darauf beschränkt zu sein, L Verarbeitungskerne 3810, wobei L eine positive ganze Zahl ist. In mindestens einer Ausführungsform umfasst der SM 3800, ohne darauf beschränkt zu sein, eine große Anzahl (z.B., 128 oder mehr) von distinkten Verarbeitungskernen 3810. In mindestens einer Ausführungsform umfasst jeder Verarbeitungskern 3810, ohne darauf beschränkt zu sein, eine vollständig in einer Pipeline angeordnete (fullypipelined) Verarbeitungseinheit mit einfacher, doppelter oder gemischter Präzision, die, ohne darauf beschränkt zu sein, eine Gleitkommaarithmetik-Logikeinheit und eine Ganzzahlarithmetik-Logikeinheit umfasst. In mindestens einer Ausführungsform implementieren die Gleitkommaarithmetik-Logikeinheiten den IEEE 754-2008 Standard für Gleitkommaarithmetik. In mindestens einer Ausführungsform umfassen die Verarbeitungskerne 3810, ohne darauf beschränkt zu sein, 64 Einfach-Präzisions-(32-Bit)-Gleitkommakerne, 64 Ganzzahlkerne, 32 Doppel-Präzisions-(64-Bit)-Gleitkommakerne und 8 Tensorkerne.
Tensorkerne sind konfiguriert, um Matrixoperationen gemäß mindestens einer Ausführungsform durchzuführen. In mindestens einer Ausführungsform sind ein oder mehrere Tensorkerne in Verarbeitungskernen 3810 enthalten. In mindestens einer Ausführungsform sind Tensorkerne konfiguriert, um Matrixarithmetik tiefen Lernens, wie beispielsweise Faltungsoperationen für neuronales Netzwerktraining und Inferenzieren, durchzuführen. In mindestens einer Ausführungsform arbeitet jeder Tensorkern an einer 4x4 Matrix und führt eine Matrix-Multiplikation- und Akkumulation-Operation D=A×B+C durch, wobei A, B, C und D 4x4 Matrizen sind.
In mindestens einer Ausführungsform sind Matrix-Multiplikations-Eingaben A und B 16-Bit-Gleitkomma-Matrizen und die Akkumulationsmatrizen C und D sind 16-Bit-Gleitkomma- oder 32-Bit-Gleitkomma-Matrizen. In mindestens einer Ausführungsform arbeiten Tensorkerne an 16-Bit-Gleitkomma-Eingangsdaten mit 32-Bit-Gleitkomma-Akkumulation. In mindestens einer Ausführungsform verwendet 16-Bit-Gleitkomma-Multiplikation 64 Operationen und ergibt ein Produkt voller Präzision, das dann unter Verwendung einer 32-Bit-Gleitkomma-Addition mit den anderen Zwischenprodukten für eine 4x4x4-Matrix-Multiplikation akkumuliert wird.
Tensorkerne werden verwendet, um in mindestens einer Ausführungsform viel größere zweidimensionale oder höherdimensionale Matrixoperationen durchzuführen, die von diesen kleineren Elementen aufgebaut werden. In mindestens einer Ausführungsform exponiert eine API, wie beispielsweise die CUDA 9 C++ API, spezialisierte Matrix-Lade-, Matrix-Multiplikations- und Matrix-Akkumulations- und Matrix-Speicher-Operationen, um Tensorkerne von einem CUDA-C++ Programm effizient zu verwenden. In mindestens einer Ausführungsform nimmt ein Warp-Schnittstellenniveau an der CUDA-Ebene 16x16 große Matrizen an, die alle 32 Threads eines Warp überspannen.
In mindestens einer Ausführungsform umfasst jeder SM 3800, ohne darauf beschränkt zu sein, M SFUs 3812, die Sonderfunktionen durchführen (z.B. Attributauswertung, reziproke Quadratwurzel und ähnliches). In mindestens einer Ausführungsform können die SFUs 3812, ohne darauf beschränkt zu sein, eine Baumtraversierungseinheit umfassen, die konfiguriert ist, um eine hierarchische Baumdatenstruktur zu durchlaufen. In mindestens einer Ausführungsform umfassen die SFUs 3812 eine Textureinheit, die konfiguriert ist, um Texturkarten-Filteroperationen durchzuführen. In mindestens einer Ausführungsform sind die Textureinheiten konfiguriert, um Texturkarten (z.B. eine 2D-Anordnung von Texeln) aus dem Speicher zu laden und Texturkarten abzutasten, um abgetastete Texturwerte zum Gebrauch in Shader-Programmen zu erzeugen, die durch den SM 3800 ausgeführt werden. In mindestens einer Ausführungsform werden die Texturkarten in dem gemeinsam genutzten Speicher/L1-Cache-Speicher 3818 gespeichert. In einer Ausführungsform implementieren die Textureinheiten Texturoperationen, wie beispielsweise Filteroperationen, unter Verwendung von Mip-Maps (z.B. Texturkarten von veränderlichem Detaillierungsgrad). In mindestens einer Ausführungsform umfasst jeder SM 3800, ohne darauf beschränkt zu sein, zwei Textureinheiten.
Jeder SM 3800 umfasst, ohne darauf beschränkt zu sein, N LSUs 3814, die Lade- und Speicheroperationen zwischen dem gemeinsam genutzten Speicher/L1-Cache-Speicher 3818 und der Registerdatei 3808 in mindestens einer Ausführungsform implementieren. Ein Zwischenverbindung-Netzwerk 3816 verbindet jede Funktionseinheit mit der Registerdatei 3808 und die LSU 3814 mit der Registerdatei 3808 und dem gemeinsam genutzten Speicher/ L1-Cache-Speicher 3818 in mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist das Zwischenverbindung-Netzwerk 3816 eine Kreuzschiene, die konfiguriert sein kann, um eine beliebige der Funktionseinheiten mit irgendeinem der Register in der Registerdatei 3808 zu verbinden und die LSUs 3814 mit der Registerdatei 3808 und Speicherorten in dem gemeinsam genutzten Speicher/L1-Cache-Speicher 3818 zu verbinden.
In mindestens einer Ausführungsform ist der gemeinsam benutzte Speicher/L1-Cache-Speicher 3818 eine On-Chip-Speicheranordnung, die in mindestens einer Ausführungsform Datenspeicherung und Kommunikation zwischen dem SM 3800 und der Primitiven-Engine und zwischen Threads in dem SM 3800 ermöglicht. In mindestens einer Ausführungsform umfasst der gemeinsam benutzte Speicher/L1-Cache-Speicher 3818 128KB von Speicherkapazität und ist in dem Pfad von dem SM 3800 zu einer Partitions-Einheit. In mindestens einer Ausführungsform wird der gemeinsam benutzte Speicher/L1-Cache-Speicher 3818 verwendet, um in mindestens einer Ausführungsform Lese- und Schreibvorgänge zwischenzuspeichern. In mindestens einer Ausführungsform sind ein oder mehrere von dem gemeinsam genutzten Speicher/L1-Cache-Speicher 3818, L2-Cache-Speicher und dem Speicher Hintergrundspeicher.
Ein Kombinieren von Daten-Cache und gemeinsam genutzter Speicherfunktionalität in einen einzigen Speicherblock stellt in mindestens einer Ausführungsform eine verbesserte Leistung für beide Arten von Speicherzugriffen bereit. In mindestens einer Ausführungsform wird die Kapazität als ein Cache für Programme benutzt oder ist nutzbar, die keinen gemeinsam genutzten Speicher verwenden, wie beispielsweise, wenn ein gemeinsam genutzter Speicher konfiguriert ist, dass er die Hälfte der Kapazität verwendet, und die Textur- und Lade-/Speicher-Operationen die verbleibende Kapazität verwenden können. Die Integration innerhalb des gemeinsam genutzten Speichers/L1-Caches 3818 ermöglicht dem gemeinsam genutzten Speicher/L1-Cache 3818 als eine Hochdurchsatzleitung zum Streamen von Daten zu arbeiten, während gleichzeitig ein Zugriff auf häufig wiederverwendete Daten mit hoher Bandbreite und geringer Latenzzeit gemäß einer Ausführungsform bereitgestellt wird. In mindestens einer Ausführungsform kann, wenn für Allzweck-Parallelberechnung konfiguriert, im Vergleich mit Graphikverarbeitung eine einfachere Konfiguration verwendet werden. In mindestens einer Ausführungsform werden Festfunktions-Graphikverarbeitungseinheiten umgangen, wobei ein viel einfacheres Programmiermodell erzeugt wird. In der Allzweck-Parallelberechnungs-Konfiguration werden Blöcke von Threads von einer Arbeitsverteilungs-Einheit direkt DPCs in mindestens einer Ausführungsform zugewiesen und verteilt. In mindestens einer Ausführungsform führen Threads in einem Block ein gemeinsames Programm aus, unter Verwendung einer eindeutigen Thread-ID in der Berechnung, um sicherzustellen, dass jeder Thread unter Verwendung des SM 3800 eindeutige Ergebnisse erzeugt, um das Programm auszuführen und Berechnungen durchzuführen, eines gemeinsam genutzten Speicher/L1-Cache-Speichers 3818, um zwischen Threads zu kommunizieren, und der LSU 3814, um einen globalen Speicher durch den gemeinsam genutzten Speicher/L1-Cache-Speicher 3818 und die Speicherpartitions-Einheit zu lesen und zu beschreiben. In mindestens einer Ausführungsform schreibt, wenn für Allzweck-Parallelberechnung konfiguriert, der SM 3800 Befehle, welche die Planer-Einheit 3804 verwenden kann, um neue Arbeit auf DPCs zu starten.
In mindestens einer Ausführungsform ist die PPU in einem enthalten oder gekoppelt mit einem Tischcomputer, einem Laptop-Computer, einem Tablet-Computer, einem Smartphone (z.B. einer drahtlosen handgehaltenen Vorrichtung), einem persönlichen digitalen Assistenten („PDA“), einer Digitalkamera, einem Fahrzeug, einer Head-Mounted-Display, einer handgehaltenen elektronischen Vorrichtung und mehr. In mindestens einer Ausführungsform ist die PPU auf einem einzelnen Halbleitersubstrat verkörpert. In mindestens einer Ausführungsform ist die PPU in einem System-on-Chip („SoC“) zusammen mit einer oder mehreren anderen Vorrichtungen, wie beispielsweise zusätzlichen PPUs, Speicher, einem Rechner-mitreduziertem-Befehlssatz(„RISC“)-CPU, einer Speicherverwaltungseinheit („MMU“), einem Digital/Analog-Wandler („DAC“) und dergleichen enthalten.
In mindestens einer Ausführungsform kann die PPU auf einer Graphikkarte enthalten sein, die eine oder mehrere Speichervorrichtungen umfasst. In mindestens einer Ausführungsform kann diese Graphikkarte konfiguriert sein, um sich mit einem PCIe-Schlitz auf einer Hauptplatine eines Desktop-Computers schnittstellenmäßig zu verbinden. In mindestens einer Ausführungsform kann die PPU eine integrierte Graphikverarbeitungseinheit („iGPU“) sein, die in einem Chipsatz einer Hauptplatine enthalten ist.
Eine Inferenzierungs- und/oder Trainingslogik 1015 wird verwendet, um Inferenzierungs- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich der Inferenzierungs- und/oder Trainingslogik 1015 werden nachstehend in Verbindung mit 10A und/oder 10B bereitgestellt. In mindestens einer Ausführungsform wird ein tief lernenden Anwendungsprozessor verwendet, um ein maschinelles Lernmodell zu trainieren, wie beispielsweise ein neuronales Netzwerk, um Informationen vorherzusagen oder zu inferenzieren, die dem SM 3800 bereitgestellt werden. In mindestens einer Ausführungsform wird der SM 3800 verwendet, um Informationen basierend auf einem trainierten maschinellen Lernmodell (z.B., neuronalen Netzwerk) zu inferenzieren und vorauszusagen, das durch einen anderen Prozessor oder System oder durch den SM 3800 trainiert wurde. In mindestens einer Ausführungsform kann der SM 3800 verwendet werden, um ein oder mehrere hier beschriebene Anwendungsfälle eines neuronalen Netzwerks durchzuführen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
Ausführungsformen werden offenbart, die einer virtualisierten Rechenplattform für fortgeschrittenes Rechnen entsprechen, wie beispielsweise Bildinferenzierung und Bildverarbeitung in medizinischen Anwendungen. Ohne darauf beschränkt zu sein, können Ausführungsformen Radiographie, Magnetresonanzbildgebung (MRI), Nuklearmedizin, Ultraschall, Sonographie, Elastographie, photoakustische Bildgebung, Tomographie, Echokardiographie, funktionelle Nahinfrarotspektroskopie und Magnetpartikelbildgebung oder eine Kombination davon umfassen. In mindestens einer Ausführungsform können eine virtualisierte Rechenplattform und hier beschriebene zugeordnete Prozesse zusätzlich oder alternativ verwendet werden, ohne darauf beschränkt zu sein, in Kriminaltechnikanalyse, Erfassung unterhalb der Oberfläche und Bildgebung (e.g., Ölexploration, Archäologie, Paläontologie usw..), Topographie, Ozeanographie, Geologie, Osteologie, Meteorologie, intelligenten Bereich oder Objektverfolgung und Überwachung, Sensordatenverarbeitung (e.g., RADAR, SONAR, LIDAR usw.) und/oder Genomik und Gensequenzierung.
Mit Bezugnahme auf 39 ist 39 ein beispielhaftes Datenflussdiagramm für einen Prozess 3900 zum Erzeugen und Einsetzen einer Bildverarbeitungs- und Inferenz-Pipeline gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Prozess 3900 zur Verwendung mit Bildgebungsvorrichtungen, Verarbeitungsvorrichtungen, Genomikvorrichtungen, Gensequenzerstellungseinheiten, Radiologievorrichtungen und/oder anderen Vorrichtungstypen bei einer oder mehreren Einrichtungen 3902, wie beispielsweise medizinische Einrichtungen, Krankenhäuser, Institute des Gesundheitswesens, Kliniken, Forschungs- oder Diagnoselaboren usw. eingesetzt werden. In mindestens einer Ausführungsform kann der Prozess 3900 eingesetzt werden, um Genomikanalyse und Inferenzieren an Sequenzierdaten durchzuführen. Beispiele von genomischen Analysen, die unter Verwendung von hier beschriebenen Systemen und Prozessen durchgeführt werden können, umfassen, ohne darauf beschränkt zu sein, Variantenaufruf, Mutationserfassung und Genexpressionsquantifizierung.
In mindestens einer Ausführungsform kann der Prozess 3900 innerhalb eines Trainingssystems 3904 und/oder eines Einsatzsystems 3906 ausgeführt werden. In mindestens einer Ausführungsform kann das Trainingssystem 3904 verwendet werden, um Training, Einsatz und Implementierung von maschinellen Lernmodellen (z.B. neuronale Netzwerke, Objekterfassungsalgorithmen, Computervision-Algorithmen usw.) zur Verwendung in dem Einsatzsystem 3906 durchzuführen. In mindestens einer Ausführungsform kann das Einsatzsystem 3906 konfiguriert sein, um eine Verarbeitung auszulagern und Ressourcen unter einer verteilten Rechenumgebung zu berechnen, um Infrastrukturanforderungen bei der Einrichtung 3902 zu verringern. In mindestens einer Ausführungsform kann das Einsatzsystem 3906 eine stromlinienförmige Plattform zum Auswählen, Anpassen und Implementieren virtueller Geräte zur Verwendung mit Bildgebungsvorrichtungen (z.B. MRI, CT Scan, X-Ray, Ultraschall usw.) oder Sequenzerstellungseinheiten bei der Einrichtung 3902 bereitstellen. In mindestens einer Ausführungsform können virtuelle Geräte Software-definierte Anwendungen zum Durchführen einer oder mehrerer Verarbeitungsoperationen mit Bezug auf Bildgebungsdaten umfassen, die durch Bildgebungsvorrichtungen, Sequenzerstellungseinheiten, Radiologievorrichtungen und/oder andere Vorrichtungstypen erzeugt werden. In mindestens einer Ausführungsform können eine oder mehrere Anwendungen in einer Pipeline Dienste (z.B. Inferenz, Visualisierung, Rechnen, KI usw.) eines Einsatzsystems 3906 während der Ausführung von Anwendungen verwenden oder aufrufen.
In mindestens einer Ausführungsform können einige der Anwendungen, die in fortgeschrittenen Verarbeitungs- und Inferenz-Pipelines verwendet werden, maschinelle Lernmodelle oder andere Kl verwenden, um einen oder mehrere Verarbeitungsschritte durchzuführen. In mindestens einer Ausführungsform können maschinelle Lernmodelle bei der Einrichtung 3902 unter Verwendung von Daten 3908 (wie beispielsweise Bildgebungsdaten), die bei der Einrichtung 3902 erzeugt werden (und auf einem oder mehreren Servern des Bildarchivierungs- und Kommunikationssystem (Picture Archiving and Communication System; PACS) bei der Einrichtung 3902 gespeichert werden), unter Verwendung von Bildgebungs- oder Sequenzierungsdaten 3908 von einer anderen Einrichtung oder Einrichtungen (z.B. einem unterschiedlichen Krankenhaus, Labor, Klinik usw.) oder einer Kombination davon trainiert werden. In mindestens einer Ausführungsform kann das Trainingssystem 3904 verwendet werden, um Anwendungen, Dienste und/oder anderen Ressourcen zum Erzeugen von arbeitenden, einsetzbaren maschinellen Lernmodellen für das Einsatzsystem 3906 bereitzustellen.
In mindestens einer Ausführungsform kann ein Modellregister 3924 durch Objektspeicherung gestützt werden, die kann Versionierung und Objektmetadaten unterstützen kann. In mindestens einer Ausführungsform kann eine Objektspeicherung beispielsweise durch eine Cloud-Speicherung (z.B. eine Cloud 4026 von 40) kompatible Anwendungsprogrammierschnittstelle (Application Programming Interface; API) von innerhalb einer Cloud-Plattform zugänglich sein. In mindestens einer Ausführungsform können maschinelle Lernmodelle innerhalb des Modellregisters 3924 hochgeladen, gelistet, modifiziert oder gelöscht durch Entwickler oder Partner eines Systems, das mit ein API wechselwirkt. In mindestens einer Ausführungsform kann eine API einen Zugriff auf Verfahren bereitstellen, die es Benutzern mit entsprechenden Zugangsdaten ermöglichen, Modelle Anwendungen zuzuordnen, so dass Modelle als Teil von Ausführung von containerisierten Instanziierungen von Anwendungen ausgeführt werden können.
In mindestens einer Ausführungsform kann eine Training-Pipeline 4004 (40) ein Szenario umfassen, wobei die Einrichtung 3902 ihr eigenes maschinelles Lernmodell trainiert oder ein existierendes maschinelles Lernmodell aufweist, das optimiert oder aktualisiert werden muss. In mindestens einer Ausführungsform können Bildgebungsdaten 3908, die durch eine Bildgebungsvorrichtung(en), Sequenzerstellungseinheiten und/oder anderen Vorrichtungstypen erzeugt werden, empfangen werden. In mindestens einer Ausführungsform können, sobald Bildgebungsdaten 3908 empfangen werden, eine KI-gestützte Annotation 3910 verwendet werden, um bei der Erzeugung von Annotationen zu helfen, die Bildgebungsdaten 3908 entsprechen, die als Ground-Truth-Daten für ein maschinelles Lernmodell zu verwenden sind. In mindestens einer Ausführungsform kann die KI-gestützte Annotation 3910 eine oder mehrere maschinelle Lernmodelle (z.B. faltende neuronale Netzwerke (Convolutional Neural Networks; CNNs)) umfassen, die trainiert werden können, um Annotationen zu erzeugen, die bestimmten Typen von Bildgebungsdaten 3908 (z.B. von bestimmten Vorrichtungen) und/oder bestimmten Typen von Anomalien in Bildgebungsdaten 3908 entsprechen. In mindestens einer Ausführungsform können KI-gestützte Annotationen 3910 dann direkt verwendet oder unter Verwendung eines Annotationstools (z.B. durch einen Forscher, einen Kliniker, einen Doktor, einen Wissenschaftler usw.) eingestellt oder fein abgestimmt werden, um Ground-Truth-Daten zu erzeugen. In mindestens einer Ausführungsform können in einigen Beispielen gekennzeichnete Klinikdaten 3912 (z.B. durch einen Kliniker, Doktor, Wissenschaftler, Techniker usw. bereitgestellte Annotationen) als Ground-Truth-Daten zum Training eines maschinellen Lernmodells verwendet werden. In mindestens einer Ausführungsform können KI-gestützte Annotationen 3910, gekennzeichnete Klinikdaten 3912 oder eine Kombination davon als Ground-Truth-Daten zum Trainieren eines maschinellen Lernmodells verwendet werden. In mindestens einer Ausführungsform kann ein trainiertes maschinelles Lernmodell als ein Ausgabemodell 3916 bezeichnet und kann von dem Einsatzsystem 3906 verwendet werden, wie hier beschrieben.
In mindestens einer Ausführungsform kann die Training-Pipeline 4004 (40) ein Szenario umfassen, wobei die Einrichtung 3902 ein maschinelles Lernmodell zur Verwendung beim Durchführen einer oder mehrerer Verarbeitungsaufgaben für eine oder mehrere Anwendungen im Einsatzsystem 3906 benötigt, wobei die Einrichtung 3902 jedoch aktuell kein derartiges maschinelles Lernmodell aufweisen kann (oder kein Modell aufweisen kann, das für derartige Zwecke optimiert, effizient oder wirksam ist). In mindestens einer Ausführungsform kann ein existierendes maschinelles Lernmodell aus dem Modellregister 3924 ausgewählt werden. In mindestens einer Ausführungsform kann das Modellregister 3924 maschinelle Lernmodelle umfassen, die trainiert sind, um ein Vielfalt von unterschiedlichen Inferenzaufgaben an Bildgebungsdaten durchzuführen. In mindestens einer Ausführungsform können maschinelle Lernmodelle im Modellregister 3924 auf Bildgebungsdaten von unterschiedlichen Einrichtungen (z.B. entfernt lokalisierte Einrichtungen) als Einrichtung 3902 trainiert worden sein. In mindestens einer Ausführungsform können maschinelle Lernmodelle auf Bildgebungsdaten von einem Ort, zwei Orten oder einer beliebigen Anzahl von Orten trainiert worden sein. In mindestens einer Ausführungsform kann das Training, wenn es auf Bildgebungsdaten eines spezifischen Orts durchgeführt wird, an diesem Ort oder mindestens in einer Art und Weise stattfinden, welche die Vertraulichkeit von Bildgebungsdaten schützt oder einschränkt, dass Bildgebungsdaten nach außerhalb transferiert werden (z.B. um HIPAA-Vorschriften, Datenschutzbestimmungen usw. einzuhalten). In mindestens einer Ausführungsform, sobald ein Modell bei einem Ort trainiert - oder teilweise trainiert - ist, kann ein maschinelles Lernmodell zu dem Modellregister 3924 hinzugefügt werden. In mindestens einer Ausführungsform kann ein maschinelles Lernmodell dann an einer beliebigen Anzahl von anderen Einrichtungen umtrainiert oder aktualisiert werden, und ein umtrainiertes oder aktualisiertes Modell kann in dem Modellregister 3924 verfügbar gemacht werden. In mindestens einer Ausführungsform kann ein maschinelles Lernmodell dann aus dem Modellregister 3924 ausgewählt - und als Ausgabe Modell 3916 bezeichnet - in Einsatzsystem 3906 verwendet werden, um eine oder mehrere Verarbeitungsaufgaben für eine oder mehrere Anwendungen eines Einsatzsystems durchzuführen.
In mindestens einer Ausführungsform kann die Training-Pipeline 4004 (40) in einem Szenario verwendet werden, welche die Einrichtung 3902 umfasst, die ein maschinelles Lernmodell zur Verwendung beim Durchführen einer oder mehrerer Verarbeitungsaufgaben für eine oder mehrere Anwendungen in dem Einsatzsystem 3906 erfordert, wobei die Einrichtung 3902 jedoch aktuell kein derartiges maschinelles Lernmodell aufweisen kann (oder kein Modell aufweisen kann, das für derartige Zwecke optimiert, effizient oder wirksam ist). In mindestens einer Ausführungsform könnte ein aus dem Modellregister 3924 ausgewähltes maschinelles Lernmodell nicht für bei der Einrichtung 3902 erzeugte Bildgebungsdaten 3908 feinabgestimmt oder optimiert sein, aufgrund von Unterschieden in Populationen, genetischen Variationen, Robustheit der Trainingsdaten, die zum Trainieren eines maschinellen Lernmodells verwendet werden, Diversität in Anomalien von Trainingsdaten und/oder anderen Problemen mit Trainingsdaten. In mindestens einer Ausführungsform kann eine KI-gestützte Annotation 3910 verwendet werden, um bei der Erzeugung von Annotationen zu helfen, die den Bildgebungsdaten 3908 entsprechen, die als Ground-Truth-Daten zum Umtrainieren oder Aktualisieren eines maschinellen Lernmodells zu verwenden sind. In mindestens einer Ausführungsform können gekennzeichnete Klinikdaten 3912 (z.B. durch einen Kliniker, Doktor, Wissenschaftler usw. bereitgestellte Annotationen) als Ground-Truth-Daten zum Trainieren eines maschinellen Lernmodells verwendet werden. In mindestens einer Ausführungsform kann das Umtrainieren oder Aktualisieren eines maschinellen Lernmodells als Modelltraining 3914 bezeichnet werden. In mindestens einer Ausführungsform kann das Modelltraining 3914 - z.B. KI-gestützte Annotationen 3910, gekennzeichnete Klinikdaten 3912 oder eine Kombination davon - als Ground-Truth-Daten zum Umtrainieren oder Aktualisieren ein maschinelles Lernmodell verwendet werden.
In mindestens einer Ausführungsform kann das Einsatzsystem 3906 eine Software 3918, Dienste 3920, eine Hardware 3922 und/oder andere Komponenten, Merkmale und Funktionalität umfassen. In mindestens einer Ausführungsform kann das Einsatzsystem 3906 einen Software „Stapel“ umfassen, so dass die Software 3918 auf den Diensten 3920 aufgebaut werden kann und Dienste 3920 verwendet werden können, um einige oder alle der Verarbeitungsaufgaben durchzuführen und die Dienste 3920 und die Software 3918 auf der Hardware 3922 aufgebaut werden können und die Hardware 3922 verwendet werden kann, um die Verarbeitung, Speicherung und/oder andere Rechenaufgaben eines Einsatzsystems 3906 auszuführen.
In mindestens einer Ausführungsform kann die Software 3918 eine beliebige Anzahl von unterschiedlichen Containern umfassen, wobei jeder Container eine Instanziierung einer Anwendung ausführen kann. In mindestens einer Ausführungsform kann jede Anwendung eine oder mehrere Verarbeitungsaufgaben in einer fortgeschrittenen Verarbeitungs- und Inferenzier-Pipeline durchführen (z.B. Inferenzieren, Objekterfassung, Merkmalerfassung, Segmentierung, Bildverbesserung, Kalibrierung usw.). In mindestens einer Ausführungsform kann es für jeden Typ von Bildgebungsvorrichtung (z.B. CT, MRI, X-Ray, Ultraschall, Sonographie, Echokardiographie usw.), Sequenzierungsvorrichtung, Radiologievorrichtung, Genomikvorrichtung usw. eine beliebige Anzahl von Containern geben, die eine Datenverarbeitungsaufgabe mit Bezug auf Bildgebungsdaten 3908 (oder anderen Datentypen, wie beispielsweise jene hier beschriebenen) durchführen können, die durch eine Vorrichtung erzeugt werden. In mindestens einer Ausführungsform kann eine fortgeschrittene Verarbeitungs- und Inferenzier-Pipeline basierend auf Auswählen von unterschiedlichen Containern definiert werden, die zur Verarbeitung von Bildgebungsdaten 3908 gewünscht und erforderlich sind, zusätzlich zu Containern, die Bildgebungsdaten zur Verwendung durch jeden Container und/oder zur Verwendung durch die Einrichtung 3902 nach Verarbeitung durch eine Pipeline empfangen und konfigurieren (z.B., um Ausgaben zurück in einen brauchbaren Datentyp zu konvertieren, wie beispielsweise Daten der digitalen Bildgebung und Kommunikationen in Medizin (Digital Imaging and Communications in Medicine; DICOM), Daten des Radiologieinformationssystems (Radiology Information System; RIS), Daten des klinischen Informationssystems (Clinical Information System; CIS), Daten eines entfernten Prozeduraufrufs (Remote Procedure Call; RPC), Daten im Wesentlichen konform mit einer Schnittstelle eines REST (Representation State Transfer; REST), Daten im Wesentlichen konform mit einer Datei-basierten Schnittstelle und/oder rohen Daten zur Speicherung und Anzeige bei einer Einrichtung 3902). In mindestens einer Ausführungsform kann eine Kombination von Containern innerhalb der Software 3918 (z.B. eine Pipeline bilden) als ein virtuelles Gerät beschrieben werden (wie ausführlicher hier beschrieben) und ein virtuelles Gerät kann Dienste 3920 und Hardware 3922 wirksam einsetzen, um einige oder alle Verarbeitungsaufgaben von Anwendungen auszuführen, die in Containern instanziiert sind.
In mindestens einer Ausführungsform kann eine Datenverarbeitung-Pipeline Eingabedaten (z.B. Bildgebungsdaten 3908) in einem DICOM, RIS, CIS, REST konform, RPC, rohen und/oder anderen Format als Reaktion auf eine Inferenzanforderung empfangen (z.B. eine Anforderung eines Benutzers eines Einsatzsystems 3906, wie beispielsweise eines Klinikers, eines Doktors, eines Radiologen usw.). In mindestens einer Ausführungsform können Eingabedaten von einem oder mehreren Bildern, Video und/oder anderen Datendarstellungen repräsentativ sein, durch eine oder mehrere Bildgebungsvorrichtungen, Sequenzerstellungseinheiten, Radiologievorrichtungen, Genomikvorrichtungen und/oder anderen Vorrichtungstypen erzeugt werden. In mindestens einer Ausführungsform können Daten einer Vorverarbeitung als Teil einer Datenverarbeitung-Pipeline unterzogen werden, um Daten zur Verarbeitung durch eine oder mehrere Anwendungen vorzubereiten. In mindestens einer Ausführungsform kann Nachverarbeitung auf einer Ausgabe von eine oder mehrere Inferenzier-Aufgaben oder anderen Verarbeitungsaufgaben einer Pipeline durchgeführt werden, um Ausgabedaten für eine nächste Anwendung aufzubereiten und/oder um Ausgabedaten zur Übertragung und/oder Verwendung durch einen Benutzer aufzubereiten (z.B. als Reaktion auf eine Inferenzanforderung). In mindestens einer Ausführungsform können Inferenzier-Aufgaben durch eine oder mehrere maschinelles Lernmodelle durchgeführt werden, wie beispielsweise trainierte oder eingesetzt neuronale Netzwerke, die Ausgabe Modelle 3916 des Trainingssystem 3904 umfassen können.
In mindestens einer Ausführungsform können Aufgaben von einer Datenverarbeitung-Pipeline in einem Container(n) eingekapselt werden, der(die) jeweils eine diskrete, vollständige funktionelle Instanziierung einer Anwendung und virtualisierte Rechenumgebung darstellt(darstellen), die imstande ist, maschinelle Lernmodelle zu referenzieren. In mindestens einer Ausführungsform können Container oder Anwendungen in einem privaten (z.B. begrenzter Zugriff) Bereich eines Container-Registers (ausführlicher hier beschrieben) veröffentlicht werden und trainierte oder eingesetzte Modelle können in Modellregister 3924 gespeichert und einer oder mehreren Anwendungen zugeordnet werden. In mindestens einer Ausführungsform können Bilder von Anwendungen (z.B. Container-Bilder) in einem Container-Register verfügbar sein und sobald ein Bild durch einen Benutzer einer Container-Register zum Einsatz in einer Pipeline ausgewählt ist, kann es verwendet werden, um einen Container für eine Instanziierung einer Anwendung zur Verwendung durch ein System des Benutzers zu erzeugen.
In mindestens einer Ausführungsform können Entwickler (z.B. Softwareentwickler, Kliniker, Doktoren usw.) Anwendungen (z.B. als Container) zum Durchführen von einer Bildverarbeitung und/oder Inferenzieren an zugeführten Daten entwickeln, veröffentlichen und speichern. In mindestens einer Ausführungsform kann Entwicklung, Veröffentlichen und/oder Speichern unter Verwendung eines einem System zugeordneten Softwareentwicklungskits (Software Development Kit; SDK) durchgeführt werden (z.B. um sicherzustellen, dass eine entwickelte Anwendung und/oder Container mit einem System konform oder kompatibel ist). In mindestens einer Ausführungsform kann eine Anwendung, die entwickelt ist, lokal (z.B. bei einer ersten Einrichtung, an Daten einer ersten Einrichtung) mit einem SDK geprüft werden, der mindestens einige der Dienste 3920 als ein System (z.B. das System 4000 von 40) unterstützen kann. In mindestens einer Ausführungsform kann, weil DICOM-Objekte irgendwo von einem bis Hunderte von Bildern oder anderen Datentypen enthalten können und aufgrund einer Variation in Daten, ein Entwickler zum Verwalten (z.B. Einstellen von Konstrukten zur, Aufbauen einer Vorverarbeitung in eine Anwendung usw.) von Extraktion und Aufbereitung von eingehenden DICOM-Daten verantwortlich sein. In mindestens einer Ausführungsform kann, sobald durch das System 4000 validiert (z.B. für Genauigkeit, Sicherheit, Patientenprivatsphäre usw.), eine Anwendung in einem Container-Register zur Auswahl und/oder Implementierung durch einen Benutzer (z.B. ein Krankenhaus, Klinik, Labor, Gesundheitsdienstleister usw.) verfügbar sein, um eine oder mehrere Verarbeitungsaufgaben mit Bezug auf Daten an einer Einrichtung (z.B. einer zweiten Einrichtung) eines Benutzers durchzuführen.
In mindestens einer Ausführungsform können Entwickler dann Anwendungen oder Container durch ein Netzwerk für Zugriff und Verwendung durch einen Benutzer eines Systems (z.B. das System 4000 von 40) gemeinsam nutzen. In mindestens einer Ausführungsform können fertiggestellte und validierte Anwendungen oder Container in einem Container-Register gespeichert werden und zugeordnete maschinelle Lernmodelle können in dem Modellregister 3924 gespeichert werden. In mindestens einer Ausführungsform kann eine anfordernde Entität (z.B. ein Benutzer bei einer medizinischen Einrichtung) - der eine Inferenz- oder Bildverarbeitung-Anforderung bereitstellt - ein Container-Register und/oder Modellregister 3924 für eine Anwendung, Container, Datensatz, maschinelles Lernmodell usw. durchsuchen, eine gewünschte Kombination von Elementen zur Aufnahme in einer Datenverarbeitung-Pipeline auswählen und eine Bildgebungsverarbeitungsanforderung übermitteln. In mindestens einer Ausführungsform kann eine Anforderung Eingabedaten (and zugeordnete Patientendaten, in einigen Beispielen) umfassen, die notwendig sind, um eine Anforderung durchzuführen und/oder kann eine Auswahl einer(von) Anwendung(en) und/oder maschinellen Lernmodellen umfassen, die bei der Verarbeitung einer Anforderung auszuführen sind. In mindestens einer Ausführungsform kann eine Anforderung dann an eine oder mehrere Komponenten eines Einsatzsystems 3906 (z.B. einer Cloud) weitergegeben werden, um die Verarbeitung einer Datenverarbeitung-Pipeline durchzuführen. In mindestens einer Ausführungsform kann die Verarbeitung durch das Einsatzsystem 3906 ein Referenzieren ausgewählter Elemente (z.B. Anwendungen, Container, Modelle usw.) aus einem Container-Register und/oder einem Modellregister 3924 umfassen. In mindestens einer Ausführungsform können, sobald Ergebnisse durch eine Pipeline erzeugt sind, Ergebnisse einem Benutzer zur Referenz zurückgegeben werden (z.B. zum Betrachten in einem Betrachtungsanwendungspaket, das auf einer lokalen Workstation vor Ort oder einem Terminal ausgeführt wird). In mindestens einer Ausführungsform kann ein Radiologe Ergebnisse einer Datenverarbeitung-Pipeline empfangen, die eine beliebige Anzahl von Anwendungen und/oder Container umfasst, wobei Ergebnisse eine Anomalieerfassung in Röntgenbildern, CT-Scans, MRIs usw. umfassen kann.
In mindestens einer Ausführungsform können, um bei der Verarbeitung oder Ausführung von Anwendungen oder Containern in Pipelines zu helfen, die Dienste 3920 wirksam eingesetzt werden. In mindestens einer Ausführungsform können die Dienste 3920 Rechendienste, Dienste der künstlichen Intelligenz (Kl), Visualisierungsdienste und/oder andere Dienstarten umfassen. In mindestens einer Ausführungsform können die Dienste 3920 eine Funktionalität bereitstellen, die einer oder mehreren Anwendungen in Software 3918 gemeinsam ist, so dass die Funktionalität in einen Dienst abstrahiert werden kann, der durch Anwendungen aufgerufen oder wirksam eingesetzt werden kann. In mindestens einer Ausführungsform kann die durch die Dienste 3920 bereitgestellte Funktionalität dynamisch und effizienter ausgeführt werden, während ebenfalls gut skaliert wird, indem Anwendungen ermöglicht wird, Daten parallel zu verarbeiten (z.B. unter Verwendung einer parallelen Rechenplattform 4030 (40)). In mindestens einer Ausführungsform kann, anstatt dass jede Anwendung, die eine durch den Dienst 3920 bereitgestellte gleiche Funktionalität gemeinsam nutzt, von der verlangt wird, eine jeweilige Instanz von Dienst 3920, der Dienst 3920 zwischen und unter verschiedenen Anwendungen gemeinsam genutzt werden. In mindestens einer Ausführungsform können Dienste einen/eine Inferenzserver oder -Engine umfassen, der/die zum Ausführen von Erfassungs- oder Segmentierungsaufgaben, als nicht einschränkende Beispiele, verwendet werden können. In mindestens einer Ausführungsform kann ein Modelltrainingsdienst umfasst sein, der Trainingsfähigkeiten und/oder Umtrainingsfähigkeiten für ein Modell maschinellen Lernens bereitstellen kann. In mindestens einer Ausführungsform kann ein Datenaugmentationsdienst ferner umfasst sein, der einer GPU beschleunigte Daten (z.B. DICOM, RIS, CIS, REST konform, RPC, rohe usw.) Extraktion, Größenänderung, Skalierung und/oder eine andere Augmentation bereitstellen kann. In mindestens einer Ausführungsform kann ein Visualisierungsdienst verwendet werden, der Bildrenderingeffekte -, wie beispielsweise Strahlverfolgung, Rasterung, Entrauschen, Schärfen usw. hinzufügen kann - um Realismus zu zweidimensionalen (2D) und/oder dreidimensionalen (3D) Modellen hinzuzufügen. In mindestens einer Ausführungsform können Dienste von virtuellen Geräten umfasst sein, die Strahlformung, Segmentierung, Inferenzieren, Bildgebung und/oder Unterstützung für andere Anwendungen innerhalb Pipelines von virtuellen Geräten vorsehen.
In mindestens einer Ausführungsform, wo ein Dienst 3920 einen KI-Dienst (z.B. einen Inferenzdienst) umfasst, können ein oder mehrere maschinelle Lernmodelle, die einer Anwendung zur Anomalieerfassung (z.B. Tumore, Wuchsabnormitäten, Vernarbung usw.) zugeordnet sind, durch Aufrufen (z.B. als ein API-Aufruf) eines Inferenzdiensts (z.B. eines Inferenzservers) ausgeführt werden, um ein maschinelles Lernmodell(e) oder eine Verarbeitung davon als Teil der Anwendungsausführung auszuführen. In mindestens einer Ausführungsform kann, wo eine andere Anwendung eine oder mehrere maschinelle Lernmodelle für Segmentierungsaufgaben umfasst, eine Anwendung einen Inferenzdienst aufrufen, um maschinelle Lernmodelle zum Durchführen einer oder mehrerer, den Segmentierungsaufgaben zugeordnete Verarbeitungsoperationen auszuführen. In mindestens einer Ausführungsform kann die Software 3918, die eine fortgeschrittene Verarbeitungs- und Inferenz-Pipeline implementiert, die eine Segmentierungsanwendung und eine Anomalieerfassungsanwendung umfasst, modernisiert sein, weil jede Anwendung einen gleichen Inferenzdienst aufrufen kann, um eine oder mehrere Inferenzaufgaben durchzuführen.
In mindestens einer Ausführungsform kann die Hardware 3922 GPUs, CPUs, Graphikkarten, ein KI/Deep-Learning-System (z.B. einen KI-Supercomputer, wie beispielsweise NVIDIA's DGX-Supercomputersystem), eine Cloud-Plattform oder eine Kombination davon umfassen. In mindestens einer Ausführungsform können unterschiedliche Typen von Hardware 3922 verwendet werden, um eine effiziente, zweckgebundene Unterstützung für Software die und Dienste 3920 im Einsatzsystem 3906 bereitzustellen. In mindestens einer Ausführungsform kann die Verwendung der GPU-Verarbeitung zur lokalen Verarbeitung (z.B. bei der Einrichtung 3902), innerhalb eines Kl/ Deep-Learning-Systems, in einem Cloud-System und/oder in anderen Verarbeitungskomponenten des Einsatzsystems 3906 implementiert werden, um Effizienz, Genauigkeit und Wirksamkeit von Bildverarbeitung, Bildrekonstruktion, Segmentierung, MRI-Untersuchungen, Schlaganfall- oder Herzinfarkt-Erfassung (z.B. in Echtzeit), Bildqualität beim Rendering usw. zu verbessern. In mindestens einer Ausführungsform kann eine Einrichtung Bildgebungsvorrichtungen, Genomikvorrichtungen, Sequenzerstellungseinheiten und/oder anderen Vorrichtungstypen vor Ort umfassen, die GPUs wirksam einsetzen können, um Bildgebungsdaten zu erzeugen, die für die Anatomie eines Objekts repräsentativ sind.
In mindestens einer Ausführungsform können die Software 3918 und/oder Dienste 3920 zur GPU-Verarbeitung mit Bezug auf tiefes Lernen, maschinelles Lernen und/oder Hochleistungsrechnen, als nicht einschränkende Beispiele, optimiert werden. In mindestens einer Ausführungsform kann mindestens einiges der Rechenumgebung eines Einsatzsystems 3906 und/oder Trainingssystems 3904 in einem Rechenzentrum eines oder mehrerer Supercomputer oder Hochleistungsrechensystems mit GPU-optimierter Software (z.B. Hardware- und Softwarekombination von NVIDIA's DGX System) ausgeführt werden. In mindestens einer Ausführungsform können Rechenzentren mit den Bestimmungen von HIPAA konform sein, so dass Empfang, Verarbeitung und Übertragung von Bildgebungsdaten und/oder anderen Patientendaten mit Bezug auf Privatsphäre von Patientendaten sicher gehandhabt werden. In mindestens einer Ausführungsform kann Hardware 3922 eine beliebige Anzahl von GPUs umfassen, die in Anspruch genommen werden können, um die Verarbeitung von Daten parallel durchzuführen, wie hier beschrieben. In mindestens einer Ausführungsform kann eine Cloud-Plattform ferner eine GPU-Verarbeitung für eine GPU-optimierte Ausführung von Aufgaben für tiefes Lernen, Aufgaben für maschinelles Lernen oder anderen Rechenaufgaben umfassen. In mindestens einer Ausführungsform kann eine Cloud-Plattform (z.B. NVIDIA's NGC) unter Verwendung eines Kl/Deep-Learning-Supercomputer(s) ausgeführt und/oder der GPU-optimierten Software (z.B. wie auf NVIDIA's DGX Systems) als ein Hardwareabstraktion und Skalierungsplattform bereitgestellt werden. In mindestens einer Ausführungsform kann die Cloud-Plattform einen Anwendungscontainer eines Cluster-Systems oder Orchestrierungssystems (z.B. KUBERNETES) auf mehreren GPUs integrieren, um eine nahtlose Skalierung und Lastenausgleich zu ermöglichen.
In mindestens einer Ausführungsform kann ein System, das eine Greifpose bestimmt, unter Verwendung eines Prozessors aufgebaut werden, wie obenstehend gezeigt und beschrieben. In mindestens einer Ausführungsform führt der Prozessor ausführbare Befehle aus, die den Prozessor veranlassen, Greifposen zu bestimmen und zu verfeinern, wie hier beschrieben.
40 ist ein Systemdiagramm für ein beispielhaftes System 4000 zum Erzeugen und Einsetzen einer Bildgebung-Einsatz-Pipeline gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das System 4000 verwendet werden, um den Prozess 3900 von 39 und/oder andere Prozesse, die fortgeschrittene Verarbeitungs- und Inferenzier-Pipelines umfassen, zu implementieren. In mindestens einer Ausführungsform kann das System 4000 das Trainingssystem 3904 und das Einsatzsystem 3906 umfassen. In mindestens einer Ausführungsform können das Trainingssystem 3904 und das Einsatzsystem 3906 unter Verwendung der Software 3918, Dienste 3920 und/oder Hardware 3922 implementiert werden, wie hier beschrieben.
In mindestens einer Ausführungsform kann das System 4000 (z.B. Trainingssystem 3904 und/oder Einsatzsystem 3906) in einer Cloud-Rechenumgebung (z.B. unter Verwendung der Cloud 4026) implementiert werden. In mindestens einer Ausführungsform kann das System 4000 lokal mit Bezug auf eine Gesundheitsdienstleistungseinrichtung oder als eine Kombination von sowohl Cloudals auch lokalen Rechenressourcen implementiert werden. In mindestens einer Ausführungsform können in Ausführungsformen, wo Cloud-Rechnen implementiert ist, Patientendaten getrennt oder unverarbeiteten werden durch eine oder mehrere Komponenten des Systems 4000, das die Verarbeitung non-konform mit HIPAA und/oder anderer Datenhandhabung und Privatsphärenvorschriften oder Gesetzen rendern würde. In mindestens einer Ausführungsform kann der Zugriff auf APIs in der Cloud 4026 auf autorisierte Benutzer durch verordnete Sicherheitsmaßnahmen oder Protokolle eingeschränkt werden. In mindestens einer Ausführungsform kann ein Sicherheitsprotokoll Webtoken umfassen, die von einem Authentifizierungs(z.B. AuthN, AuthZ, Gluecon usw.)-Dienst signiert werden und entsprechende Autorisierung tragen kann. In mindestens einer Ausführungsform können APIs von virtuellen Geräten (hier beschrieben) oder andere Instanziierungen des Systems 4000 auf einen Satz von öffentlichen IPs beschränkt sein, die für Wechselwirkung überprüft oder autorisiert wurden.
In mindestens einer Ausführungsform können verschiedene Komponenten des Systems 4000 zwischen und untereinander unter Verwendung eines beliebigen einer Vielfalt von unterschiedlichen Netzwerktypen, einschließlich, jedoch nicht beschränkt auf, Lokalbereichsnetzwerke (LANs) und/oder Weitbereichsnetzwerke (WANs) über verdrahtete und/oder drahtlose Kommunikationsprotokolle kommunizieren. In mindestens einer Ausführungsform kann Kommunikation zwischen Einrichtungen und Komponenten des Systems 4000 (z.B. zum Übertragen von Inferenzanforderungen zum Empfangen von Ergebnissen von Inferenzanforderungen usw.) über einen Datenbus oder Datenbusse, drahtlose Datenprotokolle (Wi-Fi), verdrahtete Datenprotokolle (z.B. Ethernet) usw. kommuniziert werden.
In mindestens einer Ausführungsform kann das Trainingssystem 3904 Training-Pipelines 4004 ähnlich denjenigen ausführen, die hier mit Bezug auf 39 beschrieben sind. In mindestens einer Ausführungsform können, wobei ein oder mehrere maschinelle Lernmodelle in Einsatz-Pipelines 4010 durch das Einsatzsystem 3906 zu verwenden sind, Training-Pipelines 4004 verwendet werden, um eine oder mehrere (z.B. vortrainierte) Modelle zu trainieren oder umzutrainieren und/oder eine oder mehrere vortrainierte Modellen 4006 zu implementieren (z.B. ohne eine Notwendigkeit zum Umtrainieren oder Aktualisieren). In mindestens einer Ausführungsform kann(können) als Ergebnis der Training-Pipelines 4004 ein Ausgabemodell(e) 3916 erzeugt werden. In mindestens einer Ausführungsform können Training-Pipelines 4004 eine beliebige Anzahl von Verarbeitungsschritten umfassen, wie beispielsweise, jedoch nicht beschränkt auf, Umwandlung oder Anpassung von Bildgebungsdaten (oder anderen Eingabedaten) (z.B. unter Verwendung des DICOM-Adapters 4002A, um DICOM-Bilder in ein anderes Format geeignet zur Verarbeitung durch jeweilige maschinelle Lernmodelle zu konvertieren, wie beispielsweise Neuroimaging Informatics Technology Initiative (NlfTI) Format), KI-gestützte Annotation 3910, Beschriftung oder Annotierung von Bildgebungsdaten 3908, um gekennzeichnete Klinikdaten 3912 zu erzeugen, Modellauswahl eines Modellregisters, Modelltraining 3914, Training, Umtrainieren oder Aktualisieren von Modelle und/oder andere Verarbeitungsschritten. In mindestens einer Ausführungsform können für unterschiedliche maschinelle Lernmodelle, die von dem Einsatzsystem 3906 verwendet werden, unterschiedliche Training-Pipelines 4004 verwendet werden. In mindestens einer Ausführungsform kann die Training-Pipeline 4004, die einem mit Bezug auf 39 beschriebenen ersten Beispiel ähnlich ist, für ein erstes maschinelles Lernmodell verwendet werden, die Training-Pipeline 4004, die einem mit Bezug auf 39 beschriebenen zweiten Beispiel ähnlich ist, kann für ein zweites maschinelles Lernmodell verwendet werden, und die Training-Pipeline 4004, die dem einem mit Bezug auf 39 beschriebenes dritten Beispiel ähnlich ist, kann für ein drittes maschinelles Lernmodell verwendet werden. In mindestens einer Ausführungsform kann eine beliebige Kombination von Aufgaben innerhalb des Trainingssystems 3904 abhängig davon verwendet werden, was für jedes jeweilige maschinelle Lernmodell erforderlich ist. In mindestens einer Ausführungsform können ein oder mehrere maschinelle Lernmodelle bereits trainiert und einsatzbereit sein, so dass das maschinelle Lernmodelle keiner Verarbeitung durch das Trainingssystem 3904 unterzogen werden können und durch das Einsatzsystem 3906 implementiert werden können.
In mindestens einer Ausführungsform kann(können) ein Ausgabemodell(e) 3916 und/oder ein vortrainiertes Modell(e) 4006 beliebige Typen von maschinellen Lernmodelle abhängig von der Implementierung oder Ausführungsform umfassen. In mindestens einer Ausführungsform und ohne Einschränkung können maschinelle Lernmodelle von dem System 4000 verwendet werden für maschinelles Lernen unter Verwendung von linearer Regression, logistischer Regression, Entscheidungsbäumen, Support Vector Machines (SVM), Naive Bayes, k-nearest neighbor (Knn), K-Mittelwert-Clustering, random forest, Dimensionalitätsreduzierungsalgorithmen, Gradientenverstärkungsalgorithmen, neuronale Netzwerke (z.B. Auto-Encoder, Faltungs-, Wiederholungs-, Perzeptronen-, Long/Short Term Memory (LSTM), Hopfield, Boltzmann, deep belief, dekonvolutionär, generative adversial, Liquid State Machine usw.) und/oder andere Arten von Modellen für maschinelles Lernen umfassen.
In mindestens einer Ausführungsform können Training-Pipelines 4004 KI-gestützte Annotation umfassen, wie ausführlicher hier mit Bezug auf mindestens 43B beschrieben. In mindestens einer Ausführungsform können gekennzeichnete Klinikdaten 3912 (z.B. herkömmliche Annotation) durch eine beliebige Anzahl von Techniken erzeugt werden. In mindestens einer Ausführungsform können Kennzeichnungen oder andere Annotationen innerhalb eines Zeichenprogramms (z.B. einem Annotationsprogramm), eines computergestütztes Designprogramm (CAD-Programm), eines Beschriftungsprogramm, eines anderen Typs von Programm, das zum Erzeugen von Annotationen oder Kennzeichnungen für Ground-Truth geeignet ist, erzeugt werden und/oder können in einigen Beispielen handgezeichnet werden. In mindestens einer Ausführungsform können Ground-Truth-Daten synthetisch erzeugt (z.B. aus Computermodellen oder Renderings erzeugt), real erzeugt (z.B. aus Daten der realen Welt entworfen und produziert), maschinell automatisiert (z.B. unter Verwendung von Merkmalanalyse und Lernen, um Merkmale von Daten zu extrahieren und dann Kennzeichnungen zu erzeugen), menschlich annotiert (z.B. Etikettierer oder Annotationsexpert, definiert Ort von Kennzeichnungen) und/oder eine Kombination davon werden. In mindestens einer Ausführungsform kann es für jede Instanz von Bildgebungsdaten 3908 (oder einem anderen von maschinellen Lernmodellen verwendeten Datentyp), entsprechende Ground-Truth-Daten geben, die durch das Trainingssystem 3904 erzeugt werden. In mindestens einer Ausführungsform kann KI-gestützte Annotation als Teil von Einsatz-Pipelines 4010; entweder zusätzlich zu oder anstelle von in Training-Pipelines 4004 enthaltener Kl-gestützter Annotation durchgeführt werden. In mindestens einer Ausführungsform kann das System 4000 eine mehrschichtige Plattform umfassen, die eine Softwareschicht (z.B. Software 3918) von Diagnoseanwendungen (oder anderen Anwendungstypen) umfassen kann, die eine oder mehrere medizinischen Bildgebungs- und Diagnosefunktionen durchführen kann. In mindestens einer Ausführungsform kann das System 4000 mit (z.B. über verschlüsselte Verbindungen) PACS-Servernetzwerken einer oder mehrerer Einrichtungen kommunikativ gekoppelt sein. In mindestens einer Ausführungsform kann das System 4000 konfiguriert sein, um auf referenzierte Daten (z.B. DICOM-Daten, RIS-Daten, rohe Daten, CIS-Daten, REST-konforme Daten, RPC-Daten, rohe Daten usw.) von PACS-Server (z.B. über einen DICOM-Adapter 4002 oder einen anderen Datentypadapter, wie beispielsweise RIS, CIS, REST konform, RPC, rohe usw.) zuzugreifen, um Operationen durchzuführen, wie beispielsweise Training von maschinellen Lernmodellen, Einsetzen maschineller Lernmodelle, Bildverarbeitung, Inferenzierung und/oder anderen Operationen.
In mindestens einer Ausführungsform kann eine Softwareschicht als eine sichere, verschlüsselte und/oder authentisierte API implementiert sein, durch welche Anwendungen oder Container (z.B. gerufen) von einer externen Umgebung(en) (z.B. Einrichtung 3902) aufgerufen werden können. In mindestens einer Ausführungsform können Anwendungen dann eine oder mehrere Dienste 3920 zum Durchführen von Rechen-, Kl- oder Visualisierungsaufgaben aufrufen oder ausführen, die jeweilige Anwendungen zugeordnet sind, und die Software 3918 und/oder Dienste 3920 können Hardware 3922 wirksam einsetzen, um Verarbeitungsaufgaben auf eine wirksame und effiziente Art und Weise durchzuführen.
In mindestens einer Ausführungsform kann das Einsatzsystem 3906 Einsatz-Pipelines 4010 ausführen. In mindestens einer Ausführungsform können Einsatz-Pipelines 4010 eine beliebige Anzahl von Anwendungen umfassen, die sequenziell, nicht sequenziell oder anderweitig auf Bildgebungsdaten (und/oder anderer Datentypen) angewandt werden, die durch Bildgebungsvorrichtungen, Sequenzerstellungseinheiten, Genomikvorrichtungen usw. - einschließlich Klgestützte Annotation - erzeugt werden , wie oben beschrieben. In mindestens einer Ausführungsform kann, wie hier beschrieben, eine Einsatz-Pipeline 4010 für eine einzelne Vorrichtung als ein virtuelles Gerät für eine Vorrichtung (z.B. ein virtuelles Ultraschallgerät, ein virtuelles CT-Scan Gerät, ein virtuelles Sequenziergerät usw.) bezeichnet werden. In mindestens einer Ausführungsform kann es für eine einzelne Vorrichtung mehr als eine Einsatz-Pipeline 4010 abhängig von Informationen geben, die aus von eine Vorrichtung erzeugten Daten gewünscht wird. In mindestens einer Ausführungsform, bei der Erfassungen von Anomalien von einer MRI-Maschine gewünscht werden, kann es eine erste Einsatz-Pipeline 4010 geben, und bei der eine Bildverbesserung der Ausgabe einer MRI-Maschine gewünscht wird, kann es eine zweite Einsatz-Pipeline 4010 geben.
In mindestens einer Ausführungsform können Anwendungen, die für Einsatz-Pipelines 4010 verfügbar sind, jede Anwendung umfassen, die zum Durchführen von Verarbeitungsaufgaben an Bildgebungsdaten oder anderen Daten von Vorrichtungen verwendet werden kann. In mindestens einer Ausführungsform können unterschiedliche Anwendungen zur Bildverbesserung, Segmentierung, Rekonstruktion, Anomalieerfassung, Objekterfassung, Merkmalserfassung, Behandlungsplanung, Dosimetrie, Strahlplanung (oder anderen Strahlungsbehandlungsverfahren) und/oder anderen Analyse-, Bildverarbeitung- oder Inferenzaufgaben verantwortlich sein. In mindestens einer Ausführungsform kann das Einsatzsystem 3906 Konstrukte für jede der Anwendungen definieren, so dass Benutzer eines Einsatzsystems 3906 (z.B. medizinische Einrichtungen, Labore, Kliniken usw.) kann Konstrukte verstehen können und Anwendungen zur Implementierung innerhalb ihrer jeweiligen Einrichtung anpassen können. In mindestens einer Ausführungsform kann eine Anwendung zur Bildrekonstruktion zur Aufnahme in der Einsatz-Pipeline 4010 ausgewählt werden, wobei jedoch der durch eine Bildgebungsvorrichtung erzeugte Datentyp von einem Datentyp unterschiedlich sein kann, der innerhalb einer Anwendung verwendet wird. In mindestens einer Ausführungsform können DICOM-Adapter 4002B (und/oder ein DICOM-Leser) oder ein anderer Datentypadapter oder -Leser (z.B. RIS, CIS, REST konform, RPC, rohe usw.) innerhalb Einsatz-Pipeline 4010 verwendet werden, um Daten in eine Form zu konvertieren, die von einer Anwendung innerhalb des Einsatzsystems 3906 nutzbar ist. In mindestens einer Ausführungsform kann Zugriff auf DICOM, RIS, CIS, REST konform, RPC, rohe und/oder anderen Datentypbibliotheken kumuliert und vorverarbeitet werden, einschließlich Decodieren, Extrahieren und/oder Durchführen beliebiger Faltungen, Farbkorrekturen, Schärfe, Gamma und/oder anderen Augmentationen an Daten. In mindestens einer Ausführungsform können DICOM, RIS, CIS, REST konform, RPC und/oder Rohdaten ungeordnet sein und ein Vordurchlauf kann ausgeführt werden, um gesammelte Daten zu organisieren und zu sortieren. In mindestens einer Ausführungsform kann, weil verschiedene Anwendungen Bildoperationen gemeinsam nutzen können, in einigen Ausführungsformen eine Datenaugmentationsbibliothek (z.B. als einer der Dienste 3920) verwendet werden, um diese Operationen zu beschleunigen. In mindestens einer Ausführungsform kann, um Engpässe von herkömmlichen Verarbeitungsansätzen zu vermeiden, die sich auf CPU-Verarbeitung stützen, die parallele Rechenplattform 4030 zur GPU-Beschleunigung dieser Verarbeitungsaufgaben verwendet werden.
In mindestens einer Ausführungsform kann eine Bildrekonstruktionsanwendung eine Verarbeitungsaufgabe umfassen, welche die Verwendung eines maschinellen Lernmodells umfasst. In mindestens einer Ausführungsform kann ein Benutzer wünschen, sein eigenes maschinelles Lernmodell zu benutzen oder ein maschinelles Lernmodell aus dem Modellregister 3924 auszuwählen. In mindestens einer Ausführungsform kann ein Benutzer sein eigenes maschinelles Lernmodell implementieren oder ein maschinelles Lernmodell zur Aufnahme in eine Anwendung zum Durchführen einer Verarbeitungsaufgabe auswählen. In mindestens einer Ausführungsform können Anwendungen auswählbar und anpassbar sein und durch Definieren von Konstrukten von Anwendungen werden Einsatz und Implementierung von Anwendungen für einen bestimmten Benutzer als eine nahtlosere Benutzererfahrung präsentiert. In mindestens einer Ausführungsform können durch wirksames Einsetzen anderer Merkmale des Systems 4000 - wie beispielsweise Dienste 3920 und Hardware 3922 - Einsatz-Pipelines 4010 sogar benutzerfreundlicher sein, für leichtere Integration sorgen und genauere, effizientere und zeitgerechtere Ergebnisse erzeugen.
In mindestens einer Ausführungsform kann das Einsatzsystem 3906 eine Benutzerschnittstelle (User Interface; Ul) 4014 umfassen (z.B. eine graphische Benutzerschnittstelle, eine Web-Schnittstelle usw.), die verwendet werden kann, um Anwendungen zur Aufnahme in einer Einsatz-Pipeline(s) 4010 auszuwählen, Anwendungen anzuordnen, Anwendungen oder Parameter oder Konstrukte davon zu modifizieren oder zu ändern, verwenden und wechselwirken mit Einsatz-Pipeline(s) 4010 während des Einrichtens und/oder dem Einsatz und/oder um anderweitig mit dem Einsatzsystem 3906 zu wechselwirken. In mindestens einer Ausführungsform kann, obwohl nicht mit Bezug auf das Trainingssystem 3904 veranschaulicht, die Benutzerschnittstelle 4014 (oder eine unterschiedliche Benutzerschnittstelle) zum Auswählen von Modellen zur Verwendung im Einsatzsystem 3906, zum Auswählen von Modellen zum Trainieren oder Umtrainieren im Trainingssystem 3904 und/oder für anderweitiges Wechselwirken mit dem Trainingssystem 3904 verwendet werden.
In mindestens einer Ausführungsform kann ein Pipeline-Manager 4012 zusätzlich zu einem Anwendungsorchestrierungssystem 4028 verwendet werden, um die Wechselwirkung zwischen Anwendungen oder Containern von Einsatz-Pipeline(s) 4010 und Diensten 3920 und/oder Hardware 3922 zu verwalten. In mindestens einer Ausführungsform kann der Pipeline-Manager 4012 konfiguriert sein, um Wechselwirkungen von Anwendung zu Anwendung, von Anwendung zu Dienst 3920 und/oder von Anwendung oder Dienst zu Hardware 3922 zu erleichtern. In mindestens einer Ausführungsform, obwohl veranschaulicht als in der Software 3918 enthalten zu sein, ist dies nicht bestimmt, einschränkend zu sein und in einigen Beispielen (z.B. wie in 39 veranschaulicht) kann der Pipeline-Manager 4012 in den Diensten 3920 umfasst sein. In mindestens einer Ausführungsform kann das Anwendungsorchestrierungssystem 4028 (z.B. Kubernetes, DOCKER usw.) ein Container-Orchestrierungssystem umfassen, das Anwendungen in Containern als logische Einheiten für Koordination, Management, Skalierung und Einsatz gruppieren kann. In mindestens einer Ausführungsform kann durch Zuordnen von Anwendungen von Einsatz-Pipeline(s) 4010 (z.B. einer Rekonstruktionsanwendung, einer Segmentierungsanwendung usw.) zu einzelnen Containern, jede Anwendung in einer abgeschlossenen Umgebung (z.B. auf einem Kernel-Niveau) ausgeführt werden, um Geschwindigkeit und Effizienz zu erhöhen.
In mindestens einer Ausführungsform kann jede Anwendung und/oder Container (oder ein Bild davon) individuell entwickelt, modifiziert und eingesetzt werden (z.B. kann ein erster Benutzer oder Entwickler eine ersten Anwendung entwickeln, modifizieren und einsetzen und ein zweiter Benutzer oder Entwickler kann eine zweiten Anwendung getrennt von einem ersten Benutzer oder Entwickler entwickeln, modifizieren und einsetzen), was eine Konzentration und Aufmerksamkeit auf eine Aufgabe einer einzigen Anwendung und/oder Container(n) ermöglichen kann, ohne durch Aufgaben einer anderen Anwendung(en) oder Container(n) behindert zu werden. In mindestens einer Ausführungsform kann Kommunikation und Kooperation zwischen unterschiedlichen Containern oder Anwendungen durch den Pipeline-Manager 4012 und das Anwendungsorchestrierungssystem 4028 gestützt werden. In mindestens einer Ausführungsform kann, solange wie eine erwartete Eingabe und/oder Ausgabe jedes Containers oder jeder Anwendung durch ein System bekannt ist (z.B. basierend auf Konstrukte von Anwendungen oder Containern), das Anwendungsorchestrierungssystem 4028 und/oder der Pipeline-Manager 4012 die Kommunikation unter und zwischen und die gemeinsame Nutzung von Ressourcen unter und zwischen jeweils von Anwendungen oder Containern erleichtern. In mindestens einer Ausführungsform kann, weil eine oder mehrere Anwendungen oder Container bei einer Einsatz-Pipeline(s) 4010 gleiche Dienste und Ressourcen gemeinsam nutzen können, ein Anwendungsorchestrierungssystem 4028 orchestrieren, Lasten ausgleichen und gemeinsame Nutzung von Diensten oder Ressourcen zwischen und unter verschiedenen Anwendungen oder Containern bestimmen. In mindestens einer Ausführungsform kann ein Planer verwendet werden, um Ressourcenanwendungen von Anwendungen oder Containern, aktuelle Nutzung oder geplante Nutzung dieser Ressourcen und Ressourcenverfügbarkeit verfolgen. In mindestens einer Ausführungsform kann ein Planer somit Ressourcen unterschiedlichen Anwendungen zuteilen und Ressourcen zwischen und unter Anwendungen hinsichtlich der Anforderungen und Verfügbarkeit eines Systems verteilen. In einigen Beispielen kann ein Planer (und/oder andere Komponente der Anwendung des Orchestrierungssystems 4028) Ressourcenverfügbarkeit und Verteilung basierend auf einem System auferlegte Einschränkungen (z.B. Benutzereinschränkungen), wie beispielsweise Dienstequalität (Quality of Service; QoS), Dringlichkeit der Notwendigkeit für Datenausgaben (z.B., um zu bestimmen, ob Echtzeitverarbeitung oder verzögerte Verarbeitung auszuführen ist) usw. bestimmen
In mindestens einer Ausführungsform können Dienste 3920, die durch Anwendungen oder Container im Einsatzsystem 3906 wirksam eingesetzt und gemeinsam genutzt werden, Rechendienste 4016, KI-Dienste 4018, Visualisierungsdienste 4020 und/oder andere Diensttypen umfassen. In mindestens einer Ausführungsform können Anwendungen eine oder mehrere der Dienste 3920 aufrufen (z.B. ausführen), um Verarbeitungsoperationen für eine Anwendung durchzuführen. In mindestens einer Ausführungsform können Rechendienste 4016 durch Anwendungen wirksam eingesetzt werden, um Superberechnungs- oder andere Hochleistungs-Rechen (high-performance Rechen; HPC) Aufgaben durchzuführen. In mindestens einer Ausführungsform kann(können) Rechendienst(e) 4016 wirksam eingesetzt werden, um eine Parallelverarbeitung (z.B. unter Verwendung einer parallelen Rechenplattform 4030) zur Verarbeitung von Daten durch eine oder mehrere der Anwendungen und/oder eine oder mehrere Aufgaben einer einzigen Anwendung im Wesentlichen gleichzeitig durchzuführen. In mindestens einer Ausführungsform kann die parallele Rechenplattform 4030 (z.B. NVIDIA's CUDA) Allzweckberechnung auf GPUs (GPGPU) (z.B. GPUs 4022) ermöglichen. In mindestens einer Ausführungsform kann eine Softwareschicht der parallelen Rechenplattform 4030 Zugriff auf virtuelle Befehlssätze und parallele Rechenelementen von GPUs zur Ausführung von Rechenkernels bereitstellen. In mindestens einer Ausführungsform kann die parallele Rechenplattform 4030 Speicher umfassen und in einigen Ausführungsformen kann ein Speicher zwischen und unter mehreren Containern und/oder zwischen und unter unterschiedliche Verarbeitungsaufgaben innerhalb eines einzigen Containers gemeinsam genutzt werden. In mindestens einer Ausführungsform können Inter-Prozess-Kommunikations(IPC)-Aufrufe für mehrere Container und/oder für mehrere Prozesse innerhalb eines Containers erzeugt werden, um gleiche Daten eines gemeinsam genutzten Segments von Speicher der parallele Rechenplattform 4030 zu verwenden (z.B. wo mehrere unterschiedliche Stufen einer Anwendung oder mehrere Anwendungen gleiche Informationen verarbeiten). In mindestens einer Ausführungsform können, anstatt eine Kopie von Daten zu machen und Daten zu unterschiedlichen Orten im Speicher zu bewegen (z.B. eine Lese/Schreib-Operation), gleiche Daten im gleichen Ort eines Speicher für eine beliebige Anzahl von Verarbeitungsaufgaben verwendet werden (z.B. zur gleichen Zeit, zu unterschiedlichen Zeiten usw.). In mindestens einer Ausführungsform kann, weil Daten verwendet werden, um neue Daten als Ergebnis der Verarbeitung zu erzeugen, diese Information eines neuen Orts von Daten gespeichert und zwischen verschiedenen Anwendungen gemeinsam genutzt werden. In mindestens einer Ausführungsform kann der Ort von Daten und ein Ort von aktualisierten oder modifizierten Daten Teil einer Definition sein, wie eine Nutzlast innerhalb Containern verstanden wird.
In mindestens einer Ausführungsform können KI-Dienste 4018 wirksam eingesetzt werden, um Inferenzdienste eines(von) maschinellen Lernmodells(en) durchzuführen, die Anwendungen zugeordnet sind (z.B. mit der Durchführung einer oder mehreren Verarbeitungsaufgaben einer Anwendung beauftragt sind). In mindestens einer Ausführungsform können KI-Dienste 4018 das KI-System 4024 wirksam einsetzen, um ein maschinelles Lernmodell(e) (z.B. neuronale Netzwerke, wie beispielsweise CNNs) zur Segmentierung, Rekonstruktion, Objekterfassung, Merkmalserfassung, Klassifizierung und/oder anderen Inferenzaufgaben auszuführen. In mindestens einer Ausführungsform können Anwendungen einer(von) Einsatz-Pipeline(s) 4010 eine oder mehrere Ausgabemodelle 3916 des Trainingssystems 3904 und/oder andere Modelle von Anwendungen verwenden, um Inferenz an Bildgebungsdaten (z.B. DICOM-Daten, RIS-Daten, CIS-Daten, REST konforme Daten, RPC-Daten, rohe Daten usw.) durchzuführen. In mindestens einer Ausführungsform können zwei oder mehrere Beispiele der Inferenzierung verfügbar sein, die das Anwendungsorchestrierungssystem 4028 (z.B. einen Planer) verwenden. In mindestens einer Ausführungsform kann eine erste Kategorie eine hohe Priorität/einen niedrigen Latenzpfad umfassen, die höhere Service-Level-Agreements erreichen kann, wie beispielsweise zum Durchführen von Inferenz an dringenden Anforderungen während eines Notfalls oder für einen Radiologe während einer Diagnose. In mindestens einer Ausführungsform kann eine zweite Kategorie einen Standardprioritätspfad umfassen, der für Anforderungen verwendet werden kann, die nicht dringend sein können, oder wobei eine Analyse zu einem späteren Zeitpunkt durchgeführt werden kann. In mindestens einer Ausführungsform kann ein Anwendungsorchestrierungssystem 4028 Ressourcen (z.B. Dienste 3920 und/oder Hardware 3922) basierend auf Prioritätspfaden für unterschiedliche Inferenzaufgaben von KI-Diensten 4018 verteilen.
In mindestens einer Ausführungsform kann eine gemeinsam genutzte Speicherung an KI-Diensten 4018 innerhalb des Systems 4000 angebracht sein. In mindestens einer Ausführungsform kann eine gemeinsam genutzte Speicherung als ein Cache (oder einem anderen Speicherungsvorrichtungstyp) arbeiten und kann verwendet werden, um Inferenzanforderungen von Anwendungen zu verarbeiten. In mindestens einer Ausführungsform kann, wenn eine Inferenzanforderung übermittelt wird, eine Anforderung durch einen Satz von API-Instanzen eines Einsatzsystems 3906 empfangen werden und eine oder mehrere Instanzen können ausgewählt werden (z.B. für beste Passung, für Lastenausgleich usw.), um eine Anforderung zu verarbeiten. In mindestens einer Ausführungsform kann, um eine Anforderung zu verarbeiten, eine Anforderung in eine Datenbank eingegeben werden, ein maschinelles Lernmodell vom Modellregister 3924 lokalisiert werden, wenn nicht bereits in einem Cache, ein Validierungsschritt kann sicherstellen, dass ein geeignetes maschinelles Lernmodell in einen Cache geladen ist (z.B. gemeinsam genutzte Speicherung) und/oder eine Kopie eines Modells in einem Cache gesichert ist. In mindestens einer Ausführungsform kann ein Planer (z.B. des Pipeline-Managers 4012) verwendet werden, um eine Anwendung zu starten, die in einer Anforderung referenziert wird, wenn eine Anwendung nicht bereits läuft oder wenn es nicht genug Instanzen einer Anwendung gibt. In mindestens einer Ausführungsform kann, wenn ein Inferenzserver(s) nicht bereits gestartet wurde, um ein Modell auszuführen, ein Inferenzserver gestartet werden. In mindestens einer Ausführungsform kann eine beliebige Anzahl von Inferenzservern pro Modell gestartet werden. In mindestens einer Ausführungsform können in einem Pull-Modell, bei dem Inferenzserver gehäuft sind, Modelle zwischengespeichert werden, wann immer Lastenausgleich vorteilhaft ist. In mindestens einer Ausführungsform können Inferenzserver in entsprechende verteilte Server statisch geladen werden.
In mindestens einer Ausführungsform kann Inferenzieren unter Verwendung eines Inferenzservers durchgeführt werden, der in einem Container läuft. In mindestens einer Ausführungsform kann eine Instanz eines Inferenzservers einem Modell (and optional mehreren Versionen eines Modells) zugeordnet sein. In mindestens einer Ausführungsform kann, wenn eine Instanz eines Inferenzserver nicht existiert, wenn eine Anforderung, eine Inferenz auf einen Modell durchzuführen, empfangen wird, eine neue Instanz geladen werden. In mindestens einer Ausführungsform kann beim Starten eines Inferenzservers ein Modell zu einem Inferenzserver geleitet werden, so dass ein gleicher Container verwendet werden kann, um unterschiedlichen Modellen zu dienen, solange wie der Inferenzserver als eine unterschiedliche Instanz läuft.
In mindestens einer Ausführungsform kann während der Anwendungsausführung eine Inferenzanforderung für eine gegebene Anwendung empfangen werden und ein Container (z.B. Hosting einer Instanz eines Inferenzservers) kann (wenn nicht bereits) geladen werden und eine Startprozedur kann aufgerufen werden. In mindestens einer Ausführungsform kann eine Vorverarbeitungslogik in einem Container eine beliebige zusätzliche Vorverarbeitung auf eingehende Daten laden, decodieren und/oder durchführen (z.B. unter Verwendung einer CPU(s) und/oder GPU(s)). In mindestens einer Ausführungsform kann, sobald Daten zur Inferenz aufbereitet sind, ein Container Inferenz nach Bedarf an Daten durchführen. In mindestens einer Ausführungsform kann dies einen einzigen Inferenzaufruf auf einem Bild (z.B. einem Handröntgenbild) umfassen oder kann Inferenz auf Hunderten von Bildern (z.B. einer Thorax-CT) erfordern. In mindestens einer Ausführungsform kann eine Anwendung Ergebnisse vor Abschluss zusammenzufassen, die, ohne darauf beschränkt zu sein, eine einzige Konfidenzbewertung, Pixelniveau-Segmentierung, Voxelniveau-Segmentierung, Erzeugen einer Visualisierung oder Erzeugen von Text umfassen kann, um Erkenntnisse zusammenzufassen. In mindestens einer Ausführungsform können unterschiedliche Modelle oder Anwendungen unterschiedliche Prioritäten zugewiesen werden. Beispielsweise können einige Modelle ein Echtzeit (TAT kleiner als eine Minute) Priorität aufweisen, während andere eine niedrigere Priorität (z.B. TAT kleiner als 10 Minuten) aufweisen können. In mindestens einer Ausführungsform können Modellausführungszeiten von einer anfordernden Institution oder Entität gemessen werden und können eine Partnernetzwerk-Durchquerungszeit, sowie auch Ausführung auf einem Inferenzdienst umfassen.
In mindestens einer Ausführungsform kann der Transfer von Anforderungen zwischen Diensten 3920 und Inferenzanwendungen hinter einem Softwareentwicklungskit (SDK) verborgen und ein robuster Transport kann durch eine Warteschlange bereitgestellt werden. In mindestens einer Ausführungsform wird eine Anforderung in eine Warteschlange über eine API für eine individuelle Anwendung/Mandanten-ID Kombination platziert und ein SDK wird eine Anforderung aus einer Warteschlange ziehen und eine Anforderung an eine Anwendung geben. In mindestens einer Ausführungsform kann ein Name einer Warteschlange in einer Umgebung bereitgestellt werden, wo ein SDK ihn aufnehmen wird. In mindestens einer Ausführungsform kann eine asynchrone Kommunikation durch eine Warteschlange nützlich sein, weil sie es jeder Instanz einer Anwendung ermöglichen kann, Arbeit aufzunehmen, wie sie verfügbar wird. In mindestens einer Ausführungsform können Ergebnisse durch eine Warteschlange zurück transferiert werden, um sicherzustellen, dass keine Daten verloren gehen. In mindestens einer Ausführungsform können Warteschlangen ebenfalls eine Fähigkeit bereitstellen, Arbeit zu segmentieren, wobei Arbeit mit höchster Priorität in eine Warteschlange gehen kann, womit die meisten Instanzen einer Anwendung verbunden sind, während Arbeit mit niedrigster Priorität in eine Warteschlange gehen kann, womit eine einzigen Instanz verbunden ist, die Aufgaben in einer empfangenen Reihenfolge verarbeitet. In mindestens einer Ausführungsform kann eine Anwendung auf einer GPU-beschleunigten Instanz ausgeführt werden, die in der Cloud 4026 erzeugt wird, und ein Inferenzdienst kann Inferenzieren auf einer GPU durchführen.
In mindestens einer Ausführungsform können Visualisierungsdienste 4020 wirksam eingesetzt werden, um Visualisierungen zum Betrachten von Ausgaben von Anwendungen und/oder Einsatz-Pipeline(s) 4010 zu erzeugen. In mindestens einer Ausführungsform können GPUs 4022 durch Visualisierungsdienste 4020 wirksam eingesetzt werden, um Visualisierungen zu erzeugen. In mindestens einer Ausführungsform können Rendering-Effekte, wie beispielsweise Strahlverfolgung, durch Visualisierungsdienste 4020 implementiert werden, um Visualisierungen höherer Qualität zu erzeugen. In mindestens einer Ausführungsform können Visualisierungen, ohne Einschränkung, 2D-Bildrenderings, 3D-Volumenrenderings, 3D-Volumen-Rekonstruktion, tomographische 2D-Schichtbilder, Anzeigen für virtuelle Realität, Anzeigen für erweiterte Realität usw. umfassen. In mindestens einer Ausführungsform können virtualisierte Umgebungen verwendet werden, um eine virtuelle interaktive Anzeige oder Umgebung (z.B. eine virtuelle Umgebung) für Wechselwirkung durch Benutzer eines Systems (z.B. Doktoren, Krankenschwestern, Radiologen usw.) zu erzeugen. In mindestens einer Ausführungsform können Visualisierungsdienste 4020 einen internen Visualisierer, Cinematics und/oder andere Rendering oder Bildverarbeitungsfähigkeiten oder Funktionalität (z.B. Strahlverfolgung, Rasterung, interne Optiken usw.) umfassen.
In mindestens einer Ausführungsform kann die Hardware 3922 GPUs 4022, das KI-System 4024, die Cloud 4026 und/oder eine beliebige andere Hardware umfassen, die zum Ausführen des Trainingssystems 3904 und/oder des Einsatzsystems 3906 verwendet wird. In mindestens einer Ausführungsform können GPUs 4022 (z.B. NVIDIA's TESLA und/oder QUADRO GPUs) eine beliebige Anzahl von GPUs umfassen, die zum Ausführen von Verarbeitungsaufgaben von Rechendiensten 4016, KI-Diensten 4018, Visualisierungsdiensten 4020, anderen Diensten und/oder irgendeines der Merkmale oder Funktionalität der Software 3918 verwendet werden können. Beispielsweise können mit Bezug auf KI-Dienste 4018 GPUs 4022 verwendet werden, um eine Vorverarbeitung auf Bildgebungsdaten (oder anderen Datentypen verwendet durch maschinelles Lernmodelle), Nachverarbeitung auf Ausgaben von maschinellen Lernmodelle und/oder Inferenzieren (z.B. um maschinelles Lernmodelle auszuführen) durchzuführen. In mindestens einer Ausführungsform können die Cloud 4026, das KI-System 4024 und/oder andere Komponenten des Systems 4000 die GPUs 4022 verwenden. In mindestens einer Ausführungsform kann die Cloud 4026 eine GPU-optimierte Plattform für Aufgaben tiefen Lernens umfassen. In mindestens einer Ausführungsform kann das KI-System 4024 GPUs und die Cloud 4026 verwenden - oder mindestens ein Abschnitt, der mit tiefen Lernen oder Inferenzieren beauftragt ist - kann ausgeführt werden, unter Verwendung eines oder mehrerer KI-Systeme 4024. Von daher, obwohl die Hardware 3922 als diskrete Komponenten veranschaulicht ist, ist dies nicht bestimmt, einschränkend zu sein und jede Komponente der Hardware 3922 kann mit beliebigen anderen Komponenten der Hardware 3922 kombiniert oder wirksam eingesetzt werden.
In mindestens einer Ausführungsform kann das KI-System 4024 ein zweckgebundenes Rechensystem (z.B. einen Supercomputer oder einen HPC) umfassen, das zum Inferenzieren, tiefen Lernen, maschinellen Lernen und/oder anderen Aufgaben der künstlichen Intelligenz konfiguriert ist. In mindestens einer Ausführungsform kann das KI-System 4024 (z.B. NVIDIA's DGX) GPU-optimierte Software (z.B. einen Softwarestapel) umfassen, die unter Verwendung mehrerer GPUs 4022, zusätzlich zu CPUs, RAM, Speicherung und/oder anderen Komponenten, Merkmalen oder Funktionalität, ausgeführt werden kann. In mindestens einer Ausführungsform können ein oder mehrere KI-Systeme 4024 in der Cloud 4026 (z.B. in einem Rechenzentrum) zum Durchführen einiger oder sämtlicher KI-basierter Verarbeitungsaufgaben des Systems 4000 implementiert werden.
In mindestens einer Ausführungsform kann die Cloud 4026 eine GPU-beschleunigte Infrastruktur (z.B. NVIDIA's NGC) umfassen, die eine GPU-optimierte Plattform zum Ausführen von Verarbeitungsaufgaben des Systems 4000 bereitstellen kann. In mindestens einer Ausführungsform kann die Cloud 4026 ein KI-System(e) 4024 zum Durchführen einer oder mehrere KI-basierter Aufgaben des Systems 4000 (z.B. als eine Hardwareabstraktion und Skalierungsplattform) umfassen. In mindestens einer Ausführungsform kann die Cloud 4026 mit dem Anwendungsorchestrierungssystem 4028 integriert werden, das mehrere GPUs wirksam einsetzt, um eine nahtlose Skalierung und einen Lastenausgleich zwischen und unter Anwendungen und Diensten 3920 zu ermöglichen. In mindestens einer Ausführungsform kann die Cloud 4026 mit der Ausführung mindestens einiger Dienste 3920 des Systems 4000 beauftragt sein, einschließlich Rechendiensten 4016, KI-Diensten 4018 und/oder Visualisierungsdiensten 4020, wie hier beschrieben. In mindestens einer Ausführungsform kann die Cloud 4026 eine kleine und große Batch-Inferenzierung durchführen (z.B. Ausführen NVIDIA's TENSOR RT), eine beschleunigte parallele Rechen-API und Plattform 4030 (z.B. NVIDIA's CUDA) bereitstellen, das Anwendungsorchestrierungssystem 4028 ausführen (z.B. KUBERNETES), eine Graphik-Rendering-API und Plattform (z.B. für Strahlverfolgung, 2D-Graphik, 3D-Graphik und/oder andere Rendering-Techniken, um Cinematics höhere Qualität zu erzeugen) bereitstellen und/oder kann eine andere Funktionalität für das System 4000 bereitstellen.
In mindestens einer Ausführungsform können in einem Bemühen, Patientenvertraulichkeit zu bewahren (z.B. wo Patientendaten oder Aufzeichnungen außerhalb zu verwenden sind), die Cloud 4026 ein Register - wie beispielsweise ein Container-Register - für tiefes Lernen umfassen. In mindestens einer Ausführungsform kann ein Register Container zur Instanziierungen von Anwendungen speichern, die Vorverarbeitung, Nachverarbeitung oder andere Verarbeitungsaufgaben an Patientendaten durchführen können. In mindestens einer Ausführungsform kann die Cloud 4026 Daten empfangen, die Patientendaten sowie auch Sensordaten in Containern umfassen, die angeforderte Verarbeitung lediglich für Sensordaten in diesen Containern durchführen und dann eine resultierende Ausgabe und/oder Visualisierungen an entsprechende Parteien und/oder Vorrichtungen weiterleiten (z.B. medizinischen Vorrichtungen vor Ort, die zur Visualisierung oder für Diagnosen verwendet werden), alle ohne Patientendaten zu extrahieren, zu speichern oder anderweitig auf diese zugreifen zu müssen. In mindestens einer Ausführungsform wird die Vertraulichkeit der Patientendaten unter Einhaltung von HIPAA- und/oder anderen Datenvorschriften gewahrt.
41 umfasst eine beispielhafte Veranschaulichung einer Einsatz-Pipeline 4010A zur Verarbeitung von Bildgebungsdaten gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das System 4000 - und das spezifische Einsatzsystem 3906 - verwendet werden, um eine Einsatz-Pipeline(s) 4010A in einer oder mehreren Produktionsumgebungen anzupassen, zu aktualisieren und/oder zu integrieren. In mindestens einer Ausführungsform umfasst die Einsatz-Pipeline 401 0A von 41 ein nicht einschränkendes Beispiel einer Einsatz-Pipeline 401 0A, die durch einen bestimmten Benutzer (oder Team von Benutzern) bei einer Einrichtung (z.B. bei einem Krankenhaus, Klinik, Labor, Forschungsumgebung usw.) kundenspezifisch definiert werden kann. In mindestens einer Ausführungsform kann, um Einsatz-Pipelines 4010A für einen CT-Scanner 4102 zu definieren, ein Benutzer - beispielsweise aus einem Container-Register - eine oder mehrere Anwendungen auswählen, die spezifische Funktionen oder Aufgaben mit Bezug auf die durch den CT-Scanner 4102 erzeugten Bildgebungsdaten durchführen. In mindestens einer Ausführungsform können Anwendungen auf die Einsatz-Pipeline 4010A als Container angewandt werde, die Dienste 3920 und/oder Hardware 3922 des Systems 4000 wirksam einsetzen können. Außerdem kann die Einsatz-Pipeline 4010A zusätzliche Verarbeitungsaufgaben oder Anwendungen umfassen, die implementiert werden können, um Daten zur Verwendung durch Anwendungen aufzubereiten (z.B. können der DICOM-Adapter 4002B und der DICOM-Leser 4106 in der Einsatz-Pipeline 4010A verwendet werden, um Daten zur Verwendung durch CT-Rekonstruktion 4108, Organsegmentierung 4110 usw. aufzubereiten). In mindestens einer Ausführungsform kann die Einsatz-Pipeline 4010A für konsistenten Einsatz, einmalige Verwendung oder für eine andere Frequenz oder Intervall angepasst oder ausgewählt werden. In mindestens einer Ausführungsform kann ein Benutzer wünschen, CT-Rekonstruktion 4108 und Organsegmentierung 4110 für mehrere Subjekte über ein spezifisches Intervall aufzuweisen und kann somit die Pipeline 4010A für diesen Zeitraum einsetzen. In mindestens einer Ausführungsform kann ein Benutzer für jede Anforderung des Systems 4000 Anwendungen auswählen, bei denen ein Benutzer wünscht, eine Verarbeitung an diesen Daten für diese Anforderung durchzuführen. In mindestens einer Ausführungsform kann die Einsatz-Pipeline 4010A in beliebige Intervalle eingestellt werden und aufgrund der Anpassbarkeit und Skalierbarkeit einer Containerstruktur innerhalb des Systems 4000 kann dies ein nahtloser Prozess sein.
In mindestens einer Ausführungsform kann die Einsatz-Pipeline 4010A von 41 den CT-Scanner 4102 umfassen, der Bildgebungsdaten eines Patienten oder von Subjekten erzeugt. In mindestens einer Ausführungsform können Bildgebungsdaten von dem CT-Scanner 4102 auf einem oder mehreren PACS-Server(n) 4104 gespeichert werden, der(die) einer Einrichtung zugeordnet sind, die den CT-Scanner 4102 unterbringt. In mindestens einer Ausführungsform kann(können) PACS-Server 4104 Software- und/oder Hardwarekomponenten umfassen, die sich direkt mit Bildgebungsmodalitäten (z.B. CT-Scanner 4102) bei einer Einrichtung schnittstellenmäßig verbinden können. In mindestens einer Ausführungsform kann der DICOM-Adapter 4002B das Senden und Empfangen von DICOM-Objekten unter Verwendung von DICOM-Protokollen ermöglichen. In mindestens einer Ausführungsform kann der DICOM-Adapter 4002B bei der Aufarbeitung oder Konfiguration von DICOM-Daten aus einem PACS-Server(n) 4104 zur Verwendung durch die Einsatz-Pipeline 4010A helfen. In mindestens einer Ausführungsform kann, sobald DICOM-Daten durch den DICOM-Adapter 4002B verarbeitet sind, der Pipeline-Manager 4012 Daten zu der Einsatz-Pipeline 4010A durchleiten. In mindestens einer Ausführungsform kann der DICOM-Leser 4106 Bilddateien und jegliche zugeordnete Metadaten von DICOM-Daten (z.B. Sinogramm-Rohdaten, wie in Visualisierung 4116A veranschaulicht) extrahieren. In mindestens einer Ausführungsform können Arbeitsdateien, die extrahiert sind, in einem Cache zur schnelleren Verarbeitung durch andere Anwendungen in der Einsatz-Pipeline 4010A gespeichert werden. In mindestens einer Ausführungsform kann, sobald der DICOM-Leser 4106 das Extrahieren und/oder Speichern von Daten beendet hat, kann ein Signal der Fertigstellung dem Pipeline-Manager 4012 kommuniziert werden. In mindestens einer Ausführungsform kann der Pipeline-Manager 4012 dann eine oder mehrere andere Anwendungen oder Container in der Einsatz-Pipeline 4010A initiieren oder aufrufen.
In mindestens einer Ausführungsform kann die Anwendung und/oder der Container der CT-Rekonstruktion 4108 ausgeführt werden, sobald Daten (z.B. Sinogramm-Rohdaten) zur Verarbeitung durch die Anwendung der CT-Rekonstruktion 4108 verfügbar sind. In mindestens einer Ausführungsform kann die CT-Rekonstruktion 4108 Sinogramm-Rohdaten eines Cache lesen, eine Bilddatei aus Sinogramm-Rohdaten rekonstruieren (z.B. wie in der Visualisierung 4116B veranschaulicht) und die resultierende Bilddatei in einem Cache speichern. In mindestens einer Ausführungsform kann bei Fertigstellung der Rekonstruktion dem Pipeline-Manager 4012 signalisiert werden, dass die Rekonstruktionsaufgabe abgeschlossen ist. In mindestens einer Ausführungsform kann, sobald die Rekonstruktion abgeschlossen ist und eine rekonstruierte Bilddatei in einem Cache (oder einer anderen Speicherungsvorrichtung) gespeichert werden kann, die Anwendung und/oder der Container der Organsegmentierung 4110 durch den Pipeline-Manager 4012 ausgelöst werden. In mindestens einer Ausführungsform kann die Anwendung und/oder der Container der Organsegmentierung 4110 eine Bilddatei eines Cache lesen, eine Bilddatei normieren und in ein Format konvertieren, das zur Inferenz geeignet ist (z.B. eine Bilddatei in eine Eingabeauflösung eines maschinellen Lernmodells zu konvertieren) und Inferenz gegen ein normiertes Bild auszuführen. In mindestens einer Ausführungsform kann sich, um Inferenz auf einem normierten Bild auszuführen, die Anwendung und/oder der Container der Organsegmentierung 4110 auf Dienste 3920 stützen und der Pipeline-Manager 4012 und/oder das Anwendungsorchestrierungssystem 4028 kann die Verwendung von Diensten 3920 durch die Anwendung und/oder den Container der Organsegmentierung 4110 erleichtern. In mindestens einer Ausführungsform kann beispielsweise die Anwendung und/oder der Container der Organsegmentierung 4110 KI-Dienste 4018 wirksam einsetzen, um Inferenz auf einem normierten Bild durchzuführen und Kl-Dienste 4018 können Hardware 3922 (z.B. KI-System 4024) wirksam einsetzen, um KI-Dienste 4018 auszuführen. In mindestens einer Ausführungsform kann ein Ergebnis einer Inferenz eine Maskendatei sein (z.B. wie in Visualisierung 4116C veranschaulicht), die in einem Cache (oder einer anderen Speicherungsvorrichtung) gespeichert werden kann.
In mindestens einer Ausführungsform kann, sobald Anwendungen, die DICOM-Daten verarbeiten, und/oder Daten, die aus DICOM-Daten extrahiert wurden, die Verarbeitung abgeschlossen haben, ein Signal für den Pipeline-Manager 4012 erzeugt werden. In mindestens einer Ausführungsform kann der Pipeline-Manager 4012 dann den DICOM-Schreiber 4112 ausführen, um Ergebnisse eines Cache (oder einer anderen Speichervorrichtung) zu lesen, Ergebnisse in ein DICOM-Format (z.B. als DICOM-Ausgabe 4114) zur Verwendung durch den Benutzer bei einer Einrichtung zu packen, die eine Anforderung erzeugte. In mindestens einer Ausführungsform kann die DICOM-Ausgabe 4114 dann zu dem DICOM-Adapter 4002B übertragen werden, um die DICOM-Ausgabe 4114 zur Speicherung auf einem PACS-Server(s) 4104 aufzubereiten (z.B. zum Betrachten durch einen DICOM-Betrachter bei einer Einrichtung). In mindestens einer Ausführungsform kann als Reaktion auf eine Anforderung zur Rekonstruktion und Segmentierung, Visualisierungen 4116B und 4116C erzeugt und einem Benutzer für Diagnosen, Forschung und/oder für andere Zwecke verfügbar sein.
Obwohl als aufeinanderfolgende Anwendung in der Einsatz-Pipeline 4010A veranschaulicht, können Anwendungen der CT-Rekonstruktion 4108 und Organsegmentierung 4110 in mindestens einer Ausführungsform parallel verarbeitet werden. In mindestens einer Ausführungsform, wobei Anwendungen keine Abhängigkeiten aufeinander aufweisen und Daten für jede Anwendung verfügbar sind (z.B. nachdem der DICOM-Leser 4106 Daten extrahiert), können Anwendungen, zur gleichen Zeit, im Wesentlichen zur gleichen Zeit oder mit einiger Überlappung ausgeführt werden. In mindestens einer Ausführungsform kann, wobei zwei oder mehrere Anwendungen ähnliche Dienste 3920 erfordern, ein Planer des Systems 4000 zum Lastenausgleich und zum Verteilen von Rechen- oder Verarbeitungsressourcen zwischen und unter verschiedenen Anwendungen verwendet werden. In mindestens einer Ausführungsform kann in einigen Ausführungsformen die parallele Rechenplattform 4030 dazu verwendet werden, um eine parallele Verarbeitung für Anwendungen durchzuführen, um die Laufzeit von Einsatz-Pipeline 4010A zu verringern, um Echtzeitergebnisse bereitzustellen.
In mindestens einer Ausführungsform und mit Bezugnahme auf 42A-42B kann das Einsatzsystem 3906 als eine oder mehrere virtuelle Geräte implementiert werden, um unterschiedliche Funktionalitäten -, wie beispielsweise Bildverarbeitung, Segmentierung, Verbesserung, KI, Visualisierung und Inferenzieren - mit Bildgebungsvorrichtungen (z.B. CT-Scanner, Röntgengeräte, MRI-Geräte usw.), Sequenzerstellungseinheiten, Genomikvorrichtungen und/oder anderen Vorrichtungstypen durchzuführen. In mindestens einer Ausführungsform kann das System 4000 die Erzeugung und Bereitstellung von virtuellen Geräten in Betracht ziehen, die eine Software-definierte Einsatz-Pipeline 4010 umfassen können, die rohe/unverarbeiteten Eingabedaten, die durch eine Vorrichtung(en) erzeugt werden, empfangen kann, und verarbeitete/rekonstruierte Daten ausgeben kann. In mindestens einer Ausführungsform können Einsatz-Pipelines 4010 (z.B. 4010A und 4010B), die virtuelle Geräte darstellen, Intelligenz in einer Pipeline implementieren, wie beispielsweise durch wirksames Einsetzen maschineller Lernmodelle, um einem System eine containerisierten Inferenz-Unterstützung bereitzustellen. In mindestens einer Ausführungsform können virtuelle Geräte eine beliebige Anzahl von Containern ausführen, die jeweils Instanziierungen von Anwendungen umfassen. In mindestens einer Ausführungsform, wie beispielsweise, wo Echtzeitverarbeitung erwünscht ist, können Einsatz-Pipelines 4010, die virtuelle Geräte darstellen, statisch sein (z.B. können Container und/oder Anwendungen eingestellt sein), während in anderen Beispielen Container und/oder Anwendungen für virtuelle Geräte (z.B. auf einer Anfragebasis) aus einem Pool von Anwendungen oder Ressourcen (z.B. innerhalb eines Container-Registers) ausgewählt werden können.
In mindestens einer Ausführungsform kann das System 4000 als eines oder mehrere virtuelle Geräte vor Ort bei einer Einrichtung beispielsweise in einem Rechensystem instanziiert oder ausgeführt werden, das neben oder anderweitig in Kommunikation mit einem Radiologiegerät, einer Bildgebungsvorrichtung und/oder einem anderen Vorrichtungstyp bei einer Einrichtung eingesetzt wird. In mindestens einer Ausführungsform kann jedoch eine Installation vor Ort innerhalb eines Rechensystems einer Vorrichtung selbst (z.B. einem Rechensystem integral mit einer Bildgebungsvorrichtung), in einem lokalen Rechenzentrum (z.B. einem Rechenzentrum vor Ort) und/oder in einer Cloud-Umgebung (z.B. in der Cloud 4026) instanziiert oder ausgeführt werden. In mindestens einer Ausführungsform kann das Einsatzsystem 3906, das als ein virtuelles Gerät arbeitet, durch einen Supercomputer oder anderes HPC-System in einigen Beispielen instanziiert werden. In mindestens einer Ausführungsform kann eine Installation vor Ort einen hohen Bandbreitengebrauch (über beispielsweise höheren Durchsatz lokaler Kommunikationsschnittstellen, wie beispielsweise RF über Ethernet) zur Echtzeitverarbeitung in Betracht ziehen. In mindestens einer Ausführungsform kann insbesondere eine Echtzeit- oder Echtzeitnahe-Verarbeitung nützlich sein, wobei ein virtuelles Gerät eine Ultraschallvorrichtung oder andere Bildgebungsmodalität gestützt, wobei sofortige Visualisierungen für genaue Diagnosen und Analysen erwartet werden oder erforderlich sind. In mindestens einer Ausführungsform kann eine Cloud-Rechen-Architektur dynamisches Bersten an einem Cloud-Rechendienstanbieter oder einem anderen Rechen-Cluster verursachen, wenn die lokale Nachfrage vor Ort die Kapazität oder Leistungsfähigkeit überschreitet. In mindestens einer Ausführungsform kann eine Cloud-Architektur, wenn implementiert, für das Training neuronaler Netzwerke oder anderer maschineller Lernmodelle abgestimmt werden, wie hier mit Bezug auf das Trainingssystem 3904 beschrieben. In mindestens einer Ausführungsform können, mit Training-Pipelines an Ort und Stelle, maschinelle Lernmodelle kontinuierlich lernen und sich verbessern, wenn sie zusätzliche Daten von Vorrichtungen verarbeiten, die sie unterstützen. In mindestens einer Ausführungsform können virtuelle Geräte unter Verwendung zusätzlicher Daten, neuer Daten, existierender maschineller Lernmodelle und/oder neuer oder aktualisierter maschineller Lernmodelle kontinuierlich verbessert werden.
In mindestens einer Ausführungsform kann ein Rechensystem einige oder die gesamte der hier beschriebenen Hardware 3922 umfassen und die Hardware 3922 kann in einer beliebigen Anzahl von Weisen einschließlich innerhalb einer Vorrichtung als Teil einer Rechenvorrichtung, die mit einer Vorrichtung gekoppelt und in deren Nähe Vorrichtung lokalisiert ist, in einem lokalem Rechenzentrum bei einer Einrichtung und/oder in der Cloud 4026 verteilt werden. In mindestens einer Ausführungsform kann, weil das Einsatzsystem 3906 und zugeordnete Anwendungen oder Containern in Software erzeugt werden (z.B. als diskrete containerisierte Instanziierungen von Anwendungen), das Verhalten, den Betrieb und die Konfiguration von virtuellen Geräten, sowie auch von virtuellen Geräten erzeugte Ausgaben, wie gewünscht modifiziert oder angepasst werden, ohne die rohe Ausgabe einer Vorrichtung ändern oder abändern u müssen, die ein virtuelles Gerät gestützt.
42A umfasst ein beispielhaftes Datenflussdiagramm eines virtuelles Geräts, das eine Ultraschallvorrichtung gestützt, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann die Einsatz-Pipeline 4010B eine oder mehrere der Dienste 3920 des Systems 4000 wirksam einsetzen. In mindestens einer Ausführungsform können die Einsatz-Pipeline 4010B und die Dienste 3920 Hardware 3922 eines Systems entweder lokal oder in der Cloud 4026 wirksam einsetzen. In mindestens einer Ausführungsform kann, obwohl nicht veranschaulicht, der Prozess 4200 durch den Pipeline-Manager 4012, die Anwendung des Orchestrierungssystems 4028 und/oder die parallele Rechenplattform 4030 erleichtert werden.
In mindestens einer Ausführungsform kann der Prozess 4200 einen Empfang von Bildgebungsdaten von einer Ultraschallvorrichtung 4202 umfassen. In mindestens einer Ausführungsform können Bildgebungsdaten auf einem PACS-Server(n) in einem DICOM-Format (oder einem anderen Format, wie beispielsweise RIS, CIS, REST konform, RPC, rohe usw.) gespeichert werden und können von dem System 4000 zur Verarbeitung durch die Einsatz-Pipeline 4010 ausgewählt oder als ein virtuelles Gerät (z.B. einen virtuellen Ultraschall) für die Ultraschallvorrichtung 4202 empfangen oder angepasst werden. In mindestens einer Ausführungsform können Bildgebungsdaten direkt von einer Bildgebungsvorrichtung (z.B. der Ultraschallvorrichtung 4202) empfangen und durch ein virtuelles Gerät verarbeitet werden. In mindestens einer Ausführungsform kann ein Transducer oder ein anderer Signalumformer, der zwischen einer Bildgebungsvorrichtung und einem virtuellen Gerät gekoppelt ist, durch eine Bildgebungsvorrichtung erzeugte Signaldaten in Bilddaten konvertieren, die von einem virtuellen Gerät verarbeitet werden können. In mindestens einer Ausführungsform können Rohdaten und/oder Bilddaten auf den DICOM-Leser 4106 angewandt werden, um Daten zur Verwendung durch Anwendungen oder Containern der Einsatz-Pipeline 4010B zu extrahieren. In mindestens einer Ausführungsform kann der DICOM-Leser 4106 eine Datenaugmentationsbibliothek 4214 (z.B. NVIDIA's DALI) als einen Dienst 3920 (z.B. als einen von dem(den) Rechendienst(en) 4016) wirksam einsetzen, um Daten zum Extrahieren, Größenändern, Umskalieren und/oder anderweitig zur Verwendung durch Anwendungen oder Container vorzubereiten.
In mindestens einer Ausführungsform kann, sobald die Daten vorbereitet sind, eine Anwendung und/oder ein Container für eine Rekonstruktion 4206 ausgeführt werden, um Daten der Ultraschallvorrichtung 4202 in eine Bilddatei zu rekonstruieren. In mindestens einer Ausführungsform kann nach der Rekonstruktion 4206 oder zur gleichen Zeit wie die Rekonstruktion 4206 eine Anwendung und/oder ein Container einer Erfassung 4208 zur Anomalieerfassung, Objekterfassung, Merkmalserfassung und/oder anderen Erfassungsaufgaben bezogen auf die Daten ausgeführt werden. In mindestens einer Ausführungsform kann eine während der Rekonstruktion 4206 erzeugte Bilddatei während der Erfassung 4208 verwendet werden, um Anomalien, Objekte, Merkmale usw. zu identifizieren. In mindestens einer Ausführungsform kann die Anwendung der Erfassung 4208 eine Inferenz-Engine 4216 (z.B. als einer von KI-Dienst(s) 4018) wirksam einsetzen, um Inferenz in Daten durchzuführen, um Erfassungen zu erzeugen. In mindestens einer Ausführungsform können eine oder mehrere maschinelle Lernmodelle (z.B. vom Trainingssystem 3904) ausgeführt oder durch eine Anwendung der Erfassung 4208 aufgerufen werden.
In mindestens einer Ausführungsform können, sobald die Rekonstruktion 4206 und/oder Erfassung 4208 abgeschlossen ist/sind, von dieser Anwendung und/oder Containern ausgegebene Daten verwendet werden, um Visualisierungen 4210 zu erzeugen, wie beispielsweise die Visualisierung 4212 (z.B. eine Graustufenausgabe), die auf einer Workstation oder einem Anzeigeterminal angezeigt wird. In mindestens einer Ausführungsform kann die Visualisierung einem Techniker oder einem anderen Benutzer ermöglichen, Ergebnisse der Einsatz-Pipeline 4010B mit Bezug auf die Ultraschallvorrichtung 4202 zu visualisieren. In mindestens einer Ausführungsform kann die Visualisierung 4210 durch wirksames Einsetzen einer Renderkomponente 4218 des Systems 4000 (z.B. einer von einem Visualisierungsdienst(en) 4020) ausgeführt werden. In mindestens einer Ausführungsform kann die Renderkomponente 4218 einen 2D-, OpenGL- oder Strahlverfolgungsdienst ausführen, um die Visualisierung 4212 zu erzeugen.
42B umfasst ein beispielhaftes Datenflussdiagramm eines virtuellen Geräts, das einen CT-Scanner gestützt, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann eine Einsatz-Pipeline 4010C einen oder mehrere Dienste 3920 des Systems 4000 wirksam einsetzen. In mindestens einer Ausführungsform können die Einsatz-Pipeline 4010C und Dienste 3920 die Hardware 3922 eines Systems entweder lokal oder in der Cloud 4026 wirksam einsetzen. In mindestens einer Ausführungsform kann, obwohl nicht veranschaulicht, der Prozess 4220 durch den Pipeline-Manager 4012, das Anwendungsorchestrierungssystem 4028 und/oder die parallele Rechenplattform 4030 erleichtert werden.
In mindestens einer Ausführungsform kann der Prozess 4220 einen CT-Scanner 4222 umfassen, der Rohdaten erzeugt, die von dem DICOM-Leser 4106 (z.B. direkt, über einen PACS-Server 4104, nach Verarbeitung usw.) empfangen werden können. In mindestens einer Ausführungsform kann ein virtueller CT (instanziiert durch die Einsatz-Pipeline 4010C) eine erste Echtzeit-Pipeline zur Überwachung eines Patienten (z.B. Patientenbewegungserfassung KI 4226) und/oder zum Einstellen oder Optimieren der Belichtung des CT-Scanners 4222 (z.B. unter Verwendung der Belichtungssteuerung-Kl 4224) umfassen. In mindestens einer Ausführungsform können eine oder mehrere der Anwendungen (z.B. 4224 und 4226) einen Dienst 3920, wie beispielsweise den(die) KI-Dienst(e) 4018, wirksam einsetzen. In mindestens einer Ausführungsform können Ausgaben der Anwendung (oder Container) der Belichtungssteuerung-Kl 4224 und/oder der Anwendung (oder Container) der Patientenbewegungserfassung-KI 4226 als Rückkopplung zu dem CT-Scanner 4222 und/oder einem Techniker zum Einstellen der Belichtung (oder anderen Einstellungen des CT-Scanners 4222) und/oder zum Informieren eines Patienten, sich weniger zu bewegen, verwendet werden.
In mindestens einer Ausführungsform kann die Einsatz-Pipeline 4010C eine Nicht-Echtzeit-Pipeline zum Analysieren von Daten umfassen, die von dem CT-Scanner 4222 erzeugt werden. In mindestens einer Ausführungsform kann eine zweite Pipeline eine Anwendung und/oder einen Container der CT-groben Rekonstruktion 4108, eine Anwendung und/oder Container der Erfassung-Kl 4228, eine Anwendung und/oder Container einer feinen Erfassung-Kl 4232 (z.B. wobei bestimmte Ergebnisse durch grobe Erfassung-Kl 4228 erfasst werden), eine Anwendung und/oder Container der Visualisierung 4230 und eine Anwendung und/oder Container für einen DICOM-Schreiber 4112 (und/oder einen anderen Datentypschreiber, wie beispielsweise RIS, CIS, REST konform, RPC, rohe usw.) umfassen. In mindestens einer Ausführungsform können durch den CT-Scanner 4222 erzeugte Rohdaten durch Pipelines der Einsatz-Pipeline 4010C (instanziiert als ein virtuelles CT-Gerät) geleitet werden, um Ergebnisse zu erzeugen. In mindestens einer Ausführungsform können Ergebnisse des DICOM-Schreibers 4112 zur Anzeige übertragen und/oder können auf einem PACS-Server(n) 4104 zur späteren Abrufung, Analyse oder Anzeige durch einen Techniker, Praktiker oder anderen Benutzer gespeichert werden.
43A veranschaulicht ein Datenflussdiagramm für einen Prozess 4300, um ein maschinelles Lernmodell zu trainieren, umzutrainieren oder zu aktualisieren, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Prozess 4300 unter Verwendung, als ein nicht einschränkendes Beispiel, des Systems 4000 von 40 ausgeführt werden. In mindestens einer Ausführungsform kann der Prozess 4300 Dienste 3920 und/oder Hardware 3922 des Systems 4000 wirksam einsetzen, wie hier beschrieben. In mindestens einer Ausführungsform können durch den Prozess 4300 erzeugte, verfeinerte Modelle 4312 durch das Einsatzsystem 3906 für eine oder mehrere containerisierte Anwendungen in der Einsatz-Pipelines 4010 ausgeführt werden.
In mindestens einer Ausführungsform kann das Modelltraining 3914 das Umtrainieren oder Aktualisieren eines Anfangsmodells 4304 (z.B. eines vortrainierten Modells) unter Verwendung neuer Trainingsdaten (z.B. neuer Eingabedaten, wie beispielsweise einem Kundendatensatz 4306 und/oder den Eingabedaten zugeordnete neue Ground-Truth-Daten) umfassen. In mindestens einer Ausführungsform können, um umzutrainieren oder aktualisieren, das Anfangsmodell 4304, die Ausgabe oder Verlustschicht(en) des Anfangsmodells 4304 zurückgesetzt oder gelöscht und/oder mit einer aktualisierten oder neuen Ausgabe oder Verlustschicht(en) ersetzt werden. In mindestens einer Ausführungsform kann das Anfangsmodell 4304 zuvor feinabgestimmte Parameter (z.B. Gewichtungen und/oder Verzerrungen) aufweisen, die vom vorherigen Training übrigbleiben, so dass das Trainieren oder Umtrainieren 3914 nicht so lange dauern oder so viel Verarbeitung erfordern würde, wie das Training eines Modells von Grund auf. In mindestens einer Ausführungsform können während des Modelltrainings 3914, indem die Ausgabe oder Verlustschicht(en) des Anfangsmodells 4304 zurückgesetzt oder ersetzt werden, Parameter für ein neuen Datensatz basierend auf Verlustberechnungen, die der Genauigkeit der Ausgabe oder Verlustschicht(en) zugeordnet sind, beim Erzeugen von Vorhersagen auf einen neuen Kundendatensatz 4306 (z.B. Bilddaten 3908 von 39) aktualisiert und neu abgestimmt werden.
In mindestens einer Ausführungsform können vortrainierte Modelle 4006 in einem Datenspeicher oder Register (z.B. dem Modellregister 3924 von 39) gespeichert werden. In mindestens einer Ausführungsform können vortrainierte Modelle 4006, mindestens teilweise, bei einer oder mehrere anderen Einrichtungen als der Einrichtung trainiert worden sein, die den Prozess 4300 ausführt. In mindestens einer Ausführungsform können, um die Privatsphäre und Rechte von Patienten, Subjekten oder Clienten von unterschiedlichen Einrichtungen zu schützen, vortrainierte Modelle 4006 vor Ort unter Verwendung von vor Ort erzeugten Kunden- oder Patientendaten trainiert worden sein. In mindestens einer Ausführungsform können vortrainierte Modelle 4006 unter Verwendung der Cloud 4026 und/oder anderer Hardware 3922 trainiert werden, wobei vertrauliche, durch die Privatsphäre geschützte Patientendaten jedoch nicht transferiert werden an, verwendet werden durch oder irgendwelchen Komponenten der Cloud 4026 (oder einer anderen externer Hardware) zugänglich sein. In mindestens einer Ausführungsform, bei der ein vortrainiertes Modell 4006 unter Verwendung von Patientendaten von mehr als einer Einrichtung trainiert wird, kann das vortrainierte Modell 4006 einzeln für jedes Einrichtung trainiert worden sein, bevor es auf Patienten- oder Kundendaten einer anderen Einrichtung trainiert wurde. In mindestens einer Ausführungsform kann/können, wie beispielsweise, wo ein Kunde oder Patientendaten von Privatsphärenbedenken (z.B. durch Außerkraftsetzung, für experimentelle Verwendung usw.) freigesetzt wurden oder wo ein Kunde oder Patientendaten in einem öffentlichen Datensatz enthalten ist/sind, ein Kunde oder Patientendaten von einer beliebigen Anzahl von Einrichtungen verwendet werden, um ein vortrainiertes Modell 4006 vor Ort und/oder außerhalb zu trainieren, wie beispielsweise in einem Rechenzentrum oder einer anderen Cloud-Rechen-Infrastruktur.
In mindestens einer Ausführungsform kann beim Auswählen von Anwendungen zur Verwendung bei Einsatz-Pipelines 4010 ein Benutzer ebenfalls maschinelle Lernmodelle auswählen, die für spezifischen Anwendungen zu verwenden sind. In mindestens einer Ausführungsform kann ein Benutzer kein Modell zur Verwendung aufweisen, so dass ein Benutzer ein vortrainiertes Modell 4006 zur Verwendung mit einer Anwendung auswählen kann. In mindestens einer Ausführungsform kann das vortrainierte Modell 4006 nicht zum Erzeugen genauer Ergebnisse an einem Kundendatensatz 4306 einer Einrichtung eines Benutzers optimiert werden (z.B. basierend auf Patientenunterschiedlichkeit, Demographie, verwendete Typen von medizinischen Bildgebungsvorrichtungen usw.). In mindestens einer Ausführungsform kann vor dem Einsetzen eines vortrainierten Modells 4006 in die Einsatz-Pipeline 4010 zur Verwendung mit einer Anwendung(en) das vortrainierte Modell 4006 zur Verwendung bei einer jeweiligen Einrichtung aktualisiert, umtrainiertes und/oder fein abgestimmt werden.
In mindestens einer Ausführungsform kann ein Benutzer das vortrainierte Modell 4006 auswählen, das aktualisiert, umtrainiert und/oder fein-abgestimmt werden soll, und das vortrainierte Modell 4006 kann als Anfangsmodell 4304 für das Trainingssystem 3904 innerhalb des Prozess 4300 bezeichnet werden. In mindestens einer Ausführungsform kann ein Kundendatensatz 4306 (z.B. Bildgebungsdaten, Genomikdaten, Sequenzierdaten oder anderen Datentyps, die durch Vorrichtungen bei einer Einrichtung erzeugt werden) verwendet werden, um ein Modelltraining 3914 (das, ohne Einschränkung, Transferlernen umfassen kann) auf dem Anfangsmodell 4304 durchzuführen, um das verfeinerte Modell 4312 zu erzeugen. In mindestens einer Ausführungsform können Ground-Truth-Daten, die dem Kundendatensatz 4306 entsprechen, durch das Trainingssystem 3904 erzeugt werden. In mindestens einer Ausführungsform können Ground-Truth-Daten mindestens teilweise von Klinikern, Wissenschaftlern, Doktoren, Praktikern bei einer Einrichtung (z.B. als gekennzeichnete Klinikdaten 3912 von 39) erzeugt werden.
In mindestens einer Ausführungsform kann die KI-gestützte Annotation 3910 in einigen Beispielen verwendet werden, um Ground-Truth-Daten zu erzeugen. In mindestens einer Ausführungsform kann die KI-gestützte Annotation 3910 (z.B. implementiert unter Verwendung einer KI-gestützten Annotation SDK) maschinelle Lernmodelle (z.B. neuronale Netzwerke) wirksam einsetzen, um vorgeschlagene oder vorhergesagte Ground-Truth-Daten für einen Kundendatensatz zu erzeugen. In mindestens einer Ausführungsform kann ein Benutzer 4310 Annotationstools innerhalb einer Benutzerschnittstelle (einer graphischen Benutzerschnittstelle (GUI)) auf einer Rechenvorrichtung 4308 verwenden.
In mindestens einer Ausführungsform kann der Benutzer 4310 mit einer GUI über die Rechenvorrichtung 4308 wechselwirken, um Annotationen oder Auto-Annotationen zu editieren oder fein abzustimmen. In mindestens einer Ausführungsform kann ein Polygoneditiermerkmal verwendet werden, um Eckpunkte eines Polygons zu genaueren oder fein abgestimmten Orten zu bewegen.
In mindestens einer Ausführungsform können, sobald der Kundendatensatz 4306 zugeordnete Ground-Truth-Daten aufweist, Ground-Truth-Daten (z.B. von einer Klgestützten Annotation, manuellen Beschriftung usw.) während des Modelltrainings 3914 verwendet werden, um ein verfeinertes Modell 4312 zu erzeugen. In mindestens einer Ausführungsform kann der Kundendatensatz 4306 auf das Anfangsmodell 4304 beliebig oft angewandt werden und Ground-Truth-Daten können verwendet werden, um Parameter des Anfangsmodells 4304 zu aktualisieren, bis ein annehmbares Niveau der Genauigkeit für das verfeinerte Modell 4312 erzielt ist. In mindestens einer Ausführungsform kann, sobald das verfeinerte Modell 4312 erzeugt ist, das verfeinerte Modell 4312 innerhalb einer oder mehrerer Einsatz-Pipelines 4010 bei einer Einrichtung zum Durchführen einer oder mehrere Verarbeitungsaufgaben mit Bezug auf medizinische Bildgebungsdaten eingesetzt werden.
In mindestens einer Ausführungsform kann das verfeinerte Modell 4312 in vortrainierten Modelle 4006 im Modellregister 3924 hochgeladen werden, um von einer anderen Einrichtung ausgewählt zu werden. In mindestens einer Ausführungsform kann dieser Prozess bei einer beliebigen Anzahl von Einrichtungen abgeschlossen werden, so dass das verfeinerte Modell 4312 ferner auf neue Datensätzen beliebig oft verfeinert werden kann, um ein universelleres Modell zu erzeugen.
Modelle, die trainiert wurden, um eine Bewertung und Verfeinerung eines Robotergreifvorgangs durchführen, benutzen in verschiedenen Beispielen die obenstehend beschriebenen Techniken.
43B ist eine beispielhafte Veranschaulichung einer Client-Server-Architektur 4332, um Annotationstools mit vortrainierten Annotationsmodellen zu verbessern, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können KI-gestützte Annotationstools 4336 basierend auf einer Client-Server-Architektur 4332 instanziiert werden. In mindestens einer Ausführungsform können Annotationstools 4336 in Bildgebungsanwendungen Radiologen beispielsweise dabei helfen, Organe und Abnormalitäten zu identifizieren. In mindestens einer Ausführungsform können Bildgebungsanwendungen Softwaretools umfassen, die einem Benutzer 4310 dabei helfen, als nicht einschränkendes Beispiel, einige extreme Punkte auf einem bestimmten Organ von Interesse in rohen Bilder 4334 (z.B. in einem 3D-MRI- oder CT-Scan) zu identifizieren und auto-annotierte Ergebnisse für alle 2D-Scheiben eines bestimmten Organs zu empfangen. In mindestens einer Ausführungsform können Ergebnisse in einem Datenspeicher als Trainingsdaten 4338 gespeichert und als (beispielsweise und ohne Einschränkung) Ground-Truth-Daten zum Trainieren verwendet werden. In mindestens einer Ausführungsform kann, wenn die Rechenvorrichtung 4308 extreme Punkte für Klgestützte Annotation 3910 sendet, ein Deep-Learning-Modell beispielsweise diese Daten als Eingabe empfangen und Inferenzergebnisse eines segmentierten Organs oder einer Abnormalität zurückgeben. In mindestens einer Ausführungsform können vorinstanziierte Annotationstools, wie beispielsweise ein KI-gestütztes Annotationstool 4336B in 43B, verbessert werden, indem API-Aufrufe (z.B. der API-Ruf 4344) an einen Server gemacht werden, wie beispielsweise einen Annotation-Assistenzserver 4340, der einen Satz von vortrainierten Modellen 4342 umfassen kann, die beispielsweise in einem Annotationsmodellregister gespeichert sind. In mindestens einer Ausführungsform kann ein Annotationsmodellregister vortrainierte Modelle 4342 (z.B. maschinelle Lernmodelle, wie beispielsweise Deep-Learning-Modelle), die vortrainiert sind, um eine KI-gestützte Annotation auf einem bestimmten Organ oder Abnormalität durchzuführen. In mindestens einer Ausführungsform können diese Modelle ferner durch Verwenden von Training-Pipelines 4004 aktualisiert werden. In mindestens einer Ausführungsform können vorinstallierte Annotationstools mit der Zeit verbessert werden, wenn neue gekennzeichnete Klinikdaten 3912 hinzugefügt werden.
Die Inferenz- und/oder Trainingslogik 1015 wird verwendet, um Inferenz- und/oder Trainingsoperationen durchzuführen, die einer oder mehreren Ausführungsformen zugeordnet sind. Einzelheiten hinsichtlich Inferenz- und/oder Trainingslogik 1015 werden hier in Verbindung mit 10A und/oder 10B bereitgestellt.
In mindestens einer Ausführungsform kann sich eine einzelne Halbleiterplattform auf eine einzige einheitliche integrierte Schaltung oder Chip auf Halbleiterbasis beziehen. In mindestens einer Ausführungsform können Multi-Chip-Module mit erhöhter Konnektivität verwendet werden, die einen On-Chip-Betrieb simulieren und wesentliche Verbesserungen gegenüber der Benutzung einer herkömmlichen zentralen Verarbeitungseinheit („CPU“) und Busimplementierung durchführen. In mindestens einer Ausführungsform können verschiedene Module ebenfalls getrennt oder in verschiedenen Kombinationen von Halbleiterplattformen je nach den Wünschen des Benutzers situiert sein.
In mindestens einer Ausführungsform werden in Rückbezug auf 16 Computerprogramme in Form von maschinenlesbarem ausführbaren Code oder Computer-Steuerlogik-Algorithmen im Hauptspeicher 1604 und/oder Sekundärspeicher gespeichert. Computerprogramme ermöglichen, wenn durch einen oder mehrere Prozessoren ausgeführt, dem System 1600 verschiedene Funktionen gemäß mindestens einer Ausführungsform durchzuführen. In mindestens einer Ausführungsform sind der Speicher 1604, die Speicherung und/oder irgendeine andere Speicherung mögliche Beispiele von computerlesbaren Medien. In mindestens einer Ausführungsform kann sich der Sekundärspeicher auf jede geeignete Speichervorrichtung oder System beziehen, wie beispielsweise ein Festplattenlaufwerk und/oder ein Wechseldatenträgerlaufwerk, das ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disk-Laufwerk, ein DVD(Digital Versatile Disk)-Laufwerk, ein Aufzeichnungsgerät oder einen Universal Serial Bus („USB“)-Flash-Speicher usw. darstellt. In mindestens einer Ausführungsform wird die Architektur und/oder Funktionalität von verschiedenen vorherigen Figuren im Kontext der CPU 1602, des Parallelverarbeitungssystems 1612, einer integrierten Schaltung, die mindestens ein Teil der Fähigkeiten der CPU 1602 aufweist, eines Parallelverarbeitungssystems 1612, eines Chipsatzes (z.B., einer Gruppe von integrierten Schaltungen, die ausgestaltet sind, als eine Einheit zum Durchführen von verwandter Funktionen zu arbeiten und verkauft zu werden, usw.), und irgendeiner geeigneten Kombination von integrierten Schaltung(en) implementiert.
In mindestens einer Ausführungsform werden die Architektur und/oder Funktionalität von verschiedenen vorhergehenden Figuren im Zusammenhang mit einem allgemeinen Computersystem, einem Leiterplattensystem, einem Spielkonsolensystem für Unterhaltungszwecke, einem anwendungsspezifischen System und mehr implementiert. In mindestens einer Ausführungsform kann das Computersystem 1600 die Form eines Desktop-Computers, eines Laptops, eines Tablet-Computers, von Servern, Supercomputern, eines Smartphones (z.B. ein drahtloses, tragbares Gerät), eines persönlichen digitalen Assistenten („PDA“), einer Digitalkamera, eines Fahrzeugs, einer Head-Mounted-Anzeige, eines tragbaren elektronischen Geräts, eines Mobiltelefons, eines Fernsehers, einer Workstation, von Spielkonsolen, eines eingebetteten Systems und/oder jeder anderen Art von Logik annehmen.
In mindestens einer Ausführungsform umfasst das parallele Verarbeitungssystem 1612, ohne darauf beschränkt zu sein, mehrere Parallelverarbeitungs-Einheiten („PPUs“) 1614 und zugeordnete Speicher 1616. In mindestens einer Ausführungsform sind die PPUs 1614 sind mit einem Host-Prozessor oder anderen peripheren Vorrichtungen über eine Zwischenverbindung 1618 und einen Schalter 1620 oder Multiplexer verbunden. In mindestens einer Ausführungsform verteilt das parallele Verarbeitungssystem 1612 Rechenaufgaben über PPUs 1614, die beispielsweise als Teil der Verteilung von Rechenaufgaben über mehrere Thread-Blöcke einer Graphikverarbeitungseinheit (Graphics Processig Unit; „GPU“) parallelisierbar sein können. In mindestens einer Ausführungsform wird ein Speicher gemeinsam benutzt und ist über einige oder sämtliche der PPUs 1614 (z.B., für einen Lese- und/oder Schreibzugriff) zugänglich, obwohl für einen derartigen gemeinsam genutzten Speicher Leistungsnachteile relativ zu der Verwendung von lokalen Speichern und Registern anfallen können, die in einer PPU 1614 resident sind. In mindestens einer Ausführungsform ist der Betrieb von PPUs 1614 durch Verwendung eines Befehls synchronisiert, wie beispielsweise _syncthreads(), wobei alle Threads in einem Block (z.B., über mehrere PPUs 1614 ausgeführt) ausgeführt werden, um einen bestimmten Punkt der Ausführung des Codes zu erreichen, bevor fortgefahren wird.
Mindestens eine Ausführungsform der Offenbarung kann hinsichtlich der folgenden Klauseln beschrieben werden:

Klausel 1. Ein Computersystem umfasst einen oder mehrere Prozessoren und einen computerlesbaren Speicher, der ausführbare Befehle speichert, welche als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren das Computersystem veranlassen, um zumindest: einen Satz von Greifposen für ein Objekt zu erzeugen, wobei jede Greifpose in dem Satz von Greifposen einem Roboter zugeordnet ist, um das Objekt zu greifen; mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die den Roboter veranlassen würde, ein anderes Objekt zu kontaktieren; die mindestens eine Greifpose aus dem Satz von Greifposen zu entfernen; und als Reaktion auf das Entfernen der mindestens einen Greifpose aus dem Satz von Greifposen, den Satz von Greifposen dem Roboter zur Verfügung stellen.
Klausel 2. Das Computersystem gemäß Klausel 1, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst; eine modifizierte Punktwolke aus der Punktwolke zu erzeugen, welche die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst, wobei die modifizierte Punktwolke frei von der Bildinformation des anderen Objekts ist, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Klausel 3. Das Computersystem gemäß Klausel 1 oder 2, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine dreidimensionale Bildinformation einer Tiefenkamera zu erhalten, wobei die dreidimensionale Bildinformation dreidimensionale Bildinformation des Objekts und dreidimensionale Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der dreidimensionalen Bildinformation des Objekts erzeugt wird.
Klausel 4. Das Computersystem gemäß einer der Klauseln 1 bis 3, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Binärmaske zu erhalten, die segmentierte Bildinformation des Objekts und segmentierte Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der segmentierten Bildinformation des Objekts erzeugt wird.
Klausel 5. Das Computersystem gemäß einer der Klauseln 1 bis 4, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekte umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Klausel 6. Das Computersystem gemäß einer der Klauseln 1 bis 5, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: ein dreidimensionales Begrenzungsvolumen auf die Punktwolke anzuwenden, welches die Bildinformation des Objekts und die Bildinformation des anderen Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bildinformation zu entfernen, die extern zu dem Begrenzungsvolumen ist.
Klausel 7. Das Computersystem gemäß einer der Klauseln 1 bis 6, wobei der Satz von Greifposen für das Objekt durch ein neuronales Netzwerk erzeugt wird, das trainiert wird, um Greifposen basierend auf einer Punktwolke vorherzusagen.
Klausel 8. Das Computersystem gemäß Klausel 7, wobei das neuronale Netzwerk ein variational Autocodierer ist, der eine deterministische Funktion umfasst, um die Greifposen basierend auf der Punktwolke und einer latenten Variable vorherzusagen, wobei die latente Variable einen vorbestimmten latenten Raum definiert, der verwendet wird, um mindestens teilweise die durch die deterministische Funktion vorhergesagten Greifposen zu erzeugen.
Klausel 9. Ein computerimplementiertes Verfahren, umfassend: Erzeugen einer dreidimensionalen Punktwolke eines Objekts unter Verwendung von Bilddaten, die durch eine Tiefenkamera erzeugt werden; Erhalten eines Satzes von Greifposen unter Verwendung der dreidimensionalen Punktwolke des Objekts; Bestimmen von Interferenzinformation, die mindestens einer Greifpose in dem Satz von Greifposen zugeordnet ist; basierend auf dem Bestimmen der Interferenzinformation, die der mindestens einen Greifpose zugeordnet ist, Beseitigen der mindestens einen Greifpose aus dem Satz von Greifposen, um einen verfeinerten Satz von Greifposen zu erzeugen; und Veranlassen eines Roboter, den verfeinerten einen Satz von Greifposen zu verwenden.
Klausel 10. Das computerimplementierte Verfahren gemäß Klausel 9, wobei das Erzeugen der dreidimensionalen Punktwolke des Objekts ein Erzeugen der dreidimensionalen Punktwolke des Objekts und eines anderen Objekts unter Verwendung der durch die Tiefenkamera erzeugten Daten umfasst.
Klausel 11. Das computerimplementierte Verfahren gemäß Klausel 9 oder 10, wobei das Bestimmen der Interferenzinformation, die mindestens einer Greifpose in dem Satz von Greifposen zugeordnet ist, ein Bestimmen der mindestens einen Greifpose umfasst, die den Roboter veranlassen würde, das andere Objekt zu kontaktieren.
Klausel 12. Das computerimplementierte Verfahren gemäß einer der Klauseln 9 bis 11, wobei die dreidimensionale Punktwolke des Objekts auf einer anderen dreidimensionalen Punktwolke basiert, die mehrere Objekte umfasst, wobei die andere dreidimensionale Punktwolke unter Verwendung der durch die Tiefenkamera erzeugten Bilddaten erzeugt wird.
Klausel 13. Das computerimplementierte Verfahren gemäß einer der Klauseln 9 bis 12, ferner umfassend ein Zuschneiden der anderen dreidimensionalen Punktwolke, um die dreidimensionale Punktwolke des Objekts zu erzeugen.
Klausel 14. Das computerimplementierte Verfahren gemäß einer der Klauseln 9 bis 13, ferner umfassend: Anwenden eines dreidimensionalen Begrenzungsrahmens auf die andere dreidimensionale Punktwolke; und Zuschneiden der anderen dreidimensionale Punktwolke basierend auf dem dreidimensionale Begrenzungsrahmen, um die dreidimensionale Punktwolke des Objekts zu erzeugen.
Klausel 15. Das computerimplementierte Verfahren gemäß einer der Klauseln 9 bis 14, ferner umfassend: Erhalten einer Binärmaske, die segmentierte Bildinformation des Objekts umfasst; und Erzeugen des Satzes von Greifposen aus der Binärmaske, welche die segmentierte Bildinformation des Objekts umfasst.
Klausel 16. Das computerimplementierte Verfahren gemäß Klausel 9, ferner umfassend ein Verwenden eines variational Autoencodierers, um den Satz von Greifposen zu erzeugen, wobei der variational Autoencodierer eine deterministische Funktion umfasst, um die Greifposen basierend auf der dreidimensionalen Punktwolke und einer latenten Variable vorherzusagen, wobei die latente Variable einen vorbestimmten latenten Raum definiert, der verwendet wird, um mindestens teilweise die durch die deterministische Funktion vorhergesagten Greifposen zu erzeugen.
Klausel 17. Das maschinenlesbare Medium, das darauf einen gespeicherten Satz von Befehlen aufweist, welche, wenn durch einen oder mehrere Prozessoren durchgeführt, den einen oder die mehreren Prozessoren veranlassen, um mindestens: einen Satz von Greifposen für ein Objekt zu erzeugen, wobei jede Greifpose in dem Satz von Greifposen einem Roboter zugeordnet ist, um das Objekt zu greifen; mindestens einer Greifpose in dem Satz von Greifposen zu bestimmen, die den Roboter veranlassen würde, ein anderes Objekt zu kontaktieren; und basierend auf dem Bestimmen der mindestens einen Greifpose in dem Satz von Greifposen, die den Roboter veranlassen würde, ein anderes Objekt zu kontaktieren, den Satz von Greifposen zu modifizieren.
Klausel 18. Das maschinenlesbare Medium gemäß Klausel 17, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder die mehreren Prozessoren veranlasst: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst; und eine modifizierte Punktwolke aus der Punktwolke zu erzeugen, welche die Bildinformation des Objekts und die Bildinformation des anderen Objekt umfasst, wobei die modifizierte Punktwolke frei von der Bildinformation des anderen Objekts ist, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Klausel 19. Das maschinenlesbare Medium gemäß Klausel 17 oder 18, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder die mehrere Prozessoren veranlasst: dreidimensionale Bildinformation von einer Tiefenkamera zu erhalten, wobei die dreidimensionale Bildinformation dreidimensionale Bildinformation des Objekts und dreidimensionale Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der dreidimensionalen Bildinformation des Objekts erzeugt wird.
Klausel 20. Das maschinenlesbare Medium gemäß einer der Klauseln 17 bis 19, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst, eine Binärmaske zu erhalten, die segmentierte Bildinformation des Objekts und segmentierte Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus segmentierter Bildinformation des Objekts erzeugt wird.
Klausel 21. Das maschinenlesbare Medium gemäß einer der Klauseln 17 bis 20, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekte umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Klausel 22. Das maschinenlesbare Medium gemäß Klausel 21, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst: ein dreidimensionales Begrenzungsvolumen auf die Punktwolke anzuwenden, das die Bildinformation des Objekts und die Bildinformation des anderen Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bildinformation zu entfernen, die extern zu dem Begrenzungsvolumen ist.
Klausel 23. Das maschinenlesbare Medium gemäß einer der Klauseln 17 bis 22, wobei das dreidimensionale Begrenzungsvolumen ein dreidimensionaler Begrenzungsrahmen ist.
Klausel 24. Roboter, umfassend: einen oder mehrere Prozessoren und einen Speicher, der ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren den Roboter veranlassen: einen Satz von Greifposen für ein Objekt zu erzeugen; mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die zugeordnete Interferenzdaten aufweist; und einen Robotermanipulator zu veranlassen, eine Greifpose basierend auf dem Bestimmen der mindestens einen Greifpose in dem Satz von Greifposen auszuführen, welche die zugeordnete Interferenzdaten aufweist.
Klausel 25. Roboter gemäß Klausel 24, wobei der eine oder die mehreren Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den Roboter veranlassen: eine Punktwolke zu erzeugen, die Bilddaten des Objekts umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierte Punktwolke erzeugt wird.
Klausel 26. Roboter gemäß Klausel 25, wobei der eine oder die mehreren Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner den Roboter veranlassen: einen dreidimensionalen Begrenzungsrahmen auf die Punktwolke anzuwenden, der die Bilddaten des Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bilddaten zu entfernen, die extern zu dem dreidimensionalen Begrenzungsrahmen sind.
Klausel 27. Roboter gemäß einer der Klauseln 24 bis 26, wobei der eine oder die mehrere Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den Roboter veranlassen: eine Binärmaske zu erhalten, die segmentierte Bilddaten des Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus den segmentierten Bilddaten des Objekts erzeugt wird.
Klausel 28. Roboter gemäß einer der Klauseln 24 bis 27, wobei die Interferenzdaten, die der mindestens einen Greifpose zugeordnet sind, Bilddaten sind, die zeigen, dass die mindestens eine Greifpose ein anderes Objekt kontaktiert, das durch Bilddaten des anderen Objekts dargestellt wird.
Klausel 29. Roboter gemäß einer der Klauseln 24 bis 28, wobei der Robotermanipulator mindestens eines von einer Klammer, einem Skalpell, einem Greifer, einer Nadel, einer Schere oder einem Laser umfasst.

Andere Variationen liegen innerhalb des Wesens der vorliegenden Offenbarung. Obwohl die offenbarten Techniken für verschiedene Modifikationen und alternative Konstruktionen empfänglich sind, werden bestimmte erläuterte Ausführungsformen davon in den Zeichnungen gezeigt und wurden vorstehend ausführlich beschrieben. Es sei jedoch zu verstehen, dass keine Absicht besteht, die Offenbarung auf die offenbarte spezielle Form oder Formen zu begrenzen, sondern die Absicht besteht im Gegenteil darin, alle Modifikationen, alternativen Konstruktionen und Äquivalente abzudecken, die in innerhalb des Wesens und des Umfangs der Offenbarung fallen, wie in den beigefügten Ansprüchen definiert.
Die Verwendung der Begriffe „einer/eine/eines“ und „der/die/das“ und ähnliche Referenzen im Kontext des Beschreibens der offenbarten Ausführungsformen (insbesondere im Kontext der folgenden Ansprüche) sind auszulegen, als sowohl den Singular als auch den Plural umfassend, solange nichts Anderweitiges hier angegeben oder durch den Kontext deutlich widersprochen wird. Die Begriffe „umfassend“, „aufweisend“, „einschließlich“ und „enthaltend“ sind als offene Begriffe zu betrachtet (das heißt bedeutend „umfassend, jedoch nicht beschränkt auf”), solange nicht anderweitig angemerkt. Der Begriff „verbunden,“ wenn nicht modifiziert und sich auf physische Verbindungen beziehend, ist als teilweise oder vollständig innerhalb enthaltend, befestigt an oder zusammen verbunden auszulegen, sogar wenn es etwas Intervenierendes gibt. Die Nennung von Wertebereichen hier ist lediglich bestimmt, um als ein Kurzformverfahren des einzelnen Bezugnehmens auf jeden separaten Wert zu dienen, der in den Bereich fällt, es sei denn, dass hier etwas anderes angegeben ist, und jeder separate Wert wird in die Spezifikation aufgenommen, als ob er hier einzeln wiedergegeben wäre. In mindestens einer Ausführungsform ist die Verwendung des Begriffs „Satz“ (z.B., „ein Satz von Objekten“) oder „Teilsatz“, es sei denn, es ist etwas anderes angemerkt oder dies widerspricht dem Kontext, als eine nicht leere Zusammenstellung auszulegen, die ein oder mehrere Elemente umfasst. Ferner bezeichnet, es sei denn, dass etwas anderes angemerkt ist oder dies dem Kontext widerspricht, der Begriff „Teilsatz“ eines entsprechenden Satzes nicht notwendigerweise einen richtigen Teilsatz des entsprechenden Satzes, sondern der Teilsatz und ein entsprechender Satz können gleich sein.
Verbindende Sprache, wie beispielsweise Ausdrücke der Form „mindestens eines von A, B, und C“, oder „mindestens eines von A, B und C“, es sei denn, das es speziell anders angemerkt ist oder anderweitig eindeutig durch den Kontext widersprochen wird, ist andernfalls in dem Kontext zu verstehen, wie sie allgemein verwendet wird, um darzustellen, dass ein Objekt, ein Begriff usw. entweder A oder B oder C oder einen beliebigen nicht leeren Teilsatz des Satzes aus A und B und C sein kann. Beispielsweise beziehen sich im veranschaulichten Beispiel eines Satzes, der drei Elemente aufweist, die verbindenden Ausdrücke „mindestens eines von A, B, und C“ und „mindestens eines von A, B und C“ auf einen der folgenden Sätze: {A}, {B}, {C}, {A, B}, {A, C}, {B, C}, {A, B, C}. Somit ist eine derartige verbindende Sprache allgemein nicht bestimmt, zu implizieren, dass bestimmte Ausführungsformen verlangen, dass mindestens eines von A, mindestens eines von B, und mindestens eines von C jeweils vorhanden sind. Außerdem gibt, es sei denn, dass etwas anderes angemerkt ist oder durch den Kontext widersprochen wird, der Begriff „Mehrzahl“ einen Zustand in der Mehrzahl an (z.B., „eine Mehrzahl von Objekten“ gibt mehrere Objekten an). In mindestens einer Ausführungsform ist eine Anzahl von Elementen in einer Mehrzahl mindestens zwei, kann jedoch mehr sein, wenn so entweder explizit oder durch en Kontext angegeben. Ferner bedeutet, es sei denn, dass etwas anderes angemerkt ist oder dies anderweitig aus dem Kontext offensichtlich ist, der Ausdruck „basierend auf” „basierend mindestens teilweise auf“ und nicht „basierend allein auf.“
Vorgänge von hier beschriebenen Prozesses können in jeder geeigneten Reihenfolge durchgeführt werden, sofern hier nicht anderweitig angegeben oder der Kontext dem anderweitig eindeutig widerspricht. In mindestens einer Ausführungsform wird ein Prozess, wie beispielsweise jene Prozesse (oder Variationen und/oder Kombinationen davon), die hier beschrieben sind, unter der Steuerung von einem oder mehreren Computersystemen durchgeführt, die mit ausführbaren Anweisungen konfiguriert sind, und wird als Code (z.B., ausführbare Anweisungen, ein oder mehrere Computerprogramme oder ein oder mehrere Anwendungen) implementiert, der zusammen auf einem oder mehreren Prozessoren durch Hardware oder Kombinationen davon ausgeführt wird. In mindestens einer Ausführungsform wird ein Code auf einem computerlesbaren Speichermedium beispielsweise in Form eines Computerprogramms ausgeführt, das mehrere Anweisungen umfasst, die durch einen oder mehrere Prozessoren ausführbar sind. In mindestens einer Ausführungsform ist ein computerlesbares Speichermedium ein nicht flüchtiges computerlesbares Speichermedium, das flüchtige Signale ausschließt (z.B., eine propagierende transiente elektrische oder elektromagnetische Übertragung), jedoch nicht flüchtige Datenspeicherschaltungen (z.B., Puffer, Cache und Warteschlangen) innerhalb Transceivern von flüchtigen Signalen umfasst. In mindestens einer Ausführungsform ist der Code (z.B., ein ausführbarer Code oder Quellencode) auf einem Satz von einem oder mehreren nicht flüchtigen computerlesbaren Speichermedien gespeichert, die darauf gespeicherte ausführbare Anweisungen aufweisen (oder anderem Speicher, um ausführbare Anweisungen zu speichern) die, wenn durch einen oder mehreren Prozessoren eines Computersystems ausgeführt (d.h., als ein Ergebnis einer Ausführung) das Computersystem veranlassen, hier beschriebene Vorgänge durchzuführen. In mindestens einer Ausführungsform umfasst ein Satz von nicht flüchtigen computerlesbaren Speicherungsmedien in mindestens einer Ausführungsform mehrere nicht flüchtige computerlesbare Speicherungsmedien und eines oder mehrere von einzelnen nicht flüchtigen Speicherungsmedien der mehreren nicht flüchtigen computerlesbaren Speichermedien Fehlen sämtlicher Code, während mehrere nicht flüchtige computerlesbare Speichermedien zusammen den gesamten Code speichern. In mindestens einer Ausführungsform werden ausführbare Anweisungen ausgeführt, so dass unterschiedliche Anweisungen durch unterschiedliche Prozessoren ausgeführt werden - beispielsweise speichert ein nicht flüchtiges computerlesbares Speichermedium Anweisungen und eine zentrale Haupt-Verarbeitungseinheit („CPU“) führt einige Anweisungen aus, während eine Graphikverarbeitungseinheit („GPU“) andere Anweisungen ausführt. In mindestens einer Ausführungsform weisen unterschiedliche Komponenten eines Computersystems getrennte Prozessoren auf und unterschiedliche Prozessoren führen unterschiedliche Teilsätze von Anweisungen aus.
Dementsprechend sind in mindestens einer Ausführungsform Computersysteme konfiguriert, um ein oder mehrere Dienste zu implementieren, die einzeln oder gemeinsam Vorgänge von hier beschriebenen Prozessen durchführen, und derartige Computersysteme sind mit anwendbarer Hardware und/oder Software konfiguriert, welche die Durchführung von Vorgängen ermöglichen. Ferner ist ein Computersystem, das mindestens eine Ausführungsform der vorliegenden Offenbarung implementiert, eine einzelne Vorrichtung, und ist in einer anderen Ausführungsform ein verteiltes Computersystem, das mehrere Vorrichtungen umfasst, die unterschiedlich arbeiten, sodass das verteilte Computersystem die hier beschriebenen Vorgänge durchführt, und sodass eine einzelne Vorrichtung nicht alle Vorgänge durchführt.
Die Verwendung von einzelnen oder allen Beispielen oder einer hier beispielhaften bereitgestellten Formulierung (z.B., „wie beispielsweise“) ist bestimmt, lediglich Ausführungsformen der Offenbarung besser zu beleuchten und stellt keine Einschränkung des Umfangs der Offenbarung dar, es sei denn, dass etwas anderes beansprucht ist. Keine Sprache in der Spezifikation sollte so ausgelegt werden, dass sie ein beliebiges nichtbeanspruchtes Element als wesentlich angibt, um die Offenbarung zu praktizieren.
Sämtliche Bezugnahmen, einschließlich Veröffentlichungen, Patenanmeldungen und Patente, die hier zitiert sind, werden hiermit durch Bezugnahme in dem gleichen Ausmaß aufgenommen, als ob jede Bezugnahme einzeln und speziell angegeben würde, um durch Bezugnahme aufgenommen zu werden, und in ihrer Gesamtheit hier dargelegt wären.
In der Beschreibung und den Ansprüchen können die Begriffe „gekoppelt“ und „verbunden“ zusammen mit ihren Ableitungen verwendet werden. Es sei zu verstehen, dass diese Begriffe nicht als Synonyme füreinander bestimmt sind. Stattdessen kann in bestimmten Beispielen „verbunden“ oder „gekoppelt“ verwendet werden, um anzugeben, dass zwei oder mehr Elemente in direktem oder indirektem physischen oder elektrischen Kontakt miteinander sind. „Gekoppelt“ kann ebenfalls bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander sind, jedoch dennoch weiterhin kooperieren oder miteinander wechselwirken.
Sofern nicht speziell anders angegeben, wird anerkannt, dass die in dieser Spezifikation enthaltenen Begriffe wie „Verarbeiten“, „Rechnen“, „Berechnen“, „Bestimmen“ oder dergleichen sich auf eine Aktion und/oder Verfahren eines Computers oder eines Rechensystems beziehen, wie einem oder mehreren Computern oder einer ähnlichen elektronischen Vorrichtung, die Daten manipulieren oder umwandeln, die als physikalische, wie beispielsweise elektronische, Größen in den Registern des Rechensystems und/oder Speichern in andere Daten, die auf ähnliche Weise als physikalische Größen innerhalb der Speicher des Rechensystems, Registern oder anderer derartiger Informationsspeicherungs-, Übertragungs- oder Anzeigevorrichtungen dargestellt werden.
Auf eine ähnlichen Art und Weise kann sich der Begriff „Prozessor“ auf jede Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet und diese elektronischen Daten in andere elektronische Daten transformiert, die in Registern und/oder Speicher gespeichert werden können. Als nicht einschränkende Beispiele kann „Prozessor“ eine CPU oder eine GPU sein. Eine „Rechenplattform“ kann einen oder mehrere Prozessoren umfassen. Wie hier verwendet, können „Software“-Prozesse beispielsweise Software- und/oder Hardwareentitäten umfassen, die Arbeit im Laufe der Zeit durchführen, wie beispielsweise Aufgaben, Threads und intelligente Agenten. Jeder Prozess kann sich ebenfalls auf mehrere Prozesse zum Ausführen von Anweisungen der Reihe nach oder parallel, kontinuierlich oder intermittierend beziehen. In mindestens einer Ausführungsform werden die Begriffe „System“ und „Verfahren“ hier austauschbar verwendet, insofern als System ein oder mehrere Verfahren verkörpern und Verfahren als ein System betrachtet werden können.
In dem vorliegenden Dokument können Verweise auf das Erhalten, Erfassen, Empfangen oder Eingeben von analogen oder digitalen Daten in ein Teilsystem, Computersystem oder computerimplementierte Maschine erfolgen. In mindestens einer Ausführungsform kann der Prozess des Erhaltens, Erfassens, Empfangens oder Eingebens von analogen und digitalen Daten in einer Vielfalt von Möglichkeiten erreicht werden, wie beispielsweise durch Empfangen von Daten als ein Parameter eines Funktionsaufrufs oder eines Aufrufs an eine Anwendungsprogrammierschnittstelle. In einigen Implementierungen kann der Prozess des Erhaltens, Erfassens, Empfangen oder Eingebens von analogen oder digitalen Daten durch Transferieren von Daten über eine serielle oder parallele Schnittstelle erreicht werden. In mindestens einer Ausführungsform können Prozesse des Erhaltens, Erfassens, Empfangens oder Eingebens von analogen oder digitalen Daten durch Transferieren von Daten über ein Computernetzwerk von bereitstellender Entität zu erfassender Entität erreicht werden. In mindestens einer Ausführungsform können Verweise ebenfalls auf das Bereitstellen, Ausgeben, Übertragen, Senden oder Repräsentieren analoger oder digitaler Daten erfolgen. In verschiedenen Beispielen kann der Prozess des Bereitstellens, Ausgebens, Übertragens, Sendens oder Repräsentierens analoger oder digitaler Daten durch Transferieren von Daten als ein Eingangs- oder Ausgangsparameter eines Funktionsaufruf, eines Parameters einer Anwendungsprogrammierschnittstelle oder eines Mechanismus zur Interprozesskommunikation erreicht werden.

Claims

Computersystem, umfassend einen oder mehrere Prozessoren und einen computerlesbaren Speicher, der ausführbare Befehle speichert, welche als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren das Computersystem veranlassen, um zumindest: einen Satz von Greifposen für ein Objekt zu erzeugen, wobei jede Greifpose in dem Satz von Greifposen einem Roboter (102) zugeordnet ist, um das Objekt zu greifen; mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die den Roboter (102) veranlassen würde, ein anderes Objekt zu kontaktieren; die mindestens eine Greifpose aus dem Satz von Greifposen zu entfernen; und als Reaktion auf das Entfernen der mindestens einen Greifpose aus dem Satz von Greifposen, den Satz von Greifposen dem Roboter (102) zur Verfügung stellen.
Computersystem gemäß Anspruch 1, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst; und eine modifizierte Punktwolke aus der Punktwolke zu erzeugen, welche die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst, wobei die modifizierte Punktwolke frei von der Bildinformation des anderen Objekts ist, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Computersystem gemäß Anspruch 1 oder 2, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: dreidimensionale Bildinformationen einer Tiefenkamera zu erhalten, wobei die dreidimensionale Bildinformation dreidimensionale Bildinformation des Objekts und dreidimensionale Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der dreidimensionalen Bildinformation des Objekts erzeugt wird.
Computersystem gemäß einem der vorangehenden Ansprüche, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Binärmaske zu erhalten, die segmentierte Bildinformation des Objekts und segmentierte Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der segmentierten Bildinformation des Objekts erzeugt wird.
Computersystem gemäß einem der vorangehenden Ansprüche, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekte umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Computersystem gemäß Anspruch 5, wobei die ausführbaren Befehle als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner das Computersystem veranlassen: ein dreidimensionales Begrenzungsvolumen auf die Punktwolke anzuwenden, welches die Bildinformation des Objekts und die Bildinformation des anderen Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bildinformation zu entfernen, die extern zu dem Begrenzungsvolumen ist.
Computersystem gemäß einem der vorangehenden Ansprüche, wobei der Satz von Greifposen für das Objekt durch ein neuronales Netzwerk erzeugt wird, das trainiert wird, um Greifposen basierend auf einer Punktwolke vorherzusagen.
Computersystem gemäß Anspruch 7, wobei das neuronale Netzwerk ein variational Autocodierer ist, der eine deterministische Funktion umfasst, um die Greifposen basierend auf der Punktwolke und einer latenten Variable vorherzusagen, wobei die latente Variable einen vorbestimmten latenten Raum definiert, der verwendet wird, um mindestens teilweise die durch die deterministische Funktion vorhergesagten Greifposen zu erzeugen.
Computerimplementiertes Verfahren, umfassend: Erzeugen einer dreidimensionalen Punktwolke eines Objekts unter Verwendung von Bilddaten, die durch eine Tiefenkamera erzeugt werden; Erhalten eines Satzes von Greifposen unter Verwendung der dreidimensionalen Punktwolke des Objekts; Bestimmen von Interferenzinformation, die mindestens einer Greifpose in dem Satz von Greifposen zugeordnet ist; basierend auf dem Bestimmen der Interferenzinformation, die der mindestens einen Greifpose zugeordnet ist, Beseitigen der mindestens einen Greifpose aus dem Satz von Greifposen, um einen verfeinerten Satz von Greifposen zu erzeugen; und Veranlassen eines Roboter (102), den verfeinerten einen Satz von Greifposen zu verwenden.
Computerimplementiertes Verfahren gemäß Anspruch 9, wobei das Erzeugen der dreidimensionalen Punktwolke des Objekts ein Erzeugen der dreidimensionale Punktwolke des Objekts und eines anderen Objekts unter Verwendung der durch die Tiefenkamera erzeugten Daten umfasst.
Computerimplementiertes Verfahren gemäß Anspruch 10, wobei das Bestimmen der Interferenzinformation, die mindestens einer Greifpose in dem Satz von Greifposen zugeordnet ist, ein Bestimmen der mindestens einen Greifpose umfasst, die den Roboter (102) veranlassen würde, das andere Objekt zu kontaktieren.
Computerimplementiertes Verfahren gemäß einem der Ansprüche 9 bis 11, wobei die dreidimensionale Punktwolke des Objekts auf einer anderen dreidimensionalen Punktwolke basiert, die mehrere Objekte umfasst, wobei die andere dreidimensionale Punktwolke unter Verwendung der durch die Tiefenkamera erzeugten Bilddaten erzeugt wird.
Computerimplementiertes Verfahren gemäß Anspruch 12, ferner umfassend ein Zuschneiden der anderen dreidimensionalen Punktwolke, um die dreidimensionale Punktwolke des Objekts zu erzeugen.
Computerimplementiertes Verfahren gemäß Anspruch 12 oder 13, ferner umfassend: Anwenden eines dreidimensionalen Begrenzungsrahmens auf die andere dreidimensionale Punktwolke; und Zuschneiden der anderen dreidimensionalen Punktwolke basierend auf dem dreidimensionalen Begrenzungsrahmen, um die dreidimensionale Punktwolke des Objekts zu erzeugen.
Computerimplementiertes Verfahren gemäß einem der Ansprüche 9 bis 14, ferner umfassend: Erhalten einer Binärmaske, die segmentierte Bildinformation des Objekts umfasst; und Erzeugen des Satzes von Greifposen aus der Binärmaske, welche die segmentierte Bildinformation des Objekts umfasst.
Computerimplementiertes Verfahren gemäß einem der Ansprüche 9 bis 15, ferner umfassend ein Verwenden eines variational Autoencodierers, um den Satz von Greifposen zu erzeugen, wobei der variational Autoencodierer eine deterministische Funktion umfasst, um die Greifposen basierend auf der dreidimensionalen Punktwolke und einer latenten Variable vorherzusagen, wobei die latente Variable einen vorbestimmten latenten Raum definiert, der verwendet wird, um mindestens teilweise die durch die deterministische Funktion vorhergesagten Greifposen zu erzeugen.
Maschinenlesbares Medium, das darauf einen gespeicherten Satz von Befehlen aufweist, welche, wenn durch einen oder mehrere Prozessoren durchgeführt, den einen oder die mehreren Prozessoren veranlassen, mindestens: einen Satz von Greifposen für ein Objekt zu erzeugen, wobei jede Greifpose in dem Satz von Greifposen einem Roboter (102) zugeordnet ist, um das Objekt zu greifen; mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die den Roboter (102) veranlassen würde, ein anderes Objekt zu kontaktieren; und basierend auf dem Bestimmen der mindestens einen Greifpose in dem Satz von Greifposen, die den Roboter (102) veranlassen würde, ein anderes Objekt zu kontaktieren, den Satz von Greifposen zu modifizieren.
Maschinenlesbares Medium gemäß Anspruch 17, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder die mehreren Prozessoren veranlasst: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekts umfasst; und eine modifizierte Punktwolke aus der Punktwolke zu erzeugen, welche die Bildinformation des Objekts und die Bildinformation des anderen Objekt umfasst, wobei die modifizierte Punktwolke frei von der Bildinformation des anderen Objekts ist, wobei der Satz von Greifposen für das Objekt aus modifizierten Punktwolke erzeugt wird.
Maschinenlesbares Medium gemäß Anspruch 17 oder 18, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder die mehrere Prozessoren veranlasst: dreidimensionale Bildinformation von einer Tiefenkamera zu erhalten, wobei die dreidimensionale Bildinformation dreidimensionale Bildinformation des Objekts und dreidimensionale Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus der dreidimensionalen Bildinformation des Objekts erzeugt wird.
Maschinenlesbares Medium gemäß einem der Ansprüche 17 bis 19, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst: eine Binärmaske zu erhalten, die segmentierte Bildinformation des Objekts und segmentierte Bildinformation des anderen Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus segmentierter Bildinformation des Objekts erzeugt wird.
Maschinenlesbares Medium gemäß einem der Ansprüche 17 bis 20, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst: eine Punktwolke zu erzeugen, die Bildinformation des Objekts und Bildinformation des anderen Objekte umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Maschinenlesbares Medium gemäß Anspruch 21, wobei der Satz von Befehlen, als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den einen oder mehrere Prozessoren veranlasst ein dreidimensionales Begrenzungsvolumen auf die Punktwolke anzuwenden, das die Bildinformation des Objekts und die Bildinformation des anderen Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bildinformation zu entfernen, die extern zu dem Begrenzungsvolumen ist.
Maschinenlesbares Medium gemäß Anspruch 22, wobei das dreidimensionale Begrenzungsvolumen ein dreidimensionaler Begrenzungsrahmen ist.
Roboter (102), umfassend: einen oder mehrere Prozessoren und einen Speicher, der ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren den Roboter (102) veranlassen: einen Satz von Greifposen für ein Objekt zu erzeugen; mindestens eine Greifpose in dem Satz von Greifposen zu bestimmen, die zugeordnete Interferenzdaten aufweist; und einen Robotermanipulator (104) zu veranlassen, eine Greifpose basierend auf dem Bestimmen der mindestens einen Greifpose in dem Satz von Greifposen auszuführen, welche die zugeordneten Interferenzdaten aufweist.
Roboter (102) gemäß Anspruch 24, wobei der eine oder die mehreren Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den Roboter (102) veranlassen: eine Punktwolke zu erzeugen, die Bilddaten des Objekts umfasst; und die Punktwolke zu beschneiden, um eine modifizierte Punktwolke zu erzeugen, wobei der Satz von Greifposen für das Objekt aus der modifizierten Punktwolke erzeugt wird.
Roboter (102) gemäß Anspruch 25, wobei der eine oder die mehreren Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren ferner den Roboter (102) veranlassen: einen dreidimensionalen Begrenzungsrahmen auf die Punktwolke anzuwenden, der die Bilddaten des Objekts umfasst, wobei das Erzeugen der modifizierten Punktwolke ein Zuschneiden der Punktwolke umfasst, um Bilddaten zu entfernen, die extern zu dem dreidimensionalen Begrenzungsrahmen sind.
Roboter (102) gemäß einem der Ansprüche 24 bis 26, wobei der eine oder die mehrere Prozessoren und der Speicher, der die ausführbaren Befehle speichert, die als Ergebnis eines Ausführens durch den einen oder die mehreren Prozessoren, ferner den Roboter (102) veranlassen: eine Binärmaske zu erhalten, die segmentierte Bilddaten des Objekts umfasst, wobei der Satz von Greifposen für das Objekt aus den segmentierten Bilddaten des Objekts erzeugt wird.
Roboter (102) gemäß einem der Ansprüche 24 bis 27, wobei die Interferenzdaten, die der mindestens einen Greifpose zugeordnet sind, Bilddaten sind, die zeigen, dass die mindestens eine Greifpose ein anderes Objekt kontaktiert, das durch Bilddaten des anderen Objekts dargestellt wird.
Roboter (102) gemäß einem der Ansprüche 24 bis 28, wobei der Robotermanipulator (104) mindestens eines von einer Klammer, einem Skalpell, einem Greifer, einer Nadel, einer Schere oder einem Laser umfasst.