DE102019203362A1 - Baugruppenintegriertes system (sip) - Google Patents

Baugruppenintegriertes system (sip) Download PDF

Info

Publication number
DE102019203362A1
DE102019203362A1 DE102019203362.8A DE102019203362A DE102019203362A1 DE 102019203362 A1 DE102019203362 A1 DE 102019203362A1 DE 102019203362 A DE102019203362 A DE 102019203362A DE 102019203362 A1 DE102019203362 A1 DE 102019203362A1
Authority
DE
Germany
Prior art keywords
substrate
molding compound
cavity
embedded
integrated system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019203362.8A
Other languages
English (en)
Other versions
DE102019203362B4 (de
Inventor
Che-Han Li
Jesus Mennen Belonio jun.
Ernesto Gutierrez III
Shou Cheng Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102019203362A1 publication Critical patent/DE102019203362A1/de
Application granted granted Critical
Publication of DE102019203362B4 publication Critical patent/DE102019203362B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es ist wird ein baugruppenintegriertes System beschrieben, das ein Substrat umfasst, das eine Oberseite und eine Unterseite aufweist, das darin Umverdrahtungsschichten aufweist und einen Hohlraum aufweist, der sich zum Teil zur Oberseite des Substrats erstreckt. Wenigstens eine passive Komponente ist auf der Oberseite des Substrats und im Hohlraum montiert und in eine erste Formmasse eingebettet. Wenigstens ein Siliziumbaustein ist auf der Unterseite des Substrats montiert und in eine zweite Formmasse eingebettet, wobei elektrische Verbindungen zwischen dem wenigstens einen Siliziumbaustein und der wenigstens einen passiven Komponente über die Umverdrahtungsschichten hergestellt sind. Lotperlen sind durch Öffnungen in der zweiten Formmasse an die Umverdrahtungsschichten montiert, wobei die Lotperlen den Baugruppenausgang bereitstellen.

Description

  • Diese Offenbarung ist mit der US-Patentanmeldung Nr. 15/718,080 , eingereicht am 28. September 2017, verwandt, die demselben Rechtsnachfolger wie die vorliegende Offenbarung zugeordnet ist und hier durch Bezugnahme vollständig mit aufgenommen ist.
  • Technisches Gebiet
  • Diese Offenbarung bezieht sich auf Technologien baugruppenintegrierter Systeme (SIP-Technologien) und insbesondere auf SIP-Technologien, die einen Siliziumbaustein und passive Komponenten über ein Hohlraumsubstrat integrieren.
  • Hintergrund
  • Das Internet der Dinge (IOT) beinhaltet Milliarden mobiler Vorrichtungen, die mit der Cloud verbunden sind, mit unendlich vielen Möglichkeiten für Daten. Jede dieser Vorrichtungen wird mindestens eine Mikrosteuereinheit, um der Vorrichtung Intelligenz hinzuzufügen, einen oder mehrere Sensoren, um Datenerfassen zu ermöglichen, einen oder mehrere Chips, um Konnektivität und Datenübertragung zu ermöglichen, und eine Speicherkomponente erfordern. Die Hersteller von Halbleitervorrichtungen sehen sich ständig Herausforderungen für die Integration von Vorrichtungen gegenüber, da die Kunden möchten, dass Elektronik kleiner, besser tragbar und mehr multifunktional denn je ist.
  • Einige herkömmliche Technologien baugruppenintegrierter Systeme (SIP-Technologien) enthalten Substrate mit eingebettetem Baustein („embedded wafer level package“, eWLP), Bausteine nebeneinander mit drahtgebondeten SIPs, Baugruppen mit integrierter Schaltung mit kleinem Umriss (SOIC), „Quad flat no-lead“-Baugruppen (QFN) und SIPs vom Fan-out-Typ. Die verwandte US-Patentanmeldung Nr. 15/718,080 lehrt eine Technologie baugruppenintegrierter Systeme mit im Substrat eingebetteten Leiterbahnen (Technologie baugruppenintegrierter ETS-Systeme), die Siliziumbausteine und passive Komponenten mit einem ETS-Substrat als die Zusammenschaltung zwischen Ober- und Unterseite integriert. Es ist erwünscht, ein ultradünnes ETS-Substrat für die Anforderung nach einem dünnen Formfaktor zu entwickeln. Konstruktionsüberlegungen für das ultradünne ETS-Substrat enthalten Laden-Entladen, Herstellungsprozesshandhabung, Riss-Risiko-Problem, Substratebenheit und Wölbungsleistung.
  • Das US-Patent 9,565,774 (Lee) und die US-Patenanmeldungen 2016/0307847 (Lee et al.) und 2016/0174381 (Lee et al.) offenbaren Verfahren zum Bilden und Verwenden von Substraten mit eingebetteten Leiterbahnen (ETS-Substraten). Die US-Patente 9,711,502 (Huang et al.) und 8,581,405 (Dertinger et al.) zeigen Komponenten auf beiden Seiten eines Substrats. Die US-Patente 10,049,961 (Qi et al.), 9,601,435 (Kim et al.), und 9,530,714 (Kalchuri et al.) beschreiben Komponenten, die in einen oder mehrere Hohlräume für eine dünnere Baugruppe einbettet sind.
  • ZUSAMMENFASSUNG
  • Es ist die primäre Aufgabe der vorliegenden Offenbarung, SIP-Technologien anzuwenden, um eine preiswerte Integration von Baugruppen auf tragbaren, mobilen und IOT-Vorrichtungen zu ermöglichen.
  • Es ist eine weitere Aufgabe der vorliegenden Offenbarung, einen Siliziumbaustein und passive Komponenten mit einer dünneren Gesamthöhe der Baugruppe und einem Substrat, das einen Hohlraum aufweist, zu integrieren.
  • Eine nochmals weitere Aufgabe ist es, eine verbesserte Baugruppe zu schaffen, die höhere passive Komponenten aufweist, die zum Teil in Hohlräume in einem Substrat eingebettet sind.
  • Eine nochmals weitere Aufgabe der vorliegenden Offenbarung ist es, ein baugruppenintegriertes System zu schaffen, das einen Siliziumbaustein auf einer Seite eines Substrats mit eingebetteten Leiterbahnen (ETS) und passive Komponenten auf der entgegengesetzten Seite des ETS aufweist, wobei höhere passive Komponenten zum Teil in einen oder mehrere Hohlräume in dem Substrat eingebettet sind.
  • Entsprechend den Aufgaben der vorliegenden Offenbarung wird ein baugruppenintegriertes System geschaffen, das ein Substrat umfasst, das eine Oberseite und eine Unterseite aufweist, in dem Umverdrahtungsschichten vorhanden sind und das wenigstens einen Hohlraum aufweist, der sich zum Teil zur Oberseite des Substrats erstreckt. Wenigstens eine passive Komponente ist auf der Oberseite des Substrats und in dem wenigstens einen Hohlraum montiert und in eine erste Formmasse eingebettet. Wenigstens ein Siliziumbaustein ist auf der Unterseite des Substrats montiert und in eine zweite Formmasse eingebettet, wobei elektrische Verbindungen zwischen dem wenigstens einen Siliziumbaustein und der wenigstens einen passiven Komponente über die Umverdrahtungsschichten hergestellt sind. Lotperlen sind durch Öffnungen in der zweiten Formmasse an den Umverdrahtungsschichten montiert, wobei die Lotperlen den Baugruppenausgang bereitstellen.
  • Außerdem wird entsprechend den Aufgaben der vorliegenden Offenbarung ein Verfahren zum Herstellen eines baugruppenintegrierten Systems geschaffen. Es wird ein Substrat bereitgestellt, das eine Oberseite und eine Unterseite aufweist, in dem Umverdrahtungsschichten vorhanden sind und das wenigstens einen Hohlraum aufweist, der sich zum Teil zur Oberseite des Substrats erstreckt. Wenigstens eine passive Komponente wird auf der Oberseite des Substrats und in den wenigstens einen Hohlraum montiert, wobei die wenigstens eine passive Komponente die Umverdrahtungsschichten elektrisch kontaktiert. Die wenigstens eine passive Komponente wird in eine erste Formmasse eingebettet. Die eine Formmasse wird auf eine gewünschte erste Dicke der Formmasse abgeschliffen. Der wenigstens eine Siliziumbaustein wird an die Unterseite des Substrats montiert und in eine zweite Formmasse eingebettet. Die zweite Formmasse wird abgeschliffen, bis eine Unterseite des wenigstens einen Siliziumbausteins freigelegt ist. Danach werden Durchkontaktierungen durch die zweite Formmasse zu Lötkontaktstellen, die die Umverdrahtungsschichten elektrisch kontaktieren, geöffnet. Lotperlen, die den Baugruppenausgang bereitstellen, werden an die Lötkontaktstellen montiert.
  • Figurenliste
  • In den begleitenden Zeichnungen, die einen wesentlichen Teil dieser Beschreibung bilden, zeigen:
    • 1 eine Querschnittsdarstellung eines baugruppenintegrierten Systems des Standes der Technik;
    • 2 eine Querschnittsdarstellung eines baugruppenintegrierten Systems, das einen Hohlraum aufweist, gemäß einer bevorzugten Ausführungsform der vorliegenden Offenbarung;
    • 3 eine Querschnittsdarstellung eines baugruppenintegrierten Systems, das einen Hohlraum und ein dickeres Substrat aufweist, gemäß einer bevorzugten Ausführungsform der vorliegenden Offenbarung; und
    • 4 bis 12 Querschnittsdarstellungen von Schritten in einem Prozess zum Herstellen des baugruppenintegrierten Systems der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Derzeit ist die Baugruppengesamthöhe eines Produkts eines baugruppenintegrierten Systems mit Substrat mit eingebetteten Leiterbahnen (ETS-SiP-Produkts) auf maximal etwa 850 µm begrenzt, die aus der Höhe passiver Komponenten (bis zu 500 µm), der Dicke des ETS-Substrats (jetzt 85 µm), der Dicke der oberen und unteren Formmasse und der Höhe der Lotperlen besteht. 1 stellt dieses ETS-SiP, das das ETS 40, die passiven Komponenten 60 und 61, die in die Formmasse 100 auf einer Seite des Substrats eingebettet sind, und einen Baustein 20, der in die Formmasse 102 auf der anderen Seite des ETS eingebettet ist, gemäß der zugehörigen Patentanmeldung Nr. 15/718,08 dar. Außerdem sind Lotperlen 80 gezeigt.
  • Es ist erwünscht, die gesamte Baugruppendicke für die nächste Generation von ETS-SiP herabzusetzen, falls die derzeitige Substratdicke reduziert wird, werden jedoch Probleme auftreten wie z. B. eine Herstellungsfähigkeit des Substrats von den Lieferanten, Substratwölbung und Handhabungs- und Rissprobleme aufgrund dessen, dass die Substratdicke so dünn ist.
  • Es muss eine dünnere gesamte Baugruppendicke erzeugt werden, jedoch auch die Robustheit und Handhabung der Baugruppe berücksichtig werden. Es ist eine neue Konstruktion eines Substrats mit einer Hohlraumstruktur vorgeschlagen, um die derzeitige ultradünne Dicke des ETS-Substrats von 85 µm zu ersetzen. Die kritischen höheren passiven Komponenten werden in den Substrathohlraum montiert, so dass die gesamte Baugruppendicke (Z-Höhe) verringert werden kann. Da die höheren passiven Komponenten in den Substrathohlraum eingebettet sind, kann die Gesamtdicke des SIP in der Z-Richtung reduziert sein. Dann kann die Substratdicke weiter gesteigert werden, so dass das Substrat mehr Robustheit und Steifheit hinsichtlich der Montageverarbeitung und Handhabung aufweisen wird. Falls eine tiefere Hohlraumdicke vorhanden ist, kann die gesamte Baugruppendicke verringert werden, obwohl die Substratdicke gesteigert wird.
  • Beispielsweise stellt 1 ein ETS-SiP-Substrat ohne Hohlraum dar. 2 stellt ein ETS-SiP mit einem Substrathohlraum, in den eine höhere passive Komponente 61 zum Teil eingebettet ist, dar. 3 stellt ein dickeres ETS mit einem tieferen Hohlraum dar. Tabelle 1 stellt die Größen (in Mikrometer) für alle drei Beispiele dar. A ist die Dicke der oberen Formmasse, B ist die Dicke des ETS-Substrats, C ist die Hohlraumtiefe, D ist die Dicke der unteren Formmasse, E ist die Höhe, in der die Lotperlen hervorstehen, und F ist die Baugruppengesamtdicke. Tabelle 1
    Größe (µm) ETS-SiP Substrat mit Hohlraum dickeres Substrat mit Hohlraum
    A obere Formmasse 590 565 475
    B Dicke des ETS-Substrats 85 85 175
    C Hohlraumtiefe NA 25 115
    D untere Formmasse 80 80 80
    E Höhe der hervorstehenden Lotperlen 55 55 55
    F Baugruppengesamtdicke 810 785 785
  • Wie in den 1-3 und Tabelle 1 gezeigt ist, ist die gesamte Baugruppenhöhe = 810 µm des ETS-SiP der verwandten Patentanmeldung Nr. mit einem ETS-Substrat von 85 µm (1), falls jedoch die Hohlraumsubstratkonstruktion verwendet ist, kann ein Hohlraum der Tiefe 25 µm für eine gesamte Z-Höhe der Baugruppendicke von 785 µm verwendet sein (2). Darüber hinaus kann, falls die Substratdicke auf 175 µm erhöht wird und mit einer Hohlraumtiefe von 115 µm (3), ebenfalls die dünnere gesamte Z-Höhe der Baugruppendicke von 785 µm erhalten werden. Das bedeutet, dass die gesamte Z-Höhe der Baugruppe durch Hinzufügen der Hohlraumkonstruktion verringert werden kann und ein robusteres Substrat erreicht werden kann und bessere Handhabung und Herstellbarkeitsausbeute auf dem Substrat und der Baugruppenmontage durch Vergrößern der Substratdicke gleichzeitig erhalten werden können.
  • Die vorliegende Offenbarung integriert einen Siliziumbaustein und passive Komponenten durch ein Epoxidmaterial wie z. B. eine Formmasse mit ETS (Substrat mit eingebetteten Leiterbahnen) als die Zusammenschaltung zwischen beiden Seiten. Mehrere Umverdrahtungsschichten sind in der vorimprägnierten Isolatorschicht des ETS eingebettet. Mit Durchkontaktierungen durch die Formmasse, die durch Laserbohren bearbeitet sind, und dem Anbringen von Lotperlen kann die Signalkommunikation zwischen Vorrichtungen auf der Oberseite (passiven Vorrichtungen, Sensoren, Speicher) und Siliziumbausteinen auf der Unterseite (Prozessor, integrierte Leistungsmanagementschaltung (PMIC) usw.) den unteren Lotperlen als dem Ausgang zugeführt werden. Bessere Wärmeableitung und elektrische Leistungsfähigkeit (parasitische Kapazität und Widerstand) können durch diese Substratstruktur mit eingebetteten Leiterbahnen aufgrund eines kürzeren Abstands zwischen dem Baustein und der Leiterplatte (PCB), die mit den Lotperlen verbunden ist, und einer kürzeren Signalleitungsverbindung zwischen den Kupferleiterbahnen und den Lotperlen im Vergleichen zu einem herkömmlichen Baugruppentyp erwartet werden.
  • Der Herstellungsprozess des SiP der vorliegenden Offenbarung wird mit Bezug auf die 4-12 weiter genau beschrieben. Jetzt insbesondere Bezug nehmend auf 4 wird ein Substrat 40 vom Hohlraumtyp durch einen Lieferanten bereitgestellt. Dieses Substrat 40 weist eine dickere Substratdicke zur besseren Herstellung und Handhabung basierend auf der Hohlraumbereichskonstruktionsanforderung auf. Vorzugsweise wird ein Ätzprozess verwendet, um die Hohlraumstruktur 41 zu bilden. Das Substrat ist vorzugsweise ein ETS, das eine dielektrische Schicht 42 umfasst, die mit Verbundfasern in einer duroplastischen Polymermatrix wie z. B. einem Epoxid vorimprägniert ist. Diese dielektrische Schicht 42 dient als ein Isolator für die Leiterbahnen 44, um elektrische Verzerrung oder Kurzschlüsse innerhalb des elektrischen Pfads der Schichten 44 zu verhindern. Drei Kupferumverdrahtungsschichten 44 sind in den gezeichneten Figuren darstellt. Es können mehr oder weniger als drei Schichten vorhanden sein, abhängig von der elektrischen Leistungsfähigkeit der Baugruppe und der gewünschten Baugruppenhöhe. Anstelle eines ETS kann irgendein anderer geeigneter Substrattyp verwendet sein.
  • Jetzt werden, Bezug nehmend auf 5, die passiven Komponenten 60 und 61 wie z. B. Widerstände, Kondensatoren, Induktivitäten und andere passive Vorrichtungen wie z. B. Sensoren, Speicher oder Logik auf die Oberseite des Substrats unter Verwendung einer Oberflächenmontagetechnologie (SMT) wie z. B. Anbringen durch Lötpaste montiert. Die passiven Komponenten 60 und 61 werden in Öffnungen zu den Umverdrahtungsschichten 44 montiert.
  • Höhere passive Komponenten 61 werden in den Hohlraum 41 montiert. Höhere passive Komponenten könnten bis zu 500 µm hoch sein. Es kann mehr als ein Hohlraum für mehr als eine höhere Komponente vorhanden sein. Nachdem die höhere(n) passive(n) Komponente(n) in den/die Hohlraum/Hohlräume 41 montiert worden sind, wird ein Gussprozess mit Komprimierung der Oberseite unter Verwendung einer Formmasse 100 wie z. B. eines granularen Epoxidharzmaterials mit einem feinen Füllstoff ausgeführt, um den Substratstreifen einzugießen, wie in 6 gezeigt ist. Das kritische Ziel hier ist, die Präzision der SMT-Platzierung der passiven Komponenten und der in den Hohlraumbereich gefüllten Gussmasse zu steuern. Der Hohlraumbereich kann eine feinere Füllstoffgröße benötigen, die gleichmäßig und vollständig in den Hohlraumbereich übertragen werden kann. Beispielsweise wird die Gussmasse 100 bei etwa 175 °C für etwa 120 Sekunden gehärtet. Um die Vernetzung fertigzustellen, wird die Gussmasse bei ungefähr 175 °Cfür ungefähr 6 Stunden nachgehärtet.
  • Als Nächstes wird, wie in 7 gezeigt ist, das Abschleifen 120 der oberen Gussmasse ausgeführt, um sich der Zieldicke der Oberseite, beispielsweise 70 µm, zu nähern. Das stellt den Montageprozess der Oberseite fertig. Für den Montageprozess der Unterseite wird das Substrat umgedreht, so dass die Unterseite in den folgenden gezeichneten Figuren nach oben weist.
  • Jetzt Bezug nehmend auf 8 wird ein Flip-Chip-Baustein 20 an der Unterseite des Substrats unter Verwendung eines Standard-Bausteinanbringungsprozesses angebracht. Jetzt wird, wie in 9 gezeigt ist, ein Gussprozess mit Komprimierung der Unterseite unter Verwendung einer Formmasse 102 ausgeführt, um den Substratstreifen einzugießen. Als Nächstes wird Abschleifen 120 ausgeführt, um sich der Zieldicke der Unterseite von beispielsweise 80 µm zu nähern, wie in 10 gezeigt ist. Der Schleifprozess der Unterseite wird gleichzeitig die Formmasse 102 und den Siliziumbaustein 20 abschleifen.
  • Jetzt wird, wie in 11 gezeigt ist, wird vorzugsweise ein Laserabtragungsprozess verwendet, um Durchkontaktierungsöffnungen 70 zu bilden, um die Substratkontaktstellen, an denen Lotperlen platziert werden, freizulegen. Die Lotperlen 80 werden in die Durchkontaktierungsöffnungen 70, die die Substratkontaktstellen kontaktieren, platziert, wie in 12 gezeigt ist. Die Montage der Unterseite ist fertiggestellt, und die fertiggestellten Baugruppen werden vereinzelt.
  • In der Nachverarbeitung wird eine Leiterplatte (PCB), nicht gezeigt, an den Lotperlen 80 angebracht. Die Lotperlen sind der Baugruppenausgang, die das Signal zwischen den Vorrichtungen 60 und 61 der Oberseite (passiven Vorrichtungen, Sensoren, Speicher) und dem Siliziumbaustein 20 auf der Unterseite kommunizieren.
  • Jede Baugruppe vom Substrattyp kann das Hohlraumkonzept der vorliegenden Offenbarung verwenden. Die Vorteile enthalten:
    1. 1. Reduzieren der gesamten Baugruppenhöhe des SIP durch Montieren oder Vergraben der passiven Komponente in eine Substrathohlraumstruktur, und
    2. 2. Steigern der Substratdicke, so dass sie eine bessere Handhabungs-/Lade-Entlade-Robustheit und Herstellbarkeit in dem Substrat- und Montageprozess aufgrund der Steifheit des Substrats und der Wölbungsleistung aufweist.
  • Obwohl die bevorzugte Ausführungsform der vorliegenden Offenbarung dargestellt worden ist und diese Form genau beschrieben worden ist, ist durch Fachleute leicht zu verstehen, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom Erfindungsgedanken der Offenbarung oder vom Schutzbereich der beigefügten Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15718080 [0001, 0004]
    • US 9565774 [0005]
    • US 2016/0307847 [0005]
    • US 9711502 [0005]
    • US 8581405 [0005]
    • US 10049961 [0005]
    • US 9601435 [0005]
    • US 9530714 [0005]

Claims (12)

  1. Baugruppenintegriertes System, das Folgendes umfasst: ein Substrat, das eine Oberseite und eine Unterseite aufweist, in dem Umverdrahtungsschichten vorhanden sind und das wenigstens einen Hohlraum aufweist, der sich zum Teil zur Oberseite des Substrats erstreckt; wenigstens eine passive Komponente, die auf der Oberseite des Substrats und in dem wenigstens einen Hohlraum montiert ist und in eine erste Formmasse eingebettet ist; wenigstens einen Siliziumbaustein, der auf der Unterseite des Substrats montiert ist und in eine zweite Formmasse eingebettet ist, wobei elektrische Verbindungen zwischen dem wenigstens einen Siliziumbaustein und der wenigstens einen passiven Komponente über die Umverdrahtungsschichten hergestellt sind; und Lotperlen, die durch Öffnungen in der zweiten Formmasse an den Umverdrahtungsschichten montiert sind, wobei die Lotperlen den Baugruppenausgang bereitstellen.
  2. Baugruppenintegriertes System nach Anspruch 1, wobei das Substrat ein Substrat mit eingebetteten Leiterbahnen ist.
  3. Baugruppenintegriertes System nach Anspruch 1 oder 2, wobei zwei oder mehr passive Komponenten vorhanden sind und wobei höhere der passiven Komponenten jeweils in ihren eigenen Hohlraum eingebettet sind und wobei kürzere der passiven Komponenten auf dem Substrat außerhalb des wenigstens einen Hohlraums montiert sind.
  4. Baugruppenintegriertes System nach einem der Ansprüche 1 bis 3, wobei die erste und zweite Formmasse ein Epoxidharz umfasst.
  5. Verfahren zum Herstellen eines baugruppenintegrierten Systems, das Folgendes umfasst: Bereitstellen eines Substrats, das eine Oberseite und eine Unterseite aufweist, in dem Umverdrahtungsschichten vorhanden sind und das wenigstens einen Hohlraum aufweist, der sich zum Teil zur Oberseite des Substrats erstreckt; Montieren wenigstens einer passiven Komponente auf die Oberseite des Substrats und in den wenigstens einen Hohlraum, wobei die wenigstens eine passive Komponente die Umverdrahtungsschichten elektrisch kontaktiert; Einbetten der wenigstens einen passiven Komponente in eine erste Formmasse; Abschleifen der ersten Formmasse auf eine gewünschte erste Dicke der Gussmasse; Montieren wenigstens eines Siliziumbausteins an die Unterseite des Substrats; Einbetten des wenigstens einen Siliziumbausteins in eine zweite Formmasse; Abschleifen der zweiten Formmasse, bis eine Unterseite des wenigstens einen Siliziumbausteins freigelegt ist; danach Öffnen von Durchkontaktierungen durch die zweite Formmasse zu Lötstellen, die die Umverdrahtungsschichten elektrisch kontaktieren; und Montieren von Lotperlen auf die Lötstellen, wobei die Lotperlen den Baugruppenausgang bereitstellen.
  6. Verfahren nach Anspruch 5, wobei das Substrat ein Substrat mit eingebetteten Leiterbahnen ist.
  7. Verfahren nach Anspruch 5 oder 6, wobei zwei oder mehr passive Komponenten vorhanden sind und wobei höhere der passiven Komponenten jeweils in ihren eigenen Hohlraum eingebettet sind und wobei kürzere der passiven Komponenten auf dem Substrat außerhalb des wenigstens einen Hohlraums montiert sind.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei die erste und zweite Formmasse ein Epoxidharz umfasst.
  9. Baugruppenintegriertes System, das Folgendes umfasst: ein Substrat mit eingebetteten Leiterbahnen, das umfasst: eine innere vorimprägnierte Materialschicht; wenigstens drei Metallumverdrahtungsschichten innerhalb des imprägnierten Materials; und wenigstens einen Hohlraum in einer Oberseite des Substrats, der die Metallumverdrahtungsschichten freilegt; wenigstens eine passive Komponente, die in dem ersten Hohlraum montiert ist und die Metallumverdrahtungsschichten kontaktiert und in einer ersten Formmasse eingebettet ist; wenigstens ein Siliziumbaustein, der auf einer Unterseite des Substrats mit eingebetteten Leiterbahnen montiert ist und in eine zweite Formmasse eingebettet ist, wobei elektrische Verbindungen zwischen dem wenigstens einen Siliziumbaustein und der wenigstens einen passiven Komponente über die Metallumverdrahtungsschichten hergestellt sind; und Lotperlen, die durch Öffnungen in der zweiten Formmasse an die Metallumverdrahtungsschichten montiert sind, wobei die Lotperlen den Baugruppenausgang bereitstellen.
  10. Baugruppenintegriertes System nach Anspruch 9, wobei das Substrat ein Substrat mit eingebetteten Leiterbahnen ist.
  11. Baugruppenintegriertes System nach Anspruch 9 oder 10, wobei zwei oder mehr passive Komponenten vorhanden sind und wobei höhere der passiven Komponenten jeweils in ihren eigenen Hohlraum eingebettet sind und wobei kürzere der passiven Komponenten auf dem Substrat außerhalb des wenigstens einen Hohlraums montiert sind.
  12. Baugruppenintegriertes System nach einem der Ansprüche 9 bis 11, wobei die erste und zweite Formmasse ein Epoxidharz umfasst.
DE102019203362.8A 2018-11-23 2019-03-12 Baugruppenintegriertes system (sip) und herstellungsverfahren Active DE102019203362B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/198,988 2018-11-23
US16/198,988 US10629507B1 (en) 2018-11-23 2018-11-23 System in package (SIP)

Publications (2)

Publication Number Publication Date
DE102019203362A1 true DE102019203362A1 (de) 2020-05-28
DE102019203362B4 DE102019203362B4 (de) 2020-12-10

Family

ID=70284919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019203362.8A Active DE102019203362B4 (de) 2018-11-23 2019-03-12 Baugruppenintegriertes system (sip) und herstellungsverfahren

Country Status (2)

Country Link
US (1) US10629507B1 (de)
DE (1) DE102019203362B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11395408B2 (en) 2020-08-28 2022-07-19 Apple Inc. Wafer-level passive array packaging
US11942405B2 (en) * 2021-11-12 2024-03-26 Ati Technologies Ulc Semiconductor package assembly using a passive device as a standoff

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581405B2 (en) 2007-07-26 2013-11-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with barrier layer
US20150061139A1 (en) * 2013-08-29 2015-03-05 Weng F. Yap Microelectronic packages containing opposing devices and methods for the fabrication thereof
US20160307847A1 (en) 2015-04-17 2016-10-20 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9530714B2 (en) 2012-12-13 2016-12-27 Nvidia Corporation Low-profile chip package with modified heat spreader
US20160379961A1 (en) * 2015-06-26 2016-12-29 SK Hynix Inc. Semiconductor package including a step type substrate
US9565774B2 (en) 2014-01-22 2017-02-07 Amkor Technology, Inc. Embedded trace substrate and method of forming the same
US9601435B2 (en) 2015-01-22 2017-03-21 Qualcomm Incorporated Semiconductor package with embedded components and method of making the same
US20170141087A1 (en) * 2015-11-12 2017-05-18 Freescale Semiconductor, Inc. Packaged devices with multiple planes of embedded electronic devices
US9711502B2 (en) 2013-06-18 2017-07-18 Semiconductor Manufacturing International (Shanghai) Corporation Double-side process silicon MOS and passive devices for RF front-end modules
US10049961B1 (en) 2017-03-30 2018-08-14 Intel IP Corporation Partially molded direct chip attach package structures for connectivity module solutions
US20180286780A1 (en) * 2017-03-29 2018-10-04 Intel IP Corporation Integrated antenna for direct chip attach connectivity module package structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102333084B1 (ko) 2014-12-10 2021-12-01 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조 방법
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581405B2 (en) 2007-07-26 2013-11-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with barrier layer
US9530714B2 (en) 2012-12-13 2016-12-27 Nvidia Corporation Low-profile chip package with modified heat spreader
US9711502B2 (en) 2013-06-18 2017-07-18 Semiconductor Manufacturing International (Shanghai) Corporation Double-side process silicon MOS and passive devices for RF front-end modules
US20150061139A1 (en) * 2013-08-29 2015-03-05 Weng F. Yap Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9565774B2 (en) 2014-01-22 2017-02-07 Amkor Technology, Inc. Embedded trace substrate and method of forming the same
US9601435B2 (en) 2015-01-22 2017-03-21 Qualcomm Incorporated Semiconductor package with embedded components and method of making the same
US20160307847A1 (en) 2015-04-17 2016-10-20 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20160379961A1 (en) * 2015-06-26 2016-12-29 SK Hynix Inc. Semiconductor package including a step type substrate
US20170141087A1 (en) * 2015-11-12 2017-05-18 Freescale Semiconductor, Inc. Packaged devices with multiple planes of embedded electronic devices
US20180286780A1 (en) * 2017-03-29 2018-10-04 Intel IP Corporation Integrated antenna for direct chip attach connectivity module package structures
US10049961B1 (en) 2017-03-30 2018-08-14 Intel IP Corporation Partially molded direct chip attach package structures for connectivity module solutions

Also Published As

Publication number Publication date
US10629507B1 (en) 2020-04-21
DE102019203362B4 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102018106773A1 (de) Package mit Fan-Out-Strukturen
DE102019103993A1 (de) Dummy-dies zum reduzieren von wölbungen in pacakages
DE112012006469B4 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE112007001446T5 (de) Chipmodul für vollständigen Leistungsstrang
DE102018207217B4 (de) Eingebetteter Widerstands-Kondensator-Film für die Fan-Out-Waferebenen-Konfektionierung und Herstellungsverfahren
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102008025223A1 (de) Eingebetteter Chipbaustein
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE102010038246A1 (de) Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102015215133B4 (de) Halbleitervorrichtung
DE102014111420A1 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE102019203362B4 (de) Baugruppenintegriertes system (sip) und herstellungsverfahren
DE112006002635T5 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102013018191A1 (de) Offene Lotmaske und oder offenes Dielektrikum zur Vergrösserung einer Dicke einer Abdeckung oder eines Rings und einer Kontaktfläche zur Verbesserung einer Gehäuseebenheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final