DE102019107435A1 - Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab - Google Patents

Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab Download PDF

Info

Publication number
DE102019107435A1
DE102019107435A1 DE102019107435.5A DE102019107435A DE102019107435A1 DE 102019107435 A1 DE102019107435 A1 DE 102019107435A1 DE 102019107435 A DE102019107435 A DE 102019107435A DE 102019107435 A1 DE102019107435 A1 DE 102019107435A1
Authority
DE
Germany
Prior art keywords
spin
quantum
island
spin qubit
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019107435.5A
Other languages
English (en)
Inventor
Nicole K. Thomas
Marko Radosavljevic
Sansaptak DASGUPTA
Ravi Pillarisetty
Kanwaljit Singh
Hubert C. George
Jeanette M. Roberts
David J. Michalak
Roman CAUDILLO
Zachary R. Yoscovits
Lester Lampert
James S. Clarke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102019107435A1 publication Critical patent/DE102019107435A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12078—Gallium arsenide or alloys (GaAs, GaAlAs, GaAsP, GaInAs)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/814—Group IV based elements and compounds, e.g. CxSiyGez, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung schlagen zwei Verfahren zum Integrieren von Leerstellenzentren (VCs) auf Halbleitersubstraten, um VC-basierte Spin-Qubit-Vorrichtungen auszubilden, vor. Das erste Verfahren basiert auf einer Verwendung eines selbstjustierenden Prozesses zum Integrieren von VC-Inseln auf einem Halbleitersubstrat. Das zweite Verfahren basiert auf einer Verwendung einer Pufferschicht aus einem III-N-Halbleitermaterial über einem Halbleitersubstrat, und anschließender Integrierung von VC-Inseln in ein isolierendes Kohlenstoff-basiertes Material, wie z.B. Diamanten, das entweder als eine Schicht auf der III-N-Pufferschicht aufgewachsen wird oder in den in der III-N-Pufferschicht ausgebildeten Öffnungen aufgewachsen wird. Die Integration von VC-Inseln auf Halbleitersubstraten, die in der Regel bei der Halbleiterherstellung verwendet werden, gemäß einem beliebigen dieser Verfahren kann eine wesentliche Verbesserung in Bezug auf herkömmliche Ansätze zum Bilden von VC-basierten Spin-Qubit-Vorrichtungen bereitstellen, und kann eine Integration von VC-basierten Spin-Qubits auf Wafermaßstab zum Verwenden in Quantenrechenvorrichtungen fördern.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft im Allgemeinen das Gebiet von Quanten-Computing und insbesondere Leerstellenzentren (Vacancy centers, VCs) zum Verwenden in Quantenschaltungen und Verfahren zum Fertigen von diesen.
  • Hintergrund
  • Quanten-Computing bezieht sich auf das Forschungsgebiet, das mit Rechensystemen im Zusammenhang steht, die quantenmechanische Phänomene zum Manipulieren von Daten verwenden. Diese quantenmechanische Phänomene, wie z.B. Superposition (bei der eine Quantenvariable gleichzeitig in mehreren verschiedenen Zuständen vorliegt) und Verschränkung (bei der mehrere Quantenvariablen korrelierte Zustände unabhängig vom Abstand in Raum und Zeit zwischen ihnen aufweisen), weisen keine Analoga in der Welt des klassischen Computing auf.
  • Quantenrechner verwenden sogenannte Quantenbits, die als Qubits bezeichnet werden (beide Begriffe „Bits“ und „Qubits“ beziehen sich häufig austauschbar auf die Werte, die sie halten, sowie auf die tatsächlichen Vorrichtungen, die die Werte speichern). Ähnlich einem Bit eines klassischen Rechners kann ein Qubit zu einem beliebigen gegebenen Zeitpunkt entweder 0 oder 1 sein. Im Gegensatz zu einem Bit eines klassischen Rechners kann jedoch ein Qubit gleichzeitig 0 und 1 sein, was ein Ergebnis einer Superposition von Quantenzuständen darstellt - ein einzigartiges quantenmechanisches Phänomen. Verschränkung trägt ebenfalls zu dem einzigartigen Charakter von Qubits dahingehend bei, als Eingabedaten in einen Quantenprozessor unter verschränkten Qubits ausgebreitet werden können, wodurch ermöglicht wird, dass eine Manipulation jener Daten ebenfalls ausgebreitet wird: ein Bereitstellen von Eingabedaten an ein Qubit führt dazu, dass jene Daten an andere Qubits, mit denen das erste Qubit verschränkt ist, geteilt werden.
  • Im Vergleich mit etablierten und gründlich erforschten klassischen Rechnern steckt das Quanten-Computing noch in den Kinderschuhen, wobei die höchste Anzahl von Qubits in einem Festkörper-Quantenprozessor derzeit unter 100 liegt. Eine der Hauptherausforderungen besteht darin, Qubits vor Dekohärenz zu schützen, so dass sie lange genug in ihren informationshaltenden Zuständen bleiben können, um die erforderlichen Berechnungen durchzuführen und die Ergebnisse auszulesen. Eine andere Herausforderung besteht darin, Quantenschaltungen auf Wafern zu integrieren, die von führenden Herstellern von Bauelementen verwendet werden.
  • Figurenliste
  • Ausführungsformen werden mithilfe der nachfolgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Um diese Beschreibung zu erleichtern, verweisen gleiche Bezugszeichen auf gleiche Strukturelemente. Ausführungsformen werden exemplarisch und nicht als Einschränkung in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • 1 stellt eine schematische Darstellung eines Beispiels einer Quantenschaltung mit VC-basierten Spin-Qubits gemäß einigen Ausführungsformen der vorliegenden Offenbarung bereit.
    • 2A bis 2C zeigen Beispiele für Layoutdesigns von VC-Inseln, die auf einem Halbleitersubstrat integriert sind, gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung.
    • 3 stellt ein Ablaufdiagramm eines selbstjustierenden Verfahrens zum Integrieren von VC-Inseln für VC-basierte Spin-Qubits auf einem Halbleitersubstrat, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4A bis 4E sind verschiedene Ansichten, die verschiedene Beispielstufen im Herstellen einer Spin-Qubit-Vorrichtung unter Verwendung des selbstjustierenden Verfahrens von 3 zeigen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 5 stellt ein Ablaufdiagramm eines Puffer-basierten Verfahrens zum Integrieren von VC-Inseln für VC-basierte Spin-Qubits auf einem Halbleitersubstrat, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 6A bis 6E sind verschiedene Ansichten, die verschiedene Beispielstufen im Herstellen einer Spin-Qubit-Vorrichtung unter Verwendung des Puffer-basierten Verfahrens von 5 zeigen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 7A und 7B sind Draufsichten auf einen Wafer und Dies, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, umfassen können, wie hier beschrieben, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 8 ist eine schematische Querschnittsseitenansicht einer Vorrichtungsanordnung, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, umfassen kann, wie hier beschrieben, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 9 ist eine Blockdiagramm eines Beispiels für eine Quantenrechenvorrichtung, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, umfassen kann, wie hier beschrieben.
  • Ausführliche Beschreibung
  • Übersicht
  • Wie vorstehend kurz beschriebenen, bezieht sich Quanten-Computing oder Quanteninformationsverarbeitung auf das Forschungsgebiet, das mit Rechensystemen im Zusammenhang steht, die quantenmechanische Phänomene zum Manipulieren von Daten verwenden. Ein Beispiel von quantenmechanischen Phänomenen ist das Prinzip der Quantensuperposition, das besagt, dass zwei oder mehr Quantenzustände aneinander addiert, d.h. überlagert, werden können, um einen anderen gültigen Quantenzustand zu erzeugen, und dass jeder Quantenzustand als eine Summe von zwei oder mehr anderen verschiedenen Zuständen repräsentiert werden kann. Quantenverschränkung ist ein anderes Beispiel von quantenmechanischen Phänomenen. Verschränkung bezieht sich auf Gruppen von Teilchen, die auf eine solche Weise erzeugt werden oder wechselwirken, dass der Zustand eines Teilchens mit jenem der anderen verflochten wird. Außerdem kann der Quantenzustand jedes Teilchens nicht unabhängig beschrieben werden. Stattdessen wird der Quantenzustand für die Gruppe verschränkter Teilchen als Ganzes gegeben. Ein noch anderes Beispiel eines quantenmechanischen Phänomens wird zuweilen als „Collapse“ beschrieben, der es besagt, dass bei Beobachtung (Messung) von Teilchen ihre Eigenschaften zwangsläufig dahingehend geändert werden, als nach der Beobachtung die Teilchen nicht mehr in einem Zustand der Supposition oder Verschränkung sind (d.h. durch einen Versuch, irgendetwas über die Teilchen herauszufinden, wird ihr Zustand zum Fall gebracht).
  • Um es einfach auszudrücken, postuliert die Superposition, das sich ein gegebenes Teilchen gleichzeitig in zwei Zuständen befinden kann, die Verschränkung postuliert, dass zwei Teilchen dahingehend in Beziehung stehen können, als sie augenblicklich ihre Zustände unabhängig von dem Abstand in Raum und Zeit zwischen ihnen koordinieren können, und der Collapse postuliert, dass bei Beobachtung eines Teilchens unumgänglich der Zustand des Teilchens und seine Verschränkung mit anderen Teilchen verändert wird. Diese einzigartigen Phänomena bewirken, dass eine Manipulation von Daten in Quantenrechnern wesentlich anders von jener klassischer Rechner (d.h. Rechner, die Phänomene klassischer Physik verwenden) ist. Daher konzentriert sich sowohl die Industrie als auch die wissenschaftlichen Fächer weiterhin auf eine Suche nach neuen und verbesserten physischen Systemen, deren Funktionsweise sich jener von theoretisch entworfenen Qubits nähern könnte.
  • Physische Systeme zum Implementieren von Qubits, die bisher untersucht wurden, umfassen z.B. supraleitfähige Qubits, Quantenpunkt-Spin-Qubits, donorbasierte Spin-Qubits, VC-basierte Qubits, Qubits von einzeln gefangenen Ionen, Photonenpolarisations-Qubits usw. Von den verschiedenen physischen Implementierungen von Qubits sind VC-basierte Spin-Qubits vielversprechende Kandidaten zum Bauen eines Quantenrechners. Ein VC ist ein Defekt, das in einem isolierenden Kohlenstoff-basierten Material, z.B. Diamant (metastabiles Allotrop von Kohlenstoff, bei dem die Kohlenstoffatome in einer Abwandlung der kubisch flächenzentrierten Kristallstruktur (FCC-Kristallstruktur), die als „Diamantgitter“ bezeichnet wird, angeordnet sind), durch ein Substitutionsatom und eine benachbarte Leerstelle ausgebildet wird. Ein VC bildet ein Triplett, d.h. einen Quantenzustand eines Systems, das dadurch gekennzeichnet ist, dass es drei erlaubte Werte einer Spinkomponente (d.h. drei erlaubte Spinzustände) aufweist, und daher zum Bilden eines Spin-Qubits verwendet werden kann. Vorteilhafterweise können VCs gesteuert, z.B. initialisiert (d.h. gesetzt) und ausgelesen werden, indem eine optische Anregung verwendet wird, und weisen vergleichsweise lange Kohärenzzeiten bei Raumtemperaturen auf. Eine Möglichkeit einer kohärenten Steuerung von VCs bei Raumtemperaturen unter Verwendung optischer Anregung ist sehr wertvoll, was bewirkt, dass es sich lohnt, VC-basierten Spin-Qubits für verschiedene Quanten-Computing-Anwendungen nachzugehen.
  • In akademischen Umgebungen werden VCs in der Regel in einem Diamantblock unter Verwendung von Implantat- oder Delta-Dotierung gebildet. Obwohl ein solcher Ansatz für ein Herstellen von VC-basierten Spin-Qubit-Vorrichtungen in einer Laborumgebung geeignet sein kann, zeigt er eine niedrige Ausbeute auf, ist kostspielig und mit Herstellungstechniken auf einem Wafermaßstab, die in der Halbleiterindustrie verwendet werden, nicht vereinbar.
  • VCs sind integrale Bausteine in Quantenschaltungen, die VC-basierte Qubits implementieren, wobei sie die Grundlage von Quantenschaltungselementen bilden, welche der Funktionalität von theoretisch entworfenen Qubits nahekommen können. Daher sind Verbesserungen im Hinblick auf die Integration von VCs auf dem Wafermaßstab für einen Gebrauch in Quantenschaltungsanordnungen erwünscht. Insbesondere wäre es wünschenswert, Verfahren zum Herstellen von VC-basierten Spin-Qubit-Vorrichtungen zur Verfügung zu haben, die eine geeignete Leistungsfähigkeit aufweisen und unter Verwendung von Techniken auf Wafermaßstab, z.B. VLSI-Techniken (Very Large Scale Integration), hergestellt werden können.
  • Ausführungsformen der vorliegenden Offenbarung schlagen verschiedene Verfahren zum Herstellen von Quantenschaltungsanordnungen vor, insbesondere Verfahren zum Herstellen von Spin-Qubit-Vorrichtungsanordnungen, die VCs umfassen, sowie von Spin-Qubit-Vorrichtungsanordnungen, die solche VCs umfassen, und verschiedenen Vorrichtungen, die solche Anordnungen umfassen, vor. Insbesondere stellen Ausführungsformen der vorliegenden Offenbarung zwei Verfahren zum Integrieren von VCs auf Halbleitersubstraten bereit, wobei im Kontext der vorliegenden Offenbarung eine Integration auf einem Substrat derart verstanden wird, dass sie sich auf die Aufnahme von VCs auf (d.h. direkt auf dem Substrat ohne jegliche Zwischenschichten dazwischen), über (d.h. wo eine oder mehrere Schichten zwischen dem Substrat und den VCs vorhanden sein können) oder zumindest teilweise in dem Substrat bezieht. Das erste hier beschriebene Verfahren basiert auf einer Verwendung eines selbstjustierenden Prozesses zum Integrieren von Strukturen, die als „VC-Inseln“ bezeichnet werden, auf einem Halbleitersubstrat. Ein solches Verfahren wird hier als ein „selbstjustierendes Verfahren“ bezeichnet. Das zweite hier beschriebene Verfahren basiert auf einer Verwendung einer Pufferschicht aus einem III-N-Halbleitermaterial über einem Halbleitersubstrat, und anschließender Integrierung von VC-Inseln in ein isolierendes Kohlenstoff-basiertes Material, wie z.B. Diamant, das entweder als eine Schicht auf der III-N-Pufferschicht oder in den in der III-N-Pufferschicht ausgebildeten Öffnungen aufgewachsen wird. Wie hier verwendet, bezieht sich der Begriff „III-N-Halbleitermaterial“ auf Halbleitermaterialien, die Stickstoff (N) in Kombination mit einem oder mehreren Elementen, die der Gruppe III des Periodensystem von Elementen angehören, aufweisen, z.B. GaN. Aufgrund der Verwendung der III-N-Pufferschicht wird das zweite Verfahren hier als ein „III-N-Puffer-basierte Verfahren“ bezeichnet. Die Integration von VC-Inseln auf Halbleitersubstraten, die in der Regel bei der Halbleiterherstellung verwendet werden, gemäß einem beliebigen dieser Verfahren, d.h. eine Integration von VCs auf Wafermaßstab, kann eine wesentliche Verbesserung in Bezug auf herkömmliche Ansätze zum Bilden von VC-basierten Spin-Qubit-Vorrichtungen, wie der einen vorstehend beschriebenen, bereitstellen, die zum Implementieren mit Wafern, die von führenden Vorrichtungsherstellern verwendet werden, nicht geeignet sind. Insgesamt können die hier beschriebenen Verfahren eine Integration von VC-basierten Spin-Qubits auf Wafermaßstab zum Verwenden in Quantenrechenvorrichtungen ermöglichen/fördern.
  • Obwohl einige Beschreibungen verschiedener Ausführungsformen der vorliegenden Offenbarung mit Verweis auf Diamant bereitgestellt werden, der ein Beispiel eines isolierenden Kohlenstoff-basierten Materials darstellt, in dem VCs zum Verwenden in Spin-Qubits ausgebildet werden können, können zumindest einige Lehren der vorliegenden Offenbarung auf Quantenschaltungen zutreffen, die defektbasierte Spin-Qubits implementieren, die von Diamant verschiedene Kohlenstoff-basierte Materialien implementieren, z.B. Punkt-Defekte in Siliziumkarbid, die auf einem Halbleitersubstrat, wie hier beschrieben, integriert werden können, wobei alle solche Implementierungen innerhalb des Schutzumfangs der vorliegenden Offenbarung aufgenommen sind. Obwohl einige Beschreibungen verschiedener Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf Stickstoff-VCs (NVCs), eine besondere Klasse von VC-basierten Spin-Qubits, bei denen ein Substitutionsatom eines VC Stickstoff ist, bereitgestellt sind, können außerdem zumindest einige Lehren der vorliegenden Offenbarung für Quantenschaltungen zutreffen, die VC-basierte Spin-Qubits mit von Stockstoff verschiedenen Substitutionsatomen, z.B. Silizium-VCs (SiVCs) implementieren, die auf einem Halbleitersubstrat, wie hier beschrieben, integriert werden können, von denen alle innerhalb des Schutzumfangs der vorliegenden Offenbarung liegen. Außerdem können die hier beschriebenen Quantenschaltungsanordnungen verschiedene Typen von Qubits gleichzeitig implementieren, z.B. können hybride halbleitende-/supraleitfähige Quantenschaltungen VC-basierte Spin-Qubits in Kombination mit supraleitfähigen Qubits implementieren.
  • Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, gemäß einem beliebigen der hier beschriebenen Verfahren können in einer oder mehreren Komponenten, die mit einer integrierten Schaltung (IC) assoziiert ist, oder/und zwischen verschiedenen solchen Komponenten implementiert werden. In verschiedenen Ausführungsformen umfassen Komponenten, die mit einer IC assoziiert sind, zum Beispiel Transistoren, Dioden, Leistungsquellen, Widerstände, Kondensatoren, Induktivitäten, Sensoren, Transceiver, Empfänger, Antennen usw. Komponenten, die mit einer IC assoziiert sind, können jene, die auf einer IC montiert werden, oder jene, die mit einer IC verbunden werden, umfassen. Die IC kann entweder analog oder digital sein und kann in vielen Anwendungen, wie z.B. Mikroprozessoren, Optoelektronik, logischen Blöcken, Audioverstärkern usw. je nach den mit der IC assoziierten Komponenten verwendet werden. Die IC kann als Teil eines Chipsatzes zum Ausführen einer oder mehrerer verwandter Funktionen in einem Rechner verwendet werden.
  • In der nachstehenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen zur Veranschaulichung Ausführungsformen, die realisiert werden können, gezeigt werden. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Daher sollte die nachstehende ausführliche Beschreibung nicht in einem beschränkenden Sinne verstanden werden. Die begleitenden Zeichnungen sind nicht notwendigerweise maßstabsgetreu gezeichnet. Wenn eine Sammlung von Zeichnungen, die mit unterschiedlichen Buchstaben gekennzeichnet sind, vorhanden ist, z.B. 6A bis 6E, kann hier der Einfachheit halber auf eine solche Sammlung ohne die Buchstaben verwiesen werden, z.B. als „6“.
  • Verschiedene Operationen können wiederum als mehrere diskrete Vorgänge oder Operationen auf eine Weise beschrieben werden, die zum Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Jedoch sollte die Reihenfolge der Beschreibung nicht als eine Implikation ausgelegt werden, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere werden diese Operationen möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt. Beschriebene Operationen können in einer Reihenfolge durchgeführt werden, die von der beschriebenen Ausführungsform verschieden ist. Verschiedene zusätzliche Operationen können durchgeführt werden und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Zu den Zwecken der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zu den Zwecken der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Der Begriff „zwischen“, wenn er in Bezug auf Messbereiche verwendet wird, umfasst die Grenzen der Messbereiche. Wie hier verwendet, bedeutet die Schreibweise „A/B/C“ (A), (B) und/oder (C).
  • Die Beschreibung verwendet die Formulierungen „in einer Ausführungsform“ oder „in Ausführungsformen“, die sich jeweils auf eine oder mehrere derselben oder verschiedener Ausführungsformen beziehen können. Des Weiteren sind die Begriffe „umfassend“, „enthaltend“ „aufweisend“ und dergleichen, wie sie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym. Die Offenbarung kann Beschreibungen, die auf einer Perspektive basieren, verwenden, wie z.B. „oberhalb“, „unterhalb“, „oberer“, „unterer“ und „seitlicher“; solche Beschreibung werden verwendet, um die Besprechung zu erleichtern und sollen die Anwendung offenbarter Ausführungsformen nicht beschränken. Die Verwendung der Ordnungsadjektive „erster“, „zweiter“ und „dritter“ usw. zur Beschreibung eines allgemeinen Elements zeigt lediglich an, dass auf unterschiedliche Fälle von ähnlichen Elementen verwiesen wird, und sie sollen nicht andeuten, dass die derart beschriebenen Elemente in einer gegebenen Sequenz, entweder zeitlich, räumlich, in der Rangfolge oder in irgendeiner anderen Weise sein müssen, es sei denn, es ist anders angegeben.
  • Verschiedene Aspekte der veranschaulichenden Implementierungen können unter Verwendung von Begriffen beschrieben sein, die allgemein von Fachleuten verwendet werden, um die Grundlagen ihrer Arbeit anderen Fachleuten zu vermitteln. Zum Beispiel beziehen sich die Begriffe „Oxid“, „Karbid“, „Nitrid“ usw. auf Verbindungen, die jeweils Sauerstoff, Kohlenstoff, Stickstoff usw. enthalten. Die Begriffe „im Wesentlichen“, „in der Nähe“, „annäherungsweise“, „nahe“ und „ungefähr“ beziehen sich im Allgemeinen auf einen Bereich innerhalb von +/- 20 % eines Zielwertes auf der Grundlage des Kontextes bestimmter Werte, wie hier beschrieben oder in der Technik an sich bekannt. Außerdem sollen, wie hier verwendet, Begriffe, die das anzeigen, was als ein idealisiertes Verhalten betrachtet werden kann, wie z.B. „supraleitfähig“ oder „verlustfrei“, eine Funktionalität abdecken, die nicht genau ideal, jedoch innerhalb akzeptabler Toleranzen für eine gegebene Anwendung liegen.
  • Obwohl die vorliegende Offenbarung Verweise auf Mikrowellensignale umfassen kann, wird dies weiter lediglich deswegen vorgenommen, weil derzeitige Qubits ausgelegt sind, um mit solchen Signalen zu arbeiten, da die Energie im Mikrowellenbereich höher ist als thermische Anregungen bei der Temperatur, bei der Qubits in der Regel betrieben werden. Außerdem sind Techniken zum Steuern und Messen von Mikrowellen allgemein bekannt. Aus diesen Gründen liegen typische Qubit-Frequenzen im Bereich von 1 bis 10 GHz, z.B. 5 bis 10 GHz, um höher als thermische Anregungen, jedoch hinreichend niedrig für eine einfache Mikrowellentechnik zu sein. Da jedoch eine Anregungsenergie von Qubits durch die Schaltungselemente gesteuert werden kann, könnten Qubits vorteilhafterweise derart entworfen werden, dass sie eine beliebige Frequenz aufweisen. Daher könnten Qubits im Allgemeinen ausgelegt werden, um mit Signalen in anderen Bereichen des elektromagnetischen Spektrums zu arbeiten, und Ausführungsformen der vorliegenden Offenbarung könnten dementsprechend modifiziert werden. Alle dieser alternativen Implementierungen liegen innerhalb des Schutzumfangs der vorliegenden Offenbarung.
  • VC-basierte Spien-Qubit-Vorrichtungen
  • Um die Vorteile, die durch hier beschriebene neuartige VC-basierte Spin-Qubit-Vorrichtungen geboten werden, zu betonen, wäre es hilfreich, zuerst verschiedene Implementierungen von Quantenschaltungen mit VC-basierten Spin-Qubits zu beschreiben, die in einem Qubit-Die aufgenommen werden können. 1 stellt eine schematische Darstellung eines Beispiels einer VC-basierten Spin-Qubit-Vorrichtung 100 bereit, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • Wie in 1 dargestellt, kann ein Beispiel einer VC-basierten Spin-Qubit-Vorrichtung 100 zwei oder mehrere VC-basierte Spin-Qubits 102 umfassen, wobei Bezugszeichen, die nach einem Bindestrich folgen, wie z.B. Qubit 102-1 und 102-2, verschiedene Instanzen desselben oder eines analogen Elements anzeigen. Jedes der VC-basierten Spin-Qubits 102 kann eine VC-Insel 104 umfassen, wobei sich eine VC-Insel auf einen Abschnitt eines Gitters eines Kohlenstoff-basierten Isolationsmaterials, z.B. Diamanten, bezieht, wobei in dem Abschnitt ein Defektzentrum ausgebildet wird, indem ein Kohlenstoffatom durch ein Substitutionsatomersetzt wird, der in der Nähe einer leeren Kohlenstoffgitterstelle angeordnet ist. Wenn das Substitutionsatom zum Beispiel ein Stickstoffatom ist, dann ist ein VC ein NVC. Typischerweise enthält ein gegebenes VC-basiertes Spin-Qubit 102 eine und lediglich eine VC-Insel 104, und die VC-Insel 104 innerhalb eines gegebenen Qubits 102 enthält ein und lediglich ein VC.
  • VC-Inseln sind integrale Bausteine in VC-basierten Qubits, wobei sie die Grundlage von Quantenschaltungselementen bilden, welche der Funktionalität von theoretisch entworfenen Qubits nahekommen können. Ein VC bildet ein Triplett, d.h. einen Quantenzustand eines Systems mit einem Spin mit der Quantenzahl s=1, so dass drei zulässige Werte der Spinkomponente vorhanden sind (d.h. drei erlaubte Spinzustände), ms=0 (der als ein Spinzustand „ms0“ bezeichnet wird), ms=1 (der als ein Spinzustand „ms1“ bezeichnet wird), und ms=-1 (der als ein Spinzustand „ms-1“ bezeichnet wird.) Der besondere Spinzustand eines VC zu einem gegebenen Zeitpunkt kann durch optische Anregung, d.h. durch Einstrahlen von Licht auf das VC, bestimmt werden. Nämlich ist die Energieniveaustruktur von VCs derart, dass bei einer Anregung durch Licht VCs relaxieren und Photonen emittieren, die Energien aufweisen, die von dem Spinzustand vor der Anregung abhängig sind, was ein Verwenden der Energie der emittierten Photonen zum Deduzieren des Spinzustands vor der Anregung erlaubt und ein optisches Auslesen von Spin-Qubits, die VCs aufnehmen, ermöglicht. Optische Anregung kann auch verwendet werden, um den Spinzustand eines VC zu steuern, was eine Initialisierung von VC-basierten Spin-Qubits ermöglicht. Insbesondere führt ein wiederholtes Anregen eines VC und ermöglichen, dass es relaxiert, ein Prozess, der als „Cycling“ (zyklisches Durchlaufen) bekannt ist, dazu, dass das VC einen bestimmten Spinzustand annimmt(oder zumindest führt es zu einer erhöhten Wahrscheinlichkeit, dass jenes VC einen bestimmten Spinzustand annimmt), z.B. einen Spinzustand ms0, wobei der Prozess verwendet werden kann, um ein VC-basiertes Spin-Qubit optisch zu initiieren.
  • Wie ebenfalls in 1 dargestellt, kann die VC-basierte Spin-Qubit-Vorrichtung 100 ferner eine Vielzahl von Resonatoren 106, eine Vielzahl von Wellenleitern 108, eine Vielzahl von Elektroden 110 und eine oder mehrere Hochfrequenzleitungen (HF-Leitungen) 112 umfassen.
  • Jede VC-Insel 104 weist typischerweise einen der Resonatoren 106 und einen der Wellenleiter 108 auf, die mit ihr assoziiert sind (d.h. ein entsprechender Wellenleiter und ein Resonator ist für jede VC-Insel vorhanden). Im Allgemeinen kann ein VC einer gegebenen VC-Insel 104 mit ihrem assoziierten Resonator 106 gekoppelt sein, die Photonen können aus dem Resonator 106 in den Wellenleiter 108, der mit der VC-Insel assoziiert ist, koppeln. Außerdem können zwei Wellenleiter 108 miteinander gekoppelt sein, um einen Strahlteiler zu erzeugen, um Photonen zu verschränken und dadurch verschiedene VCs (d.h. VCs von verschiedenen VC-Inseln 104) zu verschränken. Ein Wellenleiter 108 kann eine beliebige Struktur umfassen, die zum Unterstützen einer Ausbreitung optischer Wellen einer geeigneten Wellenlänge geeignet ist, z.B. einer Null-Phononen-Linien-NVC-Emission (Zero Phonon Line, ZPL), die eine Wellenleiter von ungefähr 637 Nanometer aufweist.
  • In einigen Ausführungsformen kann der Wellenleiter 108 Diamanten oder ein Material umfassen, das Gallium und Phosphor umfasst, z.B. Galliumphosphid (GaP). Ein Wellenleiter 108, der mit einer gegebenen VC-Insel 104 assoziiert ist, kann in einem Abstand zwischen ungefähr 10 bis 200 Nanometer vom Resonator 106, der mit der Insel assoziiert ist, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 25 bis 175 Nanometer oder zwischen 50 bis 150 Nanometer, bereitgestellt werden.
  • Gleichermaßen kann der Resonator 106, der einer gegebenen VC-Insel 104 entspricht, auch in der Nähe der VC-Insel 104 bereitgestellt werden, so dass die durch ein VC der Insel emittierten Photonen auf eine effiziente Weise durch den assoziierten Resonator 106 gesammelt werden können und eine Photonenemission in die ZPL durch den Purcell-Effekt verbessert werden kann. Der Resonator kann aus einem Material gefertigt werden, das ungefähr den gleichen oder einen höheren Brechungsindex im Vergleich mit Diamanten aufweist, z.B. Diamant oder GaP. Der Resonator 106 kann derart ausgelegt werden, dass er die Photonen von dem VC seiner assoziierten VC-Insel 104 sammelt und eine Emission der Photonen bei der Resonanzwellenlänge in den Resonator durch den Purcell-Effekt verstärkt. In einigen Ausführungsformen kann zumindest ein Abschnitt des Resonators 106, der mit einer bestimmten VC-Insel 104 assoziiert ist, über (d.h. oberhalb) von zumindest einem Abschnitt der VC-Insel bereitgestellt werden, um Photonen zwischen der VC-Insel 104 und dem Resonator 106 zu koppeln. Zu diesem Zweck kann es in einigen Ausführungsformen besonders vorteilhaft sein, dass sich die VC-Insel 104 an einem Rand des assoziierten Resonators 106 oder in der Nähe davon befindet, da der größte Teil des Modenvolumen der stehenden Welle im Resonator 106 sich an den Rändern des Resonators 106 befindet. Zum Beispiel kann in einigen Ausführungsformen ein Endabschnitt eines Resonators 106, der mit einer bestimmten VC-Insel 104 assoziiert ist, einen Abschnitt der assoziierten VC-Insel 104 um zwischen ungefähr 20 und 100 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, überlappen. In verschiedenen Ausführungsformen kann eine Querschnittsabmessung, z.B. ein Durchmesser, eines Resonators 106 zwischen ungefähr 100 und 2500 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 150 und 1000 Nanometer oder zwischen ungefähr 200 und 500 Nanometer, betragen und im Fall eines Ringresonators, kann die Breite des Resonators zwischen 20 und 300 nm, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 50 und 230 Nanometer oder zwischen ungefähr 70 und 200 Nanometer betragen.
  • An irgendeinem Punkt in der Quantenschaltung kann ein Wellenleiter 108, der mit einer VC-Insel 104 eines ersten Qubits 102-1 assoziiert ist, derart geführt werden, dass er sich in der Nähe eines Wellenleiters 108, der mit einer VC-Insel 104 eines zweiten Qubits 102-2 assoziiert ist, befindet, um die zwei Qubits 102 zu koppeln oder zu verschränken. Zu diesem Zweck kann sich zumindest ein Abschnitt des ersten Wellenleiters 108 in einem Abstand von zumindest einem Abschnitt des zweiten Wellenleiters 108 befinden, was ermöglicht, dass optische Moden innerhalb der zwei Wellenleiter überlappen, wobei solche Abschnitte des ersten und des zweiten Wellenleiters 108 einen Strahlteiler bilden. In einigen Ausführungsformen kann ein solcher Abstand z.B. zwischen 10 und 200 Nanometer von zumindest einem Abschnitt des zweiten Wellenleiters 108, einschließlich aller darin befindlichen Werte und Bereiche, sein, z.B. in einem Abstand zwischen 50 und 100 Nanometer. In einigen Ausführungsformen kann zumindest ein Abschnitt eines Wellenleiters 108 mit einem Detektor zum Detektieren und Zählen von Photonen innerhalb des Wellenleiters gekoppelt sein, um Rückschlüsse auf den Spinzustand des assoziierten Spin-Qubits 102 zu ziehen.
  • Die Elektroden 110 umfassen zumindest ein Paar Elektroden pro VC-Insel 104, die in der Nähe der VC-Insel angeordnet ist und ausgelegt ist, um eine Stark-Abstimmung der Resonanzfrequenz des VC vorzunehmen. Fakultativ können die Elektroden 110 ferner einen zweiten Satz Elektroden pro VC-Insel 104, der ausgelegt ist, um die Resonanzwellenlänge des assoziierten Resonators 106 abzustimmen, in Implementierungen umfassen, wenn der Resonator 106 aus einem elektrooptischen Material gefertigt ist, d.h. einem Material, in dem sich der Brechungsindex je nach dem angelegten elektrischen Feld ändert, wie z.B. Galliumphosphid. Ein Abstimmen der Resonanzfrequenz des VC ermöglicht ein Koppeln und Entkoppeln verschiedener VCs an-/voneinander, und ein Koppeln und Entkoppeln einer gegebenen VC-Insel 104 und eines assoziierten Resonators 106. Ein Abstimmen der Resonanzfrequenz des Resonators 106 stellt eine andere Ebene der Kontrolle zum Koppeln und Entkoppeln des Resonators 106 von der assoziierten VC-Insel 104 bereit. In einigen Implementierungen kann es auch verwendet werden, um Herstellungsschwankungen zu kompensieren, um den Resonator 106 auf die gewünschte Resonanzfrequenz zu bringen, bei der er entwurfsgemäß arbeiten soll.
  • Die HF-Leitung 112 kann verwendet werden, um den Qubit-Zustand zu manipulieren, d.h. zwischen dem ms=0 und ms=±1 Zustand zu modulieren.
  • Die Qubits 102, die Resonatoren 106, die Wellenleiter 108, die Elektroden 110 und die HF-Leitungen 112 der VC-basierten Spin-Qubit-Vorrichtung 100 können auf, über oder zumindest teilweise in ein Halbleitersubstrat/einen Halbleiter-Die (in 1 nicht dargestellt) eingebettet bereitgestellt werden, wobei die VC-Inseln 104 auf dem Halbleitersubstrat unter Verwendung entweder des selbstjustierenden Verfahrens oder des Puffer-basierten Verfahrens, die hier beschrieben werden, integriert werden können. Das Substrat kann ein beliebiges Substrat sein, das zum Umsetzen von hier beschriebenen Quantenschaltungsanordnungen geeignet ist. Insbesondere kann das Substrat ein kristallines Substrat sein, wie z.B. ein Siliziumsubstrat oder ein III-V-Substrat, jedoch nicht darauf beschränkt, und kann als ein Wafer oder ein Abschnitt davon bereitgestellt werden. In anderen Implementierungen ist das Substrat möglicherweise ein nicht kristallines Halbleitersubstrat.
  • In verschiedenen Ausführungsformen können Quantenschaltungen, wie z.B. die in 1 dargestellte, verwendet werden, um Komponenten zu implementieren, die mit einer integrierten Quanten-IC assoziiert sind. Solche Komponenten können jene umfassen, die auf einer Quanten-IC montiert oder darin eingebettet sind oder jene, die mit einer Quanten-IC verbunden sind. Die Quanten-IC kann entweder analog oder digital sein und kann in vielen Anwendungen innerhalb von Quantensystemen oder damit assoziiert verwendet werden, wie z.B. Quantenprozessoren, Quantenverstärker, Quantensensoren usw., in Abhängigkeit von den mit der IC assoziierten Komponenten. Die IC kann als Teil eines Chipsatzes zum Ausführen einer oder mehrerer verwandter Funktionen in einem Quantensystem verwendet werden.
  • Integrieren von VC-Inseln auf Halbleitersubstraten
  • In verschiedenen Ausführungsformen können die VC-Inseln einer Spin-Qubit-Vorrichtung, wie z.B. der, die in 1 dargestellt ist, auf dem Halbleitersubstrat unter Verwendung entweder des selbstjustierenden Verfahrens oder des Puffer-basierten Verfahrens, die hier beschrieben werden, integriert werden. 2A bis 2C zeigen Beispiele für Layoutdesigns von VC-Inseln, die auf einem Halbleitersubstrat integriert sind, gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Insbesondere zeigt 2A eine Spin-Qubit-Vorrichtungsanordnung 200A, die ein Ergebnis einer Verwendung des hier beschriebenen selbstjustierenden Verfahrens sein kann, während 2B und 2C jeweils Spin-Qubit-Vorrichtungsanordnungen 200B bzw. 200C zeigen, von denen jede ein Ergebnis der Verwendung des hier beschriebenen Puffer-Verfahrens sein kann.
  • Unter Bezugnahme auf 2A zeigt die Spin-Qubit-Vorrichtungsanordnung 200A ein Halbleitersubstrat 202, z.B. ein Siliziumsubstrat, und zwei VC-Inseln, die als eine erste VC-Insel 204-1 und eine zweite VC-Insel 204-2 dargestellt sind. Die in 2A dargestellten VC-Inseln 204 können Beispiele der VC-Inseln 104 sein und können in einer Spin-Qubit-Vorrichtung, wie z.B. der in 1 gezeigten, aufgenommen werden. Wie in 2A dargestellt, werden die VC-Inseln 204 der Spin-Qubit-Vorrichtungsanordnung 200A auf dem Halbleitersubstrat 202 integriert, indem zumindest ein Abschnitt jeder VC-Insel 204 durch das Halbleitermaterial des Substrats 202 umgeben wird. In einigen Ausführungsformen kann das Halbleitermaterial des Substrats 202 in Kontakt mit dem Diamantmaterial der VC-Inseln 204 stehen. Obwohl in 2A nicht explizite dargestellt, können in anderen Ausführungsformen eine oder mehrere Zwischenschichten aus anderen Materialien an der Grenzfläche zwischen dem Halbleitermaterial des Substrats 202 und dem Diamantmaterial der VC-Inseln 204 vorhanden sein, wie z.B. eine Rückstandsschicht, die von der Funktionalisierung der Innenflächen der Öffnungen im Substrat 202 übrig geblieben ist, um eine Befestigung der VC-Inseln 204 an den gewünschten Stellen zu fördern, wie nachstehend ausführlicher beschrieben wird. In einigen Ausführungsformen kann eine solche Rückstandsschicht eine oder mehrere der Hydroxy-(-OH)-, Sauerstoff-(-O)-, Wasserstoff-(-H)- oder Stickstoff-(-N)-Gruppenterminierungen umfassen, die alle Beispiele für Rückstände sind, die als Ergebnis der Verwendung einer Oberflächenfunktionalisierung verbleiben können, und kann eine Dicke zwischen ungefähr 0,1 und 5 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 0,1 und 1 Nanometer oder zwischen ungefähr 0,1 und 0,5 Nanometer, aufweisen.
  • Unter Bezugnahme auf 2B und 2C zeigt, ähnlich 2A, jede der Spin-Qubit-Vorrichtungsanordnungen 200B und 200C das Halbleitersubstrat 202 und zweie Beispiele für VC-Inseln 204-1 und 204-2. Ebenfalls ähnlich 2A können die in 2B und 2C dargestellten VC-Inseln 204 Beispiele der VC-Inseln 104 sein und können in einer Spin-Qubit-Vorrichtung, wie z.B. der in 1 gezeigten, aufgenommen werden. Was von 2A verschieden ist, ist die Tatsache, dass in den in 2B und 2C dargestellten Anordnungen die VC-Inseln 204 auf dem Halbleitersubstrat 202 integriert werden, indem sie über einer Pufferschicht 208 aus einem über dem Halbleitersubstrat 202 aufgewachsenen III-N-Material bereitgestellt sind. Insbesondere zeigt die in 2B dargestellte Anordnung 200B eine Ausführungsform, in der die VC-Inseln 204 innerhalb von Öffnungen in der Pufferschicht 208 selbst bereitgestellt sind, während die in 2C dargestellte Anordnung 200C eine Ausführungsform zeigt, in der die VC-Inseln 204 innerhalb von Öffnungen in einer weiteren über der Pufferschicht 208 bereitgestellten Schicht 210 aus einem Kohlenstoff-basierten Isolationsmaterial, z.B. Diamanten, vorgesehen sind. Für die Anordnung 200B können die VC-Inseln 204 in der obersten Schicht aus dem III-N-Material der Pufferschicht 208 bereitgestellt sein, d.h. zumindest Abschnitte der VC-Inseln 204 können durch das III-N-Material der Pufferschicht umgeben sein, und können sich in das III-N-Material bis zu einer Tiefe zwischen ungefähr 20 nm und 1000 nm, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 40 und 200 nm oder zwischen ungefähr 50 und 100 nm, erstrecken.
  • Das Puffer-basierte Verfahren zum Integrieren der VC-Inseln, wie hier beschrieben, basiert auf der Erkenntnis, dass ein typisches Halbleitersubstrat, z.B. ein Si- oder Ge-Substrat, eine wesentliche Gitterfehlanpassung mit einem isolierenden Kohlenstoff-basierten Material, wie z.B. Diamanten, in dem VCs ausgebildet werden können, aufweisen würde, und daher würde ein Versuch, ein solches Material direkt auf dem Substrat aufzuwachsen, nicht funktionieren, da zu viele durch die Fehlanpassung versursachte Defekte vorhanden wären. Zum Beispiel kann eine Gitterfehlanpassung so groß sein wie ungefähr 15 bis 17 % oder sogar größer. Andererseits wiesen III-N-Materialien eine Gitterkonstante auf, die jener von Diamant ziemlich ähnlich ist, wobei eine Gitterfehlanpassung weniger als ungefähr 10 % beträgt. Das hier beschriebene Puffer-basierte Verfahren nutzt diese Tatsache, indem zuerst die Pufferschicht 208 mit der Absicht aufgewachsen wird, dass die meisten Defekte darin eingefangen wären, und dann das isolierende Kohlenstoff-basierte Material in Öffnungen entweder innerhalb der Pufferschicht 208 aufgewachsen wird und VCs darin bereitgestellt werden (wie in 2B gezeigt) oder das isolierende Kohlenstoff-basierte Material als eine durchgehende Schicht über der Pufferschicht aufgewachsen wird und VCs an Stellen bereitgestellt werden, an denen Spin-Qubits auszubilden sind (wie in 2C dargestellt).
  • Um die Anzahl von Defekten in der Pufferschicht 208 zu minimieren, kann ihr Wachsen auf eine Weise durchgeführt werden, die ein vertikales Wachstum des III-N-Materials, das direkt vom Substrat 202 gekeimt wird, behindert, und stattdessen wird ein seitliches Wachstum des III-N-Materials gefördert, ein Prozess, der als „laterales epitaktisches Überwachsen“ (lateral epitaxial overgrowth, LEO) bekannt ist (auch als „epitaktisches laterales Überwachsen“ (epitaxial lateral overgrowth, ELO bekannt). Zu diesem Zweck können Strukturen, die ein Keimen des III-N-Materials vom Substrat 202 blockieren würden, über dem Substrat 202 vor dem Aufwachsen der Pufferschicht 208 bereitgestellt werden, wobei die Strukturen in 2B und 2C als Beispiele für Keimblockierungsstrukturen 206 gezeigt sind. Ein Sicherstellen, dass zumindest ein Teil des III-N-Materials der Pufferschicht 208, im Gegensatz zu einem rein vertikalen Wachstum, durch LEO ausgebildet wird, ermöglicht ein Verbessern der Qualität des III-N-Halbleitermaterials, ohne dass eine dicke III-N-Schicht aufgewachsen werden muss, um eine solche Qualität zu erzielen.
  • In verschieden Ausführungsformen kann die in 2B und 2C dargestellte Pufferschicht 208 eine Dicke zwischen ungefähr 500 und 5000 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen 1000 und 2000 Nanometer, aufweisen. Eine Gitterkonstante des Halbleitersubstrats 202 kann von einer Gitterkonstante des III-N-Materials der Pufferschicht 208 um zumindest ungefähr 15 %, z.B. zumindest ungefähr 17 % oder zumindest ungefähr 20 %, verschieden sein.
  • Die Keimblockierungsstrukturen 206 können eine oder mehrere Strukturen aus einem dielektrischen Material auf dem Halbleitersubstrat 202 umfassen, wobei Abschnitte des III-N-Materials der Pufferschicht 208 die eine oder die mehreren Strukturen umgeben. Zum Beispiel können Abschnitte der Pufferschicht 208 die eine oder die mehreren Strukturen 206 im Wesentlichen auf allen Seiten umgeben, mit der Ausnahme der Stelle, an der die Strukturen an das Substrat 202 angrenzen (d.h. in Kontakt stehen, wobei möglicherweise beliebige der Grenzflächenschichten als Ergebnis des In-Kontakt-Bringens zweier Materialien miteinander gebildet werden). Wie in 2B und 2C dargestellt, können solche Strukturen in den Vorrichtungsanordnungen 200B und 200C als Ergebnis der Verwendung der Keimblockierungselemente, wie hier beschrieben, verbleiben, (d.h. diese Strukturen können die hier beschriebenen Keimblockierungselemente sein). In verschiedenen Ausführungsformen kann das dielektrische Material der Keimblockierungsstrukturen 206 eines oder mehrere von einer Verbindung, die Silizium und Sauerstoff (z.B. SiO2) umfasst, und einer Verbindung, die Hafnium und Sauerstoff (z.B. HfO2) umfasst, aufweisen.
  • Die verschiedenen Ansichten der Qubit-Vorrichtungs-Anordnungen, wie hier beschrieben, sind in den Fig. mit genauen rechten Winkeln und geraden Linien gezeigt, was nicht die Beispiele für tatsächliche Prozesseinschränkungen widerspiegelt, die veranlassen können, dass die Merkmale nicht so ideal aussehen, wenn beliebige der vorstehend beschriebenen Strukturen z.B. unter Verwendung von Rasterelektronenmikroskop-Bildern (SEM-Bildern) oder Transmissionselektronenmikroskop-Bilden (TEM-Bildern) untersucht werden. In solchen Bildern tatsächlicher Strukturen könnten mögliche Verarbeitungsdefekte ebenfalls sichtbar sein, wie z.B. verjüngte Durchkontaktierungen, gelegentliche Schrauben-, Rand- oder Kombinationsversetzungen innerhalb des kristallinen Bereichs, gelegentliche Versetzungsdefekte einzelner Atome oder Cluster von Atomen.
  • Weitere Einzelheiten der in 2A bis 2C gezeigten Anordnungen werden in der nachstehend bereitgestellten Beschreibung der jeweiligen Verfahren, die zum Ausbilden solcher Anordnungen verwendet werden können, bereitgestellt.
  • Selbstjustierendes Verfahren zum Integrieren von VC-Inseln auf einem Halbleitersubstrat
  • 3 stellt ein Ablaufdiagramm eines selbstjustierendes Verfahrens 300 zum Integrieren von VC-Inseln für VC-basierte Spin-Qubits auf einem Halbleitersubstrat, gemäß einigen Ausführungsformen der vorliegenden Offenbarung bereit. Zum Beispiel kann das Verfahren 300 verwendet werden, um die VC-Inseln 204 auf dem Substrat 202, wie in 2A dargestellt, als ein Teil des Herstellens einer VC-basierten Spin-Qubit-Vorrichtung, wie z.B. der in 1 gezeigten Spin-Qubit-Vorrichtung 100, zu integrieren.
  • Obwohl die Vorgänge des Verfahrens 300 jeweils einmal und in einer bestimmten Reihenfolge dargestellt sind, können die Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt und nach Wunsch wiederholt werden. Zum Beispiel können ein oder mehrere Vorgänge parallel durchgeführt werden, um mehrere Spin-Qubit-Vorrichtungen mit VC-basierten Spin-Qubits im Wesentlichen gleichzeitig herzustellen. In einem anderen Beispiel können die Vorgänge in einer anderen Reihenfolge durchgeführt werden, um die Struktur einer Spin-Qubit-Vorrichtung widerzuspiegeln, in der auf einem Halbleitersubstrat integrierte VC-Inseln, wie hier beschrieben, aufgenommen werden. Außerdem kann das Herstellungsverfahren 300 andere Vorgänge, die in 3 nicht konkret dargestellt sind, umfassen, wie z.B. verschiedene Reinigungsvorgänge, wie in der Technik bekannt. Zum Beispiel kann in einigen Ausführungsformen die Spin-Qubit-Vorrichtungsanordnung, oder verschiedene Abschnitte davon, vor, während oder/und nach beliebigen der Prozesse des hier beschrieben Verfahrens 300 gereinigt werden, um oberflächengebundene organische und metallische Verunreinigungen, sowie eine unter der Oberfläche befindliche Kontaminierung zu entfernen. In einigen Ausführungsformen kann das Reinigen ausgeführt werden, indem z.B. eine chemische Lösung (wie z.B. Peroxid) verwendet wird und/oder mit Ultraviolettstrahlung (UV), die mit Ozon kombiniert wird, und/oder indem die Oberfläche oxidiert wird (z.B. unter Verwendung einer thermischen Oxidation) und anschließend das Oxid (z.B. unter Verwendung von Flusssäure (HF)) entfernt wird. In einem anderen Beispiel kann das Verfahren 300 ferner andere Herstellungsvorgänge umfassen, die mit der Fertigung anderer Komponenten einer VC-basierten Spin-Qubit-Vorrichtung im Zusammenhang stehen, die in 3 ebenfalls nicht konkret dargestellt sind, wie z.B. Herstellungsvorgänge zum Fertigen eines beliebigen oder mehrerer von den Wellenleitern, Resonatoren, und HF-Leitungen, z.B. um eine Spin-Qubit-Vorrichtung, wie z.B. in 1 dargestellt, zu fertigen.
  • 4A bis 4E sind verschiedene Ansichten, die verschiedene Beispielstufen im Herstellen einer Spin-Qubit-Vorrichtung unter Verwendung des selbstjustierenden Verfahrens von 3 zeigen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Viele Elemente, auf die in der Beschreibung von 3 und 4A bis 4E mit Bezugszeichen verwiesen wird, sind in 4A bis 4E mit anderen Strukturen angezeigt, wobei eine Legende, die die Übereinstimmung zwischen den Bezugszeichen und Strukturen veranschaulicht, an der Unterseite von 4A bis 4E bereitgestellt ist, und sind in 4A bis 4E nicht mit Pfeilen, die auf sie hinweisen, gekennzeichnet, um die Zeichnungen nicht zu unübersichtlich zu gestalten. Zum Beispiel zeigt die Legende, dass 4A bis 4E verschiedene Muster verwenden, um das Substrat 202, die VC-Inseln 204 usw. zu zeigen.
  • Unter Bezugnahme auf das Verfahren 300 kann das Verfahren mit einem Prozess 302 beginnen, während dessen Öffnungen in einem Halbleitersubstrat ausgebildet werden, wobei die Öffnungen zum späteren Beherbergen von Abschnitten der VC-Inseln gedacht sind. Ein Ergebnis des Durchführens des Prozesses 302 ist mit einer in 4A gezeigten Spin-Qubit-Vorrichtungsanordnung 402 veranschaulicht. Die Anordnung 402 zeigt zwei Beispielöffnungen 432, von denen jede später als eine Position dienen kann, in der eine VC-Insel eines anderen Spin-Qubits angeordnet wird, z.B. die VC-Inseln zum Ausbilden von zwei Qubits 102/202, wie vorstehend beschrieben. Positionen der Öffnungen 432 wären daher diejenigen, an denen sich die VC-Inseln der zukünftigen Qubits auf einem Qubit-Die befinden sollten. In einigen Ausführungsformen kann eine Querabmessung an der Oberseite der Öffnung 432, die in 4A als eine Breite 434 dargestellt ist, kleiner sein als ungefähr 200 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. kleiner als ungefähr 100 Nanometer. Ein Querschnitt der Öffnung 432 von der Oberseite (d.h. der Ebene senkrecht zur Ebene der Zeichnung) kann eine beliebige geeignete Form aufweisen, wie z.B. einen Kreis, ein Quadrat, jede andere polygonale Form außer dem Quadrat, oder eine beliebige andere Form mit Kurven, die nicht notwendigerweise ein Kreis ist. Ein Flächeninhalt einer Fläche des Substrats 202, die zum Ausbilden der Öffnung 432 entfernt wird, kann zwischen ungefähr 100 und 40000 Quadratnanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen 1000 und 10000 Quadratnanometer, betragen. Eine Tiefe der Öffnung, d.h. eine in 4A als eine Tiefe 436 dargestellte Abmessung, kann zwischen ungefähr 20 und 1000 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 40 und 200 Nanometer, oder zwischen ungefähr 50 und 100 Nanometer, betragen. Ein Pitch benachbarter Öffnungen 432 (z.B. als ein Abstand von einer Mitte zur Mitte zwischen zwei benachbarten Öffnungen gemessen, in 4A als ein Pitch 438 dargestellt) kann zwischen ungefähr 100 und 10000 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen 500 und 2000 Nanometer, betragen.
  • Wie in 4A dargestellt, weisen die Öffnungen 432 eine Form auf, so dass die Breite der Öffnung an der Oberfläche des Substrats 202 größer ist als die Breite der Öffnung tiefer innerhalb des Substrats 202, d.h. die Öffnungen 432 weisen ein sogenanntes „nicht hinterschnittenes“ (non-re-entrant) Profil auf, bei dem eine Breite näher der Oberseite einer Öffnung größer ist als eine Breite näher der Unterseite der Öffnung. Durch eine solche Form kann sichergestellt werden, dass VC-Inseln, die später in einer Lösung oder Suspension über das Substrat verteilt werden, in die Öffnungen 432 derart passen, wie es vorgesehen ist, dass sie passen. Im Beispiel, das in 4A und anderen Fig. gezeigt ist, die das selbstjustierende Verfahren veranschaulichen, sind die Öffnungen 432 derart gezeigt, dass sie eine im Wesentlichen konische Form aufweisen (d.h. eine dreidimensionale geometrische Form aufweisen, die sich von einer Basis näher an der obersten Oberfläche des Substrats 202, wobei diese Basis entweder im Wesentlichen flach oder gekrümmt sein kann, bis zu einem Punkt glatt verjüngt, der als Scheitelpunkt oder eine Kegelspitze bezeichnet wird, der sich am weitesten von der oberste Oberfläche des Substrats im Vergleich zu anderen Punkten der Öffnung 432 befindet), die mit einem Scheitelpunkt an der Unterseite der Öffnung endet. Jedoch können in anderen Ausführungsformen die Öffnungen 432 beliebige andere Formen aufweisen, die ein nicht hinterschnittenes Profil aufweisen, wie z.B. eine im Wesentlichen kegelstumpfartige Form (d.h. eine der kegelartigen Form ähnliche Form, mit der Ausnahme, dass der Abschnitt der Form, der sich am nächsten der Spitze befindet, entlang einer Ebene parallel zur Basis abgeschnitten ist und im Wesentlichen einen konischen Kegelstumpf bildet).
  • In verschiedenen Ausführungsformen können die Öffnungen 432 im Prozess 302 und einer beliebigen geeigneten Strukturierungstechnik ausgebildet werden, wobei sich, wie hier verwendet, „Strukturieren“ auf ein Ausbilden einer Struktur in einem oder mehreren Materialien unter Verwendung beliebiger geeigneter Techniken beziehen kann (z.B. Anwenden eines Fotolacks, Strukturieren des Fotolacks unter Verwendung von Lithografie, und anschließendes Ätzen des einen oder der mehreren Materialien unter Verwendung einer Trockenätz-, Nassätz- oder einer beliebigen geeigneten Technik). Beispiele für Strukturierungstechniken umfassen fotolithografisches oder Elektronenstrahl-(e-Strahl-) oder optisches Strukturieren, möglicherweise in Verbindung mit einem Trockenätzen, wie z.B. einem reaktiven HF-Ionenätzen (RIE) oder einem ICP-RIE (induktiv gekoppeltes Plasma), oder eine beliebige andere geeignete Ätztechnik, um ein gegebenes Material zu einer Struktur einer konkreten Geometrie für eine gegebene Implementierung zu strukturieren, z.B. um das Substrat 202 zum Ausbilden der Öffnungen 432, wie hier beschrieben, zu strukturieren.
  • 4A zeigt ferner Innenseitenwände 440 der Öffnungen 432.
  • Nachdem die Öffnungen 432 ausgebildet wurden, kann das Verfahren 300 mit einem fakultativen Prozess 304 fortfahren, wobei die Innenseitenwände 440 der Öffnungen 432 mit einer Schicht aus einem Funktionalisierungsmaterial ausgekleidet werden, das in einem späteren Prozess des Verfahrens 300 die Befestigung der VC-Inseln an den Seitenwänden der Öffnungen ermöglichen oder fördern kann. Ein Ergebnis des Durchführens des Prozesses 304 ist mit einer in 4B gezeigten Spin-Qubit-Vorrichtungsanordnung 404 veranschaulicht. Die Anordnung 404 das Beispiel der in 4A gezeigten Anordnung 402, in der die Öffnungen 432 zu Öffnungen 442 wurden, da ihr Volumen als Ergebnis der Abscheidung der Schicht 444 ein wenig reduziert ist. Eine Dicke der Schicht 444 kann zwischen ungefähr 0,1 und 5 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche betragen, und das Volumen der Öffnungen 432 kann sich entsprechend der Dicke der Schicht 444 verringern. In verschiedenen Ausführungsformen kann das Funktionalisierungsmaterial 444 ein beliebiges geeignetes Material sein, das eine Befestigung der VC-Inseln darauf ermöglichen oder fördern würde, und kann eine oder mehrere von den Gruppen -OH oder -O oder -H oder -N umfassen. In verschiedenen Ausführungsformen kann die Schicht 444 im Prozess 304 unter Verwendung einer beliebigen geeigneten Abscheidungstechnik, wie z.B. einer Rotationsbeschichtung, einer Tauchbeschichtung, einer Atomlagenabscheidung (ALD) oder einer chemischen Gasphasenabscheidung (CVD), möglicherweise in Kombination mit einer Strukturierung, abgeschieden werden.
  • Obwohl nicht konkret in den Fig. gezeigt, könnte anstelle der Abscheidung einer Schicht eines Funktionalisierungsmaterials, das die Bereiche definiert, in denen die VC-Inseln in einem späteren Prozess anzubringen sind, der Prozess 304 eine Abscheidung einer Schicht eines Schutz- oder Passivierungsmaterials umfassen, das die komplementären Bereiche definiert, in denen die VC-Inseln nicht angebracht werden sollen. Zum Beispiel könnte ein solches Material auf der oberen Fläche des Substrats 202 und nicht auf den Innenseitenwänden 440 der Öffnungen 432 abgeschieden werden. Wenn das Material ein Passivierungsmaterial ist, dann könnte es eine Anbringung der VC-Inseln an jener Fläche aktiv behindern, reduzieren oder verhindern, wodurch sichergestellt wird, dass die VC-Inseln an den Innenseitenwänden 440 der Öffnungen 432 angebracht werden. Wenn das Material ein Schutzmaterial ist, wie z.B. ein geeignetes Oxid, z.B. Siliziumoxid, dann könnte es als Schutz der Fläche der Struktur davor dienen, dass VC-Inseln daran angebracht werden, da die Schutzmaterialschicht, nachdem die VC-Inseln an den gewünschten Positionen angeordnet sind, entfernt werden kann, wodurch jegliche daran angebrachte VC-Inseln entfernt werden. In verschiedenen Ausführungsformen könnten solche Schutz- oder Passivierungsmaterialien im Prozess 304 unter Verwendung einer beliebigen geeigneten Abscheidungstechnik, wie z.B. einer Rotationsbeschichtung, einer Tauchbeschichtung, einer ALD oder einer CVD, möglicherweise in Kombination mit einer Strukturierung, abgeschieden werden.
  • Unter erneuter Bezugnahme auf 3 kann, wie dargestellt, das Verfahren 300 auch einen Prozess 306 umfassen, der ein Ausbilden von Diamant- oder VC-Inseln umfasst, die in den Öffnungen 432 oder 442 in einem späteren Prozess 308 bereitgestellt werden. Obwohl in 3 als auf den Prozess 304 folgend dargestellt, kann in verschiedenen Ausführungsformen der Prozess 306 zu einem beliebigen Zeitpunkt vor, nach oder mit beliebigen der Prozesse 302 und 304 überlappend ausgeführt werden. Außerdem beziehen sich die in 3 dargestellten Prozesse 306 und 308 auf „Diamant-/VC-Inseln“, um anzuzeigen, dass sie sich entweder auf Diamantinseln oder VC-Inseln beziehen können, wobei Diamantinseln Inseln sind wie die VC-Inseln, außer dass sie keinen Defekt umfassen, der eine Insel zu einer VC-Insel macht. Solche Defekte können später, nachdem die Inseln in den Öffnungen 432/442 angeordnet wurden, eingeführt werden.
  • Der Prozess 306 umfasst darin mehrere Prozesse, wie mit Anordnungen 406, 408, 410 und 412, die in 4C dargestellt sind, veranschaulicht ist, von denen jede Beispiele von VC-Inseln, die ausgebildet werden, zeigt. In anderen Ausführungsformen können analoge Schritte an einem Kohlenstoff-basierten Isolationsmaterial, wie z.B. Diamanten, ohne die Defekte, ausgeführt werden. Ein in 4C gezeigter Einsatz 446 veranschaulicht, dass während der Fertigung der Diamant-/VC-Inseln der Zusammenbau mit dem Substrat, das im Einsatz 446 von 4B als die Anordnung 404 dargestellt ist, vorübergehend beiseitegelegt werden kann. Die in 4C dargestellte Anordnung 406 zeigt, dass der Prozess 306 mit einem Bereitstellen von Inseln aus einem Fotolack- oder einem beliebigen anderen Maskenmaterial 448 über einer Struktur aus Diamant 450 (oder einem anderen isolierenden Kohlenstoff-basierten Material, das zum Ausbilden von VC-Inseln geeignet ist) beginnen kann, wobei das Fotolack- oder das andere Maskenmaterial 448 zum Definieren von Stellen geeignet ist, an denen Diamant-/VC-Inseln auszubilden sind. Ein im Diamanten 450 dargestellter schwarzer Punkt veranschaulicht schematisch einen Defekt, der ein VC bildet, was zeigt, dass in der Anordnung 406 der Fotolack/das Maskenelement 448 über einem entsprechenden Defekt bereitgestellt wird, so dass später VC-Inseln mit einem Defekt pro Insel erzeugt werden können.
  • Die Anordnung 408 zeigt, dass als Nächstes ein Ätzprozess begonnen wird, um Material des Diamanten 450, das nicht mit dem Fotolack/der Maske 448 abgedeckt ist, zu entfernen. Zu diesem Zweck sollte der Fotolack/die Maske 448 als ein beliebiges Material gewählt werden, das eine hinreichende Ätzselektivität in Bezug auf den Diamanten 450 aufweist, d.h. ein beliebiges Material, das nicht wesentlich geätzt würde, wenn Ätzmittel, die den Diamanten 450 ätzen können, verwendet werden, und umgekehrt. Insbesondere kann ein isotropes Ätzen (d.h. ein Ätzprozess, der den Diamanten 450 in mehrere Richtungen geätzt) verwendet werden, um eine Hinterschneidung zu erzeugen, die letztendlich die Diamant-/VC-Inseln aus dem Rest der Struktur des Diamanten 450 befreien würde. Die Anordnung 410 zeigt, dass an einigen Punkten Diamant-/VC-Inseln 452 ausgebildet werden (lediglich eine ist in 4C gekennzeichnet, aber vier sind als ein Beispiel dargestellt), die letztendlich aufgrund der Hinterschneidung, aus dem Rest des Diamanten 450 befreit werden, und frei sind, wie mit der Anordnung 412 in 4C dargestellt. Die Diamant-/VC-Inseln 452 können dann in einer Lösung oder einer Suspension z.B. unter Verwendung von Isopropylalkohol oder Ähnlichem als einem flüssigen Medium, aufgenommen werden.
  • Das Verfahren 300 kann dann mit einem Prozess 308 fortfahren, wobei die in einer Lösung oder einer Suspension verteilten Diamant-/VC-Inseln in die Öffnungen 432 oder 442 geliefert werden. In einigen Ausführungsformen kann der Prozess 308 auch mehrere Prozesse umfassen, wie z.B. in 4D mit Anordnungen 414, 416 und 418 gezeigt. Die Anordnung 414 zeigt eine Ausführungsform, in der die Schicht 444 aus einem Funktionalisierungsmaterial nicht verwendet wird, wobei gezeigt wird, dass die Lösung/Suspension mit den Diamant-/VC-Inseln 452 z.B. unter Verwendung einer Rotationsbeschichtung, einer Tauchbeschichtung oder eines beliebigen anderen geeigneten Prozesses in die Nähe der Anordnung 402 gebracht wird. Als Folge davon enden einige der Diamant-/VC-Inseln 452 innerhalb der Öffnungen 432, wie mit der Anordnung 416 gezeigt, die veranschaulicht, dass zwei der vier Diamant-/VC-Inseln 452 in den Öffnungen 432 endeten, während sich die restlichen Diamant-/VC-Inseln 452 irgendwo auf der Oberfläche des Halbleitersubstrats 202 befinden. Der Prozess 308 kann mit einem fakultativen Prozess enden, in dem überschüssige Diamant-/VC-Inseln 452, d.h. diejenigen, die nicht in die Öffnungen 432 passten, entfernt werden, wobei ein Beispielergebnis davon mit der Anordnung 418 dargestellt ist. Es ist zu beachten, dass obwohl der Fotolack 448 derart dargestellt ist, dass er von den Diamant-/VC-Inseln 452 bereits in der Anordnung 412 in 4C entfernt ist, kann er in anderen Ausführungsformen zu einem beliebigen späteren Zeitpunkt entfernt werden, z.B. nachdem die Diamant-/VC-Inseln 452 in der Anordnung 418 platziert wurden. Außerdem können in einigen Ausführungsformen die VC-Inseln erzeugt werden, nachdem die Diamantinseln 452 auf der Anordnung 418 platziert wurden und der Fotolack 448 entfernt wurde.
  • Wie in der Anordnung 418 dargestellt, werden als ein Ergebnis des Durchführens des Prozesses 308 die Diamant-/VC-Inseln 452 in den obersten Abschnitt/die oberste Schicht 454 des Halbleitersubstrats 202 integriert, wobei zumindest ein Abschnitt der Diamant-/VC-Insel 452, der in der Anordnung 418 als ein Anordnung 456 für jede Insel 452 gezeigt ist, der mit einem punktierten Umriss gekennzeichnet ist, durch das Halbleitermaterial des Substrats 202 umgeben ist. Um eine solche Integration zu ermöglichen, sollte die Form und die Abmessungen der Inseln 452 im Wesentlichen der Form und den Abmessungen der Öffnungen ähnlich sein, in die sie eingeführt werden, d.h. der Öffnungen 432 oder 442, je nachdem, ob das Funktionalisierungsmaterial 444 verwendet wird. Die verschiedenen Abmessungen für die Öffnungen 432, die vorstehend beschrieben wurden, sind für die Abmessungen der Diamant-/VC-Inseln 452 zutreffend, wobei die Beschreibungen hier nicht wiederholt werden.
  • Das Verfahren 300 kann auch fakultativ einen Prozess 310 umfassen, der ein Bereitstellen weiterer Schicht und ein Erzeugen notwendiger Öffnungen über den in den Öffnungen 432/442 angeordneten VC-Inseln umfasst. In einigen Ausführungsformen kann der Prozess 310 auch mehrere Prozesse umfassen, wie z.B. in 4E mit Anordnungen 420, 422 und 424 gezeigt. Die Anordnung 420 zeigt eine Ausführungsform, in der eine Hartmaske 458 über der oberen Fläche der Anordnung 418 platziert wird, und dann wird ein Planarisierungsmaterial 460 über der Hartmaske 458 abgeschieden. Die Hartmaske 458 kann ein beliebiges Material umfassen, der geeignet ist, um dem Planarisierungsprozess standzuhalten, z.B. Siliziumnitrid, und das Planarisierungsmaterial 460 kann ein beliebiges geeignetes optisch transparentes Isolationsmaterial, wie z.B. Siliziumoxid, umfassen. Die Anordnung 422 zeigt, dass das Planarisierungsmaterial 460 dann planarisiert werden kann, bis obere Flächen der Hartmaske 458 freigelegt werden, was z.B. unter Verwendung eines chemisch-mechanischen Polierens (CMP) vorgenommen werden kann, um überschüssige Abschnitte des Planarisierungsmaterials 460 zu entfernen, wie in der Technik bekannt. Als Nächstes können Öffnungen 462 ausgebildet werden, die zumindest Abschnitte der oberen Flächen der VC-Inseln 452 freilegen, wie mit der Anordnung 424 gezeigt. In einigen Ausführungsformen können die VCs erst erzeugt werden, nachdem die Anordnung 424 ausgebildet wurde, d.h. die Inseln 452 können bis zu jenem Zeitpunkt Diamantinseln ohne jegliche Defekte sein.
  • Quantenschaltungsanordnungen, die in 4A bis 4E dargestellt sind, können wesentlich variieren, um äquivalente oder ähnliche Ergebnisse zu erzielen, und daher sollten sie nicht als die einzig möglichen Implementierungen von Quantenschaltungsanordnungen gemäß dem hier beschriebenen selbstjustierenden Verfahren zum Integrieren von VC-Inseln auf einem Halbleitersubstrat ausgelegt werden. Insbesondere sollten Spin-Qubit-Vorrichtungsanordnungen, die in 4A bis 4E dargestellt sind, nicht als die einzig möglichen Implementierungen von Quantenschaltungsanordnungen ausgelegt werden, bei denen eine oder mehrere VC-Inseln in Öffnungen in einem Halbleitersubstrat gemäß dem hier beschriebenen Selbstjustierenden Verfahren angeordnet werden. Es bestehen im Vergleich zu dem, was in 4A bis 4E dargestellt ist, viele Abwandlungen, die im Kontext des vorstehend beschriebenen selbstjustierenden Verfahrens 300 implementiert werden könnten, von denen lediglich einige vorstehend beschrieben wurden. Zuallererst kann, wie oben beschrieben, der Zeitpunkt, zu dem der Diamant 450 (oder allgemeiner ein beliebiges geeignetes Kohlenstoff-basiertes Material, aus dem Inseln mit Defektzentren gebildet werden können) verarbeitet wird, um die VCs zu erzeugen, beträchtlich variieren, wobei die VCs bereits vor dem Beginn des zuerst mit der Anordnung 408 gezeigten Ätzens ausgebildet werden können, oder erst nachdem die Öffnungen 462' über den Inseln 454, die in den Öffnungen 432 oder 442 angeordnet werden, erzeugt werden (abhängig davon, ob das Funktionalisierungsmaterial 444 verwendet wurde oder nicht). Zweitens kann, wie vorstehend beschrieben, die Form der Öffnungen 432 beträchtlich variieren, solange die Form vorzugsweise weiterhin ein nicht hinterschnittenes Profil aufweist, das beim Lenken der Platzierung der Diamant-/VC-Inseln in den Öffnungen nützlich wäre. Entsprechend sollten die im Prozess 306 ausgebildeten Diamant-/VC-Inseln 452 Formen aufweisen, die geeignet sind, um in den Öffnungen 432/442 angeordnet zu werden. Obwohl 4A bis 4E die Inseln 452 derart darstellen, dass sie im Wesentlichen flache obere Flächen aufweisen (obere, nachdem die Diamanten in den Öffnungen angeordnet wurden), kann in anderen Ausführungsformen eine solche Fläche eine konvexe Form aufweisen, die beim Koppeln von Licht in die VCs in diesen Inseln hilfreich sein kann. Obwohl 4A bis 4E die Inseln 452 derart darstellen, dass sie Abschnitte aufweisen, die nicht in die Öffnungen passen, wie z.B. bei Abschnitten der Inseln 452 über den Abschnitten 456 in der Anordnung 418 über der Fläche des Substrats 202 gesehen werden kann, können außerdem in einigen Ausführungsformen die Inseln 452 in die Öffnungen im Substrat 202 in ihrer Gänze passen und mit der Fläche des Substrats 202 bündig sein. In solchen Ausführungsformen ist der in 3 dargestellte Prozess 310 möglicherweise nicht notwendig. Obwohl in 4A bis 4E nicht konkret dargestellt, kann ferner das Verfahren 300 einen Prozess umfassen, in dem zumindest Abschnitte von zumindest einigen der vorstehend beschriebenen Elektroden 110 ausgebildet werden. Insbesondere können in einigen Ausführungsformen Abschnitte der Elektroden 110, die zum Abstimmen der Frequenz der VCs verwendet werden, auf den Innenseitenwänden 440 der Öffnungen im Substrat 202 angeordnet werden, d.h. bevor die Inseln 452 in den Öffnungen angeordnet werden. In verschiedenen Ausführungsformen können die Elektroden 110 in einem Prozess bereitgestellt werden, in dem ein oder mehrere elektrisch leitfähige Materialien über dem Substrat 202, möglicherweise in Verbindung mit einer Strukturierung abgeschieden werden. Beispiele für Abscheidungstechniken zum Abscheiden von Elektrodenmaterial(ien) umfassen ALD, CVD, physikalische Gasphasenabscheidung (PVD) (z.B. Verdampfungsabscheidung, Magnetron-Sputtern oder Elektronenstrahlabscheidung) oder Elektroplattieren.
  • Puffer-basiertes Verfahren zum Integrieren von VC-Inseln auf einem Halbleitersubstrat
  • 5 stellt ein Ablaufdiagramm eines Puffer-basierten Verfahrens 500 zum Integrieren von VC-Inseln für VC-basierte Spin-Qubits auf einem Halbleitersubstrat, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Zum Beispiel kann das Verfahren 500 verwendet werden, um die VC-Inseln 204 auf dem Substrat 202, wie entweder in 2B oder 2C dargestellt, als ein Teil des Herstellens einer VC-basierten Spin-Qubit-Vorrichtung, wie z.B. der in 1 gezeigten Spin-Qubit-Vorrichtung 100, zu integrieren.
  • Obwohl die Vorgänge des Verfahrens 500 jeweils einmal und in einer bestimmten Reihenfolge dargestellt sind, können die Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt und nach Wunsch wiederholt werden. Zum Beispiel können ein oder mehrere Vorgänge parallel durchgeführt werden, um mehrere Spin-Qubit-Vorrichtungen mit VC-basierten Spin-Qubits im Wesentlichen gleichzeitig herzustellen. In einem anderen Beispiel können die Vorgänge in einer anderen Reihenfolge durchgeführt werden, um die Struktur einer Spin-Qubit-Vorrichtung widerzuspiegeln, in der auf einem Halbleitersubstrat integrierte VC-Inseln, wie hier beschrieben, aufgenommen werden. Außerdem kann das Herstellungsverfahren 500 andere Vorgänge, die in 5 nicht konkret dargestellt sind, umfassen, wie z.B. verschiedene Reinigungsvorgänge, wie in der Technik bekannt. Zum Beispiel kann in einigen Ausführungsformen die Spin-Qubit-Vorrichtungsanordnung, oder verschiedene Abschnitte davon, vor, während oder/und nach beliebigen der Prozesse des hier beschrieben Verfahrens 500 gereinigt werden, um oberflächengebundene organische und metallische Verunreinigungen, sowie eine unter der Oberfläche befindliche Kontaminierung zu entfernen. In einigen Ausführungsformen kann ein Reinigen ausgeführt werden, wie vorstehend unter Bezugnahme auf das Verfahren 300 beschrieben. In einem anderen Beispiel kann das Verfahren 500 ferner andere Herstellungsvorgänge umfassen, die mit der Fertigung anderer Komponenten einer VC-basierten Spin-Qubit-Vorrichtung im Zusammenhang stehen, die in 5 ebenfalls nicht konkret dargestellt sind, wie z.B. Herstellungsvorgänge zum Fertigen eines beliebigen oder mehrerer von den Wellenleitern, Resonatoren, und HF-Leitungen, z.B. um eine Spin-Qubit-Vorrichtung, wie z.B. in 1 dargestellt, zu fertigen.
  • 6A bis 6E sind verschiedene Ansichten, die verschiedene Beispielstufen im Herstellen einer Spin-Qubit-Vorrichtung unter Verwendung des Puffer-basierten Verfahrens von 5 zeigen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Viele Elemente, auf die in der Beschreibung von 5 und 6A bis 6E mit Bezugszeichen verwiesen wird, sind in 6A bis 6E mit anderen Strukturen angezeigt, wobei eine an der Unterseite von 6A bis 6E bereitgestellte Legende die Korrespondenz zwischen den Bezugszeichen und Strukturen zeigt, und sind in 6A bis 6E nicht mit Pfeilen, die auf sie zeigen, gekennzeichnet, um die Zeichnungen nicht zu voll zu gestalten. Zum Beispiel zeigt die Legende, dass 6A bis 6E verschiedene Muster verwenden, um das Substrat 202, die VC-Inseln 204 usw. zu zeigen.
  • Das Verfahren 500 kann mit einem Prozess 502 beginnen, der ein Bereitstellen eines Halbleitersubstrats umfasst, das dazu dienen wird, um die VC-basierten Spin-Qubits, wie hier beschrieben, zu beherbergen. Ein Ergebnis des Durchführens des Prozesses 502 ist mit einer in 6A gezeigten Spin-Qubit-Vorrichtungsanordnung 602 veranschaulicht, bei der das Substrat 202, wie vorstehend beschrieben, bereitgestellt wird.
  • Das Verfahren 500 kann dann mit einem Prozess 504 fortfahren, während dessen Keimblockierungselemente über dem im Prozess 502 bereitgestellten Substrat vorgesehen werden. Ein Ergebnis des Durchführens des Prozesses 504 ist mit einer in 6B gezeigten Spin-Qubit-Vorrichtungsanordnung 604 veranschaulicht, wobei vier Beispiele für Keimblockierungselemente 206 gezeigt sind. In anderen Ausführungsformen kann eine beliebige andere Anzahl solcher Elemente 206 verwendet werden, die in beliebigen geeigneten Positionen auf dem Substrat 202 gemäß den hier beschriebenen Prinzipien angeordnet sind.
  • Die Keimblockierungsstrukturen 206 können aus einem beliebigen dielektrischen Material ausgebildet werden, das dazu dienen kann, um zu verhindern, dass das epitaktische Wachstum des III-N-Materials in dem anschließenden Fertigungsprozess des Verfahrens 500 (Prozess 306) vom Substrat 202 gekeimt wird. Im Allgemeinen kann das dielektrische Material der aufgewachsenen III-N-Blockierungsstrukturen 206 z.B. beliebige der Low-k- oder High-k-Dielektrikumsmaterialien, wie herkömmlicherweise in Halbleiterverarbeitung verwendet, umfassen, einschließlich von solchen Elementen, wie z.B. Hafnium, Silizium, Sauerstoff, Stickstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, aber nicht darauf beschränkt. Weitere Beispiele für dielektrische Materialien, die als das III-N-Wachstumsblockierungsmaterial verwendet werden können, können Siliziumnitrid, Siliziumoxid, Siliziumdioxid, Siliziumkarbid, mit Siliziumnitrid dotierten Kohlenstoff, Siliziumoxidnitrid, Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Tantaloxid, Tantalsiliziumoxid, Blei-Scandium-Tantaloxid und Blei-Zink-Niobat umfassen, sind jedoch nicht darauf beschränkt. Beispiele für Low-k-Materialien, die als das III-N-Wachstumsblockierungsmaterial verwendet werden können, können mit Fluor dotiertes Siliziumdioxid, mit Kohlenstoff dotiertes Siliziumdioxid, organische Spin-on-Polymerdielektrika, wie z.B. Polyimid, Polynorbornene, Benzocyclobuten und Polytetrafluorethylen (PTFE) oder ein auf Silicium basierendes polymeres Spin-on-Dielektrikum, wie z.B. Hydrogensilsesquioxan (HSQ) und Methylsilsesquioxan (MSQ)) umfasse, sind aber nicht darauf beschränkt.
  • In verschiedenen Ausführungsformen kann eine Dicke der Keimblockierungsstrukturen 206, die im Prozess 504 bereitgestellt werden, zwischen ungefähr 2 und 50 nm, z.B. zwischen ungefähr 3 und 30 nm, oder zwischen 5 und 10 nm, betragen. Beliebige geeignete Abscheidungstechniken können verwendet werden, um die III-N-Keimblockierungsstrukturen 206 bereitzustellen, wie z.B. Rotationsbeschichtung, Tauchbeschichtung, CVD, ALD, PECVD, thermische Oxidation. In einigen Ausführungsformen kann das Abscheiden des Materials für die Keimblockierungsstrukturen 206 im Prozess 504 fakultativ in Kombination mit einer Strukturierung durchgeführt werden, wie z.B. einer fotolithografischen oder Elektronenstrahlstrukturierung, um sicherzustellen, dass die Keimblockierungsschicht zu Strukturen 206 ausgebildet wird, die lediglich über bestimmten Bereichen des Substrats 202, aber nicht über dem gesamten Substrat bereitgestellt werden. Im Allgemeinen können die im Prozess 504 bereitgestellten Keimblockierungsstrukturen 206 eine oder mehrere Strukturen aus einem dielektrischen Material auf dem Halbleitersubstrat 202 umfassen, wobei Abschnitte des III-N-Materials der in einem späteren Prozess 506 aufgewachsenen Pufferschicht 208 die Strukturen 206 umgeben werden. In einigen Ausführungsformen kann ein Verhältnis einer Fläche des Halbleitersubstrats 202, die mit dem dielektrischen Material der Keimblockierungsstrukturen 206 in Kontakt steht, zu einer Fläche des Halbleitersubstrats 202, die mit dem III-N-Material der Pufferschicht 208 in Kontakt steht, zumindest ungefähr 1, z.B. zumindest ungefähr 1,5, betragen. Je größer dieses Verhältnis, ist eine desto größere Fläche des Substrats 202 mit den Keimblockierungselementen 206 abgedeckt, die ein vertikales Wachstum des III-N-Materials der Pufferschicht 208 verhindern, weswegen sie ein seitliches Wachstum von III-N-Material durch LEO und Verbiegen von Defekten fördern. Ein Teil der Fläche des Substrats 202 muss freigelegt bleiben, d.h. ohne das darauf bereitgestellte Keimblockierungsmaterial, um eine Initialisierung des epitaktischen Wachstums eines III-N-Halbleitermaterials von einer solchen freigelegten kristallinen Fläche im Prozess 506, der nachstehen beschrieben wird, zu ermöglichen.
  • Das Verfahren 500 kann dann mit einem Prozess 506 zum epitaktischen Aufwachsen eines III-N-Halbleitermaterials über dem Substrat 202 fortfahren, wobei die Keimblockierungsstrukturen 206 im Prozess 504 ausgebildet werden. Ein Beispielergebnis des Prozesses 506 ist mit einer in 6C gezeigten Vorrichtungsanordnung 606 veranschaulicht, die ein III-N-Halbleitermaterial zeigt, welches die Pufferschicht 208 bildet.
  • Das epitaktische Wachstum des Prozesses 506 kann durchgeführt werden, indem Fluidvorstufen für das Wachstum des gewünschten III-N-Halbleitermaterials, z.B. Trimethylaluminium (TMA), Triethylaluminium (TEA), Stickstoff, Ammoniak usw. bereitgestellt werden. Das epitaktische Wachstum beginnt an den Oberflächen des Substrats 202, die nicht mit den Keimblockierungsstrukturen 206 bedeckt sind, da diese die einzigen kristallinen Flächen sind, und daher die einzigen Stellen, von denen das epitaktische Wachstum initiiert werden kann. Wenn Vorstufen kontinuierlich einer Reaktionskammer zugeführt werden, in der sich die Anordnung 604 befindet, beginnt das III-N-Halbleitermaterial nach oben zu wachsen (d.h. in vertikaler Richtung der Fig.) und wächst dann weiterhin mithilfe von LEO in lateraler Richtung (d.h. in horizontaler Richtung der Fig.) über den III-N-Keimblockierungsstrukturen 206. Die Kristallqualität der resultierenden Abschnitte des III-N-Halbleitermaterials, das durch LEO aufgewachsen wird, ist wahrscheinlich höher als jene der vertikal aufgewachsenen Abschnitte. Die LEO-Abschnitte des III-N-Halbleitermaterials der Pufferschicht 208 sind ungefähr die Abschnitte über den III-N-Keimblockierungsstrukturen 206, während die vertikal aufgewachsenen Abschnitte des III-N-Halbleitermaterials der Pufferschicht 208 die Abschnitte sind, die über die Keimflächen des Substrats 202 aufgewachsen werden (d.h. über den Räumen zwischen den Keimblockierungsstrukturen 206 aufgewachsen werden).
  • Das Verfahren 500 kann dann mit einem fakultativen Prozess 508 fortfahren, wobei ein isolierendes Kohlenstoff-basiertes Material dann über der im Prozess 506 bereitgestellten Pufferschicht aufgewachsen wird. Ein Beispielergebnis des Prozesses 508 ist mit einer in 6D gezeigten Vorrichtungsanordnung 608 veranschaulicht, die das isolierende Kohlenstoff-basierte Material 210 zeigt. Das epitaktische Wachstum des Prozesses 5068 kann durchgeführt werden, indem fluide Vorstufen für das Wachstum des gewünschten isolierenden Kohlenstoff-basierten Materials 210 bereitgestellt werden. Um zum Beispiel eine Schicht aus Diamanten aufzuwachsen, können Vorstufen, wie z.B. CH2, CCl4, CH2Cl32, CHCl3, CH3Cl, C2H5Cl, sowie ein Trägergas, wie z.B. H2, verwendet werden.
  • Das Verfahren 500 kann mit einem Prozess 510 enden, in dem VC-Inseln bereitgestellt werden. Ein Beispielergebnis des Prozesses 510 ist mit einer in 6E gezeigten Vorrichtungsanordnung 610 veranschaulicht, die die VC-Inseln 204 zeigt, die in dem isolierenden Kohlenstoff-basierten Material 210 bereitgestellt werden, d.h. 6E zeigt die Ausführungsform, in der der fakultative Prozess 508 implementiert wurde. Zu diesem Zweck können VCs innerhalb der gewünschten Stellen, an denen die VC-Inseln 204 bereitgestellt werden sollen, z.B. im Wesentlichen über zumindest einigen der Keimblockierungselemente 206, unter Verwendung beliebiger der an sich bekannten Verfahren, von denen einige vorstehend beschrieben wurden, ausgebildet werden. Die in den vorstehend beschriebenen 6E sowie in 2C dargestellten VC-Inseln 204 zeigen schematisch Flächen, die ein VC enthalten. Im Allgemeinen könnten solche Flächen alternativ als der Diamant 201 mit Punkten, die an Stellen gezeigt werden, an denen die VCs bereitgestellt sind, repräsentiert werden. Mit anderen Worten ist es, wenn die Schicht aus dem Diamanten 210 über der Pufferschicht 208 verwendet wird, wie in 6E und 2C dargestellt, nicht notwendig, Öffnungen im Diamanten 210 zu erzeugen und ein anderes Material darin aufzuwachsen, wie dies zum Ausbilden der in 2B dargestellten Anordnung vorgenommen wird, sondern die VCs können vielmehr in die gewünschten Positionen eingeführt werden, um „VC-Inseln“ 204 zu bilden, wie in 2C und 6E dargestellt.
  • In den Ausführungsformen, in denen der fakultative Prozess 508 nicht implementiert wird (d.h. um die Anordnung auszubilden, wie in 2B gezeigt), können die VC-Inseln 204 im Prozess 510 bereitgestellt werden, indem Öffnungen geeigneter Abmessungen in der Pufferschicht 208 an den gewünschten Positionen, an denen VCs auszubilden sind, erzeugt werden, die Öffnungen mit einem isolierenden Kohlenstoff-basierten Material, wie hier beschrieben, gefüllt werden, und dann die VCs innerhalb des Diamanten in den Öffnungen ausgebildet werden. In verschiedenen Ausführungsformen können die Öffnungen für die VC-Inseln 204 Abmessungen aufweisen, die jenen der VC-Inseln 204, die unter Bezugnahme auf das Verfahren 300 beschrieben wurden, ähnlich sind, obwohl die Öffnungen nicht notwendigerweise konische Formen, wie vorstehend beschrieben, aufweisen müssen, sondern sie können beliebige geeignete Formen aufweisen.
  • Obwohl in 5 nicht konkret dargestellt, kann das Verfahren 500 auch fakultativ einen Prozess umfassen, der ein Bereitstellen weiterer Schichten und ein Erzeugen notwendiger Öffnungen über den VC-Inseln 204, die über der Pufferschicht 208 bereitgestellt sind, umfasst. Ein solcher Prozess kann dem vorstehend beschriebenen Prozess 310 ähnlich sein, aber er wird mit den Anordnungen, wie in 2B oder 2C beschrieben, durchgeführt, und daher wird hier jene Beschreibung im Interesse der Kürze nicht wiederholt. Quantenschaltungsanordnungen, die in 6A bis 6E oder 2B und 2C dargestellt sind, können wesentlich variieren, um äquivalente oder ähnliche Ergebnisse zu erzielen, und daher sollten sie nicht als die einzig möglichen Implementierungen von Quantenschaltungsanordnungen gemäß dem hier beschriebenen Puffer-basierten Verfahren zum Integrieren von VC-Inseln auf einem Halbleitersubstrat ausgelegt werden. Insbesondere sollten Spin-Qubit-Vorrichtungsanordnungen, die in 6A bis 6E oder 2B und 2C dargestellt sind, nicht als die einzig möglichen Implementierungen von Quantenschaltungsanordnungen ausgelegt werden, bei denen eine oder mehrere VC-Inseln über oder in einer III-N-Pufferschicht bereitgestellt werden, die über einem Halbleitersubstrat bereitgestellt ist, gemäß dem hier beschriebenen Puffer-basierten Verfahren. Es bestehen viele Abwandlungen, die im Kontext des vorstehend beschriebenen Puffer-basierten Verfahrens 500 implementiert werden könnten, von denen alle innerhalb des Schutzumfangs der vorliegenden Offenbarung liegen.
  • Verwenden isotopisch gereinigter Materialien
  • In verschiedenen Ausführungsformen jeglicher der hier beschriebenen VC-basierten Spin-Qubits können isotopisch gereinigte Materialien fakultativ verwendet werden, um die Qualität der Spin-Qubit-Vorrichtungen weiter zu verbessern.
  • Wie hier verwendet, ist ein „isotopisch gereinigtes Material“ ein Material, dessen Zusammensetzung von Isotopen mit einem von null verschiedenen Kernspin kleiner ist als die natürliche Menge dieser Isotope in dem Material. Mit anderen Worten kann ein isotopisch gereinigtes Material einen niedrigeren Atomprozentsatz von Isotopen mit einem von null verschiedenen Kernspin umfassen als die natürliche Menge dieser Isotope im nicht isotopisch gereinigten Material. Isotope mit einem von null verschiedenen Kernspin können aufgrund einer Hyperfeinkopplung des Elektronenspins mit dem Kernspinbad und intrinsischer Wechselwirkungen zwischen Kernspins eine Reduzierung der Elektronenspin-Kohärenzzeit in einer Quantenpunktvorrichtung 100 verursachen; ein Reduzieren der Anwesenheit dieser Isotope in einem isolierenden Kohlenstoff-basierten Material, oder zumindest in Abschnitten, in denen die VCs ausgebildet werden, d.h. innerhalb der VC-Inseln 204, kann eine Qubit-Kohärenz und daher Leistungsfähigkeit verbessern. Diese hier offenbarten isotopisch gereinigten Materialien können durch Zentrifugieren geeigneter Vorstufenmaterialien, um verschiedene Isotope anhand von Masse zu trennen, und anschließendes Verwenden lediglich der gewünschten Isotope als Vorstufen zum Aufwachsen des gewünschten Materials aufgewachsen werden. Insbesondere kann in einigen Ausführungsformen das isolierende Kohlenstoff-basierte Material 210 oder/und die VC-Inseln 204, die hier offenbart werden, isotopisch gereinigten Kohlenstoff umfassen, der mehr als 90 Atomprozent stabiler Isotope mit einem Kernspin von null (und weniger als 10 Atomprozent von Isotopen mit einem von null verschiedenen Kernspin) umfassen. Zum Beispiel kann in einigen Ausführungsformen der in dem isolierenden Kohlenstoff-basierten Material 210 aufgenommene Kohlenstoff oder/und die VC-Inseln 204 einen 13C-Gehalt aufweisen, der geringer ist als 1 Atomprozent (z.B. geringer als 0,5 Atomprozent, oder geringer als 0,2-Atomprozent). In einigen Ausführungsformen kann der in dem isolierenden Kohlenstoff-basierten Material 210 oder/und den VC-Inseln 204 aufgenommene Kohlenstoff einen 12C-Gehalt aufweisen, der größer ist als 99 Atomprozent.
  • Beispiele für Qubit-Vorrichtungen
  • Quantenschaltungsanordnungen,-strukturen und -Packages, wie vorstehend beschrieben, können in einem beliebigen Typ von Qubit-Vorrichtungen oder Quantenverarbeitungsvorrichtungen/-strukturen aufgenommen werden. Einige Beispiele solcher Vorrichtungen/Strukturen sind in 7A bis 7B, 8 und 9 dargestellt.
  • 7A bis 7B sind Draufsichten auf einen Wafer 1100 und Dies 1102, die aus dem Wafer 1100 ausgebildet werden können, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Dies 1102 können beliebige von den Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits umfassen, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, z.B. die Quantenschaltung 100, wie in 1 dargestellt, oder beliebige weitere Abwandlungen einer solchen Schaltung, wie vorstehend beschrieben, oder/und beliebige der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben. Der Wafer 1100 kann ein Halbleitermaterial umfassen und kann einen oder mehrere Dies 1102 umfassen, die herkömmliche und Quantenschaltungsvorrichtungselemente aufweisen, welche auf einer Fläche des Wafers 1100 ausgebildet sind. Jeder der Dies 1102 kann eine Wiederholungseinheit eines Halbleiterprodukts sein, die eine beliebige geeignete herkömmliche und/oder Quantenschaltungs-Qubit-Vorrichtung umfasst. Nachdem die Herstellung des Halbleiterprodukts abgeschlossen wurde, kann der Wafer 1100 einem Vereinzelungsprozess unterzogen werden, bei dem jeder der Dies 1102 von anderen getrennt wird, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Ein Die 1102 kann eine oder mehrere Quantenschaltungen, wie hier beschrieben, umfassen, z.B. die Quantenschaltung 100, oder beliebige weitere Abwandlungen jener Schaltung, einschließlich beliebiger der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben, sowie beliebige andere IC-Komponenten. In einigen Ausführungsformen kann der Wafer 1100 oder der Die 1102 ein Speicherbauelement (z.B. ein statisches Direktzugriffspeicherbauelement (SRAM-Bauelement), ein Logik-Bauelement (z.B. AND-, OR-, NAND- oder NOR-Gatter), photonische Vorrichtungen (z.B. Leuchtdioden, Photonendetektoren oder integrierte Laser) oder ein beliebiges anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 1102 kombiniert werden. Zum Beispiel kann ein Speicherarray, das durch mehrere Speicherbauelemente ausgebildet wird, auf einem selben Die 1102 wie eine Verarbeitungsvorrichtung (z.B. die Verarbeitungsvorrichtung 2002 von 9) oder eine andere Logik, die ausgelegt ist, um Informationen in den Speicherbauelementen zu speichern oder in dem Speicherarray gespeicherte Befehle auszuführen, ausgebildet werden.
  • 8 ist eine Querschnittsseitenansicht einer Vorrichtungsanordnung 1200, die beliebige der Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, umfassen kann. Die Vorrichtungsanordnung 1200 umfasst mehrere Komponenten, die auf einer Leiterplatte 1202 angeordnet sind. Die Vorrichtungsanordnung 1200 kann Komponenten umfassen, die auf einer ersten Fläche 1240 der Leiterplatte 1202 und einer gegenüberliegenden zweiten Fläche 1242 der Leiterplatte 1202 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1240 und 1242 angeordnet werden.
  • In einigen Ausführungsformen kann die Leiterplatte 1202 eine gedruckte Leiterplatte (PCB) sein, die mehrere Metallschichten umfasst, die voneinander durch Schichten aus einem dielektrischen Material getrennt und durch elektrisch leitfähige Durchkontaktierungen miteinander verbunden sind. Eine beliebige oder mehrere der Metallschichten können in einem gewünschten Schaltungsentwurf ausgebildet werden, um elektrische Signale (fakultativ in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1202 gekoppelten Komponenten zu leiten. In anderen Ausführungsformen kann die Leiterplatte 1202 ein Gehäusesubstrat oder eine flexible Leiterplatte sein.
  • Die IC-Vorrichtungsanordnung 1200, die in 8 dargestellt ist, kann eine Package-on-Interposer-Struktur 1236 umfassen, die mit der ersten Fläche 1240 der Leiterplatte 1202 mithilfe von Kopplungskomponenten 1216 gekoppelt ist. Die Kopplungskomponenten 1216 können die Package-on-Interposer-Struktur 1236 mit der Leiterplatte 1202 elektrisch und mechanisch koppeln, und können Lotkugeln (wie in 8 dargestellt), männliche und weibliche Teile einer Fassung, ein Haftmittel, ein Underfillmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-on-Interposer-Struktur 1236 kann ein Package 1220 umfassen, der mit einem Interposer 1204 mithilfe von Kopplungskomponenten 1218 gekoppelt ist. Die Kopplungskomponenten 1218 können eine beliebige geeignete Form für die Anwendung annehmen, wie z.B. die vorstehend unter Bezugnahme auf die Kopplungskomponenten 1216 besprochenen Formen. Obwohl ein einzelnes Package 1220 in 8 dargestellt ist, können mehrere Packages mit dem Interposer 1204 gekoppelt werden; in der Tat können zusätzliche Interposer mit dem Interposer 1204 gekoppelt werden. Der Interposer 1204 kann ein dazwischenliegendes Substrat bereitstellen, das zum Überbrücken der Leiterplatte 1202 und des Package 1220 verwendet wird. In einigen Ausführungsformen kann das Package 1220 ein Quantenschaltungs-Vorrichtungs-Package sein, wie hier beschrieben, z.B. ein Package, das beliebige von den Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits umfasst, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, z.B. die Quantenschaltung 100, wie in 1 dargestellt, oder beliebige weitere Abwandlungen einer solchen Schaltung, wie vorstehend beschrieben, oder/und beliebige der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben. In anderen Ausführungsformen kann das Package 1220 zum Beispiel ein herkömmliches IC-Package sein. Im Allgemeinen kann der Interposer 1204 eine Verbindung zu einem breiteren Pitch verbreiten oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Interposer 1204 das Package 1220 (z.B. einen Die) mit einem Ball-Grid-Array (BGA) der Kopplungskomponenten 1216 zum Koppeln mit der Leiterplatte 1202 koppeln. In der in 8 dargestellten Ausführungsform sind das Package 1220 und die Leiterplatte 1202 auf gegenüberliegenden Seiten des Interposers 1204 angebracht; in anderen Ausführungsformen können das Package 1220 und die Leiterplatte 1202 an einer selben Seite des Interposers 1204 befestigt sein. In einigen Ausführungsformen können drei oder mehr Komponenten mithilfe des Interposers 1204 miteinander verbunden sein.
  • Der Interposer 1204 kann aus einem Epoxidharz, einem mit Faserglas verstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie z.B. Polyimid, ausgebildet werden. In einigen Ausführungsformen kann der Interposer 1204 aus abwechselnden festen oder flexiblen Materialien ausgebildet werden, die dieselben Materialien umfassen können, die vorstehend für eine Verwendung in einem Halbleitersubstrat beschrieben wurden, wie z.B. Silizium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 1204 kann Metallverbindungen 1208 und Durchkontaktierungen 1210 umfassen, die Silizium-Durchkontaktierungen (TSVs) 1206 umfassen, jedoch nicht darauf beschränkt sind. Der Interposer 1204 kann ferner eingebettete Vorrichtungen 1214 umfassen, die sowohl passive als auch aktive Vorrichtungen umfassen. Solche Vorrichtungen können Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (elektrostatische Entladung) und Speichervorrichtungen umfassen, sind jedoch nicht darauf beschränkt. Komplexere Bauelemente, wie z.B. HF-Bauelemente, Leistungsverstärker, Energieverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und mikroelektromechanische Systemvorrichtungen (MEMS) können ebenfalls auf dem Interposer 1204 ausgebildet werden. Die Package-on-Interposer-Struktur 1236 kann die Form beliebiger der im Stand der Technik bekannten Package-on-Interposer-Strukturen annehmen.
  • Die Vorrichtungsanordnung 1200 kann ein Package 1224 umfassen, das mit der ersten Fläche 1240 der Leiterplatte 1202 mithilfe von Kopplungskomponenten 1222 gekoppelt ist. Die Kopplungskomponenten 1222 können die Form beliebiger der vorstehend unter Bezugnahme auf die Kopplungskomponenten 1216 besprochenen Ausführungsformen annehmen, und das Package 1224 kann die Form beliebiger der vorstehend mit Verweis auf das Package 1220 besprochenen Ausführungsformen annehmen. Das Package 1224 kann zum Beispiel ein Package sein, das eine oder mehrere Quantenschaltungen mit Qubits, wie hier beschrieben, umfasst oder es kann ein herkömmliches IC-Package sein. In einigen Ausführungsformen kann das Package 1224 die Form beliebiger der Ausführungsformen der Packages mit beliebigen der Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits umfassen, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, z.B. die Quantenschaltung 100, wie in 1 dargestellt, oder beliebige weitere Abwandlungen einer solchen Schaltung, wie vorstehend beschrieben, oder/und beliebige der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben.
  • Die Vorrichtungsanordnung 1200, die in 8 dargestellt ist, umfasst eine Package-on-Package-Struktur 1234, die mit der zweiten Fläche 1242 der Leiterplatte 1202 mithilfe von Kopplungskomponenten 1228 gekoppelt ist. Die Package-on-Package-Struktur 1234 kann ein Package 1226 und ein Package 1232 umfassen, die miteinander durch Kopplungskomponenten 1230 gekoppelt sind, so dass das Package 1226 zwischen der Leiterplatte 1202 und dem Package 1232 angeordnet ist. Die Kopplungskomponenten 1228 und 1230 können die Form einer beliebigen der vorstehend besprochenen Ausführungsformen der Kopplungskomponenten 1216 annehmen, und die Packages 1226 und 1232 können die Form einer beliebigen der vorstehend besprochenen Ausführungsformen des Package 1220 annehmen. Jedes der Packages 1226 und 1232 kann zum Beispiel ein Qubit-Vorrichtungs-Package, wie hier beschrieben, sein oder es kann ein herkömmliches IC-Package sein. In einigen Ausführungsformen können eines oder beider der Packages 1226 und 1232 die Form beliebiger der Ausführungsformen der Packages mit beliebigen der Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits umfassen, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, z.B. die Quantenschaltung 100, wie in 1 dargestellt, oder beliebige weitere Abwandlungen einer solchen Schaltung, wie vorstehend beschrieben, oder/und beliebige der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben.
  • 9 ist ein Blockdiagramm eines Beispiels für eine Quantenrechenvorrichtung 2000, die eine beliebige der Quantenschaltungen oder der Spin-Qubit-Vorrichtungsanordnungen mit VC-basiert en Spin-Qubits, die auf einem Halbleitersubstrat integriert sind, umfassen kann, wie hier beschrieben. Mehrere Komponenten sind in 9 derart dargestellt, dass sie in der Quantenrechenvorrichtung 2000 aufgenommen sind, jedoch können eine beliebige oder mehrere dieser Komponenten weggelassen oder verdoppelt werden, wie es für die Anwendung geeignet ist. In einigen Ausführungsformen können einige oder alle der in der Quantenrechenvorrichtung 2000 aufgenommenen Komponenten an einer oder mehrerer Leiterplatten (z.B. einer Hauptplatine) angebracht werden und können in einer beliebigen der Quantenschaltungen mit beliebigen der hier beschriebenen Quantenschaltungsanordnungen aufgenommen sein oder diese aufnehmen. In einigen Ausführungsformen können verschiedene dieser Komponenten auf einem einzelnen System-on-Chip-Die (SoC) gefertigt werden. Zusätzlich weist in verschiedenen Ausführungsformen die Quantenrechenvorrichtung 2000 möglicherweise nicht eine oder mehrere der in 9 dargestellten Komponenten auf, aber die Quantenrechenvorrichtung 2000 kann eine Schnittstellenschaltung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel kann die Quantenrechenvorrichtung 2000 keine Anzeigevorrichtung 2006 umfassen, aber sie kann eine Anzeigevorrichtungs-Schnittstellenschaltung (z.B. einen Verbinder und eine Treiberschaltung) umfassen, mit der eine Anzeigevorrichtung 2006 gekoppelt werden kann. In einer anderen Gruppe von Beispielen weist die Quantenrechenvorrichtung 2000 möglicherweise keine Audioeingabevorrichtung 2018 oder keine Audioausgabevorrichtung 2008 auf, aber sie kann eine Audioeingabe- oder Audioausgabevorrichtungs-Schnittstellenschaltung (z.B. Verbinder und Unterstützungsschaltung) aufweisen, mit der eine Audioeingabevorrichtung 2018 oder eine Audioausgabevorrichtung 2008 gekoppelt werden kann.
  • Die Quantenrechenvorrichtung 2000 kann eine Verarbeitungsvorrichtung 2002 (z.B. eine oder mehrere Verarbeitungsvorrichtungen) aufweisen. Wie hier verwendet, kann der Begriff „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen Abschnitt einer Vorrichtung verweisen, die/der elektronische Daten von Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu verwandeln, die in Registern und/oder Speichern gespeichert werden können. Die Verarbeitungsvorrichtung 2002 kann eine Quantenverarbeitungsvorrichtung 2026 (z.B. eine oder mehrere Quantenverarbeitungsvorrichtungen), und eine Nicht-Quanten-Verarbeitungsvorrichtung 2028 (z.B. eine oder mehrere Nicht-QuantenVerarbeitungsvorrichtungen) umfassen. Die Quantenverarbeitungsvorrichtung 2026 kann eines oder mehrere von den Quantenschaltungen oder Spin-Qubit-Vorrichtungsanordnungen mit VC-basierten Spin-Qubits umfassen, die auf einem Halbleitersubstrat integriert sind, wie hier beschrieben, z.B. die Quantenschaltung 100, wie in 1 dargestellt, oder beliebige weitere Abwandlungen einer solchen Schaltung, wie vorstehend beschrieben, oder/und beliebige der Spin-Qubit-Vorrichtungsanordnungen, die in 2, 4 oder 6 dargestellt sind, oder beliebige weitere Abwandlungen jener Anordnungen, wie vorstehend beschrieben, und kann eine Datenverarbeitung durchführen, indem Operationen auf den Qubits, die in den hier beschriebenen Schaltungen/Vorrichtungen erzeugt werden können, durchgeführt werden und die Ergebnisse dieser Operationen überwacht werden. Zum Beispiel kann es, wie vorstehend besprochen, zulässig sein, dass verschiedene Qubits wechselwirken, die Quantenzustände verschiedener Qubits können festgelegt oder transformiert werden und die Quantenzustände von verschiedenen Qubits können gelesen werden. Die Quantenverarbeitungsvorrichtung 2026 kann ein allgemeiner Quantenprozessor oder ein spezieller Quantenprozessor sein, der ausgelegt ist, um einen oder mehrere konkrete Quantenalgorithmen auszuführen. In einigen Ausführungsformen kann die Quantenverarbeitungsvorrichtung 2026 Algorithmen ausführen, die für Quantenrechner besonders geeignet sind, wie z.B. kryptografische Algorithmen, die Primfaktorzerlegung verwenden, Verschlüsselung/Entschlüsselung, Algorithmen zum Optimieren chemischer Reaktionen, Algorithmen zum Modellieren von Proteinfaltung usw. Die Quantenverarbeitungsvorrichtung 2026 kann auch eine Unterstützungsschaltung umfassen, um die Verarbeitungsfähigkeit der Quantenverarbeitungsvorrichtung 2026 zu unterstützen, wie z.B. Eingabe-/Ausgangskanäle, Multiplexer, Signalmischer, Quantenverstärker und Analog-Digital-Wandler.
  • Wie vorstehend erwähnt, kann die Verarbeitungsvorrichtung 2002 eine Nicht-Quanten-Verarbeitungsvorrichtung 2028 umfassen. In einigen Ausführungsformen kann die Nicht-Quanten-Verarbeitungsvorrichtung 2028 periphere Logik bereitstellen, um den Betrieb der Quantenverarbeitungsvorrichtung 2026 zu unterstützen. Zum Beispiel kann die Nicht-Quanten-Verarbeitungsvorrichtung 2028 die Leistungsfähigkeit einer Leseoperation steuern, die Leistung einer Schreiboperation steuern, das Löschen von Quanten-Bits usw. steuern. Die Nicht-Quanten-Verarbeitungsvorrichtung 2028 kann auch herkömmliche Rechenfunktionen durchführen, um die durch die Quantenverarbeitungsvorrichtung 2026 bereitgestellten Rechenfunktionen zu ergänzen. Zum Beispiel kann die Nicht-Quanten-Verarbeitungsvorrichtung 2028 mit einer oder mehreren der anderen Komponenten der Quantenrechenvorrichtung 2000 (z.B. dem nachstehend besprochenen Kommunikationschip 2012, der nachstehend besprochenen Anzeigevorrichtung 2006 usw.) auf eine herkömmliche Weise gekoppelt sein, und sie kann als eine Schnittstelle zwischen der Quantenverarbeitungsvorrichtung 2026 und herkömmlichen Komponenten dienen. Die Nicht-Quanten-Verarbeitungsvorrichtung 2028 kann einen oder mehrere Digitalsignalprozessoren (DSPs), anwendungsspezifische ICs (ASICs), zentrale Verarbeitungseinheiten (CPUs), Grafikverarbeitungseinheiten (GPUs), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen innerhalb der Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen umfassen.
  • Die Quantenrechenvorrichtung 2000 kann einen Speicher 2004 umfassen, der seinerseits eine oder mehrere Speichervorrichtungen umfassen kann, wie z.B. einen flüchtigen Speicher (z.B. einen dynamischen Direktzugriffsspeicher (DRAM)), einen nicht flüchtigen Speicher (z.B. einen Festwertspeicher (ROM)), einen Flash-Speicher, einen Festkörperspeicher und/oder eine Festplatte umfassen kann. In einigen Ausführungsformen können die Zustände von Qubits in der Quantenverarbeitungsvorrichtung 2026 gelesen und im Speicher 2004 gespeichert werden. In einigen Ausführungsformen kann der Speicher 2004 einen Speicher umfassen, der einen Die mit der Nicht-Quanten-Verarbeitungsvorrichtung 2028 gemeinsam nutzt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM) oder einen magnetischen Spin-Transfer-Torque-Direktzugriffsspeicher (STT-MRAM) umfassen.
  • Die Quantenrechenvorrichtung 2000 kann eine Kühlvorrichtung 2024 aufweisen. Die Kühlvorrichtung 2024 kann die Quantenverarbeitungsvorrichtung 2026, insbesondere die Quantenschaltungen, wie hier beschrieben, bei einer vorgegebenen niedrigen Temperatur während des Betriebs aufrechterhalten, um Qubit-Dekohärenz zu vermeiden und die Auswirkungen von Streuung in der Quantenverarbeitungsvorrichtung 2026 zu reduzieren. Diese vorgegebene niedrige Temperatur kann in Abhängigkeit von der Einstellung variieren; in einigen Ausführungsformen kann die Temperatur 5 Grad Kelvin oder weniger betragen. In einigen Ausführungsformen wird die Nicht-Quanten-Verarbeitungsvorrichtung 2028 (und verschiedene andere Komponenten der Quantenrechenvorrichtung 2000) möglicherweise nicht durch die Kühlvorrichtung 2030 gekühlt und kann stattdessen bei Raumtemperatur arbeiten. Die Kühlvorrichtung 2024 kann zum Beispiel eine Verdünnungskühleinrichtung, eine Helium-3-Kühleinrichtung oder eine Kühleinrichtung auf der Basis von flüssigem Helium sein.
  • In einigen Ausführungsformen kann die Quantenrechenvorrichtung 2000 einen Kommunikationschip 2012 (z.B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 2012 ausgelegt sein, um drahtlose Kommunikationen für die Übertragung von Daten an die oder von der Quantenrechenvorrichtung 2000 zu verwalten. Der Begriff „drahtlos“ und davon abgeleitete Begriffe können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keine Drähte enthalten, obwohl sie in einigen Ausführungsformen möglicherweise keine enthalten.
  • Der Kommunikationschip 2012 kann einen beliebigen von mehreren drahtlosen Standards oder Protokollen implementierten, einschließlich von IEEE-Standards (Electrical and Electronic Engineers), die Wi-Fi (IEEE 802.11-Familie), IEEE 802.16-Standards (z.B. IEEE 802.16-2005-Änderung), Long-Term-Evolution-Projekt (LTE) zusammen mit allen Änderungen, Aktualisierungen und/oder Bearbeitungen (z.B. Advanced-LTE-Projekt, UMB-Projekt (Ultra-Mobile Broadband) (auch als „3GPP2“ bezeichnet) usw.) umfassen, jedoch nicht darauf beschränkt. BWA-Netzwerke (Broadband Wireless Access), die mit IEEE 802.16 kompatibel sind, werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für weltweite Interoperabilität für Mikrowellenzugriff (Worldwide Interoperability for Microwave Access) steht, was eine Zertifizierungsmarkierung für Produkte darstellt, die Konformitäts- und Interoperabilitätstests für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 2012 kann gemäß GSM (globales System für Mobilkommunikation), GPRS (allgemeiner paketorientierter Funkdienst), UMTS (universelles Mobiltelekommunikationssystem), HSPA (Hochgeschwindigkeits-Paketzugriff), E-HSPA (Evolved HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 2012 kann gemäß EDGE (Enhanced Data for GSM Evolution), GERAN (GSM EDGE Radio Access Network), UTRAN (Universal Terrestrial Radio Access Network) oder E-UTRAN (Evolved UTRAN) arbeiten. Der Kommunikationschip 2012 kann gemäß CDMA (Code Division Multiple Access), TDMA (Time Division Multiple Access), DECT (Digital Enhanced Cordless Telecommunications), EV-DO (Evolution-Data Optimized) und Ableitungen davon, sowie beliebigen anderen drahtlosen Protokollen, die als 3G, 4G 5G oder höher gekennzeichnet sind, arbeiten. Der Kommunikationschip 2012 kann gemäß anderen drahtlosen Protokollen in anderen Ausführungsformen arbeiten. Die Quantenrechenvorrichtung 2000 kann eine Antenne 2022 umfassen, um drahtlose Kommunikationen zu erleichtern und/oder andere drahtlose Kommunikationen (wie z.B. AM- oder FM-Funkübertragungen) zu empfangen.
  • In einigen Ausführungsformen kann der Kommunikationschip 2012 drahtlose Kommunikationen, wie z.B. elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z.B. das Ethernet) handhaben. Wie vorstehend erwähnt, kann der Kommunikationschip 2012 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 2012 für drahtlose Kommunikation kürzerer Reichweite, wie z.B. Wi-Fi oder Bluetooth, bestimmt sein, und ein zweiter Kommunikationschip 2012 kann für drahtlose Kommunikation längerer Reichweite, wie z.B. Globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO oder andere, bestimmt sein. In einigen Ausführungsformen kann ein erster Kommunikationschip 2012 drahtlosen Kommunikationen gewidmet sein, und ein zweiter Kommunikationschip 2012 kann drahtgebundenen Kommunikationen gewidmet sein.
  • Die Quantenrechenvorrichtung 2000 kann eine Akku-/Energieschaltung 2014 umfassen. Die Akku-/Energieschaltung 2014 kann eine oder mehrere Energiespeichervorrichtungen (z.B. Akkus oder Kondensatoren) und/oder Schaltungen für eine Kopplung von Komponenten der Quantenrechenvorrichtung 2000 mit einer von der Quantenrechenvorrichtung 2000 separaten Energiequelle (z.B. einer Wechselstromleitung) umfassen.
  • Die Quantenrechenvorrichtung 2000 kann eine Anzeigevorrichtung 2006 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Die Anzeigevorrichtung 2006 kann beliebige visuelle Anzeigen, wie zum Beispiel ein Heads-Up-Display, einen Rechnermonitor, einen Projektor, ein Touchscreen-Display, ein Flüssigkristalldisplay (LCD), ein Leuchtdioden-Display oder ein Flachbildschirmdisplay, umfassen.
  • Die Quantenrechenvorrichtung 2000 kann eine Audioausgabevorrichtung 2008 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Die Audioausgabevorrichtung 2008 kann eine beliebige Vorrichtung umfassen, die einen hörbaren Hinweis erzeugt, wie zum Beispiel Lautsprecher, Headsets oder Ohrhörer.
  • Die Quantenrechenvorrichtung 2000 kann eine Audioeingabevorrichtung 2018 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Die Audioeingabevorrichtung 2018 kann eine beliebige Vorrichtung umfassen, das ein Signal erzeugt, welches einen Ton repräsentiert, wie z.B. Mikrofone, Mikrofonanordnungen oder digitale Instrumente (z.B. Instrumente, die eine digitale Schnittstelle für Musikinstrumente (MIDI) aufweisen).
  • Die Quantenrechenvorrichtung 2000 kann eine GPS-Vorrichtung 2016 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Die GPS-Vorrichtung 2016 kann mit einem satellitengestützten System in Kommunikation stehen und kann eine Position der Quantenrechenvorrichtung 2000 empfangen, wie in der Technik bekannt ist.
  • Die Quantenrechenvorrichtung 2000 kann eine andere Ausgabevorrichtung 2010 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Beispiele der anderen Ausgabevorrichtung 2010 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen für andere Vorrichtungen oder eine zusätzliche Speichervorrichtung umfassen.
  • Die Quantenrechenvorrichtung 2000 kann eine andere Eingabevorrichtung 2020 (oder eine entsprechende Schnittstellenschaltung, wie vorstehend besprochen) umfassen. Beispiele der anderen Eingabevorrichtung 2020 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursorsteuervorrichtung, wie z.B. eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen QR-Codeleser (Quick Response), einen beliebigen Sensor oder einen RFID-Leser (Radio Frequency Identification) umfassen.
  • Die Quantenrechenvorrichtung 2000, oder ein Untersatz ihrer Komponenten, kann einen geeigneten Formfaktor aufweisen, wie z.B. eine handgehaltene oder eine mobile Rechenvorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikabspielgerät, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen Organizer (PDA), einen ultramobilen PersonalComputer usw.), eine Desktop-Computervorrichtung, einen Server oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine Digitalkamera, einen digitalen Videorekorder oder eine tragbare Rechenvorrichtung.
  • Ausgewählte Beispiele
  • Die nachfolgenden Abschnitte stellen einige ausgewählte Beispiele verschiedener hier offenbarter Ausführungsformen bereit.
  • Beispiel 1 stellt eine Spin-Qubit-Vorrichtungsanordnung bereit, umfassend: ein Substrat, welches ein Halbleitermaterial umfasst, und zumindest eine VC-Insel, die ein isolierendes Kohlenstoff-basiertes Material, z.B. Diamanten, umfasst, das zumindest ein VC aufweist, wobei zumindest ein Abschnitt der VC-Insel von dem Halbleitermaterial umgeben ist.
  • Beispiel 2 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 1 bereit, wobei der Abschnitt der VC-Insel (d.h. der durch das Halbleitermaterial des Substrats umgebene Abschnitt) in eine oberste Schicht des Halbleitermaterials integriert ist.
  • Beispiel 3 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispielen 1 oder 2 bereit, wobei sich der Abschnitt der VC-Insel (d.h. der durch das Halbleitermaterial des Substrats umgebene Abschnitt) in das Halbleitermaterial bis zu einer Tiefe zwischen ungefähr 20 nm und 1000 nm, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 40 und 200 nm, oder zwischen ungefähr 50 und 100 nm, erstreckt.
  • Beispiel 4 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei ein Querschnitt des Abschnitts der VC-Insel (d.h. des durch das Halbleitermaterial des Substrats umgebene Abschnitts) in einer ersten Ebene größer ist als ein Querschnitt des Abschnitts der VC-Insel in einer zweiten Ebene, wobei sich die zweite Ebene weiter weg von der obersten Fläche des Substrats befindet als die erste Ebene.
  • Beispiel 5 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei der Abschnitt der VC-Insel (d.h. der durch das Halbleitermaterial des Substrats umgebene Abschnitt) eine im Wesentlich konische Form (d.h. eine dreidimensionale geometrische Form aufweist, die sich von einer Basis in der Nähe der obersten Fläche des Substrats, wobei die Basis entweder wesentlich flach oder gekrümmt sein kann, zu einem Punkt, der Kegelspitze oder Scheitelpunkt genannt wird, glatt verjüngt, der sich am weitesten weg von der obersten Fläche des Substrats im Vergleich mit anderen Abschnitten der VC-Insel befindt) oder eine im Wesentlichen kegelstumpfartige Form (d.h. eine der kegelartigen Form ähnliche Form, mit der Ausnahme, dass der Abschnitt der Form, der sich am nächsten der Spitze befindet, entlang einer Ebene parallel zur Basis abgestumpft ist, wodurch im Wesentlichen ein konischer Stumpf gebildet wird) aufweist.
  • Beispiel 6 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, die ferner eine Schicht aus einem weiteren Material zwischen dem Halbleitermaterial und dem Abschnitt der VC-Insel (d.h. dem durch das Halbleitermaterial des Substrats umgebenen Abschnitt) umfasst.
  • Beispiel 7 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 6 bereit, wobei das weitere Material ein Flächenfunktionalisierungsmaterial umfasst, das ausgelegt ist, um eine Befestigung des Abschnitts der VC-Insel an dem Halbleitermaterial zu ermöglichen, verbessern oder fördern, wobei Beispiele solcher weiterer Materialien ein Material umfassen, das Hydroxylgruppen-(-OH-)-Terminierungen aufweist, ein Material, das Wasserstoff-(-H)-Terminierungen aufweist, ein Material, das Sauerstoff-(-O-)-Terminierungen aufweist, oder ein Material, das Stickstoff-(-N-)-Terminierungen aufweist, umfasst, die alle Beispiele von Rückständen darstellen, die als ein Ergebnis der Verwendung von Oberflächenfunktionalisierung verbleiben können.
  • Beispiel 8 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispielen 6 oder 7 bereit, wobei das weitere Material eine Dicke zwischen ungefähr 0,1 und 5 nm, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 0,1 und 1 nm, oder zwischen ungefähr 0,1 und 0,5 nm, aufweist , d.h. das weitere Material als eine Monoschicht oder lediglich einige wenige Atomschichten bereitgestellt sein kann.
  • Beispiel 9 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei der Abschnitt der VC-Insel (d.h. der durch das Halbleitermaterial des Substrats umgebene Abschnitt) ein erster Abschnitt ist, wobei die VC-Insel ferner einen zweiten Abschnitt aufweist, der nicht durch das Halbleitermaterial des Substrats umgeben ist.
  • Beispiel 10 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei zumindest ein Abschnitt einer obersten Fläche der VC-Insel (d.h. der Fläche, die sich am weitesten weg von der Basis des Substrats befindet) eine konvexe Form aufweist.
  • Beispiel 11 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei das isolierende Kohlenstoff-basierte Material Diamanten umfasst/ist.
  • Beispiel 12 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Beispiele bereit, wobei das isolierende Kohlenstoff-basierte Material einen isotopisch gereinigten Kohlenstoff umfasst/dieses ist.
  • Beispiel 13 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 12 bereit, wobei der isotopisch gereinigte Kohlenstoff 13C-Isotope in einer Menge von weniger als ungefähr 1 Atomprozent, z.B. weniger als ungefähr 0,1 Atomprozent, oder weniger als ungefähr 0,01 Atomprozent umfasst.
  • Beispiel 14 stellt ein Quanten-IC-Gehäuse bereit, umfassend: ein Halbleitersubstrat; ein erstes Spin-Qubit und ein zweites Spin-Qubit, wobei jedes eine jeweilige VC-Insel umfasst, die ein isolierendes Kohlenstoff-basiertes Material, z.B. Diamanten, mit einem VC darin umfasst, wobei zumindest ein Abschnitt der VC-Insel durch das Halbleitersubstrat umgeben ist, einen Resonator, der mit dem ersten Spin-Qubit assoziiert ist; und einen Resonator, der mit dem zweiten Spin-Qubit assoziiert ist, wobei jeder der Resonatoren ausgelegt ist, um eine ZPL-Emission von den VC-Zentren ihrer jeweiligen Qubits zu sammeln und zu verbessern.
  • Beispiel 15 stellt ein Quanten-IC-Gehäuse bereit, umfassend: ein Halbleitersubstrat; eine Pufferschicht über dem Substrat, wobei die Pufferschicht ein III-N-Material umfasst; ein erstes Spin-Qubit, das eine erste VC-Insel umfasst, die ein isolierendes Kohlenstoff-basiertes Material, z.B. Diamanten, umfasst, das zumindest ein VC darin aufweist; ein zweites Spin-Qubit, das eine zweite VC-Insel umfasst, die das isolierende Kohlenstoff-basierte Material umfasst, das zumindest ein VC darin aufweist, wobei jede von der ersten und der zweiten VC-Insel über oder zumindest teilweise in dem III-N-Material bereitgestellt ist; einen Resonator, er mit dem ersten Spin-Qubit assoziiert ist; und einen Resonator, der mit dem zweiten Spin-Qubit assoziiert ist, wobei jeder der Resonatoren ausgelegt ist, und eine ZPL-Emission von den VC-Zentren ihrer jeweiligen Qubits zu sammeln und zu verstärken.
  • Beispiel 16 stellt das Quanten-IC-Gehäuse nach Beispielen 14 oder 15 bereit, wobei sich ein Abschnitt des Resonators, der mit dem ersten Spin-Qubit assoziiert ist, über zumindest einem Abschnitt oder über der ganzen VC-Insel des ersten Spin-Qubits befindet. Gleichermaßen kann ein Abschnitt des mit dem zweiten Spin-Qubit assoziierten Resonators über zumindest einem Abschnitt oder über der gesamten VC-Insel des zweiten Spin-Qubits bereitgestellt sein.
  • Beispiel 17 stellt das Quanten-IC-Gehäuse nach Beispiel 16 bereit, wobei der Abschnitt des Resonators ein Ende des mit dem ersten Spin-Qubit assoziierten Resonators ist. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Resonator zu.
  • Beispiel 18 stellt das Quanten-IC-Gehäuse nach Beispiel 17 bereit, wobei das eine Ende des Resonators, der mit dem ersten Spin-Qubit assoziiert ist, den zumindest einen Abschnitt der VC-Insel auf zwischen ungefähr 20 und 100 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, überlappt. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Resonator zu.
  • Beispiel 19 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14 bis 18 bereit, wobei der mit dem ersten Spin-Qubit assoziierte Resonator ein Material umfasst oder im Wesentlichen daraus gefertigt ist, das einen Brechungsindex aufweist, der größer gleich einem Brechungsindex des isolierenden Kohlenstoff-basierten Materials ist, z.B. kann der Resonator Diamanten oder ein Material umfassen oder daraus gefertigt sein, das Gallium und Phosphor, z.B. Galliumphosphid, umfasst. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Resonator zu.
  • Beispiel 20 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14 bis 19 bereit, das ferner einen mit dem ersten Spin-Qubit assoziierten Wellenleiter, und einen mit dem zweiten Spin-Qubit assoziierten Wellenleiter umfasst.
  • Beispiel 21 stellt das Quanten-IC-Gehäuse nach Beispiel 20 bereit, wobei der Wellenleiter, der mit dem ersten Spin-Qubit assoziiert ist, und der Wellenleiter, der mit dem zweiten Spin-Qubit assoziiert ist, einen Strahlteiler bilden, (indem sie miteinander gekoppelt werden). Ein Koppeln der Wellenleiter verschiedener VCs ermöglicht eine Verschränkung von Photonen zwischen den verschiedenen VCs, wodurch die verschiedenen VCs verschränkt werden.
  • Beispiel 22 stellt das Quanten-IC-Gehäuse nach Beispielen 20 oder 21 bereit, wobei ein Abschnitt des mit dem ersten Spin-Qubit assoziierten Wellenleiters in einem Abstand zwischen ungefähr 10 bis 200 Nanometer von einem Abschnitt des mit dem zweiten Spin-Qubit assoziierten Wellenleiters bereitgestellt ist, so dass ermöglicht wird, dass optische Moden innerhalb der zwei Wellenleiter überlappen, um die entsprechenden Spin-Qubits, die mit diesen Wellenleitern assoziiert sind, koppeln oder zu verschränken.
  • Beispiel 23 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 20 bis 22 bereit, wobei der Wellenleiter, der mit dem ersten Spin-Qubit assoziiert ist, eine Struktur umfasst, die eine Ausbreitung von ZPL-Emission unterstützt. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Wellenleiter.
  • Beispiel 24 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 20 bis 23 bereit, wobei der mit dem ersten Spin-Qubit assoziierte Wellenleiter ein Material umfasst oder im Wesentlichen daraus gefertigt ist, das einen Brechungsindex aufweist, der größer gleich einem Brechungsindex des isolierenden Kohlenstoff-basierten Materials ist, z.B. kann der Wellenleiter Diamanten oder ein Material umfassen oder daraus gefertigt sein, das Gallium und Phosphor, z.B. Galliumphosphid, umfasst. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Wellenleiter.
  • Beispiel 25 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 20 bis 24 bereit, wobei ein Abschnitt des Wellenleiters, der mit dem ersten Spin-Qubit assoziiert ist, in einem Abstand zwischen ungefähr 10 bis 200 Nanometer von dem Resonator, der mit dem ersten Spin-Qubit assoziiert ist, bereitgestellt ist. Eine ähnliche Aussage trifft auch auf den Wellenleiter und den Resonator zu, die mit dem zweiten Spin-Qubits assoziiert sind.
  • Beispiel 26 stellt das Quanten-IC-Gehäuse nach einem der Beispiel e 20 bis 25 bereit, wobei ein Abschnitt des mit dem ersten Spin-Qubit assoziierten Wellenleiters mit einem Photonendetektor (oder einem Photonenzähler) gekoppelt ist, um auf einen Spinzustand des assoziierten Spin-Qubits Rückschlüsse zu ziehen. Eine ähnliche Aussage trifft auch auf den mit dem zweiten Spin-Qubits assoziierten Wellenleiter zu.
  • Beispiel 27 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14-26 bereit, das ferner ein erstes Paar von Elektroden umfasst, das ausgelegt ist, um eine Stark-Abstimmung einer Resonanzfrequenz des VC des ersten Spin-Qubits vorzunehmen. Ein ähnliches erstes Paar von Elektroden kann für das zweite Spin-Qubit bereitgestellt sein.
  • Beispiel 28 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14-27 bereit, das ferner ein zweites Paar von Elektroden umfasst, das ausgelegt ist, um eine Resonanzfrequenz des mit dem ersten Spin-Qubit assoziierten Resonators abzustimmen. Ein ähnliches zweites Paar von Elektroden kann für das zweite Spin-Qubit bereitgestellt sein.
  • Beispiel 29 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14 bis 28 bereit, das ferner eine Hochfrequenz-(HF)-Leitung umfasst, die ausgelegt ist, um einen Spinzustand von zumindest einem von dem ersten Spin-Qubit und dem zweiten Spin-Qubit zu ändern.
  • Beispiel 30 stellt das Quanten-IC-Gehäuse nach einem der Beispiele 14 bis 29 bereit, das ferner ein IC-Element umfasst, das mit dem Halbleitersubstrat durch eine Vielzahl von Verbindungen gekoppelt ist.
  • Beispiel 31 stellt das Quanten-IC-Gehäuse nach Beispiel 30 bereit, wobei das IC-Element eines von einem Interposer, einer Leiterplatte, einer flexiblen Leiterplatte oder einem Gehäusesubstrat ist.
  • In verschiedenen weiteren Beispielen können eines oder mehrere von dem ersten und dem zweiten Spin-Qubit auf dem Halbleitersubstrat innerhalb des Quanten-IC-Gehäuse nach einem der Beispiele 14 und 16 bis 31 als die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 1 bis 13 implementiert sein (d.h. die Merkmale der Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 1 bis 13 sind auf ein beliebiges oder beide von dem ersten und dem zweiten Spin-Qubit innerhalb des Quanten-IC-Gehäuses nach einem der Beispiele 14 und 16 bis 31 zutreffend).
  • Beispiel 32 stellt eine Spin-Qubit-Vorrichtungsanordnung bereit, umfassend: ein Halbleitersubstrat; eine Pufferschicht über dem Substrat, wobei die Pufferschicht ein III-N-Material umfasst; und zumindest eine VC-Insel, die ein isolierendes Kohlenstoff-basiertes Material, z.B. Diamanten, umfasst, das zumindest ein VC aufweist, wobei die VC-Insel über oder zumindest teilweise in dem III-N- Material bereitgestellt ist.
  • Beispiel 33 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 32 bereit, wobei das Halbleitersubstrat Silizium oder Germanium umfasst.
  • Beispiel 34 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispielen 32 oder 33 bereit, wobei eine Gitterkonstante des Halbleitersubstrats von einer Gitterkonstante des III-N-Materials um zumindest (d.h. es besteht eine Gitterfehlanpassung von) 15 %, z.B. zumindest ungefähr 17 %, oder zumindest ungefähr 20 % verschieden ist.
  • Beispiel 35 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 34 bereit, die ferner eine oder mehrere Strukturen aus einem dielektrischen Material auf dem Halbleitersubstrat umfasst, wobei Abschnitte der Pufferschicht die eine oder die mehreren Strukturen umgeben.
  • Beispiel 36 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 35 bereit, wobei das dielektrische Material eine oder mehrere von einer Verbindung, die Silizium und Sauerstoff (z.B. SiO2) umfasst, und einer Verbindung, die Hafnium und Sauerstoff umfasst (z.B. HfO2), aufweist.
  • Beispiel 37 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiele 35 oder 36 bereit, wobei ein Verhältnis einer Fläche des Halbleitersubstrats, die mit dem dielektrischen Material in Kontakt steht, zu einer Fläche des Halbleitersubstrats, die mit dem III-N-Material in Kontakt steht, zumindest ungefähr 1, z.B. zumindest ungefähr 1,5, beträgt.
  • Beispiel 38 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 37 bereit, wobei sich zumindest ein Abschnitt der zumindest einen VC-Insel in einer obersten Schicht des III-N-Materials befindet (d.h. zumindest ein Abschnitt der VC-Insel ist durch das III-N-Material der Pufferschicht umgeben).
  • Beispiel 39 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 37 bereit, wobei sich zumindest ein Abschnitt der zumindest einen VC-Insel in einer Öffnung der Pufferschicht befindet.
  • Beispiel 40 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispielen 38 oder 39 bereit, wobei sich der Abschnitt der zumindest einen VC-Insel (d.h. der durch das III-N-Material der Pufferschicht umgebene Abschnitt) in das III-N-Material bis zu einer Tiefe zwischen ungefähr 20 nm und 1000 nm, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 40 und 200 nm, oder zwischen ungefähr 50 und 100 nm, erstreckt.
  • Beispiel 41 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 37 bereit, die ferner eine weitere Schicht aus dem isolierenden Kohlenstoff-basierten Material über der Pufferschicht umfasst und sich die zumindest eine VC-Insel in der weiteren Schicht befindet.
  • Beispiel 42 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 41 bereit, wobei ein Abstand vom Halbleitersubstrat zu einer obersten Fläche der Pufferschicht zwischen ungefähr 500 und 5000 Nanometer, einschließlich aller darin befindlichen Werte und Bereiche, z.B. zwischen ungefähr 1000 und 2000 Nanometer, beträgt.
  • Beispiel 43 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 42 bereit, wobei das zumindest eine VC ein Stickstoff-VC ist.
  • Beispiel 44 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 43 bereit, wobei das isolierende Kohlenstoff-basierte Material Diamanten umfasst/ist.
  • Beispiel 45 stellt die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 44 bereit, wobei das isolierende Kohlenstoff-basierte Material einen isotopisch gereinigten Kohlenstoff umfasst/dieses ist.
  • Beispiel 46 stellt die Spin-Qubit-Vorrichtungsanordnung nach Beispiel 45 bereit, wobei der isotopisch gereinigte Kohlenstoff 13C-Isotope in einer Menge von weniger als ungefähr 1 Atomprozent, z.B. weniger als ungefähr 0,1 Atomprozent, oder weniger als ungefähr 0,01 Atomprozent umfasst.
  • In verschiedenen weiteren Beispielen können eines oder mehrere von dem ersten und dem zweiten Spin-Qubit auf dem Halbleitersubstrat innerhalb des Quanten-IC-Gehäuse nach einem der Beispiele 15 bis 31 als die Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 46 implementiert sein (d.h. die Merkmale der Spin-Qubit-Vorrichtungsanordnung nach einem der Beispiele 32 bis 46 sind auf ein beliebiges oder beide von dem ersten und dem zweiten Spin-Qubit innerhalb des Quanten-IC-Gehäuses nach einem der Beispielen 15 bis 31 zutreffend).
  • In verschiedenen weiteren Beispielen kann die Spin-Qubit-Vorrichtungsanordnung und/oder das Quanten-IC-Gehäuse nach einem der vorhergehenden Beispiele innerhalb einer beliebigen geeigneten Quantenrechenvorrichtung, z.B. wie in den nachstehenden Beispielen angegeben, implementiert sein.
  • Beispiel 47 stellt eine Quantenrechenvorrichtung bereit, die eine Quantenverarbeitungsvorrichtung und eine Speichervorrichtung umfasst. Die Quantenverarbeitungsvorrichtung umfasst einen Die, der eine Quantenschaltungsanordnung nach einem der vorhergehenden Beispiele umfasst, wobei die Quantenschaltungsanordnung eine Vielzahl von Spin-Qubits nach einem der vorhergehenden Beispiele umfasst, oder/oder der das Quanten-IC-Gehäuse mit einer Vielzahl von Spin-Qubits nach einem der vorhergehenden Beispiele umfasst. Die Speichervorrichtung ist ausgelegt, um Daten zu speichern, die durch die Vielzahl von Spin-Qubits während des Betriebs der Quantenverarbeitungsvorrichtung generiert werden.
  • Beispiel 48 stellt die Quantenrechenvorrichtung nach Beispiel 47 bereit, die ferner eine Kühlvorrichtung umfasst, die zum Aufrechterhalten einer Temperatur der Quantenverarbeitungsvorrichtung unter 5 Grad Kelvin ausgelegt ist.
  • Beispiel 49 stellt die Quantenrechenvorrichtung nach Beispielen 47 oder 48 bereit, wobei die Speichervorrichtung ausgelegt ist, um Befehle für einen Quantenrechenalgorithmus zu speichern, die durch die Quantenverarbeitungsvorrichtung auszuführen sind.
  • Beispiel 50 stellt die Quantenverarbeitungsvorrichtung nach einem der Beispiele 47 bis 49 bereit, die ferner eine Nicht-Quanten-Verarbeitungsvorrichtung umfasst, die mit der Quantenverarbeitungsvorrichtung gekoppelt ist.
  • Die vorstehende Beschreibung von dargestellten Implementierungen der Offenbarung, einschließlich dessen, was in der Zusammenfassungen beschrieben ist, sollte nicht erschöpfend sein oder die Offenbarung auf die konkreten, offenbarten Formen beschränken. Obwohl konkrete Implementierungen und Beispiele der Offenbarung zu Veranschaulichungszwecken hier beschrieben wurden, sind verschiedene äquivalente Modifikationen innerhalb des Umfangs der Offenbarung möglich, wie ein Fachmann auf dem relevanten Gebiet erkenn wird. Diese Modifikationen können angesichts der vorstehenden ausführlichen Beschreibung an der Offenbarung vorgenommen werden.

Claims (25)

  1. Spin-Qubit-Vorrichtungsanordnung, umfassend: ein Substrat, das ein Halbleitermaterial umfasst, und zumindest eine Leerstellenzentrum-Insel (Vacancy Center Island, VC-Insel), die ein isolierendes Kohlenstoff-basiertes Material umfasst, das zumindest ein VC aufweist, wobei zumindest ein Abschnitt der VC-Insel von dem Halbleitermaterial umgeben ist.
  2. Spin-Qubit-Vorrichtungsanordnung nach Anspruch 1, wobei der Abschnitt der VC-Insel in eine oberste Schicht des Halbleitermaterials integriert ist.
  3. Spin-Qubit-Vorrichtungsanordnung nach Ansprüchen 1 oder 2, wobei sich der Abschnitt der VC-Insel in das Halbleitermaterial bis zu einer Tiefe zwischen 20 Nanometer und 1000 Nanometer erstreckt.
  4. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei ein Querschnitt des Abschnitts der VC-Insel in einer ersten Ebene größer ist als ein Querschnitt des Abschnitts der VC-Insel in einer zweiten Ebene, wobei sich die zweite Ebene weiter weg von der obersten Fläche des Substrats befindet als die erste Ebene.
  5. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei der Abschnitt der VC-Insel eine im Wesentlichen konische Form oder im Wesentlichen eine Kegelstumpfform aufweist.
  6. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, die ferner eine Schicht aus einem weiteren Material zwischen dem Halbleitermaterial und dem Abschnitt der VC-Insel umfasst, wobei das weitere Material ein Material, das Hydroxylgruppen-(-OH)-Terminierungen aufweist, ein Material, das Wasserstoff-(-H)-Terminierungen aufweist, ein Material, das Sauerstoff-(-O)-Terminierungen aufweist, oder ein Material, das Stickstoff-(-N)-Terminierungen aufweist, umfasst, und eine Dicke zwischen 0,1 und 5 Nanometer aufweist.
  7. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei der Abschnitt der VC-Insel ein erster Abschnitt ist, wobei die VC-Insel ferner einen zweiten Abschnitt aufweist, der nicht von dem Halbleitermaterial umgeben ist.
  8. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei zumindest ein Abschnitt einer obersten Fläche der VC-Insel eine konvexe Form aufweist.
  9. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei das isolierende Kohlenstoff-basierte Material Diamant umfasst.
  10. Spin-Qubit-Vorrichtungsanordnung nach einem der vorhergehenden Ansprüche, wobei das isolierende Kohlenstoff-basierte Material einen isotopisch gereinigten Kohlenstoff umfasst, wobei der isotopisch gereinigte Kohlenstoff 13C-Isotope in einer Menge von weniger als 1 Atomprozent umfasst.
  11. Integriertes Quantenschaltungsgehäuse (Quanten-IC-Gehäuse), umfassend: ein Halbleitersubstrat, ein erstes Spin-Qubit und ein zweites Spin-Qubit, von denen jedes eine Leerstellenzentrum-Insel (VC-Insel) umfasst, die ein isolierendes Kohlenstoff-basiertes Material mit einem VC darin umfasst, wobei zumindest ein Abschnitt der VC-Insel durch das Halbleitersubstrat umgeben ist, einen Resonator, der mit dem ersten Spin-Qubit assoziiert ist, und einen Resonator, der mit dem zweiten Spin-Qubit assoziiert ist.
  12. Quanten-IC-Gehäuse nach Anspruch 11, wobei sich ein Ende des Resonators, der mit dem ersten Spin-Qubit assoziiert ist, über zumindest einem Abschnitt der VC-Insel des ersten Spin-Qubits befindet.
  13. Quanten-IC-Gehäuse nach Anspruch 12, wobei das eine Ende des Resonators, der mit dem ersten Spin-Qubit assoziiert ist, den zumindest einen Abschnitt der VC-Insel um zwischen 20 und 100 Nanometer überlappt.
  14. Quanten-IC-Gehäuse nach einem der Ansprüche 11 bis 13, ferner umfassend: einen Wellenleiter, der mit dem ersten Spin-Qubit assoziiert ist, und einen Wellenleiter, der mit dem zweiten Spin-Qubit assoziiert ist.
  15. Quanten-IC-Gehäuse nach Anspruch 14, wobei der Wellenleiter, der mit dem ersten Spin-Qubit assoziiert ist, und der Wellenleiter, der mit dem zweiten Spin-Qubit assoziiert ist, einen Strahlteiler bilden.
  16. Quanten-IC-Gehäuse nach Ansprüchen 14 oder 15, wobei sich ein Abschnitt des Wellenleiters, der mit dem ersten Spin-Qubit assoziiert ist, in einem Abstand zwischen 10 bis 200 Nanometer von einem Abschnitt des Wellenleiters, der mit dem zweiten Spin-Qubit assoziiert ist, befindet.
  17. Quanten-IC-Gehäuse nach einem der Ansprüche 14 bis 16, wobei der Wellenleiter, der mit dem ersten Spin-Qubit assoziiert ist, eine Struktur umfasst, die eine Ausbreitung von Null-Phononen-Linie-Emission (Zero Phonon Line, ZPL) unterstützt.
  18. Quanten-IC-Gehäuse nach einem der Ansprüche 14 bis 17, wobei sich ein Abschnitt des Wellenleiters, der mit dem ersten Spin-Qubit assoziiert ist, in einem Abstand zwischen 10 bis 200 Nanometer von dem Resonator, der mit dem ersten Spin-Qubit assoziiert ist, befindet.
  19. Quanten-IC-Gehäuse nach einem der Ansprüche 14 bis 18, wobei ein Abschnitt des Wellenleiters, der mit dem ersten Spin-Qubit assoziiert ist, mit einem Photonendetektor gekoppelt ist.
  20. Quanten-IC-Gehäuse nach einem der Ansprüche 11 bis 19, das ferner ein erstes Paar von Elektroden, um eine Stark-Abstimmung einer Resonanzfrequenz des VC des ersten Spin-Qubits vorzunehmen, und ein zweites Paar von Elektroden, zum Abstimmen einer Resonanzfrequenz des Resonators, der mit dem ersten Spin-Qubit assoziiert ist, umfasst.
  21. Quanten-IC-Gehäuse nach einem der Ansprüche 11 bis 20, das ferner eine Hochfrequenz-(HF)-Leitung umfasst, um einen Spinzustand von zumindest einem von dem ersten Spin-Qubit und dem zweiten Spin-Qubit zu ändern.
  22. Quanten-IC-Gehäuse nach einem der Ansprüche 11 bis 21, das ferner ein IC-Element umfasst, das mit dem Halbleitersubstrat durch eine Vielzahl von Verbindungen gekoppelt ist, wobei das IC-Element eines von einem Interposer, einer Leiterplatte, einer flexiblen Leiterplatte oder einem Gehäusesubstrat ist.
  23. Spin-Qubit-Vorrichtungsanordnung, umfassend: ein Halbleitersubstrat, eine Pufferschicht über dem Substrat, wobei die Pufferschicht ein III-N-Material umfasst, und zumindest eine Leerstellenzentrum-Insel (VC-Insel), die ein isolierendes Kohlenstoff-basiertes Material umfasst, das zumindest ein VC aufweist, wobei sich die VC-Insel über oder zumindest teilweise in dem III-N-Material befindet.
  24. Spin-Qubit-Vorrichtungsanordnung nach Anspruch 23, wobei sich eine Gitterkonstante des Halbleitersubstrats von einer Gitterkonstante des III-N-Materials um zumindest 15 % unterscheidet.
  25. Spin-Qubit-Vorrichtungsanordnung nach Ansprüchen 23 oder 24, die ferner eine oder mehrere Strukturen aus einem dielektrischen Material auf dem Halbleitersubstrat umfasst, wobei Abschnitte der Pufferschicht die eine oder die mehreren Strukturen umgeben, und wobei ein Verhältnis einer Fläche des Halbleitersubstrats, die mit dem dielektrischen Material in Kontakt steht, zu einer Fläche des Halbleitersubstrats, die mit dem III-N-Material in Kontakt steht, zumindest 1 beträgt.
DE102019107435.5A 2018-03-22 2019-03-22 Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab Pending DE102019107435A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/928,220 US10347834B2 (en) 2018-03-22 2018-03-22 Wafer-scale integration of vacancy centers for spin qubits
US15/928,220 2018-03-22

Publications (1)

Publication Number Publication Date
DE102019107435A1 true DE102019107435A1 (de) 2019-09-26

Family

ID=65230489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019107435.5A Pending DE102019107435A1 (de) 2018-03-22 2019-03-22 Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab

Country Status (3)

Country Link
US (1) US10347834B2 (de)
CN (1) CN110299404A (de)
DE (1) DE102019107435A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018057016A1 (en) * 2016-09-24 2018-03-29 Intel Corporation Qubit-detector die assemblies
US11183564B2 (en) 2018-06-21 2021-11-23 Intel Corporation Quantum dot devices with strain control
US11417765B2 (en) 2018-06-25 2022-08-16 Intel Corporation Quantum dot devices with fine-pitched gates
US10910488B2 (en) 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
US11335778B2 (en) 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US10879446B2 (en) 2018-08-14 2020-12-29 Intel Corporation Vertical flux bias lines coupled to vertical squid loops in superconducting qubits
US11424324B2 (en) 2018-09-27 2022-08-23 Intel Corporation Multi-spacers for quantum dot device gates
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
US11450765B2 (en) 2018-09-27 2022-09-20 Intel Corporation Quantum dot devices with diodes for electrostatic discharge protection
US11749721B2 (en) 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices
US10928587B2 (en) * 2018-11-27 2021-02-23 Ciena Corporation Integrated optical device with manufactured waveguide aperture to block stray light and associated manufacture method
US11658212B2 (en) 2019-02-13 2023-05-23 Intel Corporation Quantum dot devices with conductive liners
US11699747B2 (en) 2019-03-26 2023-07-11 Intel Corporation Quantum dot devices with multiple layers of gate metal
US11682701B2 (en) 2019-03-27 2023-06-20 Intel Corporation Quantum dot devices
US10892398B2 (en) * 2019-03-28 2021-01-12 Johannes Pollanen Qubit hardware for electrons on helium
US11011693B2 (en) 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US11957066B2 (en) 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing
US11387324B1 (en) 2019-12-12 2022-07-12 Intel Corporation Connectivity in quantum dot devices
CN113506366B (zh) * 2021-08-06 2024-03-26 重庆大学 一种位错特征的三维可视化方法
US11789812B2 (en) 2021-11-15 2023-10-17 International Business Machines Corporation Pulsed stark tones for collision mitigation
TWI847811B (zh) * 2023-05-31 2024-07-01 台灣積體電路製造股份有限公司 量子記憶體裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965040B1 (en) * 2002-11-04 2005-11-15 Xiaolian Gao Photogenerated reagents
WO2007103419A2 (en) * 2006-03-06 2007-09-13 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Structures and designs for improved efficiency and reduced strain iii-nitride heterostructure semiconductor devices
US7546000B2 (en) * 2006-09-07 2009-06-09 Hewlett-Packard Development Company, L.P. Scalable and defect-tolerant color-center-based quantum computer architectures and methods for fabricating color-center-based quantum computer architectures
US7427525B2 (en) * 2006-10-13 2008-09-23 Hewlett-Packard Development Company, L.P. Methods for coupling diamond structures to photonic devices
WO2009073736A1 (en) * 2007-12-03 2009-06-11 President And Fellows Of Harvard College Spin based magnetometer
EP2584853B1 (de) * 2009-08-14 2015-10-14 NEC Corporation Erkennung einer Abwärtssteuerungsstruktur zur Trägeraggregation
GB201108644D0 (en) * 2011-05-24 2011-07-06 Element Six Ltd Diamond sensors, detectors, and quantum devices
US8837544B2 (en) * 2011-10-28 2014-09-16 Hewlett-Packard Development Company, L.P. Quantum optical device
EP3405603A4 (de) * 2016-01-21 2019-10-16 Lockheed Martin Corporation Diamantstickstoffleerstellensensor mit schaltung auf diamant

Also Published As

Publication number Publication date
US20190044066A1 (en) 2019-02-07
US10347834B2 (en) 2019-07-09
CN110299404A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
DE102019107435A1 (de) Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab
DE102019104175A1 (de) Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien
US11721723B2 (en) Quantum dot devices
DE102019104182A1 (de) Integration von dotierstffatomen im wassermassstab für donator- oder akzeptor-basierte spin-qubits
US20220181445A1 (en) Quantum dot devices
DE102019100632A1 (de) Seitenwandmetallspacer zum Ausbilden von Metallgates in Quantenvorrichtungen
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE102019104312A1 (de) Package-substrate mit oberen supraleiterschichten für qubit-vorrichtungen
US10686007B2 (en) Quantum circuit assemblies with at least partially buried transmission lines and capacitors
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
DE102019101054A1 (de) Quantenrechenanordnungen
DE102019101188A1 (de) Gate-anordnungen in quantenpunktvorrichtungen
US20200265334A1 (en) Improved qubit designs for quantum circuits
WO2019125498A1 (en) Wafer-scale integration of semiconductor-based josephson junctions
DE112015006966T5 (de) Herstellung von multikanal-nanodrahtvorrichtungen mit selbstausrichtenden internen abstandhaltern und soi finfets unter verwendung einer selektiven siliziumnitridkappe
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
WO2018160184A1 (en) Grounded coplanar waveguide transmission line structures for qubits
WO2019117975A1 (en) Through-silicon via integration for quantum circuits
WO2018160185A1 (en) Floating shield coplanar waveguide transmission line structures for qubits
WO2018182584A1 (en) Qubit devices with slow wave resonators
WO2019032114A1 (en) QUANTIC BIT DEVICES HAVING CONTAMINATED CONDUCTOR CIRCUIT ELEMENTS
WO2019117929A1 (en) Wafer-scale manufacturing of josephson junctions for qubits
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE112013007072T5 (de) Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
DE102021121877A1 (de) Aktive impulsformung zur steuerung mehrerer qubits mit einem gemeinsam verwendeten kanal

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0039020000

Ipc: H10N0060800000