DE102019104175A1 - Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien - Google Patents

Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien Download PDF

Info

Publication number
DE102019104175A1
DE102019104175A1 DE102019104175.9A DE102019104175A DE102019104175A1 DE 102019104175 A1 DE102019104175 A1 DE 102019104175A1 DE 102019104175 A DE102019104175 A DE 102019104175A DE 102019104175 A1 DE102019104175 A1 DE 102019104175A1
Authority
DE
Germany
Prior art keywords
spin
isotopically
qubit device
semiconductor host
host layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019104175.9A
Other languages
English (en)
Inventor
Nicole Thomas
James Clarke
Jessica M. Torres
Lester Lampert
Ravi Pillarisetty
Hubert George
Kanwaljit Singh
Jeanette M. Roberts
Roman CAUDILLO
Zachary Yoscovits
David Michalak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102019104175A1 publication Critical patent/DE102019104175A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam, X-rays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Ausführungsbeispiele der vorliegenden Offenbarung beschreiben die Verwendung isotopisch gereinigter Materialien in Donator- oder Akzeptor-basierten Spin-Qubit-Vorrichtungen und - Anordnungen. Eine exemplarische Spin-Qubit-Vorrichtungsanordnung kann eine Halbleiter-Hostschicht umfassen, die ein isotopisch gereinigtes Material, ein Dotierstoffatom in der Halbleiter-Hostschicht und ein Gate nahe dem Dotierstoffatom umfasst. Ein isotopisch gereinigtes Material kann einen niedrigeren Atomprozentsatz an Isotopen mit einem Kernspin ungleich Null umfassen als die natürliche Häufigkeit dieser Isotopien in dem nicht isotopisch gereinigten Material. Die Verringerung des Vorhandenseins von Isotopen mit Kernspin ungleich Null in einer Halbleiter-Hostschicht kann die Qubit-Kohärenz und damit die Performance von Spin-Qubit-Vorrichtungen und -Anordnungen verbessern.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft im Allgemeinen das Gebiet des Quanten-Datenverarbeitens und insbesondere Donator- oder Akzeptor-basierte Spin-Qubit-Vorrichtungen und Verfahren zum Herstellen dieser.
  • Hintergrund
  • Ein Quanten-Datenverarbeiten betrifft das Forschungsgebiet, das Rechensysteme betrifft, die quantenmechanische Phänomene verwenden, um Daten handzuhaben. Diese quantenmechanischen Phänomene, wie etwa Superposition (bei der eine Quantenvariable gleichzeitig in mehreren unterschiedlichen Zuständen vorliegen kann) und Verschränkung (bei der mehrere Quantenvariablen verwandte Zustände unabhängig vom Abstand zwischen ihnen in Raum oder Zeit haben), haben in der Welt der klassischen Datenverarbeitung keine Entsprechungen.
  • Quanten-Computer verwenden sogenannte Quantenbits, die als Qubits bezeichnet werden (beide Ausdrücke „Bits“ und „Qubits“ bezeichnen häufig gleichbedeutend die Werte, die sowohl sie als auch die tatsächlichen Vorrichtungen halten, die die Werte speichern). Ähnlich zu einem Bit eines klassischen Computers kann ein Qubit zu einer gegebenen Zeit entweder 0 oder 1 sein. Im Gegensatz zu einem Bit eines klassischen Computers kann jedoch ein Qubit auch 0 und 1 gleichzeitig sein, was ein Ergebnis einer Superposition von Quantenzuständen ist - ein eindeutig quantenmechanisches Phänomen. Eine Verschränkung trägt auch zu der einzigartigen Beschaffenheit von Qubits dahingehend bei, dass Eingangsdaten an einen Quanten-Prozessor auf verschränkte Qubits verteilt werden können, was auch eine Handhabung dieser zu verteilenden Daten erlaubt: Ein Bereitstellen von Eingangsdaten an ein Qubit führt dazu, dass Daten mit anderen Qubits geteilt werden, mit denen das erste Qubit verschränkt ist.
  • Im Vergleich zu allgemein etablierten und gründlich recherchierten klassischen Computern befindet sich das Quanten-Datenverarbeiten noch in seinen Anfängen, wobei die höchste Zahl von Qubits in einem Festkörper-Quanten-Prozessor derzeit bei unter 100 liegt. Eine der Hauptherausforderungen liegt im Schutz von Qubits vor Dekohärenz, sodass sie lang genug in ihren informationshaltenden Zuständen bleiben können, um die notwendigen Berechnungen durchzuführen und die Ergebnisse auszulesen.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft dargestellt und nicht einschränkend.
    • 1 stellt eine schematische Darstellung einer exemplarischen Spin-Qubit-Vorrichtungsanordnung mit Dotierstoff-basierten Spin-Qubit-Vorrichtungen gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
    • 2 stellt eine Querschnittsdarstellung einer exemplarischen Spin-Qubit-Vorrichtungsanordnung, die Dotierstoff-basierte Spin-Qubit-Vorrichtungen mit einem oder mehreren isotopisch gereinigten Materialien implementiert, gemäß verschiedenen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
    • 3A-3D stellen Querschnittsdarstellungen von exemplarischen Dotierstoffatomstapeln, in denen ein Dotierstoffatom einer Dotierstoff-basierten Spin-Qubit-Vorrichtung implantiert werden kann, gemäß verschiedenen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
    • 4 stellt ein Flussdiagramm eines Verfahrens zum Herstellen von Dotierstoff-basierten Spin-Qubit-Quanten-Schaltungsanordnungen gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
    • 5A-5C sind verschiedene Ansichten, die unterschiedliche exemplarische Stufen bei der Herstellung einer Quanten-Schaltungsanordnung unter Verwendung des Verfahrens von 4 darstellen, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung.
    • 6A und 6B sind Draufsichten eines Wafers und von Dies, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen, die Dotierstoff-basierte Spin-Qubit-Vorrichtungen wie hierin beschrieben implementieren, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung umfassen können.
    • 7 ist eine schematische Querschnittsseitenansicht einer Vorrichtungsanordnung, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen, die Dotierstoff-basierte Spin-Qubit-Vorrichtungen wie hierin beschrieben implementieren, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung umfassen kann.
    • 8 ist ein Blockdiagramm einer exemplarischen Quanten-Rechenvorrichtung, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen, die Dotierstoff-basierte Spin-Qubit-Vorrichtungen wie hierin beschrieben implementieren, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung umfassen kann.
  • Detaillierte Beschreibung
  • Übersicht
  • Wie vorangehend kurz beschrieben wurde, betrifft ein Quanten-Datenverarbeiten oder Quanten-Informationsverarbeiten das Forschungsgebiet bezüglich Rechensystemen, die quantenmechanische Phänomene verwenden, um Daten handzuhaben. Ein Beispiel für quantenmechanische Phänomene ist das Prinzip der Quanten-Superposition, das aussagt, dass beliebige zwei oder mehr Quantenzustände miteinander addiert, d. h. superpositioniert, werden können, um einen anderen gültigen Quantenzustand zu erzielen, und dass ein beliebiger Quantenzustand als eine Summe von zwei oder mehr anderen eindeutigen Zuständen dargestellt werden kann. Ein anderes Beispiel für quantenmechanische Phänomene ist die Quanten-Verschränkung. Eine Verschränkung bezieht sich auf Gruppen von Teilchen, die auf eine derartige Weise erzeugt werden oder miteinander in Wechselwirkung treten, dass der Zustand eines Teilchens sich mit dem der anderen verflechtet. Des Weiteren kann der Quantenzustand jedes Teilchens nicht unabhängig beschrieben werden. Stattdessen ist der Quantenzustand für die Gruppe von verschränkten Teilchen als Ganzes gegeben. Noch ein weiteres Beispiel für quantenmechanische Phänomene wird manchmal als ein „Zusammenbruch“ beschrieben, da behauptet wird, dass, wenn wir Teilchen beobachten (messen), wir unvermeidbar ihre Eigenschaften verändern, sodass die Teilchen, sobald sie beobachtet werden, ihren Superpositions- oder Verschränkungszustand verlieren (d. h. indem wir versuchen etwas über die Teilchen auszusagen, bringen wir ihren Zustand zum Zusammenbruch).
  • Einfach ausgedrückt, postuliert eine Superposition, dass ein gegebenes Teilchen gleichzeitig in zwei Zuständen sein kann, eine Verschränkung postuliert, dass zwei Teilchen dahingehend in Beziehung gebracht werden können, dass sie imstande sind, ihre Zustände unmittelbar unabhängig von dem Abstand zwischen ihnen in Raum und Zeit zu koordinieren, und ein Zusammenbruch postuliert, dass, wenn ein Teilchen beobachtet wird, der Zustand des Teilchens und seine Verschränkung mit anderen Teilchen unvermeidbar verändert wird. Diese eindeutigen Phänomene handhaben Daten in Quanten-Computern erheblich anders als diejenigen von klassischen Computern (d. h. Computern, die Phänomene der klassischen Physik verwenden). Daher konzentriert sich sowohl die Industrie als auch die Wissenschaft auf eine Suche nach neuen und verbesserten physikalischen Systemen, deren Funktionalität sich der annähert, die für theoretisch ausgelegte Qubits erwartet wird.
  • Physikalische Systeme zum Implementieren von Qubits, die bislang erforscht wurden, umfassen z. B. supraleitende Qubits, Vacancy Center- (VC-) basierte Spin-Qubits, Quantenpunkt-Spin-Qubits, Donator-basierte Spin-Qubits usw. Von den verschiedenen physikalischen Implementierungen von Qubits sind Donator-basierte Spin-Qubits vielversprechende Kandidaten für den Aufbau eines Quanten-Computers, da sie ein Potential für relativ lange kohärente Zeiten haben im Vergleich zu anderen Typen von Qubits und mit aktuellen Halbleiter-Herstellungsvorgängen kompatibel sind. In der Physik von Halbleitern bezieht sich ein Donator auf ein Dotierstoffatom, das als eine Verunreinigung zu einem Host-Kristall hinzugefügt wird, wobei der Donator ein Atom ist, das mehr Valenzelektronen hat als die Atome des Host-Kristalls, sodass, wenn er zu dem Host-Kristall hinzugefügt wird, er die zusätzlichen Valenzelektronen beitragen oder spenden kann, indem er ionisiert und positiv geladen wird. Zum Beispiel ist ein Atom von Spalte V des Periodensystems (d. h. ein Atom mit 5 Valenzelektronen), wie etwa z. B: Phosphor (P), Arsen (As), Antimon (Sb) oder Wismut (Bi), das ein reguläres Atom eines Silizium- oder eines Germanium-Kristallgitters ersetzt (d. h. Host-Atome mit 4 Valenzelektronen aus Spalte IV des Periodensystems) ein Donator, da es ein oder mehr Valenzelektronen hat im Vergleich zu Silizium oder Germanium, deren Valenzelektronen gelöst und zu dem Leitungsband des Kristalls hinzugefügt werden können. Ähnlich ist ein Akzeptor ein Dotierstoffatom, das als eine Verunreinigung zu einem Host-Kristall hinzugefügt werden kann, wobei der Akzeptor ein Atom ist, das weniger Valenzelektronen hat als die Atome der Host-Kristalls. Zum Beispiel ist ein Atom von Spalte III des Periodensystems (d. h. ein Atom mit 3 Valenzelektronen), wie etwa z. B. Bor (B) oder Aluminium (Al), das ein reguläres Atom eines Silizium- oder Germanium-Kristallgitters ersetzt, ein Akzeptor, da es ein oder mehr Valenzelektronen hat im Vergleich zu Silizium oder Germanium. Beispielsweise bezugnehmend auf die Donator-Atome besitzt ein Donator-Atom mindestens ein zusätzliches Elektron im Vergleich zu den Atomen des Host-Kristalls und das zusätzliche Elektron tendiert dazu, an dem Donator-Atom bei niedriger Temperatur gebunden zu bleiben. Ein derartiges einzelnes gebundenes Elektron weist sowohl Elektronen- als auch Kernspins von ½ auf, die imstande sind, Qubits zu bilden. Daher bezieht sich eine Donator-basierte Spin-Qubit-Vorrichtung typischerweise auf ein einzelnes Dotierstoffatom, das in ein Halbleitermaterial-Host-Material implantiert wird, z. B. ein einzelnes Phosphoratom, das in ein Silizium- oder ein Germanium-Substrat implantiert wird.
  • Donator-basierte Spin-Qubits arbeiten nachweislich mit relativ langen Kohärenzzeiten von sogar bis zu Sekunden. Eine weitere Verbesserung von Qubit-Eigenschaften ist jedoch weiter wünschenswert.
  • Ausführungsbeispiele der vorliegenden Offenbarung betreffen Spin-Qubit-Vorrichtungsanordnungen, die Dotierstoff-basierte Spin-Qubits benutzen, d. h. Spin-Qubit-Vorrichtungen, die arbeiten, indem sie ein Dotierstoffatom, z. B. ein Donator- oder ein Akzeptoratom, in einer Halbleiter-Hostschicht umfassen. Insbesondere beschreiben einige Ausführungsbeispiele der vorliegenden Offenbarung die Verwendung von isotopisch gereinigten Materialien in Donator- oder Akzeptor-basierten (d. h. Dotierstoff-basierten) Spin-Qubit-Vorrichtungen und -Anordnungen. Eine exemplarische Spin-Qubit-Vorrichtungsanordnung kann eine Halbleiter-Hostschicht umfassen, die ein isotopisch gereinigtes Material, ein Dotierstoffatom in der Halbleiter-Hostschicht und ein Gate nahe dem Dotierstoffatom umfasst. Wie hierin verwendet, ist ein „isotopisch gereinigtes Material“ ein Material, dessen Zusammensetzung aus Isotopen mit Kernspin ungleich Null geringer ist als die natürliche Häufigkeit dieser Isotope in dem Material. Mit anderen Worten kann ein isotopisch gereinigtes Material einen niedrigeren Atomprozentsatz an Isotopen mit einem Kernspin ungleich Null umfassen als die natürliche Häufigkeit dieser Isotope in dem nicht isotopisch gereinigten Material. Es ist anzumerken, dass ein Vorhandensein eines Dotierstoffatoms oder eine Mehrzahl von derartigen einzelnen Dotierstoffatomen, die unterschiedliche Spin-Qubit-Vorrichtungen in einem derartigen Material bilden, ein Material dennoch dazu qualifiziert, als ein „isotopisch gereinigtes Material“ bezeichnet zu werden, solange selbst mit diesen Dotierstoffatomen die Zusammensetzung aus Isotopen mit Kernspin ungleich Null geringer ist als die natürliche Häufigkeit dieser Isotope in dem Material. Isotope mit Kernspin ungleich Null können eine Verringerung der Elektronenspin-Kohärenzzeit in einer Spin-Qubit-Vorrichtungsanordnung aufgrund einer hyperfeinen Kopplung des Elektronenspin- mit dem Kernspinbad und intrinsische Wechselwirkungen zwischen Kernspins verursachen. Daher kann die Verringerung des Vorhandenseins von Isotopen in einer Halbleiter-Hostschicht die Qubit-Kohärenz und damit die Performance von Spin-Qubit-Vorrichtungen und -Anordnungen verbessern.
  • Die Halbleiter-Hostschicht eines isotopisch gereinigten Materials, in dem ein Dotierstoffatom bereitgestellt werden soll, kann Teil eines Stapels einer beliebigen Anzahl von einer oder mehreren Schichten sein (d. h. wenn der Stapel eine Schicht umfasst, ist die Halbleiter-Hostschicht, wie sie hierin beschrieben wird, die einzige Schicht, und der Stapel kann andernfalls andere Schichten zusätzlich zu der Halbleiter-Hostschicht umfassen, z. B. eine Puffer- und/oder Barriereschicht, wie hierin beschrieben). Da ein Dotierstoffatom in einem derartigen Stapel bereitgestellt ist, kann der Stapel als ein „Dotierstoffatomstapel“ bezeichnet werden.
  • Um eine im Wesentlichen verlustlose Konnektivität zu, von und zwischen den Qubits bereitzustellen, können elektrisch leitfähige Abschnitte von verschiedenen Quanten-Schaltungselementen, die hierin beschrieben werden (z. B. die hierin beschriebenen Elektroden) aus einem oder mehreren Supraleitern hergestellt werden. Einige oder alle dieser elektrisch leitfähigen Abschnitte könnten jedoch aus elektrisch leitfähigen Materialien hergestellt werden, die nicht supraleitfähig sind. Im Folgenden impliziert ein Verweis auf ein elektrisch leitfähiges Material oder ein elektrisch leitfähiges Schaltungselement einer Quanten-Schaltung, sofern nichts anderes spezifiziert wird, dass ein Supraleiter verwendet werden kann, jedoch nicht muss. Des Weiteren können sich Materialien, die hierin als „Supraleiter“ beschrieben werden (die gleichbedeutend als „supraleitfähige/supraleitende Materialien“ beschrieben werden können), auf Materialien beziehen, einschließlich Legierungen von Materialien, die ein supraleitendes Verhalten bei typischen Qubit-Betriebsbedingungen aufweisen, z. B. Materialien, die ein supraleitendes Verhalten bei sehr niedrigen Temperaturen aufweisen, bei denen Qubits typischerweise arbeiten, die dieses Verhalten jedoch nicht notwendigerweise bei höheren Temperaturen, z. B. bei Raumtemperaturen, an den Tag legen. Einige Beispiele für Materialien, die als hierin beschriebene Supraleiter verwendet werden können, umfassen Aluminium (Al), Niobium (Ni), Zinn (Sn), Titan (Ti), Osmium (Os), Zink (Zn), Molybdän (Mo), Tantal (Ta), Vanadium (V), Verbunde oder Legierungen dieser Materialien, z. B. Niobium-Titan, Niobium-Aluminium oder Niobium-Zinn, oder Nitride dieser Materialien, z. B. Niobiumnitrid (NbN), Titannitrid (TiN), Niobiumtitannitrid (NbTiN), von denen alle bestimmte Typen von Supraleitern bei Qubit-Betriebstemperaturen sind, sowie beliebige Kombinationen aus beliebigen dieser Materialien.
  • Während einige Beschreibungen von verschiedenen Ausführungsbeispielen der vorliegenden Offenbarung unter Bezugnahme auf Donator-basierte Spin-Qubit-Vorrichtungen, die Phosphor als Dotierstoffatome verwenden, die in einer Halbleiter-Hostschicht aus Silizium implantiert werden, bereitgestellt werden, gelten die Lehren der vorliegenden Offenbarung gleichermaßen für Donator-basierte Spin-Qubit-Vorrichtungen, die einen beliebigen Typ von Donator-Atomen verwenden, der nicht Phosphor ist, die in einer beliebigen geeigneten Halbleiter-Hostschicht, die nicht Silizium ist, implantiert werden, sowie für Donator-basierte Spin-Qubit-Vorrichtungen, die Akzeptoren als Dotierstoffatome verwenden. Des Weiteren können die hierin beschriebene Quanten-Schaltungsanordnungen unterschiedliche Typen von Qubits gleichzeitig implementieren, z. B. können hybride halbleitende-supraleitende Quanten-Schaltungen Dotierstoff-basierte Spin-Qubits in Kombination mit supraleitenden Qubits implementieren oder andere hybride Quanten-Schaltungen können Dotierstoff-basierte Spin-Qubits in Kombination mit Quantenpunkt-Qubits implementieren. Der Ausdruck „Qubits“ und „Qubit-Vorrichtungen“ können gleichbedeutend verwendet werden.
  • Dotierstoff-basierte Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoffatomen, die in einer Halbleiter-Hostschicht integriert sind, gemäß einem der hierin beschriebenen Ausführungsbeispiele können in einer oder mehreren Komponenten implementiert werden, die einer integrierten Schaltung (IC) oder/und zwischen verschiedenen dieser Komponenten zugeordnet sind. In verschiedenen Ausführungsbeispielen umfassen Komponenten zugeordnet zu einer IC zum Beispiel Transistoren, Dioden, Leistungsquellen, Widerstände, Kondensatoren, Induktoren, Sensoren, Sendeempfänger, Empfänger, Antennen usw. Komponenten, die einer IC zugeordnet sind, können diejenigen umfassen, die auf einer IC montiert sind, oder diejenigen, die mit einer IC verbunden sind. Die IC kann entweder analog oder digital sein und sie kann in einer Reihe von Anwendungen verwendet werden, wie etwa als Mikroprozessoren, Optoelektronik, Logikblöcke, Audio-Verstärker usw., in Abhängigkeit von den der IC zugeordneten Komponenten. Die IC kann als Teil eines Chipsatzes zum Ausführen einer oder mehrerer zugehöriger Funktionen in einem Computer eingesetzt werden.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen Ausführungsbeispiele, die ausgeführt werden können, zur Veranschaulichung gezeigt sind. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden. Die beiliegenden Zeichnungen sind nicht notwendigerweise maßstabsgetreu gezeichnet. Der Einfachheit halber, wenn eine Sammlung von Zeichnungen, die mit unterschiedlichen Buchstaben bezeichnet sind, vorliegt, z. B. 3A-3D, kann auf eine derartige Sammlung hierin ohne die Buchstaben verwiesen werden, z. B. als „3“.
  • In den Zeichnungen können einige schematische Darstellungen von beispielhaften Strukturen verschiedener hierin beschriebener Vorrichtungen und Anordnungen mit präzisen rechten Winkeln und geraden Linie gezeigt sein, es ist jedoch zu verstehen, dass derartige schematische Darstellungen reale Prozessbegrenzungen nicht reflektieren könnten, was dazu führen kann, dass die Merkmale nicht so „ideal“ aussehen, wenn eine der hierin beschriebenen Strukturen unter Verwendung von z. B. Bildern einer Abtastungs-Elektronenmikroskopie (SEM) oder Bildern eines Übertragungs-Elektronenmikroskops (TEM) untersucht wird. In derartigen Bildern von realen Strukturen könnten auch mögliche Verarbeitungsfehler sichtbar sein, z. B. nicht perfekt gerade Materialkanten, sich verjüngende Vias oder Öffnungen, unbeabsichtigte Rundungen von Ecken oder Variationen bezüglich der Dicken von unterschiedlichen Materialschichten, gelegentliche Versetzungen von Schrauben, Kanten oder Kombinationsversetzungen innerhalb der Kristallregion und/oder gelegentliche Versetzungsfehler von einzelnen Atomen oder Clustern von Atomen. Es können weitere Fehler vorliegen, die hier nicht aufgelistet sind, jedoch innerhalb des Gebiets der Vorrichtungsherstellung häufig auftreten. Die beiliegenden Zeichnungen sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen beschrieben werden, auf eine Weise, die beim Verständnis des beanspruchten Gegenstands hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht derart betrachtet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Genauer gesagt werden diese Operationen möglicherweise nicht in der präsentierten Reihenfolge ausgeführt. Beschriebene Operationen können in einer unterschiedlichen Reihenfolge zu dem beschriebenen Ausführungsbeispiel ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsbeispielen weggelassen sein.
  • Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A und/oder B“ (A), (B), oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C). Der Ausdruck „zwischen“, wenn er in Bezug auf Messbereiche verwendet wird, schließt die Enden der Messbereiche mit ein. Wie hierin verwendet bedeutet die Schreibweise „A/B/C“ (A), (B), und/oder (C).
  • Die Beschreibung verwendet die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen, umfassen, haben und ähnliche, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym. Die Beschreibung kann auf Perspektive basierende Beschreibungen verwenden, wie beispielsweise „über“, „unter“, „oben“, „unten“ und „Seite“; solche Beschreibungen werden verwendet, um die Erörterung zu erleichtern und sollen nicht die Anwendung der offenbarten Ausführungsbeispiele einschränken. Den beiliegenden Zeichnungen sind nicht notwendigerweise maßstabsgetreu gezeichnet. Ausgenommen es ist anderweitig angegeben, zeigt die Verwendung der Ordinaladjektive „erster“, „zweiter“ und „dritter“ bei der Beschreibung eines gewöhnlichen Gegenstandes nur an, dass unterschiedliche Instanzen ähnlicher Objekte beschrieben werden, und es ist nicht vorgesehen, dass impliziert ist, dass die auf diese Weise beschriebenen Objekte in einer gegebenen Reihenfolge sein müssen, die entweder temporär, räumlich, nach Rang oder in irgendeiner anderen Art und Weise geordnet ist.
  • Die Ausdrücke „über“, „unter“, „zwischen“ und „auf“ beziehen sich nach hiesigem Gebrauch auf eine relative Position einer Materialschicht oder Komponente im Hinblick auf andere Schichten oder Komponenten. Zum Beispiel kann eine Schicht, die über oder unter einer anderen Schicht angeordnet ist, mit der anderen Schicht direkt in Kontakt sein oder eine oder mehrere zwischenliegende Schichten aufweisen. Außerdem kann eine Schicht, die zwischen zwei Schichten angeordnet ist, direkt mit den zwei Schichten Kontakt haben, oder sie kann eine oder mehr dazwischenliegende Schichten aufweisen. Im Gegensatz dazu ist eine erste Schicht „auf“ einer zweiten Schicht in direktem Kontakt mit dieser zweiten Schicht. Ähnlich kann, soweit nichts anderes explizit festgelegt ist, ein Merkmal, das zwischen zwei Merkmalen angeordnet ist, mit den benachbarten Merkmalen in direktem Kontakt sein oder eine oder mehrere zwischenliegende Schichten aufweisen.
  • Während in der Offenbarung der Singularausdruck „Schicht“ verwendet wird, ist zu verstehen, dass sich der Ausdruck „Schicht“ auf Anordnungen beziehen soll, die mehrere unterschiedliche Materialschichten umfassen können.
  • In der folgenden ausführlichen Beschreibung können verschiedene Aspekte der veranschaulichenden Implementierungen unter Verwendung von Begriffen beschrieben werden, die üblicherweise von Fachleuten auf dem Gebiet verwendet werden, um die Substanz ihrer Arbeit für andere Fachleute auf dem Gebiet darzulegen. Zum Beispiel können die Begriffe „Oxid“, „Carbid“, „Nitrid“ usw. auf Verbindungen verweisen, die jeweils Sauerstoff Kohlenstoff Stickstoff usw. enthalten. Die Begriffe „im Wesentlichen“, „circa“, „ungefähr“, „nahe“ oder „etwa“ können im Allgemeinen darauf verweisen, innerhalb +/- 20 % eines Zielwerts zu liegen, basierend auf dem Kontext eines bestimmten Werts, wie hierin beschrieben wird oder wie es im Stand der Technik bekannt ist. Ähnlich können Begriffe, die eine Ausrichtung von verschiedenen Elementen angeben, z. B. „koplanar“, „senkrecht“, „orthogonal“, „parallel“ oder ein beliebiger Winkel zwischen den Elementen im Allgemeinen darauf verweisen, innerhalb +/- 5-10% eines Zielwerts zu liegen, basierend auf dem Kontext eines bestimmten Werts, wie hierin beschrieben wird oder wie es im Stand der Technik bekannt ist.
  • Weiterhin, während die vorliegende Offenbarung Verweise auf Mikrowellensignale umfassen kann, ist dies nur, da aktuelle Qubits ausgelegt sind, um mit diesen Signalen zu arbeiten, da die Energie im Mikrowellenbereich höher ist als thermische Anregungen bei der Temperatur, bei der die Qubits typischerweise betrieben werden. Zudem sind Techniken zur Steuerung und Messung von Mikrowellen allgemein bekannt. Aus diesen Gründen sind typische Frequenzen von Qubits in einem Bereich von 1-10 GHz, z. B. 3-8 GHz, um höher zu sein als thermische Anregungen, jedoch niedrig genug, um eine Mikrowellentechnik zu vereinfachen. Qubits können jedoch mit einer beliebigen Frequenz ausgelegt sein, da eine Anregungsenergie von Qubits durch die Schaltungselemente gesteuert wird. Daher könnten Qubits im Allgemeinen ausgelegt werden, um mit Signalen in anderen Bereichen des elektromagnetischen Spektrums zu arbeiten und Ausführungsbeispiele der vorliegenden Offenbarung könnten folglich modifiziert werden. Alle dieser alternativen Implementierungen liegen innerhalb des Umfangs der vorliegenden Offenbarung.
  • Quanten-Datenverarbeiten und Dotierstoff-basierte Spin-Qubits
  • Um die Vorteile darzulegen, die durch neue Verfahren zum Herstellen hierin beschriebener Dotierstoff-basierter Spin-Qubit-Vorrichtungen sowie die daraus resultierenden Vorrichtungen und Anordnungen geboten werden, wäre es hilfreich, zuerst verschiedene Implementierungen von Quanten-Schaltungen/Anordnungen mit Dotierstoff-basierten Spin-Qubits zu beschreiben, die in einem Qubit-Die umfasst sein könnten. 1 stellt eine schematische Darstellung einer exemplarischen Quanten-Schaltungsanordnung 100, insbesondere einer Spin-Qubit-Vorrichtungsanordnung, mit Dotierstoff-basierten Spin-Qubits gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
  • Wie in 1 zu sehen ist, kann eine exemplarische Spin-Qubit-Vorrichtungsanordnung 100 zwei oder mehr Dotierstoff-basierte Spin-Qubits 102 umfassen, wobei Bezugszeichen nach einem Bindestrich, wie etwa z. B. Qubit 102-1 und 102-2, unterschiedliche Instanzen des gleichen oder eines analogen Elements angeben. Jedes der Dotierstoff-basierten Spin-Qubits 102 kann ein jeweiliges Dotierstoffatom 104 umfassen, das in einer Schicht eines anderweitig intrinsischen Halbleitermaterials und eines oder mehrerer Gates 106 bereitgestellt ist. Die Spin-Qubit-Vorrichtungsanordnung 100 kann Initialisierungsmittel 108 zum Initialisieren von Zuständen von einem oder mehreren der Qubits 102, Auslesemittel zum Bestimmen (d. h. Auslesen) von Zuständen von einem oder mehreren der Qubits 102 sowie optional eine statische Magnetfeldquelle 112 zum Helfen, klar auflösbare Elektron-Spin-Up- und -Down-Zustände von einem oder mehreren Qubits 102 zu schaffen, umfassen.
  • Ein Donator-basiertes Spin-Qubit 102 kann durch Implantieren eines Gruppe-V-Donator-Atoms 104, z. B. eines Phosphoratoms, in eine Gruppe-IV-Schicht eines im Wesentlichen intrinsischen Halbleitermaterials (hierin als eine „Halbleiter-Hostschicht“ bezeichnet), z. B. eine Schicht aus Silizium, gebildet werden, wobei die Schicht als Teil eines Halbleitersubstrats gesehen werden kann, auf dem die Spin-Qubit-Vorrichtungsanordnung 100 implementiert werden kann. Das Donator-Atom 104 kann ein Elektron mehr besitzen als die Atome der Halbleiter-Hostschicht und das zusätzliche Elektron kann dazu tendieren, an dem Donator-Atom 104 bei niedriger Temperatur gebunden zu bleiben. Das einzelne gebundene Elektron weist sowohl Elektronen- als auch Kernspins von ½ auf, die das Qubit 102 definieren. Das eine oder die mehreren Gates 106, die jeweils eine Gate-Elektrode, die typischerweise aus Metall hergestellt ist, und ein Gate-Dielektrikum zwischen der Gate-Elektrode und der Halbleiterschicht umfassen, können nahe dem Donator-Atom 104 sowie optional im Wesentlichen direkt über dem Donator-Atom zum Abstimmen der elektrochemischen Potentiallandschaft der Spin-Qubit-Vorrichtungsanordnung 100 bereitgestellt sein. Zum Beispiel, wenn die Abtasteinheitlichkeit schlecht ist, z. B. kann es infolge von Herstellungsvariationen oder eines Mangels an angemessener Kontrolle ein oder mehrere zusätzliche Dotierstoffatome geben, die an Stellen vorliegen, an denen sie nicht vorliegen sollen, kann mehr als ein Gate 106 verwendet werden, um die Uneinheitlichkeiten zu kompensieren. Im Allgemeinen erlaubt ein Anlegen von Spannungen an das eine oder die mehreren Gates 106 eines gegebenen Qubits ein Ändern der Wellenfunktion des gebundenen Donator-Elektrons des Donator-Atoms 104 dieses Qubits und stimmt das elektrochemische Potential des Donator-Atoms 104 ab, was z. B. durchgeführt werden kann, um Qubit-Wechselwirkungen zu steuern, um z. B. dem ersten Qubit 102-1 zu erlauben, mit dem zweiten Qubit 102-2 zu koppeln oder in Wechselwirkung zu treten, oder um eine derartige Wechselwirkung zu verhindern oder zu minimieren.
  • Die Initialisierungsmittel 108 können Mittel zum Erzeugen eines oszillierenden Magnetfeldes umfassen, das die Donator-Atome 104 erreichen kann und Qubit-Übergänge zwischen Spin-Up und -Down zu steuern, d. h. den Zustand der Donator-Atome 104 zu initialisieren. Bei einigen Ausführungsbeispielen kann eine Magnetlinie, wie etwa z. B. eine Mikrowellenübertragungsleitung, als das Initialisierungsmittel 108 verwendet werden. Wie hierin verwendet, bezieht sich eine „Magnetlinie“ auf eine Magnetfeld erzeugende Struktur zur Beeinflussung (z. B. Veränderung, Zurücksetzung, Verwürfelung oder Einstellung) der Spinzustände von Donator-Atomen 104. Ein Beispiel für eine Magnetlinie, wie hierin erörtert wird, ist eine Mikrowellenübertragungsleitung, die als ein leitender Weg implementiert ist, der nahe einem zu beeinflussenden Donator-Atom ist und einen Stromimpuls, der ein Magnetfeld zur Beeinflussung eines Spinzustandes des Donator-Atoms erzeugt, selektiv leitet. Ein Bereitstellen von Mikrowellenimpulsen in einer derartigen Linie erzeugt ein oszillierendes Magnetfeld. Ein Bereitstellen von zumindest einem Abschnitt einer derartigen Linie in der Nähe eines Donator-Atoms, z. B. sodass ein Abschnitt der Übertragungsleitung, die die Initialisierungsmittel 108 implementiert, in einem Abstand von zwischen ungefähr 0 und 2000 Nanometern von dem Dotierstoffatom 104 ist, z. B. zwischen ungefähr 5 und 1000 Nanometern oder zwischen ungefähr 10 und 500 Nanometern, kann ein oszillierendes Magnetfeld erzeugen, um einen Spin-Zustand des Dotierstoff-basierten Spin-Qubits 102 zu steuern. Bei einigen Ausführungsbeispielen kann eine Magnetlinie, die eine Instanz der Initialisierungsmittel 108 implementiert, einen Impuls leiten, um Kern- und/oder Elektronenspins eines der Dotierstoffatome 104 zurückzusetzen (oder zu „verwürfeln“). Bei einigen Ausführungsbeispielen kann eine Magnetlinie, die eine Instanz der Initialisierungsmittel 108 implementiert, einen Impuls leiten, um ein Elektron in einem Donator-Atom zu einem bestimmten Spin-Zustand zu initialisieren. Bei einigen Ausführungsbeispielen kann eine Magnetlinie, die eine Instanz der Initialisierungsmittel 108 implementiert, Strom leiten, um ein kontinuierliches, oszillierendes Magnetfeld bereitzustellen, mit dem sich der Spin eines Qubits koppeln kann. Bei verschiedenen weiteren Ausführungsbeispielen kann eine Magnetlinie, die eine Instanz der Initialisierungsmittel 108 implementiert, eine geeignete Kombination aus diesen Ausführungsbeispielen oder eine andere angemessene Funktionalität bereitstellen.
  • Bei einigen Ausführungsbeispielen kann eine Magnetlinie, die eine Instanz der Initialisierungsmittel 108 implementiert, aus einem leitfähigen Material gebildet sein und kann verwendet werden, um Stromimpulse zu leiten, die Magnetfelder erzeugen, um die Spinzustände von einem oder mehreren der Dotierstoffatome 104 zu beeinflussen. Bei einigen Ausführungsbeispielen kann eine derartige Magnetlinie aus einem Supraleiter, wie etwa Aluminium, gebildet sein. Bei anderen Ausführungsbeispielen kann eine derartige Magnetlinie aus einem nicht supraleitenden leitfähigen Material, wie etwa Kupfer, gebildet sein.
  • Bei einigen Ausführungsbeispielen können unterschiedliche Instanzen der Initialisierungsmittel 108, z. B. einzelne Mikrowellenübertragungsleitungen, verwendet werden, um die Spinzustände von einzelnen Dotierstoff-basierten Spin-Qubits 102 zu steuern. Bei anderen Ausführungsbeispielen kann eine Instanz der Initialisierungsmittel 108, z. B. eine einzige Mikrowellenübertragungsleitung, verwendet werden, um die Spinzustände von zwei oder mehreren unterschiedlichen Qubits 102 zu steuern.
  • Bei verschiedenen Ausführungsbeispielen könnten verschiedene leitfähige Schaltungselemente, die in einer Spin-Qubit-Vorrichtungsanordnung, wie etwa der Spin-Qubit-Vorrichtungsanordnung 100, umfasst sind, z. B. Mikrowellenübertragungsleitung(en), die verwendet werden kann (können), um die Initialisierungsmittel 108 zu implementieren, oder im Allgemeinen unterschiedliche Magnetlinien, unterschiedliche Formen und Entwürfe aufweisen. Im Allgemeinen impliziert der Ausdruck „Linie/Leitung“, wie hierin verwendet, im Kontext von Magnetlinien oder Mikrowellenübertragungsleitungen keine geraden Linien, es sei denn dies wird spezifiziert. Zum Beispiel können einige Magnetlinie(n) oder Mikrowellenübertragungsleitung(en) oder Teile davon mehrere Kurven, Verwackelungen und Windungen umfassen, während andere Magnetlinien und Mikrowellenübertragungsleitungen oder Teile davon weniger Kurven, Verwacklungen und Windungen umfassen können und einige Magnetlinien oder Mikrowellenübertragungsleitungen oder Teile davon im Wesentlichen gerade Linien umfassen können.
  • Die Auslesemittel 110 können beliebige geeignete Strukturen oder Vorrichtungen zum Bestimmen von Spinzuständen von unterschiedlichen Qubits 102 umfassen. Verschiedene Mittel zum Auslesen von Qubit-Zuständen von Dotierstoff-basierten Spin-Qubits sind im Stand der Technik allgemein bekannt, von denen alle innerhalb des Umfangs der vorliegenden Offenbarung liegen. Zum Beispiel kann die Qubit-Zustand-Auslese durch Verfahren erfolgen, wie etwa Elektronen-Tunneln oder gepulste Magnetresonanz. Bei einigen Ausführungsbeispielen können unterschiedliche Instanzen der Auslesemittel 110, z. B. einzelne Einzelelektronentransistoren (SETs), im Fall, wenn eine Auslese durch ein Elektronen-Tunneln eingesetzt wird, verwendet werden, um die Spinzustände von einzelnen Qubits 102 auszulesen. Bei anderen Ausführungsbeispielen kann eine Instanz der Auslesemittel 110, z. B. ein einziger SET, verwendet werden, um die Spinzustände von zwei oder mehr unterschiedlichen Qubits 102 auszulesen, z. B. um unterschiedliche Qubits nacheinander auszulesen.
  • Die statische Magnetfeldquelle 112 kann optional verwendet werden, um ein statisches Magnetfeld in der Ebene mit dem Substrat bereitzustellen, auf dem die Qubits 102 implementiert sind, was zum Zeeman-Spin-Teilen angewandt wird. Ein derartiges statisches Magnetfeld kann dabei helfen, klar auflösbare Elektronen-Spin-Up- und -Down-Zustände eines oder mehrerer der Qubits 102 zu schaffen. Das durch die Initialisierungsmittel 108 erzeugte oszillierende Magnetfeld kann in einer angewendeten Richtung senkrecht zu dem durch die statische Magnetfeldquelle 112 erzeugte Magnetfeld in der Ebene sein. Beide Magnetfelder können auf ein gegebenes Spin-Qubit 102 im Wesentlichen gleichzeitig angewandt werden.
  • Bei einigen Ausführungsbeispielen kann die statische Magnetfeldquelle 112 als eine aus einem magnetischen Material gebildete Magnetlinie implementiert sein. Zum Beispiel kann ein magnetisches Material (wie etwa Kobalt) in einem Graben in z. B. einem geeigneten Isoliermaterial abgeschieden werden, um ein permanentes Magnetfeld in der Spm-Qubit-Vorrichtungsanordnung 100 bereitzustellen. In verschiedenen Ausführungsbeispielen kann die statische Magnetfeldquelle 112 als z. B. ein Permanentmagnet, ein supraleitender Magnet und/oder eine elektromagnetische Spule implementiert sein.
  • Die Qubits 102, die Initialisierungsmittel 108 und die Auslesemittel 110 der Spin-Qubit-Vorrichtungsanordnung 100 können auf, über oder zumindest teilweise auf einem Substrat/Die (in 1 nicht speziell gezeigt) mit einer Halbleiter-Hostschicht (in 1 auch nicht speziell gezeigt) eingebettet sein, die über oder auf zumindest Abschnitten des Substrats derart bereitgestellt ist, dass die Dotierstoffatome 104 in einer derartigen Halbleiter-Hostschicht umfasst sind.
  • Exemplarische Dotierstoff-basierte Spin-Qubit-Vorrichtungsanordnungen mit isotopisch gereinigten Materialien
  • Die Verwendung von isotopisch gereinigten Materialien, wie hierin beschrieben, kann eindeutige Spin-Qubit-Vorrichtungsanordnungen schaffen, von denen ein Beispiel unter Bezugnahme auf 2 dargestellt ist, die eine Querschnittsdarstellung einer exemplarischen Spin-Qubit-Vorrichtungsanordnung 200 gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung bereitstellt.
  • Wie in 2 zu sehen ist, kann eine Spin-Qubit-Vorrichtungsanordnung 200 ein Substrat 202 mit einem darauf bereitgestellten Dotierstoffatomstapel 203 umfassen, wobei der Dotierstoffatomstapel 203 eine oder mehrere Schichten aus Halbleitermaterialen umfassen kann, die unter Bezugnahme auf 3A-3D ausführlicher beschrieben werden, wobei mindestens eine dieser Schichten eine Halbleiter-Hostschicht 220 (in 2 nicht gezeigt, jedoch in 3A-3D gezeigt) ist, in der Dotierstoffatome zum Bilden von Dotierstoff-basierten Spin-Qubits implantiert werden sollen. 2 stellt schematisch ein Dotierstoffatom 210 dar, das ein Beispiel für das Dotierstoffatom 104 sein kann, das in 1 gezeigt ist, das ein Dotierstoff-basiertes Spin-Qubit bildet, wie etwa die Dotierstoff-basierte Spin-Qubit-Vorrichtung 102, die in 1 gezeigt ist. Daher kann 2 als eine Darstellung einer einzigen Dotierstoff-basierten Spin-Qubit-Vorrichtung betrachtet werden.
  • Wie ebenso in 2 zu sehen ist, kann die Spin-Qubit-Vorrichtungsanordnung 200 ein oder mehrere Gates umfassen, typischerweise eine Mehrzahl von Gates, die jeweils aus einem Gate-Dielektrikum 204 und einer jeweiligen Gate-Elektrode gebildet sind. Insbesondere stellt die Spin-Qubit-Vorrichtungsanordnung 200 ein Ausführungsbeispiel dar, das ein Paar von den Gate-Elektroden 206, die in einem Abstand voneinander bereitgestellt sind, und eine mittige Gate-Elektrode 212 im Wesentlichen über dem Dotierstoffatom 210 zeigt. Die Gates, die durch die Gate-Elektroden 206/212 gebildet sind, sind Beispiele für das eine oder die mehreren Gates 106, die in 1 zu sehen sind. Bei einigen Ausführungsbeispielen kann der Abstand zwischen dem Paar von Gate-Elektroden 206 zwischen ungefähr 10 und 400 Nanometern liegen, einschließlich aller Werte und Bereiche darin, z. B. zwischen ungefähr 20 und 200 Nanometern oder zwischen ungefähr 40 und 100 Nanometern. Bei verschiedenen weiteren Ausführungsbeispielen der Spin-Qubit-Vorrichtungsanordnung 200 kann eine oder mehrere der Gate-Elektroden 206/212, die in 2 zu sehen sind, nicht vorhanden sein. Zum Beispiel kann bei einigen Ausführungsbeispielen die Spin-Qubit-Vorrichtungsanordnung 200 die Gate-Elektrode 212 umfassen, jedoch keine der Gate-Elektroden 206, die in 2 zu sehen sind; bei anderen Ausführungsbeispielen kann die Spin-Qubit-Vorrichtungsanordnung 200 nur eine der Gate-Elektroden 206 umfassen, wobei bei den Ausführungsbeispielen die Gate-Elektrode 212 entweder vorhanden oder nicht vorhanden sein kann. Wenn beide Gate-Elektroden 206 vorliegen, kann sich bei einigen Ausführungsbeispielen das Dotierstoffatom 210 im Wesentlichen in der Mitte zwischen der ersten und zweiten Elektrode 206 befinden. Wenn die mittige Gate-Elektrode 212 vorliegt, kann sich bei einigen Ausführungsbeispielen das Dotierstoffatom 210 unter den mittigen Gate-Elektroden 212 befinden. Wenn die mittige Gate-Elektrode 212 vorliegt, kann eine derartige Elektrode durch Abscheiden des Gate-Metallmaterials bereitgestellt werden, nachdem das Dotierstoffatom 210 implantiert wurde. Eine derartige mittige Gate-Elektrode 212 kann dazu dienen, das elektrochemische Potential und die Wellenfunktion des Donator-Atoms unten zu modifizieren.
  • Obwohl es nicht spezifisch in 2 zu sehen ist, kann jedes der Gates, die durch die Gate-Elektroden 206 gebildet sind, ferner eine Hartmaske umfassen. Die Hartmaske kann aus Siliziumnitrid, Siliziumcarbid oder einem anderen geeigneten Material gebildet sein. Die Gate-Elektrode 206 kann zwischen einer derartigen Hartmaske und dem Gate-Dielektrikum 204 angeordnet sein und das Gate-Dielektrikum 204 kann zwischen der Gate-Elektrode 206 und dem Dotierstoffatomstapel 203 angeordnet sein. Obwohl es nicht spezifisch in 2 zu sehen ist, können verschiedene Gate-Elektroden, die in der Spin-Qubit-Vorrichtungsanordnung 200 vorliegen, voneinander unter Verwendung eines beliebigen geeigneten isolierenden Abstandhaltermaterials elektrisch isoliert sein, wie etwa Kohlenstoff-dotiertem Oxid, Siliziumnitrid, Siliziumoxid oder anderen Carbiden oder Nitriden (z. B. Siliziumcarbid, Siliziumnitrid, das mit Kohlenstoff dotiert ist, und Siliziumoxynitrid).
  • Bei dem Ausführungsbeispiel, das in 2 zu sehen ist, ist das Gate-Dielektrikum 204 für alle Gates, d. h. für die Gate-Elektroden 206 und 212, durch eine gemeinsame Schicht aus Gate-Dielektrikum-Material bereitgestellt, die zwischen dem Dotierstoffatomstapel 203 und jeder der Gate-Elektroden 206, 212 angeordnet ist. Bei anderen Ausführungsbeispielen kann das Gate-Dielektrikum 204 jedoch für jedes der in der Spin-Qubit-Vorrichtungsanordnung 200 vorliegenden Gates durch separate/einzelne Abschnitte des Gate-Dielektrikums 204 bereitgestellt sein. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 ein mehrschichtiges Gate-Dielektrikum sein (z. B. mit mehreren Materialien, die verwendet werden, um die Schnittstelle zwischen dem Stapel 203 und dem entsprechenden Gate-Metall der Gate-Elektrode 206/212 zu verbessern). Das Gate-Dielektrikum 204 kann zum Beispiel Siliziumoxid, Aluminiumoxid oder ein High-k-Dielektrikum sein, wie etwa Hafniumoxid. Allgemeiner gesagt, kann das Gate-Dielektrikum 204 Elemente, wie Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkon, Barium, Strontium, Yttriumoxid, Blei, Scandium, Niobium und Zink, aufweisen. Beispiele für Materialien, die in dem Gate-Dielektrikum 204 verwendet werden können, können umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkonoxid, Zirkonsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Tantaloxid, Tantalsiliziumoxid, Bleiscandiumtantaloxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Glühvorgang auf dem Gate-Dielektrikum 204 ausgeführt werden, um die Qualität des Gate-Dielektrikums 204 zu verbessern. Bei verschiedenen Ausführungsbeispielen kann eine Dicke des Gate-Dielektrikums 204, das mit einer der in der Spin-Qubit-Vorrichtungsanordnung 200 vorliegenden Gate-Elektroden zwischen ungefähr 0,5 und 10 Nanometern liegen, einschließlich aller Werte und Bereiche darin, z. B. zwischen ungefähr 1 und 5 Nanometern oder zwischen ungefähr 2 und 4 Nanometern.
  • Die Gate-Elektroden 206, 212 können ein beliebiges geeignetes Metall umfassen, das in Dotierstoff-basierten Spin-Qubits verwendet wird. Bei einigen Ausführungsbeispielen kann das Gate-Metall der Gate-Elektroden 206, 212 ein Supraleiter sein, wie etwa Aluminium, Titannitrid (z. B. über eine Abscheidung einer atomaren Schicht abgeschieden) oder Niobiumtitannitrid.
  • Die Spin-Qubit-Vorrichtungsanordnung 200 gemäß einem der hierin beschriebenen Ausführungsbeispiele kann unter Verwendung eines beliebigen im Stand der Technik bekannten Verfahrens betrieben werden. Bei einigen Ausführungsbeispielen kann ein Verfahren zum Betreiben einer Spin-Qubit-Vorrichtungsanordnung, wie etwa der Spin-Qubit-Vorrichtungsanordnung 200, ein Bereitstellen von elektrischen Signalen an ein oder mehrere Gates, z. B. an eine oder mehrere der Gate-Elektroden 206, 212, über einer Halbleiter-Hostschicht, z. B. der Halbleiter-Hostschicht 220, als Teil eines Steuerns eines Spin-Zustands eines ersten Dotierstoffatoms, z. B. des Dotierstoffatoms 210, das in der Halbleiter-Hostschicht umfasst ist, umfassen. Das Verfahren kann auch ein Erlauben einer Wechselwirkung zwischen dem ersten Dotierstoffatom und einem zweiten Dotierstoffatom (in den FIG. nicht spezifisch gezeigt), die in der Halbleiter-Hostschicht umfasst sind, und ein Bestimmen des Spin-Zustands des ersten Dotierstoffatoms oder/und eines Spin-Zustands des zweiten Dotierstoffatoms nach der Wechselwirkung umfassen.
  • Bezugnehmend auf die Einzelheiten des Dotierstoffatomstapels 203, in dem das Dotierstoffatom 210 implantiert ist, stellen 3A-3D Querschnittsdarstellungen von exemplarischen Dotierstoffatomstapeln gemäß verschiedenen Ausführungsbeispielen der vorliegenden Offenbarung dar.
  • 3A ist eine Querschnittsansicht, in der der Dotierstoffatomstapel 203 die Halbleiter-Hostschicht 220 zwischen dem Substrat 202 und dem Gate-Dielektrikum 204 umfasst. Bei dem Ausführungsbeispiel von 3A kann die Halbleiter-Hostschicht 220 direkt auf dem Substrat 202 sein und das Gate-Dielektrikum 204 kann direkt auf der Halbleiter-Hostschicht 220 sein. Obwohl 3A das Gate-Dielektrikum 204 als eine kontinuierliche Schicht darstellt, muss das Gate-Dielektrikum 204 bei anderen Ausführungsbeispielen nicht, wie vorangehend beschrieben, kontinuierlich sein und kann nur zwischen, wenn eine oder mehrere Gate-Elektroden vorliegen, und dem Dotierstoffatomstapel 203 bereitgestellt sein. Das gilt auch für 3B-3D.
  • Das Substrat 202 kann ein beliebiges Substrat sein, das zum Erstellen von hierin beschriebenen Quanten-Schaltungsanordnungen geeignet ist. Bei einer Implementierung kann das Substrat 202 ein Kristallsubstrat sein, wie etwa jedoch nicht beschränkt auf ein Silizium- oder ein Saphir-Substrat, und es kann als ein Wafer oder ein Abschnitt davon bereitgestellt sein. Bei anderen Implementierungen kann das Substrat 202 ein Nicht-Kristall sein. Im Allgemeinen liegt ein beliebiges Material, das ausreichende Vorteile bereitstellt (z. B. eine ausreichend gute elektrische Isolierung und/oder Fähigkeit, bekannte Herstellungs- und Verarbeitungstechniken anzuwenden), um die möglichen Nachteile zu überwiegen (z. B. negative Wirkungen von ungewünschten Verunreinigungen), und das als eine Grundlage dienen kann, auf der eine Quanten-Schaltung gebaut werden kann, innerhalb der Idee und des Umfangs der vorliegenden Offenbarung. Zusätzliche Beispiele für Substrate 202 umfassen Silizium-auf-Isolator- (SOI-) Substrate, III-V-Substrate und Quarz-Substrate.
  • Die Halbleiter-Hostschicht 220 kann aus einem derartigen Material gebildet sein, dass während eines Betriebs der Spin-Qubit-Vorrichtungsanordnung 200 gemäß einem der hierin beschriebenen Ausführungsbeispiele ein einziges Dotierstoffatom, das in der Halbleiter-Hostschicht 220 implantiert ist, nahe der oberen Fläche der Halbleiter-Hostschicht 220 ein Dotierstoff-basiertes Spin-Qubit bilden kann. Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220, in der die Dotierstoffatome 104, die die Dotierstoff-basierten Spin-Qubits 102 bilden, implantiert werden sollen, eine intrinsische (d. h. nicht dotierte oder wenig dotierte, wobei ein Dotieren entweder unbeabsichtigt oder absichtlich ist) epitaxial gewachsene Halbleiterschicht, z. B. ein intrinsisches epitaxial gewachsenes Silizium, sein oder diese umfassen. In verschiedenen Implementierungen kann diese epitaxial gewachsene Halbleiter-Hostschicht ein Halbleitermaterial umfassen, dass ausreichend rein ist, um sich als ein verlustarmer Isolator bei Qubits-Betriebstemperaturen zu verhalten, d. h. entweder ohne Dotierstoffe oder mit ausreichend wenigen Dotierstoffen. In diesem Kontext impliziert eine nicht dotierte oder wenig dotierte Halbleiter-Hostschicht 220 ein nicht leitfähiges Halbleitermaterial bei Temperaturen, bei denen Qubits arbeiten, z. B. sehr niedrigen Temperaturen. Intrinsische Schichten können manchmal aus Versehen mit Störstoffen dotiert werden, aufgrund z. B. der Hinzufügung von unbeabsichtigten Verunreinigungen (z. B. O-, Restdotierstoffen in der Kammer, die zum epitaktischen Wachstum verwendet wird, usw.) oder eines unbeabsichtigten Dotierens aus anderen Bereichen durch Diffusion während eines nachfolgenden thermischen Verarbeitens. Des Weiteren können manchmal Dotierstoffe absichtlich zu Materialien hinzugefügt werden, aus Gründen wie etwa z. B. der thermischen oder mechanischen Stabilität. Solange Dotierstoffe, egal ob unabsichtlich oder absichtlich hinzugefügt, in Mengen vorliegen, die niedrig genug sind, damit die Halbleiter-Hostschicht 220 weiterhin als verlustarm und isolierend bei niedrigen Temperaturen, bei denen Qubits arbeiten, betrachtet werden kann, kann eine derartige Halbleiter-Hostschicht als intrinsisch oder nicht dotiert bezeichnet werden.
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 der Dotierstoffatomstapel 203, die hierin offenbart werden, ein isotopisch gereinigtes Material umfassen. Die Verringerung von Isotopen mit Kernspin ungleich Null in einer Halbleiter-Hostschicht 220 (und/oder anderen Schichten in einem Dotierstoffatomstapel 203) kann eine Qubit-Kohärenz und damit die Performance der Spin-Qubit-Vorrichtungsanordnung verbessern. Die isotopisch gereinigten Materialien, die hierin offenbart werden, können durch Zentrifugieren eines Vorläufermaterials, um unterschiedliche Isotopen durch Masse zu isolieren, und dann unter Verwendung von nur den gewünschten Isotopen als Vorläufer zum Wachstum des gewünschten Materials aufgezogen werden. Bei einigen Ausführungsbeispielen der Dotierstoffatomstapel 203, die hierin offenbart werden, kann ein isotopisch gereinigtes Material (z. B. Zink, Cadmium, Tellur, Selen, Schwefel, Eisen, Blei, Zinn, Kohlenstoff Germanium, Silizium, Hafnium, Zirkonium, Titan, Strontium oder Yttrium wie nachfolgend erörtert) mehr als 90 Atomprozent stabiler Isotopen mit Kernspin gleich Null (und weniger als 10 Atomprozent von Isotopen mit Kernspin ungleich Null) umfassen.
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 Silizium umfassen oder daraus gebildet sein. Das Silizium kann ein isotopisch gereinigtes Silizium mit einem niedrigeren 29Si-Gehalt sein als die natürliche Häufigkeit von 29Si in Silizium Zum Beispiel kann bei einigen Ausführungsbeispielen das Silizium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 29Si-Gehalt aufweisen, der kleiner ist als 4 Atomprozent (z. B. kleiner als 3 Atomprozent, kleiner als 2 Atomprozent, kleiner als 1 Atomprozent oder kleiner als 0,1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Silizium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 28Si-Gehalt aufweisen, der größer ist als 93 Atomprozent (z. B. größer als 94 Atomprozent, größer als 95 Atomprozent, größer als 96 Atomprozent, größer als 97 Atomprozent, größer als 98 Atomprozent oder größer als 99 Atomprozent). Ausführungsbeispiele, bei denen die Halbleiter-Hostschicht 220 aus intrinsischem Silizium gebildet ist, können besonders vorteilhaft für Donator-basierte Spin-Qubit-Vorrichtungsanordnungen 200 sein.
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 Germanium umfassen oder daraus gebildet sein. Das Germanium kann ein isotopisch gereinigtes Germanium mit einem niedrigeren 73Ge-Gehalt sein als die natürliche Häufigkeit von 73Ge in Germanium. Zum Beispiel kann Bei einigen Ausführungsbeispielen das Germanium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 73Ge-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 6 Atomprozent, kleiner als 5 Atomprozent, kleiner als 4 Atomprozent, kleiner als 3 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Germanium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 70Ge-Gehalt aufweisen, der größer ist als 21 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Germanium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 72Ge-Gehalt aufweisen, der größer ist als 28 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Germanium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 74Ge-Gehalt aufweisen, der größer ist als 37 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Germanium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 76Ge-Gehalt aufweisen, der größer ist als 8 Atomprozent (z. B. größer als 90 Atomprozent). Ausführungsbeispiele, bei denen die Halbleiter-Hostschicht 220 aus intrinsischem Germanium gebildet ist, können besonders vorteilhaft für Donator-basierte Spin-Qubit-Vorrichtungsanordnungen 200 sein. Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 isotopisch gereinigtes Silizium und isotopisch gereinigtes Germanium umfassen (z. B. Siliziumgermanium, das aus isotopisch gereinigten Silizium- und isotopisch gereinigten Germanium-Vorläufern aufgezogen wird).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Zink umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Zink, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 67Zn-Gehalt aufweisen, der kleiner ist als 4 Atomprozent (z. B. kleiner als 3 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zink, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 64Zn-Gehalt aufweisen, der größer ist als 50 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zink, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 66Zn-Gehalt aufweisen, der größer ist als 28 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Cadmium umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Cadmium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 111Cd-Gehalt aufweisen, der kleiner ist als 12 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Cadmium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 113Cd-Gehalt aufweisen, der kleiner ist als 12 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Cadmium, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 114Cd-Gehalt aufweisen, der größer ist als 29 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Tellur umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Tellur, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 123Te-Gehalt aufweisen, der kleiner ist als 0,9 Atomprozent (z. B. kleiner als 0,5 Atomprozent). Bei einigen Ausführungsbeispielen kann das Tellur, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 125Te-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Tellur, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen Te128-Gehalt aufweisen, der größer ist als 32 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Tellur, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen Te130-Gehalt aufweisen, der größer ist als 35 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Selen umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Selen, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 77Se-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Selen, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 78Se-Gehalt aufweisen, der größer ist als 24 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Selen, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 80Se-Gehalt aufweisen, der größer ist als 50 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigten Schwefel umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen der Schwefel, der in einer Halbleiter-Hostschicht 220 umfasst ist, einen 33S-Gehalt aufweisen, der kleiner ist als 0,8 Atomprozent (z. B. kleiner als 0,5 Atomprozent, kleiner als 0,2 Atomprozent oder kleiner als 0,1 Atomprozent). Bei einigen Ausführungsbeispielen kann der Schwefel, der in einer Halbleiter-Hostschicht 220 umfasst ist, einen 32S-Gehalt aufweisen, der größer ist als 95 Atomprozent.
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Eisen umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Eisen, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 57Fe-Gehalt aufweisen, der kleiner ist als 2 Atomprozent (z. B. kleiner als 1 Atomprozent oder kleiner als 0,5 Atomprozent). Bei einigen Ausführungsbeispielen kann das Eisen, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 56Fe-Gehalt aufweisen, der größer ist als 92 Atomprozent.
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Blei umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen das Blei, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 207Pb-Gehalt aufweisen, der kleiner ist als 22 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Blei, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 208Pb-Gehalt aufweisen, der größer ist als 53 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigtes Zinn umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen Zinn, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 119Sn-Gehalt aufweisen, der kleiner ist als 8 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zinn, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 117Sn-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zinn, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 115Sn-Gehalt aufweisen, der kleiner ist als 0,3 Atomprozent (z. B. kleiner als 0,2 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zinn, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 120Sn-Gehalt aufweisen, der größer ist als 33 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zinn, das in einer Halbleiter-Hostschicht 220 umfasst ist, einen 118Sn-Gehalt aufweisen, der größer ist als 25 Atomprozent (z. B. größer als 90 Atomprozent).
  • Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 eines Dotierstoffatomstapels 203 isotopisch gereinigten Kohlenstoff umfassen. Zum Beispiel kann bei einigen Ausführungsbeispielen der Kohlenstoff, der in einer Halbleiter-Hostschicht 220 umfasst ist, einen 13C-Gehalt aufweisen, der kleiner ist als 1 Atomprozent (z. B. kleiner als 0,5 Atomprozent oder kleiner als 0,2 Atomprozent. Bei einigen Ausführungsbeispielen kann der Kohlenstoff, der in einer Halbleiter-Hostschicht 220 umfasst ist, einen 12C-Gehalt aufweisen, der größer ist als 99 Atomprozent.
  • Bei einigen Ausführungsbeispielen können Materialschichten, die benachbart oder nahe der Halbleiter-Hostschicht 220 sind (z. B. andere Schichten in einem Dotierstoffatomstapel 203 oder außerhalb des Dotierstoffatomstapels 203) auch ein isotopisch gereinigtes Material umfassen, um eine Elektronen-Spin-Dephasierung in der Halbleiter-Hostschicht 220 zu verringern, die durch Kernspins außerhalb der Halbleiter-Hostschicht 220 induziert wird.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 (z. B. das Gate-Dielektrikum 204, das in 2 oder in 3A-3D zu sehen ist) ein isotopisch gereinigtes Material umfassen. Zum Beispiel kann das Gate-Dielektrikum 204 isotopisch gereinigtes Silizium umfassen (z. B. gemäß einem der vorangehend erörterten Ausführungsbeispiele). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Silizium (z. B. als Siliziumoxid) umfassen. Bei einem anderen Beispiel kann das Gate-Dielektrikum 204 isotopisch gereinigtes Germanium umfassen (z. B. gemäß einem der vorangehend erörterten Ausführungsbeispiele). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Germanium (z. B. als Germaniumoxid) umfassen.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 isotopisch gereinigtes Hafnium umfassen. Zum Beispiel kann das Hafnium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 177Hf-Gehalt aufweisen, der kleiner ist als 18 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Hafnium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 179Hf-Gehalt aufweisen, der kleiner ist als 13 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Hafnium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 178Hf-Gehalt aufweisen, der größer ist als 28 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Hafnium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 180Hf-Gehalt aufweisen, der größer ist als 36 Atomprozent. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Hafnium (z. B. als Hafniumoxid) (z. B. mit mehr als 90 Atomprozent) umfassen.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 isotopisch gereinigtes Zirkonium umfassen. Zum Beispiel kann das Zirkonium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 91Zr-Gehalt aufweisen, der kleiner ist als 11 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Zirkonium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 90Zr-Gehalt aufweisen, der größer ist als 52 Atomprozent. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Zirkonium (z. B. als Zirkoniumoxid) umfassen.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 isotopisch gereinigtes Titan umfassen. Zum Beispiel kann das Titan, das in einem Gate-Dielektrikum 204 umfasst ist, einen 47Ti-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Titan, das in einem Gate-Dielektrikum 204 umfasst ist, einen 49Ti-Gehalt aufweisen, der kleiner ist als 5 Atomprozent (z. B. kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Titan, das in einem Gate-Dielektrikum 204 umfasst ist, einen 48Ti-Gehalt aufweisen, der größer ist als 74 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Titan (z. B. als Titanoxid) umfassen.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 isotopisch gereinigtes Strontium umfassen. Zum Beispiel kann das Strontium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 87Sr-Gehalt aufweisen, der kleiner ist als 7 Atomprozent (z. B. kleiner als 5 Atomprozent, kleiner als 2 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Strontium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 88Sr-Gehalt aufweisen, der größer ist als 83 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Strontium (z. B. als Strontiumoxid) umfassen.
  • Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 isotopisch gereinigtes Yttrium umfassen. Zum Beispiel kann das Yttrium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 171Y-Gehalt aufweisen, der kleiner ist als 14 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Yttrium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 173Y-Gehalt aufweisen, der kleiner ist als 16 Atomprozent (z. B. kleiner als 10 Atomprozent, kleiner als 5 Atomprozent oder kleiner als 1 Atomprozent). Bei einigen Ausführungsbeispielen kann das Yttrium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 174Y-Gehalt aufweisen, der größer ist als 32 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Yttrium, das in einem Gate-Dielektrikum 204 umfasst ist, einen 172Y-Gehalt aufweisen, der größer ist als 22 Atomprozent (z. B. größer als 90 Atomprozent). Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 204 Sauerstoff und isotopisch gereinigtes Yttrium (z. B. als Yttriumoxid) umfassen.
  • 3B stellt dar, dass bei einigen Ausführungsbeispielen der Dotierstoffatomstapel 203 nicht nur die Halbleiter-Hostschicht 220, sondern auch eine Pufferschicht 222 umfassen kann. Eine derartige Pufferschicht kann zwischen dem Substrat 202 und der Halbleiter-Hostschicht 220 bereitgestellt sein. Zum Beispiel kann bei einigen Ausführungsbeispielen die Pufferschicht 222 direkt auf dem Substrat 202 bereitgestellt sein und die Halbleiter-Hostschicht 220 kann direkt auf der Pufferschicht 222 bereitgestellt sein. Das Gate-Dielektrikum 204 kann dann direkt auf der Halbleiter-Hostschicht 220 bereitgestellt sein, wie in 3B zu sehen ist. Die Pufferschicht 222 kann aus dem gleichen Material wie die Halbleiter-Hostschicht 220 gebildet sein und sie kann vorliegen, um Störungen einzufangen, die sich in diesem Material bilden, da sie auf dem Substrat 202 aufgezogen wird. Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 aus isotopisch gereinigtem Silizium gebildet sein und die Pufferschicht 222 kann aus intrinsischem Silizium gebildet sein. Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 aus isotopisch gereinigtem Germanium gebildet sein und die Pufferschicht 222 kann aus intrinsischem Germanium gebildet sein. Bei einigen Ausführungsbeispielen kann die Pufferschicht 222 unter unterschiedlichen Bedingungen wachsen (z. B. Abscheidungstemperatur oder Wachstumsrate) im Vergleich zu der Halbleiter-Hostschicht 220. Genauer gesagt, kann die Halbleiter-Hostschicht 220 unter Bedingungen wachsen, die zu weniger Fehlern führen als in der Pufferschicht 222. Bei einigen Ausführungsbeispielen, bei denen die Pufferschicht 222 Siliziumgermanium umfasst, kann das Siliziumgermanium der Pufferschicht 222 einen Germaniumgehalt aufweisen, der von dem Substrat 202 zu der Halbleiter-Hostschicht 220 variiert; zum Beispiel kann das Siliziumgermanium der Pufferschicht 222 einen Germaniumgehalt aufweisen, der von null Prozent an dem Substrat zu einem Prozentsatz ungleich null (z. B. 30 Atomprozent) an der Halbleiter-Hostschicht 220 variiert.
  • Wie vorangehend erwähnt wurde, kann es für Materialien, die benachbart oder nahe der Halbleiter-Hostschicht 220 sind, vorteilhaft sein, isotopisch gereinigte Materialien zu umfassen, um eine Elektronen-Spin-Dephasierung zu verringern. Daher kann bei einigen Ausführungsbeispielen zumindest der obere Abschnitt der Pufferschicht 222 (z. B. die oberen 50 Nanometer bis 500 Nanometer der Pufferschicht 222) ein isotopisch gereinigtes Material umfassen (z. B. isotopisch gereinigtes Silizium oder Germanium oder beliebige andere isotopisch gereinigte Materialien, die vorangehend unter Bezugnahme auf die Halbleiter-Hostschicht 220 beschrieben wurden).
  • 3C ist eine Querschnittsansicht einer Anordnung, die ein Substrat 202, einen Dotierstoffatomstapel 203 und ein Gate-Dielektrikum 204 umfasst. Der Dotierstoffatomstapel 203 von 3C kann eine Pufferschicht 222, eine Barriereschicht 224-1, eine Halbleiter-Hostschicht 220 und eine zusätzliche Barriereschicht 224-2 umfassen. Die Barriereschicht 224-1 kann eine Potentialbarriere zwischen der Halbleiter-Hostschicht 220 und der Pufferschicht 222 bereitstellen, während die Barriereschicht 224-2 eine Potentialbarriere zwischen der Halbleiter-Hostschicht 220 und dem Gate-Dielektrikum 204 bereitstellen kann. Bei einigen Ausführungsbeispielen des Dotierstoffatomstapels 203, der in 3C zu sehen ist, können die Barriereschichten 224 ein isotopisch gereinigtes Material umfassen, wie etwa eines der Materialien, die vorangehend unter Bezugnahme auf die Halbleiter-Hostschicht 220 erörtert wurden. Zum Beispiel können die Abschnitte der Barriereschichten 224 benachbart zu der Halbleiter-Hostschicht 220 (z. B. die 25 Nanometer bis 100 Nanometer der Barriereschichten 224 am nächsten zu der Halbleiter-Hostschicht 220) ein isotopisch gereinigtes Material umfassen (während der Rest der Barriereschichten 224 ein isotopisch gereinigtes Material umfassen kann oder nicht). Bei dem Ausführungsbeispiel von 3C können die Pufferschicht 222 und/oder das Gate-Dielektrikum 204 ein isotopisch gereinigtes Material umfassen oder nicht; allgemeiner gesagt, können die Pufferschicht 222 und/oder das Gate-Dielektrikum 204 von 3C die Form eines geeigneten der hierin offenbarten Ausführungsbeispiele annehmen. Bei einigen Ausführungsbeispielen, bei denen die Halbleiter-Hostschicht 220 Silizium oder Germanium umfasst, kann die Barriereschicht 224 Siliziumgermanium umfassen (z. B. isotopisch gereinigtes Silizium und isotopisch gereinigtes Germanium). Der Germaniumgehalt dieses Siliziumgermaniums kann zwischen 20 Atomprozent und 80 Atomprozent liegen (z. B. zwischen 30 Atomprozent und 70 Atomprozent).
  • Bei einigen Ausführungsbeispielen der Anordnung von 3C können die Pufferschicht 222 und die Barriereschicht 224-1 aus Siliziumgermanium gebildet sein. Bei einigen dieser Ausführungsbeispiele kann das Siliziumgermanium der Pufferschicht 222 einen Germaniumgehalt aufweisen, der von dem Substrat 202 zu der Barriereschicht 224-1 variiert; zum Beispiel kann das Siliziumgermanium der Pufferschicht 222 einen Germaniumgehalt aufweisen, der von null Prozent an dem Substrat zu einem Prozentsatz ungleich null (z. B. zwischen 30 Atomprozent und 70 Atomprozent) an der Barriereschicht 224-1 variiert. Die Barriereschicht 224-1 kann wiederum einen Germaniumgehalt gleich dem Nicht-null-Prozent haben. Bei anderen Ausführungsbeispielen kann die Pufferschicht 222 einen Germaniumgehalt gleich dem Germaniumgehalt der Barriereschicht 224-1 haben, jedoch dicker sein als die Barriereschicht 224-1, um die Fehler zu absorbieren, die während eines Wachstums auftreten. Bei einigen Ausführungsbeispielen des Dotierstoffatomstapels 203 von 3C kann die Barriereschicht 224-2 weggelassen werden. Bei anderen Ausführungsbeispielen des Dotierstoffatomstapels 203 von 3C kann die Barriereschicht 224-1 weggelassen werden. Bei noch anderen Ausführungsbeispielen des Dotierstoffatomstapels 203 von 3C kann die Barriereschicht 222 weggelassen werden. Bei weiteren derartigen Ausführungsbeispielen kann eine von der Barriereschicht 224-1 oder der Barriereschicht 224-2 weggelassen werden.
  • 3D ist eine Querschnittsansicht eines anderen Beispiel-Dotierstoffatomstapels 203 auf einem Beispielsubstrat 202 mit einem Gate-Dielektrikum 204 auf dem Dotierstoffatomstapel 203. Der Dotierstoffatomstapel 203 von 3D kann eine Isolierschicht 226 auf dem Substrat 202, eine Halbleiter-Hostschicht 220 auf der Isolierschicht 226 und eine Barriereschicht 224 auf der Halbleiter-Hostschicht 220 umfassen. Das Vorhandensein der Isolierschicht 226 kann dabei helfen, Träger zu der Halbleiter-Hostschicht 220 zu begrenzen, wobei ein hohes Talspalten während einer Operation bereitgestellt wird.
  • Die Isolierschicht 226 kann ein beliebiges geeignetes elektrisch isolierendes Material umfassen. Zum Beispiel kann die Isolierschicht 226 bei einigen Ausführungsbeispielen ein Oxid sein (z. B. Siliziumoxid oder Hafniumoxid). Bei einigen Ausführungsbeispielen kann die Isolierschicht 226, um eine Qubit-Kohärenz in der Halbleiter-Hostschicht 220 zu verbessern, ein isotopisch gereinigtes Material umfassen (z. B. eines der vorangehend unter Bezugnahme auf das Gate-Dielektrikum 204 erörterten Materialien). Das Substrat 202, die Halbleiter-Hostschicht 220 und die Barriereschicht 224 von 3D können die Form eines der hierin offenbarten Ausführungsbeispiele annehmen. Bei einigen Ausführungsbeispielen kann die Halbleiter-Hostschicht 220 auf der Isolierschicht 226 durch eine Schichtübertragungstechnik gebildet werden. Bei einigen Ausführungsbeispielen kann die Barriereschicht 224 von dem Dotierstoffatomstapel 203 von 3D weggelassen werden.
  • Die Dicken (d. h. z-Höhen) der Schichten in den Dotierstoffatomstapeln 203 von 3A-3D können beliebige geeignete Werte annehmen. Zum Beispiel kann bei einigen Ausführungsbeispielen die Dicke der Halbleiter-Hostschicht 220 zwischen ungefähr 5 Nanometern und 15 Nanometern liegen, einschließlich aller Werte und Bereiche darin, z. B. ungefähr gleich 10 Nanometern. Bei einigen Ausführungsbeispielen kann die Dicke einer Pufferschicht 222 zwischen ungefähr 0,3 Mikron und 4 Mikron liegen, einschließlich aller Werte und Bereiche darin, z. B. zwischen ungefähr 0,3 Mikron und 2 Mikron oder ungefähr 0,5 Mikron. Bei einigen Ausführungsbeispielen kann die Dicke der Barriereschichten 224 zwischen ungefähr 0 Nanometern und 300 Nanometern liegen, einschließlich aller Werte und Bereiche darin. Bei einigen Ausführungsbeispielen kann die Dicke der Isolierschicht 226 in dem Dotierstoffatomstapel 203 von 3D zwischen ungefähr 5 Nanometern und 200 Nanometern liegen, einschließlich aller Werte und Bereiche darin.
  • Verfahren zum Herstellen von Dotierstoff-basierten Spin-Qubits mit isotopisch gereinigten Materialien
  • Spin-Qubit-Vorrichtungsanordnungen mit isotopisch gereinigten Materialien wie hierin beschrieben können unter Verwendung von beliebigen geeigneten Verfahren hergestellt/gefertigt werden. Ein exemplarisches Verfahren ist in 4 als ein Verfahren 400 gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung zu sehen. 5A-5C stellen verschiedene Ansichten, die unterschiedliche exemplarische Stufen bei der Herstellung einer Spin-Qubit-Vorrichtungsanordnung unter Verwendung des Verfahrens von 4 darstellen, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung bereit.
  • Verschiedene Operationen des Verfahrens 400 können unter Bezugnahme auf einige spezifische exemplarische vorangehend erörterte Ausführungsbeispiele dargestellt werden, das Verfahren 400 kann jedoch verwendet werden, um beliebige geeignete Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoff-basierten Spin-Qubits wie hierin beschrieben herzustellen. Obwohl die Operationen des Verfahrens 400 in 4 einmal und in einer bestimmten Reihenfolge dargestellt sind, können die Operationen wie gewünscht in einer beliebigen geeigneten Reihenfolge durchgeführt und wiederholt werden. Zum Beispiel können eine oder mehrere Operationen parallel durchgeführt werden, um mehrere Spin-Qubit-Vorrichtungsanordnungen wie hierin beschrieben im Wesentlichen gleichzeitig herzustellen. Bei einem anderen Beispiel können die Operationen in einer unterschiedlichen Reihenfolge durchgeführt werden, um die Architektur einer bestimmten Quanten-Schaltungskomponente zu reflektieren, in der eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoff-basierten Spin-Qubits gemäß einem der hierin beschriebenen Ausführungsbeispiele umfasst sein sollen. Zudem kann das Herstellungsverfahren 400 andere Operationen umfassen, die nicht eigens in 4 gezeigt sind, wie etwa z. B. verschiedene Reinigungsoperationen, wie es im Stand der Technik bekannt ist. Zum Beispiel können bei einigen Ausführungsbeispielen Spin-Qubit-Vorrichtungsanordnungen vor oder/und nach einem der Prozesse des hierin beschriebenen Verfahrens 400 gereinigt werden, um z. B. oberflächengebundene Oxide, organische und/oder metallische Verunreinigungen sowie Verunreinigungen unter der Oberfläche zu entfernen. Bei einigen Ausführungsbeispielen kann ein Reinigen unter Verwendung von z. B. chemischen Lösungen (wie etwa Peroxid) und/oder mit Ultraviolett- (UV-) Strahlung kombiniert mit Ozon und/oder Oxidieren der Oberfläche (z. B. unter Verwendung von thermischer Oxidation) und dann Entfernen des Oxids (z. B. unter Verwendung von Flusssäure (HF)) ausgeführt werden.
  • Das Verfahren 400 kann mit einem Prozess 402 beginnen, bei dem ein Substrat mit einer Halbleiter-Hostschicht versehen wird. Die Halbleiter-Hostschicht, die in dem Prozess 402 bereitgestellt wird, kann innerhalb eines Stapels aus Schichten umfasst sein, der über dem Substrat bereitgestellt wird, und sie kann die Form der Halbleiter-Hostschicht 220 annehmen, die in einem der hierin beschriebenen Dotierstoffatomstapel 203 umfasst ist. Ein Ergebnis eines Durchführens des Prozesses 402 ist mit einer Spin-Qubit-Vorrichtungsanordnung 502 dargestellt, die in 5A zu sehen ist, die einen Dotierstoffatomstapel 203 darstellt, der auf einem Substrat 202 bereitgestellt ist, mit einem Gate-Dielektrikum 204, das über dem Dotierstoffatomstapel 203 bereitgestellt ist, gemäß einem der hierin beschriebenen Ausführungsbeispiele. Beliebige geeignete Techniken können zum Bereitstellen des Dotierstoffatomstapels 203 in dem Prozess 402 verwendet werden, wie etwa z. B. beliebige geeignete epitaktische Wachstumstechniken, von denen einige vorangehend beschrieben wurde. Um isotopisch gereinigte Materialien in einer der Schichten des Dotierstoffatomstapels 203 oder dem Gate-Dielektrikum 204 zu umfassen, können geeignete Vorläufermaterialien verwendet werden. Bei einigen Ausführungsbeispielen können die isotopisch gereinigten Materialien, die hierin offenbart werden, durch Zentrifugieren eines Vorläufermaterials, um unterschiedliche Isotopen durch Masse zu isolieren, und dann unter Verwendung von nur den gewünschten Isotopen als Vorläufer zum Wachstum des gewünschten Materials als Teil eines Bildens des Dotierstoffatomstapels 203 und/oder des Gate-Dielektrikums 204 aufgezogen werden. Bei einigen Ausführungsbeispielen können verschiedene Schichten des Dotierstoffatomstapels 203 unter Verwendung von epitaktischen Wachstumstechniken aufgezogen werden. Bei einigen Ausführungsbeispielen können Gate-Dielektrika wie hierin beschrieben durch einen Prozess, wie etwa ALD, aufgezogen werden. Im Allgemeinen kann eine beliebige Wachstumstechnik, die isotopisch gereinigte Materialien in flüssiger, gasförmiger oder fester Form verwenden kann, benutzt werden, um verschiedene hierin beschriebene Quanten-Schaltungsanordnungen zu bilden.
  • In einem Prozess 404 des Verfahrens 400 kann eine Donator-Implantation ausgeführt werden, wobei ein oder mehrere Dotierstoffatome in die Halbleiter-Hostschicht 220 des Dotierstoffatomstapels 203 implantiert werden, der in dem Prozess 402 bereitgestellt wurde. Die Dotierstoff-Implantation, die in dem Prozess 404 ausgeführt wird, kann zu einem Implantieren des Dotierstoffatoms 210 gemäß einem hierin beschriebenen Ausführungsbeispiel führen. Ein Ergebnis eines Durchführens des Prozesses 404 ist mit einer Spin-Qubit-Vorrichtungsanordnung 504 dargestellt, die in 5B zu sehen ist, die das Dotierstoffatom 210 darstellt, das in den Dotierstoffatomstapel 203 implantiert ist, gemäß einem der hierin beschriebenen Ausführungsbeispiele.
  • In einem Prozess 406 des Verfahrens 400 können ein oder mehrere Gates und andere Schaltungselemente über dem Dotierstoffatomstapel bereitgestellt werden, der in dem Prozess 402 bereitgestellt wurde. Die Gates, die in dem Prozess 406 bereitgestellt sind, können die Form einer der Gate-Elektroden annehmen, z. B. Gate-Elektroden 206, 212, die über einem Gate-Dielektrikum bereitgestellt sind, z. B. dem Gate-Dielektrikum 204, das hierin beschrieben wird. Ein Ergebnis eines Durchführens des Prozesses 406 ist mit einer Spin-Qubit-Vorrichtungsanordnung 506 dargestellt, die in 5C zu sehen ist, die eine Darstellung bereitstellt, die ähnlich zu der ist, die in 2 zu sehen ist (wodurch alle in Bezug auf 2 gegebenen Beschreibungen auf 5C anwendbar sind). Beliebige geeignete Techniken können zum Bereitstellen von verschiedenen Gate-Elektroden in dem Prozess 406 verwendet werden, wie etwa Atomlagenabscheidung (ALD), physikalische Dampfabscheidung (PVD) (z. B. Aufdampfen, Magnetron-Sputtern oder Elektronenstrahlabscheidung), chemische Dampfabscheidung (CVD) oder Elektroplattieren.
  • Obwohl es nicht spezifisch in 4 zu sehen ist, kann das Verfahren 400 ferner zusätzliche Prozesse zum Herstellen einer der hierin beschriebenen Spin-Qubit-Vorrichtungsanordnungen umfassen. Zum Beispiel kann das Verfahren 400 ferner Prozesse zum Bereitstellen von isolierenden Abstandhaltermaterialien zwischen verschiedenen Gate-Elektroden, wie hierin beschrieben, umfassen.
  • Exemplarische Qubit-Vorrichtungen
  • Dotierstoff-basierte Spin-Qubit-Vorrichtungsanordnungen/-strukturen mit isotopisch gereinigten Materialien, wie vorangehend beschrieben, können in einer Art von Qubit-Vorrichtung oder Quantenverarbeitungsvorrichtung/-struktur umfasst sein. Einige Beispiele für derartige Vorrichtungen/Strukturen sind in 6A-6B, 7 und 8 dargestellt.
  • 6A-6B sind Draufsichten eines Wafers 1100 und von Dies 1102, die aus dem Wafer 1100 gebildet sein können, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung. Der Die 1102 kann eine der Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoff-basierten Spin-Qubits und isotopisch gereinigten Materialien gemäß verschiedenen hierin beschriebenen Ausführungsbeispielen umfassen, z. B. der Spin-Qubit-Vorrichtungsanordnungen 100/200, jegliche weitere Ausführungsbeispiele derartiger Anordnungen, wie hierin beschrieben, oder jegliche Kombinationen aus verschiedenen Ausführungsbeispielen derartiger Anordnungen, unter Verwendung von verschiedenen isotopisch gereinigten Materialien wie hierin beschrieben. Der Wafer 1100 kann Halbleitermaterial umfassen und er kann einen oder mehrere Dies 1102 umfassen, die herkömmliche und Quanten-Schaltung-Vorrichtungselemente aufweisen, die auf einer Fläche des Wafers 1100 gebildet sind. Insbesondere kann der Wafer 1100 eine/n oder mehrere Schichten oder Abschnitte einer der hierin beschriebenen isotopisch gereinigten Materialien umfassen, in denen Dotierstoffatome bereitgestellt sind. Jeder der Dies 1102 kann eine Wiederholungseinheit eines Halbleiterprodukts sein, das eine beliebige geeignete herkömmliche und/oder Quanten-Schaltungs-Qubit-Vorrichtung aufweist. Nachdem die Herstellung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 1100 einem Vereinzelungsprozess unterzogen werden bei dem jeder der Dies 1102 von einem anderen getrennt wird, um einzelne „Chips“ des Halbleiterprodukts bereitzustellen. Ein Die 1102 kann eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen umfassen, die Dotierstoff-basierte Spin-Qubits mit isotopisch gereinigten Materialien wie hierin beschrieben implementieren, sowie andere IC-Komponenten. Bei einigen Ausführungsbeispielen können der Wafer 1100 oder der Chip 1102 ein Speicherbauelement (z.B. statischen Direktzugriffsspeicher (SRAM - Static Random Access Memory)). ein Logikbauelement (z.B. AND-, OR-, NAND-, oder NOR-Gate) oder jegliches andere geeignete Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Chip 1102 kombiniert sein. Zum Beispiel kann ein Speicherarray, das durch mehrere Speichervorrichtungen gebildet ist, auf einem selben Die 1102 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 2002 von 8) oder eine andere Logik, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder Anweisungen auszuführen, die in dem Speicherarray gespeichert sind, gebildet sein.
  • 7 ist eine Querschnittsseitenansicht einer Vorrichtungsanordnung 1200, die eine der Spin-Qubit-Vorrichtungsanordnungen umfassen kann, die Dotierstoff-basierte Spin-Qubits mit isotopisch gereinigten Materialien gemäß verschiedenen hierin beschriebenen Ausführungsbeispielen implementieren. Die Bauelementanordnung 1200 weist eine Reihe von Komponenten auf, die auf einer Schaltungsplatine 1202 angeordnet sind. Die-Bauelementanordnung 1200 kann Komponenten umfassen, die auf einer ersten Fläche 1240 der Schaltungsplatine 1202 und einer gegenüberliegenden zweiten Fläche 1242 der Schaltungsplatine 1202 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1240 und 1242 angeordnet sein.
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 1202 eine gedruckte Schaltungsplatine (PCB) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Jegliche eine oder mehreren der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu leiten, die mit der Schaltungsplatine 1202 gekoppelt sind. Eine Signalübertragung zwischen Komponenten oder Schichten kann mit sowohl DC-Verbindung mit niedrigem Widerstand als auch durch kapazitive Verbindungen entweder in der Ebene oder außerhalb der Ebene stattfinden. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 1202 ein Gehäusesubstrat oder eine flexible Platine sein.
  • Die IC-Bauelementanordnung 1200, die in 7 dargestellt ist, umfasst möglicherweise eine Gehäuse-auf-Interposer-Struktur 1236, die mit der ersten Fläche 1240 der Schaltungsplatine 1202 durch Kopplungskomponenten 1216 gekoppelt ist. Die Kopplungskomponenten 1216 können die Gehäuse-auf-Interposer-Struktur 1236 elektrisch und mechanisch mit der Schaltungsplatine 1202 koppeln und können Lötkugeln (wie in 7 gezeigt ist), Stecker und Buchse, ein Haftmittel, ein Unterfüllmaterial und/oder jegliche andere geeignete elektrische und/oder mechanische Kopplungsstruktur(en) umfassen. Die Kopplungskomponenten 1216 können andere Formen von elektrischen Verbindungen umfassen, die keinen mechanischen Kontakt haben müssen, wie etwa parallele Plattenkondensatoren oder Induktoren, die eine Hochfrequenzverbindung zwischen Komponenten ohne mechanische oder DC-Verbindung erlauben können.
  • Die Gehäuse-auf-Interposer-Struktur 1236 kann ein Gehäuse 1220, das mit einem Interposer 1204 durch Kopplungskomponenten 1218 gekoppelt ist, aufweisen. Die Kopplungskomponenten 1218 können eine beliebige geeignete Form für die Anwendung annehmen, wie etwa die Formen, die vorangehend unter Bezugnahme auf die Kopplungskomponenten 1216 erörtert wurden. Obwohl ein einzelnes Gehäuse 1220 in 7 gezeigt ist, können mehrere Gehäuse mit dem Interposer 1204 gekoppelt sein; in der Tat können zusätzliche Interposer mit dem Interposer 1204 gekoppelt sein. Der Interposer 1204 kann ein zwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1202 und das Gehäuse 1220 zu überbrücken. Bei einigen Implementierungen kann das Gehäuse 1220 ein Quanten-Schaltungsvorrichtungsgehäuse wie hierin beschrieben sein, z. B. ein Gehäuse, das einen oder mehrere Dies mit einer der Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoff-basierten Spin-Qubits gemäß verschiedenen hierin beschriebenen Ausführungsbeispielen umfasst, z. B. der Spin-Qubit-Vorrichtungsanordnungen 100/200, ein weiteres Ausführungsbeispiel dieser Anordnungen wie hierin beschrieben oder ein Kombination aus verschiedenen Ausführungsbeispielen dieser Anordnungen. Bei anderen Implementierungen kann das Gehäuse 1220 ein herkömmliches IC-Gehäuse mit Nicht-Quanten-Schaltungsanordnungen sein. Im Allgemeinen kann der Interposer 1204 eine Verbindung zu einer weiteren Steigung ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 1204 das Gehäuse 1220 (z. B. einen Die) mit einem Kugelgitterarray (BGA; Ball Grid Array) der Kopplungskomponenten 1216 zum Koppeln mit der Schaltungsplatine 1202 koppeln. Bei dem Ausführungsbeispiel, das in 7 dargestellt ist, sind das Gehäuse 1220 und die Schaltungsplatine 1202 an gegenüberliegenden Seiten des Interposers 1204 angebracht; bei anderen Ausführungsbeispielen können das Gehäuse 1220 und die Schaltungsplatine 1202 an einer gleichen Seite des Interposers 1204 angebracht sein. Bei anderen Ausführungsbeispielen können drei oder mehr Komponenten mittels des Interposers 1204 verbunden sein.
  • Der Interposer 1204 kann aus einem Kristallmaterial, wie etwa Silizium, Germanium oder anderen Halbleitern, einem Epoxidharz, einem Faserglas-verstärktem Epoxidharz, einem keramischen Material oder einem Polymermaterial, wie etwa Polyamid, gebildet sein. Bei einigen Ausführungsbeispielen kann der Interposer 1204 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien aufweisen, die oben zur Verwendung bei einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien. Der Interposer 1204 kann Metall-Verbindungen 1210 und Vias 1208 umfassen, einschließlich aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 1206. Der Interposer 1204 kann ferner eingebettete Bauelemente 1214 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente können umfassen, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (ESD = elektrostatische Entladung; electrostatic discharge) und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise RF-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Interposer 1204 gebildet sein. Die Gehäuse-auf-Interposer-Struktur 1236 kann die Form von jeglicher Gehäuse-auf-Interposer-Struktur annehmen, die in der Technik bekannt ist.
  • Die Bauelementanordnung 1200 kann ein Gehäuse 1224 umfassen, das mit der ersten Fläche 1240 der Schaltungsplatine 1202 durch Kopplungskomponenten 1222 gekoppelt ist. Die Kopplungskomponenten 1222 können die Form von jeglichem der Ausführungsbeispiele annehmen, die oben Bezug nehmend auf die Kopplungskomponenten 1216 erörtert wurden, und das-Gehäuse 1224 kann die Form von jeglichem der Ausführungsbeispiele annehmen, die oben Bezug nehmend auf das-Gehäuse 1220 erörtert wurde. Daher kann das Gehäuse 1224 ein Gehäuse sein, das eine oder mehrere Quanten-Schaltungen oder -Anordnungen umfasst, die Dotierstoff-basierte Spin-Qubits gemäß einem der hierin beschriebenen Ausführungsbeispiele implementieren, oder es kann zum Beispiel ein herkömmliches IC-Gehäuse sein.
  • Die Vorrichtungsanordnung 1200, die in 7 dargestellt ist, umfasst eine Gehäuse-auf-Gehäuse-Struktur 1234, die mit der zweiten Fläche 1242 der Schaltungsplatine 1202 durch Kopplungskomponenten 1228 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1234 kann ein Gehäuse 1226 und ein Gehäuse 1232 aufweisen, die miteinander durch Kopplungskomponenten 1230 derart gekoppelt sind, dass das Gehäuse 1226 zwischen der Schaltungsplatine 1202 und dem Gehäuse 1232 angeordnet ist. Die Kopplungskomponenten 1228 und 1230 können die Form eines der Ausführungsbeispiele der oben erörterten Kopplungskomponenten 1216 annehmen und die Gehäuse 1226 und 1232 können die Form eines der Ausführungsbeispiele des oben erörterten Gehäuses 1220 annehmen. Jedes der Gehäuse 1226 und 1232 kann ein Qubit-Vorrichtungsgehäuse sein, das eine oder mehrere Dotierstoff-basierte Spin-Qubit-Anordnungen wie hierin beschrieben umfasst, oder es kann zum Beispiel ein herkömmliches IC-Gehäuse sein. Bei einigen Ausführungsbeispielen können ein oder beide Gehäuse 1226 und 1232 die Form eines der Ausführungsbeispiele der Spin-Qubit-Vorrichtungsanordnungen annehmen, die Dotierstoff-basierte Spin-Qubits gemäß verschiedenen hierin beschriebenen Ausführungsbeispielen implementieren.
  • 8 ist ein Blockdiagramm einer exemplarischen Quanten-Rechenvorrichtung 2000, die eine oder mehrere Spin-Qubit-Vorrichtungsanordnungen, die Dotierstoff-basierte Spin-Qubits mit isotopisch gereinigten Materialien implementieren, gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung, die hierin beschrieben werden, umfassen kann. Eine Reihe von Komponenten ist in 8 von der Quanten-Rechenvorrichtung 2000 umfasst dargestellt, eine beliebige oder mehrere dieser Komponenten können jedoch weggelassen oder dupliziert werden, wenn dies für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der von der Quanten-Rechenvorrichtung 2000 umfassten Komponenten an einem oder mehreren PCBs (z. B. einer Hauptplatine) angebracht sein und sie können in einer der Quantenschaltungen mit einer der hierin beschriebenen Quanten-Schaltungsanordnungen umfasst sein oder diese umfassen. Bei einigen Ausführungsbeispielen können verschiedene dieser Komponenten auf einem einzelnen SoC-Die (SoC = system-on-a-chip) hergestellt werden. Zudem kann die Quanten-Rechenvorrichtung 2000 bei verschiedenen Ausführungsbeispielen eine oder mehrere der Komponenten nicht aufweisen, die in 8 dargestellt sind, die Quanten-Rechenvorrichtung 2000 kann jedoch eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel kann die Quanten-Rechenvorrichtung 2000 keine Anzeigevorrichtung 2006 aufweisen, jedoch eine Anzeigevorrichtung-Schnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltung) aufweisen, mit der eine Anzeigevorrichtung 2006 gekoppelt werden kann. In einem anderen Satz von Beispielen kann die Quanten-Rechenvorrichtung 2000 weder eine Audio-Eingangsvorrichtung 2018 noch eine Audio-Ausgangsvorrichtung 2008 aufweisen, jedoch Audio-Eingangs- oder Audio-Ausgangsvorrichtung-Schnittstellenschaltungsanordnungen (z. B. Verbinder und Unterstützungsschaltungsanordnungen) aufweisen, mit denen eine Audio-Eingangsvorrichtung 2018 oder Audio-Ausgangsvorrichtung 2008 gekoppelt werden können. In weiteren Beispielen kann die Quanten-Rechenvorrichtung 2000 eine Mikrowellen-Eingabevorrichtung oder eine Mikrowellen-Ausgabevorrichtung umfassen (die in 8 nicht speziell gezeigt sind) oder sie kann eine Mikrowellen-Eingabe- oder -Ausgabevorrichtung-Schnittstellenschaltungsanordnung (z. B. Verbinder- und Unterstützungsschaltungsanordnung) umfassen, mit der eine Mikrowellen-Eingabevorrichtung oder Mikrowellen-Ausgabevorrichtung gekoppelt werden kann.
  • Die Quanten-Rechenvorrichtung 2000 kann eine Verarbeitungsvorrichtung 2002 (z.B. eine oder mehrere Verarbeitungsvorrichtungen) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Prozessor“ auf jegliche Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 2002 kann eine Quantenverarbeitungsvorrichtung 2026 (z. B. eine oder mehrere Quantenverarbeitungsvorrichtungen) und eine Nicht-Quantenverarbeitungsvorrichtung 2028 (z. B. eine oder mehrere Nicht-Quantenverarbeitungsvorrichtungen) aufweisen. Die Quantenverarbeitungsvorrichtung 2026 kann eine der Spin-Qubit-Vorrichtungsanordnungen mit Dotierstoff-basierten Spin-Qubits gemäß verschiedenen hierin beschriebenen Ausführungsbeispielen umfassen, z. B. die Spin-Qubit-Vorrichtungsanordnungen 100/200, jegliche weitere Ausführungsbeispiele dieser hierin beschriebenen Anordnungen oder jegliche Kombinationen aus verschiedenen Ausführungsbeispielen dieser Anordnungen, und sie kann ein Datenverarbeiten durch Durchführen von Operationen auf den Qubits, die in diesen Quanten-Schaltungsanordnungen erzeugt werden, und Überwachen des Ergebnisses dieser Operationen durchführen. Zum Beispiel kann es, wie vorangehend erörtert wurde, unterschiedlichen Qubits ermöglicht werden, in Wechselwirkung zu treten, wobei Quantenzustände von unterschiedlichen Qubits festgelegt oder transformiert werden können und die Quantenzustände von unterschiedlichen Qubits gelesen werden können. Die Quantenverarbeitungsvorrichtung 2026 kann ein universeller Quantenprozessor oder spezialisierter Quantenprozessor sein, der dazu konfiguriert ist, einen oder mehrere bestimmte Quantenalgorithmen auszuführen. Bei einigen Ausführungsbeispielen kann die Quantenverarbeitungsvorrichtung 2026 Algorithmen ausführen, die insbesondere für Quantencomputer geeignet sind, wie etwa kryptografische Algorithmen, die Primfaktorisierung benutzen, Verschlüsselung/Entschlüsselung, Algorithmen, um chemische Reaktionen zu optimieren, Algorithmen, um eine Proteinfaltung zu modellieren usw. Die Quantenverarbeitungsvorrichtung 2026 kann auch eine Unterstützungsschaltungsanordnung aufweisen, um die Verarbeitungsfähigkeiten der Quantenverarbeitungsvorrichtung 2026 zu unterstützen, wie etwa Eingang/Ausgang-Kanäle, Multiplexer, Signalmixer, Quantenverstärker und Analog-zu-digital-Wandler.
  • Wie vorangehend erwähnt wurde, kann die Verarbeitungsvorrichtung 2002 eine Nicht-Quantenverarbeitungsvorrichtung 2028 umfassen. Bei einigen Ausführungsbeispielen kann die Nicht-Quantenverarbeitungsvorrichtung 2028 eine periphere Logik bereitstellen, um die Operation der Quantenverarbeitungsvorrichtung 2026 zu unterstützen. Zum Beispiel kann die Nicht-Quantenverarbeitungsvorrichtung 2028 die Leistung einer gelesenen Operation steuern, die Leistung einer geschriebenen Operation steuern, das Clearing von Quantenbits steuern usw. Die Nicht-Quantenverarbeitungsvorrichtung 2028 kann auch herkömmliche Rechenfunktionen durchführen, um die Rechenfunktionen zu ergänzen, die durch die Quantenverarbeitungsvorrichtung 2026 bereitgestellt werden. Zum Beispiel kann die Nicht-Quantenverarbeitungsvorrichtung 2028 mit einer oder mehreren der anderen Komponenten der Quanten-Rechenvorrichtung 2000 (z. B. dem Kommunikationschip 2012, der im Folgenden erörtert wird, der Anzeigevorrichtung 2006, die im Folgenden erörtert wird, etc.) in einer herkömmlichen Weise eine Schnittstelle haben und als eine Schnittstelle zwischen der Quanten-Rechenvorrichtung 2026 und herkömmlichen Komponenten dienen. Die Nicht-Quantenverarbeitungsvorrichtung 2028 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte ICs (ASIC = Application Specific Integrated Circuit), zentrale Verarbeitungseinheiten (CPU = centrial processing unit), Graphikverarbeitungseinheiten (GPU = graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder jegliche andere geeignete Verarbeitungsvorrichtungen umfassen.
  • Die Quanten-Rechenvorrichtung 2000 kann einen Speicher 2004 umfassen, der selbst eine oder mehrere Speichervorrichtungen umfassen kann, wie etwa einen flüchtigen Speicher (z. B. dynamischen Direktzugriffspeicher (DRAM)), nichtflüchtigen Speicher (z. B. Festwertspeicher (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen können die Zustände von Qubits in der Quantenverarbeitungsvorrichtung 2026 gelesen und in dem Speicher 2004 gespeichert werden. Bei einigen Ausführungsbeispielen kann der Speicher 2004 einen Speicher aufweisen, der einen Die mit der Nicht-Quantenverarbeitungsvorrichtung 2028 teilt. Dieser Speicher kann als Zwischenspeicher verwendet werden und er kann einen eingebetteten dynamischen Direktzugriffspeicher (eDRAM) oder einen magnetischen Spintransferdrehmoment-Direktzugriffspeicher (STT-MRAM) aufweisen.
  • Die Quanten-Rechenvorrichtung 2000 kann eine Kühlvorrichtung 2024 aufweisen. Die Kühlvorrichtung 2024 kann die Quantenverarbeitungsvorrichtung 2026, insbesondere die Quanten-Schaltungen/Anordnungen, die die Dotierstoff-basierten Spin-Qubits wie hierin beschrieben implementieren, auf einer vorbestimmten niedrigen Temperatur während eines Betriebs halten, um eine Qubit-Dekohärenz zu vermeiden und um die Wirkungen eines Steuerns in der Quantenverarbeitungsvorrichtung 2026 zu verringern. Diese vorbestimmte niedrige Temperatur kann in Abhängigkeit von der Einstellung variieren; bei einigen Ausführungsbeispielen kann die Temperatur 5 Grad Kelvin oder weniger betragen. Bei einigen Ausführungsbeispielen kann die Nicht-Quantenverarbeitungsvorrichtung 2028 (und verschiedene andere Komponenten der Quanten-Rechenvorrichtung 2000) durch die Kühlvorrichtung 2030 nicht gekühlt werden und stattdessen bei Raumtemperatur arbeiten. Die Kühlvorrichtung 2024 kann zum Beispiel eine Verdünnungskältemaschine, eine Helium-3-Kältemaschine oder eine Flüssighelium-Kältemaschine sein.
  • Bei einigen Ausführungsbeispielen kann die Quanten-Rechenvorrichtung 2000 einen Kommunikationschip 2012 (z. B. einen oder mehrere Kommunikationschips) aufweisen. Zum Beispiel kann der Kommunikationschip 2012 zum Verwalten drahtloser Kommunikation für die Übertragung von Daten an und von der Quanten-Rechenvorrichtung 2000 konfiguriert sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
  • Der Kommunikationschip 2012 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE) umfassend Wi-Fi (IEEE 802.11 family), IEEE 802.16 Standards (z.B., IEEE 802.16-2005 Amendment), Long-Term Evolution (LTE) Project zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z.B., Advanced LTE Project, Ultra Mobile Broadband (UMB) Project (auch bekannt als „3GPP2“), etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffsnetze (BWA-Netze; BWA = Broadband Wireless Access) werden allgemein bezeichnet als WiMAX-Netze, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Test für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 2012 kann arbeiten gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA), oder LTE- Netz. Der Kommunikationschip 2012 kann arbeiten gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN). Der Kommunikationschip 2012 kann arbeiten gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), und Ableitungen davon, sowie jeglichen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Der Kommunikationschip 2012 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die Quanten-Rechenvorrichtung 2000 kann eine Antenne 2022 zum ermöglichen drahtloser Kommunikation und/oder zum Empfangen anderer drahtloser Kommunikation umfassen (wie beispielsweise AM- oder FM-Radioübertragungen).
  • Bei einigen Ausführungsbeispielen kann der Kommunikationschip 2012 verdrahtete Kommunikationen verwalten, wie beispielsweise elektrische, optische oder jegliche andere geeignete Kommunikationsprotokolle (z.B. das Ethernet). Wie vorangehend erwähnt wurde kann der Kommunikationschip 2012 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 2012 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 2012 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, oder andere. Bei einigen Ausführungsbeispielen kann ein erster Kommunikationschip 2012 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 2012 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Die Quanten-Rechenvorrichtung 2000 kann eine Batterie/Leistungsschaltungsanordnung 2014 umfassen. Die Batterie/Leistungsschaltungsanordnung 2014 kann eine oder mehrere Energiespeichervorrichtungen (z.B. Batterien oder Kondensatoren) und/oder Schaltungsanordnung für Kopplungskomponenten der Quanten-Rechenvorrichtung 2000 umfassen zu einer Energiequelle getrennt von der Quanten-Rechenvorrichtung 2000 (z.B. Wechselstrom-Leitungs-Leistung).
  • Die Quanten-Rechenvorrichtung 2000 kann eine Anzeigevorrichtung 2006 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 2006 kann jegliche visuellen Indikatoren umfassen, wie beispielsweise ein Head-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display) eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige, zum Beispiel.
  • Die Quanten-Rechenvorrichtung 2000 kann eine Audio-Ausgangsvorrichtung 2008 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Ausgangsvorrichtung 2008 kann jegliche Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer, zum Beispiel.
  • Die Quanten-Rechenvorrichtung 2000 kann eine Audio-Eingangsvorrichtung 2018 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingangsvorrichtung 2018 kann jegliche Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z.B. Instrumente mit einem MIDI-Ausgang (MIDI = musical instrument digital interface).
  • Die Quanten-Rechenvorrichtung 2000 kann eine GPS-Vorrichtung 2016 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die GPS-Vorrichtung 2016 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort der Quanten-Rechenvorrichtung 2000 empfangen, wie es im Stand der Technik bekannt ist.
  • Die Quanten-Rechenvorrichtung 2000 kann eine andere Ausgangsvorrichtung 2010 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgangsvorrichtung 2010 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Bauelemente oder eine zusätzliche Speichervorrichtung umfassen.
  • Die Quanten-Rechenvorrichtung 2000 kann eine andere Eingangsvorrichtung 2020 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingangsvorrichtung 2020 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), jeglichen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Die Quanten-Rechenvorrichtung 2000 oder eine Teilmenge ihrer Komponenten kann jeglichen geeigneten Formfaktor aufweisen, wie beispielsweise ein handgehaltene oder mobile Rechenvorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikspieler, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer, etc.), eine Desktop-Rechenvorrichtung, einen Server oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare Rechenvorrichtung.
  • Ausgewählte Beispiele
  • Die folgenden Absätze stellen Beispiele verschiedener hierin offenbarter Ausführungsbeispiele bereit.
  • Beispiel 1 stellt eine Spin-Qubit-Vorrichtungsanordnung bereit, die einen Dotierstoffatomstapel, umfassend zumindest eine Halbleiter-Hostschicht, die ein isotopisch gereinigtes Material umfasst; ein Dotierstoffatom in der Halbleiter-Hostschicht; ein Gate-Metall in der Nähe des Dotierstoffatoms; und ein Gate-Dielektrikum zwischen dem Gate-Metall und der Halbleiter-Hostschicht.
  • Beispiel 2 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 1 bereit, wobei das isotopisch gereinigte Material Silizium umfasst.
  • Beispiel 3 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 2 bereit, wobei das Silizium 29Si in einer Menge von weniger als 4 Atomprozent umfasst.
  • Beispiel 4 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 2 bereit, wobei das isotopisch gereinigte Material ferner Germanium umfasst.
  • Beispiel 5 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 4 bereit, wobei das Germanium 73Ge in einer Menge von weniger als 7 Atomprozent umfasst.
  • Beispiel 6 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 1 bereit, wobei das isotopisch gereinigte Material Germanium umfasst.
  • Beispiel 7 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 6 bereit, wobei das Germanium 73Ge in einer Menge von weniger als 7 Atomprozent umfasst.
  • Beispiel 8 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 1 bereit, wobei das isotopisch gereinigte Material Zink, Cadmium, Tellur, Selen, Schwefel, Eisen, Blei, Zinn oder Kohlenstoff umfasst.
  • Beispiel 9 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Beispiele 1-8 bereit, wobei das isotopisch gereinigte Material ein erstes isotopisch gereinigtes Material ist, der Dotierstoffatomstapel ferner eine Pufferschicht umfasst, die Pufferschicht ein zweites isotopisch gereinigtes Material umfasst und die Halbleiter-Hostschicht zwischen der Pufferschicht und dem Gate-Dielektrikum ist.
  • Beispiel 10 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 9 bereit, wobei das zweite isotopisch gereinigte Material Zink, Cadmium, Tellur, Selen, Schwefel, Eisen, Blei, Zinn oder Kohlenstoff umfasst.
  • Beispiel 11 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 9 oder 10 bereit, wobei eine Dicke der Pufferschicht größer als 25 Nanometer ist.
  • Beispiel 12 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Beispiele 9-11 bereit, wobei der Dotierstoffatomstapel ferner eine Barriereschicht umfasst, wobei die Barriereschicht ein drittes isotopisch gereinigtes Material umfasst und die Barriereschicht zwischen der Halbleiter-Hostschicht und dem Gate-Dielektrikum ist.
  • Beispiel 13 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Beispiele 9-11 bereit, ferner umfassend eine Barriereschicht, wobei die Pufferschicht zwischen der Halbleiter-Hostschicht und der Barriereschicht ist.
  • Beispiel 14 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Beispiele bereit, wobei das isotopisch gereinigte Material ein erstes isotopisch gereinigtes Material ist und das Gate-Dielektrikum ein zweites isotopisch gereinigtes Material umfasst.
  • Beispiel 15 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 14 bereit, wobei das zweite isotopisch gereinigte Material Silizium umfasst.
  • Beispiel 16 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 14 bereit, wobei das zweite isotopisch gereinigte Material Hafnium umfasst.
  • Beispiel 17 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 16 bereit, wobei das Hafnium des zweiten, isotopisch gereinigten Materials 177Hf in einer Menge von weniger als 18 Atomprozent umfasst.
  • Beispiel 18 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß Beispiel 14 bereit, wobei das zweite isotopisch gereinigte Material Zirkonium, Titan, Strontium oder Yttrium umfasst.
  • Beispiel 19 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele bereit, wobei das Gate-Dielektrikum auf der Halbleiter-Hostschicht ist.
  • Beispiel 20 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele bereit, wobei eine Dicke des Gate-Dielektrikums zwischen ungefähr 0,5 und 10 Nanometern ist, einschließlich aller Werte und Bereiche darin, z. B. zwischen ungefähr 1 und 5 Nanometern oder zwischen ungefähr 2 und 4 Nanometern.
  • Beispiel 21 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele bereit, ferner umfassend eine Radiofrequenz-, z. B. Mikrowellen-, Übertragungsleitung in der Nähe des Dotierstoffatoms, z. B. sodass ein Abschnitt der Übertragungsleitung in einem Abstand von zwischen ungefähr 0 und 2000 Nanometern von dem Dotierstoffatom ist, z. B. zwischen ungefähr 5 und 1000 Nanometern oder zwischen ungefähr 10 und 500 Nanometern, und ausgebildet ist, um ein oszillierendes Magnetfeld bereitzustellen, um einen Spin-Zustand der Dotierstoff-basierten Spin-Qubit-Vorrichtung zu steuern.
  • Beispiel 22 stellt die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Beispiele bereit, ferner umfassend eine Magnetfeldquelle, die ausgebildet ist, um ein statisches Magnetfeld in der Ebene mit dem Substrat bereitzustellen, z. B. einen Permanentmagneten, einen supraleitenden Magneten und/oder eine elektromagnetische Spule.
  • Beispiel 23 stellt ein Verfahren zum Betreiben einer Spin-Qubit-Vorrichtungsanordnung bereit, das Verfahren umfassend: Bereitstellen elektrischer Signale an ein oder mehrere Gates über einer Halbleiter-Hostschicht als Teil des Steuerns eines Spin-Zustandes eines ersten Dotierstoffatoms, das in der Halbleiter-Hostschicht umfasst ist, wobei die Halbleiter-Hostschicht ein isotopisch gereinigtes Material umfasst; Erlauben einer Wechselwirkung zwischen dem ersten Dotierstoffatom und einem zweiten Dotierstoffatom, das in der Halbleiter-Hostschicht umfasst ist; und Bestimmen des Spin-Zustandes des ersten Dotierstoffatoms oder/und eines Spin-Zustandes des zweiten Dotierstoffatoms nach der Wechselwirkung.
  • Beispiel 24 stellt das Verfahren gemäß Beispiel 23 bereit, wobei das eine oder die mehreren Gates eine Mehrzahl von Gates umfassen, wobei benachbarte Gates der Mehrzahl von Gates durch ein Abstandhaltermaterial beabstandet sind.
  • In verschiedenen weiteren Beispielen kann die Spin-Qubit-Vorrichtungsanordnung in dem Verfahren gemäß einem der Beispiele 23-24 die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele umfassen oder in dem Quanten-IC-Gehäuse gemäß einem der nachfolgenden Beispiele umfasst sein.
  • Beispiel 25 stellt ein Verfahren zum Herstellen einer Spin-Qubit-Vorrichtungsanordnung bereit, das Verfahren umfassend: Bilden einer Halbleiter-Hostschicht über einem Substrat, wobei die Halbleiter-Hostschicht ein isotopisch gereinigtes Material umfasst; Implantieren eines oder mehrerer Dotierstoffatome in die Halbleiter-Hostschicht; und Bilden eines oder mehrerer Gates über dem Dotierstoffatomstapel.
  • Beispiel 26 stellt das Verfahren gemäß Beispiel 25 bereit, wobei das Bilden des einen oder der mehreren Gates das Bilden eines Gate-Dielektrikums über der Halbleiter-Hostschicht umfasst, wobei das Gate-Dielektrikum zwischen der Halbleiter-Hostschicht und dem Gate-Metall von zumindest einem des einen oder der mehreren Gates liegt und das Gate-Dielektrikum ein isotopisch gereinigtes Material umfasst.
  • In verschiedenen weiteren Beispielen kann das Verfahren gemäß einem der Beispiele 25-26 ferner Prozesse zum Herstellen der Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele oder/und Prozesse zum Herstellen von zumindest Abschnitten des Quanten-IC-Gehäuses oder/und zumindest Abschnitten der Quantenverarbeitungsvorrichtung gemäß einem der nachfolgenden Beispiele umfassen.
  • Beispiel 27 stellt ein Quanten-IC-Gehäuse bereit, das einen Qubit-Die und ein weiteres IC-Element umfasst. Der Qubit-Die kann eine Halbleiter-Hostschicht umfassen, die ein isotopisch gereinigtes Material und eine Mehrzahl von Dotierstoff-basierten Spin-Qubit-Vorrichtungen umfasst, wobei eine einzelne Dotierstoff-basierte Spin-Qubit-Vorrichtung ein Dotierstoffatom in der Halbleiter-Hostschicht umfasst. Das weitere IC-Element kann mit dem Halbleitersubstrat des Qubit-Die durch eine Mehrzahl von Verbindungen gekoppelt sein.
  • Beispiel 28 stellt das Quanten-IC-Gehäuse gemäß Beispiel 27 bereit, wobei der Qubit-Die ferner eine oder mehrere RF-Leitungen umfasst, die ausgebildet sind, um einen Spin-Zustand von zumindest einer der Mehrzahl von Dotierstoff-basierten Spin-Qubit-Vorrichtungen zu steuern.
  • Beispiel 29 stellt das Quanten-IC-Gehäuse gemäß Beispiel 27 oder 28 bereit, wobei das weitere IC-Element eines von einem Interposer, einer Schaltungsplatine, einer flexiblen Platine oder einem Gehäusesubstrat ist.
  • In verschiedenen weiteren Beispielen kann der Qubit-Die das Quanten-IC-Gehäuse gemäß einem der Beispiele 27-29 die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangegangenen Beispiele umfassen und zumindest Abschnitte des Quanten-IC-Gehäuses können gemäß dem Verfahren gemäß einem der vorangegangenen Beispiele hergestellt werden.
  • In verschiedenen weiteren Beispielen können die Spin-Qubit-Vorrichtungsanordnung und/oder das Quanten-IC-Gehäuse gemäß einem der vorangegangenen Beispiele innerhalb einer geeigneten Quanten-Rechenvorrichtung implementiert sein, z. B. wie in den nachfolgenden Beispielen spezifiziert.
  • Beispiel 30 stellt eine Quanten-Rechenvorrichtung bereit, die eine Quantenverarbeitungsvorrichtung und eine Nicht-Quantenverarbeitungsvorrichtung umfasst. Die Quantenverarbeitungsvorrichtung kann eine Mehrzahl von Dotierstoff-basierten Spin-Qubit-Vorrichtungen umfassen, wobei eine einzelne Dotierstoff-basierte Spin-Qubit-Vorrichtung ein Dotierstoffatom in der Halbleiter-Hostschicht umfasst und wobei die Halbleiter-Hostschicht ein isotopisch gereinigtes Material und eine Mehrzahl von Gates über der Halbleiter-Hostschicht umfasst, um Spin-Zustände der Mehrzahl von Dotierstoff-basierten Spin-Qubit-Vorrichtungen zu steuern. Die Nicht-Quantenverarbeitungsvorrichtung kann mit der Quantenverarbeitungsvorrichtung gekoppelt sein und kann ausgebildet sein, um an die Mehrzahl von Gates angelegte Spannungen zu steuern.
  • Beispiel 31 stellt eine Quanten-Rechenvorrichtung gemäß Beispiel 30 bereit, ferner umfassend eine Speichervorrichtung, um Daten zu speichern, die durch die Mehrzahl von Dotierstoff-basierten Spin-Qubit-Vorrichtungen während eines Betriebs der Quantenverarbeitungsvorrichtung erzeugt werden.
  • Beispiel 32 stellt die Quanten-Rechenvorrichtung gemäß Beispiel 31 bereit, wobei die Speichervorrichtung ausgelegt ist, um Anweisungen für einen Quantenberechnungsalgorithmus zu speichern, der durch die Quantenverarbeitungsvorrichtung auszuführen ist.
  • Beispiel 33 stellt die Quanten-Rechenvorrichtung gemäß einem der Beispiele 30-32 bereit, ferner umfassend eine Kühlvorrichtung, die ausgebildet ist, um eine Temperatur der Quantenverarbeitungsvorrichtung unter 5 Grad Kelvin zu halten.
  • In verschiedenen weiteren Beispielen kann die Quantenverarbeitungsvorrichtung gemäß einem der Beispiele 30-33 die Spin-Qubit-Vorrichtungsanordnung oder das Quanten-IC-Gehäuse gemäß einem der vorangegangenen Beispiele umfassen und zumindest Abschnitte der Quantenverarbeitungsvorrichtung können gemäß dem Verfahren gemäß einem der vorangegangenen Beispiele hergestellt werden.
  • Die vorangegangene Beschreibung von veranschaulichenden Implementierungen der Offenbarung, umfassend was in der Zusammenfassung beschrieben steht, ist nicht als erschöpfend auszulegen oder um die Offenbarung auf die präzisen offenbarten Formen zu begrenzen. Während spezifische Implementierungen, und Beispiele dafür, der Offenbarung hierin zur Veranschaulichung beschrieben werden, sind verschiedene äquivalente Veränderungen innerhalb des Umfangs der Offenbarung möglich, wie es Fachleute auf dem Gebiet erkennen werden. Diese Veränderungen können an der Offenbarung auf der Grundlage der zuvor ausgeführten Beschreibung durchgeführt werden.

Claims (25)

  1. Eine Spin-Qubit-Vorrichtungsanordnung, umfassend: einen Dotierstoffatomstapel, umfassend eine Halbleiter-Hostschicht, die ein isotopisch gereinigtes Material umfasst; ein Dotierstoffatom in der Halbleiter-Hostschicht; ein Gate-Metall in der Nähe des Dotierstoffatoms; und ein Gate-Dielektrikum zwischen dem Gate-Metall und der Halbleiter-Hostschicht.
  2. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 1, wobei das isotopisch gereinigte Material Silizium umfasst.
  3. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 2, wobei das Silizium 29Si in einer Menge von weniger als 4 Atomprozent umfasst.
  4. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 2 oder 3, wobei das isotopisch gereinigte Material ferner Germanium umfasst.
  5. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 4, wobei das Germanium 73Ge in einer Menge von weniger als 7 Atomprozent umfasst.
  6. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, wobei das isotopisch gereinigte Material Germanium umfasst.
  7. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 6, wobei das Germanium 73Ge in einer Menge von weniger als 7 Atomprozent umfasst.
  8. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, wobei das isotopisch gereinigte Material Zink, Cadmium, Tellur, Selen, Schwefel, Eisen, Blei, Zinn oder Kohlenstoff umfasst.
  9. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Ansprüche 1-8, wobei das isotopisch gereinigte Material ein erstes isotopisch gereinigtes Material ist, der Dotierstoffatomstapel ferner eine Pufferschicht umfasst, die Pufferschicht ein zweites isotopisch gereinigtes Material umfasst und die Halbleiter-Hostschicht zwischen der Pufferschicht und dem Gate-Dielektrikum ist.
  10. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 9, wobei das zweite isotopisch gereinigte Material Zink, Cadmium, Tellur, Selen, Schwefel, Eisen, Blei, Zinn oder Kohlenstoff umfasst.
  11. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 9 oder 10, wobei eine Dicke der Pufferschicht größer als 25 Nanometer ist.
  12. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Ansprüche 9-11, wobei der Dotierstoffatomstapel ferner eine Barriereschicht umfasst, wobei die Barriereschicht ein drittes isotopisch gereinigtes Material umfasst und die Barriereschicht zwischen der Halbleiter-Hostschicht und dem Gate-Dielektrikum ist.
  13. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der Ansprüche 9-11, ferner umfassend eine Barriereschicht, wobei die Pufferschicht zwischen der Halbleiter-Hostschicht und der Barriereschicht ist.
  14. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, wobei das isotopisch gereinigte Material ein erstes isotopisch gereinigtes Material ist und das Gate-Dielektrikum ein zweites isotopisch gereinigtes Material umfasst.
  15. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 14, wobei das zweite isotopisch gereinigte Material Silizium umfasst.
  16. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 14 oder 15, wobei das zweite isotopisch gereinigte Material Hafnium umfasst.
  17. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 16, wobei das Hafnium des zweiten, isotopisch gereinigten Materials 177Hf in einer Menge von weniger als 18 Atomprozent umfasst.
  18. Die Spin-Qubit-Vorrichtungsanordnung gemäß Anspruch 14, wobei das zweite isotopisch gereinigte Material Zirkonium, Titan, Strontium oder Yttrium umfasst.
  19. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, wobei eine Dicke des Gate-Dielektrikums zwischen 0,5 und 10 Nanometern ist.
  20. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Radiofrequenzübertragungsleitung in der Nähe des Dotierstoffatoms und ausgebildet ist, um ein oszillierendes Magnetfeld bereitzustellen, um einen Spin-Zustand der Dotierstoff-basierten Spin-Qubit-Vorrichtung zu steuern.
  21. Die Spin-Qubit-Vorrichtungsanordnung gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Magnetfeldquelle, die ausgebildet ist, um ein statisches Magnetfeld in der Ebene mit dem Substrat bereitzustellen.
  22. Ein Verfahren zum Betreiben einer Spin-Qubit-Vorrichtungsanordnung, das Verfahren umfassend: Bereitstellen elektrischer Signale an ein oder mehrere Gates über einer Halbleiter-Hostschicht als Teil des Steuerns eines Spin-Zustandes eines ersten Dotierstoffatoms, das in der Halbleiter-Hostschicht umfasst ist, wobei die Halbleiter-Hostschicht ein isotopisch gereinigtes Material umfasst; Erlauben einer Wechselwirkung zwischen dem ersten Dotierstoffatom und einem zweiten Dotierstoffatom, das in der Halbleiter-Hostschicht umfasst ist; und Bestimmen des Spin-Zustandes des ersten Dotierstoffatoms oder/und eines Spin-Zustandes des zweiten Dotierstoffatoms nach der Wechselwirkung.
  23. Das Verfahren gemäß Anspruch 22, wobei das eine oder die mehreren Gates eine Mehrzahl von Gates umfassen, wobei benachbarte Gates der Mehrzahl von Gates durch ein Abstandhaltermaterial beabstandet sind.
  24. Ein Verfahren zum Herstellen einer Spin-Qubit-Vorrichtungsanordnung, das Verfahren umfassend: Bilden einer Halbleiter-Hostschicht über einem Substrat, wobei die Halbleiter-Hostschicht ein isotopisch gereinigtes Material umfasst; Implantieren eines oder mehrerer Dotierstoffatome in die Halbleiter-Hostschicht; und Bilden eines oder mehrerer Gates über dem Dotierstoffatomstapel.
  25. Das Verfahren gemäß Anspruch 24, wobei das Bilden des einen oder der mehreren Gates das Bilden eines Gate-Dielektrikums über der Halbleiter-Hostschicht umfasst, wobei das Gate-Dielektrikum zwischen der Halbleiter-Hostschicht und dem Gate-Metall von zumindest einem des einen oder der mehreren Gates liegt und das Gate-Dielektrikum ein isotopisch gereinigtes Material umfasst.
DE102019104175.9A 2018-03-19 2019-02-19 Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien Pending DE102019104175A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/924,410 US10388848B2 (en) 2018-03-19 2018-03-19 Donor- or acceptor-based spin qubits with isotopically purified materials
US15/924,410 2018-03-19

Publications (1)

Publication Number Publication Date
DE102019104175A1 true DE102019104175A1 (de) 2019-09-19

Family

ID=65230586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104175.9A Pending DE102019104175A1 (de) 2018-03-19 2019-02-19 Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien

Country Status (4)

Country Link
US (1) US10388848B2 (de)
CN (1) CN110289312A (de)
AU (1) AU2018282410A1 (de)
DE (1) DE102019104175A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355623B2 (en) 2018-03-19 2022-06-07 Intel Corporation Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits
US11183564B2 (en) 2018-06-21 2021-11-23 Intel Corporation Quantum dot devices with strain control
US11417765B2 (en) 2018-06-25 2022-08-16 Intel Corporation Quantum dot devices with fine-pitched gates
US11335778B2 (en) 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US10910488B2 (en) 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
US10879446B2 (en) 2018-08-14 2020-12-29 Intel Corporation Vertical flux bias lines coupled to vertical squid loops in superconducting qubits
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
US11424324B2 (en) 2018-09-27 2022-08-23 Intel Corporation Multi-spacers for quantum dot device gates
US11450765B2 (en) 2018-09-27 2022-09-20 Intel Corporation Quantum dot devices with diodes for electrostatic discharge protection
US11749721B2 (en) 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices
US11658212B2 (en) 2019-02-13 2023-05-23 Intel Corporation Quantum dot devices with conductive liners
US11699747B2 (en) 2019-03-26 2023-07-11 Intel Corporation Quantum dot devices with multiple layers of gate metal
US11682701B2 (en) 2019-03-27 2023-06-20 Intel Corporation Quantum dot devices
US11011693B2 (en) 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US11957066B2 (en) 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing
US11387324B1 (en) 2019-12-12 2022-07-12 Intel Corporation Connectivity in quantum dot devices
US11672187B2 (en) 2020-03-25 2023-06-06 International Business Machines Corporation Quantum tuning via permanent magnetic flux elements
US11929421B2 (en) 2020-04-27 2024-03-12 James Dalton Bell Isotope-modified hafnium and semiconductor dielectrics
US11133388B1 (en) * 2020-07-23 2021-09-28 Wisconsin Alumni Research Foundation Silicon-germanium heterostructures with quantum wells having oscillatory germanium concentration profiles for increased valley splitting

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816325B2 (en) * 2011-10-07 2014-08-26 The Regents Of The University Of California Scalable quantum computer architecture with coupled donor-quantum dot qubits
EP3303212A4 (de) * 2015-05-28 2019-07-03 NewSouth Innovations Pty Limited Quantenverarbeitungsvorrichtung und verfahren zum betrieb einer quantenverarbeitungsvorrichtung
US11355623B2 (en) 2018-03-19 2022-06-07 Intel Corporation Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits

Also Published As

Publication number Publication date
US10388848B2 (en) 2019-08-20
US20190044045A1 (en) 2019-02-07
AU2018282410A1 (en) 2019-10-03
CN110289312A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
DE102019104175A1 (de) Donator- oder Akzeptor-basierte Spin-Qubits mit isotopisch gereinigten Materialien
DE102019104182A1 (de) Integration von dotierstffatomen im wassermassstab für donator- oder akzeptor-basierte spin-qubits
US11721725B2 (en) Quantum dot devices
US11721723B2 (en) Quantum dot devices
DE102019107435A1 (de) Integration von Leerstellenzentren für Spin-Qubits auf Wafermaßstab
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE102019100632A1 (de) Seitenwandmetallspacer zum Ausbilden von Metallgates in Quantenvorrichtungen
DE102019101188A1 (de) Gate-anordnungen in quantenpunktvorrichtungen
US11107891B2 (en) Hexagonal arrays for quantum dot devices
DE102019101054A1 (de) Quantenrechenanordnungen
DE102019101583A1 (de) Rekonfigurierbare verbindungsanordnung, die dünnfilm-transistoren verwendet
WO2019004990A1 (en) QUANTIC POINT DEVICES
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE102020108051A1 (de) Magnetische Speichervorrichtungen und Verfahren zu ihrer Herstellung
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020106748A1 (de) Mfm-kondensator und prozess zur herstellung eines solchen
DE102019104899A1 (de) CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben
DE112017001160T5 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102020106790A1 (de) Magnetische speicherbauelemente und herstellungsverfahren
DE102020129665A1 (de) Dreidimensionale nanobandbasierte Logik
DE102020105662A1 (de) Gate-stapel für finfet-transistoren
DE112017008118T5 (de) Durch hohlraumfüllung gebildete nicht-planare kondensatoren mit hohem aspektverhältnis
DE102021121877A1 (de) Aktive impulsformung zur steuerung mehrerer qubits mit einem gemeinsam verwendeten kanal
DE102019101178A1 (de) Metallische Versiegelungsstoffe in Transistoranordnungen