DE102019104520A1 - Metall/Dielektrikum/Metall-Hybrid-Hartmaske, um eine Top-Elektrode mit ultra-grosser Höhe für SUB-60NM-MRAM-Vorrichtung zu definieren - Google Patents

Metall/Dielektrikum/Metall-Hybrid-Hartmaske, um eine Top-Elektrode mit ultra-grosser Höhe für SUB-60NM-MRAM-Vorrichtung zu definieren Download PDF

Info

Publication number
DE102019104520A1
DE102019104520A1 DE102019104520.7A DE102019104520A DE102019104520A1 DE 102019104520 A1 DE102019104520 A1 DE 102019104520A1 DE 102019104520 A DE102019104520 A DE 102019104520A DE 102019104520 A1 DE102019104520 A1 DE 102019104520A1
Authority
DE
Germany
Prior art keywords
etching
top electrode
hard mask
thickness
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019104520.7A
Other languages
English (en)
Inventor
Yi Yang
Yu-Jen Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019104520A1 publication Critical patent/DE102019104520A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine ultrahohe Top-Elektrode für MRAM wird durch die Verwendung eines neuartigen Hybrid-Hartmaskenstapels aus dünner Metall-/dicker dielektrischer/dicker Metall-Schicht erreicht. Die Ätzparameter werden so gewählt, dass das Dielektrikum schnell geätzt wird, jedoch eine extrem niedrige Ätzrate auf den Metallen darüber und darunter vorliegt. Wegen des Schutzes der großen Dicke der dielektrischen Schicht wird die Hartmetallmaske mit ultrahoher Höhe mit hoher Unversehrtheit geätzt, was schließlich eine Top-Elektrode mit großer Höhe ermöglicht.

Description

  • TECHNISCHER BEREICH
  • Diese Anmeldung betrifft das allgemeine Gebiet der magnetischen Tunnelübergänge (MTJ) und insbesondere Ätzverfahren zum Bilden von MTJ-Strukturen von unter 60nm.
  • HINTERGRUND
  • Die Herstellung von magnetoresistiven Direktzugriffsspeicher (MRAM) -Vorrichtungen umfasst normalerweise eine Abfolge von Verarbeitungsschritten, während der viele Metallschichten und Dielektrika abgeschieden und dann strukturiert werden, um einen magnetoresistiven Stapel sowie Elektroden für elektrische Verbindungen auszubilden. Um die magnetischen Tunnelübergänge (MTJ) in jeder MRAM-Vorrichtung zu definieren, spielen normalerweise genaue Strukturierungsschritte, einschließlich Photolithographie und reaktives Ionenätzen (RIE), Ionenstrahlätzen (IBE) oder deren Kombination, eine Rolle. Während der Fotolithografie werden Strukturen von einer Fotomaske auf einen lichtempfindlichen Fotolack übertragen und später durch RIE, IBE oder deren Kombination in MTJ-Stapel übertragen, wodurch separate und nicht wechselwirkende MTJ-Vorrichtungen gebildet werden.
  • Um ein ausreichend großes Prozessfenster zu haben, wird eine Top-Elektrode mit großer Höhe auf der Oberseite von MTJ bevorzugt, so dass jeglicher Verbrauch während der späteren Prozesse wie MTJ-Ätzen und CMP die Unversehrtheit der Vorrichtung nicht beeinträchtigt. Darüber hinaus hat man festgestellt, dass beim Ätzen von MTJ die nichtflüchtige Metallabscheidung auf der Verbindungsstelle und elektrisch kurzgeschlossenen Bauelementen stark reduziert werden kann, wenn man in die untere Elektrode hinein überätzen kann, was wiederum eine Top-Elektrode mit großer Höhe erfordert. Um diese Top-Elektrode mit großer Höhe zu definieren, ist eine weitere Hartmaske oder ein Hartmaskenstapel erforderlich, der die Sub-60nm-Fotolackstrukturen mit hoher Unversehrtheit übertragen kann. Ein in der IC-Industrie weit verbreiteter Hartmaskenstapel besteht aus einer dünnen (~ 30 nm) Silizium-Hartmaske auf einer dicken (~ 200-300 nm) Kohlenstoff-Hartmaske, die durch CVD oder Spin-Coating aufgebracht wird. Leider ist dieser Stapel immer noch nicht selektiv genug, wenn es um das Strukturieren von Elektrodenmaterialien der MRAM-Vorrichtungen, wie dies Ta und TiN sind, mit einem großen Seitenverhältnis geht. Als Ergebnis haben alle MRAM-Vorrichtungen in der Literatur eine Elektrodenhöhe von weniger als 60 nm, was kein ausreichendes Prozessfenster für die Strukturierung zukünftiger Vorrichtungen unter 60 nm bietet.
  • Mehrere Patente lehren die Verwendung von mehr als einer Hartmaskenschicht, einschließlich: US-Patentschriften 8,975,089 (Jung et al.), 9,490,424 (Lu) und 9,608,200 (Shen et al.). Alle diese Dokumente unterscheiden sich von der vorliegenden Offenbarung.
  • KURZDARSTELLUNG
  • Es ist eine Aufgabe der vorliegenden Offenbarung, ein verbessertes Verfahren zum Bilden von MTJ-Strukturen mit einer dicken Metall-Top-Elektrode bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Offenbarung besteht darin, ein Verfahren zum Bilden von MTJ-Strukturen mit einer dicken Metall-Top-Elektrode unter Verwendung eines dicken Hybrid-Hartmaskenstapels bereitzustellen.
  • Gemäß den Zielen der vorliegenden Offenbarung wird ein Verfahren zum Ätzen einer Struktur mit magnetischem Tunnelübergang (MTJ) erreicht. Eine ultrahohe Top-Elektrode für MRAM wird durch die Verwendung eines neuen dünnen Hybrid-Hartmaskenstapels aus dünnem Metall/dickem Dielektrikum/dickem Metall erreicht. Die Ätzparameter werden so gewählt, dass das Dielektrikum schnell geätzt wird, jedoch eine extrem niedrige Ätzrate auf den Metallen darüber und darunter auftritt. Wegen des Schutzes der großen Dicke der dielektrischen Schicht wird die Hartmetallmaske mit ultrahoher Höhe mit hoher Unversehrtheit geätzt, was schließlich eine Top-Elektrode mit großer Höhe ermöglicht.
  • In Übereinstimmung mit den Zielen der vorliegenden Offenbarung wird ein Verfahren zum Ätzen einer Struktur mit magnetischem Tunnelübergang (MTJ) erzielt. Eine untere Elektrode ist auf einem Substrat vorgesehen. Ein MTJ-Stapel wird auf der unteren Elektrode abgeschieden. Eine Top-Elektrodenschicht mit einer ersten Dicke wird auf dem MTJ-Stapel abgeschieden. Eine Hybrid-Hartmaske wird auf der Top-Elektrodenschicht gebildet, wobei die Hybrid-Hartmaske eine erste dielektrische Maskenschicht mit einer Maskendicke von mehr als dem Vierfachen der ersten Dicke und eine zweite und dritte Maskenschicht auf der ersten dielektrischen Maskenschicht umfasst. Eine Fotolackstruktur wird auf der Hybrid-Hartmaske gebildet. Zuerst werden die zweite und dritte Maskenschicht der Hybrid-Hartmaske dort, wo sie nicht durch die Fotolackstruktur bedeckt sind, unter Verwendung einer ersten Ätzchemie geätzt. Zweitens wird die Hybrid-Hartmaske dort, wo sie nicht durch die verbleibenden zweiten und dritten Maskenschichten bedeckt wird, unter Verwendung einer zweiten Ätzchemie geätzt. Als Nächstes wird die Top-Elektrode geätzt, wo sie nicht durch die verbleibende Hybrid-Hartmaske bedeckt ist, wobei ein Abschnitt der ersten dielektrischen Maskenschicht auf der strukturierten Top-Elektrode verbleibt. Schließlich wird der MTJ-Stapel geätzt, wo er nicht von der strukturierten Top-Elektrode bedeckt ist, wobei ein Überätzen durchgeführt wird, wobei eine MTJ-Vorrichtung ausgebildet wird und wobei die untere Elektrode geätzt wird und wobei erneutes Abscheidungsmaterial auf den Seitenwänden der unteren Elektrode, die unter der MTJ-Vorrichtung liegt, und nicht an den Seitenwänden der MTJ-Vorrichtung ausgebildet wird und wobei die verbleibende Top-Elektrode eine zweite Dicke von nicht weniger als 80% der ersten Dicke aufweist.
  • Figurenliste
  • In den beigefügten Zeichnungen, die einen wesentlichen Teil dieser Beschreibung bilden, wird gezeigt:
    • 1 bis 5 veranschaulichen in Querschnittsdarstellung Schritte in einer bevorzugten Ausführungsform der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • In dieser Offenbarung wird die Top-Elektrode mit ultrahoher Höhe für MRAM erzielt, indem ein neuartiger dünner Metall/dicker dielektrischer/dicker Metallhybrid-Hartmaskenstapel verwendet wird. Insbesondere wird zuerst die Fotolackstruktur in die erste dünne Metallschicht, wie beispielsweise Ti, TiN, Ta oder TaN, unter Verwendung eines Fluorkohlenstoffplasmas, das ein hohes Fluorverhältnis aufweist, wie beispielsweise CF4 und CHF3, übertragen. Als Nächstes wird die dielektrische Schicht, wie beispielsweise SiO2, durch C4F8 oder CH2F2 alleine oder gemischt mit Ar und O2, geätzt. Diese Gasspezies ätzt das Dielektrikum schnell, hat aber auf den Metallen darüber und darunter eine extrem niedrige Ätzrate. Die zweite dicke Metallschicht wird erneut durch dieselbe Gasspezies wie die erste dünne Metallschicht geätzt. Wegen des Schutzes der großen Dicke der dielektrischen Schicht wird die Hartmetallmaske mit ultrahoher Höhe mit hoher Unversehrtheit geätzt, was schließlich eine Top-Elektrode mit großer Höhe ermöglicht.
  • Für unseren aktuellen Prozessablauf wird die Top-Elektrode von MRAM-Vorrichtungen direkt mit Fotolack strukturiert. Die größtmögliche Elektrodenhöhe ist durch die Höhe der Fotolackstruktur begrenzt, die bei einem zu hohen Aspektverhältnis kollabieren kann. In dieser Offenbarung wird ein neuartiger Hybrid-Hartmaskenstapel mit einer extrem großen Gesamtdicke zwischen dem Fotolack und der oberen Elektrode eingesetzt. Durch Auswahl der richtigen Ätzgaschemie für jede Schicht innerhalb des Stapels können die Sub-60nm-Strukturen mit hoher Qualität in die Top-Elektrode mit hoher Höhe übertragen werden. Die ursprüngliche Höhengrenze an der MRAM-Top-Elektrode durch Photolithographie und Plasmaätzen existiert nicht mehr. Darüber hinaus sind, verglichen mit anderen komplexen Hartmaskenstapeln in der IC-Industrie wie Silizium- und Kohlenstoff-Hartmasken, die in diesem Hybrid-Hartmaskenstapel verwendeten Materialien und Plasmagasspezies üblicher und einfacher zu verarbeiten.
  • Die bevorzugte Ausführungsform der vorliegenden Offenbarung wird unter Bezugnahme auf die 1-5 ausführlicher beschrieben. 1 zeigt eine untere Elektrodenschicht 12, die auf einem Halbleitersubstrat 10 gebildet ist. Die untere Elektrode 12 besteht vorzugsweise aus Ti, TiN, Ta oder TaN mit einer Dicke h1 von größer oder gleich 50 nm. Als Nächstes werden die MTJ-Filmschichten abgeschieden, die typischerweise eine Keimschicht, eine gepinnte Schicht, eine Sperrschicht, eine freie Schicht und eine Deckschicht umfassen. Diese Schichten bilden den MTJ-Filmstapel 14 mit einer Dicke h2 zwischen etwa 10 und 30 nm.
  • Auf dem MTJ-Stapel 14 wird eine dicke Metallhartmaske 16 wie etwa Ta, Ti, TaN oder TiN abgeschieden, vorzugsweise mit einer Dicke h3 von größer oder gleich 100 nm. Die Hartmaske bildet später die Top-Elektrode aus, nachdem das Ätzen abgeschlossen ist. Als Nächstes wird nacheinander ein Hybrid-Hartmaskenstapel auf der Metallhartmaske 16 gebildet.
  • Eine ultradicke SiO2-Schicht 18 mit einer Dicke h4 von 400 nm oder mehr wird als dielektrische Hartmaske abgeschieden. Nacheinander wird eine andere dünne Ti-, TiN-, Ta- oder TaN-Schicht 20 mit einer Dicke h5 zwischen etwa 30 und 50 nm, die kleiner ist als die darunterliegende Top-Elektrodenschicht 16, als metallische Hartmaske abgeschieden. Schließlich wird eine dielektrische Antireflexbeschichtung (DARC) 20, wie etwa Siliziumoxynitrid (SiON) oder organische BARC, mit einer Dicke h6 zwischen ungefähr 30 und 90 nm auf die Metallhartmaskenschicht 20 durch Aufschleudern als Schicht aufgetragen. Dies vervollständigt den Hybrid-Hartmaskenstapel 30.
  • Eine Fotolackstruktur 25 mit einer Größe d1 zwischen etwa 70 und 80 nm und einer Dicke h7 zwischen etwa 100 und 300 nm wird dann durch Photolithographie auf dem Hybrid-Hartmaskenstapel 30 strukturiert.
    2-5 veranschaulichen Schritte in dem Prozess der Herstellung von MTJ-Strukturen unter Verwendung einer Hybrid-Hartmaske 30. Wie in 2 gezeigt ist, werden während des ersten RIE-Ätzens die DARC-Schicht 22 und die Metallschicht 20 zuerst durch ein auf Fluorkohlenstoff basierendes Plasma, wie beispielsweise CF4 oder CHF3 alleine oder gemischt mit Ar und N2, strukturiert. Alternativ könnte das erste Ätzen mit einem Halogenplasma wie Cl2 alleine oder gemischt mit BCl3 erfolgen. Nach diesem ersten Ätzschritt ist die Fotolacksäule entfernt und die DARC- und Metallschichtsäule 22/20 weist eine Strukturgröße d2 zwischen etwa 60 und 70 nm auf. Dem Ätzplasma kann Sauerstoff zugesetzt werden, um die Säulengröße auf 50 nm oder darunter zu reduzieren.
  • Wie in 3 dargestellt, wird die Struktur dann durch C4F8 oder CH2F2 allein oder gemischt mit Ar und/oder O2 auf die ultradicke dielektrische Schicht 18 übertragen. Die DARC-Maskenschicht 22 wird entfernt und die resultierende Säulengröße d3 liegt zwischen etwa 40 und 50 nm. Dieses Gas hat eine sehr hohe Ätzrate auf dem Dielektrikum, aber eine niedrige Ätzrate auf der Metallhartmaske, wie in Tabelle 1 zusammengefasst. Daher verbleibt der größte Teil der Metallhartmaske 16 der oberen Elektrode nach dem Ätzen des Dielektrikums 18. Tabelle 1
    Material Atzchemie Ätzrate (A/s) Ätzselektivität
    SiO2 Ar/O2/C4F8 46 23:1
    TiN 2
    SiO2 CF4 129 2,9:1
    TiN 45
  • Als Nächstes wird, wie in 4 dargestellt, die untere Metallhartmaske mit ultrahoher Dicke durch einen Fluorkohlenstoff wie CF4 oder ein Halogen wie Cl2 allein oder gemischt mit BCl3 geätzt, was zu einer Säulengröße d4 zwischen etwa 30 und 40 nm führt. Obwohl während dieses Schritts etwas von der dielektrischen Schicht 18 verbraucht wird, stellt ihre große Anfangsdicke die Unversehrtheit der harten Metallmaske 16 mit hoher Höhe sicher. Da die dielektrische Dicke das Vierfache der Dicke des darunter liegenden Metalls beträgt, bleiben 100% der harten Metallmetallmaske 16 erhalten.
  • Während des letzten MTJ-Ätzvorgangs wird ein starkes Überätzen angewendet, so dass jede nichtflüchtige Metallabscheidung 30 nur den Bereich unter dem MTJ bedeckt, wie in 5 gezeigt, wodurch die kurzgeschlossenen Bauteile reduziert werden und die Leistung verbessert wird. Die endgültige Strukturgröße des MTJ d5 liegt zwischen etwa 20 und 30 nm. Da die dielektrische Hartmaske 18 dick genug ist, sollte die verbleibende Top-Elektrodenhöhe h8 gleich oder sehr ähnlich zu der anfänglichen Abscheidungsdicke h3 von größer oder gleich 100 nm sein. Das heißt, die Dicke der oberen Elektrode beträgt mindestens 80% der ursprünglichen Dicke der abgeschiedenen oberen Elektrodenschicht, mindestens 80 nm für eine ursprüngliche Abscheidungsdicke von 100 nm. Davon profitieren spätere Prozesse wie CMP.
  • Die vorliegende Offenbarung stellt einen neuen Hybrid-Hartmaskenstapel bereit, der die Fotolackstruktur unter 60 nm mit einer ultragroßen Top-Elektrodenhöhe von über 100 nm in den MTJ übertragen kann. Mit dem Prozess der vorliegenden Offenbarung existiert die ursprüngliche Höhengrenze an MRAM-Top-Elektroden durch Photolithographie und Plasmaätzen nicht mehr. Wenn diese Top-Elektrode als Hartmaske für das spätere MTJ-Ätzen dient, stellt sie sicher, dass der Verbrauch während dieses Prozessschritts und späterer Prozessschritte die Unversehrtheit der Vorrichtung nicht beeinträchtigt. Es ermöglicht auch ein starkes Überätzen des MTJ, wodurch die Menge der erneuten Abscheidung von Metall auf der MTJ-Seitenwand und somit die kurzgeschlossenen Bauelemente reduziert wird. Die Ausbeute und Leistung von MRAM-Vorrichtungen mit unter 60 nm werden durch diese neue Integration verbessert.
  • Das Verfahren der vorliegenden Offenbarung wird für MRAM-Chips mit einer Größe von weniger als 60 nm verwendet, die während MTJ-Ätz- und CMP-Prozessen eine größere Prozessspanne erfordern. Es wird auch stark von der reduzierten erneuten Metallabscheidung auf der MTJ-Seitenwand aufgrund seines großen Kanteneffekts profitieren, d.h. kleine Bauelemente haben ein relativ großes Seitenwandverhältnis.
  • Obwohl die bevorzugte Ausführungsform der vorliegenden Offenbarung dargestellt wurde und diese Form im Detail beschrieben wurde, ist es für Fachleute leicht verständlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom Geist der Offenbarung oder vom Umfang der beigefügten Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8975089 [0004]
    • US 9490424 [0004]

Claims (20)

  1. Verfahren zum Ätzen einer Struktur mit magnetischem Tunnelübergang (MTJ), umfassend: Bereitstellen einer unteren Elektrode auf einem Substrat; Ablagern eines MTJ-Stapels auf der unteren Elektrode; Abscheiden einer Top-Elektrodenschicht mit einer ersten Dicke auf dem MTJ-Stapel; Ausbilden einer Hybridhartmaske auf der Top-Elektrodenschicht, wobei die Hybridhartmaske eine erste dielektrische Maskenschicht mit einer Maskendicke von mehr als dem Vierfachen der ersten Dicke und eine zweite und eine dritte Maskenschicht auf der ersten dielektrischen Maskenschicht umfasst; Ausbilden einer Fotolackstruktur auf der Hybrid-Hartmaske; erstes Ätzen einer zweiten und einer dritten Maskenschicht der Hybrid-Hartmaske, wo diese nicht durch die Fotolackstruktur bedeckt ist, unter Verwendung einer ersten Ätzchemie; danach zweites Ätzen der Hybrid-Hartmaske, wo sie nicht durch verbleibende zweite und die dritte Maskenschicht bedeckt ist, unter Verwendung einer zweiten Ätzchemie; danach Ätzen der Top-Elektrode, wo sie nicht durch die verbleibende Hybridhartmaske bedeckt ist, wobei ein Teil der ersten dielektrischen Maskenschicht auf der strukturierten Top-Elektrode verbleibt; und danach Ätzen des MTJ-Stapels, wo er nicht von der strukturierten oberen Elektrode bedeckt ist, wobei ein Überätzen durchgeführt wird, wobei eine MTJ-Vorrichtung gebildet wird, und wobei in die untere Elektrode hinein geätzt wird, und wobei ein Wiederablagerungsmaterial an Seitenwänden der unteren Elektrode, die unter dem MTJ liegt, und nicht an den Seitenwänden der MTJ-Vorrichtung ausgebildet wird und wobei die verbleibende Top-Elektrode eine zweite Dicke aufweist, die nicht weniger als 80% der ersten Dicke beträgt.
  2. Verfahren nach Anspruch 1, wobei die Top-Elektrodenschicht Ta, Ti, TaN oder TiN mit der ersten Dicke von größer oder gleich 100 nm umfasst und wobei nach dem Ätzen des MTJ-Stapels die Top-Elektrode die zweite Dicke von größer oder gleich 80 nm aufweist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste dielektrische Maskenschicht Siliziumoxynitrid (SiON) oder Siliziumdioxid mit einer Dicke von mehr als oder gleich 400 nm umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Maskenschicht Ti, TiN, Ta oder TaN umfasst und eine Dicke aufweist, die 30 bis 50 nm kleiner ist als die erste Dicke der Top-Elektrodenschicht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die dritte Maskenschicht SiON mit einer Dicke zwischen ungefähr 30 und 90 nm umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Ätzen das Ätzen mit einem Plasma auf Fluorkohlenstoffbasis umfasst, das ein niedriges Kohlenstoff-zu-FluorVerhältnis alleine oder im Gemisch mit Ar und N2 aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zweite Ätzen das Ätzen mit C4F8 oder CH2F2 allein oder gemischt mit Ar und/oder O2 umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ätzen der Top-Elektrodenschicht das Ätzen mit CF4, CHF3, Cl2 oder Cl2 gemischt mit BCl3 umfasst.
  9. Verfahren zum Ätzen einer Struktur mit magnetischem Tunnelübergang (MTJ), umfassend: Bereitstellen einer unteren Elektrode auf einem Substrat; Abscheiden eines MTJ-Stapels auf der unteren Elektrode; Abscheiden einer Top-Elektrodenschicht mit einer ersten Dicke auf dem MTJ-Stapel; Ausbilden einer Hybridhartmaske auf der Top-Elektrodenschicht, wobei die Hybridhartmaske eine erste dielektrische Hartmaske auf der oberen Elektrodenschicht, eine Metallhartmaske auf der ersten dielektrischen Hartmaske und eine zweite dielektrische Hartmaske auf der Metallhartmaske umfasst; Ausbilden einer Fotolackstruktur auf der Hybrid-Hartmaske; erstes Ätzen der zweiten dielektrischen Hartmaske und der Metallhartmaske der Hybrid-Hartmaske, wo sie nicht durch die Fotolackstruktur bedeckt ist, unter Verwendung einer ersten Ätzchemie; danach zweites Ätzen der Hybridhartmaske, wo sie nicht durch die verbleibende zweite dielektrische Hartmaske und die Metallhartmaske bedeckt ist, unter Verwendung einer zweiten Ätzchemie; danach Ätzen der oberen Elektrode, wo sie nicht durch die verbleibende hybride Hartmaske bedeckt ist, wobei ein Teil der ersten dielektrischen Hartmaske auf der strukturierten Top-Elektrode verbleibt; und danach Ätzen des MTJ-Stapels, wo er nicht von der strukturierten Top-Elektrode bedeckt ist, wobei ein Überätzen durchgeführt wird, wobei eine MTJ-Vorrichtung ausgebildet wird, und wobei in die untere Elektrode geätzt wird, und wobei ein Wiederabscheidungsmaterial an Seitenwänden der unteren Elektrode unter dem MTJ und nicht an den Seitenwänden der MTJ-Vorrichtung ausgebildet wird und wobei die verbleibende Top-Elektrode eine zweite Dicke aufweist, die nicht weniger als 80% der ersten Dicke beträgt.
  10. Verfahren nach Anspruch 9, wobei die Top-Elektrodenschicht Ta, Ti, TaN oder TiN mit der ersten Dicke von größer oder gleich 100 nm umfasst und wobei nach dem Ätzen des MTJ-Stapels die Top-Elektrode die zweite Dicke von größer oder gleich 80 nm aufweist.
  11. Verfahren nach Anspruch 9 oder 10, wobei die erste dielektrische Hartmaske Siliziumoxynitrid (SiON) oder Siliziumdioxid mit einer Dicke von mehr als oder gleich 400 nm aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die Metallhartmaske eine Dicke aufweist, die 30 bis 50 nm kleiner ist als die erste Dicke der Top-Elektrodenschicht.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die zweite dielektrische Hartmaske SiON umfasst, das eine Dicke zwischen etwa 30 und 90 nm aufweist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei das erste Ätzen das Ätzen mit einem Plasma auf Fluorkohlenstoffbasis, das ein niedriges Verhältnis von Kohlenstoff zu Fluor aufweist, allein oder gemischt mit Ar und N2 umfasst.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei das zweite Ätzen das Ätzen mit C4F8 oder CH2F2 allein oder im Gemisch mit Ar und/oder O2 umfasst.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei das Ätzen der Top-Elektrodenschicht das Ätzen mit CF4, CHF3, Cl2 oder Cl2 gemischt mit BCl3 umfasst.
  17. Verfahren zum Ätzen einer Struktur mit magnetischem Tunnelübergang (MTJ), umfassend: Bereitstellen einer unteren Elektrode auf einem Substrat; Abscheiden eines MTJ-Stapels auf der unteren Elektrode; Abscheiden einer Top-Elektrodenschicht auf dem MTJ-Stapel; Ausbilden einer Hybridhartmaske auf der oberen Elektrodenschicht, wobei die Hybridhartmaske eine erste dielektrische Hartmaske auf der Top-Elektrodenschicht, eine Metallhartmaske auf der ersten dielektrischen Hartmaske und eine zweite dielektrische Hartmaske auf der Metallhartmaske umfasst; Ausbilden einer Fotolackstruktur auf der Hybrid-Hartmaske, wobei die Fotolackstruktur eine erste Strukturgröße aufweist; erstes Ätzen der zweiten dielektrischen Hartmaske und der Metallhartmaske der Hybrid-Hartmaske, wo sie nicht durch die Fotolackstruktur bedeckt ist, wobei nach dem ersten Ätzen die Fotolackstruktur entfernt worden ist und die verbleibende zweite dielektrische Hartmaske und die Metall-Hartmaske eine zweite Strukturgröße aufweist, die kleiner ist als die erste Strukturgröße; danach zweites Ätzen der Hybrid-Hartmaske, wo sie nicht durch die verbleibende zweite dielektrische Hartmaske und die Metall-Hartmaske bedeckt ist, wobei die zweite dielektrische Hartmaske weggeätzt wird und wobei die verbleibende Hybrid-Hartmaske eine dritte Strukturgröße aufweist, die kleiner ist als die zweite Strukturgröße; danach Ätzen der Top-Elektrode, wo sie nicht durch die verbleibende Hybrid-Hartmaske bedeckt ist, wobei ein Abschnitt der ersten dielektrischen Hartmaske auf der strukturierten oberen Elektrode verbleibt und wobei die verbleibende erste dielektrische Hartmaske und die Top-Elektrode eine vierte Strukturgröße aufweisen, die kleiner ist als die dritte Strukturgröße; und danach Ätzen des MTJ-Stapels, wo er nicht von der strukturierten Top-Elektrode bedeckt ist, wobei ein Überätzen durchgeführt wird, wobei eine MTJ-Vorrichtung ausgebildet wird und wobei in die untere Elektrode hinein geätzt wird und wobei ein erneutes Abscheidungsmaterial auf Seitenwänden der unteren Elektrode, die unter dem MTJ liegen, und nicht an den Seitenwänden der MTJ-Vorrichtung ausgebildet wird und wobei die MTJ-Vorrichtung und die darüberliegende Top-Elektrode eine MTJ-Strukturgröße aufweisen, die kleiner ist als die vierte Strukturgröße.
  18. Verfahren nach Anspruch 17, wobei die Top-Elektrodenschicht Ta, Ti, TaN oder TiN mit einer ersten Dicke von mehr als oder gleich 100 nm umfasst und wobei nach dem Ätzen des MTJ-Stapels die Top-Elektrode eine zweite Dicke aufweist, die größer oder gleich 100 nm ist, und wobei die zweite Dicke nicht weniger als 80% der ersten Dicke beträgt.
  19. Verfahren nach Anspruch 17 oder 18, wobei die erste dielektrische Hartmaske Siliziumoxynitrid (SiON) oder Siliziumdioxid mit einer Dicke von mehr als oder gleich 400 nm umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei die MTJ-Strukturgröße zwischen etwa 20 und 30 nm liegt.
DE102019104520.7A 2018-02-22 2019-02-22 Metall/Dielektrikum/Metall-Hybrid-Hartmaske, um eine Top-Elektrode mit ultra-grosser Höhe für SUB-60NM-MRAM-Vorrichtung zu definieren Withdrawn DE102019104520A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/902,391 2018-02-22
US15/902,391 US10840440B2 (en) 2018-02-22 2018-02-22 Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices

Publications (1)

Publication Number Publication Date
DE102019104520A1 true DE102019104520A1 (de) 2019-08-22

Family

ID=65576146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104520.7A Withdrawn DE102019104520A1 (de) 2018-02-22 2019-02-22 Metall/Dielektrikum/Metall-Hybrid-Hartmaske, um eine Top-Elektrode mit ultra-grosser Höhe für SUB-60NM-MRAM-Vorrichtung zu definieren

Country Status (5)

Country Link
US (3) US10840440B2 (de)
EP (1) EP3557637B1 (de)
KR (1) KR20190101307A (de)
DE (1) DE102019104520A1 (de)
TW (1) TW201943109A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840440B2 (en) 2018-02-22 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices
KR20200054389A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자
CN112531106A (zh) * 2019-09-18 2021-03-19 中电海康集团有限公司 磁性隧道结的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975089B1 (en) 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element
US9490424B2 (en) 2014-09-11 2016-11-08 Qualcomm Incorporated Sub-lithographic patterning of magnetic tunneling junction devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893893B2 (en) 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8334213B2 (en) 2009-06-05 2012-12-18 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8574928B2 (en) * 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US9178009B2 (en) 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US10008662B2 (en) 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9608200B2 (en) 2015-03-27 2017-03-28 Headway Technologies, Inc. Hybrid metallic hard mask stack for MTJ etching
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method
US10840440B2 (en) 2018-02-22 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975089B1 (en) 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element
US9490424B2 (en) 2014-09-11 2016-11-08 Qualcomm Incorporated Sub-lithographic patterning of magnetic tunneling junction devices

Also Published As

Publication number Publication date
US10840440B2 (en) 2020-11-17
EP3557637B1 (de) 2022-02-09
US11723281B2 (en) 2023-08-08
US20190259940A1 (en) 2019-08-22
US20210074912A1 (en) 2021-03-11
KR20190101307A (ko) 2019-08-30
TW201943109A (zh) 2019-11-01
EP3557637A3 (de) 2019-11-13
US20230389436A1 (en) 2023-11-30
EP3557637A2 (de) 2019-10-23

Similar Documents

Publication Publication Date Title
DE112012000932B4 (de) Verbessertes Seitenwand-Bildübertragungsverfahren
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE112018005611B4 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE102019104529A1 (de) Herstellung einer metallischen Oberseitenelektrode mit grosser Höhe für unter 60 nm messende magnetoresistive Random-Access-Memory-(MRAM) Vorrichtungen
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102019104520A1 (de) Metall/Dielektrikum/Metall-Hybrid-Hartmaske, um eine Top-Elektrode mit ultra-grosser Höhe für SUB-60NM-MRAM-Vorrichtung zu definieren
DE112012004187T5 (de) Seitenwand-Abbildungs-Transfer-Prozess mit mehreren kritischen Abmessungen
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE112018001479T5 (de) Ionenstrahlätzen mit abstandhalterunterstützung eines magnetischen spin-torque-direktzugriffspeichers
DE102019122405A1 (de) Hohe baumartige sub-30nm-durchkontaktierungen zur reduzierung der wiederabscheidung von leitfähigem material für sub-60nm-mram-vorrichtungen
DE102019122404A1 (de) Selbstjustierende kapselungshartmaske zum trennen physikalisch unterätzter mtj-zellen zum reduzieren leitender redeposition
DE112018001890T5 (de) Mtj-vorrichtungsprozess / integrationsverfahren mit vor-strukturierter keimschicht
DE102006037751A1 (de) Verfahren zur Ausbildung eines dotierten Abschnitts und eines Transistors
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE112018005639T5 (de) Mehrfach-hartmaskenstrukturierung zur herstellung von 20-nm-mram-vorrichtungen und kleiner
DE102020128198A1 (de) Verfahren zur herstellung einer hartmaske mit einemverjüngten profil
DE102019124340A1 (de) Mehrfach-abstandhalter-unterstütztes physikalisches ätzverfahren von sub-60nm-mram-vorrichtungen
DE102004028026A1 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata
DE102019123819B4 (de) PHYSIKALISCH STARK ÄTZBESTÄNDIGE FOTOLACKMASKE ZUM DEFINIEREN EINER GROßEN SUB-30NM-DURCHKONTAKTIERUNG UND METALLHARTMASKE FÜR MRAM-VORRICHTUNGEN
DE102016116444A1 (de) Verfahren zur Spacer- und Mandrell-Strukturierung
DE102007035898A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee