DE102019103710A1

DE102019103710A1 - Leistungsspartechnik für spannungsgesteuerten Ringoszillator und Sigma-Delta-Modulator auf Basis eines spannungsgesteuerten Ringoszillators

Info

Publication number: DE102019103710A1
Application number: DE102019103710.7A
Authority: DE
Inventors: Enara Ortega; Jens Sauerbrey; Jacinto San Pablo Garcia; Massimo Rigo
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2019-02-14
Filing date: 2019-02-14
Publication date: 2020-08-20
Also published as: US10944420B2; US20200266827A1

Abstract

Ein spannungsgesteuerter Ringoszillator (VCRO) und ein VCRO-basierter Sigma-Delta-Modulator mit der Fähigkeit, die VCRO-Zellen zu aktivieren und zu deaktivieren. Ein VCRO umfasst eine Mehrzahl von Invertern, die in einem Ring gekoppelt sind, und einen Übergangsdetektor. Der Übergangsdetektor detektiert einen Übergang eines ersten Inverters und sendet ein Steuersignal, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird. Der Übergangsdetektor kann einen Komparator umfassen, der ausgebildet ist, um einen Eingang und einen Ausgang eines oder mehrerer Inverter zu vergleichen, um den Übergang des ersten Inverters zu detektieren, und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.

Description

Gebiet
Beispiele beziehen sich auf einen spannungsgesteuerten Ringoszillator (VCRO; voltagecontrolled ring oscillator) und einen VCRO-basierten Sigma-Delta-Modulator, genauer gesagt einen VCRO-basierten Sigma-Delta-Modulator mit der Fähigkeit, die VCRO-Zellen zu aktivieren und zu deaktivieren, und Verfahren zur Verwendung derselben.
Hintergrund
Sigma-Delta-Modulatoren werden verbreitet für die Analog-zu-Digital- (A/D; analog-to-digital) Wandlung und Digital-zu-Analog- (D/A; digital-to-analog) Wandlung oder Ähnliches verwendet. Im Allgemeinen wird in Sigma-Delta-Modulatoren ein Eingangssignal in einen Schleifenfilter eingeführt und durch einen Quantisierer quantisiert und dann durch digitale Filter verarbeitet. Um die Fehler zu kompensieren, wird ein Rückkopplungssignal über einen Digital-zu-Analog-Wandler (DAC; digital-to-analog converter) zurückgesendet, um vor dem Eintritt in den Quantisierer von dem Eingangssignal subtrahiert zu werden.
Figurenliste
Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:

1 ist ein Blockdiagramm eines Sigma-Delta-Modulator-basierten Analog-zu-DigitalWandlers (ADC; analog-to-digital converter) gemäß einem Beispiel;
2 zeigt ein Beispiel eines VCO-basierten Quantisierers, der einen Ringoszillator verwendet;
3 zeigt eine beispielhafte Ringoszillatorzelle.
4 ist ein Blockdiagramm eines VCRO gemäß einem Beispiel;
5 zeigt eine Grundstruktur eines VCRO und eine Aktivierung und Deaktivierung von Zellen des VCRO gemäß einem Beispiel;
6 zeigt eine beispielhafte Ringoszillatorzelle, umfassend Schalter zum Aktivieren und Deaktivieren gemäß einem Beispiel;
7 zeigt eine schematische Struktur eines VCRO, umfassend Schalter zum selektiven Verbinden und Trennen der VCRO-Zellen von dem Eingangssignal;
8 zeigt eine Beispielstruktur eines VCRO und eine Implementierung einer Aktivierung und Deaktivierung der Zellen des VCRO gemäß einem Beispiel;
9 stellt ein Aktivieren und Deaktivieren von Zellen eines VCRO in einem Hochfrequenzfall gemäß einem Beispiel dar;
10 zeigt eine Beispielstruktur eines VCRO und eine Implementierung einer Aktivierung und Deaktivierung der Zellen des VCRO in den Hochfrequenzfällen gemäß einem Beispiel;
11 zeigt einen beispielhaften Sigma-Delta-basierten ADC, umfassend den VCO-basierten Quantisierer gemäß einem Beispiel;
12 ist ein Flussdiagramm eines beispielhaften Prozesses zum Umwandeln eines analogen Eingangssignals in ein digitales Signal gemäß einem Beispiel;
13 stellt ein Benutzergerät dar, in dem die hierin offenbarten Beispiele implementiert sein können; und
14 stellt eine Basisstation oder einen Infrastrukturausrüstung-Funkkopf dar, worin die hierin offenbarten Beispiele implementiert sein können.

Detaillierte Beschreibung
Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktionalität bereitstellen.
Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente, verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“. Das Gleiche gilt für Kombinationen von mehr als 2 Elementen.
Die Terminologie, die hierin zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird, und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktionalität zu implementieren. Ebenso können, wenn eine Funktionalität nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, weitere Beispiele die gleiche Funktionalität unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente, Komponenten und/oder irgendeiner Gruppe derselben ausschließen.
Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hierin in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
Beispiele für einen VCO-basierten Sigma-Delta-Modulator mit der Fähigkeit zum Aktivieren und Deaktivieren von VCO-Zellen werden offenbart.
1 ist ein Blockdiagramm eines Sigma-Delta-Modulator-basierten ADC 100 gemäß einem Beispiel. Der ADC 100 umfasst einen Schleifenfilter 110, einen Quantisierer 120 und einen Digital-zu-Analog-Wandler (DAC) 130. Das analoge Eingangssignal 102 wird durch den Schleifenfilter 110 gefiltert. Der Schleifenfilter 110 stellt eine Verstärkung für den Sigma-Delta-Modulator bereit, wodurch die Quantisierungsfehler in dem interessierenden Band gedämpft werden. Beispielsweise kann der Schleifenfilter 110 ein Integrator (z. B. ein Integrator erster Ordnung oder irgendeiner höheren Ordnung) sein. Das Quantisierungsrauschen kann hochpassgefiltert sein und kann im interessierenden Band aufgrund der durch den Schleifenfilter 110 bereitgestellten Verstärkung gedämpft oder geformt werden.
Der Quantisierer 120 wandelt den Schleifenfilterausgang in ein digitales Signal um. Der Quantisierer 120 kann ein n-Bit-Quantisierer sein, wobei n eine Ganzzahl ist. Der Quantisierer 120 kann eine relativ niedrige Auflösung (z. B. n ist 1 bis 6 Bit) aufweisen. Um die Fehler zu kompensieren, wird ein Rückkopplungssignal über den DAC 130 zurückgesendet, um vor dem Eintritt in die Phasenschleife 110 von dem Eingangssignal durch einen Addierer 140 subtrahiert zu werden. Der DAC 130 kann ein n-Bit-DAC sein.
Ein VCO-basierter Quantisierer kann in den Multi-Bit-Sigma-Delta-Modulatoren verwendet werden. Ein VCO ist ein elektronischer Oszillator, dessen Oszillationsfrequenz durch eine Eingangsspannung gesteuert wird. Die Eingangsspannung bestimmt die momentane Oszillationsfrequenz des VCO. Unter der Annahme eines linearen VCO ist der Ausgang des VCO ein Frequenzbereichssignal, das sich dem Eingangssignal nähert. Der VCO-basierte Quantisierer erlaubt eine zusätzliche Ordnung der Rauschformung, was die Auflösung des Modulators erhöht. Ein anderer attraktiver Aspekt des VCO-basierten Quantisierers ist, dass er hauptsächlich digital implementiert wird. Üblicherweise weist diese Struktur nur einen dynamischen Stromverbrauch auf.
Es gibt jedoch einen Nachteil bei der Verwendung eines VCO-basierten Quantisierers in einem Sigma-Delta-Modulator. Der Nachteil ist, dass das Verhältnis zwischen der Eingangsspannung und der Ausgangsfrequenz des VCO-basierten Quantisierers nicht linear ist, was eine harmonische Verzerrung an dem Ausgang erzeugt. Obwohl eine Verzerrung gerader Ordnung unter Verwendung einer differenziellen Topologie ausgeglichen werden kann, bleiben die Verzerrungen ungerader Ordnung erhalten und begrenzen die Linearität des Quantisierers, wodurch die Signal-zu-Rausch- und Verzerrungs-Verhältnis- (SNDR; signal-to-noise and distortion ratio) Performance des Sigma-Delta-Modulators verschlechtert wird.
Der VCO-basierte Quantisierer kann mit einem Ringoszillator implementiert sein. 2 zeigt ein Beispiel eines VCO-basierten Quantisierer 200 unter Verwendung eines Ringoszillators (d. h. eines spannungsgesteuerten Ringoszillators (VCRO)). Im Folgenden werden die Begriffe „Ringoszillator“ und „VCRO“ austauschbar verwendet. Ein Ringoszillator 201 ist ein Bauelement, das aus einer Anzahl von Invertern 210₁-210_n in einem Ring zusammengesetzt ist, dessen Ausgang zwischen zwei Spannungspegeln oszilliert. Die Inverter 210₁-210_n werden in einer Kette kaskadiert. Ein Ausgang jedes Inverters wird als ein Eingang für den nächsten einen verwendet. Der Ausgang des letzten Inverters 210_n wird an den ersten Inverter 210₁ in der Kette zurückgeführt. Aufgrund der Verzögerungszeit jeder Stufe des Ringoszillators 201 oszilliert die gesamte Schaltung bei einer bestimmten Frequenz. Die Oszillationsfrequenz kann von der Anzahl der Stufen und der Verzögerungszeit der Inverter 210₁-210_n abhängen. Die Oszillationsfrequenz ändert sich auch in Abhängigkeit von der Eingangsspannung (V_ctr). Der Ringoszillator 201 gibt Multiphasen-Signale, d. h. n Bit, aus. Der Ringoszillator 201 wandelt die Eingangsspannung in Phaseninformationen um und die Phaseninformationen werden in einen Frequenzdetektor 220 eingespeist. Bei einem Beispiel kann der Frequenzdetektor 220 zwei Sätze von Registern 222, 224 und einen Satz Exklusiv-ODER-Gatter 226 umfassen. Die Ausgänge der Inverter 210₁-210_n werden sukzessive in zwei Sätze von Registern 222, 224 durch Abtasttakte abgetastet und zwei aufeinanderfolgende Ausgänge von jedem der Inverter 210₁-210_n , die in die Register 222, 224 abgetastet werden, werden mit dem XOR-Gatter 226 verglichen.
Ein Inverter in kreuzgekoppelter differenzieller Topologie (oder Varianten davon) kann als eine Zelle des Ringoszillators 201 verwendet werden. 3 zeigt eine Beispiel-Ringoszillatorzelle 300 (d. h. Inverter). Die Struktur des Inverters in 3 kann eine gute Linearität über einen weiten Bereich von Eingangsspannungen aufweisen. Es sollte darauf hingewiesen werden, dass die Struktur des Inverters, gezeigt in 3, lediglich als ein Beispiel und nicht als eine Einschränkung bereitgestellt ist und eine unterschiedliche Inverterstruktur verwendet werden kann. Es sollte auch darauf hingewiesen werden, dass der in einem Ringoszillator verwendete Inverter ein differenzieller Inverter (mit differenziellen Eingängen und differenziellen Ausgängen), ein unsymmetrischer (single-ended) Inverter (mit einem einzigen Eingang und einem einzigen Ausgang) oder ein differenzieller Inverter in unsymmetrischer Konfiguration sein kann, und die hierin offenbarten Beispiele auf irgendeinen Typ oder irgendeine Konfiguration der Inverter anwendbar sind.
Bezug nehmend auf 3 kann die Ringoszillatorzelle 300 eine Mehrzahl von Transistoren (z. B. komplementäre Metall-Oxid-Halbleiter-Feldeffekttransistoren (c-MOSFETs; complementary metal-oxide-semiconductor field effect transistors) oder dergleichen) umfassen. Die Zelle 300 kann ein differenzielles Paar von Transistoren (M1 und M2) und ein Last-Transistor-Paar (M3 und M4 sowie M5 und M6) umfassen. Das Last-Transistor-Paar M3 und M4 fungiert als ein Widerstand. Die Eingangsspannung V_ctr (d. h. der Ausgang von dem Schleifenfilter 110 in 1) ist mit dem Gatter der Last-Transistoren M3 und M4 gekoppelt und der Widerstand der Transistoren M3 und M4 variiert in Abhängigkeit von der Eingangsspannung, die wiederum die Oszillationsfrequenz des Ringoszillators 201 steuert.
Der Hauptnachteil dieser Topologie ist der statische Strom, der durch die Last-Transistoren fließt. Um die Linearität des VCRO (d. h. eines Ringoszillators) aufrechtzuerhalten, sollte die Verzögerung jeder Zelle (d. h. jedes Inverters 210₁-210_n ) linear proportional zu ihrer Eingangsspannung sein. Aus diesem Grund kann eine Verzögerungszellenstruktur mit Vorspannungsströmen verwendet werden, was zu einem statischen Stromverbrauch führt. Um den Stromverbrauch zu reduzieren, können nichtlineare Verzögerungszellen zusammen mit einer Linearitätskalibrierung verwendet werden. Diese Lösung erhöht jedoch die Komplexität in dem System.
Die hierin offenbarten Beispiele können den statischen Stromverbrauch vermeiden, ohne die Komplexität des Systems zu erhöhen. Bei hierin offenbarten Beispielen werden die Zellen (d. h. Verzögerungszellen) des VCRO eingeschaltet, wenn die Zellen schalten, und für den Rest der Zeit deaktiviert gehalten, wodurch der statische Stromverbrauch vermieden wird. Gemäß den Beispielen wird der Stromverbrauch des VCRO unter Beibehaltung der gleichen Linearität wesentlich reduziert.
4 ist ein Blockdiagramm eines VCRO 400 gemäß einem Beispiel. Der VCRO 400 kann als der Quantisierer 120 in dem Sigma-Delta-basierten ADC in 1 verwendet werden. Der VCRO 400 umfasst eine Mehrzahl von Invertern 410, die in einem Ring gekoppelt sind, und einem Übergangsdetektor 420. Die Inverter 410 werden in einem Ring kaskadiert, so dass ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt wird. Jeder Inverter invertiert einen Eingang in einen Ausgang (d. h. jeder Inverter gibt ‚1‘ aus, wenn ein Eingang ‚0‘ ist, und gibt ‚0‘ aus, wenn ein Eingang ‚1‘ ist). Die Inverter 410 können unsymmetrische Inverter mit einem einzigen Eingang und einem einzigen Ausgang sein. Alternativ können die Inverter differenzielle Inverter mit differenziellen Eingängen und differenziellen Ausgängen (d. h. zwei Eingänge von entgegengesetzter Polarität und zwei Ausgänge von entgegengesetzter Polarität) sein. Alternativ können die Inverter differenzielle Inverter mit unsymmetrischer Konfiguration sein.
Die Anzahl von Invertern 410 in dem Ring kann ungerade sein. Alternativ kann die Anzahl der Inverter 410 in dem Ring gerade sein (z. B. werden gerade Anzahlen von differenziellen Invertern in einer Kette gekoppelt, wobei der letzte Inverter mit dem ersten Inverter in dem Ring kreuzgekoppelt ist). Normalerweise sind ein Eingang und Ausgang eines Inverters in dem Ring entgegengesetzt, aber ein Eingang und Ausgang eines Inverters in dem Ring wird gleich und ein Zustand dieses Inverters (ein Zustand von Eingang und Ausgang des Inverters) geht über.
Der Übergangsdetektor 420 ist ausgebildet, um den Übergang eines Zustands eines Inverters zu detektieren und ein Steuersignal (z. B. ein Aktivierungssignal) zu senden, um einen anderen Inverter in dem Ring zu aktivieren, wenn der Zustandsübergang des Inverters detektiert wird. Die beiden Inverter können benachbarte Inverter in dem Ring sein oder nicht. Gemäß den hierin offenbarten Beispielen bleibt jeder der Inverter in dem Ring in einem deaktivierten Zustand und wird aktiviert, wenn detektiert wird, dass ein bestimmter Inverter in dem Ring seinen Zustand ändert. Das Steuersignal deaktiviert auch einen anderen Inverter, der zuvor aktiviert wurde. Auf diese Weise kann der statische Stromverbrauch minimiert werden.
Um den Übergang zu detektieren, kann der Übergangsdetektor 420 einen Komparator (comparator = Comp) zum Vergleichen eines Eingangs und Ausgangs eines Inverters oder alternativ eines Eingangs und eines Ausgangs von zwei unterschiedlichen Invertern umfassen. Um beispielsweise den Zustandsübergang des ersten Inverters zu detektieren, können der Eingang und Ausgang des ersten Inverters durch den Komparator verglichen werden, und wenn der Eingang und Ausgang des ersten Inverters gleich werden, detektiert der Übergangsdetektor 420, dass sich der erste Inverter im Übergang befindet, und kann ein Steuersignal an den zweiten Inverter senden, um den zweiten Inverter zu aktivieren, und das Steuersignal an den dritten Inverter (z. B. den vorherigen Inverter) senden, um den dritten Inverter zu deaktivieren. Der erste, zweite und dritte Inverter können zusammenhängend sein oder nicht.
Um den Zustandsübergang des ersten Inverters zu detektieren, können alternativ ein Eingang des ersten Inverters und ein Ausgang eines zweiten Inverters (d. h. eines anderen Inverters in dem Ring, der nicht zusammenhängend im Hinblick auf den ersten Inverter ist) verglichen werden. Wenn der Eingang des ersten Inverters und der Ausgang des zweiten Inverters gleich werden, kann der Übergangsdetektor 420 detektieren, dass sich der erste Inverter im Übergang befindet, und kann ein Steuersignal an einen dritten Inverter senden (d. h. noch einen anderen Inverter in dem Ring, nicht unbedingt denjenigen, der im Hinblick auf den ersten Inverter zusammenhängend ist), um den dritten Inverter zu aktivieren, und das Steuersignal an einen vierten Inverter (z. B. denjenigen, der dem ersten Inverter vorausgeht) senden, um einen zuvor aktivierten Inverter zu deaktivieren.
Da der Zustandsübergang eine kurze Zeitperiode dauert, kann der Übergangsdetektor 420 einen Latch umfassen, um das Steuersignal bis zu dessen Zurücksetzung durch einen anderen Übergangsdetektor zu halten.
5 zeigt eine Grundstruktur eines VCRO und eine Aktivierung und Deaktivierung von Zellen des VCRO gemäß einem Beispiel. Ein VCRO umfasst N Zellen 510₁-510_n (Cell_1, Cell_2, ...., Cell_N (Cell=Zelle)), d. h. Inverter. Jede Zelle 510₁-510_n ist mit einem Übergangsdetektor (z. B. einem Komparator) gekoppelt. 5 zeigt der Einfachheit halber nur einen Übergangsdetektor 520₁ , um den Zustandsübergang von Cell 1 zu detektieren, aber jede Zelle ist mit einem Übergangsdetektor gekoppelt (wie in 8 gezeigt). Normalerweise sind ein Eingang und Ausgang jeder Zelle 510₁-510_n entgegengesetzt (wenn der Eingang ‚0‘ ist, ist der Ausgang ‚1‛ und umgekehrt). Da die ungerade Anzahl von Zellen in einer Kette gekoppelt ist (oder alternativ eine gerade Anzahl von differenziellen Zellen in einer Kette gekoppelt ist, wobei die letzte Zelle mit der ersten Zelle kreuzgekoppelt ist), gehen ein Eingang und Ausgang einer Zelle in dem Ring an einem gewissen Punkt in den VCRO über. Bei dem in 5 gezeigten Beispiel befindet sich die erste Zelle (Cell_1) im Übergang.
Der Übergangsdetektor (z. B. ein Komparator) in dem VCRO kann einen Eingang und Ausgang einer Zelle vergleichen und detektiert einen Übergang eines Zustands der Zelle, wenn der Eingang und Ausgang der Zelle gleich werden. Bei dem in 5 gezeigten Beispiel werden der Eingang und Ausgang der Zelle 510₁ durch den Übergangsdetektor 520₁ verglichen und ein Zustandsübergang der Zelle 510₁ wird detektiert, wenn der Eingang und Ausgang der Zelle 510₁ gleich werden.
Wenn ein Zustandsübergang der Zelle 510₁ durch den Übergangsdetektor 520₁ detektiert wird, kann der Übergangsdetektor 520₁ ein Steuersignal 530₁ (Aktivierungs-/Deaktivierungssignal) senden, um die nachfolgende Zelle (bei diesem Beispiel die Zelle 510₂ ) in dem Ring zu aktivieren und ein Steuersignal 530_n senden, um die vorhergehende Zelle (bei diesem Beispiel die Zelle 510_n ) in dem Ring, die eingeschaltet wurde, zu deaktivieren. Das an die vorhergehende Zelle 510_n gesendete Steuersignal 530_n kann eine invertierte Version des an die nachfolgende Zelle 510₂ gesendeten Steuersignals 530₁ sein.
6 zeigt eine Beispiel-Ringoszillatorzelle 600 (d. h. Inverter), umfassend Schalter zum Aktivieren und Deaktivieren gemäß einem Beispiel. Die Struktur des in 6 gezeigten Inverters ist ähnlich zu derjenigen, die in 3 gezeigt ist, und der Einfachheit halber wird nur der Unterschied erklärt. Es sollte darauf hingewiesen werden, dass die Struktur der Zelle 600, gezeigt in 6, lediglich als ein Beispiel und nicht als eine Einschränkung bereitgestellt ist und eine unterschiedliche Inverterstruktur verwendet werden kann. Die Zelle 600 umfasst Schalter 602, 604 zum Ein- bzw. Ausschalten der Zelle 600. Der erste Schalter 602 ist mit dem Eingangssignal an einem Ende und mit dem Gatter der Transistoren M3 oder M4 an dem anderen Ende gekoppelt und wird durch das Steuersignal (d. h. das Aktivierungssignal) von dem Übergangsdetektors ein- und ausgeschaltet. Der zweite Schalter 604 ist an einem Ende mit dem Gatter der Transistoren M3 oder M4 und an dem anderen Ende mit der Masse gekoppelt und wird durch die Ergänzung des Steuersignals von dem Übergangsdetektor ein- und ausgeschaltet. Wenn das Steuersignal hoch ist, ist der erste Schalter 602 eingeschaltet und der zweite Schalter 604 ausgeschaltet, wodurch das Eingangssignal die Zelle 600 treiben kann. Wenn das Steuersignal niedrig ist, ist der erste Schalter 602 ausgeschaltet und der zweite Schalter 604 eingeschaltet, wodurch das Eingangssignal zu der Zelle getrennt wird.
7 zeigt eine schematische Struktur eines VCRO, umfassend Schalter zum selektiven Verbinden und Trennen der VCRO-Zellen von dem Eingangssignal. Jede Zelle 510₁-510_n ist über einen oder mehrere Schalter 602, 604 mit dem Eingangssignal gekoppelt, der durch das Steuersignal 530 von dem entsprechenden Übergangsdetektor gesteuert wird (in 7 nicht gezeigt).
8 zeigt eine Beispielstruktur eines VCRO und eine Implementierung einer Aktivierung und Deaktivierung der Zellen des VCRO gemäß einem Beispiel. Der VCRO umfasst N Zellen 510₁-510_n (Cell_1, Cell_2, ...., Cell N), d. h. Inverter, und N Übergangsdetektoren 520₁-520_n . Jede Zelle 510₁-510_n ist mit einem entsprechenden Übergangsdetektor 520₁-520_n gekoppelt, um einen Zustandsübergang jeder Zelle 510₁-510_n zu detektieren. Jeder Übergangsdetektor 520₁-520_n kann einen Komparator umfassen. Da der zu detektierende Übergang für eine kurze Zeitperiode stattfindet, kann der Übergangsdetektor 520₁-520_n auch einen Latch umfassen. Wenn ein Übergang einer Zelle 510₁-510_n detektiert wird, setzt ein mit der Zelle 510₁-510_n gekoppelter Übergangsdetektor 520₁-520_n ein Steuersignal 530₁-530_n ein, um eine andere Zelle (z. B. eine nachfolgende Zelle in dem Ring) zu aktivieren, und dieses Steuersignal wird durch den Latch bis zu dessen Zurücksetzung durch einen anderen Übergangsdetektor 520₁-520_n aufrechterhalten.
Beispielsweise detektiert der Übergangsdetektor 520₁ einen Zustandsübergang der Zelle 510₁ und setzt ein Steuersignal 530₁ ein. Das Steuersignal 530₁ wird durch einen Latch in dem Übergangsdetektor 520₁ gelatcht und an die Zelle 510₂ gesendet, um die Zelle 510₂ zu aktivieren. Das Steuersignal 530₁ wird ebenfalls an die Zelle 510_n-1 gesendet, um den Latch in dem Übergangsdetektor 520_n-1 zurückzusetzen. Wenn der Latch in dem Übergangsdetektor 520_n-1 zurückgesetzt wird, wird das Steuersignal, das zu der Zelle 510₁ geht, freigegeben und die Zelle 510₁ wird deaktiviert. Nachdem die Zelle 510₂ deaktiviert wurde, detektiert der Übergangsdetektor 520₂ einen Zustandsübergang der Zelle 510₂ und setzt ein Steuersignal 530₂ ein. Das Steuersignal 530₂ wird durch einen Latch in dem Übergangsdetektor 520₂ gelatcht und an die Zelle 510₃ gesendet, um die Zelle 510₃ zu aktivieren, und an die Zelle 510_n , um den Latch in dem Übergangsdetektor 520_n zurückzusetzen. Wenn der Latch in dem Übergangsdetektor 520_n zurückgesetzt wird, wird das Steuersignal, das zu der Zelle 510₂ geht, freigegeben und die Zelle 510₂ wird deaktiviert.
Wenn die VCRO-Geschwindigkeit sehr hoch ist, aber die Geschwindigkeit des Komparators und der Latch-Schaltungsanordnung nicht schnell genug ist, wird die folgende Zelle möglicherweise nicht rechtzeitig aktiviert. Um dieses Problem zu lösen, kann bei einem Beispiel das Steuersignal nicht von der nächsten Zelle, sondern von einer oder wenigen Zellen vor der nächsten Zelle erzeugt werden.
9 stellt ein Aktivieren und Deaktivieren von Zellen eines VCRO in einem Hochfrequenzfall gemäß einem Beispiel dar. Der VCRO umfasst N Zellen 510₁-510_n (Cell_1, Cell_2, ...., Cell N), d. h. Inverter, und N Übergangsdetektoren 520₁-520_n . 9 stellt der Einfachheit halber nur einen Übergangsdetektor 520₁ für die erste Zelle 510₁ dar, aber jede Zelle 510₁-510_n ist mit einem Übergangsdetektor (z. B. einem Komparator und einem Latch) gekoppelt, um einen Zustandsübergang jeder Zelle 510₁-510_n zu detektieren.
Bei diesem Beispiel wird der Zustandsübergang in der Zelle 510₁ durch Vergleichen eines Eingangs der Zelle 510₁ mit einem Ausgang der Zelle 510₃ detektiert. Wenn der Eingang der Zelle 510₁ und der Ausgang der Zelle 510₃ gleich werden (beide sind entweder ‚1s‘ oder ‚0s‘), bedeutet das, dass in der Zelle 510₁ ein Zustandsübergang stattfindet und ein Steuersignal 530₁ an die Zelle 510₄ gesendet werden kann, um die Zelle 510₄ zu aktivieren. Das Steuersignal 530₁ kann auch an eine andere Zelle (z. B. Cell_N-3) gesendet werden, um den Latch in dieser Zelle zurückzusetzen, was Cell_N 510_n deaktiviert.
10 zeigt eine Beispielstruktur eines VCRO und eine Implementierung einer Aktivierung und Deaktivierung der Zellen des VCRO in den Hochfrequenzfällen gemäß einem Beispiel. Der VCRO umfasst N Zellen 510₁-510_n (Cell_1, Cell_2, ...., Cell_N), d. h. Inverter, und N Übergangsdetektoren 520₁-520_n . Es sollte darauf hingewiesen werden, dass die Anzahl der Zellen (N) irgendeine Anzahl sein kann. Jede Zelle 510₁-510_n ist mit einem entsprechenden Übergangsdetektor 520₁-520_n gekoppelt, um einen Zustandsübergang jeder Zelle 510₁-510_n zu detektieren. Jeder Übergangsdetektor 520₁-520_n kann einen Komparator und einen Latch umfassen. Wenn ein Übergang einer Zelle 510₁-510_n detektiert wird, setzt ein mit der Zelle 510₁-510_n gekoppelter Übergangsdetektor 520₁-520_n ein Steuersignal 530₁-530_n ein, um eine andere Zelle in dem Ring zu aktivieren, und dieses Steuersignal wird durch den Latch bis zu dessen Zurücksetzung durch einen anderen Übergangsdetektor 520₁-520_n aufrechterhalten.
Wie vorangehend beschrieben, wird in den Hochfrequenzfällen das Steuersignal möglicherweise nicht von der nächsten Zelle, sondern von einer oder wenigen Zellen vor der nächsten Zelle erzeugt werden. Beispielsweise detektiert der Übergangsdetektor 520₁ einen Zustandsübergang der Zelle 510₁ , indem er den Eingang zu der Zelle 510₁ und den Ausgang von der Zelle 510₃ vergleicht und setzt ein Steuersignal 530₁ ein, sobald ein Übergang der Zelle 510₁ detektiert wird. Das Steuersignal 530₁ wird durch einen Latch in dem Übergangsdetektor 520₁ gelatcht und an die Zelle 510₄ gesendet, um die Zelle 510₄ zu aktivieren. Das Steuersignal 530₁ wird auch gesendet, um den Latch zurückzusetzen, was eine andere Zelle aktiviert. Beispielsweise setzt das Steuersignal 530₁ den Latch in Cell_N-3 (nicht gezeigt) zurück, wodurch die Zelle 510_n deaktiviert wird.
Ebenso wird der Zustandsübergang der Zelle 510₂ durch Vergleichen des Eingangs zu der Zelle 510₂ und des Ausgangs von der Zelle 510₄ detektiert, und das Steuersignal 530₂ wird an Cell_5 (nicht gezeigt) gesendet, um Cell_5 zu aktivieren, und an den Latch in Cell_N-2 (nicht gezeigt), um den Latch in Cell_N-2 zurückzusetzen, was die Zelle 510₁ deaktiviert. Ähnlich wird der Zustandsübergang der Zelle 510₃ durch Vergleichen des Eingangs zu der Zelle 510₃ und des Ausgangs von Cell_5 (nicht gezeigt) detektiert, und das Steuersignal 530₃ wird an Cell_6 (nicht gezeigt) gesendet, um Cell_6 zu aktivieren, und an Cell_N-1, um den Latch in Cell_N-1 zurückzusetzen, was die Zelle 510₂ deaktiviert.
11 zeigt einen beispielhaften Sigma-Delta-basierten ADC 1100, umfassend den VCO-basierten Quantisierer gemäß einem Beispiel. Der ADC 1100 umfasst einen Schleifenfilter 1110, einen Quantisierer 1120 und einen DAC 1130. Das analoge Eingangssignal 1102 wird durch den Schleifenfilter 1110 gefiltert. Der Quantisierer 1120 wandelt den Schleifenfilterausgang in ein digitales Signal um. Der Quantisierer 1120 kann ein n-Bit-Quantisierer sein, wobei n eine Ganzzahl ist. Der Ringoszillator-basierte Quantisierer mit der Fähigkeit zum Aktivieren und Deaktivieren von Ringoszillatorzellen wie hierin offenbart, kann als der Quantisierer 1120 verwendet werden. Als ein Beispiel kann der Quantisierer 1120 ein 4-Bit-Quantisierer sein. Der Quantisierer 1120 kann mit 15 Verzögerungszellen und 15 Frequenzdetektoren 1220, wie in 2 gezeigt, implementiert sein. Der Frequenzdetektor 1220 berechnet die Phasenänderung innerhalb einer Taktperiode. Um die Fehler zu kompensieren, wird ein Rückkopplungssignal über den DAC 1130 zurückgesendet, um vor dem Eintritt in die Phasenschleife 1110 von dem Eingangssignal durch einen Addierer 1140 subtrahiert zu werden. Der DAC 1130 kann ein n-Bit-DAC sein. Der Frequenzdetektor 1220 kann zwei Sätze von Registern 1222, 1224 und einen Satz Exklusiv-ODER-Gatter 1226 umfassen. Die Ausgänge der Inverter 1210₁-1210_n werden sukzessive in zwei Sätze von Registern 1222, 1224 durch Abtasttakte abgetastet und zwei aufeinanderfolgende Ausgänge jedes Inverters 1210₁-1210_n , die in die Register 1222, 1224 abgetastet werden, werden mit dem XOR-Gatter 1226 verglichen. Die XOR-Gatter-Ausgänge werden von dem Codierer 1150 verarbeitet, um den Ausgangscode zu erzeugen. Der Codierer 1150 kann ein Thermometer-zu-Binär-Codierer sein, der den Thermometer-Ausgangscode in einen Binärcode kodiert.
12 ist ein Flussdiagramm eines beispielhaften Prozesses zum Umwandeln eines analogen Eingangssignals in ein digitales Signal gemäß einem Beispiel. Ein analoges Eingangssignal wird in einen spannungsgesteuerten Ringoszillators, der eine Mehrzahl von Invertern umfasst, die in einem Ring (1202) gekoppelt sind, eingegeben. Ein Ausgang eines Inverters ist mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt. Ein Übergang eines ersten Inverters wird durch Vergleichen eines Eingangs und Ausgangs eines oder mehrerer Inverter (1204) detektiert. Ein Steuersignal wird an einen zweiten Inverter gesendet, um den zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert (1206) wird. Bei einem Beispiel können ein Eingang und ein Ausgang des ersten Inverters verglichen werden, um den Übergang des ersten Inverters zu detektieren, und ein Latch kann eingestellt werden, um das Steuersignal bis zu dessen Zurücksetzen zu halten. Das Steuersignal kann auch an einen dritten Inverter gesendet werden, um einen Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen. Bei einem anderen Beispiel können ein Eingang des ersten Inverters und ein Ausgang eines dritten Inverters verglichen werden, um den Übergang des ersten Inverters zu detektieren, und ein Latch kann eingestellt werden, um das Steuersignal bis zu dessen Zurücksetzen zu halten. Das Steuersignal kann an einen vierten Inverter gesendet werden, um einen Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
13 stellt ein Benutzergerät 1300 dar, in dem die hierin offenbarten Beispiele implementiert werden können. Das Benutzergerät 1300 kann in einigen Aspekten ein mobiles Gerät sein und umfasst einen Anwendungsprozessor 1305, einen Basisbandprozessor 1310 (auch als Basisbandmodul bezeichnet), ein Funk-Frontendmodul (RFEM; radio front end module) 1315, einen Speicher 1320, ein Konnektivitätsmodul 1325, eine Nahfeldkommunikations- (NFC-; near field communication) Steuerung 1330, einen Audiotreiber 1335, einen Kameratreiber 1340, einen Berührungsbildschirm 1345, einen Anzeigentreiber 1350, Sensoren 1355, einen entfernbaren Speicher 1360, eine integrierte Leistungsverwaltungssteuerung (PMIC; power management integrated circuit) 1365 und eine Smart-Batterie 1370.
In einigen Aspekten kann der Anwendungsprozessor 1305 zum Beispiel einen oder mehrere CPU-Kerne und einen oder mehrere Cache-Speicher, Spannungsregler mit niedrigem Dropout (LDOs; low drop-out voltage regulators), Unterbrechungssteuerungen, serielle Schnittstellen, wie etwa eine serielle periphere Schnittstelle (SPI; serial peripheral interface), eine zwischenintegrierte Schaltung (I²C; inter-integrated circuit) oder ein universelles programmierbares serielles Schnittstellenmodul, Echtzeittaktgeber (RTC; real time clock), Zeitgeber-Zähler, die Intervall- und Überwachungszeitgeber umfassen, Mehrzweck-Eingang-Ausgang (IO; input-output), Speicherkartensteuerungen, wie etwa sichere digitale / multimediale Karten- (SD-/MMC-; secure digital / multi-media card) oder ähnliche universelle serielle Bus- (USB-; universal serial bus) Schnittstellen, Mobilindustrieprozessorschnittstellen-(MIPI-; mobile industry processor interface) Schnittstellen und Joint Test Access Group-(JTAG-) Testzugriffsports umfassen.
In einigen Aspekten kann das Basisbandmodul 1310 zum Beispiel als ein gelötetes Substrat, umfassend eine oder mehrere integrierte Schaltungen, eine einzeln gehäuste integrierte Schaltung, die auf eine Hauptplatine gelötet ist, und/oder ein Mehrchipmodul, umfassend zwei oder mehr integrierte Schaltungen, implementiert sein.
14 stellt eine Basisstation oder einen Infrastrukturausrüstung-Funkkopf 1400 dar, worin die hierin offenbarten Beispiele implementiert werden können. Der Basisstation-Funkkopf 1400 kann einen oder mehrere von einem Anwendungsprozessor 1405, Basisbandmodule 1410, einen oder mehrere Funkfrontendmodule 1415, einen Speicher 1420, eine Leistungsverwaltungsschaltungsanordnung 1425, eine Leistungs-T-Schaltungsanordnung 1430, eine Netzwerksteuerung 1435, einen Netzwerkschnittstellenverbinder 1440, ein Satellitennavigationsempfängermodul 1445 und eine Benutzerschnittstelle 1450 umfassen.
In einigen Aspekten kann der Anwendungsprozessor 1405 einen oder mehrere CPU-Kerne und einen oder mehrere Cache-Speicher, Spannungsregler mit niedrigem Dropout (LDOs), Unterbrechungssteuerungen, serielle Schnittstellen, wie etwa SPI, I²C oder ein universelles programmierbares serielles Schnittstellenmodul, Echtzeittaktgeber (RTC), Zeitgeber-Zähler, die Intervall- und Überwachungszeitgeber umfassen, Mehrzweck-IO, Speicherkartensteuerungen, wie etwa SD-/MMC- oder ähnliche USB-Schnittstellen, MIPI-Schnittstellen und Joint Test Access Group- (JTAG-) Testzugriffsports umfassen.
In einigen Aspekten kann der Basisbandprozessor 1410 zum Beispiel als ein gelötetes Substrat, umfassend eine oder mehrere integrierte Schaltungen, eine einzeln gehäuste integrierte Schaltung, die auf eine Hauptplatine gelötet ist, oder ein Mehrchipmodul, umfassend zwei oder mehr integrierte Schaltungen, implementiert sein.
In einigen Aspekten kann der Speicher 1420 einen oder mehrere flüchtige Speicher, umfassend einen dynamischen Direktzugriffspeicher (DRAM; dynamic random access memory) und/oder einen synchronen dynamischen Direktzugriffspeicher (SDRAM; synchronous dynamic random access memory), und nichtflüchtige Speicher (NVM; nonvolatile memory), umfassend einen elektrisch löschbaren Hochgeschwindigkeitsspeicher (allgemein als Flash-Speicher bezeichnet), einen Phasenänderungs-Direktzugriffspeicher (PRAM; phase change random access memory), einen magneto-resistiven Direktzugriffspeicher (MRAM; magneto resistive random access memory) und/oder einen dreidimensionalen Kreuzpunktspeicher, umfassen. Der Speicher 1420 kann als ein/e oder mehrere gelötete gehäuste integrierte Schaltungen, gesockelte Speichermodule und Steckspeicherkarten implementiert sein.
In einigen Aspekten kann die integrierte Leistungsverwaltungsschaltungsanordnung 1425 einen oder mehrere Spannungsregler, Überspannungsschutzeinrichtungen, Leistungsalarm-Erfassungsschaltungsanordnungen und eine oder mehrere Backup-Leistungsquellen, wie etwa eine Batterie oder einen Kondensator, umfassen. Eine Leistungsalarm-Erfassungsschaltungsanordnung kann eine oder mehrere Brownout- (Unterspannung) und Surge- (Überspannung) Zustände detektieren.
In einigen Aspekten kann die Leistungs-T-Schaltungsanordnung 1430 eine elektrische Leistung bereitstellen, die aus einem Netzwerkkabel entnommen wird, um dem Basisstation-Funkkopf 1400 sowohl eine Leistungsversorgung als auch eine Datenkonnektivität unter Verwendung eines einzigen Kabels bereitzustellen.
In einigen Aspekten kann die Netzwerksteuerung 1435 einem Netzwerk unter Verwendung eines Standardnetzwerkschnittstellenprotokolls, wie etwa Ethernet, eine Konnektivität bereitstellen. Eine Netzwerkkonnektivität kann unter Verwendung einer physischen Verbindung bereitgestellt sein, die eines von elektrisch (allgemein als Kupferverbindung bezeichnet), optisch oder drahtlos ist.
In einigen Aspekten kann ein Satellitennavigationsempfängermodul 1445 eine Schaltungsanordnung umfassen, um Signale zu empfangen und zu dekodieren, die durch eine oder mehrere Navigationssatellitenkonstellationen, wie etwa das globale Positionierungssystem (GPS; global positioning system), das globale Satellitennavigationssystem (GLONASS; Globalnaya Navigatsionnaya Sputnikovaya Sistema), Galileo und/oder BeiDou, übertragen werden. Der Empfänger 1445 kann dem Anwendungsprozessor 1405 Daten bereitstellen, die eines oder mehrere von Positionsdaten oder Zeitdaten umfassen können. Der Anwendungsprozessor 1405 kann Zeitdaten verwenden, um Operationen mit anderen Funkbasisstationen zu synchronisieren.
In einigen Aspekten kann die Benutzerschnittstelle 1450 einen oder mehrere physische oder virtuelle Knöpfe, wie etwa einen Zurücksetzknopf, einen oder mehrere Indikatoren wie etwa Leuchtdioden (LEDs) und einen Anzeigebildschirm, umfassen.
Ein anderes Beispiel ist ein Computerprogramm, das einen Programmcode zum Durchführen von zumindest einem der hierin beschriebenen Verfahren umfasst, wenn das Computerprogramm auf einem Computer, einem Prozessor oder einer programmierbaren Hardwarekomponente ausgeführt wird. Ein anderes Beispiel ist ein maschinenlesbarer Speicher, der maschinenlesbare Anweisungen umfasst, die bei Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, wie hierin beschrieben ist. Ein weiteres Beispiel ist ein maschinenlesbares Medium, das einen Code umfasst, der bei Ausführung verursacht, dass eine Maschine irgendeines der hierin beschriebenen Verfahren ausführt.
Die Beispiele, wie sie hierin beschrieben sind, können wie folgt zusammengefasst werden:

Beispiel 1 ist ein spannungsgesteuerter Ringoszillator, umfassend eine Mehrzahl von Invertern, die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist, und einen Übergangsdetektor, der ausgebildet ist, um einen Übergang eines ersten Inverters zu detektieren und ein Steuersignal zu senden, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.

Beispiel 2 ist der spannungsgesteuerte Ringoszillator von Beispiel 1, wobei der Übergangsdetektor einen Komparator umfasst, der ausgebildet ist, um einen Eingang und einen Ausgang des ersten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren, und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Beispiel 3 ist der spannungsgesteuerte Ringoszillator von Beispiel 2, wobei das Steuersignal an einen dritten Inverter gesendet wird, um den Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 4 ist der spannungsgesteuerte Ringoszillator von Beispiel 1, wobei der Übergangsdetektor einen Komparator umfasst, der ausgebildet ist, um einen Eingang des ersten Inverters und einen Ausgang eines dritten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren, und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Beispiel 5 ist der spannungsgesteuerte Ringoszillator von Beispiel 4, wobei das Steuersignal an einen vierten Inverter gesendet wird, um den Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 6 ist der spannungsgesteuerte Ringoszillator von irgendeinem der Beispiele 1-5, ferner umfassend mehrere Sätze von Registern, wobei jeder Satz von Registern ausgebildet ist, um die Ausgänge der Inverter bei aufeinanderfolgenden Takten zu speichern, und einen Satz von Exklusiv-OR-Gattern, ausgebildet, um die in den mehreren Sätzen von Registern gespeicherten Daten zu vergleichen.
Beispiel 7 ist ein Sigma-Delta-Analog-zu-Digital-Wandler. Der Sigma-Delta-Analog-zu-Digital-Wandler umfasst einen Schleifenfilter, der ausgebildet ist, um ein analoges Eingangssignal zu filtern, um Quantisierungsfehler in einem interessierenden Band zu dämpfen, einen spannungsgesteuerten Ringoszillator, der ausgebildet ist, um einen Ausgang des Schleifenfilters in ein digitales n-Bit-Signal umzuwandeln, und einen Digital-zu-Analog-Wandler, der ausgebildet ist, um ein Rückkopplungssignal zu erzeugen, das von dem analogen Eingangssignal basierend auf dem digitalen n-Bit-Signal subtrahiert werden soll. Der spannungsgesteuerte Ringoszillator umfasst eine Mehrzahl von Invertern, die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist, und einen Übergangsdetektor, der ausgebildet ist, um einen Übergang eines ersten Inverters zu detektieren und ein Steuersignal zu senden, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.
Beispiel 8 ist der Sigma-Delta-Analog-zu-Digital-Wandler von Beispiel 7, wobei der Übergangsdetektor einen Komparator umfasst, der ausgebildet ist, um einen Eingang und einen Ausgang des ersten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren, und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Beispiel 9 ist der Sigma-Delta-Analog-zu-Digital-Wandler von Beispiele 8, wobei das Steuersignal an einen dritten Inverter gesendet wird, um den Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 10 ist der Sigma-Delta-Analog-zu-Digital-Wandler von Beispiel 7, wobei der Übergangsdetektor einen Komparator umfasst, der ausgebildet ist, um einen Eingang des ersten Inverters und einen Ausgang eines dritten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren, und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Beispiel 11 ist der Sigma-Delta-Analog-zu-Digital-Wandler von Beispiele 10, wobei das Steuersignal an einen vierten Inverter gesendet wird, um den Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 12 ist ein Verfahren zum Umwandeln eines analogen Eingangssignals in ein digitales Signal, umfassend ein Eingeben eines analogen Eingangssignals in einen spannungsgesteuerten Ringoszillator, umfassend eine Mehrzahl von Invertern, die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist, ein Detektieren eines Übergangs eines ersten Inverters und ein Senden eines Steuersignals, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.
Beispiel 13 ist das Verfahren von Beispiel 12, ferner umfassend ein Vergleichen eines Eingangs und eines Ausgangs des ersten Inverters, um den Übergang des ersten Inverters zu detektieren, ein Einstellen eines Latches, um das Steuersignal bis zu dessen Zurücksetzen zu halten, und ein Senden des Steuersignals an einen dritten Inverter, um einen Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 14 ist das Verfahren von Beispiel 12, ferner umfassend ein Vergleichen eines Eingangs des ersten Inverters und eines Ausgangs eines dritten Inverters, um den Übergang des ersten Inverters zu detektieren, ein Einstellen eines Latches, um das Steuersignal bis zu dessen Zurücksetzen zu halten, und ein Senden des Steuersignals an einen vierten Inverter, um einen Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Beispiel 15 ist ein maschinenlesbarer Speicher, umfassend maschinenlesbare Anweisungen, die bei Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, wie bei irgendeinem der Beispiele 1-14.
Beispiel 16 ist ein maschinenlesbares Medium, das einen Code umfasst, der bei Ausführung verursacht, dass eine Maschine irgendeines der Verfahren der Beispiele 1-14 ausführt.
Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
Beispiele können weiterhin ein Computerprogramm, das einen Programmcode zum Ausführen eines oder mehrerer der vorangehenden Verfahren aufweist, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird, sein oder sich auf ein solches beziehen. Schritte, Operationen oder Prozesse von verschiedenen, vorangehend beschriebenen Verfahren können durch programmierte Computer oder Prozessoren ausgeführt werden. Beispiele können auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen-, prozessor- oder computerlesbar sind und maschinenausführbare, prozessorausführbare oder computerausführbare Programme von Anweisungen codieren. Die Anweisungen führen einige oder alle der Handlungen der vorangehend beschriebenen Verfahren aus oder verursachen deren Ausführung. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien umfassen oder sein. Weitere Beispiele können auch Computer, Prozessoren oder Steuereinheiten, die zum Ausführen der Handlungen der oben beschriebenen Verfahren programmiert sind, oder (feld-)programmierbare Logik-Arrays ((F)PLAs; (field) programmable logic arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA; (field) programmable gate arrays), die zum Ausführen der Handlungen der oben beschriebenen Verfahren programmiert sind, abdecken.
Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hierin aufgeführten Beispiele grundsätzlich ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
Ein als „Mittel für...“ bezeichneter Funktionsblock, der eine bestimmte Funktion ausführt, kann sich auf eine Schaltung beziehen, die zum Durchführen einer bestimmten Funktion ausgebildet ist. Somit kann ein „Mittel für etwas“ als ein „Mittel ausgebildet für oder geeignet für etwas“ implementiert sein, z. B. eine Vorrichtung oder eine Schaltung, die ausgebildet ist für oder geeignet ist für die jeweilige Aufgabe.
Funktionen verschiedener in den Figuren gezeigter Elemente, umfassend irgendwelche als „Mittel“, „Mittel zum Bereitstellen eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“, etc. bezeichneten Funktionsblöcke, können in Form dedizierter Hardware, z. B „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“ etc. sowie als Hardware fähig zum Ausführen von Software in Verbindung mit zugehöriger Software implementiert sein. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Mehrzahl von individuellen Prozessoren bereitgestellt sein, von denen einige oder von denen alle gemeinschaftlich verwendet werden können. Allerdings ist der Begriff „Prozessor“ oder „Steuerung“ bei Weitem nicht auf ausschließlich zur Ausführung von Software fähige Hardware begrenzt, sondern kann Digitalsignalprozessor- (DSP; digital signal processor) Hardware, einen Netzwerkprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC; application specific integrated circuit), ein feldprogrammierbares Gate-Array (FPGA; field programmable gate array), Nurlesespeicher (ROM; read only memory) zum Speichern von Software, Direktzugriffsspeicher (RAM; random access memory) und nichtflüchtigen Speicher umfassen. Sonstige Hardware, herkömmliche und/oder kundenspezifische, kann auch umfasst sein.
Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Ansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die ein Mittel zum Ausführen eines jeden der jeweiligen Handlungen dieser Verfahren aufweist.
Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Handlungen, Prozesse, Operationen, Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Handlungen oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen eine einzelne Handlung, Funktion, Prozess, Operation oder Schritt mehrere Teilhandlungen, -funktionen, -prozesse, - operationen oder -schritte umfassen und/oder in dieselben aufgebrochen werden. Solche Teilhandlungen können umfasst sein und Teil der Offenbarung dieser Einzelhandlung sein, sofern sie nicht explizit ausgeschlossen sind.
Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hierin explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch umfasst sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims

Ein spannungsgesteuerter Ringoszillator, umfassend: eine Mehrzahl von Invertern (510), die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist; und einen Übergangsdetektor (520), der ausgebildet ist, um einen Übergang eines ersten Inverters zu detektieren und ein Steuersignal zu senden, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.
Der spannungsgesteuerte Ringoszillator gemäß Anspruch 1, der Übergangsdetektor (520) umfassend: einen Komparator, der ausgebildet ist, um einen Eingang und einen Ausgang des ersten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren; und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Der spannungsgesteuerte Ringoszillator gemäß Anspruch 2, wobei das Steuersignal an einen dritten Inverter gesendet wird, um den Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Der spannungsgesteuerte Ringoszillator gemäß Anspruch 1, der Übergangsdetektor umfassend: einen Komparator, der ausgebildet ist, um einen Eingang des ersten Inverters und einen Ausgang eines dritten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren; und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Der spannungsgesteuerte Ringoszillator gemäß Anspruch 4, wobei das Steuersignal an einen vierten Inverter gesendet wird, um den Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Der spannungsgesteuerte Ringoszillator gemäß einem der Ansprüche 1-5, ferner umfassend: mehrere Sätze von Registern (222, 224), wobei jeder Satz von Registern ausgebildet ist, um Ausgänge der Inverter (510) bei aufeinanderfolgenden Takten zu speichern; und einen Satz von Exklusiv-ODER-Gattern (226), ausgebildet, um Daten zu vergleichen, die in den mehreren Sätzen von Registern (222, 224) gespeichert sind.
Ein Sigma-Delta-Analog-zu-Digital-Wandler, umfassend: einen Schleifenfilter (1110), der ausgebildet ist, um ein analoges Eingangssignal zu filtern, um Quantisierungsfehler in einem interessierenden Band zu dämpfen; einen spannungsgesteuerten Ringoszillator (1120), der ausgebildet ist, um einen Ausgang des Schleifenfilters (1110) in ein digitales n-Bit-Signal umzuwandeln; und einen Digital-zu-Analog-Wandler (1130), der ausgebildet ist, um ein Rückkopplungssignal zu erzeugen, das von dem analogen Eingangssignal basierend auf dem digitalen n-Bit-Signal subtrahiert werden soll, wobei der spannungsgesteuerte Ringoszillator (1120) umfasst: eine Mehrzahl von Invertern (510), die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist; und einen Übergangsdetektor (520), der ausgebildet ist, um einen Übergang eines ersten Inverters zu detektieren und ein Steuersignal zu senden, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.
Der Sigma-Delta-Analog-zu-Digital-Wandler gemäß Anspruch 7, der Übergangsdetektor (520) umfassend: einen Komparator, der ausgebildet ist, um einen Eingang und einen Ausgang des ersten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren; und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Der Sigma-Delta-Analog-zu-Digital-Wandler gemäß Anspruch 8, wobei das Steuersignal an einen dritten Inverter gesendet wird, um den Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Der Sigma-Delta-Analog-zu-Digital-Wandler gemäß Anspruch 7, der Übergangsdetektor (520) umfassend: einen Komparator, der ausgebildet ist, um einen Eingang des ersten Inverters und einen Ausgang eines dritten Inverters zu vergleichen, um den Übergang des ersten Inverters zu detektieren; und einen Latch, der ausgebildet ist, um das Steuersignal bis zu dessen Zurücksetzen zu halten.
Der Sigma-Delta-Analog-zu-Digital-Wandler gemäß Anspruch 10, wobei das Steuersignal an einen vierten Inverter gesendet wird, um den Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Ein Verfahren zum Umwandeln eines analogen Eingangssignals in ein digitales Signal, umfassend: Eingeben (1202) eines analogen Eingangssignals in einen spannungsgesteuerten Ringoszillator, der eine Mehrzahl von Invertern umfasst, die in einem Ring gekoppelt sind, wobei ein Ausgang eines Inverters mit einem Eingang eines nachfolgenden Inverters in dem Ring gekoppelt ist; Detektieren (1204) eines Übergangs eines ersten Inverters; und Senden (1206) eines Steuersignals, um einen zweiten Inverter zu aktivieren, wenn der Übergang des ersten Inverters detektiert wird.
Das Verfahren gemäß Anspruch 12, ferner umfassend: Vergleichen eines Eingangs und eines Ausgangs des ersten Inverters, um den Übergang des ersten Inverters zu detektieren; Einstellen eines Latches, um das Steuersignal bis zu dessen Zurücksetzen zu halten; und Senden des Steuersignals an einen dritten Inverter, um den Latch in einem mit dem dritten Inverter gekoppelten Übergangsdetektor zurückzusetzen.
Das Verfahren gemäß Anspruch 12, ferner umfassend: Vergleichen eines Eingangs des ersten Inverters und eines Ausgangs eines dritten Inverters, um den Übergang des ersten Inverters zu detektieren; Einstellen eines Latches, um das Steuersignal bis zu dessen Zurücksetzen zu halten; und Senden des Steuersignals an einen vierten Inverter, um den Latch in einem mit dem vierten Inverter gekoppelten Übergangsdetektor zurückzusetzen.