DE102018106267A1 - Neuartiger bildsensor - Google Patents

Neuartiger bildsensor Download PDF

Info

Publication number
DE102018106267A1
DE102018106267A1 DE102018106267.2A DE102018106267A DE102018106267A1 DE 102018106267 A1 DE102018106267 A1 DE 102018106267A1 DE 102018106267 A DE102018106267 A DE 102018106267A DE 102018106267 A1 DE102018106267 A1 DE 102018106267A1
Authority
DE
Germany
Prior art keywords
substrate
transistor
semiconductor device
gate
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018106267.2A
Other languages
English (en)
Inventor
Chen-Hsiang Hung
Chung-Chuan Tseng
Li-Hsin CHU
Chia-Ping Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/882,894 external-priority patent/US10777591B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018106267A1 publication Critical patent/DE102018106267A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: eine Fotodiode, die in einem Substrat ausgebildet ist; und mindestens einen Transistor mit einem Gate-Element, das einen ersten Abschnitt und einen mit einem Ende des ersten Abschnitts verbundenen zweiten Abschnitt umfasst, wobei der erste Abschnitt über einer Hauptfläche des Substrats angeordnet ist und sich entlang derer erstreckt und der zweite Abschnitt sich von der Hauptfläche des Substrats in das Substrat erstreckt, wobei die Fotodiode und der mindestens eine Transistor zumindest teilweise ein Pixel bilden.

Description

  • QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/545 677 , eingereicht am 15. August 2017, die durch Bezugnahme hierin in ihrer Gesamtheit aufgenommen ist.
  • HINTERGRUND
  • Integrierte Schaltkreis- (IC) -Technologien werden ständig verbessert. Solche Verbesserungen beinhalten häufig eine Verkleinerung der Vorrichtungsgeometrien, um niedrigere Herstellungskosten, eine höhere Integrationsdichte der Vorrichtung, eine höhere Geschwindigkeit und eine bessere Leistung zu erreichen. Zusammen mit verschiedenen Vorteilen, die sich aus einer solchen Verringerung der Geometriegröße ergeben, werden Verbesserungen direkt an IC-Vorrichtungen vorgenommen, beispielsweise an einer Bildsensorvorrichtung.
  • Im Allgemeinen umfasst eine Bildsensorvorrichtung einen Array (oder ein Gitter) von Pixeln zum Detektieren von einfallendem Licht und einer Aufzeichnungsintensität (oder Helligkeit) des einfallenden Lichts. Jedes Pixel umfasst mindestens eine lichtempfindliche Diode (im Folgenden „Fotodiode“), die konfiguriert ist, um das einfallende Licht zu detektieren und das detektierte einfallende Licht in ein elektrisches Signal (z. B. einen Fotostrom/Stromsignal) umzuwandeln, und eine Mehrzahl von Transistoren (im Folgenden „Pixeltransistoren“), die mit der Fotodiode verbunden sind und die kollektiv konfiguriert sind, um das eine oder die mehreren elektrischen Signale zu verarbeiten, um die Intensität oder Helligkeit des detektierten einfallenden Lichts aufzuzeichnen.
  • Um die Leistung der Bildsensorvorrichtung zu beurteilen, werden im Allgemeinen verschiedene Eigenschaften der Bildsensorvorrichtung betrachtet, von denen eine wichtige eine Quanteneffizienz der Bildsensorvorrichtung ist. Solch eine Quanteneffizienz wird typischerweise durch einen „Füllfaktor“ der Bildsensorvorrichtung bestimmt. Der Füllfaktor wird berechnet als ein Verhältnis einer Chipfläche, die von der einen oder den mehreren Fotodioden eingenommen wird, geteilt durch eine Gesamtchipfläche des jeweiligen Pixels. In herkömmlichen Bildsensorvorrichtungen ist jedoch mindestens einer der oben genannten Pixeltransistoren planar ausgebildet. Das heißt, dass ein jeweiliges Gate-Element des mindestens einen Pixeltransistor sich nur seitlich entlang einer Hauptfläche des Pixels erstreckt. Wenn das Gate-Element in solch einer vollständig seitlichen Form ausgebildet wird, kann der Füllfaktor in nachteiliger Weise verkleinert werden, da über eine gegebene Chipfläche sich eine Chipfläche, die zum Anordnen der Fotodioden zur Verfügung steht, signifikant verringern kann.
  • Somit sind bestehende Bildsensorvorrichtungen und Verfahren zur Herstellung derselben nicht vollständig zufriedenstellend.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass verschiedene Elemente nicht notwendigerweise maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen und Geometrien der verschiedenen Elemente zur Klarheit der Beschreibung willkürlich vergrößert oder verkleinert werden.
    • 1 zeigt ein Flussdiagramm eines beispielhaften Verfahrens zum Ausbilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • Die 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I und 2J zeigen Querschnittsansichten einer beispielhaften Halbleitervorrichtung während verschiedener Herstellungsstufen, die durch das Verfahren von 1 hergestellt werden, gemäß einigen Ausführungsformen.
    • 3 zeigt eine beispielhafte Draufsicht einer beispielhaften Halbleitervorrichtung, die durch das Verfahren von 1 hergestellt wird, gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung beschreibt verschiedene beispielhafte Ausführungsformen zum Implementieren verschiedener Elemente des Gegenstandes. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder einer Vorrichtung mit einem oder mehreren anderen Elementen oder Vorrichtungen zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Die vorliegende Offenbarung sieht verschiedene Ausführungsformen einer Bildsensorvorrichtung und Verfahren zum Ausbilden derselben vor. In einigen Ausführungsformen umfasst die offenbarte Bildsensorvorrichtung eine Mehrzahl von Pixeln, die auf einem Halbleitersubstrat ausgebildet sind, von denen jedes wenigstens eine Fotodiode umfasst, die in dem Halbleitersubstrat ausgebildet ist, und wenigstens einen Pixeltransistor, der zumindest teilweise ein Gate-Element aufweist und der sich in das Halbleitersubstrat erstrecken. Indem auf diese Weise mindestens ein Pixeltransistor in jedem der Mehrzahl von Pixeln ausgebildet wird, kann ein entsprechender Füllfaktor der offenbarten Bildsensorvorrichtung signifikant erhöht werden, da ein seitlicher Abstand, um den sich der Pixeltransistor erstreckt, verringert werden kann, was mehr über einer gegebenen Chipfläche angeordnete Fotodioden ermöglicht. Somit kann die Leistung (z. B. die Quanteneffizienz) der offenbarten Bildsensorvorrichtung gegenüber den bestehenden Bildsensorvorrichtungen signifikant verbessert werden, während die Fläche, in der die offenbarte Bildsensorvorrichtung ausgebildet wird, unverändert bleibt.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Ausbilden einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung. Man beachte, dass das Verfahren 100 lediglich ein Beispiel ist und die vorliegende Offenbarung nicht beschränken soll. In einigen Ausführungsformen ist die Halbleitervorrichtung zumindest Teil einer Bildsensorvorrichtung. Wie in der vorliegenden Offenbarung verwendet, bezieht sich die Bildsensorvorrichtung auf irgendeine Vorrichtung, die ein optisches Signal (z. B. Photonen) detektieren, es in ein elektrisches Signal umwandeln und das elektrische Signal verarbeiten kann. Zum Beispiel kann die Bildsensorvorrichtung eine CMOS- (komplementäre Metalloxid-Halbleiter-) Bildsensor- (CIS) -Vorrichtung, eine aktive Pixelsensorvorrichtung, eine ladungsgekoppelte Vorrichtung (CCD) oder eine passive Pixelsensorvorrichtung sein. Man beachte, dass das Verfahren 100 von 1 keine vollständige Bildsensorvorrichtung herstellt. Eine vollständige Bildsensorvorrichtung kann unter Verwendung von komplementärer Metalloxid-Halbleiter- (CMOS) -Technologie-Verarbeitung hergestellt werden. Dementsprechend versteht es sich, dass zusätzliche Vorgänge vor, während und nach dem Verfahren 100 von 1 vorgesehen sein können und dass einige weitere Vorgänge hier nur kurz beschrieben werden können.
  • In einigen Ausführungsformen beginnt das Verfahren 100 mit Vorgang 102, in dem ein Substrat bereitgestellt wird. In einigen Ausführungsformen ist das Substrat intrinsisch oder extrinsisch mit einem ersten Dotierungstyp (z. B. dem p-Typ) dotiert. Das Verfahren 100 fährt mit Vorgang 104 fort, in dem ein vertiefter Bereich über dem Substrat ausgebildet wird. In einigen Ausführungsformen erstreckt sich der vertiefte Bereich, der als eine ringartige Struktur ausgebildet ist, von seiner vorderen Fläche in das Substrat. Das Verfahren 100 fährt mit Vorgang 106 fort, in dem ein isolierendes Dielektrikum über dem Substrat abgeschieden wird. In einigen Ausführungsformen liegt das isolierende Dielektrikum über der vorderen Fläche des Substrats und füllt dementsprechend den vertieften Bereich. Das Verfahren 100 fährt mit Vorgang 108 fort, in dem ein Isolationselement ausgebildet wird. In einigen Ausführungsformen wird das Isolationselement ausgebildet, indem ein Polierverfahren (z. B. ein chemischmechanisches Polier- (CMP) -Verfahren) an dem isolierenden Dielektrikum durchgeführt wird, bis die vordere Fläche des Substrats wieder freigelegt ist. Somit kann das Isolationselement dem Profil des vertieften Bereichs (z. B. der ringartigen Struktur) folgen. Mit anderen Worten definiert (z. B. umgibt) das Isolationselement einen aktiven Bereich, in dem mindestens ein Pixel ausgebildet werden soll. Das Verfahren 100 fährt mit Vorgang 110 fort, in dem ein erster Halbleiterbereich über dem Substrat ausgebildet wird. In einigen Ausführungsformen ist der erste Halbleiterbereich mit einem zweiten Dotierungstyp (z. B. dem n-Typ) dotiert, der dem ersten Dotierungstyp entgegengesetzt ist. Zudem ist der erste Halbleiterbereich seitlich von dem Isolationselement umgeben (d. h. er liegt in dem oben erwähnten aktiven Bereich) und erstreckt sich nach innen in das Substrat mit einer ersten Tiefe. Das Verfahren 100 fährt mit Vorgang 112 fort, in dem ein zweiter Halbleiterbereich über dem ersten Halbleiterbereich ausgebildet wird. In einigen Ausführungsformen ist der zweite Halbleiterbereich mit dem ersten Dotierungstyp (z. B. dem p-Typ) dotiert. Zudem erstreckt sich der zweite Halbleiterbereich nach innen in das Substrat (oder den ersten Halbleiterbereich) mit einer zweiten Tiefe, die kleiner als die erste Tiefe ist. Somit kann ein Übergang in Verbindung mit zwei unterschiedlichen Dotierungstypen (zwei unterschiedliche Leitfähigkeitstypen) in dem Substrat ausgebildet werden und von dem Isolationselement umgeben sein.
  • Als Nächstes fährt das Verfahren 100 mit Vorgang 114 fort, in dem mindestens ein Teil des Isolationselements vertieft wird. In einigen Ausführungsformen kann, nachdem der mindestens eine Teil des Isolationselements vertieft ist, ein Abschnitt des vertieften Bereichs (der in Vorgang 104 ausgebildet wurde), der durch das isolierende Dielektrikum gefüllt war, erneut freigelegt werden. Das Verfahren 100 fährt mit Vorgang 116 fort, in dem eine Gatedielektrikumsschicht ausgebildet wird. In einigen Ausführungsformen wird die Gatedielektrikumsschicht über der vorderen Fläche des Substrats ausgebildet, was dementsprechend den vertieften Teil des Isolationselements auskleidet. Das Verfahren 100 fährt mit Vorgang 118 fort, in dem ein Gatematerial über der Gatedielektrikumsschicht ausgebildet wird. Ein solches Gatematerial kann beispielsweise ein Polysiliziummaterial umfassen. Da die Gatematerialschicht (in Vorgang 116 ausgebildet) im Wesentlichen dünn ist, kann in einigen Ausführungsformen ein „Graben“ nach der Ausbildung der Gatedielektrikumsschicht noch vorhanden sein. Daher kann das Gatematerial, das typischerweise als eine relativ dicke Schicht ausgebildet ist, den Graben erneut füllen und die vordere Fläche des Substrats überlagern. Anders ausgedrückt erstreckt sich ein Abschnitt des Gatematerials, der von einem Teil der Gatematerialschicht ausgekleidet ist, nach innen in das Substrat durch das IsolationsElement, was im Folgenden ausführlicher beschrieben wird. Das Verfahren 100 fährt mit Vorgang 120 fort, in dem ein Gatestapel über dem Substrat ausgebildet wird. In einigen Ausführungsformen umfasst der Gatestapel eine strukturierte Gatedielektrikumsschicht und ein Gatematerial, das sich in das Substrat erstreckt und von der vorderen Fläche des Substrats vorsteht.
  • In einigen Ausführungsformen können Vorgänge des Verfahrens 100 mit Querschnittsansichten einer Halbleitervorrichtung 200 in verschiedenen Herstellungsstadien verknüpft sein, wie in den 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I bzw. 2J gezeigt. In einigen Ausführungsformen kann die Halbleitervorrichtung 200 nur eines von einer Mehrzahl von Pixeln einer Bildsensorvorrichtung umfassen. Die Bildsensorvorrichtung 200 kann in einem Mikroprozessor, einer Speicherzelle und/oder einer anderen integrierten Schaltung (IC) vorgesehen sein. Zudem sind die 2A bis 2J zum besseren Verständnis der Konzepte der vorliegenden Offenbarung vereinfacht. Zum Beispiel versteht es sich, dass obwohl die Figuren die Bildsensorvorrichtung 200 zeigen, der IC, in dem die Bildsensorvorrichtung 200 ausgebildet wird, jede gewünschte Anzahl weiterer Vorrichtungen umfassen kann, die Widerstände, Kondensatoren, Induktoren, Sicherungen usw. sowie weitere Pixel umfassen können, die jeweils im Wesentlichen dem gezeigten Pixel ähneln, die in den 2A bis 2J zum Zweck der Klarheit der Darstellung nicht gezeigt sind.
  • Entsprechend dem Vorgang 102 von 1 ist 2A eine Querschnittsansicht der Bildsensorvorrichtung 200, die ein Substrat 202 umfasst, das in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen vorgesehen ist. Wie gezeigt, umfasst das Substrat 202 eine vordere Fläche 203 (auch als Vorderseite bezeichnet) und eine hintere Fläche 205 (auch als Rückseite bezeichnet). Das Substrat 202 umfasst ein Siliziumsubstrat, das mit einem Dotierstoff vom ersten Dotierungstyp (z. B. einem p-Dotierstoff) wie Bor dotiert ist, wobei in diesem Fall das Substrat 202 ein p-Substrat ist. In einigen weiteren Ausführungsformen kann das Substrat 202 ein anderes geeignetes Halbleitermaterial umfassen. Zum Beispiel kann das Substrat 202 ein Siliziumsubstrat sein, das mit einem Dotierstoff eines anderen Dotierungstyps (z. B. einem n-Dotierstoff) wie etwa Phosphor oder Arsen dotiert ist, in welchem Fall das Substrat 202 ein n-Substrat ist. Aus Gründen der Konsistenz werden der p-Dotierstoff und der n-Dotierstoff hierin in den folgenden Beschreibungen als „Dotierstoff ersten Typs“ bzw. „Dotierstoff zweiten Typs“ bezeichnet. In noch einigen weiteren Ausführungsformen kann das Substrat 202 andere elementare Halbleiter wie Germanium und Diamant umfassen. Das Substrat 202 kann optional einen Verbindungshalbleiter und/oder einen Legierungshalbleiter umfassen. Ferner kann das Substrat 202 in einigen alternativen Ausführungsformen eine Epitaxieschicht (Epi-Schicht) umfassen, zur Leistungsverbesserung verspannt sein kann und eine Silizium-auf-Isolator- (SOI) -Struktur umfassen kann.
  • Entsprechend dem Vorgang 104 von 1 ist 2B eine Querschnittsansicht der Bildsensorvorrichtung 200, die einen vertieften Bereich 206 umfasst, der in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Wie gezeigt, ist der vertiefte Bereich 206 so ausgebildet, dass er sich von der vorderen Fläche 203 nach innen in das Substrat 202 erstreckt. In einigen Ausführungsformen kann, von oben betrachtet, der vertiefte Bereich 206 als eine ringartige Struktur so ausgebildet sein, dass er einen aktiven Bereich 207 umgibt, wobei ein solcher aktiver Bereich 207 verwendet werden kann, um wenigstens ein Pixel der Bildsensoreinrichtung 200 zu bilden, das mindestens eine Fotodiode und einen Pixeltransistor umfassen kann, wie nachstehend beschrieben wird.
  • In einigen Ausführungsformen kann der vertiefte Bereich 206 durch Durchführen von mindestens einigen der folgenden Verfahren ausgebildet werden: Verwenden von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden einer oder mehrerer entfernbarer Schichten (z. B. einer Fotoresistschicht, einer Hartmaskenschicht usw.) über der vorderen Fläche 203 des Substrats 202; Durchführen eines oder mehrerer Strukturierungsverfahren (z. B. eines Lithographieverfahrens, eines Trocken-/Nassätzverfahrens, eines Reinigungsverfahrens, eines Weich-/Hartbackverfahrens usw.), um eine Öffnung durch die eine oder die mehreren entfernbaren Schichten auszubilden; Verwenden eines oder mehrerer (trockener und/oder nasser) Ätzverfahren, wobei die eine oder die mehreren strukturierten entfernbaren Schichten als Maske dienen, um einen oberen Teil des Substrats 202 zu vertiefen; und Entfernen der einen oder mehreren entfernbaren Schichten.
  • Entsprechend dem Vorgang 106 von 1 ist 2C eine Querschnittsansicht der Bildsensorvorrichtung 200, die ein isolierendes Dielektrikum 208 umfasst, das in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen abgeschieden wird. Wie gezeigt, wird das isolierende Dielektrikum 208 so ausgebildet, dass es die vordere Fläche 203 des Substrats 202 überlagert und demzufolge den vertieften Bereich 206 füllt. In einigen Ausführungsformen kann das isolierendes Dielektrikum 208 irgendeines aus einer Vielzahl von Oxidmaterialien umfassen, zum Beispiel Siliziumoxid. In einigen Ausführungsformen wird der vertiefte Bereich 206 durch das isolierende Dielektrikum 208 unter Verwendung von CVD, PVD und/oder anderen geeigneten Abscheidungstechniken so gefüllt, dass es die vordere Fläche 203 des Substrats 202 überlagert.
  • Entsprechend dem Vorgang 108 von 1 ist 2D eine Querschnittsansicht der Bildsensorvorrichtung 200, die ein Isolationselement 210 umfasst, das in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. In einigen Ausführungsformen ist das Isolationselement 210 das isolierende Dielektrikum, das den vertieften Bereich 206 füllt. Dementsprechend kann das Isolationselement 210 dem gleichen Profil wie der vertiefte Bereich 206 folgen, d. h. der ringartigen Struktur, die den aktiven Bereich 207 umgibt. Das Isolationselement 210 wird typischerweise als ein flaches Grabenisolations- (STI) -Element bezeichnet. Obwohl es in der gezeigten Ausführungsform von 2D (und den folgenden Figuren) nicht gezeigt ist, versteht es sich, dass ein oder mehrere weitere Isolationselemente (z. B. ein tiefes Grabenisolationselement) um das Isolationselement 210 ausgebildet werden können, um die Isolationsfähigkeit des Isolationselements 210 weiter zu verbessern (was z. B. die Überschneidungen zwischen benachbarten Pixeln verringert), während sie in dem Schutzbereich der vorliegenden Offenbarung bleibt. In einigen Ausführungsformen kann das Isolationselement 210 durch Durchführen eines Polierverfahrens (z. B. eines chemisch-mechanischen Polier- (CMP) -Verfahrens) an dem isolierenden Dielektrikum ( 2C) ausgebildet werden, bis die vordere Fläche 203 des Substrats 202 wieder freigelegt ist.
  • Entsprechend dem Vorgang 110 von 1 ist 2E eine Querschnittsansicht der Bildsensorvorrichtung 200, die einen ersten Halbleiterbereich 212 umfasst, der in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Wie gezeigt, wird der erste Halbleiterbereich 212 entlang der vorderen Fläche 203 des Substrats 202 so ausgebildet, dass er das Substrat 202 teilweise überlagert, wobei ein Teil 213 des Substrats 202 freiliegt, und sich von der vorderen Fläche 203 um eine Tiefe 212' nach innen in das Substrat 202 erstreckt. In einigen Ausführungsformen ist der erste Halbleiterbereich 212 mit dem zweiten Dotierungstyp (dem n-Typ) dotiert, der dem Dotierungstyp des Substrats 202 entgegengesetzt ist. In einigen alternativen Ausführungsformen kann der erste Halbleiterbereich 212 entlang der vorderen Fläche 203 des Substrats 202 so ausgebildet sein, dass er das Substrat 202 vollständig überlagert (d. h. es existiert kein solcher freigelegter Teil 213).
  • In einigen Ausführungsformen kann der erste Halbleiterbereich 212 durch mindestens einige der folgenden Verfahren ausgebildet werden: Verwenden von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden einer entfernbaren Schicht (z. B. einer Fotoresistschicht, einer Hartmaskenschicht usw.) über dem Substrat 202; Durchführen eines oder mehrerer Strukturierungsverfahren (z. B. eines Lithographieverfahrens, eines Trocken-/Nassätzverfahrens, eines Reinigungsverfahrens, eines Weich-/Hartbackverfahrens, etc.), um eine Öffnung durch die entfernbare Schicht auszubilden, wobei die Öffnung von dem Isolationselement 210 umgeben ist; Durchführen eines Dotierungsverfahrens (z. B. eines Ionenimplantationsverfahrens, eines Diffusionsverfahrens usw.), wobei die strukturierte entfernbare Schicht als Maske dient, um eine Mehrzahl von Dotierstoffen mit dem zweiten Dotierungstyp (dem n-Typ) in das Substrat 202 einzubauen; Entfernen der entfernbaren Schicht; und Durchführen eines optionalen Temperverfahrens, um die eingebauten Dotierstoffe zu aktivieren.
  • Entsprechend dem Vorgang 112 von 1 ist 2F eine Querschnittsansicht der Bildsensorvorrichtung 200, die einen zweiten Halbleiterbereich 214 umfasst, der in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Wie gezeigt, wird der zweite Halbleiterbereich 214 entlang der vorderen Fläche 203 des Substrats 202 so ausgebildet, dass er den ersten Halbleiterbereich 212 überlagert, wobei ein Teil 215 des ersten Halbleiterbereichs 212 freiliegt, und er sich nach innen in den ersten Halbleiterbereich 212 um eine Tiefe 214' erstreckt, die kleiner als die Tiefe 212' des ersten Halbleiterbereichs 212 ist.
  • In einigen Ausführungsformen ist der zweite Halbleiterbereich 214 ähnlich wie das Substrat 202 auch mit dem ersten Dotierungstyp (dem p-Typ) dotiert, jedoch in einer erhöhten Konzentration. Somit kann ein pn-Übergang 215 an der Grenzfläche zwischen dem ersten Halbleiterbereich 212 und dem zweiten Halbleiterbereich 214 ausgebildet werden und in einigen Ausführungsformen können der erste Halbleiterbereich 212 und der zweite Halbleiterbereich 214 (mit dem pn-Übergang 215) als Fotodiode des Pixels dienen, die von dem Isolationselement 210 umgeben ist. Gemäß der vorliegenden Offenbarung kann eine solche Fotodiode so konfiguriert sein, dass sie eine Strahlungsquelle (z. B. Licht), die entweder von der vorderen Fläche 203 oder der hinteren Fläche 205 einfällt, in ein elektrisches Stromsignal umwandelt, was nachstehend ausführlicher beschrieben wird. Ferner kann gemäß einigen Ausführungsformen der zweite Halbleiterbereich 214, der typischerweise als „gepinnte Schicht“ bezeichnet wird, zumindest teilweise aufgrund der erhöhten Dotierungskonzentration so konfiguriert sein, dass er ein Isolationselement für den ersten Halbleiterbereich 212 bereitstellt.
  • In einigen Ausführungsformen kann der zweite Halbleiterbereich 214 durch mindestens einige der folgenden Verfahren ausgebildet werden: Verwenden von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden einer entfernbaren Schicht (z. B. einer Fotoresistschicht, einer Hartmaskenschicht usw.) über dem Substrat 202; Durchführen eines oder mehrerer Strukturierungsverfahren (z. B. eines Lithographieverfahrens, eines Trocken-/Nassätzverfahrens, eines Reinigungsverfahren, eines Weich-/Hartbackverfahrens, etc.), um eine Öffnung durch die entfernbare Schicht auszubilden, wobei die Öffnung mit dem ersten Halbleiterbereich 206 ausgerichtet ist (z. B. seitlich in dem durch den ersten Halbleiterbereich 206 definierten Bereich eingeschlossen ist); Durchführen eines Dotierungsverfahrens (z. B. eines Ionenimplantationsverfahrens, eines Diffusionsverfahrens usw.), wobei die strukturierte entfernbare Schicht als Maske dient, um eine Mehrzahl von Dotierstoffen mit dem ersten Dotierungstyp (dem p-Typ) in den ersten Halbleiterbereich 206 einzubauen; Entfernen der entfernbaren Schicht; und Durchführen eines optionalen Temperverfahrens, um die eingebauten Dotierstoffe zu aktivieren.
  • Entsprechend dem Vorgang 114 von 1 ist 2G eine Querschnittsansicht der Bildsensorvorrichtung 200, in der ein Teil des Isolationselements 210 in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen vertieft wird. Wie in der gezeigten Ausführungsform von 2G (und den folgenden Figuren) gezeigt ist, ist der vertiefte Teil des Isolationselements 210 seitlich neben dem freiliegenden Abschnitt 213 der vorderen Fläche 203 angeordnet, was einen Graben 218 seitlich neben dem freiliegenden Abschnitt 213 der Vorderseite 203 bildet. Man beachte, dass der Graben 218 Teil des vertieften Bereichs 206 (2B) ist. Genauer gesagt sind in einigen Ausführungsformen nach dem Ausbilden des Grabens 218 zumindest zugehörige obere Abschnitte der Seitenwände des vertieften Bereichs 206 (auch als Seitenwände 218-1 des Grabens 218 bezeichnet) und/oder zumindest ein Teil eines unteren Randes des vertieften Bereichs 206 (auch als unterer Rand 218-2 des Grabens 218 bezeichnet) jeweils erneut freigelegt.
  • In einigen Ausführungsformen kann der Graben 218 durch Ausführen von mindestens einigen der folgenden Verfahren ausgebildet werden: Verwenden von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden einer oder mehrerer entfernbarer Schichten (z. B. einer Fotoresistschicht, einer Hartmaskenschicht usw.) über der vorderen Fläche 203 des Substrats 202; Durchführen eines oder mehrerer Strukturierungsverfahren (z. B. eines Lithographieverfahrens, eines Trocken-/Nassätzverfahrens, eines Reinigungsverfahrens, eines Weich-/Hartbackverfahrens usw.), um eine Öffnung durch die eine oder die mehreren entfernbaren Schichten auszubilden, wobei die Öffnung mit einem Bereich ausgerichtet ist, in dem der Graben 218 ausgebildet werden soll; Verwenden eines oder mehrerer (trockener und/oder nasser) Ätzverfahren, wobei die eine oder die mehreren strukturierten entfernbaren Schichten als Maske dienen, um einen Teil des Isolationselements 210 zu vertiefen; und Entfernen der einen oder mehreren entfernbaren Schichten.
  • Entsprechend dem Vorgang 116 von 1 ist 2H eine Querschnittsansicht der Bildsensorvorrichtung 200, die eine Gatedielektrikumsschicht 220 umfasst, die in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Wie gezeigt, wird die Gatedielektrikumsschicht 220 so ausgebildet, dass sie das Substrat 202 überlagert. Genauer gesagt überlagert die Gatedielektrikumsschicht 220 das Isolationselement 210, den ersten und den zweiten Halbleiterbereich 212 und 214, den freiliegenden Abschnitt 213 der vorderen Fläche 203 des Substrats 202 und den Graben 218. In einigen Ausführungsformen kann, da die Gatedielektrikumsschicht 220 im Wesentlichen dünn und konform ist, die Gatedielektrikumsschicht 220 so ausgebildet werden, dass sie den Graben 218 auskleidet, d. h. sich entlang der Seitenwände 218-1 und dem unteren Rand 218-2 erstreckt, während sie den Graben 218 nicht vollständig füllt.
  • In einigen Ausführungsformen ist die Gatedielektrikumsschicht 220 aus einem Material mit hoher Dielektrizitätskonstante (im Folgenden „High-k-“ oder „HK-“) ausgebildet. Das High-k-Material kann ein Metalloxid, ein Metallnitrid, ein Metallsilikat, ein Übergangsmetalloxid, ein Übergangsmetallnitrid, ein Übergangsmetallsilikat, ein Oxynitrid von Metallen, ein Metallaluminat, ein Zirkoniumsilikat, ein Zirkoniumaluminat, Kombinationen davon oder andere geeignete Zusammensetzungen umfassen. Beispielhafte High-k-Materialien umfassen ferner Hafniumoxid (HfO2), Hafnium-Siliziumoxid (HfSiO), Hafnium-Siliziumoxynitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirkoniumoxid (HfZrO), Kombinationen davon und/oder andere geeignete Materialien. Alternativ können die High-k-Materialien andere High-k-Dielektrika umfassen, beispielsweise LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfLaO, HfSiO, LaSiO, AlSiO, (Ba, Sr) TiO3 (BST), Al2O3, Si3N4 und/oder andere geeignete Materialien. Obwohl hierin als eine Ausführungsform beschrieben, die High-k-Materialien umfasst, sind andere Dielektrika (z. B. SiO2) möglich und liegen im Schutzbereich der Offenbarung. In einigen Ausführungsformen kann die Gatedielektrikumsschicht 220 unter Verwendung einer Atomlagenabscheidungs- (ALD-), CVD- oder PVD-Technik zum Abscheiden mindestens eines der oben genannten Dielektrika über dem Substrat 202 ausgebildet werden.
  • Entsprechend dem Vorgang 118 von 1 ist 2I eine Querschnittsansicht der Bildsensorvorrichtung 200, die ein Gatematerial 222 umfasst, das in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Wie gezeigt, liegt das Gatematerial 222 über dem Substrat 202, und da das Gatematerial 222 so ausgebildet wird, dass es im Wesentlichen dick ist, wird der Graben 218 erneut mit dem Gatematerial 222 gefüllt. Gemäß einigen Ausführungsformen kann das Gatematerial 222, das beispielsweise ein Polysiliziummaterial umfasst, unter Verwendung einer CVD- oder PVD-Technik ausgebildet werden, um das Polysilizium über dem Substrat 202 abzulagern.
  • Entsprechend dem Vorgang 120 von 1 ist 2J eine Querschnittsansicht der Bildsensorvorrichtung 200, die einen Gatestapel 226 umfasst, der in einer der verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen ausgebildet wird. Gemäß einigen Ausführungsformen umfasst der Gatestapel 226 eine strukturierte Gatedielektrikumsschicht 220' und ein strukturiertes Gatematerial 222'. In der gezeigten Ausführungsform von 2J umfasst der Gatestapel 226 mindestens zwei Abschnitte: einen ersten Abschnitt 226-1, der sich seitlich entlang der vorderen Fläche 203 des Substrats 202 erstreckt; und einen zweiten Abschnitt 226-2, der sich von der vorderen Fläche 203 nach innen in das Substrat 202 erstreckt. Ferner erstreckt sich in einigen Ausführungsformen der erste Abschnitt 226-1 seitlich so entlang der vorderen Fläche 203 des Substrats 202, dass er den Abschnitt 215 des ersten Halbleiterbereichs 212 zumindest teilweise überlagert.
  • In einigen Ausführungsformen kann der Gatestapel 226 ausgebildet werden, indem zumindest einige der folgenden Verfahren ausgeführt werden: Verwenden von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden einer oder mehrerer entfernbarer Schichten (z. B. einer Fotoresistschicht, einer Hartmaskenschicht usw.) über dem Gatematerial 222; Durchführen eines oder mehrerer Strukturierungsverfahren (z. B. eines Lithographieverfahrens, eines Trocken-/Nassätzverfahrens, eines Reinigungsverfahrens, eines Weich-/Hartbackverfahrens usw.), um eine Öffnung durch die eine oder die mehreren entfernbaren Schichten auszubilden, wobei die Öffnung mit einem Bereich ausgerichtet ist, in dem der Gatestapel 226 nicht ausgebildet werden soll; Verwenden eines oder mehrerer (trockener und/oder nasser) Ätzverfahren, wobei die eine oder die mehreren strukturierten entfernbaren Schichten als Maske dienen, um jeweilige Abschnitte des Gatematerials 222 und der Gatedielektrikumsschicht 220 zu vertiefen; und Entfernen der einen oder mehreren entfernbaren Schichten.
  • Wie oben erwähnt, bilden der erste und der zweite Halbleiterbereich 212 und 214 die Fotodiode des von dem Isolationselement 210 umgebenen Pixels. In einigen Ausführungsformen kann der Gatestapel 226 als ein „Transfergate“ eines Transfertransistors des Pixels ausgebildet sein. Im Betrieb absorbiert die Fotodiode zuerst eine Strahlungsquelle, die entweder von der vorderen Fläche 203 oder der hinteren Fläche 205 einfällt, und wandelt die Strahlungsquelle in eine Mehrzahl von Elektron-Loch-Paaren in dem ersten Halbleiterbereich 212 um (z. B. nahe dem Abschnitt 215). Dann ist der Gatestapel 226 in einigen Ausführungsformen so konfiguriert, dass er als Gate dient, um einen „Fluss“ der erzeugten Elektron-Loch-Paare (d. h. ein elektrisches Stromsignal) in einen Floating-Diffusion-Bereich (in der Querschnittsansicht von 2J nicht gezeigt) zu lenken (zu modulieren). Ein solcher Diffusionsbereich ist ferner mit einem oder mehreren weiteren Transistoren (z. B. einem Rücksetztransistor, einem Sourcefolger-Transistor, einem Auswahltransistor usw.) des Pixels gekoppelt, um dem einen oder den mehreren weiteren Transistoren zu ermöglichen, das erzeugte elektrische Stromsignal weiter zu verarbeiten.
  • In der herkömmlichen Bildsensorvorrichtung ist der oben beschriebene Gatestapel des Transfertransistors typischerweise so ausgebildet, dass er sich nur entlang der vorderen Fläche 203 erstreckt (d. h. er hat keinen zweiten Abschnitt 226-2). Verschiedene Probleme können auftreten, wenn der Gatestapel des Transfertransistors in einer solchen vollständig lateralen Konfiguration ausgebildet wird. Da sich beispielsweise der Gatestapel des Transfertransistors in jedem einer Mehrzahl von Pixeln der herkömmlichen Bildsensorvorrichtung nur entlang einer einzigen Richtung erstreckt, kann der oben erwähnte Floating-Diffusion-Bereich nur entlang dieser einzigen Richtung ausgebildet werden. Somit sind jeweilige Mittenabstände, die zum Ausbilden der Fotodioden über die Mehrzahl der Pixel verfügbar sind, über eine gegebene Länge entlang dieser Richtung signifikant begrenzt. Dementsprechend wird eine zum Ausbilden der Fotodiode verfügbare „Fläche“ verringert, was nachteilhafterweise den Füllfaktor senkt, was wiederum die Leistungsfähigkeit der herkömmlichen Bildsensorvorrichtungen verschlechtert.
  • 3 zeigt eine beispielhafte Draufsicht 300 der Bildsensorvorrichtung 200 gemäß verschiedenen Ausführungsformen. Man beachte, dass die in den 2A-2J gezeigten Querschnittsansichten jeweils entlang der Linie AA der Draufsicht 300 genommen sind. Dementsprechend kann der Gatestapel 226 zusätzlich zu dem ersten und dem zweiten Abschnitt 226-1 und 226-2, wie in 2J gezeigt, ferner einen Abschnitt 226-3 aufweisen, der sich seitlich von dem ersten Abschnitt 226-1 erstreckt und insbesondere gegenüber dem ersten Abschnitt 226-1 geneigt ist. In einigen Ausführungsformen kann ein solcher geneigter Abschnitt 226-3 über der vorderen Fläche 203 (2J) angeordnet sein, d. h. er erstreckt sich nicht in das Substrat 202, was es erlaubt, dass die Fotodiode (die durch den ersten und den zweiten Halbleiterbereich 212 und 214 gebildet wird) auf der einen Seite 301 des geneigten Abschnitts 226-3 angeordnet ist, und der oben beschriebene Floating-Diffusion-Bereich (305 in der zeigten Ausführungsform von 3) auf einer anderen Seite 303 des geneigten Abschnitts 226-3 angeordnet ist, die der Seite 301gegenüber liegt. Somit können zusätzliche Abstände entlang der Linie AA eingespart werden, was die jeweiligen Mittenabstände, die zum Ausbilden der Fotodioden über die Mehrzahl der Pixel der offenbarten Bildsensorvorrichtung 200 verfügbar sind, signifikant erhöhen kann. Somit kann die Leistungsfähigkeit der offenbarten Bildsensorvorrichtung 200 im Vergleich zu den herkömmlichen Bildsensorvorrichtungen in vorteilhafter Weise verbessert werden.
  • In einer Ausführungsform umfasst eine Halbleitervorrichtung: eine Fotodiode, die in einem Substrat ausgebildet ist; und mindestens einen Transistor mit einem Gate-Element, das sich mindestens teilweise von einer Hauptfläche des Substrats in das Substrat erstreckt, wobei die Fotodiode und der mindestens eine Transistor mindestens teilweise ein Pixel bilden.
  • In einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung: eine Fotodiode, die in einem Substrat ausgebildet ist; und mindestens einen Transistor mit einem Gate-Element, das einen ersten Abschnitt und einen mit einem Ende des ersten Abschnitts verbundenen zweiten Abschnitt umfasst, wobei der erste Abschnitt über einer Hauptfläche des Substrats angeordnet ist und sich daraus erstreckt und der zweite Abschnitt sich von der Hauptfläche des Substrats in das Substrat erstreckt, wobei die Fotodiode und der mindestens eine Transistor zumindest teilweise ein Pixel bilden.
  • In noch einer weiteren Ausführungsform umfasst ein Verfahren: Ausbilden eines Isolationselements, das sich in ein Substrat erstreckt; Ausbilden eines ersten Halbleiterbereichs und eines zweiten Halbleiterbereichs in dem Substrat, die von dem Isolationselement umgeben sind; Vertiefen eines Teils des Isolationselements, um eine Seitenwand des Isolationselements freizulegen, die dem ersten und dem zweiten Halbleiterbereich zugewandt ist, aber seitlich davon beabstandet ist; und Ausbilden eines Gate-Elements, das sich entlang einer Hauptfläche des Substrats erstreckt und den vertieften Teil des Isolationselements füllt.
  • Das Vorangehende beschreibt Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Verfahren und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62545677 [0001]

Claims (20)

  1. Halbleitervorrichtung, umfassend: eine Fotodiode, die in einem Substrat ausgebildet ist; und mindestens einen Transistor mit einem Gate-Element, das sich zumindest teilweise von einer Hauptfläche des Substrats in das Substrat erstreckt, wobei die Fotodiode und der mindestens eine Transistor zumindest teilweise ein Pixel bilden.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Fotodiode umfasst: einen ersten Halbleiterbereich in dem Substrat, der mit einem ersten Dotierungstyp dotiert ist; und einen zweiten Halbleiterbereich über dem ersten Halbleiterbereich, der mit einem zweiten Dotierungstyp dotiert ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der erste und der zweite Dotierungstyp sich voneinander unterscheiden.
  4. Halbleitervorrichtung nach Anspruch 2, wobei das Gate-Element des mindestens einen Transistors einen ersten Abschnitt, der sich über der Hauptfläche des Substrats erstreckt, und einen zweiten Abschnitt umfasst, der sich von der Hauptfläche des Substrats in das Substrat erstreckt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der erste Abschnitt des Gate-Elements des mindestens einen Transistors seitlich mit dem ersten Halbleiterbereich verbunden ist und der zweite Abschnitt des Gate-Elements des mindestens einen Transistors seitlich von dem ersten Halbleiterbereich beabstandet ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Gate-Element des mindestens einen Transistors eine Gateoxidschicht und eine Polysiliziumschicht umfasst, die jeweils einen lateralen Abschnitt, der sich entlang der Hauptfläche des Substrats erstreckt, und einen vertikalen Abschnitt umfassen, der sich in das Substrat erstreckt.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Transistor ein Transfergate-Transistor des Pixels ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: ein Isolationselement, das sich in das Substrat erstreckt, das die Fotodiode und den mindestens einen Transistor umgibt.
  9. Halbleitervorrichtung, umfassend: eine Fotodiode, die in einem Substrat ausgebildet ist; und mindestens einen Transistor mit einem Gate-Element, das einen ersten Abschnitt und einen mit einem Ende des ersten Abschnitts verbundenen zweiten Abschnitt umfasst, wobei der erste Abschnitt über einer Hauptfläche des Substrats angeordnet ist und sich entlang derer erstreckt und der zweite Abschnitt sich von der Hauptfläche des Substrats in das Substrat erstreckt, wobei die Fotodiode und der mindestens eine Transistor zumindest teilweise ein Pixel bilden.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Fotodiode umfasst: einen ersten Halbleiterbereich in dem Substrat, der mit einem ersten Dotierungstyp dotiert ist; und einen zweiten Halbleiterbereich über dem ersten Halbleiterbereich, der mit einem zweiten Dotierungstyp dotiert ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der erste und der zweite Dotierungstyp sich voneinander unterscheiden.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei der erste Abschnitt des Gate-Elements des mindestens einen Transistors seitlich mit dem ersten Halbleiterbereich verbunden ist und der zweite Abschnitt des Gate-Elements des mindestens einen Transistors seitlich von dem ersten Halbleiterbereich beabstandet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei das Gate-Element des mindestens einen Transistors eine Gateoxidschicht und eine Polysiliziumschicht umfasst, die jeweils einen lateralen Abschnitt, der sich entlang der Hauptfläche des Substrats erstreckt, und einen vertikalen Abschnitt umfasst, der sich in das Substrat erstreckt.
  14. Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei der mindestens eine Transistor ein Transfergate-Transistor des Pixels ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, ferner umfassend: ein Isolationselement, das sich in das Substrat erstreckt, das die Fotodiode und den mindestens einen Transistor umgibt.
  16. Halbleitervorrichtung nach Anspruch 15, wobei mindestens ein Abschnitt des Isolationselements den zweiten Abschnitt des Gate-Elements des mindestens einen Transistors direkt berührt.
  17. Verfahren, umfassend: Ausbilden eines Isolationselements, das sich in ein Substrat erstreckt; Ausbilden eines ersten Halbleiterbereichs und eines zweiten Halbleiterbereichs in dem Substrat, die von dem Isolationselement umgeben sind; Vertiefen eines Teils des Isolationselements, um eine Seitenwand des Isolationselements freizulegen, die dem ersten und dem zweiten Halbleiterbereich zugewandt ist, aber seitlich davon beabstandet ist; und Ausbilden eines Gate-Elements, das sich entlang einer Hauptfläche des Substrats erstreckt und den vertieften Teil des Isolationselements füllt.
  18. Verfahren nach Anspruch 17, wobei der erste und der zweite Halbleiterbereich eine Fotodiode eines Pixels einer Bildsensorvorrichtung bilden.
  19. Verfahren nach Anspruch 18, wobei das Gate-Element Teil eines Transfergate-Transistors des Pixels der Bildsensorvorrichtung ist, der mit der Fotodiode verbunden ist.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Gate-Element eine Gateoxidschicht und eine Polysiliziumschicht umfasst, die jeweils einen lateralen Abschnitt, der sich entlang der Hauptfläche des Substrats erstreckt, und einen vertikalen Abschnitt, der sich in das Substrat erstreckt, umfassen.
DE102018106267.2A 2017-08-15 2018-03-19 Neuartiger bildsensor Pending DE102018106267A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762545677P 2017-08-15 2017-08-15
US62/545,677 2017-08-15
US15/882,894 2018-01-29
US15/882,894 US10777591B2 (en) 2017-08-15 2018-01-29 Image sensor device

Publications (1)

Publication Number Publication Date
DE102018106267A1 true DE102018106267A1 (de) 2019-02-21

Family

ID=65235015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018106267.2A Pending DE102018106267A1 (de) 2017-08-15 2018-03-19 Neuartiger bildsensor

Country Status (2)

Country Link
US (2) US11784199B2 (de)
DE (1) DE102018106267A1 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034772A (ja) 2006-08-01 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置及び固体撮像装置の製造方法およびカメラ
EP2133918B1 (de) 2008-06-09 2015-01-28 Sony Corporation Festkörperabbildungsvorrichtung, entsprechendes Steuerungsverfahren und elektronische Vorrichtung
CN101609387A (zh) 2008-06-20 2009-12-23 宏碁股份有限公司 在屏幕上显示多个窗口的方法及计算机可读取媒体
US8804021B2 (en) 2011-11-03 2014-08-12 Omnivision Technologies, Inc. Method, apparatus and system for providing improved full well capacity in an image sensor pixel
US8847319B2 (en) 2012-03-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for multiple gate dielectric interface and methods
JP6221341B2 (ja) 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US9281331B2 (en) 2014-06-19 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (CMOS) image sensor
US10777591B2 (en) * 2017-08-15 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device

Also Published As

Publication number Publication date
US11784199B2 (en) 2023-10-10
US20240055449A1 (en) 2024-02-15
US20230034661A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
DE112016003961B4 (de) Vertikale Transistoren und Verfahren zur Herstellung derselben
DE102018130470B4 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102016100013B4 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
US20210066366A1 (en) Novel image sensor device
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102019107611A1 (de) Hochleistungs-bildsensor
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102015113695A1 (de) Halbleitervorrichtungen mit Gate-Strukturen und Verfahren zum Herstellen derselben
DE102021213804A1 (de) Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben
DE102020127426B4 (de) Halbleitervorrichtung, insbesondere mit Ein-/Ausgabe-FinFET und Kern-FinFET, und Verfahren zu deren Herstellung
DE102021113051A1 (de) Halbleitervorrichtung mit bildsensor und verfahren zu deren herstellung
DE102018106754A1 (de) Bildsensor mit absorptionsverbesserungshalbleiterschicht
DE102023103364A1 (de) Isolationsstruktur zur erhöhung der leistungsfähigkeit eines bildsensors
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE102013103846A1 (de) Aktiver Pixelsensor mit einer erhabenen Source oder einem erhabenen Drain
DE102018122505A1 (de) Rückseitige Tiefgrabenisolier- (BDTI) Struktur für Bildsensor mit Pinned-Photodiode
DE102018126421A1 (de) Bandpassfilter für gestapelten sensor
DE102018106267A1 (de) Neuartiger bildsensor
DE102018122798B4 (de) Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
DE102021104497A1 (de) Bildsensor mit passivierungsschicht zur dunkelstromreduzierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication