-
Die vorliegende Offenbarung bezieht sich allgemein auf eine serielle Kommunikationsumgebung und schließt die Außerband-Kommunikation bzw. Out-of-Band-Kommunikation zur Kommunikation von Steuerinformationen innerhalb der seriellen Kommunikationsumgebung ein.
-
Ein Link-Training bzw. Verbindungs-Training ist eine Technik, die in einer Hochgeschwindigkeits-Serialisierer-Deserialisier-(SERDES)-Kommunikation verwendet wird, und sie ist ein Teil der Spezifikationen der Ethernet-Standards (z.B. IEEE802.3). Ein Link-Training sieht ein Protokoll für eine Vorrichtung für eine Kommunikation über eine Punkt-zu-Punkt-Verbindung unter Verwendung von bandinternen bzw. Inband-Informationen bzw. InBand-Informationen mit einem entfernten Verbindungspartner bzw. Link-Partner (LP) vor, um gemeinsam die Bitfehlerrate (BFR) über die Verbindung und/oder Interferenzen auf benachbarten Kanälen, die durch die Verbindung verursacht werden, zu verbessern. Existierende Link-Training-Lösungen führen ein Link-Training nur einmal während des Starts oder während der Initialisierung der Verbindung durch, und als Folge davon sind sie in ihren Anwendungen beschränkt.
-
US 2009/097500 A1 offenbart Verfahren und Systeme zur Nutzung eines reservierten und/oder Out-of-Band-Kanals zur Aufrechterhaltung einer Netzwerkverbindung, wobei Informationen bezüglich des Trainings eines oder mehrerer Verbindungspartner, die über eine Ethernet-Verbindung miteinander verbunden sind, über einen reservierten und/oder Out-of-Band-Kanal auf der Ethernet-Verbindung ausgetauscht werden.
-
US 2006/0047899 A1 beschreibt eine Speichergerät-Steuervorrichtung mit einer Kanalsteuereinheit zum Ausgeben einer E/A-Anfrage für ein Speichergerät und einer CPU zum Empfangen einer Dateneingabe-/-ausgabeanforderung in einer Dateieinheit und einem E/A-Prozessor zum Ausgeben der E/A-Anfrage entsprechend der Dateneingabe-/Ausgabeanforderung in der Dateieinheit als Reaktion auf eine Anweisung von der CPU, sowie ein Speichersystem zum vorübergehenden Speichern von Informationen, die für einen Dateizugriffsprozess der CPU erforderlich sind.
-
US 2003/0179771 A1 offenbart ein Physical-Layer-Gerät (PLD) mit einem ersten Serializer-Deserializer-Gerät (SERDES) und einem zweiten SERDES-Gerät, wobei jedes SERDES-Gerät einen analogen Teil mit einem seriellen Anschluss aufweist, der für die Kommunikation serieller Daten mit verschiedenen Netzwerkgeräten konfiguriert ist, und einen digitalen Teil, der für die Kommunikation paralleler Daten mit verschiedenen anderen Netzwerkgeräten konfiguriert ist. Das PLD umfasst einen ersten Signalpfad, auf dem serielle Datensignale zwischen den analogen Teilen der SERDES-Geräte unter Umgehung der digitalen Teile der SERDES-Geräte weitergleitet werden, und einen zweiten Signalpfad, auf dem wiederhergestellte Takt- und Datensignale zwischen den analogen Teilen der SERDES-Geräte ebenfalls unter Umgehung der digitalen Teile der SERDES-Geräte weitergeleitet werden.
-
Die vorliegende Erfindung wird durch die beigefügten unabhängigen Patentansprüche definiert, wobei sich die Unteransprüche auf besondere Ausführungsformen der Erfindung beziehen.
-
In Übereinstimmung mit einem Aspekt ist ein Serialisierer bereitgestellt, der Folgendes aufweist:
- eine Umwandlungsschaltung, die dafür konfiguriert ist: eine parallele Sequenz von Informationen in einem parallelen Format von einer ersten Gruppe von Eingangsports unter einer Vielzahl von Eingangsports zu empfangen und die parallele Sequenz von Informationen von dem parallelen Format in ein serielles Format entsprechend einem Taktsignal umzuwandeln, um eine serielle Sequenz von Informationen und das Taktsignal einer ersten Gruppe von Ausgangsports unter mehreren Ausgangsports bereitzustellen; und
- eine Durchleitschaltung, die dafür konfiguriert ist: Steuerinformationen von einem zweiten Eingangsport unter der Vielzahl von Eingangsports zu empfangen und die Steuerinformationen von dem zweiten Eingangsport zu einem zweiten Ausgangsport unter den mehreren Ausgangsports durchzuleiten.
-
Vorteilhafterweise umfasst die parallele Sequenz von Informationen Folgendes:
- einen Lesebefehl zum Lesen von Registerdaten aus einem oder mehreren Registern einer elektronischen Vorrichtung, die kommunikativ mit dem Serialisierer gekoppelt ist; oder
- einen Schreibbefehl zum Lesen von Registerdaten aus dem einen oder den mehreren Registern der elektronischen Vorrichtung.
-
Vorteilhafterweise umfassen die Steuerinformationen Folgendes:
- einen oder mehrere Verbindungsimpulse bzw. Link Pulses, um eine erste PHY-(physikalische Schicht/Bitübertragungsschicht)-Vorrichtung zu trainieren, mit einer zweiten PHY-Vorrichtung über einen Kommunikationskanal zu kommunizieren.
-
Vorteilhafterweise weist der Kommunikationskanal Folgendes auf:
- ein Kupferkabel, ein Glasfaserkabel oder eine Kupfer-Backplane.
-
Vorteilhafterweise trainiert bzw. trainieren der eine Verbindungsimpuls oder die mehreren Verbindungsimpulse einen zweiten Serialisierer der ersten PHY-Vorrichtung, mit einem Deserialisierer der zweiten PHY-Vorrichtung zu kommunizieren.
-
Vorteilhafterweise ist die Umwandlungsschaltung dafür konfiguriert, die parallele Sequenz von Informationen von einer Host-Vorrichtung zu empfangen, und
wobei die Durchleitschaltung dafür konfiguriert ist, die Steuerinformationen von der Host-Vorrichtung zu empfangen.
-
Vorteilhafterweise ist die Durchleitschaltung dafür konfiguriert, die Steuerinformationen gleichzeitig dazu durchzuleiten, wenn die Umwandlungsschaltung die serielle Sequenz von Informationen und das Taktsignal bereitstellt.
-
Vorteilhafterweise ist die Durchleitschaltung dafür konfiguriert, die Steuerinformationen gleichzeitig dazu zu empfangen, wenn die Umwandlungsschaltung die parallele Sequenz von Informationen empfängt.
-
In Übereinstimmung mit einem Aspekt ist ein Deserialisierer bereitgestellt, der Folgendes aufweist:
- eine Umwandlungsschaltung, die dafür konfiguriert ist: eine serielle Sequenz von Informationen in einem seriellen Format und ein Taktsignal von einer ersten Gruppe von Eingangsports unter einer Vielzahl von Eingangsports zu empfangen und die serielle Sequenz von Informationen von dem seriellen Format in ein paralleles Format entsprechend dem Taktsignal umzuwandeln, um eine parallele Sequenz von Informationen einer ersten Gruppe von Ausgangsports unter mehreren Ausgangsports bereitzustellen; und
- eine Durchleitschaltung, die dafür konfiguriert ist: Steuerinformationen von einem zweiten Eingangsports unter der Vielzahl von Eingangsports zu empfangen und die Steuerinformationen von dem zweiten Eingangsport zu einem zweiten Ausgangsport unter den mehreren Ausgangsports durchzuleiten.
-
Vorteilhafterweise umfasst die serielle Sequenz von Informationen Folgendes: einen Lesebefehl zum Lesen von Registerdaten aus einem oder mehreren Registern einer elektronischen Vorrichtung, die kommunikativ mit dem Deserialisierer gekoppelt ist; oder einen Schreibbefehl zum Lesen von Registerdaten aus dem einen oder den mehreren Registern der elektronischen Vorrichtung.
-
Vorteilhafterweise umfassen die Steuerinformationen Folgendes:
- einen oder mehrere Verbindungsimpulse bzw. Link Pulses, um eine erste PHY-(physikalische Schicht/Bitübertragungsschicht)-Vorrichtung zu trainieren, mit einer zweiten PHY-Vorrichtung über einen Kommunikationskanal zu kommunizieren.
-
Vorteilhafterweise weist der Kommunikationskanal Folgendes auf:
- ein Kupferkabel, ein Glasfaserkabel oder eine Kupfer-Backplane.
-
Vorteilhafterweise trainiert bzw. trainieren der eine Verbindungsimpuls oder die mehreren Verbindungsimpulse einen zweiten Deserialisierer der ersten PHY-Vorrichtung, mit einem Serialisierer der zweiten PHY-Vorrichtung zu kommunizieren.
-
Vorteilhafterweise ist die Umwandlungsschaltung dafür konfiguriert, die serielle Sequenz von Informationen von einer Host-Vorrichtung über eine serielle Schnittstelle zu empfangen, und
wobei die Durchleitschaltung dafür konfiguriert ist, die Steuerinformationen von der Host-Vorrichtung über die serielle Schnittstelle zu empfangen.
-
Vorteilhafterweise ist die Durchleitschaltung dafür konfiguriert, die Steuerinformationen gleichzeitig dazu durchzuleiten, wenn die Umwandlungsschaltung die parallele Sequenz von Informationen bereitstellt.
-
Vorteilhafterweise ist die Durchleitschaltung dafür konfiguriert, die Steuerinformationen gleichzeitig dazu zu empfangen, wenn die Umwandlungsschaltung die serielle Sequenz von Informationen empfängt.
-
In Übereinstimmung mit einem Aspekt ist eine erste elektronische Vorrichtung bereitgestellt, die Folgendes aufweist:
- eine Host-Vorrichtung mit einem ersten Serialisierer, wobei der erste Serialisierer dafür konfiguriert ist:
- eine erste Sequenz von Informationen in einem parallelen Format von einer ersten Gruppe von Eingangsports unter einer ersten Vielzahl von Eingangsports und Steuerinformationen von einem zweiten Eingangsport unter der ersten Vielzahl von Eingangsports zu empfangen,
- die erste Sequenz von Informationen in dem parallelen Format in ein serielles Format entsprechend einem Taktsignal umzuwandeln, um eine zweite Sequenz von Informationen in dem seriellen Format und das Taktsignal einer ersten Gruppe von Ausgangsports unter einer ersten Vielzahl von Ausgangsports bereitzustellen, und
- die Steuerinformationen von dem zweiten Eingangsport zu einem zweiten Ausgangsport unter der ersten Vielzahl von Ausgangsports durchzuleiten; und
- eine PHY-(physikalische Schicht/Bitübertragungsschicht)-Vorrichtung mit einem ersten Deserialisierer und einem zweiten Serialisierer, wobei der erste Deserialisierer dafür konfiguriert ist:
- die zweite Sequenz von Informationen in dem seriellen Format und das Taktsignal von einer ersten Gruppe von Eingangsports unter einer zweiten Vielzahl von Eingangsports und die Steuerinformationen von einem zweiten Eingangsport unter der zweiten Vielzahl von Eingangsports zu empfangen,
- die zweite Sequenz von Informationen in dem seriellen Format in das parallele Format entsprechend dem Taktsignal umzuwandeln, um eine dritte Sequenz von Informationen in dem parallelen Format und das Taktsignal einer ersten Gruppe von Ausgangsports unter einer zweiten Vielzahl von Ausgangsports bereitzustellen, und
- die Steuerinformationen von dem zweiten Eingangsport zu einem zweiten Ausgangsport unter der zweiten Vielzahl von Ausgangsports durchzuleiten, und
- wobei der zweite Serialisierer dafür konfiguriert ist:
- die dritte Sequenz von Informationen in dem parallelen Format von einer ersten Gruppe von Eingangsports unter einer dritten Vielzahl von Eingagsports und die Steuerinformationen von einem zweiten Eingangsport unter der dritten Vielzahl von Eingangsports zu empfangen,
- die erste Sequenz von Informationen in dem parallelen Format in das serielle Format entsprechend dem Taktsignal umzuwandeln, um eine vierte Sequenz von Informationen in dem seriellen Format und das Taktsignal einer ersten Gruppe von Ausgangsports unter einer dritten Vielzahl von Ausgangsports bereitzustellen, und
- die Steuerinformationen von dem zweiten Eingangsport zu einem zweiten Ausgangsport unter der dritten Vielzahl von Ausgangsports durchzuleiten.
-
Vorteilhafterweise umfassen die Steuerinformationen Folgendes: einen oder mehrere Verbindungsimpulse bzw. Link Pulses, um einen zweiten Deserialisierer zu trainieren, mit dem zweiten Serialisierer über einen Kommunikationskanal zu kommunizieren.
-
Vorteilhafterweise ist der zweite Serialisierer des Weiteren dafür konfiguriert, die vierte Sequenz von Informationen einer zweiten elektronischen Vorrichtung über einen Kommunikationskanal in Übereinstimmung mit einer Version eines Ethernet-Kommunikationsstandards oder Ethernet-Kommunikationsprotokolls bereitzustellen.
-
Vorteilhafterweise umfasst die Version des Ethernet-Kommunikationsstandards oder des Ethernet-Kommunikationsprotokolls Folgendes: 50G Ethernet, 100G Ethernet, 200G Ethernet oder 400G Ethernet.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN/FIGUREN
-
Ausführungsformen der Offenbarung werden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen geben gleiche Bezugszeichen identische oder funktional ähnliche Elemente an. Außerdem identifiziert bzw. identifizieren die ganz links angeführte(n) Stelle(n) eines Bezugszeichens die Zeichnung, in der das Bezugszeichen das erste Mal auftaucht. In den beigefügten Zeichnungen veranschaulicht:
- 1 eine erste Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung;
- 2 eine serielle Schnittstelle innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung;
- 3A ein Blockdiagramm eines exemplarischen Serialisierers innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung;
- 3B ein Blockdiagramm eines exemplarischen Serialisierers innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung; und
- 4 eine zweite Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung.
-
Die Offenbarung wird nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. In den Zeichnungen bezeichnen gleiche Bezugszeichen in der Regel identische, funktional ähnliche und/oder strukturell ähnliche Elemente. Die Zeichnung, in der ein Element zum ersten Mal auftaucht, ist durch die ganz links angeführte(n) Stelle(n) in dem Bezugszeichnen angegeben.
-
AUSFÜHRLICHE BESCHREIBUNG DER OFFENBARUNG
-
ÜBERBLICK
-
Die vorliegende Offenbarung beschreibt einen Serialisierer und einen Deserialisierer. Der Serialisierer kann eine Sequenz von Informationen in einem parallelen Format und Steuerinformationen über eine serielle Schnittstelle von einer Host-Vorrichtung empfangen. Der Serialisierer wandelt die Sequenz von Informationen in dem parallelen Format um, um die Sequenz von Informationen in einem seriellen Format dem Deserialisierer bereitzustellen, der die Sequenz von Informationen in dem seriellen Format in die Sequenz von Informationen in dem parallelen Format umwandelt. Der Serialisierer leitet die Steuerinformationen durch, um die Steuerinformationen dem Deserialisierer bereitzustellen, welche in ähnlicher Weise von dem Deserialisierer durchgeleitet werden. Die Steuerinformationen können ein oder mehrere Steuerpakete und/oder einen oder mehrere Verbindungsimpulse bzw. Link Pulses enthalten, um einen oder mehrere andere Serialisierer und/oder einen oder mehrere andere Deserialisierer zu trainieren, miteinander über einen Kommunikationskanal zu kommunizieren.
-
ERSTE SERIELLE KOMMUNIKATIONSUMGEBUNG
-
1 veranschaulicht eine erste Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung. Eine serielle Kommunikationsumgebung 100, wie etwa ein Datenzentrum bzw. Rechenzentrum oder ein Firmengelände, um einige Beispiele zu nennen, stellt eine serielle Kommunikation von Informationen zwischen einer ersten elektronischen Vorrichtung 102 und einer zweiten elektronischen Vorrichtung 104 über einen Kommunikationskanal 106, wie etwa ein Kupferkabel, ein Glasfaserkabel oder eine Kupfer-Backplane, um einige Beispiele zu nennen, bereit. Wie in 1 veranschaulicht ist, weist die erste elektronische Vorrichtung 102 eine Host-Vorrichtung 108 und PHY-(physikalische Schicht/Bitübertragungsschicht)-Vorrichtungen 110.1 bis 110.n auf, und die zweite elektronische Vorrichtung 104 weist PHY-Vorrichtungen 112.1 bis 112.n und eine Host-Vorrichtung 114 auf.
-
Die Host-Vorrichtung 108 der ersten elektronischen Vorrichtung 102 kommuniziert Informationen mit den PHY-Vorrichtungen 110.1 bis 110.n in dem seriellen Format über eine erste serielle Schnittstelle 116. In der exemplarischen Ausführungsform, die in 1 veranschaulicht ist, schließt die Host-Vorrichtung 108 SERDES-Vorrichtungen 118.1 bis 118.n ein, wobei jede der SERDES-Vorrichtungen 118.1 bis 118.n einen Serialisierer 120 und einen Deserialisierer 122 aufweist. Der Serialisierer 120 wandelt Informationen, die er von der Host-Vorrichtung 108 in einem parallelen Format empfangen hat, in das serielle Format für die Kommunikation zu einer entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 110.1 bis 110.n um. In ähnlicher Weise wandelt der Deserialisierer 122 Informationen, die er in dem seriellen Format von der entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 110.1 bis 110.n empfangen hat, in das parallele Format für das Zuführen zu der Host-Vorrichtung 108 um. In einer exemplarischen Ausführungsform kann die Host-Vorrichtung 108 einen Netzwerk-Switch bzw. eine Vermittlungsstelle, einen anwendungsspezifischen integrierten Schaltkreis (NIC), einen Netzwerkschnittstellen-Controller (NIC; Network Interface Controller), einen Netzwerkprozessor, eine Speichervorrichtung oder irgendeine andere geeignete Vorrichtung darstellen, die den Fachleuten auf dem bzw. den relevanten Fachgebiet(en) offensichtlich sein wird, ohne dass von dem Erfindungsgedanken und dem Schutzumfang der vorliegenden Offenbarung abgewichen wird.
-
Die PHY-Vorrichtungen 110.1 bis 110.n der ersten elektronischen Vorrichtung 102 kommunizieren Informationen zwischen der Host-Vorrichtung 108 und den PHY-Vorrichtungen 112.1 bis 112.n der zweiten elektronischen Vorrichtung 104 in dem seriellen Format. In einer exemplarischen Ausführungsform werden die Informationen zwischen den PHY-Vorrichtungen 110.1 bis 110.n und den PHY-Vorrichtungen 112.1 bis 112.n in Übereinstimmung mit einer Version eines IEEE (Institute of Electrical and Electronics Engineers) 802.3-Kommunikationsstandards oder -protokolls, auch als Ethernet bezeichnet, wie etwa 50G Ethernet, 100G Ethernet, 200G Ethernet, und/oder 400G Ethernet, um einige Beispiele zu nennen, kommuniziert. In dieser exemplarischen Ausführungsform werden die Informationen zwischen den PHY-Vorrichtungen 110.1 bis 110.n und den PHY-Vorrichtungen 112.1 bis 112.n als ein Ethernet-Paket oder mehrere Ethernet-Pakete, das bzw. die Ethernet-Zellköpfe bzw. -Headers und Ethernet-Rahmen hat bzw. haben, kommuniziert.
-
In der exemplarischen Ausführungsform, die in 1 veranschaulicht ist, weist jede der PHY-Vorrichtungen 110.1 bis 110.n einen Deserialisierer 124, einen Serialisierer 126, einen Deserialisierer 129 und einen Serialisierer 130 auf. Der Deserialisierer 124 wandelt Informationen, die er in dem seriellen Format von einer entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 118.1 bis 118.n über die erste serielle Schnittstelle 116 empfangen hat, in das parallele Format für das Zuführen zu dem Serialisierer 126 um. Danach wandelt der Serialisierer 126 die Informationen, die er in dem parallelen Format von dem Deserialisierer 124 empfangen hat, in das serielle Format für eine Kommunikation zu einer entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 112.1 bis 112.n über den Kommunikationskanal 106 um. In ähnlicher Weise wandelt der Deserialisierer 128 Informationen, die er in dem seriellen Format von der entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 112.1 bis 112.n über den Kommunikationskanal 106 empfangen hat, in das parallele Format für die Zuführung zu dem Serialisierer 130 um. Danach wandelt der Serialisierer 130 die Informationen, die er in dem parallelen Format von dem Deserialisierer 128 empfangen hat, in das serielle Format für die Kommunikation der entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 118.1 bis 118.n über die erste serielle Schnittstelle 116 um.
-
Die PHY-Vorrichtungen 112.1 bis 112.n der zweiten elektronischen Vorrichtung 104 kommunizieren Informationen zwischen den PHY-Vorrichtungen 110.1 bis 110.n der ersten elektronischen Vorrichtung 102 und der Host-Vorrichtung 114 und in dem seriellen Format. In einer exemplarischen Ausführungsform werden die Informationen zwischen den PHY-Vorrichtungen 112.1 bis 112.n und den PHY-Vorrichtungen 110.1 bis 110.n entsprechend einer Version eines IEEE (Institute of Electrical and Electronics Engineers) 802.3-Kommunikationsstandards oder -protokolls, auch als Ethernet bezeichnet, wie etwa 50G Ethernet, 100G Ethernet, 200G Ethernet, und/oder 400G Ethernet, um ein paar Beispiele zu nennen, kommuniziert. In dieser exemplarischen Ausführungsform werden die Informationen zwischen den PHY-Vorrichtungen 112.1 bis 112.n und den PHY-Vorrichtungen 110.1 bis 110.n als ein Ethernet-Paket oder als mehrere Ethernet-Pakete, das bzw. die Ethernet-Zellköpfe bzw. -Headers und Ethernet-Rahmen hat bzw. haben, kommuniziert.
-
In der exemplarischen Ausführungsform, die in 1 veranschaulicht ist, weist jede der PHY-Vorrichtungen 112.1 bis 112.n einen Deserialisierer 132, einen Serialisierer 134, einen Deserialisierer 136 und einen Serialisierer 138 auf. Der Deserialisierer 132 wandelt Informationen, die er in dem seriellen Format von einer entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 110.1 bis 110.n über den Kommunikationskanal 106 empfangen hat, in das parallele Format für die Zuführung zu dem Serialisierer 134 um. Danach wandelt der Serialisierer 134 die Informationen, die der in dem parallelen Format ausgehend von dem Deserialisierer 132 empfangen hat, in das serielle Format für die Kommunikation zu einer entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 142.1 bis 142.n über eine zweite serielle Schnittstelle 140 um. In ähnlicher Weise wandelt der Deserialisierer 136 Informationen, die er in dem seriellen Format von der entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 142.1 bis 142.n über die zweite serielle Schnittstelle 140 empfangen hat, in das parallele Format für die Zuführung zu dem Serialisierer 138 um. Danach wandelt der Serialisierer 138 die Informationen, die er in dem parallelen Format von dem Deserialisierer 136 empfangen hat, in das serielle Format für die Kommunikation zu der entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 110.1 bis 110.n über den Kommunikationskanal 106 um.
-
Die Host-Vorrichtung 114 der zweiten elektronischen Vorrichtung 104 kommuniziert Informationen mit den PHY-Vorrichtungen 112.1 bis 112.n in dem seriellen Format über die zweite serielle Schnittstelle 140. In der exemplarischen Ausführungsform, die in 1 veranschaulicht ist, weist die Host-Vorrichtung 114 SERDES-Vorrichtungen 142.1 bis 142.n auf, wobei jede der SERDES-Vorrichtungen 142.1 bis 142.n einen Deserialisierer 144 und einen Serialisierer 146 aufweist. Der Deserialisierer 144 wandelt Informationen, die er in dem seriellen Format von der entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 112.1 bis 112.n empfangen hat, in das parallele Format für die Zuführung zu der Host-Vorrichtung 114 um. In ähnlicher Weise wandelt der Serialisierer 146 Informationen, die er von der Host-Vorrichtung 114 in dem parallelen Format empfangen hat, in das serielle Format für die Kommunikation zu einer entsprechenden PHY-Vorrichtung unter den PHY-Vorrichtungen 112.1 bis 112.n um. In einer exemplarischen Ausführungsform kann die Host-Vorrichtung 114 einen Netzwerk-Switch bzw. eine Vermittlungsstelle, einen anwendungsspezifischen integrierten Schaltkreis (NIC), einen Netzwerkschnittstellen-Controller (NIC), einen Netzwerkprozessor, eine Speichervorrichtung oder irgendeine andere geeignete Vorrichtung darstellen, die den Fachleuten auf dem bzw. den relevanten Fachgebiet(en) offensichtlich sein wird, ohne dass von dem Erfindungsgedanken und dem Schutzumfang der vorliegenden Offenbarung abgewichen wird.
-
EXEMPLARISCHE SERIELLE SCHNITTSTELLE
-
2 veranschaulicht eine serielle Schnittstelle innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung. Ein Serialisierer 202 wandelt Informationen, die er in dem parallelen Format empfangen hat, in ein serielles Format für die Kommunikation zu einem Deserialisierer 204 über eine serielle Schnittstelle 206 um. Der Deserialisierer 204 wandelt die von dem Serialisierer 202 in dem seriellen Format empfangenen Informationen in das parallele Format um. Der Serialisierer 202 kann eine exemplarischen Ausführungsform der Serialisierervorrichtung 120, der Serialisierervorrichtung 130, der Serialisierervorrichtung 134, der Serialisierervorrichtung 146, der Serialisierervorrichtung 412 und/oder der Serialisierervorrichtung 414 darstellen. Der Deserialisierer 204 kann eine exemplarische Ausführungsform der Deserialisierervorrichtung 122, der Deserialisierervorrichtung 124, der Deserialisierervorrichtung 136, der Deserialisierervorrichtung 144, der Deserialisierervorrichtung 140 und/oder der Deserialisierervorrichtung 416 darstellen. Die Deserialisierervorrichtung 410, die Serialisierervorrichtung 412, die Serialisierervorrichtung 414 und die Deserialisierervorrichtung 416 werden unten in 4 ausführlicher beschrieben werden. Die serielle Schnittstelle 206 kann eine exemplarische Ausführungsform der ersten seriellen Schnittstelle 116 und/oder der zweiten seriellen Schnittstelle 140 darstellen.
-
Der Serialisierer 202 empfängt eine parallele Sequenz von Informationen 252.1 bis 252.k von einer ersten elektronischen Vorrichtung, wie etwa der Host-Vorrichtung 108, der Deserialisierervorrichtung 128, der Deserialisierervorrichtung 132 und/oder der Host-Vorrichtung 114, um ein paar Beispiele zu nennen. Die parallele Sequenz von Informationen 252.1 bis 252.k kann ein Datenpaket oder mehrere Datenpakete umfassen, die zu dem Deserialisierer 204 übertragen werden sollen. In einer exemplarischen Ausführungsform kann die parallele Sequenz von Informationen 252.1 bis 252.k einen Lesebefehl zum Lesen von Registerdaten aus einem oder mehreren Registern des Deserialisierers 204 und/oder der anderen elektronischen Vorrichtungen, die kommunikativ mit dem Deserialisierer 204 gekoppelt sind, und/oder einen Schreibbefehl zum Schreiben von Registerdaten in das eine oder die mehreren Register des Deserialisierers 204 und/oder der anderen elektronischen Vorrichtungen, die kommunikativ mit dem Deserialisierer 204 gekoppelt sind, umfassen. In dieser exemplarischen Ausführungsform können der Lesebefehl und/oder der Schreibbefehl Folgendes umfassen: (1) Präambeln von zweiunddreißig (32) Bits mit einer logischen Eins; (2) sechzehn (16) Steuerbits zur Identifizierung: der Starts des Lesebefehls und/oder des Schreibbefehls, des Lesebefehls und/oder des Schreibbefehls, einer Adresse einer Host-Vorrichtung, wie etwa der Host-Vorrichtung 108 oder der Host-Vorrichtung 114, um einige Beispiele zu nennen, der Anforderung des Lesebefehls und/oder des Schreibbefehls, einer oder mehrerer Adressen des einen oder der mehreren Register; und (3) sechzehn (16) Bits der Registerdaten.
-
In ähnlicher Weise empfängt der Serialisierer 202 Steuerinformationen 254 von der ersten elektronischen Vorrichtung. Die Steuerinformationen 254 können ein oder mehrere Steuerpakte und/oder einen oder mehrere Verbindungsimpulse bzw. Link Pulses, wie etwa einen oder mehrere schnelle Verbindungsimpulse bzw. Fast Link Pulses (FLPs) oder einen oder mehrere normale Verbindungsimpulse bzw. Normal Link Pulses (NLPs), um einige Beispiele zu nennen, umfassen, um die Konfiguration und/oder den Betrieb des Deserialisierers 204 und/oder anderer elektronischer Vorrichtungen zu identifizieren, die kommunikativ mit dem Deserialisierer 204 gekoppelt sind, wie etwa die PHY-Vorrichtungen 110.1 bis 110.n, die PHY-Vorrichtungen 112.1 bis 112.n, die SERDES-Vorrichtungen 118.1 bis 118.n, und/oder die SERDES-Vorrichtungen 142.1 bis 142.n, um einige Beispiele zu nennen. In einigen Situationen können der eine oder die mehreren Verbindungsimpulse bzw. Link Pulses auch ein oder mehrere Verbindungscodeworte bzw. Link Code Words (LCWs) umfassen. In einer exemplarischen Ausführungsform können die Steuerinformationen 254 verwendet werden, um eine Autonegotiationsprozedur zu implementieren, um es verbundenen Vorrichtungen, wie etwa den PHY-Vorrichtungen 110.1 bis 110.n und den PHY-Vorrichtungen 112.1 bis 112.n, um ein Beispiel zu nennen, zu erlauben, gemeinsame Kommunikationsparameter wie etwa Geschwindigkeit, Fehlerkorrektur, Duplex-Modus und/oder Flussteuerung, um einige Beispiele zu nennen, auszuwählen, um einen oder mehrere Kommunikationsverbindungen bzw. Kommunikations-Links für die Kommunikation von Informationen über einen Kommunikationskanal, wie etwa den Kommunikationskanal 106, aufzubauen.
-
In einigen Situationen können die Steuerinformationen 254 verwendet werden, um die PHY-Vorrichtungen 110.1 bis 110.n zu trainieren, mit den PHY-Vorrichtungen 112.1 bis 112.n über den Kommunikationskanal 106 zu kommunizieren, und/oder um die PHY-Vorrichtungen 112.1 bis 112.n zu trainieren, mit den PHY-Vorrichtungen 110.1 bis 110.n über den Kommunikationskanal 106 zu kommunizieren. In diesen Situationen konfigurieren die PHY-Vorrichtungen 110.1 bis 110.n ihre entsprechende Serialisierervorrichtung 126 und/oder konfigurieren die PHY-Vorrichtungen 112.1 bis 112.n ihre entsprechende Deserialisierervorrichtung 132 und/oder konfigurieren die PHY-Vorrichtungen 112.1 bis 112.n ihre entsprechende Serialisierervorrichtung 138 und/oder konfigurieren die PHY-Vorrichtungen 110.1 bis 110.n ihre entsprechende Deserialisierervorrichtung 128 so, dass sie ihre elektrische Leistungsfähigkeit durch einen unilateralen und/oder bilateralen Austausch der Steuerinformationen 254 optimieren.
-
Darüber hinaus können die Steuerinformationen 254 verwendet werden, um ein oder mehrere erweiterte Merkmale bzw. eine oder mehrere hochentwickelte Eigenschaften einer seriellen Kommunikationsumgebung, wie etwa der seriellen Kommunikationsumgebung 100, um ein Beispiel zu nennen, zu steuern und/oder zu konfigurieren. Diese erweiterten Merkmale umfassen Merkmale die von dem FlexE-(Flexible Ethernet)-Kommunikationsprotokoll unterstützt werden, wie etwa das Bonding (Zusammenschließen) von mehreren Kommunikationsverbindungen bzw. Kommunikations-Links innerhalb des Kommunikationskanals 106, das Sub-Rating (Nutzen nur eines Teils einer Verbindung) von Kommunikationsverbindungen innerhalb des Kommunikationskanals 106, und/oder die Channelization (Kanalisierung) von Kommunikationsverbindungen innerhalb des Kommunikationskanal 106, um ein paar Beispiele zu nennen. Diese erweiterten Merkmale umfassen auch Merkmale, die von dem MAC-Sicherheitsstandard (MACsec) unterstützt werden, wie etwa Secure Connectivity Associations und/oder Security Associations, einschließlich Security Association Keys (SAKs) (Sicherheitsverbindungsschlüssel), um einige Beispiele zu nennen.
-
Danach wandelt der Serialisierer 202 die parallele Sequenz von Informationen 252.1 bis 252.k von dem parallelen Format in das serielle Format entsprechend einem Taktsignal um, um eine serielle Sequenz von Informationen 256 und ein Taktsignal 258 dem Deserialisierer 204 bereitzustellen. In einigen Situationen kann der Serialisierer 202 als eine eingebettete Takteinrichtung implementiert sein, um die parallele Sequenz von Informationen 252.1 bis 252.k und das Taktsignal in die serielle Sequenz von Informationen 256 zu serialisieren. In diesen Situationen stellt der Serialisierer 202 das Taktsignal 258 nicht bereit. Darüber hinaus routet der Serialisierer 202 die Steuerinformationen 254, um dem Deserialisierer 204 Steuerinformationen 260 bereitzustellen. In einer exemplarischen Ausführungsform kann der Serialisierer 202 die Steuerinformationen 254 einfach durchleiten, um die Steuerinformationen 260 dem Deserialisierer 204 bereitzustellen, ohne die Steuerinformationen 254 weiter zu verarbeiten.
-
In einer exemplarischen Ausführungsform kann die serielle Sequenz von Informationen 256 als eine Inband-Kommunikation bzw. In-Band-Kommunikation charakterisiert werden, und die Steuerinformationen 260 können als eine Außerband-Kommunikation bzw. Out-of-band-Kommunikation in Bezug auf die serielle Sequenz von Informationen 256 charakterisiert werden. In dieser exemplarischen Ausführungsform kann die Host-Vorrichtung 108 oder die Host-Vorrichtung 114 über den Serialisierer 202 gleichzeitig oder nahezu gleichzeitig die Konfiguration und/oder den Betrieb des Deserialisierers 204 und/oder der anderen elektronischen Vorrichtungen identifizieren, die kommunikativ mit dem Deserialisierer 204 gekoppelt sind, wie etwa die PHY-Vorrichtungen 110.1 bis 110.n, die PHY-Vorrichtungen 112.1 bis 112.n, die SERDES-Vorrichtungen 118.1 bis 118.n und/oder die SERDES-Vorrichtungen 142.1 bis 142.n, um einige Beispiele zu nennen, und die parallele Sequenz von Informationen 252.1 bis 252.k senden. So kann zum Beispiel die Host-Vorrichtung 108 oder die Hostvorrichtung 114 über den Serialisierer 202 gleichzeitig oder nahezu gleichzeitig jeweils die PHY-Vorrichtungen 112.1 bis 112.n trainieren, mit den PHY-Vorrichtungen 110.1 bis 110.n über den Kommunikationskanal 106 zu kommunizieren, und/oder die PHY-Vorrichtungen 110.1 bis 110.n trainieren, mit den PHY-Vorrichtungen 112.1 bis 112.n über den Kommunikationskanal 106 zu kommunizieren, und die parallele Sequenz von Informationen 252.1 bis 252.k senden.
-
Der Deserialisierer 204 empfängt die serielle Sequenz von Informationen 256 und das Taktsignal 258 und die Steuerinformationen 260 von dem Serialisierer 202 über die serielle Schnittstelle 206. Danach wandelt der Deserialisierer 204 die serielle Sequenz von Informationen 256 von dem seriellen Format in das parallele Format entsprechend dem Taktsignal 258 um, um eine parallele Sequenz von Informationen 262.1 bis 262.m bereitzustellen. Darüber hinaus routet der Deserialisierer 204 die Steuerinformationen 260, um Steuerinformationen 264 einer zweiten elektronischen Vorrichtung bereitzustellen, wie etwa der Host-Vorrichtung 108, der Host-Vorrichtung 114, der Serialisierervorrichtung 126 und/oder der Serialisierervorrichtung 138, um einige Beispiele zu nennen. In einer exemplarischen Ausführungsform kann der Deserialisierer 204 die Steuerinformationen 260 einfach durchleiten, um die Steuerinformationen 264 der zweiten elektronischen Vorrichtung bereitzustellen, ohne die Steuerinformationen 254 weiter zu verarbeiten.
-
EXEMPLARISCHER SERIALISIERER
-
3A veranschaulicht ein Blockdiagramm eines exemplarischen Serialisierers innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung. Ein Serialisierer 300 wandelt Informationen, die er in dem parallelen Format empfangen hat, in das serielle Format für eine Kommunikation zu einem Deserialisierer, wie etwa dem Deserialisierer 204, um ein Beispiel zu nennen, über eine serielle Schnittstelle, wie etwa die serielle Schnittstelle 206, um ein Beispiel zu nennen, um. In ähnlicher Weise leitet der Serialisierer 300 Steuerinformationen zu dem Deserialisierer über die serielle Schnittstelle durch. In der exemplarischen Ausführungsform, die in 3A veranschaulicht ist, weist der Serialisierer 300 eine Umwandlungsschaltung 302 und eine Durchleitschaltung 304 auf. Der Serialisierer 300 kann eine exemplarische Ausführungsform des Serialisierers 202 darstellen.
-
Die Umwandlungsschaltung 302 empfängt die parallele Sequenz von Informationen 252.1 bis 252.k von einer ersten Gruppe von Eingangsports unter mehreren Eingangsports. Danach wandelt die Umwandlungsschaltung 302 die parallele Sequenz von Informationen 252.1 bis 252.k von dem parallelen Format in das serielle Format entsprechend einem Taktsignal um, um die serielle Sequenz von Informationen 256 und das Taktsignal 258 einer ersten Gruppe von Ausgangsports unter mehreren Ausgangsports bereitzustellen. In einigen Situationen kann die Umwandlungsschaltung 302 die parallele Sequenz von Informationen 252.1 bis 252.k und das Taktsignal in die serielle Sequenz von Informationen 256 serialisieren. In diesen Situationen stellt die Umwandlungsschaltung 302 das Taktsignal 258 nicht bereit.
-
Die Durchleitschaltung 304 empfängt die Steuerinformationen 254 von einem zweiten Eingangsport unter den mehreren Eingangsports. Die Durchleitschaltung 304 routet die Steuerinformationen 254, um die Steuerinformationen 260 einem zweiten Ausgangsport unter den mehreren Ausgangsports bereitzustellen. In einer exemplarischen Ausführungsform kann der Serialisierer 202 die Steuerinformationen 254 einfach durchleiten, um die Steuerinformationen 260 dem zweiten Ausgangsport bereitzustellen, ohne die Steuerinformationen 254 weiter zu verarbeiten.
-
EXEMPLARISCHER DESERIALISIERER
-
3B veranschaulicht ein Blockdiagramm eines exemplarischen Serialisierers innerhalb der seriellen Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung. Ein Deserialisierer 306 wandelt Informationen, die er in dem seriellen Format empfangen hat, in das parallele Format für eine Kommunikation zu einem Serialisierer, wie etwa dem Serialisierer 202, um ein Beispiel zu nennen, über eine serielle Schnittstelle, wie etwa die serielle Schnittstelle 206, um ein Beispiel zu nennen, um. In ähnlicher Weise leitet der Deserialisierer 306 Steuerinformationen zu dem Serialisierer über die serielle Schnittstelle durch. In der exemplarischen Ausführungsform, die in 3B veranschaulicht ist, weist der Deserialisierer 306 eine Umwandlungsschaltung 308 und eine Durchleitschaltung 310 auf. Der Deserialisierer 306 kann eine exemplarische Ausführungsform des Deserialisierers 204 darstellen.
-
Die Umwandlungsschaltung 308 empfängt die serielle Sequenz von Informationen 256 und das Taktsignal 258 von einer ersten Gruppe von Eingangsports unter mehreren Eingangsports. Danach wandelt die Umwandlungsschaltung 308 die serielle Sequenz von Informationen 256 von dem seriellen Format in das parallele Format entsprechend dem Taktsignal 258 um, um die parallele Sequenz von Informationen 262.1 bis 262.m einer ersten Gruppe von Ausgangsports unter mehreren Ausgangsports bereitzustellen.
-
Die Durchleitschaltung 310 empfängt die Steuerinformationen 260 von einem zweiten Eingangsport unter den mehreren Eingangsports. Die Durchleitschaltung 310 routet die Steuerinformationen 260, um die Steuerinformationen 264 einem zweiten Ausgangsport unter den mehreren Ausgangsports bereitzustellen. In einer exemplarischen Ausgangsform kann der Serialisierer 202 die Steuerinformationen 260 einfach durchleiten, um die Steuerinformationen 264 dem zweiten Ausgangsport bereitzustellen, ohne die Steuerinformationen 260 weiter zu verarbeiten.
-
ZWEITE EXEMPLARISCHE KOMMUNIKATIONSUMGEBUNG
-
4 veranschaulicht eine zweite Kommunikationsumgebung in Übereinstimmung mit einer exemplarischen Ausführungsform der vorliegenden Offenbarung. Eine serielle Kommunikationsumgebung 400, wie etwa ein Datenzentrum bzw. Rechenzentrum oder ein Firmengelände, um einige Beispiele zu nennen, stellt eine serielle Kommunikation von Informationen zwischen einer ersten elektronischen Vorrichtung 402 und einer zweiten elektronischen Vorrichtung 404 über den Kommunikationskanal 106 bereit. Wie in 4 veranschaulicht ist, weist die erste elektronische Vorrichtung 402 die Host-Vorrichtung 108 und Simplex-Vorrichtungen 406.1 bis 406.n auf, und weist die zweite elektronische Vorrichtung 104 Simplex-Vorrichtungen 408.1 bis 408.n und die Host-Vorrichtung 114 auf. Wie unten noch erörtert werden wird, weist eine Simplex-Vorrichtung, wie etwa eine von den Simplex-Vorrichtungen 406.1 bis 406.n und/oder den Simplex-Vorrichtungen 408.1 bis 408.n, einen Serialisierer ohne einen korrespondierenden Deserialisierer und einen Deserialisierer ohne einen korrespondierenden Serialisierer auf. Im Gegensatz dazu weist eine PHY-Vorrichtung, wie etwa eine von den PHY-Vorrichtungen 110.1 bis 110.n und/oder von den PHY-Vorrichtungen 112.1 bis 112.n n, einen Serialisierer mit einem korrespondierenden Deserialisierer und einen Deserialisierer mit einem korrespondierenden Serialisierer auf. Aber die Fachleute auf dem bzw. den relevanten Fachgebiet(en) werden erkennen, dass die erste elektronische Vorrichtung 402 und die zweite elektronische Vorrichtung 404 jeweils die PHY-Vorrichtungen 110.1 bis 110.n und die PHY-Vorrichtungen 112.1 bis 112.n wie oben in 1 erörtert einschließen können, ohne dass von dem Erfindungsgedanken und dem Schutzumfang der vorliegenden Offenbarung abgewichen wird.
-
Die Host-Vorrichtung 108 der ersten elektronischen Vorrichtung 402 kommuniziert Informationen mit den Simplex-Vorrichtungen 406.1 bis 406.n in dem seriellen Format über die erste serielle Schnittstelle 116 in einer im Wesentlichen ähnlichen Art und Weise, wie die Host-Vorrichtung 108 der ersten elektronischen Vorrichtung 402 Informationen mit den PHY-Vorrichtungen 110.1 bis 110.n kommuniziert, wie dies oben in 1 beschrieben worden ist.
-
Die Simplex-Vorrichtungen 406.1 bis 406.n der ersten elektronischen Vorrichtung 402 kommunizieren Informationen zwischen der Host-Vorrichtung 108 und den Simplex-Vorrichtungen 408.1 bis 408.n der zweiten elektronischen Vorrichtung 404. In der exemplarischen Ausführungsform, die in 4 veranschaulicht ist, weist jede der Simplex-Vorrichtungen 406.1 bis 406.n einen Deserialisierer 410 und einen Serialisierer 412 auf. Der Deserialisierer 410 wandelt Informationen, die er in dem seriellen Format von einer entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 118.1 bis 118.n über die erste serielle Schnittstelle 116 empfangen hat, in das parallele Format für eine Zuführung zu einer entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 408.1 bis 408.n um. In ähnlicher Weise wandelt der Serialisierer 412 Informationen, die er von der entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 408.1 bis 408.n über den Kommunikationskanal 106 empfangen hat, in das serielle Format für die Kommunikation zu einer entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 118.1 bis 118.n über die erste serielle Schnittstelle 116 um.
-
Wie oben in 2 erörtert worden ist, können der Serialisierer 202 und der Deserialisierer 204 jeweils exemplarische Ausführungsformen des Serialisierers 414 und des Deserialisierers 410 darstellen. Somit empfängt der Deserialisierer 410 die Steuerinformationen 254, wie etwa das eine oder die mehreren Steuerpakte und/oder den einen oder die mehreren Verbindungsimpulse bzw. Link Pulses, wie oben in 2 beschrieben worden ist, von der Host-Vorrichtung 108 als die Steuerinformationen 260, um die Konfiguration und/oder den Betrieb der Simplex-Vorrichtungen 408.1 bis 408.n zu identifizieren. Darüber hinaus routet der Deserialisierer 410 die Steuerinformationen 260, um die Steuerinformationen 264 für die Zuführung zu einer entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 408.1 bis 408.n bereitzustellen. In einer exemplarischen Ausführungsform kann der Deserialisierer 410 die Steuerinformationen 260 einfach durchleiten, um die Steuerinformationen 264 der entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 408.1 bis 408.n bereitzustellen, ohne die Steuerinformationen 254 weiter zu verarbeiten. In einigen Situationen können die Steuerinformationen 260 verwendet werden, um die Simplex-Vorrichtungen 406.1 bis 406.n zu trainieren, mit dem Simplex-Vorrichtungen 408.1 bis 408.n über den Kommunikationskanal 106 zu kommunizieren, und/oder um die Simplex-Vorrichtungen 408.1 bis 408.n zu trainieren, mit den Simplex-Vorrichtungen 406.1 bis 406.n über den Kommunikationskanal 106 zu kommunizieren. In diesen Situationen konfigurieren die Simplex-Vorrichtungen 406.1 bis 406.n ihren entsprechenden Deserialisierer 401 und/oder konfigurieren die Simplex-Vorrichtungen 408.1 bis 408.n ihre entsprechende Serialisierervorrichtung 414 so, dass sie ihre elektrische Leistungsfähigkeit durch einen unilateralen und/ oder bilateralen Austausch der Steuerinformationen 260 optimieren.
-
Die Simplex-Vorrichtungen 408.1 bis 408.n der zweiten elektronischen Vorrichtung 404 kommunizieren Informationen zwischen der Host-Vorrichtung 114 und den Simplex-Vorrichtungen 406.1 bis 406.n der ersten elektronischen Vorrichtung 402. In der exemplarischen Ausführungsform, die in 4 veranschaulicht ist, weist jede der Simplex-Vorrichtungen 408.1 bis 408.n einen Serialisierer 414 und einen Deserialisierer 416 auf. Der Serialisierer 414 wandelt Informationen, die er von einer entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 406.1 bis 406.n über den Kommunikationskanal 106 empfangen hat, in das serielle Format für eine Kommunikation mit einer entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 142.1 bis 142.n über eine zweite serielle Schnittstelle 140 um. Der Deserialisierer 124 wandelt Informationen, die er in dem seriellen Format von der entsprechenden SERDES-Vorrichtung unter den SERDES-Vorrichtungen 142.1 bis 142.n über die zweite serielle Schnittstelle 140 empfangen hat, in das parallele Format für die Zuführung zu einer entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 406.1 bis 406.n um.
-
Wie oben in 2 erörtert worden ist, können der Serialisierer 202 und der Deserialisierer 204 jeweils exemplarische Ausführungsformen des Serialisierers 414 und des Deserialisierers 416 darstellen. Somit empfängt der Deserialisierer 416 die Steuerinformationen 254, wie etwa das eine oder die mehreren Steuerpakete und/oder den einen oder die mehreren Verbindungsimpulse bzw. Link Pulses, wie dies oben in 2 beschrieben ist, von der Host-Vorrichtung 114 als die Steuerinformationen 260, um die Konfiguration und/oder den Betrieb der Simplex-Vorrichtungen 406.1 bis 406.n zu identifizieren. Darüber hinaus routet der Deserialisierer 416 die Steuerinformationen 260, um die Steuerinformationen 264 für die Zuführung zu einer entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 406.1 bis 406.n bereitzustellen. In einer exemplarischen Ausführungsform kann der Deserialisierer 416 die Steuerinformationen 260 einfach durchleiten, um die Steuerinformationen 264 der entsprechenden Simplex-Vorrichtung unter den Simplex-Vorrichtungen 406.1 bis 406.n bereitzustellen, ohne die Steuerinformationen 254 weiter zu verarbeiten. In einigen Situationen können die Steuerinformationen 260 verwendet werden, um die Simplex-Vorrichtungen 406.1 bis 406.n zu trainieren, mit den Simplex-Vorrichtungen 408.1 bis 408.n über den Kommunikationskanal 106 zu kommunizieren, und/oder um die Simplex-Vorrichtungen 408.1 bis 408.n zu trainieren, mit den Simplex-Vorrichtungen 406.1 bis 406.n über den Kommunikationskanal 106 zu kommunizieren. In diesen Situationen konfigurieren die Simplex-Vorrichtungen 406.1 bis 406.n ihren entsprechenden Serialisierer 412 und/oder konfigurieren die Simplex-Vorrichtungen 408.1 bis 408.n ihre entsprechende Deserialisierervorrichtung 416 so, dass sie ihre elektrische Leistungsfähigkeit durch einen unilateralen und/oder bilateralen Austausch der Steuerinformationen 260 optimieren.
-
Die Host-Vorrichtung 114 der zweiten elektronischen Vorrichtung 404 kommuniziert Informationen mit den Simplex-Vorrichtungen 408.1 bis 408.n in dem seriellen Format über die zweite serielle Schnittstelle 140 in einer im Wesentlichen ähnlichen Art und Weise, wie die Host-Vorrichtung 114 der zweiten elektronischen Vorrichtung 104 Informationen mit den PHY-Vorrichtungen 112.1 bis 112.n kommuniziert, wie oben in 1 beschrieben worden ist.
-
Jedes Merkmal, jede Struktur oder Charakteristik, die in Verbindung mit einer exemplarischen Ausführungsform beschrieben worden ist, kann unabhängig oder in jeglicher Kombination mit Merkmalen, Strukturen und Charakteristiken anderer exemplarischer Ausführungsformen einbezogen werden, egal ob diese nun explizit beschrieben worden sind oder nicht. Die Offenbarung ist mit Hilfe von Funktionsbausteinen beschrieben worden, die die Implementierung von spezifischen Funktionen und Beziehungen davon veranschaulichen. Die Grenzen dieser Funktionsbausteine sind hier aus Gründen der leichteren Beschreibung willkürlich festgelegt worden. Alternative Grenzen können festgelegt werden, solange die spezifizierten Funktionen und Beziehungen davon in geeigneter Weise zustande gebracht werden.
