DE102017217713B4 - Process for making electrical contacts on a solar cell and solar cell - Google Patents
Process for making electrical contacts on a solar cell and solar cell Download PDFInfo
- Publication number
- DE102017217713B4 DE102017217713B4 DE102017217713.6A DE102017217713A DE102017217713B4 DE 102017217713 B4 DE102017217713 B4 DE 102017217713B4 DE 102017217713 A DE102017217713 A DE 102017217713A DE 102017217713 B4 DE102017217713 B4 DE 102017217713B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- metal
- solar cell
- semiconductor
- halogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 37
- 230000008569 process Effects 0.000 title description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 111
- 239000011248 coating agent Substances 0.000 claims abstract description 76
- 238000000576 coating method Methods 0.000 claims abstract description 76
- 238000001312 dry etching Methods 0.000 claims abstract description 51
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 35
- 150000002367 halogens Chemical class 0.000 claims abstract description 35
- 238000004070 electrodeposition Methods 0.000 claims abstract description 25
- 238000000608 laser ablation Methods 0.000 claims abstract description 22
- 238000011282 treatment Methods 0.000 claims abstract description 17
- 239000002243 precursor Substances 0.000 claims abstract description 13
- 238000005234 chemical deposition Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 65
- 229910052710 silicon Inorganic materials 0.000 claims description 65
- 239000010703 silicon Substances 0.000 claims description 65
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 63
- 239000011148 porous material Substances 0.000 claims description 59
- 239000007789 gas Substances 0.000 claims description 31
- 229910052759 nickel Inorganic materials 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 22
- 239000003792 electrolyte Substances 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 150000002739 metals Chemical class 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229920001940 conductive polymer Polymers 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 4
- 150000002366 halogen compounds Chemical class 0.000 claims description 4
- 239000012433 hydrogen halide Substances 0.000 claims description 3
- 229910000039 hydrogen halide Inorganic materials 0.000 claims description 3
- 150000004820 halides Chemical class 0.000 claims description 2
- 229910052756 noble gas Inorganic materials 0.000 claims description 2
- 239000010970 precious metal Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 79
- 239000010410 layer Substances 0.000 description 66
- 238000000151 deposition Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000002161 passivation Methods 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 14
- 229910052709 silver Inorganic materials 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003638 chemical reducing agent Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 229910000510 noble metal Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000012552 review Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 229920000144 PEDOT:PSS Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- -1 copper or nickel Chemical class 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000178 monomer Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 2
- 229910017875 a-SiN Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002655 kraft paper Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- OXSYGCRLQCGSAQ-UHFFFAOYSA-N CC1CCC2N(C1)CC3C4(O)CC5C(CCC6C(O)C(O)CCC56C)C4(O)CC(O)C3(O)C2(C)O Chemical compound CC1CCC2N(C1)CC3C4(O)CC5C(CCC6C(O)C(O)CCC56C)C4(O)CC(O)C3(O)C2(C)O OXSYGCRLQCGSAQ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 241000221016 Schoepfia arenaria Species 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004141 Sodium laurylsulphate Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- JXLHNMVSKXFWAO-UHFFFAOYSA-N azane;7-fluoro-2,1,3-benzoxadiazole-4-sulfonic acid Chemical compound N.OS(=O)(=O)C1=CC=C(F)C2=NON=C12 JXLHNMVSKXFWAO-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002608 ionic liquid Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 229910021653 sulphate ion Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- JOXIMZWYDAKGHI-UHFFFAOYSA-N toluene-4-sulfonic acid Chemical compound CC1=CC=C(S(O)(=O)=O)C=C1 JOXIMZWYDAKGHI-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
Abstract
Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle, folgende Schritte umfassend:- Bereitstellen einer Vorstufe einer Solarzelle, umfassend ein Halbleiter-Substrat mit einer Vorder- und Rückseite,- Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat,- Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen durch eine Laserablation, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden,- Behandlung der freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen,- elektrochemische oder chemische Abscheidung eines Metalls M1 oder eines Halbleiters H1 auf dem geätzten Halbleiter-Substrat.Method for producing electrical contacts on a solar cell, comprising the following steps:- providing a precursor of a solar cell, comprising a semiconductor substrate with a front and rear side,- applying a dielectric starting coating on the semiconductor substrate,- removing the dielectric starting coating in defined Areas by laser ablation, so that a structured dielectric coating and exposed areas of the semiconductor substrate are obtained,- treatment of the exposed areas of the semiconductor substrate with a halogen-containing gas in a plasma-free dry etching step to obtain an etched semiconductor substrate in the exposed Areas, - electrochemical or chemical deposition of a metal M1 or a semiconductor H1 on the etched semiconductor substrate.
Description
Um den Strom einer Solarzelle abgreifen zu können, müssen metallische Kontakte aufgebracht werden. Zur Minimierung von Abschattungseffekten werden die Kontakte auf der Oberfläche (Vorder- und/oder Rückseite) der Solarzelle beispielsweise in Form eines Kontaktgitters bzw. als Busbar mit Kontaktfingern aufgebracht.In order to be able to tap the current from a solar cell, metallic contacts must be applied. To minimize shadowing effects, the contacts are applied to the surface (front and/or rear) of the solar cell, for example in the form of a contact grid or as a busbar with contact fingers.
Die Solarzellenvorder- und/oder -rückseite wird üblicherweise mit einer dielektrischen Schicht, beispielsweise einer Siliciumnitrid-Schicht (SiNx-Schicht) überzogen. Diese dient der Passivierung und minimiert die Lichtreflexion der Solarzellenoberfläche (d.h. fungiert als Antireflexions(AR)-Schicht). Dielektrische Passivierungsschichten können auch durch Siliciumoxid oder Aluminiumoxid gebildet werden.The front and/or back of the solar cell is usually covered with a dielectric layer, for example a silicon nitride layer (SiNx layer). This is used for passivation and minimizes light reflection from the solar cell surface (i.e. acts as an anti-reflection (AR) layer). Dielectric passivation layers can also be formed by silicon oxide or aluminum oxide.
Ein bekannter Prozessweg für die Herstellung einer Solarzelle (z.B. einer Silicium-Solarzelle) beinhaltet beispielsweise unter anderem folgende Schritte:
- - Texturierung der Oberfläche des Halbleiters (z.B. Si) an der Vorder- oder Rückseite der Solarzelle,
- - Dotierung des Halbleiters, um einen Emitter zu erzeugen,
- - Metallisierung der gegenüberliegenden Seite (z.B. der Rückseite) der Solarzelle,
- - Aufbringen einer oder mehrerer dielektrischer Schichten zur Passivierung der Halbleiteroberfläche und/oder als Antireflexionsschicht.
- - Texturing of the surface of the semiconductor (e.g. Si) on the front or back of the solar cell,
- - doping the semiconductor to create an emitter,
- - Metallization of the opposite side (e.g. the back) of the solar cell,
- - Application of one or more dielectric layers to passivate the semiconductor surface and/or as an anti-reflection layer.
Nach diesen Prozessschritten muss noch die Metallisierung der Solarzellenseite, auf der die dielektrische Schicht aufgebracht wurde, erfolgen, beispielsweise als letzter Prozessschritt vor der Modulintegration der Solarzelle. Für die Herstellung eines Kontaktgitters wird üblicherweise mittels Siebdruck eine silberhaltige Paste auf die AR-Schicht aufgebracht, gefolgt von einer thermischen Behandlung bei ausreichend hoher Temperatur, so dass die Silberpartikel bis zur Oberfläche des Halbleiters diffundieren können. Nachteilig ist dabei jedoch, dass relativ breite Kontaktfinger mit hohem elektrischen Kontaktwiderstand zum Halbleiter erhalten werden. Außerdem sind die relativ hohen Materialkosten des Silbers nachteilig.After these process steps, the side of the solar cell on which the dielectric layer was applied must be metallized, for example as the last process step before the module integration of the solar cell. For the production of a contact grid, a paste containing silver is usually applied to the AR layer by means of screen printing, followed by a thermal treatment at a sufficiently high temperature so that the silver particles can diffuse to the surface of the semiconductor. The disadvantage here, however, is that relatively wide contact fingers with a high electrical contact resistance to the semiconductor are obtained. In addition, the relatively high material costs of silver are disadvantageous.
Um diese Nachteile zu vermeiden, ist bekannt, eine strukturierte dielektrische Beschichtung auf dem Halbleiter aufzubringen und auf den freiliegenden Bereichen des Halbleiters ein Metall elektrochemisch (galvanisch) oder chemisch abzuscheiden. Da die dielektrische Beschichtung elektrisch isolierend ist, fungiert sie als Maske und die elektrochemische Abscheidung erfolgt im Wesentlichen nur auf den Maskenfreien Bereichen des Halbleiters, nicht jedoch auf der dielektrischen Maske selbst. Die strukturierte dielektrische Beschichtung wird beispielsweise erhalten, indem zunächst eine vollflächige dielektrische Beschichtung aufgebracht wird und durch geeignete Methoden wie z.B. Laserablation, nasschemisches Ätzen, Auftragen einer Ätzpaste oder mechanisches Ritzen in definierten Bereichen ein Materialabtrag erfolgt, so dass eine strukturierte dielektrische Beschichtung und freiliegende Halbleiterbereiche erhalten werden. Die Metallabscheidung auf den freiliegenden Halbleiterbereichen erfolgt beispielsweise über eine elektrochemische Abscheidung („Galvanisieren“) oder eine außenstromfreie chemische Abscheidung in Anwesenheit eines Reduktionsmittels (z.B. außenstromfreie Abscheidung von Nickel, „Chemisch-Nickel“). Die elektrochemische oder außenstromfreie chemische Abscheidung kann optional auch durch Licht induziert bzw. unterstützt sein („Light-Induced Plating LIP“), wobei während der Abscheidung der Halbleiter mit Licht beleuchtet wird.In order to avoid these disadvantages, it is known to apply a structured dielectric coating to the semiconductor and to electrochemically (galvanically) or chemically deposit a metal on the exposed regions of the semiconductor. Since the dielectric coating is electrically insulating, it acts as a mask and the electrochemical deposition essentially only takes place on the mask-free areas of the semiconductor, but not on the dielectric mask itself. The structured dielectric coating is obtained, for example, by first applying a full-area dielectric coating and material is removed in defined areas using suitable methods such as laser ablation, wet-chemical etching, application of an etching paste or mechanical scratching, so that a structured dielectric coating and exposed semiconductor areas are obtained. The metal is deposited on the exposed semiconductor areas, for example, by means of electrochemical deposition ("electroplating") or chemical deposition without external current in the presence of a reducing agent (e.g. deposition of nickel without external current, "chemical nickel"). The electrochemical or external current-free chemical deposition can optionally also be induced or supported by light ("light-induced plating LIP"), with the semiconductor being illuminated with light during the deposition.
Die Verwendung einer strukturierten dielektrischen Beschichtung zum Anbringen metallischer Kontakte wird beispielsweise in folgenden Publikationen beschrieben:
- - REHMAN, Atteq Ur; LEE, Soo Hong: Review of the potential of the Ni/Cu plating technique for crystalline silicon solar cells. In: Materials. 2014, Vol. 7, No. 2, S. 1318-1341, — REHMAN, Atteq Ur; LEE, Soo Hong: Chapter 10: Crystalline silicon solar cells with nickel/copper contacts. In: Solar Cells - New Approaches and Reviews. Rijeka, Croatia: InTech, 2015. S. 279-301,
- - KLUSKA, Sven [et al.]: Electrical and mechanical properties of plated Ni/Cu contacts for Si solar cells. In: Energy Procedia. 2015, Vol. 77, S. 733-743,
- - LENNON, Alison; YAO, Yu; WENHAM, Stuart: Evolution of metal plating for silicon solar cell metallisation. In: Progress in Photovoltaics: Research and Applications. 2013, Vol. 21, No. 7, S. 1454-1468,
- - KNORZ, Annerose [et al.]: Selective laser ablation of SiNx layers on textured surfaces for low temperature front side metallizations. In: Progress in Photovoltaics: Research and Applications. 2009, Vol. 17, No. 2, S. 127-136.
- - REHMAN, Atteq Ur; LEE, Soo Hong: Review of the potential of the Ni/Cu plating technique for crystalline silicon solar cells. In: Materials. 2014, Vol. 7, No. 2, pp. 1318-1341, — REHMAN, Atteq Ur; LEE, Soo Hong: Chapter 10: Crystalline silicon solar cells with nickel/copper contacts. In: Solar Cells - New Approaches and Reviews. Rijeka, Croatia: InTech, 2015. pp. 279-301,
- - KLUSKA, Sven [et al.]: Electrical and mechanical properties of plated Ni/Cu contacts for Si solar cells. In: Energy Procedia. 2015, Vol. 77, pp. 733-743,
- - LENNON, Alison; YAO, Yu; WENHAM, Stuart: Evolution of metal plating for silicon solar cell metallization. In: Progress in Photovoltaics: Research and Applications. 2013, Vol. 21, No. 7, pp. 1454-1468,
- - KNORZ, Annerose [et al.]: Selective laser ablation of SiNx layers on textured surfaces for low temperature front side metallizations. In: Progress in Photovoltaics: Research and Applications. 2009, Vol. 17, No. 2, pp. 127-136.
Problematisch sind dabei das Realisieren einer ausreichend hohen Haftfestigkeit des elektrochemisch oder chemisch abgeschiedenen Metalls auf dem Halbleiter und die Vermeidung parasitärer Metallabscheidungen auf der dielektrischen Maske. Auch sollte eine Beeinträchtigung der Antireflexionseigenschaften der dielektrischen Beschichtung möglichst vermieden werden.The problem here is the realization of a sufficiently high adhesion of the electrochemically or chemically deposited metal on the semiconductor and the avoidance of parasitic metal deposits on the dielectric mask. Also should be an impairment of the anti-reflection s properties of the dielectric coating are avoided as far as possible.
Unterschiedliche elastische Eigenschaften von Halbleiter-Substrat und Metall und Temperaturdifferenzen im Metallabscheidungsprozess, beispielsweise durch eine gegenüber der Umgebung erhöhte Temperatur des Elektrolytbades, führen zu inneren Spannungen, insbesondere an den Grenzschichten des Substrat-Metall-Schichtsystems. Abgeschiedenes Metall und Substrat kühlen nach der Abscheidung ab. Dies kann mit einer Größenänderung der Materialien einhergehen. Wenn Wärmeausdehnungskoeffizienten von Metall und Substrat nicht übereinstimmen, entsteht eine mechanische Spannung. Dieser inneren Spannung und gegebenenfalls einer äußeren Krafteinwirkung auf die Metallisierung muss eine gewisse Haftkraft des abgeschiedenen Metalls auf dem Substrat entgegenwirken.Different elastic properties of the semiconductor substrate and metal and temperature differences in the metal deposition process, for example due to the temperature of the electrolyte bath being higher than the ambient temperature, lead to internal stresses, particularly at the boundary layers of the substrate-metal layer system. Deposited metal and substrate cool after deposition. This can be accompanied by a change in the size of the materials. If the thermal expansion coefficients of the metal and the substrate do not match, mechanical stress arises. A certain adhesive force of the deposited metal on the substrate must counteract this internal tension and any external force acting on the metallization.
Zur Verbesserung der Haftfestigkeit ist beispielsweise bekannt, nach der Abscheidung eines Metalls auf dem Siliciumsubstrat eine thermische Behandlung durchzuführen, so dass sich an der Grenzfläche ein Metallsilicid bildet. Nicht reagiertes Metall wird abgeätzt. Anschließend wird auf der Silicid-Schicht erneut galvanisch abgeschieden. Die Silicid-Schicht fungiert als Haftvermittler zwischen dem Silicium und dem elektrochemisch abgeschiedenen Metall. Siehe z.B. REHMAN, Atteq Ur; LEE, Soo Hong: Review of the potential of the Ni/Cu plating technique for crystalline silicon solar cells. In: Materials. 2014, Vol. 7, No. 2, S. 1318-1341.In order to improve the adhesive strength, it is known, for example, to carry out a thermal treatment after the deposition of a metal on the silicon substrate, so that a metal silicide is formed at the interface. Unreacted metal is etched away. The silicide layer is then again galvanically deposited. The silicide layer acts as an adhesion promoter between the silicon and the electroplated metal. See e.g. REHMAN, Atteq Ur; LEE, Soo Hong: Review of the potential of the Ni/Cu plating technique for crystalline silicon solar cells. In: Materials. 2014, Vol. 7, No. 2, pp. 1318-1341.
Es hat sich jedoch herausgestellt, dass die für die verbesserte Haftung erforderliche Rauigkeit der Oberfläche nicht bei jeder Konfiguration des Lasersystems gegeben ist. Insbesondere bei der Verwendung von günstigen und langlebigen Lasern mit Pulslängen im Nanosekunden-Bereich oder von Dauerstrichlasern schmilzt das Silicium an seiner Oberfläche deutlich an und beim Erstarren entstehen in den freigelegten Bereichen relativ glatte Siliciumoberflächen, so dass die Haftung des abgeschiedenen Metalls nicht ausreichend ist.However, it has been found that the surface roughness required for improved adhesion is not given with every configuration of the laser system. In particular when using cheap and long-lasting lasers with pulse lengths in the nanosecond range or continuous wave lasers, the silicon clearly melts on its surface and during solidification relatively smooth silicon surfaces develop in the exposed areas, so that the adhesion of the deposited metal is not sufficient.
Bei der Optimierung der durch die Laserablation freigelegten Bereiche des Halbleiter-Substrats wurden bisher mehrere Ansätze verfolgt.To date, several approaches have been pursued to optimize the areas of the semiconductor substrate exposed by laser ablation.
Der Einsatz von ultrakurz gepulsten Lasern mit einer Pulsdauer im Femto- und Picosekundenbereich ermöglicht eine Haftungssteigerung der Kontakte. Diese resultiert aus einem Interferenzmuster der Laserpulse, das bei der Laserablation der dielektrischen Beschichtung in die freigelegte Siliciumoberfläche geschmolzen wird und nach dem Abkühlen und Verfestigen eine raue Mikrostruktur auf der Siliciumoberfläche hinterlässt. Siehe KLUSKA, Sven [et al.]: Micro characterization of laser structured solar cells with plated Ni–Ag contacts. In: Solar Energy Materials and Solar Cells. 2014, Vol. 120, Part A, S. 323-331. Diese Lasersysteme sind aber relativ teuer und haben eine geringe Standzeit.The use of ultra-short pulsed lasers with a pulse duration in the femtosecond and picosecond range enables an increase in the adhesion of the contacts. This results from an interference pattern of the laser pulses that is melted into the exposed silicon surface during laser ablation of the dielectric coating and leaves a rough microstructure on the silicon surface after cooling and solidification. See KLUSKA, Sven [et al.]: Micro characterization of laser structured solar cells with plated Ni–Ag contacts. In: Solar Energy Materials and Solar Cells. 2014, Vol. 120, Part A, pp. 323-331. However, these laser systems are relatively expensive and have a short service life.
Von Interesse ist daher eine Verfahrensführung, die auch bei der Verwendung von Lasern mit Pulsen im Nanosekunden-Bereich oder von Dauerstrichlasern zur Ausbildung einer ausreichend rauen Oberfläche führt.Of interest is therefore a method that leads to the formation of a sufficiently rough surface even when using lasers with pulses in the nanosecond range or continuous wave lasers.
CHONG, C. M. [et al.]: Improved adhesion for plated solar cell metallisation. In: 2015 IEEE 42nd Photovoltaic Specialist Conference (PVSC), 14-19 June 2015, New Orleans, LA, USA. 2015, 4 S. ISBN 978-1-4799-7944-8 (E). DOI: 10.1109/PVSC.2015.7355882, und
Wie oben bereits erwähnt, beinhaltet die Prozessroute für die Herstellung einer Solarzelle üblicherweise auch die Texturierung der Halbleiteroberfläche (z.B. durch Ausbildung pyramidaler Strukturen auf der Oberfläche), um die oberflächliche Lichtreflexion so gering wie möglich zu halten. Die Texturierung kann beispielsweise über ein nasschemisches Ätzen erfolgen. Alternativ ist auch bekannt, die Texturierung der Halbleiteroberfläche durch ein Plasma-freies Trockenätzverfahren mit gasförmigen Halogenen oder halogenhaltigen Verbindungen als Ätzmedium durchzuführen. Die Texturierung der Siliciumoberfläche in einer Solarzelle über ein Trockenätzverfahren beschreiben z.B.
Das Plasma-freie Ätzen einer Siliciumoberfläche unter Verwendung gasförmiger Halogene oder halogenhaltiger Verbindungen wird beispielsweise auch von IBBOTSON, D. E. [et al.]: Plasmaless dry etching of silicon with fluorine‐containing compounds. In: Journal of Applied Physics. 1984, Vol. 56, No. 10, S. 2939-2942, ARANA, Leonel R. [et al.]: Isotropic etching of silicon in fluorine gas for MEMS micromachining. In: Journal of Micromechanics and Microengineering. 2007, Vol. 17, No. 2, S. 384-392 und in der
Eine Aufgabe der vorliegenden Erfindung ist die Herstellung elektrischer Kontakte auf einer Solarzelle über ein möglichst effizientes Verfahren, das die Abscheidung unterschiedlicher Metalle, insbesondere preisgünstiger Metalle wie Kupfer oder Nickel, oder Halbleiter ermöglicht und zu einer guten Haftung des abgeschiedenen Metalls oder Halbleiters auf dem Halbleiter-Substrat der Solarzelle führt. Die Eigenschaften einer dielektrischen Antireflexions- und/oder Passivierungsbeschichtung sollten dabei möglichst nicht beeinträchtigt werden. Eine weitere Aufgabe der vorliegenden Erfindung liegt in der Bereitstellung einer Solarzelle, deren elektrische Kontakte gut auf der Halbleiteroberfläche haften und die über ein effizientes und kostengünstiges Verfahren erhältlich ist.An object of the present invention is the production of electrical contacts on a solar cell using a method that is as efficient as possible, which enables the deposition of different metals, in particular inexpensive metals such as copper or nickel, or semiconductors and leads to good adhesion of the deposited metal or semiconductor to the semiconductor Substrate of the solar cell leads. The properties of a dielectric antireflection and/or passivation coating should not be adversely affected if possible. A further object of the present invention is to provide a solar cell whose electrical contacts adhere well to the semiconductor surface and which can be obtained using an efficient and cost-effective process.
Gelöst wird die Aufgabe durch ein Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle, das folgende Schritte umfasst:
- - Bereitstellen einer Vorstufe einer Solarzelle, umfassend ein Halbleiter-Substrat mit einer Vorder- und Rückseite,
- - Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat,
- - Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen durch eine Laserablation, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden,
- - Behandlung der freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen,
- - elektrochemische oder chemische Abscheidung eines Metalls oder eines Halbleiters auf dem geätzten Halbleiter-Substrat.
- - Providing a precursor of a solar cell, comprising a semiconductor substrate with a front and back,
- - Application of an initial dielectric coating on the semiconductor substrate,
- - Removal of the initial dielectric coating in defined areas by laser ablation, so that a structured dielectric coating and exposed areas of the semiconductor substrate are obtained,
- - treatment of the exposed areas of the semiconductor substrate with a halogen-containing gas in a plasma-free dry etching step to obtain an etched semiconductor substrate in the exposed areas,
- - electrochemical or chemical deposition of a metal or a semiconductor on the etched semiconductor substrate.
Im Rahmen der vorliegenden Erfindung wurde erkannt, dass eine hohe Haftfestigkeit des elektrochemisch oder chemisch abgeschiedenen Metalls oder Halbleiters auf dem Halbleiter-Substrat der Vorstufe der Solarzelle realisiert werden kann, wenn die durch das Abtragen der dielektrischen Beschichtung freigelegten Bereiche des Halbleiter-Substrats einem Plasma-freien Trockenätzen mit einem halogenhaltigen Gas unterzogen wurden. Da das Plasma-freie Trockenätzen mit halogenhaltigem Gas im Wesentlichen nur die Oberfläche des Halbleiter-Substrats, nicht jedoch die dielektrische Beschichtung ätzt, werden die Antireflexionseigenschaften nicht beeinträchtigt. Die strukturierte dielektrische Beschichtung kann also in zweierlei Hinsicht als Maske dienen. Zunächst wird das Halbleiter-Substrat nur in den durch Laserablation freigelegten Bereichen durch das halogenhaltige Gas geätzt und auch in der nachfolgenden Abscheidung werden im Wesentlichen nur die geätzten Bereiche des Halbleiter-Substrats mit dem Metall oder Halbleiter bedeckt. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens liegt darin, dass durch die Trockenätzbehandlung mit halogenhaltigem Gas die sich zwangsläufig bildende dünne native Oxidschicht von der Oberfläche des Halbleiter-Substrats entfernt wird. Dies eröffnet die Möglichkeit, auf eine nasschemische Behandlung zur Entfernung der nativen Oxidschicht unmittelbar vor der Abscheidung des Metalls oder Halbleiters zu verzichten.Within the scope of the present invention, it was recognized that a high level of adhesion of the electrochemically or chemically deposited metal or semiconductor on the semiconductor substrate of the precursor of the solar cell can be achieved if the areas of the semiconductor substrate exposed by the removal of the dielectric coating are subjected to a plasma subjected to free dry etching with a halogen-containing gas. Since the plasma-free dry etching with halogen-containing gas etches essentially only the surface of the semiconductor substrate and not the dielectric coating, the anti-reflection properties are not impaired. The structured dielectric coating can thus serve as a mask in two ways. First, the semiconductor substrate is etched by the halogen-containing gas only in the areas exposed by laser ablation, and also in the subsequent deposition essentially only the etched areas of the semiconductor substrate are covered with the metal or semiconductor. Another advantage of the invention This method consists in the fact that the thin native oxide layer that inevitably forms is removed from the surface of the semiconductor substrate by the dry etching treatment with gas containing halogen. This opens up the possibility of dispensing with a wet-chemical treatment to remove the native oxide layer immediately before the metal or semiconductor is deposited.
Wie nachfolgend noch eingehender beschrieben wird, können mit dem erfindungsgemäßen Verfahren charakteristische Ätzporen, die einen Unterschnitt aufweisen und deren Porenöffnungen deutlich unterhalb von 1 µm liegen, erhalten werden. Wenn auf diese Bereiche des Halbleiter-Substrats, in denen die Poren mit Hinterschnitt vorliegen (nachfolgend auch als Hinterschnitt-Poren bezeichnet), ein Metall oder ein Halbleiter elektrochemisch oder chemisch abgeschieden wird, so dringt das Metall oder der Halbleiter in diese Poren ein und es ergibt sich eine sehr gute mechanische Verzahnung zwischen dem Halbleiter-Substrat und dem abgeschiedenen Metall oder Halbleiter. Daraus resultieren hohe Haftfestigkeitswerte des Metalls oder Halbleiters auf dem geätzten Halbleiter-Substrat. Es hat sich überraschenderweise gezeigt, dass die Bildung der Hinterschnitt-Poren begünstigt wird, wenn auf dem Halbleiter-Substrat zuvor eine dielektrische Beschichtung vorlag und durch Laserablation wieder entfernt wurde. In diesen freigelegten Bereichen bilden sich durch die Plasma-freie Trockenätzbehandlung Hinterschnitt-Poren. Auf einem Halbleiter-Substrat, das vor der Plasma-freien Trockenätzbehandlung diese Behandlungsschritte (d.h. Aufbringen einer dielektrischen Schicht und anschließend Entfernung dieser dielektrischen Schicht in definierten Bereichen) nicht durchlaufen hat, bilden sich keine Poren mit Hinterschnitt aus.As will be described in more detail below, the method according to the invention can be used to obtain characteristic etching pores which have an undercut and whose pore openings are well below 1 μm. If a metal or a semiconductor is deposited electrochemically or chemically on these areas of the semiconductor substrate in which the pores with undercuts are present (hereinafter also referred to as undercut pores), the metal or the semiconductor penetrates into these pores and the result is a very good mechanical interlocking between the semiconductor substrate and the deposited metal or semiconductor. This results in high adhesion values of the metal or semiconductor on the etched semiconductor substrate. Surprisingly, it has been shown that the formation of the undercut pores is favored if a dielectric coating was previously present on the semiconductor substrate and was removed again by laser ablation. Undercut pores form in these exposed areas as a result of the plasma-free dry etching treatment. Pores with undercuts do not form on a semiconductor substrate that has not undergone these treatment steps (i.e. application of a dielectric layer and subsequent removal of this dielectric layer in defined areas) before the plasma-free dry etching treatment.
Der Begriff „Solarzelle“ wird in seiner üblichen Bedeutung verwendet und bezeichnet daher ein elektrisches Bauteil, das ein Halbleiter-Substrat mit einer Vorderseite (d.h. die der Strahlungsquelle zugewandte Seite) und einer Rückseite umfasst, in dem durch Bestrahlung mit Licht freie Ladungsträger erzeugt werden. Durch einen oder mehrere elektrische Kontakte wird der erzeugte elektrische Strom abgeführt.The term "solar cell" is used in its usual meaning and therefore refers to an electrical component that comprises a semiconductor substrate with a front side (i.e. the side facing the radiation source) and a back side in which free charge carriers are generated by irradiation with light. The electrical current generated is discharged through one or more electrical contacts.
Bevorzugt ist die Solarzelle eine Silicium-Solarzelle, beispielsweise eine monokristalline oder eine polykristalline Silicium-Solarzelle. Die Silicium-Solarzelle kann beispielsweise eine n-Typ-Silicium-Solarzelle oder auch eine p-Typ-Silicium-Solarzelle sein.The solar cell is preferably a silicon solar cell, for example a monocrystalline or a polycrystalline silicon solar cell. The silicon solar cell can be, for example, an n-type silicon solar cell or a p-type silicon solar cell.
Bei einer Silicium-Solarzelle ist das Halbleiter-Substrat zwangsläufig ein Silicium-Substrat. Anhand der Dotierung des Silicium-Substrats ergibt sich, ob eine n-Typ-Silicium-Solarzelle oder eine p-Typ-Silicium-Solarzelle vorliegt. Dies ist dem Fachmann bekannt.In a silicon solar cell, the semiconductor substrate is inevitably a silicon substrate. The doping of the silicon substrate indicates whether an n-type silicon solar cell or a p-type silicon solar cell is present. This is known to those skilled in the art.
Das Halbleiter-Substrat einer kristallinen Silicium-Solarzelle ist üblicherweise ein Silicium-Wafer. Beispielsweise kann der Silicium-Wafer eine n-dotierte Basis und an seiner Vorderseite einen p-dotierten (z.B. Bor-dotierten) Emitter aufweisen. Silicium-Solarzellen mit n-dotierter Basis werden auch als n-Typ-Silicium-Solarzellen bezeichnet. Alternativ ist es jedoch auch möglich, dass die Basis p-dotiert und der Vorderseiten-Emitter n-dotiert (z.B. Phosphor-dotiert) ist. Ebenso kann die Solarzelle auch einen rückseitigen Emitter aufweisen, wobei dann die vorderseitige Oberfläche denselben Dotiertyp wie die Basis aufweist. Üblicherweise wird in diesem Fall ein zusätzliches Front-Surface-Field, beispielsweise mittels thermischer Diffusion oder mittels Ionenimplantation auf der Vorderseite erzeugt. Dies ist eine Schicht mit Dotanten gleichen Typs, jedoch mit deutlich höherer Konzentration als in der Basis. Solarzellen mit rückseitigem Emitter können, sofern die Emitter strukturiert hergestellt werden, ausschließlich rückseitig kontaktiert werden. In diesem Fall wird die vorliegende Erfindung bei der Metallisierung der Rückseite eingesetzt.The semiconductor substrate of a crystalline silicon solar cell is usually a silicon wafer. For example, the silicon wafer may have an n-doped base and a p-doped (e.g., boron-doped) emitter on its front side. Silicon solar cells with an n-doped base are also referred to as n-type silicon solar cells. Alternatively, however, it is also possible for the base to be p-doped and the front-side emitter to be n-doped (e.g. phosphorus-doped). Likewise, the solar cell can also have a rear emitter, in which case the front surface then has the same doping type as the base. In this case, an additional front surface field is usually generated on the front side, for example by means of thermal diffusion or by means of ion implantation. This is a layer with dopants of the same type, but with a significantly higher concentration than in the base. Solar cells with an emitter on the back can only be contacted on the back if the emitters are produced in a structured manner. In this case, the present invention is applied to the back side metallization.
Das Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat der Vorstufe der Solarzelle erfolgt durch übliche, dem Fachmann allgemein bekannte Verfahren. Beispielhaft kann eine Gasphasenabscheidung genannt werden. Dabei kann es sich um eine physikalische oder chemische Gasphasenabscheidung handeln.A dielectric starting coating is applied to the semiconductor substrate of the precursor of the solar cell using customary methods that are well known to those skilled in the art. A gas phase deposition can be mentioned as an example. This can be a physical or chemical vapor deposition.
Die dielektrische Ausgangsbeschichtung kann einlagig oder mehrlagig sein und enthält bevorzugt eine Siliciumnitrid-Schicht. Im Fall einer einlagigen dielektrischen Ausgangsbeschichtung fungiert diese bevorzugt sowohl als Passivierungsschicht wie auch als Antireflexionsschicht. Die einlagige dielektrische Ausgangsbeschichtung kann beispielsweise durch eine Siliciumnitrid-Schicht gebildet sein. Alternativ ist es auch möglich, dass die dielektrische Ausgangsbeschichtung mehrlagig ist und mindestens eine dielektrische Passivierungsschicht sowie mindestens eine dielektrische Antireflexionsschicht aufweist.The initial dielectric coating can be single-layer or multi-layer and preferably contains a silicon nitride layer. In the case of a single-layer initial dielectric coating, this preferably functions both as a passivation layer and as an anti-reflection layer. The single-layer dielectric starting coating can be formed by a silicon nitride layer, for example. Alternatively, it is also possible for the initial dielectric coating to have multiple layers and to have at least one dielectric passivation layer and at least one dielectric anti-reflection layer.
Geeignete dielektrische Passivierungsschichten sind dem Fachmann bekannt und können beispielsweise durch Siliciumoxid, Aluminiumoxid oder Siliciumnitrid gebildet werden. Optional enthalten diese dielektrischen Passivierungsschichten außerdem Wasserstoff, durch den die Absättigung offener Verbindungen weiter verbessert wird (z.B. a-SiNx:H oder a-SiOx:H). Dielektrische Passivierungsschichten und Methoden zu ihrer Herstellung auf Solarzellen werden beispielsweise von GLUNZ, Stefan W.; PREU, Ralf; BIRO, Daniel: Chapter 1.16: Crystalline silicon solar cells: State-of-the-art and future developments. In: Comprehensive renewable energy - Vol. 1: Photovoltaic solar energy. Amsterdam: Elsevier, 2012. S. 353-387 beschrieben. Auch geeignete dielektrische Antireflexionsschichten sind dem Fachmann grundsätzlich bekannt. Beispielsweise ist die Antireflexionsschicht eine Siliciumnitrid-Schicht.Suitable dielectric passivation layers are known to those skilled in the art and can be formed, for example, from silicon oxide, aluminum oxide or silicon nitride. Optionally, these dielectric passivation layers also contain hydrogen, which further improves the saturation of open connections (eg a-SiN x :H or a-SiO x :H). Dielectric passivation layers and methods for producing them on solar cells are described, for example, by GLUNZ, Stefan W.; PREU, Ralf; BIRO, Daniel: Chapter 1.16: Crystalline silicon solar cells: state-of-the-art and future developments. In: Comprehensive renewable energy - Vol. 1: Photovoltaic solar energy. Amsterdam: Elsevier, 2012. pp. 353-387. Suitable dielectric antireflection layers are also known in principle to those skilled in the art. For example, the anti-reflection layer is a silicon nitride layer.
Die dielektrische Beschichtung der Solarzelle kann beispielsweise eine Dicke im Bereich von 1 nm bis 150 nm aufweisen. Enthält die dielektrische Beschichtung sowohl eine Passivierungsschicht wie auch eine Antireflexionsschicht, so weist sie beispielsweise eine Dicke im Bereich von 50 nm bis 150 nm oder 55 nm bis 120 nm auf. Die Dicke kann über TEM-Aufnahmen bestimmt werden.The dielectric coating of the solar cell can have a thickness in the range from 1 nm to 150 nm, for example. If the dielectric coating contains both a passivation layer and an antireflection layer, it has a thickness in the range from 50 nm to 150 nm or 55 nm to 120 nm, for example. The thickness can be determined using TEM images.
Die dielektrische Ausgangsbeschichtung liegt bevorzugt auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats der Vorstufe der Solarzelle vor. Bevorzugt wird die dielektrische Ausgangsbeschichtung vollflächig auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats aufgebracht. Im Rahmen der vorliegenden Erfindung ist es jedoch auch möglich, dass die dielektrische Ausgangsbeschichtung nur auf der Rückseite des Halbleiter-Substrats der Vorstufe der Solarzelle vorliegt.The initial dielectric coating is preferably present on the front side or on both sides of the semiconductor substrate of the solar cell precursor. The initial dielectric coating is preferably applied over the entire surface on the front side or on both sides of the semiconductor substrate. However, within the scope of the present invention it is also possible for the initial dielectric coating to be present only on the rear side of the semiconductor substrate of the precursor to the solar cell.
Wie oben ausgeführt, erfolgt in einem weiteren Schritt des erfindungsgemäßen Verfahrens das Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen durch eine Laserablation, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden.As explained above, in a further step of the method according to the invention, the initial dielectric coating is removed in defined areas by laser ablation, so that a structured dielectric coating and uncovered areas of the semiconductor substrate are obtained.
Das Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen erfolgt durch Laserablation.The initial dielectric coating is removed in defined areas by laser ablation.
Beispielsweise werden weniger als 20% oder sogar weniger als 10% der Fläche der dielektrischen Ausgangsbeschichtung abgetragen.For example, less than 20% or even less than 10% of the area of the initial dielectric coating is removed.
Durch das Abtragen der dielektrischen Ausgangsbeschichtung wird das darunterliegende Halbleiter-Substrat freigelegt. Die freigelegten Bereiche des Halbleiter-Substrats können beispielsweise in Form linear verlaufender Gräben, die sich optional kreuzen, vorliegen. Die durch das Abtragen freigelegten Bereiche definieren beispielsweise die sogenannten Finger und Busbars an der Vorderseite der Solarzelle.Removing the initial dielectric coating exposes the underlying semiconductor substrate. The uncovered regions of the semiconductor substrate can be present, for example, in the form of linear trenches that optionally intersect. The areas exposed by the removal define, for example, the so-called fingers and busbars on the front of the solar cell.
Wie oben bereits erwähnt, liegt die dielektrische Ausgangsbeschichtung bevorzugt zumindest auf der Vorderseite des Halbleiter-Substrats der Vorstufe der Solarzelle vor. Für diesen Fall erhält man nach dem Abtragen durch Laserablation zumindest an der Vorderseite eine strukturierte dielektrische Beschichtung und, benachbart zu der strukturierten dielektrischen Beschichtung, Bereiche, in denen das Halbleiter-Substrat freigelegt, d.h. nicht mehr durch die dielektrische Beschichtung bedeckt ist.As mentioned above, the initial dielectric coating is preferably present at least on the front side of the semiconductor substrate of the solar cell precursor. In this case, after removal by laser ablation, a structured dielectric coating is obtained at least on the front side and, adjacent to the structured dielectric coating, areas in which the semiconductor substrate is exposed, i.e. is no longer covered by the dielectric coating.
Geeignete Laser für die Strukturierung dielektrischer Schichten sind dem Fachmann bekannt. Prinzipiell können im Rahmen der vorliegenden Erfindung auch Pico- oder Femtosekunden-Laser eingesetzt werden. Diese Lasersysteme sind aber relativ teuer. In einer bevorzugten Ausführungsform erfolgt daher die Laserablation durch einen Pulslaser mit einer Pulsdauer ≥ 1 Nanosekunde (Nanosekunden-Pulslaser) oder einen Dauerstrichlaser.Suitable lasers for structuring dielectric layers are known to those skilled in the art. In principle, picosecond or femtosecond lasers can also be used within the scope of the present invention. However, these laser systems are relatively expensive. In a preferred embodiment, the laser ablation therefore takes place using a pulsed laser with a pulse duration of ≧1 nanosecond (nanosecond pulsed laser) or a continuous-wave laser.
Wie oben ausgeführt, erfolgt in einem weiteren Schritt des erfindungsgemäßen Verfahrens die Behandlung der durch die Abtragung freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen.As explained above, in a further step of the method according to the invention, the areas of the semiconductor substrate exposed by the removal are treated with a halogen-containing gas in a plasma-free dry etching step to obtain an etched semiconductor substrate in the exposed areas.
Plasma-freies Trockenätzen unter Verwendung eines halogenhaltigen Gases ist dem Fachmann bekannt.Plasma-free dry etching using a halogen-containing gas is known to those skilled in the art.
Bevorzugt handelt es sich bei dem halogenhaltigen Gas um ein fluor- und/oder chlorhaltiges Gas ist.The halogen-containing gas is preferably a fluorine- and/or chlorine-containing gas.
Beispielsweise enthält das halogenhaltige Gas ein elementares Halogen oder eine Halogenverbindung oder ein Gemisch davon. Ein geeignetes elementares Halogen ist Fluor (F2), Chlor (Cl2) oder Brom (Br2) oder ein Gemisch aus mindestens zwei dieser Halogene. Eine geeignete Halogenverbindung ist beispielsweise eine Interhalogenverbindung (z.B. mit der Formel X-F3, wobei X=Cl, Br oder I ist; oder mit der Formel X-F5, wobei X=Cl, Br oder I ist), ein Halogenwasserstoff (z.B. HF oder HCl) oder ein Edelgashalogenid (z.B. XeF2) oder ein Gemisch aus mindestens zwei dieser Verbindungen. In einer beispielhaften Ausführungsform enthält das halogenhaltige Gas ein elementares Halogen wie F2 oder Cl2 und optional noch ein Halogenwasserstoff wie HF oder HCl.For example, the halogen-containing gas contains an elemental halogen or a halogen compound or a mixture thereof. A suitable elemental halogen is fluorine (F 2 ), chlorine (Cl 2 ) or bromine (Br 2 ) or a mixture of at least two of these halogens. A suitable halogen compound is, for example, an interhalogen compound (e.g. of the formula XF 3 where X=Cl, Br or I; or of the formula XF 5 where X=Cl, Br or I), a hydrogen halide (e.g. HF or HCl ) or a noble gas halide (eg XeF 2 ) or a mixture of at least two of these compounds. In an exemplary embodiment, the halogen-containing gas contains an elementary halogen such as F 2 or Cl 2 and optionally a hydrogen halide such as HF or HCl.
Optional kann das halogenhaltige Gas auch noch ein inertes Trägergas wie z.B. Stickstoff (N2) und/oder ein Edelgas (z.B. Argon) enthalten.Optionally, the halogen-containing gas can also contain an inert carrier gas such as nitrogen (N 2 ) and/or an inert gas (eg argon).
Sofern ein inertes Trägergas in dem halogenhaltigen Gas vorliegt, beträgt dessen Konzentration bevorzugt 99 Vol-% bis 80 Vol-%, bevorzugter 97 Vol-% bis 85 Vol%.If an inert carrier gas is present in the halogen-containing gas, its concentration is preferably 99% by volume to 80% by volume, more preferably 97% by volume to 85% by volume.
Für die Trockenätzung des Halbleiter-Substrats weist das halogenhaltige Gas bevorzugt eine Temperatur im Bereich von 150°C bis 300°C, bevorzugter im Bereich von 200°C bis 290°C oder 220-280°C und/oder einen Druck im Bereich von 80 kPa bis 150 kPa, bevorzugter im Bereich von 90 kPa bis 105 kPa auf.For the dry etching of the semiconductor substrate, the halogen-containing gas preferably has a temperature in the range of 150°C to 300°C, more preferably in the range of 200°C to 290°C or 220-280°C and/or a pressure in the range of 80 kPa to 150 kPa, more preferably in the range of 90 kPa to 105 kPa.
Geeignete Trockenätzreaktoren für die Durchführung einer Plasma-freien Trockenätzung sind dem Fachmann bekannt und weisen beispielsweise ein oder mehrere Einlässe zur Einleitung des halogenhaltigen Gases und optional auch ein oder mehrere Auslässe zur Abführung gasförmiger Reaktionsprodukte auf. Weiterhin weist der Trockenätzreaktor bevorzugt ein oder mehrere Einlässe, um die Halbleiter-Substrate für den Trockenätzschritt in den Reaktor einzubringen, ein oder mehrere Heizelemente, um das halogenhaltige Gas und/oder die Halbleiter-Substrate auf eine vorgegebene Temperatur zu erwärmen, und einen oder mehrere Auslässe, um die Halbleiter-Substrate nach erfolgter Trockenätzung wieder aus dem Reaktor zu entfernen, auf.Suitable dry etching reactors for carrying out plasma-free dry etching are known to the person skilled in the art and have, for example, one or more inlets for introducing the halogen-containing gas and optionally also one or more outlets for discharging gaseous reaction products. Furthermore, the dry etching reactor preferably has one or more inlets to introduce the semiconductor substrates into the reactor for the dry etching step, one or more heating elements to heat the halogen-containing gas and/or the semiconductor substrates to a predetermined temperature, and one or more Outlets to remove the semiconductor substrates from the reactor again after dry etching has taken place.
Der Volumenstrom des in den Trockenätzreaktor eingeleiteten halogenhaltigen Gases kann über einen breiten Bereich variiert werden und liegt beispielsweise im Bereich von 1 bis 30 slm (Standard-Liter pro Minute), bevorzugter im Bereich von 2 bis 20 slm.The volume flow of the halogen-containing gas introduced into the dry etching reactor can be varied over a wide range and is, for example, in the range from 1 to 30 slm (standard liters per minute), more preferably in the range from 2 to 20 slm.
Die Aufenthaltszeit des Halbleiter-Substrats in dem Trockenätzreaktor während des Trockenätzschritts und damit die Dauer des Trockenätzschritts beträgt beispielsweise 1 Sekunden bis 60 Sekunden, bevorzugter 3 Sekunden bis 30 Sekunden.The residence time of the semiconductor substrate in the dry etching reactor during the dry etching step and thus the duration of the dry etching step is, for example, 1 second to 60 seconds, more preferably 3 seconds to 30 seconds.
Bevorzugt wird das Halbleiter-Substrat auf einem Fördermittel positioniert und durch den Trockenätzreaktor transportiert. Optional kann das Fördermittel beheizbar sein. Durch die Transportgeschwindigkeit kann eingestellt werden, wie lange sich das Halbleiter-Substrat in dem Trockenätzreaktor befindet und daher der Einwirkung des gasförmigen Ätzmediums ausgesetzt ist.The semiconductor substrate is preferably positioned on a conveyor and transported through the dry etching reactor. Optionally, the conveyor can be heated. The transport speed can be used to set how long the semiconductor substrate is in the dry etching reactor and is therefore exposed to the action of the gaseous etching medium.
Das Fördermittel kann beispielsweise ein oder mehrere Förderbänder und/oder Transportrollen umfassen.The conveyor can include, for example, one or more conveyor belts and/or transport rollers.
Das Halbleiter-Substrat kann auf dem Fördermittel beispielsweise so durch den Trockenätzreaktor transportiert werden, dass die strukturierte dielektrische Beschichtung und damit auch die im Abtragungsschritt freigelegten Bereiche des Halbleiter-Substrats nach oben weisen und das halogenhaltige Gas von oben zugeführt wird. Alternativ ist es auch möglich, dass die strukturierte dielektrische Beschichtung nach unten weist und auf dünnen Transportbändern aufliegt, wobei die freigelegten Bereiche des Halbleiter-Substrats von diesen dünnen Transportbändern nicht abgedeckt werden, und das halogenhaltige Ätzgas von unten zugeführt wird. The semiconductor substrate can be transported on the conveyor through the dry etching reactor, for example, in such a way that the structured dielectric coating and thus also the regions of the semiconductor substrate exposed in the removal step point upwards and the halogen-containing gas is fed in from above. Alternatively, it is also possible for the structured dielectric coating to point downwards and lie on thin conveyor belts, with the uncovered regions of the semiconductor substrate not being covered by these thin conveyor belts, and the etching gas containing halogen being supplied from below.
Die Temperatur des Halbleiter-Substrats liegt während des Trockenätzschritts beispielsweise im Bereich von 100°C bis 250 °C, bevorzugter von 120°C bis 220°C. Die Temperatur des Halbleiter-Substrats kann beispielsweise über Heizelemente, die am Fördermittel oder am Reaktor angebracht sind, eingestellt werden.The temperature of the semiconductor substrate during the dry etching step is, for example, in the range of 100°C to 250°C, more preferably 120°C to 220°C. The temperature of the semiconductor substrate can be set, for example, via heating elements that are attached to the conveyor or to the reactor.
In einem weiteren Schritt des erfindungsgemäßen Verfahrens erfolgt die elektrochemische oder chemische Abscheidung eines Metalls M1 oder Halbleiters H1 auf dem geätzten Halbleiter-Substrat.In a further step of the method according to the invention, a metal M1 or semiconductor H1 is electrochemically or chemically deposited on the etched semiconductor substrate.
Wie nachfolgend noch eingehender beschrieben wird, kann optional auf dem Metall M1 oder dem Halbleiter H1 noch ein weiteres Metall oder ein weiterer Halbleiter elektrochemisch oder chemisch abgeschieden werden.As will be described in more detail below, another metal or another semiconductor can optionally be deposited electrochemically or chemically on the metal M1 or the semiconductor H1.
Die elektrochemische oder chemische Abscheidung erfolgt bevorzugt in einem geeigneten Elektrolytbad, indem das geätzte Halbleiter-Substrat mit diesem Elektrolytbad in Kontakt gebracht wird. Die chemische Abscheidung erfolgt bevorzugt Außenstrom-frei, wobei in dem Elektrolytbad noch ein Reduktionsmittel vorliegt.The electrochemical or chemical deposition preferably takes place in a suitable electrolyte bath, in that the etched semiconductor substrate is brought into contact with this electrolyte bath. The chemical deposition preferably takes place without external current, with a reducing agent also being present in the electrolyte bath.
Wie oben bereits erwähnt, wird durch die Trockenätzbehandlung mit halogenhaltigem Gas die sich auf der Oberfläche eines Halbleiter-Substrats (z.B. eines Silicium-Substrats) zwangsläufig bildende dünne native Oxidschicht entfernt. In einer bevorzugten Ausführungsform erfolgt daher die elektrochemische oder chemische Abscheidung des Metalls M1 oder Halbleiters H1 in einem zeitlichen Abstand von weniger als 120 Sekunden, bevorzugter weniger als 60 Sekunden oder sogar weniger als 30 Sekunden nach dem Plasma-freien Trockenätzschritt, um so die erneute Ausbildung einer dünnen nativen Oxidschicht auf dem geätzten Halbleiter-Substrat zu vermeiden. Insbesondere für die elektrochemische Abscheidung ist dies von Vorteil.As mentioned above, the dry etching treatment with a halogen-containing gas removes the thin native oxide film inevitably formed on the surface of a semiconductor substrate (e.g., a silicon substrate). In a preferred embodiment, therefore, the electrochemical or chemical deposition of the metal M1 or semiconductor H1 takes place at a time interval of less than 120 seconds, more preferably less than 60 seconds or even less than 30 seconds after the plasma-free dry etching step, so as to allow the re-formation a thin native oxide layer on the etched semiconductor substrate. This is particularly advantageous for electrochemical deposition.
Die Durchführung des Abscheidungsschritts in möglichst geringem zeitlichem Abstand zum Trockenätzschritt kann beispielsweise realisiert werden, indem das Halbleiter-Substrat mit einem geeigneten Fördermittel vom Trockenätzreaktor zum Elektrolytbad transportiert wird (z.B. ohne weitere Behandlungsschritte zwischen dem Trockenätzschritt und der Abscheidung des Metalls oder Halbleiters). Bevorzugt handelt es sich um das Fördermittel, mit dem das Halbleiter-Substrat bereits durch den Trockenätzreaktor transportiert wurde. In dieser bevorzugten Ausführungsform sind also der im Trockenätzschritt verwendete Trockenätzreaktor und das für den Abscheidungsschritt verwendete Elektrolytbad unmittelbar über das gleiche Fördermittel miteinander verbunden. Trockenätzschritt und Abscheidungsschritt erfolgen also bevorzugt unter Verwendung eines durchgängigen Transportsystems. Alternativ ist es aber auch möglich, dass zwischen dem Trockenätzschritt und dem Metall- bzw. Halbleiter-Abscheidungsschritt ein Wechsel des Fördermittels stattfindet.The deposition step can be carried out at the shortest possible time interval from the dry etching step, for example by transporting the semiconductor substrate from the dry etching reactor to the electrolyte bath using a suitable conveyor (e.g. without further treatment steps between the dry etching step and the deposition of the metal or semiconductor). It is preferably the conveying means with which the semiconductor substrate has already been transported through the dry etching reactor. In this preferred embodiment, therefore, are in the dry Dry etching reactor used in the etching step and the electrolyte bath used for the deposition step are connected to one another directly via the same funding means. The dry etching step and the deposition step are therefore preferably carried out using a continuous transport system. Alternatively, however, it is also possible for the conveying means to be changed between the dry etching step and the metal or semiconductor deposition step.
Im Rahmen des erfindungsgemäßen Verfahrens ist es auch möglich, mit größeren Zeitabständen zwischen dem Trockenätzschritt und dem Abscheidungsschritt zu arbeiten und/oder ein oder mehrere Behandlungsschritte (z.B. eine Behandlung mit einer Flusssäure-haltigen Flüssigkeit) zwischen dem Trockenätzschritt und dem Abscheidungsschritt einzufügen.Within the scope of the method according to the invention, it is also possible to work with larger time intervals between the dry etching step and the deposition step and/or to insert one or more treatment steps (e.g. treatment with a liquid containing hydrofluoric acid) between the dry etching step and the deposition step.
Für die elektrochemische Abscheidung eines Metalls wird bevorzugt das geätzte Halbleiter-Substrat mit einem Elektrolytbad, das Kationen des Metalls (z.B. in Form eines Salzes des Metalls) enthält, in Kontakt gebracht. Indem das geätzte Halbleiter-Substrat gegenüber dem Elektrolytbad mit einer negativen Spannung beaufschlagt wird, erfolgt die Reduktion der Metallionen zum elementaren Metall und dieses elementare Metall scheidet sich selektiv auf dem geätzten Halbleiter-Substrat, nicht jedoch auf der strukturierten dielektrischen (d.h. elektrisch isolierenden) Beschichtung ab.For the electrochemical deposition of a metal, the etched semiconductor substrate is preferably brought into contact with an electrolyte bath containing cations of the metal (e.g. in the form of a salt of the metal). By applying a negative voltage to the etched semiconductor substrate compared to the electrolyte bath, the metal ions are reduced to the elemental metal and this elemental metal is selectively deposited on the etched semiconductor substrate, but not on the structured dielectric (i.e. electrically insulating) coating away.
Für die Spannungsbeaufschlagung des Halbleiter-Substrats gegenüber dem Elektrolytbad wird das Halbleiter-Substrat beispielsweise über einen Metallkontakt mit einer ersten Elektrode kontaktiert, während eine zweite Elektrode in das Elektrolytbad eintaucht. Die beiden Elektroden sind mit einer Spannungsquelle verbunden. Bevorzugt befindet sich der Metallkontakt für die Elektrodenkontaktierung auf der Seite des Halbleiter-Substrats, die der Seite mit der strukturierten dielektrischen Beschichtung gegenüber liegt. Wenn beispielsweise die dielektrische Beschichtung auf der Vorderseite angebracht ist, befindet sich der Metallkontakt für die Spannungsbeaufschlagung bevorzugt auf der Rückseite. Wird die Rückseite mit einer Spannung beaufschlagt, bei welcher ein Stromfluss zur Vorderseite, die im Kontakt mit dem Elektrolytbad steht, durch die Diodeneigenschaften des Halbleiter-Substrats unterbunden, so erfolgt während der elektrochemischen Abscheidung bevorzugt eine Beleuchtung der Solarzelle mit einer externen Beleuchtungsquelle (z.B. mit einer oder mehreren LEDs). Insbesondere wird die Seite des Halbleiter-Substrats beleuchtet, auf der die strukturierte dielektrische Beschichtung vorliegt. Durch die Beleuchtung wird sichergestellt, dass auch bei positivem Potential gegenüber dem Elektrolytbad ein Strom fließt. Die Beleuchtungsquelle (z.B. LEDs) kann beispielsweise im Elektrolytbad vorliegen (d.h. in das Bad eingetaucht), um so das Halbleiter-Substrat und insbesondere die Seite, auf der die strukturierte dielektrische Beschichtung vorliegt, möglichst effizient zu bestrahlen.For the application of voltage to the semiconductor substrate with respect to the electrolyte bath, the semiconductor substrate is contacted with a first electrode, for example via a metal contact, while a second electrode is immersed in the electrolyte bath. The two electrodes are connected to a voltage source. The metal contact for the electrode contacting is preferably located on the side of the semiconductor substrate which is opposite the side with the structured dielectric coating. For example, if the dielectric coating is on the front side, the metal contact for voltage application is preferably on the back side. If the back is subjected to a voltage at which a current flow to the front, which is in contact with the electrolyte bath, is prevented by the diode properties of the semiconductor substrate, the solar cell is preferably illuminated with an external lighting source (e.g. with a one or more LEDs). In particular, the side of the semiconductor substrate on which the structured dielectric coating is present is illuminated. The lighting ensures that a current flows even when the potential is positive compared to the electrolyte bath. For example, the illumination source (e.g., LEDs) may be in the electrolyte bath (i.e., immersed in the bath) so as to most efficiently illuminate the semiconductor substrate, and particularly the side where the patterned dielectric coating is present.
Bei dem Metall M1 handelt es sich beispielsweise um Nickel, Kupfer oder ein Edelmetall wie Silber. Das Metall kann in elementarer Form oder in Form einer Legierung vorliegen. Geeignete Elektrolytbäder für die elektrochemische Abscheidung dieser Metalle sind dem Fachmann bekannt.The metal M1 is, for example, nickel, copper or a noble metal such as silver. The metal can be in elemental form or in the form of an alloy. Suitable electrolytic baths for the electrochemical deposition of these metals are known to those skilled in the art.
Optional kann anschließend ein weiteres Metall M2 auf dem Metall M1 abgeschieden werden. Bevorzugt erfolgt dies wiederum über eine elektrochemische Abscheidung. Geeignete Metalle sind beispielsweise Nickel, Kupfer oder ein Edelmetall wie Silber oder eine Legierung eines dieser Metalle, unter der Maßgabe, dass M2 und M1 unterschiedlich sind. Das Metall M2 scheidet sich selektiv auf dem Metall M1, nicht jedoch auf der strukturierten dielektrischen (d.h. elektrisch isolierenden) Beschichtung ab.Optionally, a further metal M2 can then be deposited on the metal M1. This is preferably done in turn via an electrochemical deposition. Suitable metals are, for example, nickel, copper or a noble metal such as silver or an alloy of one of these metals, with the proviso that M2 and M1 are different. Metal M2 selectively deposits on metal M1 but not on the patterned dielectric (i.e., electrically insulating) coating.
Optional kann anschließend ein weiteres Metall M3 auf dem Metall M2 abgeschieden werden. Bevorzugt erfolgt dies wiederum über eine elektrochemische Abscheidung. Geeignete Metalle sind beispielsweise Nickel, Kupfer oder ein Edelmetall wie Silber oder eine Legierung eines dieser Metalle, unter der Maßgabe, dass M3 und M2 unterschiedlich sind. Das Metall M3 scheidet sich selektiv auf dem Metall M2, nicht jedoch auf der strukturierten dielektrischen (d.h. elektrisch isolierenden) Beschichtung ab.Optionally, a further metal M3 can then be deposited on the metal M2. This is preferably done in turn via an electrochemical deposition. Suitable metals are, for example, nickel, copper or a noble metal such as silver or an alloy of one of these metals, with the proviso that M3 and M2 are different. Metal M3 deposits selectively on metal M2 but not on the patterned dielectric (i.e., electrically insulating) coating.
In einer beispielhaften Ausführungsform erfolgt auf dem geätzten Halbleiter-Substrat die elektrochemische Abscheidung von Nickel (d.h. Metall M1), anschließend erfolgt die elektrochemische Abscheidung von Kupfer (d.h. Metall M2) auf dem Nickel und optional erfolgt dann noch die elektrochemische Abscheidung von Silber (d.h. Metall M3) auf dem Kupfer.In an exemplary embodiment, the etched semiconductor substrate is electroplated with nickel (i.e., metal M1), followed by electroplating of copper (i.e., metal M2) over the nickel, and optionally electroplating of silver (i.e., metal M3) on the copper.
Die Abscheidung eines Metalls wie z.B. Nickel, Kupfer oder eines Edelmetalls aus einem Elektrolytbad kann auch chemisch und Außenstrom-frei erfolgen, wenn in dem Elektrolytbad zusätzlich zu den Kationen des abzuscheidenden Metalls (z.B. in Form eines Salzes des Metalls) noch ein geeignetes Reduktionsmittel vorliegt. Durch eine chemische Reaktion mit dem Reduktionsmittel werden die Metallionen zum elementaren Metall reduziert und dieses scheidet sich auf dem geätzten Halbleiter-Substrat ab. Diese Außenstrom-freie bzw. stromlose Metallabscheidung ist dem Fachmann bekannt. Beispielsweise wird ein auf diese Weise abgeschiedenes Nickel auch als „Chemisch-Nickel“ bezeichnet. Optional kann die chemische, Außenstromfreie Metallabscheidung in Gegenwart eines Reduktionsmittels noch durch Bestrahlung des Halbleiter-Substrats mit einer Lichtquelle unterstützt werden.A metal such as nickel, copper or a noble metal can also be deposited from an electrolytic bath chemically and without external current if a suitable reducing agent is present in the electrolytic bath in addition to the cations of the metal to be deposited (e.g. in the form of a salt of the metal). Through a chemical reaction with the reducing agent, the metal ions are reduced to the elementary metal and this is deposited on the etched semiconductor substrate. This external current-free or electroless metal deposition is known to the person skilled in the art. For example, a nickel deposited in this way is also referred to as “Che mixed nickel”. Optionally, the chemical, external current-free metal deposition in the presence of a reducing agent can also be supported by irradiating the semiconductor substrate with a light source.
In einer beispielhaften Ausführungsform erfolgt auf dem geätzten Halbleiter-Substrat die chemische, Außenstrom-freie Abscheidung von Nickel (d.h. Metall M1) in Gegenwart eines Reduktionsmittels, anschließend erfolgt die elektrochemische Abscheidung von Kupfer (d.h. Metall M2) auf dem Nickel und optional erfolgt dann noch die elektrochemische Abscheidung von Silber (d.h. Metall M3) auf dem Kupfer.In an exemplary embodiment, nickel (i.e. metal M1) is chemically deposited on the etched semiconductor substrate without external current in the presence of a reducing agent, followed by electrochemical deposition of copper (i.e. metal M2) on the nickel and optionally also the electrochemical deposition of silver (i.e. metal M3) on the copper.
An der Grenzfläche zwischen dem Halbleiter-Substrat (insbesondere dem Silicium-Substrat) und einem darauf abgeschiedenen Metall kann es zu Rekombinationsverlusten kommen, die sich nachteilig auf den Wirkungsgrad einer Solarzelle auswirken. Um solche Rekombinationsverluste zu verringern, kann es vorteilhaft sein, zunächst einen als Ladungsträger-selektive Schicht fungierenden Halbleiter auf dem Halbleiter-Substrat aufzubringen und anschließend ein Metall auf der Ladungsträger-selektiven Schicht abzuscheiden. Die Bandlücke des abgeschiedenen Halbleiters ist dabei üblicherweise größer als die Bandlücke des Halbleiter-Substrats. Eine Ladungsträger-selektive Schicht (auch als Ladungs-selektiver Kontakt bezeichnet) lässt aufgrund ihrer elektronischen Bandstruktur im Wesentlichen nur einen Ladungsträgertyp passieren, so dass am eigentlichen Kontakt die Ladungsträgerrekombination effektiv unterdrückt wird. Die Verwendung Ladungsträger-selektiver Schichten oder Kontakte zur Verringerung von Rekombinationsverlusten ist dem Fachmann bekannt.Recombination losses can occur at the interface between the semiconductor substrate (especially the silicon substrate) and a metal deposited on it, which have a negative effect on the efficiency of a solar cell. In order to reduce such recombination losses, it can be advantageous first to apply a semiconductor functioning as a charge carrier-selective layer to the semiconductor substrate and then to deposit a metal on the charge carrier-selective layer. The band gap of the deposited semiconductor is usually larger than the band gap of the semiconductor substrate. Due to its electronic band structure, a charge carrier-selective layer (also referred to as a charge-selective contact) essentially only allows one type of charge carrier to pass, so that charge carrier recombination is effectively suppressed at the actual contact. The use of charge carrier-selective layers or contacts to reduce recombination losses is known to those skilled in the art.
Geeignete Halbleiter für die Ausbildung Ladungs-selektiver Kontakte sind dem Fachmann bekannt und umfassen beispielsweise Metalloxide, elektrisch leitfähige Polymere oder auch elementare Halbleiter.Suitable semiconductors for the formation of charge-selective contacts are known to those skilled in the art and include, for example, metal oxides, electrically conductive polymers or also elementary semiconductors.
Ein geeignetes halbleitendes Metalloxid ist beispielsweise ein Übergangsmetalloxid (wie z.B. Nickeloxid, Wolframoxid, Molybdänoxid, Vanadiumoxid, Zinkoxid oder Titanoxid oder ein Mischoxid aus mindestens zwei der vorgenannten Oxide) oder ein transparentes, elektrisch leitfähiges Oxid (auch als „TCOs“ bekannt) wie z.B. Indiumzinnoxid („ITO“). Das Metalloxid kann durch Strukturdefekte oder Fremdatome dotiert sein, um seine halbleitenden Eigenschaften (insbesondere die Austrittsarbeit, aber auch die Höhe der Bandlücke) gezielter einzustellen. Das Metalloxid kann beispielsweise einen Sauerstoffunterschuss aufweisen, wodurch sich ebenfalls die Halbleitereigenschaften beeinflussen lassen.A suitable semiconducting metal oxide is, for example, a transition metal oxide (such as nickel oxide, tungsten oxide, molybdenum oxide, vanadium oxide, zinc oxide or titanium oxide or a mixed oxide of at least two of the aforementioned oxides) or a transparent, electrically conductive oxide (also known as "TCOs") such as indium tin oxide (“ITO”). The metal oxide can be doped by structural defects or foreign atoms in order to adjust its semiconducting properties (in particular the work function, but also the level of the band gap) more specifically. The metal oxide can, for example, have an oxygen deficit, which also allows the semiconductor properties to be influenced.
Ein geeignetes elektrisch leitfähiges Polymer ist beispielsweise Poly-3,4-ethylendioxythiophen („PEDOT“). Das PEDOT kann beispielsweise im Gemisch mit Polystyrolsulfonat (PEDOT:PSS), mit einem C8-16-Alkylsulfat wie Natriumlaurylsulfat (PEDOT:SDS) oder mit Tosylat (PEDOT:Tos) vorliegen. Auch andere leitfähige Polymere, die Ladungsträgerselektivität aufweisen und über Elektropolymerisation hergestellt werden können, sind prinzipiell geeignet, beispielsweise Polyanilin und Polypyrrol.A suitable electrically conductive polymer is, for example, poly-3,4-ethylenedioxythiophene ("PEDOT"). For example, the PEDOT can be in admixture with polystyrene sulphonate (PEDOT:PSS), with a C 8-16 alkyl sulphate such as sodium lauryl sulphate (PEDOT:SDS) or with tosylate (PEDOT:Tos). In principle, other conductive polymers which have charge carrier selectivity and can be produced via electropolymerization are also suitable, for example polyaniline and polypyrrole.
Ein geeigneter elementarer Halbleiter ist beispielsweise Silicium, insbesondere amorphes Silicium (a-Si) oder feinkristallines Silicium (poly-Si). Optional kann das Silicium dotiert sein (p-dotiert oder n-dotiert). Auch ist es möglich, dass das Silicium Wasserstoff enthält (z.B. hydrogenisiertes amorphes Silicium a-Si:H). Das feinkristalline Silicium (poly-Si) weist bevorzugt eine mittlere Kristallitgröße auf, die kleiner ist als die mittlere Kristallitgröße des Halbleiter-Substrats (z.B. des Si-Wafers). Beispielsweise weist das poly-Si eine maximale Kristallitgröße von weniger als 100 nm, bevorzugter weniger als 50 nm (bestimmt durch TEM) auf.A suitable elementary semiconductor is, for example, silicon, in particular amorphous silicon (a-Si) or finely crystalline silicon (poly-Si). Optionally, the silicon can be doped (p-doped or n-doped). It is also possible that the silicon contains hydrogen (e.g. hydrogenated amorphous silicon a-Si:H). The finely crystalline silicon (poly-Si) preferably has an average crystallite size that is smaller than the average crystallite size of the semiconductor substrate (e.g. the Si wafer). For example, the poly-Si has a maximum crystallite size of less than 100 nm, more preferably less than 50 nm (determined by TEM).
Im Rahmen des erfindungsgemäßen Verfahrens kann ein Ladungs-selektiver Kontakt in Form eines halbleitenden Metalloxids auf dem geätzten Halbleiter-Substrat beispielsweise gebildet werden, indem zunächst ein elementares Metall elektrochemisch auf dem geätzten Halbleiter-Substrat abgeschieden wird und dieses elektrochemisch abgeschiedene Metall anschließend einer Oxidation, beispielsweise durch Sauerstoff- oder Ozonbehandlung, unterzogen wird. Alternativ ist es auch möglich, das Halbleiter-Substrat während der elektrochemischen Abscheidung abwechselnd mit einer negativen Spannung und einer positiven Spannung gegenüber dem Elektrolytbad zu beaufschlagen (z.B. Verwendung gepulster Spannung mit wechselndem Vorzeichen). Während der negativen Spannungsbeaufschlagung erfolgt die elektrochemische Abscheidung des Metalls und während der positiven Spannungsbeaufschlagung erfolgt die elektrochemische Oxidation des Metalls zum Metalloxid. Gemäß einer weiteren Alternative wird das Metall (wie z.B. Nickel) Außenstrom-frei unter Verwendung eines Elektrolytbades, das neben den Kationen des Metalls (z.B. in Form eines Metallsalzes) auch noch ein Reduktionsmittel enthält, auf dem geätzten Halbleiter-Substrat abgeschieden und anschließend zum halbleitenden Metalloxid oxidiert. Geeignete Metalle bzw. halbleitende Metalloxide wurden oben bereits genannt (z.B. Übergangsmetalloxide wie Nickeloxid, Wolframoxid, Molybdänoxid, Vanadiumoxid, Zinkoxid oder Titanoxid oder ein Mischoxid aus mindestens zwei der vorgenannten Oxide oder ein transparentes, elektrisch leitfähiges Oxid (auch als „TCOs“ bekannt) wie Indiumzinnoxid („ITO“)).Within the scope of the method according to the invention, a charge-selective contact in the form of a semiconducting metal oxide can be formed on the etched semiconductor substrate, for example, by first electrochemically depositing an elementary metal on the etched semiconductor substrate and then subjecting this electrochemically deposited metal to oxidation, for example by oxygen or ozone treatment. Alternatively, it is also possible to alternately apply a negative voltage and a positive voltage to the semiconductor substrate during the electrochemical deposition with respect to the electrolyte bath (e.g. use of pulsed voltage with alternating polarity). Electrochemical deposition of the metal occurs during negative voltage application and electrochemical oxidation of the metal to metal oxide occurs during positive voltage application. According to a further alternative, the metal (e.g. nickel) is deposited on the etched semiconductor substrate without external current using an electrolyte bath which, in addition to the cations of the metal (e.g. in the form of a metal salt), also contains a reducing agent and then becomes the semiconducting one metal oxide oxidized. Suitable metals or semiconducting metal oxides have already been mentioned above (e.g. transition metal oxides such as nickel oxide, tungsten oxide, molybdenum oxide, vanadium oxide, zinc oxide or titanium oxide or a mixed oxide of at least two of the aforementioned oxides or a transparent, electrically conductive oxide (also known as "TCOs") such as Indium Tin Oxide (“ITO”)).
In einer Variante des erfindungsgemäßen Verfahrens wird der Halbleiter H1 unmittelbar durch die elektrochemische oder chemische Abscheidung auf dem geätzten Halbleiter-Substrat gebildet.In a variant of the method according to the invention, the semiconductor H1 is formed directly by the electrochemical or chemical deposition on the etched semiconductor substrate.
Ist der Halbleiter H1 ein Polymer, so erfolgt dessen Abscheidung auf dem geätzten Halbleiter-Substrat über eine elektrochemische Polymerisation („Elektropolymerisation“). Das Elektrolytbad enthält die für die Bildung des Polymers erforderlichen Monomere und für die Elektropolymerisation wird das Halbleiter-Substrat gegenüber dem Elektrolytbad bevorzugt mit einer positiven Spannung beaufschlagt. An der Grenzfläche zwischen dem Monomer-haltigen Elektrolytbad und der strukturierten dielektrischen Beschichtung findet keine oder nur eine sehr geringfügige Elektropolymerisation statt. Somit erfolgt die Bildung des Polymers (wie z.B. PEDOT:PSS) selektiv auf dem geätzten Halbleiter-Substrat.If the semiconductor H1 is a polymer, its deposition on the etched semiconductor substrate takes place via an electrochemical polymerization ("electropolymerization"). The electrolytic bath contains the monomers required for the formation of the polymer and for the electropolymerization the semiconductor substrate is preferably subjected to a positive voltage compared to the electrolytic bath. There is little or no electropolymerization at the interface between the monomer-containing electrolyte bath and the structured dielectric coating. Thus, the formation of the polymer (such as PEDOT:PSS) occurs selectively on the etched semiconductor substrate.
Die Herstellung elektrisch leitfähiger Polymere wie PEDOT (beispielsweise PEDOT:PSS) über eine elektrochemische Polymerisation der Monomere ist dem Fachmann bekannt. Beispielhaft kann auf HEINZE, Jürgen; FRONTANA-URIBE, Bernardo A.; LUDWIGS, Sabine: Electrochemistry of conducting polymers—persistent models and new concepts. In: Chemical Reviews. 2010, Vol. 110, No. 8, S. 4724-4771 verwiesen werden.The preparation of electrically conductive polymers such as PEDOT (for example PEDOT:PSS) via electrochemical polymerisation of the monomers is known to those skilled in the art. For example, HEINZE, Jürgen; FRONTANA-URIBE, Bernardo A.; LUDWIGS, Sabine: Electrochemistry of conducting polymers—persistent models and new concepts. In: Chemical Reviews. 2010, Vol. 110, No. 8, pp. 4724-4771.
Ist der Halbleiter H1 Silicium, so kann als Precursor beispielsweise ein Silan (z.B. SiCl4) verwendet werden. Bevorzugt ist das Elektrolytbad wasserfrei und enthält eine ionische Flüssigkeit.If the semiconductor H1 is silicon, a silane (eg SiCl 4 ), for example, can be used as a precursor. The electrolyte bath is preferably anhydrous and contains an ionic liquid.
Wie oben bereits erwähnt, ist die Bandlücke des abgeschiedenen Halbleiters H1 bevorzugt größer als die Bandlücke des Halbleiter-Substrats.As already mentioned above, the band gap of the deposited semiconductor H1 is preferably larger than the band gap of the semiconductor substrate.
Auf dem Halbleiter Hl, der auf dem geätzten Halbleiter-Substrat vorliegt, kann anschließend über eine elektrochemische oder chemische Abscheidung ein Metall abgeschieden werden. Optional kann noch die elektrochemische oder chemische Abscheidung weiterer Metalle erfolgen.A metal can then be deposited on the semiconductor H1, which is present on the etched semiconductor substrate, by means of an electrochemical or chemical deposition. Optionally, further metals can be electrochemically or chemically deposited.
In einem weiteren Aspekt betrifft die vorliegende Erfindung auch eine Solarzelle oder eine Vorstufe einer Solarzelle, die mit dem oben beschriebenen Verfahren erhältlich ist.In a further aspect, the present invention also relates to a solar cell or a preliminary stage of a solar cell which can be obtained using the method described above.
Im Rahmen der vorliegenden Erfindung wurde auch festgestellt, dass die Behandlung des Halbleiter-Substrats mit dem halogenhaltigen Gas in dem Plasma-freien Trockenätzschritt zur Ausbildung charakteristischer Ätzporen, die einen Unterschnitt aufweisen, führen kann.Within the scope of the present invention it was also found that the treatment of the semiconductor substrate with the halogen-containing gas in the plasma-free dry etching step can lead to the formation of characteristic etched pores which have an undercut.
Daher betrifft die vorliegende Erfindung außerdem eine Solarzelle oder eine Vorstufe einer Solarzelle, umfassend ein Halbleiter-Substrat mit einer Vorder- und einer Rückseite, wobei das Halbleiter-Substrat zumindest auf einer dieser Seiten (bevorzugt der Vorderseite)
- - mit einer strukturierten dielektrischen Beschichtung versehen ist und
- - Bereiche aufweist, in denen Poren mit Hinterschnitt vorliegen, wobei die Poren mit Hinterschnitt eine Porenöffnung mit einem Durchmesser dPO von weniger als 350 nm aufweisen,
- - is provided with a structured dielectric coating and
- - has areas in which there are pores with an undercut, the pores with an undercut having a pore opening with a diameter d PO of less than 350 nm,
Sind die Bereiche mit den Hinterschnitt-Poren noch unbeschichtet, handelt es sich um die Vorstufe einer Solarzelle, da die elektrischen Kontakte zum Abgreifen des Stroms erst noch auf diesen Bereichen anzubringen sind. Sofern die Beschichtung aufgebracht ist, sind die Poren mit Hinterschnitt zumindest teilweise mit dem Metall M1 oder dem Halbleiter H1 befüllt.If the areas with the undercut pores are still uncoated, this is the preliminary stage of a solar cell, since the electrical contacts for tapping the current have yet to be attached to these areas. If the coating has been applied, the pores with an undercut are at least partially filled with the metal M1 or the semiconductor H1.
Die Bereiche des Halbleiter-Substrats, in denen die Hinterschnitt-Poren vorliegen, grenzen bevorzugt an die Bereiche des Halbleiter-Substrats, auf denen die strukturierte dielektrische Beschichtung vorliegt, an.The areas of the semiconductor substrate in which the undercut pores are present preferably adjoin the areas of the semiconductor substrate on which the structured dielectric coating is present.
Für eine Pore mit einem Hinterschnitt gilt, dass sie im Inneren einen maximalen Durchmesser hat, der größer ist als der Durchmesser der Porenöffnung. Im Inneren zeigt die Pore also gegenüber der Porenöffnung zumindest abschnittsweise eine Verbreiterung. Die Porenöffnung liegt auf der Oberfläche des Halbleiter-Substrats und die Pore erstreckt sich in das Innere des Halbleiter-Substrats und zeigt dabei gegenüber der Porenöffnung zumindest abschnittsweise eine Verbreiterung.A pore with an undercut has a maximum internal diameter that is larger than the diameter of the pore opening. In the interior, the pore therefore shows a widening at least in sections compared to the pore opening. The pore opening lies on the surface of the semiconductor substrate and the pore extends into the interior of the semiconductor substrate and is widened at least in sections compared to the pore opening.
Wenn auf diese Bereiche des Halbleiter-Substrats, in denen die einen Hinterschnitt aufweisenden Poren vorliegen (nachfolgend auch als Hinterschnitt-Poren bezeichnet), ein Metall oder ein Halbleiter elektrochemisch oder chemisch abgeschieden wird, so dringt das Metall M1 oder der Halbleiter H1 in diese Poren ein und es ergibt sich eine sehr gute mechanische Verzahnung zwischen dem Halbleiter-Substrat und dem abgeschiedenen Metall oder Halbleiter. Daraus resultieren hohe Haftfestigkeitswerte des Metalls oder Halbleiters auf dem geätzten Halbleiter-Substrat.If a metal or a semiconductor is deposited electrochemically or chemically on these areas of the semiconductor substrate in which the pores having an undercut are present (also referred to below as undercut pores), then the metal M1 or the semiconductor H1 penetrates into these pores and there is a very good mechanical interlocking between the semiconductor substrate and the deposited metal or semiconductor. This results in high adhesion values of the metal or semiconductor on the etched semiconductor substrate.
Ob eine Pore einen Hinterschnitt aufweist (d.h. in ihrem Inneren gegenüber der Porenöffnung zumindest abschnittsweise eine Aufweitung bzw. Verbreiterung zeigt), kann anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt (d.h. Schnittebene senkrecht zur Oberfläche des Halbleiter-Substrats) zeigt, bestimmt werden. In dem Längsschnitt können der maximale Durchmesser der Pore (parallel zu der Oberfläche des Halbleiter-Substrats) in ihrem Inneren sowie der Durchmesser der Porenöffnung (d.h. der Durchmesser der Pore an der Oberfläche des Halbleiter-Substrats) bestimmt werden.Whether a pore has an undercut (i.e. on its interior opposite the pore opening shows a widening or broadening at least in sections) can be determined using an SEM image that shows the profile of the pore in a longitudinal section (ie section plane perpendicular to the surface of the semiconductor substrate). In the longitudinal section, the maximum diameter of the pore (parallel to the surface of the semiconductor substrate) in its interior and the diameter of the pore opening (ie the diameter of the pore on the surface of the semiconductor substrate) can be determined.
Die Poren mit Hinterschnitt weisen bevorzugt eine Porenöffnung mit einem Durchmesser dPO von weniger als 250 nm. Die Porenöffnungen der Poren mit Hinterschnitt weisen beispielsweise einen Durchmesser dPO im Bereich von 2 nm bis 350 nm, bevorzugter 5 nm bis 250 nm auf. Wie oben erwähnt, kann der Durchmesser einer Porenöffnung anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt (d.h. Schnittebene senkrecht zur Oberfläche des Halbleiter-Substrats) zeigt, bestimmt werden.The undercut pores preferably have a pore opening with a diameter d PO of less than 250 nm. The pore openings of the undercut pores have, for example, a diameter d PO in the range from 2 nm to 350 nm, more preferably 5 nm to 250 nm. As mentioned above, the diameter of a pore opening can be determined from an SEM photograph showing the profile of the pore in a longitudinal section (ie, section plane perpendicular to the surface of the semiconductor substrate).
Die Poren mit Hinterschnitt weisen beispielsweise eine Eindringtiefe in das Halbleiter-Substrat von weniger als 350 nm oder sogar weniger als 250 nm auf, bestimmt anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt zeigt.The pores with an undercut have, for example, a penetration depth into the semiconductor substrate of less than 350 nm or even less than 250 nm, determined using an SEM image showing the profile of the pore in a longitudinal section.
Bevorzugt genügen in den Poren mit Hinterschnitt der Durchmesser der Porenöffnung dPO und der maximale Durchmesser der Pore in ihrem Inneren dPI,max der folgenden Bedingung:
Noch bevorzugter gilt:
Bevorzugt befinden sich in den Bereichen des Halbleiter-Substrats, in denen die Hinterschnitt-Poren vorliegen, Halogenatome, die sich durch EDX (energiedispersive Röntgenspektroskopie) nachweisen lassen.Halogen atoms, which can be detected by EDX (energy-dispersive X-ray spectroscopy), are preferably located in the regions of the semiconductor substrate in which the undercut pores are present.
Hinsichtlich der bevorzugten Eigenschaften der Solarzelle und des Halbleiter-Substrats kann auf die obigen Ausführungen verwiesen werden. Das Halbleiter-Substrat ist daher bevorzugt ein Silicium-Substrat, z.B. ein Silicium-Wafer. Beispielsweise kann der Silicium-Wafer eine n-dotierte Basis und an seiner Vorderseite einen p-dotierten (z.B. Bor-dotierten) Emitter aufweisen. Silicium-Solarzellen mit n-dotierter Basis werden auch als n-Typ-Silicium-Solarzellen bezeichnet. Alternativ ist es jedoch auch möglich, dass die Basis p-dotiert und der Vorderseiten-Emitter n-dotiert (z.B. Phosphor-dotiert) ist. Ebenso kann die Solarzelle auch einen rückseitigen Emitter aufweisen, wobei dann die vorderseitige Oberfläche denselben Dotiertyp wie die Basis aufweist. Üblicherweise wird in diesem Fall ein zusätzliches Front-Surface-Field, beispielsweise mittels thermischer Diffusion oder mittels Ionenimplantation auf der Vorderseite erzeugt. Dies ist eine Schicht mit Dotanten gleichen Typs, jedoch mit deutlich höherer Konzentration als in der Basis.With regard to the preferred properties of the solar cell and the semiconductor substrate, reference can be made to the above statements. The semiconductor substrate is therefore preferably a silicon substrate, e.g., a silicon wafer. For example, the silicon wafer may have an n-doped base and a p-doped (e.g., boron-doped) emitter on its front side. Silicon solar cells with an n-doped base are also referred to as n-type silicon solar cells. Alternatively, however, it is also possible for the base to be p-doped and the front-side emitter to be n-doped (e.g. phosphorus-doped). Likewise, the solar cell can also have a rear emitter, in which case the front surface then has the same doping type as the base. In this case, an additional front surface field is usually generated on the front side, for example by means of thermal diffusion or by means of ion implantation. This is a layer with dopants of the same type, but with a significantly higher concentration than in the base.
Bevorzugt ist die Solarzelle eine Silicium-Solarzelle, beispielsweise eine monokristalline oder eine polykristalline Silicium-Solarzelle. Die Silicium-Solarzelle kann beispielsweise eine n-Typ-Silicium-Solarzelle oder auch eine p-Typ-Silicium-Solarzelle sein.The solar cell is preferably a silicon solar cell, for example a monocrystalline or a polycrystalline silicon solar cell. The silicon solar cell can be, for example, an n-type silicon solar cell or a p-type silicon solar cell.
Hinsichtlich der bevorzugten Eigenschaften der strukturierten dielektrischen Beschichtung kann ebenfalls auf die obigen Ausführungen verwiesen werden.With regard to the preferred properties of the structured dielectric coating, reference can also be made to the above statements.
Die strukturierte dielektrische Beschichtung kann einlagig oder mehrlagig sein. Im Fall einer einlagigen dielektrischen Beschichtung fungiert diese bevorzugt sowohl als Passivierungsschicht wie auch als Antireflexionsschicht. Die einlagige dielektrische Beschichtung kann beispielsweise durch eine Siliciumnitrid-Schicht gebildet sein. Alternativ ist es auch möglich, dass die strukturierte dielektrische Beschichtung mehrlagig ist und mindestens eine dielektrische Passivierungsschicht sowie mindestens eine dielektrische Antireflexionsschicht aufweist. Geeignete dielektrische Passivierungsschichten sind dem Fachmann bekannt und können beispielsweise durch Siliciumoxid, Aluminiumoxid oder Siliciumnitrid gebildet werden. Optional enthalten diese dielektrischen Passivierungsschichten außerdem Wasserstoff, durch den die Absättigung offener Verbindungen weiter verbessert wird (z.B. a-SiNx:H oder a-SiOx:H). Die dielektrische Beschichtung der Solarzelle kann beispielsweise eine Dicke im Bereich von 1 nm bis 150 nm aufweisen. Enthält die dielektrische Beschichtung sowohl eine Passivierungsschicht wie auch eine Antireflexionsschicht, so weist sie beispielsweise eine Dicke im Bereich von 50 nm bis 150 nm oder 55 nm bis 120 nm auf. Die Dicke kann über TEM-Aufnahmen bestimmt werden.The structured dielectric coating can be single-layer or multi-layer. In the case of a single-layer dielectric coating, this preferably functions both as a passivation layer and as an anti-reflection layer. The single-layer dielectric coating can be formed by a silicon nitride layer, for example. Alternatively, it is also possible for the structured dielectric coating to have multiple layers and to have at least one dielectric passivation layer and at least one dielectric anti-reflection layer. Suitable dielectric passivation layers are known to those skilled in the art and can be formed, for example, from silicon oxide, aluminum oxide or silicon nitride. Optionally, these dielectric passivation layers also contain hydrogen, which further improves the saturation of open connections (eg a-SiN x :H or a-SiO x :H). The dielectric coating of the solar cell can have a thickness in the range from 1 nm to 150 nm, for example. If the dielectric coating contains both a passivation layer and an antireflection layer, it has a thickness in the range from 50 nm to 150 nm or 55 nm to 120 nm, for example. The thickness can be determined using TEM images.
Die strukturierte dielektrische Beschichtung liegt bevorzugt auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats der Solarzelle vor. Im Rahmen der vorliegenden Erfindung ist es jedoch auch möglich, dass die dielektrische Beschichtung nur auf der Rückseite des Halbleiter-Substrats der Solarzelle vorliegt.The structured dielectric coating is preferably present on the front side or on both sides of the semiconductor substrate of the solar cell. In the context of the present invention, however, it is also possible for the dielectric coating to be present only on the rear side of the semiconductor substrate of the solar cell.
Auch hinsichtlich der bevorzugten Eigenschaften des Metalls M1 oder Halbleiters H1 kann auf die obigen Ausführungen verwiesen werden.Reference can also be made to the above statements with regard to the preferred properties of the metal M1 or semiconductor H1.
Ein geeignetes Metall M1, das auf den Bereichen mit den Hinterschnitt-Poren vorliegt, ist daher beispielsweise Nickel, Kupfer oder ein Edelmetall wie Silber oder eine Legierung eines dieser Metalle. Wie oben bereits beschrieben, kann auf diesem ersten Metall M1 ein zweites Metall M2 und optional auf diesem zweiten Metall M2 ein drittes Metall M3 (z.B. Silber) aufgebracht sein. Geeignete Metalle M2 und M3 sind jeweils beispielsweise Nickel, Kupfer oder ein Edelmetall wie Silber oder eine Legierung eines dieser Metalle. Bevorzugt gilt dabei, dass M1 ≢ M2 und M2 ≢ M3.A suitable metal M1, which is present on the areas with the undercut pores, is therefore, for example, nickel, copper or a noble metal such as silver or an alloy of one of these metals. As already described above, a second metal M2 and optionally a third metal M3 (eg silver) can be applied to this second metal M2 on this first metal M1. Suitable metals M2 and M3 are each, for example, nickel, copper or a noble metal such as silver or an alloy of one of these metals. It is preferably the case here that M1≢M2 and M2≢M3.
Ein geeigneter Halbleiter H1, der auf den Bereichen mit den Hinterschnitt-Poren vorliegen und als Ladungs-selektiver Kontakt fungieren kann, ist beispielsweise ein Metalloxid, ein elektrisch leitfähiges Polymer oder auch ein elementarer Halbleiter. Auf dem Halbleiter H1 kann beispielsweise ein erstes Metall M1 und optional auf diesem ersten Metall M1 noch ein zweites Metall M2 aufgebracht sein.A suitable semiconductor H1, which is present on the areas with the undercut pores and can function as a charge-selective contact, is, for example, a metal oxide, an electrically conductive polymer or an elementary semiconductor. For example, a first metal M1 can be applied to the semiconductor H1 and optionally a second metal M2 can also be applied to this first metal M1.
Beispieleexamples
Beispiel 1example 1
Ein Silicium-Substrat, das an seiner Vorderseite vollflächig mit einer Siliciumnitrid-Schicht als dielektrischer Ausgangsbeschichtung beschichtet war, wurde in definierten Bereichen einer Laser-Ablation mit einem grünen Nanosekunden-Pulslaser unterzogen.A silicon substrate, which was completely coated on its front side with a silicon nitride layer as a dielectric starting coating, was subjected to laser ablation with a green nanosecond pulse laser in defined areas.
Durch die Abtragung des SiNx in definierten Bereichen wurden eine strukturierte dielektrische Beschichtung und, angrenzend zur der strukturierten dielektrischen Beschichtung, freigelegte Bereiche des Silicium-Substrats erhalten.By removing the SiNx in defined areas, a structured dielectric coating and, adjacent to the structured dielectric coating, exposed areas of the silicon substrate were obtained.
Anschließend wurde die Vorderseite (und damit auch die durch die Laserablation freigelegten Bereiche) des Silicium-Substrats einer Plasma-freien Trockenätzung unter Verwendung eines Fluor-haltigen Gases (5 Vol% F2 in N2 als inertem Trägergas) unterzogen. Dazu wurde ein Trockenätzreaktor von Nines Photovoltaics verwendet. Das Silicium-Substrat wurde über ein Förderband in den Trockenätzreaktor transportiert und dabei auf eine Temperatur von etwa 170°C aufgeheizt. Die Vorderseite des Silicium-Substrats war nach oben gerichtet und das fluorhaltige Ätzgas wurde von oben zugeführt (Temperatur des Gases: 260°C, Volumenstrom F2: 6 slm, Volumenstrom N2: 18 slm). Die Geschwindigkeit des Förderbandes wurde so eingestellt, dass die Ätzzeit etwa 10 Sekunden betrug. Die Trockenätzbehandlung wurde bei Atmosphärendruck durchgeführt.The front side (and thus also the areas exposed by the laser ablation) of the silicon substrate was then subjected to plasma-free dry etching using a fluorine-containing gas (5% by volume F 2 in N 2 as an inert carrier gas). A dry etching reactor from Nines Photovoltaics was used for this purpose. The silicon substrate was transported into the dry etching reactor via a conveyor belt and heated to a temperature of around 170°C. The front side of the silicon substrate was directed upward, and the fluorine-containing etching gas was supplied from above (temperature of the gas: 260° C., flow rate F 2 : 6 slm, flow rate N 2 : 18 slm). The conveyor belt speed was adjusted so that the etching time was about 10 seconds. The dry etching treatment was performed at atmospheric pressure.
Das der Trockenätzbehandlung unterzogene Silicium-Substrat wurde zu einem Elektrolytbad für die elektrochemische Abscheidung von Nickel transportiert. Das Silicium-Substrat wurde mit seiner Vorderseite über das Elektrolytbad geführt. Dadurch kamen die der Trockenätzung mit F2 unterzogenen Bereiche des Silicium-Substrats mit dem Elektrolytbad in Kontakt. Das Silicium-Substrat wurde gegenüber dem Elektrolytbad mit einer negativen Spannung beaufschlagt, das Nickelsalz wurde reduziert und schied sich als Nickelmetall selektiv auf den geätzten Bereichen des Silicium-Substrats ab, während auf der strukturierten SiNx-Beschichtung keine Nickelabscheidung beobachtet werden konnte.The silicon substrate subjected to the dry etching treatment was transported to an electrolytic bath for nickel electrodeposition. The silicon substrate was passed over the electrolyte bath with its front side. As a result, the areas of the silicon substrate subjected to the dry etching with F 2 came into contact with the electrolytic bath. A negative voltage was applied to the silicon substrate with respect to the electrolytic bath, the nickel salt was reduced and deposited as nickel metal selectively on the etched areas of the silicon substrate, while no nickel deposition could be observed on the structured SiNx coating.
Anschließend wurden auf der Nickel-Schicht eine Kupfer-Schicht und auf dieser Kupfer-Schicht eine Silber-Schicht in entsprechenden Elektrolytbädern elektrochemisch abgeschieden.A copper layer was then electrochemically deposited on the nickel layer and a silver layer on this copper layer in appropriate electrolytic baths.
Vergleichsbeispiel 1Comparative example 1
Unter identischen Bedingungen wie in Beispiel 1 wurde das mit SiNx beschichtete Halbleiter-Substrat an seiner Vorderseite einer Laserablation mit einen grünen Nanosekunden-Pulslaser unterzogen.Under identical conditions as in example 1, the semiconductor substrate coated with SiNx was subjected to laser ablation with a green nanosecond pulse laser on its front side.
In Übereinstimmung mit Beispiel 1 wurden durch die Abtragung des SiNx in definierten Bereichen eine strukturierte dielektrische Beschichtung und, angrenzend zu der strukturierten Beschichtung, freigelegte Bereiche des Silicium-Substrats erhalten.In accordance with example 1, a structured dielectric coating and, adjacent to the structured coating, exposed areas of the silicon substrate were obtained by removing the SiNx in defined areas.
Vor der elektrochemischen Nickelabscheidung wurden die bei der Laserablation freigelegten Bereiche des Silicium-Substrats einer nasschemischen Ätzung mit einer wässrigen HF-Lösung unterzogen. Anschließend erfolgte die elektrochemische Abscheidung des Nickels, gefolgt von der elektrochemischen Abscheidung von Cu und Ag unter den gleichen Bedingungen wie in Beispiel 1.Before electrochemical nickel deposition, the areas of the silicon substrate exposed during laser ablation were subjected to wet-chemical etching with an aqueous HF solution. This was followed by the electrochemical deposition of the nickel, followed by the electrochemical deposition of Cu and Ag under the same conditions as in example 1.
Die Haftkraft des elektrochemisch abgeschiedenen Metallstapels wurde sowohl für Beispiel 1 als auch für Vergleichsbeispiel 1 folgendermaßen bestimmt:
- Ein Lötband wird über die ganze Länge des abgeschiedenen Metallstapels aufgelötet. Das Lötband wird abgezogen, die benötigte Kraft wird aufgezeichnet. Es wird ein Kraft-Weg-Diagramm erstellt. Die Kraft wird auf die Lötbändchenbreite normiert (Einheit: N/mm).
- A solder band is soldered along the full length of the deposited metal stack. The solder tape is peeled off, the force required is recorded. A force-displacement diagram is created. The force is normalized to the solder ribbon width (unit: N/mm).
Die gemessenen Abzugskräfte werden in
Außerdem wurden für die in Beispiel 1 und Vergleichsbeispiel 1 hergestellten Solarzellen jeweils die Reflexion bestimmt. Es zeigte sich, dass die Trockenätzbehandlung zu keiner Beeinträchtigung der Reflexionseigenschaften der SiNx-Beschichtung führt.In addition, the reflection was determined for each of the solar cells produced in Example 1 and Comparative Example 1. It was found that the dry etching treatment did not impair the reflection properties of the SiNx coating.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017217713.6A DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017217713.6A DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102017217713A1 DE102017217713A1 (en) | 2019-04-11 |
| DE102017217713B4 true DE102017217713B4 (en) | 2022-12-01 |
Family
ID=65817354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102017217713.6A Active DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102017217713B4 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19819200A1 (en) | 1998-04-29 | 1999-11-11 | Fraunhofer Ges Forschung | Process for the production of contact structures in semiconductor components |
| US6500356B2 (en) | 2000-03-27 | 2002-12-31 | Applied Materials, Inc. | Selectively etching silicon using fluorine without plasma |
| DE102007005161A1 (en) | 2007-01-29 | 2008-08-07 | Nb Technologies Gmbh | Process to manufacture semiconductors or solar cells by roughening treatment zones prior to electrolytic coating |
| US7973388B2 (en) | 2006-06-02 | 2011-07-05 | Micron Technology, Inc. | Semiconductor structures including square cuts in single crystal silicon |
| US20120132270A1 (en) | 2009-03-03 | 2012-05-31 | Alison Maree Wenham | Metal adhesion |
| US20120164830A1 (en) | 2010-12-23 | 2012-06-28 | Mongsup Lee | Methods of fabricating semiconductor devices |
| US20130069204A1 (en) | 2010-05-11 | 2013-03-21 | Ultra High Vacuum Solutions Ltd 1/A Nines Engine | Method and Apparatus to Control Surface Texture Modification of Silicon Wafers for Photovoltaic Cell Devices |
-
2017
- 2017-10-05 DE DE102017217713.6A patent/DE102017217713B4/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19819200A1 (en) | 1998-04-29 | 1999-11-11 | Fraunhofer Ges Forschung | Process for the production of contact structures in semiconductor components |
| US6500356B2 (en) | 2000-03-27 | 2002-12-31 | Applied Materials, Inc. | Selectively etching silicon using fluorine without plasma |
| US7973388B2 (en) | 2006-06-02 | 2011-07-05 | Micron Technology, Inc. | Semiconductor structures including square cuts in single crystal silicon |
| DE102007005161A1 (en) | 2007-01-29 | 2008-08-07 | Nb Technologies Gmbh | Process to manufacture semiconductors or solar cells by roughening treatment zones prior to electrolytic coating |
| US20120132270A1 (en) | 2009-03-03 | 2012-05-31 | Alison Maree Wenham | Metal adhesion |
| US20130069204A1 (en) | 2010-05-11 | 2013-03-21 | Ultra High Vacuum Solutions Ltd 1/A Nines Engine | Method and Apparatus to Control Surface Texture Modification of Silicon Wafers for Photovoltaic Cell Devices |
| US20120164830A1 (en) | 2010-12-23 | 2012-06-28 | Mongsup Lee | Methods of fabricating semiconductor devices |
Non-Patent Citations (1)
| Title |
|---|
| IBBOTSON, D. E. [et al.]: Plasmaless dry etching of silicon with fluorine-containing compounds. In: Journal of Applied Physics, 1984, Vol. 56, No. 10, S. 2939-2942. ISSN 0021-8979 (P); 1089-7550 (E). DOI: 10.1063/1.333834. URL: http://aip.scitation.org/doi/pdf/10.1063/1.333834 [abgerufen am 2018-01-26] |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102017217713A1 (en) | 2019-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0630525B1 (en) | Process for producing a solar cell with combined metallization | |
| EP1390987B1 (en) | Method for structuring an oxide layer applied to a substrate material | |
| EP0905794A2 (en) | Solar cell and method of fabrication | |
| DE102011050089B4 (en) | Method for making electrical contacts on a solar cell, solar cell and method for making a rear contact of a solar cell | |
| EP2151869A2 (en) | Semiconductor component | |
| DE102018202513B4 (en) | Process for metallizing a component | |
| MX2011001146A (en) | Crystalline silicon pv cell with selective emitter produced with low temperature precision etch back and passivation process. | |
| EP2561557B1 (en) | Method for producing a solar cell | |
| WO2009006988A1 (en) | Contact structure for a semiconductor component and a method for production thereof | |
| EP2463410B1 (en) | Electrochemical etching of semiconductors | |
| EP1784870B1 (en) | Semiconductor element with an electric contact arranged on at least one surface | |
| WO2013017526A2 (en) | Method for producing a solar cell and solar cell | |
| EP2652802A2 (en) | Method for producing silicon solar cells having a front-sided texture and a smooth rear side surface | |
| DE112012002962T5 (en) | A photovoltaic device having a field on an aluminum plated back surface and method of forming same | |
| EP3449512B1 (en) | Method for producing rear surface contact solar cells from crystalline silicon | |
| DE4333426C1 (en) | Method for metallising solar cells comprising crystalline silicon | |
| DE102017217713B4 (en) | Process for making electrical contacts on a solar cell and solar cell | |
| DE102010020557A1 (en) | Method for producing a single-contact solar cell from a silicon semiconductor substrate | |
| DE102018251777A1 (en) | Chemical polishing of solar cell surfaces and resulting structures | |
| DE102010028187A1 (en) | A method of making a metal wrap-through solar cell and a metal wrap-through solar cell made by this method | |
| DE102016222175A1 (en) | Method for applying carrier-selective contacts to solar cells | |
| EP4147277B1 (en) | Back-side contact solar cell | |
| DE3490611T1 (en) | Process for the production of solar cells | |
| CH669476A5 (en) | ||
| DE10256428A1 (en) | Structuring surface of electrically conducting semiconductor material comprises applying metal mask on surface of semiconductor material, anodically oxidizing regions not protected, and further processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R082 | Change of representative |
Representative=s name: MAIWALD GMBH, DE Representative=s name: MAIWALD PATENTANWALTS- UND RECHTSANWALTSGESELL, DE |
|
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final |