DE102017217713A1 - Method for producing electrical contacts on a solar cell - Google Patents
Method for producing electrical contacts on a solar cell Download PDFInfo
- Publication number
- DE102017217713A1 DE102017217713A1 DE102017217713.6A DE102017217713A DE102017217713A1 DE 102017217713 A1 DE102017217713 A1 DE 102017217713A1 DE 102017217713 A DE102017217713 A DE 102017217713A DE 102017217713 A1 DE102017217713 A1 DE 102017217713A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- metal
- solar cell
- semiconductor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 179
- 239000000758 substrate Substances 0.000 claims abstract description 149
- 229910052751 metal Inorganic materials 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 108
- 239000011248 coating agent Substances 0.000 claims abstract description 75
- 238000000576 coating method Methods 0.000 claims abstract description 75
- 238000001312 dry etching Methods 0.000 claims abstract description 42
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 35
- 150000002367 halogens Chemical class 0.000 claims abstract description 35
- 238000004070 electrodeposition Methods 0.000 claims abstract description 33
- 238000005234 chemical deposition Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 58
- 239000011148 porous material Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 29
- 229910052759 nickel Inorganic materials 0.000 claims description 29
- 239000003792 electrolyte Substances 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 238000000608 laser ablation Methods 0.000 claims description 13
- 150000002739 metals Chemical class 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000002243 precursor Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229920001940 conductive polymer Polymers 0.000 claims description 6
- 229910000510 noble metal Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 4
- 150000002366 halogen compounds Chemical class 0.000 claims description 4
- 239000012433 hydrogen halide Substances 0.000 claims description 3
- 229910000039 hydrogen halide Inorganic materials 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 229910052756 noble gas Inorganic materials 0.000 claims description 3
- 150000004820 halides Chemical class 0.000 claims description 2
- 238000011282 treatment Methods 0.000 abstract description 14
- 210000004027 cell Anatomy 0.000 description 68
- 239000010410 layer Substances 0.000 description 56
- 238000000151 deposition Methods 0.000 description 22
- 230000008021 deposition Effects 0.000 description 21
- 238000002161 passivation Methods 0.000 description 15
- 229910052709 silver Inorganic materials 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003638 chemical reducing agent Substances 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229920000144 PEDOT:PSS Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000000178 monomer Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 2
- 229910017875 a-SiN Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002609 medium Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000008051 alkyl sulfates Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- -1 copper or nickel Chemical class 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002608 ionic liquid Substances 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- JOXIMZWYDAKGHI-UHFFFAOYSA-N toluene-4-sulfonic acid Chemical compound CC1=CC=C(S(O)(=O)=O)C=C1 JOXIMZWYDAKGHI-UHFFFAOYSA-N 0.000 description 1
- 239000006163 transport media Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle, das folgende Schritte umfasst:- Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat der Solarzelle,- Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden,- Behandlung der freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen,- elektrochemische oder chemische Abscheidung eines Metalls oder eines Halbleiters auf dem geätzten Halbleiter-Substrat.The present invention relates to a method for producing electrical contacts on a solar cell, comprising the following steps: application of a dielectric output coating on the semiconductor substrate of the solar cell, removal of the dielectric output coating in defined regions, so that a structured dielectric coating and exposed regions of the semiconductor substrate, treatment of the exposed regions of the semiconductor substrate with a halogen-containing gas in a plasma-free dry etching step to obtain an etched semiconductor substrate in the exposed regions, electrochemical or chemical deposition of a metal or a semiconductor on the semiconductor substrate etched semiconductor substrate.
Description
Um den Strom einer Solarzelle abgreifen zu können, müssen metallische Kontakte aufgebracht werden. Zur Minimierung von Abschattungseffekten werden die Kontakte auf der Oberfläche (Vorder- und/oder Rückseite) der Solarzelle beispielsweise in Form eines Kontaktgitters bzw. als Busbar mit Kontaktfingern aufgebracht.In order to tap the current of a solar cell, metallic contacts must be applied. To minimize shading effects, the contacts on the surface (front and / or back) of the solar cell are applied, for example, in the form of a contact grid or as a bus bar with contact fingers.
Die Solarzellenvorder- und/oder -rückseite wird üblicherweise mit einer dielektrischen Schicht, beispielsweise einer Siliciumnitrid-Schicht (SiNx-Schicht) überzogen. Diese dient der Passivierung und minimiert die Lichtreflexion der Solarzellenoberfläche (d.h. fungiert als Antireflexions(AR)-Schicht). Dielektrische Passivierungsschichten können auch durch Siliciumoxid oder Aluminiumoxid gebildet werden.The solar cell front and / or rear side is usually coated with a dielectric layer, for example a silicon nitride (SiNx) layer. This serves to passivate and minimize the light reflection of the solar cell surface (i.e., acts as an antireflection (AR) layer). Dielectric passivation layers may also be formed by silica or alumina.
Ein bekannter Prozessweg für die Herstellung einer Solarzelle (z.B. einer Silicium-Solarzelle) beinhaltet beispielsweise unter anderem folgende Schritte:
- - Texturierung der Oberfläche des Halbleiters (z.B. Si) an der Vorder- oder Rückseite der Solarzelle,
- - Dotierung des Halbleiters, um einen Emitter zu erzeugen,
- - Metallisierung der gegenüberliegenden Seite (z.B. der Rückseite) der Solarzelle,
- - Aufbringen einer oder mehrerer dielektrischer Schichten zur Passivierung der Halbleiteroberfläche und/oder als Antireflexionsschicht.
- Texturing the surface of the semiconductor (eg Si) at the front or back side of the solar cell,
- Doping the semiconductor to produce an emitter,
- Metallization of the opposite side (eg the rear side) of the solar cell,
- - Applying one or more dielectric layers for passivation of the semiconductor surface and / or as an anti-reflection layer.
Nach diesen Prozessschritten muss noch die Metallisierung der Solarzellenseite, auf der die dielektrische Schicht aufgebracht wurde, erfolgen, beispielsweise als letzter Prozessschritt vor der Modulintegration der Solarzelle. Für die Herstellung eines Kontaktgitters wird üblicherweise mittels Siebdruck eine silberhaltige Paste auf die AR-Schicht aufgebracht, gefolgt von einer thermischen Behandlung bei ausreichend hoher Temperatur, so dass die Silberpartikel bis zur Oberfläche des Halbleiters diffundieren können. Nachteilig ist dabei jedoch, dass relativ breite Kontaktfinger mit hohem elektrischen Kontaktwiderstand zum Halbleiter erhalten werden. Außerdem sind die relativ hohen Materialkosten des Silbers nachteilig.After these process steps, the metallization of the solar cell side on which the dielectric layer has been applied still has to take place, for example as the last process step before the module integration of the solar cell. For the production of a contact grid, a silver-containing paste is usually applied to the AR layer by screen printing, followed by a thermal treatment at a sufficiently high temperature so that the silver particles can diffuse to the surface of the semiconductor. The disadvantage here, however, that relatively wide contact fingers are obtained with high electrical contact resistance to the semiconductor. In addition, the relatively high cost of silver is detrimental.
Um diese Nachteile zu vermeiden, ist bekannt, eine strukturierte dielektrische Beschichtung auf dem Halbleiter aufzubringen und auf den freiliegenden Bereichen des Halbleiters ein Metall elektrochemisch (galvanisch) oder chemisch abzuscheiden. Da die dielektrische Beschichtung elektrisch isolierend ist, fungiert sie als Maske und die elektrochemische Abscheidung erfolgt im Wesentlichen nur auf den Maskenfreien Bereichen des Halbleiters, nicht jedoch auf der dielektrischen Maske selbst. Die strukturierte dielektrische Beschichtung wird beispielsweise erhalten, indem zunächst eine vollflächige dielektrische Beschichtung aufgebracht wird und durch geeignete Methoden wie z.B. Laserablation, nasschemisches Ätzen, Auftragen einer Ätzpaste oder mechanisches Ritzen in definierten Bereichen ein Materialabtrag erfolgt, so dass eine strukturierte dielektrische Beschichtung und freiliegende Halbleiterbereiche erhalten werden. Die Metallabscheidung auf den freiliegenden Halbleiterbereichen erfolgt beispielsweise über eine elektrochemische Abscheidung („Galvanisieren“) oder eine außenstromfreie chemische Abscheidung in Anwesenheit eines Reduktionsmittels (z.B. außenstromfreie Abscheidung von Nickel, „Chemisch-Nickel“). Die elektrochemische oder außenstromfreie chemische Abscheidung kann optional auch durch Licht induziert bzw. unterstützt sein („Light-Induced Plating LIP“), wobei während der Abscheidung der Halbleiter mit Licht beleuchtet wird.In order to avoid these disadvantages, it is known to apply a structured dielectric coating to the semiconductor and to deposit a metal electrochemically (galvanically) or chemically on the exposed regions of the semiconductor. Since the dielectric coating is electrically insulating, it acts as a mask and the electrochemical deposition occurs essentially only on the mask-free areas of the semiconductor, but not on the dielectric mask itself. The patterned dielectric coating is obtained, for example, by first applying a full-area dielectric coating and by suitable methods such as Laser ablation, wet-chemical etching, applying an etching paste or mechanical scratches in defined areas material removal takes place, so that a structured dielectric coating and exposed semiconductor regions are obtained. Metal deposition on the exposed semiconductor regions is accomplished, for example, by electrochemical deposition ("plating") or electroless chemical deposition in the presence of a reducing agent (e.g., electroless deposition of nickel, "chemical nickel"). The electrochemical or electroless chemical deposition may optionally also be induced by light ("light-induced plating LIP"), during which the semiconductor is illuminated with light during the deposition.
Die Verwendung einer strukturierten dielektrischen Beschichtung zum Anbringen metallischer Kontakte wird beispielsweise in folgenden Publikationen beschrieben:
- -
S.H. Lee et al., Materials, 2014, 7, S. 1318-1341, - -
S.H. Lee et al., „Crystalline Silicon Solar Cells with Nickel/Copper Contacts“, Kapitel 10, veröffentlicht in „Solar Cells - New Approaches and Reviews“, ISBN 978-953-51-2184-8, Oktober 2015, Ed.: L.A. Kosyachenko, Verlag: InTech, - -
M. Glatthaar et al., Energy Procedia 77, 2015, S. 733-743, - -
A. Lennon et al., Prog. Photovolt.: Res. Appl., 21, 2013, S. 1454-1468, - -
A. Knorz et al., Prog. Photovolt.: Res. Appl., 17, 2009, S. 127-136.
- -
SH Lee et al., Materials, 2014, 7, pp. 1318-1341, - -
SH Lee et al., "Crystalline Silicon Solar Cells with Nickel / Copper Contacts", Chapter 10, published in "Solar Cells - New Approaches and Reviews", ISBN 978-953-51-2184-8, October 2015, Ed .: LA Kosyachenko, Publisher: InTech, - -
Glatthaar, M., et al., Energy Procedia 77, 2015, pp. 733-743, - -
Lennon et al., Prog. Photovolt .: Res. Appl., 21, 2013, pp. 1454-1468, - -
Knorz, et al., Prog. Photovolt .: Res. Appl., 17, 2009, pp. 127-136.
Problematisch sind dabei das Realisieren einer ausreichend hohen Haftfestigkeit des elektrochemisch oder chemisch abgeschiedenen Metalls auf dem Halbleiter und die Vermeidung parasitärer Metallabscheidungen auf der dielektrischen Maske. Auch sollte eine Beeinträchtigung der Antireflexionseigenschaften der dielektrischen Beschichtung möglichst vermieden werden.The problem here is the realization of a sufficiently high adhesion of the electrochemically or chemically deposited metal on the semiconductor and the avoidance of parasitic metal deposits on the dielectric mask. Also, an impairment of the anti-reflection properties of the dielectric coating should be avoided as much as possible.
Unterschiedliche elastische Eigenschaften von Halbleiter-Substrat und Metall und Temperaturdifferenzen im Metallabscheidungsprozess, beispielsweise durch eine gegenüber der Umgebung erhöhte Temperatur des Elektrolytbades, führen zu inneren Spannungen, insbesondere an den Grenzschichten des Substrat-Metall-Schichtsystems. Abgeschiedenes Metall und Substrat kühlen nach der Abscheidung ab. Dies kann mit einer Größenänderung der Materialien einhergehen. Wenn Wärmeausdehnungskoeffizienten von Metall und Substrat nicht übereinstimmen, entsteht eine mechanische Spannung. Dieser inneren Spannung und gegebenenfalls einer äußeren Krafteinwirkung auf die Metallisierung muss eine gewisse Haftkraft des abgeschiedenen Metalls auf dem Substrat entgegenwirken.Different elastic properties of semiconductor substrate and metal and temperature differences in the metal deposition process, for example, by a relative to the environment increased temperature of the electrolyte bath, lead to internal stresses, in particular to the Boundary layers of the substrate-metal layer system. Deposited metal and substrate cool after deposition. This can be accompanied by a change in the size of the materials. If the coefficients of thermal expansion of metal and substrate do not match, a mechanical stress is created. This internal stress and optionally an external force on the metallization must counteract a certain adhesive force of the deposited metal on the substrate.
Zur Verbesserung der Haftfestigkeit ist beispielsweise bekannt, nach der Abscheidung eines Metalls auf dem Siliciumsubstrat eine thermische Behandlung durchzuführen, so dass sich an der Grenzfläche ein Metallsilicid bildet. Nicht reagiertes Metall wird abgeätzt. Anschließend wird auf der Silicid-Schicht erneut galvanisch abgeschieden. Die Silicid-Schicht fungiert als Haftvermittler zwischen dem Silicium und dem elektrochemisch abgeschiedenen Metall. Siehe z.B.
Es hat sich jedoch herausgestellt, dass die für die verbesserte Haftung erforderliche Rauigkeit der Oberfläche nicht bei jeder Konfiguration des Lasersystems gegeben ist. Insbesondere bei der Verwendung von günstigen und langlebigen Lasern mit Pulslängen im Nanosekunden-Bereich oder von Dauerstrichlasern schmilzt das Silicium an seiner Oberfläche deutlich an und beim Erstarren entstehen in den freigelegten Bereichen relativ glatte Siliciumoberflächen, so dass die Haftung des abgeschiedenen Metalls nicht ausreichend ist.However, it has been found that the roughness of the surface required for improved adhesion is not present in every configuration of the laser system. Particularly when using low-cost and long-life lasers with pulse lengths in the nanosecond range or continuous wave lasers, the silicon melts clearly on its surface and upon solidification relatively smooth silicon surfaces are formed in the exposed areas, so that the adhesion of the deposited metal is not sufficient.
Bei der Optimierung der durch die Laserablation freigelegten Bereiche des Halbleiter-Substrats wurden bisher mehrere Ansätze verfolgt.In optimizing the areas of the semiconductor substrate exposed by the laser ablation, several approaches have hitherto been pursued.
Der Einsatz von ultrakurz gepulsten Lasern mit einer Pulsdauer im Femto- und Picosekundenbereich ermöglicht eine Haftungssteigerung der Kontakte. Diese resultiert aus einem Interferenzmuster der Laserpulse, das bei der Laserablation der dielektrischen Beschichtung in die freigelegte Siliciumoberfläche geschmolzen wird und nach dem Abkühlen und Verfestigen eine raue Mikrostruktur auf der Siliciumoberfläche hinterlässt. Siehe
Von Interesse ist daher eine Verfahrensführung, die auch bei der Verwendung von Lasern mit Pulsen im Nanosekunden-Bereich oder von Dauerstrichlasern zur Ausbildung einer ausreichend rauen Oberfläche führt.Of interest, therefore, is a process control that leads to the formation of a sufficiently rough surface even when using lasers with pulses in the nanosecond range or continuous wave lasers.
Wie oben bereits erwähnt, beinhaltet die Prozessroute für die Herstellung einer Solarzelle üblicherweise auch die Texturierung der Halbleiteroberfläche (z.B. durch Ausbildung pyramidaler Strukturen auf der Oberfläche), um die oberflächliche Lichtreflexion so gering wie möglich zu halten. Die Texturierung kann beispielsweise über ein nasschemisches Ätzen erfolgen. Alternativ ist auch bekannt, die Texturierung der Halbleiteroberfläche durch ein Plasma-freies Trockenätzverfahren mit gasförmigen Halogenen oder halogenhaltigen Verbindungen als Ätzmedium durchzuführen. Die Texturierung der Siliciumoberfläche in einer Solarzelle über ein Trockenätzverfahren beschreiben z.B.
Das Plasma-freie Ätzen einer Siliciumoberfläche unter Verwendung gasförmiger Halogene oder halogenhaltiger Verbindungen wird beispielsweise auch von
Eine Aufgabe der vorliegenden Erfindung ist die Herstellung elektrischer Kontakte auf einer Solarzelle über ein möglichst effizientes Verfahren, das die Abscheidung unterschiedlicher Metalle, insbesondere preisgünstiger Metalle wie Kupfer oder Nickel, oder Halbleiter ermöglicht und zu einer guten Haftung des abgeschiedenen Metalls oder Halbleiters auf dem Halbleiter-Substrat der Solarzelle führt. Die Eigenschaften einer dielektrischen Antireflexions- und/oder Passivierungsbeschichtung sollten dabei möglichst nicht beeinträchtigt werden. Eine weitere Aufgabe der vorliegenden Erfindung liegt in der Bereitstellung einer Solarzelle, deren elektrische Kontakte gut auf der Halbleiteroberfläche haften und die über ein effizientes und kostengünstiges Verfahren erhältlich ist.An object of the present invention is the production of electrical contacts on a solar cell via a most efficient method that allows the deposition of different metals, especially low-cost metals such as copper or nickel, or semiconductor and good adhesion of the deposited metal or semiconductor on the semiconductor substrate of the solar cell leads. The properties of a dielectric anti-reflection and / or passivation coating should as far as possible not be impaired. Another object of the present invention is to provide a solar cell whose electrical contacts are well adhered to the semiconductor surface and which is obtainable through an efficient and inexpensive process.
Gelöst wird die Aufgabe durch ein Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle, das folgende Schritte umfasst:
- - Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat der Solarzelle,
- - Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden,
- - Behandlung der freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen,
- - elektrochemische oder chemische Abscheidung eines Metalls oder eines Halbleiters auf dem geätzten Halbleiter-Substrat.
- Applying a dielectric output coating on the semiconductor substrate of the solar cell,
- Removing the dielectric output coating in defined regions such that a structured dielectric coating and exposed regions of the semiconductor substrate are obtained,
- Treating the exposed areas of the semiconductor substrate with a halogen-containing gas in a plasma-free dry etching step to obtain an etched semiconductor substrate in the exposed areas,
- - Electrochemical or chemical deposition of a metal or a semiconductor on the etched semiconductor substrate.
Im Rahmen der vorliegenden Erfindung wurde erkannt, dass eine hohe Haftfestigkeit des elektrochemisch oder chemisch abgeschiedenen Metalls oder Halbleiters auf dem Halbleiter-Substrat der Solarzelle realisiert werden kann, wenn die durch das Abtragen der dielektrischen Beschichtung freigelegten Bereiche des Halbleiter-Substrats einem Plasma-freien Trockenätzen mit einem halogenhaltigen Gas unterzogen wurden. Da das Plasma-freie Trockenätzen mit halogenhaltigem Gas im Wesentlichen nur die Oberfläche des Halbleiter-Substrats, nicht jedoch die dielektrische Beschichtung ätzt, werden die Antireflexionseigenschaften nicht beeinträchtigt. Die strukturierte dielektrische Beschichtung kann also in zweierlei Hinsicht als Maske dienen. Zunächst wird das Halbleiter-Substrat nur in den (z.B. durch Laserablation) freigelegten Bereichen durch das halogenhaltige Gas geätzt und auch in der nachfolgenden Abscheidung werden im Wesentlichen nur die geätzten Bereiche des Halbleiter-Substrats mit dem Metall oder Halbleiter bedeckt. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens liegt darin, dass durch die Trockenätzbehandlung mit halogenhaltigem Gas die sich zwangsläufig bildende dünne native Oxidschicht von der Oberfläche des Halbleiter-Substrats entfernt wird. Dies eröffnet die Möglichkeit, auf eine nasschemische Behandlung zur Entfernung der nativen Oxidschicht unmittelbar vor der Abscheidung des Metalls oder Halbleiters zu verzichten.In the context of the present invention, it has been recognized that a high adhesive strength of the electrochemically or chemically deposited metal or semiconductor on the semiconductor substrate of the solar cell can be realized if the areas of the semiconductor substrate exposed by the removal of the dielectric coating are plasma-free dry etching were subjected to a halogen-containing gas. Since the plasma-free dry etching with halogen-containing gas etches substantially only the surface of the semiconductor substrate, but not the dielectric coating, the anti-reflection properties are not impaired. The structured dielectric coating can thus serve as a mask in two respects. First, the semiconductor substrate is etched by the halogen-containing gas only in the exposed portions (for example, by laser ablation), and also in the subsequent deposition, substantially only the etched portions of the semiconductor substrate are covered with the metal or semiconductor. A further advantage of the method according to the invention is that the thin native oxide layer which inevitably forms is removed from the surface of the semiconductor substrate by the dry etching treatment with halogen-containing gas. This opens the possibility to dispense with a wet chemical treatment for the removal of the native oxide layer immediately before the deposition of the metal or semiconductor.
Wie nachfolgend noch eingehender beschrieben wird, können mit dem erfindungsgemäßen Verfahren charakteristische Ätzporen, die einen Unterschnitt aufweisen und deren Porenöffnungen deutlich unterhalb von 1 µm liegen, erhalten werden. Wenn auf diese Bereiche des Halbleiter-Substrats, in denen die Poren mit Hinterschnitt vorliegen (nachfolgend auch als Hinterschnitt-Poren bezeichnet), ein Metall oder ein Halbleiter elektrochemisch oder chemisch abgeschieden wird, so dringt das Metall oder der Halbleiter in diese Poren ein und es ergibt sich eine sehr gute mechanische Verzahnung zwischen dem Halbleiter-Substrat und dem abgeschiedenen Metall oder Halbleiter. Daraus resultieren hohe Haftfestigkeitswerte des Metalls oder Halbleiters auf dem geätzten Halbleiter-Substrat. Es hat sich überraschenderweise gezeigt, dass die Bildung der Hinterschnitt-Poren begünstigt wird, wenn auf dem Halbleiter-Substrat zuvor eine dielektrische Beschichtung vorlag und durch geeignete Maßnahmen wie z.B. Laseablation wieder entfernt wurde. In diesen freigelegten Bereichen bilden sich durch die Plasma-freie Trockenätzbehandlung Hinterschnitt-Poren. Auf einem Halbleiter-Substrat, das vor der Plasma-freien Trockenätzbehandlung diese Behandlungsschritte (d.h. Aufbringen einer dielektrischen Schicht und anschließend Entfernung dieser dielektrischen Schicht in definierten Bereichen) nicht durchlaufen hat, bilden sich keine Poren mit Hinterschnitt aus.As will be described in more detail below, etching pores characteristic of the method according to the invention, which have an undercut and whose pore openings are well below 1 μm, can be obtained. When these portions of the semiconductor substrate in which the undercut pores are present (hereinafter also referred to as undercut pores), a metal or a semiconductor is electrochemically or chemically deposited, the metal or semiconductor penetrates into these pores results in a very good mechanical gearing between the semiconductor substrate and the deposited metal or semiconductor. This results in high adhesion values of the metal or semiconductor on the etched semiconductor substrate. It has surprisingly been found that the formation of the undercut pores is favored if a dielectric coating was previously present on the semiconductor substrate and can be removed by suitable measures, e.g. Laseablation was removed again. In these exposed areas, undercut plasma free dry etching treatment forms undercut pores. On a semiconductor substrate that has not undergone these treatment steps (i.e., deposition of a dielectric layer and then removal of this dielectric layer in defined areas) prior to the plasma-free dry etch treatment, no undercut pores are formed.
Der Begriff „Solarzelle“ wird in seiner üblichen Bedeutung verwendet und bezeichnet daher ein elektrisches Bauteil, das ein Halbleiter-Substrat mit einer Vorderseite (d.h. die der Strahlungsquelle zugewandte Seite) und einer Rückseite umfasst, in dem durch Bestrahlung mit Licht freie Ladungsträger erzeugt werden. Durch einen oder mehrere elektrische Kontakte wird der erzeugte elektrische Strom abgeführt.The term "solar cell" is used in its ordinary meaning and therefore refers to an electrical component comprising a semiconductor substrate having a front side (i.e., the side facing the radiation source) and a back surface in which light carriers are generated by irradiation with light. By one or more electrical contacts of the generated electric current is dissipated.
Bevorzugt ist die Solarzelle eine Silicium-Solarzelle, beispielsweise eine monokristalline oder eine polykristalline Silicium-Solarzelle. Die Silicium-Solarzelle kann beispielsweise eine n-Typ-Silicium-Solarzelle oder auch eine p-Typ-Silicium-Solarzelle sein.The solar cell is preferably a silicon solar cell, for example a monocrystalline or a polycrystalline silicon solar cell. The silicon solar cell may be, for example, an n-type silicon solar cell or a p-type silicon solar cell.
Bei einer Silicium-Solarzelle ist das Halbleiter-Substrat zwangsläufig ein Silicium-Substrat. Anhand der Dotierung des Silicium-Substrats ergibt sich, ob eine n-Typ-Silicium-Solarzelle oder eine p-Typ-Silicium-Solarzelle vorliegt. Dies ist dem Fachmann bekannt.In a silicon solar cell, the semiconductor substrate is inevitably a silicon substrate. Based on the doping of the silicon substrate, it is apparent whether an n-type silicon solar cell or a p-type silicon solar cell is present. This is known to the person skilled in the art.
Das Halbleiter-Substrat einer kristallinen Silicium-Solarzelle ist üblicherweise ein Silicium-Wafer. Beispielsweise kann der Silicium-Wafer eine n-dotierte Basis und an seiner Vorderseite einen p-dotierten (z.B. Bor-dotierten) Emitter aufweisen. Silicium-Solarzellen mit n-dotierter Basis werden auch als n-Typ-Silicium-Solarzellen bezeichnet. Alternativ ist es jedoch auch möglich, dass die Basis p-dotiert und der Vorderseiten-Emitter n-dotiert (z.B. Phosphor-dotiert) ist. Ebenso kann die Solarzelle auch einen rückseitigen Emitter aufweisen, wobei dann die vorderseitige Oberfläche denselben Dotiertyp wie die Basis aufweist. Üblicherweise wird in diesem Fall ein zusätzliches Front-Surface-Field, beispielsweise mittels thermischer Diffusion oder mittels Ionenimplantation auf der Vorderseite erzeugt. Dies ist eine Schicht mit Dotanten gleichen Typs, jedoch mit deutlich höherer Konzentration als in der Basis. Solarzellen mit rückseitigem Emitter können, sofern die Emitter strukturiert hergestellt werden, ausschließlich rückseitig kontaktiert werden. In diesem Fall wird die vorliegende Erfindung bei der Metallisierung der Rückseite eingesetzt.The semiconductor substrate of a crystalline silicon solar cell is usually a silicon wafer. For example, the silicon wafer may be an doped base and having on its front a p-doped (eg, boron-doped) emitter. Silicon n-doped based solar cells are also referred to as n-type silicon solar cells. Alternatively, however, it is also possible that the base is p-doped and the front-side emitter is n-doped (eg, phosphorus-doped). Likewise, the solar cell may also have a back emitter, in which case the front surface has the same doping type as the base. Usually, in this case, an additional front surface field is generated, for example by means of thermal diffusion or by means of ion implantation on the front side. This is a layer of dopants of the same type, but with a much higher concentration than in the base. Solar cells with emitter on the back can, if the emitters are produced in a structured manner, only be contacted on the back side. In this case, the present invention is used in metallization of the back side.
Das Aufbringen einer dielektrischen Ausgangsbeschichtung auf dem Halbleiter-Substrat der Solarzelle erfolgt durch übliche, dem Fachmann allgemein bekannte Verfahren. Beispielhaft kann eine Gasphasenabscheidung genannt werden. Dabei kann es sich um eine physikalische oder chemische Gasphasenabscheidung handeln.The application of a dielectric output coating on the semiconductor substrate of the solar cell is carried out by conventional methods generally known to the person skilled in the art. By way of example, a gas phase separation can be mentioned. This can be a physical or chemical vapor deposition.
Die dielektrische Ausgangsbeschichtung kann einlagig oder mehrlagig sein und enthält bevorzugt eine Siliciumnitrid-Schicht. Im Fall einer einlagigen dielektrischen Ausgangsbeschichtung fungiert diese bevorzugt sowohl als Passivierungsschicht wie auch als Antireflexionsschicht. Die einlagige dielektrische Ausgangsbeschichtung kann beispielsweise durch eine Siliciumnitrid-Schicht gebildet sein. Alternativ ist es auch möglich, dass die dielektrische Ausgangsbeschichtung mehrlagig ist und mindestens eine dielektrische Passivierungsschicht sowie mindestens eine dielektrische Antireflexionsschicht aufweist.The starting dielectric coating may be single-layered or multi-layered, and preferably includes a silicon nitride layer. In the case of a single-layer dielectric output coating, this preferably functions both as a passivation layer and as an antireflection layer. The single-layer dielectric output coating may be formed, for example, by a silicon nitride layer. Alternatively, it is also possible that the dielectric output coating is multi-layered and has at least one dielectric passivation layer and at least one dielectric antireflection layer.
Geeignete dielektrische Passivierungsschichten sind dem Fachmann bekannt und können beispielsweise durch Siliciumoxid, Aluminiumoxid oder Siliciumnitrid gebildet werden. Optional enthalten diese dielektrischen Passivierungsschichten außerdem Wasserstoff, durch den die Absättigung offener Verbindungen weiter verbessert wird (z.B. a-SiNx:H oder a-SiOx:H). Dielektrische Passivierungsschichten und Methoden zu ihrer Herstellung auf Solarzellen werden beispielsweise von S.W. Glunz et al., Kapitel 1.16 („Crystalline Silicon Solar Cells - State of the Art und Future Developments“) in „Comprehensive Renewable Energy“, Elsevier Science & Technology (2012) beschrieben. Auch geeignete dielektrische Antireflexionsschichten sind dem Fachmann grundsätzlich bekannt. Beispielsweise ist die Antireflexionsschicht eine Siliciumnitrid-Schicht.Suitable dielectric passivation layers are known to the person skilled in the art and can be formed, for example, by silicon oxide, aluminum oxide or silicon nitride. Optionally, these dielectric passivation layers also contain hydrogen, which further improves the saturation of open compounds (eg, a-SiN x : H or a-SiO x : H). Dielectric passivation layers and methods for their production on solar cells are described, for example, by SW Glunz et al., Chapter 1.16 ("Crystalline Silicon Solar Cells - State of the Art and Future Developments") in "Comprehensive Renewable Energy", Elsevier Science & Technology (2012). described. Suitable dielectric antireflection layers are also known in principle to the person skilled in the art. For example, the antireflection layer is a silicon nitride layer.
Die dielektrische Beschichtung der Solarzelle kann beispielsweise eine Dicke im Bereich von 1 nm bis 150 nm aufweisen. Enthält die dielektrische Beschichtung sowohl eine Passivierungsschicht wie auch eine Antireflexionsschicht, so weist sie beispielsweise eine Dicke im Bereich von 50 nm bis 150 nm oder 55 nm bis 120 nm auf. Die Dicke kann über TEM-Aufnahmen bestimmt werden.The dielectric coating of the solar cell may have, for example, a thickness in the range of 1 nm to 150 nm. If the dielectric coating contains both a passivation layer and an antireflection layer, it has, for example, a thickness in the range of 50 nm to 150 nm or 55 nm to 120 nm. The thickness can be determined via TEM images.
Die dielektrische Ausgangsbeschichtung liegt bevorzugt auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats der Solarzelle vor. Bevorzugt wird die dielektrische Ausgangsbeschichtung vollflächig auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats aufgebracht. Im Rahmen der vorliegenden Erfindung ist es jedoch auch möglich, dass die dielektrische Ausgangsbeschichtung nur auf der Rückseite des Halbleiter-Substrats der Solarzelle vorliegt.The dielectric output coating is preferably on the front side or on both sides of the semiconductor substrate of the solar cell. Preferably, the dielectric output coating is applied over the entire area on the front side or on both sides of the semiconductor substrate. In the context of the present invention, however, it is also possible for the dielectric output coating to be present only on the back side of the semiconductor substrate of the solar cell.
Wie oben ausgeführt, erfolgt in einem weiteren Schritt des erfindungsgemäßen Verfahrens das Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen, so dass eine strukturierte dielektrische Beschichtung und freigelegte Bereiche des Halbleiter-Substrats erhalten werden.As stated above, in a further step of the method according to the invention, the removal of the dielectric starting coating takes place in defined regions, so that a structured dielectric coating and exposed regions of the semiconductor substrate are obtained.
Das Abtragen der dielektrischen Ausgangsbeschichtung in definierten Bereichen kann über bekannte Methoden (z.B. bekannte Verfahren zur Mikrostrukturierung) erfolgen. Beispielsweise erfolgt das Abtragen durch Laserablation oder Ätzen (z.B. durch nasschemisches Ätzen unter Verwendung einer Ätzmaske oder durch Aufdrucken eines geeigneten Ätzmediums wie einer Ätzpaste).Degradation of the starting dielectric coating in defined areas may be accomplished by known techniques (e.g., known microstructuring techniques). For example, ablation is accomplished by laser ablation or etching (e.g., by wet chemical etching using an etch mask or by printing a suitable etchant such as an etching paste).
Beispielsweise werden weniger als 20% oder sogar weniger als 10% der Fläche der dielektrischen Ausgangsbeschichtung abgetragen.For example, less than 20% or even less than 10% of the area of the starting dielectric coating is removed.
Durch das Abtragen der dielektrischen Ausgangsbeschichtung wird das darunterliegende Halbleiter-Substrat freigelegt. Die freigelegten Bereiche des Halbleiter-Substrats können beispielsweise in Form linear verlaufender Gräben, die sich optional kreuzen, vorliegen. Die durch das Abtragen freigelegten Bereiche definieren beispielsweise die sogenannten Finger und Busbars an der Vorderseite der Solarzelle.The removal of the dielectric output coating exposes the underlying semiconductor substrate. The exposed areas of the semiconductor substrate may, for example, be in the form of linearly extending trenches which optionally intersect. The areas exposed by the removal define, for example, the so-called fingers and busbars on the front side of the solar cell.
Wie oben bereits erwähnt, liegt die dielektrische Ausgangsbeschichtung bevorzugt zumindest auf der Vorderseite des Halbleiter-Substrats der Solarzelle vor. Für diesen Fall erhält man nach dem Abtragen (z.B. durch Laserablation oder Ätzen) zumindest an der Vorderseite eine strukturierte dielektrische Beschichtung und, benachbart zu der strukturierten dielektrischen Beschichtung, Bereiche, in denen das Halbleiter-Substrat freigelegt, d.h. nicht mehr durch die dielektrische Beschichtung bedeckt ist.As already mentioned above, the dielectric output coating is preferably present at least on the front side of the semiconductor substrate of the solar cell. In this case, after erosion (e.g., by laser ablation or etching), at least at the front, a patterned dielectric coating is obtained and, adjacent to the patterned dielectric coating, areas where the semiconductor substrate is exposed, i. no longer covered by the dielectric coating.
Geeignete Laser für die Strukturierung dielektrischer Schichten sind dem Fachmann bekannt. Prinzipiell können im Rahmen der vorliegenden Erfindung auch Pico- oder Femtosekunden-Laser eingesetzt werden. Diese Lasersysteme sind aber relativ teuer. In einer bevorzugten Ausführungsform erfolgt daher die Laserablation durch einen Pulslaser mit einer Pulsdauer ≥ 1 Nanosekunde (Nanosekunden-Pulslaser) oder einen Dauerstrichlaser. Suitable lasers for the structuring of dielectric layers are known to the person skilled in the art. In principle, pico or femtosecond lasers can also be used in the context of the present invention. These laser systems are relatively expensive. In a preferred embodiment, therefore, the laser ablation by a pulse laser with a pulse duration ≥ 1 nanosecond (nanosecond pulse laser) or a continuous wave laser.
Wie oben ausgeführt, erfolgt in einem weiteren Schritt des erfindungsgemäßen Verfahrens die Behandlung der durch die Abtragung freigelegten Bereiche des Halbleiter-Substrats mit einem halogenhaltigen Gas in einem Plasma-freien Trockenätzschritt unter Erhalt eines geätzten Halbleiter-Substrats in den freigelegten Bereichen.As noted above, in a further step of the method of the present invention, treatment of the eroded regions of the semiconductor substrate with a halogen-containing gas is performed in a plasma-free dry etch step to obtain an etched semiconductor substrate in the exposed regions.
Plasma-freies Trockenätzen unter Verwendung eines halogenhaltigen Gases ist dem Fachmann bekannt.Plasma-free dry etching using a halogen-containing gas is known in the art.
Bevorzugt handelt es sich bei dem halogenhaltigen Gas um ein fluor- und/oder chlorhaltiges Gas ist.The halogen-containing gas is preferably a fluorine- and / or chlorine-containing gas.
Beispielsweise enthält das halogenhaltige Gas ein elementares Halogen oder eine Halogenverbindung oder ein Gemisch davon. Ein geeignetes elementares Halogen ist Fluor (F2), Chlor (C12) oder Brom (Br2) oder ein Gemisch aus mindestens zwei dieser Halogene. Eine geeignete Halogenverbindung ist beispielsweise eine Interhalogenverbindung (z.B. mit der Formel X-F3, wobei X=C1, Br oder I ist; oder mit der Formel X-F5, wobei X=C1, Br oder I ist), ein Halogenwasserstoff (z.B. HF oder HCl) oder ein Edelgashalogenid (z.B. XeF2) oder ein Gemisch aus mindestens zwei dieser Verbindungen. In einer beispielhaften Ausführungsform enthält das halogenhaltige Gas ein elementares Halogen wie F2 oder Cl2 und optional noch ein Halogenwasserstoff wie HF oder HCl.For example, the halogen-containing gas contains an elemental halogen or a halogen compound or a mixture thereof. A suitable elemental halogen is fluorine (F 2 ), chlorine (Cl 2 ) or bromine (Br 2 ) or a mixture of at least two of these halogens. A suitable halogen compound, for example, an inter-halogen compound (for example, having the formula XF 3, wherein X = C1, Br or I; or of formula XF 5, wherein X = C1, Br or I), a hydrogen halide (such as HF or HCl ) or a noble gas halide (eg XeF 2 ) or a mixture of at least two of these compounds. In an exemplary embodiment, the halogen-containing gas contains an elemental halogen such as F 2 or Cl 2 and optionally also a hydrogen halide such as HF or HCl.
Optional kann das halogenhaltige Gas auch noch ein inertes Trägergas wie z.B. Stickstoff (N2) und/oder ein Edelgas (z.B. Argon) enthalten.Optionally, the halogen-containing gas may also contain an inert carrier gas such as nitrogen (N 2 ) and / or a noble gas (eg argon).
Sofern ein inertes Trägergas in dem halogenhaltigen Gas vorliegt, beträgt dessen Konzentration bevorzugt 99 Vol-% bis 80 Vol-%, bevorzugter 97 Vol-% bis 85 Vol-%.If an inert carrier gas is present in the halogen-containing gas, its concentration is preferably 99% by volume to 80% by volume, more preferably 97% by volume to 85% by volume.
Für die Trockenätzung des Halbleiter-Substrats weist das halogenhaltige Gas bevorzugt eine Temperatur im Bereich von 150°C bis 300°C, bevorzugter im Bereich von 200°C bis 290°C oder 220-280°C und/oder einen Druck im Bereich von 80 kPa bis 150 kPa, bevorzugter im Bereich von 90 kPa bis 105 kPa auf.For the dry etching of the semiconductor substrate, the halogen-containing gas preferably has a temperature in the range of 150 ° C to 300 ° C, more preferably in the range of 200 ° C to 290 ° C or 220-280 ° C and / or a pressure in the range of 80 kPa to 150 kPa, more preferably in the range of 90 kPa to 105 kPa.
Geeignete Trockenätzreaktoren für die Durchführung einer Plasma-freien Trockenätzung sind dem Fachmann bekannt und weisen beispielsweise ein oder mehrere Einlässe zur Einleitung des halogenhaltigen Gases und optional auch ein oder mehrere Auslässe zur Abführung gasförmiger Reaktionsprodukte auf. Weiterhin weist der Trockenätzreaktor bevorzugt ein oder mehrere Einlässe, um die Halbleiter-Substrate für den Trockenätzschritt in den Reaktor einzubringen, ein oder mehrere Heizelemente, um das halogenhaltige Gas und/oder die Halbleiter-Substrate auf eine vorgegebene Temperatur zu erwärmen, und einen oder mehrere Auslässe, um die Halbleiter-Substrate nach erfolgter Trockenätzung wieder aus dem Reaktor zu entfernen, auf.Suitable dry etching reactors for performing a plasma-free dry etching are known in the art and have, for example, one or more inlets for introducing the halogen-containing gas and optionally also one or more outlets for the removal of gaseous reaction products. Furthermore, the dry etching reactor preferably has one or more inlets to introduce the semiconductor substrates for the dry etching step into the reactor, one or more heating elements to heat the halogen-containing gas and / or the semiconductor substrates to a predetermined temperature, and one or more Outlets to remove the semiconductor substrates again after the dry etching from the reactor on.
Der Volumenstrom des in den Trockenätzreaktor eingeleiteten halogenhaltigen Gases kann über einen breiten Bereich variiert werden und liegt beispielsweise im Bereich von 1 bis 30 slm (Standard-Liter pro Minute), bevorzugter im Bereich von 2 bis 20 slm.The volumetric flow rate of the halogen-containing gas introduced into the dry etching reactor can be varied over a wide range and is, for example, in the range of 1 to 30 slm (standard liter per minute), more preferably in the range of 2 to 20 slm.
Die Aufenthaltszeit des Halbleiter-Substrats in dem Trockenätzreaktor während des Trockenätzschritts und damit die Dauer des Trockenätzschritts beträgt beispielsweise 1 Sekunden bis 60 Sekunden, bevorzugter 3 Sekunden bis 30 Sekunden.The residence time of the semiconductor substrate in the dry etching reactor during the dry etching step, and thus the duration of the dry etching step, is, for example, 1 second to 60 seconds, more preferably 3 seconds to 30 seconds.
Bevorzugt wird das Halbleiter-Substrat auf einem Fördermittel positioniert und durch den Trockenätzreaktor transportiert. Optional kann das Fördermittel beheizbar sein. Durch die Transportgeschwindigkeit kann eingestellt werden, wie lange sich das Halbleiter-Substrat in dem Trockenätzreaktor befindet und daher der Einwirkung des gasförmigen Ätzmediums ausgesetzt ist.Preferably, the semiconductor substrate is positioned on a conveyor and transported through the Trockenätzreaktor. Optionally, the conveyor can be heated. The transport speed can be used to set how long the semiconductor substrate is in the dry etching reactor and is therefore exposed to the action of the gaseous etching medium.
Das Fördermittel kann beispielsweise ein oder mehrere Förderbänder und/oder Transportrollen umfassen.The conveying means may comprise, for example, one or more conveyor belts and / or transport rollers.
Das Halbleiter-Substrat kann auf dem Fördermittel beispielsweise so durch den Trockenätzreaktor transportiert werden, dass die strukturierte dielektrische Beschichtung und damit auch die im Abtragungsschritt freigelegten Bereiche des Halbleiter-Substrats nach oben weisen und das halogenhaltige Gas von oben zugeführt wird. Alternativ ist es auch möglich, dass die strukturierte dielektrische Beschichtung nach unten weist und auf dünnen Transportbändern aufliegt, wobei die freigelegten Bereiche des Halbleiter-Substrats von diesen dünnen Transportbändern nicht abgedeckt werden, und das halogenhaltige Ätzgas von unten zugeführt wird.The semiconductor substrate can be transported on the conveyor, for example through the Trockenätzreaktor that the structured dielectric coating and thus also exposed in the removal step areas of the semiconductor substrate facing up and the halogen-containing gas is supplied from above. Alternatively, it is also possible that the patterned dielectric coating faces down and rests on thin conveyor belts, wherein the exposed areas of the semiconductor substrate are not covered by these thin conveyor belts, and the halogen-containing etching gas is supplied from below.
Die Temperatur des Halbleiter-Substrats liegt während des Trockenätzschritts beispielsweise im Bereich von 100°C bis 250 °C, bevorzugter von 120°C bis 220°C. Die Temperatur des Halbleiter-Substrats kann beispielsweise über Heizelemente, die am Fördermittel oder am Reaktor angebracht sind, eingestellt werden.The temperature of the semiconductor substrate during the dry etching step is, for example, in the range of 100 ° C to 250 ° C, more preferably 120 ° C to 220 ° C. The temperature of the semiconductor Substrate can be adjusted for example via heating elements which are attached to the conveyor or to the reactor.
In einem weiteren Schritt des erfindungsgemäßen Verfahrens erfolgt die elektrochemische oder chemische Abscheidung eines Metalls
Wie nachfolgend noch eingehender beschrieben wird, kann optional auf dem Metall
Die elektrochemische oder chemische Abscheidung erfolgt bevorzugt in einem geeigneten Elektrolytbad, indem das geätzte Halbleiter-Substrat mit diesem Elektrolytbad in Kontakt gebracht wird. Die chemische Abscheidung erfolgt bevorzugt Außenstrom-frei, wobei in dem Elektrolytbad noch ein Reduktionsmittel vorliegt.The electrochemical or chemical deposition is preferably carried out in a suitable electrolyte bath by bringing the etched semiconductor substrate into contact with this electrolyte bath. The chemical deposition is preferably external current-free, wherein in the electrolyte bath, a reducing agent is present.
Wie oben bereits erwähnt, wird durch die Trockenätzbehandlung mit halogenhaltigem Gas die sich auf der Oberfläche eines Halbleiter-Substrats (z.B. eines Silicium-Substrats) zwangsläufig bildende dünne native Oxidschicht entfernt. In einer bevorzugten Ausführungsform erfolgt daher die elektrochemische oder chemische Abscheidung des Metalls
Die Durchführung des Abscheidungsschritts in möglichst geringem zeitlichem Abstand zum Trockenätzschritt kann beispielsweise realisiert werden, indem das Halbleiter-Substrat mit einem geeigneten Fördermittel vom Trockenätzreaktor zum Elektrolytbad transportiert wird (z.B. ohne weitere Behandlungsschritte zwischen dem Trockenätzschritt und der Abscheidung des Metalls oder Halbleiters). Bevorzugt handelt es sich um das Fördermittel, mit dem das Halbleiter-Substrat bereits durch den Trockenätzreaktor transportiert wurde. In dieser bevorzugten Ausführungsform sind also der im Trockenätzschritt verwendete Trockenätzreaktor und das für den Abscheidungsschritt verwendete Elektrolytbad unmittelbar über das gleiche Fördermittel miteinander verbunden. Trockenätzschritt und Abscheidungsschritt erfolgen also bevorzugt unter Verwendung eines durchgängigen Transportsystems. Alternativ ist es aber auch möglich, dass zwischen dem Trockenätzschritt und dem Metall- bzw. Halbleiter-Abscheidungsschritt ein Wechsel des Fördermittels stattfindet.Performing the deposition step as close as possible to the dry etching step may, for example, be accomplished by transporting the semiconductor substrate from the dry etch reactor to the electrolyte bath with a suitable transport medium (e.g., without further treatment steps between the dry etch step and the deposition of the metal or semiconductor). It is preferably the conveying means with which the semiconductor substrate has already been transported through the dry etching reactor. Thus, in this preferred embodiment, the dry etching reactor used in the dry etching step and the electrolyte bath used for the deposition step are directly connected to each other via the same conveying means. Dry etching and deposition step thus preferably carried out using a continuous transport system. Alternatively, it is also possible that a change of the conveying means takes place between the dry etching step and the metal or semiconductor deposition step.
Im Rahmen des erfindungsgemäßen Verfahrens ist es auch möglich, mit größeren Zeitabständen zwischen dem Trockenätzschritt und dem Abscheidungsschritt zu arbeiten und/oder ein oder mehrere Behandlungsschritte (z.B. eine Behandlung mit einer Flusssäure-haltigen Flüssigkeit) zwischen dem Trockenätzschritt und dem Abscheidungsschritt einzufügen.Within the scope of the process of the invention, it is also possible to operate at longer intervals between the dry etching step and the deposition step and / or to insert one or more treatment steps (e.g., a hydrofluoric acid treatment) between the dry etching step and the deposition step.
Für die elektrochemische Abscheidung eines Metalls wird bevorzugt das geätzte Halbleiter-Substrat mit einem Elektrolytbad, das Kationen des Metalls (z.B. in Form eines Salzes des Metalls) enthält, in Kontakt gebracht. Indem das geätzte Halbleiter-Substrat gegenüber dem Elektrolytbad mit einer negativen Spannung beaufschlagt wird, erfolgt die Reduktion der Metallionen zum elementaren Metall und dieses elementare Metall scheidet sich selektiv auf dem geätzten Halbleiter-Substrat, nicht jedoch auf der strukturierten dielektrischen (d.h. elektrisch isolierenden) Beschichtung ab.For the electrochemical deposition of a metal, preferably, the etched semiconductor substrate is contacted with an electrolyte bath containing cations of the metal (e.g., in the form of a salt of the metal). By applying a negative voltage to the etched semiconductor substrate opposite the electrolyte bath, reduction of the metal ions to the elemental metal occurs and this elemental metal selectively deposits on the etched semiconductor substrate, but not on the patterned dielectric (ie, electrically insulating) coating from.
Für die Spannungsbeaufschlagung des Halbleiter-Substrats gegenüber dem Elektrolytbad wird das Halbleiter-Substrat beispielsweise über einen Metallkontakt mit einer ersten Elektrode kontaktiert, während eine zweite Elektrode in das Elektrolytbad eintaucht. Die beiden Elektroden sind mit einer Spannungsquelle verbunden. Bevorzugt befindet sich der Metallkontakt für die Elektrodenkontaktierung auf der Seite des Halbleiter-Substrats, die der Seite mit der strukturierten dielektrischen Beschichtung gegenüber liegt. Wenn beispielsweise die dielektrische Beschichtung auf der Vorderseite angebracht ist, befindet sich der Metallkontakt für die Spannungsbeaufschlagung bevorzugt auf der Rückseite. Wird die Rückseite mit einer Spannung beaufschlagt, bei welcher ein Stromfluss zur Vorderseite, die im Kontakt mit dem Elektrolytbad steht, durch die Diodeneigenschaften des Halbleiter-Substrats unterbunden, so erfolgt während der elektrochemischen Abscheidung bevorzugt eine Beleuchtung der Solarzelle mit einer externen Beleuchtungsquelle (z.B. mit einer oder mehreren LEDs). Insbesondere wird die Seite des Halbleiter-Substrats beleuchtet, auf der die strukturierte dielektrische Beschichtung vorliegt. Durch die Beleuchtung wird sichergestellt, dass auch bei positivem Potential gegenüber dem Elektrolytbad ein Strom fließt. Die Beleuchtungsquelle (z.B. LEDs) kann beispielsweise im Elektrolytbad vorliegen (d.h. in das Bad eingetaucht), um so das Halbleiter-Substrat und insbesondere die Seite, auf der die strukturierte dielektrische Beschichtung vorliegt, möglichst effizient zu bestrahlen.For the voltage application of the semiconductor substrate to the electrolyte bath, the semiconductor substrate is contacted, for example, via a metal contact with a first electrode, while a second electrode is immersed in the electrolyte bath. The two electrodes are connected to a voltage source. Preferably, the metal contact for the electrode contacting is on the side of the semiconductor substrate opposite the side with the patterned dielectric coating. For example, if the dielectric coating is mounted on the front side, the metal contact for the voltage application is preferably on the backside. If the rear side is subjected to a voltage at which a current flow to the front, which is in contact with the electrolyte, prevented by the diode properties of the semiconductor substrate, preferably during the electrochemical deposition, an illumination of the solar cell with an external illumination source (eg one or more LEDs). In particular, the side of the semiconductor substrate on which the structured dielectric coating is present is illuminated. The lighting ensures that a current flows even when the potential is positive relative to the electrolyte bath. The illumination source (e.g., LEDs) may, for example, be in the electrolyte bath (i.e., immersed in the bath) so as to most efficiently irradiate the semiconductor substrate, and in particular the side on which the patterned dielectric coating is present.
Bei dem Metall
Optional kann anschließend ein weiteres Metall
Optional kann anschließend ein weiteres Metall
In einer beispielhaften Ausführungsform erfolgt auf dem geätzten Halbleiter-Substrat die elektrochemische Abscheidung von Nickel (d.h. Metall
Die Abscheidung eines Metalls wie z.B. Nickel, Kupfer oder eines Edelmetalls aus einem Elektrolytbad kann auch chemisch und Außenstrom-frei erfolgen, wenn in dem Elektrolytbad zusätzlich zu den Kationen des abzuscheidenden Metalls (z.B. in Form eines Salzes des Metalls) noch ein geeignetes Reduktionsmittel vorliegt. Durch eine chemische Reaktion mit dem Reduktionsmittel werden die Metallionen zum elementaren Metall reduziert und dieses scheidet sich auf dem geätzten Halbleiter-Substrat ab. Diese Außenstrom-freie bzw. stromlose Metallabscheidung ist dem Fachmann bekannt. Beispielsweise wird ein auf diese Weise abgeschiedenes Nickel auch als „Chemisch-Nickel“ bezeichnet. Optional kann die chemische, Außenstromfreie Metallabscheidung in Gegenwart eines Reduktionsmittels noch durch Bestrahlung des Halbleiter-Substrats mit einer Lichtquelle unterstützt werden.The deposition of a metal such as e.g. Nickel, copper or a noble metal from an electrolyte bath may also be chemically and externally current-free, if in addition to the cations of the metal to be deposited (for example in the form of a salt of the metal) there is still a suitable reducing agent in the electrolyte bath. By a chemical reaction with the reducing agent, the metal ions are reduced to the elemental metal and this deposits on the etched semiconductor substrate. This external current-free or electroless metal deposition is known to the person skilled in the art. For example, a nickel deposited in this way is also referred to as "chemical nickel". Optionally, the chemical, Außenstromfreie metal deposition in the presence of a reducing agent can still be supported by irradiation of the semiconductor substrate with a light source.
In einer beispielhaften Ausführungsform erfolgt auf dem geätzten Halbleiter-Substrat die chemische, Außenstrom-freie Abscheidung von Nickel (d.h. Metall
An der Grenzfläche zwischen dem Halbleiter-Substrat (insbesondere dem Silicium-Substrat) und einem darauf abgeschiedenen Metall kann es zu Rekombinationsverlusten kommen, die sich nachteilig auf den Wirkungsgrad einer Solarzelle auswirken. Um solche Rekombinationsverluste zu verringern, kann es vorteilhaft sein, zunächst einen als Ladungsträger-selektive Schicht fungierenden Halbleiter auf dem Halbleiter-Substrat aufzubringen und anschließend ein Metall auf der Ladungsträger-selektiven Schicht abzuscheiden. Die Bandlücke des abgeschiedenen Halbleiters ist dabei üblicherweise größer als die Bandlücke des Halbleiter-Substrats. Eine Ladungsträger-selektive Schicht (auch als Ladungs-selektiver Kontakt bezeichnet) lässt aufgrund ihrer elektronischen Bandstruktur im Wesentlichen nur einen Ladungsträgertyp passieren, so dass am eigentlichen Kontakt die Ladungsträgerrekombination effektiv unterdrückt wird. Die Verwendung Ladungsträger-selektiver Schichten oder Kontakte zur Verringerung von Rekombinationsverlusten ist dem Fachmann bekannt.At the interface between the semiconductor substrate (in particular the silicon substrate) and a metal deposited thereon, recombination losses can occur which have an adverse effect on the efficiency of a solar cell. In order to reduce such recombination losses, it may be advantageous first to apply a semiconductor acting as a charge carrier-selective layer on the semiconductor substrate and then to deposit a metal on the charge carrier-selective layer. The band gap of the deposited semiconductor is usually larger than the band gap of the semiconductor substrate. Because of its electronic band structure, a carrier-selective layer (also referred to as charge-selective contact) essentially allows only one charge carrier type to pass through, so that charge carrier recombination is effectively suppressed at the actual contact. The use of charge carrier selective layers or contacts to reduce recombination losses is known to those skilled in the art.
Geeignete Halbleiter für die Ausbildung Ladungs-selektiver Kontakte sind dem Fachmann bekannt und umfassen beispielsweise Metalloxide, elektrisch leitfähige Polymere oder auch elementare Halbleiter.Suitable semiconductors for the formation of charge-selective contacts are known to the person skilled in the art and comprise, for example, metal oxides, electrically conductive polymers or even elemental semiconductors.
Ein geeignetes halbleitendes Metalloxid ist beispielsweise ein Übergangsmetalloxid (wie z.B. Nickeloxid, Wolframoxid, Molybdänoxid, Vanadiumoxid, Zinkoxid oder Titanoxid oder ein Mischoxid aus mindestens zwei der vorgenannten Oxide) oder ein transparentes, elektrisch leitfähiges Oxid (auch als „TCOs“ bekannt) wie z.B. Indiumzinnoxid („ITO“). Das Metalloxid kann durch Strukturdefekte oder Fremdatome dotiert sein, um seine halbleitenden Eigenschaften (insbesondere die Austrittsarbeit, aber auch die Höhe der Bandlücke) gezielter einzustellen. Das Metalloxid kann beispielsweise einen Sauerstoffunterschuss aufweisen, wodurch sich ebenfalls die Halbleitereigenschaften beeinflussen lassen.A suitable semiconductive metal oxide is, for example, a transition metal oxide (such as nickel oxide, tungsten oxide, molybdenum oxide, vanadium oxide, zinc oxide or titanium oxide or a mixed oxide of at least two of the aforementioned oxides) or a transparent, electrically conductive oxide (also known as "TCOs") such as e.g. Indium tin oxide ("ITO"). The metal oxide can be doped by structural defects or foreign atoms in order to more selectively adjust its semiconductive properties (in particular the work function, but also the height of the band gap). The metal oxide may, for example, have an oxygen deficiency, which may also influence the semiconductor properties.
Ein geeignetes elektrisch leitfähiges Polymer ist beispielsweise Poly-3,4-ethylendioxythiophen („PEDOT“). Das PEDOT kann beispielsweise im Gemisch mit Polystyrolsulfonat (PEDOT:PSS), mit einem C8-16-Alkylsulfat wie Natriumlaurylsulfat (PEDOT:SDS) oder mit Tosylat (PEDOT:Tos) vorliegen. Auch andere leitfähige Polymere, die Ladungsträgerselektivität aufweisen und über Elektropolymerisation hergestellt werden können, sind prinzipiell geeignet, beispielsweise Polyanilin und Polypyrrol.A suitable electrically conductive polymer is, for example, poly-3,4-ethylenedioxythiophene ("PEDOT"). The PEDOT may be present, for example, mixed with polystyrene sulfonate (PEDOT: PSS), with a C 8-16 alkyl sulfate such as sodium lauryl sulfate (PEDOT: SDS) or with tosylate (PEDOT: Tos). Other conductive polymers which have charge carrier selectivity and can be prepared by electropolymerization are also suitable in principle, for example polyaniline and polypyrrole.
Ein geeigneter elementarer Halbleiter ist beispielsweise Silicium, insbesondere amorphes Silicium (a-Si) oder feinkristallines Silicium (poly-Si). Optional kann das Silicium dotiert sein (p-dotiert oder n-dotiert). Auch ist es möglich, dass das Silicium Wasserstoff enthält (z.B. hydrogenisiertes amorphes Silicium a-Si:H). Das feinkristalline Silicium (poly-Si) weist bevorzugt eine mittlere Kristallitgröße auf, die kleiner ist als die mittlere Kristallitgröße des Halbleiter-Substrats (z.B. des Si-Wafers). Beispielsweise weist das poly-Si eine maximale Kristallitgröße von weniger als 100 nm, bevorzugter weniger als 50 nm (bestimmt durch TEM) auf. A suitable elementary semiconductor is, for example, silicon, in particular amorphous silicon (a-Si) or fine-crystalline silicon (poly-Si). Optionally, the silicon may be doped (p-doped or n-doped). It is also possible that the silicon contains hydrogen (eg hydrogenated amorphous silicon a-Si: H). The fine-crystalline silicon (poly-Si) preferably has an average crystallite size which is smaller than the average crystallite size of the semiconductor substrate (eg of the Si wafer). For example, the poly-Si has a maximum crystallite size of less than 100 nm, more preferably less than 50 nm (determined by TEM).
Im Rahmen des erfindungsgemäßen Verfahrens kann ein Ladungs-selektiver Kontakt in Form eines halbleitenden Metalloxids auf dem geätzten Halbleiter-Substrat beispielsweise gebildet werden, indem zunächst ein elementares Metall elektrochemisch auf dem geätzten Halbleiter-Substrat abgeschieden wird und dieses elektrochemisch abgeschiedene Metall anschließend einer Oxidation, beispielsweise durch Sauerstoff- oder Ozonbehandlung, unterzogen wird. Alternativ ist es auch möglich, das Halbleiter-Substrat während der elektrochemischen Abscheidung abwechselnd mit einer negativen Spannung und einer positiven Spannung gegenüber dem Elektrolytbad zu beaufschlagen (z.B. Verwendung gepulster Spanung mit wechselndem Vorzeichen). Während der negativen Spannungsbeaufschlagung erfolgt die elektrochemische Abscheidung des Metalls und während der positiven Spannungsbeaufschlagung erfolgt die elektrochemische Oxidation des Metalls zum Metalloxid. Gemäß einer weiteren Alternative wird das Metall (wie z.B. Nickel) Außenstrom-frei unter Verwendung eines Elektrolytbades, das neben den Kationen des Metalls (z.B. in Form eines Metallsalzes) auch noch ein Reduktionsmittel enthält, auf dem geätzten Halbleiter-Substrat abgeschieden und anschließend zum halbleitenden Metalloxid oxidiert. Geeignete Metalle bzw. halbleitende Metalloxide wurden oben bereits genannt (z.B. Übergangsmetalloxide wie Nickeloxid, Wolframoxid, Molybdänoxid, Vanadiumoxid, Zinkoxid oder Titanoxid oder ein Mischoxid aus mindestens zwei der vorgenannten Oxide oder ein transparentes, elektrisch leitfähiges Oxid (auch als „TCOs“ bekannt) wie Indiumzinnoxid („ITO“)).In the context of the method according to the invention, a charge-selective contact in the form of a semiconducting metal oxide can be formed on the etched semiconductor substrate, for example, by electrochemically depositing an elemental metal on the etched semiconductor substrate and subsequently oxidizing this electrochemically deposited metal, for example by oxygen or ozone treatment. Alternatively, it is also possible to alternately bias the semiconductor substrate during electrochemical deposition with a negative voltage and a positive voltage across the electrolyte bath (e.g., using pulsed voltage with alternating sign). During the negative voltage application, the electrochemical deposition of the metal takes place and during the positive voltage application, the electrochemical oxidation of the metal to the metal oxide takes place. According to a further alternative, the metal (such as nickel) is externally current-free using an electrolyte bath, which also contains a reducing agent in addition to the cations of the metal (eg in the form of a metal salt), deposited on the etched semiconductor substrate and then to the semiconducting Oxidized metal oxide. Suitable metals or semiconducting metal oxides have already been mentioned above (eg transition metal oxides such as nickel oxide, tungsten oxide, molybdenum oxide, vanadium oxide, zinc oxide or titanium oxide or a mixed oxide of at least two of the abovementioned oxides or a transparent, electrically conductive oxide (also known as "TCOs") such as Indium tin oxide ("ITO")).
In einer Variante des erfindungsgemäßen Verfahrens wird der Halbleiter
Ist der Halbleiter
Die Herstellung elektrisch leitfähiger Polymere wie PEDOT (beispielsweise PEDOT:PSS) über eine elektrochemische Polymerisation der Monomere ist dem Fachmann bekannt. Beispielhaft kann auf
Ist der Halbleiter
Wie oben bereits erwähnt, ist die Bandlücke des abgeschiedenen Halbleiters
Auf dem Halbleiter
In einem weiteren Aspekt betrifft die vorliegende Erfindung auch eine Solarzelle oder eine Vorstufe einer Solarzelle, die mit dem oben beschriebenen Verfahren erhältlich ist.In a further aspect, the present invention also relates to a solar cell or a precursor of a solar cell, which is obtainable by the method described above.
Im Rahmen der vorliegenden Erfindung wurde auch festgestellt, dass die Behandlung des Halbleiter-Substrats mit dem halogenhaltigen Gas in dem Plasma-freien Trockenätzschritt zur Ausbildung charakteristischer Ätzporen, die einen Unterschnitt aufweisen, führen kann.In the context of the present invention, it has also been found that the treatment of the semiconductor substrate with the halogen-containing gas in the plasma-free dry etching step can lead to the formation of characteristic etching pores having an undercut.
Daher betrifft die vorliegende Erfindung außerdem eine Solarzelle oder eine Vorstufe einer Solarzelle, umfassend ein Halbleiter-Substrat mit einer Vorder- und einer Rückseite, wobei das Halbleiter-Substrat zumindest auf einer dieser Seiten (bevorzugt der Vorderseite)
- - mit einer strukturierten dielektrischen Beschichtung versehen ist und
- - Bereiche aufweist, in denen Poren mit Hinterschnitt vorliegen,
- - Is provided with a structured dielectric coating and
- - has areas in which there are pores with undercut,
Sind die Bereiche mit den Hinterschnitt-Poren noch unbeschichtet, handelt es sich um die Vorstufe einer Solarzelle, da die elektrischen Kontakte zum Abgreifen des Stroms erst noch auf diesen Bereichen anzubringen sind. Sofern die Beschichtung aufgebracht ist, sind die Poren mit Hinterschnitt zumindest teilweise mit dem Metall
Die Bereiche des Halbleiter-Substrats, in denen die Hinterschnitt-Poren vorliegen, grenzen bevorzugt an die Bereiche des Halbleiter-Substrats, auf denen die strukturierte dielektrische Beschichtung vorliegt, an.The regions of the semiconductor substrate in which the undercut pores are present preferably adjoin the regions of the semiconductor substrate on which the structured dielectric coating is present.
Für eine Pore mit einem Hinterschnitt gilt, dass sie im Inneren einen maximalen Durchmesser hat, der größer ist als der Durchmesser der Porenöffnung. Im Inneren zeigt die Pore also gegenüber der Porenöffnung zumindest abschnittsweise eine Verbreiterung. Die Porenöffnung liegt auf der Oberfläche des Halbleiter-Substrats und die Pore erstreckt sich in das Innere des Halbleiter-Substrats und zeigt dabei gegenüber der Porenöffnung zumindest abschnittsweise eine Verbreiterung.For a pore with an undercut, it is true that inside it has a maximum diameter that is larger than the diameter of the pore opening. In the interior, the pore thus exhibits widening at least in sections opposite the pore opening. The pore opening lies on the surface of the semiconductor substrate and the pore extends into the interior of the semiconductor substrate and shows at least partially widening in relation to the pore opening.
Wenn auf diese Bereiche des Halbleiter-Substrats, in denen die einen Hinterschnitt aufweisenden Poren vorliegen (nachfolgend auch als Hinterschnitt-Poren bezeichnet), ein Metall oder ein Halbleiter elektrochemisch oder chemisch abgeschieden wird, so dringt das Metall
Ob eine Pore einen Hinterschnitt aufweist (d.h. in ihrem Inneren gegenüber der Porenöffnung zumindest abschnittsweise eine Aufweitung bzw. Verbreiterung zeigt), kann anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt (d.h. Schnittebene senkrecht zur Oberfläche des Halbleiter-Substrats) zeigt, bestimmt werden. In dem Längsschnitt können der maximale Durchmesser der Pore (parallel zu der Oberfläche des Halbleiter-Substrats) in ihrem Inneren sowie der Durchmesser der Porenöffnung (d.h. der Durchmesser der Pore an der Oberfläche des Halbleiter-Substrats) bestimmt werden.Whether a pore has an undercut (ie in its interior at least partially widening or widening in relation to the pore opening) can be determined on the basis of an SEM image, which shows the profile of the pore in a longitudinal section (ie, cut plane perpendicular to the surface of the semiconductor substrate). shows to be determined. In the longitudinal section, the maximum diameter of the pore (parallel to the surface of the semiconductor substrate) in its interior and the diameter of the pore opening (i.e., the diameter of the pore on the surface of the semiconductor substrate) can be determined.
Die Poren mit Hinterschnitt weisen bevorzugt eine Porenöffnung mit einem relativ geringem Durchmesser dPO auf, beispielsweise weniger als 350 nm oder sogar weniger als 250 nm. Die Porenöffnungen der Poren mit Hinterschnitt weisen beispielsweise einen Durchmesser dPO im Bereich von 2 nm bis 350 nm, bevorzugter 5 nm bis 250 nm auf. Wie oben erwähnt, kann der Durchmesser einer Porenöffnung anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt (d.h. Schnittebene senkrecht zur Oberfläche des Halbleiter-Substrats) zeigt, bestimmt werden.The pores with an undercut preferably have a pore opening with a relatively small diameter d PO , for example less than 350 nm or even less than 250 nm. The pore openings of the undercut pores have, for example, a diameter d PO in the range from 2 nm to 350 nm, more preferably 5 nm to 250 nm. As mentioned above, the diameter of a pore opening can be determined from an SEM image showing the profile of the pore in a longitudinal section (ie, section plane perpendicular to the surface of the semiconductor substrate).
Die Poren mit Hinterschnitt weisen beispielsweise eine Eindringtiefe in das Halbleiter-Substrat von weniger als 350 nm oder sogar weniger als 250 nm auf, bestimmt anhand einer REM-Aufnahme, die das Profil der Pore in einem Längsschnitt zeigt.For example, the undercut pores have a depth of penetration into the semiconductor substrate of less than 350 nm or even less than 250 nm, as determined from an SEM image showing the profile of the pore in a longitudinal section.
Bevorzugt genügen in den Poren mit Hinterschnitt der Durchmesser der Porenöffnung dpo und der maximale Durchmesser der Pore in ihrem Inneren dPI,max der folgenden Bedingung:
Noch bevorzugter gilt:
Bevorzugt befinden sich in den Bereichen des Halbleiter-Substrats, in denen die Hinterschnitt-Poren vorliegen, Halogenatome, die sich durch EDX (energiedispersive Röntgenspektroskopie) nachweisen lassen.Preferably, in the regions of the semiconductor substrate in which the undercut pores are present, there are halogen atoms which can be detected by EDX (energy-dispersive X-ray spectroscopy).
Hinsichtlich der bevorzugten Eigenschaften der Solarzelle und des Halbleiter-Substrats kann auf die obigen Ausführungen verwiesen werden. Das Halbleiter-Substrat ist daher bevorzugt ein Silicium-Substrat, z.B. ein Silicium-Wafer. Beispielsweise kann der Silicium-Wafer eine n-dotierte Basis und an seiner Vorderseite einen p-dotierten (z.B. Bor-dotierten) Emitter aufweisen. Silicium-Solarzellen mit n-dotierter Basis werden auch als n-Typ-Silicium-Solarzellen bezeichnet. Alternativ ist es jedoch auch möglich, dass die Basis p-dotiert und der Vorderseiten-Emitter n-dotiert (z.B. Phosphor-dotiert) ist. Ebenso kann die Solarzelle auch einen rückseitigen Emitter aufweisen, wobei dann die vorderseitige Oberfläche denselben Dotiertyp wie die Basis aufweist. Üblicherweise wird in diesem Fall ein zusätzliches Front-Surface-Field, beispielsweise mittels thermischer Diffusion oder mittels Ionenimplantation auf der Vorderseite erzeugt. Dies ist eine Schicht mit Dotanten gleichen Typs, jedoch mit deutlich höherer Konzentration als in der Basis.With regard to the preferred properties of the solar cell and of the semiconductor substrate, reference may be made to the above statements. The semiconductor substrate is therefore preferably a silicon substrate, e.g. a silicon wafer. For example, the silicon wafer may have an n-doped base and a p-doped (e.g., boron-doped) emitter at its front. Silicon n-doped based solar cells are also referred to as n-type silicon solar cells. Alternatively, however, it is also possible for the base to be p-doped and the front-side emitter to be n-doped (e.g., phosphorus-doped). Likewise, the solar cell may also have a back emitter, in which case the front surface has the same doping type as the base. Usually, in this case, an additional front surface field is generated, for example by means of thermal diffusion or by means of ion implantation on the front side. This is a layer of dopants of the same type, but with a much higher concentration than in the base.
Bevorzugt ist die Solarzelle eine Silicium-Solarzelle, beispielsweise eine monokristalline oder eine polykristalline Silicium-Solarzelle. Die Silicium-Solarzelle kann beispielsweise eine n-Typ-Silicium-Solarzelle oder auch eine p-Typ-Silicium-Solarzelle sein.The solar cell is preferably a silicon solar cell, for example a monocrystalline or a polycrystalline silicon solar cell. The silicon solar cell may be, for example, an n-type silicon solar cell or a p-type silicon solar cell.
Hinsichtlich der bevorzugten Eigenschaften der strukturierten dielektrischen Beschichtung kann ebenfalls auf die obigen Ausführungen verwiesen werden. With regard to the preferred properties of the structured dielectric coating, reference may also be made to the above statements.
Die strukturierte dielektrische Beschichtung kann einlagig oder mehrlagig sein. Im Fall einer einlagigen dielektrischen Beschichtung fungiert diese bevorzugt sowohl als Passivierungsschicht wie auch als Antireflexionsschicht. Die einlagige dielektrische Beschichtung kann beispielsweise durch eine Siliciumnitrid-Schicht gebildet sein. Alternativ ist es auch möglich, dass die strukturierte dielektrische Beschichtung mehrlagig ist und mindestens eine dielektrische Passivierungsschicht sowie mindestens eine dielektrische Antireflexionsschicht aufweist. Geeignete dielektrische Passivierungsschichten sind dem Fachmann bekannt und können beispielsweise durch Siliciumoxid, Aluminiumoxid oder Siliciumnitrid gebildet werden. Optional enthalten diese dielektrischen Passivierungsschichten außerdem Wasserstoff, durch den die Absättigung offener Verbindungen weiter verbessert wird (z.B. a-SiNx:H oder a-SiOx:H). Die dielektrische Beschichtung der Solarzelle kann beispielsweise eine Dicke im Bereich von 1 nm bis 150 nm aufweisen. Enthält die dielektrische Beschichtung sowohl eine Passivierungsschicht wie auch eine Antireflexionsschicht, so weist sie beispielsweise eine Dicke im Bereich von 50 nm bis 150 nm oder 55 nm bis 120 nm auf Die Dicke kann über TEM-Aufnahmen bestimmt werden.The structured dielectric coating may be single-layered or multi-layered. In the case of a single-layer dielectric coating, this preferably acts both as a passivation layer and as an antireflection layer. The single-layer dielectric coating may be formed, for example, by a silicon nitride layer. Alternatively, it is also possible that the structured dielectric coating is multi-layered and has at least one dielectric passivation layer and at least one dielectric antireflection layer. Suitable dielectric passivation layers are known to the person skilled in the art and can be formed, for example, by silicon oxide, aluminum oxide or silicon nitride. Optionally, these dielectric passivation layers also contain hydrogen, which further improves the saturation of open compounds (eg, a-SiN x : H or a-SiO x : H). The dielectric coating of the solar cell may have, for example, a thickness in the range of 1 nm to 150 nm. If the dielectric coating contains both a passivation layer and an antireflection layer, it has, for example, a thickness in the range of 50 nm to 150 nm or 55 nm to 120 nm. The thickness can be determined by means of TEM images.
Die strukturierte dielektrische Beschichtung liegt bevorzugt auf der Vorderseite oder auf beiden Seiten des Halbleiter-Substrats der Solarzelle vor. Im Rahmen der vorliegenden Erfindung ist es jedoch auch möglich, dass die dielektrische Beschichtung nur auf der Rückseite des Halbleiter-Substrats der Solarzelle vorliegt.The patterned dielectric coating is preferably on the front or both sides of the semiconductor substrate of the solar cell. In the context of the present invention, however, it is also possible for the dielectric coating to be present only on the back side of the semiconductor substrate of the solar cell.
Auch hinsichtlich der bevorzugten Eigenschaften des Metalls
Ein geeignetes Metall
Ein geeigneter Halbleiter
BeispieleExamples
Beispiel 1example 1
Ein Silicium-Substrat, das an seiner Vorderseite vollflächig mit einer Siliciumnitrid-Schicht als dielektrischer Ausgangsbeschichtung beschichtet war, wurde in definierten Bereichen einer Laser-Ablation mit einem grünen Nanosekunden-Pulslaser unterzogen.A silicon substrate coated on its front side with a silicon nitride layer as a starting dielectric coating was laser-ablated in defined areas with a green nanosecond pulsed laser.
Durch die Abtragung des SiNx in definierten Bereichen wurden eine strukturierte dielektrische Beschichtung und, angrenzend zur der strukturierten dielektrischen Beschichtung, freigelegte Bereiche des Silicium-Substrats erhalten.Removal of the SiNx in defined regions has provided a patterned dielectric coating and exposed portions of the silicon substrate adjacent to the patterned dielectric coating.
Anschließend wurde die Vorderseite (und damit auch die durch die Laserablation freigelegten Bereiche) des Silicium-Substrats einer Plasma-freien Trockenätzung unter Verwendung eines Fluor-haltigen Gases (5 Vol% F2 in N2 als inertem Trägergas) unterzogen. Dazu wurde ein Trockenätzreaktor von Nines Photovoltaics verwendet. Das Silicium-Substrat wurde über ein Förderband in den Trockenätzreaktor transportiert und dabei auf eine Temperatur von etwa 170°C aufgeheizt. Die Vorderseite des Silicium-Substrats war nach oben gerichtet und das fluorhaltige Ätzgas wurde von oben zugeführt (Temperatur des Gases: 260°C, Volumenstrom F2: 6 slm, Volumenstrom N2: 18 slm). Die Geschwindigkeit des Förderbandes wurde so eingestellt, dass die Ätzzeit etwa 10 Sekunden betrug. Die Trockenätzbehandlung wurde bei Atmosphärendruck durchgeführt.Subsequently, the front side (and thus also the areas exposed by the laser ablation) of the silicon substrate was subjected to a plasma-free dry etching using a fluorine-containing gas (5% by volume F 2 in N 2 as inert carrier gas). For this purpose, a dry etching reactor from Nines Photovoltaics was used. The silicon substrate was transported via a conveyor belt in the Trockenätzreaktor and thereby heated to a temperature of about 170 ° C. The front side of the silicon substrate was directed upward and the fluorine-containing etching gas was supplied from above (temperature of the gas: 260 ° C, volumetric flow F 2 : 6 slm, volumetric flow N 2 : 18 slm). The speed of the conveyor belt was adjusted so that the etching time was about 10 seconds. The dry etching treatment was carried out at atmospheric pressure.
Das der Trockenätzbehandung unterzogene Silicium-Substrat wurde zu einem Elektrolytbad für die elektrochemische Abscheidung von Nickel transportiert. Das Silicium-Substrat wurde mit seiner Vorderseite über das Elektrolytbad geführt. Dadurch kamen die der Trockenätzung mit F2 unterzogenen Bereiche des Silicium-Substrats mit dem Elektrolytbad in Kontakt. Das Silicium-Substrat wurde gegenüber dem Elektrolytbad mit einer negativen Spannung beaufschlagt, das Nickelsalz wurde reduziert und schied sich als Nickelmetall selektiv auf den geätzten Bereichen des Silicium-Substrats ab, während auf der strukturierten SiNx-Beschichtung keine Nickelabscheidung beobachtet werden konnte.The dry-etched silicon substrate was transported to an electrolytic bath for electrochemical deposition of nickel. The silicon substrate was passed over the electrolyte bath with its front side. As a result, the areas of the silicon substrate subjected to dry etching with F 2 came into contact with the electrolyte bath. The silicon substrate was negatively charged to the electrolytic bath, the nickel salt was reduced and selectively deposited as nickel metal on the etched areas of the silicon substrate, while no nickel deposition could be observed on the patterned SiNx coating.
Anschließend wurden auf der Nickel-Schicht eine Kupfer-Schicht und auf dieser Kupfer-Schicht eine Silber-Schicht in entsprechenden Elektrolytbädern elektrochemisch abgeschieden.Subsequently, a copper layer was deposited on the nickel layer and a silver layer in corresponding electrolytic baths on this copper layer.
Vergleichsbeispiel 1Comparative Example 1
Unter identischen Bedingungen wie in Beispiel 1 wurde das mit SiNx beschichtete Halbleiter-Substrat an seiner Vorderseite einer Laserablation mit einen grünen Nanosekunden-Pulslaser unterzogen.Under identical conditions as in Example 1, the SiNx-coated semiconductor substrate was laser abraded on its front side with a green nanosecond pulsed laser.
In Übereinstimmung mit Beispiel 1 wurden durch die Abtragung des SiNx in definierten Bereichen eine strukturierte dielektrische Beschichtung und, angrenzend zu der strukturierten Beschichtung, freigelegte Bereiche des Silicium-Substrats erhalten.Consistent with Example 1, the removal of the SiNx in defined areas provided a patterned dielectric coating and exposed areas of the silicon substrate adjacent the patterned coating.
Vor der elektrochemischen Nickelabscheidung wurden die bei der Laserablation freigelegten Bereiche des Silicium-Substrats einer nasschemischen Ätzung mit einer wässrigen HF-Lösung unterzogen. Anschließend erfolgte die elektrochemische Abscheidung des Nickels, gefolgt von der elektrochemischen Abscheidung von Cu und Ag unter den gleichen Bedingungen wie in Beispiel 1.Prior to electrochemical nickel deposition, the areas of the silicon substrate exposed during laser ablation were wet chemically etched with an aqueous HF solution. Then, the electrochemical deposition of the nickel was carried out, followed by the electrochemical deposition of Cu and Ag under the same conditions as in Example 1.
Die Haftkraft des elektrochemisch abgeschiedenen Metallstapels wurde sowohl für Beispiel 1 als auch für Vergleichsbeispiel 1 folgendermaßen bestimmt:
Ein Lötband wird über die ganze Länge des abgeschiedenen Metallstapels aufgelötet. Das Lötband wird abgezogen, die benötigte Kraft wird aufgezeichnet. Es wird ein Kraft-Weg-Diagramm erstellt. Die Kraft wird auf die Lötbändchenbreite normiert (Einheit: N/mm).The adhesion of the electrodeposited metal stack was determined for both Example 1 and Comparative Example 1 as follows:
A soldering tape is soldered over the entire length of the deposited metal stack. The soldering tape is removed, the required force is recorded. A force-displacement diagram is created. The force is normalized to the solder ribbon width (unit: N / mm).
Die gemessenen Abzugskräfte werden in
Außerdem wurden für die in Beispiel 1 und Vergleichsbeispiel 1 hergestellten Solarzellen jeweils die Reflexion bestimmt. Es zeigte sich, dass die Trockenätzbehandlung zu keiner Beeinträchtigung der Reflexionseigenschaften der SiNx-Beschichtung führt.In addition, the reflectance was determined for each of the solar cells prepared in Example 1 and Comparative Example 1. It was found that the dry etching treatment does not lead to any impairment of the reflection properties of the SiNx coating.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- DE 102007005161 A1 [0010]DE 102007005161 A1 [0010]
- US 2012/0132270 A1 [0015]US 2012/0132270 A1 [0015]
- US 2013/0069204 A1 [0016]US 2013/0069204 A1 [0016]
- US 6500356 B2 [0017]US 6500356 B2 [0017]
Zitierte Nicht-PatentliteraturCited non-patent literature
- S.H. Lee et al., Materials, 2014, 7, S. 1318-1341, [0006]S. H. Lee et al., Materials, 2014, 7, pp. 1318-1341, [0006]
- S.H. Lee et al., „Crystalline Silicon Solar Cells with Nickel/Copper Contacts“, Kapitel 10, veröffentlicht in „Solar Cells - New Approaches and Reviews“, ISBN 978-953-51-2184-8, Oktober 2015, Ed.: L.A. Kosyachenko, Verlag: InTech, [0006]S. H. Lee et al., "Crystalline Silicon Solar Cells with Nickel / Copper Contacts", Chapter 10, published in "Solar Cells - New Approaches and Reviews", ISBN 978-953-51-2184-8, October 2015, Ed .: LA Kosyachenko, Publisher: InTech, [0006]
- M. Glatthaar et al., Energy Procedia 77, 2015, S. 733-743, [0006]Glatthaar, M., et al., Energy Procedia 77, 2015, pp. 733-743, [0006]
- A. Lennon et al., Prog. Photovolt.: Res. Appl., 21, 2013, S. 1454-1468, [0006]Lennon et al., Prog. Photovolt .: Res. Appl., 21, 2013, pp. 1454-1468, [0006]
- A. Knorz et al., Prog. Photovolt.: Res. Appl., 17, 2009, S. 127-136. [0006]Knorz, et al., Prog. Photovolt .: Res. Appl., 17, 2009, pp. 127-136. [0006]
- S.H. Lee et al., Materials, 2014, 7, S. 1318-1341 [0009]S. H. Lee et al., Materials, 2014, 7, pp. 1318-1341 [0009]
- M. Glatthaar et al., Solar Energy Materials and Solar Cells, 2014, 120, S. 323-331 [0013]M. Glatthaar et al., Solar Energy Materials and Solar Cells, 2014, 120, pp. 323-331 [0013]
- S. Wenham et al., 2015 IEEE 42nd Photovoltaic Specialist Conference, DOI: 10.1109/PVSC.2015.7355882, [0015]Wenham, et al., 2015 IEEE 42nd Photovoltaic Specialist Conference, DOI: 10.1109 / PVSC.2015.7355882, [0015]
- B. Kafle et al., Phys. Status Solidi A, 1-5 (2014), DOI 10.1002/pssa.201431372 und B. Kafle et al., Energy Procedia, 92, 2016, S. 359-368 [0016]Kafle et al., Phys. Solidi A, 1-5 (2014), DOI 10.1002 / pssa.201431372 and B. Kafle et al., Energy Procedia, 92, 2016, pp. 359-368 [0016]
- D.E. Ibbotson et al., J. Appl. Phys., Vol. 56, November 1984, S. 2939-2942 [0017]D. E. Ibbotson et al., J. Appl. Phys., Vol. 56, November 1984, pp. 2939-2942 [0017]
- L.R. Arana, J. Micromech. Microeng., 17, 2007, S. 384-392 [0017]L. R. Arana, J. Micromech. Microeng., 17, 2007, pp. 384-392 [0017]
- J. Heinze et al., Chem. Rev. 2010, 110, 4724-4771 [0073]J. Heinze et al., Chem. Rev. 2010, 110, 4724-4771 [0073]
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017217713.6A DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017217713.6A DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102017217713A1 true DE102017217713A1 (en) | 2019-04-11 |
| DE102017217713B4 DE102017217713B4 (en) | 2022-12-01 |
Family
ID=65817354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102017217713.6A Active DE102017217713B4 (en) | 2017-10-05 | 2017-10-05 | Process for making electrical contacts on a solar cell and solar cell |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102017217713B4 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500356B2 (en) | 2000-03-27 | 2002-12-31 | Applied Materials, Inc. | Selectively etching silicon using fluorine without plasma |
| DE102007005161A1 (en) | 2007-01-29 | 2008-08-07 | Nb Technologies Gmbh | Process to manufacture semiconductors or solar cells by roughening treatment zones prior to electrolytic coating |
| US20120132270A1 (en) | 2009-03-03 | 2012-05-31 | Alison Maree Wenham | Metal adhesion |
| US20120164830A1 (en) * | 2010-12-23 | 2012-06-28 | Mongsup Lee | Methods of fabricating semiconductor devices |
| US20130069204A1 (en) | 2010-05-11 | 2013-03-21 | Ultra High Vacuum Solutions Ltd 1/A Nines Engine | Method and Apparatus to Control Surface Texture Modification of Silicon Wafers for Photovoltaic Cell Devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19819200B4 (en) | 1998-04-29 | 2006-01-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Solar cell with contact structures and method for producing the contact structures |
| US7628932B2 (en) | 2006-06-02 | 2009-12-08 | Micron Technology, Inc. | Wet etch suitable for creating square cuts in si |
-
2017
- 2017-10-05 DE DE102017217713.6A patent/DE102017217713B4/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500356B2 (en) | 2000-03-27 | 2002-12-31 | Applied Materials, Inc. | Selectively etching silicon using fluorine without plasma |
| DE102007005161A1 (en) | 2007-01-29 | 2008-08-07 | Nb Technologies Gmbh | Process to manufacture semiconductors or solar cells by roughening treatment zones prior to electrolytic coating |
| US20120132270A1 (en) | 2009-03-03 | 2012-05-31 | Alison Maree Wenham | Metal adhesion |
| US20130069204A1 (en) | 2010-05-11 | 2013-03-21 | Ultra High Vacuum Solutions Ltd 1/A Nines Engine | Method and Apparatus to Control Surface Texture Modification of Silicon Wafers for Photovoltaic Cell Devices |
| US20120164830A1 (en) * | 2010-12-23 | 2012-06-28 | Mongsup Lee | Methods of fabricating semiconductor devices |
Non-Patent Citations (12)
| Title |
|---|
| A. Knorz et al., Prog. Photovolt.: Res. Appl., 17, 2009, S. 127-136. |
| A. Lennon et al., Prog. Photovolt.: Res. Appl., 21, 2013, S. 1454-1468, |
| B. Kafle et al., Phys. Status Solidi A, 1-5 (2014), DOI 10.1002/pssa.201431372 und B. Kafle et al., Energy Procedia, 92, 2016, S. 359-368 |
| D.E. Ibbotson et al., J. Appl. Phys., Vol. 56, November 1984, S. 2939-2942 |
| J. Heinze et al., Chem. Rev. 2010, 110, 4724-4771 |
| L.R. Arana, J. Micromech. Microeng., 17, 2007, S. 384-392 |
| M. Glatthaar et al., Energy Procedia 77, 2015, S. 733-743, |
| M. Glatthaar et al., Solar Energy Materials and Solar Cells, 2014, 120, S. 323-331 |
| S. Wenham et al., 2015 IEEE 42nd Photovoltaic Specialist Conference, DOI: 10.1109/PVSC.2015.7355882, |
| S.H. Lee et al., „Crystalline Silicon Solar Cells with Nickel/Copper Contacts", Kapitel 10, veröffentlicht in „Solar Cells - New Approaches and Reviews", ISBN 978-953-51-2184-8, Oktober 2015, Ed.: L.A. Kosyachenko, Verlag: InTech, |
| S.H. Lee et al., Materials, 2014, 7, S. 1318-1341 |
| S.H. Lee et al., Materials, 2014, 7, S. 1318-1341, |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102017217713B4 (en) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0630525B1 (en) | Process for producing a solar cell with combined metallization | |
| EP1390987B1 (en) | Method for structuring an oxide layer applied to a substrate material | |
| EP2062300B1 (en) | Local heterostructure contacts | |
| DE19741832A1 (en) | Method of manufacturing a solar cell and solar cell | |
| DE102013219561A1 (en) | Process for producing a photovoltaic solar cell with at least one heterojunction | |
| KR20110042083A (en) | Crystalline silicon pv cell with selective emitter produced with low temperature precision etch back and passivation process | |
| DE102011050089B4 (en) | Method for making electrical contacts on a solar cell, solar cell and method for making a rear contact of a solar cell | |
| DE112015001529T5 (en) | Metallization of solar cells | |
| EP2151869A2 (en) | Semiconductor component | |
| EP2561557B1 (en) | Method for producing a solar cell | |
| DE112017001811T5 (en) | Three-layer semiconductor stack for forming structural features on solar cells | |
| WO2013017526A2 (en) | Method for producing a solar cell and solar cell | |
| WO2012083944A2 (en) | Method for producing silicon solar cells having a front-sided texture and a smooth rear side surface | |
| DE102007012268A1 (en) | Process for producing a solar cell and solar cell produced therewith | |
| DE102011115581B4 (en) | Process for the production of a solar cell | |
| EP3449512B1 (en) | Method for producing rear surface contact solar cells from crystalline silicon | |
| DE102010020557A1 (en) | Method for producing a single-contact solar cell from a silicon semiconductor substrate | |
| DE102017217713B4 (en) | Process for making electrical contacts on a solar cell and solar cell | |
| DE102018251777A1 (en) | Chemical polishing of solar cell surfaces and resulting structures | |
| DE102008028578A1 (en) | Passivated p-type silicon solar cell and method of making the same | |
| DE102019122637B4 (en) | Process for producing a metallic contacting structure of a photovoltaic solar cell | |
| EP4256619A1 (en) | Back-contact solar cell, and production thereof | |
| DE102013219565A1 (en) | Photovoltaic solar cell and method for producing a photovoltaic solar cell | |
| DE102010028187A1 (en) | A method of making a metal wrap-through solar cell and a metal wrap-through solar cell made by this method | |
| DE102011086302A1 (en) | Method for producing contact grid on surface of e.g. photovoltaic solar cell for converting incident electromagnetic radiation into electrical energy, involves electrochemically metalizing contact region with metal, which is not aluminum |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R082 | Change of representative |
Representative=s name: MAIWALD GMBH, DE Representative=s name: MAIWALD PATENTANWALTS- UND RECHTSANWALTSGESELL, DE |
|
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final |