DE102017110890A1 - Device and method for transmitting control information within a data communication via a serial interface - Google Patents
Device and method for transmitting control information within a data communication via a serial interface Download PDFInfo
- Publication number
- DE102017110890A1 DE102017110890A1 DE102017110890.4A DE102017110890A DE102017110890A1 DE 102017110890 A1 DE102017110890 A1 DE 102017110890A1 DE 102017110890 A DE102017110890 A DE 102017110890A DE 102017110890 A1 DE102017110890 A1 DE 102017110890A1
- Authority
- DE
- Germany
- Prior art keywords
- control information
- data stream
- bit
- character
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zur schnellen Übertragung einer Steuerinformation (B) in einem seriellen Datenstrom unter Verwendung einer seriellen Schnittstelle, wobei die Steuerinformation (B) in den Datenstrom (D) an einer vorbestimmten Bitstelle unmittelbar nach einem auf den Zeitpunkt des Empfangs der Steuerinformation folgenden Startbit eines Zeichens des Datenstroms und vor dem Stoppbit des Zeichens eingefügt wird. Empfangsseitig wird das Startbit des Zeichens erfasst und die Steuerinformation (B) aus dem Datenstrom (D) an der vorbestimmten Bitstelle des Zeichens unmittelbar nach dem erfassten Startbit extrahiert.The present invention relates to an apparatus and a method for rapidly transferring control information (B) in a serial data stream using a serial interface, wherein the control information (B) enters the data stream (D) at a predetermined bit position immediately after the time of Receiving the control information following start bit of a character of the data stream and before the stop bit of the character is inserted. At the receiving end, the start bit of the character is detected and the control information (B) is extracted from the data stream (D) at the predetermined bit position of the character immediately after the detected start bit.
Description
Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Übertragung einer Steuerinformation innerhalb einer Datenkommunikation über eine serielle Schnittstelle.The invention relates to a device and a method for transmitting control information within a data communication via a serial interface.
Verschiedenen Komponenten prozessorgesteuerter Systeme kommunizieren miteinander über Schnittstellen. Dabei müssen bestimmte Konventionen eingehalten werden, damit die Datenkommunikation fehlerfrei erfolgen kann.Various components of processor-controlled systems communicate with each other via interfaces. Certain conventions must be adhered to so that the data communication can be carried out without error.
Um eine vorgegebene Datenrate zu erreichen, wird gewöhnlich sowohl im Sender wie im Empfänger mit einem Oszillator eine feste Bezugsfrequenz erzeugt. Dabei kann es vorkommen, dass sich die Bezugsfrequenzen (und somit die effektiven Datenraten) von Sender und Empfänger geringfügig voneinander abweichen, was zu Datenübertragungsfehlern führen kann. Um dieses Problem zu vermeiden, werden Start- und Stoppbits verwendet. Dabei synchronisiert sich der Empfänger zu Beginn eines jedes neuen Zeichens neu. Ist die Leitung im Ruhezustand, so beobachtet er sie, bis er irgendwann die Anfangsflanke (bspw. vom logischen Pegel „1“ zum logischen Pegel „0“) eines Startbits erkennt. Dieser Zeitpunkt kann als Anfangstrigger verwendet werden und danach wird die Leitung in vorbestimmten Zeitintervallen für jedes erwartete Bit des laufenden Zeichens einmal abgefragt oder abgetastet. Die Zeitpunkte der Abfrage legt der Empfänger dabei so, dass sie in die Mitte der einzelnen Bits fallen. Das Datenbit 0 wird demnach also 1,5 Bitzeiten nach der Anfangsflanke des Startbits abgefragt, das Datenbit 1 2,5 Bitzeiten nach der Anfangsflanke des Startbits usw. Beim Erreichen des Stoppbits beginnt der Empfänger wieder „frei zu laufen“ und wartet auf das nächste Startbit.In order to achieve a given data rate, a fixed reference frequency is usually generated in both the transmitter and the receiver with an oscillator. It may happen that the reference frequencies (and thus the effective data rates) of sender and receiver differ slightly, which can lead to data transmission errors. To avoid this problem, start and stop bits are used. The receiver synchronizes itself again at the beginning of each new character. If the line is in the idle state, it observes it until at some point it recognizes the start edge (for example, from the logic level "1" to the logic level "0") of a start bit. This time can be used as an initial trigger and thereafter the line is polled or sampled once at predetermined time intervals for each expected bit of the current character. The time of the query is set by the receiver so that they fall in the middle of the individual bits. Accordingly, the
Das Stoppbit ist erforderlich, um einen vorbestimmten logischen Pegel auf der Übertragungsleitung zu sichern. Falls nämlich das letzte Bit eines Zeichens den logischen Pegel „0“ aufweist, wäre der Empfänger nicht in der Lage, dieses letzte Bit von einem eventuell unmittelbar folgenden Startbit des nächsten Zeichens zu unterscheiden. Daher muss jedem Startbit (z.B. logischer Pegel „1“) stets ein entgegengesetzter Pegel (z.B. logischer Pegel „0“) vorangehen. Dieser wird mittels des Stoppbits sichergestellt. Da die Leitung im Ruhezustand denselben Pegel aufweist, kann dieses Verfahren auch nach längeren Übertragungspausen ein gesetzt werden. Da der Empfänger stets nur für die Dauer eines Zeichens annähernd synchron zum Sender betrieben wird und diese Synchronität am Ende jedes Zeichens wieder aufgibt, bezeichnet man dieses Übertragungsverfahren als Asynchronbetrieb.The stop bit is required to secure a predetermined logic level on the transmission line. Namely, if the last bit of a character has the logical level "0", the receiver would not be able to distinguish this last bit from any possibly immediately following start bit of the next character. Therefore, each start bit (e.g., logic level "1") must always be preceded by an opposite level (e.g., logic level "0"). This is ensured by means of the stop bit. Since the line in idle state has the same level, this method can be set even after prolonged transmission pauses. Since the receiver is always operated almost synchronously with the transmitter only for the duration of one character and this synchronicity gives up at the end of each character, this transmission method is referred to as asynchronous operation.
Die Stoppbits können auch vorgesehen sein, um eine Verzögerungszeit für das Empfängergerät zum Verarbeiten der zuletzt empfangenen Zeichen bereitzustellen. Aus diesem Grunde werden auch Stoppbits mit einer Länge von 1,5 oder 2 Bits verwendet.The stop bits may also be provided to provide a delay time for the receiver device to process the last received characters. For this reason, stop bits with a length of 1.5 or 2 bits are also used.
Zusätzlich zu den Datenbits kann auch noch ein sogenanntes Paritätsbit übertragen werden. Dieses Bit ermöglicht eine einfache Fehlerkontrolle. Wird mit gerader Parität gearbeitet, so setzt der Sender das Paritätsbit bspw. auf den logischen Pegel „1“, falls das zu sendende Zeichen eine ungerade Anzahl von gesetzten Bits mit logischem Pegel „1“ aufweist. Bei einer geraden Anzahl wird dagegen das Paritätsbit auf den logischen Pegel „0“ gesetzt. Der Empfänger prüft nun nach der gleichen Vorschrift, ob der logische Pegel des empfangenen Paritätsbits in korrekter Weise die Parität de empfangenen Datenbits wiedergibt. Falls eines der Datenbits bei der Übertragung verfälscht worden ist, so kann dies also am Empfänger erkannt werden.In addition to the data bits, a so-called parity bit can also be transmitted. This bit allows easy error checking. If even parity is used, the transmitter sets the parity bit, for example, to logic level "1" if the character to be transmitted has an odd number of set bits of logic level "1". For an even number, on the other hand, the parity bit is set at logic level "0". The receiver now checks according to the same rule whether the logical level of the received parity bit correctly reflects the parity of the received data bits. If one of the data bits has been corrupted during transmission, this can therefore be detected at the receiver.
Ein Beispiel für eine solche asynchrone serielle Schnittstelle ist die Universal Asynchronous Receiver Transmitter (UART) Schnittstelle, bei der es sich um eine elektronische Schaltung zur Realisierung digitaler serieller Schnittstellen handelt. Dabei kann es sich sowohl um ein eigenständiges elektronisches Bauelement (z.B. ein UART-Chip bzw. -Baustein) oder um einen Funktionsblock eines höherintegrierten Bauteils (z. B. eines Mikrocontrollers) handeln. Die UART-Schnittstelle dient zum Senden und Empfangen von Daten über eine Datenleitung und bildet einen Standard für serielle Schnittstellen an Personal Computern (PCs) und Mikrocontrollern. Auch im industriellen Bereich ist die Schnittstelle mit verschiedenen Interfaces (z. B. RS-232 oder EIA-485) sehr verbreitet.An example of such an asynchronous serial interface is the Universal Asynchronous Receiver Transmitter (UART) interface, which is an electronic circuit for implementing digital serial interfaces. This can be either an independent electronic component (for example a UART chip or component) or a functional block of a component with greater integration (for example a microcontroller). The UART interface is used to send and receive data over a data line and provides a standard for serial interfaces to personal computers (PCs) and microcontrollers. Even in the industrial sector, the interface with various interfaces (eg RS-232 or EIA-485) is very widespread.
Bei der UART-Schnittstelle werden die Daten als serieller digitaler Datenstrom mit einem festen Rahmen übertragen, der aus einem Startbit, fünf bis maximal neun Datenbits, einem optionalen Paritätsbit zur Erkennung von Übertragungsfehlern und einem Stoppbit besteht. Um dem Empfänger eine Synchronisationszeit auf den Takt der empfangenen Daten einzuräumen, kann das Stoppbit auf das 1,5- oder 2-fache der normalen Übertragungszeit eines Bits verlängert werden.In the UART interface, the data is transmitted as a serial digital data stream with a fixed frame consisting of a start bit, five to a maximum of nine data bits, an optional parity bit for detecting transmission errors and a stop bit. In order to give the receiver a synchronization time to the clock of the received data, the stop bit can be extended to 1.5 or 2 times the normal transmission time of one bit.
Realisiert wird eine UART-Schnittstelle meist als Kommunikationsbaustein in Mikrocontrollern oder Computern, als eigenständige integrierte Schaltung, als Teilfunktion in Chipsätzen, in Form von Hardwarebeschreibungssprachen für die Integration in Field Programmable Gate Arrays (FPGAs) oder als sogenanntes „Software-UART“, welches lediglich als eine Programmabfolge vorliegt und bestimmte Ein-/Ausgabepins direkt ansteuert. Die zu übertragenden bzw. die empfangenen Daten werden an das UART meist in paralleler Form, beispielsweise über einen CPU-externen Bus, geliefert.A UART interface is usually implemented as a communication component in microcontrollers or computers, as a stand-alone integrated circuit, as a subfunction in chipsets, in the form of hardware description languages for integration in field programmable gate arrays (FPGAs) or as a so-called "software UART" exists as a program sequence and directly drives certain input / output pins. The data to be transmitted or received are usually sent to the UART in parallel form, for example via a CPU-external bus.
Bei gesteuerten Geräten muss die Steuerinformation (z.B. Triggerimpuls odgl.) häufig möglichst schnell übertragen werden, um eine möglichst geringe Verzögerung zwischen Abgabe der Steuerinformation und Auslösen bzw. Aktivieren des gesteuerten Gerätes zu erzielen. So kann bspw. eine Beleuchtungsvorrichtung durch den Auslöser einer Kameravorrichtung gesteuert sein. Dabei wird der erforderliche schnelle Triggerimpuls herkömmlicherweise über eine zusätzliche Leitung übertragen, wodurch Komplexität und Platzbedarf steigen.In the case of controlled devices, the control information (for example trigger pulses or the like) must frequently be transmitted as quickly as possible in order to achieve the shortest possible delay between the delivery of the control information and the activation or activation of the controlled device. For example, a lighting device may be controlled by the shutter of a camera device. The required fast trigger pulse is traditionally transmitted via an additional line, which increases complexity and space requirements.
Zur Minimierung der Komplexität und Baugröße wäre es daher wünschenswert, die Übertragung von schnellen Triggerimpulsen oder anderer Steuerinformation ohne zusätzliche Leitung realisieren zu können, wenn bspw. bereits eine Datenkommunikation über nur eine Leitung zwischen zwei Mikrocontrollern (Kamera und Beleuchtunq) unter Verwendunq eines Standart-UART-Protokolls vorgesehen ist.To minimize the complexity and size, it would therefore be desirable to be able to realize the transmission of fast trigger pulses or other control information without additional line, if, for example, already a data communication over only one line between two microcontrollers (Camera and Illumination) using a standard UART Protocol is provided.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schnittstelle bereitzustellen, mittels der eine Steuerinformation mit geringer Verzögerung über die serielle Datenleitung übermittelt werden kann.The invention is therefore based on the object to provide an interface, by means of which control information can be transmitted with low delay via the serial data line.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Vorrichtung nach Anspruch 1 und 2, eine Kameravorrichtung nach Anspruch 8, eine Beleuchtungsvorrichtung nach Anspruch 10, ein Verfahren nach Anspruch 11 und 12, und ein Computerprogramm nach Anspruch 13.This object is achieved by a device according to
Dementsprechend wird eine Steuerinformation (z.B. Triggerimpuls) empfangen und an einer vorbestimmten Bitstelle unmittelbar nach einem auf den Zeitpunkt des Empfangs der Steuerinformation folgenden Startbit eines Zeichens und vor dem Stoppbit des Zeichens in den Datenstrom eingefügt oder integriert. Empfängerseitig - also am gesteuerten Gerät - wird das Startbit eines Zeichens des Datenstroms erfasst, und die Steuerinformation aus dem Datenstrom an einer vorbestimmten Bitstelle des Zeichens des Datenstroms unmittelbar nach dem erfassten Startbit extrahiert. Die Übertragung der Steuerinformation erfolgt also unter Verwendung von zumindest einer Bitstelle eines Zeichens des Datenstroms, sodass die Standard-Kommunikation der seriellen Schnittstelle mit all ihren Vorzügen auch weiterhin genutzt und ein durch die Steuerinformation bestimmter Befehl (bzw. einige dadurch bestimmte Befehle) deutlich schneller ausgeführt werden kann. Durch die Ankopplung eines zusätzlichen Eingangsanschlusses an den Datenstrom kann also die Verzögerungszeit (Latenzzeit) bis zur empfangsseitigen Bereitstellung der Steuerinformation deutlich verringert werden, da die Übertragung der Steuerinformation bereits während des als nächstes übertragenen Zeichens erfolgen kann.Accordingly, control information (e.g., trigger pulse) is received and inserted or integrated into the data stream at a predetermined bit position immediately after a start bit of a character following the timing of receipt of the control information and before the stop bit of the character. On the receiver side - ie on the controlled device - the start bit of a character of the data stream is detected, and the control information is extracted from the data stream at a predetermined bit position of the character of the data stream immediately after the detected start bit. The transmission of the control information thus takes place using at least one bit position of a character of the data stream, so that the standard communication of the serial interface continues to be used with all its advantages, and a command determined by the control information (or some commands determined thereby) is executed much faster can be. By coupling an additional input terminal to the data stream, therefore, the delay time (latency) to the receiving-side provision of the control information can be significantly reduced since the transmission of the control information can already take place during the next transmitted character.
Gemäß einer ersten vorteilhaften Weiterbildung kann die Steuerinformation bspw. mittels einer Koppeleinheit an der ersten Bitstelle nach dem Startbit des Zeichens des Datenstroms eingefügt werden. Dies ermöglicht eine einfache Realisierung für eine schnellstmögliche Übertragung der Steuerinformation. Die Steuerinformation kann nämlich empfangsseitig bereits nach 2 Bits (Startbit + 1. Datenbit des Zeichens) erkannte werden, und nicht erst nach 10 Bits (d.h., nicht erst nach vollständiger Übertragung des nächsten Zeichens des Datenstroms). Dadurch kann die Übertragungszeit für die Steuerinformation bspw. von 87µs auf ca. 18µs gesenkt werden.According to a first advantageous development, the control information can be inserted, for example, by means of a coupling unit at the first bit location after the start bit of the character of the data stream. This allows a simple realization for the fastest possible transmission of the control information. Namely, the control information can be recognized already at the receiving end after 2 bits (start bit + 1st data bit of the character), not after 10 bits (i.e., not until after the next character of the data stream is completely transmitted). As a result, the transmission time for the control information can, for example, be reduced from 87 μs to approximately 18 μs.
Gemäß einer zweiten vorteilhaften Weiterbildung kann die Steuerinformation eine Länge von einem Bit aufweist. Bei dieser einfachsten Ausführungsform kann genau ein Gerät am anderen Ende der Datenleitung unter Verwendung lediglich eines Zeichenbits des Datenstroms gesteuert werden.According to a second advantageous development, the control information may have a length of one bit. In this simplest embodiment, exactly one device at the other end of the data line can be controlled using only one bit of the data stream.
Gemäß einer dritten vorteilhaften Weiterbildung kann die Steuerinformation einen Triggerbefehl zum Aktivieren eines gesteuerten Geräts angeben. Dies ermöglicht ein Triggern mit geringer Latenz. Demnach kann bspw. eine Standard-UART-Kommunikationsschnittstelle mit einem zusätzlichen Eingangsanschluss (Eingangs-Pin) zur beschleunigten Verarbeitung eines Triggerbefehls bereitgestellt werden.According to a third advantageous development, the control information can specify a trigger command for activating a controlled device. This allows for low latency triggering. Thus, for example, a standard UART communication interface may be provided with an additional input port (input pin) for accelerated processing of a trigger command.
Gemäß einer vierten vorteilhaften Weiterbildung kann die Steuerinformation eine Länge von mindestens zwei Bits aufweist, und wobei die Steuerinformation ab dem zweiten Bit eine Adresseninformation zum Adressieren eines gesteuerten Geräts umfasst. Durch diese Maßnahme können sogar mehrere Geräte über eine serielle Schnittstelle mit nur einer Datenleitung gesteuert werden, wobei das aktuell gesteuerte Gerät über die ebenfalls im Datenstrom übertragene Adresseninformation (bspw. mittels Adressdecoder) ausgewählt werden kann.According to a fourth advantageous development, the control information may have a length of at least two bits, and wherein the control information from the second bit comprises address information for addressing a controlled device. By this measure, even more devices can be controlled via a serial interface with only one data line, wherein the currently controlled device via the address information also transmitted in the data stream (eg. By means of address decoder) can be selected.
Gemäß einer fünften vorteilhaften Weiterbildung kann die Kameravorrichtung hinsichtlich der seriellen Übertragung der Steuerinformation als Mastervorrichtung betrieben werden. Damit kann die Kameravorrichtung die serielle Schnittstelle zur schnellen Steuerung einer Beleuchtungsfunktion heranziehen.According to a fifth advantageous development, the camera device can be operated as a master device with regard to the serial transmission of the control information. This allows the camera device to use the serial interface to quickly control a lighting function.
Die Komponenten der zur Lösung der vorgenannten Aufgabe vorgeschlagene Vorrichtungen können einzeln oder gemeinsam als diskrete Schaltkreise, integrierte Schaltkreise (z. B. Application-Specific Integrated Circuits (ASICs)), programmierbare Schaltkreise (z. B. Field Programmable Gate Arrays (FPGAs)) realisiert sein. Insbesondere die Kameravorrichtung kann ein FPGA als zentrales Bauteil mit den erweiterten Schnittstellenfunktionen aufweisen. Ferner können die Schritte der Verfahrensansprüche als Software-Programm oder Software-Routine zur Steuerung des Prozessors eines Mikrocontrollers zu deren Ausführung realisiert sein.The components of the devices proposed to achieve the above object can be used individually or jointly as discrete circuits, integrated circuits (eg application-specific integrated circuits (ASICs)), programmable circuits (eg field programmable gate arrays (FPGAs)). be realized. especially the Camera device may have an FPGA as a central component with the advanced interface functions. Furthermore, the steps of the method claims can be realized as a software program or software routine for controlling the processor of a microcontroller for its execution.
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnungsfiguren näher erläutert. Es zeigen:
-
1 ein schematisches Blockschaltbild eines seriellen Datenübertragungssystems zur Kommunikation zwischen einer Kameravorrichtung und einer Beleuchtungsvorrichtung gemäß einem ersten Ausführungsbeispiel; -
2 schematische Zeitdiagramme mit Signalverläufen einer seriellen digitalen Datenübertragung; -
3 ein schematisches Blockschaltbild einer sendeseitigen Übertragungseinheit gemäß einem zweiten Ausführungsbeispiel; und -
4 ein schematisches Blockschaltbild einer empfangsseitigen Übertragungseinheit gemäß dem zweiten Ausführungsbeispiel.
-
1 a schematic block diagram of a serial data transmission system for communication between a camera device and a lighting device according to a first embodiment; -
2 schematic timing diagrams with waveforms of a serial digital data transmission; -
3 a schematic block diagram of a transmitting side transmission unit according to a second embodiment; and -
4 a schematic block diagram of a receiving side transmission unit according to the second embodiment.
In den nachfolgenden Ausführungsbeispielen wird eine schnelle und vereinfachte Steuerung einer Beleuchtungsvorrichtung oder -anlage durch eine Kameravorrichtung über eine durch jeweilige Mikrocontroller implementierte UART-Schnittstelle beschrieben. Insbesondere wird dabei vorgeschlagen, eine serielle Standard-Kommunikationsschnittstelle (z.B. UART) um kurze und damit schnelle Befehle zu ergänzen, die von einem zusätzlichen Eingangsanschluss (Eingangs-Pin) erkannt werden. Da nur eine Kommunikationsleitung zur Verfügung steht, wird die Kamera vorzugsweise als Master betrieben. Die Kommunikation erfolgt in den Ausführungsbeispielen über eine UART-Schnittstelle, da es sich hierbei um eine weit verbreitete Standard-Schnittstelle handelt und dieses Protokoll in vielen Mikrocontrollern bereits integriert ist und daher nicht extra programmiert werden muss.In the following exemplary embodiments, a fast and simplified control of a lighting device or installation by a camera device via a UART interface implemented by respective microcontroller is described. In particular, it is proposed to supplement a standard serial communication interface (e.g., UART) with short and thus fast instructions recognized by an additional input port (input pin). Since only one communication line is available, the camera is preferably operated as a master. The communication takes place in the embodiments via a UART interface, since this is a widespread standard interface and this protocol is already integrated in many microcontrollers and therefore does not need to be specially programmed.
Die Kameravorrichtung
Gemäß dem ersten Ausführungsbeispiel wird die UART-Schnittstellenfunktion
Der Steuerbefehl
Der Mikrocontroller
Das von der Triggereinrichtung
Der Schaltkreis
Die über die Mehrzweckschnittstelle ausgegebenen Daten
Es folgt eine nähere Erläuterung beispielhafter, durch die serielle Schnittstelle erzeugter Signalverläufe und der Art und Weise der Integration des Steuerbefehls
Eine Besonderheit serieller Schnittstellen besteht darin, dass bei der eingangs erwähnten asynchronen Betriebsweise kein eigenes Taktsignal auf einer Übertragungsleitung erforderlich ist. Stattdessen synchronisiert sich der Empfänger über die Schaltflanken der Start- und Stoppbits der Zeichen des Datenstroms sowie die eingestellte Baudrate (welche in diesem Fall der Bitrate entspricht). Da der Beginn einer Übertragung mit dem Startbit zu beliebigen Zeitpunkten erfolgen kann, wird diese serielle Schnittstelle als asynchron bezeichnet. Um eine Synchronisation gewährleisten zu können, ist die Anzahl der übertragbaren Bits eingeschränkt. Bei einem längeren Datenstrom könnte die Synchronisation verloren gehen, was zu Fehlinterpretationen des Datenstromes und somit zu einer fehlerhaften Übertragung führen kann.A special feature of serial interfaces is that in the asynchronous mode of operation mentioned above, no separate clock signal is required on a transmission line. Instead, the receiver synchronizes itself via the switching edges of the start and stop bits of the characters of the data stream and the set baud rate (which in this case corresponds to the bit rate). Since the beginning of a transmission with the start bit can take place at arbitrary times, this serial interface is referred to as asynchronous. To ensure synchronization, the number of transferable bits is limited. With a longer data stream, the synchronization could be lost, which can lead to misinterpretations of the data stream and thus to a faulty transmission.
Da beim UART-Protokoll die kürzeste Nachricht (Datenwort oder Zeichen aus Startbit, Stoppbit und 8 Datenbits, darunter das höchstwertige Bit (MSB7) und das niedrigstwertige Bit (LSB0)) 10 Bit lang ist, dauert die Übertragung bei der max. möglichen Datenrate von 115 kBaud somit ca. 87µs, ohne Berücksichtigung des in
Durch die Ankopplung eines zusätzlichen Eingangsanschlusses (Eingangs-Pins) an den Datenstrom in der UART-Schnittstellenfunktion
Optional können durch Verwendung und Auswertung weiterer Bits (z.B. darauffolgendes 2. Datenbit, 3. Datenbit usw.) weitere Befehle übertragen werden, die Latenz erhöht sich dann jedoch um jeweils ca. 9µs.Optionally, by using and evaluating further bits (e.g., subsequent 2nd data bit, 3rd data bit, etc.) further commands may be transmitted, but the latency will increase by about 9μs each.
Auch könnte das 1. Datenbit den Steuerbefehl
Der von dem Mikrocontroller
Das bspw. von dem Codierer
Es wird angemerkt, dass die vorliegende Erfindung nicht auf die vorstehend beschriebenen Ausführungsbeispiele beschränkt ist. Vielmehr sind vielfältige Abwandlungen im Rahmen des Umfangs der nachfolgenden Patentansprüche möglich. Insbesondere ist die vorliegende Erfindung nicht auf eine Datenkommunikation mit integrierter Steuerung zwischen Kameravorrichtung und einer Beleuchtungsvorrichtung und nicht auf eine UART-Schnittstelle beschränkt. Andere serielle Schnittstellen können selbstverständlich in gleicher Weise eingesetzt werden. Die vorliegende Erfindung kann im Zusammenhang mit jeder seriellen Datenübertragung zwischen einem zur Steuerung geeigneten und einem steuerbaren Gerät eingesetzt werden. Auch ist die Anzahl und Position der Steuerbits innerhalb eines Zeichens des seriellen Datenstroms in keiner Weise eingeschränkt.It is noted that the present invention is not limited to the above-described embodiments. Rather, various modifications are possible within the scope of the following claims. In particular, the present invention is not limited to data communication with integrated control between camera apparatus and a lighting device and not to a UART interface. Of course, other serial interfaces can be used in the same way. The present invention may be used in the context of any serial data transmission between a controller suitable and a controllable device. Also, the number and position of the control bits within a character of the serial data stream is in no way limited.
Zusammenfassend wurden eine Vorrichtung und ein Verfahren zur schnellen Übertragung einer Steuerinformation in einem seriellen Datenstrom unter Verwendung einer seriellen Schnittstelle beschrieben, wobei die Steuerinformation in den Datenstrom an einer vorbestimmten Bitstelle unmittelbar nach einem auf den Zeitpunkt des Empfangs der Steuerinformation folgenden Startbit eines Zeichens des Datenstroms und vor dem Stoppbit des Zeichens eingefügt wird. Empfangsseitig wird das Startbit des Zeichens erfasst und die Steuerinformation aus dem Datenstrom an der vorbestimmten Bitstelle des Zeichens unmittelbar nach dem erfassten Startbit extrahiert.In summary, an apparatus and method have been described for rapidly transferring control information in a serial data stream using a serial interface, the control information entering the data stream at a predetermined bit location immediately after a start bit of a character of the data stream following the time the control information is received is inserted before the stop bit of the character. At the receiving end, the start bit of the character is detected and the control information is extracted from the data stream at the predetermined bit position of the character immediately after the detected start bit.
Claims (15)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017110890.4A DE102017110890A1 (en) | 2017-05-18 | 2017-05-18 | Device and method for transmitting control information within a data communication via a serial interface |
JP2018092726A JP6622848B2 (en) | 2017-05-18 | 2018-05-14 | Apparatus and method for transmitting control information in data communication via serial interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017110890.4A DE102017110890A1 (en) | 2017-05-18 | 2017-05-18 | Device and method for transmitting control information within a data communication via a serial interface |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102017110890A1 true DE102017110890A1 (en) | 2018-11-22 |
Family
ID=64278087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017110890.4A Pending DE102017110890A1 (en) | 2017-05-18 | 2017-05-18 | Device and method for transmitting control information within a data communication via a serial interface |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6622848B2 (en) |
DE (1) | DE102017110890A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115242351B (en) * | 2022-07-13 | 2024-02-13 | 厦门九华通信设备厂 | Self-adaptive method for serial data communication rate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170075852A1 (en) * | 2015-09-10 | 2017-03-16 | Qualcomm Incorporated | Input/output signal bridging and virtualization in a multi-node network |
-
2017
- 2017-05-18 DE DE102017110890.4A patent/DE102017110890A1/en active Pending
-
2018
- 2018-05-14 JP JP2018092726A patent/JP6622848B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170075852A1 (en) * | 2015-09-10 | 2017-03-16 | Qualcomm Incorporated | Input/output signal bridging and virtualization in a multi-node network |
Also Published As
Publication number | Publication date |
---|---|
JP6622848B2 (en) | 2019-12-18 |
JP2018195306A (en) | 2018-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3204905C2 (en) | ||
EP2287689B1 (en) | Apparatus and method for addressing a slave unit | |
DE102012218454B4 (en) | SELF-SYNCHRONIZING DATA COMMUNICATION PROCESS AND SELF-SYNCHRONIZING DATA COMMUNICATION DEVICE | |
DE2811851C2 (en) | Method for frame synchronization of a time division multiplex system | |
DE4429953A1 (en) | Serial bus system | |
EP3886372B1 (en) | Method and device for controlling electric and / or electronic components of a motor vehicle module | |
DE102008046136A1 (en) | Interface and integrated circuit chip having an interface and method for transmitting or receiving a signal | |
EP3053050B1 (en) | Communication system for inter-chip communication | |
EP3378212B1 (en) | Method for operating a communication network, controller, and data processing device | |
EP1509005B1 (en) | Method and apparatus for transmitting data over a bus-network using broadcast | |
EP0421471A1 (en) | Communication method for a control device, consisting of a central unit and a plurality of peripheral units | |
DE102017110890A1 (en) | Device and method for transmitting control information within a data communication via a serial interface | |
CH650886A5 (en) | Circuit for synchronizing a digital subscriber station by a digital switching post of pcm telecommunications network. | |
DE102018104873A1 (en) | Device for controlling electrical and / or electronic components of a motor vehicle module and such a motor vehicle module with automatic module addressing via powerline | |
EP2487660B1 (en) | Hazard warning assembly | |
EP2534582B1 (en) | Novel circuit and method for communicating via a single line | |
DE102013218305A1 (en) | Method and device for synchronizing a control unit and at least one associated peripheral unit | |
EP0458781B1 (en) | Process for monitoring a computer network | |
DE4005087C1 (en) | Connector unit for domestic power installation - has adaptor for specific function allowing data transmission via bus and data lines | |
DE3218146C2 (en) | ||
DE102018106085B3 (en) | interface circuit | |
DE102018104864B3 (en) | Device for controlling electrical and / or electronic components of a motor vehicle module and such a motor vehicle module with automatic module addressing with clock synchronization and addressing mode signaling | |
DE102016121958B3 (en) | Method for address assignment in a ring-shaped data bus system | |
DE102018104862A1 (en) | Device for controlling electrical and / or electronic components of a motor vehicle module and such a motor vehicle module with automatic module addressing and bus shunt bypass switches | |
DE102018104850A1 (en) | Device for controlling electrical and / or electronic components of a motor vehicle module and such a motor vehicle module with automatic module addressing with verification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: PAGE, WHITE & FARRER GERMANY LLP, DE |
|
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H04L0029100000 Ipc: H04L0069320000 |