JP6622848B2 - Apparatus and method for transmitting control information in data communication via serial interface - Google Patents

Apparatus and method for transmitting control information in data communication via serial interface Download PDF

Info

Publication number
JP6622848B2
JP6622848B2 JP2018092726A JP2018092726A JP6622848B2 JP 6622848 B2 JP6622848 B2 JP 6622848B2 JP 2018092726 A JP2018092726 A JP 2018092726A JP 2018092726 A JP2018092726 A JP 2018092726A JP 6622848 B2 JP6622848 B2 JP 6622848B2
Authority
JP
Japan
Prior art keywords
data stream
control information
bit
character
start bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018092726A
Other languages
Japanese (ja)
Other versions
JP2018195306A (en
Inventor
クリストフ クゼラナウスキ
クリストフ クゼラナウスキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Basler AG
Original Assignee
Basler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basler AG filed Critical Basler AG
Publication of JP2018195306A publication Critical patent/JP2018195306A/en
Application granted granted Critical
Publication of JP6622848B2 publication Critical patent/JP6622848B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

発明の詳細な説明Detailed Description of the Invention

本発明は、シリアルインタフェースを介したデータ通信において制御情報を送信する装置および方法に関する。   The present invention relates to an apparatus and method for transmitting control information in data communication via a serial interface.

プロセッサ制御式システムにおける種々の構成要素がインタフェースを通じて相互に通信する。その際、エラーのないデータ通信を行うためには一定の規則を満たす必要がある。   Various components in a processor-controlled system communicate with each other through an interface. At that time, it is necessary to satisfy certain rules in order to perform error-free data communication.

所定のデータ転送速度を得るために、通常は送信機および受信機内の発振器によって一定の基準周波数を発生させる。このとき、送信機および受信機の基準周波数(すなわち実効データ速度)が互いにわずかにずれてデータ伝送エラーが発生することがある。この問題を防ぐために、スタートビットおよびストップビットが使用される。これにより受信機は新しいキャラクタの開始毎に同期し直すようになる。ラインがアイドル状態にある場合は、受信機は、スタートビットのフロントエッジ(例えば、論理レベルが「1」から「0」に変化)を検出するまでラインを監視する。上記検出時点は開始トリガとして使用することができ、検出後は連続したキャラクタの予想ビット毎に所定の時間間隔でラインのクエリまたはサンプリングが行われる。このとき、受信機はクエリの時点をビット同士の中間に一致するように設定する。その結果、例えば、データビット0はスタートビットのフロントエッジから1.5ビット後の時点でクエリされ、データビット1はスタートビットのフロントエッジから2.5ビット後の時点でクエリされる。ストップビットに達すると、受信機は「自由実行」を開始し、次のスタートビットまで待機する。   In order to obtain a predetermined data rate, a constant reference frequency is usually generated by an oscillator in the transmitter and receiver. At this time, the reference frequency (that is, effective data rate) of the transmitter and the receiver may be slightly shifted from each other to generate a data transmission error. To prevent this problem, start and stop bits are used. This causes the receiver to re-synchronize each time a new character starts. If the line is idle, the receiver monitors the line until it detects the start bit front edge (eg, logic level changes from "1" to "0"). The detection time point can be used as a start trigger, and after detection, the line is queried or sampled at a predetermined time interval for each expected bit of consecutive characters. At this time, the receiver sets the time of the query so as to match the middle of the bits. As a result, for example, data bit 0 is queried at a time point 1.5 bits after the front edge of the start bit, and data bit 1 is queried at a time point 2.5 bits after the front edge of the start bit. When the stop bit is reached, the receiver starts “free execution” and waits until the next start bit.

ストップビットは伝送路上で所定の論理レベルを確保する必要がある。具体的には、キャラクタの最終ビットの論理レベルが「0」である場合、受信機はこの最終ビットを直後に続く可能性のある次のキャラクタのスタートビットと区別できなくなることがある。したがって、各スタートビット(例えば、論理レベル「1」)の前には常に反対のレベル(例えば、論理レベル「0」)がくる必要がある。ストップビットによってこれが保証される。アイドル状態ではラインは同一レベルにあるため、この方法は長い伝送休止後にも用いることができる。受信機はキャラクタが続いている間のみ送信機に実質的に同期して動作し、各キャラクタの終了時にこの同期を中止する。このため、この伝送方式は非同期動作と呼ばれる。   The stop bit needs to secure a predetermined logic level on the transmission line. Specifically, if the logic level of the last bit of the character is “0”, the receiver may not be able to distinguish this last bit from the start bit of the next character that may immediately follow. Therefore, the opposite level (eg, logic level “0”) must always come before each start bit (eg, logic level “1”). This is guaranteed by the stop bit. Since the lines are at the same level in the idle state, this method can be used even after a long transmission pause. The receiver operates substantially synchronously with the transmitter only as long as the character continues, and stops this synchronization at the end of each character. For this reason, this transmission method is called asynchronous operation.

また、ストップビットによって受信装置が最後に受信したキャラクタを処理するための遅延時間が与えられる。このために、1.5ビットや2ビットの長さのストップビットが使用される。   In addition, a delay time for processing the last character received by the receiving apparatus is given by the stop bit. For this purpose, stop bits having a length of 1.5 bits or 2 bits are used.

また、データビットに加えていわゆるパリティビットが送信される場合がある。このパリティビットによりエラー制御を簡単に行うことができる。偶数パリティが用いられる場合は、送信されるキャラクタが論理レベル「1」に設定された奇数のビットを有するならば、送信機はパリティビットを例えば論理レベル「1」に設定する。一方、キャラクタが偶数のビットを有する場合は、パリティビットは論理レベル「0」に設定される。ここで受信機は同様のルールに基づいて、受信したパリティビットの論理レベルが受信したデータビットのパリティを正しく反映しているかどうかをチェックする。これにより、伝送中にデータビットのいずれかにエラーが生じた場合、そのエラーを受信機で検出することができる。   In addition to the data bits, so-called parity bits may be transmitted. Error control can be easily performed by this parity bit. If even parity is used, if the transmitted character has an odd number of bits set to logic level “1”, the transmitter sets the parity bit to logic level “1”, for example. On the other hand, if the character has an even number of bits, the parity bit is set to logic level “0”. Here, the receiver checks whether the logical level of the received parity bit correctly reflects the parity of the received data bit based on the same rule. Thus, if an error occurs in any of the data bits during transmission, the error can be detected by the receiver.

このような非同期シリアルインタフェースの例として、デジタルシリアルインタフェースを具現化した電子回路である万能非同期送受信機(Universal Asynchronous Receiver Transmitter:UART)インタフェースがある。このインタフェースとして、スタンドアロンの電子部品(例えば、UARTチップまたは素子)や、より高集積の部品(例えば、マイクロコントローラ)の機能ブロックがある。UARTインタフェースはデータラインを介してデータを送受信する機能を有すると共に、パーソナルコンピュータ(PC)およびマイクロコントローラにおけるシリアルインタフェースの規格をなす。また、産業分野においてこのインタフェースは様々なインタフェース(例えば、RS−232やEIA−485)と共に広く普及している。   As an example of such an asynchronous serial interface, there is a universal asynchronous receiver transmitter (UART) interface which is an electronic circuit that implements a digital serial interface. As this interface, there is a functional block of a stand-alone electronic component (for example, a UART chip or an element) or a highly integrated component (for example, a microcontroller). The UART interface has a function of transmitting and receiving data via a data line, and is a standard for a serial interface in a personal computer (PC) and a microcontroller. In the industrial field, this interface is widely spread along with various interfaces (for example, RS-232 and EIA-485).

UARTインタフェースにおいて、データはシリアルデジタルデータストリームとして送信される。このシリアルデジタルデータストリームは、スタートビット、5ビットから最大9ビットのデータビット、伝送エラーを検出するためのオプションのパリティビット、およびストップビットからなる固定フレームを含んでいる。ストップビットをビットの標準伝送時間の1.5倍または2倍に伸長して、受信機が受信データのクロック用の同期時間を確保できるようにすることもできる。   In the UART interface, data is transmitted as a serial digital data stream. This serial digital data stream includes a fixed frame consisting of start bits, 5 bits up to 9 bits, optional parity bits for detecting transmission errors, and stop bits. The stop bit can be extended to 1.5 times or 2 times the standard transmission time of the bit so that the receiver can secure a synchronization time for the clock of the received data.

UARTインタフェースの主な具体形態として、マイクロコントローラやコンピュータ内の通信部品、スタンドアロンの集積回路、フィールドプログラマブルゲートアレイ(Field Programmable Gate Array:FPGA)内の統合用ハードウェア記述言語形式の)チップセット内の部分機能、およびプログラムシーケンスとしてのみ提供されて所定の入出力ピンを直接駆動する、いわゆる「ソフトウェアUART」がある。送受信されるデータの大部分は、例えばCPUの外部のバスを介して並列にUARTに伝送される。   Main examples of the UART interface include a microcontroller, a communication component in a computer, a stand-alone integrated circuit, and a chipset (in the form of a hardware description language for integration in a field programmable gate array (FPGA)). There is a so-called “software UART” that is provided only as a partial function and program sequence and directly drives a given input / output pin. Most of the data transmitted and received is transmitted to the UART in parallel via, for example, a bus external to the CPU.

制御されるデバイス(以下、被制御デバイス)の場合は、多くの場合制御情報(例えば、トリガパルス等)をできるだけ速く送信して制御情報の送信と被制御デバイスのトリガリングまたは作動との間の遅延をできるだけ少なくする必要がある。このようにして、例えば照明装置がカメラ装置のトリガによって制御される。この場合、従来は要求される高速トリガパルスを追加のラインを介して送信していたため、複雑さが増すと共により大きい空間が必要となっていた。 In the case of controlled devices (hereinafter controlled devices ), in many cases control information (eg trigger pulses) is transmitted as fast as possible between the transmission of control information and the triggering or activation of the controlled device . It is necessary to minimize the delay. In this way, for example, the lighting device is controlled by the trigger of the camera device. In this case, conventionally, the required high-speed trigger pulse is transmitted via an additional line, which increases complexity and requires more space.

したがって、複雑さと寸法を極力低減するために、追加ラインなしに高速トリガパルスおよび他の制御情報の送信を実現できることが望まれる。例えば、1つのラインのみを介したデータ通信が標準のUARTプロトコルを用いて2つのマイクロコントローラ(カメラおよび照明)間で行われている場合にこれが望まれる。   Therefore, it is desirable to be able to realize transmission of fast trigger pulses and other control information without additional lines in order to reduce complexity and size as much as possible. This is desirable, for example, when data communication via only one line is performed between two microcontrollers (camera and lighting) using the standard UART protocol.

したがって本発明の目的は、制御情報をシリアルデータラインを介してほとんど遅延なく転送できるインーフェースを提供することである。   Accordingly, an object of the present invention is to provide an interface capable of transferring control information through a serial data line with almost no delay.

本発明によれば、上記目的は、請求項1、2に記載の装置、請求項8に記載のカメラ装置、請求項10に記載の照明装置、請求項11、12に記載の方法、および請求項13に記載のコンピュータプログラムによって達成される。   According to the present invention, the object is to provide a device according to claims 1, 2, a camera device according to claim 8, a lighting device according to claim 10, a method according to claims 11 and 12, and a claim. This is achieved by the computer program according to item 13.

その結果、制御情報(例えば、トリガパルス)の受信およびデータストリームへの挿入または統合は、前記制御情報の受信に続くキャラクタのスタートビットの直後でかつ前記キャラクタのストップビットの前の所定のビット位置で行われる。受信機側すなわち被制御デバイスでは、前記データストリームのキャラクタのスタートビットが検出されて、前記制御情報が前記データストリームから抽出されるが、これは前記検出されたスタートビットの直後の前記データストリームの前記キャラクタの所定のビット位置で行われる。このようにして前記制御情報の送信が前記データストリームのキャラクタの少なくとも1つのビット位置を用いて行われ、それにより標準的なシリアルインタフェース通信の効果を全て保ったまま、前記制御情報によって決定される1つまたは複数のコマンドを実質的により高速に実行することができる。したがって、前記データストリームに追加の入力端子を接続することによって、前記制御情報の送信を次に送信されるキャラクタの期間に先行して行うことができ、前記制御情報が受信側に供給されるまでの遅延時間(待機時間)を実質的に短くすることができる。 As a result, reception of control information (eg, trigger pulse) and insertion or integration into a data stream is performed at a predetermined bit position immediately after the start bit of the character following reception of the control information and before the stop bit of the character. Done in At the receiver side, that is, the controlled device , the start bit of the character of the data stream is detected, and the control information is extracted from the data stream, which is the data stream immediately after the detected start bit. This is performed at a predetermined bit position of the character. In this way, the transmission of the control information is performed using at least one bit position of the character of the data stream, thereby determining the control information while keeping all the effects of standard serial interface communication. One or more commands can be executed substantially faster. Therefore, by connecting an additional input terminal to the data stream, the control information can be transmitted in advance of the period of the next character to be transmitted until the control information is supplied to the receiving side. The delay time (standby time) can be substantially shortened.

第1の有益な開発によれば、前記データストリームの前記キャラクタの前記スタートビットの後の前記第1のビット位置で、前記制御情報が例えば統合ユニットによって挿入される。これにより前記制御情報の極力速い送信を容易に実現できる。具体的には、受信側での前記制御情報の検出が、10ビット後(つまり前記データストリームの次のキャラクタの送信終了後)ではなく、先行して2ビット(前記キャラクタのスタートビットおよび第1のデータビット)後に行われる。これにより、前記制御情報の送信時間が例えば87マイクロ秒から約18マイクロ秒に短縮される。 According to a first beneficial development, at the first bit position after the start bit of the character of the data stream, the control information is inserted, for example by an integration unit . As a result, the control information can be easily transmitted as fast as possible. Specifically, the detection of the control information on the receiving side is not performed after 10 bits (that is, after the transmission of the next character of the data stream is completed), but preceded by 2 bits (the start bit and the first of the character). Data bits) after. As a result, the transmission time of the control information is shortened from, for example, 87 microseconds to about 18 microseconds.

第2の有益な開発によれば、前記制御情報の長さは1ビットである。このもっとも簡素な実施形態の場合、前記データストリームの1つのキャラクタビットのみを用いて、1つのデバイスを前記データラインの他端で制御することができる。   According to a second useful development, the length of the control information is 1 bit. In this simplest embodiment, only one character bit of the data stream can be used to control one device at the other end of the data line.

第3の有益な開発によれば、前記制御情報は被制御デバイスを作動させるトリガコマンドを標示する。これにより待機時間の短いトリガリングが可能になる。したがって、例えば、標準のUART通信インタフェースに入力端子(入力ピン)を追加してトリガコマンドの処理を促進することができる。 According to a third beneficial development, the control information indicates a trigger command that activates the controlled device . This enables triggering with a short standby time. Thus, for example, an input terminal (input pin) can be added to a standard UART communication interface to facilitate trigger command processing.

第4の有益な開発によれば、前記制御情報は少なくとも2ビットの長さを有すると共に、被制御デバイスをアドレス指定するための第2のビットから始まるアドレス情報を含む。この手段により、複数のデバイスでもデータラインが1つのみのシリアルインタフェースを介して制御することが可能であり、目下制御されるデバイスを前記データストリーム内で送信された前記アドレス情報によって(例えば、アドレスデコーダを用いて)選択することができる。 According to a fourth beneficial development, the control information has a length of at least 2 bits and includes address information starting from the second bit for addressing the controlled device . By this means, a plurality of devices can be controlled via a serial interface having only one data line, and the currently controlled device is controlled by the address information transmitted in the data stream (for example, an address (Using a decoder).

第5の有益な開発によれば、前記カメラ装置は前記制御情報の前記シリアル伝送におけるマスター装置として機能する。これにより、前記カメラ装置は前記シリアルインタフェースを用いて照明機能を高速に制御する。   According to a fifth beneficial development, the camera device functions as a master device in the serial transmission of the control information. Accordingly, the camera device controls the illumination function at high speed using the serial interface.

上記目的を達成するために提案される装置の構成要素を具現するものとして、ディスクリート回路、集積回路(例えば、特定用途向け集積回路(Application-Specific Integrated Circuit:ASIC))、プログラマブル回路(例えば、フィールドプログラマブルゲートアレイ(FPGA))がある。これらは個別にまたは全体として機能する。特に、前記カメラ装置はインタフェース機能が向上した中心要素としてFPGAを含む。さらに、方法についての請求項に記載の工程を具現するものとしてソフトウェアプログラムまたはソフトウェアルーチンがあり、これによってマイクロコントローラのプロセッサが制御されて前記工程が実行される。   Examples of the components of the apparatus proposed to achieve the above object include discrete circuits, integrated circuits (for example, application-specific integrated circuits (ASIC)), programmable circuits (for example, field There is a programmable gate array (FPGA). These function individually or as a whole. In particular, the camera apparatus includes an FPGA as a central element having an improved interface function. Further, there is a software program or software routine that embodies the steps recited in the method claims, whereby the microprocessor processor is controlled to execute the steps.

以下、本発明を好適な実施形態に基づいて図面を参照しつつより詳細に説明する。
図1は、第1の実施形態による、カメラ装置と照明装置との間の通信用シリアルデータ伝送システムの模式的ブロック図を示す。
図2は、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。
図3は、第2の実施形態による送信側伝送ユニットの模式的ブロック図を示す。
図4は、第2の実施形態による受信機側伝送ユニットの模式的ブロック図を示す。
Hereinafter, the present invention will be described in more detail based on preferred embodiments with reference to the drawings.
FIG. 1 is a schematic block diagram of a serial data transmission system for communication between a camera device and a lighting device according to the first embodiment.
FIG. 2 shows a schematic time chart based on the waveform of serial digital data transmission.
FIG. 3 shows a schematic block diagram of a transmission-side transmission unit according to the second embodiment.
FIG. 4 is a schematic block diagram of a receiver-side transmission unit according to the second embodiment.

以下の実施形態では、マイクロコントローラにより実行される、UARTインタフェースを介したカメラ装置による照明装置の高速かつ簡素な制御について説明する。説明では特に、追加の入力端子(入力ピン)を介して検出される、短い(したがって高速の)コマンドによるシリアル標準通信インタフェース(例えば、UART)の向上が示される。利用できる通信ラインは1つのみであるため、カメラはマスターとして動作することが好ましい。各実施形態において通信はUARTインタフェースを介して行われるが、これは、このインタフェースが広く普及している標準インタフェースであって、そのプロトコルは既に多くのマイクロコントローラに統合されているため特にプログラミングする必要がないからである。   In the following embodiments, a high-speed and simple control of the illumination device by the camera device via the UART interface, which is executed by the microcontroller, will be described. In particular, the description shows the improvement of a serial standard communication interface (eg, UART) with a short (and thus fast) command detected via an additional input terminal (input pin). Since only one communication line can be used, the camera preferably operates as a master. In each embodiment, communication is performed via a UART interface, which is a widely used standard interface, and the protocol is already integrated into many microcontrollers, so it needs to be specifically programmed. Because there is no.

図1に第1の実施形態による統合制御機構を用いたデータ通信用のシリアルデータ伝送システムの模式的ブロック図を示す。このシステムは、(例えば監視用の産業用カメラ等の)カメラ装置10と発光ダイオード(LED)27で構成される(例えば制御可能な光源等の)照明装置20との間の伝送システムである。図1には第1の実施形態の機能の説明に必要と思われる構成要素のみ示しており、簡明のためにその他の補足機能等についての構成要素は示していない。   FIG. 1 shows a schematic block diagram of a serial data transmission system for data communication using an integrated control mechanism according to the first embodiment. This system is a transmission system between a camera device 10 (such as a surveillance industrial camera) and a lighting device 20 (such as a controllable light source) comprised of light emitting diodes (LEDs) 27. FIG. 1 shows only the components that are considered necessary for the description of the functions of the first embodiment, and does not show the components for other supplementary functions for the sake of brevity.

カメラ装置10はプログラマブル回路(FPGA)14を備えている。この回路14は、第1の実施形態の所望の機能に応じてプログラムされる。これにより、回路14はトリガ発生手段13を有する。手段13は、バイナリ制御コマンドBを含むトリガワードをトリガ信号としてUARTインタフェースファンクション15に送信する。この送信は、マニュアル制御や、プログラム制御や、センサ制御式のトリップファンクションに応じて行われる。なお、ファンクション15もまた回路14で実行される。また、統合UARTインタフェースファンクション15は、(同じく回路14に統合された)マイクロコントローラ(μC)11から(このUARTインタフェースを介して出力される)バイナリデータDを供給される、あるいは外部から受信したデータDをマイクロコントローラ11に転送する。   The camera device 10 includes a programmable circuit (FPGA) 14. This circuit 14 is programmed according to the desired function of the first embodiment. Thereby, the circuit 14 has the trigger generating means 13. The means 13 transmits a trigger word including the binary control command B to the UART interface function 15 as a trigger signal. This transmission is performed according to manual control, program control, or a sensor-controlled trip function. The function 15 is also executed by the circuit 14. The integrated UART interface function 15 is supplied with binary data D (output via this UART interface) from the microcontroller (μC) 11 (also integrated with the circuit 14) or received from the outside. D is transferred to the microcontroller 11.

第1の実施形態におけるUARTインタフェースファンクション15の動作は、マイクロコントローラ11とトリガ発生手段13とが個別に選択的にUARTインタフェースファンクション15を用いるように行われる。これを実現するために、マイクロコントローラ11は例えば(トリガ発生手段13等から)供給される許可信号Fに基づいてUARTインタフェースファンクション15を解除して、トリガ発生手段13によるファンクション15の使用を可能にする。   The operation of the UART interface function 15 in the first embodiment is performed such that the microcontroller 11 and the trigger generation means 13 selectively use the UART interface function 15 individually. In order to realize this, the microcontroller 11 cancels the UART interface function 15 on the basis of the permission signal F supplied (from the trigger generating means 13 or the like), for example, so that the function 15 can be used by the trigger generating means 13. To do.

このようにトリガ等の制御コマンドBはマイクロコントローラ11の既存のデータ内には挿入されない。しかし、トリガ発生手段13がトリガワードを供給することで、自律的にUARTインタフェースファンクション15に対して制御コマンドBを含むトリガワードを送信させる。トリガワードはトリガの作動に対応するビット(例えばスタートビットおよび制御コマンドBの第1のビット)を含む。他のビットは未使用のままか、または例えば初期の段階で決定された補足情報(例えば、「点灯してください」、「エラーの状態を送ってください」、等)を含んでいる。   Thus, the control command B such as a trigger is not inserted into the existing data of the microcontroller 11. However, the trigger generating means 13 supplies the trigger word to autonomously transmit the trigger word including the control command B to the UART interface function 15. The trigger word includes bits corresponding to the activation of the trigger (for example, the start bit and the first bit of the control command B). Other bits remain unused or contain supplemental information (eg, “light on”, “send error status”, etc.) determined at an early stage, for example).

許可信号Fが供給されることにより、マイクロコントローラ11は、UARTインタフェースファンクション15が一時的に解除されて制御情報(例えば、トリガ)が送信されるように制御される。次いで伝送システムは制御モードすなわちデータ通信の行われないモードになり、制御情報は随時直接送信可能になる。このモード以外では、制御情報は必ず次のデータバイトに挿入され、待機時間が生じる。   When the permission signal F is supplied, the microcontroller 11 is controlled so that the UART interface function 15 is temporarily released and control information (for example, a trigger) is transmitted. The transmission system then enters a control mode, i.e. a mode in which no data communication is performed, and the control information can be transmitted directly at any time. Outside this mode, control information is always inserted into the next data byte, resulting in a waiting time.

トリガ発生手段13により作成された制御コマンドBを含むトリガワードは、UARTインタフェースファンクション15の解除後、バイナリデータDのシリアルデータストリームの後に挿入される。その結果、UARTインタフェースのシリアル出力ビットストリームは統合制御コマンドBを含むデータワードで構成される。   The trigger word including the control command B created by the trigger generation means 13 is inserted after the serial data stream of the binary data D after the UART interface function 15 is released. As a result, the serial output bit stream of the UART interface is composed of data words including the integrated control command B.

回路14はUARTインタフェースファンクションを介して、カメラ装置10の接触端子である多目的インタフェース(例えば汎用入出力インタフェース(General Purpose Input/Output Interface:GPIO)等)に接続される。入力または出力インタフェースとしての該多目的インタフェースの作用は回路14によって任意にプログラム可能である。   The circuit 14 is connected to a multipurpose interface (for example, a general purpose input / output interface (GPIO)) which is a contact terminal of the camera device 10 via a UART interface function. The action of the multipurpose interface as an input or output interface can be arbitrarily programmed by the circuit 14.

多目的インタフェースを介して出力された統合制御コマンドBを含むデータDはデータライン100を通じてシリアルデータストリームとして照明装置20に転送される。照明装置20において、データDはマイクロコントローラ21に統合されたUARTインタフェースファンクション25に供給され、適当な処理(例えば、LED27の明るさや輝度の調整等)に供される。これに先立って、統合制御コマンドBが適当な抽出または分岐ファンクションによってデータストリームから分離され、マイクロコントローラ21の入出力インタフェース22に供給される。この抽出または分岐ファンクションを許可信号Fまたは許可信号Fから派生した信号によって制御して、制御コマンドが入出力インタフェース22に供給されるようにすることも可能である。次いでマイクロコントローラ21の制御プログラムに従って、受信された制御コマンドBは照明装置20の所望のファンクション(例えば、LED27のオンとオフとの切り換え)を作動させる。   Data D including the integrated control command B output via the multipurpose interface is transferred to the lighting device 20 as a serial data stream through the data line 100. In the lighting device 20, the data D is supplied to a UART interface function 25 integrated with the microcontroller 21 and is subjected to appropriate processing (for example, adjustment of brightness and luminance of the LED 27). Prior to this, the integrated control command B is separated from the data stream by an appropriate extraction or branch function and supplied to the input / output interface 22 of the microcontroller 21. It is also possible to control the extraction or branch function by the permission signal F or a signal derived from the permission signal F so that a control command is supplied to the input / output interface 22. Then, according to the control program of the microcontroller 21, the received control command B activates a desired function of the lighting device 20 (for example, switching the LED 27 on and off).

次に、シリアルインタフェースによって生成される波形の具体例、および制御コマンドBを統合する方法について図2を参照して詳細に説明する。   Next, a specific example of waveforms generated by the serial interface and a method for integrating the control commands B will be described in detail with reference to FIG.

図2に、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。非同期シリアルデータストリーム(例えば、図1のUARTインタフェースファンクション15によって作成されたデータストリーム等)はバイナリレベル(例えば、論理レベル「0」および「1」)を有する。図2の上図はバイナリデータストリームを表し、下図はRS−232規格に基づくインタフェースにおける該バイナリデータストリームに対応する反転電圧レベル(±15V)を表す。   FIG. 2 shows a schematic time chart based on the waveform of serial digital data transmission. Asynchronous serial data streams (eg, data streams created by the UART interface function 15 of FIG. 1) have binary levels (eg, logic levels “0” and “1”). The upper diagram of FIG. 2 represents a binary data stream, and the lower diagram represents an inverted voltage level (± 15 V) corresponding to the binary data stream in an interface based on the RS-232 standard.

シリアルインタフェースの特徴は、先に述べた非同期動作モードにおいて伝送路上に専用のクロック信号を必要としないことである。その代わりに、受信機は、データストリームのキャラクタのスタートビットおよびストップビットのスイッチングエッジ並びに設定されたボーレート(この場合はビットレートに相当する)によって同期を取られる。スタートビットを用いた伝送開始は随時行うことができ、このシリアルインタフェースは非同期式と呼ばれている。同期を確実にするために、転送可能なビット数は制限される。データストリームが長いと同期が失われることがあり、それによってデータストリームが誤って解釈されて誤送信が起り得る。   A feature of the serial interface is that a dedicated clock signal is not required on the transmission line in the asynchronous operation mode described above. Instead, the receiver is synchronized by the start and stop bit switching edges of the data stream characters and the set baud rate (in this case, corresponding to the bit rate). The transmission using the start bit can be started at any time, and this serial interface is called asynchronous. To ensure synchronization, the number of bits that can be transferred is limited. Long data streams can lose synchronization, which can result in misinterpretation of the data stream and mistransmission.

UARTプロトコルの場合と同様に、最短のメッセージ(スタートビット、ストップビット、および最上位ビット(MSB7)および最下位ビット(LSB0)を含む8個のデータビットからなるデータワードまたはキャラクタ)は、図2に示すパリティビットを無視すると、10ビットの長さを有し、伝送には115キロボーの最大可能データ速度で約87マイクロ秒を要する。次のキャラクタの送信までの上記遅延時間(待機時間)はアプリケーションによっては長過ぎる場合がある。   As with the UART protocol, the shortest message (a data word or character consisting of 8 data bits including the start bit, stop bit, and most significant bit (MSB7) and least significant bit (LSB0)) is shown in FIG. Ignoring the parity bits shown in Fig. 1, it has a length of 10 bits and transmission takes about 87 microseconds with a maximum possible data rate of 115 kilobaud. The delay time (waiting time) until the next character transmission may be too long depending on the application.

追加の入力端子(入力ピン)を図1のUARTインタフェースファンクション15内のデータストリームに統合することによって、制御コマンドB(例えば、トリガ信号)を先行して2ビット(スタートビットおよび第1のデータビット)後に受信機(図1の照明装置20)で検出する。これにより、制御コマンドBの送信時間が約18マイクロ秒に低減される。 By integrating an additional input terminal (input pin) into the data stream in the UART interface function 15 of FIG. 1, two bits (start bit and first data bit) are preceded by a control command B (eg, trigger signal). ) Detected later by the receiver (lighting device 20 in FIG. 1). As a result, the transmission time of the control command B is reduced to about 18 microseconds.

必要に応じて、追加ビット(例えば、後続の第2データビット、第3データビット等)を用いて評価することにより追加のコマンドを送信することができる。ただし待機時間は追加ビット毎に約9マイクロ秒増える。   If necessary, additional commands can be sent by evaluating with additional bits (eg, subsequent second data bits, third data bits, etc.). However, the waiting time increases by about 9 microseconds for each additional bit.

さらに、第1のデータビットが制御コマンドBを標示し、続く2ビットがアドレスを表すものとして被制御デバイスを指示することもできる。これにより、4つのデバイス(アドレス「00」、「01」、「10」、および「11」)の制御(例えば、トリガリング)を4ビット(36マイクロ秒)の待機時間で行うことが可能になる。 Furthermore, it is possible to indicate the controlled device by indicating that the first data bit indicates the control command B and the subsequent two bits indicate an address. This makes it possible to control (for example, triggering) four devices (addresses “00”, “01”, “10”, and “11”) with a waiting time of 4 bits (36 microseconds). Become.

図3は第2の実施形態による送信機側コマンド伝送ユニットの模式的ブロック図である。制御コマンドBはデータワード内に確保されたビット位置で直接挿入される。上記挿入はデータワードのビット幅を相応に適合させることにより実施することができる。UARTインタフェースファンクション15をトリガ発生手段13とマイクロコントローラ11とによって同時に用いることができ、UARTインタフェースファンクション15の解除は必要でない。   FIG. 3 is a schematic block diagram of a transmitter-side command transmission unit according to the second embodiment. The control command B is inserted directly at the reserved bit position in the data word. The insertion can be performed by correspondingly adapting the bit width of the data word. The UART interface function 15 can be used simultaneously by the trigger generating means 13 and the microcontroller 11, and it is not necessary to release the UART interface function 15.

スタートビットST、ストップビットSP、および8個のビット位置を含む連続キャラクタを含んでマイクロコントローラ11から送られたデータストリームは、符号器(COD)122に供給される。符号器122は例えば図1のUARTインタフェースファンクション15に統合されている。符号器122は、検出時のアクティブバイナリ値(例えば、論理レベル「1」)を有する制御コマンドB用の追加入力端子を含む。制御コマンドBは直後のキャラクタのスタートビットの後の所定のデータビット位置(ここではビット位置2または第1のデータビット)でデータストリームに挿入される。所定のビット位置は例えばオプションのプログラミング情報Pによって設定される。符号器122の出力において、図3に示すキャラクタパターン200はアクティブ制御コマンドBの検出の直後に取得される。このコマンドBがデータライン100に供給されて、照明装置の制御が行われる。   A data stream sent from the microcontroller 11 including a start bit ST, a stop bit SP, and a continuous character including 8 bit positions is supplied to an encoder (COD) 122. The encoder 122 is integrated into the UART interface function 15 shown in FIG. Encoder 122 includes an additional input terminal for control command B having an active binary value (eg, logic level “1”) upon detection. The control command B is inserted into the data stream at a predetermined data bit position (here, bit position 2 or the first data bit) after the start bit of the immediately following character. The predetermined bit position is set by optional programming information P, for example. In the output of the encoder 122, the character pattern 200 shown in FIG. 3 is acquired immediately after the detection of the active control command B. This command B is supplied to the data line 100 to control the lighting device.

図4に、第2の実施形態による受信機側コマンド伝送ユニットの模式的ブロック図を示す。   FIG. 4 shows a schematic block diagram of a receiver-side command transmission unit according to the second embodiment.

受信機側では、例えば図3の符号器122によって作成されてデータライン100を通じて送信された統合制御コマンドを含むキャラクタパターン200が、検出器(DET)222および制御式切り換えスイッチとして構成されたデマルチプレクサまたはエクストラクタ221に並列に供給される。エクストラクタ221はデータD用のデータ出力および制御コマンドB用の制御出力を備え、これら出力は、検出器222から供給される制御信号に応じて切り換えスイッチを用いて入力データストリームに選択的に接続させることができる。検出器222は受信データストリーム中のキャラクタのスタートビットSTを検出するとすぐに、エクストラクタ221を時間補正方式で制御する。それにより検出器222は、(制御コマンドBの構成に基づき)1つまたは数個のデータビットの期間に制御コマンドB(ここでは、ビット位置2または1ビット長の第1のデータビット)の所定のビット位置(ここではプログラミング情報Pによって任意に設定することも可能)でデータストリームを制御出力に接続する。その結果、(利用可能であれば)制御コマンドBが抽出されて制御出力部に供給され、さらなる処理(例えば、照明装置のトリガリング)が行われる。   On the receiver side, for example, a character pattern 200 including an integrated control command created by the encoder 122 of FIG. 3 and transmitted through the data line 100 includes a detector (DET) 222 and a demultiplexer configured as a controlled changeover switch. Or it is supplied to the extractor 221 in parallel. Extractor 221 has a data output for data D and a control output for control command B, which are selectively connected to the input data stream using a changeover switch in response to a control signal supplied from detector 222. Can be made. As soon as the detector 222 detects the start bit ST of the character in the received data stream, it controls the extractor 221 in a time correction manner. Thereby, the detector 222 (based on the configuration of the control command B) determines the predetermined value of the control command B (here, bit position 2 or the first data bit of 1 bit length) during a period of one or several data bits. The data stream is connected to the control output at a bit position (which can be arbitrarily set by the programming information P here). As a result, the control command B is extracted (if available) and supplied to the control output unit for further processing (eg, triggering of the lighting device).

本発明は上述の実施形態に限定されない。種々の変形が以下の特許請求の範囲内で実施可能である。特に、本発明はカメラ装置と照明装置との間の統合制御を含むデータ通信に限定されず、またUARTインタフェースにも限定されない。他のシリアルインタフェースも勿論同様に利用可能である。本発明は、制御に適したデバイスと被制御デバイスとの間の全てのシリアルデータ伝送に関連して用いることができる。さらに、シリアルデータストリームのキャラクタ内の制御ビットの数と位置は全く制限されない。 The present invention is not limited to the above-described embodiment. Various modifications may be made within the scope of the following claims. In particular, the present invention is not limited to data communication including integrated control between a camera device and a lighting device, and is not limited to a UART interface. Other serial interfaces can of course be used as well. The present invention can be used in connection with all serial data transmission between a device suitable for control and a controlled device . Furthermore, the number and position of control bits in the character of the serial data stream is not limited at all.

要約すると、シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を高速に送信する装置と方法が説明される。制御情報は、制御情報の受信の後でかつデータストリームのキャラクタのストップビットの前において、キャラクタのスタートビットの直後の所定のビット位置でデータストリームに挿入される。受信機側では、キャラクタのスタートビットが検出され、検出されたスタートビットの直後のキャラクタの所定のビット位置で制御情報がデータストリームから抽出される。   In summary, an apparatus and method for transmitting control information in a serial data stream at high speed using a serial interface is described. The control information is inserted into the data stream at a predetermined bit position immediately after the start bit of the character after reception of the control information and before the stop bit of the character in the data stream. On the receiver side, the start bit of the character is detected, and control information is extracted from the data stream at a predetermined bit position of the character immediately after the detected start bit.

図1は、第1の実施形態による、カメラ装置と照明装置との間の通信用シリアルデータ伝送システムの模式的ブロック図を示す。FIG. 1 is a schematic block diagram of a serial data transmission system for communication between a camera device and a lighting device according to the first embodiment. 図2は、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。FIG. 2 shows a schematic time chart based on the waveform of serial digital data transmission. 図3は、第2の実施形態による送信側伝送ユニットの模式的ブロック図を示す。FIG. 3 shows a schematic block diagram of a transmission-side transmission unit according to the second embodiment. 図4は、第2の実施形態による受信機側伝送ユニットの模式的ブロック図を示す。FIG. 4 is a schematic block diagram of a receiver-side transmission unit according to the second embodiment.

Claims (19)

シリアルインタフェースを用いてシリアルデータストリーム制御情報を送信する装置であって、
被制御デバイスのための制御情報を受信する受信端子と、
前記被制御デバイスのためのデータストリームを受信する統合ユニットと、
を備え、前記被制御デバイスのための前記データストリームは同期のためのスタートビット及びストップビットを有し、個々の新しいキャラクタの開始時に前記スタートビットに基づいて新しい同期が生じ、前記ストップビットに達すると自由実行が再開し次の前記スタートビットが待機され、 前記統合ユニットは、前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入する
装置。
An apparatus for transmitting control information in a serial data stream using the serial interface,
A receiving terminal for receiving control information for the controlled device ;
An integrated unit for receiving a data stream for the controlled device;
The data stream for the controlled device has a start bit and a stop bit for synchronization, and a new synchronization occurs based on the start bit at the start of each new character and reaches the stop bit Then, free execution is resumed and the next start bit is awaited, and the integration unit receives a predetermined value immediately after the start bit of the character after receiving the control information and before the stop bit of the character of the data stream. in bit position, inserting the control information to the data stream,
apparatus.
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する装置であって、
被制御デバイスのための前記シリアルデータストリームのキャラクタのスタートビットを検出する検出器ユニットを備え、前記被制御デバイスのための前記シリアルデータストリームは同期のためのスタートビット及びストップビットを有し、個々の新しいキャラクタの開始時に前記スタートビットに基づいて新しい同期が生じ、前記ストップビットに達すると自由実行が再開し次の前記スタートビットが待機され
前記装置は更に、
前記スタートビットを検出することに応じて、前記検出されたスタートビットの直後のビット位置であって前記シリアルデータストリームの前記キャラクタの所定のビット位置で、前記被制御デバイスのための前記シリアルデータストリームから、前記被制御デバイスのための前記制御情報を抽出する抽出ユニット
を備える装置。
A device for receiving control information in a serial data stream using a serial interface,
A detector unit for detecting a start bit of the character of the serial data stream for the controlled device, the serial data stream for the controlled device having a start bit and a stop bit for synchronization, A new synchronization occurs based on the start bit at the start of a new character, and when the stop bit is reached, free execution resumes and the next start bit waits ,
The apparatus further includes:
In response to detecting the start bit at a predetermined bit position of the character of a bit position wherein Shiriarude over data stream immediately following the detected start bit, from the serial data stream for the controlled device An extraction unit for extracting the control information for the controlled device ;
Comprising a device.
前記統合ユニットは、データソースから前記データストリームのデータを受信するためのさらなる入力端子の解放後、前記制御情報を含むキャラクタ全体を前記データストリームに挿入するように構成された、請求項1に記載の装置。 The integration unit is configured to insert an entire character including the control information into the data stream after releasing a further input terminal for receiving data of the data stream from a data source. Equipment. 前記統合ユニットは、前記データストリームの前記キャラクタの前記スタートビットの後の第1のビット位置で前記制御情報を挿入するように構成された、請求項1に記載の装置。 The apparatus of claim 1, wherein the integration unit is configured to insert the control information at a first bit position after the start bit of the character of the data stream. 前記制御情報は1ビットの長さをもつ、請求項1または2に記載の装置。   The apparatus according to claim 1 or 2, wherein the control information has a length of 1 bit. 前記制御情報は制御されるデバイスを作動するトリガコマンドを標示する、請求項5に記載の装置。   6. The apparatus of claim 5, wherein the control information indicates a trigger command that activates a controlled device. 前記制御情報は少なくとも2ビットの長さを有し、
前記制御情報は制御されるデバイスをアドレス指定するための第2のビットから始まるアドレス情報を含む、請求項1または2に記載の装置。
The control information has a length of at least 2 bits;
The apparatus according to claim 1 or 2, wherein the control information includes address information starting from a second bit for addressing a device to be controlled.
前記シリアルインタフェースは万能非同期送受信機(UART)インタフェースである、請求項1から7のいずれかに記載の装置。   The apparatus according to claim 1, wherein the serial interface is a universal asynchronous transceiver (UART) interface. 請求項1に記載の装置を含むカメラ装置であって、
前記制御情報を用いて照明を制御するカメラ装置。
A camera apparatus comprising the apparatus according to claim 1,
A camera device for controlling illumination using the control information.
前記カメラ装置は前記制御情報のシリアル伝送におけるマスター装置として機能する、請求項9に記載のカメラ装置。   The camera device according to claim 9, wherein the camera device functions as a master device in serial transmission of the control information. 請求項2に記載の装置を含む照明装置であって、
前記制御情報を用いて前記照明装置の照明を制御する照明装置。
A lighting device comprising the device according to claim 2,
An illumination device that controls illumination of the illumination device using the control information.
シリアルインタフェースを用いてシリアルデータストリーム制御情報を送信する方法であって、
被制御デバイスのデータストリームに、受信側における同期のためのスタートビット及びストップビットを挿入することと、
前記被制御デバイスのための前記制御情報と、前記被制御デバイスのためのデータストリームと統合ユニットで受信することと、
前記統合ユニットによって、前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入することと、
を含み、個々の新しいキャラクタの開始時に前記スタートビットに基づいて新しい同期が生じ、前記ストップビットに達すると自由実行が再開し次の前記スタートビットが待機される、方法。
A method for transmitting control information in a serial data stream using the serial interface,
Inserting start and stop bits for synchronization on the receiving side into the data stream of the controlled device;
Receiving the control information for the controlled device and a data stream for the controlled device at an integrated unit ;
The integration unit inserts the control information into the data stream at a predetermined bit position immediately after the start bit of the character after receiving the control information and before the stop bit of the character of the data stream. And
Only including, a new synchronization based on the start bit at the start of each new character occurs, the reaches the stop bit free running resumes the start bit of the next is waiting method.
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する方法であって、
被制御デバイスのための前記シリアルデータストリームのキャラクタのスタートビットを検出することを含み、ここで前記被制御デバイスのための前記シリアルデータストリームは同期のためのスタートビット及びストップビットを有し、個々の新しいキャラクタの開始時に前記スタートビットに基づいて新しい同期が生じ、前記ストップビットに達すると自由実行が再開し次の前記スタートビットが待機され、
前記方法は更に、
前記スタートビットを検出することに応じて、前記検出されたスタートビットの直後のビット位置であって前記シリアルデータストリームの前記キャラクタの所定のビット位置で、前記被制御デバイスのための前記シリアルデータストリームから、前記被制御デバイスのための前記制御情報を抽出すること
を含む方法。
A method for receiving control information in a serial data stream using a serial interface,
Detecting a start bit of the character of the serial data stream for the controlled device, wherein the serial data stream for the controlled device has a start bit and a stop bit for synchronization, A new synchronization occurs based on the start bit at the start of a new character, and when the stop bit is reached, free execution resumes and the next start bit waits,
The method further comprises:
In response to detecting the start bit, the serial data stream for the controlled device at a bit position immediately after the detected start bit and at a predetermined bit position of the character of the serial data stream from extracting the control information for the controlled device,
Including a method.
データソースから前記データストリームのデータを受信するためのさらなる入力端子が解放された後、前記制御情報を含むキャラクタ全体を前記データストリームに挿入する、請求項12に記載の方法。   The method according to claim 12, wherein after the further input terminal for receiving data of the data stream from a data source is released, the entire character including the control information is inserted into the data stream. コンピュータ装置の処理手段で実行されると、請求項12または13に記載の方法を前記コンピュータ装置に実行させるコンピュータプログラム。   14. A computer program that, when executed by processing means of a computer device, causes the computer device to execute the method according to claim 12 or 13. シリアルインタフェースを用いてシリアルデータストリームで制御情報を送信する装置であって、  A device for transmitting control information in a serial data stream using a serial interface,
被制御デバイスのための制御情報を受信する受信端子と、  A receiving terminal for receiving control information for the controlled device;
前記被制御デバイスのためのデータストリームを受信する統合ユニットと、  An integrated unit for receiving a data stream for the controlled device;
を備え、前記統合ユニットは、前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入するように構成され、前記制御情報は1ビットの長さをもつ、装置。And the integration unit transmits the control information to the data stream at a predetermined bit position immediately after the start bit of the character after reception of the control information and before a stop bit of the character of the data stream. The control information has a length of 1 bit.
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する装置であって、  A device for receiving control information in a serial data stream using a serial interface,
前記シリアルデータストリームのキャラクタのスタートビットを検出する検出器ユニットと、  A detector unit for detecting a start bit of the character of the serial data stream;
前記スタートビットを検出することに応じて、前記検出されたスタートビットの直後のビット位置であって前記シリアルデータストリームの前記キャラクタの所定のビット位置で、前記シリアルデータストリームから前記制御情報を抽出する抽出ユニットと、  In response to detecting the start bit, the control information is extracted from the serial data stream at a bit position immediately after the detected start bit and at a predetermined bit position of the character of the serial data stream. An extraction unit;
を備え前記制御情報は1ビットの長さをもつ、装置。The control information has a length of 1 bit.
シリアルインタフェースを用いてシリアルデータストリームで制御情報を送信する方法であって、
被制御デバイスのための前記制御情報と、前記被制御デバイスのためのデータストリームとを統合ユニットで受信することと、
前記統合ユニットによって、前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入することと、
を含み、前記制御情報は1ビットの長さをもつ、方法。


A method for transmitting control information in a serial data stream using a serial interface,
And receiving said control information for the controlled device, and a data stream for the controlled device in an integrated unit,
The integration unit inserts the control information into the data stream at a predetermined bit position immediately after the start bit of the character after receiving the control information and before the stop bit of the character of the data stream. And
The control information has a length of 1 bit.


シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する方法であって、  A method for receiving control information in a serial data stream using a serial interface,
前記シリアルデータストリームのキャラクタのスタートビットを検出することと、  Detecting a start bit of the character of the serial data stream;
前記スタートビットを検出することに応じて、前記検出されたスタートビットの直後のビット位置であって前記シリアルデータストリームの前記キャラクタの所定のビット位置で、前記シリアルデータストリームから前記制御情報を抽出することと、  In response to detecting the start bit, the control information is extracted from the serial data stream at a bit position immediately after the detected start bit and at a predetermined bit position of the character of the serial data stream. And
を含む方法。Including methods.
JP2018092726A 2017-05-18 2018-05-14 Apparatus and method for transmitting control information in data communication via serial interface Active JP6622848B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017110890.4A DE102017110890A1 (en) 2017-05-18 2017-05-18 Device and method for transmitting control information within a data communication via a serial interface
DE102017110890.4 2017-05-18

Publications (2)

Publication Number Publication Date
JP2018195306A JP2018195306A (en) 2018-12-06
JP6622848B2 true JP6622848B2 (en) 2019-12-18

Family

ID=64278087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018092726A Active JP6622848B2 (en) 2017-05-18 2018-05-14 Apparatus and method for transmitting control information in data communication via serial interface

Country Status (2)

Country Link
JP (1) JP6622848B2 (en)
DE (1) DE102017110890A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115242351B (en) * 2022-07-13 2024-02-13 厦门九华通信设备厂 Self-adaptive method for serial data communication rate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10140242B2 (en) * 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network

Also Published As

Publication number Publication date
JP2018195306A (en) 2018-12-06
DE102017110890A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
KR101086426B1 (en) Apparatus and method for controlling the timing of data transition of serial data line in I2C controller
US8971206B2 (en) Self synchronizing data communication method and device
JP6883377B2 (en) Display driver, display device and operation method of display driver
EP3136652B1 (en) Emulating bi-directional bus communication using separate unidirectional channels
EP3610702B1 (en) System and method for enhancing data rates over addressable lighting networks
US9626323B2 (en) Keyboard-video-mouse switch and operating method thereof
US7340023B1 (en) Auto baud system and method and single pin communication interface
CN107771331B (en) Independent UARK BRK detection
JP5989865B2 (en) Edge-based communication using multiple slave devices
US20160350248A1 (en) Methods and apparatus for a multiple master bus protocol
JP2002016621A (en) Control/supervisory signal transmitting system
JPH09265436A (en) Data transfer device
JP6622848B2 (en) Apparatus and method for transmitting control information in data communication via serial interface
US9880895B2 (en) Serial interface with bit-level acknowledgement and error correction
JP4856090B2 (en) Bus communication system
US10977206B2 (en) Data communication device and method for data communication
US20200084064A1 (en) Method for communicating between a microcontroller and a transceiver component
JP4481295B2 (en) Hardware initialization with or without processor intervention
US9160338B2 (en) Adaptive interface for coupling FPGA modules
CN112817895B (en) Communication method based on GPIO
US6567878B2 (en) Two wire mixed signal bi-directional bus interface
US10425268B2 (en) UART with line activity detector
US9075628B2 (en) Electronic system and communication control method for transmitting and receiving data by serial communication
KR100622943B1 (en) Controller for automatically controlling timing specification and the timing specification controlling method thereof
KR20080014218A (en) Appaturus and method for data sending and receiving in i2c interface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191122

R150 Certificate of patent or registration of utility model

Ref document number: 6622848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250