DE102017104262A1 - Halbleiterbauelement mit antistatischem die-befestigungsmaterial - Google Patents

Halbleiterbauelement mit antistatischem die-befestigungsmaterial Download PDF

Info

Publication number
DE102017104262A1
DE102017104262A1 DE102017104262.8A DE102017104262A DE102017104262A1 DE 102017104262 A1 DE102017104262 A1 DE 102017104262A1 DE 102017104262 A DE102017104262 A DE 102017104262A DE 102017104262 A1 DE102017104262 A1 DE 102017104262A1
Authority
DE
Germany
Prior art keywords
antistatic
substrate
die
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017104262.8A
Other languages
English (en)
Other versions
DE102017104262B4 (de
Inventor
Volker Strutz
Franz-Peter Kalz
Rainer Markus Schaller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017104262A1 publication Critical patent/DE102017104262A1/de
Application granted granted Critical
Publication of DE102017104262B4 publication Critical patent/DE102017104262B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauelement beinhaltet ein Substrat, einen Halbleiter-Die und ein antistatisches Die-Befestigungsmaterial zwischen dem Substrat und dem Halbleiter-Die. Das antistatische Die-Befestigungsmaterial enthält eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphit. Bei einem Beispiel weist das antistatische Die-Befestigungsmate rial eine Resisitivität zwischen 101 Ω·cm und 1010 Ω·cm auf.

Description

  • Hintergrund
  • Stromsensoren, Stromwandler, Magnetkoppler und andere Elektromagnetfeld-Bauelemente können in einer Halbleiterbauelement-Kapselung integriert sein. Die Bauelemente können galvanische Isolierung zwischen dem Potential einer ein elektromagnetisches Feld erzeugenden Komponente (z.B. eine integrierte Schaltung, eine Spule, Stromschiene usw.) und dem Potential eines Sensors oder einer anderen Komponente (z.B. eine integrierte Schaltung), die das elektromagnetische Feld, das von der ein elektromagnetisches Feld erzeugenden Komponente erzeugt wird, erfasst, beinhalten. Die Isolationsstärke innerhalb der Halbleiterbauelement-Kapselung kann von der Partialentladungsrobustheit der Die-Befestigungsschicht(en) abhängen, die innerhalb der Halbleiterbauelement-Kapselung verwendet wird/werden.
  • Kurzdarstellung
  • Ein Beispiel für ein Halbleiterbauelement beinhaltet ein Substrat, einen Halbleiter-Die und ein antistatisches Die-Befestigungsmaterial zwischen dem Substrat und dem Halbleiter-Die. Das antistatische Die-Befestigungsmaterial enthält eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphit.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die ein Beispiel für ein Halbleiterbauelement veranschaulicht, das ein antistatisches Die-Befestigungsmaterial enthält.
  • 2 ist eine Querschnittsansicht, die ein weiteres Beispiel für ein Halbleiterbauelement veranschaulicht, das ein antistatisches Die-Befestigungsmaterial enthält.
  • 3 ist eine Querschnittsansicht, die ein Beispiel für das Halbleiterbauelement von 2 veranschaulicht, das Hohlräume in dem antistatischen Die-Befestigungsmaterial enthält.
  • 4A ist eine Perspektivansicht, die ein Beispiel für einen Stromsensor mit entferntem Kapselungsmaterial veranschaulicht, und 4B ist eine Querschnittsansicht, die den Stromsensor veranschaulicht.
  • 5 ist ein Flussdiagramm, das ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelements, das ein antistatisches Die-Befestigungsmaterial beinhaltet, veranschaulicht.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen auf dem Wege der Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Bodenseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zum Zweck der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Offenbarung wird durch die beiliegenden Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht speziell etwas anderes angegeben ist.
  • Der Ausdruck „elektrisch gekoppelt“ soll, wie er hier verwendet wird, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischen liegende Elemente können zwischen den „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Wenn ein Halbleiter-Die an einem Substrat befestigt wird, kann das Die-Befestigungsmaterial zwischen dem Halbleiter-Die und dem Substrat Hohlräume enthalten. Bei Halbleiterbauelementen, die galvanische Isolierung zwischen Komponenten beinhalten, verringern die Hohlräume den Partialentladungswiderstand der Die-Befestigungsschicht(en). Daher wird, wie hier beschrieben, ein antistatisches Die-Befestigungsmaterial verwendet, um einen geeigneten Partialentladungswiderstand aufrecht zu erhalten, selbst wenn Hohlräume in dem Die-Befestigungsmaterial vorhanden sind.
  • 1 ist eine Querschnittsansicht, die ein Beispiel für ein Halbleiterbauelement 100 veranschaulicht, das ein antistatisches Die-Befestigungsmaterial enthält. Das Halbleiterbauelement 100 beinhaltet ein Substrat 102, ein antistatisches Die-Befestigungsmaterial 104 und einen Halbleiter-Die 106. Das antistatische Die-Befestigungsmaterial 104 ist an der oberen Oberfläche des Substrats 102 befestigt. Der Halbleiter-Die 106 befindet sich an der oberen Oberfläche des antistatischen Die-Befestigungsmaterials 104, um den Halbleiter-Die 106 am Substrat 102 zu befestigen.
  • Bei einem Beispiel ist das Substrat 102 ein isolierendes Substrat, wie etwa ein Glassubstrat, ein Keramiksubstrat, ein Volumensiliziumsubstrat oder ein anderes geeignetes Substrat aus dielektrischem Material. Bei einem weiteren Beispiel ist das Substrat 102 ein leitendes Substrat, wie ein Anschlusskamm oder ein anderes geeignetes leitendes Substrat. Der Halbleiter-Die 106 kann einen Magnetfeldsensor enthalten, wie etwa einen Hall-Sensor, ein magnetoresistives Element (z.B. ein riesenmagnetoresistives Element, ein tunnelmagnetoresistives Element) oder ein anderes geeignetes Bauelement.
  • Die antistatische Die-Befestigungsschicht 104 beinhaltet eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß (d.h. Kohlenstoffpulver) oder Graphit (z.B. Graphitflocken). Das nichtleitende Klebstoffmaterial kann selbst bereits eine Resistivität von 1014 Ω·cm aufweisen. Das nichtleitende Klebstoffmaterial kann ein Epoxy- oder ein anderes geeignetes nichtleitendes Material beinhalten. Der Ruß oder der Graphit wird dem nichtleitenden Klebstoffmaterial hinzugefügt, um die Resistivität des sich ergebenden antistatischen Die-Befestigungsmaterials auf zwischen 101 Ω·cm und 1010 Ω·cm, wie etwa auf 106 Ω·cm, zu verringern. Bei einem Beispiel kann das antistatische Die-Befestigungsmaterial, um die gewünschte Resistivität des antistatischen Die-Befestigungsmaterials zu liefern, zwischen 1% und 20% an Ruß- oder Graphitgewicht, wie etwa zwischen 1% und 10% an Gewicht oder zwischen 1% und 2% an Gewicht beinhalten.
  • Das antistatische Die-Befestigungsmaterial 104 kann in der Form eines Die-Befestigungsfilms (die attach film – DAF), einer Rückseitenbeschichtung, einem dosierbaren Klebstoff oder einer anderen geeigneten Form sein. Zur Herstellung des Halbleiterbauelements 100 wird das antistatische Die-Befestigungsmaterial auf das Substrat 102 und/oder auf den Halbleiter-Die 106 aufgebracht. Der Halbleiter-Die 106 und das Substrat 102 werden dann derart angeordnet, dass sich das antistatische Die-Befestigungsmaterial zwischen dem Halbleiter-Die 106 und dem Substrat 102 befindet. Das antistatische Die-Befestigungsmaterial kann dann ausgehärtet werden, um den Halbleiter-Die 106 fest am Substrat 102 zu befestigen.
  • 2 ist eine Querschnittsansicht, die ein weiteres Beispiel für ein Halbleiterbauelement 200 veranschaulicht, das ein antistatisches Die-Befestigungsmaterial enthält. Das Halbleiterbauelement 200 beinhaltet ein Substrat 202, ein erstes antistatisches Die-Befestigungsmaterial 204, einen Isolator 206, ein zweites antistatisches Die-Befestigungsmaterial 208 und einen Halbleiter-Die 210. Das erste antistatische Die-Befestigungsmaterial 204 ist an der oberen Oberfläche des Substrats 202 befestigt. Der Isolator 206 befindet sich an der oberen Oberfläche des ersten antistatischen Die-Befestigungsmaterials 204, um den Isolator 206 am Substrat 202 zu befestigen. Das zweite antistatische Die-Befestigungsmaterial 208 befindet sich an der oberen Oberfläche des Isolators 206. Der Halbleiter-Die 210 befindet sich an der oberen Oberfläche des zweiten antistatischen Die-Befestigungsmaterials 208, um den Halbleiter-Die 210 am Isolator 206 zu befestigen.
  • Bei diesem Beispiel beinhaltet das Substrat 202 ein leitendes Material, wie etwa einen Anschlusskamm. Der Isolator 206 beinhaltet Glas, Keramik, Volumensilizium oder ein anderes geeignetes Isoliermaterial. Der Halbleiter-Die 210 kann einen Elektromagnetfeld-Sensor beinhalten zum Erfassen eines elektromagnetischen Felds, das von einem Strom erzeugt wird, der durch das Substrat 202 hindurchgeht. Bei einem Beispiel beinhaltet der Halbleiter-Die 210 einen Magnetfeldsensor, wie etwa einen Hall-Sensor oder ein magnetoresistives Element, zum Erfassen eines Stromes durch das Substrat 202. Das erste antistatische Die-Befestigungsmaterial 204 und das zweite antistatische Die-Befestigungsmaterial 208 können einander gleich oder voneinander verschieden sein und es können eines oder beide dem zuvor unter Bezugnahme auf 1 beschriebenen antistatischen Die-Befestigungsmaterial 104 ähnlich oder davon verschieden sein.
  • 3 ist eine Querschnittsansicht, die ein Beispiel für ein Halbleiterbauelement 250 veranschaulicht, das Hohlräume in dem antistatischen Die-Befestigungsmaterial enthält. Das Halbleiterbauelement 250 ist dem zuvor unter Bezugnahme auf 2 beschriebenen und veranschaulichten Halbleiterbauelement 200 ähnlich, mit der Ausnahme, dass das Halbleiterbauelement 250 einen Hohlraum 252 in dem ersten antistatischen Die-Befestigungsmaterial 204 und einen Hohlraum 254 in dem zweiten antistatischen Die-Befestigungsmaterial 208 enthält.
  • Die Hohlräume 252 und 254 können aufgrund des zum Aufbringen des antistatischen Die-Befestigungsmaterials verwendeten Prozesses gebildet werden.
  • Die antistatischen Die-Befestigungsmaterialien 204 und 208 hindern die Hohlräume 252 und 254 daran, den Betrieb des Halbleiterbauelements 250 nachteilig zu beeinflussen. Im Betrieb kann ein hohes Potential (z.B. größer als 500 V) an dem Substrat 202 angelegt sein, wohingegen ein niedriges Potential (z.B. weniger als 24 V) an dem Halbleiterbauelement 210 angelegt sein kann. Der Isolator 206 und das antistatische Die-Befestigungsmaterial 204 und 208 schaffen galvanische Isolation zwischen dem Halbleiter-Die 210 und dem Substrat 202. Das antistatische Die-Befestigungsmaterial 204 und 208 verhindert lokalisierte elektrische Felder innerhalb der Hohlräume 252 und 254 durch Ermöglichen, dass Ladungen durch das antistatische Die-Befestigungsmaterial um die Hohlräume herumfließen. Durch Verwendung antistatischen Die-Befestigungsmaterials 204 und 208 verringern die Hohlräume 252 und 254 den Partialentladungswiderstand des Halbleiterbauelements 250 nicht signifikant.
  • Ein elektrisch leitendes Klebstoffmaterial, das als ein Die-Befestigungsmaterial verwendet wird, wie etwa ein Klebstoffmaterial, das Silber- oder Gold-Füllmaterial enthält, könnte durch Wirkung als ein Faraday-Käfig um die Hohlräume herum ebenfalls lokalisierte elektrische Felder in den Hohlräumen 252 und 254 verhindern. Die hohe Leitfähigkeit des elektrisch leitenden Klebstoffmaterials würde allerdings den Betrieb des Halbleiterbauelements 250 nachteilig beeinflussen, da ein signifikanter Nebenstrom durch das elektrisch leitende Klebstoffmaterial hindurch fließen würde, statt durch das Substrat. Dieser Nebenstrom, der durch das elektrisch leitende Klebstoffmaterial fließen würde, könnte die Genauigkeit des Sensors, der durch den Halbleiter-Die 210 bereitgestellt wird, beeinflussen. Da das antistatische Die-Befestigungsmaterial 204 und 208 eine niedrigere Resistivität als die des elektrisch leitenden Klebstoffmaterials aufweist, fließt ein vernachlässigbarer Nebenstrom durch das antistatische Die-Befestigungsmaterial, so dass die Genauigkeit des Sensors, der durch den Halbleiter-Die 210 bereitgestellt wird, nicht nachteilig beeinflusst wird.
  • 4A ist eine Perspektivansicht, die ein Beispiel für einen Stromsensor 300 mit entferntem Kapselungsmaterial veranschaulicht. 4B ist eine Querschnittsansicht, die einen Stromsensor 300 veranschaulicht. Der Stromsensor 300 beinhaltet einen Anschlusskamm 302, ein erstes antistatisches Die-Befestigungsmaterial 308, einen Isolator 310, ein zweites antistatisches Die-Befestigungsmaterial 312, einen Halbleiter-Die 314, Bonddrähte 316 und Kapselungsmaterial 318. Der Anschlusskamm 302 beinhaltet eine Stromschiene 304 und Anschlüsse 306.
  • Das erste antistatische Die-Befestigungsmaterial 308 befindet sich an der oberen Oberfläche der Stromschiene 304. Der Isolator 310 befindet sich an dem ersten antistatischen Die-Befestigungsmaterial 308, um den Isolator 310 an der Stromschiene 304 zu befestigen. Das zweite antistatische Die-Befestigungsmaterial 312 befindet sich an der oberen Oberfläche des Isolators 310. Der Halbleiter-Die 314 befindet sich an dem zweiten antistatischen Die-Befestigungsmaterial 312, um den Halbleiter-Die 314 am Isolator 310 zu befestigen. Die Kontakte an der oberen Oberfläche des Halbleiter-Die 314 sind über die Bonddrähte 316 elektrisch mit entsprechenden Anschlüssen 306 gekoppelt. Das Kapselungsmaterial 318 kapselt die Bonddrähte 316, den Halbleiter-Die 314, das zweite antistatische Die-Befestigungsmaterial 312, den Isolator 310, das erste antistatische Die-Befestigungsmaterial 308 und Teile des Anschlusskamms 302 ein. Mindestens Teile der unteren Oberfläche des Anschlusskamms 302 verbleiben freigelegt, um elektrische Verbindungen mit den Anschlüssen 306 und der Stromschiene 304 zu ermöglichen.
  • Der Anschlusskamm 302 kann ein Metall, wie etwa Cu, Al oder ein anderes geeignetes Metall, beinhalten. Der Isolator 310 kann Glas, Keramik, Volumensilizium oder ein anderes geeignetes Isoliermaterial beinhalten. Der Halbleiter-Die 314 enthält einen Magnetfeldsensor zum Erfassen eines Stroms durch die Stromschiene 304. Das erste antistatische Die-Befestigungsmaterial 308 und das zweite antistatische Die-Befestigungsmaterial 312 können einander gleich oder voneinander verschieden sein und es können eines oder beide dem zuvor unter Bezugnahme auf 1 beschriebenen antistatischen Die-Befestigungsmaterial 104 ähnlich oder davon verschieden sein.
  • Im Betrieb kann an der Stromschiene 304 ein hohes Potential (z.B. bis zu 1500 V) angelegt sein, wohingegen an den Anschlüssen 306 und dadurch am Halbleiter-Die 314 ein niedriges Potential (z.B. 0 V bis 5 V) angelegt sein kann. Der Isolator 310 und das antistatische Die-Befestigungsmaterial 308 und 312 schaffen galvanische Isolation zwischen dem Halbleiter-Die 314 und der Stromschiene 304. Die antistatischen Die-Befestigungsmaterialien 308 und 312 verhindern lokalisierte elektrische Felder innerhalb von Hohlräumen des antistatischen Die-Befestigungsmaterials, wie es unter Bezugnahme auf 3 zuvor beschrieben und veranschaulicht wurde. Somit wird der Partialentladungswiderstand des Stromsensors 300 nicht nachteilig durch Hohlräume innerhalb des antistatischen Die-Befestigungsmaterials 308 und 312 beeinflusst.
  • 5 ist ein Flussdiagramm, das ein Beispiel für ein Verfahren 400 zum Herstellen eines Halbleiterbauelements, das ein antistatisches Die-Befestigungsmaterial beinhaltet, veranschaulicht. Bei 402 beinhaltet das Verfahren 400 das Aufbringen eines ersten antistatischen Materials auf einem ersten Substrat, wobei das erste antistatische Material eine Mischung eines nichtleitenden Klebstoffmaterials und Ruß oder Graphitflocken umfasst. Bei 404 beinhaltet das Verfahren 400 das Platzieren eines Halbleiter-Die auf dem ersten antistatischen Material. Bei 406 beinhaltet das Verfahren 400 das Aushärten des ersten antistatischen Materials, um den Halbleiter-Die am Substrat zu befestigen. Bei einem Beispiel beinhaltet das Verfahren 400 das Mischen des nichtleitenden Klebstoffmaterials mit dem Ruß oder den Graphitflocken, um das erste antistatische Material zu ergeben, das eine Resistivität zwischen 101 Ω·cm und 1010 Ω·cm aufweist. Bei einem weiteren Beispiel beinhaltet das Verfahren 400 das Mischen des nichtleitenden Klebstoffmaterials mit zwischen 1% und 20% an Gewicht von Ruß- oder Graphitflocken, um das erste antistatische Material zu ergeben, wie etwa zwischen 1% und 10% an Gewicht oder zwischen 1% und 2% an Gewicht.
  • Das erste Substrat kann ein isolierendes Substrat beinhalten und das Verfahren 400 kann ferner das Aufbringen eines zweiten antistatischen Materials auf einem zweiten Substrat, das ein leitendes Material umfasst, beinhalten. Das zweite antistatische Material umfasst eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphitflocken. Das erste Substrat kann auf dem zweiten antistatischen Material platziert werden und das zweite antistatische Material kann ausgehärtet werden, um das erste Substrat am zweiten Substrat zu befestigen.
  • Obgleich hier spezifische Beispiele veranschaulicht und beschrieben werden, kann eine Bandbreite alternativer und/oder gleichwertiger Implementierungen die spezifischen gezeigten und beschriebenen Beispiele ersetzen, ohne den Schutzumfang der vorliegenden Offenbarung zu verlassen. Diese Anmeldung soll jegliche Adaptionen oder Varianten der hier erörterten speziellen Beispiele abdecken. Daher wird beabsichtigt, dass diese Offenbarung lediglich durch die Ansprüche und die Äquivalente davon begrenzt ist.

Claims (20)

  1. Halbleiterbauelement, umfassend: ein Substrat; einen Halbleiter-Die; und ein antistatisches Die-Befestigungsmaterial zwischen dem Substrat und dem Halbleiter-Die, wobei das antistatische Die-Befestigungsmaterial eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphit umfasst.
  2. Halbleiterbauelement nach Anspruch 1, wobei das antistatische Die-Befestigungsmaterial eine Resistivität zwischen 101 Ω·cm und 1010 Ω·cm aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das antistatische Die-Befestigungsmaterial zwischen 1% und 20% an Gewicht von Ruß oder Graphit umfasst.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Substrat einen Anschlusskamm umfasst.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das nichtleitende Klebstoffmaterial ein Epoxy umfasst.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das antistatische Die-Befestigungsmaterial einen Die-Befestigungsfilm umfasst.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das antistatische Die-Befestigungsmaterial eine Rückseitenbeschichtung umfasst.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiter-Die einen Magnetfeldsensor umfasst.
  9. Halbleiterbauelement, umfassend: ein Substrat, das ein leitendes Material umfasst; einen Isolator; einen Halbleiter-Die; ein erstes antistatisches Die-Befestigungsmaterial zwischen dem Substrat und dem Isolator; und ein zweites antistatisches Die-Befestigungsmaterial zwischen dem Isolator und dem Halbleiter-Die, wobei das erste und das zweite antistatische Die-Befestigungsmaterial eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphitflocken umfasst.
  10. Halbleiterbauelement nach Anspruch 9, wobei das erste und/oder das zweite antistatische Die-Befestigungsmaterial eine Resistivität zwischen 101 Ω·cm und 1010 Ω·cm aufweist.
  11. Halbleiterbauelement nach Anspruch 9 oder 10, wobei das erste und/oder das zweite antistatische Die-Befestigungsmaterial zwischen 1% und 10% an Gewicht von Ruß oder Graphitflocken umfasst.
  12. Halbleiterbauelement nach einem der Ansprüche 9 bis 11, wobei das Substrat einen Anschlusskamm umfasst.
  13. Halbleiterbauelement nach einem der Ansprüche 9 bis 12, wobei das nichtleitende Klebstoffmaterial ein Epoxy umfasst.
  14. Halbleiterbauelement nach einem der Ansprüche 9 bis 13, wobei das erste und das zweite antistatische Die-Befestigungsmaterial einen Die-Befestigungsfilm umfasst.
  15. Halbleiterbauelement nach einem der Ansprüche 9 bis 14, wobei der Halbleiter-Die einen Magnetfeldsensor zum Erfassen eines Stroms durch das Substrat umfasst.
  16. Halbleiterbauelement nach einem der Ansprüche 9 bis 15, wobei der Isolator Glas, Volumensilizium oder Keramik umfasst.
  17. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: Aufbringen eines ersten antistatischen Materials auf ein erstes Substrat, wobei das erste antistatische Material eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphitflocken umfasst; und Platzieren eines Halbleiter-Die auf dem ersten antistatischen Material; und Aushärten des ersten antistatischen Materials, um den Halbleiter-Die am Substrat zu befestigen.
  18. Verfahren nach Anspruch 17, das ferner den folgenden Schritt umfasst: Mischen des nichtleitenden Klebstoffmaterials mit dem Ruß oder den Graphitflocken, um das erste antistatische Material zu ergeben, das eine Resistivität zwischen 101 Ω·cm und 1010 Ω·cm aufweist.
  19. Verfahren nach Anspruch 17 oder 18, das ferner den folgenden Schritt umfasst: Mischen des nichtleitenden Klebstoffmaterials mit zwischen 1% und 2% an Gewicht des Rußes oder der Graphitflocken, um das erste antistatische Material zu ergeben.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das erste Substrat ein isolierendes Substrat umfasst, wobei das Verfahren ferner die folgenden Schritte umfasst: Aufbringen eines zweiten antistatischen Materials auf ein zweites Substrat, das ein leitendes Material umfasst, wobei das zweite antistatische Material eine Mischung aus einem nichtleitenden Klebstoffmaterial und Ruß oder Graphitflocken umfasst; Platzieren des ersten Substrats auf dem zweiten antistatischen Material; und Aushärten des zweiten antistatischen Materials, um das erste Substrat am zweiten Substrat zu befestigen.
DE102017104262.8A 2016-03-01 2017-03-01 Halbleiterbauelement und verfahren zum herstellen desselben mit antistatischem die-befestigungsmaterial Active DE102017104262B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/057,481 US9741677B1 (en) 2016-03-01 2016-03-01 Semiconductor device including antistatic die attach material
US15/057,481 2016-03-01

Publications (2)

Publication Number Publication Date
DE102017104262A1 true DE102017104262A1 (de) 2017-09-07
DE102017104262B4 DE102017104262B4 (de) 2024-01-11

Family

ID=59581554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104262.8A Active DE102017104262B4 (de) 2016-03-01 2017-03-01 Halbleiterbauelement und verfahren zum herstellen desselben mit antistatischem die-befestigungsmaterial

Country Status (3)

Country Link
US (2) US9741677B1 (de)
CN (1) CN107146776A (de)
DE (1) DE102017104262B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741677B1 (en) * 2016-03-01 2017-08-22 Infineon Technologies Ag Semiconductor device including antistatic die attach material
US10290608B2 (en) 2016-09-13 2019-05-14 Allegro Microsystems, Llc Signal isolator having bidirectional diagnostic signal exchange
US10636727B2 (en) 2018-02-19 2020-04-28 Texas Instruments Incorporated Multi-layer die attachment
US10559524B1 (en) * 2018-09-17 2020-02-11 Texas Instruments Incorporated 2-step die attach for reduced pedestal size of laminate component packages
US11073572B2 (en) 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506321B1 (en) 1997-10-24 2003-01-14 Sumitomo Special Metals Co., Ltd. Silicon based conductive material and process for production thereof
JP2002256125A (ja) * 2001-02-28 2002-09-11 Daicel Chem Ind Ltd 導電性樹脂組成物
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
JP5502268B2 (ja) 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
US7791194B2 (en) 2008-04-10 2010-09-07 Oracle America, Inc. Composite interconnect
US20100279109A1 (en) 2009-04-30 2010-11-04 Nitto Denko Corporation Laminated film and process for producing semiconductor device
US8564954B2 (en) 2010-06-15 2013-10-22 Chipmos Technologies Inc. Thermally enhanced electronic package
JP5859193B2 (ja) 2010-07-14 2016-02-10 デンカ株式会社 多層粘着シート及び電子部品の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US8753924B2 (en) 2012-03-08 2014-06-17 Texas Instruments Incorporated Grown carbon nanotube die attach structures, articles, devices, and processes for making them
TWI480989B (zh) * 2012-10-02 2015-04-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9506836B2 (en) * 2012-10-09 2016-11-29 The Boeing Company Methods and systems for structural health monitoring
US8828762B2 (en) 2012-10-18 2014-09-09 International Business Machines Corporation Carbon nanostructure device fabrication utilizing protect layers
ITVI20130077A1 (it) * 2013-03-20 2014-09-21 St Microelectronics Srl Un materiale riempitivo a base di grafene con una elevata conducibilita' termica per il collegamento di chips in dispositivi a microstruttura
US9111772B1 (en) 2014-01-29 2015-08-18 Infineon Technologies Ag Electronic array and chip package
US9741677B1 (en) * 2016-03-01 2017-08-22 Infineon Technologies Ag Semiconductor device including antistatic die attach material

Also Published As

Publication number Publication date
US10304795B2 (en) 2019-05-28
US20170256515A1 (en) 2017-09-07
US9741677B1 (en) 2017-08-22
CN107146776A (zh) 2017-09-08
US20170352638A1 (en) 2017-12-07
DE102017104262B4 (de) 2024-01-11

Similar Documents

Publication Publication Date Title
DE102017104262A1 (de) Halbleiterbauelement mit antistatischem die-befestigungsmaterial
DE60027257T2 (de) Stromdetektor mit einer Hall-Effekt-Anordnung
EP2801832B1 (de) Vorrichtung zur Strommessung
EP0111698B1 (de) Magnetfeldsensor
DE102008058895A1 (de) Integrierte Schaltung, die einen Sensor mit Spritzgussmagnetmaterial umfasst
DE102014106025B4 (de) Integration einer Strommessung in eine Verdrahtungsstruktur einer elektronischen Schaltung und elektronische Schaltung
DE102016111248B4 (de) Leistungspackage mit integriertem Magnetfeldsensor
CH703903A1 (de) Stromsensor.
CH707687B1 (de) Stromsensor.
DE102018114426A1 (de) Stromsensorpackage mit kontinuierlicher Isolation
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
CH713241A2 (de) Stromsensor und Verfahren zur Herstellung eines Stromsensors.
DE112015005881T5 (de) Montagestruktur zum montieren eines shunt-widerstands und verfahren zur herstellung der montagestruktur zum montieren eines shunt-widerstands
DE102014103275A1 (de) Chipbaugruppe mit isoliertem Stift, isolierter Kontaktstelle oder isoliertem Chipträger und Verfahren zu ihrer Herstellung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102011003998A1 (de) Stromsensor, der eine gesinterte Metallschicht umfasst
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102017107715B4 (de) Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
DE102020101585A1 (de) Halbleitermodul mit externem leistungssensor
DE102015101200A1 (de) Elektronische Anordnung und Chipbaugruppe
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
DE102016111573B4 (de) Multifunktionales verbindungsmodul und träger mit daran befestigtem multifunktionalem verbindungsmodul
DE102020108880B4 (de) Sensorvorrichtungen mit Bypassstrompfad und zugehörige Herstellungsverfahren
DE102018119677B4 (de) Sensorpackage und Verfahren zur Herstellung eines Sensorpackage

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023180000

Ipc: H01L0021580000

R016 Response to examination communication
R018 Grant decision by examination section/examining division