DE102017003698B3 - Herstellung einer dünnen Substratschicht - Google Patents

Herstellung einer dünnen Substratschicht Download PDF

Info

Publication number
DE102017003698B3
DE102017003698B3 DE102017003698.5A DE102017003698A DE102017003698B3 DE 102017003698 B3 DE102017003698 B3 DE 102017003698B3 DE 102017003698 A DE102017003698 A DE 102017003698A DE 102017003698 B3 DE102017003698 B3 DE 102017003698B3
Authority
DE
Germany
Prior art keywords
layer
titanium
ingot
nickel
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017003698.5A
Other languages
English (en)
Other versions
DE102017003698B8 (de
Inventor
Chérubin Noumissing Sao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Azur Space Solar Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power GmbH filed Critical Azur Space Solar Power GmbH
Priority to DE102017003698.5A priority Critical patent/DE102017003698B8/de
Application granted granted Critical
Publication of DE102017003698B3 publication Critical patent/DE102017003698B3/de
Priority to US15/956,136 priority patent/US10204792B2/en
Priority to CN201810349348.XA priority patent/CN108735655B/zh
Publication of DE102017003698B8 publication Critical patent/DE102017003698B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Abstract

Verfahren zur Herstellung einer dünnen Substratschicht (30) mit einer Dicke von höchstens 100 μm, indem die Substratschicht (30) durch Erzeugung eines tensilen Stresseintrags auf ein Ingot (20) von dem Ingot (20) abgelöst wird, und wobei der tensile Stresseintrag mittels eines mit einer ersten Oberfläche (22) des Ingots (20) stoffschlüssig verbundenen Stressor-Schichtaufbaus (10) bewirkt wird, und wobei der Stressor-Schichtaufbau (10) und das Ingot (20) unter-schiedliche Wärmeausdehnungskoeffizienten aufweisen, und wobei der Stressor-Schichtaufbau (10) nach dem Ablösen der Substratschicht (30) von dem Ingot (20) von der Substratschicht (30) entfernt wird, und der Stressor-Schichtaufbau (10) mindestens eine Schichtfolge (12) mit einer ersten titanhaltigen Schicht (12.1) und einer nickelhaltigen Schicht (12.2) aufweist, und wobei die titanhaltige Schicht (12.1) mit einer Unterseite an die erste Oberfläche (22) des Ingots (20) angrenzt und die titanhaltige Schicht (12.1) wenigstens 30% Titan umfasst, und wobei die nickelhaltige Schicht (12.2) mit einer Unterseite an eine Oberseite der titanhaltige Schicht (12.1) angrenzt und die nickelhaltige Schicht (12.2) wenigstens 30% Nickel umfasst.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer dünnen Substratschicht Dünne Schichten eines Substrats, z. B. eine Halbleitermaterials, werden unter anderem durch Ablösen der Substratschicht von einem Ingot erzeugt. Hierdurch lassen sich Substratkosten einsparen.
  • Wie in der US 5 374 564 A und der US 6 100 166 A beschrieben, lässt sich das Ablösen durch Erzeugen einer zu einer Oberfläche des Ingots beabstandeten porösen Schicht, aufbringen eines Films auf der Oberfläche des Ingots und Ablösen des Films mit einem oberhalb der porösen Schicht befindlichen Teils des Ingots von dem Ingot durchführen.
  • Aus der US 7 875 531 B2 ist ein Verfahren zur Herstellung einer dünnen Substratschicht, wobei die Substratschicht durch gezielten Stresseintrag in ein Ingot von dem Ingot abgelöst wird. Der Stresseintrag wird durch das Aufbringen einer weiteren Schicht auf eine Oberfläche des Ingots, wobei sich Wärmeausdehnungskoeffizienten von Ingot und weiterer Schicht unterscheiden und die Temperatur von Ingot und weiterer Schicht verändert wird. Weitere Verfahren zur Herstellung einer dünnen Substratschicht sind aus der US 2010/0310775 A1 , der US 2007/0249140 A1 und der US 2009/0280635 A1 bekannt.
  • Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
  • Die Aufgabe wird durch ein Verfahren zur Herstellung einer dünnen Substratschicht mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß dem Gegenstand der Erfindung wird ein Verfahren zur Herstellung einer dünnen Substratschicht mit einer Dicke von höchstens 100 μm bereitgestellt, indem die Substratschicht durch Erzeugung eines tensilen Stresseintrags auf ein Ingot von dem Ingot abgelöst wird.
  • Der tensile Stresseintrag wird mittels eines mit einer ersten Oberfläche des Ingots stoffschlüssig verbundenen Stressor-Schichtaufbaus bewirkt.
  • Der Stressor-Schichtaufbau und das Ingot weisen unterschiedliche Wärmeausdehnungskoeffizienten auf.
  • Der Stressor-Schichtaufbau wird nach dem Ablösen der Substratschicht von dem Ingot von der Substratschicht entfernt.
  • Der Stressor-Schichtaufbau weist mindestens eine erste Schichtfolge mit einer titanhaltigen Schicht und einer nickelhaltigen Schicht auf.
  • Die titanhaltige Schicht grenzt mit einer Unterseite an die erste Oberfläche des Ingots an, wobei die titanhaltige Schicht wenigstens 30% Titan umfasst und wobei die nickelhaltige Schicht mit einer Unterseite an eine Oberseite der titanhaltige Schicht angrenzt und die nickelhaltige Schicht wenigstens 30% Nickel umfasst.
  • Es sei angemerkt, dass das Ingot und entsprechend die herzustellende dünne Substratschicht typischerweise aus einem einkristallinen Halbleitermaterial besteht, z. B. GaN oder Ge oder GaAs. Die abgelöste dünne Schicht wird als Wafer bezeichnet und dient als sogenanntes Substrat für die Herstellung von elektronischen Bauelementen. Hierbei werden die Bauelemente in dem Wafer und/oder auf der Oberfläche des Wafers mittels von Halbleiterprozessen ausgebildet.
  • Es versteht sich, dass bei der Angabe des Masseanteils in Prozent immer der Anteil des jeweiligen Elements oder Verbindung an der Gesamtmasse der Schicht verstanden wird.
  • Untersuchungen haben gezeigt, dass mittels des erfindungsgemäßen Stressor-Schichtaufbaus ein besonders hoher Stresseintrag erreichbar ist, im Unterschied zu einem Stressor-Schichtaufbau mit einer einzigen Schicht d. h. mit einem sogenannten Monoschichtaufbau.
  • Überraschenderweise sinkt der auf die Oberseite des Ingots einwirkende Stresswert, wenn sich die Dicke der einzigen Schicht immer weiter erhöht, indem bereits innerhalb der einzigen Schicht eine Relaxation stattfindet.
  • Mit dem vorliegenden Verfahren mit einem mehrschichtigen Aufbau lassen sich besonders dünne Substratschichten in einem Bereich zwischen 5 μm und 50 μm und insbesondere in einem Bereich zwischen 10 μm und 25 μm zuverlässig und reproduzierbar herstellen.
  • Ein Vorteil des erfindungsgemäßen Verfahrens mit dem neuen Schichtaufbau ist es, dass der Materialverbrauch für einen herzustellenden Wafer durch Herstellen einer besonders dünnen Substratschicht reduzierbar ist, wodurch die Produktionskosten sinken.
  • Ein weiterer Vorteil einer zuverlässigen und einfachen Herstellung von dünnen Substratschichten ist, dass sich der Einsatz von problematischen Materialien wie beispielsweise GaAs oder Ge verringern lässt.
  • In einer Ausführungsform sind auf der ersten Schichtfolge wenigstens eine weitere Metallschicht und/oder eine Metalloxidschicht angeordnet. Zusätzlich oder alternativ ist auf der ersten Schichtenfolge eine weitere Schichtenfolge ausgebildet. Es versteht sich, dass die weitere Metallschicht nicht aus Nickel besteht oder einen Anteil von Nickel oberhalb 20% aufweist.
  • In einer anderen Ausführungsform ist als weitere Metallschicht oder als Metalloxidschicht eine weitere titanhaltige Schicht ausgebildet, wobei die zweite titanhaltige Schicht mit einer Unterseite an eine Oberseite der nickelhaltigen Schicht angrenzt und die weitere titanhaltige Schicht wenigstens 30% Titan umfasst. Vorzugsweise besteht die weitere Metallschicht aus Titan oder aus Titanoxid.
  • In einer Weiterbildung weist der Stressor-Schichtaufbau zur Erhöhung des Stresseintrags mindestens eine weitere Schichtfolge auf, wobei die nickelhaltige Schicht die oberste Schicht der weiteren Schichtfolge darstellt.
  • In einer anderen Weiterbildung weist jede titanhaltige Schicht eine Dicke von höchstens 1 μm aufweist. In einer Ausführungsform weist jede nickelhaltige Schicht eine Dicke von 2 μm bis 10 μm auf.
  • In einer Weiterbildung weist der Stressor-Schichtaufbau eine Dicke zwischen 5 μm und 35 μm oder eine Dicke zwischen 15 μm und 25 μm auf.
  • In einer anderen Weiterbildung weist der Stressor-Schichtaufbau mindestens eine weitere Schichtfolge und/oder eine Abschlussschicht auf, wobei die Abschlussschicht vorwiegend Nickel umfasst und eine zu der ersten Oberfläche des Ingots am weitesten entfernte Schicht des Stressor-Schichtaufbaus bildet. Mittels der weiteren Schichtfolge wird der Stresseintrag erhöht.
  • In einer Weiterbildung wird zum Ablösen der Substratschicht die Temperatur des Ingots und des Stressor-Schichtaufbaus verändert und/oder mittels einem mechanischen Triggern das Ablösen der Substratschicht initiiert.
  • In einer anderen Weiterbildung ist zwischen zwei Schichtfolgen, insbesondere der ersten Schichtfolge und der aufliegenden Schichten eine Titanoxid Schicht ausgebildet.
  • In einer Ausführungsform besteht die titanhaltige Schicht (12.1, 12.3) aus Titan und die nickelhaltige Schicht (12.2) aus Nickel.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d. h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigt:
  • 1 eine schematische Ansicht von Verfahrensschritten zur Herstellung einer dünnen Substratschicht,
  • 2 eine schematische Ansicht auf eine erste erfindungsgemäße Ausführungsform eines Ingots mit aufgebrachter Stressor-Schichtfolge
  • Die Abbildung der 1 skizziert ein Verfahren zur Herstellung einer dünnen Substratschicht 30 und eine erste Ausführung eines Stressor-Schichtaufbaus 10 auf.
  • Der Stressor-Schichtaufbau 10 ist auf eine erste Oberfläche 22 des Ingots aufgebracht und mit einer ersten Oberfläche 22 stoffschlüssig verbunden, wobei die Stressor-Schicht 10 nur eine erste Schichtfolge 12 mit einer Titanschicht 12.1 und einer Nickelschicht 12.2 aufweist und in einem ersten Schritt auf ein Ingot 20 aufgebracht wird.
  • Bei dem Aufbringen weist das Ingot 20 und der Stressor-Schichtaufbau 10 eine erste Temperatur Ti auf. In einem zweiten Schritt wird die Temperatur des Ingots 20 und des Stressor-Schichtaufbaus 10 um eine Temperaturänderung ΔT auf eine zweite Temperatur T2 geändert. Vorzugsweise ist die zweite Temperatur T2 kleiner als die erste Temperatur T1. Höchst vorzugsweise liegt die zweite Temperatur T2 auf einem Zimmertemperaturniveau.
  • Aufgrund des durch die unterschiedlichen Wärmeausdehnungskoeffizienten des Ingots 20 und des Stressor-Schichtaufbaus erzeugten tensilen Stresseintrags auf das Ingot, löst sich eine dünne Substratschicht 30 mit dem Stressor-Schichtaufbau 10 von dem Ingot 20 entweder spontan oder vorzugsweise mittels eines mechanischen Impuls MP ab.
  • In einem dritten nicht näher dargestellten Verfahrensschritt wird der Stressor-Schichtaufbau 10 von der dünnen Substratschicht 30 entfernt.
  • In der Abbildung der 2 ist eine weitere Ausführungsform des auf das Ingot 20 aufgebrachte Stressor-Schichtaufbaus 10 dargestellt.
  • Der dargestellte Stressor-Schichtaufbau 20 weist in der folgenden Reihenfolge eine erste Schichtfolge 12, eine weitere Schichtfolge 12 und eine auf der weiteren Schichtfolge angeordnete Schichtfolge 12 auf. Die drei Schichtfolgen 12 bestehen jeweils aus einer Titanschicht 12.1, einer Nickelschicht 12.2.
  • Die erste Titanschicht 12.1 der ersten Schichtfolge 12 grenzt an die erste Oberfläche 22 des Ingots 10 und die Titanschicht 12.1 der weiteren Schichtfolge 12 an eine weitere Titanschicht 12.3 angrenzt. Die Nickelschicht 12.2 der ersten Schichtfolge 12 grenzt mit einer Unterseite an eine Oberseite der Titanschicht 12.1 und mit einer Oberseite an eine Unterseite der zweiten Titanschicht 12.3. Die Abschlussschicht 14 grenzt mit einer Unterseite an eine Oberseite der zweiten Titanschicht 12.3 der weiteren Schichtfolge 12.
  • Die Titanschichten 12.1, 12.2 bestehend vorwiegend oder vollständig aus Titan. Die Nickelschichten 12.2 bestehen vorwiegend oder vollständig aus Nickel. Die Dicken der einzelnen Schichten des Stressor-Schichtaufbaus 10 unterscheiden sich voneinander, wobei die Titanschichten 12.1, 12.3 der Schichtfolge 12 jeweils eine Dicke von höchstens 1 μm aufweisen, während die Nickelschichten 12.2 jeweils eine Dicke von 2 bis 10 μm aufweisen.
  • Die sich aufgrund der Temperaturänderung ΔT ablösende dünne Substratschicht 30 ist in der Abbildung der 2 durch eine gestrichelte Linie angedeutet.

Claims (9)

  1. Verfahren zur Herstellung einer dünnen Substratschicht (30) mit einer Dicke von höchstens 100 μm, – indem die Substratschicht (30) durch Erzeugung eines tensilen Stresseintrags auf ein Ingot (20) von dem Ingot (20) abgelöst wird, – wobei der tensile Stresseintrag mittels eines mit einer ersten Oberfläche (22) des Ingots (20) stoffschlüssig verbundenen Stressor-Schichtaufbaus (10) bewirkt wird, – wobei der Stressor-Schichtaufbau (10) und das Ingot (20) unterschiedliche Wärmeausdehnungskoeffizienten aufweisen, – wobei der Stressor-Schichtaufbau (10) nach dem Ablösen der Substratschicht (30) von dem Ingot (20) von der Substratschicht (30) entfernt wird, – wobei der Stressor-Schichtaufbau (10) mindestens eine Schichtfolge (12) mit einer titanhaltigen Schicht (12.1) und einer nickelhaltigen Schicht (12.2) aufweist, – wobei die titanhaltige Schicht (12.1) mit einer Unterseite an die erste Oberfläche (22) des Ingots (20) angrenzt und die titanhaltige Schicht (12.1) wenigstens 30% Titan aufweist, – wobei die nickelhaltige Schicht (12.2) mit einer Unterseite an eine Oberseite der titanhaltige Schicht (12.1) angrenzt und die nickelhaltige Schicht (12.2) wenigstens 30% Nickel aufweist, – wobei der Stressor-Schichtaufbau (10) zur Erhöhung des Stresseintrags mindestens eine weitere Schichtfolge (12) aufweist, wobei die nickelhaltige Schicht (12.2) die oberste Schicht darstellt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der ersten Schichtfolge (12) wenigstens eine weitere Metallschicht und/oder eine Metalloxidschicht angeordnet sind und/oder auf der ersten Schichtenfolge eine weitere Schichtenfolge (12) angeordnet ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als weitere Metallschicht oder als Metalloxidschicht eine titanhaltige Schicht (12.3) ausgebildet wird und die titanhaltige Schicht (12.3) mit einer Unterseite an eine Oberseite der nickelhaltigen Schicht (12.2) angrenzt und die titanhaltige Schicht (12.3) wenigstens 30% Titan aufweist.
  4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Stressor-Schichtaufbau (10) eine Dicke zwischen 3 μm und 35 μm aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jede titanhaltige Schicht (12.1, 12.3) eine Dicke von höchstens 1 μm aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass jede nickelhaltige Schicht (12.2) eine Dicke von 2 μm bis 10 μm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zum Ablösen der Substratschicht (30) die Temperatur des Ingots und des Stressor-Schichtaufbaus (10) verändert wird und/oder mittels einem mechanischen Triggern initiiert wird.
  8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass zwischen zwei Schichtfolgen (12) eine Titanoxid Schicht ausgebildet ist.
  9. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die titanhaltige Schicht (12.1, 12.3) aus Titan besteht und die nickelhaltige Schicht (12.2) aus Nickel besteht.
DE102017003698.5A 2017-04-18 2017-04-18 Herstellung einer dünnen Substratschicht Active DE102017003698B8 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017003698.5A DE102017003698B8 (de) 2017-04-18 2017-04-18 Herstellung einer dünnen Substratschicht
US15/956,136 US10204792B2 (en) 2017-04-18 2018-04-18 Production of a thin substrate layer
CN201810349348.XA CN108735655B (zh) 2017-04-18 2018-04-18 薄衬底层的制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017003698.5A DE102017003698B8 (de) 2017-04-18 2017-04-18 Herstellung einer dünnen Substratschicht

Publications (2)

Publication Number Publication Date
DE102017003698B3 true DE102017003698B3 (de) 2018-02-15
DE102017003698B8 DE102017003698B8 (de) 2019-11-07

Family

ID=61018652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017003698.5A Active DE102017003698B8 (de) 2017-04-18 2017-04-18 Herstellung einer dünnen Substratschicht

Country Status (3)

Country Link
US (1) US10204792B2 (de)
CN (1) CN108735655B (de)
DE (1) DE102017003698B8 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7309191B2 (ja) 2019-11-06 2023-07-18 中村留精密工業株式会社 ウェハー分割装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20090280635A1 (en) * 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device using a separation-enhancing species
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734564A (en) 1996-07-26 1998-03-31 Lucent Technologies Inc. High-efficiency switching power converter
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
AU2008325223A1 (en) * 2007-11-02 2009-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20120217622A1 (en) * 2010-05-21 2012-08-30 International Business Machines Corporation Method for Imparting a Controlled Amount of Stress in Semiconductor Devices for Fabricating Thin Flexible Circuits
US9818901B2 (en) * 2011-05-13 2017-11-14 International Business Machines Corporation Wafer bonded solar cells and fabrication methods
US9799792B2 (en) * 2015-01-14 2017-10-24 International Business Machines Corporation Substrate-free thin-film flexible photovoltaic device and fabrication method
US9263626B1 (en) * 2015-01-29 2016-02-16 International Business Machines Corporation Crystalline thin film photovoltaic cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20090280635A1 (en) * 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device using a separation-enhancing species
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate

Also Published As

Publication number Publication date
US20180301343A1 (en) 2018-10-18
CN108735655B (zh) 2020-03-31
DE102017003698B8 (de) 2019-11-07
CN108735655A (zh) 2018-11-02
US10204792B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
EP1550349B1 (de) Membran und verfahren zu deren herstellung
DE102018220508B4 (de) Verfahren zum Bilden von Vorrichtungen mit lokalisierter Einstellung von Verformung und mechanischer Spannung
DE102015103286A1 (de) System und Verfahren für eine mikrofabrizierte Bruchteststruktur
DE102017003698B3 (de) Herstellung einer dünnen Substratschicht
EP2055374A3 (de) Mikroreaktor und Verfahren zur Herstellung eines solchen sowie Verfahren zur Herstellung eines Substrats für einen Mikroreaktor
DE102017121055A1 (de) Verfahren und system einer dehnungsmessstreifenherstellung
EP3526158B1 (de) Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors
EP1899260A1 (de) Verfahren zur herstellung eines mikromechanischen bauelements sowie mikromechanisches bauelement
DE102007026450A1 (de) Sensor mit Nut zur mechanischen Stress Reduzierung und Verfahren zur Herstellung des Sensors
DE102018000748A1 (de) Herstellung einer dünnen Substartschicht
DE112019006862T5 (de) Piezoelektrisches bauelement
DE102008001738A1 (de) Verfahren zur Herstellung von Chips
DE102017203919A1 (de) Verfahren zum Herstellen einer MEMS-Einrichtung für einen mikromechanischen Drucksensor
EP2728035A1 (de) Verfahren zur Änderung der Oberflächeneigenschaften von Bauteilen
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip
DE112007002810T5 (de) Ätzverfahren mit verbesserter Kontrolle der kritischen Ausdehnung eines Strukturelements an der Unterseite dicker Schichten
DE102009000048A1 (de) Mikrotechnisches System und Verfahren zur Herstellung eines mikrotechnischen Systems
WO2005077815A1 (de) Mikromechanischer sensor
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers
DE102007059717B4 (de) Vorrichtung und Verfahren zur Herstellung von Mikrobauteilen sowie Verwendung einer derartigen Vorrichtung
DE102005002304B4 (de) Mikroelektromechanischer Sensor und Verfahren zu dessen Herstellung
DE102008034350A1 (de) Sensormembran für einen Drucksensor sowie Herstellungsverfahren dafür
EP3028021B1 (de) Verfahren zum herstellen eines mikrosystems mit pixel
DE102015120881A1 (de) Verfahren zur Herstellung einer räumlichen Struktur in einem Halbleitersubstrat sowie Sensorstruktur
DE102020213422A1 (de) Lagerelement für ein retikel für die mikrolithographie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final