DE102016200825A1 - Apparatus and method for producing a lateral HEMT - Google Patents

Apparatus and method for producing a lateral HEMT Download PDF

Info

Publication number
DE102016200825A1
DE102016200825A1 DE102016200825.0A DE102016200825A DE102016200825A1 DE 102016200825 A1 DE102016200825 A1 DE 102016200825A1 DE 102016200825 A DE102016200825 A DE 102016200825A DE 102016200825 A1 DE102016200825 A1 DE 102016200825A1
Authority
DE
Germany
Prior art keywords
electrode
layer
field plate
buffer layer
contraption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016200825.0A
Other languages
German (de)
Inventor
Stephan SCHWAIGER
Simon Alexander Jauss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102016200825.0A priority Critical patent/DE102016200825A1/en
Priority to CN201710043636.8A priority patent/CN106992210B/en
Priority to TW106101846A priority patent/TWI718233B/en
Publication of DE102016200825A1 publication Critical patent/DE102016200825A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Abstract

Vorrichtung (100, 200, 300, 400) umfassend einen lateralen HEMT, wobei der laterale HEMT mindestens eine Pufferschicht (101, 201, 301, 401) umfasst auf der eine weitere Halbleiterschicht (102, 202, 302, 402) angeordnet ist, wobei auf der weiteren Halbleiterschicht (102, 202, 302, 402) eine erste Elektrode (103, 203, 303, 403), eine Gate-Elektrode (104, 204, 304, 404) und eine zweite Elektrode (105, 205, 305, 405) angeordnet sind, dadurch gekennzeichnet, dass eine erste Feldplatte (109, 209, 309, 409) unterhalb der Pufferschicht (101, 201, 301, 401) angeordnet ist, wobei die erste Feldplatte (109, 209, 309, 409) zumindest teilweise an die Pufferschicht (101, 201, 301, 401) angrenzt.Device (100, 200, 300, 400) comprising a lateral HEMT, wherein the lateral HEMT comprises at least one buffer layer (101, 201, 301, 401) on which a further semiconductor layer (102, 202, 302, 402) is arranged on the further semiconductor layer (102, 202, 302, 402) a first electrode (103, 203, 303, 403), a gate electrode (104, 204, 304, 404) and a second electrode (105, 205, 305, 405) are arranged, characterized in that a first field plate (109, 209, 309, 409) below the buffer layer (101, 201, 301, 401) is arranged, wherein the first field plate (109, 209, 309, 409) at least partially adjacent to the buffer layer (101, 201, 301, 401).

Description

Stand der TechnikState of the art

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Herstellung eines lateralen HEMTs.The invention relates to an apparatus and a method for producing a lateral HEMT.

Laterale High-electron-mobility Transistoren HEMT werden durch Abscheiden von beispielsweise AlGaN/GaN oder InGaN/GaN oder AlN/GaN-Heterostrukturen auf Substraten wie Saphir, SiC oder Si abgeschieden. Dabei führt das Abscheiden von GaN auf Si aufgrund der großen Gitterfehlanpassung zwischen Si und GaN zu einer hohen Belastung in der aufgewachsenen GaN-Schicht. Des Weiteren wird Silizium bei den für das Wachsen von GaN typischen Temperaturen, üblicherweise im Bereich von 1000 bis 1200°C, mechanisch instabil. Um diese Belastungen zu verringern wird zur Herstellung solcher HEMT-Transistoren dotiertes Si mit einer kubisch-flächenzentrierten Gitterstruktur, die eine {111}-Ebene aufweist, für das Abscheiden von GaN verwendet. Nachteilig ist hierbei, dass hohe Substratleckströme auftreten. Des Weiteren ist es nachteilig, dass die Durchbruchspannung solcher HEMT-Transistoren die thermische Kopplung des Bauelements begrenzt, wodurch die Entwärmung begrenzt wird. Zur Verbesserung der Entwärmung des Transistors beschreibt die Schrift DE 10 2013 211 374 A1 die Verwendung einer Isolationsschicht und einer Rückseitenmetallisierung. Allerdings ist die Entwärmung weiterhin durch die Dicke der Isolationsschicht begrenzt. Lateral high-electron-mobility transistors HEMT are deposited by depositing, for example, AlGaN / GaN or InGaN / GaN or AlN / GaN heterostructures on substrates such as sapphire, SiC or Si. In this case, the deposition of GaN on Si due to the large lattice mismatch between Si and GaN leads to a high load in the grown GaN layer. Furthermore, silicon becomes mechanically unstable at the temperatures typical for the growth of GaN, usually in the range of 1000 to 1200 ° C. In order to reduce these stresses, doped Si having a cubic face-centered lattice structure having a {111} plane is used for the deposition of GaN to produce such HEMT transistors. The disadvantage here is that high substrate leakage occur. Furthermore, it is disadvantageous that the breakdown voltage of such HEMT transistors limits the thermal coupling of the device, whereby the heat dissipation is limited. To improve the cooling of the transistor describes the font DE 10 2013 211 374 A1 the use of an insulating layer and a backside metallization. However, the heat dissipation is still limited by the thickness of the insulating layer.

Es ist bekannt die Durchbruchspannung durch lokales Entfernen des Substrates unterhalb des aktiven Transistorbereichs zu erhöhen und die Substratleckströme zu eliminieren. Nachteilig ist hierbei die schlechtere thermische Ankopplung der Rückseite des Halbleiters an beispielsweise eine Platine oder ein Board, da das teilweise entfernte Substrat zwischen der wärmeleitenden Ankopplung und dem Halbleiter angeordnet ist, wodurch das Bauelement schlechter entwärmt wird. It is known to increase the breakdown voltage by locally removing the substrate below the active transistor region and to eliminate the substrate leakage currents. The disadvantage here is the inferior thermal coupling of the back of the semiconductor to, for example, a board or a board, since the partially removed substrate between the heat-conducting coupling and the semiconductor is arranged, whereby the device is less well-behaved.

Die Aufgabe der Erfindung ist es, die Durchbrucheigenschaften und die Entwärmung des Transistors zu verbessern.The object of the invention is to improve the breakdown characteristics and the heat dissipation of the transistor.

Offenbarung der ErfindungDisclosure of the invention

Die Vorrichtung umfasst einen lateralen HEMT, der mindestens eine Pufferschicht umfasst auf der eine weitere Halbleiterschicht angeordnet ist. Auf der Halbleiterschicht sind eine erste Elektrode, eine Gate-Elektrode und eine zweite Elektrode angeordnet. Erfindungsgemäß ist unterhalb der Pufferschicht eine erste Feldplatte angeordnet, wobei die erste Feldplatte zumindest teilweise unmittelbar an die Pufferschicht angrenzt.The device comprises a lateral HEMT which comprises at least one buffer layer on which a further semiconductor layer is arranged. On the semiconductor layer, a first electrode, a gate electrode and a second electrode are arranged. According to the invention, a first field plate is arranged below the buffer layer, the first field plate at least partially directly adjoining the buffer layer.

Der Vorteil ist hierbei, dass sich die Sperr- und Schalteigenschaften des Transistors verbessern, wodurch die Durchbruchspannung des Transistors erhöht wird. The advantage here is that the blocking and switching properties of the transistor improve, whereby the breakdown voltage of the transistor is increased.

In einer Weiterbildung weist die erste Feldplatte mindestens eine Stufe auf, wobei die Stufe im Wesentlichen senkrecht zur Pufferschicht angeordnet ist. In one development, the first field plate has at least one stage, wherein the stage is arranged substantially perpendicular to the buffer layer.

Vorteilhaft ist hierbei, dass die erste Feldplatte von der zweiten Elektrode, der sogenannten Drain-Elektrode isoliert, so dass eine hohe Sperrspannung erreicht werden kann. It is advantageous here that the first field plate is isolated from the second electrode, the so-called drain electrode, so that a high blocking voltage can be achieved.

In einer weiteren Ausgestaltung ist die Stufe unterhalb der Gate-Elektrode angeordnet. In a further embodiment, the stage is arranged below the gate electrode.

In einer Weiterbildung ist die Stufe unterhalb eines Fußpunktes der Gate-Elektrode angeordnet, wobei der Fußpunkt an einer Seite der Gate-Elektrode angeordnet ist, die der zweiten Elektrode zugewandt ist. In a development, the stage is arranged below a base point of the gate electrode, wherein the foot point is arranged on one side of the gate electrode, which faces the second electrode.

Der Vorteil ist hierbei, dass ein Verhältnis zwischen der Kontaktlänge der ersten Feldplatte zur Pufferschicht und der Länge der Isolation einstellbar ist, sodass ein Optimum zwischen einer hohen Wärmeableitung und eine hohe Sperrfähigkeit erreicht wird.The advantage here is that a ratio between the contact length of the first field plate to the buffer layer and the length of the insulation is adjustable, so that an optimum between a high heat dissipation and a high blocking capability is achieved.

In einer Weiterbildung repräsentiert die erste Elektrode eine Source-Elektrode und die zweite Elektrode eine Drain-Elektrode. In a further development, the first electrode represents a source electrode and the second electrode a drain electrode.

In einer weiteren Ausgestaltung ist unterhalb der Pufferschicht eine erste Isolationsschicht angeordnet, wobei die erste Isolationsschicht zumindest teilweise unmittelbar an Pufferschicht angrenzt. In a further embodiment, a first insulation layer is arranged below the buffer layer, wherein the first insulation layer is at least partially directly adjacent to the buffer layer.

Vorteilhaft ist hierbei, dass die Entwärmung des HEMTs verbessert wird.The advantage here is that the cooling of the HEMT is improved.

In einer Weiterbildung weist die erste Isolationsschicht eine laterale Länge auf, die sich mindestens von der Gate-Elektrode, insbesondere vom Fußpunkt der Gate-Elektrode, bis zur zweiten Elektrode erstreckt. In a development, the first insulation layer has a lateral length which extends at least from the gate electrode, in particular from the base point of the gate electrode, to the second electrode.

Der Vorteil ist hierbei, dass der dynamische On-Widerstand gering ist, da sich die erste Feldplatte in räumlicher Nähe zur zweiten Elektrode befindet, was die elektrischen Felder dazwischen beeinflusst. Unter dem Begriff On-Widerstand wird hierbei der Widerstand zwischen Source und Drain verstanden, der im Fall des dynamischen An- und Ausschaltens des HEMTs erzeugt wird. The advantage here is that the dynamic on-resistance is low, since the first field plate is in spatial proximity to the second electrode, which affects the electric fields therebetween. The term on-resistance is understood to mean the resistance between source and drain, which is generated in the case of the dynamic switching on and off of the HEMT.

In einer weiteren Ausgestaltung ist die erste Isolationsschicht dazu eingerichtet, die erste Feldplatte zu strukturieren. Dabei ist die erste Feldplatte teilweise unterhalb der ersten Isolationsschicht angeordnet und grenzt teilweise unmittelbar an die erste Isolationsschicht an. In a further embodiment, the first insulation layer is configured to pattern the first field plate. Here is the first field plate partially disposed below the first insulating layer and partially adjacent directly to the first insulating layer.

Der Vorteil ist hierbei, dass sich Feldspitzen, die sich innerhalb des Bauelements bilden in die Isolationsschicht verlagern, sodass die Feldspitzen innerhalb der Isolationsschicht abgebaut werden können und sich somit die Leistungsfähigkeit bzw. die Zuverlässigkeit des Bauelements nicht verschlechtert. Dadurch wird im Extremfall die Zerstörung des Bauelements verhindert. The advantage here is that field peaks that form within the device shift into the insulation layer, so that the field peaks can be degraded within the insulation layer and thus the performance or reliability of the device does not deteriorate. As a result, the destruction of the component is prevented in extreme cases.

In einer weiteren Ausgestaltung ist ein strukturiertes dotiertes Halbleitersubstrat zumindest teilweise unterhalb der Pufferschicht angeordnet. Das strukturierte dotierte Halbleitersubstrat grenzt dabei unmittelbar an die Pufferschicht an. In a further embodiment, a structured doped semiconductor substrate is arranged at least partially below the buffer layer. The structured doped semiconductor substrate adjoins directly to the buffer layer.

Vorteilhaft ist hierbei, dass die Leckströme innerhalb des HEMTs reduziert werden. The advantage here is that the leakage currents are reduced within the HEMT.

In einer Weiterbildung ist eine erste Via zwischen der ersten Elektrode und der ersten Feldplatte angeordnet. Unter dem Begriff Via wird eine vertikale elektrische Verbindung verstanden. Die erste Via verbindet dabei die erste Elektrode und die erste Feldplatte elektrisch. In a development, a first via is arranged between the first electrode and the first field plate. The term via is understood to mean a vertical electrical connection. The first via thereby electrically connects the first electrode and the first field plate.

Der Vorteil ist hierbei, dass die erste Elektrode und die erste Feldplatte das gleiche Potential aufweisen. Dadurch können geladene Fehlstellen, die durch elektrische Belastung bei hohen Sperrspannungen erzeugt werden, bei Schaltvorgängen schneller entladen werden. Somit ist ein effizientes Schalten des HEMTs möglich, da der Schaltvorgang schnell vonstattengeht. Des Weiteren wird die elektrische Feldverteilung, insbesondere auf der Feldplatte, gezielt variiert, sodass die dynamische Leistungsfähigkeit des Bauelements verbessert wird.The advantage here is that the first electrode and the first field plate have the same potential. As a result, charged defects that are generated by electrical load at high reverse voltages can be discharged faster during switching operations. Thus, an efficient switching of the HEMT is possible because the switching operation is fast. Furthermore, the electric field distribution, in particular on the field plate, is purposefully varied, so that the dynamic performance of the component is improved.

In einer weiteren Ausgestaltung umfasst die Gate-Elektrode eine zweite Feldplatte, wobei die zweite Feldplatte unmittelbar auf der Gate-Elektrode angeordnet ist und sich lateral mindestens in Richtung der ersten Elektrode erstreckt.In a further embodiment, the gate electrode comprises a second field plate, wherein the second field plate is arranged directly on the gate electrode and extends laterally at least in the direction of the first electrode.

Vorteilhaft ist hierbei, dass die Feldverteilung im aktiven Transistorbereich reguliert werden kann. Durch die Strukturierung der ersten Isolationsschicht kann der Abstand der Feldplatte zur Drainseite und der Abstand zum Pufferschicht variable eingestellt werden, sodass die elektrische Feldverteilung im Bauelement gezielt gesteuert werden. Dabei verschiebt sich die maximale elektrische Feldstärke an die Feldplattenkante innerhalb der Isolationsschicht.It is advantageous here that the field distribution in the active transistor region can be regulated. By structuring the first insulation layer, the distance of the field plate to the drain side and the distance to the buffer layer can be set variable, so that the electric field distribution in the device are selectively controlled. The maximum electric field strength shifts to the field plate edge within the insulation layer.

In einer Weiterbildung ist eine Rückseitenelektrode unterhalb der Pufferschicht in einem vertikalen Abstand zur Pufferschicht innerhalb der Isolationsschicht angeordnet. Eine zweite Via verbindet dabei die Rückseitenelektrode mit der zweiten Feldplatte elektrisch, so dass sich eine Rückseitenkavität bildet.In a development, a rear-side electrode is arranged below the buffer layer at a vertical distance from the buffer layer within the insulating layer. A second via thereby electrically connects the backside electrode to the second field plate, forming a backside cavity.

Der Vorteil ist hierbei, dass die Gatespannung bzw. die Gate-Source-Spannung bei der der Transistor vom sperrenden in den leitenden Zustand bzw. umgekehrt wechselt, die sogenannte Einsatzspannung, eingestellt werden kann. Dadurch lassen sich zum Beispiel sowohl selbstleitende, sogenannte normally-on-Bauelemente, als auch selbstsperrende, sogenannte normally-off-Bauelemente betreiben. The advantage here is that the gate voltage or the gate-source voltage at which the transistor changes from the blocking to the conducting state or vice versa, the so-called threshold voltage, can be set. As a result, it is possible, for example, to operate both normally-conducting, so-called normally-on components as well as normally-off, so-called normally-off components.

Das erfindungsgemäße Verfahren zur Herstellung eines lateralen HEMTs, der mindestens eine Pufferschicht aufweist auf der eine weitere Halbleiterschicht angeordnet ist, wobei auf der weiteren Halbleiterschicht eine erste Elektrode, eine Gate-Elektrode und eine zweite Elektrode angeordnet sind und die Pufferschicht auf einer Vorderseite eines dotierten Halbleitersubstrats angeordnet ist, wobei das dotierte Halbleitersubstrat eine Rückseite aufweist, die der Vorderseite gegenüber liegt, umfasst mindestens ein teilweises Entfernen des dotierten Halbleitersubstrats durch Prozessierung bzw. Ätzen der Rückseite des dotierten Halbleitersubstrats. Des Weiteren umfasst das Verfahren ein strukturiertes Aufbringen einer ersten Isolationsschicht unterhalb der Pufferschicht, so dass die erste Isolationsschicht eine laterale Länge aufweist, die sich mindestens zwischen einem Fußpunkt der Gate-Elektrode und der zweiten Elektrode erstreckt. Das Verfahren umfasst des Weiteren das Erzeugen einer ersten Metallschicht unterhalb der Pufferschicht und der ersten Isolationsschicht, so dass eine erste Feldplatte gebildet wird.The inventive method for producing a lateral HEMT, which has at least one buffer layer on which a further semiconductor layer is arranged, wherein on the further semiconductor layer, a first electrode, a gate electrode and a second electrode are arranged and the buffer layer on a front side of a doped semiconductor substrate wherein the doped semiconductor substrate has a back side facing the front side comprises at least a partial removal of the doped semiconductor substrate by processing or etching the rear side of the doped semiconductor substrate. Furthermore, the method comprises a structured application of a first insulation layer below the buffer layer, such that the first insulation layer has a lateral length which extends at least between a base point of the gate electrode and the second electrode. The method further comprises forming a first metal layer below the buffer layer and the first insulating layer to form a first field plate.

Der Vorteil ist hierbei, dass der Transistor eine hohe Durchbruchspannung aufweist. The advantage here is that the transistor has a high breakdown voltage.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen. Further advantages will become apparent from the following description of exemplary embodiments or from the dependent claims.

Kurze Beschreibung der Zeichnungen Brief description of the drawings

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:The present invention will be explained below with reference to preferred embodiments and accompanying drawings. Show it:

1 eine erste erfindungsgemäße Vorrichtung, 1 a first device according to the invention,

2 eine zweite erfindungsgemäße Vorrichtung, 2 a second device according to the invention,

3 eine dritte erfindungsgemäße Vorrichtung, 3 a third device according to the invention,

4 eine vierte erfindungsgemäße Vorrichtung, und 4 a fourth device according to the invention, and

5 ein Verfahren zur Herstellung der erfindungsgemäßen Vorrichtung. 5 a method for producing the device according to the invention.

1 zeigt eine erste erfindungsgemäße Vorrichtung 100 mit einem lateralen HEMT. Der laterale HEMT weist dabei eine Pufferschicht 101 auf, die ein erstes Halbleitermaterial aufweist. Auf der Pufferschicht 101 ist eine weitere Halbleiterschicht 102 angeordnet, die ein zweites Halbleitermaterial aufweist, wobei das zweite Halbleitermaterial eine andere Elektronenbeweglichkeit aufweist als das erste Halbleitermaterial. Mit anderen Worten, es bildet sich eine Heterostruktur, da das erste Halbleitermaterial und das zweite Halbleitermaterial verschieden sind. Auf der weiteren Halbleiterschicht 102 ist eine erste Elektrode 103, eine Gate-Elektrode 104, und eine zweite Elektrode 105 angeordnet. Optional ist auf der weiteren Halbleiterschicht 102 ein Gate-Dielektrikum 107 angeordnet. Auf der ersten Elektrode 103, der Gate-Elektrode 104 und der zweiten Elektrode 105 ist eine isolierende Schutzschicht angeordnet, die die Elektroden 103, 104 und 105 vor mechanischen Einflüssen schützt. Unterhalb der Pufferschicht 101 ist eine erste Feldplatte 109 angeordnet. Diese Feldplatte wird durch eine erste Isolationsschicht 108 geformt. 1 shows a first device according to the invention 100 with a lateral HEMT. The lateral HEMT has a buffer layer 101 on, which has a first semiconductor material. On the buffer layer 101 is another semiconductor layer 102 arranged, which has a second semiconductor material, wherein the second semiconductor material has a different electron mobility than the first semiconductor material. In other words, a heterostructure is formed because the first semiconductor material and the second semiconductor material are different. On the further semiconductor layer 102 is a first electrode 103 , a gate electrode 104 , and a second electrode 105 arranged. Optionally, on the further semiconductor layer 102 a gate dielectric 107 arranged. On the first electrode 103 , the gate electrode 104 and the second electrode 105 An insulating protective layer is placed on the electrodes 103 . 104 and 105 protects against mechanical influences. Below the buffer layer 101 is a first field plate 109 arranged. This field plate is covered by a first insulation layer 108 shaped.

2 zeigt eine zweite erfindungsgemäße Vorrichtung 200 mit einem lateralen HEMT. Dabei stellen die hinteren Stellen der Bezugszeichen, die identisch sind mit den hinteren Stellen der Bezugszeichen aus 1 die gleichen Merkmale dar. Unterhalb der Pufferschicht 201 sind eine Feldplatte 209, strukturierte Bereiche eines dotierten Siliziumsubstrats 210 und eine erste Isolationsschicht 208 angeordnet. Dabei wird die Form der ersten Feldplatte 209 durch das strukturierte Siliziumsubstrat 210 und die erste Isolationsschicht 208 geformt. 2 shows a second device according to the invention 200 with a lateral HEMT. In this case, the rear positions of the reference numerals, which are identical to the rear positions of the reference numerals 1 the same features. Below the buffer layer 201 are a field plate 209 , structured regions of a doped silicon substrate 210 and a first insulation layer 208 arranged. This will be the shape of the first field plate 209 through the structured silicon substrate 210 and the first insulation layer 208 shaped.

3 zeigt eine dritte erfindungsgemäße Vorrichtung 300 mit einem lateralen HEMT. Dabei stellen die hinteren Stellen der Bezugszeichen, die identisch sind mit den hinteren Stellen der Bezugszeichen aus 1 und 2 die gleichen Merkmale dar. Unterhalb der Pufferschicht 301 ist eine erste Feldplatte 309 angeordnet. Eine Via 311 verbindet die erste Elektrode 303 und die erste Feldplatte 309 elektrisch. 3 shows a third device according to the invention 300 with a lateral HEMT. In this case, the rear positions of the reference numerals, which are identical to the rear positions of the reference numerals 1 and 2 the same features. Below the buffer layer 301 is a first field plate 309 arranged. A via 311 connects the first electrode 303 and the first field plate 309 electric.

In einem Ausführungsbeispiel weisen die erste Feldplatte 109, 209 und 309 des lateralen HEMTs eine Stufe auf, die senkrecht zur Pufferschicht 101, 201 und 301 angeordnet ist. Diese Stufe 118, 218 und 318 ist im Wesentlichen senkrecht, das bedeutet Fertigungstoleranzen werden berücksichtigt.In one embodiment, the first field plate 109 . 209 and 309 of the lateral HEMT on a step perpendicular to the buffer layer 101 . 201 and 301 is arranged. This level 118 . 218 and 318 is essentially vertical, which means that manufacturing tolerances are taken into account.

Optional ist die Stufe 118, 218 und 318 unterhalb der Gate-Elektrode 104, 204 und 304 angeordnet. Dabei ist ein Fußpunkt 116, 216 und 316 der Gate-Elektrode 104, 204 und 304 an einer Seite der Gate-Elektrode 104, 204 und 304 angeordnet, die der zweiten Elektrode 105, 205 und 305 zugewandt ist. In einem weiteren, optionalen Ausführungsbeispiel ist die Stufe 118, 218 und 318 an einem Fußpunkt der Gate-Elektrode 104, 204 und 304 angeordnet, der der ersten Elektrode 103, 203 und 303 zugewandt ist.Optional is the level 118 . 218 and 318 below the gate electrode 104 . 204 and 304 arranged. This is a base 116 . 216 and 316 the gate electrode 104 . 204 and 304 on one side of the gate electrode 104 . 204 and 304 arranged, that of the second electrode 105 . 205 and 305 is facing. In another optional embodiment, the stage is 118 . 218 and 318 at a foot of the gate electrode 104 . 204 and 304 arranged, that of the first electrode 103 . 203 and 303 is facing.

In einem Ausführungsbeispiel ist die erste Elektrode 103, 203 und 303 eine Source-Elektrode und die zweite Elektrode 105, 205 und 305 eine Drain-Elektrode.In one embodiment, the first electrode is 103 . 203 and 303 a source electrode and the second electrode 105 . 205 and 305 a drain electrode.

In einem weiteren Ausführungsbeispiel weist die erste Isolationsschicht eine laterale Länge auf, die sich mindestens vom Fußpunkt 116, 216 und 316 der Gate-Elektrode 104, 204 und 304 bis zur zweiten Elektrode 105, 205 und 305 erstreckt. Das bedeutet, die erste Isolationsschicht 108, 208 und 308 kann auch die zweite Elektrode 105, 205 und 305 überdecken.In a further embodiment, the first insulation layer has a lateral length which extends at least from the base point 116 . 216 and 316 the gate electrode 104 . 204 and 304 to the second electrode 105 . 205 and 305 extends. This means the first insulation layer 108 . 208 and 308 can also be the second electrode 105 . 205 and 305 cover.

Da das dotierte Halbleitersubstrat 210 zumindest teilweise unterhalb der Pufferschicht 101, 201 und 301 angeordnet ist, formt das dotierte Halbleitersubstrat 210 zuerst die erste Isolationsschicht 108, 208 und 308, wobei die erste Feldplatte 109, 209 und 309 dann zum Einen vom strukturierten dotierten Halbleitersubstrat 210 und von der ersten Isolationsschicht 108, 208 und 308 geformt wird.As the doped semiconductor substrate 210 at least partially below the buffer layer 101 . 201 and 301 is arranged, forms the doped semiconductor substrate 210 first the first insulation layer 108 . 208 and 308 , where the first field plate 109 . 209 and 309 then on the one hand from the structured doped semiconductor substrate 210 and from the first insulation layer 108 . 208 and 308 is formed.

4 zeigt eine vierte erfindungsgemäße Vorrichtung 400 mit einem lateralen HEMT. Der laterale HEMT weist eine Pufferschicht 401 auf, auf der eine weitere Halbleiterschicht 402 angeordnet ist. Auf der weiteren Halbleiterschicht 402 ist eine erste Elektrode 403, eine Gate-Elektrode 404, und eine Drainelektrode 405 angeordnet. Optional ist auf der zweiten Schicht 402 ein Gate-Dielektrikum 407 angeordnet. Die Gate-Elektrode 404 weist eine zweite Feldplatte 412 auf, die sich von der Gate-Elektrode 404 lateral in Richtung der Source-Elektrode 403 erstreckt. Der laterale HEMT 400 weist dabei eine geteilte Source-Feldplatte auf, die durch eine Via 420 mit der Source-Elektrode 403 verbunden ist. Die geteilte Source-Feldplatte umfasst die Bereiche 421 und 422. Außerdem weist der laterale HEMT 400 eine Rückseitenelektrode 423 auf, die mit Hilfe einer zweiten Via 424 mit der zweiten Feldplatte 412 elektrisch verbunden ist. Sowohl die geteilte Source-Feldplatte als auch die Rückseitenelektrode 423 werden durch die erste Isolationsschicht 408 geformt. 4 shows a fourth device according to the invention 400 with a lateral HEMT. The lateral HEMT has a buffer layer 401 on top of another semiconductor layer 402 is arranged. On the further semiconductor layer 402 is a first electrode 403 , a gate electrode 404 , and a drain electrode 405 arranged. Optional is on the second layer 402 a gate dielectric 407 arranged. The gate electrode 404 has a second field plate 412 up, extending from the gate electrode 404 lateral to the source electrode 403 extends. The lateral HEMT 400 has a split source field plate through a via 420 with the source electrode 403 connected is. The split source field plate includes the regions 421 and 422 , In addition, the lateral HEMT points 400 a backside electrode 423 on, with the help of a second Via 424 with the second field plate 412 electrically connected. Both the split source field plate and the backside electrode 423 be through the first insulation layer 408 shaped.

In einem Ausführungsbeispiel umfasst die Pufferschicht 101, 201, 301 und 401 GaN. Die weitere Halbleiterschicht 102, 202, 302 und 402 umfasst AlGaN oder InGaN oder AlN.In one embodiment, the buffer layer comprises 101 . 201 . 301 and 401 GaN. The further semiconductor layer 102 . 202 . 302 and 402 includes AlGaN or InGaN or AlN.

Die erste Isolationsschicht 108, 208, 308 und 408 umfasst beispielsweise Siliziumoxid oder SiN. The first insulation layer 108 . 208 . 308 and 408 includes, for example, silicon oxide or SiN.

Die erste Feldplatte 109, 209 und 309 ist metallisch, wobei das Metall eine hohe Wärmeleitfähigkeit aufweist, die es ermöglicht optional die erste Feldplatte als zusätzliche Elektrode zu verwenden. Bei dem Metall handelt es sich beispielsweise um Kupfer, Aluminium, Titan, Nickel, Silber oder Gold. Die erste Feldplatte 109, 209 und 309 kann auch aus einem Stapel mehrerer Metalle aufgebaut sein. Bei dem Halbleitersubstrat 210 handelt es sich beispielsweise um dotiertes Si oder um SiC.The first field plate 109 . 209 and 309 is metallic, wherein the metal has a high thermal conductivity, which makes it possible optionally to use the first field plate as an additional electrode. The metal is, for example, copper, aluminum, titanium, nickel, silver or gold. The first field plate 109 . 209 and 309 can also be constructed from a stack of several metals. In the semiconductor substrate 210 For example, it is doped Si or SiC.

5 zeigt ein Verfahren zur Herstellung der Vorrichtung mit einem lateralen HEMT. Das Verfahren wird dabei auf der Rückseite des HEMTs, d. h. auf der von den Elektroden abgewandten Seite ausgeführt. Es handelt sich somit um einen Backsideprozess. Das Verfahren startet mit einem Schritt 1030, in dem das dotierte Halbleitersubstrat des lateralen HEMTs durch Prozessierung bzw. Ätzen der Rückseite des dotierten Halbleitersubstrats mindestens teilweise entfernt wird. In einem folgenden Schritt 1060 wird eine erste Isolationsschicht auf die Rückseite des dotierten Halbleitersubstrats aufgebracht und strukturiert, so dass die erste Isolationsschicht eine laterale Länge aufweist, die sich mindestens zwischen einem Fußpunkt der Gate-Elektrode und der zweiten Elektrode erstreckt. 5 shows a method of manufacturing the device with a lateral HEMT. The process is carried out on the back of the HEMT, ie on the side facing away from the electrodes. It is therefore a backside process. The procedure starts with a step 1030 in that the doped semiconductor substrate of the lateral HEMT is at least partially removed by processing or etching the rear side of the doped semiconductor substrate. In a following step 1060 For example, a first insulating layer is deposited and patterned on the back side of the doped semiconductor substrate such that the first insulating layer has a lateral length that extends at least between a bottom of the gate electrode and the second electrode.

In einem weiteren Ausführungsbeispiel reicht die Isolationsschicht nicht ganz bis zur Gateelektrode.In a further embodiment, the insulating layer does not reach all the way to the gate electrode.

In einem folgenden Schritt 1070 wird eine erste Metallschicht auf die Pufferschicht und die erste Isolationsschicht aufgebracht und strukturiert, so dass eine erste Feldplatte gebildet wird. In a following step 1070 a first metal layer is applied to the buffer layer and the first insulating layer and patterned so that a first field plate is formed.

In einem weiteren Ausführungsbeispiel wird der laterale HEMT in einem optionalen Schritt 1020 auf ein Fremdsubstrat, wie Glas, aufgebracht. Dieser Schritt erfolgt vor dem Schritt 1030. Dabei wird die Vorderseite des HEMTs, d. h. die Seite mit den Elektroden, die durch eine Schutzschicht geschützt ist, auf das Fremdsubstrat aufgebracht. Dies erleichtert das Prozessieren des lateralen HEMTs. Optional kann das Fremdsubstrat am Ende des Herstellungsverfahrens in Schritt 1150 entfernt werden.In another embodiment, the lateral HEMT is in an optional step 1020 on a foreign substrate, such as glass, applied. This step is done before the step 1030 , In this case, the front side of the HEMT, ie the side with the electrodes, which is protected by a protective layer, applied to the foreign substrate. This facilitates the processing of the lateral HEMT. Optionally, the foreign substrate may be added at the end of the manufacturing process in step 1150 be removed.

In einem weiteren Ausführungsbeispiel wird zwischen dem Schritt 1030 und 1060 ein weiterer Schritt ausgeführt. Dabei folgt der Schritt 1040 unmittelbar auf den Schritt 1030, wobei im Schritt 1040 die Heterostruktur aus Pufferschicht und weiterer Halbleiterschicht im Bereich der ersten Elektrode mittels Trockenätzen entfernt wird. Durch das Aufbringen einer zweiten Metallschicht im Schritt 1070 wird dadurch auch die Durchkontaktierung gefüllt.In a further embodiment, between the step 1030 and 1060 carried out another step. This is followed by the step 1040 immediately on the step 1030 , where in step 1040 the heterostructure of the buffer layer and further semiconductor layer in the region of the first electrode is removed by dry etching. By applying a second metal layer in the step 1070 This also filled the via.

In einem weiteren Ausführungsbeispiel wird nach dem optionalen Schritt 1040 ein weiterer Schritt 1050 erfolgen, indem ein Bereich der ersten Elektrode bis zur Schutzschicht der Vorderseite entfernt wird. Nach Durchführung der Schritte 1060 und 1070 folgt ein weiterer Schritt 1080, in dem die erste Metallschicht strukturiert wird, so dass ein Bereich unterhalb der Strecke zwischen der Gate-Elektrode und der Drain-Elektrode freiliegt. In einem folgenden Schritt 1090 wird die erste Metallschicht im Bereich unterhalb der ersten Elektrode entfernt, so dass ein Bereich für eine zweite Via entsteht. In einem folgenden Schritt 1100 wird eine zweite Isolationsschicht in einem Bereich unterhalb der Strecke zwischen der Gate-Elektrode und der Drain-Elektrode aufgebracht. In einem folgenden Schritt 1110 wird die zweite Isolationsschicht im Bereich unterhalb des Sourcekontakts entfernt. In einem folgenden Schritt 1120 wird eine zweite Metallschicht aufgebracht, und in einem folgenden Schritt 1130 wird eine dritte Isolationsschicht aufgebracht. In einem folgenden Schritt 1140 wird eine dritte Metallschicht aufgebracht. Durch den Aufbau der geteilten Source-Feldplatte, die sich nun aus einer ersten, einer zweiten und einer dritten Metallschicht zusammensetzt, kann die elektrische Feldverteilung im Bauelement gezielt gesteuert werden. Die maximale Feldstärke kann auf diese Weise an die Feldplattenkante und somit innerhalb der ersten Isolationsschicht verschoben werden. Dies reduziert die Spitzenfeldstärke im GaN-Buffer bis zur Oberseitenschutzschicht. Dadurch erhöht sich die Durchbruchspannung des Transistors und die Fehlstellenumladung bzw. Fehlstellenerzeugung wird verringert. Somit erhöht sich die dynamische Performance. Gleichzeitig wird die Zuverlässigkeit des Bauelements erhöht. Die auf diese Weise hergestellten Transistoren können in vielen leistungselektronischen Wandlern genutzt werden, beispielsweise im Automotiv-Bereich bei Hybrid- oder Elektrofahrzeugen, sowie im Photovoltaikbereich für die Realisierung von beispielsweise Invertersystemen.In a further embodiment, after the optional step 1040 Another Step 1050 take place by removing a portion of the first electrode to the protective layer of the front side. After performing the steps 1060 and 1070 follows another step 1080 in that the first metal layer is patterned so that an area below the path between the gate electrode and the drain electrode is exposed. In a following step 1090 the first metal layer is removed in the region below the first electrode, so that an area for a second via is formed. In a following step 1100 For example, a second insulating layer is deposited in a region below the gap between the gate electrode and the drain electrode. In a following step 1110 the second insulation layer is removed in the region below the source contact. In a following step 1120 a second metal layer is applied, and in a subsequent step 1130 a third insulation layer is applied. In a following step 1140 a third metal layer is applied. By constructing the divided source field plate, which now consists of a first, a second and a third metal layer, the electric field distribution in the component can be controlled in a targeted manner. The maximum field strength can be shifted in this way to the field plate edge and thus within the first insulating layer. This reduces the peak field strength in the GaN buffer to the top protection layer. As a result, the breakdown voltage of the transistor increases and the defect transfer or defect generation is reduced. This increases the dynamic performance. At the same time the reliability of the device is increased. The transistors produced in this way can be used in many power electronic converters, for example in the automotive sector in hybrid or electric vehicles, as well as in the photovoltaic sector for the realization of, for example, inverter systems.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102013211374 A1 [0002] DE 102013211374 A1 [0002]

Claims (13)

Vorrichtung (100, 200, 300, 400) umfassend einen lateralen HEMT, wobei der laterale HEMT mindestens eine Pufferschicht (101, 201, 301, 401) umfasst auf der eine weitere Halbleiterschicht (102, 202, 302, 402) angeordnet ist, wobei auf der weiteren Halbleiterschicht (102, 202, 302, 402) eine erste Elektrode (103, 203, 303, 403), eine Gate-Elektrode (104, 204, 304, 404) und eine zweite Elektrode (105, 205, 305, 405) angeordnet sind, dadurch gekennzeichnet, dass eine erste Feldplatte (109, 209, 309, 409) unterhalb der Pufferschicht (101, 201, 301, 401) angeordnet ist, wobei die erste Feldplatte (109, 209, 309, 409) zumindest teilweise an die Pufferschicht (101, 201, 301, 401) angrenzt.Contraption ( 100 . 200 . 300 . 400 ) comprising a lateral HEMT, wherein the lateral HEMT comprises at least one buffer layer ( 101 . 201 . 301 . 401 ) comprises on the another semiconductor layer ( 102 . 202 . 302 . 402 ) is arranged, wherein on the further semiconductor layer ( 102 . 202 . 302 . 402 ) a first electrode ( 103 . 203 . 303 . 403 ), a gate electrode ( 104 . 204 . 304 . 404 ) and a second electrode ( 105 . 205 . 305 . 405 ) are arranged, characterized in that a first field plate ( 109 . 209 . 309 . 409 ) below the buffer layer ( 101 . 201 . 301 . 401 ), wherein the first field plate ( 109 . 209 . 309 . 409 ) at least partially to the buffer layer ( 101 . 201 . 301 . 401 ) adjoins. Vorrichtung (100, 200, 300, 400) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Feldplatte (109, 209, 309, 409) mindestens eine Stufe (118, 218, 318, 418) aufweist, wobei die Stufe (118, 218, 318, 418) insbesondere im Wesentlichen senkrecht zur Pufferschicht (101, 201, 301, 401) angeordnet ist.Contraption ( 100 . 200 . 300 . 400 ) according to claim 1, characterized in that the first field plate ( 109 . 209 . 309 . 409 ) at least one stage ( 118 . 218 . 318 . 418 ), wherein the stage ( 118 . 218 . 318 . 418 ), in particular substantially perpendicular to the buffer layer ( 101 . 201 . 301 . 401 ) is arranged. Vorrichtung (100, 200, 300, 400) nach Anspruch 2, dadurch gekennzeichnet, dass die Stufe (118, 218, 318, 418) unterhalb der Gate-Elektrode (104, 204, 304, 404) angeordnet ist.Contraption ( 100 . 200 . 300 . 400 ) according to claim 2, characterized in that the stage ( 118 . 218 . 318 . 418 ) below the gate electrode ( 104 . 204 . 304 . 404 ) is arranged. Vorrichtung (100, 200, 300, 400) nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass die Stufe (118, 218, 318, 418) unterhalb eines Fusspunktes (116, 216, 316, 416) der Gate-Elektrode (104, 204, 304, 404) angeordnet ist, wobei der Fusspunkt (116, 216, 316, 416) an einer Seite der Gate-Elektrode (104, 204, 304, 404) angeordnet ist, die der zweiten Elektrode (105, 205, 305, 405) zugewandt ist.Contraption ( 100 . 200 . 300 . 400 ) according to one of claims 2 or 3, characterized in that the stage ( 118 . 218 . 318 . 418 ) below a foot point ( 116 . 216 . 316 . 416 ) of the gate electrode ( 104 . 204 . 304 . 404 ), the base point ( 116 . 216 . 316 . 416 ) on one side of the gate electrode ( 104 . 204 . 304 . 404 ), which is the second electrode ( 105 . 205 . 305 . 405 ) is facing. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Elektrode (103, 203, 303, 403) eine Sourceelektrode ist und die zweite Elektrode (105, 205, 305, 405) eine Drainelektrode ist. Contraption ( 100 . 200 . 300 . 400 ) according to one of the preceding claims, characterized in that the first electrode ( 103 . 203 . 303 . 403 ) is a source electrode and the second electrode ( 105 . 205 . 305 . 405 ) is a drain electrode. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste Isolationsschicht (108, 208, 308, 408) unterhalb der Pufferschicht (101, 201, 301, 401) angeordnet ist und zumindest teilweise unmittelbar an die Pufferschicht (101, 201, 301, 401) angrenzt. Contraption ( 100 . 200 . 300 . 400 ) according to one of the preceding claims, characterized in that a first insulation layer ( 108 . 208 . 308 . 408 ) below the buffer layer ( 101 . 201 . 301 . 401 ) is arranged and at least partially directly to the buffer layer ( 101 . 201 . 301 . 401 ) adjoins. Vorrichtung (100, 200, 300, 400) nach Anspruch 6, dadurch gekennzeichnet, dass die erste Isolationsschicht (108, 208, 308, 408) eine laterale Länge aufweist, die sich mindestens von der Gate-Elektrode (104, 204, 304, 404), insbesondere dem Fußpunkt (116, 216, 316, 416), bis zur zweiten Elektrode (105, 205, 305, 405) erstreckt. Contraption ( 100 . 200 . 300 . 400 ) according to claim 6, characterized in that the first insulating layer ( 108 . 208 . 308 . 408 ) has a lateral length extending at least from the gate electrode ( 104 . 204 . 304 . 404 ), in particular the base ( 116 . 216 . 316 . 416 ), to the second electrode ( 105 . 205 . 305 . 405 ). Vorrichtung (100, 200, 300, 400) nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass die erste Isolationsschicht (108, 208, 308, 408) dazu eingerichtet ist, die erste Feldplatte (109, 209, 309) zu strukturieren, wobei die erste Feldplatte (109, 209, 309) teilweise unterhalb der ersten Isolationsschicht (108, 208, 308, 408) angeordnet ist und teilweise unmittelbar an die erste Isolationsschicht (108, 208, 308, 408) angrenzt.Contraption ( 100 . 200 . 300 . 400 ) according to one of claims 6 or 7, characterized in that the first insulating layer ( 108 . 208 . 308 . 408 ) is adapted to the first field plate ( 109 . 209 . 309 ), the first field plate ( 109 . 209 . 309 ) partially below the first insulation layer ( 108 . 208 . 308 . 408 ) is arranged and partially directly to the first insulating layer ( 108 . 208 . 308 . 408 ) adjoins. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein strukturiertes dotiertes Halbleitersubstrat (210) zumindest teilweise unterhalb der Pufferschicht (101, 201, 301, 401) angeordnet ist, wobei das Halbleitersubstrat (210) unmittelbar an die Pufferschicht (101, 201, 301, 401) angrenzt.Contraption ( 100 . 200 . 300 . 400 ) according to one of the preceding claims, characterized in that a structured doped semiconductor substrate ( 210 ) at least partially below the buffer layer ( 101 . 201 . 301 . 401 ), wherein the semiconductor substrate ( 210 ) directly to the buffer layer ( 101 . 201 . 301 . 401 ) adjoins. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste Via (311) zwischen der ersten Elektrode (103, 203, 303, 403) und der ersten Feldplatte (109, 209, 309) angeordnet ist, wobei die erste Via (311) die erste Elektrode (103, 203, 303, 403) und die erste Feldplatte (109, 209, 309) elektrisch verbindet.Contraption ( 100 . 200 . 300 . 400 ) according to one of the preceding claims, characterized in that a first via ( 311 ) between the first electrode ( 103 . 203 . 303 . 403 ) and the first field plate ( 109 . 209 . 309 ), the first via ( 311 ) the first electrode ( 103 . 203 . 303 . 403 ) and the first field plate ( 109 . 209 . 309 ) electrically connects. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gate-Elektrode (104, 204, 304, 404) eine zweite Feldplatte (412) umfasst, wobei die zweite Feldplatte (412) unmittelbar auf der Gate-Elektrode (104, 204, 304, 404) angeordnet ist und sich lateral mindestens in Richtung der ersten Elektrode (103, 203, 303, 403) erstreckt. Contraption ( 100 . 200 . 300 . 400 ) according to one of the preceding claims, characterized in that the gate electrode ( 104 . 204 . 304 . 404 ) a second field plate ( 412 ), wherein the second field plate ( 412 ) directly on the gate electrode ( 104 . 204 . 304 . 404 ) is arranged laterally and at least in the direction of the first electrode ( 103 . 203 . 303 . 403 ). Vorrichtung (100, 200, 300, 400) nach Anspruch 11, dadurch gekennzeichnet, dass eine Rückseitenelektrode (415) unterhalb der Pufferschicht (101, 201, 301, 401) in einem vertikalen Abstand zur Pufferschicht (101, 201, 301, 401) innerhalb der ersten Isolationsschicht (108, 208, 308, 408) angeordnet ist, wobei eine zweite Via (413) die Rückseitenelektrode (415) mit der zweiten Feldplatte (412) elektrisch verbindet, sodass sich eine Rückseitenkavität bildet. Contraption ( 100 . 200 . 300 . 400 ) according to claim 11, characterized in that a backside electrode ( 415 ) below the buffer layer ( 101 . 201 . 301 . 401 ) at a vertical distance to the buffer layer ( 101 . 201 . 301 . 401 ) within the first insulation layer ( 108 . 208 . 308 . 408 ), wherein a second via ( 413 ) the backside electrode ( 415 ) with the second field plate ( 412 ) electrically connects, so that forms a backside cavity. Verfahren zur Herstellung eines lateralen HEMTs (100, 200, 300, 400), wobei der laterale HEMT mindestens eine Pufferschicht (101, 201, 301, 401) umfasst auf der eine weitere Halbleiterschicht (102, 202, 302, 402) angeordnet ist, wobei auf der weiteren Halbleiterschicht (102, 202, 302, 402) eine erste Elektrode (103, 203, 303, 403), eine Gate-Elektrode (104, 204, 304, 404) und eine zweite Elektrode (105, 205, 305, 405) angeordnet sind und die Pufferschicht (101, 201, 301, 401) auf einer Vorderseite eines dotierten Halbleitersubstrat (210) angeordnet ist, und das dotierte Halbleitersubstrat (210) eine Rückseite aufweist, die der Vorderseite gegenüberliegt mit den Schritten: • Mindestens teilweises Entfernen (1030) des dotierten Halbleitersubstrats (210) durch Ätzen der Rückseite des dotierten Halbleitersubstrats (210), • Strukturiertes Aufbringen (1060) einer ersten Isolationsschicht (108, 208, 308, 408) unterhalb der Pufferschicht (101, 201, 301, 401), sodass sich die erste Isolationsschicht (108, 208, 308, 408) von einem Fußpunkt (116, 216, 316, 416) der Gate-Elektrode (104, 204, 304, 404) lateral in Richtung der zweiten Elektrode (105, 205, 305, 405) erstreckt, wobei sich die erste Isolationsschicht insbesondere mindestens vom Fußpunkt der Gate-Elektrode bis zur zweiten Elektrode erstreckt, und • Aufbringen (1070) und Strukturierung einer ersten Metallschicht auf die Pufferschicht (101, 201, 301, 401) und die erste Isolationsschicht (108, 208, 308, 408), sodass eine erste Feldplatte (109, 209, 309) gebildet wird.Method for producing a lateral HEMT ( 100 . 200 . 300 . 400 ), wherein the lateral HEMT has at least one buffer layer ( 101 . 201 . 301 . 401 ) comprises on the another semiconductor layer ( 102 . 202 . 302 . 402 ) is arranged, wherein on the further semiconductor layer ( 102 . 202 . 302 . 402 ) a first electrode ( 103 . 203 . 303 . 403 ), a gate electrode ( 104 . 204 . 304 . 404 ) and a second electrode ( 105 . 205 . 305 . 405 ) and the buffer layer ( 101 . 201 . 301 . 401 ) on a front side of a doped semiconductor substrate ( 210 ), and the doped semiconductor substrate (FIG. 210 ) one Rear side facing the front side, with the steps: • At least partial removal ( 1030 ) of the doped semiconductor substrate ( 210 by etching the rear side of the doped semiconductor substrate ( 210 ), • structured application ( 1060 ) a first insulation layer ( 108 . 208 . 308 . 408 ) below the buffer layer ( 101 . 201 . 301 . 401 ), so that the first insulation layer ( 108 . 208 . 308 . 408 ) from a base point ( 116 . 216 . 316 . 416 ) of the gate electrode ( 104 . 204 . 304 . 404 ) laterally in the direction of the second electrode ( 105 . 205 . 305 . 405 ), wherein the first insulation layer extends in particular at least from the base point of the gate electrode to the second electrode, and 1070 ) and structuring of a first metal layer on the buffer layer ( 101 . 201 . 301 . 401 ) and the first insulation layer ( 108 . 208 . 308 . 408 ), so that a first field plate ( 109 . 209 . 309 ) is formed.
DE102016200825.0A 2016-01-21 2016-01-21 Apparatus and method for producing a lateral HEMT Pending DE102016200825A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016200825.0A DE102016200825A1 (en) 2016-01-21 2016-01-21 Apparatus and method for producing a lateral HEMT
CN201710043636.8A CN106992210B (en) 2016-01-21 2017-01-19 Apparatus and method for fabricating lateral HEMT
TW106101846A TWI718233B (en) 2016-01-21 2017-01-19 Device and method for producing a lateral hemt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016200825.0A DE102016200825A1 (en) 2016-01-21 2016-01-21 Apparatus and method for producing a lateral HEMT

Publications (1)

Publication Number Publication Date
DE102016200825A1 true DE102016200825A1 (en) 2017-07-27

Family

ID=59295682

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016200825.0A Pending DE102016200825A1 (en) 2016-01-21 2016-01-21 Apparatus and method for producing a lateral HEMT

Country Status (3)

Country Link
CN (1) CN106992210B (en)
DE (1) DE102016200825A1 (en)
TW (1) TWI718233B (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013211374A1 (en) 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor and method for manufacturing a transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059595A (en) * 2005-08-24 2007-03-08 Toshiba Corp Nitride semiconductor element
JP2008244001A (en) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd Nitride semiconductor device
JP2008258419A (en) * 2007-04-05 2008-10-23 Toshiba Corp Nitride semiconductor device
US8772832B2 (en) * 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
JP2012038885A (en) * 2010-08-06 2012-02-23 Panasonic Corp Semiconductor device and method of manufacturing the same
CN103329256B (en) * 2010-12-15 2016-09-21 宜普电源转换公司 There is the semiconductor device of rear surface isolation
JP5758132B2 (en) * 2011-01-26 2015-08-05 株式会社東芝 Semiconductor element
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
JP6156015B2 (en) * 2013-09-24 2017-07-05 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN105280695A (en) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013211374A1 (en) 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor and method for manufacturing a transistor

Also Published As

Publication number Publication date
TWI718233B (en) 2021-02-11
CN106992210B (en) 2022-08-16
CN106992210A (en) 2017-07-28
TW201737352A (en) 2017-10-16

Similar Documents

Publication Publication Date Title
DE102014213565B4 (en) Semiconductor device and method of manufacturing the same
DE112005001179B4 (en) Improved dielectric passivation for semiconductor devices and processes
DE102015114707B4 (en) Method of manufacturing a semiconductor device
DE102009018054B4 (en) Lateral HEMT and method of making a lateral HEMT
DE102016114496B4 (en) Semiconductor device, transistor arrangement and manufacturing method
DE102008060704B4 (en) Field effect transistor device and method for its production with a composite passivation process
DE102005048102A1 (en) Interdigital rectifier with multi-channel group III nitrite heterostructure
DE112006002487B4 (en) Preparation of Group III Nitride Semiconductor Devices
DE112010001557T5 (en) Doping diffusion method on GaN buffer layers
EP3011598A1 (en) Transistor and method for producing a transistor
DE102016109338A1 (en) NORMALLY TURNED OFF TRANSISTOR WITH REDUCED SWITCHING RESISTANCE AND MANUFACTURING METHOD THEREFOR
DE102014209931A1 (en) Semiconductor device and method for its production
DE102017210711A1 (en) Semiconductor device
DE112014003479T5 (en) GaN component with reduced output capacity and method of making the same
DE102019210821A1 (en) Semiconductor device and power conversion device
DE102014204664A1 (en) Pressure sensor and method of manufacturing the pressure sensor
DE102014104103A1 (en) Method and substrate for thick III-N epitaxial layers
DE102014108986B4 (en) Semiconductor component and method for its production
DE102020215006A1 (en) Vertical power semiconductor device and method for manufacturing a vertical power semiconductor device
DE112014003175B4 (en) Process for producing self-aligning insulation in gallium nitride components and integrated circuits
DE112013003623T5 (en) Semiconductor device and method of making the same
WO2017001082A1 (en) Transistor having high electron mobility
DE112007000668T5 (en) Group III-nitride power semiconductor component
DE102016200825A1 (en) Apparatus and method for producing a lateral HEMT
DE102021115509A1 (en) GALLIUM NITRIDE-BASED STEP-LIKE FIELD PLATE DEVICE AND METHOD OF PRODUCTION THEREOF

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings