-
TECHNISCHES FELD
-
Die vorliegende Anmeldung betrifft Halbleitervorrichtungskapselung, und betrifft insbesondere das Ausbilden einer Schutzbeschichtung in einer Kapselungsbaugruppe.
-
HINTERGRUND
-
Halbleiterkapselung (engl. semiconductor packaging) wird üblicherweise verwendet, um integrierte Schaltkreise, wie etwa Controller, ASIC-Vorrichtungen, Sensoren usw., unterzubringen und zu schützen. Halbleiterkapselung soll die integrierten Schaltkreise und zugehörige elektrische Verbindungen (z.B. Drahtbondungen, Lotverbindungen usw.) vor möglicherweise schädigenden Umweltbedingungen, wie etwa extremen Temperaturveränderungen, Feuchtigkeit, Staubpartikeln usw., schützen. Die Kapselung von Sensorvorrichtungen, wie etwa MEMs-Sensorvorrichtungen (Micro-Electro-Mechanical Systems), stellen einmalige Herausforderungen dar. MEMs-Vorrichtungen werden üblicherweise verwendet, um Umgebungsparameter, wie etwa Temperatur, Druck, Schall, Atmosphärenzusammensetzung usw., zu messen. Die Sensorelemente erfordern daher wenigstens eine teilweise Aussetzung gegenüber der äußeren Umgebung, so dass der Umgebungsparameter genau gemessen werden kann. Die Kapselung für eine MEMs-Vorrichtung muss daher das doppelte Ziel erreichen, die integrierten Schaltkreise und zugehörige elektrische Verbindungen zu schützen, während sie das (die) Sensorelement(e) der MEMs-Vorrichtung der äußeren Umgebung aussetzt.
-
Eine Vielzahl von vergossenen (engl. molded) Einkapselungsstrukturen wird zum Kapseln von MEMs-Halbleitervorrichtungen verwendet. Zum Beispiel kann eine vorgeformte Struktur verwendet werden, um eine MEMs-Vorrichtung zu kapseln, und der Hohlraum kann mit einem weichen Gel, wie etwa einem Silikongel, gefüllt werden. Diese Gele versiegeln und schützen die Schaltkreise und elektrischen Verbindungen. Gemäß einer anderen Technik wird die Einkapselung direkt auf die MEMs-Vorrichtung gespritzt, um die MEMs-Vorrichtung mit dem Kapselungsmaterial (z.B. Plastik oder Keramik) zu versiegeln und zu schützen. Dies kann zum Beispiel durch Spritzpressen (engl. transfer molding) erfolgen. Gemäß einer anderen Technik kann das Kapselungsmaterial teilweise um die MEMs-Vorrichtung herum gebildet werden, wobei eine Öffnung oder eine Kammer einen Erfassungsteil der MEMs-Vorrichtung freilegt. Diese Öffnung oder Kammer kann mit einem weichen Silikongel gefüllt werden.
-
Die oben beschriebenen Techniken weisen einige Nachteile auf. Zum Beispiel können die oben beschriebenen Gele die MEMs-Vorrichtung möglicherweise beschädigen und/oder die Leistungsfähigkeit der MEMs-Vorrichtung möglicherweise degradieren. Tatsächlich können die oben genannten Gele mit bestimmten MEMs-Vorrichtungen nicht verwendet werden, da die Gele den Sensor teilweise oder vollständig blockieren. Weiterhin können die Vergussprozesse, die zum Bilden der Kapselungsstrukturen verwendet werden, teuer sein, da diese Prozesse spezifische Werkzeuge für spezielle MEMs-Vorrichtungsgeometrien erfordern.
-
ZUSAMMENFASSUNG
-
Ein Verfahren zur Kapselung einer Halbleitervorrichtung wird offenbart. Gemäß einer Ausführungsform wird ein erstes Halbleitersubstrat mit wenigstens einer integrierten Halbleitervorrichtung bereitgestellt. Eine Lift-Off-Schicht wird auf einer Hauptoberfläche des ersten Halbleitersubstrats gebildet. Die Lift-Off-Schicht wird so strukturiert, dass Öffnungen in der Lift-Off-Schicht gebildet werden, die auf beiden Seiten eines ersten Teils der Lift-Off-Schicht angeordnet sind. Das erste Substrat wird mit einem zweiten Substrat durch eine Zwischenverbindungsstruktur verbunden, wobei die Hauptoberfläche des ersten Halbleitersubstrats freigelegt wird. Freiliegende Oberflächen des ersten und zweiten Substrats und die Verbindungsstruktur werden mit einer Parylenbeschichtung beschichtet, wobei ein erster Teil der Parylenbeschichtung von dem ersten Teil der Lift-Off-Schicht gestützt wird. Der erste Teil der Parylenbeschichtung wird unter Verwendung einer Lift-Off-Technik, die den ersten Teil der Lift-Off-Schicht entfernt, selektiv entfernt. Die Lift-Off-Technik wird nach dem Verbinden des ersten Substrats mit dem zweiten Substrat durchgeführt.
-
Gemäß einer anderen Ausführungsform eines Kapselungsverfahrens für eine Halbleitervorrichtung wird ein erstes Halbleitersubstrat mit einer Sensorvorrichtung bereitgestellt. Ein Erfassungsteil der Sensorvorrichtung ist konfiguriert, einen Umgebungsparameter, der an einer Hauptoberfläche des ersten Halbleitersubstrats vorliegt, zu messen. Eine Baugruppe wird gebildet, indem das erstes Halbleitersubstrat an ein zweites Substrat montiert wird, wobei der Erfassungsteil von dem zweiten Substrat beabstandet wird. Freiliegende Oberflächen des ersten und zweiten Substrats werden mit einer Parylenbeschichtung beschichtet, wobei die Parylenbeschichtung die äußeren Oberflächen vor Feuchtigkeit und Partikeln schützt. Ein erster Teil der Parylenbeschichtung, der über dem Erfassungsteil angeordnet ist, wird selektiv entfernt, so dass der Erfassungsteil von der Parylenbeschichtung freigelegt wird, wobei das selektive Entfernen des ersten Teils der Parylenbeschichtung nach dem Bilden der Baugruppe durchgeführt wird.
-
Eine gekapselte Halbleitervorrichtung wird offenbart. Gemäß einer Ausführungsform beinhaltet die gekapselte Halbleitervorrichtung eine geformte Hohlraumeinkapselung mit einem inneren Hohlraum und elektrisch leitenden Zuleitungen (engl. leads). Die gekapselte Halbleitervorrichtung beinhaltet ferner ein erstes an der geformten Hohlraumeinkapselung befestigtes Halbleitersubstrat und beinhaltet wenigstens eine integrierte Halbleitervorrichtung. Die gekapselte Halbleitervorrichtung beinhaltet ferner ein zweites Substrat, das durch eine Zwischenverbindungsstruktur mit dem ersten Halbleitersubstrat verbunden wird, wobei eine Hauptoberfläche des ersten Halbleitersubstrats von dem zweiten Substrat beabstandet ist. Die gekapselte Halbleitervorrichtung beinhaltet ferner eine Parylenbeschichtung, die Oberflächen des ersten Halbleitersubstrats, des zweiten Substrats und der Zwischenverbindungsstruktur bedeckt. Die gekapselte Halbleitervorrichtung beinhaltet ferner eine elektrische Verbindung zwischen Anschlüssen des ersten und/oder zweiten Substrats und wenigstens einer der elektrisch leitenden Zuleitungen.
-
Ein Fachmann wird zusätzliche Merkmale und Vorteile bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen erkennen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszeichen kennzeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen.
-
Ausführungsformen sind in den Zeichnungen abgebildet und in der folgenden Beschreibung ausführlich beschrieben.
-
1 veranschaulicht einen Halbleiterwafer mit mehreren Halbleitervorrichtungen gemäß einer Ausführungsform.
-
2 veranschaulicht das Bilden einer entfernbaren Lift-Off-Schicht, die auf dem Wafer, der eine erste und zweite Schicht beinhaltet, gebildet wird, gemäß einer Ausführungsform.
-
3 veranschaulicht das Strukturieren der Lift-Off-Schicht gemäß einer Ausführungsform, so dass verbliebene Teile der Lift-Off-Schicht ausgewählte Teile des Wafers bedecken.
-
4 veranschaulicht eine Baugruppe gemäß einer Ausführungsform, die gebildet wird, indem der Wafer in mehrere Halbleitervorrichtungen zerteilt wird und indem eine der zerteilten Halbleitervorrichtungen elektrisch mit einem anderen Substrat verbunden wird.
-
5 veranschaulicht einen Parylenbeschichtungsprozess, der auf die Baugruppe angewandt werden kann, gemäß einer Ausführungsform.
-
6 veranschaulicht die Baugruppe mit freiliegenden Oberflächen, die mit Parylen beschichtet werden, gemäß einer Ausführungsform.
-
7 veranschaulicht die Baugruppe nach der Durchführung einer Lift-Off-Technik, die erste Teile der Parylenbeschichtung entfernt, ohne angrenzende Teile der Parylenbeschichtung zu entfernen, gemäß einer Ausführungsform.
-
8 veranschaulicht die an eine geformte Hohlraumeinkapselung montierte Baugruppe gemäß einer Ausführungsform.
-
9 veranschaulicht die elektrisch mit der geformten Hohlraumeinkapselung verbundene Baugruppe gemäß einer Ausführungsform.
-
10 veranschaulicht die elektrisch mit der geformten Hohlraumeinkapselung verbundene Baugruppe gemäß einer anderen Ausführungsform.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Hierin beschriebene Ausführungsformen beinhalten ein Verfahren zum Kapseln einer Halbleitervorrichtung, wie etwa einer MEMs-Vorrichtung, unter Verwendung einer Schutzbeschichtung, die die gekapselte Vorrichtung vor möglicherweise schädigenden Umgebungsbedingungen schützt. Gemäß einer Ausführungsform ist die Schutzbeschichtung eine Parylenbeschichtung. Die Parylenbeschichtung kann in einem sogenannten „back end of the line“-Prozess aufgetragen werden, der nach der Waferverarbeitung (z.B. Dotierung, Metallisierung usw.) stattfindet und der nach dem Zusammenbau der Halbleitervorrichtung mit wenigstens einer anderen Vorrichtung (z.B. in einer Flip-Chip-Konfiguration) stattfinden kann. Die Parylenbeschichtung kann in einem nichtselektiven Prozess aufgetragen werden. Zum Beispiel kann die Baugruppe in einer Kammer platziert und einer Umgebung ausgesetzt werden, die das Parylen auf jeder freiliegenden Oberfläche der Baugruppe bildet. Auf diese Weise wird die Parylenbeschichtung alle Bereiche in der Einkapselung, die für Beschädigung durch Feuchtigkeit und Partikel anfällig sind, einschließlich aller elektrischer Schnittstellen, bedecken werden.
-
Eine Lift-Off-Technik kann verwendet werden, um die Parylenbeschichtung von festgelegten Bereichen selektiv zu entfernen. Die Lift-Off-Technik kann ausgeführt werden, indem die Baugruppe vor dem Auftragen der Parylenbeschichtung vorverarbeitet wird. Insbesondere wird eine Lift-Off-Schicht auf der Halbleitervorrichtung vor dem Auftragen der Parylenbeschichtung gebildet und strukturiert. Die verbliebenen Teile der Lift-Off-Schicht sind über einem ausgewählten Bereich der Halbleitervorrichtung angeordnet. Nachdem die Halbleitervorrichtung mit dem Parylen beschichtet worden ist, werden die verbliebenen Teile der Lift-Off-Schicht entfernt (z.B. durch Auflösen). Dieser Prozess entfernt lediglich die Teile der Parylenbeschichtung, die auf den verbliebenen Teilen der Lift-off-Schicht angeordnet sind, ohne die angrenzenden Teile der Parylenbeschichtung zu entfernen.
-
Gemäß einer vorteilhaften Ausführungsform wird die Lift-Off-Schicht vor dem Auftragen der Parylenbeschichtung mit einem Hinterschnitt (Undercut) strukturiert. Dieser Hinterschnitt erzeugt eine Lücke zwischen der Parylenbeschichtung, die auf den verbliebenen Teilen der Lift-Off-Schicht gebildet ist, und den angrenzenden Teilen der Parylenbeschichtung, die direkt auf dem Substrat gebildet sind. Die Lücke gewährleistet, dass sich nur die ausgewählten Teile der Parylenbeschichtung (d.h. die Teile, die auf den verbliebenen Teilen der Lift-Off-Schicht angeordnet sind) von dem Substrat ablösen, ohne gleichzeitig die Parylenbeschichtung von Bereichen zu entfernen. Dementsprechend bietet der Prozess eine genaue selektive Entfernung der Parylenbeschichtung in einem erwünschten Bereich, wie etwa dem Erfassungsteil (oder Erfassungsabschnitt) einer MEMs-Vorrichtung. Auf diese Weise kann der Erfassungsteil der äußeren Umgebung vollständig ausgesetzt werden, während verbleibende Teile der gekapselten Vorrichtung durch die Parylenbeschichtung geschützt verbleiben.
-
Mit Bezug auf 1 ist ein Halbleiterwafer 100 abgebildet. Der Halbleiterwafer 100 beinhaltet mehrere erste Substrate 102, d.h. Halbleiter-Dies, wobei jedes der ersten Substrate 102 wenigstens eine integrierte Halbleitervorrichtung aufweist. Der Wafer aus 1 beinhaltet zwei der ersten Substrate 102 lediglich zu Veranschaulichungszwecken und ein einziger Halbleiterwafer 100 kann eine große Anzahl von diskreten Halbleitervorrichtungen beinhalten und kann hunderte oder tausende der ersten Substrate 102 beinhalten. Die Halbleitervorrichtungen in jedem der ersten Substrate 102 können eine beliebige aus einer Vielzahl von integrierten Schaltkreisvorrichtungen, wie etwa eine Schaltvorrichtung, Logikvorrichtung, Speicher, Controller, Sensor usw., sein. Das Halbleitermaterial des Halbleiterwafers 100 kann ein beliebiges oder eine beliebige Kombination einer Vielzahl von Halbleitermaterialien beinhalten, die verwendet werden, um integrierte Halbleitervorrichtungen zu bilden, wie etwa zum Beispiel Silizium (Si), Siliziumgermanium (SiGe), Siliziumcarbid (SiC), Galliumnitrid (GaN), Galliumaluminiumnitrid (GaAlN) und dergleichen.
-
Gemäß einer Ausführungsform beinhaltet jedes der ersten Substrate 102 eine MEMs-Sensorvorrichtung. Die MEMs-Sensorvorrichtungen beinhalten einen Erfassungsteil 104, der konfiguriert ist, einen Umgebungsparameter zu messen, der an einer Hauptoberfläche 106 des ersten Substrats 102 vorliegt. Zum Beispiel kann der Erfassungsteil 104 ein Drucksensor sein, der konfiguriert ist, Umgebungsluftdruck auf der Hauptoberfläche 106 zu detektieren. Der Erfassungsteil 104 kann direkt auf der Hauptoberfläche 106 des ersten Substrats 102 angeordnet werden oder kann innerhalb des ersten Substrats 102 des Halbleitersubstrats angeordnet werden.
-
Mit Bezug auf 2 wird eine Lift-Off-Schicht 108 auf dem Halbleiterwafer 100 gebildet. Die Lift-Off-Schicht 108 wird auf einer Hauptoberfläche 106 des Halbleiterwafers 100 gebildet, die sich zwischen seitlichen Randseiten des Halbleiterwafers 100 erstreckt.
-
Gemäß einer Ausführungsform bedeckt die Lift-Off-Schicht 108 die Hauptoberfläche 106 des Halbleiterwafers 100 in diesem Prozessschritt vollständig. Die Lift-Off-Schicht 108 kann aus einem beliebigen aus einer Vielzahl von Materialien gebildet werden, die für Lift-Off-Prozesstechniken geeignet sind. Gemäß einer Ausführungsform beinhaltet die Lift-Off-Schicht 108 eine Schicht oder Schichten aus Lift-Off-Fotolack (LOR-Lift-Off Resist) und/oder Polymethylglutarimid (PMGI).
-
Die Lift-Off Schicht 108 kann zwei oder mehr Schichten beinhalten, die aufeinander gebildet werden. Gemäß der in 2 abgebildeten Ausführungsform wird eine erste Schicht 110 auf der Hauptoberfläche 106 gebildet und eine zweite Schicht 112 wird auf der ersten Schicht 110 gebildet. Die erste Schicht 110 kann zum Beispiel eine LOR- oder PMGI-Schicht sein und die zweite Schicht 112 kann eine Fotolackbeschichtung sein, die auf die erste Schicht 110 aufgetragen wird, wie etwa Dow SPR220 positiver Fotolack oder Microchemicals AZ® TX 1311.
-
Mit Bezug auf 3 ist die Lift-Off-Schicht 108 strukturiert worden. Die Strukturierungstechnik beinhaltet Entfernen von Teilen der Lift-Off-Schicht 108 von dem ersten Substrat 102, um die Hauptoberfläche 106 freizulegen. Dies kann zum Beispiel unter Verwendung von Photolithographietechniken erfolgen. Gemäß einer beispielhaften Photolithographietechnik wird die Lift-Off-Schicht 108 einer Strahlungsquelle, z.B. einer Quelle für sichtbares Licht oder einer Laserquelle, ausgesetzt, wobei nur bestimmte Bereiche der Strahlung ausgesetzt werden. Der ausgesetzte Bereich wird anschließend entwickelt, um die ausgesetzten Bereiche von dem ersten Substrat 102 zu entfernen.
-
Nachdem die Lift-Off-Schicht 108 strukturiert worden ist, verbleibt ein erster Teil 114 der Lift-Off-Schicht 108 auf dem ersten Substrat 102. Der erste Teil 114 der Lift-Off-Schicht 108 beinhaltet verbliebene Teile der ersten und zweiten Schicht 110, 112. Öffnungen 116 in der Lift-Off-Schicht 108 (d.h. Bereiche, in denen die Hauptoberfläche 106 von der Lift-Off-Schicht 108 freigelegt ist) sind auf beiden Seiten des ersten Teils 114 der Lift-Off-Schicht 108 angeordnet. Die Öffnungen 116 können sich bis zum Rand des Halbleiterwafers 100 erstrecken und können alles von einem wesentlichen Großteil des Gesamtbereichs des Halbleiterwafers 100 bis zu einer wesentlichen Minderheit des Gesamtbereichs des Halbleiterwafers 100 belegen. Die Lage des ersten Teils 114 der Lift-Off-Schicht 108 entspricht einer vorausgewählten Lage. Falls zum Beispiel die ersten Substrate 102 als MEMs-Vorrichtungen konfiguriert sind, kann der erste Teil 114 der Lift-Off-Schicht 108 direkt über dem Erfassungsteil 104 der MEMs-Vorrichtung gebildet werden. Demzufolge verbleibt der Erfassungsteil 104 jeder MEMs-Vorrichtung nach dem Strukturierungsprozess durch die Lift-Off-Schicht 108 bedeckt.
-
Gemäß einer Ausführungsform wird ein Hinterschnitt 118 in dem ersten Teil 114 der Lift-Off-Schicht 108 gebildet. In einer Hinterschnittkonfiguration 118 ist der erste Teil 114 der Lift-Off-Schicht 108 schmaler bei der Hauptoberfläche 106 und breiter in einem Abstand von der Hauptoberfläche 106 entfernt. Falls zum Beispiel die Lift-Off-Schicht 108 die hierin beschriebene erste und zweite Schicht 110, 112 beinhaltet, kann der Hinterschnitt 118 gebildet werden, indem die zweite Schicht 112 so strukturiert wird, dass sie sich jenseits der ersten Schicht 110 und über den Öffnungen 116 erstreckt. Das heißt, die verbliebenen Teile der zweiten Schicht 112 stehen über die verbliebenen Teile der ersten Schicht 110 hervor.
-
Mit Bezug auf 4 ist das erste Substrat 102 von dem Halbleiterwafer 100 separiert und mit einer anderen Vorrichtung zusammengebaut worden. Der Halbleiterwafer 100 kann zum Beispiel durch Sägen separiert werden. Nach dem Sägen wird eines der ersten Substrate 102 mit einem zweiten Substrat 120 verbunden. Gemäß einer Ausführungsform wird die Hauptoberfläche 106 des ersten Substrats 102 nach dem Zusammenbau freigelegt. Das heißt, das zweite Substrat 120 ist nicht bündig mit der Hauptoberfläche 106 des ersten Substrats 102.
-
Das erste und zweite Substrat 102, 120 können durch eine beliebige einer Vielzahl von Techniken, wie etwa Lot, Hartlöten, Klebeband, Klebstoff usw., miteinander verbunden werden. Die Verbindungselemente können in den Öffnungen 116 der Lift-Off-Schicht 108 (d.h. Teile der Hauptoberfläche 106, die von der Lift-Off-Schicht 108 freigelegt sind) gebildet werden, nachdem die Lift-Off-Schicht 108 strukturiert worden ist, so dass die Verbindungselemente die Hauptoberfläche 106 direkt kontaktieren. Ferner können die Verbindungselemente gebildet werden, bevor oder nachdem das erste Substrat 102 von dem Halbleiterwafer 100 separiert worden ist. Zusätzlich oder alternativ können die Verbindungselemente auf dem zweiten Substrat 120 vor dem Zusammenbau gebildet werden.
-
Gemäß einer Ausführungsform wird das erste Substrat 102 unter Verwendung einer elektrisch leitenden Zwischenverbindungsstruktur 122 mit dem zweiten Substrat 120 verbunden. Die Zwischenverbindungsstruktur 122 kann zum Beispiel ein Kupferlothügel oder -bolzen sein, der getempert (d.h., auf eine ausreichend hohe Temperatur erwärmt) werden kann, so dass das erste und zweite Substrat 102, 120 zusammen an der Zwischenverbindungsstruktur 122 haften.
-
In der Baugruppe 124 des ersten und zweiten Substrats 102, 120 kann das zweite Substrat 120 eine funktionale Vorrichtung sein, ohne dies notwendigerweise sein zu müssen. Zum Beispiel kann das zweite Substrat 120 identisch zu dem ersten Substrat 102 sein, und kann von demselben Halbleiterwafer 100 bereitgestellt werden. Andere beispielhafte funktionale Implementierungen des zweiten Substrats 120 beinhalten Schaltvorrichtungen, Logikvorrichtungen, Speichervorrichtungen, Controller, Sensoren usw. Alternativ kann das zweite Substrat 120 frei von jeglichen funktionalen Schaltkreisen sein. Zum Beispiel kann das zweite Substrat 120 ein Kühlkörper, eine ebenflächige (planare) Basisplatte einer Vorrichtungseinkapselung oder eine PCB (Printed Circuit Board) sein. Die Orientierung des ersten Substrats 102 relativ zu dem zweiten Substrat 120 kann variieren, sofern der Teil des ersten Substrats 102, der die Lift-Off-Schicht 108 beinhaltet, nach dem Verbinden des ersten und zweiten Substrats 102, 120 zugänglich verbleibt. Gemäß einer anderen Ausführungsform ist das zweite Substrat 120 bündig mit einer rückseitigen Oberfläche des ersten Substrats 102, die der Hauptoberfläche 106 gegenüberliegt.
-
Gemäß einer Ausführungsform ist die Baugruppe 124 des ersten und zweiten Substrats 102, 120 eine Flip-Chip-Konfiguration. In dieser Konfiguration ist die Hauptoberfläche 106 des ersten Substrats 102 dem zweiten Substrat 120 zugewandt, und die Zwischenverbindungsstruktur 122 stellt eine elektrische Verbindung zwischen leitenden Anschlüssen bereit, die auf den Oberflächen des ersten und zweiten Substrats 102, 120 angeordnet sind. Falls zum Beispiel das erste Substrat 102 eine MEMs-Sensorvorrichtung beinhaltet, kann die Größe des Lothügels oder -bolzens hinreichend groß sein, um einen Separationsabstand zwischen der Sensorvorrichtung und dem zweiten Substrat 120 bereitzustellen. Dies gewährleistet, dass die Sensorvorrichtung von dem zweiten Substrat 120 hinreichend separiert ist und jeglichem Umgebungsparameter, für dessen Messung die Sensorvorrichtung gestaltet ist (z.B. Druck, Temperatur usw.), ausgesetzt werden kann.
-
5 veranschaulicht eine Technik zur Beschichtung freiliegender Oberflächen der Baugruppe 124 mit Parylen gemäß einer Ausführungsform. Gemäß dieser Technik wird die Baugruppe 124 in einer Abscheidungskammer 200 platziert. Die Baugruppe 124 wird durch einen gestrichelten Kasten in 5 dargestellt. Die Baugruppe 124 kann einmal oder mehrmals mit Parylen beschichtet werden. Ein Primer kann durch ein Sauerstoffplasma auf die Baugruppe 124 aufgetragen werden, bevor das Modul erstmals mit Parylen beschichtet wird.
-
In jedem Fall beinhaltet der Parylenabscheidungsprozess Verdampfen eines festen Dimers bei einer ersten erhöhten Temperatur, z.B. bei etwa 150°C und 1,0 Torr (Schritt 1). Das Dimer wird dann durch Pyrolyse bei einer zweiten erhöhten Temperatur, die höher als die erste erhöhte Temperatur ist, in der Abwesenheit von Sauerstoff zersetzt, um monomeres Para-Xylylen hervorzubringen, z.B. bei etwa 690°C und 0,5 Torr (Schritt 2). Das monomere Para-Xylylen wird anschließend in die Abscheidungskammer 200 eingespeist, die das Modul bei einer Temperatur, die niedriger als die erste und zweite erhöhte Temperatur ist, beinhaltet, so dass das monomere Para-Xylylen auf dem Modul polymerisiert, z.B. bei etwa 25°C und 0,1 Torr (Schritt 3). Dies ist nur ein Beispiel eines Parylenbeschichtungsprozesses und beliebige andere Parylenabscheidungsprozesse können verwendet werden, um die Baugruppe 124 mit Parylen zu beschichten.
-
Mit Bezug auf 6 ist die Baugruppe 124 abgebildet, nachdem die freiliegenden Oberflächen der Baugruppe 124 mit Parylen beschichtet worden sind, z.B. wie mit Bezugnahme auf 5 beschrieben. Der Parylenbeschichtungsprozess beschichtet alle freiliegenden Oberflächen des ersten und zweiten Substrats 102, 120 nichtselektiv, ebenso wie beliebige freiliegende Oberflächen einer Zwischenverbindungsstruktur 122. Da das erste und zweite Substrat 102, 120 voneinander beabstandet sind, bildet sich die Parylenbeschichtung auf den Oberflächen des ersten und zweiten Substrats 102, 120, die einander zugewandt sind (einschließlich der Hauptoberfläche 106 des ersten Substrats 102 und der Lift-Off-Struktur). In diesem Beispiel wurde die Baugruppe 124 in der Abscheidungskammer 200 platziert, wobei die Unterseite des zweiten Substrats 120 mit einer anderen Oberfläche bündig war. Dementsprechend war die Unterseite des zweiten Substrats 120 nicht freiliegend und weist keine Parylenbeschichtung auf.
-
Ein erster Teil 126 der Parylenbeschichtung wird auf dem ersten Teil 114 der Lift-Off-Schicht 108 angeordnet und befindet sich mit diesem in Kontakt. Weiterhin bilden sich Lücken 128 zwischen dem ersten Teil 114 der Parylenbeschichtung und den angrenzenden Teilen der Parylenbeschichtung, die sich in den Öffnungen 116 bildet. Diese Lücken 128 werden durch den Hinterschnitt 118 in der Lift-Off-Schicht 108 verursacht. Während des Parylenabscheidungsprozesses hält das Parylen, das sich auf der Hauptoberfläche 106 und unterhalb der zweiten Schicht 112 (d.h. in dem Bereich des Hinterschnitts 118) bildet, die Parylenbeschichtung von tieferem Eindringen unterhalb der zweiten Schicht 112 ab. Das heißt, das Parylen kann die inneren Oberflächen der ersten Schicht 110 aufgrund der Geometrie des Hinterschnitts 118 nicht erreichen.
-
Mit Bezug auf 7 wird eine Lift-Off-Technik verwendet, um sowohl den ersten Teil 114 der Lift-Off-Schicht 108 und den ersten Teil 126 der Parylenbeschichtung, der auf dem ersten Teil 114 der Lift-Off-Schicht 108 angeordnet ist, selektiv zu entfernen. Demzufolge wird ein erster Abschnitt 130 der Hauptoberfläche 106, der von dem ersten Teil 114 der Lift-Off-Schicht 108 bedeckt war, von der Parylenbeschichtung freigelegt. Jeder andere Bereich der Baugruppe 124 außerhalb des ersten Abschnitts 130 der Hauptoberfläche 106 (mit der Ausnahme der Unterseite des zweiten Substrats 120) verbleibt jedoch von der Parylenbeschichtung bedeckt.
-
Gemäß einer Ausführungsform wird der erste Teil 114 der Lift-Off-Schicht 108 durch einen chemischen Auflösungsprozess entfernt. Zum Beispiel kann die Baugruppe 124 in einer wässrigen Lösung, wie etwa eine wasserbasierte 2,38%ige Tetramethylammoniumhydroxidlösung (typischer TMAH-Entwickler), platziert werden, die den ersten Teil 114 der Lift-Off-Schicht 108 selektiv auflöst und den ersten Teil 114 der Lift-Off-Schicht 108 von dem ersten Substrat 102 ablöst. Die wässrige Lösung kann in die Lücken 128 der Parylenbeschichtung fließen und dabei mit dem Material des ersten Teils 114 der Lift-Off-Schicht 108 (z.B. das LOR- oder PMGI-Material) reagieren und schlussendlich sowohl den ersten Teil 114 der Lift-Off-Schicht 108 als auch den ersten Teil 126 der Parylenbeschichtung entfernen.
-
Mit Bezug auf 8 ist die Baugruppe 124 in einer Einkapselung platziert worden, wobei die Parylenbeschichtung das erste und zweite Substrat 102, 120 und die elektrischen Verbindungen zwischen den beiden schützt. Gemäß einer Ausführungsform wird eine vorgeformte Hohlraumeinkapselung bereitgestellt. Die vorgeformte Hohlraumeinkapselung beinhaltet ein elektrisch isolierendes Kapselungsmaterial, wie etwa Keramik oder Plastik. Der Kapselungsstoff bildet die äußeren Seitenwände 132 der vorgeformten Hohlraumeinkapselung, die einen inneren Hohlraum (d.h. ein dreidimensionales inneres Volumen) umschließt. Die vorgeformte Hohlraumeinkapselung beinhaltet mehrere elektrisch leitende Zuleitungen (Leads) 134, die elektrischen Zugang zwischen dem Inneren und dem Äußeren des inneren Hohlraums bereitstellen. Die Merkmale der vorgeformten Hohlraumeinkapselung, wie etwa Größe, Form, Zuleitungskonfiguration, Zuleitungsanzahl usw., können variieren, abhängig von den Benutzeranforderungen. Gemäß einer Ausführungsform ist die vorgeformte Hohlraumeinkapselung eine DSOF-Einkapselung (Dual Small Flat Outline).
-
Die Baugruppe 124 wird an die geformte (engl. molded) Hohlraumeinkapselung geklebt. Dies kann mit einer beliebigen einer Vielzahl von Hafttechniken, wie etwa Kleber, Lot, Klebeband usw., erfolgen. In der abgebildeten Ausführungsform wird der Klebstoff zwischen dem zweiten Substrat 120 und der geformten Hohlraumeinkapselung bereitgestellt. Diese Anordnung ist jedoch nur ein Beispiel und das erste Substrat 102 kann auch an die geformte Hohlraumeinkapselung geklebt werden. Eine Metallbasisplatte und/oder ein Kühlkörper können ebenfalls zwischen der Baugruppe 124 und der Einkapselung bereitgestellt werden. Nachdem die Baugruppe 124 mit der geformten Hohlraumeinkapselung verklebt worden ist, wird eine Abdeckung 136 über einer offenen Seite des inneren Hohlraums platziert. Gemäß einer Ausführungsform ist die Abdeckung 136 eine gasdurchlässige Membran, wie etwa GORE-TEX® oder gedehntes Polyethylen. In dieser Ausführungsform kann das erste Substrat 102 eine MEMs-Sensorvorrichtung, wie etwa einen Drucksensor, der Umgebungsdruck auf der Hauptoberfläche 106 detektiert, beinhalten. Die gasdurchlässige Membran schützt die Baugruppe 124 vor schädigenden Partikeln und Feuchtigkeit, aber ermöglicht der Baugruppe 124, Umweltbedingungen ausgesetzt zu werden, die die MEMs-Sensorvorrichtung messen soll.
-
Mit Bezug auf 9 und 10 werden die elektrisch leitenden Zuleitungen 134 der geformten Hohlraumeinkapselung mit dem ersten und/oder zweiten Substrat 102, 120 verbunden. Das erste und zweite Substrat 102, 120 beinhaltet elektrisch leitende Anschlüsse, die es ermöglichen, dass die elektrische Verbindung erzielt wird. Abhängig von der Konfiguration der Baugruppe 124 können entweder einer oder beide der elektrisch leitenden Anschlüsse des ersten und zweiten Substrats 102, 120 mit den elektrisch leitenden Zuleitungen 134 verbunden werden.
-
Die elektrische Verbindung kann unter Verwendung einer beliebigen einer Vielzahl von Techniken erzielt werden, wie etwa Drahtbondungen, Bändern, Clips, Lot, PCB, usw. In der Ausführungsform aus 9 wird die elektrische Verbindung durch eine Siliziumdurchkontaktierung 137 (TSV – Through-Silicon-Via) vervollständigt, die sich durch das zweite Substrat 120 hindurch erstreckt. In der Ausführungsform aus 10 werden Bonddrähte 138 zwischen den Zuleitungen 134 und den Anschlüssen (z.B. Bondpads) gebildet, die auf dem zweiten Substrat 120 angeordnet sind. Ein Schutzmaterial, wie etwa Glob-Top, kann auf den Anschlüssen und Bonddrähten abgeschieden werden, um die elektrischen Verbindungen vor rauer Umgebung weiter zu schützen.
-
Die hierin beschriebenen Techniken ermöglichen die vorteilhafte Kapselung einer MEMs-Vorrichtung unter Verwendung einer vorgeformten Hohlraumeinkapselung ohne die Notwendigkeit von Silikongels oder von Vergussmasse zum Schutz der hierin gekapselten Halbleitervorrichtungen. Dies reduziert die Kapselungskosten vorteilhaft, da vorgeformte Hohlraumeinkapselungen bedeutend günstiger als formschlüssige Kapselungsstrukturen sind. Da die Parylenbeschichtung in einem „back end of the line“-Prozess nach dem Zusammenbau des ersten Substrats 102 aufgetragen wird, können weiterhin alle der Komponenten und zugehörige elektrische Verbindungen hinlänglich geschützt werden, ohne die Notwendigkeit weicher Gele. Ferner kann die MEMs-Vorrichtung der Messungsumgebung durch Entfernen ausgewählter Teile der Parylenbeschichtung mit einem hohen Genauigkeitsgrad bei minimalen Kosten ausgesetzt werden. Die Lift-Off-Technik ist insofern hoch selektiv, da nur die Teile der Parylenbeschichtung, die der Hersteller zum Entfernen auswählt (z.B. die Teile, die den Erfassungsteil 104 der MEMs-Vorrichtung bedecken), entfernt werden können ohne irgendeinen anderen Teil der Parylenbeschichtung zu entfernen.
-
Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „untere(r/s)“, „über“, „obere(r/s)“ und dergleichen, werden zur einfachen Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu verschiedenen Orientierungen, die in den Figuren abgebildet sind, einschließen. Ferner werden auch Begriffe wie „erste(r/s)“, „zweite(r/s)“ und dergleichen verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben und sollen ebenfalls nicht beschränkend sein. Durch die Beschreibung hindurch bezeichnen gleiche Begriffe gleiche Elemente.
-
Wie hierin verwendet sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen offene Begriffe, die die Anwesenheit von bezeichneten Elementen oder Merkmalen anzeigen, die aber nicht zusätzliche Elemente oder Merkmale ausschließen. Die Artikel „ein(e)“ und „der/die/das“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Kontext nicht ausdrücklich anderes anzeigt.
-
In Anbetracht der obigen Bandbreite von Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung nicht durch die vorausgehende Beschreibung beschränkt wird, noch wird sie durch die beiliegenden Zeichnungen beschränkt. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.
