DE102016105055A1 - Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens - Google Patents

Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE102016105055A1
DE102016105055A1 DE102016105055.5A DE102016105055A DE102016105055A1 DE 102016105055 A1 DE102016105055 A1 DE 102016105055A1 DE 102016105055 A DE102016105055 A DE 102016105055A DE 102016105055 A1 DE102016105055 A1 DE 102016105055A1
Authority
DE
Germany
Prior art keywords
mask
circuit board
printed circuit
smt components
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016105055.5A
Other languages
English (en)
Inventor
Jörg Seidel
Ronny Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Turck Holding GmbH
Original Assignee
Turck Holding GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Turck Holding GmbH filed Critical Turck Holding GmbH
Priority to DE102016105055.5A priority Critical patent/DE102016105055A1/de
Publication of DE102016105055A1 publication Critical patent/DE102016105055A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen von mit SMT-Bauteilen (6) und Pseudo-SMT-Bauteilen (7) bestückten Leiterplatten (1) mit folgenden Schritten: – Auftragen von ersten Depots einer ersten pastösen Masse auf der Breitseite der Leiterplatte (1) im Siebdruckverfahren mit einer ersten Maske (2), die erste Öffnungen (14) aufweist; – Auftragen von zweiten Depots einer zweiten pastösen Masse auf der Breitseite der Leiterplatte (1) im Siebdruckverfahren mit einer zweiten Maske (4), die zweite Öffnungen (15) aufweist und die auf ihrer zur Breitseite der Leiterplatte (1) weisenden Seite zumindest eine Höhlung (16) besitzt, mit der die mit der ersten Maske gedruckten ersten Depots der ersten pastösen Masse abgedeckt werden, wobei die erste pastöse Masse entweder die Lotpaste (3) ist, die auf die Kontaktfelder (13) aufgebracht wird oder eine Klebepaste zur Ausbildung von Kleberdepots (5) ist und die zweite pastöse Masse die jeweils andere ist; – Bestücken der Breitseite der Leiterplatte (1) mit den SMT-Bauteilen (6) und den Pseudo-SMT-Bauteilen (7) derart, dass die Anschlussflächen (11) mit der Lotpaste (3) der zugeordneten Kontaktfelder (13) in Kontakt stehen, die Pseudo-SMT-Bauteile (7) an den Kleberdepots (5) anliegen und die Anschlussdrähte (12) mit der Lotpaste (3) der zugeordneten Kontaktfelder (13) in Kontakt stehen; – Erwärmen der so bestückten Leiterplatte in einem Ofen, so dass das Lot der Lotpaste (3) schmilzt und beim Abkühlen eine metallische Verbindung zwischen Anschlussflanken (11) bzw. Anschlussdrähten (12) und den jeweils zugeordneten Kontaktfeldern (13) liefert.

Description

  • Gebiet der Technik
  • Die Erfindung betrifft ein Verfahren zum Herstellen von mit SMT-Bauteilen und Pseudo-SMT-Bauteilen bestückten Leiterplatten, wobei sowohl die Anschlussflächen der SMT-Bauteile als auch die Anschlussdrähte der Pseudo-SMT-Bauteile an auf einer Breitseite der Leiterplatte angeordneten Kontaktfeldern mittels einer Lotpaste elektrisch leitend befestigt werden wobei zumindest die Pseudo-SMT-Bauteile zusätzlich mit Kleberdepots an der Breitseite der Leiterplatte mechanisch befestigt werden.
  • Die Erfindung betrifft darüber hinaus auch einen zumindest zwei Masken beinhaltenden Maskensatz als Mittel zur Durchführung des Verfahrens.
  • Stand der Technik
  • Aus der DE 10 2012 112 546 A1 ist ein Verfahren zur Herstellung von mischbestückten Leiterplatten bekannt. Die Leiterplatte wird in einer Oberflächenmontagetechnik (surface mount technology) mit SMT-Bauteilen bestückt, die metallische Kontaktflächen aufweisen. Darüber hinaus wird die Leiterplatte mit Bauteilen in der Durchsteckmontage (through hole technology) bestückt. Die Anschlussdrähte der Pseudo-SMT-Bauteile werden durch Bohrungen der Platine hindurchgesteckt. Das Lot wird mit einer Öffnungen und Höhlungen aufweisenden Maske aufgebracht.
  • Die DE 10 2009 002 288 A1 zeigt die Fixierung von Pseudo-SMT-Bauteilen bei der Herstellung von Leiterplatten mittels Kleberdepots auf der Breitseite der Leiterplatte.
  • Bei der Herstellung von mischbestückten Leiterplatten werden bislang Druckschablonen verwendet, um mittels Sieb- bzw. Rakeldruckverfahren entweder Lotpaste oder Kleber auf Leiterplatten aufbringen zu können. Die dabei verwendeten Druckschablonen bilden Masken und liegen vollflächig auf der Platinenoberfläche auf. Bei der Verwendung einer Lotpastenschablone werden die zu bestückenden Bauteile anschließend in einem SMT-Lötverfahren verlötet. Bei Verwendung einer Kleberschablone werden die zu bestückenden Bauteile in ähnlicher Weise mechanisch fixiert. Die Fixierung von Pseudo-SMT-Bauteilen erfolgt nachdem die SMT-Bauteile bereits mit ihren Anschlussflächen mit den Kontaktfeldern der Platine verlötet worden sind. Die Verlötung der Anschlussdrähte der Pseudo-SMT-Bauteile erfolgt dann in einem zweiten Lötprozessschritt.
  • Zusammenfassung der Erfindung
  • Der Erfindung liegt die Aufgabe zugrunde, das Fertigungsverfahren zur Herstellung mischbestückter Leiterplatten zu vereinfachen und diesbezügliche Mittel anzugeben.
  • Gelöst wird die Aufgabe durch die in den Ansprüchen angegebene Erfindung, wobei die Unteransprüche nicht nur vorteilhafte Weiterbildungen der in den nebengeordneten Ansprüchen angegebenen Erfindung bilden, sondern auch eigenständige Lösungen der Aufgabe darstellen.
  • Zunächst und im Wesentlichen wird ein Verfahren vorgeschlagen, das die folgenden Schritte aufweist:
    • – Auftragen erster Depots einer ersten pastösen Masse auf der Breitseite der Leiterplatte im Siebdruckverfahren mit einer ersten Maske, die erste Öffnungen aufweist;
    • – Auftragen zweiter Depots einer zweiten pastösen Masse auf der Breitseite der Leiterplatte im Siebdruckverfahren mit einer zweiten Maske, die zweite Öffnungen aufweist und die auf ihrer zur Breitseite der Leiterplatte weisenden Seite zumindest eine Höhlung besitzt, mit der die mit der ersten Maske gedruckten ersten Depots der ersten pastösen Masse abgedeckt werden, wobei die erste pastöse Masse entweder die Lotpaste ist, die auf die Kontaktfelder aufgebracht wird oder eine Klebepaste zur Ausbildung der Kleberdepots ist und die zweite pastöse Masse die jeweils andere ist;
    • – Bestücken der Breitseite der Leiterplatte mit den SMT-Bauteilen und den Pseudo-SMT-Bauteilen derart, dass die Anschlussflächen mit der Lotpaste der zugeordneten Kontaktfelder in Kontakt stehen, die Pseudo-SMT-Bauteile an den Kleberdepots anliegen und die Anschlussdrähte mit der Lotpaste der zugeordneten Kontaktfelder in Kontakt stehen;
    • – Erwärmen der so bestückten Leiterplatte in einem Ofen, so dass das Lot der Lotpaste schmilzt und beim Abkühlen eine metallische Verbindung zwischen Anschlussflanken bzw. Anschlussdrähten und den jeweils zugeordneten Kontaktfeldern liefert.
  • Die mit dem Verfahren zu bestückenden Leiterplatten werden in einem vorgeschalteten Fertigungsschritt mit Leiterbahnen versehen; dies kann durch Aufdrucken eines metallhaltigen Stoffs erfolgen. Die Leiterbahnen bilden Kontaktfelder aus, an die die Kontaktflächen der SMT-Bauteile angelötet werden. Es sind ferner Kontaktfelder vorgesehen, an denen Abschnitte von Kontaktdrähten der Pseudo-SMT-Bauteile angelötet werden. Ein Pseudo-SMT-Bauteil entspricht von seiner Bauart her einem THT-Bauteil, welches Anschlussdrähte besitzt, die üblicherweise bei einer Durchsteckmontage (THT) durch Öffnungen der Platine hindurchgesteckt werden. Diese Anschlussdrähte werden bei Pseudo-SMT-Bauteilen derart gebogen und abgelängt, dass die mit den Kleberdepots auf der Breitseite der Leiterplatte fixierten Bauteilen in berührender Anlage an den Kontaktfeldern liegen bzw. in die pastöse Lotpaste eintauchen, so dass die Erwärmung der Platine zum Aufschmelzen des metallischen Lots führt und zum Verdampfen flüchtiger Bestandteile der Lotpaste. Beim Abkühlen bildet sich dann eine metallische Lötverbindung zwischen dem Anschlussdraht und dem Kontaktfeld, wie sie sich auch ausbildet zwischen der Anschlussfläche des SMT-Bauteils und dem ihr zugeordneten Kontaktfeld. Mit dem erfindungsgemäßen Verfahren werden – anders als beim oben geschilderten Stand der Technik – die SMT-Bauteile und die Pseudo-SMT-Bauteile gleichzeitig in einem einzigen Erwärmungsschritt und einem anschließenden Abkühlschritt mit den Kontaktfeldern elektrisch leitend verbunden. Das Auftragen der Lotpaste auf den Kontaktfeldern kann automatisiert oder halbautomatisiert durchgeführt werden. Das Auftragen einer Klebemasse zur Bildung der Kleberdepote kann ebenfalls automatisch oder halbautomatisch erfolgen. In beiden Fällen wird ein Sieb- bzw. Rakeldruckverfahren verwendet, bei dem die Lotpaste oder eine Klebepaste über eine eine Schablone bildende Maske gerakelt wird, so dass die Lotpaste bzw. die Klebepaste durch die Öffnungen der jeweiligen Maske hindurch zur Breitseitenfläche der Leiterplatte gelangt, wo die jeweilige Paste anhaftet. Auch die Bestückung der Leiterplatte mit den Bauteilen kann automatisiert oder halbautomatisiert erfolgen. Bei der automatisierten Bestückung werden die Bauteile von einem Greifer gefasst und an die zugehörige Position auf der Leiterplatte gebracht. Dabei treten die Kontaktflächen der SMT-Bauteile in berührenden Kontakt zu den inselförmigen Lot-Depots, die sich auf den Kontaktfeldern befinden. Die Pseudo-SMT-Bauteile werden mit ihren Bauteilkörpern auf die Kleberdepots aufgesetzt. Bei den Kleberdepots handelt es sich ebenfalls um die inselförmigen Anordnungen der Klebepaste auf der Breitseite der Leiterplatte. Die zuvor in eine geeignete Form gebrachten Anschlussdrähte tauchen dabei mit einem Abschnitt, insbesondere einem Endabschnitt, in die Lotpasteninseln auf den zugehörigen Kontaktfeldern ein. Die derart bestückte Leiterplatte wird dann in einem Durchlaufofen auf eine Temperatur gebracht, bei der Flussmittel und andere nicht metallische Bestandteile der Lotpaste verdampfen und sich ein flüssiger Metallfilm bildet, der nachfolgend beim Abkühlen zu einer metallischen Verbindung zwischen dem Kontaktfeld und der Anschlussfläche bzw. dem Anschlussdraht erstarrt. In einer bevorzugten Variante der Erfindung wird in einem ersten Siebdruckschritt die Lotpaste und in einem zweiten darauf folgenden Siebdruckschritt die Klebepaste aufgetragen.
  • Die Erfindung betrifft darüber hinaus Mittel zur Durchführung des Verfahrens, wobei diese Mittel im Wesentlichen eine erste Maske und eine zweite Maske umfassen. Die erste Maske besitzt erste Öffnungen, die zu den zu metallisierenden bzw. mit Lotpaste zu beschichtenden Kontaktfeldern korrespondieren und die zweite Maske besitzt zweite Öffnungen, die zu den mit einer Klebemasse zu beschichtenden Stellen auf der Leiterplatte korrespondieren. Die beiden Öffnungen befinden sich an voneinander verschiedenen Stellen, wobei die Masken bevorzugt denselben Grundriss aufweisen, also in gleichgestalteten Maskenhaltern gehalten werden können. Die zweite Maske besitzt darüber hinaus zumindest eine Höhlung. Bevorzugt besitzt die Maske aber eine Vielzahl von Höhlungen, wobei die Höhlung bzw. die Höhlungen so angeordnet sind, dass in den Höhlungen die Lotdepots Aufnahme finden, die zuvor mit der ersten Maske auf die Leiterplatte aufgebracht worden sind. Die Höhlungen besitzen bevorzugt einen geschlossenen Boden, so dass in die Höhlungen keine Klebemasse eintreten kann, wenn diese mittels der zweiten Maske auf die Breitseite der Leiterplatte aufgetragen wird. Das Auftragen der Kleberdepots bzw. der Lotdepots kann auch in geänderter Reihenfolge stattfinden, wobei bei zunächst die Kleberdepots mit einer ersten Maske aufgebracht werden und dann mit einer zweiten Maske die Lotdepots. In dieser Variante besitzt die zweite Maske eine Höhlung, in welche die Kleberdepots eintreten, so dass diese beim Auftragen der Lotpaste abgeschirmt werden. Die zweite Maske ist bevorzugt dicker als die erste Maske. Die bei der Verwendung mit ihrer Öffnung zur Breitseite der Leiterplatte weisende Höhlung hat bevorzugt eine Fläche, die eine Vielzahl der ersten inselförmigen Depots überdeckt, um sie beim Auftragen der zweiten inselförmigen Depots abzuschirmen.
  • Kurze Beschreibung der Zeichnungen
  • Nachfolgend wird die Erfindung anhand beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 eine Leiterplatte im Schnitt,
  • 2 eine Folgedarstellung, wobei auf die Leiterplatte 1 eine erste Maske 2 aufgesetzt wird, die eine Siebdruckschablone ist, um im Siebdruckverfahren eine erste pastöse Masse auf der Leiterplatte 1 an durch Öffnungen 14 definierten Stellen aufzubringen,
  • 3 die mit Hilfe des in 2 dargestellten Verfahrensschrittes aufgebrachten inselförmigen Depots,
  • 4 einen nachfolgenden Verfahrensschritt, bei dem eine zweite Maske in Form einer Siebdruckschablone 4 auf die Leiterplatte 1 aufgesetzt wird, die eine Höhlung 16 aufweist, die die in den zuvor beschriebenen Verfahrensschritten aufgetragenen Depots überdeckt, wobei die Maske Öffnungen 15 aufweist zum Auftragen einer zweiten pastösen Masse,
  • 5 eine Folgedarstellung, bei der zusätzlich die im zweiten Siebdruckschritt aufgebrachten inselförmigen Depots dargestellt sind,
  • 6 eine Folgedarstellung eines speziellen Verfahrens, bei dem im ersten Siebdruckschritt eine Lotpaste 3 auf der Breitseite der Leiterplatte und im zweiten Siebdruckschritt Kleberdepots 9 auf der Breitseite der Leiterplatte 1 aufgebracht worden sind, wobei Anschlussflächen 11 von SMT-Bauteilen 6 sich auf der Lotpaste 3 abstützen und ein TMT-Bauteil mittels der Kleberdepots 9 mit der Breitseite der Leiterplatte 1 verbunden ist und einen Anschlussdraht 12 aufweist, dessen Endabschnitt 12' mit der Lotpaste 3 verbunden ist.
  • Beschreibung der Ausführungsformen
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Mischbestückten Leiterplatten 1. Zur Bestückung sind sogenannte SMT-Bauteile 6 und sogenannte Pseudo-SMT-Bauteile 7 vorgesehen. SMT-Bauteile 6 zeichnen sich dadurch aus, dass sie einen Bauteilkörper aufweisen, von dem zumindest zwei Kontaktelemente abragen, die Anschlussflächen ausbilden. Diese Anschlussflächen können in einen flächigen Kontakt zu einem Kontaktfeld 13 einer Leiterplatte 1 gebracht werden. Das Kontaktfeld 13 der Leiterplatte wird von einem metallisierten Abschnitt auf der Oberfläche der Leiterplatte 1 ausgebildet. Das Kontaktfeld 13 ist mittels ein oder mehrerer Leiterbahnen mit einer Mehrzahl von anderen Kontaktfeldern verbunden.
  • Zusammen mit den SMT-Bauteilen 6 wird die Leiterplatte 1 auch mit sogenannten Pseudo-SMT-Bauteilen bestückt. Unter Pseudo-SMT-Bauteilen werden solche Bauteile verstanden, die einen Bauteilkörper aufweisen, von dem zumindest zwei Kontaktelemente ausgehen, die als Draht ausgebildet sind, welcher auch durch eine Bohrung einer Platine hindurchgesteckt werden kann, um mit einem die diesbezügliche Bohrung aufweisenden Kontaktfeld verlötet zu werden. Mit dem erfindungsgemäßen Verfahren werden die Pseudo-SMT-Bauteile jedoch nicht in der Durchsteckmontage montiert, sondern in der Oberflächenmontage, bei der ein abgewinkelter Endabschnitt 12' des Anschlussdrahtes 12 mit einem Oberflächenkontakt in Form eines Kontaktfeldes 13 mittels Lotpaste 3 verlötet wird. Der Endabschnitt 12' erstreckt sich hierbei in etwa in der Erstreckungsrichtung der Leiterplatte, also in Leiterplattenebene.
  • Zumindest eines der Pseudo-SMT-Bauteile 7 wird mittels Kleberdepots 9 an Klebestellen auf der Breitseite der Leiterplatte 1 fixiert. Die Kleberdepots 9 bewirken eine mechanisch feste Klebeverbindung des Bauteilkörpers mit der Breitseite der Leiterplatte 1.
  • Die 1 zeigt die Ausgangssituation, nämlich eine Leiterplatte 1 im Querschnitt, die auf ihrer Breitseitenebene metallische Leiterbahnen mit Kontaktfeldern 13 aufweist. Die Kontaktfelder 13 sind kleine Flächenabschnitte der Leiterbahnen.
  • In dem in der 2 dargestellten Verfahrensschritt wird zunächst eine erste Maske 2 auf der Leiterplatte 1 fixiert. Die erste Maske 2 besitzt Öffnungen 14, die die beiden sich gegenüberliegenden Breitseiten der Maske 2 miteinander verbinden. Die Öffnungen 14 befinden sich an den Stellen, an denen sich auf der Leiterplatte 1 Kontaktfelder 13 befinden. Mit einem Rakel 10 wird eine pastöse Masse, nämlich eine Lotpaste in die Öffnungen 14 hineingerakelt. Bei diesem einem Siebdruck entsprechenden Verfahren werden auf die Leiterplatte 1, und zwar dort, wo sich Kontaktfelder 13 befinden, Lotdepots 3 gedruckt. Das Ergebnis dieses Verfahrensschrittes zeigt die 3.
  • Die 4 zeigt einen zweiten Verfahrensschritt, bei dem eine zweite Maske 4 auf die Breitseite der Leiterplatte 1 aufgesetzt wird. Die zweite Maske 4 besitzt eine Materialstärke, die größer ist, als die erste Maske 2. Die zweite Maske 4 besitzt zweite Öffnungen 15, die sich an anderen Stellen befinden als die ersten Öffnungen 14 der ersten Maske 2.
  • Die zweite Maske 4 besitzt mindestens eine Höhlung 16, die einen geschlossenen Höhlungsboden 17 aufweist. Die Höhlung ist einer Breitseitenfläche der zweiten Maske 4 zugeordnet, die bei der Verwendung der zweiten Maske 4 auf der Breitseite der Leiterplatte 1 liegt, so dass die zuvor im ersten Verfahrensschritt aufgedruckten Lotdepots 3 innerhalb der Höhlung 16 liegen. Der Höhlungsboden 17 bildet eine Schirmwand aus, um den Raum unterhalb des Bodens 17 nach außenhin abzuschirmen. Die Schirmwand überdeckt eine Mehrzahl von Lotdepots 3.
  • Mit einem Rakel 10 wird eine zweite pastöse Masse über die zweiten Öffnungen 15 derart gerakelt, dass die pastöse Masse in die zweiten Öffnungen 15 eintritt. Mit diesem Verfahrensschritt werden im Siebdruckverfahren zweite Inseln aus einer pastösen Masse auf der Breitseite der Leiterplatte 1 aufgetragen. Bei der zweiten pastösen Masse handelt es sich um eine Klebemasse, so dass die aufgetragenen Inseln Kleberdepots 5 bilden.
  • Das Ergebnis dieses Verfahrensschrittes zeigt die 5. Die Leiterplatte 1 besitzt Lotdepots 3, die noch mit keinem Anschlusskontakt verbunden sind und Kleberdepots 5, an denen noch kein Bauteilkörper angeklebt ist.
  • In einem darauffolgenden Verfahrensschritt, dessen Ergebnis die 6 zeigt, werden automatisiert, bspw. mittels eines Greifers, Bauelemente auf die Breitseite der Platine aufgebracht. Bei diesem Bestücken werden SMT-Bauteile 6 derart positioniert, dass ihre Anschlussflächen 11 auf den Lotpasteninseln 3 liegen. Es werden Pseudo-SMT-Bauteile 7 derart platziert, dass ihre Bauteilkörper an den von den Kleberdepots 5 gebildeten Klebestellen 9 anhaften und ihre Anschlussdrähte 12 bzw. deren Befestigungsabschnitte 12' in berührenden Kontakt zu Lotdepots 3 gebracht sind.
  • In einem nicht dargestellten Verfahrensschritt wird die so bestückte Leiterplatte durch einen Durchlaufofen transportiert, in dem eine ausreichend hohe Temperatur herrscht, dass Flussmittel und anderweitige flüchtige Bestandteile der Lotpaste 3 verdampfen können. Wesentlich ist, dass sich eine Metallschmelze bildet, die die Anschlussflächen 11 mit dem zugehörigen Kontaktfeld 13 und dem Befestigungsabschnitt 12' des Anschlussdrahtes 12 mit dem zugeordneten Kontaktfeld 13 elektrisch leitend verbindet. In einem darauffolgenden Abkühlschritt erstarrt das geschmolzene Metall und bildet eine elektrisch leitende Lötverbindung 8 zwischen Kontaktfeld 13 und Anschlussfläche 11 bzw. Anschlussdraht 12.
  • Bei der Klebemasse zur Ausbildung der Klebestelle 9 kann es sich um eine thermisch aktivierbare Klebemasse handeln, die beim Erwärmen aushärtet.
  • In einer nicht dargestellten Variante des Verfahrens werden in einem ersten Schritt die Kleberdepots aufgebracht und in einem darauffolgenden Schritt, bei dem die Kleberdepots 9 in einer Höhlung 16 einer zweiten Maske 4 liegen, die Lotdepots 3.
  • Die vorstehenden Ausführungen dienen der Erläuterung der von der Anmeldung insgesamt erfassten Erfindungen, die den Stand der Technik zumindest durch die folgenden Merkmalskombinationen jeweils auch eigenständig weiterbilden, nämlich:
    Ein Verfahren, das gekennzeichnet ist durch das Herstellen von mit SMT-Bauteilen 6 und Pseudo-SMT-Bauteilen 7 bestückten Leiterplatten 1, wobei sowohl die Anschlussflächen 11 der SMT-Bauteile 6 als auch die Anschlussdrähte 12 der Pseudo-SMT-Bauteile 7 an auf einer Breitseite der Leiterplatte 1 angeordneten Kontaktfeldern 13 mittels einer Lotpaste 3 elektrisch leitend befestigt werden wobei zumindest die Pseudo-SMT-Bauteile 7 zusätzlich mit Kleberdepots 5 an der Breitseite der Leiterplatte 1 mechanisch befestigt werden, mit folgenden Schritten:
    • – Auftragen von ersten Depots einer ersten pastösen Masse auf der Breitseite der Leiterplatte 1 im Siebdruckverfahren mit einer ersten Maske 2, die erste Öffnungen 14 aufweist;
    • – Auftragen von zweiten Depots einer zweiten pastösen Masse auf der Breitseite der Leiterplatte 1 im Siebdruckverfahren mit einer zweiten Maske 4, die zweite Öffnungen 15 aufweist und die auf ihrer zur Breitseite der Leiterplatte 1 weisenden Seite zumindest eine Höhlung 16 besitzt, mit der die mit der ersten Maske gedruckten ersten Depots der ersten pastösen Masse abgedeckt werden, wobei die erste pastöse Masse entweder die Lotpaste 3 ist, die auf die Kontaktfelder 13 aufgebracht wird oder eine Klebepaste zur Ausbildung der Kleberdepots 5 ist und die zweite pastöse Masse die jeweils andere ist;
    • – Bestücken der Breitseite der Leiterplatte 1 mit den SMT-Bauteilen 6 und den Pseudo-SMT-Bauteilen 7 derart, dass die Anschlussflächen 11 mit der Lotpaste 3 der zugeordneten Kontaktfelder 13 in Kontakt stehen, die Pseudo-SMT-Bauteile 7 an den Kleberdepots 5 anliegen und die Anschlussdrähte 12 mit der Lotpaste 3 der zugeordneten Kontaktfelder 13 in Kontakt stehen;
    • – Erwärmen der so bestückten Leiterplatte in einem Ofen, so dass das Lot der Lotpaste 3 schmilzt und beim Abkühlen eine metallische Verbindung zwischen Anschlussflanken 11 bzw. Anschlussdrähten 12 und den jeweils zugeordneten Kontaktfeldern 13 liefert.
  • Ein Verfahren, das dadurch gekennzeichnet ist, dass das Auftragen der Lotpaste 3, das Auftragen der Kleberdepots 5 und/oder das Bestücken der Leiterplatte automatisch oder zumindest halbautomatisch erfolgt.
  • Ein Mittel, gekennzeichnet durch das Aufweisen einer erste Maske 2 mit ersten Öffnungen 14 und einer zweiten Maske 4 mit zweiten Öffnungen 15, deren Positionen von den Positionen der ersten Öffnungen 14 in der ersten Maske abweichen, und mit einer Höhlung 16, wobei die Positionen der ersten Öffnungen 14 im Bereich der Höhlung 16 liegen.
  • Ein Verfahren oder ein Mittel, die dadurch gekennzeichnet sind, dass die erste Maske 2 und die zweite Maske 4 im Wesentlichen dieselbe Umrisskontur aufweisen.
  • Ein Verfahren oder ein Mittel, die dadurch gekennzeichnet sind, dass die erste Maske 2 dünner ist als die zweite Maske 4.
  • Ein Verfahren oder ein Mittel, die dadurch gekennzeichnet sind, dass die Höhlung 16 einen geschlossenen Boden 17 aufweist.
  • Ein Verfahren oder ein Mittel, die dadurch gekennzeichnet sind, dass die zweite Maske 4 eine Vielzahl von Höhlungen 16 aufweist.
  • Ein Verfahren oder ein Mittel, die dadurch gekennzeichnet sind, dass die Erwärmung in einem Durchlaufofen erfolgt, durch welchen die mit den Bauteilen 6, 7 bestückte Leiterplatte hindurchgefördert wird.
  • Alle offenbarten Merkmale sind (für sich, aber auch in Kombination untereinander) erfindungswesentlich. In die Offenbarung der Anmeldung wird hiermit auch der Offenbarungsinhalt der zugehörigen/beigefügten Prioritätsunterlagen (Abschrift der Voranmeldung) vollinhaltlich mit einbezogen, auch zu dem Zweck, Merkmale dieser Unterlagen in Ansprüche vorliegender Anmeldung mit aufzunehmen. Die Unteransprüche charakterisieren mit ihren Merkmalen eigenständige erfinderische Weiterbildungen des Standes der Technik, insbesondere um auf Basis dieser Ansprüche Teilanmeldungen vorzunehmen.
  • Bezugszeichenliste
  • 1
    Leiterplatte
    2
    erste Maske
    3
    Lotpaste, Lotdepots
    4
    Siebdruckschablone, zweite Maske
    5
    Klebeelement, Kleberdepot
    6
    SMT-Bauteil
    7
    Pseudo-SMT-Bauteil
    8
    Lötverbindung
    9
    Klebestelle
    10
    Rakel
    11
    Anschlussfläche
    12
    Anschlussdraht
    12'
    Endabschnitt
    13
    Kontaktfeld
    14
    Öffnung
    15
    Öffnung
    16
    Höhlung
    17
    Höhlungsboden
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102012112546 A1 [0003]
    • DE 102009002288 A1 [0004]

Claims (9)

  1. Verfahren zum Herstellen von mit SMT-Bauteilen (6) und Pseudo-SMT-Bauteilen (7) bestückten Leiterplatten (1), wobei sowohl die Anschlussflächen (11) der SMT-Bauteile (6) als auch die Anschlussdrähte (12) der Pseudo-SMT-Bauteile (7) an auf einer Breitseite der Leiterplatte (1) angeordneten Kontaktfeldern (13) mittels einer Lotpaste (3) elektrisch leitend befestigt werden wobei zumindest die Pseudo-SMT-Bauteile (7) zusätzlich mit Kleberdepots (5) an der Breitseite der Leiterplatte (1) mechanisch befestigt werden, mit folgenden Schritten: – Auftragen von ersten Depots einer ersten pastösen Masse auf der Breitseite der Leiterplatte (1) im Siebdruckverfahren mit einer ersten Maske (2), die erste Öffnungen (14) aufweist; – Auftragen von zweiten Depots einer zweiten pastösen Masse auf der Breitseite der Leiterplatte (1) im Siebdruckverfahren mit einer zweiten Maske (4), die zweite Öffnungen (15) aufweist und die auf ihrer zur Breitseite der Leiterplatte (1) weisenden Seite zumindest eine Höhlung (16) besitzt, mit der die mit der ersten Maske gedruckten ersten Depots der ersten pastösen Masse abgedeckt werden, wobei die erste pastöse Masse entweder die Lotpaste (3) ist, die auf die Kontaktfelder (13) aufgebracht wird oder eine Klebepaste zur Ausbildung von Kleberdepots (5) ist und die zweite pastöse Masse die jeweils andere ist; – Bestücken der Breitseite der Leiterplatte (1) mit den SMT-Bauteilen (6) und den Pseudo-SMT-Bauteilen (7) derart, dass die Anschlussflächen (11) mit der Lotpaste (3) der zugeordneten Kontaktfelder (13) in Kontakt stehen, die Pseudo-SMT-Bauteile (7) an den Kleberdepots (5) anliegen und die Anschlussdrähte (12) mit der Lotpaste (3) der zugeordneten Kontaktfelder (13) in Kontakt stehen; – Erwärmen der so bestückten Leiterplatte in einem Ofen, so dass das Lot der Lotpaste (3) schmilzt und beim Abkühlen eine metallische Verbindung zwischen Anschlussflanken (11) bzw. Anschlussdrähten (12) und den jeweils zugeordneten Kontaktfeldern (13) liefert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Auftragen der Lotpaste (3), das Auftragen der Kleberdepots (5) und/oder das Bestücken der Leiterplatte automatisch oder zumindest halbautomatisch erfolgt.
  3. Mittel zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, aufweisend eine erste Maske (2) mit ersten Öffnungen (14) und eine zweite Maske (4) mit zweiten Öffnungen (15), deren Positionen von den Positionen der ersten Öffnungen (14) in der ersten Maske abweichen, und mit einer Höhlung (16), wobei die Positionen der ersten Öffnungen (14) im Bereich der Höhlung (16) liegen.
  4. Verfahren nach einem der vorhergehenden Ansprüche oder Mittel nach Anspruch 3, dadurch gekennzeichnet, dass die erste Maske (2) und die zweite Maske (4) im Wesentlichen dieselbe Umrisskontur aufweisen.
  5. Verfahren nach einem der vorhergehenden Ansprüche oder Mittel nach Anspruch 3, dadurch gekennzeichnet, dass die erste Maske (2) dünner ist als die zweite Maske (4).
  6. Verfahren nach einem der vorhergehenden Ansprüche oder Mittel nach Anspruch 3, dadurch gekennzeichnet, dass die Höhlung (16) einen geschlossenen Boden (17) aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche oder Mittel nach Anspruch 3, dadurch gekennzeichnet, dass die zweite Maske (4) eine Vielzahl von Höhlungen (16) aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erwärmung in einem Durchlaufofen erfolgt, durch welchen die mit den Bauteilen (6, 7) bestückte Leiterplatte hindurchgefördert wird.
  9. Verfahren oder Mittel, gekennzeichnet durch eines oder mehrere der kennzeichnenden Merkmale eines der vorhergehenden Ansprüche.
DE102016105055.5A 2016-03-18 2016-03-18 Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens Withdrawn DE102016105055A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016105055.5A DE102016105055A1 (de) 2016-03-18 2016-03-18 Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016105055.5A DE102016105055A1 (de) 2016-03-18 2016-03-18 Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE102016105055A1 true DE102016105055A1 (de) 2017-09-21

Family

ID=59751943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016105055.5A Withdrawn DE102016105055A1 (de) 2016-03-18 2016-03-18 Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE102016105055A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509786A1 (de) * 1995-03-17 1996-09-19 Herbert Streckfus Gmbh Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
US5740730A (en) * 1996-09-03 1998-04-21 Micron Electronics, Inc. Apparatus for depositing solder and adhesive materials onto a printed circuit board
DE102009002288A1 (de) 2009-04-08 2010-10-14 Endress + Hauser Gmbh + Co. Kg Verfahren zur Fixierung von THT-Bauteilen und zur Herstellung von Leiterplatten mit darauf fixierten THT-Bauteilen
DE102012112546A1 (de) 2012-12-18 2014-06-18 Endress + Hauser Gmbh + Co. Kg Verfahren zur Herstellung von mischbestückten Leiterplatten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509786A1 (de) * 1995-03-17 1996-09-19 Herbert Streckfus Gmbh Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
US5740730A (en) * 1996-09-03 1998-04-21 Micron Electronics, Inc. Apparatus for depositing solder and adhesive materials onto a printed circuit board
DE102009002288A1 (de) 2009-04-08 2010-10-14 Endress + Hauser Gmbh + Co. Kg Verfahren zur Fixierung von THT-Bauteilen und zur Herstellung von Leiterplatten mit darauf fixierten THT-Bauteilen
DE102012112546A1 (de) 2012-12-18 2014-06-18 Endress + Hauser Gmbh + Co. Kg Verfahren zur Herstellung von mischbestückten Leiterplatten

Similar Documents

Publication Publication Date Title
DE2944368C2 (de) Verfahren zum Verlöten an sich nicht lötbarer Oberflächen
EP0528350A1 (de) Verfahren zum Beloten und Montieren von Leiterplatten mit Bauelementen
DE19809138A1 (de) Leiterplatte mit SMD-Bauelementen
EP0487782B1 (de) Verfahren zum Beloten von Leiterplatten
DE3502744C2 (de)
DE19632413C2 (de) Vorrichtung zum Befestigen einer Bauteilekomponente
DE3839891C2 (de) Verfahren zum Herstellen von Lötschichten auf elektronischen Chip-Bauteilen
DE102005013599A1 (de) Verfahren zum Reparaturlöten vielpoliger Miniatur-Steckverbinder
EP2361001A1 (de) Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten
EP2543240A1 (de) Elektrische kontaktanordnung
WO2002093992A1 (de) Leiterplatte mit einer darauf aufgebrachten kontakthülse
DE3316017A1 (de) Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen
EP0613331A1 (de) Verfahren zum Befestigen einer Hybrid-Schaltung auf einer Leiterplatte
DE10313622B3 (de) Verfahren zur elektrischen und mechanischen Verbindung zweier Leiterplatten
EP0030335A2 (de) Elektrische Leiterplatte
DE102012112546A1 (de) Verfahren zur Herstellung von mischbestückten Leiterplatten
DE102016105055A1 (de) Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens
DE3235717C2 (de) Anschlußelement für eine Schaltungsträgerplatte
WO2016000909A1 (de) Leiterplattenverbindungselement
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
DE2060933B2 (de) Sockel fuer ein halbleiterbauelementgehaeuse und verfahren zu seiner herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE2138083B2 (de) Verfahren zum Anbringen der AnschluBdrähte eines keramischen Kondensators
DE102005031181A1 (de) Leiterplatte mit einer Oberfläche mit mehreren Kontaktflächen, Verfahren zur Beschichtung von Kontaktflächen einer Leiterplatte

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee