DE102015121159A1

DE102015121159A1 - Liquid Crystal Display Panel And Display Device

Info

Publication number: DE102015121159A1
Application number: DE102015121159.9A
Authority: DE
Inventors: Huijun Jin; Yao Lin
Original assignee: Tianma Microelectronics Co Ltd; Shanghai AVIC Optoelectronics Co Ltd
Current assignee: Tianma Microelectronics Co Ltd; Shanghai AVIC Optoelectronics Co Ltd
Priority date: 2014-12-23
Filing date: 2015-12-04
Publication date: 2016-06-23
Also published as: US9978323B2; CN104714319B; CN104714319A; US20160180785A1; DE102015121159A8

Abstract

Flüssigkristallanzeigetafel und Flüssigkristallanzeigevorrichtung, wobei die Polaritäten von Signalen, die von Datenleitungen bereitgestellt werden, umgekehrt sind, wenn die Hälfte der Gateleitungen abgetastet ist, um den Ansteuerungsmethoden einer Halbspalteninversion zu entsprechen, und Gateleitungen auf einer Seite, die zeilenweise von oben nach unten sequentiell abgetastet werden, im Wechsel mit Gateleitungen auf der anderen Seite abgetastet werden, die zeilenweise von unten nach oben sequentiell abgetastet werden, wobei somit die Wirkung der Bildpunktinversion realisiert und dadurch der Leistungsverbrauch reduziert wird. A liquid crystal display panel and a liquid crystal display device, wherein the polarities of signals provided from data lines are reversed when half of the gate lines are scanned to correspond to half-column inversion driving techniques and one-side gate lines are sequentially scanned line by line from top to bottom , are sampled alternately with gate lines on the other side, which are sequentially scanned line by line from bottom to top, thus realizing the effect of pixel inversion and thereby reducing power consumption.

Description

HINTERGRUND BACKGROUND

Auf dem Gebiet der Flüssigkristallanzeigetechnik besteht ein Verfahren zur Unterdrückung von Flimmern, das gewöhnlich bei einer Dünnschichttransistor-Flüssigkristallanzeige (TFT-LCD) auftritt, darin, eine räumliche Fusion der entsprechenden optischen Wellenformen benachbarter Pixel zu erreichen. Zu diesem Zweck müssen die Polaritäten der Ansteuerspannungen der benachbarten Pixel umgekehrt zueinander sein. Es gibt zahlreiche Ansteuerverfahren, um die umgekehrten Polaritäten der benachbarten Pixel zu erreichen, wie etwa eine Bildpunktinversion, eine Spalteninversion, eine Reiheninversion usw. Beim Anzeigen eines Bildes kann eine Pixelspannung Vp (d.h. eine Signalspannung Vp an einer Pixelelektrode), die an Flüssigkristalle angelegt wird, eine positive oder einen negative Polarität haben. Die Pixelspannung Vp hat insbesondere die positive Polarität, wenn sie größer ist als eine Spannung einer gemeinsamen Elektrode Vcom, und hat die negative Polarität, wenn sie niedriger ist als die Spannung der gemeinsamen Elektrode Vcom. Solange der absolute Wert der an die Flüssigkristalle angelegten Pixelspannung Vp unverändert ist, kann ein Graubild mit der gleichen Leuchtdichte angezeigt werden. In the field of liquid crystal display technology, a method of suppressing flicker that commonly occurs in a thin film transistor (TFT) LCD is to achieve spatial fusion of the respective optical waveforms of adjacent pixels. For this purpose, the polarities of the drive voltages of the adjacent pixels must be inversely to each other. There are numerous driving methods to achieve the inverse polarities of the adjacent pixels, such as pixel inversion, column inversion, in-line inversion, etc. In displaying an image, a pixel voltage Vp (ie, a signal voltage Vp at a pixel electrode) applied to liquid crystals to have a positive or a negative polarity. Specifically, the pixel voltage Vp has the positive polarity when it is larger than a voltage of a common electrode Vcom, and has the negative polarity when it is lower than the voltage of the common electrode Vcom. As long as the absolute value of the pixel voltage Vp applied to the liquid crystals is unchanged, a gray image having the same luminance can be displayed.

Wenn bei einem Teilbild die Polarität jedes Bildpunkts (d.h. eines Subpixels) umgekehrt zu den Polaritäten von zu dem Bildpunkt benachbarten Bildpunkten bleibt (d.h. vier Bildpunkte, die oberhalb, unterhalb, links bzw. rechts von dem Bildpunkt liegen), wird eine Ansteuermethode durch Bildpunktinversion implementiert. Bei dem nächsten Teilbild werden die Polaritäten der Spannungen aller Subpixel gleichzeitig umgekehrt, und somit bleiben die Polaritäten der benachbarten Subpixeln stets umgekehrt zueinander. Die Methode der Bildpunktinversion ist die feinste hinsichtlich der räumlichen Fusion des Flimmerns, da jedes Subpixel individuell behandelt wird, so dass die Methode der Bildpunktinversion eine optimale Flimmerunterdrückungswirkung hat. Wie in 1 gezeigt, hat die bei der Bildpunktinversion verwendete Ansteuerwellenform eine Periode mit einer Adressierungsdauer (d.h. einen Hsync-Zyklus), so dass die Bildpunktinversion als Hochfrequenzinversion betrachtet wird, was zu einem Leistungsverbrauch führt, der zum einem Quadrat der Frequenz direkt proportional ist. Somit bewirkt das Ansteuerverfahren durch Bildpunktinversion den maximalen Leistungsverbrauch im Vergleich zu anderen Inversionsansteuerverfahren. In a subpicture, if the polarity of each pixel (ie, a subpixel) remains inverse to the polarities of pixels adjacent to the pixel (ie, four pixels that are above, below, left, and right of the pixel, respectively), a driving method is implemented by pixel inversion , In the next subpicture, the polarities of the voltages of all subpixels are simultaneously reversed, and thus the polarities of the adjacent subpixels always remain reversed to each other. The method of pixel inversion is the finest in terms of spatial fibrillation fibrillation since each subpixel is treated individually, so the pixel inversion method has an optimal flicker suppression effect. As in 1 4, the drive waveform used in pixel inversion has a period of one address duration (ie, one Hsync cycle), so the pixel inversion is considered to be a high frequency inversion, resulting in a power consumption that is directly proportional to a square of the frequency. Thus, the pixel inversion driving method effects the maximum power consumption as compared with other inversion driving methods.

Was eine Ansteuermethode durch Spalteninversion betrifft, sind die Polaritäten von Subpixeln, die einer von zwei benachbarten Datenleitungen entsprechen, jeweils spaltenweise umgekehrt zu den Polaritäten von Subpixeln, die der anderen der beiden benachbarten Datenleitungen entsprechen. Bei einer derartigen Ansteuermethode durch Spalteninversion ist zwischen den Flimmerwellenformen der beiden benachbarten Subpixelspalten eine Phasendifferenz von π (180°) vorhanden, so dass das Flimmern zu einem bestimmten Grad unterdrückt wird. Es ist jedoch keine Phasendifferenz zwischen den Flimmerwellenformen von Subpixeln in jeder Subpixelspalte vorhanden, was leicht zu einem länglichen Linienflimmern führt. Wie in 1 gezeigt, hat die bei der Spalteninversion verwendete Ansteuerwellenform eine Periode eines Teilbilds (d.h. einen Vsync-Zyklus) als Einheit. Die Spalteninversion wird somit als Niederfrequenzinversion betrachtet, was im Vergleich zu anderen Inversionsansteuermethoden zu dem minimalen Leistungsverbrauch führt. As for a column inversion driving method, the polarities of sub-pixels corresponding to one of two adjacent data lines are each column-wise inverse to the polarities of sub-pixels corresponding to the other of the two adjacent data lines. In such a column inversion driving method, there is a phase difference of π (180 °) between the flicker waveforms of the two adjacent subpixel columns, so that the flicker is suppressed to a certain degree. However, there is no phase difference between the flicker waveforms of subpixels in each subpixel column, which easily results in elongated line flicker. As in 1 As shown, the driving waveform used in the column inversion has a period of one field (ie, a Vsync cycle) as a unit. The column inversion is thus considered to be low frequency inversion, resulting in the minimum power consumption compared to other inversion drive methods.

Entsprechend der Spalteninversion-Ansteuermethode gibt eine Ansteuermethode durch Reiheninversion. Entsprechend dem Reiheninversion-Ansteuerverfahren ist zwischen den Flimmerwellenformen von zwei benachbarten Subpixelreihen eine Phasendifferenz von π (180°) vorhanden, um das Flimmern zu einem bestimmten Grad zu unterdrücken. Es ist jedoch keine Phasendifferenz zwischen dem Flimmern der Subpixel in jeder Subpixelreihe vorhanden, was leicht zu einem horizontalen Linienflimmern führt. Die Spannungsfrequenz der Ansteuersignale für die Reiheninversion entspricht derjenigen für die Bildpunktinversion. Die Ansteuermethode durch Reiheninversion hat somit keinen Vorteil hinsichtlich des Leistungsverbrauchs und wird deswegen derzeit im Allgemeinen nicht für die Anzeige angewendet. According to the column inversion driving method, a driving method gives through row inversion. According to the series inversion driving method, there is a phase difference of π (180 °) between the flicker waveforms of two adjacent subpixel rows to suppress the flicker to a certain degree. However, there is no phase difference between the flicker of subpixels in each subpixel row, which easily leads to horizontal line flicker. The voltage frequency of the row inversion drive signals is the same as that of pixel inversion. Thus, the row inversion driving method has no advantage in terms of power consumption and is therefore not generally used for the display at present.

KURZZUSAMMENFASSUNG SUMMARY

Angesichts dieser Tatsachen stellen Ausführungsformen der Offenbarung eine Flüssigkristallanzeigetafel und eine Anzeigevorrichtung dafür bereit. In view of these facts, embodiments of the disclosure provide a liquid crystal display panel and a display device therefor.

Gemäß Ausführungsformen der Offenbarung weist eine Flüssigkristallanzeigetafel Folgendes auf:
mehrere Datenleitungen, die sich in eine erste Richtung erstrecken, und mehrere Gateleitungen, die sich in eine zweite Richtung erstrecken, wobei mehrere Subpixel definiert werden, indem sich die mehreren Datenleitungen in einer isolierenden Weise mit den mehreren Gateleitungen kreuzen,
wobei jede der mehreren Datenleitungen in einer Spalte dazu ausgelegt ist, spaltenweise Datensignale für entsprechende Subpixel in der gleichen Spalte bereitzustellen, und die Polaritäten der Datensignale, die von benachbarten Datenleitungen bereitgestellt werden, zueinander umgekehrt sind, wobei während einer Abtastperiode für ein Teilbild die Polaritäten der Datensignale, die von den Datenleitungen in der ersteren Hälfte der Abtastperiode für das Teilbild bereitgestellt werden, zu den Polaritäten der Datensignale umgekehrt sind, die von den Datenleitungen in der letzteren Hälfte der Abtastperiode für das Teilbild bereitgestellt werden,
die mehreren Gateleitungen eine Gruppe von ersten Gateleitungen aufweisen, die mehrere erste Gateleitungen umfassen, sowie eine Gruppe von zweiten Gateleitungen, die mehrere zweite Gateleitungen umfassen, wobei zumindest ein Teil der mehreren ersten Gateleitungen zeilenweise im Wechsel mit zumindest einem Teil der mehreren zweiten Gateleitungen angeordnet ist,
die Flüssigkristallanzeigetafel ferner eine Gruppe von ersten Gatetreibern aufweist, die dazu ausgelegt sind, die Gruppe von ersten Gateleitungen anzusteuern, sowie eine Gruppe von zweiten Gatetreibern, die dazu ausgelegt sind, die Gruppe von zweiten Gateleitungen anzusteuern, wobei die Gruppe von ersten Gatetreibern die ersten Gateleitungen in eine Richtung ansteuern, die zu einer Richtung umgekehrt ist, in die die Gruppe von zweiten Gatetreibern die zweiten Gateleitungen ansteuert. According to embodiments of the disclosure, a liquid crystal display panel comprises:
a plurality of data lines extending in a first direction and a plurality of gate lines extending in a second direction, wherein a plurality of sub-pixels are defined by intersecting the plurality of data lines in an insulating manner with the plurality of gate lines,
wherein each of the plurality of data lines in a column is adapted to provide column-wise data signals for respective sub-pixels in the same column, and the polarities of the data signals provided by adjacent data lines are reversed to each other, wherein during a sample period for one field the polarities of the Data signals provided from the data lines in the former half of the sampling period for the field to the polarities of Conversely, data signals provided by the data lines in the latter half of the sample period for the sub-picture are reversed,
the plurality of gate lines comprise a group of first gate lines comprising a plurality of first gate lines, and a group of second gate lines comprising a plurality of second gate lines, wherein at least a portion of the plurality of first gate lines are arranged in line with at least a portion of the plurality of second gate lines .
the liquid crystal display panel further comprises a group of first gate drivers configured to drive the group of first gate lines, and a group of second gate drivers configured to drive the group of second gate lines, the group of first gate drivers comprising the first gate lines in a direction reversed to a direction in which the group of second gate drivers drives the second gate lines.

Bei einigen Ausführungsformen der Offenbarung weist eine Flüssigkristallanzeigevorrichtung die oben genannte Flüssigkristallanzeigetafel auf. In some embodiments of the disclosure, a liquid crystal display device has the above-mentioned liquid crystal display panel.

Ausführungsformen der Offenbarung stellen eine Flüssigkristallanzeigetafel und eine Flüssigkristallanzeigevorrichtung bereit. Entsprechend den Polaritäten von Signalen, die von den Datenleitungen bereitgestellt werden, werden Ansteuermethoden durch Halbspalteninversion und alternativ das zeilenweise Abtasten der Gateleitungen auf einer Seite von oben nach unten sowie das zeilenweise Abtasten der Gateleitungen auf der anderen Seite von unten nach oben durchgeführt. Die Wirkung der Bildpunktinversion wird somit realisiert, wodurch der Leistungsverbrach reduziert wird. Gleichzeitig werden zwei benachbarte Gatetreiber sequentiell eingeschaltet, wobei die abfallende Flanke und die ansteigende Flanke der Ansteuersignale in einer Überlappungsperiode ∆t in der Zeitabfolge beide vorhanden sind. Während der Überlappungsperiode ∆t kann die Datenleitung an den Subpixeln, die mit dem später eingeschalteten Gatetreiber verbunden sind, ein Vorladen vornehmen, wodurch die Pixelspannung der Subpixel sichergestellt wird, so dass die Bildqualität in einem optimalen Zustand ist, das Flimmerphänomen reduziert wird und der Leistungsverbrauch gering ist. Embodiments of the disclosure provide a liquid crystal display panel and a liquid crystal display device. In accordance with the polarities of signals provided from the data lines, driving methods are performed by half-column inversion and alternatively row-by-row scanning of the gate lines on one side and line-by-line scanning of the gate lines on the other side. The effect of the pixel inversion is thus realized, thereby reducing the Leistungsverbrach. At the same time, two adjacent gate drivers are sequentially turned on, with the trailing edge and the rising edge of the drive signals both present in an overlap period Δt in the time sequence. During the overlap period Δt, the data line at the sub-pixels connected to the later-on gate driver can pre-charge, thereby ensuring the pixel voltage of the sub-pixels, so that the image quality is in an optimal state, the flicker phenomenon is reduced and the power consumption is low.

Obwohl zahlreiche Ausführungsformen offenbart sind, ergeben sich noch weitere Ausführungsformen der Offenbarung für den Fachmann aus der nachfolgenden ausführlichen Beschreibung, die beispielhafte Ausführungsformen der Offenbarung zeigt und beschreibt. Dementsprechend sind die Zeichnungen und die ausführliche Beschreibung als beispielhaft und nicht als einschränkend zu verstehen. Although numerous embodiments are disclosed, still further embodiments of the disclosure will become apparent to those skilled in the art from the following detailed description, which illustrates and describes exemplary embodiments of the disclosure. Accordingly, the drawings and detailed description are to be considered exemplary rather than limiting.

KURZE BESCHREIBUNG DER ZEICHNUNGEN BRIEF DESCRIPTION OF THE DRAWINGS

Um die technischen Lösungen in Ausführungsformen der Offenbarung zu beschreiben, werden nachfolgend die beigefügten Zeichnungen für die Beschreibung kurz beschrieben. Die unten beschriebenen beigefügten Zeichnungen veranschaulichen einige Ausführungsformen der Offenbarung und sollen die Offenbarung nicht beschränken. In order to describe the technical solutions in embodiments of the disclosure, the attached drawings for the description are briefly described below. The accompanying drawings described below illustrate some embodiments of the disclosure and are not intended to limit the disclosure.

1 ist ein Schaubild, das Wellenformen von Ansteuersignalen für eine Spalteninversion, eine Halbspalteninversion, eine Bildpunktinversion und eine Reiheninversion zeigt, 1 FIG. 12 is a graph showing waveforms of drive signals for column inversion, half column inversion, pixel inversion, and row inversion. FIG.

2 ist eine schematische Ansicht, die eine Flüssigkristallanzeigetafel aus dem Stand der Technik zeigt, 2 Fig. 10 is a schematic view showing a prior art liquid crystal display panel;

3 ist eine schematische Ansicht, die eine Flüssigkristallanzeigetafel gemäß Ausführungsformen der Offenbarung zeigt, 3 FIG. 12 is a schematic view showing a liquid crystal display panel according to embodiments of the disclosure; FIG.

4 ist eine schematische Ansicht, die Polaritätszustände von Subpixeln zeigt, wenn ein Teilbild von einer Flüssigkristallanzeigetafel gemäß Ausführungsformen der Offenbarung angezeigt wird, 4 FIG. 12 is a schematic view showing polarity states of sub-pixels when displaying a partial image of a liquid crystal display panel according to embodiments of the disclosure; FIG.

5 ist ein Schaubild, das eine Betriebszeitabfolge der in 4 gezeigten Flüssigkristallanzeigetafel zeigt, 5 is a diagram showing an operating time sequence of the in 4 shown liquid crystal display panel shows

6A bis 6G sind schematische Ansichten, die Polaritätszustände von Subpixeln in unterschiedlichen Perioden zeigen, wenn ein Teilbild von einer Flüssigkristallanzeigetafel mit einer 8×8-Auflösung gemäß Ausführungsformen der Offenbarung angezeigt wird, 6A to 6G 12 are schematic views showing polarity states of sub-pixels in different periods when a partial image is displayed by a liquid crystal display panel having an 8 × 8 resolution according to embodiments of the disclosure,

7A bis 7D sind schematische Ansichten, die Polaritätszustände von Subpixeln in unterschiedlichen Perioden zeigen, wenn ein Teilbild von einer weiteren Flüssigkristallanzeigetafel mit einer 8×8-Auflösung gemäß Ausführungsformen der Offenbarung angezeigt wird, 7A to 7D 12 are schematic views showing polarity states of sub-pixels in different periods when a partial image is displayed by another liquid crystal display panel having an 8 × 8 resolution according to embodiments of the disclosure;

8A bis 8D sind schematische Ansichten, die Polaritätszustände von Subpixeln in unterschiedlichen Perioden zeigen, wenn ein Teilbild von einer weiteren Flüssigkristallanzeigetafel mit einer 8×8-Auflösung gemäß Ausführungsformen der Offenbarung angezeigt wird, 8A to 8D 12 are schematic views showing polarity states of sub-pixels in different periods when a partial image is displayed by another liquid crystal display panel having an 8 × 8 resolution according to embodiments of the disclosure;

9 ist ein Schaubild, das eine Betriebszeitabfolge der in den 6A bis 6G gezeigten Flüssigkristallanzeigetafel zeigt, 9 is a diagram showing an operating time sequence of the 6A to 6G shown liquid crystal display panel shows

10 ist ein Schaubild, das eine Betriebszeitabfolge von Arbeitszuständen der in den 7A bis 7D gezeigten Flüssigkristallanzeigetafel zeigt, 10 FIG. 12 is a diagram showing an operating time sequence of operating states of the operating modes 7A to 7D shown liquid crystal display panel shows

11 ist ein Schaubild, das eine Betriebszeitfolge in den 8A bis 8D gezeigten Flüssigkristallanzeigetafel zeigt, und 11 is a chart showing an operating time sequence in the 8A to 8D shows shown liquid crystal display panel, and

12 ist eine schematische Ansicht einer Flüssigkristallanzeigevorrichtung gemäß Ausführungsformen der Offenbarung. 12 FIG. 12 is a schematic view of a liquid crystal display device according to embodiments of the disclosure. FIG.

Obwohl die Offenbarung für zahlreiche Änderungen und alternative Formen offen ist, wurden Ausführungsformen beispielhaft in den Zeichnungen gezeigt und sind nachfolgend ausführlich beschrieben. Es wird jedoch nicht beabsichtigt, die Offenbarung auf die beschriebenen besonderen Ausführungsformen zu beschränken. Im Gegenteil, die Offenbarung soll alle Änderungen, äquivalenten Elemente und Alternativen, die in den Umfang der in den beigefügten Ansprüchen definierten Offenbarung fallen, umfassen. Although the disclosure is susceptible to numerous changes and alternative forms, embodiments have been shown by way of example in the drawings and are described in detail below. However, it is not intended to limit the disclosure to the particular embodiments described. On the contrary, the disclosure is intended to embrace all changes, equivalent elements, and alternatives falling within the scope of the disclosure as defined in the appended claims.

AUSFÜHRLICHE BESCHREIBUNG DETAILED DESCRIPTION

In Kombination mit den beigefügten Zeichnungen werden in Ausführungsformen der Offenbarung bereitgestellte technische Lösungen klar und ausführlich beschrieben. Es ist offensichtlich, dass lediglich einige Ausführungsformen hier beschrieben sind. Auf der Basis der Ausführungsformen der Offenbarung fallen weitere Ausführungsformen, die von dem Fachmann erhalten werden, in den Umfang der Offenbarung. In combination with the accompanying drawings, technical solutions provided in embodiments of the disclosure will be clearly and in detail described. It is obvious that only some embodiments are described here. On the basis of the embodiments of the disclosure, further embodiments obtained by those skilled in the art fall within the scope of the disclosure.

Wie in 2 gezeigt, weist eine TFT-LCD-Ansteuerschaltung eine Stromversorgungsschaltung (Strom-IS), eine Zeitablaufsteuerschaltung (TCON-IS), eine Grauskalaschaltung, eine Datenansteuerschaltung (auch Source-Treiber-IS genannt), eine Abtasttreiberschaltung (auch Gatetreiber-IS genannt) und eine Systemschnittstelle (System-I/F) auf. Signale von Systemen liefern über die Systemschnittstelle verschiedene Anzeigedaten- und Zeitablaufsteuersignale an die TFT-LCD-Ansteuerschaltung. Ein Teil der Anzeigedaten- und Zeitablaufsteuersignale werden zur Stromversorgungsschaltung geleitet, um eine Stromversorgungsspannung, die für weitere Arbeitssysteme benötigt wird, und eine Flüssigkristallablenkbezugsspannung Vcom zu erzeugen. Ein weiterer Teil der Anzeigedaten- und Zeitablaufsteuersignale werden zur Zeitablaufsteuerschaltung geleitet, um einen Betriebszeitablauf der Zeitablaufansteuerschaltung, einen Betriebszeitablauf der Abtastansteuerschaltung und einen Gesamtzeitablauf des TFT-LCD zu erzeugen. Darüber hinaus ist die Datenansteuerschaltung dazu ausgelegt, ein anzeigebezogenes Signal von der Zeitablaufsteuerschaltung in eine analoge Spannung umzuwandeln, welche wiederum zu einer Pixelelektrode ausgegeben wird, um eine Pixelspannung zu erhalten, die für die Ablenkung der Flüssigkristalle erforderlich ist. Die Abtastansteuerschaltung ist dazu ausgelegt, eine digitale Spannung mit hohen und niedrigen Pegeln zu erzeugen, welche wiederum an eine Gateelektrode eines TFT-Schalters ausgegeben wird, um den Schaltzustand jeder Pixelreihe zu steuern. Die Grauskalaschaltung ist dazu ausgelegt, eine Bezugsspannung zu erzeugen, die für eine Digital-Analog-Umwandlung (DAC) der Datenansteuerschaltung erforderlich ist, wobei diese Bezugsspannung auch als Gamma-Bezugsspannung bezeichnet wird. As in 2 A TFT LCD drive circuit includes a power supply circuit (power IC), a timing control circuit (TCON-IS), a gray scale circuit, a data drive circuit (also called a source driver IC), a scan driver circuit (also called a gate driver IC), and a system interface (system I / F). Signals from systems provide various display data and timing control signals to the TFT-LCD driver via the system interface. A part of the display data and timing control signals are supplied to the power supply circuit to generate a power supply voltage required for other work systems and a liquid crystal deflection reference voltage Vcom. Another portion of the display data and timing control signals are supplied to the timing control circuit to generate an operation timing of the timing drive circuit, an operation timing of the scan drive circuit, and an overall timing of the TFT-LCD. Moreover, the data drive circuit is configured to convert a display-related signal from the timing control circuit to an analog voltage, which in turn is output to a pixel electrode to obtain a pixel voltage required for the deflection of the liquid crystals. The scan drive circuit is configured to generate a high and low level digital voltage, which in turn is output to a gate electrode of a TFT switch to control the switching state of each pixel row. The gray scale circuitry is configured to generate a reference voltage required for digital-to-analog conversion (DAC) of the data drive circuit, which reference voltage is also referred to as a gamma reference voltage.

Die Funktion der Abtastansteuerschaltung besteht darin, zeilenweise Schaltspannungen für Dünnschichttransistoren (TFT) sequentiell auszugeben. Ein Auslassanschluss der Abtastansteuerschaltung ist mit einer Gateelektrode des TFT verbunden, und somit wird die Abtastansteuerschaltung auch als Gateansteuerschaltung bezeichnet, die im Allgemeinen in Längsrichtung auf der linken und/oder rechten Seite einer Anzeigetafel angeordnet ist. The function of the scan drive circuit is to sequentially output line-to-line switching voltages for thin film transistors (TFT). An output terminal of the sample drive circuit is connected to a gate electrode of the TFT, and thus the sample drive circuit is also referred to as a gate drive circuit arranged generally longitudinally on the left and / or right side of a display panel.

Wie in den 3 und 4 gezeigt, offenbart die Offenbarung eine Flüssigkristallanzeigetafel, die Folgendes aufweist: mehrere Datenleitungen DL, die sich in eine erste Richtung erstrecken, und mehrere Gateleitungen G_L1, G_L2, G_L3, ..., G_LM, die sich in eine zweite Richtung erstrecken, wobei sich die mehreren Datenleitungen in isolierender Weise mit den mehreren Gateleitungen kreuzen, um mehrere Subpixel pixel zu definieren,
wobei eine Gruppe von ersten Gateleitungen mehrere erste Gateleitungen G_L1, G_L3, G_L5, ..., G_LN aufweist,
eine Gruppe von zweiten Gateleitungen mehrere zweite Gateleitungen G_L2, G_L4, ..., G_LM aufweist, wobei zumindest ein Teil der mehreren ersten Gateleitungen G_L1, G_L3, G_L5, ..., G_LN zeilenweise im Wechsel mit zumindest einem Teil der mehreren zweiten Gateleitungen G_L2, G_L4, ..., G_LM angeordnet ist. Wie in 4 gezeigt, wechseln sich zum Beispiel die erste Gateleitung G_L1, die zweite Gateleitung G_L2, die erste Gateleitung G_L3, die zweite Gateleitung G_L4, ..., die erste Gateleitung G_LN und die zweite Gateleitung G_LM zeilenweise nacheinander in der Flüssigkristallanzeigetafel ab,
wobei die Flüssigkristallanzeigetafel auch eine Gruppe von ersten Gatetreibern 100 auf der linken Seite der Flüssigkristallanzeigetafel und eine Gruppe von zweiten Gatetreibern 200 auf der rechten Seite der Flüssigkristallanzeigetafel aufweist, wobei die Gruppe von ersten Gatetreibern 100 dazu ausgelegt ist, die Gruppe von ersten Gateleitungen anzusteuern, und die Gruppe von zweiten Gatetreibern 200 dazu ausgelegt ist, die Gruppe von zweiten Gateleitungen anzusteuern, um das Ein- und Ausschalten der TFT in den entsprechenden Subpixeln zu steuern. As in the 3 and 4 10, the disclosure discloses a liquid crystal display panel comprising: a plurality of data lines DL extending in a first direction and a plurality of gate lines G _L1 , G _L2 , G _L3 ,..., G _LM extending in a second direction wherein the plurality of data lines intersect in an insulating manner with the plurality of gate lines to define a plurality of subpixel pixels;
wherein a group of first gate lines has a plurality of first gate lines G _L1 , G _L3 , G _L5 ,..., G _LN ,
a group of second gate lines, ..., G _LM having a plurality of second gate lines G _L2, G _L4, wherein at least a portion of the plurality of first gate lines G _L1, G _L3, G _L5, ..., G _LN line by line, alternating with at least a part of the plurality of second gate lines G _L2 , G _L4 , ..., G _{LM is} arranged. As in 4 For example, the first gate line G _L1 , the second gate line G _L2 , the first gate line G _L3 , the second gate line G _L4 ,..., the first gate line G _LN and the second gate line G _LM alternate one row at a time in the liquid crystal display panel from,
wherein the liquid crystal display panel also includes a group of first gate drivers 100 on the left side of the liquid crystal display panel and a group of second gate drivers 200 on the right side of the liquid crystal display panel, the group of first gate drivers 100 is configured to drive the group of first gate lines and the group of second gateways 200 is adapted to drive the group of second gate lines to control the switching on and off of the TFT in the respective sub-pixels.

Die Gruppe von ersten Gatetreibern 100 weist mehrere erste Gatetreiber G1, G3, G5, ..., GN auf, die kaskadenartig miteinander verbunden sind, und die ersten Gatetreiber sind dazu ausgelegt, die ersten Gateleitungen G_L1, G_L3, G_L5, ..., G_LN jeweils der Reihe nach zu steuern, um die Gruppe von ersten Gateleitungen in Vorwärtsrichtung anzusteuern, d.h. um die Gruppe von ersten Gateleitungen von oben nach unten sequentiell anzusteuern. Die Gruppe von zweiten Gatetreibern 200 weist auch mehrere zweite Gatetreiber G2, G4, ..., GM auf, die kaskadenartig miteinander verbunden sind, und die zweiten Gatetreiber sind dazu ausgelegt, die zweiten Gateleitungen G_L2, G_L4, ..., G_LM jeweils der Reihe nach zu steuern, um die Gruppe von zweiten Gateleitungen in Rückwärtsrichtung anzusteuern, d.h. um die Gruppe von zweiten Gateleitungen von unten nach oben sequentiell anzusteuern. Es sei angemerkt, dass die mit der Gruppe von ersten Gatetreibern 100 verbundenen Gateleitungen in die Gruppe von ersten Gateleitungen kategorisiert sind und Gateleitungen, die mit der Gruppe von zweiten Gatetreibern 200 verbunden sind, in die Gruppe von zweiten Gateleitungen kategorisiert sind. The group of first gate drivers 100 has a plurality of first gate drivers G1, G3, G5, ..., GN which are cascaded with each other, and the first gate drivers are configured to control the first gate lines G _L1 , G _L3 , G _L5 ,..., G _LN, respectively, in order to drive the group of first gate lines in the forward direction ie to sequentially control the group of first gate lines from top to bottom. The group of second gate drivers 200 also has a plurality of second gate drivers G2, G4, ..., GM which are cascade-connected to each other, and the second gate drivers are configured to respectively connect the second gate lines G _L2 , G _L4 , ..., G _LM in turn to control the group of second gate lines in the reverse direction, ie to sequentially drive the group of second gate lines from bottom to top. It should be noted that with the group of first gate drivers 100 connected gate lines are categorized into the group of first gate lines and gate lines connected to the group of second gate drivers 200 are categorized into the group of second gate lines.

Wie in den 4 und 5 gezeigt, sind außerdem die Datenleitungen DL dazu ausgelegt, Datensignale im Allgemeinen spaltenweise an entsprechende Subpixel zu liefern (d.h. für einen Ladevorgang), wobei insbesondere jede der Datenleitungen dazu ausgelegt ist, ein Datensignal an die entsprechenden Subpixel in einer Spalte zu liefern, wobei die Polaritäten der Datensignale, die von den benachbarten Datenleitungen bereitgestellt werden, zueinander umgekehrt sind. Während einer Abtastperiode (T₀–T₁) für ein Teilbild ist die Polarität des während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild von einer Datenleitung DL bereitgestellten Datensignals zur Polarität des Datensignals umgekehrt, das von der Datenleitung DL in der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) bereitgestellt wird, das heißt, dass während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) das von der Datenleitung DL bereitgestellte Datensignal Data an das Subpixel angelegt wird, um die Polarität des Subpixels umzukehren. Mit anderen Worten stimmt die Polarität des Datensignals Data mit der Halbspalteninversion überein (was bedeutet, dass die Polarität des Datensignals umgekehrt wird, wenn die Hälfte der Gateleitungen in Spaltenrichtung abgetastet ist), wie durch die Wellenform des Ansteuersignals für die Halbspalteninversion in 1 gezeigt ist. As in the 4 and 5 In addition, the data lines DL are designed to supply data signals generally in columns to corresponding subpixels (ie, for charging), in particular each of the data lines being adapted to provide a data signal to the corresponding subpixels in a column, the polarities the data signals provided from the adjacent data lines are reversed to each other. During a sampling period (T ₀ -T ₁ ) for one field, the polarity of the data signal provided by a data line DL during the former half (T ₀ -T _1/2 ) of the sampling period (T ₀ -T ₁ ) is polarity conversely, the data signal provided by the data line DL in the latter half (T _1/2 -T ₁ ) of the sampling period (T ₀ -T ₁ ), that is, during the latter half (T _1/2 -T ₁ ) of the sampling period (T ₀ -T ₁ ), the data signal Data provided from the data line DL is applied to the sub-pixel to reverse the polarity of the sub-pixel. In other words, the polarity of the data signal Data coincides with the half-column inversion (meaning that the polarity of the data signal is reversed when half of the gate lines are sampled in the column direction) as indicated by the waveform of the half column inversion drive signal 1 is shown.

Als solche ist die Gruppe von ersten Gatetreibern 100 dazu ausgelegt, die Gruppe von ersten Gateleitungen in Vorwärtsrichtung anzusteuern, d.h. zum Beispiel in einer abtastenden Weise von oben nach unten, und die Gruppe von zweiten Gatetreibern 200 ist dazu ausgelegt, die Gruppe von zweiten Gateleitungen in Rückwärtsrichtung anzusteuern, d.h. zum Beispiel in einer abtastenden Weise von unten nach oben, was im Allgemeinen zu einer Ansteuermethode führt, bei der die Gruppe von ersten Gateleitungen zeilenweise im Wechsel mit und in umgekehrter Richtung zu der Gruppe von zweiten Gatetreibern abgetastet wird. Das heißt, dass zumindest ein Teil der ersten Gatetreiber G1, G3, G5, ..., GN in der Gruppe von ersten Gatetreibern 100 im Wechsel mit zumindest einem Teil der zweiten Gatetreiber G2, G4, ..., GM in der Gruppe von zweiten Gatetreibern 200 eingeschaltet wird, um die Gateleitungen abzutasten. Wie in 4 gezeigt, werden die erste Gateleitung G_L1, die zweite Gateleitung G_LM, die erste Gateleitung G_L3, ..., die erste Gateleitung G_LN und die zweite Gateleitung G_L2 sequentiell von den entsprechenden Gatetreibern abgetastet. As such, the group is the first gate driver 100 adapted to drive the group of first gate lines in the forward direction, that is, for example, in a scanning manner from top to bottom, and the group of second gate drivers 200 is configured to drive the group of second gate lines in the reverse direction, ie, in a bottom-up scanning manner, for example, which generally results in a driving method in which the group of first gate lines is alternating with and in the opposite direction to the line Scanned group of second gate drivers. That is, at least part of the first gate drivers G1, G3, G5, ..., GN in the group of first gate drivers 100 alternating with at least part of the second gate drivers G2, G4, ..., GM in the group of second gate drivers 200 is switched on to scan the gate lines. As in 4 5, the first gate line G _L1 , the second gate line G _LM , the first gate line G _L3 ,..., the first gate line G _LN and the second gate line G _{L2 are} sequentially sampled by the respective gate drivers.

Während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild beendet die Gruppe von ersten Gatetreibern 100, wie in 5 gezeigt, das Abtasten der ersten Gateleitungen in der oberen Hälfte eines Anzeigebereichs der Flüssigkristallanzeigetafel in Vorwärtsrichtung von oben nach unten, und die Gruppe von zweiten Gatetreibern 200 beendet das Abtasten der zweiten Gateleitungen in der unteren Hälfte des Anzeigebereichs der Flüssigkristallanzeigetafel in Rückwärtsrichtung von unten nach oben. Während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild sind auch die Polaritäten der Datensignale Data, die von den Datenleitungen DL bereitgestellt werden, umgekehrt. Das heißt, wenn eine Gateleitung (z.B. eine Gateleitung G_n+1 bei dem in 5 gezeigten Beispiel), die in einer Zwischenstellung innerhalb des Bereichs angeordnet ist, in dem alle abzutastenden Leitungen liegen, abgetastet werden muss, werden die Polaritäten der von den Datenleitungen DL bereitgestellten Datensignale Data beginnend bei der Gateleitung G_n+1 umgekehrt, so dass die Polaritäten der Datensignale Data, die an die Subpixel angelegt werden, die mit der Gateleitung G_n+1 verbunden sind, bezogen auf die Polaritäten der Datensignale Data umgekehrt werden, welche an diese Subpixel angelegt werden, die mit einer Gateleitung verbunden sind, die vor der Gateleitung G_n+1 abgetastet wurde. Aufgrund der Ansteuermethode für die abwechselnde Abtastung in umgekehrten Richtungen und aufgrund der Tatsache, dass die Polaritäten der von den Datenleitungen DL bereitgestellten Datensignale Data mit der Halbspalteninversion übereinstimmen, wie in 5 gezeigt, entsprechen Subpixel in einem Bereich, in dem die ersten Gateleitungen zeilenweise im Wechsel mit den zweiten Gateleitungen in der Flüssigkristallanzeigetafel angeordnet sind, der Bildpunktinversion, wie in 4 gezeigt. Bei einem Teilbild wird somit die Polarität jedes Bildpunkts (d.h. jedes Subpixels) in dem Bereich umgekehrt zur Polarität der Bildpunkte (d.h. Subpixel) gehalten, die an den Bildpunkt angrenzen und oberhalb, unterhalb, links bzw. rechts des Bildpunkts angeordnet sind. Die Methode der Bildpunktinversion ist die feinste hinsichtlich der räumlichen Fusion des Flimmerns, da jedes Subpixel einzeln behandelt wird, so dass die Bildpunktinversionsmethode eine optimale Flimmerunterdrückungswirkung hat, wodurch ein angezeigtes Bild von hoher Qualität erhalten wird. Weiterhin mit Bezug auf 1 sind ferner die Dauern der Polaritätsumkehrungen bei der Halbspalteninversion deutlich geringer als die Dauern der Polaritätsumkehrungen bei der Bildpunktinversion. Der Leistungsverbrauch wird somit im Vergleich zur Bildpunktinversion stark verringert. During the former half (T ₀ -T _1/2 ) of the sample period (T ₀ -T ₁ ) for the field, the group of first gate drivers terminates 100 , as in 5 the scanning of the first gate lines in the upper half of a display area of the liquid crystal display panel in the forward direction from top to bottom, and the group of second gate drivers 200 stops the scanning of the second gate lines in the lower half of the display area of the liquid crystal display panel in the reverse direction from bottom to top. During the latter half (T _1/2 -T ₁ ) of the sampling period (T ₀ -T ₁ ) for the field, the polarities of the data signals Data provided by the data lines DL are also reversed. That is, when a gate line (eg, a gate line G _{n + 1} at the in 5 example shown), which is arranged in an intermediate position within the range in which all scanned lines are, it must be scanned, the polarities of the provided from the data lines DL data signals Data beginning with the gate line G _{n + 1 are} reversed, so that the polarities the data signals Data applied to the subpixels connected to the gate line G _{n + 1} are reversed relative to the polarities of the data signals Data applied to these subpixels connected to a gate line preceding the gate line G _{n + 1 was} sampled. Due to the driving method for the alternate scanning in the reverse directions and due to the fact that the polarities of the data signals Data provided by the data lines DL coincide with the half-column inversion, as in FIG 5 5, subpixels in a region in which the first gate lines are arranged line by line in alternation with the second gate lines in the liquid crystal display panel correspond to the pixel inversion as in FIG 4 shown. Thus, in a subpicture, the polarity of each pixel (ie, each subpixel) in the region is reversed to the polarity of the pixels (ie, subpixels) adjacent the pixel and located above, below, left, and right of the pixel, respectively. The method of pixel inversion is the finest in terms of spatial fibrillation flicker, as every subpixel is treated individually so that the pixel inversion method has an optimal flicker suppressing effect, whereby a displayed image of high quality is obtained. Further with reference to 1 Also, the durations of polarity reversals in half-column inversion are significantly less than the periods of polarity inversions in pixel inversion. Power consumption is thus greatly reduced compared to pixel inversion.

Weiterhin mit Bezug auf 5 werden die ersten Gatetreiber sequentiell im Wechsel mit den zweiten Gatetreibern eingeschaltet, das heißt die zweiten Gatetreiber werden sequentiell im Wechsel mit den ersten Gatetreibern eingeschaltet. Hier sind der erste Gatetreiber G1 und der zweite Gatetreiber GM veranschaulichend als Beispiel beschrieben. Nachdem der erste Gatetreiber G1 ein erstes Ansteuersignal Gout₁ ausgegeben hat, gibt der zweite Gatetreiber GM ein zweites Ansteuersignal Gout_M aus. Das erste Ansteuersignal Gout₁ überlappt sich mit dem zweiten Ansteuersignal Gout_M für eine Überlappungsperiode ∆t, wobei die abfallende Flanke des ersten Ansteuersignals Gout₁ insbesondere später vorliegt als die ansteigende Flanke des zweiten Ansteuersignals Gout_M und die Überlappungsperiode ∆t dürzer ist als eine Periode Tg, in der das erste Ansteuersignal Gout₁ in einem Zustand mit hohem Pegel bleibt. Further with reference to 5 For example, the first gate drivers are sequentially turned on in alternation with the second gate drivers, that is, the second gate drivers are sequentially turned on in alternation with the first gate drivers. Here, the first gate driver G1 and the second gate driver GM are illustratively described as an example. After the first gate driver G1 has output a first drive signal Gout ₁ , the second gate driver GM outputs a second drive signal Gout _M. The first drive signal Gout ₁ overlaps with the second drive signal Gout _M for an overlap period Δt, the falling edge of the first drive signal Gout _{1 being} particularly later than the rising edge of the second drive signal Gout _M and the overlap period Δt being shorter than one period Tg in which the first drive signal Gout ₁ remains in a high level state.

Da der zweite Gatetreiber GM eingeschaltet wird, bevor der erste Gatetreiber G1 das Abtasten der entsprechenden Gateleitung beendet, liegt die Überlappungsperiode ∆t vor. Während der Überlappungsperiode ∆t können die Datenleitungen DL die Datensignale für die Reihe von Subpixeln bereitstellen, die der zweiten Gateleitung G_LM entsprechen, welche von dem zweiten Gatetreiber GM gesteuert wird, um die Subpixel vorzuladen, d.h. die Subpixel werden im Voraus geladen, um eine zeitgerechte Einstellung der Pixelspannung zu erreichen. Während der Überlappungsperiode ∆t werden also die TFT, die mit der von dem zweiten Gatetreiber GM gesteuerten zweiten Gateleitung G_LM verbunden sind, eingeschaltet, und Pixelspannungen mit der gleichen Polarität wie die vorhergehende Subpixelreihe werden von den Datenleitungen DL an Pixelelektroden in der Reihe von Subpixeln angelegt, die der zweiten Gateleitung G_LM entsprechen. Unter der Annahme zum Beispiel, dass für die Anzeige eine Pixelspannung von +5V an eine Reihe von Subpixeln anzulegen ist, und da die TFT, die mit einer Gateleitung für die Reihe von Subpixeln verbunden sind, in dem Vorladezustand bereits eingeschaltet sind, können die Datenleitungen die Reihe von Subpixeln vorladen, und es werden z.B. Signale mit einer Spannung von +2V ~ 3V im Vorladezustand an die Reihe von Subpixeln angelegt, so dass die Dämpfung der Pixelspannung verringert werden kann, wodurch die Pixelspannung der Subpixel sichergestellt wird und ein angezeigtes Bild von besserer Qualität erhalten wird. Es sei angemerkt, dass die Dauer der Überlappungsperiode ∆t in Abhängigkeit von der spezifischen Auslegung der Ansteuerschaltung angepasst werden kann, etwa in Abhängigkeit von der Höhe einer Grauskalaspannung und dem Dämpfungsgrad der Pixelspannung. Since the second gate driver GM is turned on before the first gate driver G1 stops sampling the corresponding gate line, the overlapping period Δt is present. During the overlap period Δt, the data lines DL can provide the data signals for the series of subpixels corresponding to the second gate line G _LM controlled by the second gate driver GM to precharge the subpixels, ie the subpixels are precharged to one Timely adjustment of the pixel voltage to achieve. Thus, during the overlap period Δt, the TFTs connected to the second gate line G _LM controlled by the second gate driver GM are turned on, and pixel voltages of the same polarity as the previous subpixel row are taken from the data lines DL to pixel electrodes in the row of subpixels applied, which correspond to the second gate line G _LM . Assuming, for example, that the display has a pixel voltage of + 5V applied to a series of subpixels, and since the TFTs connected to a gate line for the row of subpixels are already on in the precharge state, the data lines can precharge the row of subpixels and, for example, signals at a voltage of + 2V ~ 3V are applied to the series of subpixels in the precharge state, so that the attenuation of the pixel voltage can be reduced, ensuring the pixel voltage of the subpixels and a displayed image of better quality is obtained. It should be noted that the duration of the overlap period .DELTA.t can be adjusted as a function of the specific design of the drive circuit, for example as a function of the magnitude of a gray scale voltage and the attenuation level of the pixel voltage.

Weiterhin mit Bezug auf die 4, 5 und 12 wird ferner in Ausführungsformen ein Verfahren zur Ansteuerung der oben genannten Flüssigkristallanzeigetafel bereitgestellt, wobei das Verfahren die folgenden Schritte umfasst. Furthermore, with reference to the 4 . 5 and 12 Further, in embodiments, there is provided a method of driving the above-mentioned liquid crystal display panel, the method comprising the following steps.

Die spaltenweise Bereitstellung von Datensignalen über Datenleitungen DL für entsprechende Subpixel bedeutet hier das Laden der Subpixel, und die Polaritäten der von den benachbarten Datenleitungen bereitgestellten Datensignale sind zueinander umgekehrt. Während einer Abtastperiode (T₀–T₁) für das Teilbild ist die Polarität des Datensignals, das von einer Datenleitung DL während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild bereitgestellt wird, umgekehrt zur Polarität des Datensignals, das von der Datenleitung DL in der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild bereitgestellt wird. Somit wird während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild das Datensignal Data, das von der Datenleitung DL bereitgestellt wird, an die Subpixel angelegt, um die Polarität der Subpixel umzukehren. Mit anderen Worten entspricht die Polarität des Datensignals Data der Halbspalteninversion. The column-wise provision of data signals via data lines DL for corresponding subpixels here means the loading of the subpixels, and the polarities of the data signals provided by the adjacent data lines are reversed relative to one another. During a sampling period (T ₀ -T ₁ ) for the field, the polarity of the data signal provided by a data line DL during the former half (T ₀ -T _1/2 ) of the sampling period (T ₀ -T ₁ ) for the field is provided is inverse to the polarity of the data signal provided by the data line DL in the latter half (T _1/2 -T ₁ ) of the sampling period (T ₀ -T ₁ ) for the field. Thus, during the latter half (T _1/2 -T _1), ₍₀ -T ₁ T) applied to the sampling period for the partial image, the data signal Data, which is provided from the data line DL to the sub-pixels, to reverse the polarity of the subpixels , In other words, the polarity of the data signal Data corresponds to the half-column inversion.

Während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild werden erste Gateleitungen aus der Gruppe von ersten Gateleitungen von dem ersten Gateleitungstreiber 100 von oben nach unten (d.h. in Richtung des in 4 gezeigten Pfeils) angesteuert. Es werden also Signale mit hohem Pegel zeilenweise und sequentiell an die ersten Gateleitungen in der oberen Hälfte der Anzeigetafel angelegt. Zweite Gateleitungen aus der Gruppe von zweiten Gateleitungen werden von dem zweiten Gateleitungstreiber 200 umgekehrt von unten nach oben (d.h. in Richtung des in 4 gezeigten Pfeils) angesteuert. Es werden also Signale mit hohem Pegel zeilenweise und sequentiell an die zweiten Gateleitungen in der unteren Hälfte der Anzeigetafel angelegt. Wenn die Subpixelreihe eingeschaltet ist, stellen die Datenleitungen DL spaltenweise erste Datensignale für die entsprechenden Subpixel bereit. During the former half (T ₀ -T _1/2 ) of the sample period (T ₀ -T ₁ ) for the field, first gate lines are selected from the group of first gate lines from the first gate line driver 100 from top to bottom (ie towards the in 4 shown arrow). Thus, high level signals are applied line by line and sequentially to the first gate lines in the upper half of the display panel. Second gate lines from the group of second gate lines are from the second gate line driver 200 vice versa from bottom to top (ie towards the in 4 shown arrow). Thus, high level signals are applied line by line and sequentially to the second gate lines in the lower half of the display panel. When the sub-pixel row is turned on, the data lines DL provide column-wise first data signals for the respective sub-pixels.

Ferner werden in der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild die aufeinanderfolgenden ersten Gateleitungen aus der Gruppe von ersten Gateleitungen von dem ersten Gateleitungstreiber 100 in Vorwärtsrichtung von oben nach unten (d.h. in Richtung des in 4 gezeigten Pfeils) angesteuert, d.h. es werden Signale mit hohem Pegel zeilenweise und sequentiell an die ersten Gateleitungen in der unteren Hälfte der Anzeigetafel angelegt, und die nachfolgenden zweiten Gateleitungen aus der Gruppe von zweiten Gateleitungen werden von dem zweiten Gateleitungstreiber 200 in Rückwärtsrichtung von unten nach oben angesteuert (d.h. in Richtung des in 4 gezeigten Pfeils), d.h. es werden Signale mit hohem Pegel zeilenweise und sequentiell in Rückwärtsrichtung an die zweiten Gateleitungen in der oberen Hälfte der Anzeigetafel angelegt, wobei nach dem Einschalten der Subpixelreihe die Datenleitungen DL zweite Datensignale spaltenweise an die Subpixel liefern und die Polarität des zweiten Datensignals Data, das von der Datenleitung DL an das Subpixel angelegt wird, zu derjenigen des ersten Datensignals umgekehrt ist (wie in 5 gezeigt), d.h. während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild wird die Polarität des Subpixels, an das das zweite Datensignal angelegt wird, von dem zweiten Datensignal umgekehrt. Further, in the latter half (T _1/2 -T ₁ ) of the scanning period (T ₀ -T ₁ ) for the field, the successive first gate lines are selected from the group of first gate lines from the first gate line driver 100 in the forward direction from top to bottom (ie in the direction of in 4 shown Arrow), ie high level signals are applied line by line and sequentially to the first gate lines in the lower half of the display panel, and the subsequent second gate lines from the group of second gate lines are driven by the second gate line driver 200 driven in reverse direction from bottom to top (ie in the direction of in 4 That is, high level signals are applied line by line and sequentially in the reverse direction to the second gate lines in the upper half of the display panel, and after the subpixel row is turned on, the data lines DL supply second data signals to the subpixels in columns and the polarity of the second data signal Data applied from the data line DL to the subpixel to which the first data signal is reversed (as in FIG 5 That is, during the latter half (T _1/2 -T ₁ ) of the sample period (T ₀ -T ₁ ) for the field, the polarity of the sub-pixel to which the second data signal is applied is reversed from the second data signal.

Die Gateansteuerschaltung steuert die Flüssigkristallanzeigetafel mit einer solchen Ansteuermethode an, dass die Gateleitungen zeilenweise und sequentiell abwechselnd von der Gruppe von ersten Gatetreibern und von der Gruppe von zweiten Gatetreibern angesteuert werden, wobei sich die Ansteuerperioden der nacheinander angesteuerten Gateleitungen für die oben genannte Überlappungsperiode ∆t überlappen. Die Ansteuerperiode, in der die erste Gateleitung G_L1 angesteuert wird, überlappt sich zum Beispiel über die Überlappungsperiode ∆t mit der Ansteuerperiode, in der die zweite Gateleitung G_LM angesteuert wird, wobei während der Überlappungsperiode ∆t die Datenleitung DL die Subpixel vorladen kann, die mit der Gateleitung verbunden sind, welche anschließend anzusteuern ist. Es sei angemerkt, dass die Dauer der Überlappungsperiode ∆t wie gewünscht angepasst werden kann. The gate drive circuit drives the liquid crystal display panel with such a driving method that the gate lines are driven line by line and sequentially alternately by the group of first gate drivers and the group of second gate drivers with the drive periods of the successively driven gate lines overlapped for the above-mentioned overlap period Δt , For example, the drive period in which the first gate line G _{L1 is} driven overlaps the overlap period Δt with the drive period in which the second gate line G _{LM is} driven, during the overlap period Δt the data line DL can precharge the subpixels, which are connected to the gate line, which is then to control. It should be noted that the duration of the overlap period Δt can be adjusted as desired.

Die Flüssigkristallanzeigetafel und die Methode zu deren Ansteuerung werden nachfolgend weiter ausführlich beschrieben, wobei die Flüssigkristallanzeigetafel mit einer Auflösung von 8×8 als Beispiel angenommen wird:
Wie in den 6A bis 6G und in 9 gezeigt, weist eine Flüssigkristallanzeigetafel eine Gruppe von ersten Gatetreibern 100 und eine Gruppe von zweiten Gatetreibern 200 auf, die jeweils der Länge nach auf beiden Seiten der Flüssigkristallanzeigetafel angeordnet sind, wobei die Gruppe von ersten Gatetreibern 100 vier erste Gatetreiber G1, G3, G5 und G7 umfasst, die kaskadenartig miteinander verbunden sind, die Gruppe von zweiten Gatetreibern 200 vier zweite Gatetreiber G2, G4, G6 und G8 umfasst, die kaskadenartig miteinander verbunden sind, eine Gruppe von ersten Gateleitungen erste Gateleitungen G_L1, G_L3, G_L5 und G_L7 umfasst und eine Gruppe von zweiten Gateleitungen zweite Gateleitungen G_L2, G_L4, G_L6 und G_L8 umfasst, wobei die ersten Gateleitungen zeilenweise im Wechsel mit den zweiten Gateleitungen angeordnet sind. Wie in den 6A bis 6G gezeigt, sind bei der Flüssigkristallanzeigetafel die erste Gateleitung G_L1, die zweite Gateleitung G_L2, die erste Gateleitung G_L3, die zweite Gateleitung G_L4, die erste Gateleitung G_L5, die zweite Gateleitung G_L6, die erste Gateleitung G_L7 und die zweite Gateleitung G_L8 sequentiell angeordnet. The liquid crystal display panel and the method for driving it will be further described below in detail, taking the liquid crystal display panel having a resolution of 8 × 8 as an example.
As in the 6A to 6G and in 9 As shown, a liquid crystal display panel has a group of first gate drivers 100 and a group of second gate drivers 200 each arranged lengthwise on both sides of the liquid crystal display panel, the group of first gate drivers 100 includes four first gate drivers G1, G3, G5 and G7, which are cascaded with each other, the group of second gate drivers 200 comprises four second gate drivers G2, G4, G6 and G8, which are cascaded, a group of first gate lines comprises first gate lines G _L1 , G _L3 , G _L5 and G _L7 and a group of second gate lines second gate lines G _L2 , G _L4 , G _L6 and G _L8 , wherein the first gate lines are arranged line by line in alternation with the second gate lines. As in the 6A to 6G In the liquid crystal display panel, the first gate line G _L1 , the second gate line G _L2 , the first gate line G _L3 , the second gate line G _L4 , the first gate line G _L5 , the second gate line G _L6 , the first gate line G _L7, and the second gate are shown Gate line G _L8 arranged sequentially.

Die ersten Gatetreiber G1, G3, G5 und G7, die der Länge nach auf der linken Seite der Anzeigetafel angeordnet sind, sind mit den ersten Gateleitungen G_L1, G_L3, G_L5 bzw. G_L7 verbunden und dazu ausgelegt, diese zu steuern, und die zweiten Gatetreiber G2, G4, G6 und G8, die der Länge nach auf der rechten Seite der Anzeigetafel angeordnet sind, sind mit den zweiten Gateleitungen G_L2, G_L4, G_L6 bzw. G_L8 verbunden und dazu ausgelegt, diese zu steuern. Beim Scannen zum Anzeigen eines Bildes werden die ersten Gatetreiber und die zweiten Gatetreiber im Wechsel eingeschaltet. The first gate drivers G1, G3, G5 and G7, which are arranged lengthwise on the left side of the display panel, are connected to the first gate lines G _L1 , G _L3 , G _L5 and G _L7 , respectively, and designed to control them, and the second gate drivers G2, G4, G6, and G8 arranged lengthwise on the right side of the display panel are connected to the second gate lines G _L2 , G _L4 , G _L6, and G _L8 , respectively, and configured to control them , When scanning to display an image, the first gate drivers and the second gate drivers are alternately turned on.

Außerdem bedeutet die spaltenweise Bereitstellung von Datensignalen über Datenleitungen DL für entsprechende Subpixel das Laden der Subpixel, und Polaritäten der Datensignale, die von den benachbarten Datenleitungen DL bereitgestellt werden, sind zueinander umgekehrt. In addition, the column-wise provision of data signals via data lines DL for respective subpixels means loading the subpixels, and polarities of the data signals provided from the adjacent data lines DL are reversed to each other.

Die spezifische Betriebszeitabfolge der Ansteuerschaltung ist in den 6A bis 6G und in 9 gezeigt. The specific operating time sequence of the drive circuit is in the 6A to 6G and in 9 shown.

In der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für ein Teilbild ist das von der Datenleitung DL bereitgestellte Datensignal Data bei einem hohen Pegel, und die Polaritäten der Datensignale, die von zwei Datenleitungen DL bereitgestellt werden, die mit zwei benachbarten Subpixelspalten verbunden sind, sind zueinander umgekehrt. Für eine erste Datenleitung und eine zweite Datenleitung, die mit zwei benachbarten Subpixelspalten verbunden sind, gibt zum Beispiel die zweite Datenleitung, wenn die erste Datenleitung ein positives Datensignal an ein erstes Subpixel in der Spalte von Subpixeln ausgibt, die der ersten Datenleitung entsprechen, ein negatives Datensignal an ein zweites Subpixel in der Spalte von Subpixeln aus, die der zweiten Datenleitung entsprechen, so dass die Polarität des ersten Subpixels zu derjenigen des benachbarten Subpixels umgekehrt ist. Die Gruppe von ersten Gatetreibern 100 steuert Gateleitungen in eine Richtung an, die zu einer Richtung umgekehrt ist, in die die Gruppe von zweiten Gatetreibern 200 Gateleitungen ansteuert. Die Gruppe von ersten Gatetreibern 100 ist zum Beispiel dazu ausgelegt, die Gruppe von ersten Gateleitungen in Vorwärtsrichtung abzutasten (d.h. in Pfeilrichtung auf der linken Seite der Anzeigetafel, wie in den 6A bis 6G gezeigt), und die Gruppe von zweiten Gatetreibern 200 ist dazu ausgelegt, die Gruppe von zweiten Gateleitungen in Rückwärtsrichtung abzutasten (d.h. in Pfeilrichtung auf der rechten Seite der Anzeigetafel, wie in den 6A bis 6G gezeigt). In the former half (T ₀ -T _1/2 ) of the scanning period (T ₀ -T ₁ ) for one field, the data signal Data provided from the data line DL is at a high level, and the polarities of the data signals from two data lines DL are provided, which are connected to two adjacent subpixel columns are reversed to each other. For a first data line and a second data line connected to two adjacent subpixel columns, for example, when the first data line outputs a positive data signal to a first subpixel in the column of subpixels corresponding to the first data line, the second data line gives a negative one Data signal to a second subpixel in the column of subpixels corresponding to the second data line, so that the polarity of the first subpixel is reversed to that of the adjacent subpixel. The group of first gate drivers 100 drives gate lines in a direction reversed to a direction into which the group of second gate drivers 200 Gate lines controls. The group of first gate drivers 100 For example, it is designed to scan the group of first gate lines in the forward direction (ie, in the arrow direction on the left side of FIG Scoreboard, as in the 6A to 6G shown), and the group of second gate drivers 200 is configured to scan the group of second gate lines in the reverse direction (ie, in the arrow direction on the right side of the display panel as in FIGS 6A to 6G shown).

Wie in 6A und in 9 gezeigt, empfängt die Gruppe von ersten Gatetreibern 100 ein erstes Anfangssignal STV1, und die Gruppe von zweiten Gatetreibern 200 empfängt ein zweites Anfangssignal STV2. Ein erster Gatetreiber G1 gibt ein Gateansteuersignal aus, um alle TFT anzusteuern, die von der ersten Gateleitung G_L1 gesteuert werden, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L1 gesteuerten TFT verbunden sind. As in 6A and in 9 shown receives the group of first gate drivers 100 a first start signal STV1, and the group of second gate drivers 200 receives a second start signal STV2. A first gate driver G1 outputs a gate drive signal to drive all TFTs controlled by the first gate line G _L1 so that first data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L1 ,

Wie in den 6B und 9 gezeigt, gibt dann ein zweiter Gatetreiber G8 ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L8 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Gateleitung G_L8 gesteuerten TFT verbunden sind. As in the 6B and 9 2, a second gate driver G8 then outputs a gate drive signal to turn on all the TFTs controlled by the second gate line G _L8 so that first data signals Data are applied to the row of subpixels connected to the TFTs controlled by the second gate line G _L8 ,

Wie in den 6C und 9 gezeigt, gibt anschließend ein erster Gatetreiber G3 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L3 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L3 gesteuerten TFT verbunden sind. As in the 6C and 9 shown, then outputs a first gate driver G3, a gate drive signal to turn on all controlled by the first gate line G _L3 TFT, so that first data signals DATA are applied to the number of subpixels which are connected with the controlled from the first gate line G _L3 TFT ,

Wie in den 6D und 9 gezeigt, gibt anschließend ein zweiter Gatetreiber G6 ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L6 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Gateleitung G_L6 gesteuerten TFT verbunden sind. As in the 6D and 9 Next, a second gate driver G6 outputs a gate drive signal to turn on all the TFTs controlled by the second gate line G _L6 so that first data signals Data are applied to the row of subpixels connected to the TFTs controlled by the second gate line G _L6 ,

Anschließend werden während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild die von den Datenleitungen DL bereitgestellten Datensignale Data, deren Polaritäten umgekehrt sind, an die übrigen Subpixel angelegt, an die noch keine Datensignale angelegt wurden, so dass die Polaritäten der übrigen Subpixel zu den Polaritäten der Subpixel umgekehrt sind, die während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild abgetastet wurden. Wie in 9 gezeigt, wird beispielsweise zu einem Zeitpunkt T_1/2 die Polarität des von der Datenleitung DL bereitgestellten Datensignals umgekehrt, d.h. das von der Datenleitung DL bereitgestellte erste Datensignal Data wird von einem Signal mit positiver Spannung in ein Signal mit negativer Spannung geändert, das als zweites Datensignal bezeichnet wird, so dass die Polarität des entsprechenden Subpixels dementsprechend umgekehrt wird, was zu einer Halbspalteninversion führt. (T _1/2 -T ₁₎ are then during the latter half ₍₀ -T ₁ T) applied to the sampling period for the sub-picture supplied from the data lines DL data signals Data whose polarities are reversed to the other sub-pixels on the even No data signals have been applied so that the polarities of the remaining subpixels are reversed to the polarities of the subpixels sampled during the former half (T ₀ -T _1/2 ) of the sample period (T ₀ -T ₁ ) for the field. As in 9 For example, at a time T _1/2, the polarity of the data signal provided by the data line DL is reversed, that is, the first data signal Data provided by the data line DL is changed from a positive voltage signal to a negative voltage signal Data signal is designated, so that the polarity of the corresponding sub-pixel is reversed accordingly, resulting in a Halbspalteninversion.

Wie in den 6E und 9 gezeigt, gibt der erste Gatetreiber G5 ein Gateansteuersignal aus, um alle von einer ersten Gateleitung G_L5 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von einer ersten Gateleitung G_L5 gesteuerten TFT verbunden sind. Zu diesem Zeitpunkt sind die Polaritäten der zweiten Datensignale Data an den Datenleitungen DL, die an die Reihe von Subpixeln angelegt werden, die mit der ersten Gateleitung G_L5 verbunden sind, umgekehrt zu den Polaritäten der ersten Datensignale Data, die an die Reihe von Subpixeln angelegt werden, die mit der zweiten Gateleitung G_L6 verbunden sind, die unmittelbar davor angesteuert wurde. As in the 6E and 9 1, the first gate driver G5 outputs a gate drive signal to turn on all TFTs controlled by a first gate line G _L5 so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by a first gate line G _L5 . At this time, the polarities of the second data signals Data on the data lines DL applied to the row of subpixels connected to the first gate line G _L5 are inverse to the polarities of the first data signals Data applied to the row of subpixels which are connected to the second gate line G _L6 which was driven immediately before.

Wie in 6F und in 9 gezeigt, gibt ein zweiter Gatetreiber G4 ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L4 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Gateleitung G_L4 gesteuerten TFT verbunden sind. As in 6F and in 9 2, a second gate driver G4 outputs a gate drive signal to turn on all the TFTs controlled by the second gate line G _L4 so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the second gate line G _L4 .

Wie in 6G und 9 gezeigt, gibt anschließend ein erster Gatetreiber G7 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L7 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L7 gesteuerten TFT verbunden sind. Anschließend gibt ein zweiter Gatetreiber G2 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L2 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L2 gesteuerten TFT verbunden sind, wodurch ein Vorgang zum Abtasten und Ansteuern eines Teilbilds beendet wird. As in 6G and 9 Next, a first gate driver G7 outputs a gate drive signal to turn on all the TFTs controlled by the first gate line G _L7 , so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L7 , Subsequently, a second gate driver G2 outputs a gate drive signal to turn on all TFTs controlled by the first gate line G _L2 so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L2 , thereby an operation for scanning and driving a field is completed.

Wie aus 6G bekannt, mit Ausnahme der Tatsache, dass die Polaritäten der vierten Reihe von Subpixeln in Zwischenstellungen in dem Bereich, in dem alle Gateleitungen liegen, den Polaritäten der fünften Reihe von Subpixeln entsprechen, ist während der Abtastperiode (T₀–T₁) für das Teilbild die Polarität jedes Subpixels, das sich von der vierten und der fünften Reihe von Subpixeln unterscheidet, umgekehrt zu den Polaritäten seiner vier benachbarten Subpixel (die oberhalb, unterhalb, links bzw. rechts von dem Subpixel liegen), was zu einer Bildpunktinversionsansteuermethode führt, so dass die optimale Flimmerunterdrückungswirkung und der niedrigere Leistungsverbrauch erreicht werden können und somit ein angezeigtes Bild von hoher Qualität erhalten wird. How out 6G As is known, except that the polarities of the fourth row of subpixels at intermediate positions in the area where all the gate lines are located correspond to the polarities of the fifth row of subpixels, during the sampling period (T ₀ -T ₁ ) for the field the polarity of each subpixel other than the fourth and fifth rows of subpixels is inverse to the polarities of its four adjacent subpixels (which are above, below, left and right of the subpixel, respectively), resulting in a pixel inversion driving method the optimum flicker suppression effect and the lower power consumption can be achieved and thus a displayed image of high quality is obtained.

Weiterhin mit Bezug auf 9, da die zweite Gateleitung G_L8 angesteuert wird (d.h. abgetastet wird), nachdem die erste Gateleitung G_L1 angesteuert wurde und bevor die Ansteuerung der ersten Gateleitung G_L1 beendet ist, überlappen sich die Ansteuerperioden der ersten Gateleitung G_L1 und der zweiten Gateleitung G_L8, d.h. die abfallende Flanke des ersten Ansteuersignals Gout₁, das von dem ersten Gatetreiber G1 ausgegeben wird, liegt um eine Überlappungsperiode ∆t später vor als die ansteigende Flanke des zweites Ansteuersignals Gout₈, das von dem zweiten Gatetreiber G8 ausgegeben wird. Während der Überlappungsperiode ∆t können die Datenleitungen DL die mit dem zweiten Gatetreiber G8 verbundenen Subpixel (d.h. die von der zweiten Gateleitung G_L8 gesteuerten Subpixel) vorladen, wodurch die Pixelspannung der Subpixelreihe sichergestellt wird. Selbstverständlich ist die Überlappungsperiode ∆t kürzer als eine Periode Tg, in der das erste Ansteuersignal Gout₁ in einem Zustand mit hohem Pegel bleibt. Zusätzlich kann die Überlappungsperiode ∆t in Abhängigkeit von der entsprechenden Schaltungsauslegung dementsprechend angepasst werden. Further with reference to 9 That is, since the second gate line G _{L8 is} driven (ie, sampled) after the first gate line G _{L1 has been} driven and before the driving of the first gate line G _{L1 is} completed, the drive periods of the first gate line G _L1 and the second gate line G _L8 overlap That is, the falling edge of the first drive signal Gout ₁ output from the first gate driver G1 is later than the rising edge of the second drive signal Gout ₈ output from the second gate driver G8 by an overlap period Δt. During the overlap period At the data lines DL can be associated with the second gate driver G8 subpixel (that is, controlled by the second gate line G subpixel _L8) preload, whereby the pixel voltage of the Subpixelreihe is ensured. Of course, the overlap period Δt is shorter than a period Tg in which the first drive signal Gout ₁ remains in a high level state. In addition, the overlap period Δt may be adjusted accordingly depending on the corresponding circuit design.

Wie oben beschrieben, sind beim Anzeigen eines Teilbilds durch die obige Flüssigkristallanzeigetafel die Polaritäten der vierten Reihe von Subpixeln, die mit der zweiten Gateleitung G_L4 verbunden sind, in Zwischenstellungen in dem Bereich, in dem alle Gateleitungen liegen, die gleichen wie diejenigen der fünften Reihe von Subpixeln, die mit der ersten Gateleitung G_L5 verbunden sind, wie in 6G gezeigt. Um dies zu verhindern und die Wirkung einer vollständigen Bildpunktinversion zu erreichen, stellt auf der Grundlage der oben genannten Ausführungsformen die Offenbarung auch eine weitere Flüssigkristallanzeigetafel und ein Verfahren zur Ansteuerung der Flüssigkristallanzeigetafel bereit. As described above, in displaying a partial image by the above liquid crystal display panel, the polarities of the fourth row of sub-pixels connected to the second gate line G _L4 are the same as those of the fifth row at intermediate positions in the area where all the gate lines are located of subpixels connected to the first gate line G _L5 , as in 6G shown. In order to prevent this and achieve the effect of complete pixel inversion, on the basis of the above-mentioned embodiments, the disclosure also provides another liquid crystal display panel and a method of driving the liquid crystal display panel.

Bei der Flüssigkristallanzeigetafel sind in Zwischenstellungen in dem Bereich, in dem alle Gateleitungen liegen, zwei nacheinander angeordnete erste Gateleitungen vorhanden, wobei in anderen Stellungen mit Ausnahme der Zwischenstellungen erste Gateleitungen zeilenweise im Wechsel mit zweiten Gateleitungen angeordnet sind (d.h. erste Gateleitungen sind zeilenweise im Wechsel mit zweiten Gateleitungen angeordnet, mit der Ausnahme, dass zwei nacheinander angeordnete erste Gateleitungen in Zwischenstellungen in dem Bereich vorhanden sind, in dem alle Gateleitungen liegen). Für die beiden Reihen von Subpixeln, die jeweils von den beiden nacheinander angeordneten ersten Gateleitungen gesteuert werden, sind während der Abtastperiode für ein Teilbild die Polaritäten der Datensignale, die von den Datenleitungen für eine der beiden Reihen von Subpixeln bereitgestellt werden, die mit den beiden nacheinander angeordneten ersten Gateleitungen verbunden sind, umgekehrt zu den Polaritäten der Datensignale, die von den Datenleitungen für die andere der beiden Reihen von Subpixeln bereitgestellt werden, die mit den beiden nacheinander angeordneten ersten Gateleitungen verbunden sind. In the liquid crystal display panel, two successively arranged first gate lines are present in intermediate positions in the area in which all the gate lines, wherein in other positions except the intermediate positions first gate lines are arranged line by line alternately with second gate lines (ie first gate lines are line by line alternating with second gate lines except that two successively arranged first gate lines exist in intermediate positions in the area where all the gate lines are located). For the two rows of subpixels, each controlled by the two successively arranged first gate lines, during the sample period for one field, the polarities of the data signals provided by the data lines for one of the two rows of subpixels are consecutive arranged opposite to the polarities of the data signals provided by the data lines for the other of the two rows of sub-pixels, which are connected to the two successively arranged first gate lines.

Es sei angemerkt, dass die obige Flüssigkristallanzeigetafel auch eine Gruppe von ersten Gatetreibern 101 und eine Gruppe von zweiten Gatetreibern 102 aufweist, die auf der linken bzw. auf der rechten Seite der Flüssigkristallanzeigetafel angeordnet sind. Die Gruppe von ersten Gatetreibern 101 und die Gruppe von zweiten Gatetreibern 102 sind dazu ausgelegt, die Gateleitungen zeilenweise in umgekehrten Richtungen anzusteuern, um das Ein- und Ausschalten von TFT in den entsprechenden Subpixeleinheiten zu steuern. Hier ist die Gruppe von ersten Gatetreibern 101 dazu ausgelegt, die Gruppe von ersten Gateleitungen in Vorwärtsrichtung anzusteuern, und die Gruppe von zweiten Gateleitungen 201 ist dazu ausgelegt, die Gruppe von zweiten Gateleitungen in Rückwärtsrichtung anzusteuern. It should be noted that the above liquid crystal display panel also includes a group of first gate drivers 101 and a group of second gate drivers 102 disposed on the left and right sides of the liquid crystal display panel, respectively. The group of first gate drivers 101 and the group of second gate drivers 102 are designed to drive the gate lines line by line in reverse directions to control the switching on and off of TFT in the respective sub-pixel units. Here is the group of first gate drivers 101 adapted to drive the group of first gate lines in the forward direction, and the group of second gate lines 201 is designed to drive the group of second gate lines in the reverse direction.

Die Flüssigkristallanzeigetafel wird nachfolgend weiter ausführlich beschrieben, indem die Flüssigkristallanzeigetafel mit einer 8×8-Auflösung als Beispiel herangezogen wird. The liquid crystal display panel will be further described below in detail by taking the liquid crystal display panel with an 8 × 8 resolution as an example.

Wie in den 7A bis 7D und 10 gezeigt, weist die Flüssigkristallanzeigetafel eine Gruppe von ersten Gatetreibern 101 und eine Gruppe von zweiten Gatetreibern 201 auf, die der Länge nach auf beiden Seiten der Flüssigkristallanzeigetafel angeordnet sind, wobei die Gruppe von ersten Gatetreibern 101 vier erste Gatetreiber G11, G13, G15 und G17 umfasst, die kaskadenartig miteinander verbunden sind, und die Gruppe von zweiten Gatetreibern 201 umfasst vier zweite Gatetreiber G10, G12, G16 und G18, die kaskadenartig miteinander verbunden sind. As in the 7A to 7D and 10 As shown, the liquid crystal display panel has a group of first gate drivers 101 and a group of second gate drivers 201 arranged lengthwise on both sides of the liquid crystal display panel, the group of first gate drivers 101 includes four first gate drivers G11, G13, G15 and G17 cascaded together and the group of second gate drivers 201 comprises four second gate drivers G10, G12, G16 and G18, which are cascaded together.

Die Gruppe von ersten Gateleitungen umfasst erste Gateleitungen G_L12, G_L14, G_L15 und G_L17, und die Gruppe von zweiten Gateleitungen umfasst zweite Gateleitungen G_L11, G_L13, G_L16 und G_L18 in der Flüssigkristallanzeigetafel, wobei zwei nacheinander angeordnete erste Gateleitungen G_L14 und G_L15 lediglich in Zwischenstellungen in einem Bereich vorhanden sind, in dem alle Gateleitungen liegen, wobei die anderen ersten Gateleitungen in anderen Stellungen als den Zwischenstellungen zeilenweise im Wechsel mit den zweiten Gateleitungen angeordnet sind. Wie in den 7A bis 7D gezeigt, sind bei der Flüssigkristallanzeigetafel die zweite Gateleitung G_L11, die erste Gateleitung G_L12, die zweite Gateleitung G_L13, die erste Gateleitung G_L14, die erste Gateleitung G_L15, die zweite Gateleitung G_L16, die erste Gateleitung G_L17 und die zweite Gateleitung G_L18 sequentiell angeordnet. The group of first gate lines comprises first gate lines G _L12 , G _L14 , G _L15 and G _L17 , and the group of second gate lines includes second gate lines G _L11 , G _L13 , G _L16 and G _L18 in the liquid crystal _{display panel} , with two first gate lines arranged one after the other G _L14 and G _{L15 are present} only in intermediate positions in an area in which all the gate lines are, wherein the other first gate lines are arranged in positions other than the intermediate positions line by line in alternation with the second gate lines. As in the 7A to 7D In the liquid crystal display panel, the second gate line G _L11 , the first gate line G _L12 , the second gate line G _L13 , the first gate line G _L14 , the first gate line G _L15 , the second gate line G _L16 , the first gate line G _L17 and the second one are shown in the liquid crystal display panel Gate line G _L18 arranged sequentially.

Die ersten Gateleitungen G_L14 und G_L15, die in Zwischenstellungen nacheinander angeordnet sind, werden jeweils von den benachbarten ersten Gatetreibern G13 und G15 aus der Gruppe von ersten Gatetreibern 101 gesteuert, die der Länge nach auf der linken Seite der Anzeigetafel angeordnet sind. Darüber hinaus werden die ersten Gateleitungen G_L12 und G_L17 von dem ersten Gatetreiber G11 bzw. von dem ersten Gatetreiber G17 gesteuert. The first gate lines G _L14 and G _L15 , which are arranged in intermediate positions one after the other are each of the adjacent first gate drivers G13 and G15 from the group of first gate drivers 101 controlled lengthwise on the left side of the display panel. In addition, the first gate lines G _L12 and G _{L17 are} controlled by the first gate driver G11 and the first gate driver G17, respectively.

Die zweiten Gatetreiber G10, G12, G16 und G18, die der Länge nach auf der rechten Seite der Anzeigetafel angeordnet sind, sind mit den zweiten Gateleitungen G_L11, G_L13, G_L16 bzw. G_L18 verbunden. The second gate drivers G10, G12, G16 and G18, which are arranged lengthwise on the right side of the display panel, are connected to the second gate lines G _L11 , G _L13 , G _L16 and G _L18 , respectively.

Wie in den 7A bis 7D gezeigt, und wie aus der obigen Verbindungskonfiguration zwischen den Gatetreibern und den Gateleitungen ersichtlich ist, sind die erste Gateleitung G_L14 und die erste Gateleitung G_L15, die in Zwischenstellungen in dem Bereich, in dem alle Gateleitungen liegen (nachfolgend verkürzt als Zwischenstellungen bezeichnet), nacheinander angeordnet sind, beide mit der Gruppe von ersten Gatetreibern 101 auf der linken Seite der Anzeigetafel verbunden. Zwei derartige benachbarte Gateleitungen in den Zwischenstellungen sind also mit der gleichen Gruppe von Gatetreibern verbunden. Mit dieser Ausgestaltung wird beim Anzeigen eines Teilbilds durch die Flüssigkristallanzeigetafel in der in 6G gezeigten Ausführungsform der Fall vermieden, bei dem die Polaritäten der vierten Reihe von Subpixeln, die in einer Zwischenstellung mit der zweiten Gateleitung G_L14 verbunden sind, den Polaritäten der fünften Reihe von Subpixeln entsprechen, die in einer Zwischenstellung (d.h. in der Mitte der Anzeigetafel) mit der fünften Gateleitung G_L5 verbunden sind. Dadurch wird die Wirkung einer vollständigen Bildpunktinversion erreicht. As in the 7A to 7D and as can be seen from the above connection configuration between the gate drivers and the gate lines, the first gate line G _L14 and the first gate line G _L15 are at intermediate positions in the area where all the gate lines are (hereinafter abbreviated as intermediate positions), are arranged one after the other, both with the group of first gate drivers 101 connected to the left side of the scoreboard. Two such adjacent gate lines in the intermediate positions are thus connected to the same group of gate drivers. With this embodiment, when displaying a partial image by the liquid crystal display panel in the in 6G In the embodiment shown, the case in which the polarities of the fourth row of subpixels, which are connected in an intermediate position to the second gate line G _L14 , correspond to the polarities of the fifth row of subpixels, which are in an intermediate position (ie in the middle of the display panel). are connected to the fifth gate line G _L5 . This achieves the effect of complete pixel inversion.

Außerdem bedeutet das spaltenweise Bereitstellen von Datensignalen über Datenleitungen DL für entsprechende Subpixel das Laden der Subpixel, dass die Polaritäten der von den benachbarten Datenleitungen DL bereitgestellten Datensignale zueinander umgekehrt sind und die ersten Gatetreiber und die zweiten Gatetreiber sequentiell eingeschaltet werden. In addition, the column-wise provision of data signals via data lines DL for respective subpixels means that the subpixels are charged so that the polarities of the data signals provided by the adjacent data lines DL are reversed and the first gate drivers and the second gate drivers are turned on sequentially.

Die spezifische Betriebszeitabfolge der Ansteuerschaltung ist in den 7A bis 7D und in 10 gezeigt. The specific operating time sequence of the drive circuit is in the 7A to 7D and in 10 shown.

Während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für ein Teilbild ist das Datensignal Data, das von der Datenleitung DL bereitgestellt wird, bei einem hohen Pegel, und die Polaritäten der Datensignale, die von den beiden benachbarten Datenleitungen DL bereitgestellt werden, sind zueinander umgekehrt. Für eine erste Datenleitung und eine zweite Datenleitung zum Beispiel, die mit zwei benachbarten Spalten von Subpixeln verbunden sind, und wenn die erste Datenleitung ein positives Datensignal für ein erstes Subpixel in der Spalte von Subpixeln ausgibt, die der ersten Datenleitung entsprechen, gibt die zweite Datenleitung ein negatives Datensignal für ein zweites Subpixel in der Spalte von Subpixeln aus, die der zweiten Datenleitung entsprechen, so dass die Polarität des ersten Subpixels zu derjenigen des zweiten Subpixels, das an das erste Subpixel angrenzt, umgekehrt ist. Die Gruppe von ersten Gatetreibern 101 steuert Gateleitungen in eine Richtung an, die zu einer Richtung umgekehrt ist, in die die Gruppe von zweiten Gatetreibern 201 Gateleitungen ansteuert. Die Gruppe von ersten Gatetreibern 101 ist beispielsweise dazu ausgelegt, die Gruppe von ersten Gateleitungen in Vorwärtsrichtung von oben nach unten abzutasten (d.h. in Pfeilrichtung auf der linken Seite der Anzeigetafel, wie in den 7A bis 7D gezeigt), und die Gruppe von zweiten Gatetreibern 201 ist dazu ausgelegt, die Gruppe von zweiten Gateleitungen in Rückwärtsrichtung von unten nach oben abzutasten (d.h. in Pfeilrichtung auf der rechten Seite der Anzeigetafel, wie in den 7A bis 7D gezeigt). During the former half (T ₀ -T _1/2 ) of the sampling period (T ₀ -T ₁ ) for one field, the data signal Data provided from the data line DL is at a high level, and the polarities of the data signals are provided from the two adjacent data lines DL, are reversed to each other. For example, for a first data line and a second data line connected to two adjacent columns of subpixels and when the first data line outputs a positive data signal for a first subpixel in the column of subpixels corresponding to the first data line, the second data line is a negative data signal for a second subpixel in the column of subpixels corresponding to the second data line such that the polarity of the first subpixel is reversed to that of the second subpixel adjacent to the first subpixel. The group of first gate drivers 101 drives gate lines in a direction reversed to a direction into which the group of second gate drivers 201 Gate lines controls. The group of first gate drivers 101 For example, it is designed to scan the group of first gate lines in a forward direction from top to bottom (ie, in the arrow direction on the left side of the display panel, as in FIGS 7A to 7D shown), and the group of second gate drivers 201 is designed to scan the group of second gate lines in a backward direction from bottom to top (ie, in the direction of the arrow on the right side of the display board, as in FIGS 7A to 7D shown).

Wie in den 7A und 10 gezeigt, empfängt die Gruppe von ersten Gatetreibern 101 ein erstes Anfangssignal STV1, und die Gruppe von zweiten Gatetreibern 201 empfängt ein zweites Anfangssignal STV2. Ein erster Gatetreiber G11 gibt ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L12 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L12 gesteuerten TFT verbunden sind. Anschließend gibt ein zweiter Gatetreiber G18 ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L18 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den TFT verbunden sind, die von der zweiten Gateleitung G_L18 gesteuert werden. As in the 7A and 10 shown receives the group of first gate drivers 101 a first start signal STV1, and the group of second gate drivers 201 receives a second start signal STV2. A first gate driver G11 outputs a gate drive signal to turn on all TFTs controlled by the first gate line G _L12 so that first data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L12 . Subsequently is a second gate driver G18, a gate drive signal to turn on all controlled by the second gate line G _L18 TFT, so that first data signals DATA are applied to the number of subpixels which are connected to the TFT, which controlled by the second gate line G _L18 become.

Wie in den 7B und 10 gezeigt, gibt anschließend ein erster Gatetreiber G13 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L13 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihen von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L13 gesteuerten TFT verbunden sind. Ein zweiter Gatetreiber G16 gibt dann ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L16 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihen von Subpixeln angelegt werden, die mit den TFT verbunden sind, die von der zweiten Gateleitung G_L16 gesteuert werden. As in the 7B and 10 Next, a first gate driver G13 outputs a gate drive signal to turn on all the TFTs controlled by the first gate line G _L13 , so that first data signals Data are applied to the rows of subpixels connected to the TFTs controlled by the first gate line G _L13 , A second gate driver G16 then outputs a gate drive signal to turn on all the TFTs controlled by the second gate line G _L16 so that first data signals Data are applied to the rows of subpixels connected to the TFTs controlled by the second gate line G _L16 become.

Während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild werden die Datensignale Data, die von den Datenleitungen DL bereitgestellt werden und deren Polaritäten umgekehrt sind, an die übrigen Subpixel angelegt, an die die Datensignale noch nicht angelegt wurden, so dass die Polaritäten der übrigen Subpixel zu den Polaritäten der Subpixel umgekehrt sind, die während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild abgetastet wurden. Wie in 10 gezeigt, wird beispielsweise zu einem Zeitpunkt T_1/2 die Polarität des Datensignals, das von der Datenleitung DL bereitgestellt wird, umgekehrt, das erste Datensignal Data, das von der Datenleitung DL bereitgestellt wird, wird also von einem Signal mit positiver Spannung in ein Signal mit negativer Spannung geändert, das als zweites Datensignal Data bezeichnet wird, so dass die Polarität des entsprechenden Subpixels dementsprechend umgekehrt wird, was zu einer Halbspalteninversion führt. During the latter half (T _1/2 -T ₁ ) of the scanning period (T ₀ -T ₁ ) for the field, the data signals Data provided from the data lines DL and whose polarities are reversed are applied to the remaining sub-pixels the data signals have not yet been created, so that the Polarities of the remaining sub-pixels to the polarities of the subpixels are inverted, during the former half (T ₀ -T _1/2) were sampled to the sampling period (T ₀ -T ₁₎ for the partial image. As in 10 For example, at a time T _1/2, the polarity of the data signal provided from the data line DL is reversed, that is, the first data signal Data provided from the data line DL becomes a signal with a positive voltage is changed with negative voltage, which is referred to as a second data signal Data, so that the polarity of the corresponding sub-pixel is reversed accordingly, resulting in a half-column inversion.

Wie in den 7C und 10 gezeigt, gibt der erste Gatetreiber G15 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L15 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L15 gesteuerten TFT verbunden sind. Zu diesem Zeitpunkt sind die Polaritäten der zweiten Datensignale Data an den Datenleitungen DL, die an die Reihe von Subpixeln angelegt werden, die mit der ersten Gateleitung G_L15 verbunden sind, umgekehrt zu den Polaritäten der ersten Datensignale Data, die an die Reihe von Subpixeln angelegt werden, die mit der zweiten Gateleitung G_L16 verbunden sind, die unmittelbar davor angesteuert wurde. Anschließend gibt der zweite Gatetreiber G12 ein Gateansteuersignal aus, um alle von der zweiten Gateleitung G_L12 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Gateleitung G_L12 gesteuerten TFT verbunden sind. As in the 7C and 10 1, the first gate driver G15 outputs a gate drive signal to turn on all the TFTs controlled by the first gate line G _L15 so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L15 . At this time, the polarities of the second data signals Data on the data lines DL applied to the series of subpixels connected to the first gate line G _L15 are opposite to the polarities of the first data signals Data applied to the row of subpixels which are connected to the second gate line G _L16 , which was driven immediately before. Then, the second gate driver G12 outputs a gate drive signal to turn on all the TFTs controlled by the second gate line G _L12 , so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the second gate line G _L12 .

Wie in den 7D und 10 gezeigt, gibt anschließend der erste Gatetreiber G17 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L17 gesteuerten TFT einzuschalten, so dass zweite Datensingale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L17 gesteuerten TFT verbunden sind. Anschließend gibt der zweite Gatetreiber G_L10 ein Gateansteuersignal aus, um alle von der ersten Gateleitung G_L10 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Gateleitung G_L10 gesteuerten TFT verbunden sind, wodurch ein Vorgang zum Abtasten und Ansteuern eines Teilbilds beendet wird. As in the 7D and 10 Next, the first gate driver G17 outputs a gate drive signal to turn on all the TFTs controlled by the first gate line G _L17 , so that second data inputs Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L17 , Then, the second gate driver G _L10 outputs a gate drive signal to turn on all the TFTs controlled by the first gate line G _L10 so that second data signals Data are applied to the row of subpixels connected to the TFTs controlled by the first gate line G _L10 . whereby an operation for scanning and driving a field is completed.

Wie aus 7D bekannt, sind während der Abtastperiode (T₀–T₁) für das Teilbild die Polaritäten der vierten Reihe von Subpixeln, die von der ersten Gateleitung G_L4 in einer Zwischenstellung gesteuert werden, umgekehrt zu den Polaritäten der fünften Reihe von Subpixeln, die in einer Zwischenstellung von der ersten Gateleitung G_L5 gesteuert werden. Die Polarität jedes Subpixels ist somit umgekehrt zu den Polaritäten seiner vier benachbarten Subpixel, die oberhalb, unterhalb, links und rechts zum Subpixel liegen, was zu einer Bildpunktinversionsansteuermethode führt, so dass die optimale Flimmerunterdrückungswirkung und der niedrigere Leistungsverbrauch erreicht werden können, wodurch die Bildanzeige mit hoher Qualität erreicht wird. How out 7D known ₍₀ -T ₁ T) for the partial image are the polarities of the fourth row of sub-pixels which are controlled by the first gate line G _L4 in an intermediate position, reverse to the polarities of the fifth row of subpixels in a during the sampling period Intermediate position can be controlled by the first gate line G _L5 . The polarity of each subpixel is thus inverse to the polarities of its four adjacent subpixels lying above, below, left and right of the subpixel, resulting in a pixel inversion driving method, so that the optimum flicker suppression effect and lower power consumption can be achieved, thereby providing the image display high quality is achieved.

Weiterhin mit Bezug auf 10, und da die zweite Gateleitung G_L18 angesteuert wird, nachdem die erste Gateleitung G_L12 angesteuert wurde und bevor die Ansteuerung der ersten Gateleitung G_L12 beendet ist, überlappen sich die Ansteuerperioden der ersten Gateleitung G_L12 und der zweiten Gateleitung G_L18, d.h. die abfallende Flanke des ersten Ansteuersignals Gout₁, das von dem ersten Gatetreiber G11 ausgegeben wird, liegt um eine Überlappungsperiode ∆t später vor als die steigende Flanke des zweiten Ansteuersignals Gout₈, das von dem zweiten Gatetreiber G18 ausgegeben wird. Während der Überlappungsperiode ∆t können die Datenleitungen DL die Subpixel vorladen, die mit dem zweiten Gatetreiber G18 verbunden sind (d.h. die Subpixel, die von der zweiten Gateleitung G_L18 gesteuert werden), wodurch die Pixelspannung der Subpixelreihe sichergestellt wird. Selbstverständlich ist die Überlappungsperiode ∆t kürzer als eine Periode Tg, in der das erste Ansteuersignal Gout₁ in einem Zustand mit hohem Pegel bleibt. Further with reference to 10 , and since the second gate line G _{L18 is} driven after the first gate line G _{L12 has been} driven and before the driving of the first gate line G _{L12 is} completed, the drive periods of the first gate line G _L12 and the second gate line G _L18 , ie the falling _ones , _overlap Edge of the first drive signal Gout ₁ output from the first gate driver G11 is later than the rising edge of the second drive signal Gout ₈ output from the second gate driver G18 by an overlap period Δt. During the overlap period Δt, the data lines DL may precharge the subpixels connected to the second gate driver G18 (ie, the subpixels controlled by the second gate line G _L18 ), thereby ensuring the pixel voltage of the subpixel _row . Of course, the overlap period Δt is shorter than a period Tg in which the first drive signal Gout ₁ remains in a high level state.

Auf der Grundlage der obigen Ausführungsformen sind zwei benachbarte Gateleitungen in den Zwischenstellungen mit der gleichen Gruppe von Gatetreibern verbunden. Im Gegensatz dazu stellen Ausführungsformen auch eine weitere Flüssigkristallanzeigetafel bereit, bei der zwei benachbarte Gateleitungen in den Zwischenstellungen jeweils mit verschiedenen Subgruppen von Gatetreibern verbunden sind, wie in den 8A bis 8D und in 11 gezeigt. Die Flüssigkristallanzeigetafel und ein Verfahren zu deren Ansteuerung werden nachfolgend weiter ausführlich beschrieben, wobei die Flüssigkristallanzeigetafel mit einer 8×8-Auflösung als Beispiel herangezogen wird. Based on the above embodiments, two adjacent gate lines in the intermediate positions are connected to the same group of gate drivers. In contrast, embodiments also provide another liquid crystal display panel in which two adjacent gate lines in the intermediate positions are respectively connected to different subgroups of gate drivers, as in FIGS 8A to 8D and in 11 shown. The liquid crystal display panel and a method of driving the same will be further described below in detail using the liquid crystal display panel having an 8 × 8 resolution as an example.

Wie in den 8A bis 8D gezeigt, weist die Flüssigkristallanzeigetafel eine Gruppe von ersten Gatetreibern und eine Gruppe von zweiten Gatetreibern auf, die der Länge nach auf beiden Seiten der Flüssigkristallanzeige angeordnet sind. Die Gruppe von ersten Gatetreibern umfasst zwei Subgruppen von Gatetreibern, d.h. eine erste Subgruppe von Gatetreibern 1001 und eine dritte Subgruppe von Gatetreibern 1003, wobei ein erstes Anfangssignal STV1 an die erste Subgruppe von Gatetreibern 1001 und ein drittes Anfangssignal STV3 an die dritte Subgruppe von Gatetreibern 1003 angelegt werden. Die Gruppe von zweiten Gatetreibern umfasst zwei Subgruppen von Gatetreibern, d.h. eine zweite Subgruppe von Gatetreibern 2002 und eine vierte Subgruppe von Gatetreibern 2004, wobei ein zweites Anfangssignal STV2 an die zweite Subgruppe von Gatetreibern 2002 und ein viertes Anfangssignal STV4 an die vierte Subgruppe von Gatetreibern 2004 angelegt werden. Bei einigen Ausführungsformen umfasst die erste Subgruppe von Gatetreibern 1001 zwei erste Gatetreiber G21 und G23, die kaskadenartig miteinander verbunden sind, umfasst die dritte Subgruppe von Gatetreibern 1003 zwei erste Gatetreiber G25 und G27, die kaskadenartig miteinander verbunden sind, umfasst die zweite Subgruppe von Gatetreibern 2002 zwei zweite Gatetreiber G26 und G28, die kaskadenartig miteinander verbunden sind, und umfasst die vierte Subgruppe von Gatetreibern 2004 zwei zweite Gatetreiber G20 und G22, die kaskadenartig miteinander verbunden sind. Es sei angemerkt, dass die obigen Ausführungsformen beispielhaft sind und die Offenbarung nicht darauf beschränkt ist. As in the 8A to 8D As shown, the liquid crystal display panel has a group of first gate drivers and a group of second gate drivers arranged longitudinally on both sides of the liquid crystal display. The group of first gate drivers comprises two subgroups of gate drivers, ie a first subset of gate drivers 1001 and a third subset of gate drivers 1003 , wherein a first start signal STV1 to the first subgroup of gate drivers 1001 and a third start signal STV3 to the third subgroup of gate drivers 1003 be created. The group of second gate drivers comprises two subgroups of gate drivers, ie a second one Subgroup of gate drivers 2002 and a fourth subset of gate drivers 2004 , wherein a second start signal STV2 to the second subgroup of gate drivers 2002 and a fourth start signal STV4 to the fourth subgroup of gate drivers 2004 be created. In some embodiments, the first subset includes gate drivers 1001 two first gate drivers G21 and G23 cascaded together include the third subgroup of gate drivers 1003 two first gate drivers G25 and G27 cascaded together include the second subset of gate drivers 2002 two second gate drivers G26 and G28, which are cascaded together, and includes the fourth subset of gate drivers 2004 two second gate drivers G20 and G22, which are cascaded together. It should be noted that the above embodiments are exemplary and the disclosure is not limited thereto.

Darüber hinaus weist die Flüssigkristallanzeigetafel auch eine Gruppe von ersten Gateleitungen und eine Gruppe von zweiten Gateleitungen auf. Die Gruppe von ersten Gateleitungen umfasst eine Gruppe von ersten Subgateleitungen und eine Gruppe von dritten Subgateleitungen, wobei die Gruppe von ersten Subgateleitungen erste Subgateleitungen G_L22 und G_L24 umfasst und die Gruppe von dritten Subgateleitungen dritte Subgateleitungen G_L25 und G_L27 umfasst. In addition, the liquid crystal display panel also has a group of first gate lines and a group of second gate lines. The first group of gate lines comprises a set of first Subgateleitungen and a group of third Subgateleitungen, wherein the first group of first Subgateleitungen Subgateleitungen G _L22 and _L24 G includes, and the group comprises of third Subgateleitungen third Subgateleitungen G _L25 and _L27 G.

Die Gruppe von zweiten Gateleitungen umfasst eine Gruppe von zweiten Subgateleitungen und eine Gruppe von vierten Subgateleitungen, wobei die Gruppe von zweiten Subgateleitungen zweite Subgateleitungen G_L26 und G_L28 und die Gruppe von vierten Subgateleitungen vierte Subgateleitungen G_L21 und G_L23 umfasst. The group of second gate lines comprises a group of second sub-gate lines and a group of fourth sub-gate lines, wherein the group of second sub-gate lines comprises second sub-gate lines G _L26 and G _L28 and the group of fourth sub-gate lines comprises fourth sub-gate lines G _L21 and G _L23 .

Weiterhin mit Bezug auf die 8A bis 8D werden nachfolgend die Verhältnisse zwischen den Gruppen von Gateleitungen und den entsprechenden Gruppen von Gatetreibern hinsichtlich der Steuerung beschrieben. Furthermore, with reference to the 8A to 8D The relationships between the groups of gate lines and the corresponding groups of gate drivers will be described below with regard to the control.

Die erste Subgruppe von Gatetreibern 1001 ist dazu ausgelegt, die Gruppe von ersten Subgateleitungen anzusteuern, die zweite Subgruppe von Gatetreibern 2002 ist dazu ausgelegt, die Gruppe von zweiten Subgateleitungen anzusteuern, die dritte Subgruppe von Gatetreibern 1003 ist dazu ausgelegt, die Gruppe von dritten Subgateleitungen anzusteuern, und die erste Subgruppe von Gatetreibern 1001 ist dazu ausgelegt, die Gruppe von vierten Subgateleitungen anzusteuern. Die erste Subgruppe von Gatetreibern 1001 steuert Gateleitungen in eine Richtung an, die einer Richtung entspricht, in die die dritte Subgruppe von Gatetreibern 1003 Gateleitungen ansteuert, und die zweite Subgruppe von Gatetreibern 2002 steuert Gateleitungen in eine Richtung an, die einer Richtung entspricht, in die die vierte Subgruppe von Gatetreibern 2004 Gateleitungen ansteuert. The first subgroup of gate drivers 1001 is designed to drive the group of first sub-gate lines, the second sub-group of gate drivers 2002 is designed to drive the group of second sub-gate lines, the third sub-group of gate drivers 1003 is designed to drive the group of third sub-gate lines, and the first sub-group of gate drivers 1001 is designed to drive the group of fourth sub-gate lines. The first subgroup of gate drivers 1001 controls gate lines in a direction corresponding to a direction into which the third subgroup of gate drivers 1003 Gate leads, and the second subset of gate drivers 2002 controls gate lines in a direction corresponding to one direction into which the fourth subgroup of gate drivers 2004 Gate lines controls.

Weiterhin mit Bezug auf die 8A bis 8D wird nachfolgend die Anordnung der verschiedenen Gruppen von Subgateleitungen auf der Anzeigetafel beschrieben. Furthermore, with reference to the 8A to 8D The arrangement of the various groups of sub-gate lines on the display panel will now be described.

Die ersten Subgateleitungen sind zeilenweise im Wechsel mit den vierten Subgateleitungen angeordnet, d.h. in der oberen Hälfte der Anzeigetafel sind die vierte Subgateleitung G_L21, die erste Subgateleitung G_L22, die vierte Subgateleitung G_L23 und die erste Subgateleitung G_L24 von oben zur Zwischenstellung nacheinander angeordnet. Die zweiten Subgateleitungen sind auch zeilenweise im Wechsel mit den dritten Subgateleitungen angeordnet, d.h. in der unteren Hälfte der Anzeigetafel sind die dritte Subgateleitung G_L25, die zweite Subgateleitung G_L26, die dritte Subgateleitung G_L27 und die zweite Subgateleitung G_L28 nacheinander von der Zwischenstellung nach unten angeordnet. The first sub-gate lines are arranged line-by-line with the fourth sub-gate lines, ie, the fourth sub-gate line G _L21 , the first sub-gate line G _L22 , the fourth sub-gate line G _L23 and the first sub-gate line G _L24 are arranged successively from above to the intermediate position in the upper half of the display panel , The second sub-gate lines are also arranged line-by-line with the third sub-gate lines, that is, in the lower half of the display board, the third sub-gate line G _L25 , the second sub-gate line G _L26 , the third sub-gate line G _L27 and the second sub-gate line G _L28 follow each other from the intermediate position arranged below.

Weiterhin mit Bezug auf die 8A bis 8D sei angemerkt, dass die erste Subgruppe von Gatetreibern 1001 angrenzend an die dritte Subgruppe von Gatetreibern 1003 angeordnet ist und die erste Subgateleitung G_L24, die als letzte von der ersten Subgruppe von Gatetreibern 1001 angesteuert wird, nach der dritten Subgateleitung G_L25 angeordnet ist, die als erste von der dritten Subgruppe von Gatetreibern 1003 angesteuert wird. Furthermore, with reference to the 8A to 8D It should be noted that the first subgroup of gate drivers 1001 adjacent to the third subgroup of gate drivers 1003 is arranged and the first sub-gate line G _L24 , as the last of the first subgroup of gate drivers 1001 is arranged after the third sub-gate line G _L25, which is the first of the third sub-group of gate drivers 1003 is controlled.

Die obige Flüssigkristallanzeigetafel und die Methode zu deren Ansteuerung werden nachfolgend weiter beschrieben. Die Betriebszeitabfolge der Ansteuerschaltung ist in den 8A bis 8D und in 11 gezeigt. The above liquid crystal display panel and the method for driving it will be further described below. The operating time sequence of the drive circuit is in the 8A to 8D and in 11 shown.

Während der ersteren Hälfte (T₀–T_1/2) der Abtastperiode (T₀–T₁) für das Teilbild ist das Datensignal Data, das von der Datenleitung DL bereitgestellt wird, bei einem hohen Pegel, und die Polaritäten der Datensignale, die von zwei benachbarten Datenleitungen DL bereitgestellt werden, sind zueinander umgekehrt. Für eine erste Datenleitung und eine zweite Datenleitung zum Beispiel, die mit zwei benachbarten Spalten von Subpixeln verbunden sind, und wenn die erste Datenleitung ein positives Datensignal für ein erstes Subpixel in der Spalte von Subpixeln ausgibt, die der ersten Datenleitung entsprechen, gibt die zweite Datenleitung ein negatives Datensignal für ein zweites Subpixel in der Spalte von Subpixeln aus, die der zweiten Datenleitung entsprechen, so dass die Polarität des ersten Subpixels zu derjenigen des zweiten Subpixels, das an das erste Subpixel angrenzt, umgekehrt ist. Die erste Subgruppe von Gatetreibern 1001 legt sequentiell Signale mit hohem Pegel an die ersten Subgateleitungen an, die zweite Subgruppe von Gatetreibern 2002 legt sequentiell Signale mit hohem Pegel an die zweiten Subgateleitungen an, und die dritte Subgruppe von Gatetreibern 1003 und die vierte Subgruppe von Gatetreibern 2004 geben Signale mit niedrigem Pegel aus. Hier steuert die erste Subgruppe von Gatetreibern 1001 die Subgateleitungen in eine Richtung an, die zu einer Richtung umgekehrt ist, in die die zweite Subgruppe von Gatetreibern 2002 die Subgateleitungen ansteuert. During the former half (T ₀ -T _1/2 ) of the sampling period (T ₀ -T ₁ ) for the field, the data signal Data provided from the data line DL is at a high level, and the polarities of the data signals of two adjacent data lines DL are reversed to each other. For example, for a first data line and a second data line connected to two adjacent columns of subpixels and when the first data line outputs a positive data signal for a first subpixel in the column of subpixels corresponding to the first data line, the second data line is a negative data signal for a second subpixel in the column of subpixels corresponding to the second data line such that the polarity of the first subpixel is reversed to that of the second subpixel adjacent to the first subpixel. The first subgroup of gate drivers 1001 puts sequentially signals high level to the first sub-gate lines, the second sub-group of gate drivers 2002 sequentially applies high-level signals to the second sub-gate lines, and the third sub-group of gate drivers 1003 and the fourth subgroup of gate drivers 2004 output signals with low level. Here controls the first subgroup of gate drivers 1001 the sub-gate lines in a direction that is reversed to a direction into which the second subset of gate drivers 2002 controls the sub-gate lines.

Wie in den 8A und 11 gezeigt, empfängt die Gruppe von ersten Gatetreibern 1001 ein erstes Anfangssignal STV1, und die Gruppe von zweiten Gatetreibern 2002 empfängt ein zweites Anfangssignal STV2, und ein erster Gatetreiber G21 gibt ein Gateansteuersignal aus, um alle von der ersten Subgateleitung G_L22 gesteuerten TFT einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den TFT verbunden sind, die von der ersten Subgateleitung G_L22 gesteuert werden. Anschließend gibt der zweite Gatetreiber G28 ein Gateansteuersignal aus, um alle von der zweiten Subgateleitung G_L28 gesteuerten FTF einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Subgateleitung G_L28 gesteuerten TFT verbunden sind. As in the 8A and 11 shown receives the group of first gate drivers 1001 a first start signal STV1, and the group of second gate drivers 2002 receives a second start signal STV2, and a first gate driver G21 outputs a gate drive signal to turn on all the TFTs controlled by the first subgate line G _L22 so that first data signals Data are applied to the series of subpixels connected to the TFTs generated by the first sub-gate line G _{L22 are} controlled. Then, the second gate driver G28 outputs a gate drive signal to turn on all of the FTF controlled by the second sub-gate line G _L28 so that first data signals Data are applied to the row of sub-pixels connected to the TFTs controlled by the second sub-gate line G _L28 .

Wie in den 8B und 11 gezeigt, gibt anschließend der erste Gatetreiber G23 ein Gateansteuersignal aus, um alle von der ersten Subgateleitung G_L24 gesteuerten FTF-Vorrichtungen einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der ersten Subgateleitung G_L24 gesteuerten TFT verbunden sind. Anschließend gibt der zweite Gatetreiber G26 ein Gateansteuersignal aus, um alle von der zweiten Subgateleitung G_L26 gesteuerten FTF-Vorrichtungen einzuschalten, so dass erste Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der zweiten Subgateleitung G_L26 gesteuerten TFT verbunden sind. As in the 8B and 11 Next, the first gate driver G23 outputs a gate drive signal to turn on all of the FTF devices controlled by the first sub-gate line G _L24 so that first data signals Data are applied to the series of sub-pixels that correspond to the TFTs controlled by the first sub-gate line G _L24 are connected. Then, the second gate driver G26 outputs a gate drive signal to turn on all the FTF devices controlled by the second sub-gate line G _L26 so that first data signals Data are applied to the row of sub-pixels connected to the TFTs controlled by the second sub-gate line G _L26 ,

Während der letzteren Hälfte (T_1/2–T₁) der Abtastperiode (T₀–T₁) für das Teilbild werden die von den Datenleitungen DL bereitgestellten Datensignale Data, deren Polaritäten umgekehrt sind, an die übrigen Subpixel angelegt, an die noch keine Datensignale angelegt wurden, so dass die Polaritäten der übrigen Subpixel zu den Polaritäten der Subpixel umgekehrt sind, die während der ersteren Hälfte (T₁–T_1/2) der Abtastperiode (T₀ – T₁) für das Teilbild abgetastet wurden. Wie in 11 gezeigt, wird beispielsweise zu einem Zeitpunkt T_1/2 die Polarität des von der Datenleitung DL bereitgestellten Datensignals umgekehrt, d.h. das von der Datenleitung DL bereitgestellte erste Datensignal Data wird von einem Signal mit positiver Spannung in ein Signal mit negativer Spannung geändert, das als zweites Datensignal Data bezeichnet wird, so dass die Polarität des entsprechenden Subpixels dementsprechend umgekehrt wird, was zu einer Halbspalteninversion führt. Ferner geben die erste Subgruppe von Gatetreibern 1001 und die zweite Subgruppe von Gatetreibern 2002 Signale mit niedrigem Pegel aus, die dritte Subgruppe von Gatetreibern 1003 legt sequentiell Signale mit hohem Pegel an die ersten Subgateleitungen an, und die vierte Subgruppe von Gatetreibern 2004 legt sequentiell Signale mit hohem Pegel an die zweite Subgateleitungen an, wobei die dritte Subgruppe von Gatetreibern 1003 die Subgateleitungen in eine Richtung ansteuert, die zu einer Richtung umgekehrt ist, in die die vierte Subgruppe von Gatetreibern 2004 die Subgateleitungen ansteuert. During the latter half (T _1/2 -T ₁ ) of the scanning period (T ₀ -T ₁ ) for the field, the data signals Data provided by the data lines DL whose polarities are reversed are applied to the remaining subpixels, to which none are yet applied Data signals were applied so that the polarities of the remaining subpixels are reversed to the polarities of the subpixels sampled during the former half (T ₁ -T _1/2 ) of the sampling period (T ₀ -T ₁ ) for the sub-picture. As in 11 For example, at a time T _1/2, the polarity of the data signal provided by the data line DL is reversed, that is, the first data signal Data provided by the data line DL is changed from a positive voltage signal to a negative voltage signal Data signal Data is called, so that the polarity of the corresponding sub-pixel is reversed accordingly, resulting in a half-column inversion. Further, give the first subgroup of gate drivers 1001 and the second subgroup of gate drivers 2002 Low level signals off, the third subgroup of gate drivers 1003 sequentially applies high-level signals to the first sub-gate lines, and the fourth sub-group of gate drivers 2004 sequentially asserts high level signals to the second subgate lines, the third subgroup of gate drivers 1003 drives the sub-gate lines in a direction that is reversed to a direction into which the fourth subset of gate drivers 2004 controls the sub-gate lines.

Wie in den 8C und 11 gezeigt, empfängt eine dritte Subgruppe von Gatetreibern 1003 ein drittes Anfangssignal STV3, und der erste Gatetreiber G25 gibt ein Gateansteuersignal aus, um alle TFT einzuschalten, die von der dritten Subgateleitung G_L25 gesteuert werden, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der dritten Subgateleitung G_L25 gesteuerten TFT verbunden sind. Zu diesem Zeitpunkt sind die Polaritäten der zweiten Datensignale Data an den Datenleitungen DL, die an die Reihe von Subpixeln angelegt werden, die mit der dritten Subgateleitung G_L25 verbunden sind, umgekehrt zu den Polaritäten der ersten Datensignale Data, die an die Reihe von Subpixeln angelegt werden, die mit der zweiten Subgateleitung G_L26 verbunden sind, die unmittelbar davor angesteuert wurde. Anschließend empfängt die vierte Subgruppe von Gatetreibern 2004 ein viertes Anfangssignal STV4, und der zweite Gatetreiber G22 gibt ein Gateansteuersignal aus, um alle von der vierten Subgateleitung G_L23 gesteuerten TFT anzusteuern, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der vierten Subgateleitung G_L23 gesteuerten TFT verbunden sind. As in the 8C and 11 shown receives a third subset of gate drivers 1003 a third start signal STV3, and the first gate driver G25 outputs a gate drive signal to turn on all the TFTs controlled by the third subgate line G _L25 so that second data signals Data are applied to the row of subpixels that are common to those of the third subgate line G _L25 controlled TFT are connected. At this time, the polarities of the second data signals Data on the data lines DL applied to the series of subpixels connected to the third subgate line G _L25 are inverse to the polarities of the first data signals Data applied to the series of subpixels which are connected to the second sub-gate line G _L26 which has been driven immediately before. Then, the fourth subset of gate drivers receives 2004 a fourth start signal STV4, and the second gate driver G22 outputs a gate drive signal to drive all TFTs controlled by the fourth subgate line G _L23 so that second data signals Data are applied to the row of subpixels which are controlled by the fourth subgate line G _L23 TFT are connected.

Wie in den 8D und 11 gezeigt, gibt anschließend der erste Gatetreiber G27 ein Gateansteuersignal aus, um alle von der dritten Subgateleitung G_L27 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den TFT verbunden sind, die von der dritten Subgateleitung G_L27 gesteuert werden. Anschließend gibt der zweite Gatetreiber G20 ein Gateansteuersignal aus, um alle von der vierten Subgateleitung G_L21 gesteuerten TFT einzuschalten, so dass zweite Datensignale Data an die Reihe von Subpixeln angelegt werden, die mit den von der vierten Subgateleitung G_L21 gesteuerten TFT verbunden sind, wodurch ein Vorgang zum Abtasten und Ansteuern eines Teilbilds beendet wird. As in the 8D and 11 Next, the first gate driver G27 outputs a gate drive signal to turn on all TFTs controlled by the third sub-gate line G _L27 so that second data signals Data are applied to the row of sub-pixels connected to the TFTs coming from the third sub-gate line G _{L27 be} controlled. Subsequently, the second gate driver G20 outputs a gate drive signal to turn on all the _TFTs controlled by the fourth subgate line G _L21 , so that second data signals Data are applied to the row of subpixels connected to the _TFTs controlled by the fourth subgate line G _L21 , thereby an operation for scanning and driving a field is completed.

Wie aus den 8A bis 8D bekannt, sind die Gruppen von Gatetreibern auf beiden Seiten der Flüssigkristallanzeigetafel in vier separate Subgruppen von Gatetreibern unterteilt, so dass die Ausgangssequenz jeder Subgruppe von Gatetreibern in einer flexibleren Weise gesteuert werden kann. Like from the 8A to 8D As is well known, the groups of gate drivers on either side of the liquid crystal display panel are divided into four separate subgroups of gate drivers so that the output sequence of each subset of gate drivers can be controlled in a more flexible manner.

Weiterhin mit Bezug auf 11, und da die zweite Subgateleitung G_L28 angesteuert wird, nachdem die erste Subgateleitung G_L22 eingeschaltet wurde und bevor die Ansteuerung der ersten Subgateleitung G_L22 beendet ist, überlappen sich die Ansteuerperioden der ersten Subgateleitung G_L22 und der zweiten Subgateleitung G_L28, d.h. die abfallende Flanke des ersten Ansteuersignals Gout₁, das von dem ersten Gatetreiber G21 ausgegeben wird, liegt um eine Überlappungsperiode ∆t später vor als die ansteigende Flanke des zweiten Ansteuersignals Gout₈, das von dem zweiten Gatetreiber G28 ausgegeben wird. Während der Überlappungsperiode ∆t können die Datenleitungen DL die mit dem zweiten Gatetreiber G28 verbundenen Subpixel (d.h. die von der zweiten Gateleitung G_L28 gesteuerten Subpixel) vorladen, wodurch die Pixelspannung der Subpixelreihe gewährleistet wird. Selbstverständlich ist die Überlappungsperiode ∆t kürzer als eine Periode Tg, in der das erste Ansteuersignal Gout₁ in einem Zustand mit hohem Pegel bleibt. Further with reference to 11 , and since the second sub-gate line G _{L28 is} driven after the first sub-gate line G _{L22 is} turned on and before the driving of the first sub-gate line G _{L22 is} completed, the drive periods of the first sub-gate line G _L22 and the second sub-gate line G _L28 , ie, the falling ones, overlap Edge of the first drive signal Gout ₁ output from the first gate driver G21 is later than the rising edge of the second drive signal Gout ₈ output from the second gate driver G28 by an overlap period Δt. During the overlap period Δt, the data lines DL can precharge the subpixels connected to the second gate driver G28 (ie, the subpixels controlled by the second gate line G _L28 ), thereby ensuring the subpixel row pixel voltage. Of course, the overlap period Δt is shorter than a period Tg in which the first drive signal Gout ₁ remains in a high level state.

Ausführungsformen der Offenbarung stellen eine Flüssigkristallanzeigevorrichtung bereit. 12 ist eine schematische Ansicht, die den Aufbau einer Flüssigkristallanzeigevorrichtung gemäß Ausführungsformen der Offenbarung zeigt. Mit Bezug auf 12 weist die Flüssigkristallanzeigevorrichtung 50 eine Flüssigkristallanzeigetafel 51 auf und kann ferner Ansteuerschaltungen und weitere Mittel zur Unterstützung des normalen Betriebs der Flüssigkristallanzeigevorrichtung 50 aufweisen. Die Flüssigkristallanzeigetafel 51 kann durch die Flüssigkristallanzeigetafel dargestellt werden, die in einer der oben genannten Ausführungsformen beschrieben ist. Bei der obigen Flüssigkristallanzeigevorrichtung 50 kann es sich um ein Mobiltelefon, einen Desktopcomputer, einen Laptopcomputer, einen Tabletcomputer, ein elektronisches Album, ein elektronisches Papier usw. handeln. Embodiments of the disclosure provide a liquid crystal display device. 12 FIG. 10 is a schematic view showing the structure of a liquid crystal display device according to embodiments of the disclosure. FIG. Regarding 12 includes the liquid crystal display device 50 a liquid crystal display panel 51 and may further comprise drive circuits and other means for assisting the normal operation of the liquid crystal display device 50 exhibit. The liquid crystal display panel 51 can be represented by the liquid crystal display panel described in any of the above-mentioned embodiments. In the above liquid crystal display device 50 it can be a mobile phone, a desktop computer, a laptop computer, a tablet computer, an electronic album, an electronic paper, and so on.

Jeder Abschnitt der Offenbarung ist in progressiver Weise beschrieben, und jeder Abschnitt hebt die Unterschiede zu dem anderen Abschnitt hervor, wobei die gleichen Teile oder ähnliche Teile in jedem Abschnitt aufeinander verweisen können. Each section of the disclosure is described in a progressive manner, and each section highlights the differences to the other section, wherein the same parts or similar parts in each section may refer to each other.

Die allgemeinen Prinzipien in der Offenbarung können in anderen Ausführungsformen realisiert werden, ohne von dem Gedanken und dem Umfang der Offenbarung abzuweichen. Die Ausführungsformen sollen somit nicht die Offenbarung beschränken, sondern einen weiteren Umfang entsprechend den Prinzipien in der Offenbarung bereitstellen. The general principles in the disclosure may be realized in other embodiments without departing from the spirit and scope of the disclosure. Thus, the embodiments are not intended to limit the disclosure, but to provide a further scope consistent with the principles in the disclosure.

Es können zahlreiche Änderungen und Zusätze an den erläuterten beispielhaften Ausführungsformen vorgenommen werden, ohne von dem Umfang der Offenbarung abzuweichen. Obwohl sich die oben beschriebenen Ausführungsformen auf besondere Merkmale beziehen, umfasst der Umfang dieser Offenbarung z.B. auch Ausführungsformen mit anderen Merkmalskombinationen und Ausführungsformen, die nicht alle beschriebenen Merkmale aufweisen. Dementsprechend soll der Umfang der Offenbarung alle derartigen Alternativen, Änderungen und Varianten, die in den Umfang der Ansprüche fallen, sowie alle äquivalenten Elemente dazu umfassen. Numerous changes and additions may be made to the illustrated example embodiments without departing from the scope of the disclosure. Although the above-described embodiments relate to particular features, the scope of this disclosure includes, e.g. also embodiments with other feature combinations and embodiments that do not have all the features described. Accordingly, the scope of the disclosure is intended to encompass all such alternatives, modifications and variations that fall within the scope of the claims, as well as all equivalent elements thereto.

Claims

A liquid crystal display panel comprising: a plurality of data lines (DL) extending in one direction and a plurality of gate lines (GL1; GL2; GL3) extending in a second direction defining a plurality of subpixels (pixels) as the plurality of pixels Crossing data lines (DL) in an insulating manner with the plurality of gate lines (GL1; GL2; GL3), each of the plurality of data lines (DL) being configured to provide a column-by-pixel data signal for a corresponding subpixel (pixel), and polarities of the data signals; which are provided by two adjacent data lines (DL) are reversed to each other, and during one sample period for one field, the polarities of the data signals provided from the data lines (DL) in a former half of the sample period for the field are related to the polarities of the field Data signals reversed from the data lines (DL) in a latter half of the sampling period for the T be provided, the plurality of gate lines (GL1; GL2; GL3) comprise a group of first gate lines comprising a plurality of first gate lines (GL1; GL3; GL5) and a group of second gate lines comprising a plurality of second gate lines (GL2; GL4), at least a portion of the plurality of first gate lines (GL1 GL3, GL5) is arranged line by line in alternation with at least part of the plurality of second gate lines (GL2; GL4), and the liquid crystal display panel further comprises a group of first gate drivers (GL3; 100 ) which are adapted to drive the group of first gate lines (GL1; GL3; GL5) and a group of second gate drivers ( 200 ) which are adapted to drive the group of second gate lines (GL2; GL4), the group of first gate drivers ( 100 ) drive the first gate lines in a direction that is reversed to a direction into which the group of second gate drivers ( 200 ) drives the second gate lines.

A liquid crystal display panel according to claim 1, wherein said plurality of first gate lines (GL1; GL3; GL5) are arranged line by line in alternation with said plurality of second gate lines (GL2; GL4).

A liquid crystal display panel according to claim 1, wherein two of said plurality of first gate lines (GL1; GL3; GL5) are successively arranged in intermediate positions in a region where all gate lines (GL1; GL2; GL3) are located, and the remaining first gate lines (GL1; GL3 GL5) in positions except the intermediate positions line by line alternating with the plurality of second gate lines (GL2, GL4) are arranged.

A liquid crystal display panel according to claim 3, wherein the two first gate lines (GL1; GL3; GL5) located in the intermediate positions in the area where all the gate lines (GL1; GL2; GL3) are located are each configured to have two adjacent rows of Subpixels (pixel), and wherein during the sample period for the field, the polarities of the data signals provided for one of the two adjacent subpixel rows from the data lines (DL) are reversed to the polarities of the data signals received from the data lines (DL ) for the other of the two adjacent subpixel rows.

A liquid crystal display panel according to claim 4, wherein said group of first gate drivers ( 100 ) a first subset of gate drivers ( 1001 ) and a third subset of gate drivers ( 1003 ) and the group of second gate drivers ( 200 ) a second subset of gate drivers ( 2002 ) and a fourth subgroup of gate drivers ( 2004 ), wherein the group of first gate lines comprises a group of first sub-gate lines and a third group of sub-gate lines, the group of first sub-gate lines having a plurality of first sub-gate lines (GL22, GL24) and the group of third sub-gate lines including a plurality of third sub-gate lines (GL25; ), while the group of second gate lines has a group of second sub-gate lines and a group of fourth sub-gate lines, the group of second sub-gate lines has a plurality of second sub-gate lines (GL26; GL28) and the group of fourth sub-gate lines has multiple fourth sub-gate lines (GL21; wherein the plurality of first sub-gate lines (GL22; GL24) are arranged line by line with the plurality of fourth sub-gate lines (GL21; GL23) and the plurality of second sub-gate lines (GL26 GL28) are arranged line-by-line with the plurality of third sub-gate lines (GL25; GL27) are, with the first subgroup of gate drivers ( 1001 ) is arranged to control the group of first sub-gate lines, the second sub-group of gate drivers ( 2002 ) is arranged to drive the group of second sub-gate lines, the third sub-group of gate drivers ( 1003 ) is arranged to drive the group of third sub-gate lines, and the fourth sub-group of gate drivers ( 2004 ) is adapted to drive the group of fourth sub-gate lines.

A liquid crystal display panel according to claim 5, wherein the group of first sub-gate lines is disposed adjacent to the group of third sub-gate lines and one of the first sub-gate lines is the last one of the first sub-group of gate drivers ( 1001 ) is sequentially arranged with one of the third sub-gate lines being the first of the third sub-group of gate drivers ( 1003 ) is driven.

A liquid crystal display panel according to claim 6, wherein said first gate driver subgroup ( 1001 ) drives the first sub-gate lines in a direction corresponding to a direction into which the third sub-group of gate drivers ( 1003 ) drives the third sub-gate lines, and the second sub-group of gate drivers ( 2002 ) drives the second sub-gate lines in a direction corresponding to one direction, into which the fourth subgroup of gate drivers ( 2004 ) drives the fourth Subgateleitungen.

A liquid crystal display panel according to claim 7, wherein during the former half of the scanning period for the field, the first subset of gate drivers (Fig. 1001 ) applies a high-level signal sequentially to each of the plurality of first sub-gate lines, the second sub-group of gate drivers ( 2002 ), a high level signal is applied sequentially to each of the plurality of second subgate lines, and both the third subgroup of gate drivers (FIG. 1003 ) as well as the fourth subgroup of gate drivers ( 2004 ) output a low-level signal, the first sub-group of gate drivers ( 1001 ) drives the first sub-gate lines in a direction that is reversed to a direction into which the second sub-group of gate drivers ( 2002 ) drives the second sub-gate lines, wherein during the latter half of the scanning period for the sub-picture the third sub-group of gate drivers ( 1003 ) sequentially applies a high-level signal to each of the plurality of first sub-gate lines, the fourth sub-group of gate drivers (FIG. 2004 ) applies a high-level signal sequentially to each of the plurality of second sub-gate lines, and applies both the first sub-group of gate drivers ( 1001 ) as well as the second subgroup of gate drivers ( 2002 ) output a signal of low level, the third subgroup of gate drivers ( 1003 ) drives the third sub-gate lines in a direction reversed to a direction in which the fourth subgroup of gate drivers drive the fourth sub-gate lines ( 2004 ).

A liquid crystal display panel according to claim 1, wherein said group of first gate drivers ( 100 ) comprises at least two first gate drivers (G21; G23; G25) which are cascade-connected to one another, and the group of second gate drivers (G21; 200 ) comprises at least two second gate drivers (G2; G4) connected in cascade with at least a portion of the first gate drivers (G21; G23; G25) and a portion of the second gate drivers (G2; G4) being sequentially turned on.

A liquid crystal display panel according to claim 9, wherein for the first gate driver (G21; G23; G25) and the second gate driver (G2; G4) turned on one after the other, the first gate driver (G21; G23; G25) outputs a first drive signal and the second gate driver (G2; G4) outputs a second drive signal, wherein a period in which the first drive signal remains in a high level state for an overlap period Δt shorter than the period Tg in which the first drive signal is in the state remains at a high level, overlapped with a period in which the second drive signal remains in a high level state.

A liquid crystal display panel according to claim 10, wherein during the overlap period Δt, the data lines (DL) provide the data signals for the subpixels (pixel) connected to the second gate driver.

A liquid crystal display panel according to any one of claims 2 to 3, wherein all of the first gate drivers (G21; G23; G25) and the second gate drivers (G2; G4) are turned on successively.

A liquid crystal display device comprising a liquid crystal panel according to any one of claims 1 to 12.