DE102015103713A1

DE102015103713A1 - Einschaltstrombegrenzung

Info

Publication number: DE102015103713A1
Application number: DE102015103713.0A
Authority: DE
Inventors: Günter Haas; Alex Schneider
Original assignee: Ebm Papst Mulfingen GmbH and Co KG
Current assignee: Ebm Papst Mulfingen GmbH and Co KG
Priority date: 2015-02-02
Filing date: 2015-03-13
Publication date: 2016-08-04
Also published as: US20180026522A1; CN107735931A; WO2016124358A1; CN107735931B; EP3254364A1; US10468970B2

Abstract

Die Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Einschaltstrombegrenzung für Spannungszwischenkreise, die wenigstens mit einer Speicherkapazität ausgebildet sind.

Description

Die Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Einschaltstrombegrenzung bei einem Zwischenkreis oder einem Spannungszwischenkreisumrichter.
Ein Zwischenkreis ist allgemein bekannt als eine elektrische Schaltungseinrichtung, die als Energiespeicher mehrere elektrische Netze über Umrichter elektrisch koppelt. Beispielsweise bekannt ist der Gleichspannungszwischenkreis, der mit einem Zwischenkreiskondensator bei konstanter Spannung und variablem Strom betrieben wird.
Der Zwischenkreis derartiger Spannungszwischenkreisumrichter enthält im Regelfall eine vergleichsweise große Kapazität, die als niederohmige Quelle für angeschlossene Umrichter dient. Ein kapazitives Verhalten, d. h., ein unmittelbar nach dem Einschalten hoher Strom, der danach abklingt ist dabei aber nachteilig. Der hohe Ladestrom, der beim Stecken oder Einschalten des betreffenden Umrichters in den Speicherkondensator fließt, kann, sofern keine begrenzenden Maßnahmen durchgeführt werden, zur Zerstörung von Bauelementen führen. So wird beim Anlegen oder Einschalten von Netzspannung an EC-Geräten, die typischerweise in ihrem Zwischenkreis eine hohe Kapazität eingebaut haben, ein entsprechend hoher Einschaltstromimpuls fließen. Dieser Stromimpuls muss unabhängig vom Schutz der Bauteile auch deshalb begrenzt werden, um den Aufwand für die Gesamtinstallation einschließlich der Absicherungsmaßnahmen im Netz gering zu halten.
Aus der EP 0591 915 A2 ist eine Lösung bekannt, bei der in Reihe zu einem Schalter eine Drossel angeordnet ist. Bei einer auftretenden Überspannung führt der ansteigende Strom durch die Funktion der Drossel zu einer induzierten Spannung an der Drossel; diese Spannung wird erkannt und der MOSFET alsdann gesperrt.
Weit verbreitet ist die Einschaltstrombegrenzung mittels eines temperaturabhängigen Widerstands (NTC), auch bekannt als Heißleiter. Speziell bei Netzteilen wird als Einschaltstrombegrenzer meist ein solcher Heißleiter verwendet, der in Serie zum Verbraucher geschaltet wird, jedoch nicht unbedingt überbrückt zu werden braucht. Er begrenzt wegen seines hohen Widerstands im kalten Zustand den Strom nach dem Einschalten. Danach erwärmt er sich durch den Stromfluss, verringert seinen Widerstand und verursacht dann nur noch geringe Verluste, um seine Eigentemperatur aufrecht zu erhalten. Da sich bei einem NTC der Widerstandswert mit steigender Temperatur reduziert, bedeutet dies aber im Umkehrschluss, dass bei einem heißen (betriebswarmen) NTC der Widerstandswert des begrenzenden Widerstands sehr weit absinkt und der Einschaltstromimpuls sehr stark zunimmt. Dies kann wiederum genau zu den eingangs beschriebenen Problemen und Ausfallursachen führen, was nachteilig bei der Verwendung von NTC-Lösungen zur Strombegrenzung ist.
Eine grundsätzlich weitere Möglichkeit ist die Verwendung eines Festwiderstandes in Reihenschaltung zum Zwischenkreiskondensator, wobei dieser Widerstand nach dem Ladevorgang des zu ladenden Zwischenkreiskondensators überbrückt werden muss. Hierzu ist ein zusätzliches Schaltelement notwendig, das zumal angesteuert werden muss.
Aufgabe der vorliegenden Erfindung ist es, vorbesagte Nachteile zu überwinden und eine Schaltungsanordnung zur Einschaltstrombegrenzung bei einem Zwischenkreis vorzusehen, die möglichst kostengünstig realisierbar ist, zuverlässig betrieben werden kann und möglichst verlustarm arbeitet.
Diese Aufgabe wird gelöst durch eine Schaltungsanordnung mit den Merkmalen von Anspruch 1 sowie einem Verfahren mit den Merkmalen von Anspruch 11.
Grundgedanke der vorliegenden Erfindung ist es, inter alias eine spezifische Ladeschaltung vorzusehen, um das Laden des Speicherkondensators sequentiell vorzunehmen und durch jeweils aufeinanderfolgende Ladungsmengen den Speicherkondensator, vorzugsweise schrittweise zu laden, wobei die Ladeschaltung das Durchschalten und Sperren des Ladestromkreises zum Speicherkondensator über Halbleiterbauelemente vornimmt. Es erfolgt dabei eine Ladung des Speicherkondensators unterhalb einer Hüllkurve einer Exponentialfunktion, die sich asymptotisch der Ladekapazität des Kondensators nähert.
Erfindungsgemäß wird demnach eine Schaltungsanordnung zur Einschaltstrombegrenzung für Spannungszwischenkreise vorgeschlagen, die wenigstens mit einem Speicherkondensator ausgebildet sind, wobei zur Begrenzung des in den Speicherkondensator fließenden Ladestroms eine Ladeschaltung zwischen einer Speisespannungsquelle und dem Speicherkondensator vorgesehen ist, die wenigstens ein Halbleiterbauelement mit einem Gate, einen Widerstand und einen Transistor aufweist, wobei eine bzw. die Drain-Source Strecke (zwischen dem Drain-Anschluss und dem Source-Anschluss) des Halbleiterbauelements in Serie mit dem Speicherkondensator angeordnet ist und wobei das Aufladen des Speicherkondensator über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (I₁, ... I_n) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements zum Speicherkondensator fließen. Der Ladestrom wird demnach in eine Vielzahl von Ladestromanteile aufgeteilt, die zeitlich aufeinanderfolgend den Speicherkondensator laden.
In einer bevorzugten Ausführungsform der Erfindung ist das Gate des Halbleiterbauelements über die Drain-Source Strecke des mit diesem Gate verbundenen Transistors mit einem bzw. dem Massepotential verbunden bzw. (je nach Schaltungszustand) verbindbar und je nachdem ob die Drain-Source Strecke des Halbleiterbauelements demzufolge gesperrt oder durchgeschaltet ist, das Gate des Halbleiterbauelements entweder mit dem Massepotential oder einer Steuerspannung U_ST verbunden ist.
Es ist weiter mit Vorteil vorgesehen, dass die Drain-Source Strecke des Halbleiterbauelements in Serie mit dem Widerstand angeordnet ist. Dieser Zweig stellt demnach den Ladestromzweig für den Ladestrom des Speicherkondensators dar. Lediglich für die kurze Zeitspanne bei dem das Halbleiterbauelement durchgeschaltet ist, kann ein zeitlich begrenzter Ladestrom fließen. Sobald das Gate des Halbleiterbauelements wieder mit dem Massepotential verbunden ist, geht die Drain-Source Strecke in den Sperrzustand und der Ladestrom bricht ab.
Wie zuvor erläutert, ist ein Widerstand im Ladezweig in Serie zur Drain-Source Strecke des Halbleiterbauelements angeordnet, so dass am Widerstand ein Spannungsabfall bewirkt wird, der dazu genutzt wird die Basis des Transistors anzusteuern, um eben den Transistor durchzuschalten, was wiederum bewirkt, dass das Gate des Halbleiterbauelements mit dem Massepotential verbunden wird und das Halbleiterbauelement in seinen Sperrzustand übergeht. Sobald der Sperrzustand eintritt, fließt kein Strom mehr im Ladezweig durch den Widerstand und sinkt die Spannung am Widerstand unmittelbar ab. Damit liegt an der Basis des Transistors keine Steuerspannung mehr an und geht der Transistor in den Sperrzustand. Sobald der Transistor aber wieder im Sperrzustand ist, liegt am Gate des Halbleiterbauelements wieder die Steuerspannung an und wird das Halbleiterbauelement wieder durchgeschaltet usw.
Dieser Vorgang wiederholt sich so lange, bis der Speicherkondensator geladen ist. Da der Ladestrom der Ladeimpulse zunehmend geringer wird, sinkt irgendwann der Spannungsabfall am Widerstand unter einen für das Schalten der Basis am Kondensator notwendigen Schwellenwertes ab.
Erfindungsgemäß ist daher vorgesehen, dass der Transistor eine Basis aufweist und der Widerstand mit dem Source-Anschluss des Halbleiterbauelements verbunden ist und sich zwischen dem Widerstand und dem Source-Anschluss ein Zwischenabgriff befindet, der mit dem Gate des Transistors verbunden ist.
Ferner ist mit Vorteil vorgesehen, dass das Gate des Halbleiterbauelement zum Anlegen der zum Schalten des Gates erforderlichen Steuerspannung U_ST mit einer Steuerspannungsleitung, vorzugsweise mit einem Abgriff an einem Spannungsteiler verbunden ist.
In einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist vorgesehen, dass der Speicherkondensator mit dem Drain-Anschluss des Halbleiterbauelements verbunden ist.
Bevorzugt wird als Halbleiterbauelement ein MOSFET (z. B. ein SuperMesh Power MOSFET) oder ein Transistor verwendet. Weiter bevorzugt ist es, wenn der Transistor zum Schalten des Gates des MOSFET bzw. Halbleiterelements ein NPN-Transistor ist.
Zum weiteren Schutz für den statischen Betrieb ist ferner ein weiterer zuschaltbarer Transistor vorgesehen, der die Ladeschaltung zum Laden des Ladekondensators beim Zuschalten überbrückt. Darüber hinaus kann in einer weiter vorteilhaften Ausgestaltung der Schaltung noch ein zuschaltbarer Transistor mit dem Gate des Halbleiterbauelements (z. B. dem Gate des MOSFET) verbunden werden, um das Halbleiterbauelement in seinen Sperrzustand zu schalten. Hierdurch wird sichergestellt, dass während des Betriebes eines Verbrauchers am Zwischenkreis keine Ströme über den Zweig zum Laden des Speicherkondensators fließen können, was dem weiteren Schutz des Speicherkondensators und demnach der gesamten Zwischenkreisschaltung dient.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer wie oben beschriebenen Schaltungsanordnung wobei:

a. das Aufladen des Speicherkondensator jeweils über einen Ladestromimpuls (I₁, ... I_n) für die Dauer des Durchschalten der Drain-Source Strecke des Halbleiterbauelements durch Anlegen einer Steuerspannung an dem Gate des Halbleiterbauelements für eine kurze Zeitdauer bewerkstelligt wird und dabei eine dem jeweiligen Ladestromimpuls (I₁, ... I_n) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und
b. beim Fließen dieses Ladestroms über den Widerstand eine Spannung an diesem abfällt, die über einen (Zwischen)abgriff am Gate des Transistors anliegt, und alsdann den Transistor durchschaltet, wodurch das Potential am Gate des Halbleiterbauelements auf Massepotential herabgesenkt wird und das Halbleiterbauelements gesperrt wird, wodurch der Ladestrom bestimmungsgemäß wieder unterbrochen wird.

Gemäß dem erfindungsgemäßen Verfahren wiederholen sich die Schritte a) und b) solange, bis der Speicherkondensator geladen ist und kein Ladestrom mehr fließt (zyklisches Laden).
Alternativ kann bei Verwendung einer spezifischen Schaltreglers wie einem Sperrwandler (Tiny Switch) ein (zyklisches) Aufladen des Speicherkondensator ebenfalls jeweils über einen Ladestromimpuls (I₁, ... I_n) für die Dauer des Durchschalten der Drain-Source Strecke des Schaltungsreglers über den geschlossenen Leistungsschalter erfolgen, wobei das Aufladen für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (I₁, ... I_n) korrespondierende Ladungsmenge zum Speicherkondensator fließt und der Ladestrom des Ladekondensators ansteigt und beim Ansteigen des Ladestroms über eine Stromschwelle des Schaltungsreglers der Leistungsschalter wieder geöffnet wird, wodurch der Ladestrom unterbrochen wird.
Bevorzugt wird die Schaltung so betrieben, dass der Ladestrom zum Speicherkondensator dadurch unterbrochen wird, dass die Drain-Source Strecke des Halbleiterbauelements gesperrt wird, wodurch die Spannung am Widerstand und damit am Gate des Transistors absinkt und der Transistor in den gesperrten Zustand wechselt. Im gesperrten Zustand des Transistors liegt das Gate des Halbleiterbauelements aber nicht mehr auf Massepotential, sondern auf dem Steuerpotential, so dass die Drain-Source Strecke wieder durchgeschaltet wird und ein Ladestrom wieder kurzzeitig über den Ladezweig zum Speicherkondensator fließt usw.
Alternativ kann die oben beschriebene Ladung mit Ladestromimpulsen auch über eine Ladeschaltung erfolgen bei der z. B. ein Sperrwandler eingesetzt wird. Dabei wird das Arbeitsprinzip des Sperrwandlers genutzt, um die zuvor beschriebene erfinderische Idee umzusetzen und jeweils eine kleine Menge Energie im Magnetfeld eines Trafos in einer Ladephase gespeichert wird und in einer zweiten (der gesperrten) Phase das „Entladen” über die Sekundärseite erfolgt. Dieser Lade/Entladezyklus wird mit einer bestimmten Schaltfrequenz z. B. 130 kHz durchlaufen.
Erfindungsgemäß ist vorgesehen, dass das Verfahren bevorzugt so weiterentwickelt ist, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers ein weiterer Transistor aktiviert wird, um die Ladeschaltung zum Laden des Ladekondensators zu überbrücken. D. h. es kann kein Ladestrom über den Speicherkondensator im Betrieb fließen und treten auch am Widerstand keine weiteren Verluste auf.
Anders ausgedrückt, bevor der zu betreibende Verbraucher, der aus dem Zwischenkreis heraus gespeist wird, zugeschaltet wird, wird ein zusätzlicher Transistor eingeschaltet. Dadurch wird die Ladeschaltung des Speicherkondensators überbrückt. Zur Sicherheit wird zusätzlich noch mit dem Einschalten des Transistors auch ein weiterer Transistor aktiviert, der das Gate des Halbleiterbauelements auf Massepotential zieht. Dadurch kann im statischen Betrieb das Halbleiterbauelement nicht mehr leitend werden und ist somit vor einer Überlastung aufgrund eines hohen Stromes geschützt.
Durch eine Überwachungsschaltung werden die Spannungspegel (Potentiale) am Gate des Halbleiterbauelements, am Gate des Transistors zum Überbrücken der Ladeschaltung und die Spannung über dem Widerstand überwacht. Kommt es z. B. nach der Aktivierung des Leistungspfades zu einem in diesem Fall unerlaubten Spannungsabfall am Widerstand, wird ein Fehlersignal erzeugt, welcher die Schaltung unterbricht und somit die Zerstörung des Ladezweiges verhindert.
Im Folgenden werden vorteilhafte Ausführungen benannt. Vorteilhaft ist es, wenn die zuvor genannte Schaltungsanordnung dadurch charakterisiert ist, das Halbleiterbauelement ein MOSFET oder ein Transistor, insbesondere ein NPN-Transistor ist und/oder dass ferner ein zuschaltbarer Transistor vorgesehen ist, der die Ladeschaltung zum Laden des Ladekondensators beim Zuschalten überbrückt. Vorteilhaft ist es, wenn ferner ein zuschaltbarer Transistor mit dem Gate des Halbleiterbauelements verbunden ist, um das das Halbleiterbauelement in seinen Sperrzustand zu schalten.
Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet bzw. werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt.
Es zeigen:
1: ein Prinzipschaltbild einer erfindungsgemäßen Schaltungsanordnung;
2: eine Abbildung, welche den Ladevorgang des Speicherkondensators mit einer erfindungsgemäßen Schaltung exemplarisch darstellt;
3: ein für die Ladeschaltung beispielhaft verwendeter Sperrwandler;
4: eine Darstellung einer alternativen Ausführung einer Ladeschaltung;
5: eine Abbildung, welche den Ladevorgang eines mit der Ladeschaltung beschalteten Ladekondensators darstellt;
6: eine Darstellung einer alternativen weiteren Ausführung einer Ladeschaltung;
7: eine Darstellung einer alternativen weiteren Ausführung einer Ladeschaltung und
8: eine Darstellung einer Zwischenkreisbeschaltung.
Die 1 zeigt ein Prinzipschaltbild einer beispielhaften Ausführungsform einer erfindungsgemäßen Schaltungsanordnung 1. Die Schaltungsanordnung 1 umfasst eine Ladeschaltung 4 (Ladebetrieb), einen Leistungsteil 20 (stationärer Betrieb nach dem Laden des Kondensators), einen Überwachungsteil 30 (Spannungsüberwachung) und einen Verriegelungsteil 40.
Die Schaltungsanordnung 1 ist ausgebildet zur Einschaltstrombegrenzung für Spannungszwischenkreise, die wenigstens mit einem Speicherkondensator 2 ausgebildet sind. Zur Begrenzung des in den Speicherkondensator 2 maximal fließenden Ladestroms ist zwischen einer Speisespannungsquelle 3 und dem Speicherkondensator 2 die zuvor genannte Ladeschaltung 4 vorgesehen. Die Ladeschaltung 4 weist wenigstens ein Halbleiterbauelement 5 (hier ein MOSFET) mit einem Gate 6, einen Widerstand 7 sowie einen Transistor 8 auf.
Das Halbleiterbauelement 5 weist einen Drain-Anschluss D, einen Source-Anschluss S und ein Gate 6 auf. Die Drain-Source Strecke zwischen dem Drain-Anschluss D und dem Source-Anschluss S des Halbleiterbauelement 5 ist, wie der 1 zu entnehmen, in Serie mit dem Speicherkondensator 2 angeordnet.
Das Aufladen des Speicherkondensator 2 erfolgt über eine Vielzahl von jeweils zeitlich aufeinanderfolgende Ladestromimpulse (I₁, ... I_n) über diesen Ladezweig, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements 5 zum Speicherkondensator 2 fließen. Dies ist beispielhaft in den Messkurven der 2 dargestellt. Die untere Kurve zeigt den zeitlichen Verlauf der Stromimpulse mit denen der Kondensator entsprechend dem korrespondierenden Kurvenverlauf der oberen Kurve geladen wird.
Der Speicherkondensator 2 ist vorliegend mit dem Drain-Anschluss D des Halbleiterbauelements 5 verbunden. In dem Ladestromzweig ist ferner der Widerstand 7 mit dem Ladekondensator 2 und dem Halbleiterbauelement 5 in Serie geschaltet. Fließt demnach ein Ladestrom über den Ladestromzweig, so fällt am Widerstand 7 eine Spannung ab, die u. a. mit dem Überwachungsteil 30 überwacht wird. Fließt nämlich nach der vollständigen Ladung des Speicherkondensators 2 im stationären Betrieb ein unerwünschter Strom über den Ladestromzweig, so fällt am Widerstand 7 eine mit dem Überwachungsteil 30 detektierbare Spannung ab, so dass ein Fehlersignal ausgelöst werden kann, um die Schaltung abzuschalten.
Ferner ist ein Transistor 8 (hier ein NPN-Transistor) zum Sperren und Durchschalten des Halbleiterbauelements 2 vorgesehen. Das Gate 6 des Halbleiterbauelements 5 ist über die Basis-Emitter Strecke des Transistors 8 mit dem Massepotential verbunden. Ist die Basis-Emitter Strecke des Transistor 8 gesperrt oder durchgeschaltet, so ist das Gate 6 des Halbleiterbauelements 5 entweder mit dem Massepotential oder einer Steuerspannung U_ST verbunden und demnach im gesperrten Zustand oder in seiner Durchlassstellung.
Der Transistor 8 weist die Basis 10 auf und der Widerstand 7 ist mit dem Source-Anschluss S des Halbleiterbauelements 5 verbunden. Zwischen dem Widerstand 7 und dem Source-Anschluss S ist ein Spannungsabgriff 9, der mit der Basis 10 des Transistors 8 verbunden ist. D. h. der Transistor 8 schaltet, je nachdem ob ein Ladestrom (Ladestromimpuls) im Ladestromzweig fließt, da abhängig davon ein Spannungsabfall am Widerstand 7 auftritt.
Ferner ist ein Spannungsteiler 12 vorgesehen, um die für das Schalten des Halbleiterbauelements 5 erforderliche Steuerspannung U_ST bereit zu stellen. Das Gate 6 des Halbleiterbauelements 5 ist zum Schalten des Gates 6 über eine Steuerspannungsleitung 11, vorzugsweise mit einem Abgriff 13 an dem Spannungsteiler 12 verbunden.
Die Ladeschaltung 4 weist ferner den Transistor 16 auf, der in seiner Durchlassstellung das Potential am Gate 6 des Halbleiterbauelements 5 auf Massepotential zieht und demnach den Ladungszweig sperrt. Befinden sich der Transistor 8 und der Transistor 16 in ihrem gesperrten Zustand, so liegt am Gate 6 die Steuerspannung U_ST an.
Das Leistungsteil 20 weist ferner den Transistor 15 auf, der dem Schutz der Schaltung im stationären Betrieb dient. Der Transistor 15 (oder alternativ ein MOSFET) überbrückt bestimmungsgemäß die Ladeschaltung 4.
Das Überwachungsteil 30 dient der Spannungsüberwachung. Vorliegend werden die Spannungspegel (Potentiale) am Gate 6 des Halbleiterbauelements 5, an der Basis 10 des Transistors 18 zum Überbrücken der Ladeschaltung und die Spannung über dem Widerstand 7 überwacht. Über die Schnittstelle 31 kann ein Fehlersignal von dem Überwachungsteil 30 ausgegeben werden.
Mit Bezug auf die 3 bis 8 werden weitere Ausführungsbeispiele der vorliegenden Erfindung erläutert. Die 3 zeigt einen für die Ladeschaltung beispielhaften Schaltregler 50. Der Leistungsschalter wird mit einer festen Frequenz getaktet, wobei die Einschaltzeit durch den Stromanstieg begrenzt wird. Bei einer solchen Konfiguration des Schaltbausteins lässt sich eine kompakte Bauweise realisieren, indem der Leistungsschalter mit Treiber, die Strombegrenzung und die Erzeugung des Taktsignals in einem Gehäuse untergebracht sind. Ferner kann der Baustein seine benötigten Spannungen durch interne Spannungsreglung selbst erzeugen, so dass keine externe Steuerspannung benötigt wird.
In der 4 ist eine Darstellung einer alternativen Ausführung einer Ladeschaltung 4 gezeigt. Der dargestellte Schaltregler 50 (Tiny Switch) versorgt sich über seinen „DRAIN”-PIN D selbst. Sobald der Schaltregler 50 seine Betriebsspannungen aufgebaut hat, startet der Ladevorgang. Dabei läuft der folgende Prozess ab. Am Anfang eines Ladezyklus ist der Leistungsschalter geschlossen und der Ladestrom des Ladekondensators 2 steigt an.
Die Steilheit des Stromanstiegs wird durch einen in Reihe mit dem Schaltregler 50 angeordneten Widerstand 7 vorgegeben. Wird die Stromschwelle des Schaltreglers 50 erreicht, wird der Leistungsschalter gesperrt. Zwischen Erkennen der Stromschelle und dem Sperren des Leistungsschalters liegt eine gewisse Verzögerungszeit, in der der Strom weiter ansteigt. Ferner sind die Bauelemente d. h. die Widerstände R60, R61, R62, R63, die Diode D60 der Kondensator C60 zum Zwecke der Netzentlastung beim Abschalten des Leistungsschalters vorgesehen.
Die 5 zeigt eine entsprechende Abbildung, welche den Ladevorgang eines mit der Ladeschaltung 4 aus 4 beschalteten Ladekondensators 7 darstellt. Wie den Messkurven für Ladespannung (obere Messkurve) und Ladestrom (untere Messkurve) zu entnehmen, steigt der Strom bis zum Wert der Strombegrenzung des Schaltreglers an. Der Abschaltvorgang des Leistungsschalters startet bereits bei 75% des angegebenen Stroms. Dieser Schaltzyklus wiederholt sich mit der Taktfrequenz des Schaltreglers 50 (hier: Tiny Switch) und liegt bei dem vorliegenden Ausführungsbeispiel bei fest eingestellten 130 kHz.
Die interne Abschaltung des Schaltreglers 50 muss durch die in 6 gezeigte Schaltung 60 umgangen werden. Ein Transistor 61 legt den Enable PIN EN des Schaltreglers 50 auf „Null”, sobald die Ausgangsspannung über dem systemspezifischen Sollwert liegt. In der Folge wird die zuvor beschriebene Taktung unterbrochen. Sinkt die Ausgangsspannung wieder unter die Schwelle, wird der Transistor 61 wieder gesperrt und die Taktung wird fortgesetzt.
Wie der 6 zu entnehmen, ist der Bypass Pin BP des Schaltreglers 50 mit einem Kondensator C101 verbunden. Dies dient dazu den maximal fließenden Ladestrom zu regeln. Zum Zwecke der Erkennung einer zu niedrigen Spannung (Unterspannungserkennung) sind ferner vier in Reihe geschaltete Widerstände R100, R101, R102 und R103 in einem zum Ladezweig parallel angeordneten Leitungsstrang vorgesehen.
Ferner ist zu erkennen, dass der ENABLE PIN EN mit dem Transistor 61 über einen Widerstand R104 verbunden ist. Die in 6 gezeigte Schaltung 60 (siehe Rahmen mit gestrichelter Rahmenlinie) sorgt über den Transistor 61 dafür, dass die Open Loop Control bedient wird. Der Transistor 61 ist mit einer einstellbaren Taktfrequenz ausgebildet, woraus sich eine Periodendauer für die Ein- und Ausschaltzeit ergibt. Das Taktsignal wird mit einer Astabilen Kippschaltung erzeugt.
Bei höheren Zwischenkreiskapazitäten kann die Ladezeit durch die Änderungen an der Schaltung gemäß der in 7 gezeigten Ausführung geeignet reduziert werden. Hierzu wird für die Begrenzung des Stromanstiegs eine Drossel 19 in Serie mit dem Ladekondensator 2 geschaltet. Aufgrund der Charakteristik des Stromanstieges durch die Drossel 19, erhöht sich die Zeitdauer für den Stromanstieg. Dies bedeutet im Umkehrschluss, dass der Leistungsschalter eine Längere Zeitspanne geschlossen bleibt, bevor die Abschaltung bei Erreichen der Stromschwelle erfolgt, wodurch der Ladekondensator 2 schneller geladen wird, wodurch sich eine optimierte Ladecharakteristik ergibt.
Die 8 zeigt eine Darstellung einer Schaltungsanordnung 1 (hier: Zwischenkreisbeschaltung) zum Laden des Ladekondensators 2 umfassend drei Teilschaltungen (TS1, TS2 und TS3). Die Teilschaltung TS1 entspricht der zuvor beschriebenen Ausführungsform der Ladeschaltung 4. Zu erkennen ist, dass der ENABLE PIN (EN) des Tiny-Switch über einen Widerstand mit dem Transistor 8 verbunden ist. Die Pins 1, 2 und 4 bis 8 sind dabei wie folgt belegt: Pin 1 = Enable Pin (oben rechts in der Darstellung), Pin 2 = Bypass Pin (Multifunktionspin), Pin 4 (oben links in der Darstellung) = Drain D und die unteren Pins 3 bis 8 stellen Source Pins S dar. Die Teilschaltung TS2 stellt ein Leistungsteil 20 dar, das den Leistungsschalter zum Überbrücken sowie der Ansteuerung der Ladeschaltung dient. Die Teilschaltung TS3 dient der Freigabe, sobald der Ladekondensator 2 geladen ist.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch macht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

EP 0591915 A2 [0004]

Claims

Schaltungsanordnung (1) zur Einschaltstrombegrenzung für einen Spannungszwischenkreis, die wenigstens mit einem Speicherkondensator (2) ausgebildet sind, wobei zur Begrenzung des in einen Speicherkondensator (2) fließenden Ladestroms zwischen einer Speisespannungsquelle (3) und dem Speicherkondensator (2) eine Ladeschaltung (4) vorgesehen ist, die wenigstens ein Halbleiterbauelement (5) mit einem Gate (6), einen Widerstand (7) und einen Transistor (8) aufweist, wobei eine Drain-Source Strecke zwischen einem Drain-Anschluss (D) und einem Source-Anschluss (S) des Halbleiterbauelement (5) in Serie mit dem Speicherkondensator (2) angeordnet ist und wobei das Aufladen des Speicherkondensator (2) über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (I₁, ... I_n) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) zum Speicherkondensator (2) fließen.
Schaltungsanordnung (1) gemäß Anspruch 1, dadurch gekennzeichnet, dass das Gate (6) des Halbleiterbauelement (5) über die Basis-Emitter Strecke des Transistors (8) mit einem Massepotential verbunden ist und je nachdem ob die Basis-Emitter Strecke des Transistor (8) gesperrt oder durchgeschaltet ist, das Gate (6) des Halbleiterbauelements (5) entweder mit dem Massepotential oder einer Steuerspannung U_ST verbunden ist.
Schaltungsanordnung (1) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Drain-Source Strecke des Halbleiterbauelements (5) in Serie mit dem Widerstand (7) angeordnet ist.
Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Transistor (8) eine Basis (10) aufweist und der Widerstand (7) mit dem Source-Anschluss (S) des Halbleiterbauelements (5) verbunden ist und sich zwischen dem Widerstand (7) und dem Source-Anschluss (S) ein Zwischenabgriff (9) befindet, der mit der Basis (10) des Transistors (8) verbunden ist.
Schaltungsanordnung (1) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gate (6) des Halbleiterbauelement (5) zum Anlegen der zum Schalten des Gates (6) erforderlichen Steuerspannung U_ST mit einer Steuerspannungsleitung (11), vorzugsweise mit einem Abgriff (13) an einem Spannungsteiler (12) verbunden ist.
Schaltungsanordnung (1) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherkondensator (2) mit dem Drain-Anschluss (D) des Halbleiterbauelements (5) verbunden ist.
Schaltungsanordnung (1) gemäß Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Halbleiterbauelement (5) durch einen Schaltungsregler (50) bereitgestellt wird.
Schaltungsanordnung (1) gemäß Anspruch 7, dadurch gekennzeichnet, dass der Schaltungsregler (50) als Sperrwandler (Tiny-Switch) ausgebildet ist.
Schaltungsanordnung (1) gemäß Anspruch 7 oder 8, dadurch gekennzeichnet, dass der Transistor (8) mit dem ENABLE PIN (EN) des Sperrwandlers (50) verbunden ist, wobei eine Drain-Source Strecke zwischen einem Drain-Anschluss (D) und einem Source-Anschluss (S) des Sperrwandlers (5) in Serie mit dem Speicherkondensator (2) angeordnet ist und wobei das Aufladen des Speicherkondensator (2) über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (I₁, ... I_n) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) zum Speicherkondensator (2) fließen.
Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 9, wobei: a. das Aufladen des Speicherkondensator (2) jeweils über einen Ladestromimpuls (I₁, ... I_n) für die Dauer des Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) durch Anlegen einer Steuerspannung an dem Gate (5) des Halbleiterbauelements (6) für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (I₁, ... I_n) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und b. beim Fließen des Ladestroms über den Widerstand (7) eine Spannung abfällt, die über einen Zwischenabgriff (9) an der Basis (9) des Transistors (8) anliegt, und alsdann den Transistor (8) durchschaltet, wodurch das Potential am Gate (6) des Halbleiterbauelements (5) auf Massepotential herabgesenkt wird und das Halbleiterbauelements (5) gesperrt wird, wodurch der Ladestrom unterbrochen wird.
Verfahren nach Anspruch 10, wobei der Ladestrom zum Speicherkondensator (2) dadurch unterbrochen wird, dass die Drain-Source Strecke des Halbleiterbauelements (5) gesperrt wird, wodurch die Spannung am Widerstand (7) und damit an der Basis (10) des Transistors (8) absinkt und der Transistor (8) in den gesperrten Zustand wechselt.
Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers ein Transistor (15) aktiviert wird, um die Ladeschaltung (4) zum Laden des Ladekondensators (2) zu überbrücken.
Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers wenigstens ein Transistor (15, 16) aktiviert wird, um das Halbleiterbauelement (5) in seinen Sperrzustand zu schalten.
Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer Schaltungsanordnung (1) gemäß einem der Ansprüche 7 bis 9, mit den folgenden Schritten: a. (zyklisches) Aufladen des Speicherkondensator (2) jeweils über einen Ladestromimpuls (I₁, ... I_n) für die Dauer des Durchschalten der Drain-Source Strecke des Schaltungsreglers (50) über einen geschlossenen Leistungsschalter, wobei das Aufladen für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (I₁, ... I_n) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und der Ladestrom des Ladekondensators (2) ansteigt und b. beim Ansteigen des Ladestroms über eine Stromschwelle des Schaltungsreglers (50) der Leistungsschalter wieder geöffnet wird, wodurch der Ladestrom unterbrochen wird.
Verfahren nach Anspruch 10 oder 14, wobei die Schritte a) und b) solange wiederholt werden, bis der Speicherkondensator (2) geladen ist.
Verfahren nach Anspruch 14 oder 15, wobei das zyklische Aufladen durch Ansteuern des ENABLE PINS (EN) des Schaltungsreglers (50) bewirkt wird.