DE102014210889B4 - Method for producing a multilayer printed circuit board - Google Patents

Method for producing a multilayer printed circuit board Download PDF

Info

Publication number
DE102014210889B4
DE102014210889B4 DE102014210889.6A DE102014210889A DE102014210889B4 DE 102014210889 B4 DE102014210889 B4 DE 102014210889B4 DE 102014210889 A DE102014210889 A DE 102014210889A DE 102014210889 B4 DE102014210889 B4 DE 102014210889B4
Authority
DE
Germany
Prior art keywords
wire
layer
layers
wires
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014210889.6A
Other languages
German (de)
Other versions
DE102014210889A1 (en
Inventor
Markus Ochs
Angelika Schingale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE102014210889.6A priority Critical patent/DE102014210889B4/en
Publication of DE102014210889A1 publication Critical patent/DE102014210889A1/en
Application granted granted Critical
Publication of DE102014210889B4 publication Critical patent/DE102014210889B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer mehrlagigen Leiterplatte, bei dem als Ausgangsmaterial mehrere erste Schichten (101, 102, 103) und eine oder mehrere zweite Schichten (201, 202, 203) verwendet werden, wobei eine jeweilige erste Schicht (101, 102, 103) ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage (L1, L2, L3, L4) in der Form einer metallischen Leiterstruktur (401, 402, ..., 409) versehen ist, und wobei eine jeweilige zweite Schicht (201, 202, 203) ein nicht-ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst, wobei folgende Schritte durchgeführt werden: a) Verbinden eines Drahtes (8) oder mehrerer Drähte (8) mit ersten Drahtenden (801) und zweiten Drahtenden (802) an ihren ersten Drahtenden (801) jeweils mit einer Leitungslage (L1, L2, L3, L4); b) Stapeln der ersten und zweiten Schichten (101, 102, ..., 203), wobei beim Stapeln der oder die Drähte (8) in Öffnungen (5) von denjenigen ersten und zweiten Schichten (101, 102, ..., 203) angeordnet werden, die ausgehend von dem ersten Drahtende (801) des jeweiligen Drahts (8) in Längsrichtung des Drahts (8) aufeinander folgen, und wobei das oder die zweiten Drahtenden (802) des Drahtes (8) oder der Drähte (8) bei einer Außenlage (L1, L4) enden; c) Verpressen des in Schritt b) gebildeten Stapels; d) Verbinden des oder der Drähte (8) an deren zweiten Drahtenden (802) jeweils mit einer Außenlage (L1, L4).The invention relates to a method for producing a multilayer printed circuit board in which a plurality of first layers (101, 102, 103) and one or more second layers (201, 202, 203) are used as the starting material, wherein a respective first layer (101, 102 , 103) comprises a cured dielectric material provided on at least one side with a conductive layer (L1, L2, L3, L4) in the form of a metallic conductor pattern (401, 402, ..., 409), and wherein a respective one second layer (201, 202, 203) comprises a non-cured dielectric material without a metallic conductor structure, wherein the following steps are carried out: a) connecting one wire (8) or several wires (8) with first wire ends (801) and second wire ends ( 802) at their first wire ends (801) each having a line position (L1, L2, L3, L4); b) stacking the first and second layers (101, 102, ..., 203), wherein in stacking, the wire or wires (8) are cut into openings (5) of those first and second layers (101, 102, ..., 203) following each other from the first wire end (801) of the respective wire (8) in the longitudinal direction of the wire (8), and wherein the second wire end (s) (802) of the wire (8) or the wires (8 ) end at an outer layer (L1, L4); c) pressing the stack formed in step b); d) connecting the wire or wires (8) at their second wire ends (802) each with an outer layer (L1, L4).

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer mehrlagigen Leiterplatte sowie eine entsprechende mehrlagige Leiterplatte.The invention relates to a method for producing a multilayer printed circuit board and a corresponding multilayer printed circuit board.

Mehrlagige Leiterplatten umfassen übereinander angeordnete Schichten mit darauf aufgebrachten Leitungslagen aus metallischen Leiterstrukturen. Zur Verbindung von Leiterstrukturen unterschiedlicher Leitungslagen werden Durchkontaktierungen ausgebildet. Üblicherweise werden diese Durchkontaktierungen mit einem galvanischen Verfahrens erzeugt. Der nasschemische Prozess der galvanischen Metallabscheidung ist jedoch aufwändig und stellt aufgrund der verwendeten Chemikalien (u. a. starke Säuren und Laugen) eine erhebliche Umweltbelastung dar.Multilayer printed circuit boards comprise layers arranged on top of one another with conductor layers of metallic conductor structures applied thereon. For connecting conductor structures of different line layers vias are formed. Usually, these plated-through holes are produced by a galvanic process. However, the wet-chemical process of galvanic metal deposition is complex and represents a significant environmental impact due to the chemicals used (including strong acids and alkalis).

Prinzipiell ist es möglich, in eine durchgehende Bohrung einer Leiterplatte metallische Passstifte oder Passhülsen mechanisch einzuführen, um hierüber die äußeren Leitungslagen der Leiterplatte miteinander zu verbinden. Diese Verbindungsart ist jedoch mit hohem Zeit- und Kostenaufwand verbunden und ermöglicht nur die Kontaktierung der äußeren Leitungslagen.In principle, it is possible to mechanically insert metallic dowel pins or dowel sleeves into a through bore of a printed circuit board in order to connect the outer conductive layers of the printed circuit board to one another. However, this type of connection is associated with high time and cost and allows only the contacting of the outer cable layers.

Die Druckschrift DE 11 2005 000 438 B4 offenbart eine Streifenleitungsschaltung mit einer Mehrzahl von Schichten, wobei eine Kontaktanschlussfläche in der Streifenleitungsschaltung über einen Draht mit einer anderen elektrischen Vorrichtung verbunden wird.The publication DE 11 2005 000 438 B4 discloses a stripline circuit having a plurality of layers wherein a contact pad in the stripline circuit is connected via a wire to another electrical device.

Die DE 695 07 459 T2 offenbart ein mehrschichtiges Substrat, das eine Leiterplatte sein kann, mit Leiterbahnen auf Innenlagen, wobei mittels Mulden in den äußeren Schichten auf diese Leiterbahnen Drähte oder Anschlussstifte gelötet werden können, die zur Kontaktierung von elektrischen Verbindungsbauelementen dienen.The DE 695 07 459 T2 discloses a multilayer substrate, which may be a printed circuit board, with tracks on inner layers, wherein by means of troughs in the outer layers on these tracks wires or pins can be soldered, which are used for contacting electrical connection components.

Die US 2009/0201654 A1 offenbart ebenfalls eine mehrschichtige Leiterplatte, die durch Laminieren verschiedener Schichten hergestellt wird und in der Löcher vorgesehen sind, in die Einpressstifte zur Verbindung einer auf einer inneren Schicht angeordneten Leiterbahn und einer auf einer äußeren Schicht angeordneten Leiterbahn eingepresst werden.The US 2009/0201654 A1 also discloses a multilayer printed circuit board which is produced by laminating various layers and in which holes are provided, into which press-fitting pins for connecting a conductor track arranged on an inner layer and a conductor track arranged on an outer layer are pressed.

Aufgabe der Erfindung ist es, ein einfaches und kostengünstiges Verfahren zur Herstellung einer Leiterplatte mit Durchkontaktierungen zu schaffen.The object of the invention is to provide a simple and inexpensive method for producing a printed circuit board with plated-through holes.

Diese Aufgabe wird durch den unabhängigen Patentanspruch gelöst. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen definiert.This object is solved by the independent claim. Further developments of the invention are defined in the dependent claims.

Das erfindungsgemäße Verfahren verwendet als Ausgangsmaterial mehrere erste Schichten sowie eine oder mehrere zweite Schichten, wobei eine jeweilige erste Schicht ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage in der Form einer metallischen Leiterstruktur versehen ist, und wobei eine jeweilige zweite Schicht ein nicht-ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst. In einer besonders bevorzugten Ausführungsform umfasst das dielektrische Material der jeweiligen ersten und/oder zweiten Schichten ein Harz und insbesondere ein Epoxidharz. Bei der Verwendung in den ersten Schichten ist dieses Harz ausgehärtet, wohingegen es bei der Verwendung in den zweiten Schichten nicht ausgehärtet ist. Im Besonderen sind die ersten und/oder zweiten Schichten als harzgetränkte Faserstrukturen ausgebildet.The method according to the invention uses as starting material a plurality of first layers and one or more second layers, wherein a respective first layer comprises a hardened dielectric material which is provided on at least one side with a conductive layer in the form of a metallic conductor structure, and wherein a respective second layer comprises a non-cured dielectric material without a metallic conductor structure. In a particularly preferred embodiment, the dielectric material of the respective first and / or second layers comprises a resin and in particular an epoxy resin. When used in the first layers, this resin is cured, whereas it is not cured when used in the second layers. In particular, the first and / or second layers are formed as resin-impregnated fiber structures.

In dem erfindungsgemäßen Verfahren werden die nachfolgenden Schritte a) bis d) durchgeführt:

  • a) Verbinden eines Drahtes oder mehrerer Drähte mit ersten Drahtenden und zweiten Drahtenden an ihren ersten Drahtenden jeweils mit einer Leitungslage;
  • b) Stapeln der ersten und zweiten Schichten derart, dass zwischen benachbarten ersten Schichten des Stapels zumindest eine zweite Schicht angeordnet ist, und der Stapel mit einer ersten Schicht als Stapelanfangsschicht beginnt und mit einer ersten Schicht als Stapelendschicht endet, und auf der Stapelanfangsschicht und/oder der Stapelendschicht eine Leitungslage in der Form einer Außenlage vorgesehen ist, wobei beim Stapeln der oder die Drähte in Öffnungen von denjenigen ersten und zweiten Schichten angeordnet werden, die ausgehend von dem ersten Drahtende des jeweiligen Drahts in Längsrichtung des Drahts aufeinander folgen, und wobei das oder die zweiten Drahtenden des Drahtes oder der Drähte bei einer Außenlage enden;
  • c) Verpressen des in Schritt b) gebildeten Stapels, wobei das dielektrische Material der zweiten Schicht oder der Schichten schmilzt und dann aushärtet;
  • d) Verbinden des oder der Drähte an deren zweiten Drahtenden jeweils mit einer anderen Leitungslage, welche die Außenlage ist, bei der das jeweilige zweite Drahtende endet.
In the process according to the invention, the following steps a) to d) are carried out:
  • a) connecting a wire or a plurality of wires having first wire ends and second wire ends at their first wire ends each having a line position;
  • b) stacking the first and second layers such that at least one second layer is disposed between adjacent first layers of the stack, and the stack begins with a first layer as a stack start layer and ends with a first layer as a stack end layer, and on the stack start layer and / or the stack end layer is provided with a conductive layer in the form of an outer layer, wherein in stacking the wire or wires are arranged in openings of those first and second layers following one another from the first wire end of the respective wire in the longitudinal direction of the wire, and wherein the or the second wire ends of the wire or wires terminate in an outer layer;
  • c) compressing the stack formed in step b), wherein the dielectric material of the second layer or layers melts and then cures;
  • d) connecting the wire or wires at the second wire ends in each case with a different wire position, which is the outer layer, in which the respective second wire end ends.

Das erfindungsgemäße Verfahren weist den Vorteil auf, dass ohne nasschemischen Prozess eine Verbindung zwischen verschiedenen Leitungslagen über einen Draht erreicht wird. Auf diese Weise wird einfach und kostengünstig eine Durchkontaktierung zwischen den Leitungslagen der Leiterplatte sichergestellt.The inventive method has the advantage that without wet-chemical process, a connection between different line layers is achieved via a wire. In this way, a through-connection between the conductor layers of the printed circuit board is easily and inexpensively ensured.

Je nach Ausgestaltung können das erste bzw. das zweite Drahtende mittels verschiedener Verbindungstechnologien mit der entsprechenden Leitungslage verbunden werden. Vorzugsweise werden als Verbindungstechnologien Bonden, Schweißen, Löten, Kleben bzw. Sintern genutzt. Diese Verbindungstechnologien sind an sich aus dem Stand der Technik bekannt und werden deshalb nicht weiter im Detail erläutert.Depending on the configuration, the first and the second end of the wire can be connected by means of various Connection technologies are connected to the appropriate line situation. Bonding, welding, soldering, gluing or sintering are preferably used as connection technologies. These connection technologies are known per se from the prior art and will therefore not be explained in detail.

In einer weiteren Variante des erfindungsgemäßen Verfahrens werden ein oder mehrere Bauelemente und insbesondere ein oder mehrere Halbleiterbauelemente (z. B. ein Halbleiterchip) jeweils mit einer Leitungslage verbunden. Dieser Schritt des Verbindens erfolgt vorzugsweise vor dem obigen Schritt b), insbesondere vor obigem Schritt a) und/oder in Schritt a) und/oder zwischen Schritt a) und b). Zum Verbinden des oder der Bauelemente mit der Leitungslage können wiederum die oben genannten Verbindungstechnologien des Bondens bzw. Schweißens bzw. Lötens bzw. Klebens bzw. Sinterns genutzt werden.In a further variant of the method according to the invention, one or more components and in particular one or more semiconductor components (eg a semiconductor chip) are each connected to a line layer. This step of bonding is preferably carried out before the above step b), in particular before the above step a) and / or in step a) and / or between step a) and b). In order to connect the component (s) to the conductor layer, in turn, the above-mentioned connection technologies of bonding or welding or soldering or sintering can be used.

In einer weiteren Variante des erfindungsgemäßen Verfahrens wird zumindest ein Teil der Öffnungen der ersten und zweiten Schichten, in denen die Drähte angeordnet werden, im Rahmen des Verfahrens ausgebildet. Insbesondere erfolgt das Ausbilden der Öffnungen vor dem obigen Schritt b) und besonders bevorzugt vor dem obigen Schritt a). Je nach Ausgestaltung können die Öffnungen z. B. in die Schichten gestanzt und/oder gebohrt werden. Gegebenenfalls besteht auch die Möglichkeit, dass die einzelnen Schichten mit den entsprechenden Öffnungen bereits vorkonfektioniert sind. Mit anderen Worten ist in diesem Fall zumindest ein Teil der Öffnungen der ersten und zweiten Schichten bereits im Ausgangsmaterial des Verfahrens vorgesehen.In a further variant of the method according to the invention, at least part of the openings of the first and second layers, in which the wires are arranged, are formed in the context of the method. In particular, the openings are formed before the above step b) and particularly preferably before the above step a). Depending on the configuration, the openings z. B. are punched into the layers and / or drilled. Optionally, there is also the possibility that the individual layers with the corresponding openings are already prefabricated. In other words, in this case at least a part of the openings of the first and second layers is already provided in the starting material of the method.

In einer weiteren Variante des erfindungsgemäßen Verfahrens sind mehrere Drähte in der Leitungsplatte angeordnet, wobei sich alle Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelendschicht oder entgegengesetzt in Richtung zur Stapelanfangsschicht erstrecken. Alternativ ist es auch möglich, dass sich ein Teil der Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelendschicht erstreckt und sich ein anderer Teil der Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelanfangsschicht erstreckt.In a further variant of the method according to the invention, a plurality of wires are arranged in the line plate, with all the wires extending from the first wire end in the direction of the stack end layer or in the opposite direction to the stack starting layer. Alternatively, it is also possible for some of the wires to extend from the first wire end in the direction of the stack end layer and for another part of the wires to extend from the first wire end in the direction of the stack start layer.

In einer weiteren Variante, in der wiederum mehrere Drähte in der Leiterplatte angeordnet sind, werden mehrere Leitungslagen mit den ersten Drähten verbunden und/oder Außenlagen sowohl auf der Stapelanfangsschicht als auch auf der Stapelendschicht werden mit zweiten Drahtenden der Drähte verbunden.In a further variant, in which in turn a plurality of wires are arranged in the printed circuit board, a plurality of conductive layers are connected to the first wires and / or outer layers on both the Stapelanfangsschicht and on the Stapelendschicht be connected to second wire ends of the wires.

Durch das beschriebene Verfahren wird eine mehrlagige Leiterplatte mit mehreren ersten Schichten und einer oder mehreren zweiten Schichten erhalten, wobei eine jeweilige erste Schicht ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage in der Form einer metallischen Leiterstruktur versehen ist, und wobei eine jeweilige zweite Schicht ein ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst. Die Leiterplatte enthält einen verpressten Stapel aus den ersten und zweiten Schichten. In diesem Stapel sind die ersten und zweiten Schichten derart gestapelt, dass zwischen benachbarten ersten Schichten des Stapels zumindest eine zweite Schicht angeordnet ist. Ferner sind ein oder mehrere metallische Drähte in Öffnungen von ersten und zweiten Schichten angeordnet, wobei ein erstes Drahtende eines jeweiligen Drahts mit einer Leitungslage und ein zweites, zum ersten Drahtende entgegengesetztes Drahtende des jeweiligen Drahts mit einer anderen Leitungslage verbunden ist.By the described method, a multilayer printed circuit board having a plurality of first layers and one or more second layers is obtained, wherein a respective first layer comprises a cured dielectric material provided on at least one side with a conductive layer in the form of a metallic conductor pattern, and wherein a respective second layer comprises a cured dielectric material without a metallic conductor structure. The circuit board contains a compressed stack of the first and second layers. In this stack, the first and second layers are stacked such that at least one second layer is disposed between adjacent first layers of the stack. Furthermore, one or more metallic wires are arranged in openings of first and second layers, wherein a first wire end of a respective wire is connected to a wire layer and a second wire end opposite to the first wire end of the respective wire is connected to another wire layer.

Die soeben beschriebene mehrlagige Leiterplatte kann also mit dem erfindungsgemäßen Verfahren bzw. einer oder mehrerer bevorzugter Varianten des erfindungsgemäßen Verfahrens hergestellt werden. Gegenständliche Merkmale der Leiterplatte, die das Resultat von Schritten bevorzugter Varianten des erfindungsgemäßen Verfahrens sind, können somit in der Leiterplatte vorhanden sein, wie z. B. die oben beschriebenen Bauelemente. Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beigefügten Figuren detailliert beschrieben.The multilayer printed circuit board just described can thus be produced by the method according to the invention or one or more preferred variants of the method according to the invention. Exemplary features of the printed circuit board, which are the result of steps of preferred variants of the method according to the invention, can thus be present in the printed circuit board, such. B. the components described above. Embodiments of the invention are described below in detail with reference to the accompanying drawings.

Es zeigen:Show it:

1 bis 7 schematische Querschnittdarstellungen, welche die Schritte gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens verdeutlichen; 1 to 7 schematic cross-sectional views illustrating the steps according to an embodiment of the method according to the invention;

8 eine Abwandlung des Verfahrensschritts der 7; und 8th a modification of the method step of 7 ; and

9 eine Schnittansicht von einer modifizierten Leiterplatte, die mit dem erfindungsgemäßen Verfahren hergestellt werden kann. 9 a sectional view of a modified printed circuit board, which can be produced by the method according to the invention.

Die nachfolgend beschriebenen Ausführungsformen der Erfindung verwenden als Ausgangsmaterial erste Schichten und zweite Schichten aus dielektrischem Material in der Form von mit Epoxidharz getränkten Fasermatten, wie z. B. Glasfasermatten. Die Dicke der einzelnen Schichten liegt dabei im Bereich von 100 μm oder auch weniger oder mehr. Gemäß der Schnittdarstellung der 1 werden drei erste Schichten 101, 102 und 103 verwendet. Das dielektrische Material ist dabei schraffiert angedeutet und ist für diese Schichten bereits ausgehärtet. Auf den ersten Schichten befindet sich zumindest auf einer Seite eine Leitungslage mit einer Leiterstruktur aus Kupfer. Die unterste erste Schicht 101 umfasst sowohl auf der Oberseite als auch auf der Unterseite eine Leitungslage. Die Leitungslage auf der Unterseite ist mit L1 und die Leitungslage auf der Oberseite mit L2 bezeichnet. Entsprechende Leiterflächen bzw. Kontaktflächen der Leiterstruktur in der Leitungslage L2 sind mit 401, 402, 403 und 404 bezeichnet. Analog sind Leiterflächen der Leiterstruktur in der Leitungslage L1 mit 403' und 404' bezeichnet. Über eine metallische Durchkontaktierung in einer Öffnung 1, die in der Schicht 101 ausgebildet ist, steht die Fläche 403 mit der Fläche 403' und die Fläche 404 mit der Fläche 404' in Verbindung.The embodiments of the invention described below use as the starting material first layers and second layers of dielectric material in the form of impregnated with epoxy resin fiber mats, such. B. glass fiber mats. The thickness of the individual layers is in the range of 100 μm or even less or more. According to the sectional view of 1 become three first layers 101 . 102 and 103 used. The dielectric material is indicated hatched and is already cured for these layers. On the first layers is at least on one side a line layer with a conductor structure made of copper. The lowest first layer 101 includes both on the top and on the bottom a Leitungslage. The cable position on the underside is denoted by L1 and the line position on the top by L2. Corresponding conductor surfaces or contact surfaces of the conductor structure in the line position L2 are with 401 . 402 . 403 and 404 designated. Similarly, conductor surfaces of the conductor structure in the line position L1 with 403 ' and 404 ' designated. Over a metallic through-hole in an opening 1 that in the layer 101 is formed, the area stands 403 with the area 403 ' and the area 404 with the area 404 ' in connection.

Im Unterschied zu der Schicht 101 umfassen die Schichten 102 und 103 nur auf ihrer Oberseite entsprechende Leitungslagen L3 und L4. In der Leitungslage L3 ist die metallische Leiter- bzw. Kontaktfläche 405 vorgesehen. In der Leitungslage L4 sind die beiden Leiter- bzw. Kontaktflächen 406 und 407 vorgesehen. Neben den ersten Schichten 101 bis 103 werden bei der Herstellung der Leiterplatte ferner die zweiten Schichten 201, 202 und 203 verwendet, die beim späteren Stapeln der Schichten zwischen den ersten Schichten angeordnet werden. Wie bereits erwähnt, bestehen die zweiten Schichten aus einer mit Epoxidharz getränkten Fasermatte, jedoch umfassen sie keine Leitungslagen. Die horizontale Ausdehnung der Schichten 201 und 203 entspricht der horizontalen Ausdehnung der ersten Schichten 101 bis 103. Demgegenüber weist die Schicht 202 in horizontaler Richtung eine wesentlich geringere Ausdehnung als die restlichen Schichten auf. Im Unterschied zu den ersten Schichten ist das Epoxidharz der zweiten Schichten noch nicht ausgehärtet. Als Bezeichnung für die zweiten Schichten wird üblicherweise auch der Begriff ”Prepreg” verwendet.Unlike the layer 101 cover the layers 102 and 103 only on its upper side corresponding line layers L3 and L4. In the line position L3 is the metallic conductor or contact surface 405 intended. In line position L4, the two conductor or contact surfaces 406 and 407 intended. In addition to the first layers 101 to 103 Further, in the manufacture of the circuit board, the second layers 201 . 202 and 203 used, which are arranged in the later stacking of the layers between the first layers. As already mentioned, the second layers consist of a fiber mat impregnated with epoxy resin, but they do not comprise any conductive layers. The horizontal extent of the layers 201 and 203 corresponds to the horizontal extent of the first layers 101 to 103 , In contrast, the layer has 202 in the horizontal direction a much smaller extent than the remaining layers. In contrast to the first layers, the epoxy resin of the second layers is not yet cured. As a term for the second layers, the term "prepreg" is also commonly used.

Die in 1 dargestellten Leitungslagen sollen über Öffnungen in den Schichten durchkontaktiert werden. In dem Ausgangsmaterial der 1 sind diese Öffnungen noch nicht ausgebildet. Demzufolge werden in einem ersten Verfahrensschritt, der in 2 dargestellt ist, zunächst entsprechende Öffnungen 5 in die einzelnen Schichten eingebracht. Diese Öffnungen können z. B. durch Bohren oder durch Stanzen ausgebildet werden. Dabei können übereinander liegende Öffnungen in den einzelnen Schichten ggf. auch simultan gebohrt bzw. gestanzt werden.In the 1 illustrated line layers are to be plated through openings in the layers. In the starting material of 1 These openings are not yet formed. As a result, in a first method step, which is described in 2 is shown, first corresponding openings 5 introduced into the individual layers. These openings can z. B. be formed by drilling or punching. In this case, superimposed openings in the individual layers may possibly also be drilled or punched simultaneously.

In der hier beschriebenen Ausführungsform wird bei der Herstellung der Leiterplatte ein Halbleiterchip darin eingebettet. Hierzu wird gemäß dem nächsten Verfahrensschritt der 3 der entsprechende Chip 7 mit den Leiterflächen 401 und 402 der Lage L2 verbunden. Die Verbindung erfolgt über Löten, wobei das hierfür verwendete Lot mit dem Bezugszeichen 6 bezeichnet ist. Der Chip kann ggf. auch auf andere Weise mit den Leiterflächen 401 bzw. 402 verbunden werden, wie z. B. über Schweißen, Bonden, Kleben und dergleichen.In the embodiment described here, a semiconductor chip is embedded therein in the manufacture of the printed circuit board. For this purpose, according to the next method step of 3 the corresponding chip 7 with the conductor surfaces 401 and 402 connected to the L2 location. The connection is made by soldering, wherein the solder used for this purpose by the reference numeral 6 is designated. If necessary, the chip can also be used in different ways with the conductor surfaces 401 respectively. 402 be connected, such. B. on welding, bonding, gluing and the like.

Um nunmehr eine Durchkontaktierung ohne nasschemischen Prozess zu erreichen, werden in dem in 4 wiedergegebenen Verfahrensschritt Drähte 8 mit Leitungslagen der ersten Schichten 101 und 102 verbunden. Aus Übersichtlichkeitsgründen sind in 4 die zweiten Schichten weggelassen. Im Besonderen umfassen die drei, in 4 wiedergegebenen Drähte ein erstes Drahtende 801 und zweites Drahtende 802. Über die ersten Drahtenden erfolgt eine Verbindung mit Leiterflächen der entsprechenden Leitungslagen. Der linke Draht wird dabei mit der Leiterfläche 401 der Lage L2 verbunden, der mittlere Draht mit der Leiterfläche 403 der Lage L2 und der rechte Draht mit der Leiterfläche 405 der Lage L3. Die einzelnen Drähte erstrecken sich senkrecht zu den ersten Schichten in vertikaler Richtung nach oben.In order to achieve a via without wet-chemical process, in the in 4 reproduced process step wires 8th with cable layers of the first layers 101 and 102 connected. For clarity, are in 4 the second layers are omitted. In particular, the three, in 4 reproduced wires a first wire end 801 and second wire end 802 , Via the first wire ends, a connection is made with conductor surfaces of the corresponding line layers. The left wire is doing with the conductor surface 401 connected L2, the middle wire with the conductor surface 403 Layer L2 and the right wire with the conductor surface 405 able L3. The individual wires extend vertically up to the first layers in a vertical direction.

In der hier beschriebenen Ausführungsform erfolgt die Verbindung der einzelnen Drähte mit den Leiterflächen über Bonden. Die Drähte sind demzufolge sog. Bond-Drähte. Der Draht besteht in der hier beschriebenen Ausführungsform aus Kupfer, kann jedoch auch aus anderen Metallen oder Legierungen, wie z. B. Silber oder Gold, bestehen. In dem Verfahrensschritt der 4 können die Drähte ggf. simultan mit den einzelnen Leitungslagen verbunden werden.In the embodiment described here, the connection of the individual wires to the conductor surfaces takes place via bonding. The wires are therefore so-called. Bond wires. The wire is in the embodiment described here of copper, but can also be made of other metals or alloys, such as. As silver or gold exist. In the process step of 4 If necessary, the wires can be connected simultaneously to the individual cable layers.

Im nächsten Verfahrensschritt der 5 werden die ersten und zweiten Schichten übereinander gestapelt. Dabei sind die Öffnungen 5 in den einzelnen Schichten derart angeordnet, dass sich die Drähte durch die Schichten hindurch hin zu der obersten Leitungslage L4 erstrecken. Beim Stapeln ist darauf zu achten, dass die Öffnungen, die den gleichen Draht aufnehmen, exakt übereinander angeordnet sind, so dass die Drähte durch die Öffnungen einfädeln.In the next step of the 5 The first and second layers are stacked on top of each other. Here are the openings 5 disposed in the individual layers such that the wires extend through the layers toward the top conductive layer L4. When stacking, make sure that the holes that receive the same wire are exactly aligned so that the wires thread through the holes.

Nach dem Stapeln gemäß 5 erfolgt ein Verpressen der gestapelten Schichten, wie in 6 angedeutet ist. Aus Übersichtlichkeitsgründen sind auch nach dem Verpressen Abstände zwischen den einzelnen Schichten und zwischen den Drähten und den Schichten gezeigt. Diese Abstände sind jedoch nach dem Verpressen tatsächlich nicht mehr vorhanden. Das Verpressen erfolgt bei einer Temperatur von etwa 200°C und mit entsprechendem Druck auf die Oberseite und Unterseite der gestapelten Schichtstruktur. Als Folge schmilzt das noch nicht gehärtete Harz der zweiten Schichten bzw. Prepregs 201 bis 203, so dass sich die Öffnungen 5 mit Harz füllen. Das Harz, welches nach dem Verpressen ausgehärtet ist, bewirkt eine Verklebung der Schichten untereinander, so dass hierüber die Schichten miteinander verbunden werden. Gleichzeitig ist der Chip 7 in das Innere der Leiterplattenstruktur eingebettet.After stacking according to 5 a compression of the stacked layers, as in 6 is indicated. For reasons of clarity, distances between the individual layers and between the wires and the layers are shown even after the pressing. However, these distances are actually no longer present after pressing. The pressing takes place at a temperature of about 200 ° C and with appropriate pressure on the top and bottom of the stacked layer structure. As a result, the as yet uncured resin of the second layers or prepregs melts 201 to 203 so that the openings 5 fill with resin. The resin, which has cured after pressing, causes the layers to bond to one another, so that the layers are connected to one another via this. At the same time is the chip 7 embedded in the interior of the printed circuit board structure.

Im nächsten Verfahrensschritt gemäß 7 werden die zweiten Enden 802 der einzelnen Drähte 8 mit der obersten Leitungslage L4 des Schichtstapels verbunden. Hierzu werden die zweiten Enden der Drähte geeignet umgebogen und anschließend über Schweißen mit Leiterflächen der Lage L4 verbunden. Alternativ sind auch andere Verbindungstechnologien als Schweißen möglich. Eine abgewandelte Verbindung der Drahtenden 802 mit der Leitungslage L4 ist in 8 beispielhaft dargestellt. Dabei wird der Draht nicht mehr umgebogen, sondern es wird eine Lotpaste 9 auf die oberen Enden 802 der Drähte aufgebracht. Im Rahmen eines Lötvorgangs wird dann die Verbindung zwischen den Drähten und den Leiterflächen der Leitungslage L4 bewirkt. Alternativ kann auch ein Leitkleber anstatt einer Lotpaste zur Verbindung der oberen Enden mit den Leiterflächen verwendet werden.In the next step according to 7 become the second ends 802 the individual wires 8th connected to the top line layer L4 of the layer stack. For this purpose, the second ends of the wires are suitably bent and then connected by welding with conductor surfaces of the layer L4. Alternatively, other connection technologies than welding are possible. A modified connection of the wire ends 802 with the line L4 is in 8th exemplified. The wire is no longer bent, but it is a solder paste 9 on the upper ends 802 the wires applied. As part of a soldering process, the connection between the wires and the conductor surfaces of the line layer L4 is then effected. Alternatively, a conductive adhesive may be used instead of a solder paste to connect the top ends to the conductor surfaces.

Im Vorangegangenen wurde eine Ausführungsform der Erfindung beschrieben, bei der eine Durchkontaktierung von inneren Leitungslagen immer hin zur obersten Leitungslage L4 über Drähte bewirkt wird. Nichtsdestotrotz kann mit der Erfindung auch eine Durchkontaktierung von inneren Leitungslagen hin zu der untersten Leitungslage L1 bewirkt werden. Dies wird beispielhaft anhand von 9 verdeutlicht. Diese Figur zeigt in Schnittansicht einen Ausschnitt aus einer modifizierten Leiterplatte, die auch mit dem erfindungsgemäßen Verfahren hergestellt wird.In the foregoing, an embodiment of the invention has been described in which a through-connection of inner conductor layers is always effected towards the uppermost conductor layer L4 via wires. Nevertheless, the invention can also be used to effect through-plating from inner conductor layers to the lowermost conductor layer L1. This is exemplified by 9 clarified. This figure shows a sectional view of a section of a modified printed circuit board, which is also produced by the method according to the invention.

Im Unterscheid zu den vorangegangenen Figuren sind in 9 Leiterflächen auf der Oberseite von ersten Schichten einheitlich mit dem Bezugszeichen 408 bezeichnet, wohingegen Leiterflächen auf der Unterseite von ersten Schichten mit dem Bezugszeichen 409 bezeichnet sind. Wie man erkennt, umfasst die dargestellte Struktur nunmehr die weitere innere Leitungslage L4', die zusätzlich auf der Unterseite der obersten Schicht 103 vorgesehen ist. Der linke und der mittlere Draht 8 der 9 erstrecken sich von Leiterflächen 408 nach oben und stehen aus der Leitungslage L4 heraus. Dort werden sie entsprechend dem Verfahrensschritt der 7 bzw. 8 mit der Leiterfläche 408 der Lage L4 verbunden. Im Unterschied zu den vorangegangenen Ausführungsformen erstreckt sich nunmehr der rechte Draht von einer Leiterfläche 409 der Leitungslage L4' nach unten und steht aus der Leitungslage L1 heraus. Er wird dann wiederum basierend auf den Verfahrensschritten der 7 bzw. 8 mit einer Leiterfläche 409 der Leitungslage L1 verbunden. Mit der Ausführungsform der 9 können Durchkontaktierungen sowohl hin zu der Oberseite als auch hin zu der Unterseite der Leiterplatte erreicht werden.In contrast to the previous figures are in 9 Conductor surfaces on top of first layers uniformly with the reference numeral 408 whereas conductor surfaces on the underside of first layers are designated by the reference numeral 409 are designated. As can be seen, the illustrated structure now comprises the further inner conductor layer L4 ', which in addition on the underside of the uppermost layer 103 is provided. The left and the middle wire 8th of the 9 extend from conductor surfaces 408 upwards and stand out of the line L4. There they are according to the process step of 7 respectively. 8th with the conductor surface 408 connected to the location L4. In contrast to the previous embodiments, the right-hand wire now extends from a conductor surface 409 the line position L4 'down and out of the line position L1 out. He will then turn based on the process steps of 7 respectively. 8th with a conductor surface 409 connected to the line L1. With the embodiment of the 9 Vias can be achieved both to the top and to the bottom of the circuit board.

In einer weiteren Variante des erfindungsgemäßen Verfahrens erstreckt sich zumindest ein Teil der Öffnungen durchgängig von der untersten Leitungslage zur obersten Leitungslage und der darin eingesetzte Draht steht sowohl aus der untersten als auch aus der obersten Leitungslage heraus. Der Draht wird wiederum vor dem Verpressen in die Öffnungen positioniert.In a further variant of the method according to the invention, at least a part of the openings extends continuously from the lowermost cable layer to the uppermost cable layer and the wire inserted therein protrudes from both the lowermost and the uppermost cable layer. The wire is again positioned in the openings prior to compression.

Die im Vorangegangenen beschriebenen Ausführungsformen der Erfindung weisen eine Reihe von Vorteilen auf. Insbesondere wird eine mehrlagige Leiterplatte mit Durchkontaktierungen ohne galvanische bzw. nasschemische Prozesse hergestellt. Dies wird dadurch erreicht, dass vor dem Verpressen der Schichten der Leiterplatte Bond-Drähte für die Kontaktierung eingebracht werden, die mit an sich bekannten Verbindungstechnologien mit inneren Leitungslagen und Außenleitungslagen verbunden werden. Die Drähte können dabei schnell und ggf. auch parallel auf mehrere Leitungslagen gleichzeitig aufgebracht werden. Der Durchmesser und die damit realisierbare Stromleitfähigkeit sowie die Stabilität der Drähte sind frei wählbar. Insbesondere sind Bond-Drähte mit verschiedenen Bond-Draht-Stärken erhältlich.The embodiments of the invention described above have a number of advantages. In particular, a multilayer printed circuit board with plated-through holes without galvanic or wet-chemical processes is produced. This is achieved by introducing bond wires for the contacting prior to pressing the layers of the printed circuit board, which are connected to inner conductor layers and outer conductor layers by means of connection technologies known per se. The wires can be applied quickly and possibly also parallel to several cable layers simultaneously. The diameter and the thus realizable current conductivity as well as the stability of the wires are freely selectable. In particular, bond wires with different bond wire thicknesses are available.

Claims (9)

Verfahren zur Herstellung einer mehrlagigen Leiterplatte, bei dem als Ausgangsmaterial mehrere erste Schichten (101, 102, 103) und eine oder mehrere zweite Schichten (201, 202, 203) verwendet werden, wobei eine jeweilige erste Schicht (101, 102, 103) ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage (L1, L2, L3, L4) in der Form einer metallischen Leiterstruktur (401, 402, ..., 409) versehen ist, und wobei eine jeweilige zweite Schicht (201, 202, 203) ein nicht-ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst, wobei folgende Schritte in folgender Reihenfolge durchgeführt werden: a) Verbinden eines Drahtes (8) oder mehrerer Drähte (8) mit ersten Drahtenden (801) und zweiten Drahtenden (802) an ihren ersten Drahtenden (801) jeweils mit einer Leitungslage (L1, L2, L3, L4); b) Stapeln der ersten und zweiten Schichten (101, 102, ..., 203) derart, dass zwischen benachbarten ersten Schichten (101, 102, ..., 103) des Stapels zumindest eine zweite Schicht (201, 202, 203) angeordnet ist, und der Stapel mit einer ersten Schicht (101) als Stapelanfangsschicht beginnt und mit einer ersten Schicht (103) als Stapelendschicht endet, und auf der Stapelanfangsschicht und/oder der Stapelendschicht eine Leitungslage in der Form einer Außenlage (L1, L4) vorgesehen ist, wobei beim Stapeln der Draht (8) oder die Drähte (8) in Öffnungen (5) von denjenigen ersten und zweiten Schichten (101, 102, ..., 203) angeordnet werden, die ausgehend von dem ersten Drahtende (801) des jeweiligen Drahts (8) in Längsrichtung des Drahts (8) aufeinander folgen, und wobei das oder die zweiten Drahtenden (802) des Drahtes (8) oder der Drähte (8) bei einer Außenlage (L1, L4) enden; c) Verpressen des in Schritt b) gebildeten Stapels, wobei das dielektrische Material der zweiten Schicht oder der Schichten (201, 202, 203) schmilzt und dann aushärtet; d) Verbinden des Drahts (8) oder der Drähte (8) an deren zweiten Drahtenden (802) jeweils mit einer anderen Leitungslage, welche die Außenlage (L1, L4) ist, bei der das jeweilige zweite Drahtende (802) endet.Method for producing a multilayer printed circuit board in which several first layers ( 101 . 102 . 103 ) and one or more second layers ( 201 . 202 . 203 ), wherein a respective first layer ( 101 . 102 . 103 ) comprises a hardened dielectric material having on at least one side a conductive layer (L1, L2, L3, L4) in the form of a metallic conductor structure ( 401 . 402 , ..., 409 ), and wherein a respective second layer ( 201 . 202 . 203 ) comprises a non-cured dielectric material without a metallic conductor structure, the following steps being carried out in the following order: a) connecting a wire ( 8th ) or multiple wires ( 8th ) with first wire ends ( 801 ) and second wire ends ( 802 ) at their first wire ends ( 801 ) each with a line position (L1, L2, L3, L4); b) stacking the first and second layers ( 101 . 102 , ..., 203 ) such that between adjacent first layers ( 101 . 102 , ..., 103 ) of the stack at least one second layer ( 201 . 202 . 203 ), and the stack with a first layer ( 101 ) starts as a stack start layer and with a first layer ( 103 ) ends as a stack end layer, and on the Stapelanfangsschicht and / or the Stapelendschicht a conduction layer in the form of an outer layer (L1, L4) is provided, wherein in stacking the wire ( 8th ) or the wires ( 8th ) in openings ( 5 ) of those first and second layers ( 101 . 102 , ..., 203 ) are arranged, which starting from the first wire end ( 801 ) of the respective wire ( 8th ) in the longitudinal direction of the wire ( 8th ), and wherein the one or more wire ends ( 802 ) of Wire ( 8th ) or the wires ( 8th ) end at an outer layer (L1, L4); c) pressing the stack formed in step b), wherein the dielectric material of the second layer or layers ( 201 . 202 . 203 ) melts and then hardens; d) connecting the wire ( 8th ) or the wires ( 8th ) at the second wire ends ( 802 ) each with a different line position, which is the outer layer (L1, L4), in which the respective second wire end ( 802 ) ends. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das dielektrische Material der jeweiligen ersten und/oder zweiten Schichten (101, 102, ..., 203) ein Harz umfasst, wobei die ersten und/oder zweiten Schichten (101, 102, ..., 203) vorzugsweise harzgetränkte Faserstrukturen sind.Method according to claim 1, characterized in that the dielectric material of the respective first and / or second layers ( 101 . 102 , ..., 203 ) comprises a resin, wherein the first and / or second layers ( 101 . 102 , ..., 203 ) are preferably resin-impregnated fiber structures. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste und/oder zweite Drahtende (801, 802) eines jeweiligen Drahts (8) über Bonden oder Schweißen oder Löten oder Kleben oder Sintern mit der Leitungslage (L1, L2, L3, L4) verbunden wird.Method according to one of the preceding claims, characterized in that the first and / or second wire end ( 801 . 802 ) of a respective wire ( 8th ) is connected to the conductor layer (L1, L2, L3, L4) via bonding or welding or soldering or gluing or sintering. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein oder mehrere Bauelemente (7) jeweils mit einer Leitungslage (L1, L2, L3, L4) verbunden werden.Method according to one of the preceding claims, characterized in that one or more components ( 7 ) are each connected to a line position (L1, L2, L3, L4). Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das oder die Bauelemente (7) über Bonden oder Schweißen oder Löten oder Kleben oder Sintern mit der Leitungslage (L1, L2, L3, L4) verbunden werden.Method according to claim 4, characterized in that the component or components ( 7 ) are connected to the conductor layer (L1, L2, L3, L4) via bonding or welding or soldering or gluing or sintering. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der Öffnungen (5) der ersten und zweiten Schichten (101, 102, ..., 203), in denen der Draht (8) oder die Drähte (8) angeordnet werden, im Rahmen des Verfahrens ausgebildet wird.Method according to one of the preceding claims, characterized in that at least a part of the openings ( 5 ) of the first and second layers ( 101 . 102 , ..., 203 ), in which the wire ( 8th ) or the wires ( 8th ), is formed in the context of the method. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der Öffnungen (5) der ersten und zweiten Schichten (101, 102, ..., 203), in denen der Draht (8) oder die Drähte (8) angeordnet werden, bereits im Ausgangsmaterial des Verfahrens vorgesehen ist.Method according to one of the preceding claims, characterized in that at least a part of the openings ( 5 ) of the first and second layers ( 101 . 102 , ..., 203 ), in which the wire ( 8th ) or the wires ( 8th ), is already provided in the starting material of the process. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Drähte (8) in der Leiterplatte angeordnet werden, wobei sich alle Drähte (8) ausgehend von dem ersten Drahtende (801) in Richtung zur Stapelendschicht oder in Richtung zur Stapelanfangsschicht erstrecken oder wobei sich ein Teil der Drähte (8) ausgehend von dem ersten Drahtende (801) in Richtung zur Stapelendschicht erstreckt und sich ein anderer Teil der Drähte (8) ausgehend von dem ersten Drahtende (801) in Richtung zur Stapelanfangsschicht erstreckt.Method according to one of the preceding claims, characterized in that a plurality of wires ( 8th ) are arranged in the circuit board, with all wires ( 8th ) starting from the first wire end ( 801 ) extend in the direction of the stack end layer or in the direction of the stack starting layer or in which part of the wires ( 8th ) starting from the first wire end ( 801 ) extends towards the stack end layer and another part of the wires ( 8th ) starting from the first wire end ( 801 ) extends in the direction of the Stapelanfangsschicht. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Drähte (8) in der Leiterplatte angeordnet werden, wobei mehrere metallische Leiterstrukturen (408, 409) mit ersten Drahtenden (801) verbunden werden und/oder Außenlagen (L1, L4) sowohl auf der Stapelanfangsschicht als auch auf der Stapelendschicht mit zweiten Drahtenden (802) verbunden werden.Method according to one of the preceding claims, characterized in that a plurality of wires ( 8th ) are arranged in the circuit board, wherein a plurality of metallic conductor structures ( 408 . 409 ) with first wire ends ( 801 ) and / or outer layers (L1, L4) both on the stack start layer and on the stack end layer with second wire ends ( 802 ) get connected.
DE102014210889.6A 2014-06-06 2014-06-06 Method for producing a multilayer printed circuit board Active DE102014210889B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014210889.6A DE102014210889B4 (en) 2014-06-06 2014-06-06 Method for producing a multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014210889.6A DE102014210889B4 (en) 2014-06-06 2014-06-06 Method for producing a multilayer printed circuit board

Publications (2)

Publication Number Publication Date
DE102014210889A1 DE102014210889A1 (en) 2015-12-17
DE102014210889B4 true DE102014210889B4 (en) 2016-02-18

Family

ID=54706488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014210889.6A Active DE102014210889B4 (en) 2014-06-06 2014-06-06 Method for producing a multilayer printed circuit board

Country Status (1)

Country Link
DE (1) DE102014210889B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69507459T2 (en) * 1994-03-11 1999-09-16 Panda Project DEVICE WITH SURFACE-MOUNTED COMPONENTS WITH INSIDE LAYERS
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
DE112005000438B4 (en) * 2004-02-25 2013-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. An interconnection structure and method for connecting buried signal lines to electrical devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69507459T2 (en) * 1994-03-11 1999-09-16 Panda Project DEVICE WITH SURFACE-MOUNTED COMPONENTS WITH INSIDE LAYERS
DE112005000438B4 (en) * 2004-02-25 2013-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. An interconnection structure and method for connecting buried signal lines to electrical devices
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission

Also Published As

Publication number Publication date
DE102014210889A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
AT398877B (en) TWO OR MULTILAYERED CIRCUIT BOARD, METHOD FOR PRODUCING SUCH A CIRCUIT BOARD AND LAMINATE FOR PRODUCING SUCH A CIRCUIT BOARD BY SUCH A PROCESS
DE102007046639A1 (en) Electrical printed circuit board arrangement i.e. LED-illumination device, for illuminating objects, has carrier plate sections bent in angular position along material attenuation regions i.e. material bridges
DE102007058497A1 (en) Laminated multilayer printed circuit board
WO2012076166A1 (en) Printed circuit board
WO2008104324A1 (en) Method for incorporating chips in circuit board cavities
DE10243637A1 (en) Printed circuit board with at least one rigid and at least one flexible area, and method for producing rigid flexible printed circuit boards
CH667359A5 (en) METHOD FOR PRODUCING A RIGID AND FLEXIBLE PARTICULAR BOARD FOR PRINTED ELECTRICAL CIRCUITS.
DE102013226549B4 (en) Process for manufacturing a printed circuit board
DE102016224943A1 (en) Carrier substrate, electronic module and method for forming a carrier substrate
DE102014210889B4 (en) Method for producing a multilayer printed circuit board
WO2018073128A1 (en) Circuit board
DE10205592B4 (en) Method for producing a semifinished product for printed circuit boards
DE102016121856A1 (en) stator
WO2019068826A1 (en) Printed circuit board and method for processing a printed circuit board
DE102016226257A1 (en) MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD
DE3423181A1 (en) METHOD FOR PRODUCING PRE-LAMINATES FOR MULTIPLE-LAYER PCB
AT511758B1 (en) Method for producing a semifinished product for a single-layer or multilayer printed circuit board and semifinished product
WO2013000574A1 (en) Prepreg, method for producing a prepeg, method for producing a printed circuit board element and printed circuit board element
DE102015005690A1 (en) Printed conductor structure with at least two superposed conductor tracks and a method for producing such a conductor track structure
DE10330754B4 (en) Method for producing an electrical circuit
DE102016211995A1 (en) Method for producing a printed circuit board and printed circuit board
DE10057606B4 (en) Arrangement for connecting the ferrite core of a planar transformer to ground
DE102004036890A1 (en) Circuit board device, such as multilayer circuit board for high-frequency signals, has signal hole arranged in filling material within screening hole and through-contacted
DE102012002945B4 (en) Multi-functional multilayer printed circuit boards with an electrically conductive high-current conductive structure and method of manufacture
WO2019170297A1 (en) Electrical device, method for producing an electrical device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE