DE102014210889B4 - Method for producing a multilayer printed circuit board - Google Patents
Method for producing a multilayer printed circuit board Download PDFInfo
- Publication number
- DE102014210889B4 DE102014210889B4 DE102014210889.6A DE102014210889A DE102014210889B4 DE 102014210889 B4 DE102014210889 B4 DE 102014210889B4 DE 102014210889 A DE102014210889 A DE 102014210889A DE 102014210889 B4 DE102014210889 B4 DE 102014210889B4
- Authority
- DE
- Germany
- Prior art keywords
- wire
- layer
- layers
- wires
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer mehrlagigen Leiterplatte, bei dem als Ausgangsmaterial mehrere erste Schichten (101, 102, 103) und eine oder mehrere zweite Schichten (201, 202, 203) verwendet werden, wobei eine jeweilige erste Schicht (101, 102, 103) ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage (L1, L2, L3, L4) in der Form einer metallischen Leiterstruktur (401, 402, ..., 409) versehen ist, und wobei eine jeweilige zweite Schicht (201, 202, 203) ein nicht-ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst, wobei folgende Schritte durchgeführt werden: a) Verbinden eines Drahtes (8) oder mehrerer Drähte (8) mit ersten Drahtenden (801) und zweiten Drahtenden (802) an ihren ersten Drahtenden (801) jeweils mit einer Leitungslage (L1, L2, L3, L4); b) Stapeln der ersten und zweiten Schichten (101, 102, ..., 203), wobei beim Stapeln der oder die Drähte (8) in Öffnungen (5) von denjenigen ersten und zweiten Schichten (101, 102, ..., 203) angeordnet werden, die ausgehend von dem ersten Drahtende (801) des jeweiligen Drahts (8) in Längsrichtung des Drahts (8) aufeinander folgen, und wobei das oder die zweiten Drahtenden (802) des Drahtes (8) oder der Drähte (8) bei einer Außenlage (L1, L4) enden; c) Verpressen des in Schritt b) gebildeten Stapels; d) Verbinden des oder der Drähte (8) an deren zweiten Drahtenden (802) jeweils mit einer Außenlage (L1, L4).The invention relates to a method for producing a multilayer printed circuit board in which a plurality of first layers (101, 102, 103) and one or more second layers (201, 202, 203) are used as the starting material, wherein a respective first layer (101, 102 , 103) comprises a cured dielectric material provided on at least one side with a conductive layer (L1, L2, L3, L4) in the form of a metallic conductor pattern (401, 402, ..., 409), and wherein a respective one second layer (201, 202, 203) comprises a non-cured dielectric material without a metallic conductor structure, wherein the following steps are carried out: a) connecting one wire (8) or several wires (8) with first wire ends (801) and second wire ends ( 802) at their first wire ends (801) each having a line position (L1, L2, L3, L4); b) stacking the first and second layers (101, 102, ..., 203), wherein in stacking, the wire or wires (8) are cut into openings (5) of those first and second layers (101, 102, ..., 203) following each other from the first wire end (801) of the respective wire (8) in the longitudinal direction of the wire (8), and wherein the second wire end (s) (802) of the wire (8) or the wires (8 ) end at an outer layer (L1, L4); c) pressing the stack formed in step b); d) connecting the wire or wires (8) at their second wire ends (802) each with an outer layer (L1, L4).
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer mehrlagigen Leiterplatte sowie eine entsprechende mehrlagige Leiterplatte.The invention relates to a method for producing a multilayer printed circuit board and a corresponding multilayer printed circuit board.
Mehrlagige Leiterplatten umfassen übereinander angeordnete Schichten mit darauf aufgebrachten Leitungslagen aus metallischen Leiterstrukturen. Zur Verbindung von Leiterstrukturen unterschiedlicher Leitungslagen werden Durchkontaktierungen ausgebildet. Üblicherweise werden diese Durchkontaktierungen mit einem galvanischen Verfahrens erzeugt. Der nasschemische Prozess der galvanischen Metallabscheidung ist jedoch aufwändig und stellt aufgrund der verwendeten Chemikalien (u. a. starke Säuren und Laugen) eine erhebliche Umweltbelastung dar.Multilayer printed circuit boards comprise layers arranged on top of one another with conductor layers of metallic conductor structures applied thereon. For connecting conductor structures of different line layers vias are formed. Usually, these plated-through holes are produced by a galvanic process. However, the wet-chemical process of galvanic metal deposition is complex and represents a significant environmental impact due to the chemicals used (including strong acids and alkalis).
Prinzipiell ist es möglich, in eine durchgehende Bohrung einer Leiterplatte metallische Passstifte oder Passhülsen mechanisch einzuführen, um hierüber die äußeren Leitungslagen der Leiterplatte miteinander zu verbinden. Diese Verbindungsart ist jedoch mit hohem Zeit- und Kostenaufwand verbunden und ermöglicht nur die Kontaktierung der äußeren Leitungslagen.In principle, it is possible to mechanically insert metallic dowel pins or dowel sleeves into a through bore of a printed circuit board in order to connect the outer conductive layers of the printed circuit board to one another. However, this type of connection is associated with high time and cost and allows only the contacting of the outer cable layers.
Die Druckschrift
Die
Die
Aufgabe der Erfindung ist es, ein einfaches und kostengünstiges Verfahren zur Herstellung einer Leiterplatte mit Durchkontaktierungen zu schaffen.The object of the invention is to provide a simple and inexpensive method for producing a printed circuit board with plated-through holes.
Diese Aufgabe wird durch den unabhängigen Patentanspruch gelöst. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen definiert.This object is solved by the independent claim. Further developments of the invention are defined in the dependent claims.
Das erfindungsgemäße Verfahren verwendet als Ausgangsmaterial mehrere erste Schichten sowie eine oder mehrere zweite Schichten, wobei eine jeweilige erste Schicht ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage in der Form einer metallischen Leiterstruktur versehen ist, und wobei eine jeweilige zweite Schicht ein nicht-ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst. In einer besonders bevorzugten Ausführungsform umfasst das dielektrische Material der jeweiligen ersten und/oder zweiten Schichten ein Harz und insbesondere ein Epoxidharz. Bei der Verwendung in den ersten Schichten ist dieses Harz ausgehärtet, wohingegen es bei der Verwendung in den zweiten Schichten nicht ausgehärtet ist. Im Besonderen sind die ersten und/oder zweiten Schichten als harzgetränkte Faserstrukturen ausgebildet.The method according to the invention uses as starting material a plurality of first layers and one or more second layers, wherein a respective first layer comprises a hardened dielectric material which is provided on at least one side with a conductive layer in the form of a metallic conductor structure, and wherein a respective second layer comprises a non-cured dielectric material without a metallic conductor structure. In a particularly preferred embodiment, the dielectric material of the respective first and / or second layers comprises a resin and in particular an epoxy resin. When used in the first layers, this resin is cured, whereas it is not cured when used in the second layers. In particular, the first and / or second layers are formed as resin-impregnated fiber structures.
In dem erfindungsgemäßen Verfahren werden die nachfolgenden Schritte a) bis d) durchgeführt:
- a) Verbinden eines Drahtes oder mehrerer Drähte mit ersten Drahtenden und zweiten Drahtenden an ihren ersten Drahtenden jeweils mit einer Leitungslage;
- b) Stapeln der ersten und zweiten Schichten derart, dass zwischen benachbarten ersten Schichten des Stapels zumindest eine zweite Schicht angeordnet ist, und der Stapel mit einer ersten Schicht als Stapelanfangsschicht beginnt und mit einer ersten Schicht als Stapelendschicht endet, und auf der Stapelanfangsschicht und/oder der Stapelendschicht eine Leitungslage in der Form einer Außenlage vorgesehen ist, wobei beim Stapeln der oder die Drähte in Öffnungen von denjenigen ersten und zweiten Schichten angeordnet werden, die ausgehend von dem ersten Drahtende des jeweiligen Drahts in Längsrichtung des Drahts aufeinander folgen, und wobei das oder die zweiten Drahtenden des Drahtes oder der Drähte bei einer Außenlage enden;
- c) Verpressen des in Schritt b) gebildeten Stapels, wobei das dielektrische Material der zweiten Schicht oder der Schichten schmilzt und dann aushärtet;
- d) Verbinden des oder der Drähte an deren zweiten Drahtenden jeweils mit einer anderen Leitungslage, welche die Außenlage ist, bei der das jeweilige zweite Drahtende endet.
- a) connecting a wire or a plurality of wires having first wire ends and second wire ends at their first wire ends each having a line position;
- b) stacking the first and second layers such that at least one second layer is disposed between adjacent first layers of the stack, and the stack begins with a first layer as a stack start layer and ends with a first layer as a stack end layer, and on the stack start layer and / or the stack end layer is provided with a conductive layer in the form of an outer layer, wherein in stacking the wire or wires are arranged in openings of those first and second layers following one another from the first wire end of the respective wire in the longitudinal direction of the wire, and wherein the or the second wire ends of the wire or wires terminate in an outer layer;
- c) compressing the stack formed in step b), wherein the dielectric material of the second layer or layers melts and then cures;
- d) connecting the wire or wires at the second wire ends in each case with a different wire position, which is the outer layer, in which the respective second wire end ends.
Das erfindungsgemäße Verfahren weist den Vorteil auf, dass ohne nasschemischen Prozess eine Verbindung zwischen verschiedenen Leitungslagen über einen Draht erreicht wird. Auf diese Weise wird einfach und kostengünstig eine Durchkontaktierung zwischen den Leitungslagen der Leiterplatte sichergestellt.The inventive method has the advantage that without wet-chemical process, a connection between different line layers is achieved via a wire. In this way, a through-connection between the conductor layers of the printed circuit board is easily and inexpensively ensured.
Je nach Ausgestaltung können das erste bzw. das zweite Drahtende mittels verschiedener Verbindungstechnologien mit der entsprechenden Leitungslage verbunden werden. Vorzugsweise werden als Verbindungstechnologien Bonden, Schweißen, Löten, Kleben bzw. Sintern genutzt. Diese Verbindungstechnologien sind an sich aus dem Stand der Technik bekannt und werden deshalb nicht weiter im Detail erläutert.Depending on the configuration, the first and the second end of the wire can be connected by means of various Connection technologies are connected to the appropriate line situation. Bonding, welding, soldering, gluing or sintering are preferably used as connection technologies. These connection technologies are known per se from the prior art and will therefore not be explained in detail.
In einer weiteren Variante des erfindungsgemäßen Verfahrens werden ein oder mehrere Bauelemente und insbesondere ein oder mehrere Halbleiterbauelemente (z. B. ein Halbleiterchip) jeweils mit einer Leitungslage verbunden. Dieser Schritt des Verbindens erfolgt vorzugsweise vor dem obigen Schritt b), insbesondere vor obigem Schritt a) und/oder in Schritt a) und/oder zwischen Schritt a) und b). Zum Verbinden des oder der Bauelemente mit der Leitungslage können wiederum die oben genannten Verbindungstechnologien des Bondens bzw. Schweißens bzw. Lötens bzw. Klebens bzw. Sinterns genutzt werden.In a further variant of the method according to the invention, one or more components and in particular one or more semiconductor components (eg a semiconductor chip) are each connected to a line layer. This step of bonding is preferably carried out before the above step b), in particular before the above step a) and / or in step a) and / or between step a) and b). In order to connect the component (s) to the conductor layer, in turn, the above-mentioned connection technologies of bonding or welding or soldering or sintering can be used.
In einer weiteren Variante des erfindungsgemäßen Verfahrens wird zumindest ein Teil der Öffnungen der ersten und zweiten Schichten, in denen die Drähte angeordnet werden, im Rahmen des Verfahrens ausgebildet. Insbesondere erfolgt das Ausbilden der Öffnungen vor dem obigen Schritt b) und besonders bevorzugt vor dem obigen Schritt a). Je nach Ausgestaltung können die Öffnungen z. B. in die Schichten gestanzt und/oder gebohrt werden. Gegebenenfalls besteht auch die Möglichkeit, dass die einzelnen Schichten mit den entsprechenden Öffnungen bereits vorkonfektioniert sind. Mit anderen Worten ist in diesem Fall zumindest ein Teil der Öffnungen der ersten und zweiten Schichten bereits im Ausgangsmaterial des Verfahrens vorgesehen.In a further variant of the method according to the invention, at least part of the openings of the first and second layers, in which the wires are arranged, are formed in the context of the method. In particular, the openings are formed before the above step b) and particularly preferably before the above step a). Depending on the configuration, the openings z. B. are punched into the layers and / or drilled. Optionally, there is also the possibility that the individual layers with the corresponding openings are already prefabricated. In other words, in this case at least a part of the openings of the first and second layers is already provided in the starting material of the method.
In einer weiteren Variante des erfindungsgemäßen Verfahrens sind mehrere Drähte in der Leitungsplatte angeordnet, wobei sich alle Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelendschicht oder entgegengesetzt in Richtung zur Stapelanfangsschicht erstrecken. Alternativ ist es auch möglich, dass sich ein Teil der Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelendschicht erstreckt und sich ein anderer Teil der Drähte ausgehend von dem ersten Drahtende in Richtung zur Stapelanfangsschicht erstreckt.In a further variant of the method according to the invention, a plurality of wires are arranged in the line plate, with all the wires extending from the first wire end in the direction of the stack end layer or in the opposite direction to the stack starting layer. Alternatively, it is also possible for some of the wires to extend from the first wire end in the direction of the stack end layer and for another part of the wires to extend from the first wire end in the direction of the stack start layer.
In einer weiteren Variante, in der wiederum mehrere Drähte in der Leiterplatte angeordnet sind, werden mehrere Leitungslagen mit den ersten Drähten verbunden und/oder Außenlagen sowohl auf der Stapelanfangsschicht als auch auf der Stapelendschicht werden mit zweiten Drahtenden der Drähte verbunden.In a further variant, in which in turn a plurality of wires are arranged in the printed circuit board, a plurality of conductive layers are connected to the first wires and / or outer layers on both the Stapelanfangsschicht and on the Stapelendschicht be connected to second wire ends of the wires.
Durch das beschriebene Verfahren wird eine mehrlagige Leiterplatte mit mehreren ersten Schichten und einer oder mehreren zweiten Schichten erhalten, wobei eine jeweilige erste Schicht ein ausgehärtetes dielektrisches Material umfasst, das auf zumindest einer Seite mit einer Leitungslage in der Form einer metallischen Leiterstruktur versehen ist, und wobei eine jeweilige zweite Schicht ein ausgehärtetes dielektrisches Material ohne metallische Leiterstruktur umfasst. Die Leiterplatte enthält einen verpressten Stapel aus den ersten und zweiten Schichten. In diesem Stapel sind die ersten und zweiten Schichten derart gestapelt, dass zwischen benachbarten ersten Schichten des Stapels zumindest eine zweite Schicht angeordnet ist. Ferner sind ein oder mehrere metallische Drähte in Öffnungen von ersten und zweiten Schichten angeordnet, wobei ein erstes Drahtende eines jeweiligen Drahts mit einer Leitungslage und ein zweites, zum ersten Drahtende entgegengesetztes Drahtende des jeweiligen Drahts mit einer anderen Leitungslage verbunden ist.By the described method, a multilayer printed circuit board having a plurality of first layers and one or more second layers is obtained, wherein a respective first layer comprises a cured dielectric material provided on at least one side with a conductive layer in the form of a metallic conductor pattern, and wherein a respective second layer comprises a cured dielectric material without a metallic conductor structure. The circuit board contains a compressed stack of the first and second layers. In this stack, the first and second layers are stacked such that at least one second layer is disposed between adjacent first layers of the stack. Furthermore, one or more metallic wires are arranged in openings of first and second layers, wherein a first wire end of a respective wire is connected to a wire layer and a second wire end opposite to the first wire end of the respective wire is connected to another wire layer.
Die soeben beschriebene mehrlagige Leiterplatte kann also mit dem erfindungsgemäßen Verfahren bzw. einer oder mehrerer bevorzugter Varianten des erfindungsgemäßen Verfahrens hergestellt werden. Gegenständliche Merkmale der Leiterplatte, die das Resultat von Schritten bevorzugter Varianten des erfindungsgemäßen Verfahrens sind, können somit in der Leiterplatte vorhanden sein, wie z. B. die oben beschriebenen Bauelemente. Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beigefügten Figuren detailliert beschrieben.The multilayer printed circuit board just described can thus be produced by the method according to the invention or one or more preferred variants of the method according to the invention. Exemplary features of the printed circuit board, which are the result of steps of preferred variants of the method according to the invention, can thus be present in the printed circuit board, such. B. the components described above. Embodiments of the invention are described below in detail with reference to the accompanying drawings.
Es zeigen:Show it:
Die nachfolgend beschriebenen Ausführungsformen der Erfindung verwenden als Ausgangsmaterial erste Schichten und zweite Schichten aus dielektrischem Material in der Form von mit Epoxidharz getränkten Fasermatten, wie z. B. Glasfasermatten. Die Dicke der einzelnen Schichten liegt dabei im Bereich von 100 μm oder auch weniger oder mehr. Gemäß der Schnittdarstellung der
Im Unterschied zu der Schicht
Die in
In der hier beschriebenen Ausführungsform wird bei der Herstellung der Leiterplatte ein Halbleiterchip darin eingebettet. Hierzu wird gemäß dem nächsten Verfahrensschritt der
Um nunmehr eine Durchkontaktierung ohne nasschemischen Prozess zu erreichen, werden in dem in
In der hier beschriebenen Ausführungsform erfolgt die Verbindung der einzelnen Drähte mit den Leiterflächen über Bonden. Die Drähte sind demzufolge sog. Bond-Drähte. Der Draht besteht in der hier beschriebenen Ausführungsform aus Kupfer, kann jedoch auch aus anderen Metallen oder Legierungen, wie z. B. Silber oder Gold, bestehen. In dem Verfahrensschritt der
Im nächsten Verfahrensschritt der
Nach dem Stapeln gemäß
Im nächsten Verfahrensschritt gemäß
Im Vorangegangenen wurde eine Ausführungsform der Erfindung beschrieben, bei der eine Durchkontaktierung von inneren Leitungslagen immer hin zur obersten Leitungslage L4 über Drähte bewirkt wird. Nichtsdestotrotz kann mit der Erfindung auch eine Durchkontaktierung von inneren Leitungslagen hin zu der untersten Leitungslage L1 bewirkt werden. Dies wird beispielhaft anhand von
Im Unterscheid zu den vorangegangenen Figuren sind in
In einer weiteren Variante des erfindungsgemäßen Verfahrens erstreckt sich zumindest ein Teil der Öffnungen durchgängig von der untersten Leitungslage zur obersten Leitungslage und der darin eingesetzte Draht steht sowohl aus der untersten als auch aus der obersten Leitungslage heraus. Der Draht wird wiederum vor dem Verpressen in die Öffnungen positioniert.In a further variant of the method according to the invention, at least a part of the openings extends continuously from the lowermost cable layer to the uppermost cable layer and the wire inserted therein protrudes from both the lowermost and the uppermost cable layer. The wire is again positioned in the openings prior to compression.
Die im Vorangegangenen beschriebenen Ausführungsformen der Erfindung weisen eine Reihe von Vorteilen auf. Insbesondere wird eine mehrlagige Leiterplatte mit Durchkontaktierungen ohne galvanische bzw. nasschemische Prozesse hergestellt. Dies wird dadurch erreicht, dass vor dem Verpressen der Schichten der Leiterplatte Bond-Drähte für die Kontaktierung eingebracht werden, die mit an sich bekannten Verbindungstechnologien mit inneren Leitungslagen und Außenleitungslagen verbunden werden. Die Drähte können dabei schnell und ggf. auch parallel auf mehrere Leitungslagen gleichzeitig aufgebracht werden. Der Durchmesser und die damit realisierbare Stromleitfähigkeit sowie die Stabilität der Drähte sind frei wählbar. Insbesondere sind Bond-Drähte mit verschiedenen Bond-Draht-Stärken erhältlich.The embodiments of the invention described above have a number of advantages. In particular, a multilayer printed circuit board with plated-through holes without galvanic or wet-chemical processes is produced. This is achieved by introducing bond wires for the contacting prior to pressing the layers of the printed circuit board, which are connected to inner conductor layers and outer conductor layers by means of connection technologies known per se. The wires can be applied quickly and possibly also parallel to several cable layers simultaneously. The diameter and the thus realizable current conductivity as well as the stability of the wires are freely selectable. In particular, bond wires with different bond wire thicknesses are available.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014210889.6A DE102014210889B4 (en) | 2014-06-06 | 2014-06-06 | Method for producing a multilayer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014210889.6A DE102014210889B4 (en) | 2014-06-06 | 2014-06-06 | Method for producing a multilayer printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014210889A1 DE102014210889A1 (en) | 2015-12-17 |
DE102014210889B4 true DE102014210889B4 (en) | 2016-02-18 |
Family
ID=54706488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014210889.6A Active DE102014210889B4 (en) | 2014-06-06 | 2014-06-06 | Method for producing a multilayer printed circuit board |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102014210889B4 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69507459T2 (en) * | 1994-03-11 | 1999-09-16 | Panda Project | DEVICE WITH SURFACE-MOUNTED COMPONENTS WITH INSIDE LAYERS |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
DE112005000438B4 (en) * | 2004-02-25 | 2013-12-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | An interconnection structure and method for connecting buried signal lines to electrical devices |
-
2014
- 2014-06-06 DE DE102014210889.6A patent/DE102014210889B4/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69507459T2 (en) * | 1994-03-11 | 1999-09-16 | Panda Project | DEVICE WITH SURFACE-MOUNTED COMPONENTS WITH INSIDE LAYERS |
DE112005000438B4 (en) * | 2004-02-25 | 2013-12-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | An interconnection structure and method for connecting buried signal lines to electrical devices |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
Also Published As
Publication number | Publication date |
---|---|
DE102014210889A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AT398877B (en) | TWO OR MULTILAYERED CIRCUIT BOARD, METHOD FOR PRODUCING SUCH A CIRCUIT BOARD AND LAMINATE FOR PRODUCING SUCH A CIRCUIT BOARD BY SUCH A PROCESS | |
DE102007046639A1 (en) | Electrical printed circuit board arrangement i.e. LED-illumination device, for illuminating objects, has carrier plate sections bent in angular position along material attenuation regions i.e. material bridges | |
DE102007058497A1 (en) | Laminated multilayer printed circuit board | |
WO2012076166A1 (en) | Printed circuit board | |
WO2008104324A1 (en) | Method for incorporating chips in circuit board cavities | |
DE10243637A1 (en) | Printed circuit board with at least one rigid and at least one flexible area, and method for producing rigid flexible printed circuit boards | |
CH667359A5 (en) | METHOD FOR PRODUCING A RIGID AND FLEXIBLE PARTICULAR BOARD FOR PRINTED ELECTRICAL CIRCUITS. | |
DE102013226549B4 (en) | Process for manufacturing a printed circuit board | |
DE102016224943A1 (en) | Carrier substrate, electronic module and method for forming a carrier substrate | |
DE102014210889B4 (en) | Method for producing a multilayer printed circuit board | |
WO2018073128A1 (en) | Circuit board | |
DE10205592B4 (en) | Method for producing a semifinished product for printed circuit boards | |
DE102016121856A1 (en) | stator | |
WO2019068826A1 (en) | Printed circuit board and method for processing a printed circuit board | |
DE102016226257A1 (en) | MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD | |
DE3423181A1 (en) | METHOD FOR PRODUCING PRE-LAMINATES FOR MULTIPLE-LAYER PCB | |
AT511758B1 (en) | Method for producing a semifinished product for a single-layer or multilayer printed circuit board and semifinished product | |
WO2013000574A1 (en) | Prepreg, method for producing a prepeg, method for producing a printed circuit board element and printed circuit board element | |
DE102015005690A1 (en) | Printed conductor structure with at least two superposed conductor tracks and a method for producing such a conductor track structure | |
DE10330754B4 (en) | Method for producing an electrical circuit | |
DE102016211995A1 (en) | Method for producing a printed circuit board and printed circuit board | |
DE10057606B4 (en) | Arrangement for connecting the ferrite core of a planar transformer to ground | |
DE102004036890A1 (en) | Circuit board device, such as multilayer circuit board for high-frequency signals, has signal hole arranged in filling material within screening hole and through-contacted | |
DE102012002945B4 (en) | Multi-functional multilayer printed circuit boards with an electrically conductive high-current conductive structure and method of manufacture | |
WO2019170297A1 (en) | Electrical device, method for producing an electrical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE |
|
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE |