DE102014200051A1 - Method for coating a semiconductor chip - Google Patents
Method for coating a semiconductor chip Download PDFInfo
- Publication number
- DE102014200051A1 DE102014200051A1 DE102014200051.3A DE102014200051A DE102014200051A1 DE 102014200051 A1 DE102014200051 A1 DE 102014200051A1 DE 102014200051 A DE102014200051 A DE 102014200051A DE 102014200051 A1 DE102014200051 A1 DE 102014200051A1
- Authority
- DE
- Germany
- Prior art keywords
- separation process
- semiconductor chip
- gap
- wafer
- coating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000576 coating method Methods 0.000 title claims abstract description 45
- 239000011248 coating agent Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000000926 separation method Methods 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- QWUZMTJBRUASOW-UHFFFAOYSA-N cadmium tellanylidenezinc Chemical compound [Zn].[Cd].[Te] QWUZMTJBRUASOW-UHFFFAOYSA-N 0.000 claims description 3
- 230000009969 flowable effect Effects 0.000 claims description 3
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 241001295925 Gegenes Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000006228 supernatant Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000002591 computed tomography Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- -1 mechanical stability Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
Ein Verfahren wird angegeben, das zur Beschichtung einer Schmalseite (31) eines Halbleiterchips (3) besonders geeignet ist. In dem Verfahren wird der Halbleiterchip (3) in einem ersten Trennprozess aus einem Wafer (1) herausgetrennt, wobei ein Spalt (32) zwischen einer bei diesem Trennprozess entstehenden Schmalseite (31) des Halbleiterchips (3) und einer ebenfalls bei diesem Trennprozess entstehenden gegenüberstehenden Wand (31, 36) gebildet wird. Der Spalt (32) wird mit einem Beschichtungsmaterial (40) gefüllt. Anschließend wird das Beschichtungsmaterial (40) in einem zweiten Trennprozess unter Belassung einer an einer Schmalseite (31) anhaftenden Schutzschicht (51) teilweise abgetragenA method is specified which is particularly suitable for coating a narrow side (31) of a semiconductor chip (3). In the method, the semiconductor chip (3) is separated out of a wafer (1) in a first separation process, wherein a gap (32) is formed between a narrow side (31) of the semiconductor chip (3) that is produced in this separation process and a likewise formed one in this separation process Wall (31, 36) is formed. The gap (32) is filled with a coating material (40). Subsequently, the coating material (40) is partially removed in a second separation process while leaving a protective layer (51) adhering to a narrow side (31)
Description
Die Erfindung betrifft ein Verfahren zur schmalseitigen Beschichtung eines Hableiterchips. The invention relates to a method for the narrow-side coating of a Hableiterchips.
Halbleiterchips werden üblicherweise hergestellt, indem eine Vielzahl von solchen Halbleiterchips zunächst im Verbund auf einem Wafer aus Halbleitermaterial vorgefertigt wird. Typischerweise werden anschließend die Halbleiterchips zur Vereinzelung in einem Sägeprozess voneinander getrennt („dicing“). Semiconductor chips are usually produced by first prefabricating a large number of such semiconductor chips in a composite on a wafer of semiconductor material. Typically, the semiconductor chips are then separated from one another for dicing in a sawing process.
Die hohe mechanische Belastung bei dem Sägeprozess führt dabei regelmäßig zu einer hohen Rauigkeit der Sägeflanken oder Schnittflächen an den Schmalseiten („Kanten“) des aus dem Wafer herausgetrennten Halbleiterchips. Teilweise können dabei sogar Materialausbrüche (engl.: „chipping“) die Folge sein. Auch im weiteren Verlauf des Herstellungs- und Verarbeitungsprozesses bleibt das Halbleitermaterial durch die Vorschädigung an den Schnittflächen anfällig für weitere Beschädigungen bzw. Ausbrüche. The high mechanical load in the sawing process leads regularly to a high roughness of the saw edges or cutting surfaces on the narrow sides ("edges") of the cut out of the wafer semiconductor chip. In some cases even material chipping (English: "chipping") can be the result. Even in the further course of the production and processing process, the semiconductor material remains prone to further damage or breakouts due to the pre-damage to the cut surfaces.
Besonders anfällig für solche Beschädigungen sind spröde Halbleitermaterialien, wie beispielsweise Cadmiumtellurid (CdTe) oder Cadmiumzinktellurid („CZT“), die typischerweise für die Herstellung von Halbleiterchips direktumwandelnder Röntgendetektoren verwendet werden. Particularly vulnerable to such damage are brittle semiconductor materials, such as cadmium telluride (CdTe) or cadmium zinc telluride ("CZT"), which are typically used for the fabrication of semiconductor chips of direct conversion x-ray detectors.
Problematischerweise handelt es sich bei diesen Materialien zudem um Gefahrstoffe, so dass Materialausbrüche aus dem Halbleiterchip nicht nur für dessen Funktionssicherheit, sondern sogar für Umwelt und Gesundheit relevant sind. Problematically, these materials are also hazardous substances, so that outbreaks of material from the semiconductor chip are relevant not only for its functional reliability, but even for the environment and health.
Eine übliche Maßnahme zur Vermeidung derartiger Materialausbrüche besteht darin, die ausbruchgefährdeten Schmalseiten des Halbleiterchips mit einer Schutzschicht zu versehen. A common measure to avoid such material outbreaks is to provide the outbreak-endangered narrow sides of the semiconductor chip with a protective layer.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das zur Beschichtung einer Schmalseite eines Halbleiterchips besonders geeignet ist. Die Beschichtung soll insbesondere rationell durchführbar sein. The invention has for its object to provide a method which is particularly suitable for coating a narrow side of a semiconductor chip. The coating should in particular be rationally feasible.
Diese Aufgabe wird erfindungsgemäß gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte und teils für sich erfinderische Ausgestaltungen und Weiterentwicklungen sind Gegenstand der Unteransprüche. This object is achieved by the features of
In dem erfindungsgemäßen Verfahren wird zunächst der zu beschichtende Halbleiterchip in einem ersten Trennprozess aus einem Wafer herausgetrennt. Der Begriff „heraustrennen“ bedeutet in diesem Sinne, dass der Halbleiterchip vollständig aus dem Verbund mit dem übrigen Wafer gelöst wird (wobei allerdings der Halbleiterchip und der übrige Wafer ihre relative Lage zueinander zunächst in der Regel beibehalten). Im Zuge des ersten Trennprozesses entsteht ein Spalt zwischen einer aus diesem Trennprozess resultierenden Schmalseite des Halbleiterchips und einer ebenfalls aus diesem Trennprozess resultierenden Schmalseite der gegenüberstehenden Wand. Diese gegenüberstehende Wand kann dabei je nach Position des zu vereinzelnden Halbleiterchips auf dem Wafer insbesondere durch eine Schmalseite eines angrenzenden zweiten Halbleiterchips gebildet sein oder bei einem bezüglich des Wafers in einer Randposition befindlichen Halbleiterchip durch eine Wand eines Verschnittbereichs des Wafers. Der Spalt ist somit durch zwei gegenüberliegende, etwa planparallele Wände begrenzt, von denen zumindest eine durch die Schmalseite des zu beschichtenden Halbleiterchips gebildet ist. In the method according to the invention, the semiconductor chip to be coated is first separated out of a wafer in a first separation process. The term "cut-out" in this sense means that the semiconductor chip is completely detached from the composite with the rest of the wafer (although, as a rule, the semiconductor chip and the remaining wafer initially maintain their relative position to one another). In the course of the first separation process, a gap is created between a narrow side of the semiconductor chip resulting from this separation process and a narrow side of the opposing wall likewise resulting from this separation process. Depending on the position of the semiconductor chip to be separated, this opposing wall may in particular be formed by a narrow side of an adjacent second semiconductor chip or, in the case of a semiconductor chip located in a peripheral position with respect to the wafer, by a wall of a waste area of the wafer. The gap is thus bounded by two opposite, approximately plane-parallel walls, of which at least one is formed by the narrow side of the semiconductor chip to be coated.
Als Schmalseiten des Halbleiterchips werden alle umlaufenden Randflächen des Halbleiterchips verstanden, die durch den Trennprozess freigelegt werden. Bei einer üblichen rechteckigen Chipform umfassen die Schmalseiten also sowohl die beiden Randflächen, die an die Längskanten der Chipfläche anschließen, als auch die beiden übrigen Randflächen, die an die Querkanten der Chipfläche anschließen. As narrow sides of the semiconductor chip, all peripheral edge surfaces of the semiconductor chip are understood, which are exposed by the separation process. In a conventional rectangular chip form, the narrow sides thus comprise both the two edge surfaces which adjoin the longitudinal edges of the chip surface and the two remaining edge surfaces which adjoin the transverse edges of the chip surface.
In einem zweiten Schritt wird der Spalt mit einem Beschichtungsmaterial ganz oder teilweise befüllt. Der Spalt wird dabei insbesondere vollständig befüllt, so dass das Raumvolumen, das der Fläche der Schmalseite vorgelagert ist und bis zu der gegenüberstehenden Wand reicht, komplett mit Beschichtungsmaterial verfüllt ist. Ein Überstand des Beschichtungsmaterials über die die Höhe der Schmalseite hinaus ist dabei möglich, aber in der Regel nicht erwünscht. In Längsrichtung der Schmalseite ist ein Überstand des Beschichtungsmaterials dagegen vorzugsweise vorgesehen. In a second step, the gap is completely or partially filled with a coating material. The gap is filled in particular completely, so that the volume of space that is upstream of the surface of the narrow side and extends to the opposite wall is completely filled with coating material. A supernatant of the coating material on the height of the narrow side addition is possible, but not desirable in the rule. In the longitudinal direction of the narrow side, however, a supernatant of the coating material is preferably provided.
In einem weiteren Schritt wird das in dem Spalt befindliche Beschichtungsmaterial in einem zweiten Trennprozess teilweise abgetragen, so ein Teil des Beschichtungsmaterials zur Bildung einer an der Schmalseite anhaftenden Schutzschicht verbleibt. Vorzugsweise – jedenfalls dann, wenn die angrenzende Wand durch die Schmalseite eines benachbarten Halbleiterchips gebildet ist – wird das Beschichtungsmaterial in dem zweiten Trennprozess in eine erste Schutzschicht, die an der Schmalseite anhaftet, und in eine zweite Schutzschicht, die an der gegenüberstehenden Wand anhaftet, getrennt. Der zweite Trennprozess erfolgt dabei insbesondere in einer zu der Schmalseite planparallelen Ebene. Die hierdurch entstehende Trennebene liegt dabei insbesondere etwa gleich beabstandet zu der Schmalseite und der gegenüberstehenden Wand. In a further step, the coating material located in the gap is partially removed in a second separation process, so that a part of the coating material remains to form a protective layer adhering to the narrow side. Preferably, in any case, when the adjacent wall is formed by the narrow side of an adjacent semiconductor chip, the coating material is separated in the second separation process into a first protective layer adhering to the narrow side and into a second protective layer adhering to the opposing wall , The second separation process takes place in particular in a plane parallel to the narrow side plane. The resulting separation plane is in particular approximately equidistant from the narrow side and the opposite wall.
Durch diesen in das herkömmliche Fertigungsverfahren eines Halbleiterchips integrierten Beschichtungsvorgang ergibt sich vorteilhafterweise ein besonders effizienter Verfahrensablauf. Durch einen im Vergleich zur Herstellung eines unbeschichteten Halbleiterchips geringen Mehraufwand wird hierbei ein randflächig beschichteter Halbleiterchip produziert. Durch das Füllen des Spaltes mit Beschichtungsmaterial und das anschließende Teilen des Beschichtungsmaterials wird in einem vergleichsweise einfachen Verfahren eine Schutzschicht für die Seitenfläche des Halbleiterchips erzeugt, die sehr präzise eine einheitliche Stärke über die gesamte Seitenfläche aufweist. Auf nachgelagerte Beschichtungsverfahren, die zumindest nach der herkömmlichen Technik in der Regel weitaus komplexer sind, kann vorteilhaft verzichtet werden. By means of this coating process integrated into the conventional production method of a semiconductor chip, a particularly efficient method sequence advantageously results. As a result of an additional expenditure which is small in comparison with the production of an uncoated semiconductor chip, a semiconductor chip coated on the edge surface is produced in this case. By filling the gap with coating material and then splitting the coating material, a protective layer for the side surface of the semiconductor chip is produced in a comparatively simple process, which has a very precise uniform thickness over the entire side surface. Downstream coating methods, which are generally much more complex, at least according to the conventional technique, can advantageously be dispensed with.
Vorzugsweise werden bereits beim Design des Wafers die zu vereinzelnden Halbleiterchips derart auf dem Wafer angeordnet, dass der Abstand der einzelnen Halbleiterchips zueinander (resultierend aus der Breite des zu füllenden Spaltes) derart dimensioniert ist, dass er – abzüglich der Schnittbreite des zweiten Trennprozesses – der doppelten Stärke der herzustellenden Schutzschicht entspricht. Bei festgelegtem Abstand kann durch Variation der Schnittbreite des zweiten Trennprozesses die Stärke der Schutzschicht variiert werden. Preferably, already in the design of the wafer, the semiconductor chips to be separated are arranged on the wafer in such a way that the spacing of the individual semiconductor chips from one another (resulting from the width of the gap to be filled) is dimensioned such that it subtracts the double width of the second separation process Strength of the protective layer to be produced corresponds. At a fixed distance can be varied by varying the cutting width of the second separation process, the thickness of the protective layer.
Vorzugsweise werden alle vier in dem ersten Trennprozess entstehenden Schmalseiten des zu beschichtenden Halbleiterchips auf die vorstehend beschriebene Weise beschichtet. Insbesondere werden in zweckmäßiger Ausführung des Verfahrens alle aus einem Wafer herzustellenden Halbleiterchips auf die vorstehend beschriebene, erfindungsgemäße Weise beschichtet. Preferably, all four narrow sides of the semiconductor chip to be coated formed in the first separation process are coated in the manner described above. In particular, in an expedient embodiment of the method, all semiconductor chips to be produced from a wafer are coated in the manner described above according to the invention.
Zweckmäßigerweise werden die Halbleiterchips sowohl während des ersten Trennprozesses, während des Füllens des Spalts, als auch während des zweiten Trennprozesses relativ zueinander fixiert. In einer bevorzugten Ausführungsform wird hierzu der Wafer vor dem ersten Trennprozess mit einer Flachseite lösbar auf einem Träger befestigt, insbesondere verklebt. Jeder aus dem Wafer herzustellende und zu beschichtende Halbleiterchip bleibt dabei sowohl während des ersten Trennprozesses, während des Füllens des Spalts (bzw. der Spalte), als auch während des zweiten Trennprozesses auf dem Träger befestigt. Nach dem zweiten Trennprozess werden die beschichteten Halbleiterchips schließlich von dem Träger abgelöst. Der Träger ist beispielsweise durch einen Siliziumwafer, einen Glasträger oder eine Klebefolie (auch als „Sägefolie“ bezeichnet) gebildet. Conveniently, the semiconductor chips are fixed relative to one another both during the first separation process, during the filling of the gap, and during the second separation process. In a preferred embodiment, for this purpose, the wafer before the first separation process with a flat side releasably mounted on a support, in particular glued. Each semiconductor chip to be produced and coated from the wafer remains attached to the carrier both during the first separation process, during the filling of the gap (or the gap), and during the second separation process. After the second separation process, the coated semiconductor chips are finally detached from the carrier. The carrier is formed, for example, by a silicon wafer, a glass carrier or an adhesive film (also referred to as "sawing film").
Vorzugsweise werden der erste Trennprozess und/oder der zweite Trennprozess durch einen Sägeprozess realisiert. Die Anwendung anderer Trennverfahren wie beispielsweise Lasertrennverfahren, insbesondere Stealth Dicing, ist im Rahmen der Erfindung jedoch auch denkbar. Preferably, the first separation process and / or the second separation process are realized by a sawing process. However, the use of other separation methods, such as laser separation methods, in particular stealth dicing, is also conceivable within the scope of the invention.
Bei Einsatz eines Sägeprozesses wird in einer ersten Verfahrensvariante für den ersten Trennprozess ein erstes nach Maßgabe der herzustellenden Spaltbreite ausgewähltes Sägeblatt verwendet, während für den zweiten Trennprozess ein zweites, im Vergleich zu dem ersten schmaleres Sägeblatt verwendet wird. When using a sawing process, a first saw blade selected according to the gap width to be produced is used in a first method variant for the first cutting process, while a second, compared to the first narrower saw blade is used for the second cutting process.
In einer hierzu alternativen Verfahrensvariante wird sowohl für den ersten Trennprozess als auch für den zweiten Trennprozess dasselbe (schmale) Sägeblatt verwendet. Dabei werden in dem ersten Trennprozess nach Maßgabe der Spaltbreite mehrere Parallelschnitte durchgeführt, während in dem zweiten Trennprozess ein einzelner Schnitt durchgeführt wird. In an alternative method variant, the same (narrow) saw blade is used both for the first separation process and for the second separation process. In this case, a plurality of parallel cuts are performed in the first separation process in accordance with the gap width, while in the second separation process, a single cut is performed.
Das im Zuge des erfindungsgemäßen Verfahrens verwendete Beschichtungsmaterial wird im Hinblick auf die gewünschten Eigenschaften der Schutzschicht (z.B. mechanische Stabilität, chemische Inertheit, elektrische Isolationsfähigkeit, optische Dichtheit, etc.) geeignet gewählt. The coating material used in the process of the present invention is suitably selected in view of the desired properties of the protective layer (e.g., mechanical stability, chemical inertness, electrical insulating ability, optical density, etc.).
Vorteilhafterweise bietet die Schutzschicht insbesondere
- – einen mechanischen Schutz,
- – eine erhöhte Resistenz gegenüber im weiteren Herstellungsprozess eingesetzten Chemikalien, die ansonsten die ungeschützten Seitenflächen des Halbleiterchips angreifen würden,
- – im Fall von Halbleiterchips, die mit HV-Elektroden versehen sind, einen Schutz gegen Spannungsüberschlag, oder
- – einen Schutz gegen infrarotes, sichtbares oder ultraviolettes Licht, das durch sein Eindringen über die Seitenflächen zu ungewünschten Effekten im Halbleiter führen kann.
- - a mechanical protection,
- Increased resistance to chemicals used in the further production process, which would otherwise attack the unprotected lateral surfaces of the semiconductor chip,
- - In the case of semiconductor chips, which are provided with HV electrodes, a protection against flashover, or
- - Protection against infrared, visible or ultraviolet light, which can lead to unwanted effects in the semiconductor by its penetration through the side surfaces.
Vorzugsweise besteht das Beschichtungsmaterial aus einem der folgenden Stoffe:
- – Parylene,
- – Siliziumnitrid oder
- – Titanoxid
- - Parylene,
- - Silicon nitride or
- - titanium oxide
Vorzugsweise wird das Beschichtungsmaterial in einem fließfähigen Zustand in den Spalt eingefüllt. Dabei kann das Beschichtungsmaterial von dünnflüssig über zähflüssig bis pastös vorliegen. In dem Spalt härtet das Beschichtungsmaterial, optional unter Wärmeapplikation oder Fotoinitiierung, zu einem Feststoff aus und wird anschließend dem zweiten Trennprozess unterzogen. Preferably, the coating material is filled into the gap in a flowable state. The coating material can be of low viscosity, viscous or pasty. In the gap, the coating material cures, optionally with heat application or photoinitiation, to a solid and is then subjected to the second separation process.
In einer bevorzugten Ausführungsform wird ein Wafer herangezogen, der zumindest im Wesentlichen aus Cadmiumtellurid (CdTe) oder Cadmiumzinktellurid („CZT“) hergestellt ist. Grundsätzlich kann das Verfahren im Rahmen der Erfindung aber auch auf andere Halbleitermaterialien, insbesondere Silizium, Gallium-Arsenid, etc. angewendet werden. In a preferred embodiment, a wafer is used which is made at least substantially of cadmium telluride (CdTe) or cadmium zinc telluride ("CZT"). In principle, however, the method can also be applied to other semiconductor materials, in particular silicon, gallium arsenide, etc. within the scope of the invention.
Ein erfindungsgemäß hergestellter, an seinen Schmalseiten beschichteter Halbleiterchip wird vorzugsweise in einem direktumwandelnden Röntgendetektor verwendet, der insbesondere bei einem Computertomographen eingesetzt ist. A semiconductor chip produced according to the invention and coated on its narrow sides is preferably used in a direct-conversion X-ray detector which is used in particular in a computer tomograph.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand einer Zeichnung näher erläutert. Darin zeigen: Embodiments of the invention will be explained in more detail with reference to a drawing. Show:
Einander entsprechende Teile und Größen sind in allen Figuren stets mit den gleichen Bezugszeichen versehen. Corresponding parts and sizes are always provided with the same reference numerals in all figures.
Die
Der Wafer
Die Halbleiterchips
Mit seiner zur Oberseite
Im Zuge eines im Folgenden erläuterten Beschichtungsverfahrens werden die Halbleiterchips
Hierzu wird in einem in
Jeder in dem Trennprozess entstehenden Schmalseite
Die Spaltbreite entspricht dabei dem Abstand A, wobei in dem hier dargestellten Ausführungsbeispiel die Stärke S des Sägeblatts
In einer hier nicht dargestellten alternativen Ausführungsform wird ein schmaleres Sägeblatt verwendet, wobei jeweils mehrere Schnitte parallel zueinander ausgeführt werden, um die gewünschte Spaltbreite zu erzeugen. In an alternative embodiment not shown here, a narrower saw blade is used, wherein in each case several cuts are made parallel to each other to produce the desired gap width.
Jeder Spalt
In einem auf den ersten Trennprozess folgenden weiteren Verfahrensschritt (gemäß
Gemäß der Draufsicht in
In einem weiteren Verfahrensschritt wird das ausgehärtete Beschichtungsmaterial
Die Schnittebene des zweiten Trennprozesses liegt dabei zu den den jeweiligen Spalt
Durch den zweiten Trennprozess wird das Beschichtungsmaterial
Schließlich werden die Halbleiterchips
Optional ist in einer weiteren Ausführungsform des Verfahrens vorgesehen, dass der Wafer vor dem ersten Trennprozess an seiner Oberseite
Der Gegenstand der Erfindung ist nicht auf die vorstehend beschrieben Ausführungsbeispiele beschränkt. Vielmehr können weitere Ausführungsformen der Erfindung von dem Fachmann aus der vorstehenden Beschreibung abgeleitet werden. Insbesondere können die anhand der verschiedenen Ausführungsbeispiele beschriebenen Einzelmerkmale der Erfindung und deren Ausgestaltungsvarianten auch in anderer Weise miteinander kombiniert werden. The object of the invention is not limited to the embodiments described above. Rather, other embodiments of the invention may be derived by those skilled in the art from the foregoing description. In particular, the individual features of the invention described with reference to the various exemplary embodiments and their design variants can also be combined with one another in a different manner.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014200051.3A DE102014200051A1 (en) | 2014-01-07 | 2014-01-07 | Method for coating a semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014200051.3A DE102014200051A1 (en) | 2014-01-07 | 2014-01-07 | Method for coating a semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102014200051A1 true DE102014200051A1 (en) | 2015-07-09 |
Family
ID=53443275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014200051.3A Withdrawn DE102014200051A1 (en) | 2014-01-07 | 2014-01-07 | Method for coating a semiconductor chip |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102014200051A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010016400A1 (en) * | 2000-02-21 | 2001-08-23 | Chun-Chi Lee | Method of making wafer level chip scale package |
US6465344B1 (en) * | 2001-03-09 | 2002-10-15 | Indigo Systems Corporation | Crystal thinning method for improved yield and reliability |
US20050200028A1 (en) * | 2002-03-06 | 2005-09-15 | Farnworth Warren M. | Encapsulated semiconductor component having thinned die with conductive vias |
US20050230631A1 (en) * | 2002-08-28 | 2005-10-20 | Werner Kuhlmann | Sensor arrangement for recording a radiation, computer tomograph comprising said sensor arrangement and corresponding production method |
DE102008008920A1 (en) * | 2007-02-13 | 2008-08-21 | Infineon Technologies Ag | Packaging of integrated circuits |
-
2014
- 2014-01-07 DE DE102014200051.3A patent/DE102014200051A1/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010016400A1 (en) * | 2000-02-21 | 2001-08-23 | Chun-Chi Lee | Method of making wafer level chip scale package |
US6465344B1 (en) * | 2001-03-09 | 2002-10-15 | Indigo Systems Corporation | Crystal thinning method for improved yield and reliability |
US20050200028A1 (en) * | 2002-03-06 | 2005-09-15 | Farnworth Warren M. | Encapsulated semiconductor component having thinned die with conductive vias |
US20050230631A1 (en) * | 2002-08-28 | 2005-10-20 | Werner Kuhlmann | Sensor arrangement for recording a radiation, computer tomograph comprising said sensor arrangement and corresponding production method |
DE102008008920A1 (en) * | 2007-02-13 | 2008-08-21 | Infineon Technologies Ag | Packaging of integrated circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004006494A1 (en) | Semiconducting wafer has separation longer than sum of difference between maximum, minimum final tolerances of wafer, bearer plate diameter and maximum positioning error when wafer and plate joined | |
DE102014114517B4 (en) | Method for processing a wafer | |
DE102006014852A1 (en) | Semiconductor wafer used in integrated circuits, has first and second layers having different refractive indexes, such that laser hits first layer without passing through second layer to separate semiconductor components placed on wafer | |
DE102006019709A1 (en) | Wafer e.g. semiconductor wafer, cutting method for manufacturing semiconductor, involves local vacuum sucking of reference cutting lines through foil for exerting bending stress on lines, such that lines are cut by bending stress | |
DE102010044985A1 (en) | Method for applying a conversion agent to an optoelectronic semiconductor chip and optoelectronic component | |
DE102006053958B4 (en) | A compound method for a semiconductor substrate and a layer, and semiconductor chip manufacturing method using the same | |
DE102014202842B4 (en) | Process for producing a micromechanical component | |
WO2009039802A1 (en) | Method for producing a semiconductor component, and semiconductor component | |
DE102013114659B4 (en) | Device for cutting and / or machining an object | |
WO2017144691A1 (en) | Optoelectronic component with a lead frame section | |
DE102014200051A1 (en) | Method for coating a semiconductor chip | |
DE102007043902A1 (en) | Method for isolating semiconductor components with metallization of compound, involves separating portions of metallization according to partition into semiconductor components by residual portion of photo resist layer | |
DE102015114579B4 (en) | Semiconductor chip | |
DE102010049312B4 (en) | Process for producing a conversion plate and conversion plate | |
WO2012152307A1 (en) | Component carrier assembly having a trench structure which separates component carrier regions, and method for producing a plurality of component carrier regions | |
EP1821091A1 (en) | Method of producing electronic components and pressure sensor | |
WO2017060223A1 (en) | Method for fabricating an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
DE202010000513U1 (en) | Hair replacement with integrated safety device | |
EP2843712B1 (en) | Device and method for the manufacture of a wafer having selective positioning in the carrier system | |
DE102014114444B4 (en) | Method and treatment device for the permanent removal of mold | |
CH635958A5 (en) | METHOD FOR PRODUCING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE OBTAINED BY A CORE AND COVERED WITH A GLASS. | |
DE102016114478A1 (en) | METHOD FOR MANUFACTURING A CARRIER FOR AN OPTOELECTRONIC COMPONENT | |
DE102022121631A1 (en) | METHOD OF MAKING A SEMICONDUCTOR DEVICE | |
DE4429794C1 (en) | Prodn. process for chip resistors | |
DE1427726C3 (en) | Tool for cutting semiconductor wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: SIEMENS HEALTHCARE GMBH, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |