DE4429794C1

DE4429794C1 - Prodn. process for chip resistors

Info

Publication number: DE4429794C1
Application number: DE19944429794
Authority: DE
Inventors: Harald Bilz; Juergen Daenhardt
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1994-08-23
Filing date: 1994-08-23
Publication date: 1996-02-29
Anticipated expiration: 2014-08-24

Abstract

The chip resistors are produced in a flat form with an insulating substrate (1) of aluminium oxide (Al2O3) thick film ceramic onto which is formed the resistors (2) in a matrix. The production process begins with H formed apertures (3) being burned into the substrate with the aid of a laser. The distance between surfaces is approximately 0.5 mm. The edges of the aperture sections form the break line of the chips. On the side of the substrate having the resistive layer a mask is formed using screen printing and this allows the surface regions between the resistors to be created. A magnetron deposition process is used to form the resistor material and a lacquer mask structures the surface.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Chip-Wi derständen. Chip-Widerstände, auch R-Chip genannt, sind elektro nische Bauelemente in Flachbauform, welche mit Wrap-around-Kon takten versehen sind, um in SMD-Technik montiert zu werden. Diese Kontakte dienen als Anschlüsse zu den Kontaktpads der Verdrah tungsträger.The invention relates to a method for producing chip Wi like this. Chip resistors, also called R-chips, are electrical African components in flat design, which with wrap-around con clocks are provided in order to be mounted using SMD technology. These Contacts serve as connections to the contact pads of the wiring executives.

Es ist bekannt, Chip-Widerstände, insbesondere mit gut belotbaren Wrap-around-Kontakten, durch Magnetron-Sputtern unter Verwendung von Lackmasken in einem Lift-off-Prozeß herzustellen. Dazu wird ein Kontaktschichtsystem in einem ersten Sputterprozeß ganzflä chig und von vorn auf großformatige, nur in einer Richtung vorstrukturierte, nur auf dieser vorderen Seite mit einer Glasur schicht versehene und an den nicht für die Kontaktierung vorgese henen Flächen der Vorderseite mit einer Lackmaske versehene Substrate aufgebracht. Das Substrat weist eine matrixartige Anordnung von Zeilen und Spalten von Bauelementen als Vorstruktur auf.It is known to use chip resistors, especially those with good solderability Wrap around contacts, using magnetron sputtering of paint masks in a lift-off process. This will a contact layer system in a first sputtering process chich and from the front to large format, only in one direction pre-structured, only on this front side with a glaze layer provided and not provided for the contact areas of the front with a paint mask Applied substrates. The substrate has a matrix-like Arrangement of rows and columns of components as a pre-structure on.

Anschließend werden auf dieser Vorderseite der Substrate senk recht zur Vorstruktur im Abstand zueinander parallel verlaufende Gräben eingearbeitet, die die Grenzen der späteren Bauelemente in der zweiten Richtung bilden. Danach werden die lateralen Struktu ren der Kontaktflächen auf der Vorderseite der Substrate durch einen Lift-off-Prozeß erzeugt. Nach Durchführung weiterer Prozeß schritte im Gesamtprozeß der Herstellung wie Tempern, Strukturie ren und Trimmen der Funktionsschichten, Aufbringen von Schutz schichten usw. auf der Vorderseite und nach dem Aufbringen einer Lackmaske an den nicht für die Kontaktierung vorgesehenen Flächen auf der Rückseite besagter großformatiger Substrate, einschließ lich der Bereiche auf der Rückseite, wird das Substrat in strei fenförmige Teilsubstrate getrennt. Danach wird das Kontakt schichtsystem auf allen übrigen Teilflächen des späteren Wrap around-Kontaktes in einem zweiten Sputterprozeß auf diese strei fenförmigen Teilsubstrate aufgebracht, wobei diese Teilsubstrate in einer Ebene nebeneinander angeordnet sind (DD 2 81 939 A7). The substrates are then lowered on this front side right parallel to the pre-structure at a distance from each other Trenches incorporated into the later components the second direction. After that, the lateral structure through the contact areas on the front of the substrates creates a lift-off process. After further process steps in the overall manufacturing process such as tempering, structuring Cleaning and trimming the functional layers, applying protection layers etc. on the front and after applying one Paint mask on the areas not intended for contacting on the back of said large format substrates, including Lich the areas on the back, the substrate is scattered fen-shaped sub-substrates separated. After that, the contact Layer system on all other parts of the later wrap around contact in a second sputtering process fen-shaped sub-substrates applied, these sub-substrates are arranged next to each other on one level (DD 2 81 939 A7).

Bei diesem Verfahren bestehen die Nachteile, daß der Wider standstrimmprozeß sich inmitten des gesamttechnologischen Ablaufs zwischen den Beschichtungsprozessen zur Kontaktierung der Wider standsschicht und zur Beschichtung der Wrap-around-Kontakte befindet, und es folgen noch weitere Prozeßschritte wie Kontakt verstärkung mittels Beloten, Schutzlackauftrag und -trocknung sowie die vollständige Desintegration zu R-Chips. Diese nachfol genden Prozeßschritte können den Wert des Widerstandes beeinflus sen, was vor allem die Ausbeute von engtolerierten R-Chips verringert und die Fertigung von hochpräzisen Bauelementen unmöglich macht. Desweiteren werden bereits nach dem Widerstand strimmprozeß die Substrate zu Streifen desintegriert, um die gemeinsame Beschichtung beider Wrap-around-Kontakte der R-Chips im Streifenverband zu ermöglichen. Diese Desintegration ist zum einen die Ursache für die Unmöglichkeit der elektrischen Zwischenprüfung, da im Streifenverband die benachbarten R-Chips über den Wrap-around-Kontakt kurzgeschlossen sind, zum anderen Ursache für Ausbeuteverluste infolge der schlechter handhabbare ren Substratstreifen. Ein wesentlicher Nachteil dieser Verfah rensweise ist die begrenzte Anwendung auf gegenwärtige Chip-For mate im Millimeter-Bereich. Die Desintegration zu Substratstrei fen ist bei der weiteren Miniaturisierung der Bauelemente wirt schaftlich nicht möglich. Die nach diesem Verfahren hergestellten R-Chips sind nur auf drei Seiten mit dem Wrap-around-Kontakt versehen; die Ober- und Unterseite sowie die Stirnseite. Damit besteht der Nachteil, daß sie nur flach montiert werden können (S. W. Best, Passive Chip-Bauelemente, electronik industrie 4(1981), S. 1 ff).This method has the disadvantages that the contra Stand trimming process in the middle of the overall technological process between the coating processes for contacting the contr layer and for coating the wrap-around contacts is located, and other process steps such as contact follow reinforcement by means of soldering, application of protective lacquer and drying as well as complete disintegration to R chips. These follow process steps can influence the value of the resistance sen what the yield of tightly tolerated R chips reduced and the manufacture of high-precision components makes impossible. Furthermore, already after the resistance trimming process disintegrates the substrates into strips joint coating of both wrap-around contacts of the R chips to allow in a striped association. This disintegration is for one the cause of the impossibility of electrical Intermediate check, since the neighboring R-Chips are in the strip formation are short-circuited via the wrap-around contact, on the other Cause of yield losses due to the less manageable ren substrate strip. A major disadvantage of this procedure Note that the limited application to current chip-for mate in the millimeter range. Disintegration to substrate streak fen is promoting the further miniaturization of the components socially not possible. The manufactured by this process R chips are only on three sides with the wrap around contact Mistake; the top and bottom and the front. In order to there is the disadvantage that they can only be mounted flat (S. W. Best, Passive Chip-Bauelemente, electronik industrie 4 (1981), p. 1 ff).

Es sind darüber hinaus eine Vielzahl von Verfahren bekannt, um Chip-Bauelemente, insbesondere Widerstands-Chips, herzustellen. Die Substrate, vorzugsweise in Plattenform, aus Keramik oder Kunststoff werden als Träger für das Bauelement verwendet. Die Substrate haben bereits matrixartig angeordnet Ausbrüche, um die Kontaktflächen zu beschichten. Die Kontakte sind kappenförmig ausgebildet. Die Widerstandsschichten werden meist durch Lift off-Masken aufgebracht, und der Feinabgleich auf den Sollwert erfolgt mittels Laser. Die beschichteten Substrate werden mecha nisch oder durch Laser in die einzelnen Chips getrennt, wobei teilweise im Substrat Gräben vorhanden sind, die die Trennung durch Brechen ermöglichen. Es ist auch üblich, zwischen den Funktionsschichten Trennlinien vorzusehen, um den Einzelabgleich durchzuführen. Ebenso ist es auch bekannt, die obengenannten Ausbrüche in das grüne sowie auch in das gebrannte Substrat einzubringen. Eine Methode dazu ist der Laser (DE 37 05 279 C2; DD 2 81 939 A7; US 4,825,536; US 4,486,738; DE 30 27 159 A1; DE 31 48 778 A1). Alle diese bekannten Verfahren haben den Mangel, daß sie nicht zur wirtschaftlichen Herstellung bei weiterer Miniatu risierung geeignet sind. Die einzelnen Verfahrensschritte, die das Gesamtverfahren bestimmen, lassen es nicht zu, an diesen Schritten haftende Mängel in Bezug auf die elektrischen Parameter während des Verfahrens so zu beseitigen bzw. zu kompensieren, daß die fertigen Chips einen geringen Toleranzbereich aufweisen und daß die Ausbeute dabei sehr hoch ist.A variety of methods are also known to To produce chip components, in particular resistor chips. The substrates, preferably in plate form, made of ceramic or Plastic is used as a carrier for the component. The Substrates already have breakouts arranged in a matrix in order to To coat contact surfaces. The contacts are cap-shaped educated. The resistance layers are mostly lifted off masks applied, and the fine adjustment to the setpoint done by laser. The coated substrates become mecha nisch or separated by laser into the individual chips, whereby trenches are present partially in the substrate, which are the separation enable by breaking. It is also common between the Functional layers to provide dividing lines for individual adjustment perform. It is also known, the above Outbreaks in the green as well as in the fired substrate bring in. One method for this is the laser (DE 37 05 279 C2; DD 2 81 939 A7; US 4,825,536; US 4,486,738; DE 30 27 159 A1; DE 31 48 778 A1). All these known methods have the deficiency that not for economical production at another Miniatu are suitable. The individual process steps that determine the overall process, do not allow it on these Deficiencies with regard to the electrical parameters to eliminate or compensate during the process so that the finished chips have a small tolerance range and that the yield is very high.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Chip-Widerständen zu schaffen, das eine wirt schaftliche Herstellung bei einer weiteren Miniaturisierung der Bauelemente gestattet und bei hoher Qualität eine große Ausbeute gewährleistet.The invention has for its object a method for Creating chip resistors to create one that hosts economic production with a further miniaturization of Components allowed and a high yield with high quality guaranteed.

Erfindungsgemäß wird die Aufgabe nach den Merkmalen des Anspru ches 1 gelöst. Weitere Ausgestaltungen sind in den Ansprüchen 2 bis 6 beschrieben. Das Verfahren hat den Vorteil, daß beidersei tig Kontakte herstellbar sind, die als Wrap-around-Kontakte den Chip auf jeweils 5 Flächen umschließen, wodurch die Wärmeablei tung wesentlich verbessert und damit die thermische Belastbarkeit erhöht wird. Außerdem wird in diesem Verfahren die Integration der Chip-Widerstände im Substratverband über den gesamten Ferti gungsprozeß bis zur Fertigprüfung erhalten, wobei die Qualitäts kontrolle der Chip-Widerstände in allen Prozeßschritten möglich ist. Die Wirtschaftlichkeit des beschriebenen Verfahrens wird durch die Anwendung an sich bekannter und erprobt er Prozesse gesichert.According to the invention the task according to the features of the claims ches 1 solved. Further refinements are in claims 2 to 6 described. The method has the advantage that both contacts that can be used as wrap-around contacts Enclose the chip on 5 surfaces each, which increases the heat dissipation tion significantly improved and thus the thermal resilience is increased. In addition, in this procedure the integration the chip resistors in the substrate structure over the entire ferti process until the final inspection, the quality Control of the chip resistances in all process steps possible is. The economics of the described method will through the use of known and tried processes secured.

Es ist wesentlich, zur Erzielung einer hohen Homogenität der Widerstandseigenschaften über der gesamten Substratfläche die Widerstandsschicht ganzflächig abzuscheiden. Dazu ist es vorteil haft, die in seitlicher Zeilenrichtung benachbarten Chip-Wi derstände nach der Beschichtung in einem abrasiven Prozeßschritt voneinander elektrisch zu isolieren. Das bedeutet, daß keine Abdeckung des Substrats während dem Aufbringen der Widerstands schicht erfolgt, um die elektrische Trennung vorzunehmen, so daß ein zusätzlicher Lift-off-Prozeß entfällt. Die elektrische Trennung erfolgt durch Laserabtrag oder Sägeritzen, indem ein oder mehrere zueinander parallele Trennschnitte spaltenweise eingebracht werden.It is essential to achieve high homogeneity of the Resistance properties over the entire substrate area Separate the entire resistance layer. It is advantageous for this liable, the neighboring chip Wi in the lateral row direction after coating in an abrasive process step to isolate each other electrically. That means none Cover the substrate during the application of the resistor Layer takes place to make the electrical separation, so that there is no additional lift-off process. The electrical Separation is done by laser ablation or saw cuts by one or several parallel cuts in columns be introduced.

Weiterhin ist es zweckmäßig, die üblicherweise bleihaltigen, mit Lot verstärkten Kontakte aus ökologischen Gründen bleifrei auszuführen, indem eine galvanische Verstärkung erfolgt. Zur Erzielung möglichst kleiner Abmessungen der Chip-Widerstände ist diese galvanische Verstärkung ebenfalls eine Voraussetzung. Damit kommen die Verfahrensschritte zur Verstärkung der Kontaktstruktu ren durch Tauchlöten in Wegfall, und es wird die Widerstands schicht durch Masken abgedeckt, um den galvanischen Prozeßschritt auszuführen.Furthermore, it is expedient to use the usually lead-containing Lot reinforced contacts lead-free for ecological reasons to be carried out by galvanic amplification. For Achieving the smallest possible dimensions of the chip resistors is this galvanic amplification is also a requirement. In order to there are the process steps for strengthening the contact structure erase by dip soldering, and it becomes the resistance layer covered by masks to complete the galvanic process step to execute.

Es kann auch vorteilhaft sein, um den Widerstandsbereich extrem nieder- oder hochohmig zu erweitern, die Widerstandsschicht im Siebdruckverfahren mit Dickschichtpaste herzustellen.It can also be advantageous to extreme the resistance range to expand with low or high impedance, the resistance layer in Manufacture screen printing process with thick film paste.

An einem Ausführungsbeispiel wird die Erfindung näher erläutert. In den zugehörigen Zeichnungen zeigen:The invention is explained in more detail using an exemplary embodiment. In the accompanying drawings:

Fig. 1 einen Ausschnitt aus einem Substrat mit einem Chip-Wi derstand, Fig. 1 a section of a resistor substrate having a chip-Wi,

Fig. 2a bis 2g die Entstehung eines Chip-Widerstandes in der Folge des Verfahrensablaufes. FIG. 2a to 2g, the formation of a chip resistor as a result of the process sequence.

In Fig. 1 ist ein Teil eines Substrats 1 aus Al₂O₃-Dickschichtke ramik mit einer Dicke von 0,3 mm dargestellt. Auf dem Substrat 1 werden die Chip-Widerstände 2 matrixartig in m+1 Zeilen und n Spalten hergestellt. Ein Chip-Widerstand 2 ist hervorgehoben dargestellt. Den Ausgang bildet ein großflächiges Substrat 1 aus Al₂O₃-Dickschichtkeramik mit einer Dicke von 0,3 mm. Auf diesem Substrat 1 sind in m +1 Zeilen und n Spalten die herzustellenden Chip-Widerstände 2 (nachfolgend Chips genannt) angegeben. In Fig. 1, a part of a substrate 1 made of Al₂O₃ thick-film ceramic is shown with a thickness of 0.3 mm. The chip resistors 2 are produced on the substrate 1 in a matrix-like manner in m + 1 rows and n columns. A chip resistor 2 is shown highlighted. The output forms a large-area substrate 1 made of Al₂O₃ thick-layer ceramic with a thickness of 0.3 mm. The chip resistors 2 to be produced (hereinafter referred to as chips) are specified on this substrate 1 in m +1 rows and n columns.

Die einzelnen Fig. 2a bis 2g zeigen die wesentlichen Schritte des Grundverfahrens zur Herstellung der Chips in Flachbauform.The individual FIGS. 2a to 2g show the essential steps of the basic method for producing the chips in a flat design.

In das Substrat 1 werden im gebrannten Zustand mittels Laser H-förmige Ausbrüche 3 eingebracht (Fig. 2a). Der Abstand gegenüberliegender Schnittflächen beträgt 0,5 mm und ist so dimensioniert, daß einerseits nach der Kontaktbeschichtung eine ausreichende Schichtdicke auf den Seitenflächen der Kontaktberei che garantiert ist und andererseits eine maximale Anzahl Chips 2 auf dem Substrat 1 angeordnet werden kann. Anschließend werden mittels Laser die Kanten 4 als Trennkanten der Chips 2 vorge ritzt. Diese Kanten 4 markieren die Bruchflächen der Chips 2 nach dem Vereinzeln (Fig. 2b). Auf der Seite des Substrats 2, auf der die Widerstandsschicht aufgetragen werden soll, wird eine Lift maske 5 mittels Siebdruck aufgetragen und in bekannter Weise einem Trocknungsprozeß unterzogen. Diese Liftmaske 5 strukturiert die Oberfläche so, daß die Flächenbereiche für den Widerstand für die Widerstandsbeschichtung frei liegen und sich zwischen den in Spaltenrichtung angeordneten Widerständen trennende Lackstreifen 6 befinden (Fig. 2c).H-shaped cutouts 3 are introduced into the substrate 1 in the fired state by means of a laser ( FIG. 2a). The distance between opposite cut surfaces is 0.5 mm and is dimensioned such that, on the one hand, a sufficient layer thickness is guaranteed on the side surfaces of the contact areas after the contact coating and, on the other hand, a maximum number of chips 2 can be arranged on the substrate 1 . Subsequently, the edges 4 are pre-scored by laser as separating edges of the chips 2 . These edges 4 mark the broken surfaces of the chips 2 after the separation ( FIG. 2b). On the side of the substrate 2 on which the resistance layer is to be applied, a lift mask 5 is applied by means of screen printing and subjected to a drying process in a known manner. This lift mask 5 structures the surface such that the surface areas for the resistance for the resistance coating are exposed and there are lacquer strips 6 separating the resistances arranged in the column direction ( FIG. 2c).

Durch Magnetron-Zerstäubung wird auf das so maskierte Substrat 1 eine Widerstandsschicht aus NiCr von 100 nm Dicke ganz flächig aufgebracht. In dem anschließenden Lackliftprozeß entstehen strukturiert die Widerstände 7 auf den Chips (Fig. 2d). Diese werden anschließend in einem Temperprozeß stabilisiert.By means of magnetron sputtering, a resistance layer made of NiCr and having a thickness of 100 nm is applied to the entire surface of the masked substrate 1 . In the subsequent lacquer lift process, the resistors 7 are structured on the chips ( FIG. 2d). These are then stabilized in a tempering process.

Danach werden auf beiden Seiten des Substrats 1 im Siebdruckver fahren erneut Liftlack-Masken 8 aufgetragen und getrocknet. Diese Masken 8 strukturieren die Ober- und Unterseite des Substrats 1 derart, daß alle fünf Flächen jedes Kontakts 9 freiliegen (Fig. 2e). In einem Sputterätzprozeß werden die Flächen für die Kontakte 9 ganzflächig beidseitig vorbehandelt. Dieser Prozeß reinigt alle Flächen der Kontaktbereiche und trägt die im Stabilisierungstem perschritt auf der bereits aufgebrachten Widerstandsschicht 7 gewachsene Oxidhaut im Kontaktbereich ab. Anschließend erfolgt ebenfalls ganz flächig und beidseitig auf dem Substrat 1 das Aufbringen des Kontaktschichtsystems mittels Magnetron-Zerstäu bung. Dieses Kontaktschichtsystem besteht aus einer 100 nm dicken Haftschicht aus NiCr, einer 500 nm dicken Leitschicht aus Cu und einer 200 nm dicken Lötschicht aus CuNi. Im anschließenden Lackliftprozeß werden die Kontaktbereiche der Widerstands-Chips strukturiert (Fig. 2f). Durch Innenbeschichtung der H-förmigen Ausbrüche 3 entstehen Verbindungen der Chips 2 in Spaltenrich tung. Diese Verbindung stellt keinen Nachteil in der Weiterverar beitung dar, da alle folgenden Meßschritte an in Zeilenrichtung angeordneten Chips 2 erfolgen. Diese Kontakte 9 werden mit Lötzinn in einem Tauchlötprozeß verstärkt. Damit entsteht sowohl ein sehr niederohmiger Kontakt als auch ein montagefähiges Lotdepot.Then lift lacquer masks 8 are again applied and dried on both sides of the substrate 1 in the screen printing process. These masks 8 structure the top and bottom of the substrate 1 in such a way that all five surfaces of each contact 9 are exposed ( FIG. 2e). In a sputter etching process, the surfaces for the contacts 9 are pretreated on both sides of the entire surface. This process cleans all surfaces of the contact areas and removes the oxide skin grown in the stabilization step on the already applied resistance layer 7 in the contact area. The contact layer system is then also applied over the entire area and on both sides of the substrate 1 by means of magnetron atomization. This contact layer system consists of a 100 nm thick adhesive layer made of NiCr, a 500 nm thick conductive layer made of Cu and a 200 nm thick solder layer made of CuNi. In the subsequent lacquer lift process, the contact areas of the resistance chips are structured ( FIG. 2f). By coating the inside of the H-shaped cutouts 3 , connections of the chips 2 are made in the direction of the columns. This connection is not a disadvantage in further processing, since all subsequent measurement steps take place on chips 2 arranged in the row direction. These contacts 9 are reinforced with solder in a dip soldering process. This creates both a very low-resistance contact and an assembly-ready solder depot.

Im nächsten Schritt erfolgt die Elektronenstrahl-Mikrobearbeitung der Chips 2. Es werden in bekannter Weise mäanderförmige Struktu ren erzeugt, die in einem Trimmprozeß zur Einstellung des Endwer tes des Widerstandes dienen (Fig. 2g).In the next step, the electron beam micromachining of the chips 2 takes place . There are meandering struktu generated in a known manner, which serve in a trimming process to adjust the end value of the resistance ( Fig. 2g).

Im Siebdruck wird auf die abgeglichenen Widerstände 7 ein Schutz lack aufgetragen. Abschließend werden die Chips 2 im Substratver band den Endprüfungen unterzogen und durch Brechen der laservor geritzten Kanten 4 vereinzelt.In screen printing, a protective varnish is applied to the matched resistors 7 . Finally, the chips 2 are subjected to the final tests in the substrate bond and are separated by breaking the laser-scratched edges 4 .

Claims

1. Process for the production of chip resistors in flat form, consisting of an insulating planar substrate, preferably ceramic substrate, with wrap-around contacts applied at both ends, by applying resistance layers by magnetron sputtering or by thick-film technology and contact layers by magnetron sputtering on a large-area substrate using masks in the lift-off process and matching the resistances with an electron or laser beam, characterized by the following steps:

- Outbreaks are introduced into the substrate in a matrix-like arrangement of m + 1 rows and n columns, which are designed in such a way that in the contact areas of each chip its contact face and side area areas are exposed and their mutually opposite parallel areas at a distance of at least at least one Substrate thickness are arranged,
the substrate is pre-scored on one side or on both sides along the side faces of the chips which connect the contact side face regions of each chip and on which the chip is to be broken later when singling,
- The substrate is covered on one side with a lift paint mask so that adjacent chips are separated from one another in the line direction by paint strips and the chips in the areas of resistance and contact side surfaces, contact end faces, contact top and bottom contacts are exposed for the subsequent resistance coating, the width of the exposed Area in the resistance region has at least the width of the chips,
full-surface coating of the covered substrate with a resistance layer or a resistance layer system, after which the resistance structures are produced by a lift-off process,
- stabilization tempering of the resistance structures,
covering the substrate on both sides, each with a lift paint mask, in such a way that all contact areas of the chip and the other inner breakout areas are exposed for the subsequent contacting,
full-surface and mutual pretreatment of the substrate, preferably by sputter etching and subsequent application of one or more contact layers from both sides of the substrate,
Generation of the contact structures by means of a lift-off process,
- reinforcement of the contact areas by dip soldering or galvanic,
- structuring and adjustment of the resistances by means of electron beam or laser processing,
Applying a protective lacquer in one or more layers, at least over the area of the resistance layer,
- electrical testing and, if necessary, fine adjustment of the resistances using an electron or laser beam,
- Separation of the chips.

2. The method according to claim 1, characterized in that the Breakouts into the substrate prior to firing the substrate Laser or punching can be introduced.

3. The method according to claim 1, characterized in that the Breakouts into the fired substrate using a laser be introduced.

4. The method according to claim 1, characterized in that the scoring the substrates on one or both sides by laser or Saw is performed.

5. The method according to claim 1 to 4, characterized in that after scoring the chips and the following whole area Coating the substrate with the resistance layer chips adjacent to the column direction due to abrasive processes be isolated from one another by at least one separating cut and then the stabilization tempering of the resistance layer and all subsequent steps are carried out.

6. The method according to claim 5, characterized in that the Separating cut is carried out by means of a laser or saw cuts.