-
Die Erfindung betrifft das Gebiet der Leistungshalbleiterschalter, insbesondere eine Ansteuerschaltung für Leistungshalbleiterschalter und ein entsprechendes Verfahren zur Unterdrückung parasitärer Oszillationen beim Abschalten des Halbleiterbauelementes.
-
Bei Leistungshalbleiterschalter, die heutzutage in z. B. Stromrichtern verwendet werden (beispielsweise MOSFETs oder IGBTs), können dynamisch (d. h. bei einem Schaltvorgang) parasitäre Oszillationen auftreten. Derartige Oszillationen können Frequenzen von bis zu 100 MHz und mehr aufweisen und sind aufgrund der hohen Sperrspannungen und der hohen Ströme, die in derartigen Leistungshalbleiterschalter auftreten, sehr energiereich, was wiederum eine signifikante elektromagnetische Störausstrahlung (electromagnetic interference, EMI) zur Folge haben kann. Die Publikation
DE 10 2009 030 738 A1 beschreibt eine Verfahren zum Ansteuern eines in Rückwärtsrichtung leitfähigen IGBTs (RC-IGBT). Der Artikel R. Hermann, E. U. Krafft, A. März: Reverse-conducting-IGBTs – A new IGBT technology setting new benchmarks in traction converters, in: Proc. of 15th European Conference an Power Electronics and Applications (EPE), S. 1–8, 2–6 Sept. 2013, beschreibt die wesentlichen Vorteile von 6.5 kV-RC-IGBTs im Vergleich zu älteren Zwei-Chip-Lösungen mit IGBT und separater Freilaufdiode sowie auch die damit verbundenen erhöhten Anforderungen an die Ansteuerung des Gates.
-
Beim Design von Leistungshalbleitermodulen sollte – je nach Anwendung – darauf geachtet werden, dass die erwähnten Oszillationen und die damit verbundene Störausstrahlung (EMI) möglichst gut unterdrückt werden. Beispielsweise können (experimentell oder mit Hilfe von Simulationen) ein Modul so gestaltet und die darin verwendeten Bauelemente so dimensioniert werden, dass keine parasitären Schwingkreise entstehen, in denen die erwähnten parasitären Oszillationen (dynamisch) auftreten können. Des Weiteren kann mit Hilfe von sogenannten Gate-Treiberschaltungen die Flankensteilheit der an einem Leistungstransistor während eines Schaltvorgangs auftretenden Signale (Laststrom und Drain-Source- bzw. Kollektor-Emitter-Spannung) beeinflusst werden. Zu diesem Zweck enthalten die Gate-Treiberschaltung an ihrem Ausgang einen Gate-Widerstand (dieser kann auch in dem Leistungshalbleiterschalter integriert sein), der den Gatestrom beim Ein- und Ausschaltvorgang begrenzt. Hohe Gate-Widerstände begrenzen zwar die erwähnte Flankensteilheit und können parasitäre Oszillationen verhindern, haben jedoch auch entsprechend hohe Schaltverluste zur Folge.
-
Eine der Erfindung zugrunde liegende Aufgabe besteht darin, eine Ansteuerschaltung und ein korrespondierendes Ansteuerverfahren für einen Leistungshalbleiterschalter zu finden, mit der bzw. mit dem dynamisch auftretende parasitäre Oszillationen beim Schalten hoher Ströme und/oder Spannungen unterdrückt werden können.
-
Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 10 gelöst. Verschiedene Ausführungsformen und Weiterentwicklungen der Erfindung sind Gegenstand der Abhängigen Ansprüche.
-
Es wird Schaltungsanordnung und ein Verfahren zum Ansteuern eines IGBTs mit einem Kollektor, einem Emitter und einem Gate beschrieben. Gemäß einem Aspekt der Erfindung weist die Schaltungsanordnung folgendes auf: Eine dem Gate des IGBTs vorgeschaltete Gate-Treiberschaltung, die dazu ausgebildet ist, ein Treibersignal nach Maßgabe eines Logiksignals an seinem Ausgang zu erzeugen, um das Gate des IGBT zu laden oder zu entladen, sowie eine Trigerschaltung, die dazu ausgebildet ist, an einem einen ersten Zeitpunkt t1 ein Triggersignal SPULSE zu erzeugen, der – während eines Ausschaltvorganges des IGBTs – zeitlich im Bereich des Anstiegs der Kollektor-Emitterspannung VCE liegt. Das Triggersignal wird mit dem Logiksignal verknüpft wird, sodass die Gate-Treiberschaltung als Reaktion auf das Triggersignal für einen definierten Zeitraum ein Treibersignal mit einem Pegel erzeugt, der das Gate des IGBT wieder auflädt.
-
Gemäß einem weiteren Aspekt der Erfindung weist das Verfahren Folgendes auf: das Erzeugen eines Treibersignals nach Maßgabe eines Logiksignals, um das Gate des IGBT zu laden oder zu entladen, sowie das Erzeugen eines Triggersignals, das einen ersten Zeitpunkt signalisiert, der – während eines Ausschaltvorganges des IGBTs – zeitlich im Bereich des Anstiegs der Kollektor-Emitterspannung (VCE) liegt. Ein Treibersignal wird zum ersten Zeitpunkt, oder eine Verzögerungszeit später, für einen definierten Zeitraum mit einem Pegel erzeugt, der das Gate des IGBT wieder auflädt.
-
Die Erfindung wird nachfolgend anhand von den in den Abbildungen dargestellten Beispielen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Erfindung beschränkt sich nicht nur auf die dargestellten Aspekte. Vielmehr wird Wert darauf gelegt, die der Erfindung zugrunde liegenden Prinzipien darzustellen. In den Abbildungen zeigt:
-
1A zeigt einen Insulated Gate Bipolar Transistor (IGBT), der von einer Gate-Treiberschaltung über einen Gate-Widerstand angesteuert wird;
-
1B illustriert die durch parasitäre Induktivitäten und Widerstände bedingte Asymmetrie bei der parallelen Ansteuerung mehrerer Transistoren;
-
2 zeigt beispielhaft die Signalverläufe von Kollektorstrom (Laststrom), Kollektor-Emitter-Spannung und Gate-Emitter-Spannung während eines Abschaltvorgangs des IGBT;
-
3 zeigt ein Beispiel eines Signalverlaufs des Gate-Treiber-Ausgangssignals gemäß einem Beispiel der Erfindung;
-
4 zeigt ein Beispiel eines Signalverlaufs des Gate-Treiber-Ausgangssignals gemäß einem weiteren Beispiel der Erfindung;
-
5 zeigt ein Beispiel einer Schaltung zum Triggern eines Pulses gemäß 3; und
-
6 zeigt einen IGBT, der von einer Gate-Treiberschaltung über einen Gate-Widerstand gemäß einem Beispiel der Erfindung angesteuert wird.
-
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Komponenten mit jeweils gleicher oder ähnlicher Bedeutung. Einzelne technische Merkmale der unterschiedlichen Ausführungsbeispiele lassen sich – soweit technisch möglich und sinnvoll – im Allgemeinen mit Merkmalen anderer Ausführungsbeispiele kombinieren, auch wenn dies nicht explizit erwähnt wird.
-
Wie eingangs erwähnt können in Leistungshalbleiterschaltern dynamisch parasitäre Oszillationen auftreten, welche unter anderem eine erhöhnte Störausstrahlung (EMI) zur Folge haben. Die physikalischen Vorgänge, die zu derartigen Oszillationen führen können sind komplex. Eine Kategorie von Oszillationen wird unter dem Begriff Trägerlaufzeit-Oszillationen (Transit Time Oscillations) zusammengefasst (siehe z. B. J. Lutz et al: Semiconductor Power Devices (Kapitel 13.3), Springer-Verlag, 2011). Darunter fallen z. B. sogenannte IMPATT-Oszillationen (Impact Ionisation Transit Time (IMPATT) Oscillations) und PETT-Oszillationen (Plasma Extration Transit Time (PETT) Oscillations).
-
Ein Leistungshalbleiterbauelement hat eine Mittelzone einer bestimmten Weite wB (auch Basiszone oder Driftzone). Beim Abschaltvorgang eines bipolaren Bauelements werden vorhandene Ladungsträger ausgeräumt, ein Teil davon zu einem Zeitpunkt, zu dem sich eine bereits eine Raumladungszone ausgebildet hat. Die Ladungsträger durchlaufen das das Bauelement mit der Driftgeschwindigkeit vSAT, was eine Ladungsträgerlaufzeit (transit time) tT = w/vSAT (mit w < wB) zur Folge hat. Dieser Trägerlaufzeit tT kann Frequenz fT ≈ tT –1 zugeordnet werden; Trägerlaufzeit-Oszillationen treten also bei einer Frequenz in dieser Größenordnung auf, die – abhängig von der Basisweite wB – in der Größenordnung von 100 MHz bis 1 GHz liegen kann. Derartige Trägerlaufzeit-Oszillationen können für die Herstellung von Mikrowellen-Oszillatoren benutzt werden. Bei Leistungshalbleiterbauelementen sind solche Trägerlaufzeit-Oszillationen meist unerwünscht und sollten vermieden bzw. unterdrückt werden, da die resultierende Störabstrahlung (EMI) Treiberschaltungen und andere elektronische Komponenten in unerwünschter Weise beeinflusst werden können.
-
Sogenannte dynamische IMPATT-Oszillationen (IMPact ionization Avalanche Transit-Time) beruhen auf ähnlichen Prinzipien wie die Funktionsweise vom IMPATT-Dioden, einem Bauelement, das als Mikrowellen-Oszillator verwendet wird. Bei IMPATT-Dioden wird die statische Sperrspannung überschritten und das Bauelement im Lawinendurchbruch betrieben. Dynamische IMPATT-Oszillationen finden jedoch bei deutlich geringeren Spannungen als der Lawinendurchbruchspannung statt. Dynamische IMPATT-Oszillation wird durch ein durch Bestrahlung mit energiereicher Strahlung erzeugte Rekombinationszentren (K-Zentrum) verursacht. Das K-Zentrum hat die Eigenschaft eines temporären Donators; bei Stromführung in Durchlassrichtung wird es mit einem Loch besetzt ist positiv geladen. Die effektive Dotierung wird dadurch erhöht. Nach dem Umpolen der Spannung wird das Zentrum entladen, wobei der Entladevorgang eine bestimmte Zeitkonstante aufweist. Folglich weist das Bauelement temporär eine höhere Dotierung auf, was wiederum eine signifikant verringerte Lawinendurchbruchsspannung zur Folge hat. Bei einem schnell schaltenden Transistor wie z. B. ein IGBT kann die Sperrspannung schon sehr kurze Zeit nach dem Abschalten einer Diode (allgemein ein pn-Übergang) anliegen an und Stoßionisation (Impact Ionisation) setzt ein. Die vorübergehend verminderte Lawinendurchbruchspannung wird erreicht und ein durch Avalanching (Lawinendurchbruch) erzeugter Stromflus tritt in Erscheinung. Wird das Bauelement stärker in den Bereich des Lawinendurchbruchs getrieben, setzt die IMPATT-Schwingung ein.
-
Sogenannte PETT-Oszillationen können ebenfalls bei IGBTs und Dioden auftreten. Der den PETT-Oszillationen zugrunde liegende Mechanismus ist verwandt mit dem der BARITT-Diode (BARrier Injection Transit Time Diode), welche ebenfalls als Mirkowellenoszillator vorgesehen ist. Die Effekte und Beispiele von IMPATT-Oszillationen und PETT-Oszillationen sind in der einschlägigen Fachliteratur erläutert (siehe z. B. J. Lutz et al: Semiconductor Power Devices (Kapitel 13.3), Springer-Verlag, 2011).
-
Eine weitere Kategorie von Oszillationen entsteht beim sogenannten dynamischen Avalanche (Lawinendurchbruch) und werden daher auch als transiente Avalanche-Oszillationen (TAO) bezeichnet. Bei IGBTs (allgemein bei bipolaren Bauelementen) ist im stationären Durchlass-Zustand ein Elektron-Löcher Plasma aufgebaut. Das Plasma ist elektrostatisch neutral und daher liegt die Dichteverhältnis von Elektronen und Löchern bei 1:1. Da die Ladungsträgermobilität der Elektronen rund drei Mal höher als die der Löcher ist, ist die Proportionalität zwischen Elektronenstrom und Löcherstrom ungefähr drei. Beim Abschalten des IGBTs reduziert sich der Elektronenstrom durch den MOS-Kanal und die erwähnte Proportionalität zwischen Elektronenstrom und Löcherstrom verändert sich. Zum Zeitpunkt des Versiegens des Kanalstroms fließt jedoch der Laststrom – oder zumindest ein großer Teil davon – noch weiter, was zur Folge hat, dass der Anteil des Elektronenstroms am Laststrom durch einen entsprechenden Löcherstrom übernommen werden muss. Die Löcherdichte am Emitter steigt in dem Maße wie sich die Elektronendichte reduziert. Das wiederum hat eine Netto-Löcherdichte (Löcherdichte abzüglich der Elektronendichte) zur Folge und ein entsprechendes elektrisches Feld baut sich in der Nähe des Emitters auf.
-
Ein abruptes Abschalten kann also eine elektrische Feldspitze in der Nähe des Emitters verursachen, die einen transienten Lawinendurchbruch zur Folge hat. Die durch das Avalanching erzeugten Elektronen fließen durch die Raumladungszone (auch Deplation-Region) zum Kollektor. Dort können zusätzliche Löcher erzeugt werden, die unter dem Einfluss des elektrischen Feldes zum Emitter hin fließen. Die dafür benötigte Transitzeit kann zu einer Phasenverschiebung zwischen dem Kollektorstrom (Laststrom) und der Kollektor-Emitter-Spannung des Bauelements führen. Oszillationen ähnlich wie bei den zuvor diskutierten IMPATT- und PETT-Effekten können dadurch hervorgerufen werden. Parasitäre Komponeten eines IGBT-Chips wie z. B. Streuinduktivitäten von Bonddrähten und Sperrschichtkapazitäten können Schwingkreise bilden und wenn die Eigenfrequenzen dieser Schwingkreise in einem Frequenzbereich liegt, der durch den Trägerlaufzeit-Effekt angeregt wird, können transiente Avalanching Oszillationen (TAO) entstehen. Wie erwähnt können derartige Oszillationen starke Störabstrahlungen zur Folge haben. Im Gegensatz zu PETT-Oszillationen, die während der Tailstrom-Phase des Kollektorstroms auftreten können (zu diesem Zeitpunkt ist der Schaltvorgang schon fast zu Ende), treten transiente Avalanche-Oszillationen früher auf, während des Anstiegs der Kollektor-Emitterspannung auf, d. h. während des Aufbaus des elektrischen Feldes in der Basis des Transistors.
-
Leistungs-IGBTs sind meist aus einer Parallel-Schaltung einer Vielzahl von Transistorzellen aufgebaut. Herstellungsbedingt sind diese Zellen nicht alle identisch. Eine gewisse Inhomogenität und unterschiedliche Einsatzspannungen der einzelnen Zellen ist unvermeidbar. Beim Schalten fließt iim Gate-Stromkreis ein Gatestrom iG. Die durch das Design des Leistungshalbleitermoduls bedingte Asymmetrie führt zusätzliche dazu, dass nicht alle Chips und auch nicht alle Transistorzellen gleichzeitig geschaltet werden können. Die erwähnte Asymmetrie entsteht durch parasitäre Widerstände und Induktivitäten im Gate-Stromkreis, die im Modul und auch auf dem Chip nicht vermieden werden können. Stromfilamentierung mit lokal überhöhter Stromdichte (Hot-Spots) kann eine Folge sein. Des Weiteren werden auch TAO begünstigt. Diese Situation wird später in Bezug auf 1B noch näher erläutert.
-
Konstruktive Maßnahmen beim Design von Leistungshalbleitermodulen, um transiente Avalanche-Oszillationen zu vermeiden sind nicht bekannt. Im Allgemeinen wird versucht, die Ausbildung von Schwingkreisen in der Nähe der IGBT-Chips und der (Freilauf-)Dioden-Chips zu vermeiden. Des Weiteren werden Gate-Widerstände (teilweise separat für einzelne Transistorzellen oder Gruppen von Transistorzellen) verwendet, um die Schaltgeschwindigkeit zu beeinflussen und die erwähnten Inhomogenitäten zu reduzieren. Gemäß den hier beschriebenen Ausführungsbeispielen wird das Problem der Oszillationen nicht durch eine bestimmte Ausgestaltung des Leistungshalbleitermoduls eliminiert, sondern durch eine in der Folge näher beschriebene Methode, den Leistungshalbleiterschalter während des Abschaltvorgangs anzusteuern.
-
In 1A ist die übliche Konfiguration eines Leistungshalbleiterschalters in einem Leistungshalbleitermoduls dargestellt. Als Leistungshalbleiterschalter wird ein IGBT T1 verwendet, beispielsweise als Teil einer Transistor-Halbbrücke, aber auch einzeln als High-Side- oder Low-Side Schalter. Im Falle eines High-Side-Schalters wäre der Kollektor C mit der Eingangsgleichspannung VDC (bei Stromrichtern als Zwischenkreisspannung bezeichnet) und der Emitter E mit einem Ausgangsschaltungsknoten verbunden, an dem die Ausgangsspannung bereit gestellt wird. Im Falle eines Low-Side-Schalters wäre der Kollektor C mit dem Ausgangsschaltungsknoten (Ausgang der Transistor-Halbbrücke) und der Emitter E mit einem Referenzpotential (Masse GND, 0 V) verbunden. Parallel zum IGBT T1 kann eine Freilaufdiode geschaltet sein. Kollektor C und Emitter E bilden allgemein den Laststrompfad des Transistors T1, der den Laststrom iC (Kollektorstrom) führt. Der Spannungsabfall VCE über dem Laststrompfad des Transistors T1 wird als Kollektor-Emitter-Spannung bezeichnet. Bei eingeschaltetem Transistor ist diese im Wesentlichen durch den Einschaltwiderstand RON des Transistors T1 vorgegeben (VCEmin = RON·iC). Bei ausgeschaltetem Transistor ist die Kollektor-Emitter-Spannung VCE gleich der Sperrspannung, die der Zwischenkreisspannung VDC entspricht.
-
Das Gate G des IGBTs T1 ist der Steueranschluss des IGBT. Dieser wird von einer Treiberschaltung 10 angesteuert. Diese ist dazu ausgebildet an ihrem Ausgang eine Gate-Treiberspannung VG zu erzeugen, beispielsweise +15 V (um den Transistor einzuschalten) oder –15 V (um den Transistor auszuschalten. Der Ausgang des Gate-Treibers 10 ist mit dem Gate G über einen Gate-Widerstand RG verbunden, der den resultierenden Gate-Strom iG begrenzt. Die Gate-Treiberspannung VG liegt also über einer Serienschaltung von Gate-Widerstand RG und Gate-Emitter-Kapazität CGE an. Die Spannung zwischen Gate G und Emitter E wird als Gate-Emitter-Spannung VGE bezeichnet. Während die Gate-Treiberspannung VG vom Gate-Treiber in Abhängigkeit eines binären Eingangssignals SIN eingestellt wird, sind der Gate-Strom iG und die Gate-Emitterspannung ein Resultat des komplexen Schaltvorgangs, der sich im Inneren des Transistors T1 abspielt.
-
Die Signalverläufe von Gate-Emitter-Spannung VGE, Kollektor-Emitter-Spannung VCE und Kollektorstrom iC während des Abschaltens eines IGBTs (Nennwerte 6,5 kV, 600 A) ist in 2 schematisch dargestellt. Der Kollektorstrom iC fällt vom Nennwert (600 A) auf Null während die Kollektor-Emitter-Spannung VCE von einigen wenigen Volt (RON·600 A) auf rund 3,75 kV steigt. Die Gate-Emitter-Spannung fällt in diesem Zeitraum von ca. 15 V auf –15 V. Die Gate-Treiberspannung VG fällt zum Zeitpunkt t = 0 abrupt vom +15 V auf –15 V (in 2 nicht eingezeichnet). Beim Anstieg der Kollektor-Emitter-Spannung VCE kann es zu einem temporären Überschreiten einer kritischen (Durchbruchs-)Feldstärke in der Nähe des Emitters des IGBTs T1 kommen und folglich zu einer Erzeugung von Ladungsträgern durch den Avalanche-Effekt, was zu den eingangs erwähnten TAO führen kann.
-
1B dient zur Illustration der bereits erwähnten Asymmetrie bei der Ansteuerung mehrerer Transistoren (beispielhaft sind vier Transistoren T1 bis T4 dargestellt). Jedem der vier Transistoren wird über einen Gate-Widerstand RG1, RG2, RG3, RG4 angesteuert. Zwischen zwei benachbarten Anschlüssen der Gate-Widerstände liegt jeweils ein parasitärer Widerstand (bezeichnet mit RP1 bis RP3) und eine eine parasitäre Induktivität (bezeichnet mit LP1 bis LP3). Auch zwischen den Emitteranschlüssen der IGBTs T1 bis T4 liegen Streuinduktivitäten (bezeichnet mit LE1 bis LE3). Diese parasitäre Komponenten können beispielsweise durch Leitungen (z. B. Bonddrähte oder Streifenleitungen) gebildet werden. Anhand dieser Abbildung wird deutlich, dass auch bei gemeinsamer Ansteuerung der Transistoren durch eine Gate-Treiberspannung VG der resultierende Gate-Strom und damit die Gate-Emitter-Spannung nicht für jeden einzelnen Transistor der bzw. die gleiche ist. Die Transistoren schalten nicht genau gleich, wodurch das Auftreten von TAO begünstigt wird.
-
Um transiente Avanlanche-Oszillationen während des Abschaltens eines IGBTs zu vermeiden, wird gemäß einem Beispiel der Erfindung während eines Abschaltvorgangs (d. h. während des Entladens der Gate-Kapazität des IGBTs) der Entladevorgang umgekehrt und Ladungsträger auf das Gate zurückgepumpt. In anderen Worten, der MOS-Kanal wird für kurze Zeit wieder geöffnet und ein entsprechender Elektronenstrom (zusätzlich zum Löcherstrom) vorübergehend wieder ermöglicht. Das hat eine Reduktion der bereits erwähnten Netto-Löcherdichte und folglich eine Reduktion des lokalen elektrischen Feldstärke in der Nähe des Emitters zur Folge; ein Ladungsträgerinjektion durch Avalanching wird somit reduziert und somit die Ursache für TAO. Das Wechseln der Richtung des Gate-Stroms iG und/oder dessen Änderung diG/dt im Gate-Stromkreis kompensiert zum Teil die Auswirkungen der zuvor erwähnte Asymmetrie und führt zur homogeneren Stromverteilung und Reduktion der Stromfilamentierung.
-
Ein Beispiel für die beschriebene Maßnahme ist in 3 zu sehen. Der Abschaltvorgang wird zum Zeitpunkt t = t0 durch abruptes Umschalten der Gate-Treiberspannung VG von 15 V auf –15 V eingeleitet. Das auf VGE (z. B. +15 V) aufgeladene Gate des Transistors entlädt sich über den Gate-Widerstand RG und die Treibersschaltung 10 (vgl. 1), der Gate-Strom iG ist negativ. Die Kollektor-Emitter-Spannung VCE steigt an, während der Laststrom iC noch fast unverändert weiterfließt (vgl. 2). Sobald – zum Zeitpunkt t1 – die Kollektor-Emitter-Spannung VCE einen definierten Schwellwert VX überschreitet, wird die Gate-Treiber-Spannung VG noch einmal umgepolt, sodass der Gate-Strom iG wieder einen positiven Wert annimmt und Ladungsträger auf das Gate zurückgepumpt werden. Nach einer Pulsdauer TP (keiner 2 μs, z. B. im Bereich von 0,1 bis 0,8 μs, beispielsweise 0,4 μs) wird die Gate-Treiberspannung VG wieder auf den ursprünglichen negativen Wert von z. B. –15 V gesetzt und der Abschaltvorgang wird abgeschlossen. Der Puls mit einer positiven Gate-Treiberspannung VG (und folglich einem positiven Gatr-Strom) während des Abschaltvorganges muss so rechtzeitig getriggert werden, dass Kanal wieder (geringfügig) leitend wird und somit einen Elektronenstrom zulässt, der zum Laststrom iC (zusätzlich zum Löcherstrom) beiträgt. Der Puls muss jedoch kurz genug sein, um ein Wiedereinschalten des Transistors zu verhindern. Die Pulsdauer TP kann entweder rechnerisch (durch Simulation) oder experimentell ermittelt werden.
-
Der Schwellwert VX hängt beispielsweise von der Zwischenkreisspannung VDC ab und kann als fixer Bruchteil derselben eingestellt werden, z. B. VX = 0,7·VDC. Zwischen dem Überschreiten des Schwellwerts VX durch die Kollektor-Emitter-Spannung VCE und dem Umpolen der Gate-Treiberspannung VG kann auch eine Verzögerungszeit TD liegen. Dieser Fall ist in 4 gezeigt, bei dem der Schwellwert zu einem Zeitpunkt t1 überschritten, der Puls in der Treiberspannung VG jedoch erst eine Verzögerungszeit TD später (zum Zeitpunkt t2 = t1 + TD) erzeugt wird. Das Resultat ist im Wesentlichen das gleiche wie in dem Beispiel aus 3.
-
5 zeigt beispielhaft eine mögliche Implementierung einer Schaltung zur Erzeugung eines Treiberspannungs-Pulses wie er z. B. in 3 und 4 dargestellt ist. Ein Komparator K1 ist dazu ausgebildet, die Kollektor-Emitter-Spannung VCE mit einem Schwellwert VX zu vergleichen, der wiederum – z. B. mit Hilfe eines Spannungsteilers – aus der Zwischenkreisspannung VDC erzeugt wird. Sobald die Ungleichung VCE > VX erfüllt ist, wechselt das Ausgangssignal des Komparators auf von einem Low-Pegel auf einen High-Pegel und triggert ein Monoflop, das einen Puls der Länge TP erzeugt. Das Monoflop ist in dem Beispiel in 5 mit Hilfe des RC-Verzögerungsgliedes 11, des Inverters X1 und des UND-Gatters X2 implementiert. Der Inverter X1 ist dazu ausgebildet, das Ausgangssignal des Komparators K1 zu invertieren. Das Ausgangssignal des Inverters wechselt also von einem High-Pegel auf einen Low-Pegel sobald die Kollektor-Emitter-Spannung VCE den Schwellwert VX überschreitet. Das dem Inverter X1 nachgeschaltete Verzögerungsglied 11 verzögert diesen Wechsel um ca. die Zeit TP. Das UND-Gatter X3 verknüpft die Ausgangssignale des Komparators K1 und des Verzögerungsgliedes 11. Das Ausgangssignal SPULSE (Pulssignal) des UND-Gatters X2 ist ein Puls der Dauer TP, da das UND-Gatter X2 nur für die durch das Verzögerungsglied 11 bestimmte Verzögerungszeit TP transparent ist und den High-Pegel des Komparatorausgangssignals an seinen Ausgang durchschaltet.
-
In 6 ist die Anordnung aus 1A noch einmal dargestellt. Zusätzlich zu dem Beispiel aus 1A ist jedoch ein ODER-Gatter X3 vorgesehen, welches das Eingangssignal SIN mit dem Pulssignal SPULSE verknüpft, sodass der Gate-Treiber 10 auch dann eine positive Gate-Treiberspannung VG an seinem Ausgang erzeugt, wenn das Pulssignal SPULSE einen solchen vorgibt. Man erhält einen Signalverlauf wie in 3 dargestellt. Das Eingangssignal SIN wechselt zum Zeitpunkt t0 auf einen Low-Pegel und der Entladevorgang des Gates beginnt. Zum Zeitpunkt t1 wird das Gate wieder kurz nachgeladen aufgrund eines High-Pegels des Pulssignals SPULSE.
-
Für einen bestimmten IGBT kann der Zeitpunkt t1 zu dem die Spannung VCE den Schwellwert VX auch zeitgesteuert, d. h. über ein Verzögerungsglied ermittelt werden, da sich der Zeitpunkt t1 relativ zum Zeitpunkt t0 (Beginn des Abschaltvorgangs) während des Betriebs nicht wesentlich verändern wird. In diesem speziellen Fall wird der Puls in der Gate-Treiberspannung VG einfach zu einem festen Zeitpunkt t1 = t0 + TX ausgelöst, wobei die Verzögerung TX für jeden Typ von IGBT individuell angepasst werden muss.
-
Die Erfindung wurde anhand von Beispielen beschrieben. Für einen Fachmann ist jedoch klar, dass es bei den dargestellten Schaltungen im Wesentlichen um deren Funktion geht und dieselbe Funktion auch mit anderen, modifizierten Schaltungen realisierbar sind, die daher im Wesentlichen als äquivalent angesehen werden. Insbesondere können in unterschiedlichen Teilen von Logikschaltungen invertierte Pegel verwendet werden. Des Weiteren können sämtliche Gatter durch eine Kombination anderer Gatter (z. B. NAND oder NOR-Gatter) ersetzt werden, ohne die Funktion der Schaltung wesentlich zu verändern.
-
In der Folge werden einige Aspekte der oben beschriebenen Beispiele zusammengefasst, wobei es sich um eine vollständige Aufzählung handelt. Ein Beispiel der Erfindung betrifft eine Schaltungsanordnung zum Ansteuern eines IGBTs T1 mit einem Kollektor C, einem Emitter E und einem Gate G. Die Schaltungsanordnung weist eine dem Gate G des IGBTs vorgeschaltete Gate-Treiberschaltung 10 auf (siehe 1A, 5 und 6). Die Treiberschaltung 10 ist dazu ausgebildet, an ihrem Ausgang ein Treibersignal (Gate-Spannung VG) nach Maßgabe eines Logiksignals SIN, das der Treiberschaltung eingangsseitig zugeführt ist, zu erzeugen, um das Gate G des IGBT T1 zu laden oder zu entladen (d. h. ein- oder auszuschalten). Eine Trigerschaltung (siehe z. B. 5) erzeugt – während eines Ausschaltvorganges des IGBTs – an einem einen ersten Zeitpunkt t1 (oder eine Verzögerungszeit TD danach, siehe 4) ein Triggersignal SPULSE. Dieser erste Zeitpunkt t1 liegt zeitlich im Bereich des Anstiegs der Kollektor-Emitterspannung VCE. Dieser Bereich ist jenes Zeitintervall, der durch eine steigende Flanke in der Kollektor-Emitterspannung VCE definiert ist. Das Triggersignal SPULSE wird mit dem Logiksignal SIN verknüpft (siehe z. B. ODER-Gatter in 5), sodass die Gate-Treiberschaltung 10 als Reaktion auf das Triggersignal SPULSE für einen definierten Zeitraum (Pulsdauer TP) ein Treibersignal VG mit einem Pegel (z. B. +15 V) erzeugt, der das Gate des IGBT (vorübergehend) wieder auflädt und einen (zumindest geringen) Elektronenstrom durch den Kanal des IGBT ermöglicht. Die Pulsdauer ist beispielsweise kleiner 2 μs, insbesondere rund 0,4 μs.
-
Die Schaltungsanordnung gemäß kann weiter einen Gate-Widerstand RG aufweisen, der den Ausgang der Gate-Treiberschaltung 10 mit der Gate-Elektrode G des IGBTs T1 verbindet (siehe z. B. 1 und 6). Die Gate-Treiberschaltung 10 kann während des Ausschaltvorgangs als Treibersignal eine negative Spannung VG (z. B. –15 V) erzeugen, wobei jedoch als Reaktion auf das Triggersignal SPULSE für den definierten Zeitraum (Pulsdauer TP) eine positive Spannung erzeugt wird, sodass das Gate G des IGBTs T1 während dieses Zeitraums TP wieder nachgeladen wird (bevor im Anschluss der Entladevorgang fortgesetzt wird). Die Gate-Treiberschaltung 10 erzeugt also nach Ablauf des Zeitraums TP wieder ein Treibersignal VG mit einem Pegel (z. B. –15 V), der das Gate des IGBT wieder entlädt (und weiteren Elektronenstrom durch den Kanal des IGBTs verhindert).
-
Die Trigerschaltung kann dazu ausgebildet sein, die Kollektor-Emitterspannung VCE mit einem Schwellwert VX zu vergleichen, wobei der erste Zeitpunkt t1 jener ist, an dem die Kollektor-Emitterspannung VCE den Schwellwert VX überschreitet. Zu diesem Zeitpunkt (oder eine Verzögerungszeit TD später, vgl. 4) wird auch das Triggersignal SPULSE erzeugt. Der Schwellwert VX kann ein durch einen Spannungsteiler definierter Bruchteil der an dem IGBT anliegenden Sperrspannung VDC sein. Im Falle eines Stromrichters ist diese Sperrspannung die Zwischenkreisspannung.
-
Alternativ kann das Triggersignal auch rein zeitgesteuert erzeugt werden. Das heißt, das Triggersignal SPULSE wird zu einem Zeitpunkt (dem ersten Zeitpunkt t1) erzeugt, der eine vorgebbare eine Verzögerungszeit nach jenem Zeitpunkt liegt, zu dem das Logiksignal SIN auf einen Pegel (z. B. von +15 V auf –15 V) wechselt, der ein Abschalten des Transistors anzeigt. Die Vorgebbare Verzögerungszeit muss – abhängig von den Transistoreigenschaften – so gewählt werden, dass die oben genannte Bedingung erfüllt ist, nämlich das Triggersignal fällt zeitlich in den Bereich der steigenden Flanke der Kollektor-Emitterspannung VCE.
-
Ein weiterer Aspekt der Erfindung liegt in einem Verfahren zum Ansteuern eines IGBTs. Gemäß einem Beispiel der Erfindung umfasst das Verfahren das Erzeugen eines Treibersignals VG nach Maßgabe eines Logiksignals SIN, um das Gate des IGBT zu laden oder zu entladen. Ein Triggersignal SPULSE wird erzeugt, das einen ersten Zeitpunkt t1 anzeigt, der – während eines Ausschaltvorganges des IGBTs – zeitlich im Bereich des Anstiegs der Kollektor-Emitterspannung VCE liegt. Zu diesem Zeitpunkt t1, oder eine Verzögerungszeit später wird ein Treibersignal VG für einen definierten Zeitraum TP mit einem Pegel erzeugt, der das Gate des IGBT wieder auflädt. Um den ersten Zeitpunkt zu bestimmen kann die Kollektor-Emitter-Spannung VCE mit einem Schwellwert VX verglichen werden. Das Triggersignal SPULSE wird erzeugt, wenn die Kollektor-Emitter-Spannung VCE den Schwellwert VX übersteigt.
