DE102013206597A1 - Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads Download PDF

Info

Publication number
DE102013206597A1
DE102013206597A1 DE201310206597 DE102013206597A DE102013206597A1 DE 102013206597 A1 DE102013206597 A1 DE 102013206597A1 DE 201310206597 DE201310206597 DE 201310206597 DE 102013206597 A DE102013206597 A DE 102013206597A DE 102013206597 A1 DE102013206597 A1 DE 102013206597A1
Authority
DE
Germany
Prior art keywords
trench
wafer composite
connection pads
lateral connection
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310206597
Other languages
English (en)
Inventor
Julian Gonska
Timo Schary
Hubert Benzel
Eckhard Graf
Stefan Busse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201310206597 priority Critical patent/DE102013206597A1/de
Publication of DE102013206597A1 publication Critical patent/DE102013206597A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H01L2224/06187—On contiguous sides of the body with specially adapted redistribution layers [RDL]
    • H01L2224/06188—On contiguous sides of the body with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Maßnahmen vorgeschlagen, durch die dickere Halbleiterbauelemente (10), deren Funktionalität (11) zumindest teilweise in der Bauelementvorderseite realisiert ist, wie z.B. mikromechanische Sensor- und Aktorbauelemente, mit seitlichen Anschlusspads (13) ausgestattet werden können, wobei die Position und Größe dieser Anschlusspads weitgehend unabhängig von der Größe der Bauelementseitenfläche vorgegeben werden können. Erfindungsgemäß werden sowohl die Funktionalität (11) der Halbleiterbauelemente (10) als auch die seitlichen Anschlusspads (13) im Waferverbund (100) angelegt. Dazu wird zunächst zumindest ein Abschnitt einer Seitenfläche jedes Halbleiterbauelements (10) durch einen ersten Trenchgraben (1) in der Vorderseite des Waferverbunds (100) definiert. Auf die so strukturierte Vorderseite des Waferverbunds (100) wird dann mindestens eine dielektrische Isolationsschicht (5) aufgebracht, und zwar insbesondere auf die Wandung des ersten Trenchgrabens (1). Dann wird mindestens eine elektrisch leitfähige Beschichtung (6) auf die dielektrische Isolationsschicht (5) aufgebracht, ebenfalls insbesondere im Bereich der Wandung des ersten Trenchgrabens (1). Zur Vereinzelung der Halbleiterbauelemente (10) wird mindestens ein zweiter Trenchgraben (2) in die Vorderseite des Waferverbunds (100) eingebracht, wobei die dielektrische Isolationsschicht (5) auf der Wandung des ersten Trenchgrabens (1) als seitliche Begrenzung für den zweiten Trenchgraben (2) genutzt wird. Die Halbleiterbauelemente (10) werden schließlich von der Rückseite ausgehend aus dem Waferverbund (100) herausgetrennt, wobei in der Rückseite des Waferverbunds (100) mindestens ein Schnitt (3) erzeugt wird, der in den zweiten Trenchgraben (2) mündet.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen, deren Funktionalität zumindest teilweise in der Bauelementvorderseite realisiert ist und deren elektrische Kontaktierung über mindestens ein auf einer Bauelementseitenfläche ausgebildetes Anschlusspad erfolgt. Neben der Funktionalität der Halbleiterbauelemente werden auch deren seitliche Anschlusspads im Waferverbund angelegt. Dazu wird zumindest ein Abschnitt einer Seitenfläche des Halbleiterbauelements durch einen ersten Trenchgraben in der Vorderseite des Waferverbunds definiert. Dann wird mindestens eine dielektrische Isolationsschicht auf die so strukturierte Vorderseite des Waferverbunds aufgebracht, und zwar insbesondere auf die Wandung des ersten Trenchgrabens. Schließlich wird mindestens eine elektrisch leitfähige Beschichtung auf die dielektrische Isolationsschicht aufgebracht, insbesondere im Bereich der Wandung des ersten Trenchgrabens.
  • Seitliche Anschlusspads erweisen sich insbesondere im Rahmen der Aufbau- und Verbindungstechnik (AVT), also bei der Montage der Halbleiterbauelemente auf einer Leiterplatte oder in einem Gehäuse, als vorteilhaft, da sie eine besonders platzsparende elektrische Kontaktierung der Bauelementvorderseite ermöglichen.
  • Dünnchips mit seitlichen Anschlusspads, deren Herstellung, Montage und elektrische Kontaktierung auf einer Leiterplatte werden in der deutschen Offenlegungsschrift 10 2009 028 961 A1 beschrieben. Die seitlichen Anschlusspads sind hier in Form einer elektrisch leitfähigen Beschichtung auf den Chipseitenflächen realisiert. Die Dünnchips werden im Waferverbund gefertigt, und zwar in einem sogenannten Chipfilm-Prozess. Dabei wird die gesamte Funktionalität der Dünnchips in einem Schichtaufbau auf einem Halbleitersubstrat realisiert. Die Chipseitenflächen werden in einem Trenchprozess erzeugt. Dementsprechend sind die Chipseitenflächen hier im Wesentlichen senkrecht zur Chipebene orientiert. Dieser Trenchprozess erstreckt sich über den gesamten Schichtaufbau, also über die gesamte Chipdicke, und ist somit Teil des Vereinzelungsprozesses. Im Rahmen des Vereinzelungsprozesses werden außerdem Hohlräume unterhalb des Schichtaufbaus erzeugt, so dass die einzelnen Chips lediglich über Stützelemente im Bereich eines Hohlraums mit dem Halbleitersubstrat unterhalb dieses Hohlraums verbunden sind. Im letzten Schritt des Vereinzelungsprozesses werden die fertigen Dünnchips dann vom Halbleitersubstrat abgetrennt, indem diese Stützelemente mechanisch aufgetrennt werden, beispielsweise in einem Abgreifprozess. In der DE 10 2009 028 961 A1 wird vorgeschlagen, Lotkugeln zur Montage und elektrischen Kontaktierung eines derartigen Dünnchips zu verwenden und diese so anzuordnen, dass sie sowohl die leitfähige Chipseitenfläche als auch eine Leiterbahn auf dem Chipträger benetzen.
  • Der in der DE 10 2009 028 961 A1 beschriebene Chipfilm-Prozess ist auf die Fertigung von Dünnchips mit seitlichen Anschlusspads beschränkt.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung werden Maßnahmen vorgeschlagen, durch die dickere Halbleiterbauelemente, wie z.B. mikromechanische Sensor- und Aktorbauelemente, mit seitlichen Anschlusspads ausgestattet werden können, wobei die Position und Größe dieser Anschlusspads weitgehend unabhängig von der Größe der Bauelementseitenfläche vorgegeben werden können.
  • Das erfindungsgemäße Verfahren sieht vor, die Bereiche der Bauelementseitenflächen, auf denen Anschlusspads ausgebildet werden sollen, durch einen ersten Trenchgraben in der Vorderseite des Waferverbunds zu definieren und zur Vereinzelung der Halbleiterbauelemente mindestens einen zweiten Trenchgraben in die Vorderseite des Waferverbunds einzubringen, der die Bauelementabmessungen definiert. Erfindungsgemäß wird dabei die dielektrische Isolationsschicht auf der Wandung des ersten Trenchgrabens als seitliche Begrenzung für den zweiten Trenchgraben genutzt. Endgültig aufgetrennt wird der Waferverbund dann von der Rückseite ausgehend. Zur Vereinzelung der Halbleiterbauelemente werden nämlich Schnitte in der Rückseite des Waferverbunds erzeugt, die in die zweiten Trenchgräben in der Vorderseite des Waferverbunds münden.
  • Das erfindungsgemäße Verfahren ist zur Herstellung von dickeren Bauelementen ausgelegt, da der Vereinzelungsprozess sowohl eine Strukturierung der Vorderseite umfasst, bei der die zweiten Trenchgräben erzeugt werden, als auch eine Bearbeitung der Rückseite des Waferverbunds, um den Waferverbund endgültig aufzutrennen. Die zweiten Trenchgräben fungieren hier als „Sollbruchstellen“ für den rückseitigen Vereinzelungsschritt. Hierfür können die in der Praxis üblichen, kostengünstigen mechanischen Verfahren, wie Sägen, Laservereinzelung und Aufbrechen, verwendet werden. Eine gewisse Designfreiheit beim Anlegen der seitlichen Anschlusspads wird erfindungsgemäß dadurch erreicht, dass das Anlegen der Anschlusspads und die Vereinzelung der Halbleiterbauelemente in voneinander weitgehend unabhängigen Verfahrensschritten erfolgt. So dienen die ersten Trenchgräben lediglich zur Definition der Seitenflächenbereiche, die mit Anschlusspads versehen werden sollen, während die zweiten Trenchgräben ausschließlich die Sollbruchstellen definieren.
  • Wie bereits erwähnt, können seitliche Anschlusspads zur externen Kontaktierung von elektrischen Funktionen genutzt werden, die in der Vorderseite eines Bauelements ausgebildet sind. Dies erfordert deutlich weniger Platz auf einer Leiterplatte oder einem Leadframe, als eine Kontaktierung mittels Drahtbonds. Seitliche Anschlusspads werden deshalb bevorzugt zur externen Kontaktierung von Bauelementen eingesetzt, die sich aufgrund ihrer Funktion nicht für eine Flipchip-Montage eignen, wie z.B. Drucksensor-Bauelemente. Außerdem können seitliche Anschlusspads in vorteilhafter Weise zur Kontaktierung von Bauelementen verwendet werden, die innerhalb eines Chipstapels verbaut sind. Sie übernehmen in diesem Fall die Funktion von Durchkontakten, die im Vergleich zu seitlichen Anschlusspads deutlich aufwendiger und damit teurer in der Herstellung sind.
  • Die Verfahrensausbeute und damit auch die Herstellungskosten pro Bauelement hängen wesentlich von der Anordnung der Bauelemente im Waferverbund ab. In einer bevorzugten Variante des erfindungsgemäßen Verfahrens werden die Bauelemente im Waferverbund so nebeneinander angeordnet und ausgerichtet, dass die zueinander orientierten Seitenflächen benachbarter Bauelemente entweder beide mit seitlichen Anschlusspads versehen werden oder beide ohne seitliche Anschlusspads ausgebildet werden. Bei dieser Rasteranordnung der Bauelemente kann die dielektrische Isolationsschicht auf der Wandung der beiden ersten Trenchgräben zweier benachbarter Halbleiterbauelemente als beidseitige Begrenzung für den zweiten Trenchgraben genutzt werden, der zur Vereinzelung der beiden Halbleiterbauelemente in die Vorderseite des Waferverbunds eingebracht wird. Der zweite Trenchprozess ist dann in diesem Bereich selbstjustierend, was die Prozessführung deutlich vereinfacht.
  • Bevor der Waferverbund von der Rückseite ausgehend aufgetrennt wird, sollte zumindest der Bereich der dielektrischen Isolationsschicht entfernt werden, der den zweiten Trenchgraben begrenzt, um die elektrisch leitfähige Beschichtung auf der Wandung des ersten Trenchgrabens freizustellen. Die leitfähige Beschichtung auf diesem Wandungsabschnitt soll nämlich als seitliches Anschlusspad genutzt werden.
  • Im einfachsten Fall wird auch der Bereich der elektrisch leitfähigen Schicht entfernt, der den zweiten Trenchgraben begrenzt, so dass die leitfähige Schicht lediglich auf dem Wandungsabschnitt des ersten Trenchgrabens verbleibt, der einen Bereich der Bauelementseitenfläche bildet.
  • In einer bevorzugten Verfahrensvariante wird eine Metallisierung als leitfähige Beschichtung verwendet, da Anschlusspads aus Metall einen besonders niedrigen ohmschen Widerstand haben. Außerdem lässt sich eine strukturierte Metallschicht sehr einfach in einem weiteren Verfahrensschritt verstärken, beispielsweise in einem galvanischen Abscheideprozess. Auf diese Weise können die elektrischen Eigenschaften des seitlichen Anschlusspads gezielt beeinflusst werden. Durch eine Verstärkung der Metallschicht kann der erste Trenchgraben sogar vollständig verfüllt werden, noch bevor der zweite Trenchgraben in der Oberfläche des Waferverbunds erzeugt wird.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die dem Patentanspruch 1 nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Figuren.
  • 1 zeigt eine schematische Schnittdarstellung durch eine Anordnung von erfindungsgemäß gefertigten Halbleiterbauelementen 10 mit seitlichen Anschlusspads nach dem Auftrennen des Waferverbunds;
  • 2a bis 2e zeigen jeweils einen Schnitt durch zwei im Waferverbund nebeneinander angeordnete Halbleiterbauelemente während der Ausbildung von seitlichen Anschlusspads;
  • 3a bis 3c veranschaulichen eine weitere Möglichkeit zur Realisierung von seitlichen Anschlusspads anhand von schematischen Schnittdarstellungen zweier nebeneinander angeordneter Halbleiterbauelemente im Waferverbund und
  • 3d zeigt eine Draufsicht auf diese Anordnung nach dem Auftrennen des Waferverbunds;
  • 4 bis 6 zeigen jeweils eine schematische Schnittdarstellung eines Montagebeispiels für ein erfindungsgemäß gefertigtes Halbleiterbauelement mit einem seitlichen Anschlusspad.
  • Ausführungsformen der Erfindung
  • Die Schnittdarstellung der 1 veranschaulicht zum einen das Bauelementkonzept von erfindungsgemäß hergestellten Halbleiterbauelementen, das seitliche Anschlusspads 13 für die in der Bauelementvorderseite realisierte Funktionalität 11 des Bauelements 10 vorsieht. Zum anderen veranschaulicht 1 die Realisierung dieser seitlichen Anschlusspads während des Fertigungsprozesses im Waferverbund.
  • Im Fall des in 1 dargestellten Ausführungsbeispiels wurden die einzelnen Bauelemente 10 während der Fertigung im Waferverbund so in einem Raster angeordnet und ausgerichtet, dass die zueinander orientierten Seitenflächen benachbarter Bauelemente 10 entweder beide mit seitlichen Anschlusspads 13 versehen wurden oder beide ohne seitliche Anschlusspads ausgebildet wurden. Die einzelnen Verfahrensschritte zum Erzeugung der Anschlusspads 13 auf den Seitenflächen der einzelnen Bauelemente 10 werden nachfolgend in Verbindung mit den 2a bis 2e und 3a bis 3d näher erläutert. Aus 1 ist zumindest ersichtlich, dass die seitlichen Anschlusspads 13 in Form einer elektrisch leitfähigen Beschichtung des oberen Bereichs einer Bauelementseitenfläche realisiert sind und über Anschlussleitungen 12 auf der Bauelementvorderseite mit der zu kontaktierenden Bauelementfunktionalität 11 verbunden sind.
  • Zur Definition der Bauelementabmessungen wurden im Rahmen der Vorderseitenprozessierung Trenchgräben 2 in der Vorderseite des Waferverbunds erzeugt. Erst danach wurde der Waferverbund von der Rückseite ausgehend aufgetrennt, um die Halbleiterbauelemente 10 zu vereinzeln. Dazu wurden in der Rückseite des Waferverbunds Schnitte 3 erzeugt, die in die vorderseitigen Trenchgräben 2 münden.
  • Eine erste Verfahrensvariante zur Realisierung der seitlichen Anschlusspads 13 wird durch die 2a bis 2e veranschaulicht. Dargestellt ist jeweils ein Ausschnitt des Waferverbunds 100 im Verbindungsbereich zwischen zwei Halbleiterbauelementen 10. Auf die Darstellung der Funktionalitäten dieser Bauelemente wurde hier aus Gründen der Übersichtlichkeit verzichtet.
  • In einem ersten Strukturierungsprozess werden diejenigen Abschnitte der Seitenflächen der Bauelemente definiert, auf denen seitliche Anschlusspads ausgebildet werden sollen. Dazu wird für jedes Bauelement 10 ein erster Trenchgraben 1 in der Vorderseite des Waferverbunds 100 erzeugt. Da die im hier dargestellten Verbindungsbereich einander zugewandten Seitenflächen der benachbarten Bauelemente 10 beide mit Anschlusspads versehen werden sollen, wurden also zwei nur durch einen Mittelsteg 4 voneinander getrennte und parallel zueinander verlaufende Trenchgräben 1 erzeugt, was in 2a dargestellt ist.
  • Auf die so strukturierte Vorderseite des Waferverbunds 100 wird dann zunächst eine dielektrische Isolationsschicht 5 aufgebracht. Dabei kann es sich beispielsweise um eine Oxidschicht 5 handeln, die thermisch erzeugt werden kann oder in einem CVD-Verfahren abgeschieden werden kann, so dass insbesondere auch die Wandung der Trenchgräben 1 beschichtet wird. Auf die dielektrische Isolationsschicht 5 wird nun eine elektrisch leitfähige Beschichtung 6 aufgebracht, die sich ebenfalls über die Wandung der Trenchgräben 1 erstreckt. Als leitfähige Beschichtung 6 wird bevorzugt eine Metallisierung gewählt. 2b zeigt den so beschichteten Waferverbund 100, nachdem die Metallisierung 6 und die Isolationsschicht 5 als Maske für einen zweiten Trenchprozess strukturiert worden sind, bei dem die Bauelementabmessungen im Waferverbund 100 definiert werden. In diesem Strukturierungsprozess wurden die Metallisierung 6 und die Isolationsschicht 5 vom Mittelsteg 4 zwischen den beiden Trenchgräben 1 entfernt.
  • An dieser Stelle sei darauf hingewiesen, dass der Mittelsteg in 2a auch vollständig entfallen kann. In diesem Fall werden dann die Metallisierung 6 und die Isolationsschicht 5 dort vom Bodenbereich des ersten Trenchgrabens 1 entfernt, wo nachfolgend ein zweiter Trenchgraben 2 zur Definition der Bauelementabmessungen erzeugt werden soll.
  • In dem anschließenden Trenchprozess wird der Mittelsteg 4 dann entfernt, indem ein zweiter Trenchgraben 2 zwischen den beiden Bauelementen 10, d.h. zwischen den beiden ersten Trenchgräben 1, erzeugt wird. Dieser Trenchprozess wird seitlich durch die Oxidschichten 5 auf den Wandungen der Trenchgräben 1 begrenzt, ist also in diesem Bereich selbstjustierend. Der Trenchprozess wurde hier allerdings bis über den Bereich der ersten Trenchgräben 1 hinaus fortgesetzt, so dass der zweite Trenchgraben 2 tiefer in den Waferverbund 100 hineinreicht als die ersten Trenchgräben 1, was in 2c dargestellt ist.
  • Anschließend wird zunächst das im zweiten Trenchprozess freigelegte Oxid 5 entfernt, um danach auch die den zweiten Trenchgraben 2 nun noch begrenzende Metallisierung 6 zu entfernen. Dies erfolgt nasschemisch, wobei die Metallisierung 6 auf der Wandung des zweiten Trenchgrabens 2 von beiden Seiten angegriffen wird, während die Metallisierung 6 auf den Bauelementseitenflächen lediglich einseitig geätzt wird. Die Dauer dieses Ätzprozesses wird so gewählt, dass die Metallisierung 6 auf der Wandung des zweiten Trenchgrabens 2 vollständig weggeätzt wird, während die Metallisierung 6 auf den Bauelementseitenflächen lediglich auf etwas mehr als die Hälfte abgedünnt wird. Das Ergebnis dieses Vorderseitenätzprozesses ist in 2d dargestellt. Die auf den Bauelementseitenflächen verbleibende Metallisierung 6 bildet die seitlichen Anschlusspads 13. Diese sind durch die dielektrischen Isolationsschicht 5, gegen das Bauelementsubstrat isoliert und können über Anschlussleitungen auf der Bauelementvorderseite mit den Bauelementfunktionalitäten verbunden werden. Diese Anschlussleitungen 12 werden vorteilhafterweise aus der Metallisierung 6 auf der Vorderseite des Waferverbunds 100 herausstrukturiert
  • Im hier beschriebenen Ausführungsbeispiel werden die Bauelemente 10 schließlich in einem rückseitigen Sägeprozess vereinzelt. 2e zeigt, dass die Sägeschnitte 3 in die vorderseitigen, die Bauelementabmessungen definierenden Trenchgräben 2 münden.
  • Die nachfolgend in Verbindung mit den 3a bis 3d beschriebene Verfahrensvariante ermöglicht die Realisierung von besonders niederohmigen seitlichen Anschlusspads 13, was durch eine deutlich größere Metallisierungsdicke erreicht wird.
  • Dazu werden – wie im Fall der voranstehend beschriebenen ersten Verfahrensvariante – zunächst erste Trenchgräben 1 in der Vorderseite des Waferverbunds 100 erzeugt, um diejenigen Abschnitte der Bauelementseitenflächen der Halbleiterbauelemente 20 zu definieren, auf denen seitliche Anschlusspads ausgebildet werden sollen. Dann werden eine dielektrische Isolationsschicht 5 und eine Metallisierung 6 auf die so strukturierte Vorderseite des Waferverbunds 100 aufgebracht, so dass insbesondere auch die Wandungen der Trenchgräben 1 beschichtet werden. Die Metallisierung 6 und die Isolationsschicht 5 werden auch hier als Maske für einen zweiten Trenchprozess strukturiert, wobei die Metallisierung 6 und die Isolationsschicht 5 vom Mittelsteg 4 zwischen den beiden Trenchgräben 1 entfernt werden. Jedoch wird die oberflächliche Metallisierung 6 nun zunächst in einer stromlosen Galvanisierung aufgedickt. Im hier beschriebenen Ausführungsbeispiel werden die ersten Trenchgräben 1 dabei vollständig mit Metall 7 verfüllt, was in 3a dargestellt ist. Für einen solchen Galvanisierungsprozess eignen sich beispielsweise Cr, Ni, Pt, Au oder auch Kombinationen dieser Metalle.
  • Erst danach werden die Bauelementgrenzen in einem zweiten Trenchprozess in die Vorderseite des Waferverbunds 100 eingebracht. Wie in 3b dargestellt, wird dabei auch der Mittelsteg 4 zwischen den beiden Bauelementen 20 entfernt. In diesem Bereich wird der Trenchprozess seitlich durch die Oxidschichten 5 auf den Wandungen der Trenchgräben 1 begrenzt.
  • Anschließend wird noch das im zweiten Trenchprozess freigelegte Oxid 5 entfernt, bevor die Bauelemente 20 schließlich in einem rückseitigen Sägeprozess vereinzelt werden, was in 3c und 3d dargestellt ist. Auch hier münden die rückseitigen Sägeschnitte 3 in die vorderseitigen Trenchgräben 2, die die Bauelementabmessungen definieren. Die Draufsicht der 3d verdeutlicht, dass die Anschlusspads 13 in die Seitenflächen der Bauelemente 20 integriert sind und durch die dielektrische Isolationsschicht 5 gegen das Bauelementsubstrat isoliert sind. Da die Anschlusspads 13 hier aus der Oberflächenmetallisierung 6 und dem galvanisch aufgebrachten Metall 7 bestehen, haben sie im Gegensatz zu einer reinen Beschichtung auch eine Tiefenausdehnung. Die Anschlussleitungen 12 der Anschlusspads 13 sind aus der aufgedickten Metallisierung 6, 7 auf der Vorderseite der Bauelemente 20 herausstrukturiert. Eine dicke Metallisierung ist insbesondere für anschließendes Verlöten vorteilhaft, sie stellt dabei eine Art under-bump Metallisierung dar.
  • Wie bereits erwähnt, ermöglichen seitliche Anschlusspads eine besonders platzsparende externe Kontaktierung von Bauelementen in unterschiedlichsten Montagesituationen, was nachfolgend am Beispiel von mikromechanischen Sensorbauelementen veranschaulicht werden soll.
  • 4 zeigt ein in Oberflächenmikromechanik hergestelltes Sensorelement 40 zur Absolutdruckmessung mit einer Druckmembran 41 in der Bauelementvorderseite, die eine Kaverne 42 im Bauelementsubstrat 43 überspannt. Neben der Druckmembran 41 sind Teile einer Auswerteschaltung 44 in die Bauelementvorderseite integriert. Das Sensorelement 40 ist mit einem seitlichen Anschlusspad 13 ausgestattet, das über eine Anschlussleitung 12 auf der Bauelementvorderseite mit der der Auswerteschaltung 44 verbunden ist. Es ist rückseitig, mit Hilfe eines Chipklebers 45 auf einem Träger 46 mit Leiterbahnen 47 zur Verschaltung montiert. Dabei kann es sich um einen Gehäuseboden oder auch eine Leiterplatte handeln. Die elektrische Kontaktierung des Sensorelements 40 wird hier einfach mit Hilfe von Lot 48 oder einem Lotkleber hergestellt, der sowohl die Leiterbahn 47 als auch das seitliche Anschlusspad 13 flächig benetzt bzw. berührt und so eine elektrische Verbindung zwischen der Leiterbahn 47 und dem seitlichen Anschlusspad 13 herstellt. Die Leiterbahn 47 ist hier ansonsten mit Hilfe eines Lotstopplacks 49 passiviert.
  • Bei dem in 5 dargestellten Ausführungsbeispiel wurde das Sensorelement 40 mit einem Premoldgehäuse 50 versehen. Dazu wurde das Sensorelement 40 zunächst auf einem Leadframe als Träger 46 montiert. Die elektrische Verbindung zwischen Sensorelement 40 und Leadframe wurde auch hier mit Hilfe von Lot oder einem Lotkleber 48 hergestellt, der zwischen dem seitlichen Anschlusspad 13 und dem Leadframe 40 appliziert wurde. Diese Anordnung wurde dann mit Moldmasse 51 umspritzt. Das Umspritzen ist im Premoldgehäuse auch vor dem Bestücken des Sensorelements möglich.
  • Bei dem in 6 dargestellten Bauteil 60 handelt es sich um einen Chipstapel, bestehend aus einen mikromechanischen Sensorchip 61 und einem als Kappe für die Sensorstruktur fungierenden ASIC 62. Der Sensorchip 61 ist rückseitig auf einer Leiterplatte 63 mit einer Durchkontaktierung 64 montiert. Sowohl die Funktionalität des Sensorchips 61, d.h. die Sensorstruktur, als auch die Funktionalität des ASIC 62, d.h. die Schaltungsfunktionen, sind jeweils in der Chipvorderseite ausgebildet und über Anschlussleitungen 121 bzw. 122 auf der Chipvorderseite an seitliche Anschlusspads 131 bzw. 132 angeschlossen. Die elektrischen Verbindungen zwischen Sensorchip 61 und ASIC 62 sowie zur Durchkontaktierung 64 der Leiterplatte 63 werden jeweils mit Hilfe von Lot 65, 66 zwischen den seitlichen Anschlusspads 131, 132 und Kontaktflächen auf dem Sensorchip 61 bzw. auf der Leiterplatte 63 hergestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102009028961 A1 [0003, 0003, 0004]

Claims (7)

  1. Verfahren zur Herstellung von Halbleiterbauelementen (10), deren Funktionalität (11) zumindest teilweise in der Bauelementvorderseite realisiert ist und deren elektrische Kontaktierung über mindestens ein auf einer Bauelementseitenfläche ausgebildetes Anschlusspad (13) erfolgt, wobei neben der Funktionalität (11) der Halbleiterbauelemente (10) auch die seitlichen Anschlusspads (13) im Waferverbund (100) angelegt werden, • indem zumindest ein Abschnitt einer Seitenfläche des Halbleiterbauelements (10) durch einen ersten Trenchgraben (1) in der Vorderseite des Waferverbunds (100) definiert wird, • indem mindestens eine dielektrische Isolationsschicht (5) auf die so strukturierte Vorderseite des Waferverbunds (100) aufgebracht wird, insbesondere auf die Wandung des ersten Trenchgrabens (1), und • indem mindestens eine elektrisch leitfähige Beschichtung (6) auf die dielektrische Isolationsschicht (5) aufgebracht wird, insbesondere im Bereich der Wandung des ersten Trenchgrabens (1), dadurch gekennzeichnet, dass zur Vereinzelung des Halbleiterbauelements (10) mindestens ein zweiter Trenchgraben (2) in die Vorderseite des Waferverbunds (100) eingebracht wird, wobei die dielektrische Isolationsschicht (5) auf der Wandung des ersten Trenchgrabens (1) als seitliche Begrenzung für den zweiten Trenchgraben (2) genutzt wird, und dass das Halbleiterbauelement (10) von der Rückseite ausgehend aus dem Waferverbund (100) herausgetrennt wird, wobei in der Rückseite des Waferverbunds (100) mindestens ein Schnitt (3) erzeugt wird, der in den zweiten Trenchgraben (2) mündet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterbauelemente (10) im Waferverbund (100) so nebeneinander angeordnet und ausgerichtet werden, dass die zueinander orientierten Seitenflächen benachbarter Halbleiterbauelemente (10) entweder beide mit seitlichen Anschlusspads (13) versehen werden oder beide ohne seitliche Anschlusspads ausgebildet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die dielektrische Isolationsschicht (5) auf der Wandung der beiden ersten Trenchgräben (1) zweier benachbarter Halbleiterbauelemente (10) als beidseitige Begrenzung für den zweiten Trenchgraben (2) genutzt wird, der zur Vereinzelung der beiden Halbleiterbauelemente (10) in die Vorderseite des Waferverbunds (100) eingebracht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass bevor der Waferverbund (100) von der Rückseite ausgehend aufgetrennt wird, zumindest der Bereich der dielektrischen Isolationsschicht (5) entfernt wird, der den zweiten Trenchgraben (2) begrenzt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass bevor der Waferverbund (100) von der Rückseite ausgehend aufgetrennt wird, auch der Bereich der elektrisch leitfähigen Schicht (6) entfernt wird, der den zweiten Trenchgraben (2) begrenzt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektrisch leitfähige Beschichtung (6) in Form einer Metallschicht realisiert wird und dass diese Metallschicht (6) in einem weiteren Verfahrensschritt verstärkt wird, insbesondere in einem galvanischen Abscheideprozess.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der erste Trenchgraben (1) durch die Verstärkung der Metallschicht (6) verfüllt wird.
DE201310206597 2013-04-12 2013-04-12 Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads Pending DE102013206597A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310206597 DE102013206597A1 (de) 2013-04-12 2013-04-12 Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310206597 DE102013206597A1 (de) 2013-04-12 2013-04-12 Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads

Publications (1)

Publication Number Publication Date
DE102013206597A1 true DE102013206597A1 (de) 2014-10-16

Family

ID=51618380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310206597 Pending DE102013206597A1 (de) 2013-04-12 2013-04-12 Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads

Country Status (1)

Country Link
DE (1) DE102013206597A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028961A1 (de) 2009-08-28 2011-03-03 Robert Bosch Gmbh Dünnchip und Verfahren zu dessen Herstellung und Montage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028961A1 (de) 2009-08-28 2011-03-03 Robert Bosch Gmbh Dünnchip und Verfahren zu dessen Herstellung und Montage

Similar Documents

Publication Publication Date Title
DE102014115071B4 (de) Hall-Effekt-Sensor mit Graphendetektionsschicht und Verfahren zur Herstellung eines Hall-Effekt-Sensors
DE102013211613B4 (de) Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
DE102012208033A1 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
WO2017060355A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102010029504A1 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
DE102011085084A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE102008042258A1 (de) Verfahren zur Herstellung eines mikromechanischen Chips sowie ein Bauelement mit einem derartigen Chip
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
WO2016162430A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015122294A1 (de) Isolierter Die
DE102021200073A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE102013206597A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads
DE102013206368A1 (de) Halbleiterchip und Verfahren zu dessen Herstellung
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
DE102008030348A1 (de) Chipstapelstruktur und Verfahren zu ihrer Herstellung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication