DE102013109531B4 - Apparatus and method for a packaging reinforcement - Google Patents

Apparatus and method for a packaging reinforcement Download PDF

Info

Publication number
DE102013109531B4
DE102013109531B4 DE102013109531.3A DE102013109531A DE102013109531B4 DE 102013109531 B4 DE102013109531 B4 DE 102013109531B4 DE 102013109531 A DE102013109531 A DE 102013109531A DE 102013109531 B4 DE102013109531 B4 DE 102013109531B4
Authority
DE
Germany
Prior art keywords
package component
electrical connections
component
potting
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013109531.3A
Other languages
German (de)
Other versions
DE102013109531A1 (en
Inventor
Hsien-Wei Chen
Tsung-Yuan Yu
Wen-Hsiung LU
Ming-Da Cheng
Hao-Yi Tsai
Mirng-Ji Lii
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/751,289 external-priority patent/US9263839B2/en
Priority claimed from US13/838,748 external-priority patent/US9257333B2/en
Priority claimed from US13/868,554 external-priority patent/US8987058B2/en
Priority claimed from US13/914,426 external-priority patent/US9589862B2/en
Priority claimed from US13/913,599 external-priority patent/US10015888B2/en
Priority claimed from US13/934,562 external-priority patent/US9401308B2/en
Priority claimed from US13/939,966 external-priority patent/US9287143B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013109531A1 publication Critical patent/DE102013109531A1/en
Publication of DE102013109531B4 publication Critical patent/DE102013109531B4/en
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3313—Square or rectangular array
    • H01L2224/33134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/33135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Vorrichtung, die aufweist:
eine Packagekomponente, wobei die Packagekomponente eine erste Seite und eine zweite Seite sowie eine Dicke (T) aufweist;
eine Vielzahl elektrischer Verbindungen auf der zweiten Seite der Packagekomponente;
ein Bauteil, das mit der Vielzahl elektrischer Verbindungen elektrisch verbunden ist; eine Vergussmasse auf der zweiten Seite der Packagekomponente, wobei die Vergussmasse eine erste Höhe (H1) aufweist, und wobei sich die Vielzahl elektrischer Verbindungen durch die Vergussmasse erstreckt; und
eine Vergussunterfüllung zwischen der Vergussmasse und dem Bauteil, wobei die Vergussunterfüllung sämtliche oder eine Teilmenge der Vielzahl elektrischer Verbindungen verkapselt und sich mit einer zweiten Höhe (H2) entlang einer oder mehrerer vertikaler Seiten der Packagekomponente erstreckt,
dadurch gekennzeichnet, dass zwischen den Höhen (H1, H2) und der Dicke (T) ein Verhältnis von 1/3(H1 + T) ≤ (H1 +H2) < (H1 + T) besteht.

Figure DE102013109531B4_0000
Apparatus comprising:
a package component, the package component having a first side and a second side and a thickness (T);
a plurality of electrical connections on the second side of the package component;
a component electrically connected to the plurality of electrical connections; a potting compound on the second side of the package component, the potting compound having a first height (H1), and the plurality of electrical connections extending through the potting compound; and
a potting underfill between the potting compound and the component, the potting underfill encapsulating all or a subset of the plurality of electrical connections and extending with a second height (H2) along one or more vertical sides of the package component
characterized in that between the heights (H1, H2) and the thickness (T) there is a ratio of 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).
Figure DE102013109531B4_0000

Description

Die Erfindung geht aus von einer Packagekomponente sowie einem Verfahren zur Herstellung der Packagekomponente, wobei die Packagekomponente eine erste Seite und eine zweite Seite sowie eine Vielzahl elektrischer Verbindungen auf der zweiten Seite der Packagekomponente aufweist. Außerdem weist die Packagekomponente ein Bauteil auf, das mit der Vielzahl elektrischer Verbindungen elektrisch verbunden ist sowie eine Vergussunterfüllung zwischen der Vergussmasse und dem Bauteil, wobei die Vergussunterfüllung eine Teilmenge der Vielzahl elektrischer Verbindungen verkapselt. Eine derartige Vorrichtung ist aus der Druckschrift JP H11 163 049 A bekannt. Eine ähnliche Vorrichtung ist aus der US 2011/0128711 A1 und der US 7118940 B1 bekannt.The invention is based on a package component and a method for producing the package component, the package component having a first side and a second side as well as a plurality of electrical connections on the second side of the package component. In addition, the package component has a component that is electrically connected to the plurality of electrical connections and an underfill between the potting compound and the component, the underfill encapsulating a subset of the plurality of electrical connections. Such a device is from the document JP H11 163 049 A known. A similar device is from the US 2011/0128711 A1 and the US 7118940 B1 known.

HINTERGRUNDBACKGROUND

Seit der Erfindung des integrierten Schaltkreises (IC) hat die Halbleiterindustrie aufgrund der fortwährenden Verbesserungen der Integrationsdichte verschiedener elektronischer Komponenten (d.h. Transistoren, Dioden, Widerstände, Kondensatoren, usw.) ein rasches Wachstum erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte aus der wiederholten Verkleinerung der minimalen Bauteilgröße hervorgegangen, was es ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden können. Diese kleineren elektronischen Komponenten haben zu kleineren Packages geführt, welche weniger Platz einnehmen als die zuvor verwendeten Packagearten. Einige kleinere Arten von Packages für Halbleiterbauteile umfassen Quad Flat Pack (QFP), Pin Grid Array (PGA), Ball Grid Array (BGA), Flip Chips (FC), dreidimensionale integrierte Schaltkreise (3D ICs), Waferlevelpackages (WLPs) sowie Package-auf-Package-Bauteile (PoP). Diese Packagearten sind anfällig gegenüber Verspannungen und Belastungen, wodurch die elektrischen Verbindungen zwischen einem Package und einem Bauteil, mit dem das Package elektrisch verbunden ist, beschädigt werden können.Since the invention of the integrated circuit (IC), the semiconductor industry has grown rapidly due to the continued improvements in the integration density of various electronic components (i.e., transistors, diodes, resistors, capacitors, etc.). For the most part, this improvement in integration density has resulted from repeated downsizing of the minimum component size, which allows more components to be integrated into a given area. These smaller electronic components have resulted in smaller packages that take up less space than the previously used package types. Some smaller types of packages for semiconductor components include Quad Flat Pack (QFP), Pin Grid Array (PGA), Ball Grid Array (BGA), Flip Chips (FC), Three-Dimensional Integrated Circuits (3D ICs), Wafer Level Packages (WLPs), and Package on-package components (PoP). These types of packages are susceptible to tension and stress, as a result of which the electrical connections between a package and a component to which the package is electrically connected can be damaged.

Der Erfindung liegt daher die Aufgabe zugrunde, eine gattungsgemäße Packagekomponente sowie ein Verfahren zur Herstellung der Packagekomponente derart weiterzuentwickeln, dass diese eine hohe Stabilität aufweist.The invention is therefore based on the object of further developing a generic package component and a method for producing the package component in such a way that it has a high level of stability.

Diese Aufgabe wird von einer Packagekomponente nach Anspruch 1 sowie einem Verfahren zur Herstellung der Packagekomponente nach Anspruch 11 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der abhängigen Ansprüche 2 bis 10 und 12 bis 15.This object is achieved by a package component according to claim 1 and a method for producing the package component according to claim 11. Advantageous refinements are the subject matter of the dependent claims 2 to 10 and 12 to 15.

Für ein umfassenderes Verständnis der vorliegenden Ausführungsformen sowie deren Vorteile wird nunmehr Bezug auf die nachstehende Beschreibung in Verbindung mit den begleitenden Zeichnungen genommen, bei welchen:

  • die 1A eine Querschnittsansicht eines verstärkten Package gemäß einer Ausführungsform veranschaulicht;
  • die 1B eine vereinfachte Draufsicht auf die Oberseite der Vorrichtung gemäß 1A veranschaulicht;
  • die 1C eine Teilquerschnittsansicht des verstärkten Package gemäß der 1A veranschaulicht;
  • die 2A eine Querschnittsansicht eines weiteren verstärkten Package gemäß einer anderen Ausführungsform veranschaulicht;
  • die 2B eine vereinfachte Draufsicht auf die Vorrichtung gemäß 2A veranschaulicht;
  • die 3A eine Querschnittsansicht eines weiteren verstärkten Package gemäß einer anderen Ausführungsform veranschaulicht;
  • die 3B eine vereinfachte Draufsicht auf die Oberseite der Vorrichtung gemäß 3A veranschaulicht;
  • die 4 eine Teilquerschnittsansicht noch eines anderen verstärkten Package veranschaulicht, und
  • die 5 ein Verfahren gemäß einer Ausführungsform veranschaulicht.
For a more complete understanding of the present embodiments and their advantages, reference is now made to the following description in conjunction with the accompanying drawings, in which:
  • the 1A illustrates a cross-sectional view of a reinforced package according to an embodiment;
  • the 1B a simplified plan view of the top of the device according to 1A illustrates;
  • the 1C FIG. 3 is a partial cross-sectional view of the reinforced package according to FIG 1A illustrates;
  • the 2A illustrates a cross-sectional view of another reinforced package in accordance with another embodiment;
  • the 2 B a simplified plan view of the device according to 2A illustrates;
  • the 3A illustrates a cross-sectional view of another reinforced package in accordance with another embodiment;
  • the 3B a simplified plan view of the top of the device according to 3A illustrates;
  • the 4th FIG. 11 illustrates a partial cross-sectional view of yet another reinforced package, and FIG
  • the 5 illustrates a method according to an embodiment.

GENAUE BESCHREIBUNGPRECISE DESCRIPTION

Die Herstellung und die Verwendung der Ausführungsformen der vorliegenden Offenbarung werden nachstehend im Detail diskutiert. Es sollte jedoch anerkannt werden, dass die vorliegende Offenbarung viele anwendbare erfindungsgemäße Konzepte beschreibt, die auf einem breiten Gebiet spezifischer Zusammenhänge umgesetzt werden können. Die diskutierten, spezifischen Ausführungsformen sind lediglich veranschaulichend für besondere Weisen, um aus dem offenbarten Gegenstand Nutzen zu ziehen, sie sollen jedoch nicht den Umfang der verschiedenen Ausführungsformen beschränken. Über die verschiedenen Ansichten und veranschaulichenden Ausführungsformen hinweg werden identische Bezugszeichen dazu verwendet, identische Elemente zu bezeichnen.The making and using of the embodiments of the present disclosure are discussed in detail below. It should be recognized, however, that the present disclosure describes many applicable inventive concepts that can be practiced in a wide variety of specific contexts. The specific embodiments discussed are merely illustrative of particular ways to benefit from the disclosed subject matter, but are not intended to limit the scope of the various embodiments. Identical reference numbers are used to refer to identical elements throughout the several views and illustrative embodiments.

Die 1A veranschaulicht ein verstärktes Package 100 gemäß einer Ausführungsform. Wie in 1A veranschaulicht ist, kann das verstärkte Package 100 eine Packagekomponente 110, eine Vielzahl elektrischer Verbindungen 112 sowie eine Vergussunterfüllung („MUF“) 120 umfassen. Die Packagekomponente 110 kann eine erste horizontale Seite 110a und eine zweite horizontale Seite 110b aufweisen. Die Packagekomponente 110 kann eine Dicke T aufweisen. Die Vielzahl elektrischer Verbindungen 112 kann auf der zweiten horizontalen Seite 110b der Packagekomponente 110, und bei einer Ausführungsform kann eine Vergussmasse 114 über der zweiten horizontalen Seite 110b ausgebildet sein, welche jede der Vielzahl elektrischer Verbindungen 112 umgibt. Die Vergussmasse 114 kann mit einer ersten Höhe H1 auf der zweiten horizontalen Seite 110b der Packagekomponente ausgebildet sein. Bei verschiedenen Ausführungsformen liegt die erste Höhe H1 zwischen ungefähr 15 µm und ungefähr 250 µm. Die Vergussmasse 114 kann die zweite horizontale Seite 110b der Packagekomponente 110 verkapseln und/oder versiegeln. Die Packagekomponente 110 kann durch die Vielzahl elektrischer Verbindungen 112 mit einem Bauteil 130 elektrisch verbunden sein. Verschiedene Prozesse für die Ausbildung einer Packagekomponente und einer entsprechenden Vergussmasse werden in der ebenfalls anhängigen US-Patentanmeldung Nr. 13/838,748 mit dem Titel „Interconnect Structures and Methods of Forming Same“, die am 15. März 2013 eingereicht wurde, und in der US 2014 / 0 252 601 A1 beschrieben.The 1A illustrates a reinforced package 100 according to one embodiment. As in 1A illustrated, the reinforced package 100 a package component 110 , a variety of electrical connections 112 as well as underfilling ("MUF") 120 include. The Package component 110 can be a first horizontal page 110a and a second horizontal side 110b exhibit. The package component 110 may have a thickness T. The multitude of electrical connections 112 can be on the second horizontal side 110b the package component 110 , and in one embodiment, a potting compound 114 over the second horizontal side 110b be formed which each of the plurality of electrical connections 112 surrounds. The potting compound 114 can with a first height H1 on the second horizontal side 110b the package component be formed. In various embodiments, the first height is H1 between about 15 µm and about 250 µm. The potting compound 114 can be the second horizontal side 110b the package component 110 encapsulate and / or seal. The package component 110 can through the multitude of electrical connections 112 with one component 130 be electrically connected. Various processes for the formation of a package component and a corresponding potting compound are also pending U.S. Patent Application No. 13 / 838,748 entitled “Interconnect Structures and Methods of Forming Same”, filed on March 15, 2013, and described in US 2014/0 252 601 A1.

Die MUF 120 kann derart ausgebildet sein, dass sie sämtliche oder eine ausgewählte Anzahl und/oder eine Gruppe der Vielzahl elektrischer Verbindungen 120 zwischen der Packagekomponente 110 und dem Bauteil 130 verkapselt. Bei einer Ausführungsform kann die MUF 120, wie es in 1A gezeigt ist, zwischen der Vergussmasse 114 und dem Bauteil 130 angeordnet sein und sämtliche der Vielzahl elektrischer Verbindungen 112 zwischen der Packagekomponente 110 und dem Bauteil 130 verkapseln.The MUF 120 can be designed such that they all or a selected number and / or a group of the plurality of electrical connections 120 between the package component 110 and the component 130 encapsulated. In one embodiment, the MUF 120 as it is in 1A is shown between the potting compound 114 and the component 130 be arranged and all of the plurality of electrical connections 112 between the package component 110 and the component 130 encapsulate.

Die 1B zeigt eine vereinfachte Draufsicht auf die Vorrichtung gemäß 1A. Wie in 1B gezeigt ist, kann die Vielzahl elektrischer Verbindungen 112 entlang N Reihen und M Spalten auf der zweiten horizontalen Seite 110b der Packagekomponente 110 ausgebildet sein. Die MUF 120 kann, wie es in der Ausführungsform gemäß 1B gezeigt ist, sämtliche der Vielzahl elektrischer Verbindungen 112 verkapseln. Obwohl die elektrischen Verbindungen 112 gleichmäßig über die Packagekomponente 110 verteilt dargestellt sind, können die elektrischen Verbindungen 112 auch gemäß einem unregelmäßigen Muster oder mit ungleichmäßigem Abstand und dergleichen verteilt sein. Die Verteilung der elektrischen Verbindungen 112 ist, wie es in den 1A - 1B gezeigt ist, lediglich zur Veranschaulichung angegeben und sie soll nicht den Umfang der hierin beschriebenen Ausführungsformen beschränken. Wie nachstehend noch im Detail diskutiert wird, kann die Anzahl der Vielzahl elektrischer Verbindungen 112, welche von der MUF 120 verkapselt werden, geringer als die in den 1A - 1B veranschaulichte Anzahl sein.The 1B shows a simplified plan view of the device according to FIG 1A . As in 1B shown, the variety of electrical connections 112 along N rows and M columns on the second horizontal side 110b the package component 110 be trained. The MUF 120 can, as in the embodiment according to 1B shown are all of the variety of electrical connections 112 encapsulate. Although the electrical connections 112 evenly across the package component 110 are shown distributed, the electrical connections 112 also be distributed according to an irregular pattern or with uneven spacing and the like. The distribution of electrical connections 112 is like it in the 1A - 1B is shown is given for illustration only and is not intended to limit the scope of the embodiments described herein. As discussed in more detail below, the number of electrical connections 112 , which from the MUF 120 are encapsulated, lower than those in the 1A - 1B illustrated number.

Die MUF 120 kann eine verstärkende Versteifung gegenüber Zerbrechen, Rissbildung, Scherungssprengen oder hinsichtlich anderer möglicher Zerstörungen der elektrischen Verbindung 112, welche die elektrische Konnektivität zwischen der Packagekomponente 110 und dem Bauteil 130 beeinträchtigen könnte, bereitstellen. Letztlich kann die MUF 120 dazu dienen, die Ausbildung von Lateral-, Horizontal- und/oder Torsionsspannungen zwischen der Packagekomponente 110, den elektrischen Verbindungen 112 und/oder dem Bauteil 130 zu minimieren, welche bei der nachfolgenden Herstellung aufgrund thermischer Fluktuationen, physikalischer Veränderungen, atmosphärischer Druckänderung usw. auftreten können. Bei der in 1A gezeigten Ausführungsform kann sich die MUF 120 entlang einer oder mehrerer vertikaler Seiten 110c der Packagekomponente 110 mit einer zweiten Höhe H2 erstrecken. Die zweite Höhe H2 kann dazu angepasst werden, um den Verstärkungsgrad der Packagekomponente 110 zu variieren. Bei verschiedenen Ausführungsformen beträgt die zweite Höhe H2 zwischen ungefähr 50 µm und ungefähr 250 µm. Es kann ein Verhältnis zwischen der Dicke T der Packagekomponente 110, der ersten Höhe H1 und der zweiten Höhe H2 gemäß der nachstehenden Ungleichung bestehen: 1/3(H1 + T) ≤ (H1 + H2) < (H1 + T).The MUF 120 can reinforce stiffening against breaking, cracking, shear bursting or other possible damage to the electrical connection 112 showing the electrical connectivity between the package component 110 and the component 130 could affect, provide. Ultimately, the MUF 120 serve to develop lateral, horizontal and / or torsional stresses between the package components 110 , the electrical connections 112 and / or the component 130 to minimize which can occur in the subsequent production due to thermal fluctuations, physical changes, atmospheric pressure changes, etc. At the in 1A The embodiment shown can be the MUF 120 along one or more vertical sides 110c the package component 110 with a second height H2 extend. The second height H2 can be adjusted to the reinforcement level of the package component 110 to vary. In various embodiments, the second height is H2 between about 50 µm and about 250 µm. There can be a relationship between the thickness T of the package component 110 , the first height H1 and the second height H2 according to the following inequality: 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).

Bei verschiedenen Ausführungsformen kann die MUF 120 aus nachbearbeitbaren oder nicht nachbearbeitbaren Materialien wie beispielsweise Epoxid, verformbarem Gel, Silikongummi, Thermoplast, Duroplast, einer Kombination dieser oder dergleichen ausgebildet sein. Bei verschiedenen Ausführungsformen kann die MUF 120 ein Füllermaterial aufweisen, dessen Größe zwischen 10 µm und 50 µm liegt. Die MUF 120 kann eine Glasübergangstemperatur Tg zwischen ungefähr 100°C und ungefähr 150°C aufweisen. Bei verschiedenen Ausführungsformen kann die MUF 120 unter Verwendung von Dispensions-, Injektions- und/oder Sprühtechniken ausgebildet werden.In various embodiments, the MUF 120 be formed from reworkable or non-reworkable materials such as epoxy, deformable gel, silicone rubber, thermoplastic, thermosetting plastic, a combination of these or the like. In various embodiments, the MUF 120 have a filler material whose size is between 10 µm and 50 µm. The MUF 120 may have a glass transition temperature Tg between about 100 ° C and about 150 ° C. In various embodiments, the MUF 120 be formed using dispensing, injection and / or spraying techniques.

Die 1C veranschaulicht eine Detailansicht der Packagekomponente 110 gemäß einer Ausführungsform. Wie in 1C gezeigt ist, umfasst die Packagekomponente ein Substrat 111, ein oder mehrere Anschlusspads 115, die auf dem Substrat 111 ausgebildet sind, ein Paar Passivierungsschichten - eine erste und eine zweite Passivierungsschicht 116, 117 - über dem Substrat 111, wobei das oder die Anschlusspad(s) 115 sowie eine oder mehrere Post-Passivierungs-Verbindungen („PPI“) 118 über dem Paar Passivierungsschichten 116, 117 liegen. Die PPI 118 wird mit dem Anschlusspad 115 durch die erste und die zweite Passivierungsschicht 116, 117 elektrisch verbunden. Die elektrische Verbindung 112 ist mit einem Verbindungspad 132 auf dem Bauteil 130 verbunden. Die nachstehende Beschreibung bezüglich der möglichen Materialzusammensetzungen des Anschlusspads 115, der Passivierungsschichten 116, 117 sowie der PPI 118 werden mit Bezug auf die 4 vorgenommen.The 1C illustrates a detailed view of the package component 110 according to one embodiment. As in 1C As shown, the package component comprises a substrate 111 , one or more connector pads 115 that are on the substrate 111 are formed, a pair of passivation layers - a first and a second passivation layer 116 , 117 - above the substrate 111 , whereby the connection pad (s) 115 and one or more post-passivation connections ("PPI") 118 over the pair of passivation layers 116 , 117 lie. The PPI 118 comes with the connection pad 115 through the first and second passivation layers 116 , 117 electrically connected. The electrical connection 112 is with a connection pad 132 on the component 130 connected. The following description of the possible material compositions for the connection pad 115 , the passivation layers 116 , 117 as well as the PPI 118 be referring to the 4th performed.

Wie in 1C gezeigt ist, kann sich die MUF 120 an den Seiten der Packagekomponente 110 nach oben erstrecken, um die Vergussmasse 114 sowie das Paar Passivierungsschichten 116, 117 und das Substrat 111 zu verkapseln. Die Höhe H2, mit der sich die MUF 120 an den Seiten der Packagekomponente 110 nach oben erstreckt, kann angepasst werden, um das Volumen der MUF 120, welche zwischen die Packagekomponente 110 und das Bauteil 130 injiziert wird, anzupassen. Wie bereits erwähnt, kann die erste Höhe zwischen ungefähr 50 µm und ungefähr 250 µm und die zweite Höhe H2 zwischen ungefähr 50 µm und ungefähr 250 µm liegen.As in 1C is shown, the MUF 120 on the sides of the package component 110 extend up to the potting compound 114 and the pair of passivation layers 116 , 117 and the substrate 111 to encapsulate. The height H2 , with which the MUF 120 on the sides of the package component 110 extends upwards, can be adjusted to the volume of the MUF 120 , which are between the package components 110 and the component 130 is injected. As already mentioned, the first height can be between approximately 50 μm and approximately 250 μm and the second height H2 are between about 50 µm and about 250 µm.

Bei verschiedenen Ausführungsformen kann, wie es nachstehend noch genauer diskutiert wird, das Package 100 ausgebildet werden, ohne dass eine Vergussmasse auf die zweite horizontale Seite 110b der Packagekomponente 110 aufgetragen wird. Bei derartigen Ausführungsformen (nicht in den 1A - 1C dargestellt) kann die MUF 120 zwischen dem Bauteil 130 und der Packagekomponente 110 derart ausgebildet sein, dass die MUF 120 zwischen der zweiten horizontalen Seite 110b der Packagekomponente 110 und dem Bauteil 130 angeordnet ist, wobei sie die Vielzahl elektrischer Verbindungen 112 verkapselt. Bei derartigen Ausführungsformen kann die MUF 120 Verbindungen und/oder Komponenten, die auf der zweiten Seite 110b der Packagekomponente 110 ausgebildet sind, schützen.In various embodiments, as discussed in greater detail below, the package 100 be formed without a casting compound on the second horizontal side 110b the package component 110 is applied. In such embodiments (not in the 1A - 1C shown) the MUF 120 between the component 130 and the package component 110 be designed such that the MUF 120 between the second horizontal side 110b the package component 110 and the component 130 arranged, making the plurality of electrical connections 112 encapsulated. In such embodiments, the MUF 120 Connections and / or components on the second page 110b the package component 110 are trained to protect.

Bei verschiedenen Ausführungsformen kann die Packagekomponente 110 ein Wafer, ein Chip, ein Substrat, ein Interposer oder Kombinationen dieser sein, wie sie beispielsweise in gestapelten oder für Bauteile des 3D-IC-Typs (nicht dargestellt) oder in mikroelektromechanischen Systemen („MEMS“) verwendet werden. Bei verschiedenen Ausführungsformen kann die Packagekomponente 110 ein oder mehrere Schichten aus dielektrischen Materialien, metallischen Materialien und/oder nichtleitenden Materialien umfassen, welche zur Ausbildung von Zwischenschichtdielektrika („ILDs“) oder Zwischenmetalldielektrika („IMDs“) verwendet werden können. Bei verschiedenen Ausführungsformen kann die Packagekomponente 110 aktive Bauteile wie beispielsweise Transistoren und/oder Sensoren (nicht dargestellt) umfassen. Bei verschiedenen Ausführungsformen kann die Packagekomponente 110 passive Bauteile wie Widerstände, Kondensatoren, Spulen oder andere ähnliche Bauteile (nicht dargestellt) umfassen. Bei verschiedenen Ausführungsformen kann die Packagekomponente 110 frei von aktiven und/oder passiven Bauteilen sein.In various embodiments, the package component 110 be a wafer, a chip, a substrate, an interposer or combinations of these, as they are used for example in stacked or for components of the 3D-IC type (not shown) or in microelectromechanical systems (“MEMS”). In various embodiments, the package component 110 one or more layers of dielectric materials, metallic materials and / or non-conductive materials that can be used to form interlayer dielectrics (“ILDs”) or intermetal dielectrics (“IMDs”). In various embodiments, the package component 110 active components such as transistors and / or sensors (not shown). In various embodiments, the package component 110 passive components such as resistors, capacitors, coils or other similar components (not shown). In various embodiments, the package component 110 be free of active and / or passive components.

Bei verschiedenen Ausführungsformen kann die Vergussmasse 114 aus einem Polymer, einem flüssigen Epoxid, aus Kombinationen dieser oder dergleichen ausgebildet sein. Die Vergussmasse 114 kann ein Füllermaterial umfassen, welches eine Größe von weniger als 10 µm aufweist. Die Vergussmasse 114 kann eine Glasübergangstemperatur Tg zwischen ungefähr 130°C und ungefähr 200°C aufweisen. Bei verschiedenen Ausführungsformen können die elektrischen Verbindungen 112 aus Lot, nicht-eutektischem Blei, Zinn, Kupfer, Gold, Nickel, Aluminiumlegierungen, aus Kombinationen dieser oder dergleichen ausgebildet sein. Obwohl die elektrischen Verbindungen 112, wie sie in 1A veranschaulicht sind, kugelförmig dargestellt sind, können die elektrischen Verbindungen 112 ebenso säulen- oder pfeilerförmig ausgebildet sein.In various embodiments, the casting compound 114 from a polymer, a liquid epoxy, combinations of these or the like. The potting compound 114 may comprise a filler material which is less than 10 µm in size. The potting compound 114 may have a glass transition temperature Tg between about 130 ° C and about 200 ° C. In various embodiments, the electrical connections 112 made of solder, non-eutectic lead, tin, copper, gold, nickel, aluminum alloys, combinations of these or the like. Although the electrical connections 112 as in 1A Are illustrated are shown spherical, the electrical connections 112 also be designed in the shape of a column or pillar.

Bei verschiedenen Ausführungsformen kann das Bauteil 130 eine gedruckte Leiterplatte („PCB“), ein Wafer, ein Chip, ein Substrat, ein Interposer oder Kombinationen dieser sein, wie sie beispielsweise für Bauteile des 3D-IC-Typs (nicht dargestellt) oder des MEMS-Typs (nicht dargestellt) verwendet werden. Bei verschiedenen Ausführungsformen kann das Bauteil 130 leitfähige Pads (nicht dargestellt) umfassen, welche die Verbindung der einen oder der mehreren elektrischen Verbindungen 112 mit diesem ermöglichen.In various embodiments, the component 130 a printed circuit board (“PCB”), a wafer, a chip, a substrate, an interposer or combinations of these, as used for example for components of the 3D-IC-type (not shown) or the MEMS-type (not shown) become. In various embodiments, the component 130 Conductive pads (not shown) that connect the one or more electrical connections 112 with this enable.

Die Größe, Form, Art, Zusammensetzung und/oder Anordnung der Packagekomponente 110, der einen oder der mehreren elektrischen Verbindungen 112, der Vergussmasse 114 sowie des Bauteils 130 sind lediglich zur Veranschaulichung angegeben und sollen nicht den Umfang der hier diskutierten Ausführungsformen beschränken.The size, shape, type, composition and / or arrangement of the package component 110 , the one or more electrical connections 112 , the potting compound 114 as well as the component 130 are given for illustration only and are not intended to limit the scope of the embodiments discussed herein.

Die 2A veranschaulicht ein weiteres verstärktes Package 200 gemäß einer anderen Ausführungsform. Wie die 2A veranschaulicht, kann das verstärkte Package 200 eine Packagekomponente 210, eine Vielzahl elektrischer Verbindungen 212 sowie eine MUF 220 umfassen. Die Packagekomponente 210 kann eine erste horizontale Seite 210a sowie eine zweite horizontale Seite 210b und eine Dicke T aufweisen. Die Vielzahl elektrischer Verbindungen 212 kann auf der zweiten horizontalen Seite 210b der Packagekomponente 210 ausgebildet sein, und bei einer Ausführungsform kann eine Vergussmasse 214 über der zweiten horizontalen Seite 210b ausgebildet sein und jede der Vielzahl elektrischer Verbindungen 212 umgeben. Die Vergussmasse 214 kann mit einer ersten Höhe H1 auf der zweiten horizontalen Seite 210b der Packagekomponente 210 ausgebildet sein, und sie kann eine Verkapselung der zweiten horizontalen Seite 210b der Packagekomponente 210 bereitstellen. Bei verschiedenen Ausführungsformen kann die erste Höhe H1 zwischen ungefähr 50 µm und ungefähr 250 µm liegen. Über die Vielzahl elektrischer Verbindungen 212 kann die Packagekomponente 210 mit einem Bauteil 230 elektrisch verbunden werden.The 2A illustrates another reinforced package 200 according to another embodiment. As the 2A illustrated, the reinforced package 200 a package component 210 , a variety of electrical connections 212 as well as an MUF 220 include. The package component 210 can be a first horizontal page 210a and a second horizontal side 210b and have a thickness T. The multitude of electrical connections 212 can be on the second horizontal side 210b the package component 210 be formed, and in one embodiment a potting compound 214 over the second horizontal side 210b be formed and each of the plurality of electrical connections 212 surround. The potting compound 214 can with a first height H1 on the second horizontal side 210b the package component 210 be formed, and it can be an encapsulation of the second horizontal side 210b the Package component 210 provide. In various embodiments, the first height may H1 are between about 50 µm and about 250 µm. Via the multitude of electrical connections 212 the package component 210 with one component 230 be electrically connected.

Wie in 2A gezeigt ist, kann bei einer Ausführungsform die MUF 220 zwischen der Vergussmasse 214 und dem Bauteil 230 angeordnet sein. Bei dieser Ausführungsform kann sich die MUF 220 entlang einer oder entlang mehrerer vertikaler Seiten 210c der Packagekomponente 210 bis auf eine zweite Höhe H2 erstrecken. Bei verschiedenen Ausführungsformen kann die zweite Höhe zwischen ungefähr 50 µm und ungefähr 250 µm liegen. Entsprechend der nachstehenden Ungleichung kann eine Beziehung zwischen der Dicke T der Packagekomponente 210, der ersten Höhe H1 und der zweiten Höhe H2 bestehen: 1/3(H1 + T) ≤ (H1 + H2) < (H1 + T).As in 2A shown, in one embodiment, the MUF 220 between the potting compound 214 and the component 230 be arranged. In this embodiment, the MUF 220 along one or more vertical sides 210c the package component 210 except for a second height H2 extend. In various embodiments, the second height can be between about 50 µm and about 250 µm. According to the following inequality, there can be a relationship between the thickness T of the package component 210 , the first height H1 and the second height H2 consist: 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).

Bei verschiedenen Ausführungsformen kann die MUF 220 aus nacharbeitbaren oder aus nicht nacharbeitbaren Materialien wie beispielsweise Epoxid, verformbarem Gel, Silikongummi, Thermoplast, Duroplast, einer Kombination dieser oder dergleichen ausgebildet sein. Bei verschiedenen Ausführungsformen kann die MUF 220 ein Füllermaterial umfassen, das in seiner Größe zwischen 10 µm und 50 µm liegt. Die MUF 220 kann eine Glasübergangstemperatur Tg zwischen ungefähr 100°C und ungefähr 150°C aufweisen. Die Packagekomponente 210, die elektrischen Verbindungen 212, die Vergussmasse 214 sowie das Bauteil 230 können Eigenschaften und/oder Zusammensetzungen aufweisen, die denen der zuvor mit Bezug auf 1A beschriebenen Ausführungsformen ähneln.In various embodiments, the MUF 220 be made of reworkable or non-reworkable materials such as epoxy, deformable gel, silicone rubber, thermoplastic, thermosetting plastic, a combination of these or the like. In various embodiments, the MUF 220 comprise a filler material which is between 10 µm and 50 µm in size. The MUF 220 may have a glass transition temperature Tg between about 100 ° C and about 150 ° C. The package component 210 who have favourited electrical connections 212 , the casting compound 214 as well as the component 230 may have properties and / or compositions similar to those previously referred to in FIG 1A described embodiments are similar.

Die 2B veranschaulicht eine vereinfachte Draufsicht der Vorrichtung gemäß 2A. Wie in 2B gezeigt ist, kann eine Vielzahl elektrischer Verbindungen 212 entlang N Reihen und M Spalten auf der zweiten horizontalen Seite 210b der Packagekomponente 210 ausgebildet sein. Im Vergleich zu 1B, welche die MUF 120 veranschaulicht, welche sämtliche der Vielzahl elektrischer Verbindungen 112 verkapselt, veranschaulicht die 2B, dass die MUF 220 eine Mehrzahl von Teilsätzen 240 der Vielzahl elektrischer Verbindungen 212 an einer oder an mehreren Ecken der Packagekomponente 210 verkapselt. Jeder der Teilsätze 240 kann eine Gruppe der Vielzahl elektrischer Verbindungen 212 mit X Reihen und Y Spalten aufweisen. Beispielsweise kann die Anzahl der X Reihen zwischen 2 und (N/2)-1 der Gesamtzahl der N Reihen und die Anzahl der Y Spalten zwischen 2 und (M/2)-1 der Gesamtzahl M Spalten liegen.The 2 B FIG. 11 illustrates a simplified top view of the device according to FIG 2A . As in 2 B shown can make a variety of electrical connections 212 along N rows and M columns on the second horizontal side 210b the package component 210 be trained. Compared to 1B , which the MUF 120 illustrates which all of the variety of electrical connections 112 encapsulated, illustrates the 2 B that the MUF 220 a plurality of subsets 240 the multitude of electrical connections 212 at one or more corners of the package component 210 encapsulated. Each of the subsets 240 can be a group of the variety of electrical connections 212 with X rows and Y columns. For example, the number of X rows can be between 2 and (N / 2) -1 of the total number of N rows and the number of Y columns between 2 and (M / 2) -1 of the total number of M columns.

Die Konfiguration der MUF 220 gemäß den 2A - 2B an einer oder an mehreren Ecken der Packagekomponente 210 kann eine verstärkende Versteifung der elektrischen Verbindungen 212 zwischen der Packagekomponente 210 und dem Bauteil 230 bereitstellen. Im Vergleich zu der in den 1A - 1B gezeigten Konfiguration der MUF 120, welche sämtliche der elektrischen Verbindungen 112 bedecken kann, kann die MUF 220 gemäß den 2A - 2B eine verstärkende Versteifung bei geringeren Kosten im Vergleich zu der Konfiguration gemäß den 1A - 1B bereitstellen. Beispielsweise kann bei der in den 2A - 2B gezeigten Konfiguration weniger MUF 220 verwendet werden, so dass die gesamten Herstellungskosten des verstärkten Package 200 verringert werden können. Im Vergleich zu der verstärkenden Versteifung der MUF 120 gemäß den 1A - 1B kann die verstärkende Versteifung der MUF 220 der elektrischen Verbindungen 212 gemäß den 2A - 2B verringert werden, wobei sie jedoch für bestimmte Anwendungen immer noch hinreichend für die Ausbildung eines verstärkten Package 200 ist.The configuration of the MUF 220 according to the 2A - 2 B at one or more corners of the package component 210 can reinforce the stiffening of electrical connections 212 between the package component 210 and the component 230 provide. Compared to that in the 1A - 1B configuration of the MUF shown 120 showing all of the electrical connections 112 can cover, the MUF can 220 according to the 2A - 2 B reinforcing stiffening at a lower cost compared to the configuration according to FIGS 1A - 1B provide. For example, in the 2A - 2 B configuration shown less MUF 220 used so that the total manufacturing cost of the reinforced package 200 can be reduced. Compared to the reinforcing stiffening of the MUF 120 according to the 1A - 1B can reinforce the stiffening of the MUF 220 the electrical connections 212 according to the 2A - 2 B can be reduced, but for certain applications they are still sufficient for the formation of a reinforced package 200 is.

Jeder der in 2B gezeigten Teilsätze kann eine Gruppe von 3-mal-3-Verbindern der Vielzahl der elektrischen Verbindungen 212 an den entsprechenden Ecken der Packagekomponente 210 aufweisen, die von der MUF 220 verkapselt werden können. Die Anzahl elektrischer Verbindungen 212 in den Teilsätzen 240 kann größer oder kleiner als die in 2B veranschaulichte Anzahl sein. Die Anzahl elektrischer Verbindungen in jedem der Teilsätze 240 ist, wie es in 2B gezeigt ist, lediglich zur Veranschaulichung dargestellt und nicht dazu vorgesehen, den Umfang der diskutierten Ausführungsformen zu beschränken. Darüber hinaus kann die Anzahl der Ecken der Packagekomponente 210, an denen die Teilsätze 240 elektrischer Verbindungen 212 mittels der MUF 220 verkapselt werden können, geringer als die Anzahl der in 2B veranschaulichten Ecken sein. Gemäß einer Ausführungsform bedeckt die MUF 220 ein Paar angrenzender Reihen und Spalten elektrischer Verbindungen 212 an jeder Seite einer Ecke an der entsprechenden Ecke der Packagekomponente 210. Darüber hinaus kann, wie es in 2B gezeigt ist, die MUF 220 einige der internen elektrischen Verbindungen 212 für die Packagekomponente kontaktieren, jedoch nicht vollständig verkapseln. Das Volumen der zwischen der Packagekomponente 210 und dem Bauteil 230 aufgetragenen MUF 220 kann variiert werden, um die Anzahl elektrischer Verbindungen 212, welche von der MUF 220 vollständig verkapselt sind, zu variieren.Everyone in 2 B The subsets shown may be a group of 3-by-3 connectors of the plurality of electrical connections 212 at the corresponding corners of the package component 210 exhibited by the MUF 220 can be encapsulated. The number of electrical connections 212 in the clauses 240 can be larger or smaller than the in 2 B illustrated number. The number of electrical connections in each of the subsets 240 is how it is in 2 B is shown, is shown for illustration only and is not intended to limit the scope of the discussed embodiments. In addition, the number of corners of the package component 210 at which the sub-clauses 240 electrical connections 212 by means of the MUF 220 can be encapsulated, fewer than the number of in 2 B illustrated corners. According to one embodiment, the MUF covers 220 a pair of adjacent rows and columns of electrical connections 212 on each side of a corner on the corresponding corner of the package component 210 . In addition, as in 2 B shown is the MUF 220 some of the internal electrical connections 212 for the package component, but do not fully encapsulate it. The volume of the between the package component 210 and the component 230 applied MUF 220 can be varied to accommodate the number of electrical connections 212 , which from the MUF 220 are completely encapsulated, vary.

Die 3A veranschaulicht ein weiteres verstärktes Package 300 gemäß einer anderen Ausführungsform. Wie in 3A veranschaulicht ist, kann das verstärkte Package 300 eine Packagekomponente 310 und eine MUF 320 umfassen. Die Packagekomponente 310 kann eine erste horizontale Seite 310a und eine zweite horizontale Seite 310b bei einer Dicke T aufweisen. Eine Vielzahl elektrischer Verbindungen 312 kann auf der zweiten horizontalen Seite 310b der Packagekomponente 310 ausgebildet sein, wobei bei einer Ausführungsform eine Vergussmasse 314 über der zweiten horizontalen Seite 310b ausgebildet sein kann und jede der Vielzahl elektrischer Verbindungen 312 umgeben kann. Die Vergussmasse 314 kann mit einer ersten Höhe H1 auf der zweiten horizontalen Seite 310b der Packagekomponente 310 ausgebildet sein, und sie kann die zweite horizontale Seite 310b der Packagekomponente 310 verkapseln. Bei verschiedenen Ausführungsformen kann die erste Höhe H1 zwischen ungefähr 50 µm und ungefähr 250 µm liegen. Die Packagekomponente 310 kann über die Vielzahl elektrischer Verbindungen 312 mit einem Bauteil 330 elektrisch verbunden werden. The 3A illustrates another reinforced package 300 according to another embodiment. As in 3A illustrated, the reinforced package 300 a package component 310 and a MUF 320 include. The Package component 310 can be a first horizontal page 310a and a second horizontal side 310b at a thickness T. A variety of electrical connections 312 can be on the second horizontal side 310b the package component 310 be formed, in one embodiment a potting compound 314 over the second horizontal side 310b can be formed and any of the plurality of electrical connections 312 can surround. The potting compound 314 can with a first height H1 on the second horizontal side 310b the package component 310 be formed, and they can be the second horizontal side 310b the package component 310 encapsulate. In various embodiments, the first height may H1 are between about 50 µm and about 250 µm. The package component 310 can use the multitude of electrical connections 312 with one component 330 be electrically connected.

Bei einer Ausführungsform kann die MUF 320, wie es in 3A gezeigt ist, zwischen der Vergussmasse 314 und dem Bauteil 330 angeordnet sein. Bei dieser Ausführungsform kann sich die MUF 320 entlang einer oder entlang mehrerer vertikaler Seiten 310c der Packagekomponente 310 bis auf eine zweite Höhe H2 erstrecken. Bei verschiedenen Ausführungsformen kann die zweite Höhe H2 zwischen ungefähr 50 µm und ungefähr 250 µm liegen. Entsprechend der nachstehenden Ungleichung kann eine Beziehung zwischen der Dicke T der Packagekomponente 310, der ersten Höhe H1 und der zweiten Höhe H2 bestehen: 1/3(H1 + T) ≤ (H1 + H2) < (H1 + T).In one embodiment, the MUF 320 as it is in 3A is shown between the potting compound 314 and the component 330 be arranged. In this embodiment, the MUF 320 along one or more vertical sides 310c the package component 310 except for a second height H2 extend. In various embodiments, the second height can H2 are between about 50 µm and about 250 µm. According to the following inequality, there can be a relationship between the thickness T of the package component 310 , the first height H1 and the second height H2 consist: 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).

Bei verschiedenen Ausführungsformen kann die MUF 320 aus nachbearbeitbaren oder aus nicht nachbearbeitbaren Materialien wie beispielsweise Epoxid, verformbarem Gel, Silikongummi, einer Kombination dieser oder dergleichen ausgebildet sein. Bei verschiedenen Ausführungsformen kann die MUF 320 ein Füllermaterial umfassen, dessen Größe zwischen 10 µm und 50 µm liegt. Die MUF 320 kann eine Glasübergangstemperatur Tg zwischen ungefähr 100°C und ungefähr 150°C aufweisen. Die Packagekomponente 310, die elektrischen Verbindungen 312, die Vergussmasse 314 sowie das Bauteil 330 können Eigenschaften und/oder Zusammensetzungen aufweisen, die denen der mit Bezug auf 1A beschriebenen Ausführungsformen ähneln.In various embodiments, the MUF 320 be made of reworkable or non-reworkable materials such as epoxy, deformable gel, silicone rubber, a combination of these or the like. In various embodiments, the MUF 320 comprise a filler material, the size of which is between 10 µm and 50 µm. The MUF 320 may have a glass transition temperature Tg between about 100 ° C and about 150 ° C. The package component 310 who have favourited electrical connections 312 , the casting compound 314 as well as the component 330 may have properties and / or compositions similar to those referred to in FIG 1A described embodiments are similar.

Die 3B veranschaulicht eine vereinfachte Draufsicht der Ausführungsform gemäß 3A. Wie in 3B gezeigt ist, kann die Vielzahl elektrischer Verbindungen 312 entlang N Reihen und M Spalten auf der zweiten horizontalen Seite 310b der Packagekomponente 310 ausgebildet sein. Im Vergleich zu der MUF 120 gemäß den 1A - 1B und der MUF 220 gemäß den 2A - 2B kann die MUF 320, wie es in 3B gezeigt ist, entlang einem Umfang der Packagekomponente 310 ausgebildet sein und die elektrischen Verbindungen 312 zwischen der Packagekomponente 310 und dem Bauteil 330 entlang des Umfangs verkapseln. Die elektrischen Verbindungen 312, die von der MUF 320 verkapselt werden können, können eine Anzahl Reihen X umfassen, welche einen Teilsatz der Anzahl N Reihen darstellen, sowie eine Anzahl Spalten Y, welche einen Teilsatz der Anzahl M Spalten entlang des Umfangs der Packagekomponente 310 darstellt. Bei verschiedenen Ausführungsformen kann die Anzahl der Reihen X zwischen 2 und (N/2)-1 der Gesamtzahl der N Reihen liegen, und die Anzahl der Spalten Y kann zwischen 2 und (M/2)-1 der Gesamtzahl der M Spalten liegen.The 3B FIG. 14 illustrates a simplified top view of the embodiment according to FIG 3A . As in 3B shown, the variety of electrical connections 312 along N rows and M columns on the second horizontal side 310b the package component 310 be trained. Compared to the MUF 120 according to the 1A - 1B and the MUF 220 according to the 2A - 2 B can the MUF 320 as it is in 3B is shown along a perimeter of the package component 310 be formed and the electrical connections 312 between the package component 310 and the component 330 encapsulate along the perimeter. The electrical connections 312 by the MUF 320 can be encapsulated can comprise a number of rows X, which represent a subset of the number N rows, and a number of columns Y, which represent a subset of the number M columns along the perimeter of the package component 310 represents. In various embodiments, the number of rows X can be between 2 and (N / 2) -1 of the total number of N rows and the number of columns Y can be between 2 and (M / 2) -1 of the total number of M columns.

Die Konfiguration der MUF 320 gemäß 3B entlang des Umfangs der Packagekomponente 310 kann eine Verstärkungsversteifung der elektrischen Verbindungen 312 zwischen der Packagekomponente 310 und dem Bauteil 330 bereitstellen. Die MUF 320 gemäß den 3A - 3B kann eine ausgeglichene Verstärkungsversteifung und einen Kompromiss hinsichtlich der Herstellungskosten zwischen der vollständigen Bedeckung sämtlicher elektrischer Komponenten 112, wie es in den 1A - 1B gezeigt ist, und lediglich der elektrischen Verbindungen 212 in den Ecken, wie es in den 2A - 2B gezeigt ist, bereitstellen.The configuration of the MUF 320 according to 3B along the perimeter of the package component 310 can reinforce the electrical connections 312 between the package component 310 and the component 330 provide. The MUF 320 according to the 3A - 3B can provide a balanced reinforcement stiffener and a compromise in manufacturing cost between completely covering all electrical components 112 like it in the 1A - 1B and electrical connections only 212 in the corners as it is in the 2A - 2 B is shown.

Wie in 3B veranschaulicht ist, kann der Umfang der elektrischen Verbindungen 312, welcher von der MUF 320 verkapselt werden kann, drei Reihen und drei Spalten entlang des Umfangs der Packagekomponente 310 umfassen. Die Anzahl elektrischer Verbindungen 312, welche von der MUF 320 entlang des Umfangs der Packagekomponente 310 verkapselt werden können, kann größer oder kleiner als die in 3B veranschaulichte Anzahl sein. Die Anzahl der von der MUF 320 verkapselten elektrischen Verbindungen 312, wie sie in 3B dargestellt ist, ist lediglich zur Veranschaulichung vorgesehen und nicht dazu, den Umfang der diskutierten Ausführungsformen zu beschränken. Die MUF 320 muss nicht entlang des gesamten Umfangs der Packagekomponente 310 ausgebildet sein, vielmehr kann sie auch lediglich entlang eines Teilumfangs der Packagekomponente 310 ausgebildet sein, beispielsweise entlang einer oder entlang mehrerer Umfangsabschnitte der Packagekomponente 310. Bei einer Ausführungsform verkapselt die MUF 320 ein Paar angrenzender Reihen und Spalten elektrischer Verbindungen 312 an jeder Seite einer Ecke an der entsprechenden Ecke der Packagekomponente 310. Bei einer Ausführungsform kann die MUF 320 einige der internen elektrischen Verbindungen 312 für die Packagekomponente 310 kontaktieren, jedoch nicht vollständig verkapseln. Das Volumen der zwischen der Packagekomponente 310 und dem Bauteil 330 aufgetragenen MUF 320 kann variiert werden, um die Anzahl der elektrischen Verbindungen 312, welche von der MUF 320 vollständig verkapselt sind, zu beeinflussen.As in 3B illustrated can be the extent of electrical connections 312 , which from the MUF 320 can be encapsulated, three rows and three columns along the perimeter of the package component 310 include. The number of electrical connections 312 , which from the MUF 320 along the perimeter of the package component 310 Can be encapsulated, can be larger or smaller than that in 3B illustrated number. The number of the MUF 320 encapsulated electrical connections 312 as in 3B is shown is intended for illustration only and not to limit the scope of the discussed embodiments. The MUF 320 does not have to run along the entire perimeter of the package component 310 rather, it can also only be formed along a partial circumference of the package component 310 be formed, for example along one or along a plurality of circumferential sections of the package component 310 . In one embodiment, the MUF encapsulates 320 a pair of adjacent rows and columns of electrical connections 312 on each side of a corner on the corresponding corner of the package component 310 . In one embodiment, the MUF 320 some of the internal electrical connections 312 for the package component 310 contact, but do not completely encapsulate. The volume of the between the package component 310 and the component 330 applied MUF 320 can be varied to match the Number of electrical connections 312 , which from the MUF 320 are completely encapsulated.

Die 4 veranschaulicht eine teilweise Querschnittsansicht eines weiteren verstärkten Package 400. Das verstärkte Package 400 kann eine Packagekomponente 410, eine Vielzahl elektrischer Verbindungen 420 sowie eine MUF 430 umfassen. Die Packagekomponente 410 kann ein Substrat 411, ein oder mehrere Anschlusspads 412, die auf dem Substrat 411 ausgebildet sind, ein Paar Passivierungsschichten - eine erste und eine zweite Passivierungsschicht 413, 414 -, die über dem Substrat 411 sowie den Anschlusspads 412 liegen, sowie eine oder mehrere Post-Passivierungs-Verbindungen („PPI“) 415, die über dem Paar Passivierungsschichten 413, 414 liegen, aufweisen. Jede PPI 415 kann mit einem der entsprechenden Verbindungspads elektrisch verbunden sein.The 4th Figure 11 illustrates a partial cross-sectional view of another reinforced package 400 . The reinforced package 400 can be a package component 410 , a variety of electrical connections 420 as well as an MUF 430 include. The package component 410 can be a substrate 411 , one or more connector pads 412 that are on the substrate 411 are formed, a pair of passivation layers - a first and a second passivation layer 413 , 414 - that is above the substrate 411 as well as the connection pads 412 and one or more Post Passivation Interconnects ("PPI") 415 overlying the pair of passivation layers 413 , 414 lie, have. Any PPI 415 can be electrically connected to one of the corresponding connection pads.

Über die Vielzahl elektrischer Verbindungen 420 kann die Packagekomponente 410 mit einem Bauteil 440 elektrisch verbunden werden. Das Bauteil 440 kann einen oder mehrere leitfähige Pads 442 umfassen, von denen jedes einen Verbindungsort für eine der entsprechenden elektrischen Verbindungen 420 des Package 400 bereitstellt. Zur Veranschaulichung sind in 4 eine einzige elektrische Verbindung 420, ein einzelnes Anschlusspad 412, eine PPI 415 sowie ein leitfähiges Pad 442 dargestellt, wobei dies nicht den Umfang der hierin beschriebenen Ausführungsformen beschränken soll.Via the multitude of electrical connections 420 the package component 410 with one component 440 be electrically connected. The component 440 can be one or more conductive pads 442 each of which has a connection location for one of the corresponding electrical connections 420 of the package 400 provides. To illustrate this, in 4th a single electrical connection 420 , a single connection pad 412 , a PPI 415 as well as a conductive pad 442 shown, but this is not intended to limit the scope of the embodiments described herein.

Wie in 4 gezeigt ist, kann die MUF 430 zwischen der Packagekomponente 410 und dem Bauteil 440 ausgebildet sein. Die MUF 430 kann die Vielzahl elektrischer Verbindungen 420 und weiterhin die PPIs 415, die zweite Passivierungsschicht 414, die erste Passivierungsschicht 413 und/oder das Substrat 411 der Packagekomponente 410 verkapseln. Im Vergleich zu der Packagekomponente 110 gemäß 1A kann keine Vergussmasse über der Packagekomponente 410 gemäß 4 ausgebildet werden; vielmehr bietet die MUF 430 eine Verkapselung der Packagekomponente 410 und darüber hinaus eine verstärkende Versteifung der elektrischen Verbindungen 420 zwischen der Packagekomponente 410 und dem Bauteil 440. Die MUF 430 verkapselt die PPI 415, um sie vor Oxidation zu schützen. Bei einer Ausführungsform kann sich die MUF 430 entlang den Seiten der Packagekomponente 410 erstrecken. Beispielsweise kann sich die MUF 430 entlang den Seiten 414c der zweiten Passivierungsschicht 414, entlang den Seiten 413c der ersten Passivierungsschicht 413 und/oder entlang den Seiten 411c des Substrates 411 erstrecken, um diese Komponente zu schützen.As in 4th shown, the MUF 430 between the package component 410 and the component 440 be trained. The MUF 430 can do the multitude of electrical connections 420 and continue the PPIs 415 , the second passivation layer 414 , the first passivation layer 413 and / or the substrate 411 the package component 410 encapsulate. Compared to the package component 110 according to 1A cannot use potting compound over the package component 410 according to 4th be formed; rather, the MUF 430 an encapsulation of the package component 410 and, moreover, a reinforcing stiffening of the electrical connections 420 between the package component 410 and the component 440 . The MUF 430 encapsulates the PPI 415 to protect them from oxidation. In one embodiment, the MUF 430 along the sides of the package component 410 extend. For example, the MUF 430 along the sides 414c the second passivation layer 414 , along the sides 413c the first passivation layer 413 and / or along the sides 411c of the substrate 411 extend to protect this component.

Bei verschiedenen Ausführungsformen kann die MUF 430 aus nachbearbeitbarem oder aus nicht nachbearbeitbarem Material ausgebildet sein, beispielsweise aus Epoxid, verformbarem Gel, Silikongummi, Thermoplast, Duroplast, Kombinationen dieser oder dergleichen. Die MUF 430 kann ein Füllermaterial umfassen, dessen Größe zwischen ungefähr 10 µm und ungefähr 50 µm liegt, und welches eine Glasübergangstemperatur Tg zwischen ungefähr 100°C und ungefähr 150°C aufweist. Bei verschiedenen Ausführungsformen kann die MUF 430 unter Verwendung von Dispensions-, Injektions- und/oder Sprühtechniken ausgebildet werden.In various embodiments, the MUF 430 be made of reworkable or non-reworkable material, for example epoxy, deformable gel, silicone rubber, thermoplastic, thermosetting plastic, combinations of these or the like. The MUF 430 may comprise a filler material, the size of which is between about 10 µm and about 50 µm, and which has a glass transition temperature Tg between about 100 ° C and about 150 ° C. In various embodiments, the MUF 430 be formed using dispensing, injection and / or spraying techniques.

Bei verschiedenen Ausführungsformen kann das Substrat 411 ein Wafer, ein Chip, ein Interposer oder eine Kombination dieser sein, etwa derart, wie es beispielsweise für gestapelte Bauteile oder Bauteile des 3D-IC-Typs (nicht dargestellt) oder für Bauteile des MEMS-Typs (nicht dargestellt) verwendet wird. Bei verschiedenen Ausführungsformen können ein oder mehrere Schichten dielektrischer Materialien, metallischer Materialien und/oder nichtleitender Materialien für die Ausbildung von Zwischenschichtdielektrika (ILDs), intermetallischen Dielektrika (IMDs) und/oder Passivierungsschichten (nicht dargestellt) innerhalb des Substrates verwendet werden. Bei verschiedenen Ausführungsformen kann das Substrat 411 aktive Bauteile wie beispielsweise Transistoren und/oder Sensoren (beide nicht dargestellt) aufweisen. Bei verschiedenen Ausführungsformen kann das Substrat 411 passive Bauteile wie Widerstände, Kondensatoren, Spulen oder andere ähnliche Bauteile (nicht dargestellt) aufweisen. Bei verschiedenen Ausführungsformen kann das Substrat 411 frei von aktiven und/oder passiven Bauteilen sein.In various embodiments, the substrate 411 a wafer, chip, interposer, or a combination thereof, such as is used, for example, for stacked components or components of the 3D IC type (not shown) or for components of the MEMS type (not shown). In various embodiments, one or more layers of dielectric materials, metallic materials, and / or non-conductive materials can be used to form interlayer dielectrics (ILDs), intermetallic dielectrics (IMDs), and / or passivation layers (not shown) within the substrate. In various embodiments, the substrate 411 have active components such as transistors and / or sensors (both not shown). In various embodiments, the substrate 411 have passive components such as resistors, capacitors, coils or other similar components (not shown). In various embodiments, the substrate 411 be free of active and / or passive components.

Bei verschiedenen Ausführungsformen kann das Verbindungspad bzw. können die Anschlusspads 412 aus Kupfer, Zinn, Nickel, Gold, Silber, Platin, Palladium, Aluminium, Legierungen dieser oder dergleichen ausgebildet sein. Bei verschiedenen Ausführungsformen kann das Verbindungspad bzw. können die Verbindungspads mit Hilfe thermisch-chemischer Dampfabscheidung (CVD), physikalischer Dampfabscheidung (PVD), etwa mittels Sputter-Deposition oder Verdampfung, mit Hilfe einer Elektronenkanone, einem Ionenstrahl, einem energetischen Strahl, mittels Plattieren, mittels einem oder mittels mehrerer subtraktiver Ätzprozesse, einem einzelnen Damaszenprozess und/oder einem doppelten Damaszenprozess, oder mit ähnlichen oder anderen akzeptierbaren Verfahren ausgebildet werden.In various embodiments, the connection pad or pads can 412 made of copper, tin, nickel, gold, silver, platinum, palladium, aluminum, alloys of these or the like. In various embodiments, the connection pad or pads can be made with the aid of thermal-chemical vapor deposition (CVD), physical vapor deposition (PVD), for example by means of sputter deposition or evaporation, with the aid of an electron gun, an ion beam, an energetic beam, by means of plating, by means of one or more subtractive etching processes, a single damascene process and / or a double damascene process, or with similar or other acceptable processes.

Bei verschiedenen Ausführungsformen kann die erste und/oder die zweite Passivierungsschicht 413, 414 beispielsweise aus einem Polyimid, aus Polybenzoxazol (PBO), aus Benzocyclobuten (BCB), einem nicht-lichtempfindlichen Polymer, und bei alternativen Ausführungsformen aus einem Nitrid, einem Carbid, einem Siliziumoxid, einem Siliziumnitrid, aus Dielektrika mit niedrigem k-Wert, etwa aus Kohlenstoff-dotierten Oxiden, aus Dielektrika mit extrem niedrigem k-Wert, etwa aus porös Kohlenstoff-dotiertem Siliziumdioxid, aus Kombinationen dieser und/oder anderen geeigneten Materialien ausgebildet sein.In various embodiments, the first and / or the second passivation layer can 413 , 414 for example from a polyimide, from polybenzoxazole (PBO), from benzocyclobutene (BCB), a non-photosensitive polymer, and in alternative embodiments of a nitride, a carbide, a silicon oxide, a silicon nitride, of low-k dielectrics, such as carbon-doped oxides, of extremely low-k dielectrics, such as porous Carbon-doped silicon dioxide, be formed from combinations of these and / or other suitable materials.

Bei verschiedenen Ausführungsformen kann die Vielzahl elektrischer Verbindungen 420 aus Lot, nicht-eutektischem Blei, Zinn, Kupfer, Gold, Nickel, Aluminiumlegierungen, aus Kombinationen dieser oder dergleichen ausgebildet sein. Obwohl die elektrischen Verbindungen 420, wie es in 4 veranschaulicht ist, kugelförmig dargestellt sind, können die elektrischen Verbindungen 420 ebenso säulen- oder pfeilerförmig ausgebildet sein. Bei verschiedenen Ausführungsformen kann das Bauteil 440 eine gedruckte Leiterplatine (PCB), ein Wafer, ein Chip, ein Substrat, ein Interposer oder Kombinationen dieser sein, etwa wie es beispielsweise für Bauteile des 3D-IC-Typs (nicht dargestellt) oder Bauteile des MEMS-Typs verwendet wird. Bei verschiedenen Ausführungsformen können die leitfähigen Pads 442 aus Kupfer, Zinn, Nickel, Gold, Silber, Platin, Palladium, Aluminium, Legierungen dieser oder dergleichen ausgebildet sein.In various embodiments, the plurality of electrical connections 420 made of solder, non-eutectic lead, tin, copper, gold, nickel, aluminum alloys, combinations of these or the like. Although the electrical connections 420 as it is in 4th is illustrated, are shown spherical, the electrical connections 420 also be designed in the shape of a column or pillar. In various embodiments, the component 440 a printed circuit board (PCB), a wafer, a chip, a substrate, an interposer or combinations thereof, such as is used, for example, for components of the 3D-IC-type (not shown) or components of the MEMS-type. In various embodiments, the conductive pads 442 made of copper, tin, nickel, gold, silver, platinum, palladium, aluminum, alloys of these or the like.

Bei verschiedenen Ausführungsformen sind die PPIs 415 aus Kupfer, Zinn, Nickel, Gold, Silber, Platin, Palladium, Aluminium, Legierungen dieser oder dergleichen ausgebildet. Bei verschiedenen Ausführungsformen können die Verbindungspads mit Hilfe thermisch-chemischer Dampfabscheidung (CVD), physikalischer Dampfabscheidung (PVD), etwa mittels Sputter-Deposition oder Verdampfung, mittels einer Elektronenkanone, eines Ionenstrahls, eines energetischen Strahls, mittels Plattieren, mittels eines oder mehrerer subtraktiver Ätzprozesse, mittels eines einzelnen Damaszenprozesses und/oder mittels eines doppelten Damaszenprozesses, sowie mit ähnlichen oder anderen geeigneten Verfahren ausgebildet sein.In various embodiments, the are PPIs 415 made of copper, tin, nickel, gold, silver, platinum, palladium, aluminum, alloys of these or the like. In various embodiments, the connection pads can be made using thermal-chemical vapor deposition (CVD), physical vapor deposition (PVD), for example using sputter deposition or evaporation, using an electron gun, an ion beam, an energetic beam, using plating, using one or more subtractive etching processes , by means of a single damascene process and / or by means of a double damascene process, as well as with similar or other suitable methods.

Die 5 veranschaulicht ein Verfahren 500 gemäß einer Ausführungsform. Das Verfahren 500 bildet eine Vielzahl elektrischer Verbindungen auf einer ersten horizontalen Seite einer Packagekomponente (Block 510) aus. Das Verfahren 500 bildet die elektrischen Verbindungen entlang N Reihen und M Spalten auf der ersten horizontalen Seite der Packagekomponente. Optional bildet das Verfahren 500 eine Vergussmasse auf der ersten horizontalen Seite der Packagekomponente bis auf eine erste Höhe aus (Block 512). Die Vergussmasse wird um die Vielzahl elektrischer Verbindungen herum bis auf die erste Höhe ausgebildet.The 5 illustrates a procedure 500 according to one embodiment. The procedure 500 forms a plurality of electrical connections on a first horizontal side of a package component (block 510 ) out. The procedure 500 forms the electrical connections along N rows and M columns on the first horizontal side of the package component. Optionally, the procedure forms 500 a potting compound on the first horizontal side of the package component up to a first height (block 512 ). The potting compound is formed around the plurality of electrical connections up to the first level.

Das Verfahren 500 verbindet die Packagekomponente mit einem Substrat unter Verwendung der Vielzahl elektrischer Verbindungen (Block 520). Das Verfahren 500 bildet eine Vergussunterfüllung zwischen der Packagekomponente und dem Substrat aus (Block 530). Die Vergussunterfüllung verkapselt eine oder mehrere der Vielzahl elektrischer Verbindungen zwischen der Packagekomponente und dem Substrat. Bei einer Ausführungsform kann die Vergussunterfüllung bis auf eine zweite Höhe entlang vertikaler Seiten der Packagekomponente ausgebildet werden. Falls auf der ersten horizontalen Seite der Packagekomponente eine Vergussmasse verwendet wird, bildet das Verfahren 500 die Vergussunterfüllung zwischen der Vergussmasse der Packagekomponente und dem Substrat aus.The procedure 500 connects the package component to a substrate using the plurality of electrical connections (block 520 ). The procedure 500 forms an underfill between the package component and the substrate (block 530 ). The potting underfill encapsulates one or more of the plurality of electrical connections between the package component and the substrate. In one embodiment, the potting underfill can be formed up to a second height along vertical sides of the package component. If a potting compound is used on the first horizontal side of the package component, the method forms 500 the potting underfill between the potting compound of the package component and the substrate.

Die Vergussunterfüllung kann dazu ausgebildet werden, einen Teilsatz der elektrischen Verbindungen zu verkapseln. Beispielsweise kann die Vergussunterfüllung einen Teilsatz von X Reihen und Y Spalten der Vielzahl elektrischer Verbindungen entlang einem Umfang der Packagekomponente verkapseln. Die Anzahl der X Reihen kann kleiner als (N/2)-1 der Gesamtzahl der N Reihen, und die Anzahl der Y Spalten kann kleiner als (M/2)-1 der M Spalten der elektrischen Verbindungen sein.The potting underfill can be configured to encapsulate a subset of the electrical connections. For example, the potting underfill may encapsulate a subset of X rows and Y columns of the plurality of electrical connections along a perimeter of the package component. The number of X rows can be less than (N / 2) -1 of the total number of N rows, and the number of Y columns can be less than (M / 2) -1 of the M columns of electrical connections.

Das Volumen der zwischen der Packagekomponente und dem Substrat entlang dem Umfang injizierten Vergussunterfüllung kann dazu variiert werden, um die Anzahl der X Reihen und der Y Spalten elektrischer Verbindungen, welche von der Vergussunterfüllung vollständig verkapselt sind, anzupassen. Beispielsweise kann das Volumen der injizierten Vergussunterfüllung erhöht werden, um weitere der X Reihen und Y Spalten elektrischer Verbindungen entlang des Umfangs zu verkapseln, und es kann verringert werden, um weniger der X Reihen und Y Spalten elektrischer Verbindungen entlang des Umfangs der Packagekomponente zu verkapseln. Darüber hinaus können einige der elektrischen Verbindungen an der Innenseite der Packagekomponente von der Vergussunterfüllung kontaktiert sein, wobei sie jedoch nicht vollständig von der Vergussunterfüllung verkapselt sind. Es wird nochmals darauf hingewiesen, dass das Volumen der aufgebrachten Vergussunterfüllung zwischen der Packagekomponente und dem Substrat die Anzahl der elektrischen Verbindungen bestimmt, welche vollständig von der Vergussunterfüllung verkapselt sind, bzw. der elektrischen Verbindungen, die zwar kontaktiert, jedoch nicht vollständig verkapselt sind.The volume of the potting underfill injected along the circumference between the package component and the substrate can be varied in order to adapt the number of X rows and Y columns of electrical connections which are completely encapsulated by the potting underfill. For example, the volume of the injected potting underfill can be increased to encapsulate more of the X rows and Y columns of electrical connections along the perimeter, and it can be decreased to encapsulate fewer of the X rows and Y columns of electrical connections along the perimeter of the package component. In addition, some of the electrical connections on the inside of the package component can be contacted by the potting underfill, but they are not completely encapsulated by the potting underfill. It is pointed out once again that the volume of the potting underfill applied between the package component and the substrate determines the number of electrical connections that are completely encapsulated by the potting underfill or the electrical connections that are contacted but not completely encapsulated.

Bei einem anderen Beispiel kann die Vergussunterfüllung eine Vielzahl Teilsätze der Vielzahl elektrischer Verbindungen an einer Vielzahl Ecken der Packagekomponente verkapseln. Bei einer derartigen Ausführungsform kann jeder der Vielzahl Sätze einen Satz von X Reihen mal Y Spalten der Vielzahl elektrischer Verbindungen an einer Ecke der Packagekomponente aufweisen, wobei X zwischen 2 und (N/2)-1 der Gesamtzahl aus N Reihen und Y zwischen 2 und (N/2)-1 der Gesamtzahl M Spalten elektrischer Verbindungen liegen kann. Es kann wiederum das Volumen der zwischen der Packagekomponente und dem Substrat injizierten Vergussunterfüllung an einer bestimmten Ecke variiert werden, um die Anzahl der X Reihen und der Y Spalten elektrischer Verbindungen, welche vollständig von der Vergussunterfüllung verkapselt sind, anzupassen.In another example, the potting underfill may encapsulate a plurality of subsets of the plurality of electrical connections at a plurality of corners of the package component. In such an embodiment, each of the plurality of sets may include a set of X rows by Y columns of the plurality of electrical connections at a corner of the package component, where X is between 2 and (N / 2) -1 of the total of N rows and Y is between 2 and (N / 2) -1 of the total number of M columns of electrical connections. In turn, the volume of the potting underfill injected between the package component and the substrate can be varied at a certain corner in order to adapt the number of X rows and Y columns of electrical connections which are completely encapsulated by the potting underfill.

Gemäß einer Ausführungsform wird eine Vorrichtung bereitgestellt. Die erfindungsgemäße Vorrichtung umfasst: eine Packagekomponente, wobei die Packagekomponente eine erste Seite und eine zweite Seite sowie eine Dicke T aufweist; eine Vielzahl elektrischer Verbindungen auf der zweiten Seite der Packagekomponente; ein Bauteil, das mit der Vielzahl elektrischer Verbindungen elektrisch verbunden ist; eine Vergussmasse auf der zweiten Seite der Packagekomponente, wobei die Vergussmasse eine erste Höhe H1 aufweist, und wobei sich die Vielzahl elektrischer Verbindungen durch die Vergussmasse erstreckt; und eine Vergussunterfüllung zwischen der Vergussmasse und dem Bauteil, wobei die Vergussunterfüllung eine Teilmenge der Vielzahl elektrischer Verbindungen verkapselt und sich mit einer zweiten Höhe H2 entlang einer oder mehrerer vertikaler Seiten der Packagekomponente erstreckt, wobei zwischen den Höhen H1, H2 und der Dicke T ein Verhältnis von 1/3(H1 + T) ≤ (H1 +H2) < (H1 + T) besteht.According to one embodiment, an apparatus is provided. The device according to the invention comprises: a package component, the package component having a first side and a second side as well as a thickness T; a plurality of electrical connections on the second side of the package component; a component electrically connected to the plurality of electrical connections; a potting compound on the second side of the package component, the potting compound having a first height H1, and the plurality of electrical connections extending through the potting compound; and a potting underfill between the potting compound and the component, the potting underfill encapsulating a subset of the plurality of electrical connections and extending at a second height H2 along one or more vertical sides of the package component, with a ratio between the heights H1, H2 and the thickness T of 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).

Bei einer anderen Ausführungsform wird eine andere Vorrichtung bereitgestellt. Die Vorrichtung umfasst: ein erstes Substrat, das eine erste Seite und eine zweite Seite aufweist; eine Vielzahl elektrischer Verbindungen, die auf der zweiten Seite des ersten Substrates ausgebildet sind; ein zweites Substrat, das mit der einen oder den mehreren elektrischen Verbindungen elektrisch verbunden ist; und eine Vergussunterfüllung, die unmittelbar zwischen dem ersten Substrat und dem zweiten Substrat angeordnet ist, wobei die Vergussunterfüllung zumindest einen Anschluss verkapselt, der über der zweiten Seite des ersten Substrates ausgebildet ist.In another embodiment, a different device is provided. The device includes: a first substrate having a first side and a second side; a plurality of electrical connections formed on the second side of the first substrate; a second substrate electrically connected to the one or more electrical connections; and a potting underfill, which is arranged directly between the first substrate and the second substrate, wherein the potting underfill encapsulates at least one connection that is formed over the second side of the first substrate.

Gemäß einer anderen Ausführungsform wird ein Verfahren bereitgestellt. Das Verfahren umfasst das Bereitstellen einer Packagekomponente mit einer Dicke T, wobei die Packagekomponente eine Vielzahl elektrischer Verbindungen und eine Vergussmasse auf einer ersten Seite aufweist, wobei sich die Vergussmasse bis zu einer ersten Höhe H1 erstreckt; das Verbinden der Packagekomponente mit einem Substrat unter Verwendung der Vielzahl elektrischer Verbindungen; und das Ausbilden einer Vergussunterfüllung, um eine Teilmenge der Vielzahl elektrischer Verbindungen zwischen der Packagekomponente und dem Substrat zu verkapseln, wobei die Vergussunterfüllung entlang einer oder mehrerer vertikaler Seiten der Packagekomponente mit einer Höhe H2 ausgebildet wird und zwischen den Höhen H1, H2 und der Dicke T ein Verhältnis von 1/3(H1 + T) ≤ (H1 +H2) < (H1 + T) besteht.According to another embodiment, a method is provided. The method comprises providing a package component with a thickness T, the package component having a plurality of electrical connections and a potting compound on a first side, the potting compound extending up to a first height H1; connecting the package component to a substrate using the plurality of electrical connections; and forming a potting underfill to encapsulate a subset of the plurality of electrical connections between the package component and the substrate, the potting underfill being formed along one or more vertical sides of the package component with a height H2 and between the heights H1, H2 and the thickness T. there is a ratio of 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T).

Claims (15)

Vorrichtung, die aufweist: eine Packagekomponente, wobei die Packagekomponente eine erste Seite und eine zweite Seite sowie eine Dicke (T) aufweist; eine Vielzahl elektrischer Verbindungen auf der zweiten Seite der Packagekomponente; ein Bauteil, das mit der Vielzahl elektrischer Verbindungen elektrisch verbunden ist; eine Vergussmasse auf der zweiten Seite der Packagekomponente, wobei die Vergussmasse eine erste Höhe (H1) aufweist, und wobei sich die Vielzahl elektrischer Verbindungen durch die Vergussmasse erstreckt; und eine Vergussunterfüllung zwischen der Vergussmasse und dem Bauteil, wobei die Vergussunterfüllung sämtliche oder eine Teilmenge der Vielzahl elektrischer Verbindungen verkapselt und sich mit einer zweiten Höhe (H2) entlang einer oder mehrerer vertikaler Seiten der Packagekomponente erstreckt, dadurch gekennzeichnet, dass zwischen den Höhen (H1, H2) und der Dicke (T) ein Verhältnis von 1/3(H1 + T) ≤ (H1 +H2) < (H1 + T) besteht.An apparatus comprising: a package component, the package component having a first side and a second side and a thickness (T); a plurality of electrical connections on the second side of the package component; a component electrically connected to the plurality of electrical connections; a potting compound on the second side of the package component, the potting compound having a first height (H1), and the plurality of electrical connections extending through the potting compound; and a potting underfill between the potting compound and the component, the potting underfilling encapsulating all or a subset of the plurality of electrical connections and extending with a second height (H2) along one or more vertical sides of the package component, characterized in that between the heights (H1 , H2) and the thickness (T) has a ratio of 1/3 (H1 + T) ≤ (H1 + H2) <(H1 + T). Vorrichtung nach Anspruch 1, bei der die Vergussunterfüllung entlang vertikaler Seiten der Packagekomponente bis zu einer zweiten Höhe angeordnet ist.Device according to Claim 1 , in which the potting underfill is arranged along vertical sides of the package component up to a second height. Vorrichtung nach Anspruch 1 oder 2, bei der die Vielzahl elektrischer Verbindungen entlang N Reihen und M Spalten auf der zweiten Seite der Packagekomponente ausgebildet ist.Device according to Claim 1 or 2 wherein the plurality of electrical connections are formed along N rows and M columns on the second side of the package component. Vorrichtung nach Anspruch 3, bei der die Teilmenge eine oder mehrere Gruppen elektrischer Verbindungen an einer oder an mehreren Ecken der Packagekomponente aufweist.Device according to Claim 3 wherein the subset has one or more sets of electrical connections at one or more corners of the package component. Vorrichtung nach Anspruch 4, bei der jede der Gruppen X Reihen mal Y Spalten der Vielzahl elektrischer Verbindungen an jeder der Ecken der Packagekomponente aufweist, wobei X zwischen 2 und (N/2)-1 und Y zwischen 2 und (M/2)-1 liegt.Device according to Claim 4 wherein each of the groups has X rows by Y columns of the plurality of electrical connections at each of the corners of the package component, where X is between 2 and (N / 2) -1 and Y is between 2 and (M / 2) -1. Vorrichtung nach Anspruch 5, bei der X und Y gleich sind.Device according to Claim 5 where X and Y are the same. Vorrichtung nach einem der Ansprüche 4 bis 6, bei der die Teilmenge X Reihen und Y Spalten der Vielzahl elektrischer Verbindungen entlang eines Seitenumfangs der Packagekomponente aufweist, und wobei X kleiner als (N/2)-1 und Y kleiner als (M/2)-1 ist.Device according to one of the Claims 4 to 6th wherein the subset comprises X rows and Y columns of the plurality of electrical connections along a side perimeter of the package component, and wherein X is less than (N / 2) -1 and Y is less than (M / 2) -1. Vorrichtung nach Anspruch 7, bei der die Teilmenge alle Seitenumfänge der Packagekomponente aufweist.Device according to Claim 7 where the subset has all the page sizes of the package component. Vorrichtung nach Anspruch 7 oder 8, bei der X und Y gleich sind.Device according to Claim 7 or 8th where X and Y are the same. Vorrichtung nach einem der vorangegangenen Ansprüche, bei der das Bauteil eine gedruckte Leiterplatte (PCB), ein Substrat, ein Chip oder ein Interposer ist.Device according to one of the preceding claims, in which the component is a printed circuit board (PCB), a substrate, a chip or an interposer. Verfahren, das aufweist: Bereitstellen einer Packagekomponente mit einer Dicke (T), wobei die Packagekomponente eine Vielzahl elektrischer Verbindungen und eine Vergussmasse auf einer ersten Seite aufweist, wobei sich die Vergussmasse bis zu einer ersten Höhe (H1) erstreckt; Verbinden der Packagekomponente mit einem Substrat unter Verwendung der Vielzahl elektrischer Verbindungen; und Ausbilden einer Vergussunterfüllung, um sämtliche oder eine Teilmenge der Vielzahl elektrischer Verbindungen zwischen der Packagekomponente und dem Substrat zu verkapseln, wobei die Vergussunterfüllung entlang einer oder mehrerer vertikaler Seiten der Packagekomponente mit einer Höhe (H2) ausgebildet wird und zwischen den Höhen (H1, H2) und der Dicke (T) ein Verhältnis von 1/3(H1 + T) ≤ (H1 +H2) < (H1 + T) besteht.Process comprising: Providing a package component with a thickness (T), the package component having a plurality of electrical connections and a potting compound on a first side, the potting compound extending up to a first height (H1); Connecting the package component to a substrate using the plurality of electrical connections; and Forming a potting underfill in order to encapsulate all or a subset of the plurality of electrical connections between the package component and the substrate, the potting underfill being formed along one or more vertical sides of the package component with a height (H2) and between the heights (H1, H2) and the thickness (T) has a ratio of 1/3 (H1 + T) (H1 + H2) <(H1 + T). Verfahren nach Anspruch 11, bei dem das Ausbilden der Vergussunterfüllung zur Verkapselung sämtlicher oder einer Teilmenge der Vielzahl elektrischer Verbindungen aufweist: Ausbilden der Vergussunterfüllung zur Verkapselung sämtlicher oder einer Teilmenge von Reihen und Spalten der Vielzahl elektrischer Verbindungen entlang zumindest eines Umfangs der Packagekomponente.Procedure according to Claim 11 , in which the formation of the potting underfill to encapsulate all or a subset of the plurality of electrical connections comprises: forming the potting underfill to encapsulate all or a subset of rows and columns of the plurality of electrical connections along at least a circumference of the package component. Verfahren nach Anspruch 12, bei dem die Anzahl der Reihen und Spalten gleich ist.Procedure according to Claim 12 where the number of rows and columns is the same. Verfahren nach einem der Ansprüche 11 bis 13, bei dem das Ausbilden der Vergussunterfüllung zur Verkapselung sämtlicher oder einer Teilmenge der Vielzahl elektrischer Verbindungen aufweist: Ausbilden der Vergussunterfüllung, um sämtliche oder eine Teilmenge von Reihen und Spalten der Vielzahl elektrischer Verbindungen an einer oder an mehreren Ecken der Packagekomponente zu verkapseln.Method according to one of the Claims 11 to 13 wherein forming the potting underfill to encapsulate all or a subset of the plurality of electrical connections comprises: forming the potting underfill to encapsulate all or a subset of rows and columns of the plurality of electrical connections at one or more corners of the package component. Verfahren nach Anspruch 14, bei dem die Anzahl der Reihen und Spalten gleich ist.Procedure according to Claim 14 where the number of rows and columns is the same.
DE102013109531.3A 2012-12-28 2013-09-02 Apparatus and method for a packaging reinforcement Active DE102013109531B4 (en)

Applications Claiming Priority (28)

Application Number Priority Date Filing Date Title
US201261746687P 2012-12-28 2012-12-28
US61/746,687 2012-12-28
US13/751,289 US9263839B2 (en) 2012-12-28 2013-01-28 System and method for an improved fine pitch joint
US13/751,289 2013-01-28
US201361765322P 2013-02-15 2013-02-15
US61/765,322 2013-02-15
US201361776714P 2013-03-11 2013-03-11
US201361776684P 2013-03-11 2013-03-11
US201361776282P 2013-03-11 2013-03-11
US61/776,282 2013-03-11
US61/776,684 2013-03-11
US61/776,714 2013-03-11
US201361777709P 2013-03-12 2013-03-12
US201361778341P 2013-03-12 2013-03-12
US61/777,709 2013-03-12
US61/778,341 2013-03-12
US13/838,748 US9257333B2 (en) 2013-03-11 2013-03-15 Interconnect structures and methods of forming same
US13/838,748 2013-03-15
US13/868,554 US8987058B2 (en) 2013-03-12 2013-04-23 Method for wafer separation
US13/868,554 2013-04-23
US13/914,426 2013-06-10
US13/913,599 US10015888B2 (en) 2013-02-15 2013-06-10 Interconnect joint protective layer apparatus and method
US13/913,599 2013-06-10
US13/914,426 US9589862B2 (en) 2013-03-11 2013-06-10 Interconnect structures and methods of forming same
US13/934,562 US9401308B2 (en) 2013-03-12 2013-07-03 Packaging devices, methods of manufacture thereof, and packaging methods
US13/934,562 2013-07-03
US13/939,966 US9287143B2 (en) 2012-01-12 2013-07-11 Apparatus for package reinforcement using molding underfill
US13/939,966 2013-07-11

Publications (2)

Publication Number Publication Date
DE102013109531A1 DE102013109531A1 (en) 2014-07-03
DE102013109531B4 true DE102013109531B4 (en) 2021-02-11

Family

ID=50928565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013109531.3A Active DE102013109531B4 (en) 2012-12-28 2013-09-02 Apparatus and method for a packaging reinforcement

Country Status (1)

Country Link
DE (1) DE102013109531B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163049A (en) * 1997-11-28 1999-06-18 Matsushita Electric Ind Co Ltd Structure and method of mounting electronic component with bump
US7118940B1 (en) * 2005-08-05 2006-10-10 Delphi Technologies, Inc. Method of fabricating an electronic package having underfill standoff
US20110128711A1 (en) * 2009-11-30 2011-06-02 Myung Jin Yim Package including an underfill material in a portion of an area between the package and a substrate or another package
US20140252601A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures and Methods of Forming Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163049A (en) * 1997-11-28 1999-06-18 Matsushita Electric Ind Co Ltd Structure and method of mounting electronic component with bump
US7118940B1 (en) * 2005-08-05 2006-10-10 Delphi Technologies, Inc. Method of fabricating an electronic package having underfill standoff
US20110128711A1 (en) * 2009-11-30 2011-06-02 Myung Jin Yim Package including an underfill material in a portion of an area between the package and a substrate or another package
US20140252601A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures and Methods of Forming Same

Also Published As

Publication number Publication date
DE102013109531A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
DE102016015805B3 (en) MULTI-STACK-PACKAGE-ON-PACKAGE STRUCTURES
DE102013107244B4 (en) Stacked fan-out semiconductor chip
DE102019130567B4 (en) PACKAGE WITH BRIDGES FOR CONNECTING AND PROCESS FOR ITS MANUFACTURE
DE102011056315B4 (en) Semiconductor component and method for its production
DE102014112860B4 (en) Ring structures in device die and method
DE102014019418B4 (en) Design of a contact point structure in a fan-out housing
DE102016100270B4 (en) BOND STRUCTURES AND PROCESSES FOR THEIR MANUFACTURE
DE102011013225B4 (en) Advanced Wafer Level Packaging (WLP) for improved temperature cycling, drop testing and high current applications
DE102013101327B4 (en) Method of manufacturing a semiconductor device and semiconductor device
DE102013113469B4 (en) FLIP CHIP WAFER LEVEL ASSEMBLIES AND METHOD
DE102008028072B4 (en) Method of manufacturing semiconductor devices
DE102012107760B4 (en) Component and method for soldered connections
DE102012103784B4 (en) Chip package module for a chip, package-on-package stack, and method of forming a chip package module
DE102019128460A1 (en) SEMICONDUCTOR PACKAGES AND METHOD FOR THEIR PRODUCTION
DE102018119133B4 (en) Packaging layer inductor and method of manufacture
DE112014002910B4 (en) Method for detecting the alignment of a plurality of semiconductor chips of a semiconductor component stacked in the Z direction
DE102008039388A1 (en) Stacked semiconductor chips
DE102016100523B4 (en) Multi-stack package on package structures
DE102016101089B4 (en) Multiple impact process for bonding
DE102018207217B4 (en) Embedded resistor-capacitor film for fan-out wafer level assembly and manufacturing process
DE102012103571B4 (en) Semiconductor structure with silicon via and reduced electromigration and method for making such
DE102017118183B4 (en) Semiconductor packages with dummy connectors and methods of making them
DE102019129840B4 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING IT
DE102016205559B4 (en) Process for manufacturing a fan-out and multi-die package structure based on thin films
DE102013109531B4 (en) Apparatus and method for a packaging reinforcement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021580000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final