DE102013105732A1 - Verfahren zum Bearbeiten einer Halbleiteranordnung - Google Patents

Verfahren zum Bearbeiten einer Halbleiteranordnung Download PDF

Info

Publication number
DE102013105732A1
DE102013105732A1 DE102013105732A DE102013105732A DE102013105732A1 DE 102013105732 A1 DE102013105732 A1 DE 102013105732A1 DE 102013105732 A DE102013105732 A DE 102013105732A DE 102013105732 A DE102013105732 A DE 102013105732A DE 102013105732 A1 DE102013105732 A1 DE 102013105732A1
Authority
DE
Germany
Prior art keywords
layer
cadmium
semiconductor device
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013105732A
Other languages
English (en)
Inventor
Jinbo Cao
Bastiaan Arie Korevaar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Solar Malaysia Sdn Bhd
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE102013105732A1 publication Critical patent/DE102013105732A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/073—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIBVI compound semiconductors, e.g. CdS/CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es wird ein Verfahren zum Bearbeiten einer Halbleiteranordnung dargelegt. Das Verfahren beinhaltet das thermische Bearbeiten einer Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr. Die Halbleiteranordnung beinhaltet eine Halbleiterschicht, die auf einem Träger angeordnet ist, und die Halbleiterschicht beinhaltet Cadmium und Schwefel.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Erfindung betrifft allgemein ein Verfahren zum Bearbeiten einer Halbleiteranordnung. Speziell betrifft die Erfindung ein Verfahren zum Bearbeiten einer Halbleiterschicht, die Cadmium und Schwefel beinhaltet.
  • Dünnschichtsolarzellen oder photovoltaische Dünnschicht-Bauelemente beinhalten gewöhnlich eine Vielzahl von Halbleiterschichten, die auf einem transparenten Substrat angeordnet sind, wobei eine Schicht als eine Fensterschicht dient und eine zweite Schicht als eine Absorberschicht dient. Die Fensterschicht ermöglicht das Durchdringen von Sonnenstrahlung zu der Absorberschicht, wo die optische Energie in nutzbare elektrische Energie umgewandelt wird. Die Fensterschicht fungiert ferner zum Bilden eines Heteroübergangs (p-n-Übergang) in Kombination mit einer Absorberschicht. Die Fensterschicht ist erwünschtermaßen dünn genug und hat eine Bandlücke, die breit genug ist (2,4 eV oder mehr), um das meiste verfügbare Licht zur Absorberschicht durchzulassen. Photovoltaische Zellen auf Cadmiumtellurit/Cadmiumsulfid-(CdTe/CdS) und Kupfer-Indium-Gallium-Selenid/Cadmiumsulfid-(CIGS/CdS)-Heteroübergangsbasis sind Beispiele für Dünnschichtsolarzellen, bei denen CdS als die Fensterschicht fungiert.
  • Photovoltaische Dünnschicht-Bauelemente können aber aufgrund des Photonenverlusts in der Fensterschicht und/oder schlechter Ladungssammlung am p-n-Übergang eine reduzierte Leistung aufweisen. Daher kann es erwünscht sein, die Lichtdurchlässigkeit der Fensterschicht zu erhöhen und/oder die Übergangsleistung durch Verbessern der Qualität der Fensterschicht zu verbessern.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Zur Erfüllung dieses Bedarfs und anderer sind Ausführungsformen der vorliegenden Erfindung eingeschlossen. Eine Ausführungsform ist ein Verfahren. Das Verfahren beinhaltet die thermische Bearbeitung einer Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr. Die Halbleiteranordnung beinhaltet eine Halbleiterschicht, die auf einem Träger angeordnet ist, und die Haltleiterschicht beinhaltet Cadmium und Schwefel.
  • Eine Ausführungsform ist ein Verfahren. Das Verfahren beinhaltet das Anordnen einer Halbleiterschicht auf einem Träger durch physikalische Gasphasenabscheidung zum Bilden einer Halbleiteranordnung, wobei die Halbleiterschicht Cadmium und Schwefel beinhaltet. Das Verfahren beinhaltet ferner das thermische Bearbeiten der Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr.
  • Eine Ausgestaltung ist ein Verfahren. Das Verfahren beinhaltet das Anordnen einer Halbleiterschicht auf einem Träger und das Anordnen einer Halbleiterschicht auf der transparenten Schicht durch Sputtern zum Bilden einer Halbleiteranordnung, wobei die Halbleiterschicht Cadmium und Schwefel beinhaltet. Das Verfahren beinhaltet ferner das thermische Bearbeiten der Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einer Temperatur in einem Bereich von etwa 500 Grad Celsius bis etwa 700 Grad Celsius und bei einem Druck von über etwa 10 Torr. Das Verfahren beinhaltet ferner das Anordnen einer Absorberschicht auf der Halbleiterschicht und das Anordnen einer Rückkontaktschicht auf der Absorberschicht.
  • ZEICHNUNGEN
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden besser verständlich, wenn die folgende ausführliche Beschreibung mit Bezug auf die Begleitzeichnungen gelesen wird, wobei:
  • 1 eine schematische Darstellung einer Halbleiteranordnung gemäß einer Ausführungsform der Erfindung ist,
  • 2 eine schematische Darstellung einer Halbleiteranordnung gemäß einer Ausführungsform der Erfindung ist,
  • 3 eine schematische Darstellung einer Halbleiteranordnung gemäß einer Ausführungsform der Erfindung ist,
  • 4 eine schematische Darstellung eines photovoltaischen Bauelements gemäß einer Ausführungsform der Erfindung ist,
  • 5 eine schematische Darstellung eines photovoltaischen Bauelements gemäß einer Ausführungsform der Erfindung ist,
  • 6A eine Kastengrafik der normalisierten Zellenwirkungsgrade für photovoltaische Bauelemente ist, die CdS verwenden, das entweder einen Glühschritt durchlief oder nicht geglüht wurde,
  • 6B eine Kastengrafik der normalisierten Leerlaufspannung VOC für photovoltaische Bauelemente ist, die CdS verwenden, das entweder einen Glühschritt durchlief oder nicht geglüht wurde,
  • 6C eine Kastengrafik des normalisierten Kurzschlussstroms JSC für photovoltaische Bauelemente ist, die CdS verwenden, das entweder einen Glühschritt durchlief oder nicht geglüht wurde,
  • 6D eine Kastengrafik des normalisierten Füllfaktors FF für photovoltaische Bauelemente ist, die CdS verwenden, das entweder einen Glühschritt durchlief oder nicht geglüht wurde,
  • 7A eine Kastengrafik der normalisierten Zellenwirkungsgrade für photovoltaische Bauelemente ist, die CdS verwenden, das bei verschiedenen Drücken geglüht wurde.
  • 7B eine Kastengrafik der normalisierten Leerlaufspannung VOC für photovoltaische Bauelemente ist, die CdS verwenden, das bei verschiedenen Drücken geglüht wurde,
  • 7C eine Kastengrafik des normalisierten Kurzschlussstroms JSC für photovoltaische Bauelemente ist, die CdS verwenden, das bei verschiedenen Drücken geglüht wurde,
  • 7D eine Kastengrafik des normalisierten Füllfaktors FF für photovoltaische Bauelemente ist, die CdS verwenden, das bei verschiedenen Drücken geglüht wurde.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie unten ausführlich besprochen wird, betreffen einige der Ausführungsformen der Erfindung ein Verfahren zur Bearbeitung einer Halbleiteranordnung, die eine Halbleiterschicht beinhaltet. Speziell betreffen einige Ausführungsformen der Erfindung Verfahren zur Behandlung einer Halbleiterschicht auf Cadmiumsulfid-(CdS-)Basis, die als Fensterschicht in photovoltaischen Dünnschichtbauelementen eingesetzt wird.
  • In der folgenden Beschreibung und den Ansprüchen beinhalten die singulären Formen „ein” „eine” und „der/die/das” die Mehrzahl, sofern der Zusammenhang nicht eindeutig Anderes vorschreibt. Der Begriff „oder”, wie hierin verwendet, ist nicht ausschließlich zu verstehen und bezieht sich auf die Anwesenheit wenigstens einer der genannten Komponenten (z.B. einer Schicht) und beinhaltet Fälle, in welchen eine Kombination der genannten Komponenten anwesend sein kann, sofern der Zusammenhang nicht eindeutig Anderes vorschreibt.
  • Zur Modifikation einer quantitativen Darstellung, die zulässig variieren könnte, ohne zu einer Änderung der grundlegenden Funktion, auf die sie sich bezieht, zu führen, kann annähernde Sprache angewendet werden, wie sie hierin in der Beschreibung und den Ansprüchen durchgehend verwendet wird. Dementsprechend ist ein Wert, der durch einen Begriff oder Begriffe wie „etwa” und „im Wesentlichen” modifiziert wird, nicht auf den genauen angegebenen Wert zu begrenzen. In einigen Fällen kann die annähernde Sprache der Genauigkeit eines Instruments zum Messen des Wertes entsprechen. Hier und durchgehend in der Beschreibung und den Ansprüchen können Bereichsbegrenzungen kombiniert und/oder untereinander ausgetauscht werden, derartige Bereiche sind gekennzeichnet und beinhalten alle darin enthaltenen Unterbereiche, sofern der Zusammenhang oder die Sprache Anderes andeutet.
  • Die Begriffe „transparente Region” und „transparente Schicht”, wie hierin verwendet, beziehen sich auf eine Region oder eine Schicht, die eine durchschnittliche Durchlässigkeit von wenigstens 70 % einfallender elektromagnetischer Strahlung mit einer Wellenlänge im Bereich von etwa 350 nm bis etwa 850 nm zulässt.
  • Der Begriff „angeordnet auf”, wie hierin verwendet, bezieht sich auf Schichten, die direkt oder indirekt, durch zwischen ihnen liegende Zwischenschichten, in Kontakt miteinander angeordnet sind, sofern nicht anders angegeben. Der Begriff „angrenzend”, wie hierin verwendet, bedeutet, dass die zwei Schichten direkt aneinanderliegend angeordnet sind und in direktem Kontakt miteinander sind.
  • In der vorliegenden Offenbarung ist zu beachten, dass, wenn eine Schicht als „auf” einer anderen Schicht oder einem anderen Träger beschrieben wird, die Schichten entweder einander direkt berühren oder eine (oder mehrere) Schicht(en) oder Merkmal(e) zwischen den Schichten haben können. Ferner beschreibt der Begriff „auf” die relative Position der Schichten zueinander und bedeutet nicht unbedingt „oben auf”, da die relative Position darüber oder darunter von der Ausrichtung des Bauelements zum Betrachter abhängt. Darüber hinaus erfolgt die Verwendung von „oben”, „unten”, „über”, „unter” und Variationen dieser Begriffe der Einfachheit halber und erfordert keine besondere Ausrichtung der Bauelemente, sofern nicht anders angegeben.
  • Wie unten ausführlich besprochen wird, betreffen einige Ausführungsformen der Erfindung ein Verfahren zum Bearbeiten einer Halbleiteranordnung 100. Das Verfahren wird mit Bezug auf die 1 bis 5 beschrieben. In einigen Ausführungsformen beinhaltet das Verfahren thermisches Bearbeiten einer Halbleiteranordnung 100 in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr.
  • Der Begriff „Halbleiteranordnung”, wie hierin verwendet, betrifft eine Anordnung von einer oder mehreren Schichten, die auf einem Träger angeordnet sind, wobei wenigstens eine der Schichten eine Halbleiterschicht beinhaltet. Wie z.B. in 1 angedeutet, beinhaltet die Halbleiteranordnung 100 eine Halbleiterschicht 120, die auf einem Träger 110 angeordnet ist. Bei einigen Ausführungsformen, wie z.B. in den 2 und 3 angedeutet, können des Weiteren eine oder mehrere Zwischenschichten (112, 114, 150 oder 130) zwischen dem Träger 110 und der Halbleiterschicht 120 angeordnet sein. Der Begriff „Halbleiterschicht”, wie hierin verwendet, bezieht sich auf eine Schicht, die ein Halbleitermaterial beinhaltet.
  • In einigen Ausführungsformen beinhaltet die Halbleiterschicht 120 Cadmium und Schwefel. In einigen Ausführungsformen beinhaltet die Halbleiterschicht 120 Cadmiumsulfid, oxygeniertes Cadmiumsulfid oder Kombinationen von diesen. In einigen Ausführungsformen beinhaltet die Halbleiterschicht 120 oxygeniertes Cadmiumsulfid mit einem Sauerstoffgehalt in einem Bereich von etwa 1 Gewichtsprozent bis etwa 25 Gewichtsprozent. In speziellen
  • Ausführungsformen beinhaltet die Halbleiterschicht 120 oxygeniertes Cadmiumsulfid mit einem Sauerstoffgehalt in einem Bereich von etwa 1 Gewichtsprozent bis etwa 15 Gewichtsprozent. In speziellen Ausführungsformen beinhaltet die Halbleiterschicht 120 oxygeniertes Cadmiumsulfid mit einem Sauerstoffgehalt in einem Bereich von etwa 1 Gewichtsprozent bis etwa 10 Gewichtsprozent.
  • In einigen Ausführungsformen kann die Halbleiteranordnung vorgefertigt sein. In einigen anderen Ausführungsformen kann das Verfahren ferner den Schritt des Anordnens der Halbleiterschicht 120 auf dem Träger 110 beinhalten. In einigen Ausführungsformen beinhaltet das Verfahren den Schritt des Anordnens der Halbleiterschicht 120 auf dem Träger 110 durch geeignete Aufbringungstechniken, wie z.B. physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), chemische Badabscheidung (CBD), elektrochemische Abscheidung (ECD), chemische Gasphasenabscheidung (CVD) und Close-Space Sublimation (CSS). In speziellen Ausführungsformen beinhaltet das Verfahren den Schritt des Anordnens der Halbleiterschicht 120 auf dem Träger 110 durch physikalische Gasphasenabscheidung. In speziellen Ausführungsformen beinhaltet das Verfahren den Schritt des Anordnens der Halbleiterschicht 120 auf dem Träger 110 durch Sputtern.
  • Wie bereits erwähnt, beinhaltet das Verfahren ferner den Schritt des thermischen Bearbeitens der Halbleiteranordnung 100 in einer nichtoxidierenden Atmosphäre. In einigen Ausführungsformen beinhaltet die thermische Bearbeitung der Anordnung 100 das Erhitzen der Anordnung 100 bei einer Behandlungstemperatur unter Druckbedingungen und für eine Zeitdauer, die ausreicht, um die Bildung einer Halbleiterschicht mit den gewünschten elektrischen und optischen Eigenschaften zu ermöglichen.
  • Der Begriff „nichtoxidierende Atmosphäre”, wie hierin verwendet, bezieht sich auf eine Atmosphäre für die thermische Bearbeitung, die im Wesentlichen frei von einem Oxidationsmittel ist. Zu nichtbeschränkenden Beispielen für Oxidationsmittel zählen Sauerstoff, Wasserdampf und Distickstoffoxid. Der Begriff „im Wesentlichen frei von”, wie hierin verwendet, bedeutet, dass die Glühatmosphäre im typischen Fall Verunreinigungsgrade (weniger als etwa 100 Teilen pro Million) der Oxidationsmittel beinhalten kann und kein absichtlich zugegebenes Oxidationsmittel beinhaltet. In einigen Ausführungsformen ist die nichtoxidierende Atmosphäre im Wesentlichen frei von Sauerstoff. In einigen Ausführungsformen ist der Sauerstoffpartialdruck in der nichtoxidierenden Atmosphäre kleiner als etwa 0,1 Torr. In einigen Ausführungsformen ist der Sauerstoffpartialdruck kleiner als etwa 0,01 Torr. Der Begriff „Partialdruck”, wie hierin verwendet, bezieht sich auf den Druck, den ein Gas (z.B. Sauerstoff) in einem Gemisch von Gasen ausüben würde, wenn es allein das gesamte Volumen einnehmen würde, das von dem Gemisch eingenommen wird.
  • In einigen Ausführungsformen beinhaltet die nichtoxidierende Atmosphäre ein Inertgas. Der Begriff „Inertgas”, wie hierin verwendet, bezieht sich auf ein Gas, das unter einem Satz bestimmter Bedingungen (wie z.B. den thermischen Bearbeitungsbedingungen) keine chemischen Reaktionen mit dem Halbleitermaterial durchläuft. In speziellen Ausführungsformen beinhaltet die nichtoxidierende Atmosphäre Stickstoff, Argon oder Kombinationen von diesen.
  • In einigen Ausführungsformen wird die thermische Bearbeitung bei einem solchen Druck durchgeführt, dass die Sublimation von einem oder mehreren Bestandteilen der Halbleiterschicht 120 während des thermischen Bearbeitungsschritts minimiert wird. In einigen Ausführungsformen wird die thermische Bearbeitung bei einem Druck von über etwa 10 Torr durchgeführt. In einigen Ausführungsformen wird die thermische Bearbeitung bei einem Druck über etwa 100 Torr durchgeführt. In einigen Ausführungsformen wird die thermische Bearbeitung bei einem Druck in einem Bereich von etwa 50 Torr bis etwa 10 Atm durchgeführt. In speziellen Ausführungsformen wird die thermische Bearbeitung bei einem Druck in einem Bereich von etwa 100 Torr bis etwa 2 Atm durchgeführt.
  • In einigen Ausführungsformen kann das Verfahren ferner einen Schritt des Anwendens eines Überdrucks auf einen oder mehrere weitere Ausgangsmaterialien der Halbleiterschicht 120 beinhalten. Der Begriff „Überdruck”, wie hierin verwendet, bezieht sich auf einen Druck, der höher ist als der Gleichgewichtsdruck, der bei den gegebenen Bedingungen von der Thermodynamik definiert wird. Es ist zu beachten, dass die nichtoxidierende Atmosphäre aufgrund von Sublimation während des thermischen Prozesses eine kleine Menge Dampfphase der Ausgangsmaterialien der Halbleiterschicht beinhalten kann. Der hierin beschriebene Begriff „Überdruck” bezieht sich auf den Dampfdruck zusätzlich zu dem aufgrund der sublimierten Ausgangsmaterialien erzeugten Dampfdruck.
  • In einigen Ausführungsformen wird die thermische Bearbeitung mit einem Überdruck einer Dampfphase durchgeführt, die Cadmium, Schwefel oder Kombinationen von diesen beinhaltet. In derartigen Ausführungsformen kann das Verfahren ferner den Schritt des Versehens der nichtoxidierenden Atmosphäre mit einer Dampfphase von Cadmium, Schwefel oder Kombinationen von diesen beinhalten. In speziellen Ausführungsformen beinhaltet die nichtoxidierende Atmosphäre ferner einen Überdruck einer Dampfphase von Schwefel.
  • In einigen Ausführungsformen beinhaltet die thermische Bearbeitung der Halbleiteranordnung 100 das Erhitzen der Halbleiteranordnung 100 bei einer Temperatur in einem Bereich von etwa 500 Grad Celsius bis etwa 750 Grad Celsius. In einigen Ausführungsformen beinhaltet das thermische Bearbeiten der Halbleiteranordnung 100 das Erhitzen der Halbleiteranordnung 100 bei einer Temperatur in einem Bereich von etwa 550 Grad Celsius bis etwa 700 Grad Celsius.
  • In einigen Ausführungsformen wird die thermische Bearbeitung für eine Zeitdauer in einem Bereich von etwa 2 Minuten bis etwa 40 Minuten durchgeführt. In einigen Ausführungsformen wird die thermische Bearbeitung für eine Zeitdauer in einem Bereich von etwa 5 Minuten bis etwa 20 Minuten durchgeführt.
  • In einigen Ausführungsformen kann das hierin beschriebene Verfahren vorteilhaft für das Glühen der Halbleiterschicht zur Rekristallisierung der Halbleiterschicht sorgen, wobei dabei die Sublimation der Ausgangsmaterialien während des thermischen Bearbeitungsschritts minimiert wird. Es wird angenommen, ohne durch eine Theorie gebunden sein zu wollen, dass das Verfahren vorteilhaft für eine kristalline Halbleiterschicht sorgen kann, die die gewünschten optischen und elektrischen Eigenschaften hat, um als eine Fensterschicht in einem photovoltaischen Bauelement zu fungieren. Der Begriff „Fensterschicht”, wie hierin verwendet, bezieht sich auf eine Halbleiterschicht, die im Wesentlichen transparent ist und in der Lage ist, einen Heteroübergang mit einer Absorberschicht zu bilden.
  • In einer Ausführungsform beinhaltet das Verfahren das Anordnen einer Halbleiterschicht 120 auf einem Träger 110 durch physikalische Dampfabscheidung zum Bilden einer Halbleiteranordnung 100, wobei die Halbleiterschicht 120 Cadmium und Schwefel beinhaltet. Das Verfahren beinhaltet ferner das thermische Bearbeiten der Halbleiteranordnung 100 in einer nichtoxidierenden Atmosphäre bei einem Druck über etwa 10 Torr.
  • Wie unten ausführlich beschrieben wird, betreffen einige Ausführungsformen der Erfindung ein Verfahren zum Herstellen eines photovoltaischen Bauelements 200 oder einer Komponente davon. In einigen Ausführungsformen, wobei auf die 2 bis 5 Bezug genommen wird, beinhaltet die Halbleiteranordnung 100 eine oder mehrere Zwischenschichten (zum Beispiel 112, 114, 130, 150), die zwischen dem Träger 110 und der Halbleiterschicht 120 angeordnet sind. In einigen Ausführungsformen beinhaltet das Verfahren das Anordnen von einer oder mehreren Zwischenschichten zwischen dem Träger 110 und der Halbleiterschicht 120 vor dem Schritt des Anordnens der Halbleiterschicht 120.
  • In einigen Ausführungsformen ist die Halbleiteranordnung 100 für ein photovoltaisches Bauelement mit einer „Superstrat”-Schichtenkonfiguration geeignet. In derartigen Ausführungsformen beinhaltet die Halbleiteranordnung 100 ferner eine transparente Schicht 112, die zwischen dem Träger 110 und der Halbleiterschicht 120 angeordnet ist. Wie in 4 weiter veranschaulicht wird, tritt in derartigen Ausführungsformen die Sonnenstrahlung 10 vom Träger 110 her ein und kann nach dem Durchstrahlen durch die transparente Schicht 112 und die Halbleiterschicht (in der Technik manchmal als Fensterschicht bezeichnet) 120 in die Absorberschicht 130 eintreten, wo die Umwandlung von elektromagnetischer Energie des einfallenden Lichts (z.B. Sonnenlicht) in Elektronen-Loch-Paare (d.h. zum Freisetzen elektrischer Ladung) stattfindet.
  • In einigen Ausführungsformen wird die Halbleiterschicht 120 direkt auf der transparenten Schicht 112 angeordnet. In einer anderen möglichen Ausführungsform wird eine zusätzliche Pufferschicht 114 zwischen der transparenten Schicht 112 und der Halbleiterschicht 120 angeordnet, wie in den 2 und 4 angedeutet.
  • In einigen Ausführungsformen ist der Träger 110 über den Wellenlängenbereich transparent, für welchen die Durchlässigkeit durch den Träger 110 erwünscht ist. In einigen Ausführungsformen kann der Träger 110 für sichtbares Licht mit einer Wellenlänge in einem Bereich von etwa 400 nm bis etwa 1000 nm transparent sein. In einigen Ausführungsformen beinhaltet der Träger 110 ein Material, das Wärmebehandlungstemperaturen von mehr als etwa 600°C standhalten kann, wie z.B. Siliziumdioxid oder Borosilikatglas. In einigen anderen Ausführungsformen beinhaltet der Träger 110 ein Material, das eine Glasübergangstemperatur von weniger als 600°C hat, wie z.B. Kalk-Natron-Glas oder ein Polyimid. In einigen Ausführungsformen können gewisse andere Schichten zwischen der transparenten Schicht 112 und dem Träger 110 angeordnet werden, wie z.B. eine Antireflexschicht oder eine Sperrschicht (nicht gezeigt).
  • In einigen Ausführungsformen beinhaltet die transparente Schicht 112 ein transparentes, elektrisch leitfähiges Oxid (TCO). Zu nichtbeschränkenden Beispielen für transparente, nicht elektrisch leitfähige Oxide zählen Cadmiumzinnoxid (CTO), Indiumzinnoxid (ITO), fluordotiertes Zinnoxid (SnO:F oder FTO), indiumdotiertes Cadmiumoxid, Cadmiumstannat (Cd2SnO4 oder CTO), dotiertes Zinkoxid (ZnO), wie z.B. aluminiumdotiertes Zinkoxid (ZnO:Al oder AZO), Indium-Zink-Oxid (IZO) und Zink-Zinn-Oxid (ZnSnOx), Cadmiummagnesiumoxid, Galliumoxid oder Kombinationen von diesen. Zu nichtbeschränkenden Beispielen für geeignete Materialien für die Pufferschicht 114 zählen Zinndioxid (SnO2), Zink-Zinn-Oxid (ZTO), zinkdotiertes Zinnoxid (SnO2:Zn), Zinkoxid (ZnO), Indiumoxid (In2O3) oder Kombinationen von diesen.
  • In einigen Ausführungsformen, wobei wieder auf die 2 und 4 Bezug genommen wird, kann das Verfahren ferner das Anordnen einer transparenten Schicht 112 mit einer beliebigen geeigneten Technik, wie z.B. Sputtern, chemische Dampfabscheidung, Rotationsbeschichtung, Besprühen oder Tauchbeschichten, auf einem Träger 110 beinhalten. In einigen Ausführungsformen, wobei auf 2 Bezug genommen wird, kann eine fakultative Pufferschicht 114 mittels Sputtern auf die transparente Schicht 112 aufgebracht werden. Die Halbleiterschicht 120 kann dann mithilfe einer geeigneten Technik, wie bereits beschrieben, auf die transparente Schicht 112 aufgebracht werden, gefolgt von dem thermischen Bearbeitungsschritt.
  • In einer Ausführungsform beinhaltet das Verfahren ferner den Schritt des Anordnens einer Absorberschicht 130 auf der Halbleiterschicht 120 nach dem Schritt der thermischen Bearbeitung, wie in 4 angedeutet wird. Der Begriff „Absorberschicht”, wie hierin verwendet, bezieht sich auf eine Halbleiterschicht, bei der die Sonnenstrahlung absorbiert wird. In einer Ausführungsform wird zum Herstellen der Absorberschicht 130 ein photoaktives Material verwendet. Zu geeigneten photoaktiven Materialien zählen Cadmiumtellurid (CdTe), Cadmiumzinktellurid (CdZnTe), Cadmiummagnesiumtellurid (CdMgTe), Cadmiummangantellurid (CdMnTe), Cadmiumschwefeltellurid (CdSTe), Zinktellurid (ZnTe), Kupfer-Indium-Disulfid (CIS), Kupfer-Indium-Diselenid (CISe), Kupfer-Indium-Gallium-Sulfid (CIGS), Kupfer-Indium-Gallium-Diselenid (CIGSe), Kupfer-Indium-Gallium-Schwefel-Selen (CIGSSe), Kupfer-Indium-Gallium-Alluminium-Schwefel-Selen (Cu(In, Ga, Al)(S, Se)2), Kupfer-Zink-Zinnsulfid (CZTS) oder Kombinationen von diesen. Die oben erwähnten photoaktiven Halbleitermaterialien können allein oder in Kombination verwendet werden. Des Weiteren können diese Materialien in mehr als einer Schicht anwesend sein, wobei jede Schicht einen anderen Typ von photoaktivem Material hat oder Kombinationen der Materialien in separaten Schichten hat. In gewissen Ausführungsformen beinhaltet die Absorberschicht 130 Cadmiumtellurid (CdTe).
  • In einigen Ausführungsformen kann die Absorberschicht 130 mithilfe eines geeigneten Verfahrens aufgebracht werden, wie z.B. Close-Space Sublimation (CSS), Gasphasentransport-Abscheidung (VTD), ionenunterstützte physikalische Gasphasenabscheidung (IAPVD), chemische Gasphasenabscheidung mit atmosphärischem Plasma (APCVD), Hochfrequenz- oder gepulstes Magnetronsputtern (RFS oder PMS), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder elektrochemische Abscheidung (ECD).
  • In einigen Ausführungsformen können die Halbleiter-(Fenster-)schicht 120 und die Absorberschicht 130 mit einem Dotierstoff des p-Typs oder einem Dotierstoff des n-Typs dotiert werden, um einen Heteroübergang zu bilden. In einigen Ausführungsformen beinhaltet die Halbleiter-(Fenster-)schicht 120 ein Halbleitermaterial des n-Typs. In derartigen Ausführungsformen kann die Absorberschicht 130 dotiert werden, so dass sie ein p-Typ ist, um einen „n-p”-Heteroübergang zu bilden. In einigen Ausführungsformen kann die Halbleiter-(Fenster-)schicht 120 als n-Typ dotiert werden und die Absorberschicht 130 kann dotiert werden, so dass sie effektiv eine n-i-p-Konfiguration bildet, wobei eine p+-Halbleiterschicht an der Rückseite der Absorberschicht 130 verwendet wird.
  • In einigen Ausführungsformen, wie in 4 angedeutet wird, beinhaltet das Verfahren ferner das Anordnen einer Halbleiterschicht 140 des p+-Typs auf der Absorberschicht 130. In einigen Ausführungsformen beinhaltet das Verfahren ferner das Anordnen einer Rückkontaktschicht 150 auf der Absorberschicht 130. Der Begriff „Halbleiterschicht des p+-Typs”, wie hierin verwendet, bezieht sich auf eine Halbleiterschicht, die verglichen mit der p-Typ-Ladungsträger- oder Lochdichte in der Absorberschicht 130 eine zu hohe Dichte frei beweglicher Ladungsträger des p+-Typs oder eine zu hohe Lochdichte hat. In einigen Ausführungsformen hat die Halbleiterschicht des p+-Typs eine p-Typ-Ladungsträgerdichte in einem Bereich von mehr als etwa 1 × 1016 pro Kubikzentimeter. Die Halbleiterschicht des p+-Typs 140 kann in einigen Ausführungsformen als eine Grenzfläche zwischen der Absorberschicht 130 und der Rückkontaktschicht 150 verwendet werden.
  • In einer Ausführungsform beinhaltet die Halbleiterschicht des p+-Typs 140 ein stark dotiertes Material des p-Typs einschließlich amorphes Si:H, amorphes SiC:H, kristallines Si, mikrokristallines Si:H, mikrokristallines SiGe:H, amorphes SiGe:H, amorphes Ge, mikrokristallines Ge, GaAs, BaCuSF, BaCuSeF, BaCuTeF, LaCuOS, La-CuOSe, LaCuOTe, LaSrCuOS, LaCuOSe0.6Te0.4, BiCuOSe, BiCaCu-OSe, PrCuOSe, NdCuOS, Sr2Cu2ZnO2S2, Sr2CuGaO3S, (Zn, Co, Ni)Ox oder Kombinationen von diesen. In einer weiteren Ausführungsform beinhaltet die Halbleiterschicht des p+-Typs 140 ein stark dotiertes p+-dotiertes Material einschließlich Zinktellurid, Magnesiumtellurid, Mangantellurid, Berylliumtellurid, Quecksilbertellurid, Arsentellurid, Antimontellurid, Kupfertellurid oder Kombinationen von diesen. In einigen Ausführungsformen beinhaltet das p+-dotierte Material ferner einen Dotierstoff einschließlich Kupfer, Gold, Stickstoff, Phosphor, Antimon, Arsen, Silber, Bismut, Schwefel, Natrium oder Kombinationen davon.
  • In einigen Ausführungsformen ist die Rückkontaktschicht 150 direkt auf der Absorberschicht 130 (nicht gezeigt) angeordnet. In einigen anderen Ausführungsformen ist die Rückkontaktschicht 150 auf der Halbleiterschicht des p+-Typs 140 angeordnet, die auf der Absorberschicht 130 angeordnet ist, wie in 4 gezeigt. In einer Ausgestaltung beinhaltet die Rückkontaktschicht 150 Gold, Platin, Molybdän, Wolfram, Tantal, Palladium, Aluminium, Chrom, Nickel oder Silber. In gewissen Ausführungsformen kann auf der Metallschicht 150 eine weitere Metallschicht (nicht gezeigt), z.B. Aluminium, angeordnet werden, um seitliche Leitung zur äußeren Schaltung bereitzustellen.
  • Ferner kann in einer Ausführungsform eine Halbleiterschicht des p+-Typs 140, wobei wieder auf 4 Bezug genommen wird, auf der Absorberschicht 130 angeordnet werden, indem mithilfe einer beliebigen geeigneten Technik, z.B. PECVD, ein Material des p+-Typs aufgebracht wird. In einer anderen Ausführungsform kann eine Halbleiterschicht des p+-Typs 140 auf der Absorberschicht 130 angeordnet werden, indem die Absorberschicht 130 chemisch behandelt wird, um die Ladungsträgerdichte an der Rückseite (der mit der Metallschicht in Kontakt befindlichen und der Fensterschicht gegenüberliegenden Seite) der Absorberschicht 130 zu erhöhen. In einigen Ausführungsformen kann das photovoltaische Bauelement 200 durch Aufbringen einer Rückkontaktschicht, z.B. einer Metallschicht 150, auf die Halbleiterschicht des p+-Typs 140 vervollständigt werden. Nach der Aufbringung zur Herstellung des photovoltaischen Bauelements 100 kann die Absorberschicht 130 und/oder die Rückkontaktschicht 150 und/oder die Schicht des p+-Typs 14 (fakultativ) ferner erhitzt oder anschließend behandelt werden (z.B. geglüht).
  • In einem Ausführungsbeispiel beinhaltet das Verfahren das Anordnen einer transparenten Schicht 112 auf einem Träger 110 und das Anordnen einer Halbleiterschicht 120 auf der transparenten Schicht 112 durch Sputtern zum Bilden der Halbleiteranordnung 100, wobei die Halbleiterschicht 120 Cadmium und Schwefel beinhaltet. Das Verfahren beinhaltet ferner das thermische Bearbeiten der Halbleiteranordnung 100 in einer nichtoxidierenden Atmosphäre bei einer Temperatur in einem Bereich von etwa 500 Grad Celsius bis etwa 700 Grad Celsius und bei einem Druck über etwa 10 Torr. Das Verfahren beinhaltet ferner das Anordnen einer Absorberschicht 130 auf der Halbleiterschicht 120 und das Anordnen einer Rückkontaktschicht 150 auf der Absorberschicht 130.
  • In alternativen Ausführungsformen, wie in den 3 und 5 veranschaulicht, wird ein Verfahren zur Bearbeitung einer Halbleiteranordnung 100, die für ein photovoltaisches Bauelement 200 geeignet ist, das eine „Substrat”-Konfiguration aufweist, vorgestellt. In derartigen Ausführungsformen, wie in den 3 und 5 veranschaulicht, beinhaltet die Halbleiterbaugruppe 100 eine Rückkontaktschicht 150, die auf einem Träger 160 angeordnet ist. Des Weiteren wird eine Absorberschicht 130 zwischen der Rückkontaktschicht 150 und der Halbleiterschicht 120 angeordnet. In derartigen Ausführungsformen kann das Verfahren ferner die thermische Bearbeitung der Halbleiteranordnung 100, gefolgt von dem Schritt des Anordnens einer transparenten Schicht 112 auf der Halbleiterschicht 120, wie in 5 angedeutet, beinhalten.
  • Wie in 5 veranschaulicht, tritt in derartigen Ausführungsformen die Sonnenstrahlung 10 von der transparenten Schicht 112 her ein und tritt nach Durchstrahlen durch die Halbleiterschicht 120 in die Absorberschicht 130 ein, wo die Umwandlung von elektromagnetischer Energie des einfallenden Lichts (z.B. Sonnenlicht) in Elektronen-Loch-Paare (d.h. zum Freisetzen elektrischer Ladung) stattfindet.
  • In einigen Ausführungsformen können die Zusammensetzung und das Aufbringungsverfahren der Schichten, die in den 3 und 5 veranschaulicht werden, wie z.B. des Trägers 110, der transparenten Schicht 112, der Halbleiterschicht 110, der Absorberschicht 130 und der Rückkontaktschicht 150, die gleiche Zusammensetzung und das gleiche Aufbringungsverfahren haben, wie sie oben in den 2 und 4 für die Superstrat-Konfiguration beschrieben werden.
  • BEISPIELE
  • Beispiel 1 Herstellung des CdS/ZnO/FTO/Glas-Musters
  • Ein mehrschichtiges Muster (Muster 1), das oxygeniertes CdS (CdS:O (5 % O)) beinhaltet, wurde durch Aufbringen von Cadmium-Zinn-Oxid (CTO) auf einen Glasträger, gefolgt von Aufbringen einer Zink-Zinn-Oxid-(ZTO-)schicht auf das CTO hergestellt. Dann wurde durch DC-Sputtern Cadmiumsulfid (5 Mol-% Sauerstoff in der CdS-Schicht) auf die ZTO-Schicht aufgebracht.
  • Beispiel 2 Glühen des CdS/ZnO/FTO/Glass-Musters
  • Das in Beispiel 1 hergestellte mehrschichtige Muster (Halbleiteranordnung 100) wurde zehn Minuten lang einem Glühschritt bei 630°C in einer Stickstoff-(N2-)Atmosphäre bei 100 Torr (Muster 2a) unterzogen. Das in Beispiel 1 hergestellte mehrschichtige Muster, das keinem Glühschritt unterzogen wurde, wurde auch als ein Vergleichsbeispiel (Beispiel 2b) verwendet. Die photovoltaischen Zellen wurden durch Aufbringen einer Schicht Cadmiumtellurid (CdTe) und die Ausbildung eines Rückkontakts auf der geglühten CdS:O-Schicht vervollständigt.
  • 6A zeigt, dass die Zellenwirkungsgrade für die Zelle (Muster 2a) mit CdS-Schichten, die bei einem Druck von etwa 100 Torr geglüht wurden, jene von Zellen mit CdS, die nicht geglüht wurden (Muster 2b) überstiegen (Anstieg von mehr als 3 %). Desgleichen zeigen die 6B, 6C und 6D die positive Wirkung des Glühens bei hohem Druck (> 10 Torr) auf die Leerlaufschaltung VOC, den Kurzschlussstrom JSC und den Füllfaktor FF von Zellen mit geglühtem CdS im Verhältnis zu Zellen mit ungeglühtem CdS.
  • Beispiel 3 Glühen des CdS/ZnO/FTO/Glas-Musters bei verschiedenen Drücken
  • Das in Beispiel 1 hergestellte mehrschichtige Muster (Halbleiteranordnung 100) wurde zehn Minuten lang einem Glühschritt bei 630°C in einer Stickstoff-(N2-)Atmosphäre bei drei verschiedenen Drücken unterzogen: 10 Torr (Muster 3a), 100 Torr (Muster 3b) und 400 Torr (Muster 3c). Die photovoltaischen Zellen wurden durch Aufbringen einer Schicht Cadmiumtellurid (CdTe) und die Ausbildung eines Rückkontakts auf der geglühten CdS:O-Schicht vervollständigt.
  • 7A zeigt die Wirkung von Glühdruck auf die Zellenwirkungsgrade für die Zellen. Desgleichen zeigen die 7B, 7C und 7D die positive Wirkung des Glühens bei hohem Druck (> 10 Torr) auf die Leerlaufschaltung VOC, den Kurzschlussstrom JSC und den Füllfaktor FF von Zellen mit geglühtem CdS im Verhältnis zu den bei einem Druck von 10 Torr geglühten Zellen.
  • Es wird angenommen, ohne durch eine Theorie gebunden sein zu wollen, dass durch thermisches Bearbeiten der Halbleiteranordnung 100 bei hohen Drücken (> 10 Torr) der Dampfdruck des Halbleitermaterials (z.B. CdS) nahe der Oberfläche der Halbleiterschicht 120 aufrechterhalten werden kann und daher die Sublimation des Halbleitermaterials reduziert werden kann. Die obige thermische Bearbeitung unter Hochdruck ermöglicht daher die Bearbeitung der Halbleiterschicht 120 bei höheren Temperaturen. Diese thermischen Glühvorgänge bei relativ hoher Temperatur rekristallisieren die Halbleiterschicht 120 möglicherweise besser. Es wird angenommen, ohne durch eine bestimmte Theorie gebunden sein zu wollen, dass die oben beschriebene thermische Bearbeitung die Mikrostruktur und die optische Durchlässigkeit der Halbleiterschicht 120 modifizieren sowie die Grenzfläche zwischen der Halbleiterschicht 120 und der Absorberschicht (z.B. CdTe) 130) verbessern kann. Wie oben mit Bezug auf 6A beschrieben wird, können die thermisch bearbeiteten Halbleiterschichten 120, verglichen mit ungeglühten Halbleiterschichten, zu Zellen mit relativ hohem Wirkungsgrad führen.
  • Die angehängten Ansprüche sollen die Erfindung so weit beanspruchen, wie sie konzipiert wurde, und die hierin dargelegten Beispiele sind für ausgewählte Ausführungsformen aus einer Vielfalt aller möglichen Ausführungsformen veranschaulichend. Dementsprechend liegt es in der Absicht der Anmelder, dass die angehängten Ansprüche durch die Wahl von Beispielen, die zur Veranschaulichung von Merkmalen der vorliegenden Erfindung genutzt werden, nicht beschränkt werden. Der Begriff „umfasst”, wie in den Ansprüchen verwendet, und seine grammatischen Variationen schneiden sich auch mit und beinhalten auch Ausdrücke(n) variierenden und unterschiedlichen Ausmaßes, wie z.B. „im Wesentlichen bestehend aus“ und „bestehend aus“, sind aber nicht darauf beschränkt. Wo notwendig, wurden Bereiche angegeben, diese Bereiche schließen alle in ihnen liegenden Unterbereiche ein. Es steht zu erwarten, dass Variationen in diesen Bereichen einem Durchschnittsfachmann von selbst einfallen werden, und wo sie nicht bereits der Öffentlichkeit gewidmet sind, sollten diese Variationen möglichst als von den angehängten Ansprüchen abgedeckt ausgelegt werden. Es wird auch erwartet, dass Fortschritte in Wissenschaft und Technik Äquivalente und Substitutionen möglich machen werden, die jetzt aus Gründen der Ungenauigkeit der Sprache nicht erörtert werden, und diese Variationen sollten ebenfalls, wo möglich, als von den angehängten Ansprüchen abgedeckt ausgelegt werden.
  • Es wird ein Verfahren zum Bearbeiten einer Halbleiteranordnung dargelegt. Das Verfahren beinhaltet das thermische Bearbeiten einer Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr. Die Halbleiteranordnung beinhaltet eine Halbleiterschicht, die auf einem Träger angeordnet ist, und die Halbleiterschicht beinhaltet Cadmium und Schwefel.
  • Bezugszeichenliste
    • 100
    Halbleiteranordnung
    110
    Träger
    112
    Transparente Schicht
    114
    Pufferschicht
    130
    Absorberschicht
    140
    Halbleiterschicht des p+-Typs
    150
    Rückkontaktschicht
    200
    Photovoltaisches Bauelement
    10
    Sonnenstrahlung

Claims (20)

  1. Verfahren, umfassend: thermisches Bearbeiten einer Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck über etwa 10 Torr, wobei die Halbleiteranordnung eine Halbleiterschicht aufweist, die auf einem Träger angeordnet ist, und wobei die Halbleiterschicht Cadmium und Schwefel aufweist.
  2. Verfahren nach Anspruch 1, wobei das thermische Bearbeiten bei einem Druck über etwa 100 Torr durchgeführt wird.
  3. Verfahren nach Anspruch 1, wobei das thermische Bearbeiten bei einem Druck in einem Bereich von etwa 500 Torr bis etwa 10 Atm durchgeführt wird.
  4. Verfahren nach Anspruch 1, wobei das thermische Bearbeiten der Halbleiteranordnung das Erhitzen der Halbleiteranordnung bei einer Temperatur in einem Bereich von etwa 500 Grad Celsius bis etwa 700 Grad Celsius aufweist.
  5. Verfahren nach Anspruch 1, wobei das thermische Bearbeiten für eine Zeitdauer in einem Bereich von etwa 2 Minuten bis etwa 40 Minuten durchgeführt wird.
  6. Verfahren nach Anspruch 1, wobei die nichtoxidierende Atmosphäre ein Inertgas aufweist.
  7. Verfahren nach Anspruch 6, wobei die nichtoxidierende Atmosphäre Stickstoff, Argon oder Kombinationen von diesen aufweist.
  8. Verfahren nach Anspruch 1, wobei das thermische Bearbeiten mit einem Überdruck einer Dampfphase durchgeführt wird, die Cadmium, Schwefel oder Kombinationen von diesen beinhaltet.
  9. Verfahren nach Anspruch 1, das ferner das Anordnen der Halbleiterschicht auf dem Träger durch physikalische Dampfphasenabscheidung zum Bilden der Halbleiteranordnung aufweist.
  10. Verfahren nach Anspruch 1, das ferner das Anordnen der Halbleiterschicht auf dem Träger durch Sputtern zum Bilden der Halbleiteranordnung aufweist.
  11. Verfahren nach Anspruch 1, wobei die Halbleiterschicht Cadmiumsulfid, oxygeniertes Cadmiumsulfid oder Kombinationen von diesen aufweist.
  12. Verfahren nach Anspruch 1, wobei die Halbleiterschicht oxygeniertes Cadmiumsulfid aufweist, das einen Sauerstoffgehalt in einem Bereich von etwa 1 Gewichtsprozent bis etwa 15 Gewichtsprozent hat.
  13. Verfahren nach Anspruch 1, wobei die Halbleiteranordnung ferner eine transparente Schicht aufweist, die zwischen dem Träger und der Halbleiterschicht angeordnet ist.
  14. Verfahren nach Anspruch 13, wobei die transparente Schicht Cadmiumzinnoxid, Indiumzinnoxid, Zink-Zinn-Oxid, fluordotiertes Zinnoxid, indiumdotiertes Cadmiumoxid, aluminiumdotiertes Zinkoxid, Indium-Zink-Oxid oder Kombinationen von diesen aufweist.
  15. Verfahren nach Anspruch 13, das ferner eine Pufferschicht aufweist, die auf der transparenten Schicht angeordnet ist.
  16. Verfahren nach Anspruch 15, wobei die Pufferschicht Zinndioxid, Zink-Zinn-Oxid, Zinkoxid, Indiumoxid, Zinkstannat, Cadmiummagnesiumoxid, Galliumoxid oder Kombinationen von diesen aufweist.
  17. Verfahren nach Anspruch 1, wobei die Halbleiteranordnung ferner eine Rückkontaktschicht, die auf dem Träger angeordnet ist, und eine Absorberschicht, die zwischen der Rückkontaktschicht und der Halbleiterschicht angeordnet ist, aufweist.
  18. Verfahren nach Anspruch 17, wobei die Absorberschicht Cadmiumtellurid, Cadmiumzinktellurid, Cadmiumschwefeltellurid, Cadmiummangantellurid, Cadmiummagnesiumtellurid, Kupfer-Indium-Sulfid, Kupfer-Indium-Gallium-Selenid, Kupfer-Indium-Gallium-Sulfid oder oder Kombinationen von diesen aufweist.
  19. Verfahren, umfassend: Anordnen einer Halbleiterschicht auf einem Träger durch physikalische Dampfphasenabscheidung zum Bilden einer Halbleiteranordnung, wobei die Halbleiterschicht Cadmium und Schwefel aufweist, und thermisches Bearbeiten der Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck über etwa 10 Torr.
  20. Verfahren, umfassend: Anordnen einer transparenten Schicht auf einem Träger, Anordnen einer Halbleiterschicht auf der transparenten Schicht durch Sputtern zum Bilden einer Halbleiteranordnung, wobei die Halbleiteranordnung Cadmium und Schwefel aufweist, thermisches Bearbeiten der Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einer Temperatur in einem Bereich von etwa 500 Grad Celsius bis etwa 700 Grad Celsius und bei einem Druck über etwa 10 Torr, Anordnen einer Absorberschicht auf der Halbleiterschicht und Anordnen einer Rückkontaktschicht auf der Absorberschicht.
DE102013105732A 2012-06-14 2013-06-04 Verfahren zum Bearbeiten einer Halbleiteranordnung Withdrawn DE102013105732A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/523,059 US8809105B2 (en) 2012-06-14 2012-06-14 Method of processing a semiconductor assembly
US13/523,059 2012-06-14

Publications (1)

Publication Number Publication Date
DE102013105732A1 true DE102013105732A1 (de) 2013-12-19

Family

ID=49668143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013105732A Withdrawn DE102013105732A1 (de) 2012-06-14 2013-06-04 Verfahren zum Bearbeiten einer Halbleiteranordnung

Country Status (4)

Country Link
US (1) US8809105B2 (de)
CN (1) CN103515479A (de)
DE (1) DE102013105732A1 (de)
MY (1) MY158674A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147582B2 (en) * 2011-12-19 2015-09-29 First Solar, Inc. Manufacturing methods for semiconductor devices
CN106409971A (zh) * 2016-06-30 2017-02-15 华南理工大学 一种具有体异质结结构的全溶液法加工的高效纳米晶太阳电池及其制备方法
US11502212B2 (en) * 2017-12-07 2022-11-15 First Solar, Inc. Photovoltaic devices and semiconductor layers with group V dopants and methods for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707712B2 (ja) * 2005-04-01 2011-06-22 シャープ株式会社 ｐ型窒化物半導体の製造方法及びその方法を用いて作製された半導体装置
TW201104890A (en) * 2009-06-10 2011-02-01 Applied Materials Inc Carbon nanotube-based solar cells
US8257561B2 (en) * 2010-03-30 2012-09-04 Primestar Solar, Inc. Methods of forming a conductive transparent oxide film layer for use in a cadmium telluride based thin film photovoltaic device
CN102034888A (zh) * 2010-10-19 2011-04-27 中国科学院苏州纳米技术与纳米仿生研究所 一种薄膜太阳能电池及其制备方法
US20120132268A1 (en) * 2010-11-30 2012-05-31 General Electric Company Electrode, photovoltaic device, and method of making

Also Published As

Publication number Publication date
CN103515479A (zh) 2014-01-15
MY158674A (en) 2016-10-31
US20130337600A1 (en) 2013-12-19
US8809105B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
US11784278B2 (en) Photovoltaic devices and method of making
US9871154B2 (en) Photovoltaic devices
CN110379865B (zh) 光伏装置及制作方法
DE102011018268A1 (de) Single Junction CIGS/CIC Solar Module
DE112009002238T5 (de) Verfahren und Struktur für eine photovoltaische Dünnschicht-Tandemzelle
DE102013104232A1 (de) Solarzelle
DE102011056565A1 (de) Verfahren zum Bilden einer Cadmiumzinnoxid-Schicht und einer photovoltaischen Vorrichtung
EP2437316A2 (de) Photovoltaikvorrichtung und Herstellungsverfahren
US20160005885A1 (en) Method of Making Photovoltaic Devices
DE102013105732A1 (de) Verfahren zum Bearbeiten einer Halbleiteranordnung
DE102012100259A1 (de) Verfahren zum Erzeugen eines halbleitenden Films und Photovoltaikvorrichtung
DE102012203830A1 (de) Verfahren und Vorrichtung, die eine verspannte Azo-Schicht und ein Grenzflächen-Fermi-Niveau-Pinning bei doppelseitigen Dünnfilm-PV-Zellen verwenden
CN104051565B (zh) 制造光伏器件的方法
EP2538458A2 (de) Verfahren zur Herstellung von Absorberschichten für Photovoltaikvorrichtungen und Photovoltaikvorrichtungen
TWI509821B (zh) 光伏元件與其製作方法
EP3221899A1 (de) Schichtaufbau für eine dünnschichtsolarzelle und herstellungsverfahren
EP3627564A1 (de) Verfahren zur nachbehandlung einer absorberschicht
US9490386B2 (en) Methods of fabricating a photovoltaic module, and related system
TWI520353B (zh) 吸收層的形成方法與薄膜太陽能電池
DE202015106923U1 (de) Elektronisch leitfähiges Substrat für Photovoltaikzellen

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: FIRST SOLAR MALAYSIA SDN.BHD, MY

Free format text: FORMER OWNER: GENERAL ELECTRIC COMPANY, SCHENECTADY, N.Y., US

R082 Change of representative

Representative=s name: RUEGER, BARTHELT & ABEL PATENTANWAELTE, DE

Representative=s name: RUEGER ] ABEL PATENT- UND RECHTSANWAELTE, DE

Representative=s name: RUEGER ABEL PATENT- UND RECHTSANWAELTE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee