DE102013016680A1 - Method for machining thin semiconductor components - Google Patents

Method for machining thin semiconductor components Download PDF

Info

Publication number
DE102013016680A1
DE102013016680A1 DE201310016680 DE102013016680A DE102013016680A1 DE 102013016680 A1 DE102013016680 A1 DE 102013016680A1 DE 201310016680 DE201310016680 DE 201310016680 DE 102013016680 A DE102013016680 A DE 102013016680A DE 102013016680 A1 DE102013016680 A1 DE 102013016680A1
Authority
DE
Germany
Prior art keywords
substrate
topography
electronic component
machining
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310016680
Other languages
German (de)
Inventor
Wolfram Drescher
Jan Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltectra GmbH
Original Assignee
Siltectra GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltectra GmbH filed Critical Siltectra GmbH
Priority to DE201310016680 priority Critical patent/DE102013016680A1/en
Publication of DE102013016680A1 publication Critical patent/DE102013016680A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauteils (1). Das Verfahren umfasst mindestens die Schritte: Bereitstellen eines Substrats (2) mit mindestens einem einerseits daran angeordneten elektronischen Bauteil (4), wobei das mindestens eine elektronische Bauteil (4) eine Topografie (20) des Halbleiterbauteils (1) ausbildet, Aufbringen einer Abstützschicht (6), die zumindest teilweise eine fließfähige Substanz insbesondere einer Polymerschicht aufweist, auf das Substrat (2) zum Umschließen des elektronischen Bauteiles (4), Fixieren des Substrats (2) gegenüber einer Lagereinrichtung (8), wobei die Polymerschicht (6) die Topografie (20) und die Lagereinrichtung (8) verbindet, Reduzieren der Dicke des Substrats (2) durch eine spanende Bearbeitung der von der Topografie (20) abgewandten Seite (10) des Substrats (2), wobei die Abstützschicht (6) derart zwischen der Lagereinrichtung (8) und der Topografie (20) angeordnet ist, dass bei der Bearbeitung des Substrats (2) eine derartig ebene Oberflächenform (22) entsteht, die unabhängig von der Form der Topografie (20) ist.The present invention relates to a method of manufacturing a semiconductor device (1). The method comprises at least the steps of providing a substrate (2) with at least one electronic component (4) arranged thereon, the at least one electronic component (4) forming a topography (20) of the semiconductor component (1), applying a backing layer ( 6) which at least partially comprises a flowable substance, in particular a polymer layer, on the substrate (2) for enclosing the electronic component (4), fixing the substrate (2) to a bearing device (8), wherein the polymer layer (6) is the topography (20) and the bearing device (8), reducing the thickness of the substrate (2) by machining the side facing away from the topography (20) side (10) of the substrate (2), wherein the support layer (6) between the Storage device (8) and the topography (20) is arranged, that during the processing of the substrate (2) such a flat surface shape (22) is formed, which is independent of d he is form of topography (20).

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bearbeiten eines Substrats bzw. auf Verfahren zum Herstellen von dünnen Halbleiterbauteilen gemäß dem Gegenstand von Anspruch 1 und auf ein nach dem Verfahren hergestelltes Halbleiterbauteil gemäß dem Gegenstand von Anspruch 7.The present invention relates to a method for processing a substrate or to methods for producing thin semiconductor components according to the subject matter of claim 1 and to a semiconductor component produced by the method according to the subject matter of claim 7.

Halbleiterbauteile weisen in der Regel ein Trägersubstrat auf, auf dem elektrische Bauteile, wie Prozessoren, elektrische Leitungen, etc. angeordnet oder ausgebildet sind.Semiconductor components generally have a carrier substrate on which electrical components such as processors, electrical lines, etc. are arranged or formed.

Aufgrund zunehmender Funktionalität einzelner Produkte, wie z. B. Mobiltelefonen, besteht ein hoher Bedarf daran mehr Halbleiterbauteile in einem solchen Produkt anzuordnen. Dies führt dazu, dass z. B. die Gesamthöhe der Halbleiterbauteile im Wesentlichen auf die Funktionsbestandteile reduziert werden muss.Due to increasing functionality of individual products, such. As mobile phones, there is a great need to arrange more semiconductor devices in such a product. This causes z. B. the total height of the semiconductor devices must be reduced substantially to the functional components.

So wird z. B. von dem Trägersubstrat eines Halbleiterbauteils im Stand der Technik mittels Schleifen so viel Material abgetragen, dass die verbleibende Resthöhe deutlich niedriger ist als die ursprüngliche Höhe. Die mit elektrischen Bauteilen versehene Seite des Trägersubstrats wird bisher vor dem Abschleifen mit einem Tape bzw. einem Klebeband überzogen und derart auf die Klebebandseite gelegt, dass eine Bearbeitung der Rückseite des Trägersubstrates erfolgen kann, wobei das Tape nur sehr schwierig und teilweise unter Zerstörung des Wafers ablösbar ist. Durch das Andrücken des Schleifwerkzeugs an das Trägersubstrat erfolgt eine Krafteinleitung in das Trägersubstrat. Die Krafteinleitung führt ab einer bestimmten Restdicke dazu, dass sich das verbleibende Trägersubstrat bei der Bearbeitung in Abhängigkeit von der Höhe der elektrischen Bauteile lokal durchbiegt, wodurch durch die spanende Bearbeitung eine rückseitige Oberflächenform entsteht, die nicht eben ist, sondern im Wesentlichen eine zur Bauteiltopografie negative Form aufweist. Dies ist nachteilig für die weitere Verarbeitung und Verwendung des Halbleiterbauteils, da die Halbleiterbauteile z. B. nicht definiert auf der bearbeiteten Seite auflegbar sind und lokal eine zu starke Schwächung des Trägersubstrats bewirkt wird. Beim Abtragen des ungewünschten Materials, insbesondere Wafermaterials, wird somit die Trägersubstratoberfläche, insbesondere die Waferoberfläche, derart an einen Untergrund gepresst und die Topografie der Waferoberfläche wird in ähnlicher Weise auf der bearbeiteten Seite erzeugt.So z. B. removed from the carrier substrate of a semiconductor device in the prior art by grinding so much material that the remaining residual height is significantly lower than the original height. The provided with electrical components side of the carrier substrate is coated so far before grinding with a tape or adhesive tape and placed on the adhesive tape side that editing the back of the carrier substrate can be done, the tape only very difficult and partially with destruction of the wafer is removable. By pressing the grinding tool against the carrier substrate, a force is introduced into the carrier substrate. The force introduction leads from a certain residual thickness to the fact that the remaining carrier substrate during processing, depending on the height of the electrical components bends locally, whereby the machining results in a back surface shape, which is not flat, but essentially a negative to the component topography Form has. This is disadvantageous for the further processing and use of the semiconductor device, since the semiconductor components z. B. not defined on the machined side can be placed and locally excessive weakening of the carrier substrate is effected. When the unwanted material, in particular wafer material, is removed, the carrier substrate surface, in particular the wafer surface, is thus pressed against a substrate and the topography of the wafer surface is produced in a similar manner on the processed side.

Es ist somit Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung von Halbleiterbauteilen bereitzustellen, das die Erzeugung eines sehr dünnen Trägersubstrats mit einer nach der Bearbeitung im Wesentlichen ebenen Oberfläche aufweist.It is therefore an object of the present invention to provide a method for the production of semiconductor devices, which has the production of a very thin carrier substrate having a substantially planar after processing surface.

Die zuvor genannte Aufgabe wird durch ein Verfahren zum Herstellen eines Halbleiterbauteils gelöst. Das Herstellungsverfahren umfasst dabei bevorzugt mindestens die Schritte: Bereitstellen eines Substrats mit mindestens einem einerseits daran angeordneten elektronischen Bauteil, wobei das mindestens eine elektronische Bauteil eine Topografie des Halbleiterbauteils ausbildet, Aufbringen einer Abstützschicht, die zumindest teilweise eine fließfähige Substanz insbesondere einer Polymerschicht aufweist, auf das Substrat zum Umschließen des elektronischen Bauteiles, Fixieren des Substrats gegenüber einer Lagereinrichtung, wobei die Polymerschicht die Topografie und die Lagereinrichtung verbindet, Reduzieren der Dicke des Substrats durch eine spanende Bearbeitung der von der Topografie abgewandten Seite des Substrats, wobei die Abstützschicht derart zwischen der Lagereinrichtung und der Topografie angeordnet ist, dass bei der Bearbeitung des Substrats eine ebene bzw. derartig ebene Oberflächenform entsteht, die unabhängig von der Form der Topografie ist.The above object is achieved by a method for manufacturing a semiconductor device. The manufacturing method preferably comprises at least the steps of providing a substrate having at least one electronic component arranged thereon, wherein the at least one electronic component forms a topography of the semiconductor component, applying a backing layer which at least partially comprises a flowable substance, in particular a polymer layer, onto the A substrate for enclosing the electronic component, fixing the substrate to a bearing device, wherein the polymer layer connects the topography and the bearing device, reducing the thickness of the substrate by machining the side facing away from the topography of the substrate, wherein the support layer between the storage device and the topography is arranged that when processing the substrate, a flat or such flat surface shape is formed, which is independent of the shape of the topography.

Diese Lösung ist vorteilhaft, da durch das Polymer eine Durchbiegung des Substrats bzw. Trägersubstrats als Resultat einer beim spanenden Bearbeiten erfolgenden Krafteinleitung verhindert wird, wodurch eine äußerst ebene Oberfläche auch bei einem sehr dünnen Substrat (z. B. < 190 μm) erzeugt wird.This solution is advantageous because the polymer prevents deflection of the substrate or carrier substrate as a result of a force introduction occurring during machining, as a result of which an extremely flat surface is produced even with a very thin substrate (eg <190 μm).

Weitere Ausführungsformen sind Gegenstand der Unteransprüche und der nachfolgenden Beschreibung.Further embodiments are the subject matter of the subclaims and the following description.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird zwischen der Polymerschicht und der Topografie eine Opferschicht zum vereinfachten Ablösen der Polymerschicht von dem Halbleiterbauteil erzeugt bzw. angeordnet wird. Diese Ausführungsform ist vorteilhaft, da z. B. mittels chemischen, thermischen, optischen und/oder akustischen Verfahren die Opferschicht auflösbar, zerstörbar und/oder reduzierbar ist. Dies schafft eine hohe Flexibilität und ermöglicht die Polymerschicht ohne eine Beschädigung der elektrischen Bauteile von diesen abzulösen.According to a preferred embodiment of the present invention, a sacrificial layer for simplified detachment of the polymer layer from the semiconductor device is produced or arranged between the polymer layer and the topography. This embodiment is advantageous because z. B. by chemical, thermal, optical and / or acoustic methods, the sacrificial layer dissolvable, destructible and / or reducible. This provides high flexibility and allows the polymer layer to be detached without damaging the electrical components.

Die Polymerschicht besteht gemäß einer weiteren bevorzugten Ausführungsform aus Polydimethylsiloxane (PDMS) bzw. weist PDMS auf. Die Verwendung von PDMS ist vorteilhaft, da es hohe Kräfte aufnehmen kann, die einzelnen Bauteile lückenlos umschließt und ungiftig ist.According to a further preferred embodiment, the polymer layer consists of polydimethylsiloxanes (PDMS) or has PDMS. The use of PDMS is advantageous because it can absorb high forces, the individual components completely encloses and is non-toxic.

Die Dicke des Substrats liegt gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung vor der spanenden Bearbeitung im Bereich zwischen 200 μm und 2000 μm, insbesondere zwischen 500 μm und 1200 μm, und die Dicke des Substrats liegt nach der spanenden Bearbeitung in einem Bereich zwischen 10 μm und 190 μm, insbesondere zwischen 50 μm und 150 μm, wobei die spanende Bearbeitung das Schleifen und/oder Polieren der von der Topografie abgewandten Seite des Substrats umfasst und wobei das mindestens eine elektronische Bauteil bevorzugt zumindest abschnittsweise eine Höhe zwischen 0,5 μm und 50 μm und bevorzugt zwischen 1 μm und 30 μm und besonders bevorzugt von 20 μm aufweist. Diese Ausführungsform ist vorteilhaft, da äußerst dünne bzw. flache Halbleiterbauteile erzeugt werden.The thickness of the substrate is in accordance with a further preferred embodiment of the present invention before machining in the range between 200 .mu.m and 2000 .mu.m, in particular between 500 .mu.m and 1200 .mu.m, and the thickness of the substrate is after the machining in a range between 10 .mu.m and 190 .mu.m, in particular between 50 .mu.m and 150 .mu.m wherein the machining process comprises the grinding and / or polishing of the side of the substrate facing away from the topography and wherein the at least one electronic component preferably at least in sections a height between 0.5 .mu.m and 50 .mu.m, and preferably between 1 .mu.m and 30 .mu.m, and especially preferably of 20 microns. This embodiment is advantageous because extremely thin or flat semiconductor devices are produced.

Der Festkörper weist bevorzugt ein Material oder eine Materialkombination aus einer der Hauptgruppen 3, 4 und 5 des Periodensystems der Elemente auf, wie z. B. Si, SiC, SiGe, Ge, GaAs, InP, GaN, Al2O3 (Saphir), AlN. Besonders bevorzugt weist der Festkörper eine Kombination aus in der dritten und fünften Gruppe des Periodensystems vorkommenden Elementen auf. Denkbare Materialien oder Materialkombinationen sind dabei z. B. Galliumarsenid, Silizium, Siliziumcarbid, etc. Weiterhin kann der Festkörper eine Keramik (z. B. Al2O3-Alumiumoxid) aufweisen oder aus einer Keramik bestehen, bevorzugte Keramiken sind dabei z. B. Perovskitkeramiken (wie z. B. Pb-, O-, Ti/Zr-haltige Keramiken) im Allgemeinen und Blei-Magnesium-Niobate, Bariumtitanat, Lithiumtitanat, Yttrium-Aluminium-Granat, insbesondere Yttrium-Aluminium-Granat Kristalle für Festkörperlaseranwendungen, SAW-Keramiken (surface acoustic wave), wie z. B. Lithiumniobat, Galliumorthophosphat, Quartz, Calziumtitanat, etc. im Speziellen. Der Festkörper weist somit bevorzugt ein Halbleitermaterial oder ein Keramikmaterial auf bzw. besonders bevorzugt besteht der Festkörper aus mindestens einem Halbleitermaterial oder einem Keramikmaterial. Es ist weiterhin denkbar, dass der Festkörper ein transparentes Material aufweist oder teilweise aus einem transparenten Material, wie z. B. Saphir, besteht bzw. gefertigt ist. Weitere Materialien, die hierbei als Festkörpermaterial alleine oder in Kombination mit einem anderen Material in Frage kommen, sind z. B. „wide band gap”-Materialien, InAlSb, Hochtemperatursupraleiter, insbesondere seltene Erden Cuprate (z. B. YBa2Cu3O7).The solid preferably comprises a material or a material combination of one of the main groups 3, 4 and 5 of the Periodic Table of the Elements, such as. Si, SiC, SiGe, Ge, GaAs, InP, GaN, Al 2 O 3 (sapphire), AlN. Particularly preferably, the solid has a combination of elements occurring in the third and fifth group of the periodic table. Conceivable materials or material combinations are z. B. gallium arsenide, silicon, silicon carbide, etc. Furthermore, the solid may have a ceramic (eg., Al 2 O 3 -Alumiumoxid) or consist of a ceramic, preferred ceramics are z. Perovskite ceramics (such as Pb, O, Ti / Zr containing ceramics) in general, and lead magnesium niobates, barium titanate, lithium titanate, yttrium aluminum garnet, especially yttrium aluminum garnet crystals for solid state laser applications , SAW ceramics (surface acoustic wave), such. As lithium niobate, gallium orthophosphate, quartz, calcium titanate, etc. in particular. The solid body thus preferably has a semiconductor material or a ceramic material or particularly preferably the solid body consists of at least one semiconductor material or a ceramic material. It is also conceivable that the solid has a transparent material or partially made of a transparent material, such. B. sapphire, consists or is made. Other materials that come here as a solid material alone or in combination with another material in question are, for. "Wide band gap" materials, InAlSb, high temperature superconductors, especially rare earth cuprates (eg YBa2Cu3O7).

Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung ist das mindestens eine elektronische Bauteil in das Substrat eingesetzt, insbesondere in einer Tiefe von 0 μm bis 5 μm bzw. 0,5 μm bis 5 μm in das Substrat eingesetzt, wobei bevorzugt eine Kavität oder ein Graben erzeugt wurde, in dem das elektronische Bauteil erzeugt wurde oder in der bzw. in dem das elektronische Bauteil eingebracht ist und/oder wobei das mindestens eine elektronische Bauteil 4 auf die äußere Oberfläche des Substrats aufgebracht ist.According to a further preferred embodiment of the present invention, the at least one electronic component is inserted into the substrate, in particular inserted at a depth of 0 μm to 5 μm or 0.5 μm to 5 μm into the substrate, preferably a cavity or a trench was generated in which the electronic component has been produced or in or in which the electronic component is introduced and / or wherein the at least one electronic component 4 is applied to the outer surface of the substrate.

Weiterhin bezieht sich die vorliegende Erfindung auf ein Halbleiterbauteil, das nach einem Verfahren gemäß einem der Ansprüche 1 bis 6 hergestellt wurde.Furthermore, the present invention relates to a semiconductor device, which was prepared by a method according to any one of claims 1 to 6.

Weitere Vorteile, Ziele und Eigenschaften der vorliegenden Erfindung werden anhand nachfolgender Beschreibung anliegender Zeichnungen erläutert, in welchen beispielhaft die erfindungsgemäße Halbleiterbauteilherstellung dargestellt ist. Bauteile oder Elemente der erfindungsgemäßen Halbleiterbauteilherstellung, welche in den Figuren wenigstens im Wesentlichen hinsichtlich ihrer Funktion übereinstimmen, können hierbei mit gleichen Bezugszeichen gekennzeichnet sein, wobei diese Bauteile oder Elemente nicht in allen Figuren beziffert oder erläutert sein müssen.Further advantages, objects and characteristics of the present invention are explained with reference to the following description of attached drawings, in which the semiconductor device production according to the invention is shown by way of example. Components or elements of the semiconductor device production according to the invention, which in the figures at least substantially coincide with regard to their function, can hereby be identified by the same reference symbols, these components or elements not having to be numbered or explained in all figures.

Einzelne oder alle Darstellungen der im Nachfolgenden beschriebenen Figuren sind beispielhaft und bevorzugt als Konstruktionszeichnungen anzusehen, d. h. die sich aus der bzw. den Figuren ergebenden Abmessungen, Proportionen, Funktionszusammenhänge und/oder Anordnungen entsprechen bevorzugt genau oder bevorzugt im Wesentlichen denen der erfindungsgemäßen Vorrichtung bzw. des erfindungsgemäßen Produkts.Individual or all representations of the figures described below are to be regarded as exemplary and preferred as construction drawings, d. H. the dimensions, proportions, functional relationships and / or arrangements resulting from the figure or figures preferably correspond exactly or preferably substantially to those of the device according to the invention or of the product according to the invention.

Darin zeigen:Show:

1a eine schematische Darstellung eines unbearbeiteten Halbleiterbauteils; 1a a schematic representation of an unprocessed semiconductor device;

1b eine schematische Darstellung eines Halbleiterbauteils während einer Bearbeitung; 1b a schematic representation of a semiconductor device during processing;

2a eine schematische Darstellung eines Halbleiterbauteils nach der Bearbeitung; und 2a a schematic representation of a semiconductor device after processing; and

2b eine schematische Darstellung eines erfindungsgemäßen Halbleiterbauteils. 2 B a schematic representation of a semiconductor device according to the invention.

1a ist ein Substrat 2 mit einer ersten Höhe zu entnehmen, an dem einerseits elektrische Bauteile 4 angeordnet, erzeugt und/oder ausgebildet sind. Die elektrischen Bauteile 4 bilden dabei eine Topografie 20 aus, die bevorzugt vollständig von einem fließfähigen Medium, insbesondere einem Polymer, wie z. B. PDMS, umschlossen ist. Vollständig umschlossen bedeutet hierbei bevorzugt, dass keine merklichen Luftkammern zwischen dem fließfähigen Medium und den elektrischen Bauteilen 4 verleiben. Derartige Luftkammern würden nämlich eine lokale Durchbiegung des Trägersubstrats 2 ermöglichen. Das fließfähige Medium bzw. die Polymerschicht 6 ist ferner mit einem Lagermittel 8 verbunden bzw. daran angeordnet, das zur Aufnahme der in das Substrat 2 eingeleiteten Kräfte dient. Das Bezugszeichen 4a kennzeichnet eine Vertiefung bzw. eine Kavität in der das elektronische Bauteil 4 erzeugt bzw. eingebracht bzw. angeordnet ist. Die Kavität, Vertiefung oder Graben kann dabei eine Tiefe von z. B. bis zu 50 μm, insbesondere von bis zu 40 μm oder von bis zu 30 μm aufweisen. 1a is a substrate 2 to take with a first height, on the one hand electrical components 4 arranged, produced and / or formed. The electrical components 4 form a topography 20 from, preferably completely from a flowable medium, in particular a polymer such. B. PDMS, is enclosed. Completely enclosed in this case preferably means that no noticeable air chambers between the flowable medium and the electrical components 4 laughed yew. Namely, such air chambers would cause a local deflection of the carrier substrate 2 enable. The flowable medium or the polymer layer 6 is further with a storage means 8th connected or arranged, that for receiving the in the substrate 2 initiated forces serves. The reference number 4a indicates a depression or a cavity in which the electronic component 4 generated or introduced or arranged. The cavity, depression or ditch can be a depth of z. B. up to 50 microns, in particular of up to 40 microns or up to 30 microns.

In 1b ist die in 1a gezeigte Darstellung um ein Beispiel eines Bearbeitungswerkzeugs 12 ergänzt. Lediglich die Kavität 4a ist in dieser Darstellung nicht gezeigt, wobei sie ebenfalls vorhanden sein könnte. Das Werkzeug 12 ist hierbei z. B. eine Schleifeinrichtung, die spanend Material von dem Substrat 2 abträgt und über eine Antriebswelle 13 angetrieben wird. Es ist hierbei denkbar, dass das Werkzeug 12 mehrfach zum Bearbeiten des Substrats 2 über das Substrat 2 bewegt wird. Weiterhin ist denkbar, dass das Werkzeug 12 derart gewählt wird, dass in einem bzw. in genau einem Arbeitsschritt das abzutrennende Material abgetrennt wird.In 1b is the in 1a shown illustration to an example of a machining tool 12 added. Only the cavity 4a is not shown in this illustration, where it could also be present. The tool 12 here is z. B. a grinding device, the material from the substrate machining of the substrate 2 abträgt and via a drive shaft 13 is driven. It is conceivable that the tool 12 several times to edit the substrate 2 over the substrate 2 is moved. Furthermore, it is conceivable that the tool 12 is selected such that in one or in one step, the separated material is separated.

Die vorliegende Erfindung bezieht sich somit auf ein Verfahren zum Herstellen eines Halbleiterbauteils 1. Das Verfahren umfasst dabei mindestens die Schritte: Bereitstellen eines Substrats 2 mit mindestens einem einerseits daran angeordneten elektronischen Bauteil 4, wobei das mindestens eine elektronische Bauteil 4 eine Topografie 20 des Halbleiterbauteils 1 ausbildet, Aufbringen einer Abstützschicht 6, die zumindest teilweise eine fließfähige Substanz insbesondere einer Polymerschicht aufweist, auf das Substrat 2 zum Umschließen des elektronischen Bauteiles 4, Fixieren des Substrats 2 gegenüber einer Lagereinrichtung 8, wobei die Polymerschicht 6 die Topografie 20 und die Lagereinrichtung 8 verbindet, Reduzieren der Dicke des Substrats 2 durch eine spanende Bearbeitung der von der Topografie 20 abgewandten Seite 10 des Substrats 2, wobei die Abstützschicht 6 derart zwischen der Lagereinrichtung 8 und der Topografie 20 angeordnet ist, dass bei der Bearbeitung des Substrats 2 eine derartig ebene Oberflächenform 22 entsteht, die unabhängig von der Form der Topografie 20 ist.The present invention thus relates to a method of manufacturing a semiconductor device 1 , The method comprises at least the steps: providing a substrate 2 with at least one electronic component arranged thereon on the one hand 4 wherein the at least one electronic component 4 a topography 20 of the semiconductor device 1 forms, applying a backing layer 6 which at least partially comprises a flowable substance, in particular a polymer layer, on the substrate 2 for enclosing the electronic component 4 , Fixing the substrate 2 opposite a storage facility 8th , wherein the polymer layer 6 the topography 20 and the storage facility 8th connects, reducing the thickness of the substrate 2 through a machining of the topography 20 opposite side 10 of the substrate 2 wherein the backing layer 6 such between the storage facility 8th and the topography 20 is arranged that when processing the substrate 2 such a flat surface shape 22 arises, regardless of the shape of the topography 20 is.

In 2a ist das Substrat 2 nach der Bearbeitung gezeigt. Es kann dieser Darstellung entnommen werden, dass die Oberflächenform 22 im Wesentlichen eben bzw. genau eben ist und deutlich von der Topografie 20 verschieden ist.In 2a is the substrate 2 shown after editing. It can be seen from this illustration that the surface shape 22 essentially flat or exactly level and distinct from the topography 20 is different.

In 2b ist das erzeugte Halbleiterbauteil 1 gezeigt. Die in 2a noch gezeigte Polymerschicht 6 wurde entfernt. Bevorzugt wird vor dem Erzeugen bzw. dem Anbringen der Polymerschicht 6 an der Topografie 20 eine Opferschicht (nicht gezeigt) aufgebracht, die das Entfernen der Polymerschicht 6 nach der Bearbeitung mit dem Werkzeug 12 erleichtert.In 2 B is the generated semiconductor device 1 shown. In the 2a still shown polymer layer 6 has been removed. Preference is given to the generation or attachment of the polymer layer 6 at the topography 20 a sacrificial layer (not shown) that removes the polymer layer 6 after machining with the tool 12 facilitated.

Erfindungsgemäß wird somit eine fließfähige Substanz (bevorzugt PDMS und besonders bevorzugt PDMS mit einer Opferschicht) als Auflagefläche mit der Waferoberfläche derart in Kontakt gebracht, dass die Flexibilität des Trägersubstrats bzw. des Halbleiterbauteils, insbesondere eines Computerchips oder Wafers, begrenzt wird, um dadurch eine ebene Oberfläche erzeugen zu können. Die bearbeitete Seite des Wafers ist deutlich ebener (da kein Durchdrücken der Topographie der gegenüberliegenden Oberfläche erfolgt) als die behandelte Oberfläche eines Wafers im Stand der Technik. Ferner ist ein zerstörungsfreies Ablösen der Abstützschicht, insbesondere einer PDMS-Schicht, möglich, wobei zwischen der Abstützschicht bevorzugt eine Opferschicht ausgebildet wird.According to the invention, a flowable substance (preferably PDMS and particularly preferably PDMS with a sacrificial layer) is brought into contact with the wafer surface in such a way that the flexibility of the carrier substrate or of the semiconductor component, in particular of a computer chip or wafer, is limited, thereby forming a planar one To produce surface. The machined side of the wafer is significantly more planar (since there is no crushing of the topography of the opposite surface) than the treated surface of a wafer in the prior art. Furthermore, a non-destructive detachment of the backing layer, in particular a PDMS layer, is possible, wherein a sacrificial layer is preferably formed between the backing layer.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
HalbleiterbauteilSemiconductor device
22
Substratsubstratum
44
Elektrisches BauteilElectrical component
4a4a
Kavitätcavity
66
Polymerschichtpolymer layer
88th
LagereinrichtungStorage facility
1010
Abgewandte SeiteOpposite side
1212
WerkzeugTool
1313
Antriebswelle des WerkzeugsDrive shaft of the tool
2020
Topografietopography
2222
Oberflächenformsurface shape

Claims (7)

Verfahren zum Herstellen mindestens eines Halbleiterbauteils (1), mindestens umfassend die Schritte: Bereitstellen eines Substrats (2) mit mindestens einem einerseits daran angeordneten elektronischen Bauteil (4), wobei das mindestens eine elektronische Bauteil (4) eine Topografie (20) des Halbleiterbauteils (1) ausbildet, Aufbringen einer Abstützschicht (6), die zumindest teilweise eine fließfähige Substanz insbesondere einer Polymerschicht aufweist, auf das Substrat (2) zum Umschließen des elektronischen Bauteiles (4), Fixieren des Substrats (2) gegenüber einer Lagereinrichtung (8), wobei die Polymerschicht (6) die Topografie (20) und die Lagereinrichtung (8) verbindet, Reduzieren der Dicke des Substrats (2) durch eine spanende Bearbeitung der von der Topografie (20) abgewandten Seite (10) des Substrats (2), wobei die Abstützschicht (6) derart zwischen der Lagereinrichtung (8) und der Topografie (20) angeordnet ist, dass bei der Bearbeitung des Substrats (2) eine derartig ebene Oberflächenform (22) entsteht, die unabhängig von der Form der Topografie (20) ist.Method for producing at least one semiconductor component ( 1 ), comprising at least the steps of: providing a substrate ( 2 ) with at least one electronic component arranged thereon ( 4 ), wherein the at least one electronic component ( 4 ) a topography ( 20 ) of the semiconductor device ( 1 ), applying a backing layer ( 6 ), which at least partially comprises a flowable substance, in particular a polymer layer, on the substrate ( 2 ) for enclosing the electronic component ( 4 ), Fixing the substrate ( 2 ) opposite a storage facility ( 8th ), wherein the polymer layer ( 6 ) the topography ( 20 ) and the storage facility ( 8th ), reducing the thickness of the substrate ( 2 ) by a machining of the topography ( 20 ) facing away ( 10 ) of the substrate ( 2 ), wherein the backing layer ( 6 ) between the storage facility ( 8th ) and the topography ( 20 ) is arranged such that when processing the substrate ( 2 ) such a flat surface shape ( 22 ), regardless of the shape of the topography ( 20 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Abstützschicht (6) und der Topografie eine Opferschicht zum vereinfachten Ablösen der Abstützschicht (6) von dem Halbleiterbauteil (1) erzeugt bzw. angeordnet wird.Method according to claim 1, characterized in that between the backing layer ( 6 ) and the topography a sacrificial layer to the simplified Detachment of the backing layer ( 6 ) of the semiconductor device ( 1 ) is generated or arranged. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Abstützschicht (6) aus PDMS besteht.A method according to claim 1 or claim 2, characterized in that the backing layer ( 6 ) consists of PDMS. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Dicke des Substrats (2) vor der spanenden Bearbeitung im Bereich zwischen 200 μm und 2000 μm, insbesondere zwischen 500 μm und 1200 μm, liegt und die Dicke des Substrats (2) nach der spanenden Bearbeitung in einem Bereich zwischen 5 μm und 190 μm, insbesondere zwischen 10 μm und 50 μm oder zwischen 20 μm und 30 μm liegt, wobei die spanende Bearbeitung das Schleifen und/oder Polieren der von der Topografie abgewandten Seite des Substrats (2) umfasst und wobei das mindestens eine elektronische Bauteil (4) zumindest abschnittsweise eine Höhe zwischen 0,5 μm und 50 μm und bevorzugt zwischen 1 μm und 30 μm und besonders bevorzugt von 20 μm aufweist.Method according to one of the preceding claims, characterized in that the thickness of the substrate ( 2 ) before machining in the range between 200 microns and 2000 microns, in particular between 500 microns and 1200 microns, and the thickness of the substrate ( 2 ) after the machining in a range between 5 .mu.m and 190 .mu.m, in particular between 10 .mu.m and 50 .mu.m or between 20 .mu.m and 30 .mu.m, wherein the machining process, the grinding and / or polishing of the side facing away from the topography of the substrate ( 2 ) and wherein the at least one electronic component ( 4 ) at least in sections has a height between 0.5 .mu.m and 50 .mu.m and preferably between 1 .mu.m and 30 .mu.m and particularly preferably of 20 microns. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauteil (4) in einer Vertiefung in dem Substrat (2) eingesetzt ist, insbesondere mit einer Tiefe von 0 μm bis 5 μm in das Substrat (2) eingesetzt ist.Method according to one of the preceding claims, characterized in that the at least one electronic component ( 4 ) in a depression in the substrate ( 2 ), in particular with a depth of 0 μm to 5 μm into the substrate ( 2 ) is used. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauteil (4) auf die äußere Oberfläche des Substrats (2) aufgebracht wird.Method according to one of the preceding claims, characterized in that the at least one electronic component ( 4 ) on the outer surface of the substrate ( 2 ) is applied. Halbleiterbauteil (1), hergestellt nach einem Verfahren gemäß einem der Ansprüche 1 bis 6.Semiconductor device ( 1 ), prepared by a process according to any one of claims 1 to 6.
DE201310016680 2013-10-08 2013-10-08 Method for machining thin semiconductor components Pending DE102013016680A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310016680 DE102013016680A1 (en) 2013-10-08 2013-10-08 Method for machining thin semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310016680 DE102013016680A1 (en) 2013-10-08 2013-10-08 Method for machining thin semiconductor components

Publications (1)

Publication Number Publication Date
DE102013016680A1 true DE102013016680A1 (en) 2015-04-09

Family

ID=52693155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310016680 Pending DE102013016680A1 (en) 2013-10-08 2013-10-08 Method for machining thin semiconductor components

Country Status (1)

Country Link
DE (1) DE102013016680A1 (en)

Similar Documents

Publication Publication Date Title
EP3280577B1 (en) Method for the material-saving production of wafers
EP3055098B1 (en) Wafer production method
EP3055448B1 (en) Combined production method for removing a plurality of thin solid-body layers from a thick solid body
EP3253529B1 (en) Separation of a solid body by material modification
DE112013004330T5 (en) Pseudosubstrate with improved utilization efficiency of a single crystal material
EP3245665B1 (en) Method for producing a nonplanar wafer
DE102013016682A1 (en) Generation of a crack trigger or a crack guide for improved cleavage of a solid layer of a solid
DE102014002600A1 (en) Combined wafer fabrication process with laser treatment and temperature-induced stresses
EP3137657B1 (en) Combined method for producing solids, involving laser treatment and temperature-induced stresses to generate three-dimensional solids
EP3186824B1 (en) Splitting method and use of a material in a splitting method
DE102013016680A1 (en) Method for machining thin semiconductor components
DE102020206233B3 (en) METHOD FOR MANUFACTURING A SUBSTRATE AND SYSTEM FOR MANUFACTURING A SUBSTRATE
EP3201941B1 (en) Combined wafer production method with a receiving layer having holes
EP3201944B1 (en) Combined wafer production method with a multi-component receiving layer
DE102013020693A1 (en) Method for producing large-area solid-state layers
DE102014002909A1 (en) Combined wafer production process with creation of a release plane and the detachment of a solid layer along the release plane
DE102013016665A1 (en) Combined wafer fabrication process with ion implantation and temperature-induced stresses
DE102013014623A1 (en) Device and method for producing a wafer with a selective positioning in the carrier system
EP3608048A1 (en) Method for producing solid elements by laser treatment and temperature induced voltages
DE102016105616A1 (en) Polymer hybrid material, its use in a splitting process, and method of making the polymer hybrid material
EP3245034A1 (en) Separating device for the chip-free cutting of wafers of donor substrates

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000