DE102012204450B4

DE102012204450B4 - Vorrichtung zum erzeugen eines vektormodulierten ausgangssignals und verfahren zum erzeugen eines vektormodulierten ausgangssignals

Info

Publication number: DE102012204450B4
Application number: DE201210204450
Authority: DE
Inventors: Martin Simon; Hans Geltinger
Original assignee: Intel Mobile Communications GmbH
Current assignee: Apple Inc
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2015-02-19
Anticipated expiration: 2032-03-21
Also published as: DE102012204450A1

Abstract

Vorrichtung (100, 200, 200', 300, 500) zum Erzeugen eines vektormodulierten Ausgangssignals (101) basierend auf einem Basisbandsignal, das eine Inphasenkomponente (103) und eine Quadraturkomponente (105) aufweist, einem ersten LO-Signal (107) für die Inphasenkomponente (103) des Basisbandsignals und einem zweiten LO-Signal (109) für die Quadraturkomponente (105) des Basisbandsignals, mit den folgenden Merkmalen: einer Basisbandkombinationsschaltung (111, 111'), die ausgebildet ist, um die Inphasenkomponente (103) und die Quadraturkomponente (105) zu kombinieren, um eine Mehrzahl von kombinierten IQ-Signalen (113a–113n) zu erhalten; einer Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') zum Erzeugen des vektormodulierten Ausgangssignals (101), basierend auf den kombinierten IQ-Signalen (113a–113n), dem ersten LO-Signal (107) und dem zweiten LO-Signal (109); wobei jedes der kombinierten IQ-Signale (113a–113d) eine Mehrzahl von Einzelbitsignalen (113a-1, 113b-1, 113c-1, 113d-1) aufweist; wobei das erste LO-Signal (107) ein erstes differentielles LO-Signal (107) umfasst, das eine erste Teilkomponente (107-1) und eine zweite Teilkomponente (107-2) aufweist, und das zweite LO-Signal (109) ein zweites differentielles LO-Signal (109) umfasst, das eine erste Teilkomponente (109-1) und eine zweite Teilkomponente (109-2) aufweist; und wobei die Mischerzellen (117a–117m, 117a'–117m') ausgebildet sind, um das vektormodulierte Ausgangssignal (101) basierend auf einer Kombination jedes Einzelbitsignals (113a-1, 113b-1, 113c-1, 113d-1) mit einer der Teilkomponenten (107-1, 107-2) des ersten LO-Signals (107) und einer der Teilkomponenten (109-1, 109-2) des zweiten LO-Signals (109) und basierend auf einer weiteren Kombination jedes Einzelbitsignals mit der jeweils anderen Teilkomponente (107-1, 107-2) des ersten LO-Signals (107) und der jeweils anderen Teilkomponente (109-1, 109-2) des zweiten LO-Signals (109) zu erzeugen.

Description

Technisches Gebiet
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Vorrichtung zum Erzeugen eines vektormodulierten Ausgangssignals basierend auf einem Basisbandsignal, das eine Inphasenkomponente und eine Quadraturkomponente aufweist. Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Erzeugen eines solchen vektormodulierten Ausgangssignals.
Hintergrund der Erfindung
Vektormodulatoren werden verwendet, um ein digitales Quadraturbasisbandsignal auf einen Hochfrequenzträger zu transferieren. Durch die Addition des Ausgangssignals von zwei doppelt balancierten Mischern, welche durch ein Quadraturträgersignal angesteuert werden, wird das modulierte Hochfrequenzausgangssignal gebildet.
Die Leistungseffizienz bekannter IQ-Modulatoren oder Vektormodulatoren ist gering, da bei der Modulation inhärent so genannte Common-Mode-Signale (Gleichtaktmodussignale) erzeugt werden, die bei der Umwandlung des differentiellen Signals in ein single ended durch einen HF-Balun am Ausgang unterdrückt werden können. Die Common-Mode-Signale verbrauchen Strom und tragen nicht zum Informationsinhalt des modulierten Signals bei. Dazu zeigt 9 ein Ausgangssignal eines Vektormodulators mit dem Basisbandsignal I = Q, in dem die Common-Mode-Signale markiert sind.
Beispielsweise kann bei einem Phasenoffset von 90° des modulierten Signals mit einem Polarmodulator bei gleichem Stromverbrauch 3 dB mehr Ausgangsleistung erreicht werden.
Durch die Common-Mode-Signale werden auch Spannungseinbrüche an der Versorgungsspannung erzeugt. Die Spannungseinbrüche modulieren die DCO-Frequenz (DCO = digital gesteuerter Oszillator) des Senders und führen über die zweite harmonische Oberwelle zu einem Störsignal im Ausgangsspektrum mit der Frequenz w_lo ± w_m (wobei w_lo die Trägerfrequenz ist und w_m die Modulationsfrequenz ist).
In digitalen Vektormodulatoren erfolgt der Mischvorgang des Trägersignals mit dem digitalen Basisbandsignal in der digitalen Ansteuerung. Das binäre Ausgangswort des Digitalteils schaltet ein Mischerfeld mit schaltbaren Stromquellen. Das Problem der Common-Mode-Signale besteht weiterhin auch in digitalen Vektormodulatoren.
Ferner haben Vektormodulatoren den Nachteil, dass für die Quadraturmischung in bekannten digitalen Vektormodulatoren zwei DA-Wandler/Mischer oder Zellenfelder notwendig sind (typischerweise ein Zellenfeld für eine Inphasenkomponente eines Basisbandsignals und ein weiteres Zellenfeld für eine Quadratur oder Quadraturphasenkomponente des Basisbandsignals). Daher ist die Leistungseffizienz relativ gering, weil wegen der Quadraturmischung bei einer Verdopplung des Ausgangsstroms die Ausgangsleistung nur um 3 dB erhöht wird.
Die US 7 460 612 B2 zeigt ein Verfahren und eine Vorrichtung für einen voll-digitalen Quadraturmodulator. Die EP 2 333 950 A2 zeigt einen digitalen Leistungsverstärker mit einer I/Q Kombination. In Alavi, M. S.; Staszewski, R. B.; de Vreede, L. C. N.; Long, J. R.; Orthogonal Summing and Power Combining Network in a 65-nm All-Digital RF I/Q Modulator. In: IEEE International Symposium on Radio-Frequency Integration Technology RFIT 2011, pp. 21–24, November 2011 wird ein Konzept für einen voll-digitalen Hochfrequenz I/Q Modulator beschrieben. In Staszewski, R. B.; Alavi, M. S.; Digital I/Q RF Transmitter Using Time-Division Duplexing. In: IEEE International Symposium on Radio-Frequency Integration Technology RFIT 2011, pp. 165–168, November 2011 wird ein digitaler I/Q Hochfrequenzsender unter Nutzung von Zeitschlitzduplexing beschrieben. Die US 7 609 779 B2 zeigt einen Hochfrequenzsender mit verschränkter I/Q Modulation.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Konzept für einen effizienteren Vektormodulator zu schaffen.
Diese Aufgabe wird gelöst durch Vorrichtungen gemäß der unabhängigen Patentansprüche 1 und 22, sowie ein Verfahren gemäß dem unabhängigen Patentanspruch 24.
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Vorrichtung zum Erzeugen eines vektormodulierten Ausgangssignals basierend auf einem Basisbandsignal, das eine Inphasenkomponente und eine Quadraturkomponente aufweist, einem ersten LO-Signal (Lokal-Oszillator-Signal) für die Inphasenkomponente des Basisbandsignals und einem zweiten LO-Signal für die Quadraturkomponente des Basisbandsignals. Die Vorrichtung weist eine Basisbandkombinationsschaltung auf, die ausgebildet ist, um die Inphasenkomponente und die Quadraturkomponente zu kombinieren, um eine Mehrzahl von kombinierten IQ-Signalen zu erhalten.
Ferner weist die Vorrichtung eine Mehrzahl von Mischerzellen auf, die ausgebildet sind, um basierend auf den kombinierten IQ-Signalen, dem ersten LO-Signal und dem zweiten LO-Signal das vektormodulierte Ausgangssignal zu erzeugen.
Gemäß weiteren Ausführungsbeispielen kann die Vorrichtung ferner eine Taktkombinationsschaltung aufweisen, die ausgebildet ist, um das erste LO-Signal und das zweite LO-Signal logisch zu kombinieren, um eine Mehrzahl von kombinierten Taktsignalen mit einem Tastzyklus von (jeweils) weniger als 50% zu erhalten. Die Mehrzahl von Mischerzellen kann dabei ausgebildet sein, um das vektormodulierte Ausgangssignal basierend auf diesen kombinierten Taktsignalen zu erzeugen.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Vorrichtung zum Erzeugen eines differentiellen vektormodulierten Ausgangssignals basierend auf einem Basisbandsignal, das eine differentielle Inphasenkomponente und eine differentielle Quadraturkomponente aufweist, einem ersten differentiellen LO-Signal für die Inphasenkomponente und einem zweiten differentiellen LO-Signal für die Quadraturkomponente, wobei das erste differentielle LO-Signal phasenverschoben zu dem zweiten differentiellen LO-Signal ist. Die Vorrichtung weist eine Taktkombinationsschaltung auf, die ausgebildet ist, um das erste differentielle LO-Signal und das zweite differentielle LO-Signal logisch zu kombinieren, um eine Mehrzahl von (kombinierten) Taktsignalen zu erhalten, die jeweils ein Tastverhältnis von 25% aufweisen und derart zueinander verschoben sind, dass zu jedem Zeitpunkt, abgesehen von Umschaltzeitpunkten, maximal eines der (kombinierten) Taktsignale aktiv ist. Ferner weist die Vorrichtung eine Basisbandkombinationsschaltung auf, die ausgebildet ist, um Teilkomponenten der Inphasenkomponente und Teilkomponenten der Quadraturkomponente miteinander zu addieren und um aus den Additionen resultierende Einzelbitsignale logisch miteinander zu kombinieren, um eine Mehrzahl von kombinierten IQ-Signalen zu erhalten, die jeweils eine Mehrzahl von Einzelbitsignalen aufweisen. Ferner weist die Vorrichtung eine Mehrzahl von Mischerzellen auf, die ausgebildet sind, um basierend auf den Taktsignalen und den Einzelbitsignalen der kombinierten IQ-Signale eine Mehrzahl von ersten Strömen bereitzustellen und weiterhin eine Mehrzahl von zweiten Strömen bereitzustellen, derart, dass eine erste Teilkomponente des differentiellen vektormodulierten Ausgangssignals auf einer Überlagerung der ersten Ströme der Mischerzellen basiert und eine zweite Teilkomponente des differentiellen vektormodulierten Ausgangssignals auf einer Überlagerung der zweiten Ströme der Mischerzellen basiert. Ferner ist die Basisbandkombinationsschaltung ausgebildet, um die logische Kombination der aus den Additionen resultierenden Einzelbitsignale so durchzuführen, dass, abgesehen von Umschaltzeitpunkten, zu jedem Zeitpunkt jede Mischerzelle aus der Mehrzahl von Mischerzellen basierend auf den Taktsignalen und den Einzelbitsignalen der kombinierten IQ-Signale maximal entweder einen ersten Strom oder einen zweiten Strom bereitstellt.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Erzeugen eines vektormodulierten Ausgangssignals.
Kurzbeschreibung der Figuren
Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden anhand der beiliegenden Figuren detailliert beschrieben. Es zeigen:
1a ein Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
1b ein Blockschaltbild einer Vorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
2a ein Blockschaltbild eines Vektormodulators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2b ein Blockschaltbild eines Vektormodulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
3 ein Blockschaltbild eines Vektormodulators mit Gleichtaktunterdrückung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
4a bis 4d schematische Darstellungen von Mischerzellen, wie sie bei Ausführungsbeispielen der vorliegenden Erfindung Verwendung finden können;
5a ein Blockschaltbild eines Vektormodulators mit Gleichtaktunterdrückung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
5b eine schematische Darstellung einer Mischerzelle, wie sie in dem in 5a gezeigten Vektormodulator Verwendung finden kann;
6a bis 6c Beispiele für Signalverläufe, wie sie bei Ausführungsbeispielen der vorliegenden Erfindung auftreten können;
7 Diagramme zur Darstellung eines simulierten Ausgangsverhaltens eines Vektormodulators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
8 ein Flussdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
9 eine Darstellung eines beispielhaften Ausgangssignals für einen Vektormodulator ohne Gleichtaktunterdrückung.
Detaillierte Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung
Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung anhand der beiliegenden Figuren detailliert beschrieben werden, sei darauf hingewiesen, dass Elemente gleicher Funktion oder gleiche Elemente mit denselben Bezugszeichen versehen sind und dass auf eine wiederholte Beschreibung von Elementen, die mit denselben Bezugszeichen versehen sind, verzichtet wird. Beschreibungen für Elemente mit denselben Bezugszeichen sind daher untereinander austauschbar.
1a zeigt eine Vorrichtung 100 zum Erzeugen eines vektormodulierten Ausgangssignals 101 basierend auf einem Basisbandsignal, das eine Inphasenkomponente 103 und eine Quadraturkomponente 105 aufweist, einem ersten LO-Signal (Lokal-Oszillator-Signal) 107 für die Inphasenkomponente 103 des Basisbandsignals und einem zweiten LO-Signal 109 für die Quadraturkomponente 105 des Basisbandsignals. Die Vorrichtung 100 weist eine Basisbandkombinationsschaltung 111 auf, die ausgebildet ist, um die Inphasenkomponente 103 und die Quadraturkomponente 105 zu kombinieren, um eine Mehrzahl von kombinierten IQ-Signalen 113a–113n zu erhalten. Ferner weist die Vorrichtung 100 eine Mehrzahl 115 von Mischerzellen 117a–117m auf, die ausgebildet sind, um das vektormodulierte Ausgangssignal 101 basierend auf den kombinierten IQ-Signalen 113a–113n dem ersten LO-Signal 107 und dem zweiten LO-Signal 109 zu erzeugen bzw. bereitzustellen.
Die Vorrichtung 100 kann beispielsweise ein Vektormodulator sein.
Es ist ein Kerngedanke von Ausführungsbeispielen der vorliegenden Erfindung, dass ein effizienteres (wie beispielsweise stromsparenderes) Konzept für einen Vektormodulator geschaffen werden kann, wenn die Inphasenkomponente 103 und die Quadraturkomponente 105 eines Basisbandsignals, welches mittels des Vektormodulators bzw. der Vorrichtung 100 moduliert werden soll, miteinander kombiniert werden und erst aus dieser Kombination resultierende Signale (die Mehrzahl von kombinierten IQ-Signalen 113a–113n) den Mischerzellen 117a–117m zur Erzeugung des vektormodulierten Ausgangssignals 101 bereitgestellt werden.
Mit anderen Worten erfolgt bei Ausführungsbeispielen der vorliegenden Erfindung eine Kombination der Inphasenkomponente 103 und der Quadraturkomponente 105 des Basisbandsignals, noch bevor diese einer Mischerzelle zur Mischung (beispielsweise mit den LO-Signalen 107, 109) bereitgestellt werden.
Das erste LO-Signal 107 und das zweite LO-Signal 109 können als Quadraturträgersignal bezeichnet werden. Ausführungsbeispiele der vorliegenden Erfindung können damit verwendet werden, um ein digitales Quadraturbasisbandsignal (aufweisend die Inphasenkomponente 103 und die Quadraturkomponente 105) auf einen Hochfrequenzträger (aufweisend das erste LO-Signal 107 und das zweite LO-Signal 109) zu transferieren.
Gemäß einigen Ausführungsbeispielen kann die Kombination der Inphasenkomponente 103 und der Quadraturkomponente 105 mittels digitaler Kombinationen erfolgen, da eine Digital-Analog-Wandlung des (digitalen) Basisbandsignals in das (analoge) vektormodulierte Ausgangssignal 101 erst in den Mischerzellen 117a–117m erfolgt. Mit anderen Worten kann die Vorrichtung 100 ausgebildet sein, um das Basisbandsignal aufweisend die Inphasenkomponente 103 und die Quadraturkomponente 105 als digitales Signal bzw. als Digitalsignale zu empfangen, und um diese empfangenen digitale Signale (mittels digitaler Kombinationen) zu kombinieren, um als Ergebnis (digitale) kombinierte IQ-Signale 113a–113n zu erhalten, basierend auf denen die Mischerzellen 117a–117m das (analoge) vektormodulierte Ausgangssignal 101 erzeugen.
Durch diese Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105, noch bevor diese den Mischerzellen 117a–117m zur Mischung zugeführt werden, kann erreicht werden, dass einerseits ein Mischerfeld für die Erzeugung des vektormodulierten Ausgangssignals 101 ausreichend ist (da keine getrennten Mischerzellen für die Inphasenkomponente 103 und die Quadraturkomponente 105 mehr benötigt werden) und andererseits kann durch eine geeignete Kombination der Inphasenkomponente 103 und der Quadraturkomponente 105 eine Gleichtaktunterdrückung erreicht werden, sodass vermieden wird, dass an einem Ausgang 116 der Vorrichtung 100 (an dem beispielsweise das vektormodulierte Ausgangssignal 101 bereitgestellt wird) Gleichtaktsignale durchgeschaltet werden.
Mit anderen Worten ermöglichen Ausführungsbeispiele der vorliegenden Erfindung bei einem (digitalen) Vektormodulator durch eine (digitale) Verknüpfung oder (digitale) Kombination der Inphasenkomponente 103 und der Quadraturkomponente 105 des Basisbandsignals eine Unterdrückung der inhärenten Common-Mode- oder Gleichtaktsignale des Vektormodulators. Dadurch lässt sich ein höherer Wirkungsgrad erzielen und eine Remodulation des verwendeten DCO (digital gesteuerter Oszillator) wird vermieden. Es wurde erkannt, dass bei Vektormodulatoren die störenden Gleichtaktsignale dadurch erzeugt werden, dass für bestimmte Kombinationen der LO-Signale 107, 109 und der Inphasenkomponente 103 und der Quadraturkomponente 105 in Mischerzellen eines Vektormodulators mehrere Zweige gleichzeitig angeschaltet sind, sodass von einer Mischerzelle zwei Ströme gleichzeitig bereitgestellt werden, welche sich aufgrund der differentiellen Ausgestaltung eines solchen Vektormodulators im resultierenden Ausgangssignal 101 wieder aufheben. Dadurch, dass sich diese Ströme wieder aufheben, können diese Ströme auch nicht zum Informationsinhalt des modulierten Ausgangssignals 101 beitragen. Ausführungsbeispiele der vorliegenden Erfindung ermöglichen daher, durch die Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105, dass solche Zustände in den Mischerzellen 117a–117m gar nicht erst auftreten und unterdrücken somit die störenden Gleichtaktsignale. So können beispielsweise die Mischerzellen 117a–117m ausgebildet sein, um das vektormodulierte Ausgangssignal 101 als differentielles vektormoduliertes Ausgangssignal 101 zu erzeugen, das eine erste Teilkomponente und eine zweite Teilkomponente aufweist. Das differentielle vektormodulierte Ausgangssignal 101 kann sich dabei beispielsweise durch Subtraktion der ersten Teilkomponente von der zweiten Teilkomponente ergeben. Die Mischerzellen 117a–117m können dabei ausgebildet sein, das differentielle vektormodulierte Ausgangssignal 101 so bereitzustellen, dass dessen erste Teilkomponente auf einer Überlagerung einer Mehrzahl von ersten Strömen der Mischerzellen 117a–117m basiert und dass dessen zweite Teilkomponente auf einer Überlagerung zweiter Ströme der Mehrzahl von Mischerzellen 117a–117m basiert. Um Gleichtaktsignale in dem vektormodulierten Ausgangssignal 101 zu vermeiden, kann dann die Basisbandkombinationsschaltung 111 ausgebildet sein, um die Inphasenkomponente 103 und die Quadraturkomponente 105 so zu kombinieren, dass (abgesehen von Umschaltzeitpunkten) zu jedem Zeitpunkt eine oder sogar jede Mischerzelle 117a–117m aus der Mehrzahl 115 von Mischerzellen 117a–117m maximal entweder einen ersten Strom oder einen zweiten Strom bereitstellt, beispielsweise so, dass sich zu keinem Zeitpunkt die von einer Mischerzelle bereitgestellten Ströme in dem differentiellen vektormodulierten Ausgangssignal 101 gegenseitig aufheben. Mit anderen Worten kann die Basisbandkombinationsschaltung 111 ausgebildet sein, um an den Mischerzellen 117a–117m entstehende Gleichtaktsignale durch die Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105 bereits vor der Mischung in den Mischerzellen 117a–117m zu unterdrücken. Durch diesen Prozess geht kein Informationsgehalt in dem differentiellen vektormodulierten Ausgangssignal 101 verloren, jedoch lässt sich so ein Stromverbrauch der Mischerzellen 117a–117m deutlich senken.
Wie bereits erläutert, lässt sich ferner die Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105 dazu nutzen, um das vektormodulierte Ausgangssignal 101 unter Nutzung eines (gemeinsamen) Mischerfeldes für die Inphasenkomponente 103 und die Quadraturkomponente 105 bereitzustellen. Dadurch lässt sich im Vergleich zu bekannten Vektormodulatoren, in denen für die Inphasenkomponente und die Quadraturkomponente jeweils ein eigenes Mischerfeld verwendet wird, die Hälfte der Stromquellen einsparen, was eine deutlich effizientere Implementierung für einen Vektormodulator ermöglicht, als dies bisher bekannt ist.
Dies lässt sich beispielsweise durch eine geschickte Ansteuerung der Mischerzellen 117a–117m ermöglichen.
So kann die Vorrichtung 100 beispielsweise eine zusätzliche Taktkombinationsschaltung aufweisen, die ausgebildet ist, um das erste LO-Signal und das zweite LO-Signal logisch zu kombinieren, um geeignete Taktsignale für die Mischerzellen 117a–117m zu erzeugen.
1b zeigt dazu die Vorrichtung 100 aus 1a zusätzlich erweitert um eine solche Taktkombinationsschaltung 119. Die Taktkombinationsschaltung 119 ist ausgebildet, um das erste LO-Signal 107 und das zweite LO-Signal 109 logisch zu kombinieren, um eine Mehrzahl von (kombinierten) Taktsignalen 121a–121j mit einem Tastzyklus von weniger als 50% zu erhalten. Ferner sind die Mischerzellen 117a–117m ausgebildet, um das vektormodulierte Ausgangssignal 101 basierend auf den kombinierten IQ-Signalen 113a–113n sowie auf den Taktsignalen 121a–121j zu erzeugen. Es wurde herausgefunden, dass ein gemeinsames Mischerzellenfeld für die Inphasenkomponente 103 und für die Quadraturkomponente 105 verwendet werden kann, wenn die Mischerzellen 117a–117m mit Taktsignalen 121a–121j angesteuert werden, die (jeweils) einen Tastzyklus von kleiner als 50% aufweisen. Dadurch wird ermöglicht, dass mit jedem einzelnen kombinierten IQ-Signal 113a–113n jeweils ein Quadrant im Konstellationsdiagramm für das Basisband freigeschaltet wird, um das vektormodulierte Ausgangssignal 101 bereitzustellen.
So kann beispielsweise die Taktkombinationsschaltung 119 ausgebildet sein, um die Taktsignale 121a–121j so bereitzustellen, dass diese (innerhalb eines Toleranzbereichs von ±1%, ±5% oder ±10% einer Periode eines dieser Taktsignale 121a–121j) jeweils einen Tastzyklus von 25% aufweisen. Mit anderen Worten kann ein Taktsignal 121a–121j innerhalb einer Periode 25% aktiv (beispielsweise logisch 1) sein und die restlichen 75% nicht aktiv (beispielsweise logisch 0) sein.
Ferner kann die Taktkombinationsschaltung 119 ausgebildet sein, um die Taktsignale 121a–121j so bereitzustellen, dass diese phasenverschoben zueinander sind und zwar so, dass (abgesehen von Umschaltzeitpunkten) zu jedem Zeitpunkt maximal eines der Taktsignale 121a–121j aktiv ist. Mit anderen Worten kann bei Ausführungsbeispielen der vorliegenden Erfindung eine Ansteuerung der Mischerzellen 117a–117m mit der Mehrzahl von Taktsignalen 121a–121j so erfolgen, dass (abgesehen von Umschaltzeitpunkten) zu jedem Zeitpunkt immer maximal ein Taktsignal 121a–121j aktiv ist. Dadurch lässt sich, insbesondere im Vergleich zu Systemen, bei denen die Mischerzellen mit Taktsignalen angesteuert werden, die einen Tastzyklus von 50% aufweisen, ermöglichen, dass eine einzige Mischerzelle (aufweisend eine einzige Stromquelle) sowohl für die Mischung der Inphasenkomponente 103 mit dem jeweiligen Taktsignal als auch für die Mischung der Quadraturkomponente 105 mit dem jeweiligen Taktsignal benutzen lässt. Mit anderen Worten wird der in 1b gezeigte Vektormodulator 100 im Vergleich zu bekannten Vektormodulatoren mit Quadraturträgersignalen 121a–121j mit 25% Tastzyklus (engl.: duty cycle) betrieben. Das heißt, mit jedem einzelnen Quadratursignal wird jeweils ein Quadrant im Konstellationsdiagramm für das Basisband freigeschaltet. Gemäß einigen Ausführungsbeispielen kann das erste LO-Signal 107 einen Tastzyklus von 50% aufweisen und ferner kann auch das zweite LO-Signal 109 einen Tastzyklus von 50% aufweisen. Ferner können das erste LO-Signal 107 (welches ja ein LO-Signal für die Inphasenkomponente 103 darstellt) und das zweite LO-Signal 109 (welches ja ein LO-Signal für die Quadraturkomponente 105 darstellt) phasenverschoben (beispielsweise um 90°) zueinander sein.
Gemäß einigen Ausführungsbeispielen kann die Vorrichtung 100 ausgebildet sein, um diese beiden LO-Signale 107, 109 zu empfangen, oder um diese beiden LO-Signale 107, 109 zu erzeugen, wobei die Vorrichtung 100 in dem letzteren Fall eine optionale Oszillatorschaltung 123 aufweisen kann, die ausgebildet ist, um das erste LO-Signal 107 und das zweite LO-Signal 109 wie oben beschrieben bereitzustellen.
Die Oszillatorschaltung 123 kann ausgebildet sein, um sowohl das erste LO-Signal 107 als auch das zweite LO-Signal 109 jeweils als unmoduliertes Signal bereitzustellen.
Die beschriebenen Prinzipien der Nutzung eines gemeinsamen Mischerzellenfeldes zur Mischung der Inphasenkomponente 103 und der Quadraturkomponente 105 sowie der Gleichtaktunterdrückung lassen sich gemäß einigen Ausführungsbeispielen getrennt voneinander implementieren, wobei beide gemein haben, dass eine Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105 erfolgt, noch bevor diese zur Ansteuerung der Mischerzellen 117a–117m verwendet werden. Ferner können diese beiden Prinzipien auch in einem einzigen Vektormodulator kombiniert werden, um einen Vektormodulator mit maximaler Effizienz, d. h. minimalen Stromverbrauch bei maximaler Leistung, zu erhalten.
Im Folgenden werden diese beiden Prinzipien anhand der 2a, 2b und 3 beschrieben, wobei die in den 2a und 2b gezeigten Vektormodulatoren auf dem Prinzip der Nutzung eines gemeinsamen Mischerzellenfeldes für die Inphasenkomponente 103 und die Quadraturkomponente 105 basieren und in denen keine Gleichtaktunterdrückung erfolgt. 3 zeigt den Vektormodulator aus 2b, der zusätzlich noch um die Gleichtaktunterdrückung erweitert ist.
Im Folgenden soll daher zuerst das Prinzip der Nutzung eines gemeinsamen Mischerzellenfeldes bzw. der Nutzung gemeinsamer Stromquellen für die Inphasenkomponente 103 und die Quadraturkomponente 105 anhand der 2a und 2b erläutert werden und anschließend das Prinzip der Gleichtaktunterdrückung anhand der 3 erläutert werden.
2a zeigt einen Vektormodulator 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, welcher beispielsweise eine Implementierung der in 1b gezeigten Vorrichtung 100 sein kann.
Die Vorrichtung 200 weist daher eine Mehrzahl von Mischerzellen 117a–117m auf. Ferner weist die Vorrichtung 200 die Taktkombinationsschaltung 119 und die Basisbandkombinationsschaltung 111 auf, wobei in 2a mögliche Implementierungen der Taktkombinationsschaltung 119 und der Basisbandkombinationsschaltung 111 gezeigt sind. Andere Implementierungen (beispielsweise andere logische Schaltungen) sind gemäß weiteren Ausführungsbeispielen natürlich auch möglich.
Ferner weist der Vektormodulator 200 die Oszillatorschaltung 123 auf, welche, wie bereits erwähnt, ein optionaler Bestandteil des Vektormodulators 200 ist, da das erste LO-Signal 107 und das zweite LO-Signal 109 auch von einer externen Oszillatorschaltung bereitgestellt werden können.
Wie aus 2a ersichtlich, ist das erste LO-Signal 107 ein differentielles Signal, das eine erste Teilkomponente 107-1 (LOI) und eine zweite Teilkomponente 107-2 (LOIX) umfasst. Ferner ist auch das zweite LO-Signal 109 ein differentielles Signal, das eine erste Teilkomponente 109-1 (LOQ) und eine zweite Teilkomponente 109-2 (LOQX) umfasst. Mit anderen Worten ist die Oszillatorschaltung 123 ausgebildet, um das erste LO-Signal 107 als differentielles Signal aufweisend die erste Teilkomponente 107-1 und die zweite Teilkomponente 107-2 bereitzustellen und um das zweite LO-Signal 109 als differentielles Signal aufweisend die erste Teilkomponente 109-1 und die zweite Teilkomponente 109-2 bereitzustellen.
Beispielsweise kann eine Single-Ended-Version (beispielsweise massebezogen) des ersten LO-Signals 107 durch Subtraktion der ersten Teilkomponente 107-1 des ersten LO-Signals 107 von der zweiten Teilkomponente 107-2 des ersten LO-Signals 107 erhalten werden. Ferner kann auch eine Single-Ended-Version des zweiten LO-Signals 109 durch Subtraktion der ersten Teilkomponente 109-1 des zweiten LO-Signals 109 von der zweiten Teilkomponente 109-2 des LO-Signals 109 erhalten werden.
Die Taktkombinationsschaltung 119 ist ausgebildet, um das erste LO-Signal 107 (genauer die Teilkomponenten 107-1, 107-2 des ersten LO-Signals 107) mit dem zweiten LO-Signal 109 (genauer mit den Teilkomponenten 109-1, 109-2 des zweiten LO-Signals 109) logisch zu kombinieren, um eine Mehrzahl von (kombinierten) Taktsignalen 121a–121d zu erhalten. Wie 2a zeigt, kann die Taktkombinationsschaltung 119 ausgebildet sein, um im Rahmen einer ersten logischen Kombination 125a die erste Teilkomponente 107-1 des ersten LO-Signals 107 mit der ersten Teilkomponente 109-1 des zweiten LO-Signals 109 logisch zu kombinieren, um ein erstes Taktsignal 121a (lo_iq) zu erhalten. Ferner kann die Taktkombinationsschaltung 119 ausgebildet sein, um im Rahmen einer zweiten logischen Kombination 125b die zweite Teilkomponente 107-2 des ersten LO-Signals 107 mit der zweiten Teilkomponente 109-2 des zweiten LO-Signals 109 logisch zu kombinieren, um ein zweites Taktsignal 121b (lo_ixqx) zu erhalten. Ferner kann die Taktkombinationsschaltung 119 ausgebildet sein, um im Rahmen einer dritten logischen Kombination 125c die erste Teilkomponente 107-1 des ersten LO-Signals 107 mit der zweiten Teilkomponente 109-2 des zweiten LO-Signals 109 logisch zu kombinieren, um ein drittes Taktsignal 121c (lo_iqx) zu erhalten. Ferner kann die Taktkombinationsschaltung 119 ausgebildet sein, um im Rahmen einer vierten logischen Kombination 125d die zweite Teilkomponente 107-2 des ersten LO-Signals 107 mit der ersten Teilkomponente 109-1 des zweiten LO-Signals 109 logisch zu kombinieren, um ein viertes Taktsignal 121d (lo_ixq) zu erhalten.
Mit anderen Worten kann die Taktkombinationsschaltung 119 ausgebildet sein, um jede Teilkomponente 107-1, 107-2, 109-1, 109-2 der LO-Signale 107, 109 mit jeder Teilkomponente 107-1, 107-2, 109-1, 109-2 des anderen LO-Signals 107, 109 logisch zu kombinieren, um die Taktsignale 121a–121d zu erhalten.
Wie aus 2a ersichtlich, können die logischen Kombinationen 125a–125d jeweils Nicht-ODER-Verknüpfungen darstellen (NOR-Verknüpfung). Gemäß weiteren Ausführungsbeispielen können die Nicht-ODER-Verknüpfungen 125a–125d aber auch durch UND-Verknüpfungen ersetzt werden. Im Allgemeinen ist jede logische Kombination zweier Teilkomponenten verschiedener LO-Signale verwendbar, die dazu führt, dass ein resultierendes (digitales) Ausgangssignal nur aktiv ist für eine (einzige) bestimmte Kombination von (logischen) Signalzuständen der für diese logische Kombination verwendeten Teilkomponenten.
Wenn, wie im Vorhergehenden bereits beschrieben, die Oszillatorschaltung 123 ausgebildet, um das erste LO-Signal 107 und das zweite LO-Signal 109 mit einem Tastverhältnis von 50% und einem Phasenversatz von 90° zueinander bereitzustellen, dann weisen die aus den logischen Kombinationen 125a–125d resultierenden (kombinierten) Taktsignale 121a–121d ein Tastverhältnis von 25% auf. Die von der Taktkombinationsschaltung 119 erzeugten Taktsignale 121a–121d können als Taktansteuersignale direkt an jede der Mehrzahl von Mischerzellen 117a–117m angelegt werden. Beispielsweise kann jede der Mehrzahl von Mischerzellen 117a–117m mit der Taktkombinationsschaltung 119 gekoppelt sein, um die von ihr erzeugten Taktsignale 121a–121d zu empfangen, um basierend auf diesen Taktsignalen 121a–121d das vektormodulierte Ausgangssignal 101 bereitzustellen. Mögliche Beschaltungen der Mehrzahl von Mischerzellen 117a–117m mit den Taktsignalen 121a–121d werden im Folgenden noch anhand der 4a bis 4d beschrieben.
Gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung kann der Vektormodulator 200 bzw. die Vorrichtung 200 auch einen Decoder 127 aufweisen, welcher ausgebildet ist, um die Taktsignale 121a–121d an die Mehrzahl von Mischerzellen 117a–117m anzulegen bzw. der Mehrzahl von Mischerzellen 117a–117m die Taktsignale 121a–121d bereitzustellen. Bei dem in 2a gezeigten Vektormodulator 200 ist es, wie bereits beschrieben, möglich, ein einziges Mischerzellenfeld zur Erzeugung des vektormodulierten Ausgangssignals 101 zu verwenden. Dies wird ermöglicht durch einerseits das Bereitstellen der Taktsignale 121a–121d mit dem Tastzyklus von 25% und andererseits durch die Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105 durch die Basisbandkombinationsschaltung 111. Nachdem im Obigen anhand der Taktkombinationsschaltung 119 eine mögliche Implementierung beschrieben wurde, wie die Taktsignale 121a–121d erzeugt werden können, wird im Folgenden anhand einer möglichen Implementierung der Basisbandkombinationsschaltung 111 beschrieben, wie die kombinierten IQ-Signale 113a–113d erzeugt werden können, sodass ein einziges Mischerzellenfeld ausreichend ist, um das vektormodulierten Ausgangssignal 101 zu erzeugen.
Wie aus 2a ersichtlich, kann auch die Inphasenkomponente 103 eine differentielle Inphasenkomponente 103 sein oder zumindest eine differentielle Inphasenkomponente aufweisen. Ferner kann auch die Quadraturkomponente 105 eine differentielle Quadraturkomponente 105 sein oder zumindest eine differentielle Quadraturkomponente aufweisen. Die Inphasenkomponente 103 kann daher eine erste Teilkomponente 103-1 (I) und eine zweite Teilkomponente 103-2 (IX) aufweisen und die Quadraturkomponente 105 kann eine erste Teilkomponente 105-1 (Q) und eine zweite Teilkomponente 105-2 (QX) aufweisen. Eine Single-Ended-Version der Inphasenkomponente 103 lässt sich beispielsweise durch Subtraktion deren erster Teilkomponente 103-1 von deren zweiter Teilkomponente 103-2 erzeugen und eine Single-Ended-Version der Quadraturkomponente 105 lässt sich beispielsweise durch Subtraktion deren erster Teilkomponente 105-1 von deren zweiter Teilkomponente 105-2 erzeugen.
Die Basisbandkombinationsschaltung 111 kann ausgebildet sein, um (wie in 2a gezeigt) diese einzelnen Teilkomponenten 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105 zu empfangen oder (wie nur anhand von 2b gezeigt) ausgebildet sein, um diese einzelnen Teilkomponenten 103-1, 103-2, 105-1, 105-2 aus der Inphasenkomponente 103 und der Quadraturkomponente 105 zu bestimmen.
Die Basisbandkombinationsschaltung 111 kann ausgebildet sein, um eine Gleichrichtung (bzw. eine Bestimmung der Betragskomponenten) der Teilkomponenten 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105 (beispielsweise mittels digitaler Gleichrichter 129a–129d) durchzuführen. Dieser Schritt kann optional sein und kann gemäß weiteren Ausführungsbeispielen auch weg gelassen werden, daher soll im Folgenden nicht genau auf diesen Schritt eingegangen werden. Ferner ist jedoch die Basisbandkombinationsschaltung 111 auch ausgebildet, um die Teilkomponente 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105 zu addieren, um die kombinierten IQ-Signale 113a–113d zu erhalten.
In dem in 2a gezeigten Beispiel wird von der Basisbandkombinationsschaltung 111 jedes der empfangenen digitalen Basisbandsignale (bzw. jede Teilkomponente 103-1, 103-2, 105-1, 105-2) mit dem orthogonalen Anteil des Quadratursignals addiert.
Die Basisbandkombinationsschaltung 111 ist dabei ausgebildet, um im Rahmen einer ersten Addition 131a die erste Teilkomponente 103-1 der Inphasenkomponente 103 mit der ersten Teilkomponente 105-1 der Quadraturkomponente 105 zu addieren, um als Ergebnis dieser ersten Addition 131a ein erstes kombiniertes IQ-Signal 113a (bb_iq) zu erhalten. Ferner ist die Basisbandkombinationsschaltung 111 ausgebildet, um im Rahmen einer zweiten Addition 131b die zweite Teilkomponente 103-2 der Inphasenkomponente 103 mit der zweiten Teilkomponente 105-2 der Quadraturkomponente 105 zu addieren, um als Ergebnis dieser zweiten Addition 131b ein zweites kombiniertes IQ-Signal 113b (bb_ixqx) zu erhalten. Ferner ist die Basisbandkombinationsschaltung 111 ausgebildet, um im Rahmen einer dritten Addition 131c die zweite Teilkomponente 103-2 der Inphasenkomponente 103 mit der ersten Teilkomponente 105-1 der Quadraturkomponente 105 zu addieren, um als Ergebnis dieser dritten Addition 131c ein drittes kombiniertes IQ-Signal 113c (bb_ixq) zu erhalten. Ferner ist die Basisbandkombinationsschaltung 111 ausgebildet, um im Rahmen einer vierten Addition 131d die erste Teilkomponente 103-1 der Inphasenkomponente 103 mit der zweiten Teilkomponente 105-2 der Quadraturkomponente 105 zu addieren, um als Ergebnis dieser vierten Addition 131d ein viertes kombiniertes IQ-Signal 131d (bb_iqx) zu erhalten.
Die Additionen 131a–131d können dabei mit Übertrag durchgeführt werden. So kann beispielsweise jede der Teilkomponenten 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105 eine vorgegebene Bitbreite aufweisen und damit kann auch jede Teilkomponente 103-1, 103-2, 105-1, 105-2 eine Mehrzahl von Einzelbitsignalen aufweisen, die mittels der Additionen 131a–131d (unter Berücksichtigung eines eventuellen Übertrags) auch addiert werden. Folgerichtig weisen dann auch die resultierenden kombinierten IQ-Signale 113a–113d jeweils eine Mehrzahl von Einzelbitsignalen auf, welche beispielsweise als Ansteuersignale für die Mehrzahl von Mischerzellen 117a–117m dienen können oder basierend auf welchen Ansteuersignale für die Mischerzellen 117a–117m erzeugt werden (beispielsweise von dem Decoder 127).
Mit anderen Worten kann ein Einzelbitsignal eines der kombinierten IQ-Signale 113a–113d ein Ansteuersignal für eine Mischerzelle 117a–117m aus der Mehrzahl von Mischerzellen bilden oder vorgeben.
Durch eine geschickte Wahl der Ansteuerung der Mehrzahl 117a–117m mit den Taktsignalen 121a–121d und den Einzelbitsignalen der kombinierten IQ-Signale 113a–113d wird ermöglicht, dass, abhängig vom Vorzeichen des Quadraturträgersignals durch die logischen Verknüpfungen die Summe oder Differenz der gleich gerichteten digitalen Quadraturbasisbandsignale (der Teilkomponenten 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105) an einen HF-Ausgang 116 des Vektormodulators 200, an dem das vektormodulierte Ausgangssignal 101 bereitgestellt wird, durchgeschaltet wird. An diesem HF-Ausgang 116 des Vektormodulators 200 entsteht dann das modulierte Seitenband des HF-Signals (des ursprünglichen Trägersignals, beispielsweise das erste LO-Signal 107). Gemäß weiteren Ausführungsbeispielen kann sogar ein Quadraturpfad des Vektormodulators 200 ausgeschaltet werden, sodass die Mehrzahl von Mischerzellen (welche einen so genannten RF-DAC des Vektormodulators 200 bilden können) bei schmalbandigen Modulationsverfahren in einem Polarmodulatormodus betrieben werden können. In einem solchen Polarmodulatormodus könnte ferner die Oszillatorschaltung 123 ausgebildet sein, um zumindest das erste LO-Signal 107 als phasenmoduliertes Signal bereitzustellen.
Bei phasenmodulierten Verfahren, wie beispielsweise GMSK, können die Basisbandsignale (die Inphasenkomponente 103 und die Quadraturkomponente 105) auf einen konstanten Wert programmiert werden, sodass der Vektormodulator 200 als Verstärker arbeitet.
Mit dem in 2a gezeigten Einzellenfeldvektormodulator 200 wird die Anzahl der notwendigen DAC/Mischerzellen halbiert und Strom- sowie Flächenverbrauch im Chip und Rauschen werden entsprechend reduziert. Ferner kann auf einen externen SAW-Filter verzichtet werden und außerdem ist wegen der Verlagerung der analogen Signalverarbeitung in den Digitalteil die Schaltung mit der CMO-Technologie skalierbar. Zusammenfassend zeigt 2a das Blockdiagramm des Vektormodulators 200 mit einem Zellenfeld (gebildet aus den Mischerzellen 117a–117m) mit der logischen Verknüpfung der digitalen Basisbandsignale 103, 105 in der Basisbandkombinationsschaltung 111 und der digitalen oder LO-Signale Trägersignale 107, 109 in der Taktkombinationsschaltung 119. Ferner sind verschiedenartige andere Logikschaltungen als die in 2a gezeigte Logikschaltung denkbar.
Die Mischerzellen 117a–117m können beispielsweise mit einem HF-Balun 133 des Vektormodulators 200 gekoppelt sein, an dem sich von den Mischerzellen 117a–117m bereitgestellte Ströme überlagern und so das erzeugte vektormodulierte Ausgangssignal 101 bilden. Wie bereits erwähnt, können auch andere logische Verknüpfungen als die in
2a gezeigten gewählt werden, um die Taktsignale 121a–121d und die kombinierten IQ-Signale 113a–113d zu bestimmen.
2b zeigt dazu einen Vektormodulator 200' gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der in 2b gezeigte Vektormodulator 200' unterscheidet sich von dem in 2a gezeigten Vektormodulator 200 dadurch, dass dessen Taktkombinationsschaltung 119 und dessen Basisbandkombinationsschaltung 111 eine andere Implementierung aufweisen, wobei die Grundfunktionen dieser Schaltungen in dem in 2a gezeigten Vektormodulator 200 und in dem in 2b gezeigten Vektormodulator 200' gleich bleiben.
Die Taktkombinationsschaltung 119 des Vektormodulator 200' unterscheidet sich von der in 2a gezeigten Taktkombinationsschaltung 119 des Vektormodulators 200 dadurch, dass die logischen Nicht-ODER-Verknüpfungen 125a–125d durch logische UND-Verknüpfungen 135a–135d ersetzt wurden. Durch das Ersetzen der Nicht-ODER-Verknüpfungen 125a–125d durch die UND-Verknüpfungen 135a–135d ändert sich (unter der Annahme, dass auch die LO-Signale 107, 109 wie in 2a beschrieben bereitgestellt werden (also mit einem Tastverhältnis von 50% und einen Phasenversatz von 90°)) an dem Grundprinzip der Taktkombinationsschaltung 119 nichts, da die Taktsignale 121a–121d nach wie vor einen Tastzyklus von 25% aufweisen und derart zueinander phasenverschoben sind, dass, außer zu Umschaltzeitpunkten, zu jedem Zeitpunkt maximal eines der Taktsignale 121a–121d aktiv ist, Ferner unterscheidet sich die in 2b gezeigte Implementierung der Basisbandkombinationsschaltung 111 von der in 2a gezeigten Implementierung der Basisbandkombinationsschaltung 111 dadurch, dass in 2b die Basisbandkombinationsschaltung 111 ausgebildet ist, um die Inphasenkomponente 103 in Form einer ersten Betragskomponente 137-1 und einer ersten Vorzeichenkomponente 137-2 zu empfangen, wobei die erste Betragskomponente 137-1 einen Betrag der Inphasenkomponente 103 beschreibt und die erste Vorzeichenkomponente 137-2 ein Vorzeichen der Inphasenkomponente 103 beschreibt. Analog ist die Basisbandkombinationsschaltung 111 ferner ausgebildet, um die Quadraturkomponente 105 in Form einer zweiten Betragskomponente 139-1 und einer zweiten Vorzeichenkomponente 139-2 zu empfangen, wobei die zweite Betragskomponente 139-1 einen Betrag der Quadraturkomponente 105 beschreibt und die zweite Vorzeichenkomponente 139-2 ein Vorzeichen der Quadraturkomponente 105 beschreibt. Basierend auf den Betragskomponenten 137-1, 139-1 und den Vorzeichenkomponenten 137-2, 139-2 kann die Basisbandkombinationsschaltung 111 ausgebildet sein, um die Inphasenkomponente 103 und die Quadraturkomponente 105 jeweils in differentielle Komponenten umzuwandeln, um die erste Teilkomponente 103-1 und die zweite Teilkomponente 103-2 der Inphasenkomponente 103 zu erhalten und die erste Teilkomponente 105-1 und die zweite Teilkomponente 105-2 der Quadraturkomponente 105 zu erhalten.
Die Basisbandkombinationsschaltung 111 kann dabei ausgebildet sein, um im Rahmen einer ersten UND-Verknüpfung 141a die erste Betragskomponente 137-1 mit der ersten Vorzeichenkomponente 137-2 logisch zu verknüpfen, um die erste Teilkomponente 103-1 der Inphasenkomponente 103 zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111 ausgebildet sein, um im Rahmen einer zweiten UND-Verknüpfung 141b die erste Betragskomponente 137-1 mit einer negierten Version der ersten Vorzeichenkomponente 137-2 zu verknüpfen, um die zweite Teilkomponente 103-2 der Inphasenkomponente 103 zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111 ausgebildet sein, um im Rahmen einer dritten UND-Verknüpfung 141c die zweite Betragskomponente 139-1 mit der zweiten Vorzeichenkomponente 139-2 zu verknüpfen, um die erste Teilkomponente 105-1 der Quadraturkomponente 105 zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111 ausgebildet ein, um im Rahmen einer vierten UND-Verknüpfung 141d die zweite Betragskomponente 139-1 mit einer negierten Version der zweiten Vorzeichenkomponente 139-2 zu verknüpfen, um die zweite Teilkomponente 105-2 der Quadraturkomponente 105 zu erhalten. Sowohl die Betragskomponenten 137-1, 139-1 als auch die Vorzeichenkomponenten 137-2, 139-2 können jeweils eine Mehrzahl von Bits oder Bitsignalen aufweisen und dementsprechend können die UND-Verknüpfungen 141a–141d auf Bitebene erfolgen, wobei immer Bits logisch miteinander verknüpft werden, welche die gleiche Bitwertigkeit aufweisen.
Wie beschrieben, kann durch die in 2a und 2b gezeigte Kombination der LO-Signale 107, 109 und der Inphasenkomponente 103 und der Quadraturkomponente 105 erreicht werden, dass ein (einziges) Mischerzellenfeld ausreichend ist, um das vektormodulierte Ausgangssignal 101 bereitzustellen. Außerdem wurde eingangs bereits beschrieben, dass Ausführungsbeispiele der vorliegenden Erfindung ferner ermöglichen, durch Kombinieren der Inphasenkomponente 103 und der Quadraturkomponente 105 störende Gleichtaktsignale, welche nicht zum Informationsgehalt des vektormodulierten Ausgangssignals 101 beitragen, unterdrückt werden können. Dies wird im Folgenden anhand eines in 3 gezeigten Vektormodulators 300 beschrieben werden. Der in 3 gezeigte Vektormodulator 300 basiert auf dem in 2b Vektormodulator 200' und ist zusätzlich um die Gleichtaktunterdrückung erweitert worden. Gemäß weiteren Ausführungsbeispielen ist es auch möglich, diese Gleichtaktunterdrückung bei Vektormodulatoren durchzuführen, welche Taktsignale mit einem Tastzyklus von 50% verwenden.
Der in 3 gezeigte Vektormodulator 300 unterscheidet sich von dem in 2b gezeigten Vektormodulator 200' dadurch, dass dessen Basisbandkombinationsschaltung 111' zusätzlich um die Gleichtaktunterdrückung gegenüber der Basisbandkombinationsschaltung 111 des Vektormodulators 200' erweitert ist. Die in 3 gezeigte Implementierung der Basisbandkombinationsschaltung 111' stellt damit eine weitere mögliche Implementierung der in 1a und 1b gezeigten Basisbandkombinationsschaltung 111 dar.
Wie bereits beschrieben, können die Teilkomponenten 103-1, 103-2, 105-1, 105-2 der Inphasenkomponente 103 und der Quadraturkomponente 105 jeweils eine Mehrzahl von Einzelbitsignalen aufweisen, welche mittels der Additionen 131a–131d miteinander addiert werden, sodass aus diesen Additionen 131a–131d jeweils eine Mehrzahl von Einzelbitsignalen resultieren. Die Basisbandkombinationsschaltung 111' ist ausgebildet, um diese aus den Additionen 131a–131d resultierenden Einzelbitsignalen logisch miteinander zu verknüpfen, um die kombinierten IQ-Signale 113a–113d so zu erhalten, dass, wenn deren Einzelbitsignale als Ansteuersignale für die Mischerzellen 117a–117m verwendet werden, keine Gleichtaktanteile auf den Ausgang 116 des Vektormodulators 300 durchgeschaltet werden.
So können, wie bereits erläutert, die Mischerzellen 117a–117m ausgebildet sein, um das vektormodulierte Ausgangssignal 101 als differentielles vektormoduliertes Ausgangssignal 101 zu erzeugen, das die erste Teilkomponente 101-1 und die zweite Teilkomponente 101-2 aufweist. Ferner können die Mischerzellen 117a–117m ausgebildet sein, das differentielle vektormodulierte Ausgangssignal 101 so bereitzustellen, dass dessen erste Teilkomponente 101-1 auf einer Überlagerung einer Mehrzahl von ersten Strömen der Mischerzellen 117a–117m basiert und dass dessen zweite Teilkomponente 101-2 auf einer Überlagerung einer Mehrzahl von zweiten Strömen der Mischerzellen 117a–117m basiert. Um die Gleichtaktunterdrückung zu ermöglichen, kann dabei die Basisbandkombinationsschaltung 111' ausgebildet sein, um die Inphasenkomponente 103 und die Quadraturkomponente 105 so zu kombinieren (mittels der Additionen 131a–131d sowie der Gleichtaktunterdrückung), dass (abgesehen von Umschaltzeitpunkten) zu jedem Zeitpunkt eine Mischerzelle 117a–117m aus der Mehrzahl von Mischerzellen 117a–117m maximal entweder einen ersten Strom oder einen zweiten Strom bereitstellt, beispielsweise so, dass sich zu keinem Zeitpunkt die von einer Mischerzelle 117a–117m bereitgestellten Ströme in dem erzeugten differentiellen vektormodulierten Ausgangssignal 101 gegenseitig aufheben.
Wie aus 3 ersichtlich, kann dabei die Basisbandkombinationsschaltung 111' ausgebildet sein, um (im Rahmen einer ersten UND-Verknüpfung 301a) die aus der ersten Addition 131a resultierenden Einzelbitsignale (ein erstes Mal) mit denen aus der zweiten Addition 131b resultierenden Einzelbitsignalen logisch zu verknüpfen, um das erste kombinierte IQ-Signal 113a, aufweisend eine Mehrzahl von Einzelbitsignalen, zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111' ausgebildet sein, um (im Rahmen einer zweiten UND-Verknüpfung 301b) die aus der ersten Addition 131a resultierenden Einzelbitsignale (ein zweites Mal) mit denen aus der zweiten Addition 131b resultierenden Einzelbitsignalen logisch zu verknüpfen, um das zweite kombinierte IQ-Signal 113b, aufweisend eine Mehrzahl von Einzelbitsignalen, zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111' ausgebildet sein, um (im Rahmen einer dritten UND-Verknüpfung 301c) die aus der dritten Addition 131c resultierenden Einzelbitsignale (ein erstes Mal) mit den aus der vierten Addition 131d resultierenden Einzelbitsignalen zu verknüpfen, um das dritte kombinierte IQ-Signal 113c, aufweisend eine Mehrzahl von Einzelbitsignalen, zu erhalten. Ferner kann die Basisbandkombinationsschaltung 111' ausgebildet sein, um (im Rahmen einer vierten UND-Verknüpfung 301d) die aus der dritten Addition 131c resultierenden Einzelbitsignale ein (zweites Mal) mit den aus der vierten Addition 131d resultierenden Einzelbitsignalen zu verknüpfen, um das vierte kombinierte IQ-Signal 113d, aufweisend eine Mehrzahl von Einzelbitsignalen, zu erhalten.
Die Basisbandkombinationsschaltung 111' kann dabei ausgebildet sein, um in den UND-Verknüpfungen 301a–301d nur aus den Additionen 131a–131d resultierende Einzelbitsignale miteinander zu verknüpfen bzw. zu kombinieren, die dieselbe Bitwertigkeit aufweisen. In dem in 3 gezeigten Beispiel ist die Basisbandkombinationsschaltung 111' ausgebildet, um die erste UND-Verknüpfung 301a basierend auf nicht negierten Versionen der aus der ersten Addition 131a resultierenden Bitsignale und auf negierten Versionen der aus der zweiten Addition 131b resultierenden Einzelbitsignale durchzuführen. Ferner ist die Basisbandkombinationsschaltung 111' ausgebildet, um die zweite UND-Verknüpfung 301b basierend auf negierten Versionen der aus der ersten Addition 131a resultierenden Einzelbitsignale und nicht negierten Versionen der aus der zweiten Addition 131b resultierenden Einzelbitsignale durchzuführen. Ferner ist die Basisbandkombinationsschaltung 111' ausgebildet, um die dritte UND-Verknüpfung 301c basierend auf nicht negierten Versionen der aus der dritten Addition 131c resultierenden Einzelbitsignale und auf negierten Versionen der aus der vierten Addition 131d resultierenden Einzelbitsignale durchzuführen. Ferner ist die Basisbandkombinationsschaltung 111' ausgebildet, um die vierte UND-Verknüpfung 301d basierend auf negierten Versionen der aus der dritten Addition 131c resultierenden Einzelbitsignale und nicht negierten Versionen der aus der vierten Addition 131d resultierenden Einzelbitsignale durchzuführen.
Die von der Basisbandkombinationsschaltung 111' erzeugten Einzelbitsignale der kombinierten IQ-Signale 113a–113d können, wie bereits erläutert, entweder direkt an Ansteuereingänge der Mischerzellen 117a–117m angelegt werden, und dort beispielsweise Ansteuersignale für die Mischerzellen 117a–117m bilden, oder können von dem in 3 gezeigten Decoder 127 empfangen und ausgewertet werden und der Decoder 127 kann ausgebildet sein, um basierend auf diesen empfangenen kombinierten IQ-Signalen 113a–113d Ansteuersignale für die Mischerzellen 117a–117m bereitzustellen.
Zusammenfassend zeigt 3 eine Vorrichtung 300 zum Erzeugen des differentiellen vektormodulierten Ausgangssignals 101, basierend auf dem Basisbandsignal, das die differentielle Inphasenkomponente 103 und die differentielle Quadraturkomponente 105 aufweist, dem ersten differentiellen LO-Signal 107 für die Inphasenkomponente und dem zweiten differentiellen LO-Signal 109, das zu dem ersten differentiellen LO-Signal 107 verschoben ist, für die Quadraturkomponente. Die Vorrichtung 300 weist die Taktkombinationsschaltung 119 auf, die ausgebildet ist, um das erste differentielle LO-Signal 107 und das zweite differentielle LO-Signal 109 logisch zu kombinieren, um die vier Taktsignale 121a, 121b, 121c, 121d zu erhalten. Die vier Taktsignale 121a–121d weisen jeweils (innerhalb eines Toleranzbereichs von ±1%, ±5%, ±10% einer Periode eines der Taktsignale 121a–121d) ein Tastverhältnis von 25% auf und sind derart zueinander phasenverschoben, dass (außer zu Umschaltzeitpunkten) zu jedem Zeitpunkt maximal eines der vier Taktsignale 121a–121d aktiv ist. Ferner weist die Vorrichtung 300 die Basisbandkombinationsschaltung 111' auf, die ausgebildet ist, um Teilkomponenten 103-1, 103-2 der Inphasenkomponente 103 und Teilkomponenten 105-1, 105-2 der Quadraturkomponente 105 miteinander zu addieren und um die aus den Additionen resultierenden Einzelbitsignale logisch miteinander zu kombinieren, um die vier kombinierten IQ-Signale 113a–113d zu erhalten, die jeweils eine Mehrzahl von Einzelbitsignalen 113a-1–113d-1 aufweisen. Ferner weist die Vorrichtung 300 die Mehrzahl von Mischerzellen 117a–117m auf, die ausgebildet sind, um basierend auf den Taktsignalen 121a–121d und den Einzelbitsignalen 113a-1–113d-1 der kombinierten IQ-Signale 113a–113d die ersten Ströme I₁ bereitzustellen und weiterhin die zweiten Ströme I₂ bereitzustellen, derart, dass die erste Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 auf einer Überlagerung der ersten Ströme I₁ basiert und die zweite Teilkomponente 101-2 des differentiellen vektormodulierten Ausgangssignals 101 auf einer Überlagerung der zweiten Ströme I₂ basiert. Ferner ist die Basisbandkombinationsschaltung 111' ausgebildet, um die logische Kombination der aus den Additionen resultierenden Einzelbitsignale so durchzuführen, dass (abgesehen von Umschaltzeitpunkten), zu jedem Zeitpunkt jede Mischerzelle 117a–117m basierend auf den Taktsignalen 121a–121d und den Einzelbitsignalen 113a-1 bis 113d-1 der kombinierten IQ-Signale 113a–113d maximal entweder einen ersten Strom I₁ oder einen zweiten Strom I₂ bereitstellt.
Im Folgenden sollen anhand der 4a bis 4d mögliche Implementierungen für die Mischerzellen 117a–117m gezeigt werden, wobei die in den 4a und 4b vorgestellten Mischerzellen den Vorteil von Ausführungsbeispielen der vorliegenden Erfindung nutzen, dass eine Mischerzelle mit einer einzigen Stromquelle genutzt werden kann, um sowohl die Inphasenkomponente 103 als auch die Quadraturkomponente 105 zu mischen, um das vektormodulierte Ausgangssignal 101 zu erhalten.
Die in den 4c und 4d gezeigten Mischerzellen basieren jeweils auf dem Prinzip, dass zwei einzelne Stromquellen genutzt werden, haben jedoch immer noch den Vorteil, dass die in 3 beschriebene Gleichtaktunterdrückung in der Ansteuerung der Mischerzellen verwendet werden kann.
Im Folgenden wird der Einfachheit halber angenommen, dass die Ansteuersignale für die Mischerzellen gleich den von der Basisbandkombinationsschaltung 111 oder der Basisbandkombinationsschaltung 111' bereitgestellten Einzelbitsignalen der kombinierten IQ-Signale 113a–113d sind, dass also kein Decoder zwischen die Mischerzellen 117a–117m und die Basisbandkombinationsschaltung 111, 111' geschaltet ist oder dass der Decoder 127 die von der Basisbandkombinationsschaltung 111, 111' bereitgestellten Einzelbitsignale der kombinierten IQ-Signale 113a–113d direkt an die Mischerzellen 117a–117m als Ansteuersignale anlegt. Analog dazu ist es, wie beschrieben, natürlich auch möglich, dass der Decoder 127 basierend auf diesen Einzelbitsignalen der kombinierten IQ-Signale 113a–113d die Ansteuersignale für die Mischerzellen 117a–117m generiert, beispielsweise basierend auf einem Thermodecoderprinzip.
4a zeigt eine erste mögliche Implementierung für eine Mischerzelle 117a aus der Mehrzahl von Mischerzellen 117a–117m, wie sie in Vektormodulatoren bzw. Vorrichtungen gemäß Ausführungsbeispielen der vorliegenden Erfindung Verwendung finden kann. Typischerweise ist dabei der Aufbau der verschiedenen Mischerzellen identisch, sodass stellvertretend nur die Mischerzelle 117a beschrieben wird.
Gemäß einigen Ausführungsbeispielen kann in der Mehrzahl von Mischerzellen jede Mischerzelle 117a–117m dieselben Taktsignale 121a–121d empfangen, aber ihr zugeordnete IQ-Ansteuersignale (welche beispielsweise auf den Einzelbitsignalen der kombinierten IQ-Signale 113a–113d basieren, bzw. welche den Einzelbitsignalen der kombinierten IQ-Signale 113a–113d entsprechen).
Gemäß einigen Ausführungsbeispielen kann dabei jede der Mischerzellen 117a–117m aus der Mehrzahl von Mischerzellen ausgebildet sein, um zumindest ein Einzelbitsignal jedes der von der Basisbandkombinationsschaltung 111, 111' bereitgestellten kombinierten IQ-Signale 113a–113d zu erhalten, und dieses Einzelbitsignal mit einem oder mehreren der Taktsignale 121a–121d (logisch) zu kombinieren, um als Ergebnis ein Stromquellenansteuersignal zu erhalten, basierend auf dem eine Stromquelle der Mischerzellen 117a–117m angesteuert wird.
In der in 4a gezeigten Implementierung der Mischerzelle 117a weist die Mischerzelle eine erste Nicht-ODER-Verknüpfung 401a, eine zweite Nicht-ODER-Verknüpfung 401b, eine dritte Nicht-ODER-Verknüpfung 401c, eine vierte Nicht-ODER-Verknüpfung 401d, eine fünfte Nicht-ODER-Verknüpfung 401e, eine sechste Nicht-ODER-Verknüpfung 401f, eine siebte Nicht-ODER-Verknüpfung 401g und eine achte Nicht-ODER-Verknüpfung 401h auf. Ferner weist die Mischerzelle 117a eine erste ODER-Verknüpfung 403a und eine zweite ODER-Verknüpfung 403d auf. Ferner weist die Mischerzelle 117a einen ersten (Schalt-)Transistor 405a, einen zweiten (Schalt-)Transistor 405b und einen dritten (Schalt-)Transistor 405c auf. Ferner weist die Mischerzelle 117a eine Stromquelle 407 auf. Wie aus 4a ersichtlich, ist die Mischerzelle 117a ausgebildet, um für jedes der kombinierten IQ-Signale 113a–113d ein Ansteuersignal zu empfangen, welches auf einem Einzelbitsignal des jeweiligen kombinierten IQ-Signals 113a–113d basiert oder diesem entspricht. Ferner ist die Mischerzelle 117a ausgebildet, um die von der Taktkombinationsschaltung 119 bereitgestellten (vier) Taktsignale 121a–121d zu empfangen.
Im Folgenden wird angenommen, dass die Ansteuersignale den Einzelbitsignalen der kombinierten IQ-Signale 113a–113d entsprechen.
Die erste Nicht-ODER-Verknüpfung 401a ausgebildet, um das erste Taktsignal 121a mit einem Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals logisch (Nicht-ODER) zu verknüpfen bzw. zu kombinieren, um ein erstes Takt-IQ-kombiniertes Signal 409a-1 zu erhalten. Ferner ist die zweite Nicht-ODER-Verknüpfung 401b ausgebildet, um das zweite Taktsignal 121b mit einem ersten Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals logisch 113b (Nicht-ODER) zu verknüpfen, um ein zweites kombiniertes Takt-IQ-Signal 409b-1 zu erhalten. Ferner ist die dritte Nicht-ODER-Verknüpfung 401c ausgebildet, um das dritte Taktsignal 121c mit einem ersten Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c logisch (Nicht-ODER) zu verknüpfen, um ein drittes kombiniertes Takt-IQ-Signal 409c-1 zu erhalten. Ferner ist die vierte Nicht-ODER-Verknüpfung 401d ausgebildet, um das vierte Taktsignal 121d mit einem ersten Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d logisch (Nicht-ODER) zu verknüpfen, um ein viertes kombiniertes Takt-IQ-Signal 409d-1 zu erhalten. Die erste ODER-Verknüpfung 403a ist ausgebildet, um die vier Takt-IQ-Signale 409a-1–409d-1 logisch (ODER) zu verknüpfen, um ein erstes Stromquellenansteuersignal 411a zu erhalten. Der erste Transistor 405a ist ausgebildet, um an seinem Steueranschluss das erste Stromquellenansteuersignal 411a zu empfangen und um einen Pfad zwischen seinem ersten Anschluss und seinem zweiten Anschluss in Abhängigkeit von dem ersten Stromquellenansteuersignal 411a anzuschalten (in einen niederohmigen Zustand zu versetzen) und abzuschalten (in einen hochohmigen Zustand zu versetzen).
In der vorliegenden Anmeldung kann ein erster Anschluss eines Transistors beispielsweise ein Source-Anschluss, ein Emitter-Anschluss oder ein Senken-Anschluss, ein Drain-Anschluss sein. Ein zweiter Anschluss eines Transistors kann beispielsweise ein Drain-Anschluss, ein Kollektor-Anschluss oder ein Source-Anschluss, ein Emitter-Anschluss des Transistors sein. Ein Steueranschluss eines Transistors kann beispielsweise ein Gate-Anschluss oder ein Basis-Anschluss des Transistors sein. Eine Schaltstrecke eines Transistors kann beispielsweise eine Drain-Source-Strecke des Transistors sein oder eine Emitter-Kollektor-Strecke des Transistors sein. Ein Haupttransistorstrom fließt dann typischerweise von dem ersten Anschluss des Transistors zu dem zweiten Anschluss des Transistors. Ferner kann eine Schaltstrecke des Transistors in Abhängigkeit von einer Spannung an dem Steueranschluss des Transistors in einen niederohmigen Zustand (angeschaltet) oder einen hochohmigen Zustand (ausgeschaltet) versetzt werden.
Der erste Anschluss des ersten Transistors 405a ist mit einem ersten Anschluss der Stromquelle 407 gekoppelt, an dem die Stromquelle 407a einen Stromquellengesamtstrom I_g bereitstellt bzw. einprägt. Während der zweite Anschluss des ersten Transistors 405a mit der Stromquelle 407 gekoppelt ist, so kann ein zweiter Anschluss des ersten Transistors 405a mit einem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt sein. Die Mischerzelle 117a kann ausgebildet sein, um ansprechend auf einen ersten Zustand des Stromquellenansteuersignals 411a (beispielsweise logisch 1 oder logisch 0) einen ersten Strom I₁ an dem ersten Ausgangsanschluss 413a einzuprägen, und um ansprechend auf einen zweiten Zustand des Stromquellenansteuersignals 411a (beispielsweise logisch 0 oder logisch 1) keinen Strom an dem ersten Ausgangsanschluss 413a einzuprägen bzw. das Einprägen des ersten Stroms I₁ an dem ersten Ausgangsanschluss 413a unterlassen. Der erste Ausgangsanschluss 413a kann ferner mit weiteren ersten Ausgangsanschlüssen 413a weiterer Mischerzellen aus der Mehrzahl von Mischerzellen 117a–117m gekoppelt sein und ferner mit einem ersten Ausgangsanschluss eines Vektormodulators, in dem die Mischerzellen Verwendung finden, gekoppelt sein, an dem dieser Vektormodulator die erste Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 bereitstellt. Mit anderen Worten kann ein Vektormodulator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sein, um die erste Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 so bereitzustellen, dass diese auf einer Überlagerung erster Ströme I₁ der Mehrzahl von Mischerzellen basiert. Der von der Mischerzelle 117a an dem ersten Ausgangsanschluss 413a bereitgestellte erste Strom I₁ basiert dabei auf dem Stromquellengesamtstrom I_g, welcher von der Stromquelle 407 eingeprägt bzw. bereitgestellt wird. Die Nicht-ODER-Verknüpfungen 401a–401d, die ODER-Verknüpfung 403a und der erste Transistor 405a sind daher ausgebildet, um in Abhängigkeit von den Taktsignalen 121a–121d und den Einzelbitsignalen 113a-1–113d-1 der kombinierten IQ-Signale 113a–113d den ersten Strom I₁ an dem ersten Ausgangsanschluss 413a einzuprägen, welcher sich mit weiteren ersten Strömen I₁ weiterer Mischerzellen an einem ersten Ausgangsanschluss eines Vektormodulators überlagert, sodass die erste Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 auf einer Überlagerung dieser ersten Ströme I₁ basiert.
Ferner ist die fünfte Nicht-ODER-Verknüpfung 401e ausgebildet, um das erste Taktsignal 121a mit dem ersten Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b logisch (nicht ODER) zu verknüpfen, um ein fünftes kombiniertes Takt-IQ-Signale 409e-1 zu erhalten. Ferner ist die sechste Nicht-ODER-Verknüpfung 401f ausgebildet, um das zweite Taktsignal 121b mit dem ersten Einzelbitsignal 113a-1 des kombinierten IQ-Signals 113a logisch (nicht ODER) zu verknüpfen, um ein sechstes kombiniertes Takt-IQ-Signal 409f-1 zu erhalten. Die siebte Nicht-ODER-Verknüpfung 401g ist ausgebildet, um das dritte Taktsignal 121c mit dem ersten Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d logisch (nicht ODER) zu verknüpfen, um ein siebtes kombiniertes Takt-IQ-Signal 409g-1 zu erhalten. Die achte Nicht-ODER-Verknüpfung 401h ist ausgebildet, um das vierte Taktsignal 121d mit dem ersten Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c logisch (nicht ODER) zu verknüpfen, um ein achtes kombiniertes Takt-IQ-Signal 409h-1 zu erhalten.
Die zweite ODER-Verknüpfung 403b ist ausgebildet, um die kombinierten Takt-IQ-Signale 409e-1–409h-1 logisch (ODER) zu verknüpfen, um ein zweites Stromquellenansteuersignal 411b zu erhalten. Der zweite Transistor 405b ist ausgebildet, um dieses zweite Stromquellenansteuersignal 411b zu empfangen, um in Abhängigkeit von dem Stromquellenansteuersignal 411b seine Schaltstrecke in einen niederohmigen oder einen hochohmigen Zustand zu versetzen. Ein erster Anschluss des zweiten Transistors 405b ist mit dem ersten Anschluss des ersten Transistors 405a sowie mit dem ersten Anschluss der Stromquelle 407 gekoppelt. Ein zweiter Anschluss des Transistors 405b ist mit einem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt, an dem die Mischerzelle 117a in Abhängigkeit von dem Stromquellenansteuersignal 411b einen zweiten Strom I₂ einprägt. Der zweite Ausgangsanschluss 413b der Mischerzelle 117a kann mit weiteren zweiten Ausgangsanschlüssen 413b der anderen Mischerzellen aus der Mehrzahl von Mischerzellen 117a–117m gekoppelt sein und ferner können diese zweiten Ausgangsanschlüsse 413b mit einem zweiten Ausgangsanschluss eines Vektormodulators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung (beispielsweise des Vektormodulators 200 oder 200') gekoppelt sein, an dem dieser Vektormodulator die zweite Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 bereitstellt. An diesem zweiten Ausgangsanschluss des Vektormodulators überlagern sich daher die von den Mischerzellen 117a–117m bereitgestellten Ströme I₂, sodass die zweite Teilkomponente 101-2 des differentiellen vektormodulierten Ausgangssignals 101 auf einer Überlagerung dieser zweiten Ströme I₂ basiert.
Mit anderen Worten ist die Mischerzelle 117a ausgebildet, um jedes empfangene Ansteuersignal 113a-1, 113b-1, 113c-1, 113d-1 ein erstes mal mit einem der empfangenen Taktsignale 121a–121d zu kombinieren, um das erste Stromquellenansteuersignal 411a zu erhalten und ein zweites mal mit einem weiteren der empfangenen Taktsignale 121a–121d zu kombinieren, um das zweite Stromquellenansteuersignal 411b zu erhalten, um ansprechend auf einen ersten Zustand des zweiten Stromquellenansteuersignals 411b den zweiten Strom I₂ an dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a einzuprägen und um ansprechend auf einen zweiten Zustand des zweiten Stromquellenansteuersignals 411b keinen Strom an dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a einzuprägen bzw. um ansprechend auf den zweiten Zustand des zweiten Stromquellenansteuersignals 411b das Einprägen des zweiten Stroms I₂ an dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a zu unterlassen.
Die in 3 gezeigte Basisbandkombinationsschaltung 111', welche eine Gleichtaktunterdrückung durchführt, kann dabei ausgebildet sein, um die kombinierten IQ-Signale 113a-1 bis 113d-1 so bereitzustellen, dass keine der Mischerzellen 117a–117m (außer zu Umschaltzeitpunkten) zu einem Zeitpunkt sowohl den ersten Strom I₁ als auch den zweiten Strom I₂ bereitstellt, da diese Überlagerung nicht zum Informationsgehalt des resultierenden differentiellen vektormodulierten Ausgangssignals 101 beitragen würden, da diese Ströme sich in dem resultierenden differentiellen vektormodulierten Ausgangssignal 101 gegenseitig auslöschen würden. Mit anderen Worten ist die Basisbandkombinationsschaltung 111' ausgebildet, um die kombinierten IQ-Signale 113a–113d so bereitzustellen, dass (außer zu Umschaltzeitpunkten) zu jedem Zeitpunkt von jeder Mischerzelle aus der Mehrzahl von Mischerzellen 117a–117m maximal ein Strom (I₁ oder I₂) bereitgestellt wird.
Der in 4a gezeigte dritte Transistor 405c, welcher ein optionaler Transistor der Mischerzelle 117a ist, ist ausgebildet, um ansprechend auf ein empfangenes Ladesignal 415 eine Vorspannung an dem ersten Anschluss der Stromquelle 407 bereitzustellen. Dazu ist ein erster Anschluss des dritten Transistors 405c mit einem Bezugspotentialanschluss (beispielsweise für das Versorgungsspannungspotential VDD) gekoppelt und ein zweiter Anschluss des dritten Transistors 405c ist mit dem ersten Anschluss der Stromquelle 407 gekoppelt. Ein Steueranschluss des dritten Transistors 405c ist ausgebildet, um das Ladesignal 415 zu empfangen.
Das Ladesignal 415 wird nur mit einem kurzen Impuls geschaltet bevor Daten gesendet werden. Der dritte Transistor ermöglicht, das die Mischerzelle 117a auch auf sehr schnelle Änderungen der (digitalen) Stromquellenansteuersignale 411a, 411b reagieren kann.
Auch obwohl bei den im Folgenden noch vorgestellten Mischerzellen der dritte Transistor 405c nicht vorhanden bzw. nicht gezeigt ist, so können diese Mischerzellen auch einen solchen Transistor aufweisen bzw. um einen solchen Transistor erweitert werden, der zwischen die Stromquelle der Mischerzellen und einen Bezugspotentialanschluss (beispielsweise für das Versorgungsspannungspotential VDD) geschaltet ist.
Gemäß weiteren Ausführungsbeispielen können die Nicht-ODER-Verknüpfungen 401a–401h auch durch logische UND-Verknüpfungen 401a–401h ersetzt werden.
Zusammenfassend zeigt 4a die Schaltung einer einzelnen Mischerzelle 117a mit der logischen Verknüpfung der Signale. Verschiedenartige Logikschaltungen sind möglich. Die ODER-Verknüpfungen 403a, 403b mit den vier Eingangssignalen können auch durch Vervierfachung der Schalttransistoren realisiert werden.
4b zeigt eine weitere mögliche Implementierung der Mischerzelle 117a sowie eine mögliche Implementierung des HF-Baluns 133 der Vektormodulatoren 200, 200', 300. Obwohl in der in 4b gezeigten Schaltung nur die eine Mischerzelle 117a mit dem HF-Balun 133 gekoppelt ist, so sind typischerweise die Mehrzahl der Mischerzellen 117a–117m der Vektormodulatoren 200, 200', 300 alle in parallel mit dem HF-Balun 133 gekoppelt, sodass das differentielle vektormodulierte Ausgangssignal 101 auf einer Überlagerung der von den Mischerzellen 117a–117m bereitgestellten Ströme I₁, I₂ an dem HF-Balun 133 basiert.
Die in 4b gezeigte Implementierung der Mischerzelle 117a weist dieselbe Funktionalität wie die in 4a gezeigte Implementierung auf. Die Mischerzelle 117a weist einen ersten Transistor 421a, einen zweiten Transistor 421b und einen dritten Transistor 421c auf. Ferner weist die Mischerzelle 117a die Stromquelle 407 auf. Ein erster Anschluss des ersten Transistors 421a ist mit dem ersten Anschluss der Stromquelle 407 gekoppelt, ein zweiter Anschluss des ersten Transistors 421a ist mit einem ersten Anschluss des zweiten Transistors 421b und einem ersten Anschluss des dritten Transistors 421c gekoppelt. Ein Steueranschluss des ersten Transistors 421a ist ausgebildet, um das erste Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals 113a zu empfangen. Ferner ist ein zweiter Anschluss des zweiten Transistors 421b mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des dritten Transistors 421c ist mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt. Ein Steueranschluss des zweiten Transistors 421b ist ausgebildet, um das erste Taktsignal 121a zu empfangen und ein Steueranschluss des dritten Transistors 421b ist ausgebildet, um das zweite Taktsignal 121b zu empfangen.
Ferner weist die Mischerzelle 117a einen vierten Transistor 421d, einen fünften Transistor 421e und einen sechsten Transistor 421f auf. Ein erster Anschluss des vierten Transistors 421d ist mit dem ersten Anschluss der Stromquelle 407 gekoppelt, ein zweiter Anschluss des vierten Transistors 421d ist mit einem ersten Anschluss des fünften Transistors 421e und einem ersten Anschluss des sechsten Transistors 421f gekoppelt und ein Steueranschluss des vierten Transistors 421d ist ausgebildet, um das erste Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b zu empfangen. Ein zweiter Anschluss des fünften Transistors 421e ist mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des sechsten Transistors 421f ist mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt. Ein Steueranschluss des fünften Transistors 421e ist ausgebildet, um das zweite Taktsignal 121b zu empfangen und ein Steueranschluss des sechsten Transistors 421f ist ausgebildet, um das erste Taktsignal 121a zu empfangen.
Ferner weist die Mischerzelle 117a einen siebten Transistor 421g, einen achten Transistor 421h und einen neunten Transistor 421i auf. Ein erster Anschluss des siebten Transistors 421g ist mit dem ersten Anschluss der Stromquelle 407 gekoppelt und ein zweiter Anschluss des siebten Transistors 421g ist mit einem ersten Anschluss des achten Transistors 421h und einem ersten Anschluss des neunten Transistors 421i gekoppelt. Ein Steueranschluss des siebten Transistors 421g ist ausgebildet, um das erste Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c zu empfangen. Ferner ist ein zweiter Anschluss des achten Transistors 421h mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des neunten Transistors 421i ist mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt. Ein Steueranschluss des achten Transistors 421h ist ausgebildet, um das dritte Taktsignal 121c zu empfangen und ein Steueranschluss des neunten Transistors 421i ist ausgebildet, um das vierte Taktsignal 121d zu empfangen.
Ferner weist die Mischerzelle 117a einen zehnten Transistor 421j, einen elften Transistor 421k und einen zwölften Transistor 421l auf. Ein erster Anschluss des zehnten Transistors 421j ist mit dem ersten Anschluss der Stromquelle 407 gekoppelt und ein zweiter Anschluss des zehnten Transistors 421j ist mit einem ersten Anschluss des elften Transistors 421k und einem ersten Anschluss des zwölften Transistors 421l gekoppelt. Ein Steueranschluss des zehnten Transistors 421j ist ausgebildet, um das erste Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d zu empfangen. Ferner ist ein zweiter Anschluss des elften Transistors 421k mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des zwölften Transistors 421l mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt. Ein Steueranschluss des elften Transistors 421k ist ausgebildet, um das vierte Taktsignal 121d zu empfangen und ein Steueranschluss des zwölften Transistors 421l ist ausgebildet, um das dritte Taktsignal 121c zu empfangen.
Ferner weist der HF-Balun 133 eine Reihenschaltung aus einer ersten Kapazität 423a und einer zweiten Kapazität 423b auf, welche zwischen einen ersten Ausgangsanschluss 116-1 und einen zweiten Ausgangsanschluss 116-2 des HF-Baluns 133 geschaltet ist. Die Ausgangsanschlüsse 116-1, 116-2 können beispielsweise zusammen den Ausgangsanschluss 116 der Vektormodulatoren 200, 200', 300 bilden, an dem die Vektormodulatoren 200, 200', 300 das differentielle vektormodulierte Ausgangssignal 101 bereitstellen. Genauer kann der HF-Balun 133 ausgebildet sein, um an seinem ersten Ausgangsanschluss 116-1 die erste Teilkomponente 101-1 des differentiellen vektormodulierten Ausgangssignals 101 bereitzustellen, und um an seinem zweiten Ausgangsanschluss 116-2 die zweite Teilkomponente 101-2 des differentiellen vektormodulierten Ausgangssignals 101 bereitzustellen. Ferner kann der HF-Balun 133 eine erste Induktivität 427a und eine zweite Induktivität 427b aufweisen. Ein erster Anschluss der ersten Induktivität 427a kann mit dem ersten Ausgangsanschluss 116-1 des HF-Baluns 133 gekoppelt sein und ein zweiter Anschluss der Induktivität 427a kann mit einem zweiten Anschluss der zweiten Induktivität 427b und einem Bezugspotentialanschluss (beispielsweise für ein Versorgungspotential) gekoppelt sein. Ein erster Anschluss der zweiten Induktivität 427b kann mit dem zweiten Ausgangsanschluss 116-2 des HF-Baluns 133 gekoppelt sein.
Wie bereits erwähnt, ist die Funktionalität der in 4b gezeigten Implementierung der Mischerzelle 117a vergleichbar zu der in 4a gezeigten Implementierung der Mischerzelle 117a. So entspricht die Reihenschaltung aus dem ersten Transistor 421a und dem zweiten Transistor 421b der ersten Nicht-ODER-Verknüpfung 401a und die Reihenschaltung aus dem ersten Transistor 421a und dem dritten Transistor 421c entspricht der fünften Nicht-ODER-Verknüpfung 401f. Die Reihenschaltung aus dem vierten Transistor 421d und dem fünften Transistor 421e entspricht der zweiten Nicht-ODER-Verknüpfung 401b und die Reihenschaltung aus dem vierten Transistor 421d und dem fünften Transistor 421e entspricht der fünften Nicht-ODER-Verknüpfung 401e. Die Reihenschaltung aus dem siebten Transistor 421g und dem achten Transistor 421h entspricht der dritten Nicht-ODER-Verknüpfung 401c und die Reihenschaltung aus dem siebten Transistor 421g und dem neunten Transistor 421i entspricht der achten Nicht-ODER-Verknüpfung 401h. Die Reihenschaltung aus dem zehnten Transistor 421j und dem elften Transistor 421k entspricht der vierten Nicht-ODER-Verknüpfung 401d und die Reihenschaltung aus dem zehnten Transistor 421j und dem zwölften Transistor 421l entspricht der siebten Nicht-ODER-Verknüpfung 401g.
Wie auch bei der in 4a gezeigten Implementierung der Mischerzelle 117a basiert daher auch bei der in 4b gezeigten Implementierung der Mischerzelle 117a ein Stromquellenansteuersignal für den ersten Strom I₁ und ein Stromquellenansteuersignal für den zweiten Strom I₂ auf Kombinationen der Taktsignale 121a–121d mit den Einzelbitsignalen 113a-1–113d-1 der kombinierten IQ-Signale 113a–113d.
Zusammengefasst haben die in den 4a und 4b gezeigten Implementierungen der Mischerzelle 117a gemein, dass eine einzige Stromquelle 407 pro Mischerzelle 117a ausreichend ist, um das differentielle vektormodulierte Ausgangssignal 101 bereitzustellen.
4c zeigt eine weitere mögliche Implementierung der Mischerzelle 117a. Die in 4c gezeigte Implementierung der Mischerzelle 117a unterscheidet sich von der in 4b gezeigten dadurch, dass die in 4c gezeigte Implementierung eine erste Stromquelle 407a und eine zweite Stromquelle 407b aufweist (im Gegensatz zu der einzigen Stromquelle 407 bei der in 4b gezeigten Implementierung).
Die Nutzung der zwei getrennten Stromquellen 407a, 407b ermöglicht, dass auch bereits bekannte Mischerzellen (mit getrenntem Mischerzellenfeld für Inphasenkomponenten und Quadraturkomponenten) benutzt werden können. Ferner lässt sich durch die in 3 beschriebene Kombination der Inphasenkomponente 103 und Quadraturkomponente 105 die Gleichtaktunterdrückung in dem resultierenden differentiellen Ausgangssignal 101 erzielen.
Die in 4c gezeigte Implementierung der Mischerzelle 117a unterscheidet sich im genauen von der 4b gezeigten Implementierung dadurch, dass der erste Anschluss des ersten Transistors 421a und der erste Anschluss des vierten Transistors 421d mit einem ersten Anschluss einer ersten Stromquelle 407a gekoppelt sind und dadurch, dass der erste Anschluss des siebten Transistors 421g und der erste Anschluss des neunten Transistors 421j mit einem ersten Anschluss einer zweiten Stromquelle 407b (welche verschieden zu der ersten Stromquelle 407a ist) gekoppelt sind.
4d zeigt eine weitere mögliche Implementierung der Mischerzelle 117a, wobei die in 4d gezeigte Implementierung, wie auch schon die in 4c gezeigte Implementierung, darauf basiert, dass zwei einzelne Stromquellen 407a, 407b verwendet werden.
Die in 4d gezeigte Implementierung der Mischerzelle 117a weist einen ersten Transistor 441a, einen zweiten Transistor 441b, einen dritten Transistor 441c und einen vierten Transistor 441d auf. Ein erster Anschluss des ersten Transistors 441a und ein erster Anschluss des zweiten Transistors 441b sind mit dem ersten Anschluss der ersten Stromquelle 407a gekoppelt, ein zweiter Anschluss des ersten Transistors 441a ist mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des zweiten Transistors 441b ist mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt. Ein erster Anschluss des dritten Transistors 441c und ein erster Anschluss des vierten Transistors 441d sind mit dem ersten Anschluss der zweiten Stromquelle 407b gekoppelt. Ferner ist ein zweiter Anschluss des dritten Transistors 441c mit dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a gekoppelt und ein zweiter Anschluss des vierten Transistors 441d mit dem ersten Ausgangsanschluss 413a der Mischerzelle 117a gekoppelt. Ferner weist die Mischerzelle 117a eine erste Nicht-ODER-Verknüpfung 443a, eine zweite Nicht-ODER-Verknüpfung 443b, eine dritte Nicht-ODER-Verknüpfung 443c, eine vierte Nicht-ODER-Verknüpfung 443d, eine fünfte Nicht-ODER-Verknüpfung 443e, eine sechste Nicht-ODER-Verknüpfung 443f, eine siebte Nicht-ODER-Verknüpfung 443g und eine achte Nicht-ODER-Verknüpfung 443h auf.
Die erste Nicht-ODER-Verknüpfung 443a ist ausgebildet, um das zweite Taktsignal 121b mit dem ersten Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals 113 zu verknüpfen, um ein erstes Nicht-ODER-kombiniertes IQ-Signal 445a zu erhalten. Die zweite Nicht-ODER-Verknüpfung 443b ist ausgebildet, um das erste Taktsignal 121a mit dem ersten Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b zu verknüpfen, um ein zweites Nicht-ODER-kombiniertes Signal 445b zu erhalten. Die dritte Nicht-ODER-Verknüpfung 443c ist ausgebildet, um das erste Taktsignal 121a mit dem ersten Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals 113a zu verknüpfen, um ein drittes Nicht-ODER-kombiniertes Signal 445c zu erhalten. Die vierte Nicht-ODER-Verknüpfung 443d ist ausgebildet, um das zweite Taktsignal 121b mit dem ersten Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b zu verknüpfen, um ein viertes Nicht-ODER-kombiniertes Signal 445d zu erhalten. Die fünfte Nicht-ODER-Verknüpfung 443e ist ausgebildet, um das vierte Taktsignal 121d mit dem ersten Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c zu verknüpfen, um ein fünftes Nicht-ODER-kombiniertes Signal 445e zu erhalten. Die sechste Nicht-ODER-Verknüpfung 443f ist ausgebildet, um das dritte Taktsignal 121c mit dem ersten Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d zu verknüpfen, um ein sechstes Nicht-ODER-kombiniertes Signal 445f zu erhalten. Die siebte Nicht-ODER-Verknüpfung 443g ist ausgebildet, um das dritte Taktsignal 121c mit dem dritten Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c zu verknüpfen, um ein siebtes Nicht-ODER-kombiniertes Signal 445g zu erhalten. Die achte Nicht-ODER-Verknüpfung 443h ist ausgebildet, um das vierte Taktsignal 121d mit dem ersten Einzelbitsignal 113d-1 des ersten kombinierten IQ-Signals 113d zu verknüpfen, um ein achtes Nicht-ODER-kombiniertes Signal 445h zu erhalten.
Ferner weist die Mischerzelle 117a eine neunte Nicht-ODER-Verknüpfung 447a, eine zehnte Nicht-ODER-Verknüpfung 447b, eine elfte Nicht-ODER-Verknüpfung 447c und eine zwölfte Nicht-ODER-Verknüpfung 447d auf. Die neunte Nicht-ODER-Verknüpfung 447a ist ausgebildet, um das erste Nicht-ODER-kombinierte Signal 445a und das zweite Nicht-ODER-kombinierte Signal 445b logisch zu verknüpfen, um ein erstes Stromquellenansteuersignal 449a zu erhalten. Die zehnte Nicht-ODER-Verknüpfung 447b ist ausgebildet, um das dritte Nicht-ODER-kombinierte Signal 445c mit dem vierten Nicht-ODER-kombinierten Signal 445d zu verknüpfen, um ein zweites Stromquellenansteuersignal 449b zu erhalten. Die elfte Nicht-ODER-Verknüpfung 447c ist ausgebildet, um das fünfte Nicht-ODER-kombinierte Signal 445e mit dem sechsten Nicht-ODER-kombinierten Signal 445f zu verknüpfen, um ein drittes Stromquellenansteuersignal 449c zu erhalten. Die zwölfte Nicht-ODER-Verknüpfung 447d ist ausgebildet, um das siebte Nicht-ODER-kombinierte Signal 445g mit dem achten Nicht-ODER-kombinierten Signal 445h zu verknüpfen, um ein viertes Stromquellenansteuersignal 449d zu erhalten.
Der erste Transistor 441a ist ausgebildet, um an seinem Steuereingang das erste Stromquellenansteuersignal 449a zu empfangen. Der zweite Transistor 441b ist ausgebildet, um an seinem Steuereingang das zweite Stromquellenansteuersignal 449b zu empfangen. Der dritte Transistor 441c ist ausgebildet, um an seinem Steuereingang das dritte Stromquellenansteuersignal 449c zu empfangen. Der vierte Transistor 441d ist ausgebildet, um an seinem Steuereingang das vierte Stromquellenansteuersignal 449d zu empfangen.
Obwohl die in 4d gezeigte Implementierung der Mischerzelle 117a darauf basiert, dass die Taktsignale 121a–121d zur Ansteuerung verwendet werden, welche einen 25%-Tastzyklus aufweisen, so kann gemäß weiteren Ausführungsbeispielen bei der in 4d gezeigten Implementierung auch eine Ansteuerung mit einem 50%-Tastzyklus gewählt werden, beispielsweise basierend auf den Teilkomponenten 107-1, 107-2 des ersten LO-Signals 107 und den Teilkomponenten 109-1, 109-2 des zweiten LO-Signals 109.
Gemäß weiteren Ausführungsbeispielen kann die in 4d gezeigte Implementierung der Mischerzelle 117a auch mit AND-Gattern oder NANDS aufgebaut werden.
Selbst in einer Anwendung der Mischerzelle 117a, bei der Taktsignale mit 50% Tastzyklus verwendet werden, kann die in 3 gezeigte Gleichtaktunterdrückung bzw. Common-Mode-Unterdrückung immer noch durchgeführt werden. Mit anderen Worten kann die Common-Mode-Unterdrückung auch in einem digitalen Vektormodulator mit 50% Tastzyklus verwendet werden.
5a zeigt eine schematische Darstellung eines Vektormodulators 500 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der in 5a gezeigte Vektormodulator 500 kann eine mögliche Implementierung der in den 1a und 1b gezeigten Vorrichtung 100 bilden.
Der in 5a gezeigte Vektormodulator 500 unterscheidet sich von dem in 3 gezeigten Vektormodulator 300 dadurch, dass die Kombination der kombinierten IQ-Signale 113a–113d mit dem ersten LO-Signal 107 und dem zweiten LO-Signal 109 vor den Decoder 127 bzw. vor Mischerzellen 117a'–117m' des Vektormodulators 500 gezogen sind. Mit anderen Worten wird bei dem Vektormodulator 500 eine Kombination der Inphasenkomponente 103 und der Quadraturkomponente 105 mit dem ersten LO-Signal 107 und dem zweiten LO-Signal 109 noch vor den Mischerzellen 117a'–117m' durchgeführt. Eine Taktkombinationsschaltung 119' des Vektormodulators 500 ist daher ausgebildet, um das erste LO-Signal 107 und das zweite LO-Signal 109 sowie die kombinierten IQ-Signale 113a–113d (jeweils aufweisend eine Mehrzahl von Einzelbitsignalen) zu empfangen, um diese empfangen Signale miteinander zu kombinieren, um eine Mehrzahl von kombinierten Takt-IQ-Komponenten 409a–409h zu erhalten, wobei jede dieser kombinierten Takt-IQ-Komponenten eine Mehrzahl von Einzelbitsignalen (also eine Mehrzahl von kombinierten Takt-IQ-Signalen) aufweist, welche Ansteuersignale für die Mehrzahl von Mischerzellen 117a'–117m' bilden oder basierend auf welchen der Decoder 127 Ansteuersignale für die Mischerzellen 117a'–117m' erzeugt.
5b zeigt dazu eine Mischerzelle 117a', wie sie in dem in 5a gezeigten Vektormodulator 500 verwendet werden kann, zusammen mit einem Teil der Taktkombinationsschaltung 119', welcher ausgebildet ist, um die kombinierten Takt-IQ-Signale 409a-1–409h-1 für diese Mischerzelle 117a' zu erzeugen, sodass diese als Ansteuersignale für die Mischerzelle 117a' dienen. Wie aus 5b ersichtlich, führt die Taktkombinationsschaltung 119' die einzelnen Kombinationen der kombinierten IQ-Signale 113a–113d mit den LO-Signalen 107, 109 auf Einzelbitebene durch (wie das auch bei der in 4a gezeigten Mischerzelle 117a der Fall ist). Die in 5b gezeigte Mischerzelle 117a' unterscheidet sich daher von der in 4a gezeigten Mischerzelle 117a dadurch, dass die Kombination der Einzelbitsignale 113a-1–113d-1 der kombinierten IQ-Signale 113a–113d mit den einzelnen Taktsignalen 121a–121d bereits außerhalb der Mischerzelle 117a' ausgeführt wird, sodass die Mischerzelle 117a' lediglich noch ausgebildet ist, um die erste ODER-Verknüpfung 403a der kombinierten Takt-IQ-Signale 409a-1–409d-1 durchzuführen, um das erste Stromquellenansteuersignal 411a zu erhalten und um die zweite ODER-Verknüpfung der kombinierten Takt-IQ-Signale 409e-1–409h-1 durchzuführen, um das zweite Stromquellenansteuersignal 411b zu erhalten.
Gemäß weiteren Ausführungsbeispielen können auch die erste ODER-Verknüpfung 403a und die zweite ODER-Verknüpfung 403b vor die Mischerzelle 117a' gezogen werden (beispielsweise in die Taktkombinationsschaltung 119' integriert werden). In diesem Fall würde eine Mischerzelle gemäß Ausführungsbeispielen der vorliegenden Erfindung nur noch die Digital-zu-Analog-Wandlung basierend auf dem empfangenen ersten Stromquellenansteuersignal 411a und dem empfangenen zweiten Stromquellenansteuersignal 411b durchführen.
Dies hat den Vorteil, dass auf ein Analogdesign nahezu vollständig verzichtet werden kann, da die gesamten notwendigen Kombinationen mittels logischer Verknüpfungen bereits außerhalb der Mischerzellen ausgeführt werden können.
Die Taktkombinationsschaltung 119' ist ausgebildet, um die in 5b gezeigten logischen Verknüpfungen für jedes Einzelbitsignal der kombinierten IQ-Signale 113a–113d durchzuführen. Die aus diesen logischen Verknüpfungen resultierenden kombinierten IQ-Taktsignale 409a-1–409h-1 weisen jeweils einen Tastzyklus von < 50% auf. Gemäß weiteren Ausführungsbeispielen können die kombinierten Takt-IQ-Signale 409a-1–409h-1 maximal einen Tastzyklus von 25% aufweisen.
Im Folgenden soll die genaue in 5b gezeigte Struktur der Taktkombinationsschaltung 119' beschrieben werden.
Die Taktkombinationsschaltung 119' ist ausgebildet, um im Rahmen einer ersten logischen UND-Verknüpfung 501a die erste Teilkomponente 107-1 des ersten LO-Signals 107, die erste Teilkomponente 109-1 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals 113a zu verknüpfen, um das erste Takt-IQ-kombinierte Signal 409a-1 zu erhalten.
Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer zweiten logischen UND-Verknüpfung 501b die zweite Teilkomponente 107-2 des ersten LO-Signals 107, die zweite Teilkomponente 109-2 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b zu verknüpfen, um das zweite kombinierte Takt-IQ-Signal 409b-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer dritten logischen UND-Verknüpfung 501c die zweite Teilkomponente 107-2 des ersten LO-Signals 107, die erste Teilkomponente 109-1 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c zu verknüpfen, um das dritte kombinierte Takt-IQ-Signal 409c-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer vierten logischen UND-Verknüpfung 501d die erste Teilkomponente 107-1 des ersten LO-Signals 107, die zweite Teilkomponente 109-2 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d zu verknüpfen, um das vierte kombinierte Takt-IQ-Signal 409d-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer fünften logischen UND-Verknüpfung 501e die erste Teilkomponente 107-1 des ersten LO-Signals 107, die erste Teilkomponente 109-1 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113b-1 des zweiten kombinierten IQ-Signals 113b zu verknüpfen, um das fünfte kombinierte Takt-IQ-Signal 409e-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer sechsten logischen UND-Verknüpfung 501f die zweite Teilkomponente 107-2 des ersten LO-Signals 107, die zweite Teilkomponente 109-2 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113a-1 des ersten kombinierten IQ-Signals 113a zu verknüpfen, um das sechste Takt-IQ-Signal 409f-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer siebten logischen UND-Verknüpfung 501g die zweite Teilkomponente 107-2 des ersten LO-Signals 107, die erste Teilkomponente 109-1 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113d-1 des vierten kombinierten IQ-Signals 113d zu verknüpfen, um das siebte kombinierte Takt-IQ-Signal 409g-1 zu erhalten. Ferner ist die Taktkombinationsschaltung 119' ausgebildet, um im Rahmen einer achten logischen UND-Verknüpfung 501h die erste Teilkomponente 107-1 des ersten LO-Signals 107, die zweite Teilkomponente 109-2 des zweiten LO-Signals 109 und das erste Einzelbitsignal 113c-1 des dritten kombinierten IQ-Signals 113c logisch zu verknüpfen, um das achte kombinierte Takt-IQ-Signal 409h-1 zu erhalten.
Wie bereits erläutert, kann die Taktkombinationsschaltung 119' oder die Mischerzelle 117' ferner ausgebildet sein, um die kombinierten IQ-Signale 409a-1, 409d-1 im Rahmen der ersten logischen ODER-Verknüpfung 403a logisch zu verknüpfen, um das erste Stromquellenansteuersignal 411a zu erhalten und um im Rahmen der zweiten logischen ODER-Verknüpfung 403b die kombinierten Takt-IQ-Signale 409e-1, 409h-1 logisch zu verknüpfen, um das zweite Stromquellenansteuersignal 411b zu erhalten.
In der in 5b gewählten Darstellung der Mischerzelle 117a' wurde darauf verzichtet, den optionalen Transistor 405c, wie er in 4a gezeigt ist, aufzunehmen.
Gemäß weiteren Ausführungsbeispielen können die in der 5b gezeigten logischen UND-Verknüpfungen 501a–501h auch durch logische Nicht-ODER-Verknüpfungen 501a–501h ersetzt werden.
6a zeigt beispielhaft die Taktsignale 121a–121d, wie sie beispielsweise an der Mischerzelle 117a, wie sie in 4a gezeigt ist, anliegen können. Ferner zeigt 6a resultierende Ausgangssignale RFOUT (an dem ersten Ausgangsanschluss 413a der Mischerzelle 117a und basierend auf dem ersten Strom I₁) und RFOUTX (an dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a und basierend auf dem zweiten Strom I₂) für I = Q = 1. Ferner zeigt 6a mit dem Signal RF_Balun das resultierende differentielle Ausgangssignal der Mischerzelle 117a, welches aus der Subtraktion des Signals RFOUT von dem Signal RFOUTX entsteht. Es wird deutlich, dass, insbesondere im Vergleich zu 9, keine Common-Mode-Signale oder Gleichtaktsignale mehr vorliegen.
Ferner zeigt 6b weitere Signalverlaufsdiagramme, wie sie in der Mischerzelle 117a auftreten können, wobei, um alle möglichen Signalzustände in 6b auch zeigen zu können, eine höhere Frequenz für die Inphasenkomponente 103 und die Quadraturkomponente 105 gewählt wurde, als dies in der eigentlichen Anwendung der Fall ist. Ferner sind In 6b die Taktsignale 121a–121d gezeigt, die jeweils einen Tastzyklus von 25% aufweisen. Ferner sind in 6b beispielhafte Signalverläufe für die Einzelbitsignale 113a-1–113d-1 der kombinierten IQ-Signale 113a–113d gezeigt, welche auf der Inphasenkomponente 103 und der Quadraturkomponente 105 basieren. Das Ausgangssignal RF_Balun ergibt sich dabei, wie auch schon in 6a aus Subtraktion des an dem ersten Ausgangsanschluss 413a der Mischerzelle 117a bereitgestellten Ausgangssignals RFOUT von dem an dem zweiten Ausgangsanschluss 413b der Mischerzelle 117a bereitgestellten Ausgangssignals RFOUTX.
Ferner zeigt 6c in den zwei linken Diagrammen ein Beispiel für die kombinierten IQ-Signale 113a–113d, nach den Additionen 113a–113d und in den zwei rechten Diagrammen eine weitere Darstellung der Taktsignale 121a–121d. Ferner zeigt 7 das simulierte transiente Ausgangssignal und das Ausgangsspektrum des digitalen Vektormodulators 200 mit einer DAC-Auflösung von 256 Bits und 1 GHz LO-Frequenz. Das Ausgangsspektrum zeigt nur das gewünschte Seitenband des Vektormodulators mit voller Unterdrückung des ungewünschten Träger- und Seitenbands. Zusammenfassend können Ausführungsbeispiele der vorliegenden Erfindung intern eine völlig digitale Signalverarbeitung aufweisen, so können beispielsweise die Taktsignale 121a–121d sowie die kombinierten IQ-Signale 113a–113d Digitalsignale sein, welche von den Mischerzellen 117a–117m oder 117a'–117m' in das analoge differentielle vektormodulierte Ausgangssignal 101 digital-zu-analog gewandelt werden.
Mit anderen Worten kann bei Ausführungsbeispielen der vorliegenden Erfindung eine komplett digitale Vektormodulation durchgeführt werden, und zwar bis hin zur Bereitstellung der Stromquellenansteuersignale (beispielsweise für die Stromquellen 407, 407a, 407b). So können, wie oben beschrieben, die Basisbandkombinationsschaltungen 111, 111' ausgebildet ist, um die Additionen und die logischen Kombinationen in der digitalen Domäne durchzuführen, um deren resultierenden Ausgangssignale (beispielsweise die kombinierten IQ-Signale 113a–113d) als digitale Signale zu erhalten. Ferner können auch die Taktkombinationsschaltungen 119, 119' ausgebildet sein, um deren logische Kombination in der digitalen Domäne durchzuführen, um deren resultierende Ausgangssignale (beispielsweise die Taktsignale 121a–121b und die kombinierten Takt-IQ-Signale 409a-1–409g-1) als digitale Signale zu erhalten. Die Digital-zu-Analog-Wandlung findet dann erst in den Mischerzellen 117a–117m, 117a'–117m' statt.
Bei Ausführungsbeispielen der vorliegenden Erfindung kann daher die komplette digitale Vektormodulation mit nur einem RF-DAC./Mischerfeld mit schaltbaren Stromquellen (innerhalb der Mischerzellen) realisiert werden. Die Modulation des Quadraturträgersignals mit den gleichgerichteten und untereinander addierten Basisbandsignalen und die anschließende Überlagerung beider Mischerausgangssignale erfolgt durch digitale Schaltungen im Chip.
Mit anderen Worten erfolgt bei Ausführungsbeispielen der vorliegenden Erfindung der Mischvorgang des Trägersignals mit dem digitalen Basisbandsignal in der digitalen Ansteuerschaltung (beispielsweise in den Basisbandkombinationsschaltungen 111, 111' und/oder in der Taktkombinationsschaltungen 119, 119'). Das binäre Ausgangswort des Digitalteils (beispielsweise die generierten Einzelbitsignale der kombinierten IQ-Signale 113a–113d) schaltet ein Zellenfeld mit schaltbaren Stromquellen. Die Funktion der Digital-zu-Analog-Wandlung erfolgt dabei in jedem einzelnen Element (in jeder einzelnen Mischerzelle 117a–117m, 117a'–117m') im Zellenfeld. Im Gegensatz zu herkömmlichen Vektormodulatoren sind bei Ausführungsbeispielen der vorliegenden Erfindung keine zwei DA-Wandler/Mischer oder Zellenfelder mehr notwendig, da durch die im Obigen beschriebene geschickte Kombination der Inphasenkomponente 103 mit der Quadraturkomponente 105 sowie des ersten LO-Signals 107 mit dem zweiten LO-Signal 109 ermöglicht wird, dass ein Zellenfeld ausreichend ist, um sowohl die Inphase-Anteile als auch die Quadraturanteile zu mischen bzw. zu modulieren.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen eine (tragbare) Mobilfunkvorrichtung aufweisend: eine Vorrichtung (zum Beispiel eine der Vorrichtungen 100, 200, 200', 300, 500) zum Erzeugen des vektormodulierten Ausgangssignals 101 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, einen Basisbandprozessor der mit der Vorrichtung zum Erzeugen des vektormodulierten Ausgangssignals 101 gekoppelt ist und ausgebildet ist, um der Vorrichtung zum Erzeugen des vektormodulierten Ausgangssignals 101 das Basisbandsignal bereitzustellen und eine Antenne die mit der Vorrichtung zum Erzeugen des vektormodulierten Ausgangssignals 101 gekoppelt ist und ausgebildet ist, um das vektormodulierte Ausgangssignal 101 zu übertragen.
Beispielsweise kann solch eine (tragbare) Mobilfunkvorrichtung ein mobiles Handgerät wie beispielsweise ein Mobiltelefon, ein sogenanntes Smart Phone, ein Tablet-PC, ein Breitband Modem, ein Notebook oder ein Laptop aber auch ein Router oder ein PC sein.
8 zeigt ein Flussdiagramm eines Verfahrens 800 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Das Verfahren 800 zum Erzeugen eines vektormodulierten Ausgangssignals basierend auf einem Basisbandsignal, das eine Inphasenkomponente und eine Quadraturkomponente aufweist, einem ersten LO-Signal für die Inphasenkomponente des Basisbandsignals und ein zweites LO-Signal für die Quadraturkomponente des Basisbandsignals umfasst einen Schritt 801 des Kombinierens der Inphasenkomponente und der Quadraturkomponente, um eine Mehrzahl von kombinierten IQ-Signalen zu erhalten.
Ferner umfasst das Verfahren 800 einen Schritt 802 des Erzeugens des vektormodulierten Ausgangssignals basierend auf den kombinierten IQ-Signalen, dem ersten LO-Signal und dem zweiten LO-Signal.
Gemäß weiteren Ausführungsbeispielen kann das Verfahren 800 einen optionalen Schritt 803 umfassen, in dem das erste LO-Signal und das zweite LO-Signal logisch kombiniert werden, um eine Mehrzahl von (kombinierten) Taktsignalen mit einem Tastzyklus von weniger als 50% zu erhalten. In dem Schritt 802 kann dann das vektormodulierte Ausgangssignal basierend auf den IQ-Signalen und der Mehrzahl von Taktsignalen erzeugt werden.
Gemäß weiteren Ausführungsbeispielen kann in dem Schritt 802 das vektormodulierte Ausgangssignal als differentielles Ausgangssignal erzeugt werden das eine erste Teilkomponente und eine zweite Teilkomponente aufweist, wobei das differentielle vektormodulierte Ausgangssignal so bereitgestellt wird, dass dessen erste Teilkomponente auf einer Überlagerung einer Mehrzahl erster Ströme, die von einer Mehrzahl von Mischerzellen generiert wurden, basiert und dessen zweite Teilkomponente auf einer Überlagerung zweiter Ströme basiert, die von der Mehrzahl von Mischerzellen generiert wurden, und wobei die Inphasenkomponente und die Quadraturkomponente so kombiniert werden, dass (abgesehen von Umschaltzeitpunkten) von jeder Mischerzelle aus der Mehrzahl von Mischerzellen maximal entweder ein erster Strom oder ein zweiter Strom bereitgestellt wird.
Das Verfahren 800 kann von Vorrichtungen bzw. Vektormodulatoren gemäß Ausführungsbeispielen der vorliegenden Erfindung durchgeführt werden.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein. Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft. Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims

Vorrichtung (100, 200, 200', 300, 500) zum Erzeugen eines vektormodulierten Ausgangssignals (101) basierend auf einem Basisbandsignal, das eine Inphasenkomponente (103) und eine Quadraturkomponente (105) aufweist, einem ersten LO-Signal (107) für die Inphasenkomponente (103) des Basisbandsignals und einem zweiten LO-Signal (109) für die Quadraturkomponente (105) des Basisbandsignals, mit den folgenden Merkmalen: einer Basisbandkombinationsschaltung (111, 111'), die ausgebildet ist, um die Inphasenkomponente (103) und die Quadraturkomponente (105) zu kombinieren, um eine Mehrzahl von kombinierten IQ-Signalen (113a–113n) zu erhalten; einer Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') zum Erzeugen des vektormodulierten Ausgangssignals (101), basierend auf den kombinierten IQ-Signalen (113a–113n), dem ersten LO-Signal (107) und dem zweiten LO-Signal (109); wobei jedes der kombinierten IQ-Signale (113a–113d) eine Mehrzahl von Einzelbitsignalen (113a-1, 113b-1, 113c-1, 113d-1) aufweist; wobei das erste LO-Signal (107) ein erstes differentielles LO-Signal (107) umfasst, das eine erste Teilkomponente (107-1) und eine zweite Teilkomponente (107-2) aufweist, und das zweite LO-Signal (109) ein zweites differentielles LO-Signal (109) umfasst, das eine erste Teilkomponente (109-1) und eine zweite Teilkomponente (109-2) aufweist; und wobei die Mischerzellen (117a–117m, 117a'–117m') ausgebildet sind, um das vektormodulierte Ausgangssignal (101) basierend auf einer Kombination jedes Einzelbitsignals (113a-1, 113b-1, 113c-1, 113d-1) mit einer der Teilkomponenten (107-1, 107-2) des ersten LO-Signals (107) und einer der Teilkomponenten (109-1, 109-2) des zweiten LO-Signals (109) und basierend auf einer weiteren Kombination jedes Einzelbitsignals mit der jeweils anderen Teilkomponente (107-1, 107-2) des ersten LO-Signals (107) und der jeweils anderen Teilkomponente (109-1, 109-2) des zweiten LO-Signals (109) zu erzeugen.
Vorrichtung (200, 200', 300, 500) gemäß Anspruch 1, bei der das Basisbandsignal ein differentielles Basisbandsignal ist oder umfasst, das eine differentielle Inphasenkomponente (103) und eine differentielle Quadraturkomponente (105) umfasst; und wobei die Basisbandkombinationsschaltung (111, 111') ausgebildet ist, um Teilkomponenten (103-1, 103-2) der differentiellen Inphasenkomponente (103) und Teilkomponenten (105-1, 105-2) der differentiellen Quadraturkomponente (105) zu addieren, um die Mehrzahl von kombinierten IQ-Signalen (113a–113n) zu erhalten.
Vorrichtung (200, 200', 300, 500) gemäß Anspruch 2, wobei die differentielle Inphasenkomponente (103) eine erste Teilkomponente (103-1) und eine zweite Teilkomponente (103-2) aufweist und die differentielle Quadraturkomponente (105) eine erste Teilkomponente (105-1) und eine zweite Teilkomponente (105-2) aufweist; und wobei die Basisbandkombinationsschaltung (111, 111') ausgebildet ist, um: im Rahmen einer ersten Addition (131a) die erste Teilkomponente (103-1) der differentiellen Inphasenkomponente (103) und die erste Teilkomponente (105-1) der differentiellen Quadraturkomponente (105) zu addieren, um ein erstes kombiniertes IQ-Signal (113a) zu erhalten; im Rahmen einer zweiten Addition (131b) die zweite Teilkomponente (103-2) der differentiellen Inphasenkomponente (103) und die zweite Teilkomponente (105-2) der differentiellen Quadraturkomponente (105) zu addieren, um ein zweites kombiniertes IQ-Signal (113b) zu erhalten; im Rahmen einer dritten Addition (131c) die zweite Teilkomponente (103-2) der differentiellen Inphasenkomponente (103) und die erste Teilkomponente (105-1) der differentiellen Quadraturkomponente (105) zu addieren, um ein drittes kombiniertes IQ-Signal (113c) zu erhalten; und im Rahmen einer vierten Addition (131d) die erste Teilkomponente (103-1) der differentiellen Inphasenkomponente (103) und die zweite Teilkomponente (105-2) der differentiellen Quadraturkomponente (105) zu addieren, um ein viertes kombiniertes IQ-Signal (113d) zu erhalten.
Vorrichtung (200, 200', 300, 500) gemäß einem der Ansprüche 1 bis 3, wobei ein Einzelbitsignal (113a-1, 113b-1, 113c-1, 113d-1) eines kombinierten IQ-Signals (113a–113d) ein Ansteuersignal für eine Mischerzelle (117a–117m, 117a'–117m') aus der Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') bildet oder vorgibt.
Vorrichtung (200, 200', 300, 500) gemäß Anspruch 4, wobei zumindest eine erste Mischerzelle (117a, 117a') aus der Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') ausgebildet ist, um für jedes der kombinierten IQ-Signale (113a–113d) zumindest ein Ansteuersignal zu empfangen.
Vorrichtung (200, 200', 300) gemäß Anspruch 5, wobei die erste Mischerzelle (117a) ausgebildet ist, um eine Mehrzahl von Taktsignalen (121a–121d) zu empfangen, die auf dem ersten LO-Signal (107) und dem zweiten LO-Signal (109) basieren und um jedes der empfangenen Ansteuersignale (113a-1–113d-1) zumindest mit einem der Taktsignale (121a–121d) logisch zu kombinieren, um ein Stromquellenansteuersignal (411a) für eine Stromquelle (407) der Mischerzelle (117a) zu erhalten.
Vorrichtung (200, 200', 300) gemäß Anspruch 6, wobei die erste Mischerzelle (117a) ausgebildet ist, um ansprechend auf einen ersten Zustand des Stromquellenansteuersignals (411a) einen ersten Strom (I₁) an einem ersten Ausgangsanschluss (413a) der Mischerzelle (117a) einzuprägen, und um ansprechend auf einen zweiten Zustand des Stromquellenansteuersignals (411a) keinen Strom an dem ersten Ausgangsanschluss (413a) der Mischerzelle (117a) einzuprägen.
Vorrichtung (200, 200', 300) gemäß Anspruch 7, wobei die erste Mischerzelle (117a) ausgebildet ist, um jedes empfangene Ansteuersignal (113a-1–113d-1) mit einem weiteren der empfangenen Taktsignale (121a–121d) zu kombinieren, um ferner ein weiteres Stromquellenansteuersignal (411b) für die Stromquelle (407) zu erhalten, um ansprechend auf einen ersten Zustand des weiteren Stromquellenansteuersignals (411b) einen zweiten Strom (I₂) an einem zweiten Ausgangsanschluss (413b) der Mischerzelle (117a) einzuprägen, und um ansprechend auf einen zweiten Zustand des weiteren Stromquellenansteuersignals (411b) keinen Strom an dem zweiten Ausgangsanschluss (413b) einzuprägen.
Vorrichtung (100, 200, 200', 300, 500) gemäß einem der Ansprüche 1 bis 8, ferner aufweisend eine Taktkombinationsschaltung (119, 119'), die ausgebildet ist, um das erste LO-Signal (107) und das zweite LO-Signal (109) logisch zu kombinieren, um eine Mehrzahl von Taktsignalen (121a–121d) mit einem Tastzyklus von weniger als 50% zu erhalten; und wobei die Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') ausgebildet ist, um das vektormodulierte Ausgangssignal (101) basierend auf den kombinierten IQ-Signalen (113a–113d) und den Taktsignalen (121a–121d) zu erzeugen.
Vorrichtung (200, 200', 300) gemäß Anspruch 9, wobei die Taktkombinationsschaltung (119) ausgebildet ist, um das erste LO-Signal (107) so mit dem zweiten LO-Signal (109) logisch zu kombinieren, dass die Taktsignale (121a–121d) innerhalb eines Toleranzbereichs von ±10% einer Periode eines der Taktsignale (121a–121d) jeweils einen Tastzyklus von 25% haben.
Vorrichtung (200, 200', 300) gemäß einem der Ansprüche 9 und 10, wobei die Taktkombinationsschaltung (119) ausgebildet ist, um das erste LO-Signal (107) so mit dem zweiten LO-Signal (109) zu kombinieren, dass, abgesehen von Umschaltzeitpunkten, zu jedem Zeitpunkt maximal eines der Taktsignale (121a–121d) aus der Mehrzahl von Taktsignalen (121a–121d) aktiv ist.
Vorrichtung (200, 200', 300) gemäß einem der Ansprüche 1 bis 11, wobei die Vorrichtung (200, 200', 300) ferner eine Taktkombinationsschaltung (119) aufweist, die ausgebildet ist, um: die erste Teilkomponente (107-1) des ersten LO-Signals (107) logisch mit der ersten Teilkomponente (109-1) des zweiten LO-Signals (109) zu kombinieren, um ein erstes Taktsignal (121a) zu erhalten; die zweite Teilkomponente (107-2) des ersten LO-Signals (107) logisch mit der zweiten Teilkomponente (109-2) des zweiten LO-Signals (109) zu kombinieren, um ein zweites Taktsignal (121b) zu erhalten; die erste Teilkomponente (107-1) des ersten LO-Signals (107) logisch mit der zweiten Teilkomponente (109-2) des zweiten LO-Signals (109) zu kombinieren, um ein drittes Taktsignal (121c) zu erhalten; und die zweite Teilkomponente (107-2) des ersten LO-Signals (107) logisch mit der ersten Teilkomponente (109-1) des zweiten LO-Signals (109) zu kombinieren, um ein viertes Taktsignal (121d) zu erhalten.
Vorrichtung (200, 200', 300) gemäß Anspruch 12, wobei die Taktkombinationsschaltung (119) ausgebildet ist, um zumindest die erste Teilkomponente (107-1) des ersten LO-Signals (107) und die erste Teilkomponente (109-1) des zweiten LO-Signals (109) einer logischen UND-Verknüpfung (135a) oder einer logischen Nicht-ODER-Verknüpfung (125a) zu unterziehen, um das erste Taktsignal (121a) zu erhalten.
Vorrichtung (100, 200, 200', 300, 500) gemäß einem der Ansprüche 9 bis 13, ferner aufweisend einen Decoder (127) der ausgebildet ist, um an jede der Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') die Mehrzahl von Taktsignalen (121a–121d) anzulegen.
Vorrichtung (300, 500) gemäß einem der Ansprüche 1 bis 14, wobei die Mischerzellen (117a–117m, 117a'–117m') ausgebildet sind, um das vektormodulierte Ausgangssignal (101) als differentielles vektormoduliertes Ausgangssignal zu erzeugen, das eine erste Teilkomponente (101-1) und eine zweite Teilkomponente (101-2) aufweist; wobei die Mischerzellen (117a–117m, 117a'–117m') ausgebildet sind, das differentielle vektormodulierte Ausgangssignal (101) so bereitzustellen, dass dessen erste Teilkomponente (101-1) auf einer Überlagerung einer Mehrzahl von ersten Strömen (I₁) der Mischerzellen (117a–117m, 117a'–117m') basiert und dessen zweite Teilkomponente (101-2) auf einer Überlagerung zweiter Ströme (I₂) der Mischerzellen (117a–117m, 117a'–117m') basiert; und wobei die Basisbandkombinationsschaltung (111') ausgebildet ist, um die Inphasenkomponente (103) und die Quadraturkomponente (105) so zu kombinieren, dass, abgesehen von Umschaltzeitpunkten, zu jedem Zeitpunkt eine Mischerzelle (117a–117m, 117a'–117m') aus der Mehrzahl von Mischerzellen (117a–117m, 117a'–117m') maximal entweder einen ersten Strom (I₁) oder einen zweiten Strom (I₂) bereitstellt.
Vorrichtung (300, 500) gemäß Anspruch 15, wobei die Basisbandkombinationsschaltung (111') ausgebildet ist, um: das erste kombinierte IQ-Signal (113a) basierend auf einer ersten logischen Verknüpfung (301a) von aus einer ersten Addition (131a) resultierenden Einzelbitsignalen mit aus einer zweiten Addition (131b) resultierenden Einzelbitsignalen zu erhalten; das zweite kombinierte IQ-Signal (113b) basierend auf einer zweiten logischen Verknüpfung (301b) von den aus der ersten Addition (131a) resultierenden Einzelbitsignalen mit den aus der zweiten Addition (131b) resultierenden Einzelbitsignalen zu erhalten; das dritte kombinierte IQ-Signal (113c) basierend auf einer dritten logischen Verknüpfung (301c) von aus einer dritten Addition (131c) resultierenden Einzelbitsignalen mit aus einer vierten Addition (131d) resultierenden Einzelbitsignalen zu erhalten; und das vierte kombinierte IQ-Signal (113d) basierend auf einer vierten logischen Verknüpfung (301d) von aus der dritten Addition (131c) resultierenden Einzelbitsignalen mit aus der vierten Addition (131d) resultierenden Einzelbitsignalen zu erhalten.
Vorrichtung (300, 500) gemäß Anspruch 16, wobei die Basisbandkombinationsschaltung (111') ausgebildet ist, um die logischen Verknüpfungen (301a–301d) der aus den Additionen (131a–131d) resultierenden Einzelbitsignale so durchzuführen, dass nur Einzelbitsignale logisch miteinander verknüpft werden, welche dieselbe Bitwertigkeit aufweisen.
Vorrichtung (300, 500) gemäß einem der Ansprüche 16 oder 17, wobei die Basisbandkombinationsschaltung (111') ausgebildet ist, um: die aus der ersten Addition (131a) resultierenden Einzelbitsignale mit negierten Versionen der aus der zweiten Addition (131b) resultierenden Einzelbitsignale logisch UND zu verknüpfen (301a), um das erste kombinierte IQ-Signal (113a) zu erhalten; die aus der zweiten Addition (131b) resultierenden Einzelbitsignale mit negierten Versionen der aus der ersten Addition (131a) resultierenden Einzelbitsignale logisch UND zu verknüpfen (301b), um das zweite kombinierte IQ-Signal (113b) zu erhalten; die aus der dritten Addition (131c) resultierenden Einzelbitsignale mit negierten Versionen der aus der vierten Addition (131d) resultierenden Einzelbitsignale logisch UND zu verknüpfen (301c), um das dritte kombinierte IQ-Signal (113c) zu erhalten; und die aus der vierten Addition (131d) resultierenden Einzelbitsignale mit negierten Versionen der aus der dritten Addition (131c) resultierenden Einzelbitsignale logisch UND zu verknüpfen (301d), um das vierte kombinierte IQ-Signal (113d) zu erhalten.
Vorrichtung (100, 200, 200', 300, 500) gemäß einem der Ansprüche 1 bis 18, ferner aufweisend eine Lokaloszillatorschaltung (123), die ausgebildet ist, um das erste LO-Signal (107) für die Inphasenkomponente (103) und das zweite LO-Signal (109) für die Quadraturkomponente (105) derart bereitzustellen, dass das erste LO-Signal (107) und das zweite LO-Signal (109) innerhalb eines Toleranzbereichs von ±10% einer Periode des ersten LO-Signals (107) jeweils ein Abtastverhältnis von 50% aufweisen.
Vorrichtung (100, 200, 200', 300, 500) gemäß Anspruch 19, wobei die Lokaloszillatorschaltung (123) ausgebildet ist, um das erste LO-Signal (107) und das zweite LO-Signal (109) so bereitzustellen, dass die beiden LO-Signale (107, 109) phasenverschoben zueinander sind.
Vorrichtung (100, 200, 200', 300, 500) gemäß einem der Ansprüche 1 bis 20, wobei die Basisbandkombinationsschaltung (111, 111') ausgebildet ist, um die Kombination der Inphasenkomponente (103) und der Quadraturkomponente (105) in der digitalen Domäne durchzuführen, um die Mehrzahl von kombinierten IQ-Signalen (113a–113n) als digitale Signale zu erhalten.
Vorrichtung (300) zum Erzeugen eines vektormodulierten differentiellen Ausgangssignals (101), basierend auf einem Basisbandsignal, das eine differentielle Inphasenkomponente (103) und eine differentielle Quadraturkomponente (105) aufweist, einem ersten differentiellen LO-Signal (107) für die Inphasenkomponente (103) und einem zweiten differentiellen LO-Signal (109) für die Quadraturkomponente (105), wobei das erste differentielle LO-Signal (107) phasenverschoben zu dem zweiten differentiellen LO-Signal (109) ist, mit folgenden Merkmalen: einer Taktkombinationsschaltung (119), die ausgebildet ist, um das erste differentielle LO-Signal (107) und das zweite differentielle LO-Signal (109) logisch zu kombinieren, um eine Mehrzahl von Taktsignalen (121a–121d) zu erhalten, die innerhalb eines Toleranzbereichs von ±10% einer Periode eines der Taktsignale (121a–121d), jeweils ein Tastverhältnis von 25% haben und derart zueinander verschoben sind, dass, außer zu Umschaltzeitpunkten, zu jedem Zeitpunkt maximal eines der kombinierten Taktsignale (121a–121d) aktiv ist; einer Basisbandkombinationsschaltung (111'), die ausgebildet ist, um Teilkomponenten (103-1, 103-2) der Inphasenkomponente (103) und Teilkomponenten (105-1, 105-2) der Quadraturkomponente (105) miteinander zu addieren und um aus den Additionen (113a–113d) resultierende Einzelbitsignale logisch miteinander zu kombinieren (301a–301d), um eine Mehrzahl von kombinierten IQ-Signalen (113a–113d) zu erhalten, die jeweils eine Mehrzahl von Einzelbitsignalen aufweisen; und einer Mehrzahl von Mischerzellen (117a–117m), die ausgebildet sind, um basierend auf den Taktsignalen (121a–121d) und den Einzelbitsignalen (113a-1–113d-1) der kombinierten IQ-Signale (113a–113d) eine Mehrzahl von ersten Strömen (I₁) bereitzustellen und weiterhin eine Mehrzahl von zweiten Strömen (I₂) bereitzustellen, derart, dass eine erste Teilkomponente (101-1) des differentiellen vektormodulierten Ausgangssignals (101) auf einer Überlagerung der ersten Ströme (I₁) der Mischerzellen (117a–117m) basiert und eine zweite Teilkomponente (101-2) des differentiellen vektormodulierten Ausgangssignals (101) auf einer Überlagerung der zweiten Ströme (I₂) der Mischerzellen (117a–117m) basiert; und wobei die Basisbandkombinationsschaltung (111') ausgebildet ist, um die logischen Kombinationen (301a–301d) der aus den Additionen (113a–113d) resultierenden Einzelbitsignale so durchzuführen, dass, abgesehen von Umschaltzeitpunkten, zu jedem Zeitpunkt jede Mischerzelle (117a–117m) basierend auf den Taktsignalen (121a–121d) und den Einzelbitsignalen (113a-1–113d-1) der kombinierten IQ-Signale (113a–113d) maximal entweder einen ersten Strom (I₁) oder einen zweiten Strom (I₂) bereitstellt; und wobei das erste differentielle LO-Signal (107) eine erste Teilkomponente (107-1) und eine zweite Teilkomponente (107-2) aufweist, und das zweite differentielle LO-Signal (109) eine erste Teilkomponente (109-1) und eine zweite Teilkomponente (109-2) aufweist; und wobei die Mischerzellen (117a–117m, 117a'–117m') ausgebildet sind, um das vektormodulierte Ausgangssignal (101) basierend auf einer Kombination jedes Einzelbitsignals (113a-1, 113b-1, 113c-1, 113d-1) mit einer der Teilkomponenten (107-1, 107-2) des ersten LO-Signals (107) und einer der Teilkomponenten (109-1, 109-2) des zweiten LO-Signals (109) und basierend auf einer weiteren Kombination jedes Einzelbitsignals mit der jeweils anderen Teilkomponente (107-1, 107-2) des ersten LO-Signals (107) und der jeweils anderen Teilkomponente (109-1, 109-2) des zweiten LO-Signals (109) zu erzeugen.
Mobilfunkvorrichtung mit folgenden Merkmalen: einer Vorrichtung (100, 200, 200', 300, 500) zum Erzeugen eines vektormodulierten Ausgangssignals (101) gemäß einem der vorherigen Ansprüche; einem Basisbandprozessor der mit der Vorrichtung (100, 200, 200', 300, 500) zum Erzeugen des vektormodulierten Ausgangssignals (101) gekoppelt ist und ausgebildet ist, um der Vorrichtung zum Erzeugen des vektormodulierten Ausgangssignals (101) das Basisbandsignal bereitzustellen; und einer Antenne die mit der Vorrichtung (100, 200, 200', 300, 500) zum Erzeugen des vektormodulierten Ausgangssignals (101) gekoppelt ist und ausgebildet ist, um das vektormodulierte Ausgangssignal (101) zu übertragen.
Verfahren (800) zum Erzeugen eines vektormodulierten Ausgangssignals (101), basierend auf einem Basisbandsignal, das eine Inphasenkomponente (103) und eine Quadraturkomponente (105) aufweist, einem ersten LO-Signal (107) für die Inphasenkomponente (103) des Basisbandsignals und einem zweiten LO-Signal (109) für die Quadraturkomponente (105) des Basisbandsignals, mit den folgenden Schritten: Kombinieren (801) der Inphasenkomponente (103) und der Quadraturkomponente (105), um eine Mehrzahl von kombinierten IQ-Signalen (113a–113d) zu erhalten; und Erzeugen (802) des vektormodulierten Ausgangssignals (101) basierend auf den kombinierten IQ-Signalen (113a–113d), dem ersten LO-Signal (107) und dem zweiten LO-Signal (109); wobei jedes der kombinierten IQ-Signale (113a–113d) eine Mehrzahl von Einzelbitsignalen (113a-1, 113b-1, 113c-1, 113d-1) aufweist; wobei das erste LO-Signal (107) ein erstes differentielles LO-Signal (107) umfasst, das eine erste Teilkomponente (107-1) und eine zweite Teilkomponente (107-2) aufweist, und das zweite LO-Signal (109) ein zweites differentielles LO-Signal (109) umfasst, das eine erste Teilkomponente (109-1) und eine zweite Teilkomponente (109-2) aufweist; und wobei in dem Schritt des Erzeugens (802) des vektormodulierten Ausgangssignals das vektormodulierte Ausgangssignal (101) basierend auf einer Kombination jedes Einzelbitsignals (113a-1, 113b-1, 113c-1, 113d-1) mit einer der Teilkomponenten (107-1, 107-2) des ersten LO-Signals (107) und einer der Teilkomponenten (109-1, 109-2) des zweiten LO-Signals (109) und basierend auf einer weiteren Kombination jedes Einzelbitsignals mit der jeweils anderen Teilkomponente (107-1, 107-2) des ersten LO-Signals (107) und der jeweils anderen Teilkomponente (109-1, 109-2) des zweiten LO-Signals (109) erzeugt wird.
Verfahren (800) gemäß Anspruch 24, ferner aufweisend einen Schritt (803) des logischen Kombinieren des ersten LO-Signals (107) und des zweiten LO-Signals (109), um eine Mehrzahl von Taktsignalen (121a–121d) mit einem Tastzyklus von weniger als 50% zu erhalten; und wobei in dem Schritt (802) des Erzeugens des vektormodulierten Ausgangssignals (101) das vektormodulierte Ausgangssignal basierend auf den kombinierten IQ-Signalen (113a–113d) und den Taktsignalen (121a–121d) erzeugt wird.
Verfahren (800) gemäß einem der Ansprüche 24 oder 25, wobei in dem Schritt (802) des Erzeugens des vektormodulierten Ausgangssignals (101) das vektormodulierte Ausgangssignal (101) als differentielles Ausgangssignal (101) erzeugt wird, das eine erste Teilkomponente (101-1) und eine zweite Teilkomponente (101-2) aufweist und zwar so, dass die erste Teilkomponente (101-1) des differentiellen vektormodulierten Ausgangssignals (101) auf einer Überlagerung einer Mehrzahl von ersten Strömen (I₁) einer Mehrzahl von Mischerzellen (117a–117m) basiert und die zweite Teilkomponente (101-2) des differentiellen vektormodulierten Ausgangssignals (101) auf einer Überlagerung einer Mehrzahl von zweiten Strömen (I₂) der Mehrzahl von Mischerzellen (117a–117m) basiert; und wobei in dem Schritt (802) des Erzeugens des vektormodulierten Ausgangssignals (101) die Inphasenkomponente (103) und die Quadraturkomponente (105) so kombiniert werden, dass, abgesehen von Umschaltzeitpunkten, jede Mischerzelle (117a–117m) aus der Mehrzahl von Mischerzellen (117a–117m) zu jedem Zeitpunkt maximal entweder einen ersten Strom (I₁) oder einen zweiten Strom (I₂) bereitstellt.
Computerprogramm mit einem Programmcode zur Durchführung eines der Verfahren gemäß einem der Ansprüche 24 bis 26, wenn es auf einem Computer abläuft.