DE102012201312B3

DE102012201312B3 - Triangular signal generator for pulse width modulator, has resistances and transistors that are connected to outputs of comparators, where output of comparator is connected to reset input of memory element through inverter

Info

Publication number: DE102012201312B3
Application number: DE201210201312
Authority: DE
Inventors: Stephan Bolz
Original assignee: Continental Automotive GmbH
Current assignee: Continental Automotive GmbH
Priority date: 2011-12-29
Filing date: 2012-01-31
Publication date: 2013-02-07
Anticipated expiration: 2032-02-01
Also published as: WO2013098152A2; WO2013098152A3

Abstract

The signal generator has current sources (SQ1,SQ2) to which base point of high/low supply potential is connected respectively. The control terminals are connected with reference potentials in series and load paths are connectd with resistances (R5,R6) between terminal (A) of capacitor (C1) and lower or high supply potential. The resistances and transistors (T3,T4) are connected to outputs of comparators and output of comparator (T3) is connected to reset input (R) of memory element (RS-FF) through inverter (INV), where lower supply potential is the reference potential. An independent claim is included for a pulse width modulator.

Description

Ein Pulsweitenmodulator hat die Aufgabe, ein – üblicherweise niederfrequentes – Eingangssignal in ein Digitalsignal zu wandeln, dessen Tastverhältnis proportional zum Wert des Eingangssignals ist. Typische Anwendungen von Pulsweitenmodulatoren sind zum Beispiel Regler in Schaltwandlern oder Einrichtungen zur digitalen Signalerfassung. Ein Pulsweitenmodulator besteht dabei üblicherweise aus einem Frequenzgenerator, welcher die Modulationsfrequenz erzeugt und an seinem Ausgang ein etwa dreieck- oder sägezahnförmiges Signal ausgibt. Dieses Signal wird in einem an dem Frequenzgenerator angeschlossenen Spannungsvergleicher mit einem Eingangssignal verglichen. Abhängig davon, ob das Eingangssignal größer oder kleiner als das Dreieck-/Sägezahnsignal ist, nimmt der Ausgang des Spannungsvergleichers den Logikpegel High oder Low an. Die Folgefrequenz der Pegelwechsel entspricht dabei der des Frequenzgenerators und das Tastverhältnis (Verhältnis von High- zu Low-Zeitdauer) ist proportional zum Wert des Eingangssignals.A pulse width modulator has the task to convert a - usually low-frequency - input signal into a digital signal whose duty cycle is proportional to the value of the input signal. Typical applications of pulse width modulators are, for example, regulators in switching converters or devices for digital signal detection. A pulse width modulator usually consists of a frequency generator which generates the modulation frequency and outputs at its output an approximately triangular or sawtooth-shaped signal. This signal is compared with an input signal in a voltage comparator connected to the frequency generator. Depending on whether the input signal is larger or smaller than the triangular / sawtooth signal, the output of the voltage comparator assumes the logic level High or Low. The repetition frequency of the level change corresponds to that of the frequency generator and the duty cycle (ratio of high to low time duration) is proportional to the value of the input signal.

Die Erfindung betrifft einerseits einen Dreiecksignalgenerator und andererseits einen Pulsweitenmodulator mit einem solchen Dreiecksignalgenerator.The invention relates on the one hand to a triangular signal generator and on the other hand to a pulse width modulator having such a triangular signal generator.

Der erfindungsgemäße Dreiecksignalgenerator geht dabei aus von einem Dreiecksignalgenerator, wie er in „Halbleiterschaltungstechnik” von Tieze/Schenk, Springer Verlag 1985, auf S. 464 dargestellt und beschrieben ist. Der bekannte Dreiecksignalgenerator ist dabei mit einem Kondensator gebildet, dessen erster Anschluss mit einer aus einem hohen Versorgungspotential betriebenen ersten Stromquelle und einer aus einer niederen Versorgungspotential betriebenen zweiten Stromquelle und dessen zweiter Anschluss mit Bezugspotential verbunden ist. Er weist außerdem ein Speicherelement mit einem Setz- und einem Rücksetzeingang und zwei komplementären Ausgängen – üblicherweise als RS-Flip-Flop bezeichnet – auf, wobei der Steuerausgang derart mit den Stromquellen verbunden ist, dass sein Zustand festlegt, ob die erste Stromquelle den Kondensator lädt oder die zweite Stromquelle den Kondensator entlädt. Er weist ferner einen ersten Komparator auf, dessen erster Eingang mit einem ersten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss dieses Kondensators verbunden ist und dessen Ausgang mit dem Setzeingang des Speicherelements verbunden ist und einem zweiten Komparator, dessen erster Eingang mit einem zweiten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss des Kondensators und dessen Ausgang mit dem Rücksetzeingang des Speicherelements verbunden ist. Die Stromquellen dieses bekannten Dreieckssignalgenerators sind dabei mit Transistoren in stromgegengekoppelter Emitterschaltung gebildet, wobei nur die erste Stromquelle schaltbar ausgebildet ist und im eingeschalteten Zustand sowohl den Strom zur Ladung des Kondensators als auch den Strom für die zweite Stromquelle liefern muss. Die Komparatoren zur Erkennung des Ladezustands des Kondensators sind mit Operationsverstärkern gebildet.The triangular signal generator according to the invention is based on a triangular signal generator, as shown and described in "Halbleiterschaltungstechnik" by Tieze / Schenk, Springer Verlag 1985, on page 464. The known triangular signal generator is in this case formed with a capacitor whose first terminal is connected to a second current source operated from a high supply potential and a second current source operated from a low supply potential and whose second terminal is connected to reference potential. It also has a memory element with a set and a reset input and two complementary outputs - commonly referred to as RS flip-flop -, wherein the control output is connected to the power sources such that its state determines whether the first current source charges the capacitor or the second power source discharges the capacitor. It also has a first comparator whose first input is connected to a first comparison potential whose second input is connected to the first terminal of this capacitor and whose output is connected to the set input of the memory element and a second comparator whose first input is connected to a second comparison potential. whose second input is connected to the first terminal of the capacitor and whose output is connected to the reset input of the memory element. The current sources of this known triangular signal generator are formed with transistors in current-feedback emitter circuit, wherein only the first current source is formed switchable and in the on state, both the current to charge the capacitor and the power for the second power source must deliver. The comparators for detecting the state of charge of the capacitor are formed with operational amplifiers.

Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung, einen Dreiecksignalgenerator anzugeben, der eine gute Linearität über nahezu den ganzen Versorgungsspannungsbereich aufweist.Based on this prior art, it is an object of the invention to provide a triangular signal generator having a good linearity over almost the entire supply voltage range.

Die Aufgabe wird gelöst durch einen gattungsgemäßen Dreieckssignalgenerator, bei dem der erste und der zweite Komparator mit einem ersten bzw. zweiten Transistor gebildet sind, deren Steueranschlüsse mit dem ersten bzw. dem zweiten Vergleichspotential verbunden sind und deren Laststrecken in Serie mit einem ersten bzw. einem zweiten Widerstand zwischen dem ersten Anschluss des Kondensators und dem niederen bzw. dem hohen Versorgungspotential verschaltet sind, wobei die Verbindungspunkte zwischen den Widerständen und den Transistoren die Ausgänge der Komparatoren bilden. Der Ausgang des ersten Komparators ist dabei über einen Inverter mit dem Setzeingang des Speicherelements verbunden und das niedere Potential ist gleich dem Bezugspotential. Außerdem ist die erste Stromquelle mit einer ersten Stromspiegelschaltung, deren Fußpunkt mit dem hohen Versorgungspotential verbunden ist und die zweite Stromquelle mit einer zweiten Stromspiegelschaltung, deren Fußpunkt mit dem niederen Versorgungspotential verbunden ist, gebildet, wobei die nicht mit dem Versorgungspotentialen verbundenen Anschlüsse der Transistordioden der Stromspiegelschaltungen jeweils über einen Spannungsteiler miteinander und mit dem Steuerausgang des Speicherelements verbunden sind und wobei an den Mittenabgriffen der Spannungsteiler das erste bzw. das zweite Vergleichspotential abgreifbar sind.The object is achieved by a generic triangular signal generator, in which the first and the second comparator are formed with a first and second transistor whose control terminals are connected to the first and the second reference potential and their load paths in series with a first or a second resistor between the first terminal of the capacitor and the low and the high supply potential are connected, wherein the connection points between the resistors and the transistors form the outputs of the comparators. The output of the first comparator is connected via an inverter to the set input of the memory element and the lower potential is equal to the reference potential. In addition, the first current source is formed with a first current mirror circuit whose base point is connected to the high supply potential and the second current source with a second current mirror circuit whose base is connected to the low supply potential, wherein the not connected to the supply potential terminals of the transistor diodes of the current mirror circuits in each case via a voltage divider to each other and to the control output of the memory element are connected and wherein at the center taps of the voltage divider, the first and the second comparison potential can be tapped.

Bei dem erfindungsgemäßen Dreiecksignalgenerator weist das Ausgangssignal eine sehr gute Linearität auf, wobei der Spannungsbereich durch geeignete Wahl der Widerstände der Spannungsteiler der ersten und zweiten Stromspiegelschaltung annähernd vom niederen bis zum hohen Versorgungspotential reicht.In the triangular signal generator according to the invention, the output signal has a very good linearity, wherein the voltage range by suitable choice of the resistors of the voltage divider of the first and second current mirror circuit reaches approximately from the low to the high supply potential.

Eine weitere Aufgabe der Erfindung ist es, einen Pulsweitenmodulator mit großer Bandbreite und einem Pulsweitenbereich von nahezu 0% bis 100% mit großer Linearität anzugeben.Another object of the invention is to provide a pulse width modulator with a large bandwidth and a pulse width range of almost 0% to 100% with high linearity.

Diese Aufgabe wird gelöst durch einen Pulsweitenmodulator gemäß Anspruch 2. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.This object is achieved by a pulse width modulator according to claim 2. Advantageous Further developments are specified in the subclaims.

Der erfindungsgemäße Pulsweitenmodulator ist mit einem Dreiecksignalgenerator gemäß Anspruch 1 gebildet, wobei in erfindungsgemäßer Weise ein Komparator zum Vergleichen der dreieckförmigen Spannung am Kondensator mit einer Eingangsspannung verwendet wird, dessen erster Eingang mit dem ersten Anschluss des Kondensators verbunden ist und dessen zweiter Eingang mit der Eingangsspannung verbunden ist, und der mit einem zwischen dem hohen Versorgungspotential und einem Verbindungspunkt angeordneten dritten Transistor, einem zwischen dem hohen Versorgungspotential und einem Verbindungspunkt angeordneten vierten Transistor, einer zwischen dem Verbindungspunkt und einem negativen Potential angeordneten dritten Stromspiegelschaltung und einer zwischen dem hohen Versorgungspotential und dem vierten Transistor angeordneten vierten Stromspiegelschaltung, deren Ausgangsanschluss über einen dritten Widerstand mit dem niederen Versorgungspotential verbunden ist und den Ausgang des Pulsweitenmodulators bildet, gebildet ist.The pulse width modulator according to the invention is formed with a triangular signal generator according to claim 1, wherein in accordance with the invention, a comparator for comparing the triangular voltage on the capacitor is used with an input voltage whose first input is connected to the first terminal of the capacitor and the second input connected to the input voltage and the third transistor arranged between the high supply potential and a connection point, a fourth transistor arranged between the high supply potential and a connection point, a third current mirror circuit arranged between the connection point and a negative potential, and one between the high supply potential and the fourth transistor arranged fourth current mirror circuit whose output terminal is connected via a third resistor to the lower supply potential and the output of the pulse width m forms odulators is formed.

Durch die erfindungsgemäße Anordnung des vierten Transistors und der vierten Stromspiegelschaltung kann der vierte Transistor bis zu einer oberen Eingangsspannung bis annähernd dem positiven Versorgungspotential ohne Begrenzung betrieben werden. Desweiteren ist die Lastimpedanz des vierten Transistors wechselspannungsmäßig sehr niederohmig. Dadurch wird verhindert, dass die Rückwirkungskapazität des Transistors zusätzlich umgeladen werden muss. Dies hat wiederum entscheidenden Einfluss auf die Bandbreite des Differenzverstärkers. Auch ist die Ansteuerimpedanz des Ausgangstransistors der vierten Stromspiegelschaltung niederohmig, sodass auch dieser Transistor schnell schaltet. Außerdem sättigt bei Betrieb im linearen Arbeitsbereich des Differenzverstärkers keiner der Transistoren des Komparators, sodass eine eventuelle Sättigungsverzögerung vermieden wird.The inventive arrangement of the fourth transistor and the fourth current mirror circuit, the fourth transistor can be operated up to an upper input voltage to approximately the positive supply potential without limitation. Furthermore, the load impedance of the fourth transistor is AC voltage very low. This prevents that the reaction capacity of the transistor must be additionally reloaded. This in turn has a decisive influence on the bandwidth of the differential amplifier. Also, the drive impedance of the output transistor of the fourth current mirror circuit is low, so that this transistor switches quickly. In addition, when operating in the linear operating range of the differential amplifier none of the transistors of the comparator, so that a possible saturation delay is avoided.

In einer vorteilhaften Weiterbildung des Pulsweitenmodulators ist der Steuereingang des vierten Transistors über einen vierten Widerstand mit dem zweiten Eingang und über die Laststrecke eines fünften Transistors mit dem niederen Versorgungspotential verbunden, wobei der Steuereingang des fünften Transistors über einen sechsten Widerstand mit dem niederen Versorgungspotential verbunden ist und einen Eingangsanschluss zum Ein- und Ausschalten des Pulsweitenmodulators bildet. Dadurch kann in vorteilhafter Weise das Tastverhältnis des Ausgangssignals des Pulsweitenmodulators gezielt auf 0% gesetzt werden.In an advantageous development of the pulse width modulator, the control input of the fourth transistor is connected via a fourth resistor to the second input and via the load path of a fifth transistor to the low supply potential, wherein the control input of the fifth transistor is connected via a sixth resistor to the lower supply potential and forms an input terminal for switching on and off of the pulse width modulator. As a result, the duty cycle of the output signal of the pulse width modulator can be set to 0% in an advantageous manner.

In einer weiteren Ausgestaltung des erfindungsgemäßen Pulsweitenmodulators sind die komplementären Ausgänge des Speicherelements des Dreiecksignalgenerators jeweils über einen Kondensator mit einem der beiden Eingänge eines mit Dioden gebildeten Doppelweggleichrichters verbunden, wobei die beiden Ausgänge des Doppelweggleichrichters mit den Anschlüssen eines vierten Kondensators verbunden sind, wobei der mit den Kathoden der Dioden verbundenen Ausgangsanschluss des Doppelweggleichrichters mit Bezugspotential verbunden ist und am mit den Anoden der Dioden verbundenen anderen Ausgangsanschluss das negative Potential abgreifbar ist, und dieser Ausgangsanschluss mit dem Fußpunkt der dritten Stromspiegelschaltung verbunden ist.In a further embodiment of the pulse width modulator according to the invention, the complementary outputs of the memory element of the triangular signal generator are each connected via a capacitor to one of the two inputs of a double-wave rectifier formed with diodes, wherein the two outputs of the full-wave rectifier are connected to the terminals of a fourth capacitor, wherein the with the Cathodes of the diode-connected output terminal of the full-wave rectifier is connected to reference potential and at the connected to the anodes of the diodes other output terminal, the negative potential is tapped, and this output terminal is connected to the base of the third current mirror circuit.

Hierdurch kann auf einfache Weise eine negative Hilfsspannung erzeugt werden, die es erlaubt, den Differenzverstärker des Komparators des Pulsweitenmodulators ohne Begrenzung bis zu einer unteren Eingangsspannung, die dem niederen Versorgungspotential entspricht, zu betreiben.In this way, a negative auxiliary voltage can be generated in a simple manner, which allows the differential amplifier of the comparator of the pulse width modulator without limitation up to a lower input voltage corresponding to the low supply potential to operate.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher erläutert werden. Dabei zeigtThe invention will be explained in more detail using an exemplary embodiment with the aid of a figure. It shows

1 ein detailliertes Schaltbild eines erfindungsgemäßen Pulsweitenmodulators mit einem erfindungsgemäßen Dreiecksignalgenerator und 1 a detailed circuit diagram of a pulse width modulator according to the invention with a triangular signal generator according to the invention and

2 ein detailliertes Schaltbild einer erfindungsgemäßen Ausführungsvariante eines Komparators eines Pulsweitenmodulators. 2 a detailed circuit diagram of an embodiment according to the invention of a comparator of a pulse width modulator.

In 1 ist die erste, mit einer Stromspiegelschaltung gebildete Stromquelle SQ1 in bekannter Weise mit zwei pnp-Transistoren T1a, T1b aufgebaut, die mit ihren Basisanschlüssen miteinander und mit ihren Emitteranschlüssen mit dem positiven Versorgungspotential +5 V verbunden sind. Es können auch andere Werte für das Versorgungspotential gewählt werden, es handelt sich hier nur um ein Beispiel. Bei anderen Werten muss ggf. eine Anpassung an die Pegel nachfolgender Logikschaltungen erfolgen. Der Basisanschluss des einen (T1b) der beiden Transistoren der ersten Stromquelle SQ1 ist mit seinem Kollektoranschluss verbunden, so dass lediglich die Basis-Emitter-Diode aktiv ist. In gleicher Weise ist die zweite Stromquelle SQ2, mit einer Stromspiegelschaltung gebildet, die aus zwei npn-Transitoren T2a, T2b besteht, deren Fußpunkt mit dem niederen Versorgungspotential 0 verbunden ist, das gleichzeitig als Bezugspotential fungiert.In 1 the first current source SQ1 formed with a current mirror circuit is constructed in a known manner with two pnp transistors T1a, T1b which are connected with their base terminals to each other and with their emitter terminals to the positive supply potential +5V. Other values for the supply potential can also be selected, this is just an example. Other values may require adjustment to the levels of subsequent logic circuits. The base terminal of one (T1b) of the two transistors of the first current source SQ1 is connected to its collector terminal, so that only the base-emitter diode is active. In the same way, the second current source SQ2 is formed with a current mirror circuit consisting of two npn transistors T2a, T2b, whose base point is connected to the low supply potential 0, which simultaneously acts as a reference potential.

Die beiden Stromquellen SQ1, SQ2 sind eingangsseitig über die Reihenschaltung von vier Widerstanden R1 bis R4 miteinander verbunden. Dabei bilden der erste Widerstand R1 und der zweite Widerstand R2 einen ersten Spannungsteiler und der dritte Widerstand R3 und der vierte Widerstand R4 einen zweiten Spannungsteiler. Die Ausgänge der beiden Stromquellen SQ1, SQ2 werden von der Kollektoranschlüssen der beiden Transistoren T1a bzw. T2a gebildet und sind mit dem ersten Anschluss A eines ersten Kondensators C1 verbunden, dessen zweiter Anschluss mit dem Bezugspotential 0 verbunden ist.The two current sources SQ1, SQ2 are connected to one another via the series connection of four resistors R1 to R4 on the input side. In this case, the first resistor R1 and the second form Resistor R2 a first voltage divider and the third resistor R3 and the fourth resistor R4 a second voltage divider. The outputs of the two current sources SQ1, SQ2 are formed by the collector terminals of the two transistors T1a and T2a and are connected to the first terminal A of a first capacitor C1, whose second terminal is connected to the reference potential 0.

Der Mittenabgriff des ersten Spannungsteilers R1, R2 ist mit dem Basisanschluss eines ersten Transistors T3 verbunden, dessen Kollektoranschluss über einen fünften Widerstand R5 mit dem Bezugspotential 0 und dessen Emitteranschluss mit dem ersten Anschluss A des ersten Kondensators C1 verbunden ist.The center tap of the first voltage divider R1, R2 is connected to the base terminal of a first transistor T3 whose collector terminal is connected via a fifth resistor R5 to the reference potential 0 and whose emitter terminal is connected to the first terminal A of the first capacitor C1.

In gleicher Weise ist der Mittenabgriff des zweiten Spannungsteilers R3, R4 mit dem Basisanschluss eines zweiten Transistors T4 verbunden, dessen Kollektoranschluss über einen sechsten Widerstand R6 mit dem hohen Versorgungspotential +5 V und dessen Emitteranschluss ebenfalls mit dem ersten Anschluss A des ersten Kondensators C1 verbunden ist.In the same way, the center tap of the second voltage divider R3, R4 is connected to the base terminal of a second transistor T4 whose collector terminal is also connected to the first terminal A of the first capacitor C1 via a sixth resistor R6 with the high supply potential +5 V and its emitter terminal ,

Der Kollektoranschluss des ersten Transistors T3 ist über eine Inverterschaltung INV, die im dargestellten Ausführungsbeispiel mit einem NAND-Gatter gebildet ist, dessen beide Eingänge miteinander verbunden sind, mit dem Rücksetzeingang R eines in bekannter Weise mit zwei NAND-Gattern NAND1, NAND2 gebildeten RS-Flip-Flops RS-FF verbunden. Der Kollektoranschluss des zweiten Transistors T4 ist direkt mit dem Setzeingang S des RS-Flip-Flops RS-FF verbunden. Der Ausgang Q des RS-Flip-Flops RS-FF ist mit dem Verbindungsknoten des ersten und des zweiten Spannungsteilers R1, R2 und R3, R4 verbunden und bildet den Steuerausgang.The collector terminal of the first transistor T3 is connected via an inverter circuit INV, which is formed in the illustrated embodiment with a NAND gate, whose two inputs are connected to each other, with the reset input R of a RS-formed in a known manner with two NAND gates NAND1, NAND2 Flip-flops RS-FF connected. The collector terminal of the second transistor T4 is connected directly to the set input S of the RS flip-flop RS-FF. The output Q of the RS flip-flop RS-FF is connected to the connection node of the first and the second voltage divider R1, R2 and R3, R4 and forms the control output.

Die Werte der Widerstände R1 bis R4 der Spannungsteiler bestimmen – zusammen mit der Versorgungsspannung +5 V und der Basis-Emitter-Spannung der Stromspiegeltransistoren T1b, T2b – den am ersten Anschluss A des ersten Kondensators C1 fließenden Strom. Dabei wird der Verbindungsknoten der beiden Spannungsteiler durch den Steuerausgang Q des RS-Flip-Flops RS-FF zwischen dem Bezugspotential 0 und dem hohen Versorgungspotential +5 V hin- und hergeschaltet.The values of the resistors R1 to R4 of the voltage dividers, together with the supply voltage +5 V and the base-emitter voltage of the current mirror transistors T1b, T2b, determine the current flowing at the first terminal A of the first capacitor C1. In this case, the connection node of the two voltage divider is switched by the control output Q of the RS flip-flop RS-FF between the reference potential 0 and the high supply potential +5 V back and forth.

Hat der Ausgang Q des RS-Flip-Flops RS-FF 0 V, so ist der Transistor T2a der zweiten Stromquelle SQ2 stromlos und der Strom am Ausgang der ersten Stromquelle SQ1 wird im Wesentlichen durch den ersten Spannungsteiler R1, R2 bestimmt. Der erste Kondensator C1 wird durch den fließenden Strom aufgeladen und seine Spannung steigt linear mit der Zeit an. Die Basis-Emitter-Diode des ersten Transistors T3 wird in dieser Zeit in Sperrrichtung betrieben, so dass der erste Transistor T3 stromlos bleibt. Das Potential an seinem Kollektorwiderstand R5 betragt dementsprechend 0 V (Low Pegel).If the output Q of the RS flip-flop RS-FF 0 V, the transistor T2a of the second current source SQ2 is de-energized and the current at the output of the first current source SQ1 is essentially determined by the first voltage divider R1, R2. The first capacitor C1 is charged by the flowing current and its voltage increases linearly with time. The base-emitter diode of the first transistor T3 is operated in the reverse direction during this time, so that the first transistor T3 remains currentless. The potential at its collector resistor R5 is accordingly 0 V (low level).

Erreicht die Spannung am ersten Kondensator C1 annähernd das Niveau des hohen Versorgungspotentials +5 V, so sättigt der Ausgangstransistor T1a der ersten Stromquelle SQ1. Zugleich wird – bedingt durch den ersten Spannungsteiler R1, R2 und die Flussspannung des als Diode geschalteten Eingangstransistors T2b der zweiten Stromquelle SQ2 – der erste Transistor T3 leitend geschaltet. Er übernimmt nun den Ausgangsstrom der ersten Stromquelle SQ1 und schaltet damit die Spannung an seinem Kollektorwiderstand R5 auf annähernd +5 V (High Pegel).When the voltage at the first capacitor C1 reaches approximately the level of the high supply potential +5 V, the output transistor T1a saturates the first current source SQ1. At the same time - due to the first voltage divider R1, R2 and the forward voltage of the diode-connected input transistor T2b of the second current source SQ2 - the first transistor T3 is turned on. It now takes over the output current of the first current source SQ1 and thus switches the voltage at its collector resistor R5 to approximately +5 V (high level).

Hat der Steuerausgang Q des RS-Flip-Flops RS-FF +5 V, so ist der Transistor T1a der ersten Stromquelle SQ1 stromlos und der Strom der zweiten Stromquelle SQ2 wird im Wesentlichen durch den zweiten Spannungsteiler R3, R4 bestimmt. Der am Ausgang der zweiten Stromquelle SQ2 angeschlossene erste Kondensator C1 wird durch den fließenden Strom entladen und seine Spannung fällt linear mit der Zeit ab. Die Basis-Emitter-Diode des zweiten Transistors T4 wird in dieser Zeit in Sperrrichtung betrieben, so dass der zweite Transistor T4 stromlos bleibt. Das Potential an seinem Kollektorwiderstand R6 beträgt dementsprechend +5 V (High Pegel).If the control output Q of the RS flip-flop RS-FF +5 V, the transistor T1a of the first current source SQ1 is de-energized and the current of the second current source SQ2 is essentially determined by the second voltage divider R3, R4. The first capacitor C1 connected to the output of the second current source SQ2 is discharged by the flowing current and its voltage decreases linearly with time. The base-emitter diode of the second transistor T4 is operated in the reverse direction during this time, so that the second transistor T4 remains de-energized. The potential at its collector resistor R6 is accordingly +5 V (high level).

Erreicht die Spannung am ersten Kondensator C1 annähernd 0 V, so sättigt der Ausgangstransistor T2a der zweiten Stromquelle SQ2. Zugleich wird – bedingt durch den zweiten Spannungsteiler R3, R4 und die Flussspannung des als Diode geschalteten Eingangstransistors T2b der zweiten Stromquelle SQ2 – der zweite Transistor T4 leitend geschaltet. Er übernimmt nun den Ausgangsstrom der zweiten Stromquelle SQ2 und schaltet damit die Spannung an seinem Kollektorwiderstand R6 auf annähernd 0 V (Low Pegel).When the voltage at the first capacitor C1 reaches approximately 0 V, the output transistor T2a saturates the second current source SQ2. At the same time - due to the second voltage divider R3, R4 and the forward voltage of the diode-connected input transistor T2b of the second current source SQ2 - the second transistor T4 is turned on. It now takes over the output current of the second current source SQ2 and thus switches the voltage at its collector resistor R6 to approximately 0 V (low level).

Die Ausgangsspannung des ersten Transistors T3 liegt an Eingängen des als Inverter INV betriebenen NAND-Gatters an. Bei eingangsseitigem Low-Pegel schaltet dessen Ausgang auf High-Pegel und umgekehrt.The output voltage of the first transistor T3 is applied to inputs of the NAND gate operated as inverter INV. When the input level is low, its output switches to high level and vice versa.

Solange die beiden Steuereingänge R, S des RS-Flip-Flops RS-FF High-Pegel haben, ändern sich die Zustände von dessen Ausgängen Q und Q\ nicht. Schaltet ein Steuereingang R bzw. S von High-Pegel auf Low-Pegel, so springt der Ausgang des dazugehörigen Gatters NAND1 bzw. NAND2 auf High-Pegel und der Ausgang des jeweils anderen Gatters springt auf Low-Pegel.As long as the two control inputs R, S of the RS flip-flop RS-FF have high levels, the states of its outputs Q and Q \ do not change. If a control input R or S switches from high level to low level, then the output of the associated gate NAND1 or NAND2 jumps to high level and the output of the respective other gate jumps to low level.

Ais Startbedingung wird nun angenommen, dass der Steuerausgang Q des RS-Flip-Flops RS-FF Low-Pegel habe und der erste und der zweite Transistor T3 und T4 stromlos sind. Der Ausgang des ersten Transistors T3 hat Low-Pegel, so dass – durch den Inverter INV invertiert – der Rücksetzeingang R des RS-Flip-Flops RS-FF High-Pegel hat. Ebenso ist der zweite Transistor T4 stromlos, so dass der Setzeingang S des RS-Flip-Flops RS-FF High-Pegel hat. Dadurch wird die erste Stromquelle SQ1 stromführend geschaltet und der erste Kondensator C1 wird geladen. Erreicht die Spannung am ersten Kondensator C1 annähernd +5 V, so schaltet der erste Transistor T3 durch und sein Ausgang springt auf High-Pegel. Der Inverter INV übersetzt dies in einen Low-Pegel am Rücksetzeingang R des R-S-Flipflops, woraufhin der Steuerausgang Q des RS-Flip-Flops RS-FF auf High-Pegel springt. Dadurch wird die erste Stromquelle SQ1 stromlos geschaltet und die zweite Stromquelle SQ2 stromführend, wodurch der erste Kondensator C1 nun entladen wird.As a starting condition, it is now assumed that the control output Q of the RS flip-flop RS-FF Low level and the first and the second transistor T3 and T4 are de-energized. The output of the first transistor T3 has low level, so that - inverted by the inverter INV - the reset input R of the RS flip-flop RS-FF has high level. Likewise, the second transistor T4 is de-energized, so that the set input S of the RS flip-flop RS-FF has high level. Thereby, the first current source SQ1 is turned on and the first capacitor C1 is charged. When the voltage at the first capacitor C1 reaches approximately +5 V, the first transistor T3 turns on and its output jumps to high level. The inverter INV translates this to a low level at the reset input R of the RS flip-flop, whereupon the control output Q of the RS flip-flop RS-FF jumps to high level. As a result, the first current source SQ1 is de-energized and the second current source SQ2 energized, whereby the first capacitor C1 is now discharged.

Auch wird der erste Transistor T3 stromlos, sein Ausgangspegel fällt auf 0 V und der Ausgang des Inverters INV springt auf High-Pegel zurück. Erreicht die Spannung am ersten Kondensator C1 annähernd 0 V, so schaltet der zweite Transistor T4 durch und das Signal am Setzeingang S des RS-Flip-Flops RS-FF springt auf Low-Pegel. Dadurch schaltet das RS-Flip-Flops RS-FF um, so dass der Steuerausgang Q des RS-Flip-Flops RS-FF auf Low-Pegel springt. Damit ist die Eingangsbedingung erfüllt und der Ablauf beginnt erneut.Also, the first transistor T3 de-energized, its output level drops to 0 V and the output of the inverter INV jumps back to high level. When the voltage at the first capacitor C1 reaches approximately 0 V, the second transistor T4 turns on and the signal at the set input S of the RS flip-flop RS-FF jumps to low level. As a result, the RS flip-flop RS-FF switches, so that the control output Q of the RS flip-flop RS-FF jumps to low level. Thus the input condition is fulfilled and the process starts again.

Insgesamt ist somit ein Frequenzgenerator entstanden, dessen Frequenz im Wesentlichen durch die Werte der Widerstände der Spannungsteiler R1/R2 bzw. R3/R4 und den Wert des ersten Kondensators C1 bestimmt ist. Das Ausgangssignal ist dreieckförmig mit sehr guter Linearität, wobei der Spannungsbereich von annähernd 0 V bis annähernd +5 V reicht.Overall, a frequency generator has thus emerged whose frequency is essentially determined by the values of the resistors of the voltage divider R1 / R2 or R3 / R4 and the value of the first capacitor C1. The output signal is triangular with very good linearity, with the voltage range ranging from approximately 0V to approximately + 5V.

Im weiteren Verlauf wird eine negative Hilfsspannung benötigt, deren Strombelastbarkeit gering sein kann. An den Ausgängen Q, Q\ des RS-Flip-Flops RS-FF liegen gegenphasige Rechtecksignale mit +5 V und 0 V Pegel, hoher Frequenz und annähernd 50% Tastverhältnis an. Da diese Gatterausgänge in geringem Maße belastbar sind, ist eine Stromentnahme zulässig. Sie sind über einen zweiten Kondensator C2 bzw. einen dritten Kondensator C3 mit einem der beiden Eingänge eines mit vier Dioden D1, D2, D3, D4 gebildeten Doppelweggleichrichters verbunden, wobei die beiden Ausgänge des Doppelweggleichrichters mit den Anschlüssen eines vierten Kondensators C4 verbunden sind. Der mit den Kathoden der Dioden D3 und D4 verbundene Ausgangsanschluss des Doppelweggleichrichters ist mit Bezugspotential 0 verbunden. Am mit den Anoden der Dioden D1 und D2 verbundenen anderen Ausgangsanschluss ist folglich ein negatives Potential abgreifbar.In the course of a negative auxiliary voltage is required, the current carrying capacity may be low. At the outputs Q, Q \ of the RS flip-flop RS-FF, there are antiphase rectangular signals with +5 V and 0 V level, high frequency and approximately 50% duty cycle. Since these gate outputs can be loaded to a small extent, current drain is permitted. They are connected via a second capacitor C2 and a third capacitor C3 to one of the two inputs of a full-wave rectifier formed by four diodes D1, D2, D3, D4, the two outputs of the full-wave rectifier being connected to the terminals of a fourth capacitor C4. The output terminal of the full-wave rectifier connected to the cathodes of the diodes D3 and D4 is connected to reference potential 0. Consequently, a negative potential can be tapped off at the other output terminal connected to the anodes of the diodes D1 and D2.

Es werden also mit Hilfe des zweiten und dritten Kondensators C2 und C3, sowie der Dioden D1 bis D4 die Wechselspannungssignale zunächst auf +0,7 V und ca. 3,6 V geklemmt. Diese Signale werden dann durch die Dioden D1 bis D4 gleichgerichtet und am vierten Kondensator C4 gefiltert. Dadurch entsteht eine negative Hilfsspannung von ca. –3 V mit einer Strombelastbarkeit von ca. 5 mA. Durch die zweiphasige Gleichrichtung ist die Welligkeit der Hilfsspannung sehr gering.Thus, with the aid of the second and third capacitors C2 and C3, as well as the diodes D1 to D4, the alternating voltage signals are first clamped to +0.7 V and approximately 3.6 V. These signals are then rectified by the diodes D1 to D4 and filtered on the fourth capacitor C4. This creates a negative auxiliary voltage of approx. -3 V with a current-carrying capacity of approx. 5 mA. Due to the two-phase rectification, the ripple of the auxiliary voltage is very low.

Ein dritter Transistor T5 und ein vierter Transistor T8 bilden einen Differenzverstärker, der emitterseitig mit einer als Stromspiegel ausgebildeten dritten Stromquelle SQ3 gespeist wird. Der Ausgangsstrom der dritten Stromquelle SQ3 wird durch den Wert eines eingangsseitigen siebten Widerstands R7, sowie durch die Spannungsdifferenz von +5 V Versorgungspotential und dem Wert der negativen Hilfsspannungsquelle von –3 V bestimmt. Die Basis-Emitter-Spannung des als Diode geschalteten Eingangstransistors der dritten Stromquelle SQ3, sowie dessen Stromübersetzungsverhältnis sind gegebenenfalls zu berücksichtigen.A third transistor T5 and a fourth transistor T8 form a differential amplifier which is fed on the emitter side with a third current source SQ3 designed as a current mirror. The output current of the third current source SQ3 is determined by the value of an input-side seventh resistor R7, and by the voltage difference of +5 V supply potential and the value of the negative auxiliary voltage source of -3 V. The base-emitter voltage of the diode-connected input transistor of the third current source SQ3, as well as its current transmission ratio may need to be considered.

Die Versorgung aus einer negativen Hilfsspannung erlaubt es, den Differenzverstärker T5, T8 ohne Begrenzung bis zu einer unteren Eingangsspannung von 0 V zu betreiben.The supply from a negative auxiliary voltage makes it possible to operate the differential amplifier T5, T8 without limitation up to a lower input voltage of 0 V.

Der vierte Transistor T8 ist über einen zehnten Widerstand R10 mit dem Eingangsanschluss V_In des Pulsweitenmodulators verbunden, an den das zu modulierende Eingangssignal angelegt wird.The fourth transistor T8 is connected via a tenth resistor R10 to the input terminal V_In of the pulse width modulator, to which the input signal to be modulated is applied.

Der dritte Transistor T5 ist mit dem ersten Anschluss A des ersten Kondensators C1 verbunden. Die Spannungswerte am ersten Kondensators C1 (ca. 0 V bis ca. 5 V) sind sehr groß im Vergleich zum linearen Bereich des Differenzverstärkers T5, T8 (< 0,1 V), so dass mit guter Näherung angenommen werden kann, dass stets entweder der erste Transistor T5 oder der zweite Transistor T8 stromführend ist, während der jeweils andere Transistor stromlos ist.The third transistor T5 is connected to the first terminal A of the first capacitor C1. The voltage values at the first capacitor C1 (about 0 V to about 5 V) are very large compared to the linear range of the differential amplifier T5, T8 (<0.1 V), so that it can be assumed with good approximation that either always the first transistor T5 or the second transistor T8 is energized, while the other transistor is de-energized.

Der Kollektor des zweiten Transistors T8 ist mit einer weiteren Stromspiegelschaltung T7 verbunden, deren Ausgang wiederum mit einem achten Widerstand R8 verbunden ist. Ist nun das Eingangssignal am Eingangsanschluss V_In größer als die Dreiecksspannung am ersten Kondensator C1, so ist der vierte Transistor T8 stromführend. Sein Kollektorstrom speist nun die Stromspiegelschaltung T7, die daraufhin ebenfalls stromführend wird und das Ausgangsignal PWM_Out am achten Widerstand R8 auf High-Pegel schaltet.The collector of the second transistor T8 is connected to a further current mirror circuit T7 whose output is in turn connected to an eighth resistor R8. Now, if the input signal at the input terminal V_In is greater than the triangular voltage at the first capacitor C1, the fourth transistor T8 is energized. Its collector current now feeds the current mirror circuit T7, which then also becomes live and switches the output signal PWM_Out at the eighth resistor R8 to high level.

Ist die Eingangsspannung am Eingangsanschluss V_In kleiner als die Dreiecksspannung am ersten Kondensator C1, so ist der vierte Transistor T8 stromlos. Ebenso wird die Stromspiegelschaltung T7 stromlos, woraufhin das Ausgangsignal PWM_Out am achten Widerstand R8 auf Low-Pegel schaltet. If the input voltage at the input terminal V_In is less than the delta voltage at the first capacitor C1, then the fourth transistor T8 is de-energized. Similarly, the current mirror circuit T7 is de-energized, whereupon the output signal PWM_Out on eighth resistor R8 switches to low level.

Die Anordnung aus dem vierten Transistor T8 und der Stromspiegelschaltung T7 hat mehrere Vorteile. Zum einen kann der vierte Transistor T8 bis zu einer oberen Eingangsspannung von annähernd +5 V ohne Begrenzung betrieben werden. Die Eingangsspannung der Stromspiegelschaltung T7 beträgt ca. 0,7 V, die Sättigungsspannung des vierten Transistors T8 ca. 0,2 V und dessen Basis-Emitter-Spannung ca. 0,7 V, der vierte Transistor T8 sättigt also bei ca. 5 V – 0,7 V- 0,2 V + 0,7 V = ca. 4,8 V. Des Weiteren ist die Lastimpedanz (Eingangstransistor der Stromspiegelschaltung T7) des vierten Transistors T8 wechselspannungsmäßig sehr niederohmig. Dadurch wird verhindert, dass die Rückwirkungskapazität des Transistors zusätzlich umgeladen werden muss (Vermeidung des Miller-Effektes). Dies hat wiederum entscheidenden Einfluss auf die Bandbreite des Differenzverstärkers. Auch ist die Ansteuerimpedanz des Ausgangstransistors der Stromspiegelschaltung T7 niederohmig, so dass auch dieser Transistor schnell schaltet. Weiterhin ist zu beachten, dass bei Betrieb im linearen Arbeitsbereich des Differenzverstärkers keiner der Transistoren T5 bis T8 sättigt, so dass eine eventuelle Sättigungsverzögerung vermieden wird.The arrangement of the fourth transistor T8 and the current mirror circuit T7 has several advantages. First, the fourth transistor T8 can be operated up to an upper input voltage of approximately +5 V without limitation. The input voltage of the current mirror circuit T7 is about 0.7 V, the saturation voltage of the fourth transistor T8 about 0.2 V and its base-emitter voltage about 0.7 V, the fourth transistor T8 thus saturates at about 5 V. - 0.7 V - 0.2 V + 0.7 V = about 4.8 V. Furthermore, the load impedance (input transistor of the current mirror circuit T7) of the fourth transistor T8 is AC voltage very low. This prevents that the reaction capacity of the transistor must be additionally reloaded (avoiding the Miller effect). This in turn has a decisive influence on the bandwidth of the differential amplifier. Also, the drive impedance of the output transistor of the current mirror circuit T7 is low-resistance, so that this transistor switches quickly. Furthermore, it should be noted that when operating in the linear operating range of the differential amplifier none of the transistors T5 to T8 saturates, so that a possible saturation delay is avoided.

Die Schaltung wurde bei einer Schaltfrequenz von 200 kHz in einem Tastverhältnisbereich von 0% bis 100% erfolgreich getestet, wobei auch sehr kleine/große Tastverhältnisse problemlos darstellbar waren. Dies zeigt die hohe Bandbreite des Komparators.The circuit was successfully tested at a switching frequency of 200 kHz in a duty cycle range of 0% to 100%, whereby even very small / large duty cycles were easily represented. This shows the high bandwidth of the comparator.

Der Steuereingang des vierten Transistors T8 ist über einen neunten Widerstand R9 mit dem Eingangsanschluss V_In und über die Laststrecke eines fünften Transistors T9 mit dem niederen Versorgungspotential 0 verbunden. Der Steuereingang des fünften Transistors T9 ist über einen zehnten Widerstand R10 mit dem niederen Versorgungspotential 0 verbunden und bildet einen Schaltanschluss PWM_Off zum Ein- und Ausschalten des Pulsweitenmodulators. Mit Hilfe des zehnten Widerstandes R10 wird dann das Basispotential des vierten Transistors T8 auf 0 V geklemmt. Dieser Wert liegt unterhalb der Dreiecksspannung am ersten Kondensator C1, so dass der dritte Transistor T5 sicher leitend bleibt und der vierte Transistor T8 sicher sperrt. Entsprechend hat das Signal PWM_Out am Ausgangsanschluss dauerhaft Low-Pegel. Der zehnte Widerstand R10 dient dem Zweck, bei fehlendem Ansteuersignal den fünften Transistor T9 ausgeschaltet zu halten.The control input of the fourth transistor T8 is connected via a ninth resistor R9 to the input terminal V_In and via the load path of a fifth transistor T9 to the low supply potential 0. The control input of the fifth transistor T9 is connected to the low supply potential 0 via a tenth resistor R10 and forms a switching connection PWM_Off for switching the pulse width modulator on and off. With the aid of the tenth resistor R10, the base potential of the fourth transistor T8 is then clamped to 0 V. This value is below the delta voltage at the first capacitor C1, so that the third transistor T5 remains reliably conductive and the fourth transistor T8 reliably blocks. Accordingly, the signal PWM_Out at the output terminal permanently low level. The tenth resistor R10 serves the purpose of keeping the fifth transistor T9 switched off in the absence of a drive signal.

2 zeigt eine zweite Ausführungsvariante zur Auskopplung des Ausgangssignals des Komparators des Pulsweitenmodulators. Dort ist die Stromspiegelschaltung T7 um drei weitere Widerstände R11, 12, 13 erweitert, wobei die wobei die Emitter der Stromspiegeltransistoren über Emitterwiderstände R11, R12 mit dem hohen Versorgungspotential +5 V und die Kollektoren der Stromspiegeltransistoren über Kollektorwiderstände R13, R8 mit dem niederen Versorgungspotential (0) verbunden sind. Der Emitteranschluss des Ausgangstransistors der Stromspiegeltransistoren T7 ist mit dem Kollektoranschluss des vierten Transistors T8 verbunden, so dass der Ausgangstansistor zusammen mit diesem eine Komplementär-Kaskodenschaltung bildet, wobei der Ausgangstransistor in Basisschaltung betrieben wird und ihm über seinen Emitterwiderstand R12 der Versorgungsstrom zugeführt wird. Das Ausgangssignal wird – wie bisher – am Kollektorwiderstand R8 des Ausgangstransistors abgegriffen. 2 shows a second embodiment variant for coupling the output signal of the comparator of the pulse width modulator. There, the current mirror circuit T7 is extended by three further resistors R11, 12, 13, wherein the emitters of the current mirror transistors via emitter resistors R11, R12 with the high supply potential +5 V and the collectors of the current mirror transistors via collector resistors R13, R8 with the low supply potential ( 0) are connected. The emitter terminal of the output transistor of the current mirror transistors T7 is connected to the collector terminal of the fourth transistor T8, so that the output transistor together with this forms a complementary cascode circuit, wherein the output transistor is operated in a base circuit and the supply current is supplied to it via its emitter resistor R12. The output signal is - as before - tapped at the collector resistor R8 of the output transistor.

Kaskodenschaltungen sind in der HF-Technik vorteilhaft, da sie wegen des fehlenden Miller-Effektes eine maximale Bandbreite besitzen. Auch kann der vierte Transistor T8 eingangsseitig bis +5 V ausgesteuert werden, da der Spannungsabfall am Emitterwiderstand R15 des Ausgangstransistors der Stromspiegelschaltung T7 kleiner als die Sättigungsspannung des Transistors gewählt werden kann.Cascode circuits are advantageous in RF technology because they have maximum bandwidth because of the missing Miller effect. Also, the fourth transistor T8 on the input side to +5 V can be controlled, since the voltage drop across the emitter resistor R15 of the output transistor of the current mirror circuit T7 can be selected to be smaller than the saturation voltage of the transistor.

Aufgrund der anderen Beschaltung des Ausgangstransistors muss nun jedoch ein weiterer Inverter INV' eingefügt werden, um die gleiche Polarität des Ausgangssignals zu erzielen wie bisher. Für diesen weiteren Inverter kann ein bisher ungenutztes Gatter einer integrierten Schaltung mit vier NAND-Gattern verwendet werden und verursacht somit keinen Zusatzaufwand.However, due to the different wiring of the output transistor, another inverter INV 'must now be inserted in order to achieve the same polarity of the output signal as before. For this further inverter, a hitherto unused gate of an integrated circuit with four NAND gates can be used and thus causes no additional expense.

Vorteilhaft ist jedoch, dass das Ausgangssignal des weiteren Inverters INV' Logikpegel hat und somit besser zur Weiterverarbeitung in nachfolgenden Schaltungen hinsichtlich Belastbarkeit, Schaltzeiten etc. geeignet ist.However, it is advantageous that the output signal of the further inverter INV 'has logic levels and is thus better suited for further processing in subsequent circuits with regard to load capacity, switching times, etc.

Die Transistordiode der Stromspiegelschaltung T7 bildet – zusammen mit deren Emitter- und Kollektorwiderständen R11 und R12 – eine temperaturkompensierte Basisversorgung des Ausgangstransitors.The transistor diode of the current mirror circuit T7 forms - together with their emitter and collector resistors R11 and R12 - a temperature-compensated basic supply of the output transistor.

Ist nun der vierte Transistor T8 stromlos (die Eingangsspannung V_in ist kleiner als die Spannung an der Basis des dritten Transistors T5), so ist der Ausgangstransistor der Stromspiegelschaltung T7 stromführend und an dessen Kollektorwiderstand R8 liegt ein High Potential. Wird der vierte Transistor T8 stromführend (die Eingangsspannung V_in ist größer als die Spannung an der Basis des dritten Transistors T5), übernimmt er den Strom durch den Kollektorwiderstand R15 und der Ausgangstransistor der Stromspiegelschaltung T7 wird stromlos. Am Kollektorwiderstand R8 liegt nun Low Potential.Now, if the fourth transistor T8 is de-energized (the input voltage V_in is smaller than the voltage at the base of the third transistor T5), the output transistor of the current mirror circuit T7 is energized and at its collector resistor R8 is a high potential. If the fourth transistor T8 is energized (the input voltage V_in is greater than the voltage at the base of the third transistor T5), it takes over the current through the collector resistor R15 and the output transistor of the current mirror circuit T7 is de-energized. The collector resistance R8 is now low potential.

Die Vorzüge der weiteren Ausführungsform sind ein erweiterter Aussteuerbereich des Modulators bis zur positiven Versorgungsspannung, eine größere Bandbreite wegen Basisschaltung des Ausgangstransistors und die Verwendung eines bereits vorhandenen Gatters sowie dessen Digitalausgang.The advantages of the further embodiment are an extended modulation range of the modulator up to the positive supply voltage, a larger bandwidth due to the base circuit of the output transistor and the use of an existing gate and its digital output.

Die erfindungsgemäße Schaltungsanordnung erfüllt sämtliche oben genannten Anforderungen zugleich. Ihre Herstellung ist mit einfachen Mitteln kostengünstig möglich und sie bietet sich zur weiteren Kostenreduktion durch Integration in einen integrierten Schaltkreis (ASIC) an. Die Transistoren der Stromspiegelschaltungen können sowohl mit Einzeltransistoren als auch mit Doppeltransistoren realisiert werden, wobei allerdings im ersten Fall die Toleranzen von Basis-Emitter-Spannung und Stromverstärkung zu berücksichtigen sind.The circuit arrangement according to the invention fulfills all the requirements mentioned above at the same time. They can be produced cost-effectively with simple means and they offer themselves for further cost reduction through integration into an integrated circuit (ASIC). The transistors of the current mirror circuits can be realized both with individual transistors and with double transistors, although in the first case, the tolerances of base-emitter voltage and current gain are taken into account.

Claims

Triangular signal generator having a first capacitor (C1), the first terminal (A) with one of a high supply potential (+5 V) operated first current source (SQ1) and one of a low supply potential (0) operated second current source (SQ2) and the second Terminal connected to reference potential (0), with a memory element (RS-FF) having a set (S) and a reset input (R) and two complementary outputs (Q, Q \), wherein one of the complementary outputs (Q, Q \) forms a control output (Q), the control output (Q) being connected to the current sources (SQ1, SQ2) such that its state determines whether the first current source (SQ1) charges the first capacitor (C1) or the second current source (SQ2) discharges the first capacitor (C1), comprising a first comparator (T3), its first input having a first comparison potential, its second input to the first terminal (A) of the first capacitor (C1), and its output to the R reset input (R) of the memory element (RS-FF) is connected to a second comparator (T4), the first input to a second reference potential, the second input to the first terminal (A) of the first capacitor (C1) and the output with the set input (S) of the memory element (RS-FF) is connected, characterized in that the first current source (SQ1) having a first current mirror circuit, the base of which is connected to the high supply potential (+5 V), and the second current source (SQ2 ) are formed with a second current mirror circuit whose base point is connected to the lower supply potential (0), wherein the non-connected to the supply potentials (+5 V, 0) terminals of the transistor diodes (T1b, T2b) of the current mirror circuits respectively via a voltage divider ( R1, R2 and R3, R4) are connected to each other and to the control output (Q) of the memory element (RS-FF) and wherein at the center taps the voltage divider (R1, R2 or R3, R4), the first and the second comparison potential can be tapped, that the first comparator with a first transistor (T3) and the second comparator with a second transistor (T4) are formed whose control terminals with the first or the second comparison potential and whose load paths are connected in series with a fifth (R5) or a sixth (R6) resistor between the first terminal (A) of the first capacitor (C1) and the low or the high supply potential (0, +5 V), wherein the connection points between the resistors (R5, R6) and the transistors (T3, T4) form the outputs of the comparators that the output of the first comparator (T3) via an inverter (INV) with the reset input (R) of the memory element (RS-FF) is connected, and that the lower supply potential (0) is the reference potential.

Pulse width modulator with a triangular signal generator according to claim 1, characterized by a comparator for comparing the triangular voltage on the first capacitor (C1) with an input voltage whose first input is connected to the first terminal (A) of the first capacitor (C1) is connected and whose second input (V_In) is connected to the input voltage, and with a between the high supply potential (+5 V) and a connection point (P) arranged third transistor (T5), one between the high supply potential (+5 V ) and the connection point (P) arranged fourth transistor (T8), one between the connection point (P) and a negative potential (-3 V) arranged third current source (SQ3) and one between the high supply potential (+5 V) and the fourth Transistor (T8) arranged current mirror circuit (T7) whose output terminal is connected via an eighth resistor (R8) to the lower supply potential (0) and forms the output of the pulse width modulator is formed.

Pulse width modulator with a triangular signal generator according to claim 1, characterized by a comparator for comparing the triangular voltage on the first capacitor (C1) with an input voltage whose first input is connected to the first terminal (A) of the first capacitor (C1) and whose second input ( V_In) is connected to the input voltage, and the one connected between the high supply potential (+5 V) and a connection point (P) third transistor (T5), one between the high supply potential (+5 V) and the connection point (P) arranged fourth transistor (T8), one between the connection point (P) and a negative potential (-3 V) arranged third current source (SQ3) and one between the high (+5 V) and the lower (0) supply potential arranged current mirror circuit (T7 ), wherein the emitters of the current mirror transistors via emitter resistors (R11, R12) with the high supply potential (+5 V) and the collectors of the current mirror transistors via collector resistors (R13, R8) are connected to the lower supply potential (0), wherein the emitter terminal of the output transistor of the current mirror circuit (T7) is connected to the collector terminal of the fourth transistor (T8) and the Collector terminal of the output transistor of the current mirror circuit (T7) forms the output of the pulse width modulator.

Pulse width modulator according to claim 2 or 3, characterized in that the control input of the fourth transistor (T8) via a ninth resistor (R9) to the second input and via the load path of a fifth transistor (T9) is connected to the lower supply potential (0), and that the control input of the fifth transistor (T9) via a tenth resistor (R10) to the lower supply potential (0) is connected and forms an input terminal (PWM_Off) for switching on and off of the pulse width modulator.

Pulse-width modulator according to claim 4, characterized in that the complementary outputs (Q, Q \) of the memory element (RS-FF) of the triangular signal generator in each case via a capacitor (C2, C3) with one of the two inputs of a diode (D1 to D4) formed Fully-wave rectifier are connected and that the two outputs of the full-wave rectifier are connected to the terminals of a fourth capacitor (C4), wherein the output terminal of the full-wave rectifier connected to the cathodes of the diodes (D3, D4) is connected to reference potential (0) and connected to the anodes the diode (D1, D2) connected to the other output terminal, the negative potential (-3 V) can be tapped and this output terminal is connected to the base of the third current source (SQ3).