WO2013098152A2 - Triangular signal generator, and pulse width modulator comprising such a triangular signal generator - Google Patents

Triangular signal generator, and pulse width modulator comprising such a triangular signal generator Download PDF

Info

Publication number
WO2013098152A2
WO2013098152A2 PCT/EP2012/076149 EP2012076149W WO2013098152A2 WO 2013098152 A2 WO2013098152 A2 WO 2013098152A2 EP 2012076149 W EP2012076149 W EP 2012076149W WO 2013098152 A2 WO2013098152 A2 WO 2013098152A2
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
input
output
capacitor
potential
Prior art date
Application number
PCT/EP2012/076149
Other languages
German (de)
French (fr)
Other versions
WO2013098152A3 (en
Inventor
Stephan Bolz
Original Assignee
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Gmbh filed Critical Continental Automotive Gmbh
Publication of WO2013098152A2 publication Critical patent/WO2013098152A2/en
Publication of WO2013098152A3 publication Critical patent/WO2013098152A3/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Definitions

  • Triangular signal generator and pulse width modulator with such a triangular signal generator Triangular signal generator and pulse width modulator with such a triangular signal generator
  • a pulse width modulator has the task to convert a - usually circulates - input signal into a digital signal whose duty cycle is proportional to the value of the input signal.
  • Typical applications of pulse width modulators are for
  • a pulse width modulator usually consists of a frequency generator which generates the modulation frequency and outputs at its output an approximately triangular or sawtooth-shaped signal. This signal is compared with an input signal in a voltage comparator connected to the frequency generator. Depending on whether the input signal is larger or smaller than the triangular / sawtooth signal, the output of the voltage comparator assumes the logic level High or Low.
  • the follow-up mode of the level change corresponds to that of the frequency generator and the duty cycle (ratio of high to low time duration) is proportional to the value of the input signal.
  • the invention relates on the one hand to a triangular signal generator and on the other hand to a pulse width modulator having such a triangular signal generator.
  • the triangular signal generator according to the invention is based on a triangular signal generator, as illustrated and described in "Halbleiterscibilstechnik” by Tieze / Schenk, Springer Verlag 1985, on page 464.
  • the known triangular signal generator is formed with a capacitor, the first terminal of which one of a high supply potential driven first current source and one operated from a lower supply potential second current source and the second terminal is connected to reference potential. It also has a memory element with a set and a reset input and two complementary outputs - commonly referred to as RS flip-flop -, wherein the control output is connected to the power sources such that its state determines whether the first power source the Capacitor charges or the second power source discharges the capacitor.
  • the current sources of this known triangular signal generator are formed with transistors in current-feedback emitter circuit, wherein only the first current source is switchable and has to deliver both the current to charge the capacitor and the current for the second current source in the on state.
  • the comparators for detecting the state of charge of the capacitor are formed with operational amplifiers.
  • the object is achieved by a generic triangular signal generator in which the first and the second comparator are formed with a first or second transistor whose control terminals are connected to the first and the second comparison, respectively. Potential are connected and their load paths are connected in series with a first and a second resistor between the first terminal of the capacitor and the low and the high supply potential, wherein the connection points between the resistors and the transistors form the outputs of the comparators.
  • the output of the first comparator is connected via an inverter to the set input of the memory element and the lower potential is equal to the reference potential.
  • the first power source with a first current mirror circuit whose base point with the high
  • Supply potential is connected and the second Stromguelle with a second current mirror circuit whose base is connected to the lower supply potential formed, wherein the not connected to the supply potentials terminals of the transistor diodes of the current mirror circuits are each connected via a voltage divider to each other and to the control output of the memory element and wherein at the center taps of the voltage divider, the first and the second comparison potential can be tapped.
  • the output signal has a very good linearity, wherein the voltage range extends through suitable choice of the resistors of the voltage divider of the first and second current mirror circuit approximately from the low to the high supply potential.
  • Another object of the invention is to provide a
  • the pulse width modulator according to the invention is formed with a triangular signal generator according to claim 1, wherein in accordance with the invention, a comparator for comparing the triangular voltage on the capacitor is used with an input voltage whose first input is connected to the first terminal of the capacitor and the second input to the input voltage is connected, and with a arranged between the high supply potential and a connection point third transistor, a arranged between the high supply potential and a connection point fourth transistor, disposed between the connection point and a negative potential third current mirror circuit and one between the high supply potential and the fourth Transistor arranged fourth current mirror circuit whose output terminal is connected via a third resistor to the lower supply potential and the output of the pulse width forms modulator is formed.
  • the fourth transistor can be operated up to an upper input voltage to approximately the positive supply potential without limitation.
  • the load impedance of the fourth transistor is very low-impedance in terms of AC voltage. This prevents that the reaction capacity of the transistor must be additionally reloaded. This in turn has a decisive influence on the bandwidth of the differential amplifier.
  • the drive impedance of the output transistor of the fourth current mirror circuit is low-impedance, so that this transistor switches quickly.
  • none of the transistors of the comparator so that a possible saturation delay is avoided.
  • the control input of the fourth transistor is connected via a fourth resistor to the second input and via the load path of a fifth transistor to the low supply potential, wherein the control input of the fifth transistor is connected via a sixth resistor to the lower supply potential and forms an input terminal for switching on and off of the pulse width modulator.
  • the duty cycle of the output signal of the pulse width modulator can be set to 0% in an advantageous manner.
  • Pulse width modulator the complementary outputs of the memory element of the triangular signal generator are each connected via a capacitor to one of the two inputs of a double-wave rectifier formed with diodes, wherein the two outputs of the full-wave rectifier are connected to the terminals of a fourth capacitor, wherein the output terminal connected to the cathodes of the diodes Double-way rectifier is connected to reference potential and at the connected to the anodes of the diodes other output terminal, the negative potential is tapped, and this output terminal is connected to the base of the third current mirror circuit.
  • a negative auxiliary voltage can be generated in a simple manner, which allows the differential amplifier of the comparator of the pulse width modulator without limitation up to a lower input voltage corresponding to the low supply potential to operate.
  • FIG. 1 is a detailed circuit diagram of an inventive
  • Pulse width modulator with a triangular signal generator according to the invention
  • FIG. 2 is a detailed circuit diagram of an inventive
  • the first current source SQ1 formed with a current mirror circuit is constructed in a known manner with two pnp transistors Tla, Tlb, which are connected with their base terminals to one another and with their emitter terminals to the positive supply potential + 5V.
  • Other values for the supply potential can also be selected, this is just an example. Other values may require adjustment to the levels of subsequent logic circuits.
  • the base terminal of one (Tlb) of the two transistors of the first power source SQ1 is connected to its collector terminal, so that only the base-emitter diode is active.
  • the second Stromguelle SQ2, with a current mirror circuit is formed, which consists of two npn transistors T2a, T2b whose base is connected to the low supply potential 0, which also acts as a reference potential.
  • the two current sources SQ1, SQ2 are connected to one another via the series connection of four resistors Rl to R4 on the input side.
  • the first resistor Rl and the second form Resistor R2 a first voltage divider and the third resistor R3 and the fourth resistor R4 a second voltage divider.
  • the outputs of the two current sources SQ1, SQ2 are formed by the collector terminals of the two transistors Tla and T2a and are connected to the first terminal A of a first capacitor Cl whose second terminal is connected to the reference potential 0.
  • the center tap of the first voltage divider Rl, R2 is connected to the base terminal of a first transistor T3, whose collector terminal is connected via a fifth resistor R5 to the reference potential 0 and whose emitter terminal is connected to the first terminal A of the first capacitor Cl.
  • the center tap of the second voltage divider R3, R4 is connected to the base terminal of a second transistor T4 whose collector terminal is also connected to the first terminal A of the first capacitor C1 via a sixth resistor R6 with the high supply potential + 5V and its emitter terminal.
  • the collector terminal of the first transistor T3 is connected via an inverter circuit INV, which is formed in the illustrated embodiment with a NAND gate, whose two inputs are connected to each other, with the reset input R of a known manner with two NAND gates NANDl, NAND2 RS Flip-flops RS-FF connected.
  • the collector terminal of the second transistor T4 is connected directly to the set input S of the RS flip-flop RS-FF.
  • the output Q of the RS flip-flop RS-FF is connected to the connection node of the first and the second voltage divider Rl, R2 and R3, R4 and forms the control output. Determine the values of the resistors Rl to R4 of the voltage dividers
  • Transistor T2a of the second current source SQ2 de-energized and the current at the output of the first current source SQl is essentially determined by the first voltage divider Rl, R2.
  • the first capacitor C1 is charged by the flowing current and its voltage increases linearly with time.
  • the base-emitter diode of the first transistor T3 is operated in the reverse direction during this time, so that the first transistor T3 remains currentless.
  • the potential at its collector resistor R5 is accordingly 0V (low level).
  • the transistor Tla of the first current source SQL is de-energized and the current of the second current source SQ2 is essentially determined by the second voltage divider R3, R4.
  • the at the exit of the second capacitor SQ2 connected first capacitor Cl is discharged by the flowing current and its voltage drops linearly with time.
  • the base-emitter diode of the second transistor T4 is operated in the reverse direction during this time, so that the second transistor T4 remains de-energized.
  • the potential at its collector resistor R6 is accordingly + 5V (high level).
  • the output transistor T2a When the voltage at the first capacitor Cl reaches approximately 0V, the output transistor T2a saturates the second current source SQ2. At the same time - due to the second voltage divider R3, R4 and the forward voltage of the diode-connected input transistor T2b of the second current source SQ2 - the second transistor T4 is turned on. It now takes over the output current of the second current source SQ2 and thus switches the voltage at its collector resistor R6 to approximately 0V (low level).
  • the output voltage of the first transistor T3 is applied to inputs of the NAND gate operated as inverter INV. When the input level is low, its output switches to high level and vice versa.
  • the control output Q of the RS flip-flop RS-FF has a low level and the first and second transistors T3 and T4 are de-energized.
  • the output of the first transistor T3 has low level, so that - by the inverter INV inverted - the reset input R of the RS flip-flop RS-FF has high level.
  • the second transistor T4 is de-energized, so that the set input S of the RS flip-flop RS-FF has high level.
  • the first power source SQ1 is energized and the first capacitor Cl is charged.
  • the first transistor T3 turns on and its output jumps to high level.
  • the inverter INV translates this into a low level at the reset input R of the RS flip-flop, whereupon the control output Q of the RS flip-flop RS-FF jumps to high level.
  • the first power source SQ1 is de-energized and the second power source SQ2 energized, whereby the first capacitor Cl is now discharged.
  • the first transistor T3 de-energized, its output level drops to 0V and the output of the inverter INV jumps back to high level.
  • the second transistor T4 turns on and the signal at the set input S of the RS flip-flop RS-FF jumps to low level.
  • the RS flip-flop RS-FF switches, so that the control output Q of the RS flip-flop RS-FF jumps to low level.
  • the input condition is fulfilled and the process starts again.
  • a frequency generator has thus emerged whose frequency is essentially determined by the values of the resistors of the voltage divider R1 / R2 or R3 / R4 and the value of the first capacitor C1.
  • the output signal is triangular with very good linearity, with the voltage range ranging from approximately 0V to approximately + 5V.
  • the current carrying capacity may be low.
  • Q, Q ⁇ of the RS flip-flop RS-FF are anti-phase square waves with + 5V and 0V level, high frequency and almost 50% duty cycle. Since these gate outputs can be loaded to a small extent, current drain is permitted. They are connected via a second capacitor C2 and a third capacitor C3 to one of the two inputs of a full-wave rectifier formed by four diodes D1, D2, D3, D4, the two outputs of the full-wave rectifier being connected to the terminals of a fourth capacitor C4.
  • the output terminal of the full-wave rectifier connected to the cathodes of the diodes D3 and D4 is connected to reference potential 0. Consequently, a negative potential can be tapped off at the other output terminal connected to the anodes of the diodes D1 and D2.
  • the alternating voltage signals are first clamped to +0, 7V and approximately 3.6V. These signals are then rectified by the diodes D1 to D4 and filtered on the fourth capacitor C4. This creates a negative auxiliary voltage of approx. -3V with a current carrying capacity of approx. 5mA. Due to the two-phase rectification, the ripple of the auxiliary voltage is very low.
  • a third transistor T5 and a fourth transistor T8 form a differential amplifier which is fed on the emitter side with a third current source SQ3 designed as a current mirror.
  • the output current of the third power source SQ3 is determined by the value of an input soapy seventh resistor R7, and by the voltage difference of + 5V supply potential and the value of the negative auxiliary voltage source of -3V.
  • the base-emitter voltage of the diode-connected input transistor of the third Stromguelle SQ3, as well as its current transmission ratio are optionally taken into account.
  • the supply from a negative auxiliary voltage makes it possible to operate the differential amplifier T5, T8 without limitation up to a lower input voltage of 0V.
  • the fourth transistor T8 is connected via a tenth resistor RIO to the input terminal V_In of the pulse width modulator, to which the input signal to be modulated is applied.
  • the third transistor T5 is connected to the first terminal A of the first capacitor Cl.
  • the voltage values at the first capacitor Cl are very large compared to the linear range of the differential amplifier T5, T8 ( ⁇ 0.1V), so that it can be assumed with good approximation that always either the first transistor T5 or the second transistor T8 is energized while the other transistor is de-energized.
  • the collector of the second transistor T8 is connected to a further current mirror circuit T7 whose output is in turn connected to an eighth resistor R8. Now, if the input signal at the input terminal V_In is greater than the delta voltage at the first capacitor Cl, the fourth transistor T8 is energized. His struström now feeds the current mirror circuit T7, which is then also energized and the output signal PWM_Out on eighth resistor R8 switches to high level.
  • the fourth transistor T8 is de-energized. Similarly, the current mirror circuit T7 is de-energized, whereupon the output signal PWM_Out on eighth resistor R8 switches to low level.
  • the arrangement of the fourth transistor T8 and the current mirror circuit T7 has several advantages. On the one hand, the fourth transistor T8 can be operated without limitation up to an upper input voltage of approximately + 5V.
  • the input voltage of the current mirror circuit T7 is approximately 0.7 V
  • the load impedance (input transistor of the current mirror circuit T7) of the fourth transistor T8 is AC voltage very low. This prevents that the reaction capacity of the transistor must be additionally reloaded (avoiding the Miller effect). This in turn has a decisive influence on the bandwidth of the differential amplifier.
  • the drive impedance of the output transistor of the current mirror circuit T7 is low-resistance, so that this transistor switches quickly.
  • none of the transistors T5 to T8 saturates, so that a possible saturation delay is avoided.
  • the circuit was successfully tested at a switching frequency of 200kHz in a duty cycle range of 0% to 100%, whereby even very small / large duty cycles were easily represented. This shows the high bandwidth of the comparator.
  • the control input of the fourth transistor T8 is connected via a ninth resistor R9 to the input terminal V_In and via the load path of a fifth transistor T9 to the lower one
  • the control input of the fifth transistor T9 is connected via a tenth resistor RIO to the low supply potential 0 and forms a switching connection PWM_Off for switching on and off of the Pulse width modulator.
  • the base potential of the fourth transistor T8 is then clamped to 0V. This value is below the delta voltage at the first capacitor Cl, so that the third transistor T5 remains reliably conductive and the fourth transistor T8 safely blocks. Accordingly, the signal PWM_Out at the output terminal permanently low level.
  • the tenth resistor RIO serves the purpose of keeping the fifth transistor T9 switched off in the absence of a drive signal.
  • FIG. 2 shows a second embodiment for decoupling the output signal of the comparator of the pulse width modulator.
  • the current mirror circuit T7 extended by three further resistors RH, 12, 13, wherein the emitters of the current mirror transistors via emitter resistors Rll, R12 with the high supply potential + 5V and the collectors of Stromspie- geltransistoren via collector resistors R13, R8 with the lower supply potential (0 ) are connected.
  • Emitter terminal of the output transistor of the current mirror transistors T7 is connected to the collector terminal of the fourth transistor T8, so that the toasttansistor together with this forms a complementary cascode circuit, wherein the output transistor is operated in a base circuit and it is supplied via its emitter resistor R12, the supply current.
  • the output signal is - as before - tapped at the collector resistor R8 of the output transistor.
  • Cascode circuits are advantageous in RF technology because they have maximum bandwidth because of the missing Miller effect.
  • the fourth transistor T8 can be controlled on the input side to + 5V, since the voltage drop on Emitter resistor R15 of the output transistor of the current mirror circuit T7 smaller than the saturation voltage of the transistor can be selected. Due to the different wiring of the output transistor, however, a further inverter INV must now be inserted in order to achieve the same polarity of the output signal as before. For this further inverter, a hitherto unused gate of an integrated circuit with four NAND gates can be used and thus causes no additional expense.
  • the output signal of the further inverter INV ' has logic levels and is thus better suited for further processing in subsequent circuits with regard to loadability, switching times, etc.
  • the transistor diode of the current mirror circuit T7 forms - together with their emitter and collector resistors Rll and R12 - a temperature-compensated basic supply of
  • the fourth transistor T8 is de-energized (the input voltage V_in is smaller than the voltage at the base of the third transistor T5), the output transistor of the current mirror circuit T7 is energized and at its collector resistor R8 is a high potential. If the fourth transistor T8 is energized (the input voltage V_in is greater than the voltage at the base of the third transistor T5), it takes over the current through the collector resistor R15 and the output transistor of the current mirror circuit T7 is de-energized. The collector resistance R8 is now low potential.
  • the advantages of the further embodiment are an extended modulation range of the modulator up to the positive supply voltage, a larger bandwidth due to the base circuit of the output transistor and the use of an existing gate and its digital output.
  • the circuit arrangement according to the invention fulfills all the requirements mentioned above at the same time. They can be produced cost-effectively with simple means and they offer themselves for further cost reduction through integration into an integrated circuit (ASIC).
  • the transistors of the current mirror circuits can be realized both with individual transistors and with double transistors, although in the first case, the tolerances of base-emitter voltage and current gain are taken into account.

Landscapes

  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

The invention relates to a triangular signal generator in which a capacitor (C1) is alternately charged and discharged by means of two current sources (SQ1, SQ2). According to the invention, the current sources (SQ1, SQ2) are formed by complementary current mirror circuits. The charge state of the capacitor (C1) is detected by means of two common-base transistors (T3, T4), and when a charge state is reached in which the respective current source (SQ1, SQ2) is in saturation, a flip-flop (FF) is switched, the output (Q) of said flip-flop switching the current sources (SQ1, SQ2). The invention further relates to a pulse width modulator comprising such a triangular signal generator, the output signal of said pulse width modulator being compared with an input signal (V_In) by means of a differential amplifier (T5, T8), the base point of which lies at a negative potential (-3V). The output of the differential amplifier (T5, T8) is set to a high level if the input voltage (V_In) is greater than the voltage at the capacitor (C1). The output signal of the differential amplifier (T5, T8) is out-coupled by means of a current mirror circuit (T7).

Description

Beschreibung description
Dreiecksignalgenerator und Pulsweitenmodulator mit einem solchen Dreiecksignalgenerator Triangular signal generator and pulse width modulator with such a triangular signal generator
Ein Pulsweitenmodulator hat die Aufgabe, ein - üblicherweise niederfreguentes - Eingangssignal in ein Digitalsignal zu wandeln, dessen Tastverhältnis proportional zum Wert des Eingangssignals ist. Typische Anwendungen von Pulsweitenmodulatoren sind zumA pulse width modulator has the task to convert a - usually niederfreguentes - input signal into a digital signal whose duty cycle is proportional to the value of the input signal. Typical applications of pulse width modulators are for
Beispiel Regler in Schaltwandlern oder Einrichtungen zur digitalen Signalerfassung. Ein Pulsweitenmodulator besteht dabei üblicherweise aus einem Freguenzgenerator, welcher die Modulati- onsfreguenz erzeugt und an seinem Ausgang ein etwa dreieck- oder sägezahnförmiges Signal ausgibt. Dieses Signal wird in einem an dem Freguenzgenerator angeschlossenen Spannungsvergleicher mit einem Eingangssignal verglichen. Abhängig davon, ob das Eingangssignal größer oder kleiner als das Dreieck-/Sägezahnsignal ist, nimmt der Ausgang des Spannungsvergleichers den Logikpegel High oder Low an. Die Folgetreguenz der Pegelwechsel entspricht dabei der des Freguenzgenerators und das Tastverhältnis (Verhältnis von High- zu Low-Zeitdauer ) ist proportional zum Wert des Eingangs Signals . Die Erfindung betrifft einerseits einen Dreiecksignalgenerator und andererseits einen Pulsweitenmodulator mit einem solchen Dreiecksignalgenerator . Example of controller in switching converters or digital signal acquisition devices. A pulse width modulator usually consists of a frequency generator which generates the modulation frequency and outputs at its output an approximately triangular or sawtooth-shaped signal. This signal is compared with an input signal in a voltage comparator connected to the frequency generator. Depending on whether the input signal is larger or smaller than the triangular / sawtooth signal, the output of the voltage comparator assumes the logic level High or Low. The follow-up mode of the level change corresponds to that of the frequency generator and the duty cycle (ratio of high to low time duration) is proportional to the value of the input signal. The invention relates on the one hand to a triangular signal generator and on the other hand to a pulse width modulator having such a triangular signal generator.
Der erfindungsgemäße Dreiecksignalgenerator geht dabei aus von einem Dreiecksignalgenerator, wie er in „Halbleiterschal- tungstechnik" von Tieze/Schenk, Springer Verlag 1985, auf S. 464 dargestellt und beschrieben ist. Der bekannte Dreiecksignalgenerator ist dabei mit einem Kondensator gebildet, dessen erster Anschluss mit einer aus einem hohen Versorgungspotential be- triebenen ersten Stromquelle und einer aus einer niederen Versorgungspotential betriebenen zweiten Stromquelle und dessen zweiter Anschluss mit Bezugspotential verbunden ist. Er weist außerdem ein Speicherelement mit einem Setz- und einem Rück- setzeingang und zwei komplementären Ausgängen - üblicherweise als RS-Flip-Flop bezeichnet - auf, wobei der Steuerausgang derart mit den Stromquellen verbunden ist, dass sein Zustand festlegt, ob die erste Stromquelle den Kondensator lädt oder die zweite Stromquelle den Kondensator entlädt. Er weist ferner einen ersten Komparator auf, dessen erster Eingang mit einem ersten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss dieses Kondensators verbunden ist und dessen Ausgang mit dem Setzeingang des Speicherelements verbunden ist und einem zweiten Komparator, dessen erster Eingang mit einem zweiten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss des Kondensators und dessen Ausgang mit dem Rücksetzeingang des Speicherelements verbunden ist. Die Stromquellen dieses bekannten Dreieckssignalgenerators sind dabei mit Transistoren in stromgegengekoppelter Emitterschaltung ge- bildet, wobei nur die erste Stromquelle schaltbar ausgebildet ist und im eingeschalteten Zustand sowohl den Strom zur Ladung des Kondensators als auch den Strom für die zweite Stromquelle liefern muss . Die Komparatoren zur Erkennung des Ladezustands des Kondensators sind mit Operationsverstärkern gebildet. The triangular signal generator according to the invention is based on a triangular signal generator, as illustrated and described in "Halbleiterschaltungstechnik" by Tieze / Schenk, Springer Verlag 1985, on page 464. The known triangular signal generator is formed with a capacitor, the first terminal of which one of a high supply potential driven first current source and one operated from a lower supply potential second current source and the second terminal is connected to reference potential. It also has a memory element with a set and a reset input and two complementary outputs - commonly referred to as RS flip-flop -, wherein the control output is connected to the power sources such that its state determines whether the first power source the Capacitor charges or the second power source discharges the capacitor. It also has a first comparator whose first input is connected to a first comparison potential whose second input is connected to the first terminal of this capacitor and whose output is connected to the set input of the memory element and a second comparator whose first input is connected to a second comparison potential. whose second input is connected to the first terminal of the capacitor and whose output is connected to the reset input of the memory element. The current sources of this known triangular signal generator are formed with transistors in current-feedback emitter circuit, wherein only the first current source is switchable and has to deliver both the current to charge the capacitor and the current for the second current source in the on state. The comparators for detecting the state of charge of the capacitor are formed with operational amplifiers.
Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung, einen Dreiecksignalgenerator anzugeben, der eine gute Linearität über nahezu den ganzen Versorgungsspannungsbereich aufweist . Based on this prior art, it is an object of the invention to provide a triangular signal generator having a good linearity over almost the entire supply voltage range.
Die Aufgabe wird gelöst durch einen gattungsgemäßen Dreieckssignalgenerator, bei dem der erste und der zweite Komparator mit einem ersten bzw. zweiten Transistor gebildet sind, deren Steueranschlüsse mit dem ersten bzw. dem zweiten Vergleichs- Potential verbunden sind und deren Laststrecken in Serie mit einem ersten bzw. einem zweiten Widerstand zwischen dem ersten Anschluss des Kondensators und dem niederen bzw. dem hohen Versorgungspotential verschaltet sind, wobei die Verbin- dungspunkte zwischen den Widerständen und den Transistoren die Ausgänge der Komparatoren bilden. Der Ausgang des ersten Komparators ist dabei über einen Inverter mit dem Setzeingang des Speicherelements verbunden und das niedere Potential ist gleich dem Bezugspotential . Außerdem ist die erste Stromguelle mit einer ersten Stromspiegelschaltung, deren Fußpunkt mit dem hohenThe object is achieved by a generic triangular signal generator in which the first and the second comparator are formed with a first or second transistor whose control terminals are connected to the first and the second comparison, respectively. Potential are connected and their load paths are connected in series with a first and a second resistor between the first terminal of the capacitor and the low and the high supply potential, wherein the connection points between the resistors and the transistors form the outputs of the comparators. The output of the first comparator is connected via an inverter to the set input of the memory element and the lower potential is equal to the reference potential. In addition, the first power source with a first current mirror circuit whose base point with the high
Versorgungspotential verbunden ist und die zweite Stromguelle mit einer zweiten Stromspiegelschaltung, deren Fußpunkt mit dem niederen Versorgungspotential verbunden ist, gebildet, wobei die nicht mit dem Versorgungspotentialen verbundenen Anschlüsse der Transistordioden der Stromspiegelschaltungen jeweils über einen Spannungsteiler miteinander und mit dem Steuerausgang des Speicherelements verbunden sind und wobei an den Mittenabgriffen der Spannungsteiler das erste bzw. das zweite Vergleichspotential abgreifbar sind. Supply potential is connected and the second Stromguelle with a second current mirror circuit whose base is connected to the lower supply potential formed, wherein the not connected to the supply potentials terminals of the transistor diodes of the current mirror circuits are each connected via a voltage divider to each other and to the control output of the memory element and wherein at the center taps of the voltage divider, the first and the second comparison potential can be tapped.
Bei dem erfindungsgemäßen Dreiecksignalgenerator weist das Ausgangs Signal eine sehr gute Linearität auf, wobei der Spannungsbereich durch geeignete Wahl der Widerstände der Spannungsteiler der ersten und zweiten Stromspiegelschaltung annähernd vom niederen bis zum hohen Versorgungspotential reicht . In the triangular signal generator according to the invention, the output signal has a very good linearity, wherein the voltage range extends through suitable choice of the resistors of the voltage divider of the first and second current mirror circuit approximately from the low to the high supply potential.
Eine weitere Aufgabe der Erfindung ist es, einen Another object of the invention is to provide a
Pulsweitenmodulator mit großer Bandbreite und einem Pulse width modulator with high bandwidth and one
Pulsweitenbereich von nahezu 0% bis 100 % mit großer Linearität anzugeben . Diese Aufgabe wird gelöst durch einen Pulsweitenmodulator gemäß Anspruch 2. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben . Pulse width range of nearly 0% to 100% with high linearity specify. This object is achieved by a pulse width modulator according to claim 2. Advantageous further developments are specified in the subclaims.
Der erfindungsgemäße Pulsweitenmodulator ist mit einem Dreiecksignalgenerator gemäß Anspruch 1 gebildet, wobei in erfindungsgemäßer Weise ein Komparator zum Vergleichen der dreieckförmigen Spannung am Kondensator mit einer Eingangsspannung verwendet wird, dessen erster Eingang mit dem ersten Anschluss des Kondensators verbunden ist und dessen zweiter Eingang mit der Eingangs Spannung verbunden ist, und der mit einem zwischen dem hohen Versorgungspotential und einem Verbindungspunkt angeordneten dritten Transistor, einem zwischen dem hohen Versorgungspotential und einem Verbindungspunkt angeordneten vierten Transistor, einer zwischen dem Verbindungspunkt und einem negativen Potential angeordneten dritten Stromspiegelschaltung und einer zwischen dem hohen Versorgungspotential und dem vierten Transistor angeordneten vierten Stromspiegelschaltung, deren Ausgangsanschluss über einen dritten Widerstand mit dem niederen Versorgungspotential verbunden ist und den Ausgang des Pulsweitenmodulators bildet, gebildet ist. The pulse width modulator according to the invention is formed with a triangular signal generator according to claim 1, wherein in accordance with the invention, a comparator for comparing the triangular voltage on the capacitor is used with an input voltage whose first input is connected to the first terminal of the capacitor and the second input to the input voltage is connected, and with a arranged between the high supply potential and a connection point third transistor, a arranged between the high supply potential and a connection point fourth transistor, disposed between the connection point and a negative potential third current mirror circuit and one between the high supply potential and the fourth Transistor arranged fourth current mirror circuit whose output terminal is connected via a third resistor to the lower supply potential and the output of the pulse width forms modulator is formed.
Durch die erfindungsgemäße Anordnung des vierten Transistors und der vierten Stromspiegelschaltung kann der vierte Transistor bis zu einer oberen Eingangsspannung bis annähernd dem positiven Versorgungspotential ohne Begrenzung betrieben werden. Desweiteren ist die Lastimpedanz des vierten Transistors wech- selspannungsmäßig sehr niederohmig. Dadurch wird verhindert, dass die Rückwirkungskapazität des Transistors zusätzlich umgeladen werden muss . Dies hat wiederum entscheidenden Einfluss auf die Bandbreite des Differenzverstärkers . Auch ist die Ansteuerimpedanz des Ausgangstransistors der vierten Stromspiegelschaltung niederohmig, sodass auch dieser Transistor schnell schaltet. Außerdem sättigt bei Betrieb im linearen Arbeitsbereich des Differenzverstärkers keiner der Transistoren des Komparators, sodass eine eventuelle Sättigungsverzögerung vermieden wird. The inventive arrangement of the fourth transistor and the fourth current mirror circuit, the fourth transistor can be operated up to an upper input voltage to approximately the positive supply potential without limitation. Furthermore, the load impedance of the fourth transistor is very low-impedance in terms of AC voltage. This prevents that the reaction capacity of the transistor must be additionally reloaded. This in turn has a decisive influence on the bandwidth of the differential amplifier. Also, the drive impedance of the output transistor of the fourth current mirror circuit is low-impedance, so that this transistor switches quickly. In addition, when operating in the linear operating range of the differential amplifier none of the transistors of the comparator, so that a possible saturation delay is avoided.
In einer vorteilhaften Weiterbildung des Pulsweitenmodulators ist der Steuereingang des vierten Transistors über einen vierten Widerstand mit dem zweiten Eingang und über die Laststrecke eines fünften Transistors mit dem niederen Versorgungspotential verbunden, wobei der Steuereingang des fünften Transistors über einen sechsten Widerstand mit dem niederen Versorgungspotential verbunden ist und einen Eingangsanschluss zum Ein- und Ausschalten des Pulsweitenmodulators bildet. Dadurch kann in vorteilhafter Weise das Tastverhältnis des Ausgangs Signals des Pulsweitenmodulators gezielt auf 0% gesetzt werden. In an advantageous development of the pulse width modulator, the control input of the fourth transistor is connected via a fourth resistor to the second input and via the load path of a fifth transistor to the low supply potential, wherein the control input of the fifth transistor is connected via a sixth resistor to the lower supply potential and forms an input terminal for switching on and off of the pulse width modulator. As a result, the duty cycle of the output signal of the pulse width modulator can be set to 0% in an advantageous manner.
In einer weiteren Ausgestaltung des erfindungsgemäßen In a further embodiment of the invention
Pulsweitenmodulators sind die komplementären Ausgänge des Speicherelements des Dreiecksignalgenerators jeweils über einen Kondensator mit einem der beiden Eingänge eines mit Dioden gebildeten Doppelweggleichrichters verbunden, wobei die beiden Ausgänge des Doppelweggleichrichters mit den Anschlüssen eines vierten Kondensators verbunden sind, wobei der mit den Kathoden der Dioden verbundenen Ausgangsanschluss des Doppelweg- gleichrichters mit Bezugspotential verbunden ist und am mit den Anoden der Dioden verbundenen anderen Ausgangsanschluss das negative Potential abgreifbar ist, und dieser Ausgangsanschluss mit dem Fußpunkt der dritten Stromspiegelschaltung verbunden ist . Pulse width modulator, the complementary outputs of the memory element of the triangular signal generator are each connected via a capacitor to one of the two inputs of a double-wave rectifier formed with diodes, wherein the two outputs of the full-wave rectifier are connected to the terminals of a fourth capacitor, wherein the output terminal connected to the cathodes of the diodes Double-way rectifier is connected to reference potential and at the connected to the anodes of the diodes other output terminal, the negative potential is tapped, and this output terminal is connected to the base of the third current mirror circuit.
Hierdurch kann auf einfache Weise eine negative Hilfs Spannung erzeugt werden, die es erlaubt, den Differenzverstärker des Komparators des Pulsweitenmodulators ohne Begrenzung bis zu einer unteren Eingangsspannung, die dem niederen Versorgungspotential entspricht, zu betreiben. As a result, a negative auxiliary voltage can be generated in a simple manner, which allows the differential amplifier of the comparator of the pulse width modulator without limitation up to a lower input voltage corresponding to the low supply potential to operate.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher erläutert werden. Dabei zeigt The invention will be explained in more detail using an exemplary embodiment with the aid of a figure. It shows
Figur 1 ein detailliertes Schaltbild eines erfindungsgemäßen Figure 1 is a detailed circuit diagram of an inventive
Pulsweitenmodulators mit einem erfindungsgemäßen Dreiecksignalgenerator und  Pulse width modulator with a triangular signal generator according to the invention and
Figur 2 ein detailliertes Schaltbild einer erfindungsgemäßen Figure 2 is a detailed circuit diagram of an inventive
Ausführungsvariante eines Komparators eines Pulsweitenmodulators . In Figur 1 ist die erste, mit einer Stromspiegelschaltung gebildete Stromguelle SQ1 in bekannter Weise mit zwei pnp-Transistoren Tla, Tlb aufgebaut, die mit ihren Basisanschlüssen miteinander und mit ihren Emitteranschlüssen mit dem positiven Versorgungspotential +5V verbunden sind. Es können auch andere Werte für das Versorgungspotential gewählt werden, es handelt sich hier nur um ein Beispiel. Bei anderen Werten muss ggf. eine Anpassung an die Pegel nachfolgender Logikschaltungen erfolgen. Der Basisanschluss des einen (Tlb) der beiden Transistoren der ersten Stromguelle SQ1 ist mit seinem Kol- lektoranschluss verbunden, so dass lediglich die Basis-Emitter-Diode aktiv ist. In gleicher Weise ist die zweite Stromguelle SQ2, mit einer Stromspiegelschaltung gebildet, die aus zwei npn-Transitoren T2a, T2b besteht, deren Fußpunkt mit dem niederen Versorgungspotential 0 verbunden ist, das gleichzeitig als Bezugspotential fungiert.  Embodiment of a comparator of a pulse width modulator. In FIG. 1, the first current source SQ1 formed with a current mirror circuit is constructed in a known manner with two pnp transistors Tla, Tlb, which are connected with their base terminals to one another and with their emitter terminals to the positive supply potential + 5V. Other values for the supply potential can also be selected, this is just an example. Other values may require adjustment to the levels of subsequent logic circuits. The base terminal of one (Tlb) of the two transistors of the first power source SQ1 is connected to its collector terminal, so that only the base-emitter diode is active. Similarly, the second Stromguelle SQ2, with a current mirror circuit is formed, which consists of two npn transistors T2a, T2b whose base is connected to the low supply potential 0, which also acts as a reference potential.
Die beiden Stromguellen SQ1, SQ2 sind eingangsseitig über die Reihenschaltung von vier Widerstanden Rl bis R4 miteinander verbunden. Dabei bilden der erste Widerstand Rl und der zweite Widerstand R2 einen ersten Spannungsteiler und der dritte Widerstand R3 und der vierte Widerstand R4 einen zweiten Spannungsteiler. Die Ausgänge der beiden Stromguellen SQ1, SQ2 werden von der Kollektoranschlüssen der beiden Transistoren Tla bzw. T2a gebildet und sind mit dem ersten Anschluss A eines ersten Kondensators Cl verbunden, dessen zweiter Anschluss mit dem Bezugspotential 0 verbunden ist. The two current sources SQ1, SQ2 are connected to one another via the series connection of four resistors Rl to R4 on the input side. In this case, the first resistor Rl and the second form Resistor R2 a first voltage divider and the third resistor R3 and the fourth resistor R4 a second voltage divider. The outputs of the two current sources SQ1, SQ2 are formed by the collector terminals of the two transistors Tla and T2a and are connected to the first terminal A of a first capacitor Cl whose second terminal is connected to the reference potential 0.
Der Mittenabgriff des ersten Spannungsteilers Rl, R2 ist mit dem Basisanschluss eines ersten Transistors T3 verbunden, dessen Kollektoranschluss über einen fünften Widerstand R5 mit dem Bezugspotential 0 und dessen Emitteranschluss mit dem ersten Anschluss A des ersten Kondensators Cl verbunden ist. In gleicher Weise ist der Mittenabgriff des zweiten Spannungsteilers R3, R4 mit dem Basisanschluss eines zweiten Transistors T4 verbunden, dessen Kollektoranschluss über einen sechsten Widerstand R6 mit dem hohen Versorgungspotential +5V und dessen Emitteranschluss ebenfalls mit dem ersten Anschluss A des ersten Kondensators Cl verbunden ist. The center tap of the first voltage divider Rl, R2 is connected to the base terminal of a first transistor T3, whose collector terminal is connected via a fifth resistor R5 to the reference potential 0 and whose emitter terminal is connected to the first terminal A of the first capacitor Cl. In the same way, the center tap of the second voltage divider R3, R4 is connected to the base terminal of a second transistor T4 whose collector terminal is also connected to the first terminal A of the first capacitor C1 via a sixth resistor R6 with the high supply potential + 5V and its emitter terminal.
Der Kollektoranschluss des ersten Transistors T3 ist über eine InverterSchaltung INV, die im dargestellten Ausführungsbeispiel mit einem NAND-Gatter gebildet ist, dessen beide Eingänge miteinander verbunden sind, mit dem Rücksetzeingang R eines in bekannter Weise mit zwei NAND-Gattern NANDl, NAND2 gebildeten RS-Flip-Flops RS-FF verbunden. Der Kollektoranschluss des zweiten Transistors T4 ist direkt mit dem Setzeingang S des RS-Flip-Flops RS-FF verbunden. Der Ausgang Q des RS-Flip-Flops RS-FF ist mit dem Verbindungsknoten des ersten und des zweiten Spannungsteilers Rl, R2 und R3, R4 verbunden und bildet den Steuerausgang . Die Werte der Widerstände Rl bis R4 der Spannungsteiler bestimmenThe collector terminal of the first transistor T3 is connected via an inverter circuit INV, which is formed in the illustrated embodiment with a NAND gate, whose two inputs are connected to each other, with the reset input R of a known manner with two NAND gates NANDl, NAND2 RS Flip-flops RS-FF connected. The collector terminal of the second transistor T4 is connected directly to the set input S of the RS flip-flop RS-FF. The output Q of the RS flip-flop RS-FF is connected to the connection node of the first and the second voltage divider Rl, R2 and R3, R4 and forms the control output. Determine the values of the resistors Rl to R4 of the voltage dividers
- zusammen mit der Versorgungsspannung +5V und der Basis-Emitter-Spannung der Stromspiegeltransistoren Tlb, T2b - den am ersten Anschluss A des ersten Kondensators Cl fließenden Strom. Dabei wird der Verbindungsknoten der beiden Spannungsteiler durch den Steuerausgang Q des RS-Flip-Flops RS-FF zwischen dem Bezugspotential 0 und dem hohen Versorgungspotential +5V hin- und hergeschaltet. Hat der Ausgang Q des RS-Flip-Flops RS-FF 0V, so ist der- Together with the supply voltage + 5V and the base-emitter voltage of the current mirror transistors Tlb, T2b - the current flowing at the first terminal A of the first capacitor Cl current. In this case, the connection node of the two voltage divider by the control output Q of the RS flip-flop RS-FF between the reference potential 0 and the high supply potential + 5V switched back and forth. Has the output Q of the RS flip-flop RS-FF 0V, so is the
Transistor T2a der zweiten Stromquelle SQ2 stromlos und der Strom am Ausgang der ersten Stromquelle SQl wird im Wesentlichen durch den ersten Spannungsteiler Rl, R2 bestimmt. Der erste Kondensator Cl wird durch den fließenden Strom aufgeladen und seine Spannung steigt linear mit der Zeit an. Die Basis-Emitter-Diode des ersten Transistors T3 wird in dieser Zeit in Sperrrichtung betrieben, so dass der erste Transistor T3 stromlos bleibt. Das Potential an seinem Kollektorwiderstand R5 betragt dementsprechend 0V (Low Pegel) . Transistor T2a of the second current source SQ2 de-energized and the current at the output of the first current source SQl is essentially determined by the first voltage divider Rl, R2. The first capacitor C1 is charged by the flowing current and its voltage increases linearly with time. The base-emitter diode of the first transistor T3 is operated in the reverse direction during this time, so that the first transistor T3 remains currentless. The potential at its collector resistor R5 is accordingly 0V (low level).
Erreicht die Spannung am ersten Kondensator Cl annähernd das Niveau des hohen Versorgungspotentials +5V, so sättigt der Ausgangstransistor Tla der ersten Stromquelle SQl . Zugleich wirdWhen the voltage at the first capacitor C1 reaches approximately the level of the high supply potential + 5V, the output transistor Tla saturates the first current source SQ1. At the same time
- bedingt durch den ersten Spannungsteiler Rl, R2 und die Flussspannung des als Diode geschalteten Eingangstransistors T2b der zweiten Stromquelle SQ2 - der erste Transistor T3 leitend geschaltet. Er übernimmt nun den Ausgangsstrom der ersten Stromquelle SQl und schaltet damit die Spannung an seinem Kollektorwiderstand R5 auf annähernd +5V (High Pegel) . - Due to the first voltage divider Rl, R2 and the forward voltage of the diode-connected input transistor T2b of the second current source SQ2 - the first transistor T3 turned on. It now takes over the output current of the first current source SQl and thus switches the voltage at its collector resistor R5 to approximately + 5V (high level).
Hat der Steuerausgang Q des RS-Flip-Flops RS-FF +5V, so ist der Transistor Tla der ersten Stromquelle SQl stromlos und der Strom der zweiten Stromquelle SQ2 wird im Wesentlichen durch den zweiten Spannungsteiler R3, R4 bestimmt. Der am Ausgang der zweiten Stromquelle SQ2 angeschlossene erste Kondensator Cl wird durch den fließenden Strom entladen und seine Spannung fällt linear mit der Zeit ab. Die Basis-Emitter-Diode des zweiten Transistors T4 wird in dieser Zeit in Sperrrichtung betrieben, so dass der zweite Transistor T4 stromlos bleibt. Das Potential an seinem Kollektorwiderstand R6 beträgt dementsprechend +5V ( High Pegel ) . If the control output Q of the RS flip-flop RS-FF + 5V, the transistor Tla of the first current source SQL is de-energized and the current of the second current source SQ2 is essentially determined by the second voltage divider R3, R4. The at the exit of the second capacitor SQ2 connected first capacitor Cl is discharged by the flowing current and its voltage drops linearly with time. The base-emitter diode of the second transistor T4 is operated in the reverse direction during this time, so that the second transistor T4 remains de-energized. The potential at its collector resistor R6 is accordingly + 5V (high level).
Erreicht die Spannung am ersten Kondensator Cl annähernd 0V, so sättigt der Ausgangstransistor T2a der zweiten Stromquelle SQ2. Zugleich wird - bedingt durch den zweiten Spannungsteiler R3, R4 und die Flussspannung des als Diode geschalteten Eingangstransistors T2b der zweiten Stromquelle SQ2 - der zweite Transistor T4 leitend geschaltet. Er übernimmt nun den Aus- gangsstrom der zweiten Stromquelle SQ2 und schaltet damit die Spannung an seinem Kollektorwiderstand R6 auf annähernd 0V (Low Pegel) . When the voltage at the first capacitor Cl reaches approximately 0V, the output transistor T2a saturates the second current source SQ2. At the same time - due to the second voltage divider R3, R4 and the forward voltage of the diode-connected input transistor T2b of the second current source SQ2 - the second transistor T4 is turned on. It now takes over the output current of the second current source SQ2 and thus switches the voltage at its collector resistor R6 to approximately 0V (low level).
Die Ausgangsspannung des ersten Transistors T3 liegt an Eingängen des als Inverter INV betriebenen NAND-Gatters an. Bei ein- gangsseitigem Low-Pegel schaltet dessen Ausgang auf High-Pegel und umgekehrt . The output voltage of the first transistor T3 is applied to inputs of the NAND gate operated as inverter INV. When the input level is low, its output switches to high level and vice versa.
Solange die beiden Steuereingänge R, S des RS-Flip-Flops RS-FF High-Pegel haben, ändern sich die Zustände von dessen Ausgängen Q und Q\ nicht . Schaltet ein Steuereingang R bzw. S von High-Pegel auf Low-Pegel, so springt der Ausgang des dazugehörigen Gatters NANDl bzw. NAND2 auf High-Pegel und der Ausgang des jeweils anderen Gatters springt auf Low-Pegel. As long as the two control inputs R, S of the RS flip-flop RS-FF have high levels, the states of its outputs Q and Q \ do not change. If a control input R or S switches from high level to low level, the output of the associated gate NAND1 or NAND2 jumps to high level and the output of the respective other gate jumps to low level.
Ais Startbedingung wird nun angenommen, dass der Steuerausgang Q des RS-Flip-Flops RS-FF Low-Pegel habe und der erste und der zweite Transistor T3 und T4 stromlos sind. Der Ausgang des ersten Transistors T3 hat Low-Pegel, so dass - durch den Inverter INV invertiert - der Rücksetzeingang R des RS-Flip-Flops RS-FF High-Pegel hat. Ebenso ist der zweite Transistor T4 stromlos, so dass der Setzeingang S des RS-Flip-Flops RS-FF High-Pegel hat. Dadurch wird die erste Stromguelle SQ1 stromführend geschaltet und der erste Kondensator Cl wird geladen. Erreicht die Spannung am ersten Kondensator Cl annähernd +5V, so schaltet der erste Transistor T3 durch und sein Ausgang springt auf High-Pegel. Der Inverter INV übersetzt dies in einen Low-Pegel am Rücksetzeingang R des R-S- Flipflops, woraufhin der Steuerausgang Q des RS-Flip-Flops RS-FF auf High-Pegel springt. Dadurch wird die erste Stromguelle SQ1 stromlos geschaltet und die zweite Stromguelle SQ2 stromführend, wodurch der erste Kondensator Cl nun entladen wird. Auch wird der erste Transistor T3 stromlos, sein Ausgangspegel fällt auf 0V und der Ausgang des Inverters INV springt auf High-Pegel zurück. Erreicht die Spannung am ersten Kondensator Cl annähernd 0V, so schaltet der zweite Transistor T4 durch und das Signal am Setzeingang S des RS-Flip-Flops RS-FF springt auf Low-Pegel. Dadurch schaltet das RS-Flip-Flops RS-FF um, so dass der Steuerausgang Q des RS-Flip-Flops RS-FF auf Low-Pegel springt. Damit ist die Eingangsbedingung erfüllt und der Ablauf beginnt erneut . Insgesamt ist somit ein Freguenzgenerator entstanden, dessen Freguenz im Wesentlichen durch die Werte der Widerstände der Spannungsteiler R1/R2 bzw. R3/R4 und den Wert des ersten Kondensators Cl bestimmt ist. Das Ausgangssignal ist drei- eckförmig mit sehr guter Linearität, wobei der Spannungsbereich von annähernd 0V bis annähernd +5V reicht. As a starting condition, it is now assumed that the control output Q of the RS flip-flop RS-FF has a low level and the first and second transistors T3 and T4 are de-energized. The output of the first transistor T3 has low level, so that - by the inverter INV inverted - the reset input R of the RS flip-flop RS-FF has high level. Likewise, the second transistor T4 is de-energized, so that the set input S of the RS flip-flop RS-FF has high level. Thereby, the first power source SQ1 is energized and the first capacitor Cl is charged. When the voltage at the first capacitor C1 reaches approximately + 5V, the first transistor T3 turns on and its output jumps to high level. The inverter INV translates this into a low level at the reset input R of the RS flip-flop, whereupon the control output Q of the RS flip-flop RS-FF jumps to high level. As a result, the first power source SQ1 is de-energized and the second power source SQ2 energized, whereby the first capacitor Cl is now discharged. Also, the first transistor T3 de-energized, its output level drops to 0V and the output of the inverter INV jumps back to high level. When the voltage at the first capacitor Cl reaches approximately 0V, the second transistor T4 turns on and the signal at the set input S of the RS flip-flop RS-FF jumps to low level. As a result, the RS flip-flop RS-FF switches, so that the control output Q of the RS flip-flop RS-FF jumps to low level. Thus the input condition is fulfilled and the process starts again. Overall, a frequency generator has thus emerged whose frequency is essentially determined by the values of the resistors of the voltage divider R1 / R2 or R3 / R4 and the value of the first capacitor C1. The output signal is triangular with very good linearity, with the voltage range ranging from approximately 0V to approximately + 5V.
Im weiteren Verlauf wird eine negative Hilfsspannung benötigt, deren Strombelastbarkeit gering sein kann. An den Ausgängen Q, Q\ des RS-Flip-Flops RS-FF liegen gegenphasige Rechtecksignale mit +5V und 0V Pegel, hoher Freguenz und annähernd 50% Tastverhältnis an. Da diese Gatterausgänge in geringem Maße belastbar sind, ist eine Stromentnahme zulässig. Sie sind über einen zweiten Kondensator C2 bzw. einen dritten Kondensator C3 mit einem der beiden Eingänge eines mit vier Dioden Dl, D2, D3, D4 gebildeten Doppelweggleichrichters verbunden, wobei die beiden Ausgänge des Doppelweggleichrichters mit den Anschlüssen eines vierten Kondensators C4 verbunden sind. Der mit den Kathoden der Dioden D3 und D4 verbundene Ausgangsanschluss des Doppelweg- gleichrichters ist mit Bezugspotential 0 verbunden. Am mit den Anoden der Dioden Dl und D2verbundenen anderen Ausgangsanschluss ist folglich ein negatives Potential abgreifbar. In the course of a negative auxiliary voltage is required, the current carrying capacity may be low. At the outputs Q, Q \ of the RS flip-flop RS-FF are anti-phase square waves with + 5V and 0V level, high frequency and almost 50% duty cycle. Since these gate outputs can be loaded to a small extent, current drain is permitted. They are connected via a second capacitor C2 and a third capacitor C3 to one of the two inputs of a full-wave rectifier formed by four diodes D1, D2, D3, D4, the two outputs of the full-wave rectifier being connected to the terminals of a fourth capacitor C4. The output terminal of the full-wave rectifier connected to the cathodes of the diodes D3 and D4 is connected to reference potential 0. Consequently, a negative potential can be tapped off at the other output terminal connected to the anodes of the diodes D1 and D2.
Es werden also mit Hilfe des zweiten und dritten Kondensators C2 und C3, sowie der Dioden Dl bis D4 die Wechselspannungssignale zunächst auf +0, 7V und ca. 3,6V geklemmt. Diese Signale werden dann durch die Dioden Dl bis D4 gleichgerichtet und am vierten Kondensator C4 gefiltert. Dadurch entsteht eine negative Hilfsspannung von ca. -3V mit einer Strombelastbarkeit von ca. 5mA. Durch die zweiphasige Gleichrichtung ist die Welligkeit der Hilfsspannung sehr gering. Thus, with the aid of the second and third capacitors C2 and C3, as well as the diodes D1 to D4, the alternating voltage signals are first clamped to +0, 7V and approximately 3.6V. These signals are then rectified by the diodes D1 to D4 and filtered on the fourth capacitor C4. This creates a negative auxiliary voltage of approx. -3V with a current carrying capacity of approx. 5mA. Due to the two-phase rectification, the ripple of the auxiliary voltage is very low.
Ein dritter Transistor T5 und ein vierter Transistor T8 bilden einen Differenzverstärker, der emitterseitig mit einer als Stromspiegel ausgebildeten dritten Stromguelle SQ3 gespeist wird. Der Ausgangsstrom der dritten Stromguelle SQ3 wird durch den Wert eines eingangs seifigen siebten Widerstands R7, sowie durch die Spannungsdifferenz von +5V Versorgungspotential und dem Wert der negativen Hilfs spannungsguelle von -3V bestimmt. Die Basis-Emitter-Spannung des als Diode geschalteten Eingangstransistors der dritten Stromguelle SQ3, sowie dessen Stromübersetzungsverhältnis sind gegebenenfalls zu berücksichtigen. Die Versorgung aus einer negativen Hilfsspannung erlaubt es, den Differenzverstärker T5, T8 ohne Begrenzung bis zu einer unteren Eingangs Spannung von 0V zu betreiben. Der vierte Transistor T8 ist über einen zehnten Widerstand RIO mit dem Eingangsanschluss V_In des Pulsweitenmodulators verbunden, an den das zu modulierende Eingangs Signal angelegt wird. A third transistor T5 and a fourth transistor T8 form a differential amplifier which is fed on the emitter side with a third current source SQ3 designed as a current mirror. The output current of the third power source SQ3 is determined by the value of an input soapy seventh resistor R7, and by the voltage difference of + 5V supply potential and the value of the negative auxiliary voltage source of -3V. The base-emitter voltage of the diode-connected input transistor of the third Stromguelle SQ3, as well as its current transmission ratio are optionally taken into account. The supply from a negative auxiliary voltage makes it possible to operate the differential amplifier T5, T8 without limitation up to a lower input voltage of 0V. The fourth transistor T8 is connected via a tenth resistor RIO to the input terminal V_In of the pulse width modulator, to which the input signal to be modulated is applied.
Der dritte Transistor T5 ist mit dem ersten Anschluss A des ersten Kondensators Cl verbunden. Die Spannungswerte am ersten Kondensators Cl (ca. 0V bis ca. 5V) sind sehr groß im Vergleich zum linearen Bereich des Differenzverstärkers T5, T8 (< 0,1V), so dass mit guter Näherung angenommen werden kann, dass stets entweder der erste Transistor T5 oder der zweite Transistor T8 stromführend ist, während der jeweils andere Transistor stromlos ist . The third transistor T5 is connected to the first terminal A of the first capacitor Cl. The voltage values at the first capacitor Cl (about 0V to about 5V) are very large compared to the linear range of the differential amplifier T5, T8 (<0.1V), so that it can be assumed with good approximation that always either the first transistor T5 or the second transistor T8 is energized while the other transistor is de-energized.
Der Kollektor des zweiten Transistors T8 ist mit einer weiteren Stromspiegelschaltung T7 verbunden, deren Ausgang wiederum mit einem achten Widerstand R8 verbunden ist. Ist nun das Eingangssignal am Eingangsanschluss V_In größer als die Dreiecksspannung am ersten Kondensator Cl, so ist der vierte Transistor T8 stromführend. Sein Kollektorström speist nun die Stromspiegelschaltung T7, die daraufhin ebenfalls stromführend wird und das Ausgangsignal PWM_Out am achten Widerstand R8 auf High-Pegel schaltet. The collector of the second transistor T8 is connected to a further current mirror circuit T7 whose output is in turn connected to an eighth resistor R8. Now, if the input signal at the input terminal V_In is greater than the delta voltage at the first capacitor Cl, the fourth transistor T8 is energized. His Kollektorström now feeds the current mirror circuit T7, which is then also energized and the output signal PWM_Out on eighth resistor R8 switches to high level.
Ist die Eingangs Spannung am Eingangsanschluss V_In kleiner als die Dreiecksspannung am ersten Kondensator Cl, so ist der vierte Transistor T8 stromlos. Ebenso wird die Stromspiegelschaltung T7 stromlos, woraufhin das Ausgangsignal PWM_Out am achten Widerstand R8 auf Low-Pegel schaltet. Die Anordnung aus dem vierten Transistor T8 und der Stromspiegelschaltung T7 hat mehrere Vorteile. Zum einen kann der vierte Transistor T8 bis zu einer oberen Eingangsspannung von annähernd +5V ohne Begrenzung betrieben werden. Die Ein- gangsspannung der Stromspiegelschaltung T7 beträgt ca 0,7V, die Sättigungsspannung des vierten Transistors T8 ca. 0,2 V und dessen Basis-Emitter-Spannung ca. 0, 7V, der vierte Transistor T8 sättigt also bei ca. 5V - 0, 7V - 0, 2V +0, 7V =ca . 4, 8V. Des Weiteren ist die Lastimpedanz (Eingangstransistor der Stromspiegel- Schaltung T7) des vierten Transistors T8 wechselspannungsmäßig sehr niederohmig. Dadurch wird verhindert, dass die Rückwirkungskapazität des Transistors zusätzlich umgeladen werden muss (Vermeidung des Miller-Effektes). Dies hat wiederum entscheidenden Einfluss auf die Bandbreite des Differenzver- stärkers. Auch ist die Ansteuerimpedanz des Ausgangstransistors der Stromspiegelschaltung T7 niederohmig, so dass auch dieser Transistor schnell schaltet. Weiterhin ist zu beachten, dass bei Betrieb im linearen Arbeitsbereich des Differenzverstärkers keiner der Transistoren T5 bis T8 sättigt, so dass eine eventuelle Sättigungsverzögerung vermieden wird. If the input voltage at the input terminal V_In is less than the delta voltage at the first capacitor C1, then the fourth transistor T8 is de-energized. Similarly, the current mirror circuit T7 is de-energized, whereupon the output signal PWM_Out on eighth resistor R8 switches to low level. The arrangement of the fourth transistor T8 and the current mirror circuit T7 has several advantages. On the one hand, the fourth transistor T8 can be operated without limitation up to an upper input voltage of approximately + 5V. The input voltage of the current mirror circuit T7 is approximately 0.7 V, the saturation voltage of the fourth transistor T8 is approximately 0.2 V and its base-emitter voltage approximately 0.7 V, the fourth transistor T8 thus saturates at approximately 5V-0 , 7V - 0, 2V +0, 7V = approx. 4, 8V. Furthermore, the load impedance (input transistor of the current mirror circuit T7) of the fourth transistor T8 is AC voltage very low. This prevents that the reaction capacity of the transistor must be additionally reloaded (avoiding the Miller effect). This in turn has a decisive influence on the bandwidth of the differential amplifier. Also, the drive impedance of the output transistor of the current mirror circuit T7 is low-resistance, so that this transistor switches quickly. Furthermore, it should be noted that when operating in the linear operating range of the differential amplifier none of the transistors T5 to T8 saturates, so that a possible saturation delay is avoided.
Die Schaltung wurde bei einer Schaltfreguenz von 200kHz in einem Tastverhältnisbereich von 0% bis 100% erfolgreich getestet, wobei auch sehr kleine/große Tastverhältnisse problemlos darstellbar waren. Dies zeigt die hohe Bandbreite des Kompa- rators . The circuit was successfully tested at a switching frequency of 200kHz in a duty cycle range of 0% to 100%, whereby even very small / large duty cycles were easily represented. This shows the high bandwidth of the comparator.
Der Steuereingang des vierten Transistors T8 ist über einen neunten Widerstand R9 mit dem Eingangsanschluss V_In und über die Laststrecke eines fünften Transistors T9 mit dem niederenThe control input of the fourth transistor T8 is connected via a ninth resistor R9 to the input terminal V_In and via the load path of a fifth transistor T9 to the lower one
Versorgungspotential 0 verbunden. Der Steuereingang des fünften Transistors T9 ist über einen zehnten Widerstand RIO mit dem niederen Versorgungspotential 0 verbunden und bildet einen Schaltanschluss PWM_Off zum Ein- und Ausschalten des Pulsweitenmodulators. Mit Hilfe des zehnten Widerstandes RIO wird dann das Basispotential des vierten Transistors T8 auf 0V geklemmt. Dieser Wert liegt unterhalb der Dreiecksspannung am ersten Kondensator Cl, so dass der dritte Transistor T5 sicher leitend bleibt und der vierte Transistor T8 sicher sperrt. Entsprechend hat das Signal PWM_Out am Ausgangsanschluss dauerhaft Low-Pegel. Der zehnte Widerstand RIO dient dem Zweck, bei fehlendem Ansteuersignal den fünften Transistor T9 ausgeschaltet zu halten. Supply potential 0 connected. The control input of the fifth transistor T9 is connected via a tenth resistor RIO to the low supply potential 0 and forms a switching connection PWM_Off for switching on and off of the Pulse width modulator. With the aid of the tenth resistor RIO, the base potential of the fourth transistor T8 is then clamped to 0V. This value is below the delta voltage at the first capacitor Cl, so that the third transistor T5 remains reliably conductive and the fourth transistor T8 safely blocks. Accordingly, the signal PWM_Out at the output terminal permanently low level. The tenth resistor RIO serves the purpose of keeping the fifth transistor T9 switched off in the absence of a drive signal.
Figur 2 zeigt eine zweite Ausführungsvariante zur Auskopplung des Ausgangs Signals des Komparators des Pulsweitenmodulators. Dort ist FIG. 2 shows a second embodiment for decoupling the output signal of the comparator of the pulse width modulator. There is
die Stromspiegelschaltung T7 um drei weitere Widerstände RH, 12, 13 erweitert, wobei die wobei die Emitter der Stromspiegeltransistoren über Emitterwiderstände Rll, R12 mit dem hohen Versorgungspotential +5V und die Kollektoren der Stromspie- geltransistoren über Kollektorwiderstände R13, R8 mit dem niederen Versorgungspotential (0) verbunden sind. Der the current mirror circuit T7 extended by three further resistors RH, 12, 13, wherein the emitters of the current mirror transistors via emitter resistors Rll, R12 with the high supply potential + 5V and the collectors of Stromspie- geltransistoren via collector resistors R13, R8 with the lower supply potential (0 ) are connected. Of the
Emitteranschluss des Ausgangstransistors der Stromspiegeltransistoren T7 ist mit dem Kollektoranschluss des vierten Transistors T8 verbunden, so dass der Ausgangstansistor zusammen mit diesem eine Komplementär-Kaskodenschaltung bildet , wobei der Ausgangstransistor in Basisschaltung betrieben wird und ihm über seinen Emitterwiderstand R12 der Versorgungsstrom zugeführt wird. Das Ausgangs Signal wird - wie bisher - am Kollektorwiderstand R8 des Ausgangstransistors abgegriffen. Emitter terminal of the output transistor of the current mirror transistors T7 is connected to the collector terminal of the fourth transistor T8, so that the Ausgangstansistor together with this forms a complementary cascode circuit, wherein the output transistor is operated in a base circuit and it is supplied via its emitter resistor R12, the supply current. The output signal is - as before - tapped at the collector resistor R8 of the output transistor.
Kaskodenschaltungen sind in der HF-Technik vorteilhaft, da sie wegen des fehlenden Miller-Effektes eine maximale Bandbreite besitzen. Auch kann der vierte Transistor T8 eingangs seitig bis +5V ausgesteuert werden, da der Spannungsabfall am Emitterwiderstand R15 des Ausgangstransistors der Stromspiegelschaltung T7 kleiner als die Sättigungsspannung des Transistors gewählt werden kann. Aufgrund der anderen Beschaltung des Ausgangstransistors muss nun jedoch ein weiterer Inverter INV eingefügt werden, um die gleiche Polarität des Ausgangssignals zu erzielen wie bisher . Für diesen weiteren Inverter kann ein bisher ungenutztes Gatter einer integrierten Schaltung mit vier NAND-Gattern verwendet werden und verursacht somit keinen Zusatzaufwand. Cascode circuits are advantageous in RF technology because they have maximum bandwidth because of the missing Miller effect. Also, the fourth transistor T8 can be controlled on the input side to + 5V, since the voltage drop on Emitter resistor R15 of the output transistor of the current mirror circuit T7 smaller than the saturation voltage of the transistor can be selected. Due to the different wiring of the output transistor, however, a further inverter INV must now be inserted in order to achieve the same polarity of the output signal as before. For this further inverter, a hitherto unused gate of an integrated circuit with four NAND gates can be used and thus causes no additional expense.
Vorteilhaft ist jedoch, dass das Ausgangssignal des weiteren Inverters INV' Logikpegel hat und somit besser zur Weiterverarbeitung in nachfolgenden Schaltungen hinsichtlich Be- lastbarkeit, Schaltzeiten etc. geeignet ist. However, it is advantageous that the output signal of the further inverter INV 'has logic levels and is thus better suited for further processing in subsequent circuits with regard to loadability, switching times, etc.
Die Transistordiode der Stromspiegelschaltung T7 bildet - zusammen mit deren Emitter- und Kollektorwiderständen Rll und R12 - eine temperaturkompensierte Basisversorgung des The transistor diode of the current mirror circuit T7 forms - together with their emitter and collector resistors Rll and R12 - a temperature-compensated basic supply of
Ausgangstransitors. Output transistor.
Ist nun der vierte Transistor T8 stromlos (die Eingangsspannung V_in ist kleiner als die Spannung an der Basis des dritten Transistors T5), so ist der Ausgangstransistor der Strom- spiegelschaltung T7 stromführend und an dessen Kollektorwiderstand R8 liegt ein High Potential. Wird der vierte Transistor T8 stromführend (die Eingangsspannung V_in ist größer als die Spannung an der Basis des dritten Transistors T5), übernimmt er den Strom durch den Kollektorwiderstand R15 und der Aus- gangstransistor der Stromspiegelschaltung T7 wird stromlos. Am Kollektorwiderstand R8 liegt nun Low Potential. Now, if the fourth transistor T8 is de-energized (the input voltage V_in is smaller than the voltage at the base of the third transistor T5), the output transistor of the current mirror circuit T7 is energized and at its collector resistor R8 is a high potential. If the fourth transistor T8 is energized (the input voltage V_in is greater than the voltage at the base of the third transistor T5), it takes over the current through the collector resistor R15 and the output transistor of the current mirror circuit T7 is de-energized. The collector resistance R8 is now low potential.
Die Vorzüge der weiteren Ausführungsform sind ein erweiterter Aussteuerbereich des Modulators bis zur positiven Versor- gungsspannung, eine größere Bandbreite wegen Basisschaltung des Ausgangstransistors und die Verwendung eines bereits vorhandenen Gatters sowie dessen Digitalausgang. Die erfindungsgemäße Schaltungsanordnung erfüllt sämtliche oben genannten Anforderungen zugleich. Ihre Herstellung ist mit einfachen Mitteln kostengünstig möglich und sie bietet sich zur weiteren Kostenreduktion durch Integration in einen integrierten Schaltkreis (ASIC) an. Die Transistoren der Stromspiegel- Schaltungen können sowohl mit Einzeltransistoren als auch mit Doppeltransistoren realisiert werden, wobei allerdings im ersten Fall die Toleranzen von Basis-Emitter-Spannung und Stromverstärkung zu berücksichtigen sind. The advantages of the further embodiment are an extended modulation range of the modulator up to the positive supply voltage, a larger bandwidth due to the base circuit of the output transistor and the use of an existing gate and its digital output. The circuit arrangement according to the invention fulfills all the requirements mentioned above at the same time. They can be produced cost-effectively with simple means and they offer themselves for further cost reduction through integration into an integrated circuit (ASIC). The transistors of the current mirror circuits can be realized both with individual transistors and with double transistors, although in the first case, the tolerances of base-emitter voltage and current gain are taken into account.

Claims

Patentansprüche claims
1. Dreiecksignalgenerator 1. triangular signal generator
mit einem ersten Kondensator (Cl), dessen erster Anschluss (A) mit einer aus einem hohen Versorgungspotential (+5V) betriebenen ersten Stromguelle (SQ1) und einer aus einem niederen Versorgungspotential (0) betriebenen zweiten Stromguelle (SQ2) und dessen zweiter Anschluss mit Bezugspotential (0) verbunden ist, mit einem Speicherelement (RS-FF) mit einem Setz- (S) und einem Rücksetzeingang (R) und zwei komplementären Ausgängen (Q, Q\), wobei der Steuerausgang (Q) derart mit den Stromguellen (SQ1, SQ2 ) verbunden ist, dass sein Zustand festlegt, ob die erste Stromguelle (SQ1) den ersten Kondensator (Cl) lädt oder die zweite Stromguelle (SQ2) den ersten Kondensator (Cl) entlädt, mit einem ersten Komparator (T3) , dessen erster Eingang mit einem ersten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss (A) des ersten Kondensators (Cl), und dessen Ausgang mit dem Setzeingang (S) des Speicherelements (RS-FF) verbunden ist und with a first capacitor (Cl) whose first terminal (A) with a from a high supply potential (+ 5V) operated first Stromguelle (SQ1) and one of a lower supply potential (0) operated second Stromguelle (SQ2) and the second connection with Reference potential (0) is connected to a memory element (RS-FF) with a set (S) and a reset input (R) and two complementary outputs (Q, Q \), the control output (Q) in such a way with the Stromguellen ( SQ1, SQ2) that its state determines whether the first power source (SQ1) charges the first capacitor (Cl) or the second power source (SQ2) discharges the first capacitor (Cl), with a first comparator (T3) first input having a first comparison potential, whose second input is connected to the first terminal (A) of the first capacitor (Cl), and whose output is connected to the set input (S) of the memory element (RS-FF) and
mit einem zweiten Komparator (T4), dessen erster Eingang mit einem zweiten Vergleichspotential, dessen zweiter Eingang mit dem ersten Anschluss (A) des ersten Kondensators (Cl) und dessen Ausgang mit dem Rücksetzeingang (R) des Speicherelements (RS-FF) verbunden ist, with a second comparator (T4) whose first input is connected to a second comparison potential, whose second input is connected to the first terminal (A) of the first capacitor (Cl) and whose output is connected to the reset input (R) of the memory element (RS-FF) .
dadurch gekennzeichnet , characterized ,
dass die erste Stromguelle (SQ1) mit einer ersten Stromspiegelschaltung, deren Fußpunkt mit dem hohen Versorgungspotential (+5V) verbunden ist, und die zweite Stromguelle (SQ2) mit einer zweiten Stromspiegelschaltung, deren Fußpunkt mit dem niederen Versorgungspotential (0) verbunden ist, gebildet sind, wobei die nicht mit den Versorgungspotentialen (+5V, 0) verbundenen Anschlüsse der Transistordioden (Tlb, T2b) der Stromspiegelschaltungen jeweils über einen Spannungsteiler (Rl, R2 bzw. R3, R4) miteinander und mit dem Steuerausgang (Q) des Speicherelements (RS-FF) verbunden sind und wobei an den Mittenabgriffen der Spannungsteiler (Rl, R2 bzw. R3, R4 ) das erste bzw. das zweite Vergleichspotential abgreifbar sind, in that the first power source (SQ1) is formed with a first current mirror circuit whose base point is connected to the high supply potential (+ 5V) and the second power source (SQ2) is connected to a second current mirror circuit whose base point is connected to the low supply potential (0) are, wherein the not connected to the supply potentials (+ 5V, 0) terminals of the transistor diodes (Tlb, T2b) of the current mirror circuits each have a voltage divider (Rl, R2 or R3, R4) are connected to one another and to the control output (Q) of the memory element (RS-FF) and wherein the first and the second comparison potential can be tapped off at the center taps of the voltage dividers (R1, R2 or R3, R4),
dass der erste und der zweite Komparator mit einem ersten (T3) bzw. einem zweiten Transistor (T4) gebildet sind, deren Steueranschlüsse mit dem ersten bzw. dem zweiten Vergleichspotential verbunden sind und deren Laststrecken in Serie mit einem fünften (R5) bzw. einem sechsten (R6) Widerstand zwischen dem ersten Anschluss (A) des ersten Kondensators (Cl) und dem niederen bzw. dem hohen Versorgungspotential (0, +5V) verschaltet sind, wobei die Verbindungspunkte zwischen den Widerständen (R5, R6 ) und den Transistoren (T3, T4) die Ausgänge der Komparatoren bilden, in that the first and the second comparator are formed with a first (T3) and a second transistor (T4), whose control terminals are connected to the first and the second comparison potential and whose load paths are connected in series with a fifth (R5) or a sixth (R6) resistor between the first terminal (A) of the first capacitor (Cl) and the low and the high supply potential (0, + 5V) are connected, wherein the connection points between the resistors (R5, R6) and the transistors ( T3, T4) form the outputs of the comparators,
dass der Ausgang des ersten Komparators (T3) über einen Inverter (INV) mit dem Setzeingang (S) des Speicherelements (RS-FF) verbunden ist, the output of the first comparator (T3) is connected via an inverter (INV) to the set input (S) of the memory element (RS-FF),
und dass das niedere Potential (0) das Bezugspotential ist. and that the low potential (0) is the reference potential.
2. Pulsweitenmodulator mit einem Dreiecksignalgenerator nach Anspruch 1, gekennzeichnet durch einen Komparator zum Vergleichen der dreieckförmigen Spannung am ersten Kondensator (Cl) mit einer Eingangsspannung, dessen erster Eingang mit dem ersten Anschluss (A) des ersten Kondensators (Cl) verbunden ist und dessen zweiter Eingang (V_In) mit Eingangsspannung verbunden ist, und der mit einem zwischen dem hohen Versorgungspotential (+5V) und einem Verbindungspunkt (P) angeordneten dritten Transistor (T5), einem zwischen dem hohen Versorgungspotential (+5V) und dem Verbindungspunkt (P) angeordneten vierten Transistor (T8), einer zwischen dem Verbindungspunkt (P) und einem negativen Potential (-3V) angeordneten dritten Stromguelle (SQ3) und einer zwischen dem hohen Versorgungspotential (+5V) und dem vierten Transistor (T8) angeordneten Stromspiegelschaltung (T7), deren Ausgangsanschluss über einen achten Widerstand (R8) mit dem niederen Versorgungspotential (0) verbunden ist und den Ausgang des Pulsweitenmodulators bildet, gebildet ist. 2. Pulse width modulator with a triangular signal generator according to claim 1, characterized by a comparator for comparing the triangular voltage on the first capacitor (Cl) with an input voltage whose first input to the first terminal (A) of the first capacitor (Cl) is connected and the second Input (V_In) is connected to input voltage, and arranged with a between the high supply potential (+ 5V) and a connection point (P) arranged third transistor (T5), one between the high supply potential (+ 5V) and the connection point (P) fourth transistor (T8), a third current source (SQ3) arranged between the connection point (P) and a negative potential (-3V) and a current mirror circuit (T7) arranged between the high supply potential (+ 5V) and the fourth transistor (T8), its output connection via an eighth Resistor (R8) is connected to the low supply potential (0) and forms the output of the pulse width modulator is formed.
3. Pulsweitenmodulator mit einem Dreiecksignalgenerator nach Anspruch 1, gekennzeichnet durch einen Komparator zum Vergleichen der dreieckförmigen Spannung am ersten Kondensator (Cl) mit einer Eingangsspannung, dessen erster Eingang mit dem ersten Anschluss (A) des ersten Kondensators (Cl) verbunden ist und dessen zweiter Eingang (V_In) mit einer Eingangs Spannung verbunden ist, und der mit einem zwischen dem hohen Versorgungspotential (+5V) und einem Verbindungspunkt (P) angeordneten dritten Transistor (T5), einem zwischen dem hohen Versorgungspotential (+5V) und dem Verbindungspunkt (P) angeordneten vierten Transistor (T8), einer zwischen dem Verbindungspunkt (P) und einem negativen Potential (-3V) angeordneten dritten Stromguelle (SQ3) und einer zwischen dem hohen (+5V) und dem niederen (0) Versorgungspotential angeordneten Stromspiegelschaltung (T7) gebildet ist, wobei die Emitter der Strom- spiegeltransistoren über Emitterwiderstände (Rll, R12) mit dem hohen Versorgungspotential (+5V) und die Kollektoren der Stromspiegeltransistoren über Kollektorwiderstände (R13, R8) mit dem niederen Versorgungspotential (0) verbunden sind, wobei der Emitteranschluss des Ausgangstransistors der Stromspie- gelschaltung (T7) mit dem Kollektoranschluss des vierten3. Pulse width modulator with a triangular signal generator according to claim 1, characterized by a comparator for comparing the triangular voltage on the first capacitor (Cl) with an input voltage whose first input to the first terminal (A) of the first capacitor (Cl) is connected and the second Input (V_In) is connected to an input voltage, and with a between the high supply potential (+ 5V) and a connection point (P) arranged third transistor (T5), one between the high supply potential (+ 5V) and the connection point (P ) arranged fourth transistor (T8), between the connection point (P) and a negative potential (-3V) arranged third Stromguelle (SQ3) and one between the high (+ 5V) and the lower (0) supply potential arranged current mirror circuit (T7) is formed, wherein the emitters of the current mirror transistors via emitter resistors (Rll, R12) with the high Versorgungspotentia l (+ 5V) and the collectors of the current mirror transistors via collector resistors (R13, R8) are connected to the low supply potential (0), wherein the emitter terminal of the output transistor of the Stromspie- gelschaltung (T7) with the collector terminal of the fourth
Transistors (T8) verbunden ist und der Kollektoranschluss des Ausgangstransistors der Stromspiegelschaltung (T7) den Ausgang des Pulsweitenmodulators bildet. Transistor (T8) is connected and the collector terminal of the output transistor of the current mirror circuit (T7) forms the output of the pulse width modulator.
4. Pulsweitenmodulator nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Steuereingang des vierten Transistors (T8) über einen neunten Widerstand (R9) mit dem zweiten Eingang und über die Laststrecke eines fünften Transistors (T9) mit dem niederen Versorgungspotential (0) verbunden ist, und dass der Steuereingang des fünften Transistors (T9) über einen zehnten Widerstand (RIO) mit dem niederen Versorgungspotential (0) verbunden ist und einen Eingangsanschluss (PWM_Off ) zum Ein- und Ausschalten des Pulsweitenmodulators bildet. 4. Pulse width modulator according to claim 2 or 3, characterized in that the control input of the fourth transistor (T8) via a ninth resistor (R9) to the second input and via the load path of a fifth transistor (T9) to the lower supply potential (0) is, and that the Control input of the fifth transistor (T9) via a tenth resistor (RIO) to the low supply potential (0) is connected and forms an input terminal (PWM_Off) for switching on and off of the pulse width modulator.
5. Pulsweitenmodulator nach Anspruch 4, dadurch gekennzeichnet, dass die komplementären Ausgänge (Q, Q\) des Speicherelements (RS-FF) des Dreiecksignalgenerators jeweils über einen Kondensator (C2, C3) mit einem der beiden Eingänge eines mit Dioden (Dl bis D4) gebildeten Doppelweggleichrichters verbunden sind und dass die beiden Ausgänge des Doppelweggleichrichters mit den Anschlüssen eines vierten Kondensators (C4) verbunden sind, wobei der mit den Kathoden der Dioden (D3, D4) verbundene Ausgangsanschluss des Doppelweggleichrichters mit Bezugspotential (0) verbunden ist und am mit den Anoden der Dioden (Dl, D2) verbundenen anderen Ausgangsanschluss das negative Potential (-3V) abgreifbar ist und dieser Ausgangsanschluss mit dem Fußpunkt der dritten Stromguelle (SQ3) verbunden ist . 5. Pulse width modulator according to claim 4, characterized in that the complementary outputs (Q, Q \) of the memory element (RS-FF) of the triangular signal generator in each case via a capacitor (C2, C3) with one of the two inputs of a diode (Dl to D4 ) are connected and that the two outputs of the full-wave rectifier are connected to the terminals of a fourth capacitor (C4), wherein the output terminal of the full-wave rectifier connected to the cathodes of the diodes (D3, D4) is connected to reference potential (0) and am The negative potential (-3V) can be tapped off the other output terminal connected to the anodes of the diodes (D1, D2) and this output terminal is connected to the base point of the third current source (SQ3).
PCT/EP2012/076149 2011-12-29 2012-12-19 Triangular signal generator, and pulse width modulator comprising such a triangular signal generator WO2013098152A2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102011090117 2011-12-29
DE102011090117.5 2011-12-29
DE102012201312.1 2012-01-31
DE201210201312 DE102012201312B3 (en) 2011-12-29 2012-01-31 Triangular signal generator for pulse width modulator, has resistances and transistors that are connected to outputs of comparators, where output of comparator is connected to reset input of memory element through inverter

Publications (2)

Publication Number Publication Date
WO2013098152A2 true WO2013098152A2 (en) 2013-07-04
WO2013098152A3 WO2013098152A3 (en) 2013-11-21

Family

ID=47554379

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/076149 WO2013098152A2 (en) 2011-12-29 2012-12-19 Triangular signal generator, and pulse width modulator comprising such a triangular signal generator

Country Status (2)

Country Link
DE (1) DE102012201312B3 (en)
WO (1) WO2013098152A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107704006A (en) * 2017-10-10 2018-02-16 杭州百隆电子有限公司 A kind of drive circuit of electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334619A (en) * 1989-06-29 1991-02-14 Nec Corp Cr oscillator circuit
US6954112B2 (en) * 2003-08-18 2005-10-11 Semiconductor Components Industries, L.L.C. Method of forming a variable frequency oscillator and structure therefor
KR101226049B1 (en) * 2005-12-02 2013-01-24 페어차일드코리아반도체 주식회사 RC Oscillator IC having capacitor built-in
JP4495695B2 (en) * 2006-06-09 2010-07-07 ザインエレクトロニクス株式会社 Oscillator circuit
US7852019B2 (en) * 2007-12-13 2010-12-14 Microsemi Corporation Using a triangular waveform to synchronize the operation of an electronic circuit
KR20100078882A (en) * 2008-12-30 2010-07-08 주식회사 동부하이텍 Slope compensation circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TIEZE/SCHENK: "Halbleiterschal- tungstechnik", 1985, SPRINGER VERLAG, pages: 464

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107704006A (en) * 2017-10-10 2018-02-16 杭州百隆电子有限公司 A kind of drive circuit of electronic device
CN107704006B (en) * 2017-10-10 2022-12-23 杭州百隆电子有限公司 Driving circuit of electronic device

Also Published As

Publication number Publication date
DE102012201312B3 (en) 2013-02-07
WO2013098152A3 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
DE2917926C2 (en) Push-pull switching power amplifier
DE68917881T2 (en) Control signal generator for transistors connected in a half-bridge arrangement.
DE10345651A1 (en) DC converter
DE112005000026T5 (en) DC-DC converter and converter device
DE102009041217A1 (en) Voltage transformer and voltage conversion method
DE3341344A1 (en) VOLTAGE REGULATOR
DE4422264A1 (en) Circuit arrangement for monitoring a circuit point for a leakage resistance
DE69200655T2 (en) Circuit for regulating the charging voltage of a battery fed by means of a generator.
WO2011120570A1 (en) Dc-dc converter with cuk circuit and load current detection
DE3343700C2 (en)
EP0249270B1 (en) Pulse width modulator
DE102012201312B3 (en) Triangular signal generator for pulse width modulator, has resistances and transistors that are connected to outputs of comparators, where output of comparator is connected to reset input of memory element through inverter
DE1265786B (en) Safety AND gate, which, in the event of a fault in the gate circuit, supplies a predetermined output signal that is effective in the interests of maximum safety
DE2557512C3 (en) PDM amplifier
DE1047960B (en) Circuit arrangement for generating a saw-tooth-shaped current in an inductance by means of a transistor
DE2002578C3 (en) Multi-stable circuit
DE2445799C3 (en) Monostable multivibrator
DE4007953A1 (en) DC=DC converter using switched capacitors
DE2437463A1 (en) EXTERNAL CONTROLLED REGULATED DC VOLTAGE CONVERTER ACCORDING TO THE SWITCH PRINCIPLE FOR HIGHER INPUT VOLTAGES
DE10202478B4 (en) Charge pump circuit having means for evaluating a connected load
DE3405809C2 (en) Output stage
DE19542823A1 (en) Hysteresis comparator circuit for use in a voltage regulation circuit
AT503477A1 (en) SWITCHERS, ESPECIALLY DOWNWRITERS
DE102010013537B4 (en) DC converter with Cuk circuit
DE2847214C2 (en) Reference voltage source for alternating voltages

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12816265

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 12816265

Country of ref document: EP

Kind code of ref document: A2