DE3405809C2

DE3405809C2 - Output stage

Info

Publication number: DE3405809C2
Application number: DE19843405809
Authority: DE
Inventors: Helmut 8051 Langenbach Sommer; Wolfgang Dr. 8054 Mauern Steinhagen
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1984-02-17
Filing date: 1984-02-17
Publication date: 1986-08-14
Also published as: DE3405809A1

Abstract

Die Erfindung bezieht sich auf eine Ausgangsstufe mit symmetrischer Spannungsversorgung zur Ansteuerung einer einseitig an Masse liegenden Last. Die Ausgangsstufe weist eine Eingangsklemme zum Anlegen einer Eingangsspannung auf, und sie gibt eine Ausgangsspannung an eine Ausgangsklemme ab. Ein erster Schaltungszweig der Ausgangsstufe enthält ein erstes Schaltelement, das den durch die Last fließenden Ausgangsstrom leitet, wenn eine Eingangsspannung der einen Polarität vorliegt. Ein zweiter Schaltungszweig enthält ein zweites Schaltungselement, das den durch die Last fließenden Ausgangsstrom leitet, wenn eine Eingangsspannung der anderen Polarität vorliegt. Eine Kopplungsschaltung leitet aus der Eingangsspannung ein Steuersignal für den zweiten Schaltungszweig ab. Die Ausgangsstufe zeichnet sich durch einen hohen Ausgangsspannungshub und einen niedrigen Ruhestrom aus.The invention relates to an output stage with a symmetrical voltage supply for controlling a load connected to ground on one side. The output stage has an input terminal for applying an input voltage, and it outputs an output voltage to an output terminal. A first circuit branch of the output stage contains a first switching element which conducts the output current flowing through the load when an input voltage of one polarity is present. A second circuit branch contains a second circuit element which conducts the output current flowing through the load when an input voltage of the other polarity is present. A coupling circuit derives a control signal for the second circuit branch from the input voltage. The output stage is characterized by a high output voltage swing and a low quiescent current.

Description

der Gate-Elektrode des P-Kanal-MOS-Feldeffekt- 55 trode. Die Eingangsklemme 14 ist mit der Gate-Elektro-the gate electrode of the P-channel MOS field effect 55 trode. The input terminal 14 is connected to the gate electrical

transistor (TlO) des zweiten Schaltungszweigs eine de eines Eingangstransistors 71 verbunden, bei dem estransistor (TlO) of the second circuit branch connected to a de of an input transistor 71, in which it

vom Strom durch den N-Kanal-MOS-Feldeffekttransistor (73) der Kopplungsschaltung abhängige Steuerspannung erzeugt.from the current through the N-channel MOS field effect transistor (73) the coupling circuit dependent control voltage generated.

sich um einen P-Kanal-Transistor handelt, wie der an der Source-Elektrode gezeichnete Pfeil symbolisch veranschaulicht. Dieser Transistor wird leitend, wenn seine Gate-Spannung negativ gegenüber seiner Drain-Span-is a P-channel transistor, like the one at the source electrode drawn arrow symbolically illustrated. This transistor becomes conductive when its gate voltage is negative compared to its drain span

nung gemacht wird. Mit der Drain-Elektrode des Transistors 71 ist eine Klemme einer Stromquelle 51 verbunden, deren andere Klemme mit der Versorgungs-is made. A terminal of a current source 51 is connected to the drain electrode of the transistor 71, whose other terminal is connected to the supply

Die Erfindung bezieht sich auf eine Ausgangsstufe spannungsklemme 12 verbunden ist. Die Source-Elek-The invention relates to an output stage voltage terminal 12 is connected. The source elec-

mit symmetrischer Spannungsversorgung zur Ansteue- 65 trode des Transistors 71 ist mit der Ausgangsklemmewith symmetrical voltage supply to the control electrode of the transistor 71 is with the output terminal

<rung einer einseitig an Masse liegenden Last, mit einer 16 verbunden. An die Drain-Elektrode des Transistors<tion of a load connected to ground on one side, connected to a 16. To the drain electrode of the transistor

Eingangsklemme zum Anlegen einer Eingangsspannung 7 1 sind die Gate-Elektroden von zwei weiteren Transi-Input terminal for applying an input voltage 7 1 are the gate electrodes of two further transi-

oder einer Ausgangsklemme zur Abgabe einer Aus- stören 72 und 73 angeschlossen, bei denen es sich je-or an output terminal for outputting an annoyance 72 and 73, each of which is

doch um N-Kanal-Transistoren handelt, wie die an ihren Source-Elektroden gezeichneten Pfeile symbolisch angeben. Diese N-Kanal-Transistoren werden leitend, wenn ihre Gate-Spannung positiv gegenüber ihrer Drain-Spannung wird. Die Drain-Source-Strecke des Transistors 72 liegt zwischen der Ausgangsklemme 16 und der Versorgungsspannungsklemme 12. Mit der Ausgangsklemme 16 ist auch die Gate-Elektrode eines Feldeffekttransistors 74 verbunden, dessen Drain-Eiektrode mit der Versorgungsspannungsklemme 12 und dessen Source-Elektrode mit einer Klemme einer Stromquelle 52 verbunden ist, deren zweite Klemme an der Versorgungsspannungsklemme 10 liegt. An die ' Source-Elektrode des Transistors 74 sind auch die Source-Elektroden von zwei weiteren Transistoren 75 und Γ6 angeschlossen deren Gate-Elektroden miteinander verbunden und an die ebenfalls verbundenen Drain-Elektroden der Transistoren 75 und 73 angeschlossen sind. Die Drain-Elektrode des Transistors 76 ist mit der Drain-Elektrode eines Transistors 77 verbunden, und sie ist auch an die miteinander verbundenen Gate-Elektroden des Transistors 77 und eines weiteren Transistors 78 angeschlossen. Die Source-Elektrode des Transistors Tl ist ebenso wie die Source-Elektrode des Transistors 78 mit der Versorgungsspannungsklemme 12 verbunden. Die Drain-Elektrode des Transistors TS ist mit der Gate-Elektrode eines Transistors T9 verbunden und an eine Klemme einer Stromquelle 53 angeschlossen, deren andere Klemme an eine weitere Stromquelle 54 und an die Versorgungsspannungsklemme 10 angeschlossen ist. Die zweite Klemme der Stromquelle 54 ist mit der Drain-Elektrode des Transistors 79 verbunden, und sie steht mit der Gate-Elektrode eines Transistors Γ10 in Verbindung, dessen Source-Elektrode mit der Versorgungspannungsklemme 10 verbunden ist und dessen Drain-Elektrode mit der Ausgangsklemme 16 verbunden ist. Die Source-Elektrode des Transistors 79 ist an die Versorgungsspannungsklemme 12 angeschlossen.but N-channel transistors are involved, as symbolically indicated by the arrows drawn on their source electrodes. These N-channel transistors become conductive when their gate voltage becomes positive compared to their drain voltage. The drain-source path of the transistor 72 lies between the output terminal 16 and the supply voltage terminal 12. The gate electrode of a field effect transistor 74 is also connected to the output terminal 16, the drain electrode of which is connected to the supply voltage terminal 12 and its source electrode to a terminal a current source 52 is connected, the second terminal of which is connected to the supply voltage terminal 10. The source electrodes of two further transistors 75 and Γ6 are also connected to the source electrode of the transistor 74, the gate electrodes of which are connected to one another and to the drain electrodes of the transistors 75 and 73 which are also connected. The drain electrode of transistor 76 is connected to the drain electrode of a transistor 77, and it is also connected to the interconnected gate electrodes of transistor 77 and another transistor 78. The source electrode of the transistor Tl , like the source electrode of the transistor 78, is connected to the supply voltage terminal 12. The drain electrode of the transistor TS is connected to the gate electrode of a transistor T9 and is connected to one terminal of a current source 53, the other terminal of which is connected to a further current source 54 and to the supply voltage terminal 10. The second terminal of the current source 54 is connected to the drain electrode of the transistor 79, and it is connected to the gate electrode of a transistor Γ10, the source electrode of which is connected to the supply voltage terminal 10 and the drain electrode of which is connected to the output terminal 16 connected is. The source electrode of the transistor 79 is connected to the supply voltage terminal 12.

Die beschriebene Ausgangsstufe verhält sich wie eine in CMOS-Technik aufgebaute Source-Folger-Stufe, jedoch kann mit ihr gegenüber einer herkömmlichen CMOS-Source-Folger-Stufe ein höherer Ausgangsspannungshub bei niedrigerem Ruhestrom erzielt werden. The output stage described behaves like a source follower stage built in CMOS technology, however can use it to achieve a higher output voltage swing than a conventional CMOS source follower stage can be achieved at a lower quiescent current.

Wenn an die Eingangsklemme 14 eine negative Spannung angelegt wird, wird der P-Kanal-Transistor Tl leitend. Da der durch diesen Transistor fließende Strom von der Spannungsquelle 51 konstant gehalten wird, hat der Übergang des Transistors Π in den leitenden so Zustand zur Folge, daß die Spannung an seiner Drain-Elektrode ansteigt. Dies hat zur Folge, daß die Transistoren T2 und 73 in den leitenden Zustand übergehen, weil deren Basis-Elektroden mit der Drain-Elektrode des Transistors 71 verbunden sind. Im Bereich negativer Eingangsspannungen kann daher der durch die Last 18 fließende Strom durch den Transistor 72 fließen während der Strom, der durch den von der Eingangsspannung gesteuerte Transistor 71 fließt, konstant bleibt. Dies bedeutet aber, daß auch das Eingangsverhalten dieses Transistors unabhängig vom jeweiligen Ausgangsstrom gehalten wird; insbesondere bleibt seine Schwellenspannung unverändert, die bei zunehmendem Drainstrom ansteigen würde.If a negative voltage is applied to the input terminal 14, the P-channel transistor Tl becomes conductive. Since the current flowing through this transistor is kept constant by the voltage source 51, the transition of the transistor Π into the conductive state has the consequence that the voltage at its drain electrode increases. This has the consequence that the transistors T2 and 73 go into the conductive state because their base electrodes are connected to the drain electrode of the transistor 71. In the range of negative input voltages, the current flowing through the load 18 can therefore flow through the transistor 72 while the current flowing through the transistor 71 controlled by the input voltage remains constant. However, this means that the input behavior of this transistor is also kept independent of the respective output current; in particular, its threshold voltage, which would increase with increasing drain current, remains unchanged.

Wenn die Eingangsspannung an der Eingangsklemme 14 sich von negativen Werten her dem Spannungswert OV nähert, geht der Transistor 71 zunehmend in den gesperrten Zustand über, so daß die Spannung an seiner Drain-Elektrode absinkt, was auf die Verbindung der Drain-Elektrode mit der Konstantstrumquelle 51 zurückzuführen ist Mit dem Absinken der Spannung an der Drain-Elektrode des Transistors 71 sinkt auch die Spannung an der Gate-Elektrode des Transistors 72 so daß auch dieser Transistor in einen Zustand übergeht, in dem er weniger Strom leitet. Das gleiche Verhalten zeigt der Transistor 73, an dessen Gate-Elektrode die gleiche Spannung wie an der Gate-Elektrode des Transistors 72 anliegt.If the input voltage at input terminal 14 is negative, the voltage value OV approaches, the transistor 71 goes increasingly in the blocked state, so that the voltage on its The drain electrode sinks, which can be attributed to the connection of the drain electrode to the constant current source 51 is As the voltage at the drain electrode of transistor 71 drops, the voltage also drops Voltage at the gate electrode of transistor 72 so that this transistor also changes into a state in which he conducts less electricity. The same behavior shows the transistor 73, at the gate electrode of the the same voltage as that applied to the gate electrode of transistor 72.

Wie aus dem Schaltbild von F i g. 1 unmittelbar zu erkennen ist, liegt an der Gate-Elektrode des Transistors 74 die an der Ausgangsklemme 16 anliegende Spannung. Die an der Source-Elektrode dieses Transistora anliegende Spannung unterscheidet sich von der Ausgangsspannung um einen Schwellenspannungswert und auch die Source-Spannung und die Spannung an der mit der Drain-Elektrode verbundenen Gate-Elektrode des Transistors 75 unterscheiden sich um einen Schwellenwert. Daraus folgt, daß an der Drain-Elektrode des Transistors 75 und an der damit verbundenen Drain-Elektrode des Transistors 73 die gleiche Spannung wie an der Gate-Elektrode des Transistors 74, nämlich die Ausgangsspannung anliegt. An den Transistoren 72 und 73 liegen somit die gleichen Drain-Spannungen und die gleichen Gate-Spannungen, was zur Folge hat, daß sich die dabei durch diese Transistoren fließenden Ströme genau wie die Verhältnisse zwischen ihren Kanalbreiten und ihren Kanallängen verhalten. Dies bedeutet, daß die durch diese Transistoren fließenden Ströme bei gleichen anliegenden Spannungen und gleichen Kanallängen ausschließlich durch ihren geometrischen Aufbau festgelegt sind, unabhängig von irgendwelchen Kurzkanaleffekten.As can be seen from the circuit diagram of FIG. 1 can be seen immediately, is at the gate electrode of the transistor 74 the voltage present at the output terminal 16. The one at the source of this transistora applied voltage differs from the output voltage by a threshold voltage value and also the source voltage and the voltage at the gate electrode connected to the drain electrode of transistor 75 differ by a threshold value. It follows that at the drain electrode of transistor 75 and at the connected drain electrode of transistor 73 the same voltage as at the gate electrode of the transistor 74, namely the output voltage is applied. On the transistors 72 and 73 are thus the same drain voltages and the same gate voltages, which leads to The consequence is that the currents flowing through these transistors are exactly like the ratios between their channel widths and their channel lengths behave. This means that the flowing through these transistors Currents with the same applied voltages and the same channel lengths exclusively through their geometric Structure, regardless of any short channel effects.

Der durch den Transistor 73 fließende Strom wird von der Stromquelle 53 bestimmt. Dies wird dadurch erreicht, daß die Transistorgruppen 76, 77, 78 und 73, 75, 76 jeweils Stromspiegelschaltungen bilden, d'e den von der Kontraststromquelle 53 gelieferten Strom in der Drain-Leitung des Transistors 73 reproduzieren. Der von den Transistoren 76, 77 und 78 gebildete erste Stromquelle bewirkt, daß der in der Drain-Leitung des Transistors 78 fließende Strom gleich dem in der Drain-Leitung des Transistors 77 fließende Strom ist, und der von den Transistoren 73, 75 und 76 gebildete Stromspiegel erzeugt in der Drain-Leitung des Transistors 73 den gleichen Strom, der auch in der Drain-Leitung des Transistors 76 fließt. Der in der Drain-Leitung des Transistors 78 fließende Strom, der von der Stromquelle 53 konstand gehalten wird und, wie erläutert, gleich dem durch den Transistor 73 fließenden Strom ist, steht somit aufgrund der bereits erläuterten Beziehung zwischen den die Transistoren 72 und 73 durchfließenden Strömen mit dem durch den Transistor 72 fließenden Strom in einer fest vorgegebenen Beziehung.The current flowing through the transistor 73 is determined by the current source 53. This is because of this achieved that the transistor groups 76, 77, 78 and 73, 75, 76 each form current mirror circuits, d'e the reproduce the current supplied by the contrast current source 53 in the drain line of the transistor 73. The first current source formed by transistors 76, 77 and 78 causes the one in the drain line of the transistor 78 flowing is equal to the current flowing in the drain line of the transistor 77, and the current mirror formed by transistors 73, 75 and 76 is generated in the drain line of the transistor 73 the same current that also flows in the drain line of transistor 76. The one on the drain line of the transistor 78 flowing current, which is kept constant by the current source 53 and, as explained, is equal to the current flowing through the transistor 73, is therefore due to the relationship already explained between the currents flowing through the transistors 72 and 73 with that through the transistor 72 flowing current in a fixed predetermined relationship.

Eine an die Eingangsklemme 14 angelegte positive Spannung sperrt den Transistor 71, so daß wegen der Stromquelle 51 die Spannung an der Gate-Elektrode des Transistors 72 abnimmt. Dadurch wird der Strom durch den Transistor 72 und auch der Strom durch den sich ebenso verhaltenden Transistor 73 reduziert. Wie bereits erwähnt wurde, wird durch die von den Transistoren 76, 77, 78 und 73, 75, 76 gebildeten Stromspiegel der Strom durch den Transistor 78 ebenfalls reduziert. Ein Absinken des Stroms durch den Transistor 78 führt dadurch zu einem Anstieg der Gate-Spannung des Transistors 79, so daß dieser Transistor in den leitenden Zustand übergeht. Dies führt zu einem Absin-A positive voltage applied to the input terminal 14 blocks the transistor 71, so that because of the Current source 51, the voltage at the gate electrode of transistor 72 decreases. This creates the electricity by transistor 72 and also the current through transistor 73, which behaves in the same way. As has already been mentioned, is formed by the current mirror formed by the transistors 76, 77, 78 and 73, 75, 76 the current through transistor 78 is also reduced. A decrease in the current through the transistor 78 leads to an increase in the gate voltage of transistor 79, so that this transistor in the conductive state passes. This leads to a decrease

ken der Drain-Spannung des Transistors 79. Diese Drain-Spannung liegt auch an der Gate-Elektrode des Transistors 710 an, so daß dieser Transistor entsprechend der Abnahme seiner Gate-Spannung mehr Strom leitet. Beim Anliegen einer positiven Spannung an der Eingangsklemme 14 kann der der Last 18 zugeführte Strom daher über den Transistor 710 fließen, während er beim Anliegen einer negativen Spannung an der Eingangsklemme 14 über den Transistor 72 geliefert wurde. Während der Ausgangsstrom vom Transistor Γ10 geliefert wird, fließt durch den Transistor TI zwar ebenfalls ein Strom, der ein Verluststrom ist, weil er nicht zur Last 18 gelangt, doch kann dieser Verluststrom auch einem sehr niedrigen Wert gehalten werden, so daß ein guter Wirkungsgrad der Ausgangsstufe erreicht wird.ken the drain voltage of the transistor 79. This drain voltage is also applied to the gate electrode of the transistor 710, so that this transistor conducts more current in accordance with the decrease in its gate voltage. When a positive voltage is applied to the input terminal 14, the current supplied to the load 18 can therefore flow via the transistor 710, while it was supplied via the transistor 72 when a negative voltage is applied to the input terminal 14. While the output current is supplied by the transistor Γ10, although a current also flows through the transistor TI , which is a leakage current because it does not reach the load 18, this leakage current can also be kept at a very low value, so that the efficiency of the Output stage is reached.

F i g. 2 zeigt das vollständige Schaltbild der beschriebenen Ausgangsstufe; in diesem Schaltbild sind auch die in F i g. 1 nur schematisch dargestellten Konstantstromquellen in ihrer Realisierung mittels Feldeffekttransistoren dargestellt. Die Stromquelle 51 entsteht durch Zusammenwirkung der Transistoren TIl, T12. und 7*13, und die Stromquelle 52 entsteht durch Zusammenwirkung der Transistoren 711, 714 und 715. Die Transistoren 716, 717 und 718 erzeugen in der Drain-Leitung des Transistors 78 und in der Drain-Leitung des Transistors 79 einen konstanten Strom; sie haben somit die Wirkung der Stromquellen 53 und 54. Im übrigen stimmt die Schaltung von Fig. 2 mit der von Fig. 1 -überein, so daß sich eine erneute Beschreibung ihrer Wirkungsweise erübrigt.F i g. 2 shows the complete circuit diagram of the output stage described; in this diagram are also the in Fig. 1 only schematically shown constant current sources in their implementation by means of field effect transistors shown. The power source 51 is created by interaction of the transistors TIl, T12. and 7 * 13, and the current source 52 is created by the cooperation of the transistors 711, 714 and 715. The transistors 716, 717 and 718 generate in the drain line of transistor 78 and in the drain line of the Transistor 79 a constant current; they thus have the effect of the current sources 53 and 54. Otherwise the circuit of FIG. 2 corresponds to that of FIG. 1 - agree, so that a new description of their mode of operation is unnecessary.

Die beschriebene Ausgangsstufe läßt sich sehr gut als integrierte Schaltung herstellen, die auf einem Halbleiterplättchen wenig Platz benötigt. Da, wie oben erläutert, die den Ausgangsstrom liefernden Transistoren mit kleinen Abmessungen ausgeführt werden können, ohne daß sich dabei die geschilderte nachteilige Wirkung ergibt, daß der durch den Kanal der jeweiligen Feldeffekttransistoren fließende Strom wegen der kurzen Kanallänge bei gleicher Gate- und Drain-Spannung nicht mehr nur vom Verhältnis von Kahallänge zu Kanalbreite bestimmt wird.The output stage described can be produced very well as an integrated circuit on a semiconductor wafer requires little space. Since, as explained above, the transistors supplying the output current are included small dimensions can be carried out without the described adverse effect resulting, that the current flowing through the channel of the respective field effect transistors because of the short channel length with the same gate and drain voltage, not just the ratio of kahl length to channel width is determined.

Hierzu 2 blatt zeichnungenFor this purpose 2 sheets of drawings

4545

5050

5555

6060

6565

Claims

Patent claims:

1. Output stage with symmetrical power supply to control a one-sided to ground lying load, with an input terminal for applying an input voltage and an output terminal for delivering an output voltage, characterized by a first scarf

output voltage.

An output stage of this type is for example from US-PS 42 54 379, 3114 112, 34 86 124 and 43 42 966 known. These known output stages contain bipolar transistors. The application of the The principles applied to CMOS technology in these known output stages are not without success further possible. For output stages that work as source followers and are based on CMOS technology

branch (Tl, 51, Γ2) are built with an N-channel MOS- ig, the output voltage range is limited,

Field effect transistor (72) for conducting the complementary

Load (18) flowing output current when there is a negative input voltage, a second circuit branch (S3, 78, 79, TiO) with a P-channel MOS field effect transistor (710) for conducting the output current flowing through the load (18) when present a positive input voltage and one of the derivative of a control signal for the P-channel MOS field effect transistor (T10) of the second

tary field effect transistors relatively high voltage drops occur, which are equal to the threshold voltage across them Transistors are.

The invention is based on the object of using an output stage of the type specified at the beginning to realize the CMOS technology, which has a high output voltage swing with a low quiescent current allows and at the same time with small

Circuit branch from the input voltage that can produce space requirements as an integrated circuit, Nende coupling circuit, the two current mirror according to the invention this task with the im

circuits (T6, 77, 78, 73, 75, 76) containing one in a current source (S3) in the second circuit branch generated electricity in an N-channel

Characteristics of claim 1 specified features solved. In the circuit according to the invention, the first circuit branch is controlled directly by the MOS field effect transistor (73) of the coupling »25 input voltage, and reproduced in this switching circuit, the control signal for the field effect transistor contained in the branch supplying the P-channel MOS field effect transistor ( TiO)
Comparison of the gate voltage of the N-channel MOS field effect transistor (73) of the coupling

Load current when the input voltage has one polarity. The second branch of the circuit is not immediate from the input voltage, but with the participation

circuit in this evoked current with the 30 kung of the coupling circuit is controlled from the through the current mirror circuits in it reprodu- input voltage a control signal for the second zed electricity is generated. Circuit branch derives. The second branch of the circuit

2. Output stage according to claim 1, characterized in that the output current is supplied when the input voltage indicates that the first circuit branch has the other polarity. The output stage has one between the output terminal and the supply 35 large output swing, which covers almost the entire supply voltage terminal (12) for the negative voltage range covered, supply voltage inserted series circuit from An advantageous further development of the invention is in

an input P-channel MOS field effect transistor, patent claim 2. (Tl), at the gate electrode of which d ^; e input span- The invention will now be based on the drawing at-

voltage can be applied, and explained from a constant current source 40, for example. It shows: le (S 1) contains that the connection point between F i g. 1 a partially schematically executed switching

the constant current source (S 1) and the input P-channel MOS field effect transistor (Tl) is connected to the gate electrode of the N-channel MOS field effect transistor (T2) that the gate electrode of the N-channel MOS -Field effect transistor (T3) of the coupling circuit also connected to the connection point between the input P-channel MOS field effect transistor (Tl) and the constant current source (S 1).

image of the output stage according to the invention and

2 shows a complete circuit diagram of the inventive Output stage.

The in F i g. 1 output stage shown has a supply voltage terminal 10 for applying a positive supply voltage and a supply voltage terminal 12 for applying a negative Supply voltage on. It also contains an A

is concluded that the P-channel MOS field effect transceiver 50 input terminal 14 and an output terminal 16. A as sistor (T 10) of the second circuit branch between the resistor shown load 18 is between the Ausder Output terminal (16) and a supply voltage terminal (10) for the positive supply

voltage is, and that the coupling circuit

output terminal 16 and ground.

The output stage shown contains field effect transistors with insulated gate elec-