DE102012112591A1 - Integrierte Front-End-Schaltung, Übertragungsempfangssystem und Betriebsverfahren - Google Patents

Integrierte Front-End-Schaltung, Übertragungsempfangssystem und Betriebsverfahren Download PDF

Info

Publication number
DE102012112591A1
DE102012112591A1 DE102012112591A DE102012112591A DE102012112591A1 DE 102012112591 A1 DE102012112591 A1 DE 102012112591A1 DE 102012112591 A DE102012112591 A DE 102012112591A DE 102012112591 A DE102012112591 A DE 102012112591A DE 102012112591 A1 DE102012112591 A1 DE 102012112591A1
Authority
DE
Germany
Prior art keywords
clk
clock signal
signal
sif
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102012112591A
Other languages
English (en)
Inventor
Ki Ho Lee
Hyung Woan KOO
Sang Ho Kim
Ho Jin Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102012112591A1 publication Critical patent/DE102012112591A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Eine integrierte Front-End-Schaltung weist eine erste Takteinheit (421), welche ein Referenztaktsignal (R_CLK) von einem Oszillator (410) empfängt und ein erstes Taktsignal (CVBS_CLK) erzeugt, ein erstes analoges Front-End-Modul (223), welches ein erstes Übertragungssignal unter Verwendung des ersten Taktsignals (CVBS_CLK) empfängt und verarbeitet, eine zweite Takteinheit (441), welche das Referenztaktsignal (R_CLK) empfängt und ein zweites Taktsignal (SIF/CH/IF_CLK) erzeugt, und ein zweites analoges Front-End-Modul (224) auf, welches ein zweites Übertragungssignal unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK) empfängt und verarbeitet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2011-0147689 , welche am 30. Dezember 2011 eingereicht wurde, deren Gegenstand hiermit durch Bezugnahme mit einbezogen ist.
  • HINTERGRUND
  • Ausführungsformen des erfinderischen Konzepts beziehen sich auf Übertragungssysteme, und genauer auf digitale Fernseh(DTV = Digital Television = Digitale Fernseh)-Systeme, analoge integrierte Front-End-Schaltungen für DTV-Systeme und Betriebsverfahren für analoge integrierte Front-End-Schaltungen.
  • Mit Verbesserungen in Kommunikationstechnologien, einer erhöhten Nachfrage nach einer Vielfalt bei der Unterhaltung und mit zunehmenden Verbrauchererwartungen für hochqualitative Medieninhalte werden eine Anzahl von verschiedenen Übertragungsdiensten zugänglich bzw. erhältlich. Beispiele für zeitgemäße Übertragungsdienste schließen diese ein, welche durch technische Standards definiert sind, welche durch den terrestrischen nationalen Fernsehsystem-Kommittee(NTSC = Terrestrial National Television System Committee)-Übertragungsdienst, den terrestrischen Phase-Alternating-Line(PAL)-Übertragungsdienst sowie Kabel- und Satelliten-Übertragungsdienste verbreitet werden. Da diese Ausbreitung von Übertragungsdiensten verschiedene Signalverarbeitungstechniken, verschiedene Übertragungsmedien und/oder verschiedene Übertragungsbänder verwendet, müssen zeitgemäße Übertragungsempfangsvorrichtungen in der Lage sein, verschiedene Signale gemäß den jeweiligen Spezifikationen, die durch die verschiedenen Übertragungsdienste vorgeschrieben sind, zu empfangen und zu verarbeiten.
  • Auf die Schaltungstechnik einer Übertragungsempfangsvorrichtung, welche angepasst ist, ein Eingangssignal zu empfangen und anfänglich zu verarbeiten, wird im Allgemeinen Bezug genommen als eine Front-End-Schaltung. Zeitgemäße Übertragungsempfangsvorrichtungen müssen allgemein eine Mehrzahl von Front-End-Schaltungen aufweisen, von welchen jede in der Lage ist, einen unterschiedlichen Typ von Übertragungssignal zu empfangen und zu verarbeiten. Jede Front-End-Schaltung arbeitet in Antwort auf ein oder mehrere Taktsignale (hierin nachstehend insgesamt und/oder einzeln das „Taktsignal”).
  • Unglücklicherweise benötigt die Mannigfaltigkeit bzw. Vielzahl von Front-End-Schaltungen, welche in herkömmlichen Übertragungsempfangseinheiten verwendet werden, jeweils ihre eigene Schaltung, welche ein Taktsignal vorsieht. Diese Anforderung vergrößert die Größe der Front-End-Schaltung der Komponente Übertragungsempfangsvorrichtung und erhöht die Herstellungskosten.
  • KURZFASSUNG
  • Bestimmte Ausführungsformen des erfinderischen Konzepts sehen eine integrierte Front-End-Schaltung vor, welche eine insgesamt verringerte Chipgröße und verringerte Herstellungskosten durch ein Verwenden einer Taktquellenvorrichtung hat, welche von einer Mehrzahl von Front-End-Modulen in einem digitalen Fernseh(DTV = Digital Television)-System geteilt bzw. gemeinsam benutzt wird.
  • In einer Ausführungsform sieht das erfinderische Konzept eine integrierte Front-End-Schaltung eines Übertragungsempfangssystems vor, wobei die integrierte Front-End-Schaltung Folgendes aufweist: eine erste Takteinheit, welche konfiguriert ist, um ein Referenztaktsignal von einem Oszillator zu empfangen, und um ein erstes Taktsignal zu erzeugen, ein erstes analoges Front-End-Modul, welches konfiguriert ist, um ein erstes Übertragungssignal, welches ein erstes Format hat, unter Verwendung des ersten Taktsignals zu empfangen und zu verarbeiten, eine zweite Takteinheit, welche konfiguriert ist, um das Referenztaktsignal von dem Oszillator zu empfangen, und um ein zweites Taktsignal zu erzeugen, und ein zweites analoges Front-End-Modul, welches konfiguriert ist, um ein zweites Übertragungssignal, welches ein zweites Format hat, welches unterschiedlich von dem ersten Format ist, unter Verwendung des zweiten Taktsignals zu empfangen und zu verarbeiten.
  • In einer anderen Ausführungsform sieht das erfinderische Konzept einen digitalen Fernseh(DTV = Digital Television)-Empfänger bzw. -Receiver vor, welcher in der Lage ist, ein „Composite Video Banking Sync.(CVBS)”-Signal als ein erstes Übertragungseingangssignal, und wenigstens eines eines Sound Intermediate Frequency(SIF)- bzw. Tonzwischenfrequenz-, eines CH-Signals und eines Zwischenfrequenz- bzw. Intermediate Frequency(IF)(SIF/CH/IF)”-Signals als ein zweites Übertragungseingangssignal zu empfangen und zu verarbeiten, wobei der DTV-Empfänger eine integrierte Front-End-Schaltung aufweist, wobei die integrierte Front-End-Schaltung Folgendes aufweist: einen Oszillator, welcher ein Referenztaktsignal erzeugt, eine erste Takteinheit, welche ein erstes Taktsignal aus dem Referenztaktsignal erzeugt, und eine zweite Takteinheit, welche ein zweites Taktsignal aus dem Referenztaktsignal erzeugt, ein CVBS-Modul, welches das erste Übertragungseingangssignal unter Verwendung des ersten Taktsignals empfängt und verarbeitet, und ein SIF/CH/IF-Modul, welches das zweite Übertragungseingangssignal unter Verwendung des zweiten Taktsignals empfängt und verarbeitet.
  • In einer anderen Ausführungsform sieht das erfinderische Konzept ein Betriebsverfahren für eine integrierte Front-End-Schaltung in einem Übertragungsempfangssystem vor, wobei das Verfahren Folgendes aufweist: ein Erzeugen eines ersten Taktsignals und eines zweiten Taktsignals, welche verschiedene Frequenzen haben, unter Verwendung eines Referenztaktsignals, welches durch einen einzelnen Oszillator erzeugt wird, ein Empfangen und Umwandeln eines ersten analogen Übertragungssignals, welches ein erstes Format hat, in ein entsprechendes erstes Digitalsignal unter Verwendung des ersten Taktsignals, und ein Empfangen und Umwandeln eines zweiten analogen Übertragungssignals, welches ein zweites Format hat, welches unterschiedlich von dem ersten Format ist, in ein entsprechendes zweites digitales Signal, unter Verwendung des zweiten Taktsignals.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Merkmale und Vorteile des erfinderischen Konzepts werden bei einer Betrachtung von bestimmten beispielhaften Ausführungsformen offensichtlicher werden, welche unter Bezugnahme auf die beigefügten Zeichnungen beschrieben sind, in welchen:
  • 1 ein allgemeines Blockschaltbild ist, welches ein Übertragungssystem gemäß bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht;
  • 2 ein Blockschaltbild ist, welches weiterhin das Übertragungsempfangssystem der 1 veranschaulicht;
  • 3 ein Blockschaltbild ist, welches weiterhin das Übertragungsempfangssystem der 2 in relevanten Abschnitten gemäß bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht;
  • 4A ein Blockschaltbild ist, welches weiterhin das Composite Video Banking Sync(CVBS)-analoge Front-End (AFE = analog front end) der 3 veranschaulicht;
  • 4B ein Blockschaltbild ist, welches weiterhin das Sound Intermediate Frequency(SIF)/CH/Intermediate Frequency(IF)-AFE bzw. das Tonzwischenfrequenz(SIF)/CH/Zwischenfrequenz(IF)-AFE der 3 veranschaulicht;
  • 5A ein Blockdiagramm ist, welches weiterhin die erste Takteinheit der 3 und 4A veranschaulicht; und
  • 5B ein Blockschaltbild ist, welches weiterhin die zweite Takteinheit der 3 und 4B veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Das erfinderische Konzept wird nun vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in welchen bestimmte Ausführungsformen der Erfindung veranschaulicht sind. Die Erfindung kann jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollte nicht als nur auf die veranschaulichten Ausführungsformen beschränkt angesehen werden. Vielmehr sind diese Ausführungsformen vorgesehen, so dass diese Offenbarung vollständig und sorgfältig sein wird, und den Umfang der Erfindung Fachleuten vollständig vermitteln wird. Über die Beschreibung und die Zeichnungen hinweg werden gleiche Bezugszahlen und Kennzeichnungen verwendet, um gleiche oder ähnliche Elemente und Merkmale zu bezeichnen.
  • Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als „verbunden” oder „gekoppelt” mit einem anderen Element, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann, oder dazwischen liegende Elemente gegenwärtig sein können. Im Gegensatz hierzu sind, wenn auf ein Element Bezug genommen wird als „direkt verbunden” oder „direkt gekoppelt” mit einem anderen Element, keine dazwischen angeordneten Elemente gegenwärtig. Wie hierin verwendet, umfasst der Wortlaut „und/oder” irgendeine und alle Kombinationen von einem oder mehreren der zugehörigen aufgelisteten Gegenstände und kann als „/” abgekürzt werden.
  • Es wird verstanden werden, dass, obwohl der Wortlaut erster/erste/erstes, zweiter/zweite/zweites etc. hierin verwendet werden kann, um verschiedene Elemente zu beschreiben, diese Elemente durch diese Wortlaute nicht beschränkt werden sollten. Diese Wortlaute werden nur verwendet, um ein Element vom anderen zu unterscheiden. Beispielsweise könnte ein erstes Signal als ein zweites Signal bezeichnet werden, und ähnlich könnte ein zweites Signal als erstes Signal bezeichnet werden, ohne von den Lehren der Offenbarung abzuweichen
  • Die Terminologie, welche hierin verwendet wird, ist nur zum Zwecke des Beschreibens bestimmter beispielhafter Ausführungsformen und ist nicht vorgesehen, um für die Erfindung beschränkend zu sein. Wie hierin verwendet, sind die Singularformen „einer/eine/eines” und „der/die/das” vorgesehen, um ebenso die Pluralformen zu umfassen, sofern der Kontext bzw. Zusammenhang nicht deutlich Anderes anzeigt. Es wird weiterhin verstanden werden, dass die Wortlaute „weist auf” und/oder „aufweisend”, oder „schließt ein” und/oder „einschließlich”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit von genannten Merkmalen, Bereichen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten bzw. Bestandteilen spezifizieren, jedoch die Anwesenheit oder Hinzufügung von einem oder mehreren anderen Merkmalen, Bereichen, ganzen Zahlen, Schritten, Operationen, Elementen, Komponenten bzw. Bestandteilen und/oder Gruppen davon nicht ausschließen.
  • Soweit nicht anderweitig definiert, haben alle Wortlaute (einschließlich technischer und wissenschaftlicher Wortlaute), welche hierin verwendet werden, dieselbe Bedeutung, wie sie allgemein durch einen Fachmann, zu welchem diese Erfindung gehört, verstanden werden. Es wird weiterhin verstanden werden, dass Wortlaute, wie beispielsweise diejenigen, welche in allgemein verwendeten Wörterbüchern definiert sind, interpretiert werden sollen, als eine Bedeutung habend, welche konsistent mit ihrer Bedeutung in dem Kontext des relevanten Fachgebiets und/oder der vorliegenden Anmeldung ist, und nicht in einem idealisierten oder übermäßig formalen Sinn interpretiert werden, soweit nicht ausdrücklich hierin so definiert.
  • 1 ist ein allgemeines Blockschaltbild eines Übertragungssystems gemäß bestimmten Ausführungsformen des erfinderischen Konzepts, welches ein Übertragungssendesystem 100 und ein Übertragungsempfangssystem 200 aufweist. Das Übertragungssendesystem 100 kann eines einer Mehrzahl von Übertragungssendesystemen sein, von welchen jedes in der Lage ist, ein Signal zu senden, welches mit dem Übertragungsempfangssystem 200 kompatibel ist (d. h. ein Signal, welches in der Lage ist, durch das Übertragungsempfangssystem 200 empfangen und wenigstens anfänglich verarbeitet zu werden).
  • 2 ist ein Blockschaltbild, welches weiterhin das Übertragungsempfangssystem 200 der 1 veranschaulicht.
  • Das Übertragungsempfangssystem 200, welches in 2 veranschaulicht ist, kann ein DTV-Empfänger bzw. DTV-Receiver sein, welcher in der Lage ist, eine Anzahl von unterschiedlichen Signalen zu empfangen und zu verarbeiten, welche durch eine Anzahl von verschiedenen Übertragungssendesystemen gesendet werden, wobei jedes potentiell in Übereinstimmung mit einem oder mehreren technischen Standards arbeitet. Das beispielhafte Übertragungsempfangssystem der 2 weist Folgendes auf: ein Schaltmodul 210, ein hochauflösendes Multimedia-Schnittstellen- bzw. High Definition-Multimedia-Interface(HDMI)-Empfangsmodul 1 221, ein Rot/Grün/Blau(RGB = Red/Green/Blue)-Analog-Front-End(AFE = analog front end)-Modul 222, ein Composite Video Banking Sync(CVBS)AFE-Modul 223, ein Sound Intermediate Frequency(SIF)/CH/Intermediate Frequency(IF)-AFE-Modul 224, ein Audio-Analog-Digital-Wandler(ADC = Analog Digital Converter)-Modul 225, eine Video- und Audio-Verarbeitungslogik 230, eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit) 250, ein Audio-Digital-Analog-Wandler(DAC = Digital Analog Converter)-Modul 271, ein digitales Audio-Ausgabe- bzw. Ausgangsmodul 272, ein Video-DAC-Modul 273, ein Niederspannungs-Differentialsignalisier(LVDS = Low Voltage Differential Signalling)-Ausgangsmodul 274 und einen Phasenregelkreis (PLL = Phase Locked Loop) 275. In diesem Zusammenhang bezieht sich der Wortlaut „Modul” breit auf eine oder mehrere Schaltungen, welche operativ angeordnet oder konfiguriert sind, um ein kompatibles Signal zu empfangen und zu verarbeiten und/oder um ein bestimmtes Signal auszugeben.
  • Das Übertragungsempfangssystem 200 kann auch ein Micom-Modul 291, einen Flash-Lesespeicher(ROM = Read-Only Memory)-Controller 292, ein externes Vorrichtungsschnittstellenmodul 285 und einen DDR2-Controller 293 aufweisen, welche die Verbindung von bestimmten externen Speichern oder Vorrichtungen erleichtern.
  • Das Schaltmodul 210 schaltet ein extern vorgesehenes „Eingangs-Übertragungssignal”, welches durch das Übertragungsempfangssystem 200 empfangen wird, zu einem bestimmten Front-End-Modul, welches dem Eingangssignal entspricht.
  • Demnach empfängt und verarbeitet in dem funktionierenden Beispiel der 2 der HDMI-Empfänger 221 HDMI-Signale. Das RGB AFE 222 empfängt und verarbeitet RGB-Signale oder YPbPr-Signale. Das CVBS AFE 223 empfängt und verarbeitet CVBS-Signale oder SCART-Signale in einem Video-Kommunikationsmodus unter Verwendung eines 21-Pin Steckers bzw. Verbinders. Das SIF/CH/IF AFE 224 empfängt und verarbeitet SIF/CH/IF-Signale, wobei das SIF-Signal ein Audiosignal ist, das CH-Signal ein digitales Fernseh(DTV)-Videosignal ist und das IF-Signal ein analoges Videosignal ist. Diese beispielhaften Signale gelten als verschiedene „Formate” habend, welche durch anwendbare technische Standards gemäß einem oder mehreren Übertragungssystemen definiert sind.
  • Das Audio-ADC-Modul 225 empfängt ein analoges Audiosignal und wandelt es in ein digitales Audiosignal um. Die Video- und Audio-Verarbeitungslogik 230 ist ein Modul, welches Video- und Audiosignale, welche von dem HDMI-Empfänger 221, dem RGB AFE 222, dem CVBS AFE 223 und dem SIF/CH/IF AFE 224 empfangen werden. Obwohl insbesondere auf Schaltungsebene veranschaulicht, kann die Video- und Audio-Verarbeitungslogik 230 ein Videosignal-Verarbeitungsmodul, welches ein Videosignal verarbeitet (beispielsweise demoduliert oder dekodiert) und ein Audiosignal-Verarbeitungsmodul aufweisen, welches ein Audiosignal verarbeitet.
  • Die Video- und Audio-Verarbeitungslogik 230 kann verwendet werden, um Audiosignale, welche von den Signalempfängern 221 bis 224 und dem Audio-ADC-Modul 225 empfangen werden, zu verarbeiten. Die Video- und Audio-Verarbeitungslogik 230 kann auch verwendet werden, um Videosignale, welche von den Signalempfängem 221 bis 224 empfangen werden, zu demodulieren oder zu dekodieren.
  • Die CPU 250 steuert den Gesamtbetrieb des Übertragungsempfangssystems 200.
  • Das Audio-DAC-Modul 271 kann verwendet werden, um ein digitales Audiosignal in ein analoges Audiosignal umzuwandeln. Das digitale Audio-Ausgangsmodul 272 kann verwendet werden, um ein digitales Audiosignal auszugeben.
  • Das Video-DAC-Modul 273 kann verwendet werden, um ein digitales Videosignal in ein analoges Videosignal umzuwandeln. Die Ausgabe des Video-DAC-Moduls 273 kann ein Videokassettenrekorder(VCR = Video Cassette Recorder)-Ausgangssignal sein. Das LVDS-Ausgangsmodul 274 ist ein Modul, welches ein LVDS-Signal ausgibt.
  • Der System-PLL 275 ist ein Takterzeugungsmodul, welches in der Lage ist, ein Taktsignal, welches für den internen Betrieb des Übertragungsempfangssystems 200 notwendig ist, vorzusehen. Der System-PLL 275 kann mit einem Quelltakt von einer externen Taktquelle (beispielsweise einem Oszillator) vorgesehen sein, und kann verwendet werden, um ein internes Taktsignal zu erzeugen und das interne Taktsignal für ein internes Modul, wie beispielsweise die CPU 250, vorzusehen.
  • Obwohl die Module, welche in 2 veranschaulicht sind, primär gemäß ihrer Funktion identifiziert sind, werden Fachleute erkennen, dass die Module verschiedentlich als getrennte und/oder kombinierte Hardware und Software implementiert werden können. Innerhalb bestimmter Ausführungsformen des erfinderischen Konzepts kann eine Mehrzahl von Front-End-Modulen für ein Übertragungsempfangssystem, wie dasjenige, welches in Bezug auf 2 beschrieben ist, innerhalb einer einzelnen integrierten Schaltung (IC = Integrated Circuit) integriert sein. Alternativ kann die Mehrzahl von Front-End-Modulen für ein Übertragungsempfangssystem, wie dasjenige, das in Bezug auf 2 beschrieben ist, innerhalb eines Chipsatzes, welcher zwei oder mehr integrierte Schaltungen aufweist, integriert sein. In dieser Hinsicht bedeutet der Wortlaut „integrierte Schaltung” (oder „IC”) eine einheitliche Halbleitervorrichtung, welche innerhalb eines gemeinsamen Gehäuses umfasst ist. Der Wortlaut integrierte Schaltungen subsumiert System-on-Chip (SoC) bzw. Ein-Chip-System-Implementierungen.
  • Wie obenstehend festgehalten ist, kann das Übertragungsempfangssystem 200, welches in 2 veranschaulicht ist, ein DTV-System, wie beispielsweise ein Satelliten-DTV-System, ein Kabel-DTV-System, ein handgeführtes DTV-System oder ein terrestrisches DTV-System sein. In einer spezifischen Ausführungsform ist das Übertragungssystem 10 der 1 ein hochauflösendes Fernseh(HDTV = High Definition Television)-System.
  • Das handgeführte DTV-System kann innerhalb eines Mobiltelefons, eines Smartphones, eines Table Personal Computers (PC), eines automobilen Navigationssystems, eines persönlichen digitalen Assistenten (PDA = Personal Digital Assistant) oder eines tragbaren Multimedia-Players (PMP = Portable Multimedia Player) implementiert sein.
  • Ein Verfahren zum Empfangen und Verarbeiten des Eingangsübertragungssignals wird unter Bezugnahme auf 2 beschrieben werden.
  • Verschiedene Übertragungssignale (beispielsweise ein HDMI-Signal, ein RGB-Signal oder ein YPbPr-Signal, ein CVBS-Signal und ein SIF/CH/IF-Signal) können zugeführt und durch die jeweiligen Empfänger 221 bis 224 empfangen werden. Jedes einer Anzahl von verschiedenen Übertragungseingangssignalen, welches durch einen entsprechenden einen der Empfänger 221 bis 224 verarbeitet wird, kann unter der Steuerung der Video- und Audio-Verarbeitungslogik 230 und in Übereinstimmung mit einem definierten Format (und entsprechenden technischen Spezifikationen) demoduliert und dekodiert werden.
  • Die Video- und Audio-Verarbeitungslogik 230 kann funktionale Blöcke zum Demodulieren oder Dekodieren der verschiedenen Typen von Video- und Audiosignalen aufweisen. Beispielsweise kann die Video- und Audio-Verarbeitungslogik 230 einen Demodulator (nicht gezeigt), einen multifunktionalen Dekoder (nicht gezeigt) und einen analogen Demodulator (nicht gezeigt) aufweisen.
  • Das erfinderische Konzept ist jedoch nicht nur auf die veranschaulichte Ausführungsform der 2 beschränkt. Vielmehr kann ein funktionaler Block abhängig von dem Typ von Übertragungseingangssignal(en), welche(s) durch das Übertragungsempfangssystem 200 zu empfangen ist (sind), hinzugefügt oder entfernt werden.
  • In einer Ausführungsform kann die Video- und Audio-Verarbeitungslogik 230 funktionale Blöcke aufweisen, welche in der Lage sind, verschiedene Videosignale zu skalieren, die Videosignale zu verschlüsseln bzw. zu kodieren und/oder die Videosignale zu verarbeiten, um die Qualität zu verbessern. Obwohl nicht gezeigt, kann die Video- und Audio-Verarbeitungslogik 230 einen Frequenzteiler (scaler), welcher den Bildmaßstab (scale) eines Videosignals ändern, einen CVBS-Kodierer und einen Video-Verbesserungsblock (video enhancement block) aufweisen.
  • Ein Signal, welches von der Video- und Audio-Verarbeitungslogik 230 ausgegeben wird, kann über ein entsprechendes eines der Ausgangs- bzw. Ausgabemodule 271 bis 274 bereitgestellt werden.
  • 3 veranschaulicht weiterhin relevante Abschnitte eines Übertragungsempfangssystems gemäß bestimmten Ausführungsformen des erfinderischen Konzepts. 4A ist ein detaillierteres Blockschaltbild des CVBS AFE 223, welches in 3 veranschaulicht ist. Bezug nehmend auf die 3 und 4A weist das CVBS AFE 223 eine CVBS-Takteinheit 421 und einen CVBS-Datenblock 422 auf. Der CVBS-Datenblock 422 kann einen Puffer 422a und einen Analog-Digital-Wandler (ADC = Analog-to-Digital Converter) 422b aufweisen.
  • Die CVBS-Takteinheit 421 empfängt ein Referenztaktsignal R_CLK von einem Oszillator 410 und erzeugt ein CVBS-Taktsignal CVBS_CLK (ein „erstes Taktsignal”). Der CVBS-Datenblock 422 empfängt und wandelt ein CVBS-Signal in ein digitales Signal unter Verwendung des CVBS-Taktsignal CVBS_CLK um. Das heißt, das CVBS-Signal kann dem ADC 422b über den Puffer 422a zugeführt werden, und der ADC 422b kann verwendet werden, um das analoge CVBS-Signal unter Verwendung des CVBS-Taktsignals CVBS_CLK in ein entsprechendes digitales Signal umzuwandeln.
  • Daten, welche von dem CVBS-Datenblock 422 ausgegeben werden, werden einer CVBS-Logik 425 zugeführt. Die CVBS-Logik 425 kann die CVBS-Daten unter Verwendung des ersten Taktsignals CVBS_CLK verarbeiten, beispielsweise demodulieren oder dekodieren. Die CVBS-Logik 425 kann ein Funktionsblock der Video- und Audio-Verarbeitungslogik 230 sein, welche in 2 veranschaulicht ist.
  • 4B ist ein detaillierteres Blockschaltbild des SIF/CH/IF AFE 224, welches in 3 veranschaulicht ist. Bezug nehmend auf die 3 und 4B weist das SIF/CH/IF AFE 224 eine SIF/CH/IF-Takteinheit 441, eine SIF-Takteinheit 431 und einen SIF/CH/IF-Datenblock 442 auf. Der SIF/CH/IF-Datenblock 442 kann einen Verstärker 442a und einen ADC 442b aufweisen.
  • Die SIF/CH/IF-Takteinheit 441 empfängt das Referenztaktsignal R_CLK von dem Oszillator 410 und erzeugt ein SIF/CH/IF(oder „zweites”)-Taktsignal SIF/CH/IF_CLK. Wie die SIF/CH/IF-Takteinheit 441 empfängt die SIF-Takteinheit 431 das Referenztaktsignal R_CLK von dem Oszillator 410 und erzeugt ein SIF(oder „drittes”)-Taktsignal SIF_CLK.
  • Der SIF/CH/IF-Datenblock 442 kann verwendet werden, um ein SIF/CH/IF-Signal zu empfangen und in ein entsprechendes digitales Signal unter Verwendung des SIF/CH/IF-Taktsignals SIF/CH/IF_CLK umzuwandeln. Das SIF/CH/IF-Signal kann durch den Verstärker 442a verstärkt werden und dann dem ADC 442b zugeführt werden. Der Verstärker 442a kann ein Verstärker mit programmierbarer Verstärkung (PGA = Programmable Gain Amplifier = Verstärker mit programmierbarer Verstärkung) sein, welcher einen variablen Verstärkungsfaktor hat. Der ADC 422b kann verwendet werden, um das analoge SIF/CH/IF-Signal in ein entsprechendes digitales Signal unter Verwendung des SIF/CH/IF-Taktsignals SIF/CH/IF_CLK umzuwandeln.
  • Daten, welche von dem SIF/CH/IF-Datenblock 442 ausgegeben werden, können auf eine SIF/CH/IF-Logik 445 angewandt werden. Die SIF/CH/IF-Logik 445 kann verwendet werden, um die SIF/CH/IF-Daten unter Verwendung des SIF/CH/IF-Taktsignals SIF/CH/IF_CLK weiter zu verarbeiten (beispielsweise zu demodulieren oder zu dekodieren). Ein SIF-Signal in einem Ausgangssignal der SIF/CH/IF-Logik 445 kann angewandt werden auf und weiterverarbeitet werden durch eine SIF-Logik 435. Die SIF-Logik 435 kann verwendet werden, um das SIF-Signal, wie es durch die SIF/CH/IF-Logik 445 vorgesehen ist, gemäß dem SIF-Taktsignal SIF_CLK, welches von der SIF-Takteinheit 431 erzeugt wird, zu verarbeiten.
  • Das SIF-Taktsignal SIF_CLK kann auch als ein Systemtaktsignal für das Übertragungsempfangssystem 200 verwendet werden.
  • In bestimmten Ausführungsformen des erfinderischen Konzepts ist es sehr wahrscheinlich, dass ein erstes bis drittes Taktsignal (beispielsweise CVBS_CLK, SIF/CH/IF_CLK und SIF_CLK) verschiedene jeweilige Frequenzen haben werden.
  • 5A ist ein Blockschaltbild der CVBS-Takteinheit 421, welche in den 3 und 4A veranschaulicht ist. Die CVBS-Takteinheit 421 weist einen PLL 480 und einen Multiplexer (MUX) 490 auf. Der PLL 480 kann ein fraktionaler PLL sein, er ist jedoch nicht hierauf beschränkt. Der PLL 480 kann in anderen Ausführungsformen ein Ganzzahl-PLL sein.
  • Wenn der PLL 480 der Ganzzahl-PLL ist, kann der PLL 480 ein Taktsignal durch ein Multiplizieren des Referenztaktsignals R_CLK, welches von dem Oszillator 410 ausgegeben wird, mit einer ganzen Zahl erzeugen.
  • Wenn der PLL 480 der fraktionale PLL ist, kann der PLL 480 ein Taktsignal durch ein Multiplizieren oder Dividieren des Referenztaktsignals R_CLK, welches von dem Oszillator 410 ausgegeben wird, mit einer reellen Zahl erzeugen.
  • Der MUX 490 kann ein 3:1-MUX sein, ist jedoch nicht hierauf beschränkt. Der MUX 490 kann ein Signal aus einem PLL-Ausgangstaktsignal, dem Referenztaktsignal R_CLK und einem Quelltaktsignal S1_CLK in Antwort auf ein Auswahlsignal SEL1 auswählen und das ausgewählte Taktsignal als das CVBS-Taktsignal CVBS_CLK ausgeben. Das Quelltaktsignal S1_CLK kann von einem anderen Takterzeuger bzw. Taktgenerator (beispielsweise 275, 431 oder 441) innerhalb des Übertragungsempfangssystems 200 oder einer externen Taktquelle 470, welche durch das Übertragungsempfangssystem 200 empfangen wird, empfangen werden.
  • Das Auswahlsignal SEL1 kann im Voraus gemäß einem Systemmodus gesetzt werden oder es kann durch die CPU 250 erzeugt werden. Beispielsweise kann das Auswahlsignal SEL1 im Voraus in einem bestimmten Register (nicht gezeigt) gesetzt werden. Wenn das Übertragungsempfangssystem 200 in einem ersten Modus (beispielsweise in einem normalen Modus) arbeitet, kann das Auswahlsignal SEL1 auf „1” gesetzt werden, und das Ausgangstaktsignal des PLL 480 kann als das CVBS-Taktsignal CVBS_CLK ausgewählt werden. Wenn das Übertragungsempfangssystem 200 in einem zweiten Modus ist (beispielsweise einem Testmodus), kann das Auswahlsignal SEL1 auf „2” oder „3” gesetzt werden, und entweder das Referenztaktsignal R_CLK oder das Quelltaktsignal S1_CLK kann als das CVBS-Taktsignal CVBS_CLK ausgewählt werden.
  • 5B ist ein Blockschaltbild der SIF/CH/IF-Takteinheit 441, welche in den 3 und 4B veranschaulicht ist. Die SIF/CH/IF-Takteinheit 441 kann eine Struktur haben ähnlich zu derjenigen der CVBS-Takteinheit 421, welche vorangehend in Bezug auf 5A beschrieben wurde. Ein PLL 520 kann ein niedrig-Jitter fractionaler PLL sein, er ist jedoch nicht hierauf beschränkt. In anderen Ausführungsformen kann der PLL 520 ein Ganzzahl-PLL sein.
  • Ein MUX 530 kann ein Signal aus dem Ausgangstaktsignal des PLL 520, dem Referenztaktsignal R_CLK und einem Quelltaktsignal S2_CLK in Antwort auf ein Auswahlsignal SEL2 auswählen und das ausgewählte Taktsignal als das SIF/CH/IF-Taktsignal SIF/CH/IF_CLK ausgeben. Das Quelltaktsignal S2_CLK kann von einem anderen Takterzeuger (beispielsweise 275, 421 oder 431) innerhalb des Übertragungsempfangssystems 200 oder einer Taktquelle 510 extern des Übertragungsempfangssystems 200 empfangen werden.
  • Das Auswahlsignal SEL2 kann im Voraus gemäß einem Systemmodus gesetzt werden oder es kann durch die CPU 250 erzeugt werden. Beispielsweise kann das Auswahlsignal SEL2 im Voraus in einem bestimmten Register (nicht gezeigt) gesetzt werden. Wenn das Übertragungsempfangssystem 200 in dem ersten Modus (beispielsweise dem normalen Modus) ist, kann das Auswahlsignal SEL2 auf „1” gesetzt werden, und das Ausgangstaktsignal des PLL 520 kann als das SIF/CH/IF-Taktsignal SIF/CH/IF_CLK ausgewählt werden. Wenn das Übertragungsempfangssystem 200 in dem zweiten Modus ist (beispielsweise dem Testmodus), kann das Auswahlsignal SEL2 auf „2” oder „3” gesetzt werden, und das Referenztaktsignal R_CLK oder das Quelltaktsignal S2_CLK kann als das zweite Taktsignal SIF/CH/IF_CLK ausgewählt werden.
  • Obwohl nicht separat gezeigt, kann die SIF-Takteinheit 431 eine Struktur ähnlich zu derjenigen der Takteinheiten 421 und 441, welche in den 5A und 5B veranschaulicht sind, haben. Die SIF-Takteinheit 431 kann einen Entzerr-PLL aufweisen.
  • Die oben beschriebenen Übertragungssignale können digitale TV-Übertragungssignale wie beispielsweise DTV-Videosignale und DTV-Audio-IF-Signale aufweisen. Die Übertragungssignale können auch analoge TV-Übertragungssignale wie beispielsweise analoge Videosignale und analoge Audio-IF-Signale aufweisen.
  • In bestimmten Ausführungsformen des erfinderischen Konzepts können digitale TV-Übertragungssignale, d. h. DTV-Videosignale und DTV-Audio-IF-Signale Signale sein, welche mit einem europäischen DTV-Standard übereinstimmen, d. h. der Digital Video Broadcasting(DVB)-Familie, beispielsweise DVB-Satellit (DVB-S), DVB-Terrestrisch (DVB-T), DVB Kabel (DVB-C), DVB Handgeführt (DVB-H) oder DVB Satellitendienste zu Handgeführten (DVB-SH).
  • In anderen Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit einem nordamerikanischen DTV-Standard übereinstimmen, d. h. der Advanced Television System Committee(ATSC)-Familie, beispielsweise ATSC-Terrestrisch/Kabel oder ATSC-Mobil/handgeführt.
  • In noch anderen Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit einem lateinamerikanischen DTV-Standard übereinstimmen, d. h. Integrated Services Digital Broadcasting (ISDB), beispielsweise ISDB-Satellit (ISDB-S), ISDB-Terrestrisch (ISDB-T), ISDB-Kabel (ISDB-C) oder 1seg. Hier ist 1seg ein mobiler terrestrischer Digital-Audio-IF/Video- und Datenübertragungsservice in Japan, Chile, Brasilien, Peru und Argentinien.
  • In anderen Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit einem internationalen System für eine digitale Übertragung, terrestrisch, brasilianische Version (ISDB-Tb) übereinstimmen, d. h. einem DTV-Standard, welcher in Brasilien, Argentinien, Chile, Peru, Venezuela, Bolivien, Ecuador, Costa Rica und Uruguay verwendet wird.
  • In noch anderen Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit einem chinesischen DTV-Standard übereinstimmen, d. h. China Digital Multimedia Broadcast Terrestial/Handheld CDMB-T/H) oder China Mobile Multimedia Broadcasting (CMMB).
  • In noch anderen Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit einem koreanischen DTV-Standard übereinstimmen, d. h. einer terrestrischen digitalen Multimedia-Übertragung (T-DMB = Terrestrial Digital Multimedia Broadcasting) oder Satelliten-DMB (S-DMB).
  • In weiteren Ausführungsformen des erfinderischen Konzepts können die digitalen TV-Übertragungssignale Signale sein, welche mit dem Nationalen Televionssystem-Kommittee (NTSC = National System Committee), Phase Alternating Line (PAL) oder Sequential With Memory (SECAM) übereinstimmen.
  • Wie obenstehend in Bezug auf bestimmte beispielhafte Ausführungsformen des erfinderischen Konzepts beschrieben ist, werden Taktsignale, welche verschiedene Frequenzen haben, für eine Mehrzahl von AFEs in einem System unter Verwendung eines Referenztaktsignals erzeugt, welches durch einen einzelnen Oszillator vorgesehen wird. Diese Konfiguration verringert die Größe eines Front-End-IC und verringert die gesamten Herstellungskosten.
  • Das erfinderische Konzept kann auch in Teilen als computerlesbarer Code, welcher in einem computerlesbaren Aufzeichnungsmedium gespeichert ist, ausgeführt werden. Das computerlesbare Aufzeichnungsmedium ist irgendeine Speichervorrichtung, welche in der Lage ist, Daten zu speichern, welche danach durch einen Computer oder ein Digital-Logiksystem gelesen werden können. Beispiele des computerlesbaren Aufzeichnungsmediums weisen ein ROM, einen Schreib-Lesespeicher (RAM = Random Access Memory), CD-ROMS, Magnetbänder, Floppy-Disks und optische Datenspeichervorrichtungen auf.
  • Gemäß Ausführungsformen des erfinderischen Konzepts wird eine Taktquellvorrichtung (beispielsweise ein Oszillator) durch eine Mehrzahl von Front-End-Schaltungen oder -Module in einem DTV-System gemeinsam benutzt, so dass die Chipgröße und die Herstellungskosten verringert werden können.
  • Während das erfinderische Konzept genau gezeigt und unter Bezugnahme auf beispielhafte Ausführungsformen davon beschrieben wurde, wird von Fachleuten verstanden werden, dass verschiedene Änderungen in den Formen und den Details darin getätigt werden können, ohne vom Umfang des erfinderischen Konzepts, wie es durch die folgenden Ansprüche definiert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2011-0147689 [0001]

Claims (20)

  1. Integrierte Front-End-Schaltung eines Übertragungsempfangssystems (200), wobei die integrierte Front-End-Schaltung Folgendes aufweist: eine erste Takteinheit (421), welche konfiguriert ist, um ein Referenztaktsignal (RCLK) von einem Oszillator (410) zu empfangen, und um ein erstes Taktsignal (CVBS_CLK) zu erzeugen; ein erstes analoges Front-End-Modul (223), welches konfiguriert ist, um ein erstes Übertragungssignal, welches ein erstes Format hat, unter Verwendung des ersten Taktsignals (CVBS_CLK) zu empfangen und zu verarbeiten; eine zweite Takteinheit (441), welche konfiguriert ist, um das Referenztaktsignal (R_CLK) von dem Oszillator (410) zu empfangen, und um ein zweites Taktsignal (SIF/CH/IF_CLK) zu erzeugen; und ein zweites analoges Front-End-Modul (224), welches konfiguriert ist, um ein zweites Übertragungssignal, welches ein zweites Format hat, welches unterschiedlich von dem ersten Format ist, unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK) zu empfangen und zu verarbeiten.
  2. Integrierte Front-End-Schaltung nach Anspruch 1, weiterhin aufweisend: eine dritte Takteinheit (431), welche konfiguriert ist, um das Referenztaktsignal (R_CLK) von dem Oszillator (410) zu empfangen, und um ein drittes Taktsignal (SIF_CLK) zu erzeugen, welches für eine Logikschaltung (435) vorgesehen ist, welche gemäß dem dritten Taktsignal (SIF_CLK) arbeitet.
  3. Integrierte Front-End-Schaltung nach Anspruch 2, wobei die dritte Takteinheit (431) das dritte Taktsignal (SIF_CLK) durch ein Multiplizieren oder Dividieren des Referenztaktsignals (R_CLK) unter Verwendung einer ganzen Zahl erzeugt.
  4. Integrierte Front-End-Schaltung nach Anspruch 2, wobei das erste Taktsignal (CVBS_CLK) eine erste Frequenz hat, welche definiert ist durch ein Multiplizieren oder Dividieren des Referenztaktsignals (R_CLK) unter Verwendung einer ersten reellen Zahl, wobei das zweite Taktsignal (SIF/CH/IF_CLK) eine zweite Frequenz hat, welche definiert ist durch ein Multiplizieren oder Dividieren des Referenztaktsignals (R_CLK) unter Verwendung einer zweiten reellen Zahl und danach in Antwort auf eine oder mehrere Jitter-Charakteristiken angepasst wird.
  5. Integrierte Front-End-Schaltung nach Anspruch 4, wobei die erste Takteinheit (421) Folgendes aufweist: einen fraktionalen N-Phasen-Regelkreis (PLL) (480), welcher das Referenztaktsignal (R_CLK) empfängt, und das Referenztaktsignal (R_CLK) unter Verwendung der ersten reellen Zahl multipliziert oder dividiert; und einen ersten Multiplexer (490), der in Antwort auf ein erstes Auswahlsignal (SEL1) eines des multiplizierten oder dividierten Referenztaktsignals von dem fraktionalen N-PLL (480), des Referenztaktsignals (R_CLK) und eines Quelltaktsignals (S1_CLK), welches durch eine Taktquelle (275, 431, 441, 470) vorgesehen ist, auswählt und ausgibt.
  6. Integrierte Front-End-Schaltung nach Anspruch 5, wobei die zweite Takteinheit (441) Folgendes aufweist: einen Niedrig-Jitter-fraktionalen N-PLL (520), welcher das Referenztaktsignal (R_CLK) empfängt, und das Referenztaktsignal (R_CLK) unter Verwendung der zweiten reellen Zahl multipliziert oder dividiert; und einen zweiten Multiplexer (530), der in Antwort auf ein zweites Auswahlsignal (SEL2) eines des multiplizierten oder dividierten Referenztaktsignals von dem Niedrig-Jitter-fraktionalen N-PLL (520), des Referenztaktsignals (R_CLK) und des Quelltaktsignals (S2_CLK) auswählt und ausgibt.
  7. Integrierte Front-End-Schaltung nach Anspruch 6, wobei die dritte Takteinheit Folgendes aufweist: einen Ganzzahl-PLL, welcher das Referenztaktsignal (R_CLK) empfängt und das Referenztaktsignal (R_CLK) unter Verwendung der ganzen Zahl multipliziert oder dividiert; und einen dritten Multiplexer, welcher in Antwort auf ein drittes Auswahlsignal eines des multiplizierten oder dividierten Referenztaktsignals (R_CLK) von dem Ganzzahl-PLL, des Referenztaktsignals (R_CLK) und des Quelltaktsignals auswählt und ausgibt.
  8. Integrierte Front-End-Schaltung nach Anspruch 2, wobei das erste Übertragungssignal ein Composite Video Banking Sync(CVBS)-Signal ist, und das zweite Übertragungssignal ein Signal ist, welches ausgewählt ist aus der Gruppe, welche aus einem Sound Intermediate Frequency(SIF)-Signal, einem CH-Signal und einem Intermediate Frequency(IF)-Signal besteht.
  9. Integrierte Front-End-Schaltung nach Anspruch 8, wobei das erste analoge Front-End-Modul (223) Folgendes aufweist: einen ersten Puffer (422a), welcher das erste Übertragungssignal empfängt und puffert; und einen ersten Analog-Digital-Wandler (ADC) (422b), welcher das gepufferte erste Übertragungssignal in ein entsprechendes erstes digitales Signal unter Verwendung des ersten Taktsignals (CVBS_CLK) umwandelt.
  10. Integrierte Front-End-Schaltung nach Anspruch 9, wobei das zweite analoge Front-End-Modul (224) Folgendes aufweist: einen Verstärker (442a), welcher eine programmierbar variable Verstärkung hat, welcher das zweite Übertragungssignal empfängt und verstärkt; und einen zweiten Analog-Digital-Wandler (ADC) (442b), welcher das verstärkte zweite Übertragungssignal in ein entsprechendes zweites digitales Signal unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK) umwandelt.
  11. In einem digitalen Fernseh(DTV)-Empfänger, welcher in der Lage ist, ein Composite Video Banking Sync(CVBS)-Signal als ein erstes Übertragungseingangssignal, und wenigstens eines eines Sound Intermediate Frequency(SIF)-Signal, eines CH-Signals und eines Intermediate Frequency(IF)-Signals als ein zweites Übertragungseingangssignal zu empfangen und zu verarbeiten, weist der DTV-Empfänger eine integrierte Front-End-Schaltung auf, wobei die integrierte Front-End-Schaltung Folgendes aufweist: eine erste Takteinheit (421), welche ein erstes Taktsignal (CVBS_CLK) aus einem Referenztaktsignal (R_CLK), welches von einem Oszillator vorgesehen ist, erzeugt; eine zweite Takteinheit (441), welche ein zweites Taktsignal (SIF/CH/IF_CLK) aus dem Referenztaktsignal (R_CLK) erzeugt; ein CVBS-Modul (223), welches das erste Übertragungseingangssignal unter Verwendung des ersten Taktsignals (CVBS_CLK) empfängt und verarbeitet; und ein SIF/CH/IF-Modul (224), welches das zweite Übertragungseingangssignal unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK) empfängt und verarbeitet.
  12. DTV-Empfänger nach Anspruch 11, weiterhin aufweisend: eine Sound Intermediate Frequency(SIF)-Takteinheit (431), welche ein drittes Taktsignal (SIF_CLK) aus dem Referenztaktsignal (R_CLK) erzeugt; und eine SIF-Logikschaltung (435), welche gemäß dem dritten Taktsignal (SIF_CLK) arbeitet.
  13. DTV-Empfänger nach Anspruch 12, wobei die erste Takteinheit (421) Folgendes aufweist: einen fraktionalen N-Phasen-Regelkreis (PLL) (480), welcher das Referenztaktsignal (R_CLK) empfängt, und das Referenztaktsignal (R_CLK) mit einer ersten reellen Zahl multipliziert oder dividiert; und einen ersten Multiplexer (490), der in Antwort auf ein erstes Auswahlsignal (SEL1) eines des multiplizierten oder dividierten Referenztaktsignals (R_CLK) von dem fraktionalen N-PLL (480), des Referenztaktsignals (R_CLK) und eines Quelltaktsignals (S1_CLK), welches durch eine Taktquelle (275, 431, 441, 470) vorgesehen ist, auswählt und ausgibt.
  14. DTV-Empfänger nach Anspruch 13, wobei das CVBS-Modul (223) Folgendes aufweist: einen Puffer (422a), welcher das erste Übertragungssignal empfängt und puffert; und einen ersten Analog-Digital-Wandler (ADC) (422b), welcher das gepufferte erste Übertragungssignal in ein entsprechendes erstes digitales Signal unter Verwendung des ersten Taktsignals (CVBS_CLK) umwandelt.
  15. DTV-Empfänger nach Anspruch 13, wobei die zweite Takteinheit (421) Folgendes aufweist: einen Niedrig-Jitter-fraktionalen N-PLL (520), welcher das Referenztaktsignal (R_CLK) empfängt, und das Referenztaktsignal (R_CLK) unter Verwendung der zweiten reellen Zahl multipliziert oder dividiert; und einen zweiten Multiplexer, der in Antwort auf ein zweites Auswahlsignal (SEL2) eines des multiplizierten oder dividierten Referenztaktsignals (R_CLK) von dem Niedrig-Jitter-fraktionalen N-PLL (520), des Referenztaktsignals (R_CLK) und des Quelltaktsignals (S2_CLK) auswählt und ausgibt.
  16. DTV-Empfänger nach Anspruch 15, wobei das SIF/CH/IF-Modul (224) Folgendes aufweist: einen Verstärker (442a), welcher eine programmierbar variable Verstärkung hat, welcher das zweite Übertragungssignal empfängt und verstärkt; und einen zweiten Analog-Digital-Wandler (ADC) (442b), welcher das verstärkte zweite Übertragungssignal in ein entsprechendes zweites digitales Signal unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK) umwandelt.
  17. DTV-Empfänger nach Anspruch 16, wobei die dritte Takteinheit (431) Folgendes aufweist: einen Ganzzahl-PLL, welche das Referenztaktsignal (R_CLK) empfängt, und das Referenztaktsignal (R_CLK) mit einer ganzen Zahl multipliziert oder dividiert; und einen dritten Multiplexer, welcher in Antwort auf ein drittes Auswahlsignal eines des multiplizierten oder dividierten Referenztaktsignals (R_CLK) von dem Ganzzahl-PLL, des Referenztaktsignals (R_CLK) und des Quelltaktsignals auswählt und ausgibt.
  18. Betriebsverfahren für eine integrierte Front-End-Schaltung in einem Übertragungsempfangssystem (200), wobei das Verfahren Folgendes aufweist: ein Erzeugen eines ersten Taktsignals (CVBS_CLK) und eines zweiten Taktsignals (SIF/CH/IF_CLK), welche unterschiedliche Frequenzen haben, unter Verwendung eines Referenztaktsignals (R_CLK), welches durch einen einzelnen Oszillator (410) erzeugt wird; ein Empfangen und Umwandeln eines ersten analogen Übertragungssignals, welches ein erstes Format hat, ein entsprechendes erstes digitales Signal unter Verwendung des ersten Taktsignals (CVBS_CLK); und ein Empfangen und Umwandeln eines zweiten analogen Übertragungssignals, welches ein zweites Format hat, welches unterschiedlich von dem ersten Format ist, in ein entsprechendes zweites digitales Signal unter Verwendung des zweiten Taktsignals (SIF/CH/IF_CLK).
  19. Verfahren nach Anspruch 18, weiterhin aufweisend: ein Erzeugen eines dritten Taktsignals (SIF_CLK), welches eine Frequenz hat, welche unterschiedlich von dem ersten und zweiten Taktsignal (CVBS_CLK, SIF/CH/IF_CLK) ist, unter Verwendung des Referenztaktsignals (R_CLK).
  20. Verfahren nach Anspruch 19, wobei jedes ersten und zweiten Taktsignals (CVBS_CLK, SIF/CH/IF_CLK) eine Frequenz hat, welche durch ein Multiplizieren oder Dividieren des Referenztaktsignals (R_CLK) durch eine jeweilige reelle Zahl definiert ist, und das dritte Taktsignal (SIF_CLK) die Frequenz hat, welche durch ein Multiplizieren des Referenztaktsignals (R_CLK) mit einer Ganzen Zahl definiert ist.
DE102012112591A 2011-12-30 2012-12-19 Integrierte Front-End-Schaltung, Übertragungsempfangssystem und Betriebsverfahren Pending DE102012112591A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0147689 2011-12-30
KR1020110147689A KR101977016B1 (ko) 2011-12-30 2011-12-30 방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
DE102012112591A1 true DE102012112591A1 (de) 2013-07-04

Family

ID=48608032

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012112591A Pending DE102012112591A1 (de) 2011-12-30 2012-12-19 Integrierte Front-End-Schaltung, Übertragungsempfangssystem und Betriebsverfahren

Country Status (5)

Country Link
US (1) US9628671B2 (de)
JP (1) JP6097559B2 (de)
KR (1) KR101977016B1 (de)
CN (1) CN103188523B (de)
DE (1) DE102012112591A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10990270B2 (en) 2012-05-09 2021-04-27 Apple Inc. Context-specific user interfaces
US9582165B2 (en) 2012-05-09 2017-02-28 Apple Inc. Context-specific user interfaces
US10613743B2 (en) 2012-05-09 2020-04-07 Apple Inc. User interface for receiving user input
US9804759B2 (en) 2012-05-09 2017-10-31 Apple Inc. Context-specific user interfaces
KR102140057B1 (ko) * 2014-01-20 2020-07-31 삼성전자 주식회사 디스큐 기능을 갖는 고속 데이터 인터페이스 방법 및 그 장치
CN106462340B (zh) 2014-06-27 2019-09-13 苹果公司 尺寸减小的用户界面
EP3195098A2 (de) 2014-07-21 2017-07-26 Apple Inc. Remote-benutzerschnittstelle
US10452253B2 (en) 2014-08-15 2019-10-22 Apple Inc. Weather user interface
EP3189406B1 (de) 2014-09-02 2022-09-07 Apple Inc. Telefonbenutzerschnittstelle
US10254948B2 (en) 2014-09-02 2019-04-09 Apple Inc. Reduced-size user interfaces for dynamically updated application overviews
US10055121B2 (en) 2015-03-07 2018-08-21 Apple Inc. Activity based thresholds and feedbacks
US9916075B2 (en) 2015-06-05 2018-03-13 Apple Inc. Formatting content for a reduced-size user interface
CN105610534B (zh) * 2015-12-17 2018-09-07 北京无线电计量测试研究所 一种多站时间同步方法和设备
DK201770423A1 (en) 2016-06-11 2018-01-15 Apple Inc Activity and workout updates
CN110784208B (zh) * 2019-09-25 2023-07-21 芯创智(北京)微电子有限公司 一种同时支持hdmi和lvds的混合模式发送器电路
CN115422120B (zh) * 2022-11-04 2023-03-10 摩尔线程智能科技(北京)有限责任公司 Soc芯片以及soc芯片上的多级时钟的释放方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281885B1 (ko) 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
JP2005124054A (ja) * 2003-10-20 2005-05-12 Toshiba Corp 再生装置と再生方法
EP1733566A2 (de) 2004-02-26 2006-12-20 THOMSON Licensing Verfahren und vorrichtung zum einstellen eines spannungsgesteuerten kristalloszillators in einer videoverarbeitungseinrichtung
JP2006235129A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd 映像信号処理装置
US7742785B2 (en) 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems
CN101083523B (zh) 2007-07-27 2010-08-11 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
US8675138B2 (en) * 2010-07-15 2014-03-18 Broadcom Corporation Method and apparatus for fast source switching and/or automatic source switching
US8644427B2 (en) * 2011-08-10 2014-02-04 Sigear Europe Sarl Radio frequency receiver with dual band reception and dual ADC

Also Published As

Publication number Publication date
US9628671B2 (en) 2017-04-18
CN103188523A (zh) 2013-07-03
KR101977016B1 (ko) 2019-05-13
CN103188523B (zh) 2018-08-17
US20130169870A1 (en) 2013-07-04
KR20130078637A (ko) 2013-07-10
JP6097559B2 (ja) 2017-03-15
JP2013141244A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
DE102012112591A1 (de) Integrierte Front-End-Schaltung, Übertragungsempfangssystem und Betriebsverfahren
US9402062B2 (en) Digital television chip, system and method thereof
CN101018064A (zh) 解码器装置和利用它的接收机
KR101366202B1 (ko) 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법
BRPI0621548A2 (pt) dispositivo divisor ativo e método usando interface com usuário diplexada
US20110255011A1 (en) All Digital Front-End Architecture for Television with Sigma-Delta ADC Input
US9369755B2 (en) Antenna sub-system for receiving multiple digital broadcast television signals
US7787051B2 (en) Video display apparatus and video display method
DE102013100796A1 (de) Vorrichtung zur Umwandlung eines Mehrkanal-Audio-Signals unter Verwendung eines zeitlich veränderlichen Digitalfilters, elektronisches System dieselbe umfassend und Verfahren zur Umwandlung eines Mehrkanal-Audio-Signals
CN102273192A (zh) 两个高分辨率视频源之间的过渡
CN103179360A (zh) 视频处理装置
US8464306B2 (en) Transport stream processing apparatus capable of storing transport stream before the transport stream is descrambled and then descrambling the stored transport stream for playback
JP2007013561A (ja) 字幕放送受信装置および字幕放送受信方法
AT9409U1 (de) Multi-tv-signalprozessor
CN100486324C (zh) 根据广播信号的种类进行图像处理部设置的装置及方法
EP1345433A2 (de) Bildformatumwandlung
WO2015149834A1 (en) Method for simultaneous viewing and recording of separate conditional access contents in an image display device
US11184576B2 (en) Image display apparatus and control method therefor
US8098737B1 (en) Robust multi-tuner/multi-channel audio/video rendering on a single-chip high-definition digital multimedia receiver
US20060197873A1 (en) Apparatus and method for processing video signal
RU139321U1 (ru) Телевизионная цифровая приставка
CN202979203U (zh) 数字电视系统
WO2021052138A1 (zh) 画质电路、图像处理装置及信号特征检测方法
US20130308053A1 (en) Video Signal Processing Apparatus and Video Signal Processing Method
CN114642001A (zh) 控制电路、接收装置及控制方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication