DE102012106660A1 - PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet - Google Patents

PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet Download PDF

Info

Publication number
DE102012106660A1
DE102012106660A1 DE102012106660A DE102012106660A DE102012106660A1 DE 102012106660 A1 DE102012106660 A1 DE 102012106660A1 DE 102012106660 A DE102012106660 A DE 102012106660A DE 102012106660 A DE102012106660 A DE 102012106660A DE 102012106660 A1 DE102012106660 A1 DE 102012106660A1
Authority
DE
Germany
Prior art keywords
pcb
led chips
chip
metal plate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012106660A
Other languages
English (en)
Inventor
Jong-Jin Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DOOSUNG ADVANCED Tech CO Ltd
Original Assignee
DOOSUNG ADVANCED Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DOOSUNG ADVANCED Tech CO Ltd filed Critical DOOSUNG ADVANCED Tech CO Ltd
Publication of DE102012106660A1 publication Critical patent/DE102012106660A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Die vorliegende Erfindung stellt eine Leiterplatte (PCB) mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Paketes, das diese verwendet, bereit, die bzw. das die Lichtresorption zwischen LED Chips mittels Bereitstellen einer individuellen reflektierenden Struktur zwischen den LED Chips verhindern kann, wenn das LED Paket zur Verwendung von zwei oder mehr LED Chips konfiguriert ist. Die PCB gemäß der vorliegenden Erfindung umfasst: eine PCB Trägerplatte; eine auf der PCB ausgebildete Schaltungsmuster bildende Materialschicht mit einer dazwischen liegenden Isolierschicht; Sperrelemente, die auf der Schaltungsmuster bildenden Materialschicht um Chipanordnungsbereiche der PCB gebildet sind; und ein Lichtresorptionsverhinderungssperrelement, das auf der Schaltungsmuster bildenden Materialschicht zwischen den Chipanordnungsbereichen, an denen LED Chips angebracht sind, ausgebildet ist.

Description

  • Querverweis auf verwandte Patentanmeldung
  • Die Anmeldung beansprucht die Priorität der am 6. Februar 2012 beim Koreanischen Patentamt angemeldeten koreanischen Patentanmeldung Nr. 10-2012-0011927 , deren Offenbarung hierin vollständig unter Bezugnahme enthalten ist.
  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Eine LED ist eine elektronische Einheit, die unter Verwendung von p-n Übergängen in Halbleitern eingespeiste Minoritätsträger (Elektronen oder Löcher) erzeugt und durch Rekombination der Minoritätsträger Licht aussendet.
  • LEDs werden in verschiedenen Bereichen eingesetzt und haben in jüngster Zeit viel Aufmerksamkeit erregt als Ersatz für Leuchtstofflampen, da ihre Lebensdauer semipermanent ist und sie keine von Umweltauflagen geregelten Giftstoffe (wie beispielsweise RoHS, ELV, PFOS, usw.) aufweisen.
  • Normalerweise ist ein LED Chip derart gepackt, dass der LED Chip mit Ag an einen Leiterrahmen bzw. Lead Frame gebondet wird, beispielsweise werden ein N-Typ Pad und ein P-Typ Pad des LED Chips daran drahtgebondet und anschließend wird der entstehende Chip mittels Epoxidharzformen abgedichtet.
  • Das wie oben aufgebaute LED Paket wird zur Wärmeableitung auf einer wärmeableitenden Platte befestigt und wird anschließend auf einer Leiterplatte bzw. Platine (PCB) montiert oder anderweitig, beispielsweise durch Oberflächenaufbautechnik (Surface Mount Technology; SMT), auf einer PCB befestigt und anschließend auf einer wärmeableitenden Platte angebracht.
  • Ferner wird eine LED-Array-Einheit, die beispielsweise in einer LCD Hintergrundbeleuchtung etc. verwendet wird, hergestellt, indem eine Mehrzahl von in oben dargestellter Weise konfigurierter LED Pakete in Form eines Array auf einer PCB angeordnet wird, beispielsweise mittels Oberflächenaufbautechnik (SMT).
  • Die wie oben dargestellt konfigurierte LED-Array-Einheit ist zur Wärmeableitung auf einer wärmeableitenden Platte angebracht.
  • Damit ist es herkömmlicher Weise zur Herstellung der LED Einheit notwendig, eine Vielzahl von unterschiedlichen Herstellungsverfahren anzuwenden, die unterschiedliche Leistungsmerkmale aufweise, wie beispielsweise ein Verfahren zur Herstellung des Leiterrahmens bzw. Lead Frames, ein Verfahren zum Herstellen der wärmeableitenden Platte, ein Verfahren zum Herstellen des LED Paketes, ein Verfahren zum Herstellen der PCB, ein Verfahren zum Befestigen des LED Paketes etc.
  • Das bedeutet, dass die LED nicht ausschließlich durch nur einen Hersteller hergestellt werden kann, sondern nur durch das Zusammenwirken anderer Hersteller. Daher ist das Herstellungsverfahren der LED Einheit komplex und die Herstellungskosten der LED Einheit sind hoch, was ein Problem darstellt.
  • Überdies wird üblicherweise der LED Chip auf dem Leiterrahmen befestigt und gepackt, und das LED Paket wird auf der PCB befestigt. Daher erhöht sich die Gesamtdicke der LED Einheit, was ein Hindernis für das dünner bzw. schmäler Machen eines elektronischen Produktes, das die LED Einheit verwendet, ist.
  • Insbesondere wird üblicherweise zur Wärmeableitung der LED der LED Chip auf dem Leiterrahmen befestigt und gepackt, und anschließend wird das LED Paket auf der PCB angebracht, wobei die wärmeableitende Platte dazwischen angeordnet ist, oder das LED Paket wird auf andere Art und Weise auf der PCB befestigt und dann mit der wärmeableitenden Platte verbunden.
  • Dadurch erhöht sich die Gesamtstärke bzw. -dicke der LED Einheit, was ein Hindernis für das dünner bzw. schmäler Machen eines elektronischen Produktes, das die LED Einheit verwendet, ist.
  • Die LED Einheit des Standes der Technik weist Einschränkungen bei der Verbesserung der Wellenlängenkonversionseffizienz von emittiertem Licht auf, und es ist daher schwierig, die Lichtleistung, Helligkeit oder Farbwiedergabe zu erhöhen.
  • Um diese Probleme zu lösen, wird eine Struktur vorgeschlagen, bei der eine reflektierende Rille mit einer reflektierenden Fläche in einem Chipanordnungsbereich eines wärmeableitendenen Substrats ausgebildet ist und in dem eine LED angeordnet ist.
  • Gemäß dieser Art von LED Paket kann jedoch, wenn zwei oder mehr LED Chips in der Befestigungsrille befestigt sind, aufgrund der Lichtresorption zwischen benachbarten LED Chips die Lichtleistung verringert sein.
  • 1 stellt die Verminderung der Lichtleistung aufgrund von Lichtresorption zwischen LED Chips eines LED Pakets nach Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung dar, und 2 stellt die Verminderung der Lichtleistung aufgrund von Lichtresorption zwischen LED Chips eines LED Paketes nach Chip-On-Metal (COM) Ausführung dar.
  • Im Einzelnen stellt 1 die Struktur eines LED Pakets nach Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung dar, in dem eine PCB 10 wie beispielsweise eine FR4 PCB (PCB nach COB Ausführung) oder eine metallene PCB (PCB nach COH Ausführung) mit einer Isolationsschicht 11 einer Dicke von 50 bis 100 μm und eine Kupfer (Cu) Schicht 12 einer Dicke von 1/2 Unze (ca. 17 μm) oder 1 Unze (ca. 34 μm) verwendet wird.
  • Hierbei ist es erforderlich, eine Silber (Ag) Schicht zum Drahtbonden als eine Plattierschicht zum LED Packaging mittels COB und COH zu bilden. Es ist jedoch unmöglich, die Cu Schicht unmittelbar mit Silber zu plattieren, und daher wird für das Ag Plattieren als Pufferschicht eine Nickel (Ni) Schicht auf der Cu Schicht gebildet.
  • Schaltungsmuster bzw. Verdrahtungsmuster bildende Materialschichten 12, 13 und 14 werden mittels des oben beschriebenen Prozesses gebildet, Sperrelemente 16 mit einer vorbestimmten Höhe zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens werden gebildet, und anschließend werden LED Chips 15a und 15b darauf angeordnet.
  • In dieser Struktur kann jedoch die Lichtleistung aufgrund von Lichtresorption zwischen dem LED Chip 15a und dem benachbarten LED Chip 15b verringert sein.
  • 2 stellt die Struktur eines LED Pakets nach Chip-On-Metal (COM) Ausführung dar, in dem LED Chips unmittelbar auf einer Metallplatte (oder einer oberflächenbehandelter Metallplatte) 20 angeordnet sind. Im Einzelnen werden LED Chips 25a, 25b, 25c, 25d und 25e unmittelbar auf der Fläche der Metallplatte 20 angeordnet, elektrische Schaltungsschichten 22, 23 und 24 werden mittels eines PCB Herstellungsprozesses und eines Ni und Ag Plattierungsprozesses ausgebildet, und anschließend werden die Metallplatte 20 und durch oben beschriebenen Prozess hergestellte PCB mittels Heißpressen verbunden bzw. gebondet, wodurch eine metallene PCB nach COM Ausführung hergestellt wird.
  • Die Schaltungsschichten der metallenen PCB nach COM Ausführung werden auf der PCB mittels Bildens erster, zweiter und dritter Schaltungsmuster bildender Musterschichten 22, 23 und 24 unter Verwendung von Materialien gebildet, die ausgezeichnete elektrische Leitfähigkeit aufweisen, wie beispielsweise Cu, Ni, Ag; es werden Sperrelemente 26, von denen jedes eine vorbestimmte Höhe zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons aufweist, während des Auftragens gebildet, und anschließend werden LED Chips 25a, 25b, 25c, 25d und 25e auf der Oberfläche der Metallplatte 20 angeordnet.
  • In dieser Struktur kann jedoch die Lichtleistung aufgrund von Lichtresorption zwischen den LED Chips 25a, 25b, 25c, 25d und 25e auch verringert sein.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung wurde getätigt in dem Bestreben, die oben beschriebenen Nachteile im Zusammenhang mit dem Stand der Technik zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Paketes, das diese verwendet, bereitzustellen, das die Lichtresorption zwischen LED Chips mittels Bereitstellen einer individuellen reflektierenden Struktur zwischen den LED Chips verhindern kann, wenn das LED Paket zur Verwendung von zwei oder mehr LED Chips konfiguriert ist.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Paketes, das diese verwendet, bereitzustellen, das die Lichtresorption zwischen LED Chips mittels Bereitstellen eines Sperraufbaus bzw. einer Sperrstruktur zur individuellen Reflexion verhindern kann durch wiederholtes Drucken von weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers, oder durch unmittelbares Ausbilden einer reflektierenden Struktur zwischen den LED Chips, wenn das LED Paket zur Verwendung von zwei oder mehr LED Chips konfiguriert ist, wodurch die Lichteffizienz verbessert wird.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Pakets, das diese verwendet, bereitzustellen, das die Lichtresorption zwischen LED Chips verhindern kann mittels Verarbeiten und Herstellen einer PCB Schaltung durch einen Chip-On-Board (COB) und Chip-On-Heatsink (COH) Prozess oder einem Chip-On-Metal (COM) Prozess und Bereitstellen einer Sperrstruktur zur individuellen Reflexion zwischen LED Chips mittels Drucken, wodurch der Prozess erleichtert wird.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Pakets, das diese verwendet, bereitzustellen, in dem ein Verfahren zum Bereitstellen einer Struktur zur individuellen Reflexion zwischen LED Chips durchgeführt wird mittels Drucken unter Verwendung weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials, oder durch Bilden einer reflektierenden Struktur, die geeignet ist für die Paketstruktur und den Paketprozess, wodurch die Wirksamkeit des Verfahrens verbessert wird.
  • Die Aufgaben der vorliegenden Erfindung beschränken sich nicht auf die obengenannten Aufgaben, und andere nicht genannte Aufgaben werden anhand der folgenden Beschreibung sehr wohl vom Fachmann verstanden.
  • Gemäß einem Aspekt der vorliegenden Erfindung zum Erreichen der obengenannte Aufgabe der vorliegenden Erfindung wird eine Leiterplatte (PCB) mit einer individuellen reflektierenden Struktur bereitgestellt, wobei die PCB umfasst: eine PCB Trägerplatte; eine auf der PCB ausgebildete Schaltungsmuster bildende Materialschicht mit einer dazwischen liegenden Isolationsschicht; Sperrelemente, die auf der Schaltungsmuster bildenden Materialschicht um Chipanordnungsbereiche der PCB gebildet sind; und ein Lichtresorptionsverhinderungssperrelement, das auf der Schaltungsmuster bildenden Materialschicht zwischen den Chipanordnungsbereichen, an denen LED Chips angebracht sind, ausgebildet ist.
  • Die PCB kann eine Struktur aufweisen, in der zwei oder mehr LED Chips mittels eines COB-(Chip-On-Board)Verfahrens oder eines COH-(Chip-On-Heatsink)Verfahrens angebracht sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung zum Erreichen der obengenannten Aufgabe der vorliegenden Erfindung wird eine Leiterplatte (PCB) mit einer individuellen reflektierenden Struktur bereitgestellt, wobei die PCB umfasst: eine Metallplatte, ein Schaltungsmuster, das auf der Metallplatte gestapelt ist; Sperrelemente, die auf dem Schaltungsmuster um Chipanordnungsbereiche herum auf der Metallplatte ausgebildet sind; und Lichtresorptionsverhinderungssperrelemente, die auf der Oberfläche der Metallplatte zwischen den Chipanordnungsbereichen, an denen LED Chips angeordnet sind, ausgebildet sind.
  • Die Metallplatte kann mittels Oberflächenbehandlung verbesserte Reflexions- und Glanzeigenschaften aufweisen.
  • Die Oberflächenbehandlung der Metallplatte kann die Reflexions- und Glanzeigenschaften durch Beschichtung, Abscheidung, Laminierung oder Metallaufdampfen bzw. Sputtering auf einer Aluminiumplatte verbessern.
  • Die PCB kann eine Struktur aufweisen, in der eine Mehrzahl von LED Chips in einem einzelnen LED Paket mittels eines Chip-On-Heatsink (COH) Verfahrens angebracht sind.
  • Das Lichtresorptionsverhinderungssperrelement kann durch wiederholtes Aufdrucken weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials oder durch direktes Ausbilden einer reflektierenden Struktur gebildet sein.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung zum Erreichen der obengenannten Aufgabe der vorliegenden Erfindung wird ein Verfahren bereitgestellt zur Herstellung eines LED Pakets, das eine PCB mit einer indivuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmuster bildenden Materialschicht auf einer Metallplatte mit einer dazwischen liegenden Isolationsschicht; Bilden von Sperrelementen auf der Schaltungsmuster bildenden Schicht um die Chipanordnungsbereiche der Metallplatte herum und eines Lichtresorptionsverhinderungssperrelements auf der Schaltungsmuster bildenden Materialschicht zwischen den Chipanordnungsbereichen, an denen LED Chips angeordnet sind; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen das Lichtresorptionsverhinderungssperrelement ausgebildet ist, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  • Das Bilden der Sperrelemente und des Lichtresorptionsverhinderungssperrelements wird durchgeführt, indem wiederholt weiße Tinte aufgedruckt, ein Sperrelemente bildendes Material unter Verwendung eines Dispensers aufgetragen und ausgehärtet, oder indem direkt eine reflektierende Struktur ausgebildet wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung zum Erreichen der obengenannten Aufgabe der vorliegenden Erfindung wird ein Verfahren bereitgestellt zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden von Lichtresorptionsverhinderungssperrelementen auf einer Metallplatte, indem wiederholt weiße Tinte auf die Oberfläche einer Metallplatte zwischen Chipbondbereichen, in denen LED Chips angeordnet sind, aufgedruckt wird; Bilden einer Schaltungsmusterschicht auf einer PCB und Bilden von Sperrelementen auf der Schaltungsmusterschicht um die Chipbondbereiche herum mittels wiederholten Druckens weißer Tinte auf die Oberfläche der PCB; Stapeln der PCB, die die Schaltungsmusterschicht und die Sperrelemente aufweist, auf der Metallplatte mit den Lichtresorptionsverhinderungssperrelementen; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen die Lichtresorptionsverhinderungssperrelemente ausgebildet sind, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung zum Erreichen der obengenannten Aufgabe der vorliegenden Erfindung wird ein Verfahren bereitgestellt zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmusterschicht auf einer PCB und Bilden von Sperrelementen auf der Schaltungsmusterschicht um die Chipbondbereiche herum mittels wiederholten Druckens weißer Tinte auf die Oberfläche der PCB; Stapeln der PCB, die die Schaltungsmusterschicht und die Sperrelemente aufweist, auf einer Metallplatte; Bilden von Lichtresorptionsverhinderungssperrelementen auf der Metallplatte, auf der LED Chips befestigt sind, durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers auf der Fläche der Metallplatte; und Bonden der LED Chips auf die Chipanordnungsbereiche zwischen den Lichtresorptionsverhinderungssperrelemente und Durchführung eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung zum Erreichen der obengenannten Aufgabe der vorliegenden Erfindung wird ein Verfahren bereitgestellt zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmusterschicht auf einer PCB und Stapeln der PCB mit der Schaltungsmusterschicht auf eine Metallplatte; Bilden von Sperrelementen auf der Schaltungsmusterschicht um Chipanordnungsbereiche herum und von Lichtresorptionsverhinderungssperrelementen auf der Oberfläche der Metallplatte, indem ein sperrbildendes Material unter Verwendung eines Dispensers auf der Fläche der Metallplatte, auf der LED Chips angeordnet sind, und auf der Oberfläche der PCB aufgetragen und ausgehärtet wird; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen die Lichtresorptionsverhinderungssperrelemente ausgebildet sind, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  • Das Bilden der Sperrelemente auf der Schaltungsmusterschicht und der Lichtresorptionsverhinderungssperrelemente auf der Fläche der Metallplatte wird durchgeführt, indem direkt eine reflektierende Struktur in dem jeweiligen sperrbildenden Bereich ausgebildet wird.
  • Kurze Beschreibung der Figuren
  • Die vorgenannten und anderen Merkmale und Vorteile der vorliegenden Erfindung werden durch die ausführliche Beschreibung beispielhafter Ausführungsformen davon mit Bezug auf die beigefügten Figuren deutlicher, in denen:
  • 1 ein schematisches Diagramm der Konfiguration eines LED Pakets nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung darstellt;
  • 2 ein schematische Diagramm der Konfiguration eines LED Pakets nach einer Chip-On-Metal (COM) Ausführung darstellt;
  • 3 ein schematisches Diagramm der Konfiguration eines LED Pakets nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 ein schematisches Diagramm der Konfiguration eines LED Paketes nach einer Chip-On-Metal (COM) Ausführung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung darstellt;
  • 5A und 5B eine Draufsicht der Konfiguration eines LED Pakets nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung und ein Ablaufdiagramm sind, das den Prozess zur Herstellung desselben gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung darstellt; und
  • 6A bis 6E eine Draufsicht der Konfiguration eines LED Pakets nach einer Chip-On-Metal (COM) Ausführung und Ablaufdiagramme sind, die die Prozesse zur Herstellung desselben gemäß weiterer beispielhafter Ausführungsformen der vorliegenden Erfindung darstellen.
  • Bezugszeichenliste
    • 23
    PCB oder metallene PCB
    31
    Isolierschicht
    32, 33 und 34
    Schaltungsmuster bildende Materialschichten
    35a und 25b
    LED Chips
    36a und 36b
    Sperrelemente
    36c
    Lichtresorptionsverhinderungssperrelemente
  • Ausführliche Beschreibung der Erfindung
  • Nachfolgend werden bevorzugte Ausführungsformen einer PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Pakets, das diese verwendet, gemäß der vorliegend Erfindung unter Bezugnahme auf die beigefügten Figuren ausführlich beschrieben.
  • Merkmale und Vorteile der PCB mit einer individuellen reflektierenden Struktur und das Verfahren zur Herstellung eines LED Pakets, das diese gemäß der vorliegend Erfindung verwendet, werden aus der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung ersichtlich.
  • 3 ist ein schematisches Diagramm, das die Konfiguration eines LED Paketes nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung darstellt; und 4 ist ein schematisches Diagramm, das die Konfiguration eines LED Paketes nach einer Chip-On-Metal (COM) Ausführung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung darstellt.
  • Die vorliegende Erfindung stellte eine PCB mit einer individuellen reflektierenden Struktur und ein Verfahren zur Herstellung eines LED Pakets, das diese verwendet, bereit, die die Lichtresorption zwischen LED Chips durch das Bereitstellen einer individuellen reflektierenden Struktur zwischen den LED Chips verhindern kann, wenn das LED Paket zur Verwendung von zwei oder mehr LED Chips konfiguriert ist, wodurch die Lichteffizienz verbessert wird.
  • In der nachfolgenden Beschreibung bezeichnet eine Metallplatte die Verwendung einer Metallplatte mit durch Oberflächenbehandlung verbesserten Reflexions- und Glanzeigenschaften, und die Oberflächenbehandlung der Metallplatte verbessert die Reflexions- und Glanzeigenschaften mittels Beschichtung, Abscheidung, Laminierung oder Metallaufdampfen bzw. Sputtering auf einer Aluminiumplatte.
  • Wie in 3 dargestellt, verwendet ein LED Paket nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung eine PCB 30 wie beispielsweise eine FR4 OCB (PCB in COB Ausführung) oder eine metallene PCB (PCB in COH Ausführung), die eine Isolationsschicht 31 mit einer Dicke von 50 μm bis 100 μm und eine Kupfer (Cu) Schicht 32 mit einer Dicke von 1/2 Unze (ca. 17 μm) oder 1 Unze (ca. 34 μm) aufweist.
  • D. h. erste, zweite und dritte Schaltungsmuster bildende Materialschichten 32, 33 und 34 werden aus Materialien mit einer ausgezeichneten elektrischen Leitfähigkeit wie beispielsweise Cu, Ni und Ag auf der Isolationsschicht 31 mit einer Dicke von 50 μm bis 100 μm gebildet, Sperrelemente 36a und 36b, von denen jedes eine vorbestimmte Höhe hat, werden zum Vermeiden des Ausbreitens eines fluoreszierendem Materials oder Silikons während des Auftragens um Chipanordnungsbereiche herum gebildet, ein Lichtresorptionsverhinderungssperrelement 36c wird zwischen den Chipanordnungsbereichen gebildet, und anschließend werden LED Chips 35a und 35b in den Chipanordnungsbereichen angeordnet.
  • Hierbei kann das Lichtresorptionsverhinderungssperrelement 36c durch wiederholtes Drucken weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials oder durch unmittelbares Bilden einer reflektierenden Struktur gebildet sein.
  • In dieser Struktur ist das Lichtresorptionsverhinderungssperrelement 36c zwischen dem LED Chip 35a und dem benachbarten LED Chip 35b ausgebildet, um die Lichtresorption zwischen den LED Chips 35a und 35b zu verhindern, wodurch die Lichteffizienz verbessert wird.
  • Wie in 4 dargestellt, besteht ein LED Paket nach einer Chip-On-Metal (COM) Ausführung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung aus einer Metallplatte (oder einer oberflächenbehandelten Metallplatte) 40, Schaltungsmustern 42, 43 und 44, die auf der Metallplatte gestapelt sind, Sperrelementen 46a und 46b, von denen jedes eine vorbestimmte Höhe hat, zum Vermeiden des Ausbreitens eines fluoreszierendem Materials oder Silikons, und die auf den Schaltungsmustern 42, 43 und 44 um die Chipanordnungsbereiche herum auf der Metallplatte 40 gebildet sind, und Lichtresorptionsverhinderungssperrelementen 46c, die auf der Oberfläche der Metallplatte 40 zwischen den Chipanordnungsbereichen ausgebildet sind, wo die LED Chips 45a, 45b, 45c, 45d und 45e angeordnet sind.
  • In dieser Struktur sind die Lichtresorptionsverhinderungssperrelemente 46c zwischen den LED Chips 45a, 45b, 45c, 45d und 45e ausgebildet, um die Lichtresorption zwischen den LED Chips 45a, 45b, 45c, 45d und 45e zu verhindern, wodurch die Lichteffizienz verbessert wird.
  • Hier können die Lichtresorptionsverhinderungssperrelements 46c durch wiederholtes Drucken weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials oder durch unmittelbares Bilden einer reflektierenden Struktur gebildet sein.
  • Nun wird ein Verfahren zum Herstellen eines LED Paktes, das die oben beschriebene PCB mit der individuellen reflektierenden Struktur verwendet, beschrieben.
  • 5A und 5B sind eine Draufsicht der Konfiguration eines LED Pakets nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung und ein Ablaufdiagramm, das den Prozess zur Herstellung desselben gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung darstellt.
  • Wie in 5A dargestellt verwendet zunächst ein LED Paket nach einer Chip-On-Board (COB) und Chip-On-Heatsink (COH) Ausführung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung eine PCB 40 wie beispielsweise eine FR4 PCB (PCB nach COB Ausführung) oder eine metallene PCB (PCB nach COH Ausführung) bestehend aus einer Isolationsschicht 31 mit einer Dicke von 50 bis 100 μm und einer Kupfer (Cu) Schicht 32 mit einer Dicke von 1/2 Unze (ca. 17 μm) oder 1 Unze (ca. 34 μm).
  • Hierbei ist es erforderlich, eine Silber (Ag) Schicht zum Drahtbonden als eine Plattierschicht für ein LED Paket nach COB und COH zu bilden. Es ist jedoch unmöglich, die Cu Schicht unmittelbar mit Silber zu plattieren, und deshalb wird eine Nickel (Ni) Schicht mittels Plattieren auf der Cu Schicht gebildet als eine Pufferschicht für das Ag Plattieren.
  • Schaltungsmuster bildende Materialschichten werden durch den oben beschriebnen Prozess gebildet, Sperrelemente mit einer vorbestimmten Höhe zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens werden gebildet, und anschließend werden LED Chips darauf befestigt.
  • D. h. erste, zweite und dritte Schaltungsmuster bildende Materialschichten aus Materialien mit einer ausgezeichneten elektrischen Leitfähigkeit wie beispielsweise Cu, Ni und Ag werden auf der PCB oder metallenen PCB gebildet, die Sperrelemente, von denen jede eine vorbestimmte Höhe hat, zum Vermeiden des Ausbreitens eines fluoreszierendem Materials oder Silikons während des Auftragens werden um Chipanordnungsbereiche herum gebildet, ein Lichtresorptionsverhinderungssperrelement wird zwischen den Chipanordnungsbereichen, in denen LED Chips angeordnet werden, gebildet, und anschließend werden die LED Chips in den Chipanordnungsbereichen angebracht.
  • Gemäß einem Chip-On-Board (COB) und Chip-On-Heatsink (COH) Verfahren wird zunächst eine PCB mittels eines typischerweise angewendeten PCB Herstellungsprozesses (S501) hergestellt.
  • D. h. eine typischerweise verwendete PCB oder metallene PCB wie beispielsweise eine FR4 PCB (PCB in COB Ausführung) oder eine metallene PCB (PCB in COH Ausführung) bestehend aus einer Isolationsschicht mit einer Dicke von 50 bis 100 μm und einer Kupfer (Cu) Schicht mit einer Dicke von 1/2 Unze (ca. 17 μm) oder 1 Unze (ca. 34 μm) wird verwendet, um eine PCB nach COB und COH Ausführung durch einen PCB Herstellungsprozess wie beispielsweise Belichten, Ätzen etc. vorzubereiten.
  • Hierbei ist es erforderlich, eine Silber (Ag) Schicht zum Drahtbonden als eine Plattierschicht für ein LED Paket nach COB und COH zu bilden. Es ist jedoch unmöglich, die Cu Schicht unmittelbar mit Silber zu plattieren, und deshalb wird eine Nickel (Ni) Schicht mittels Plattieren auf der Cu Schicht gebildet als eine Pufferschicht für das Ag Plattieren.
  • D. h. das Ni wird als die zweite Schaltungsmuster bildende Materialschicht verwendet, um zu ermöglichen, dass das Ag, das als die dritte Schaltungsmuster bildende Materialschicht verwendet wird, unmittelbar auf die Cu Schicht, die als die erste Schaltungsmuster bildende Materialschicht verwendet wird, plattiert werden kann.
  • Das Ag, das als die dritte Schaltungsmuster bildende Materialschicht verwendet wird, soll die Reflexion verbessern und einen Drahtbondprozess vereinfachen.
  • Die Cu Schicht, die als die erste Schaltungsmuster bildende Materialschicht verwendet wird, kann wahlweise in einem gewünschten Bereich durch Bilden einer Maskenschicht und durch Metallaufdampfen bzw. Sputtering der Maskenschicht gebildet werden.
  • Anschließend werden die Sperrelemente, von denen jedes eine vorbestimmte Höhe aufweist, zum Vermeiden des Ausbreitens eines fluoreszierendem Materials oder Silikons während des Auftragens um die Chipanordnungsbereiche herum gebildet, und das Lichtresorptionsverhinderungssperrelement wird zwischen den Chipanordnungsbereichen, in denen die LED Chips angebracht werden, gebildet.
  • Der Prozess des Bildens der Sperrelemente und des Lichtresorptionsverhinderungssperrelements kann ausgeführt werden durch mehrmaliges wiederholtes Drucken weißer Tinte (S502), durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers (S503) oder durch Bilden einer reflektierenden Struktur (S504). Diese sperrbildenden Prozesse können entsprechend der zweckmäßigen Produkteigenschaften ausgewählt sein.
  • Hierbei werden die Sperrelemente auf den Schaltungsmuster bildenden Materialschichten um die Chipanordnungsbereiche herum auf der PCB oder der metallenen PCB gebildet, und das Lichtresorptionsverhinderungssperrelement wird auf den Schaltungsmuster bildenden Materialschichten zwischen den Chipanordnungsbereichen, in denen die LED Chips angebracht werden, gebildet.
  • Anschließend werden die LED Chips an den Chipanordnungsbereichen, zwischen denen das Lichtresorptionsverhinderungssperrelement gebildet ist, gebondet, und ein Drahtbondprozess zum elektrischen Verbinden des LED Chips mit Bondpads wird durchgeführt (S505).
  • Als nächstes wird nun die Struktur und der Herstellungsprozess eines LED Pakets nach Chip-On-Metal (COM) Ausführung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung beschrieben.
  • 6A bis 6E sind eine Draufsicht der Konfiguration eines LED Pakets nach einer Chip-On-Metal (COM) Ausführung und Ablaufdiagramme, die die Prozesse zur Herstellung desselben gemäß weiterer beispielhafter Ausführungsformen der vorliegenden Erfindung darstellen.
  • Wie in 6A dargestellt, werden entsprechend einem LED Paket nach Chip-On-Metal (COM) Ausführung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung eine Metallplatte (oder eine oberflächenbehandelte Metallplatte) und eine PCB mittels eines PCB Herstellungsprozesses gebildet, und ein Ni und Ag Plattierungsprozess wird durch Heißpressen verbunden, wodurch eine PCB nach COM Ausführung hergestellt wird.
  • Schaltungsschichten der metallenen PCB nach COM Ausführung, die gemäß dem oben beschriebenen Verfahren hergestellt wurden, werden durch das Bilden erster, zweiter und dritter Schaltungsmuster bildender Materialschichten unter Verwendung von Materialien mit ausgezeichneter elektrischer Leitfähigkeit wie beispielsweise Cu, Ni und Ag gebildet, Sperrelemente, von denen jede eine vorbestimmte Höhe hat, werden zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens um Chipanordnungsbereiche herum gebildet, Lichtresorptionsverhinderungssperrelemente werden zwischen den Chipanordnungsbereichen, in denen die LED Chips angebracht werden, gebildet, und anschließend werden LED Chips auf der Fläche der Metallplatte angeordnet.
  • Wie in 6B dargestellt, werden nach einem Chip-On-Metal (COM) Prozess gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung Lichtresorptionsverhinderungssperrelemente auf der Fläche der Metallplatte mittels mehrmaligem wiederholten Druckens weißer Tinte gebildet (S601).
  • Anschließend werden Schaltungsmusterschichten auf einer PCB mittels Bilden erster, zweiter und dritter Schaltungsmuster bildender Materialschichten unter Verwendung von Materialien mit ausgezeichneter elektrischer Leitfähigkeit wie beispielsweise Cu, Ni und Ag und Mustern der Schaltungsmuster bildenden Materialschichten gebildet, und Sperrelemente, von denen jedes eine vorbestimmte Höhe hat, werden zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens mittels mehrmaligen wiederholten Druckens weißer Tinte um Chipanordnungsbereiche auf der Oberfläche der PCB gebildet (S602).
  • Anschließend wird die PCB mit den Schaltungsmusterschichten und den Sperrelementen auf die Metallplatte mit den Lichtresorptionsverhinderungssperrelementen gestapelt, wodurch eine PCB nach COM Ausführung gebildet wird (S603).
  • Dann werden die LED Chips an die Chipanordnungsbereiche gebondet, zwischen denen die Lichtresorptionsverhinderungssperrelemente gebildet sind, und ein Drahtbondprozess zum elektrischen Verbinden von Elektroden der LED Chips mit Bondpads wird durchgeführt (S604).
  • Wie in 6C dargestellt, wird nach einem Chip-On-Metal (COM) (COH) Prozess gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung zunächst eine Metallplatte vorbereitet (S611), Schaltungsmusterschichten werden auf einer PCB durch das Bilden erster, zweiter und dritter Schaltungsmuster bildender Materialschichten unter Verwendung von Materialien mit einer ausgezeichneten elektrischen Leitfähigkeit wie beispielsweise Cu, Ni und Ag und durch Mustern der Schaltungsmuster bildenden Materialschichten gebildet, und es werden Sperrelemente, von denen jedes eine vorbestimmte Höhe hat, zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens um Chipanordnungsbereiche herum durch mehrmaliges wiederholtes Drucken weißer Tinte auf der Oberfläche der PCB gebildet (S612).
  • Anschließend wird die PCB mit den Schaltungsmusterschichten und den Sperrelementen auf der Metallplatte gestapelt, wodurch eine PCB nach COM Ausführung gebildet wird (S613).
  • Dann werden Lichtresorptionsverhinderungssperrelemente auf der Oberfläche der Metallplatte, auf der LED Chips befestigt werden, durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers gebildet (S614).
  • Danach werden die LED Chips an die Chipanordnungsbereiche gebondet, zwischen denen die Lichtresorptionsverhinderungssperrelemente gebildet sind, und ein Drahtbondprozess zum elektrischen Verbinden von Elektroden der LED Chips mit Bondpads wird durchgeführt (S615).
  • Wie in 6D dargestellt, wird nach einem Chip-On-Metal (COM) (COH) Verfahren gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung zunächst eine Metallplatte vorbereitet (S621), und Schaltungsmusterschichten werden auf einer PCB durch das Bilden erster, zweiter und dritter Schaltungsmuster bildender Materialschichten unter Verwendung von Materialien mit einer ausgezeichneten elektrischen Leitfähigkeit wie beispielsweise Cu, Ni und Ag und durch Mustern der Schaltungsmuster bildenden Materialschichten gebildet (S622).
  • Anschließend wird die PCB mit den Schaltungsmusterschichten auf die Metallplatte gestapelt, wodurch eine PCB nach COM Ausführung gebildet wird (S623).
  • Dann werden Sperrelemente, von denen jedes eine vorbestimmte Höhe hat, zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens um Chipanordnungsbereiche herum auf der Oberfläche der PCB gebildet und Lichtresorptionsverhinderungssperrelemente werden auf der Fläche der Metallplatte durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers auf der Fläche der Metallplatte, auf der die LED Chips befestigt werden, und auf der Oberfläche der PCB gebildet (S624).
  • Danach werden die LED Chips an die Chipanordnungsbereiche gebondet, zwischen denen die Lichtresorptionsverhinderungssperrelemente gebildet sind, und ein Drahtbondprozess zum elektrischen Verbinden von Elektroden der LED Chips mit Bondpads wird durchgeführt (S625).
  • Wie in 6E dargestellt, wird nach einem Chip-On-Metal (COM) (COH) Prozess gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung zunächst eine Metallplatte vorbereitet (S631), und Schaltungsmusterschichten werden auf einer PCB durch das Bilden erster, zweiter und dritter Schaltungsmuster bildender Materialschichten unter Verwendung von Materialien mit einer ausgezeichneten elektrischen Leitfähigkeit wie beispielsweise Cu, Ni und Ag und Mustern der Schaltungsmuster bildenden Materialschichten gebildet (S632).
  • Anschließend wird die PCB mit den Schaltungsmusterschichten auf die Metallplatte gestapelt, wodurch eine PCB nach COM Ausführung gebildet wird (S633).
  • Dann werden Sperrelemente, von denen jede eine vorbestimmte Höhe hat, zum Vermeiden des Ausbreitens eines fluoreszierenden Materials oder Silikons während des Auftragens um Chipanordnungsbereiche herum auf der Oberfläche der PCB gebildet und Lichtresorptionsverhinderungssperrelemente werden auf der OBerfläche der Metallplatte durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers auf der Fläche der Metallplatte, auf der die LED Chips angebracht werden, und auf der Oberfläche der PCB gebildet (S634).
  • Hierbei kann der Prozess des Bildens der Sperren und Lichtresorptionsverhinderungssperrelemente ausgeführt werden durch unmittelbares Bilden einer reflektierenden Struktur in dem sperrbildenden Bereich gemäß dem Verlauf eines anderen Prozesses als die Verwendung eines Dispensers (S635).
  • Dann werden die LED Chips auf die Chipanordnungsbereiche gebondet, zwischen denen die Lichtresorptionsverhinderungssperrelemente gebildet sind, und ein Drahtbondprozess zum elektrischen Verbinden von Elektroden der LED Chips mit Bondpads wird durchgeführt (S636).
  • Somit kann die PCB mit der individuellen reflektierenden Struktur und das Verfahren zur Herstellung eines LED Pakets, das diese verwendet, gemäß der vorliegenden Erfindung die Lichtresorption zwischen den LED Chips durch das Bereitstellen der individuellen reflektierenden Struktur zwischen den LED Chips verhindern, wenn das LED Paket zur Verwendung von zwei oder mehr LED Chips konfiguriert ist.
  • Daher ist es möglich, mittels Verhindern der Lichtresorption zwischen den LED Chips die Lichteffizienz zu verbessern und die Effizienz des Verfahrens durch Anwenden der vorliegenden Erfindung auf die PCB nach den COB und COH Ausführungen und auf die PCB nach COM Ausführung verbessern.
  • Wie oben beschrieben, hat die PCB mit der individuellen reflektierenden Struktur und das Verfahren zur Herstellung eines LED Paketes, das diese verwendet, die folgenden Wirkungen.
  • Es ist erstens möglich, die Lichtresorption zwischen den LED Chips durch das Bereitstellen der individuellen reflektierenden Struktur zwischen den LED Chips zu verhindern, wenn das LED Paket zur auf die Verwendung von zwei oder mehr LED Chips konfiguriert ist.
  • Es ist zweitens möglich, die Lichtresorption zwischen den LED Chips durch das Bereitstellen der Sperrstruktur zur individuellen Reflexion durch Drucken zu verhindern, wodurch die Lichteffizienz verbessert wird.
  • Drittens kann das Verfahren zum Bereitstellen der Struktur zur individuellen Reflexion zwischen den LED Chips ausgeführt werden durch Drucken weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials oder durch unmittelbares Bilden einer reflektierenden Struktur, die für die Paketstruktur und den -prozess geeignet ist, wodurch die Wirksamkeit des Verfahrens verbessert wird.
  • Es ist viertens möglich, wahlweise das Verfahren zum Bilden einer individuellen reflektierenden Struktur auf die Verarbeitung und das Herstellen eines PCB Schaltkreises durch den Chip-On-Board (COB), Chip-On-Heatsink (COH) oder Chip-On-Metal (COM) Prozess anzuwenden, wodurch der Prozess vereinfacht wird.
  • Obwohl die Erfindung unter Bezugnahme auf bestimmte bevorzugte Ausführungsformen davon dargestellt und beschrieben wurde, versteht es sich für den Fachmann, dass diverse Änderungen in Form und Details durchgeführt werden können, ohne von dem Inhalt und Anwendungsbereich der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen definiert ist.
  • Der Anwendungsbereich der Erfindung ist somit nicht durch die ausführliche Beschreibung der Erfindung festgelegt, sondern durch die angehängten Ansprüche, und alle Abweichungen innerhalb des Anwendungsbereiches werden derart ausgelegt, dass sie Bestandteil der vorliegenden Erfindung sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2012-0011927 [0001]

Claims (13)

  1. Leiterplatte (printed circuit board; PCB) mit einer individuellen reflektierenden Struktur, wobei die PCB umfasst: eine PCB Trägerplatte; eine auf der PCB ausgebildete Schaltungs- bzw. Verdrahtungsmuster bildende Materialschicht mit einer dazwischen liegenden Isolierschicht; Sperrelemente, die auf der Schaltungsmuster bildenden Materialschicht um Chipanordnungsbereiche der PCB gebildet sind; und ein Lichtresorptionsverhinderungssperrelement, das auf der Schaltungsmuster bildenden Materialschicht zwischen den Chipanordnungsbereichen, an denen LED Chips angebracht sind, ausgebildet ist.
  2. PCB nach Anspruch 1, wobei die PCB eine Struktur aufweist, in der zwei oder mehr LED Chips mittels eines COB-(Chip-On-Board)Verfahrens oder eines COH-(Chip-On-Heatsink)Verfahrens angebracht sind.
  3. Eine PCB mit einer individuellen reflektierenden Struktur, wobei die PCB umfasst: eine Metallplatte; ein Schaltungsmuster, das auf der Metallplatte gestapelt ist; Sperrelemente, die auf dem Schaltungsmuster um Chipanordnungsbereiche herum auf der Metallplatte ausgebildet sind; und Lichtresorptionsverhinderungssperrelemente, die auf der Oberfläche der Metallplatte zwischen den Chipanordnungsbereichen, an denen LED Chips angeordnet sind, ausgebildet sind.
  4. PCB nach Anspruch 3, wobei die Metallplatte mittels Oberflächenbehandlung verbesserte Reflexions- und Glanzeigenschaften aufweist.
  5. PCB nach Anspruch 4, wobei die Oberflächenbehandlung der Metallplatte die Reflexions- und Glanzeigenschaften mittels Beschichtung, Abscheidung, Laminierung oder Metallaufdampfen bzw. Sputtering auf einer Aluminiumplatte verbessert.
  6. PCB nach Anspruch 3, wobei die PCB eine Struktur aufweist, in der eine Mehrzahl von LED Chips in einem einzelnen LED Paket mittels eines Chip-on-heat-sink (COH) Verfahrens angebracht sind.
  7. PCB nach Anspruch 1 oder 3, wobei das Lichtresorptionsverhinderungssperrelement gebildet ist durch wiederholtes Aufdrucken weißer Tinte, durch Auftragen und Aushärten eines sperrbildenden Materials oder durch direktes Ausbilden einer reflektierenden Struktur.
  8. Verfahren zur Herstellung eines LED Pakets, das eine PCB mit einer indivuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmuster bildenden Materialschicht auf einer Metallplatte mit einer dazwischen liegenden Isolationsschicht; Bilden von Sperrelementen auf der Schaltungsmuster bildenden Schicht um die Chipanordnungsbereiche der Metallplatte herum und eines Lichtresorptionsverhinderungssperrelements auf der Schaltungsmuster bildenden Materialschicht zwischen den Chipanordnungsbereichen, an denen LED Chips angeordnet sind; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen das Lichtresorptionsverhinderungssperrelement ausgebildet ist, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  9. Verfahren nach Anspruch 8, wobei das Bilden der Sperrelemente und des Lichtresorptionsverhinderungssperrelements durchgeführt wird, indem wiederholt weiße Tinte aufgedruckt, ein Sperrelemente bildendes Material unter Verwendung eines Dispensers aufgetragen und ausgehärtet, oder indem direkt eine reflektierende Struktur ausgebildet wird.
  10. Verfahren zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden von Lichtresorptionsverhinderungssperrelementen auf einer Metallplatte, indem wiederholt weiße Tinte auf die Oberfläche einer Metallplatte zwischen Chipbondbereichen, in denen LED Chips angeordnet sind, aufgedruckt wird; Bilden einer Schaltungsmusterschicht auf einer PCB und Bilden von Sperrelementen auf der Schaltungsmusterschicht um die Chipbondbereiche herum mittels wiederholten Druckens weißer Tinte auf die Oberfläche der PCB; Stapeln der PCB, die die Schaltungsmusterschicht und die Sperrelemente aufweist, auf der Metallplatte mit den Lichtresorptionsverhinderungssperrelementen; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen die Lichtresorptionsverhinderungssperrelemente ausgebildet sind, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  11. Verfahren zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmusterschicht auf einer PCB und Bilden von Sperrelementen auf der Schaltungsmusterschicht um die Chipbondbereiche herum mittels wiederholten Druckens weißer Tinte auf die Oberfläche der PCB; Stapeln der PCB, die die Schaltungsmusterschicht und die Sperrelemente aufweist, auf einer Metallplatte; Bilden von Lichtresorptionsverhinderungssperrelementen auf der Metallplatte, auf der LED Chips befestigt sind, durch Auftragen und Aushärten eines sperrbildenden Materials unter Verwendung eines Dispensers auf der Fläche der Metallplatte; und Bonden der LED Chips auf die Chipanordnungsbereiche zwischen den Lichtresorptionsverhinderungssperrelemente und Durchführung eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  12. Verfahren zur Herstellung eines LED Pakets, das eine PCB mit einer individuellen reflektierenden Struktur verwendet, wobei das Verfahren umfasst: Bilden einer Schaltungsmusterschicht auf einer PCB und Stapeln der PCB mit der Schaltungsmusterschicht auf eine Metallplatte; Bilden von Sperrelementen auf der Schaltungsmusterschicht um Chipanordnungsbereiche herum und von Lichtresorptionsverhinderungssperrelementen auf der Oberfläche der Metallplatte, indem ein sperrbildendes Material unter Verwendung eines Dispensers auf der Fläche der Metallplatte, auf der LED Chips angeordnet sind, und auf der Oberfläche der PCB aufgetragen und ausgehärtet wird; und Bonden der LED Chips auf die Chipanordnungsbereiche, zwischen denen die Lichtresorptionsverhinderungssperrelemente ausgebildet sind, und Durchführen eines Drahtbondprozesses zum elektrischen Verbinden der Elektroden der LED Chips mit Bondpads.
  13. Verfahren nach Anspruch 12, wobei das Bilden der Sperrelemente auf der Schaltungsmusterschicht und der Lichtresorptionsverhinderungssperrelemente auf der Fläche der Metallplatte durchgeführt wird, indem direkt eine reflektierende Struktur in dem jeweiligen sperrbildenden Bereich ausgebildet wird.
DE102012106660A 2012-02-06 2012-07-23 PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet Withdrawn DE102012106660A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120011927A KR20130090644A (ko) 2012-02-06 2012-02-06 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법
KR10-2012-0011927 2012-02-06

Publications (1)

Publication Number Publication Date
DE102012106660A1 true DE102012106660A1 (de) 2013-08-08

Family

ID=47577442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012106660A Withdrawn DE102012106660A1 (de) 2012-02-06 2012-07-23 PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet

Country Status (4)

Country Link
US (1) US20130200400A1 (de)
KR (1) KR20130090644A (de)
CN (1) CN102905468A (de)
DE (1) DE102012106660A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3229269A1 (de) * 2016-04-06 2017-10-11 Tridonic Jennersdorf GmbH Led-modul in chip-on-board-technologie
DE102018114138A1 (de) 2018-06-13 2019-12-19 Botek Präzisionsbohrtechnik Gmbh Tieflochbohrer mit mehreren Spanformern und Mulden in der Spanfläche

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106488A (ko) 2014-03-11 2015-09-22 삼성디스플레이 주식회사 백라이트 유닛 및 이의 제조 방법
JP2016115710A (ja) * 2014-12-11 2016-06-23 シチズン電子株式会社 Ｌｅｄ照明装置
WO2017151730A1 (en) * 2016-03-01 2017-09-08 Exergy Dynamics, Inc. Light emitting diode assemblies utilizing heat sharing from light-conditioning structures for enhanced energy efficiency
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
WO2018202280A1 (en) * 2017-05-02 2018-11-08 Osram Opto Semiconductors Gmbh Production of a chip module
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
KR102215820B1 (ko) * 2019-12-26 2021-02-16 주식회사 반디 조명기기용 광원모듈 및 그 제조방법
CN112614922A (zh) * 2020-12-16 2021-04-06 松山湖材料实验室 具有反射杯结构的紫外集成光源及其制作方法
JP7283489B2 (ja) * 2021-01-20 2023-05-30 三菱電機株式会社 発光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011927A (ko) 2010-07-27 2012-02-09 현대자동차주식회사 간접 조명 어시스트 핸들

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242856A (ja) * 2006-03-08 2007-09-20 Rohm Co Ltd チップ型半導体発光素子
KR100976607B1 (ko) * 2008-09-10 2010-08-17 주식회사 코스모인 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
CN102148296B (zh) * 2010-12-28 2013-01-23 广州市鸿利光电股份有限公司 一种led器件制作方法及led器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011927A (ko) 2010-07-27 2012-02-09 현대자동차주식회사 간접 조명 어시스트 핸들

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3229269A1 (de) * 2016-04-06 2017-10-11 Tridonic Jennersdorf GmbH Led-modul in chip-on-board-technologie
DE102018114138A1 (de) 2018-06-13 2019-12-19 Botek Präzisionsbohrtechnik Gmbh Tieflochbohrer mit mehreren Spanformern und Mulden in der Spanfläche
WO2019238288A1 (de) 2018-06-13 2019-12-19 Botek Praezisionsbohrtechnik Gmbh Tieflochbohrer mit mehreren spanformern und mulden in der spanfläche
US11969804B2 (en) 2018-06-13 2024-04-30 Botek Präzisionsbohrtechnik Gmbh Deep-hole drill having a plurality of chip-forming devices and recesses in the rake face

Also Published As

Publication number Publication date
CN102905468A (zh) 2013-01-30
KR20130090644A (ko) 2013-08-14
US20130200400A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
DE102012106660A1 (de) PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012106670A1 (de) LED Paket und Verfahren zu seiner Herstellung
DE202007019142U1 (de) Mit Leuchtdioden ausgestattete Hinterleuchtungseinheit
DE102010011604A1 (de) Foliensystem für LED-Anwendungen
WO2008014750A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
DE102013212928A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE112008004171T5 (de) Verfahren zum Herstellen von Substraten für eine Baugruppe mit lichtemittierendem Element sowie Baugruppe mit lichtemittierendem Element unter Verwendung eines derartigen Substrats
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102008019902A1 (de) Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE112011101327T5 (de) Licht aussendende Vorrichtung
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE202018004818U1 (de) Fahrzeugleuchte unter Verwendung eines lichtabstrahlenden Halbleiterbauelements
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102016116000A1 (de) Lichtemittierende Vorrichtung und Beleuchtungsvorrichtung
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015007750A1 (de) Leuchtdiodenanordnung und Verfahren zum Herstellen einer Leuchtdiodenanordnung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102014113844A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
EP3262627B1 (de) Leuchtdiodenvorrichtung und verfahren zum herstellen einer leuchtdiodenvorrichtung
DE102014112818A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150203