DE102011104219A1 - Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement - Google Patents

Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement Download PDF

Info

Publication number
DE102011104219A1
DE102011104219A1 DE102011104219A DE102011104219A DE102011104219A1 DE 102011104219 A1 DE102011104219 A1 DE 102011104219A1 DE 102011104219 A DE102011104219 A DE 102011104219A DE 102011104219 A DE102011104219 A DE 102011104219A DE 102011104219 A1 DE102011104219 A1 DE 102011104219A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
positioning element
chip
carrier plate
light guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011104219A
Other languages
English (en)
Inventor
Dr. Oberschmid Raimund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102011104219A priority Critical patent/DE102011104219A1/de
Publication of DE102011104219A1 publication Critical patent/DE102011104219A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Abstract

Es wird ein Verfahren zum Bestücken einer Trägerplatte (2) mit einem Halbleiterchip (1) angegeben. Hierzu wird ein Positionierungselement (4) bereitgestellt, das zur Aufnahme und zur Positionierung des Halbleiterchips (1) dient, wobei das Positionierungselement (4) einen Lichtleiter (4b) und einen Vakuumanschluss (4a) aufweist. Der Halbleiterchip (1) wird durch Ansaugen mit dem Vakuumanschluss (4a) mit dem Positionierungselement (4) aufgenommen. Anschließend wird der Halbleiterchip (1) auf einem Montagebereich (2c) einer Trägerplatte (2) abgelegt. Zum mechanischen Befestigen werden Chipkontakte (1a, 1b) und der Montagebereich (2c) durch Laserstrahlung (6) aufgeheizt, die in dem Lichtleiter (4b) zum Halbleiterchip (1) geführt wird. Weiter wird ein derartiges Positionierungselement (4) angegeben.

Description

  • Die Erfindung betrifft ein Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip mittels eines Positionierungselements. Weiter betrifft die vorliegende Erfindung ein derartiges Positionierungselement.
  • Das Bestücken einer Trägerplatte mit einem Halbleiterchip erfolgt in der Regel mit einem Positionierungselement, wobei dabei die Aufnahme des Halbleiterchips kontrolliert mit Kamera und Bilderkennungssystemen durchgeführt wird. Um eine feste Verbindung zwischen Halbleiterchip und Trägerplatte zu erzeugen, werden eine Lotschicht und Chipkontakte, die auf der der Trägerplatte zugewandten Seite des Halbleiterchips angeordnet sind, nach Aufbringen des Halbleiterchips auf der Trägerplatte aufgeheizt. Das Aufheizen erfolgt dabei beispielsweise durch Temperieren der Trägerplatte. Zudem ist bekannt, das Aufheizen durch Zuströmen heißer Luft oder eines heißen Formiergases zu unterstützen.
  • Bei einem derartigen Verfahren werden in der Regel jedoch nachteilig die Trägerplatte sowie der komplette Halbleiterchip aufgeheizt, insbesondere etwa auf Gleichgewichtstemperatur über der Schmelztemperatur der Lotschicht gebracht. Schwierig bei einem derartigen Verfahren ist zudem, eine Mehrzahl von Halbleiterchips eng aneinander positioniert auf einer Trägerplatte aufzulöten.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Bestückungsverfahren anzugeben, das die oben genannten Nachteile vermeidet, wodurch sich vorteilhafterweise ein Bestückungsverfahren ergibt, das sich durch eine positionsgenaue Anordnung des Halbleiterchips auf der Trägerplatte und gleichzeitig durch eine zeiteffiziente Verbindung des Halbleiterchips mit der Trägerplatte auszeichnet.
  • Diese Aufgaben werden durch ein Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip gemäß dem Anspruch 1 gelöst. Weiter werden diese Aufgaben durch ein Positionierungselement mit den Merkmalen des Anspruchs 10 gelöst. Vorteilhafte Weiterbildungen des Bestückungsverfahrens und des Positionierungselements sind Gegenstand der abhängigen Ansprüche.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip, der auf einer Seite zur elektrischen Kontaktierung zumindest zwei Chipkontakte aufweist, folgende Verfahrensschritte:
    • A) Bereitstellen der Trägerplatte, die auf einer Oberfläche Leiterbahnen zur elektrischen Kontaktierung des Halbleiterchips und zumindest ein Montagebereich für den Halbleiterchip aufweist,
    • B) Bereitstellen eines Positionierungselements, das zur Aufnahme und zur Positionierung des Halbleiterchips dient, wobei das Positionierungselement einen Lichtleiter und einen Vakuumanschluss aufweist,
    • C) Aufnahme des Halbleiterchips mit dem Positionierungselement durch Ansaugen des Halbleiterchips mit dem Vakuumanschluss derart, dass die Chipkontakte des Halbleiterchips auf der von dem Positionierungselement abgewandten Seite des Halbleiterchips angeordnet werden,
    • D) Ablage des Halbleiterchips auf dem Montagebereich der Trägerplatte mit dem Positionierungselement, und
    • E) Aufheizen der Chipkontakte und zumindest des Montagebereichs durch Laserstrahlung, die in dem Lichtleiter des Positionierungselements zum Halbleiterchip geführt wird.
  • Ein derartiges Bestückungsverfahren ermöglicht vorteilhafterweise, einen Halbleiterchip auf einer Trägerplatte aufzubringen, wobei der Halbleiterchip an dem Montagebereich passgenau mittels des Positionierungselements abgelegt wird. Die Trägerplatte weist dabei als Gegenkontakte voneinander elektrisch isolierte Leiterbahnen auf, wobei der Halbleiterchip vorzugsweise mit leichtem Druck auf den Montagebereich der Trägerplatte aufgebracht wird. Anschließend werden die Chipkontakte des Halbleiterchips und der Montagebereich erhitzt, sodass eine mechanische Verbindung zwischen den Chipkontakten und dem Montagebereich entsteht. Anschließend werden möglichst schnell und kontrolliert die Chipkontakte und der Montagebereich abgekühlt. Das Bestückungsverfahren erfolgt dabei mit Vorteil passgenau und zeiteffizient.
  • Mit dem Positionierungselement ist mit Vorteil eine sehr schnelle Bestückung der Trägerplatte mit dem zumindest einen Halbleiterchip möglich. Die Bestückungsgeschwindigkeit wird damit im Wesentlichen durch den Zeitbedarf der mechanischen Bewegung des Positionierungselements bestimmt. Damit sind vorteilhafterweise kostengünstige Bestückungen von Trägerplatten mit beispielsweise einer Mehrzahl von Halbleiterchips in kurzer Zeit möglich. Das Bestückungsverfahren kann dabei vorteilhafterweise ohne aufwändige Kühlkörper und ohne Ventilatorunterstützung realisiert werden.
  • Das Bestückungsverfahren zeichnet sich insbesondere durch das Positionierungselement aus, das den Vakuumanschluss und den Lichtleiter aufweist, wobei zur Aufheizung der Chipkontakte über das Positionierungselement die unmittelbare Möglichkeit der Einstrahlung von Licht besteht. Dabei zeichnet sich das Positionierungselement aufweisend den Vakuumanschluss und den Lichtleiter dadurch aus, dass diese eine mechanische Einheit bilden. Das bedeutet insbesondere, dass der Vakuumanschluss und der Lichtleiter bevorzugt fest mechanisch miteinander verbunden sind und damit gegeneinander nicht verschiebbar sind.
  • Der Halbleiterchip weist die Chipkontakte auf einer gemeinsamen Seite auf. Der Halbleiterchip weist demnach auf einer Seite flach nebeneinander liegende Chipkontakte auf, die elektrisch voneinander isoliert angeordnet sind. Insbesondere weist der Halbleiterchip eine einseitige elektrische Kontaktierung auf.
  • Der Halbleiterchip ist vorzugsweise zumindest für bestimmte Wellenlängenbereiche transparent, sodass die in dem Lichtleiter geführte Strahlung durch den Halbleiterchip zu den Chipkontakten gelangen kann. Vorzugsweise ist der Halbleiterchip für bestimmte Wellenlängenbereiche zu wenigstens 90% lichtdurchlässig.
  • Die die Chipkontakte aufheizende Strahlung ist vorzugsweise eine Laserstrahlung, welche gut konzentriert mit relativ hoher Leistung über den Lichtleiter des Positionierungselements geführt wird. Die Chipkontakte und der Montagebereich werden bevorzugt durch einen Lichtpuls aufgeheizt, wobei anschließend die Abkühlphase beginnt.
  • Der Halbleiterchip ist vorzugsweise ein strahlungsemittierender Halbleiterchip, beispielsweise eine LED. Der LED-Chip ist dabei als so genannter Flip-Chip ausgebildet. Derartige Flip-Chips sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erörtert. Der Halbleiterchip weist zur Strahlungserzeugung eine aktive Schicht auf, die in einem Halbleiterschichtenstapel angeordnet ist. Der Halbleiterchip ist vorzugsweise ein InGaN-Chip auf Saphirbasis.
  • Gemäß zumindest einer Ausführungsform wird auf den Chipkontakten des Halbleiterchips und/oder auf dem Montagebereich der Trägerplatte eine Lotschicht oder Lotpaste aufgebracht, die im Verfahrensschritt E) durch die Laserstrahlung über ihre Schmelztemperatur erhitzt wird. Dadurch ermöglicht sich eine Verbindung der Chipkontakte mit dem Montagebereich über eine kapillare flüssige Lotbrücke. Diese Lotbrücke und ihre Umgebung werden anschließend schnell und kontrolliert unter die Erstarrungstemperatur abgekühlt. Die Abkühlphase kann dabei bereits beginnen, wenn die Lotschicht über die gesamte Fläche die Schmelztemperatur erreicht hat.
  • Das Aufbringen der Lotschicht oder Lotpaste erfolgt beispielsweise mittels eines Beschichtungs- oder Bedampfungsverfahrens.
  • Mittels des Bestückungsverfahrens können mit Vorteil die Chipkontakte, die Lotschicht, der Montagebereich beziehungsweise die Leiterbahnen der Trägerplatte sowie nur unmittelbar angrenzende Teilbereich des Halbleiterchips und der Trägerplatte aufgeheizt werden. Der Temperaturgradient im Halbleiterchip und der Trägerplatte ist dabei derart eingestellt, dass auftretende thermomechanische Spannungen den Halbleiterchip nicht zerstören oder zerreißen. Aufgrund des Temperaturgradienten ermöglicht sich eine schnelle Abkühlung auf die Erstarrungstemperatur. Dabei kann das Abkühlen fast so schnell erfolgen wie das Aufheizen. Der Lötvorgang kann vorteilhafterweise innerhalb von 10 ms abgeschlossen sein.
  • Gemäß zumindest einer Ausführungsform weist das Positionierungselement weiter ein Halterelement auf, wobei der Halbleiterchip durch den Vakuumanschluss an das Halteelement angesaugt wird. Das Halteelement ist dabei vorzugsweise derart ausgebildet, das der Halbleiterchip durch das Halteelement positionsgenau von dem Positionierungselement aufgenommen wird. Hierzu weist das Halteelement beispielsweise Vorsprünge auf, die den Halbleiterchip in eine vorbestimmte Position lenken.
  • Positionsgenau bedeutet dabei insbesondere, dass der Halbleiterchip in einer vorbestimmten Position von dem Positionierungselement aufgenommen wird, wobei bevorzugt gleichzeitig Maßnahmen vorgesehen sind, die ein unerwünschtes Verrutschen des Halbleiterchips verhindern.
  • Gemäß zumindest einer Ausführungsform wird im Verfahrensschritt E) das Aufheizen durch einen Lichtimpuls mit einer Dauer von wenigstens 1 μs und höchstens 1 ms durchgeführt. Der Lichtimpuls kann dabei einen rechteckförmigen, stufenförmigen oder einen rampenförmig abfallenden Zeitverlauf aufweisen. Der abfallende Rampenverlauf verläuft dabei vorzugsweise stetig.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den weiteren Verfahrensschritt des Abkühlens der im Verfahrensschritt E) aufgeheizten Bereiche. Der Aufheizprozess des Verfahrensschritts E) und der Abkühlprozess weisen dabei bevorzugt zusammen höchstens eine Dauer von 10 ms auf.
  • Aufgrund des Aufheizens mittels eines Lichtimpulses wird vorteilhafterweise vor allem die Lotschicht aufgeheizt, wobei die Temperatur nach beiden Seiten der Lotschicht stark abfällt. Das Aufheizen ist vorzugsweise bereits nach einem Hundertstel bis einem Drittel des Halbleiterchips auf die halbe Schmelztemperatur abgefallen. Aufgrund dieses hohen Temperaturgradienten im Halbleiterchip kann ein Lötvorgang realisiert werden, der innerhalb von 10 ms abgeschlossen ist.
  • Gemäß zumindest einer Ausführungsform wird bei dem Bestückungsverfahren die Trägerplatte mit einer Mehrzahl von Halbleiterchips bestückt. Das Positionierungselement dient dabei zur Aufnahme und zur Positionierung der Mehrzahl der Halbleiterchips. Insbesondere weist das Positionierungselement zur Aufnahme der Halbleiterchips eine Mehrzahl von Chipaufnahmebereichen auf, die vorzugsweise radial um eine Drehachse des Positionierungselements angeordnet sind. Im Verfahrensschritt D) werden nach Aufnahme der Halbleiterchips diese nacheinander unter einer Drehbewegung des Positionierungselements um die Drehachse auf der Trägerplatte abgelegt.
  • Das Positionierungselement wird somit zunächst an einer Chipvorratstelle mit Halbleiterchips bestückt. Anschließend bewegt sich das Positionierungselement zum ersten Montagebereich der Trägerplatte und legt nun reihum zielgenau die zwischengespeicherten Halbleiterchips auf der Trägerplatte entsprechend der vorbestimmten Montagebereiche ab. Dieser Vorgang kann dabei mit Vorteil schnell vonstatten gehen, da eine Drehbewegung jeweils zum nächsten Montagebereich schneller erfolgt als beispielsweise eine Translationsbewegung.
  • Gemäß zumindest einer Ausführungsform wird nach der Ablage und Montage der Halbleiterchips auf der Trägerplatte eine Abdeckplatte den Halbleiterchips in Abstrahlrichtung nachgeordnet. Die Abdeckplatte wird dabei in einem Abstand zu den Halbleiterchips angeordnet, sodass zwischen Abdeckplatte und Halbleiterchips ein beispielsweise luftgefüllter Raum verbleibt. Die Abdeckplatte ist vorzugsweise für die von dem Halbleiterchip emittierte Strahlung lichtdurchlässig. Bevorzugt ist in der Abdeckplatte zumindest ein Konverterstoff integriert. Aufgrund der Anordnung des Konverterstoffes in einem Abstand zum Halbleiterchip kann mit Vorteil eine getrennte Kühlung von Halbleiterchip und Konverterstoff gewährleistet werden. Zudem kann dadurch eine geringe Leistungsdichte am Konverterstoff und damit eine geringe Blendwirkung erzielt werden. Weiter ermöglicht sich eine geringe Degradation des Konverterstoffs. Zudem ermöglicht sich eine robuste Halbleiterchiphandhabung.
  • Gemäß zumindest einer Ausführungsform weist ein Positionierungselement zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip, der auf einer Seite zur elektrischen Kontaktierung zumindest zwei Chipkontakte aufweist, einen Vakuumanschluss zum Ansaugen des Halbleiterchips auf. Weiter weist das Positionierungselement einen Lichtleiter zur Führung von Laserstrahlung zum Halbleiterchip auf.
  • Das Positionierungselement bildet dabei eine mechanische Einheit. Das Positionierungselement ermöglicht aufgrund des integrierten Lichtleiters eine unmittelbare Einstrahlung von Licht zu dem vom Positionierungselement aufgenommenen Halbleiterchip, wodurch mit Vorteil eine zeiteffiziente und positionsgenaue Montage des Halbleiterchips auf beispielsweise einer Trägerplatte ermöglicht wird.
  • Die in Verbindung mit dem Bestückungsverfahren angeführten Merkmale und Vorteile finden auch in Zusammenhang mit dem Positionierungselement Anwendung und umgekehrt.
  • Gemäß zumindest einer Ausführungsform ist der Vakuumanschluss seitlich an dem Lichtleiter angeordnet, wobei der Lichtleiter eine zentrische Bohrung zum Vakuumansaugen des Halbleiterchips aufweist. Der Halbleiterchip wird dabei an einem Ende des Lichtleiters angesaugt und mittels des Vakuumansaugens an dem Positionierungselement gehalten.
  • Gemäß zumindest einer Ausführungsform weist eine Unterseite des Lichtleiters und/oder eine Oberseite des Halbleiterchips eine Aufrauung auf. Zudem oder alternativ kann an der Unterseite des Lichtleiters eine Zwischenschicht angeordnet sein, die zumindest eine Aufrauung und/oder Diffusoren aufweist. Aufgrund wenigstens einer dieser Maßnahmen kann mit Vorteil eine gleichmäßige Aufheizung der Chipkontakte und der Lotschicht erzielt werden. Die Zwischenschicht kann dabei selbst ein- oder zweiseitig aufgeraut sein oder Diffusoren auf deren Oberfläche oder im Volumen enthalten. Dies ermöglicht eine Zerstreuungswirkung für die Laserstrahlung, wodurch sich die gleichmäßige Aufheizung ermöglicht.
  • Ist dabei in dem Lichtleiter die zentrische Bohrung zum Vakuumansaugen ausgebildet, so weist bevorzugt auch die Zwischenschicht zumindest eine zentrische Bohrung auf, sodass das Vakuumansaugen des Halbleiterchips an den Lichtleiter weiter gewährleistet wird. Die Zwischenschicht ist dabei teildurchsichtig oder teildurchscheinend und weist beispielsweise ein Sintermaterial auf, welches den Gasunterdruck ausreichend gut weiterleitet.
  • Gemäß zumindest einer Ausführungsform weist das Positionierungselement ein Halteelement zur Aufnahme des Halbleiterchips auf. Das Halteelement zeichnet sich vorteilhafterweise durch eine positionsgenaue Aufnahme des Halbleiterchips aus. Beispielsweise weist das Halteelement Vorsprünge auf, durch die der Halbleiterchip in einer vorbestimmten Position vom Positionierungselement aufgenommen und gehalten werden kann.
  • Das Positionierungselement umfassend den Vakuumanschluss, den Lichtleiter und das Halteelement bildet dabei weiterhin eine mechanische Einheit aus. Die einzelnen Elemente des Positionierungselements sind dabei fest mechanisch miteinander verbunden und vorzugsweise nicht gegeneinander verschiebbar.
  • Gemäß zumindest einer Ausführungsform ist der Vakuumanschluss seitlich an dem Halteelement angeordnet, wobei das Halteelement eine Vakuumzuführung zum Vakuumansaugen des Halbleiterchips aufweist. In diesem Fall erfolgt das Vakuumansaugen somit durch das Halteelement und nicht durch den Lichtleiter.
  • Gemäß zumindest einer Ausführungsform weist das Positionierungselement eine Mehrzahl von Chipaufnahmebereichen auf, die radial um eine Drehachse des Positionierungselements angeordnet sind. Damit kann beispielsweise das Positionierungselement an einer Chipvorratsstelle mit einer Mehrzahl von Halbleiterchips bestückt werden, die anschließend auf der Trägerplatte nacheinander abgelegt werden.
  • Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 8 beschriebenen Ausführungsbeispielen. Es zeigen:
  • 1A, 4A, 5A und 6 jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen Positionierungselements im Bestückungsverfahren,
  • 1B, 4B, 5B und 7 jeweils eine schematische Aufsicht auf ein Ausführungsbeispiel eines erfindungsgemäßen Positionierungselements im Bestückungsverfahren,
  • 2 einen schematischer Querschnitt eines Halbleiterchips auf einer Trägerplatte, das mittels des erfindungsgemäßen Bestückungsverfahrens aufgebracht wird,
  • 3A und 3B jeweils schematische Diagramme betreffend den Zeitverlauf des Lichtpulses beziehungsweise des Temperaturverlaufs, und
  • 8A und 8B jeweils eine schematische Aufsicht auf eine Trägerplatte mit aufgebrachten Leiterbahnen und Montagebereichen.
  • In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Bestandteile wie beispielsweise Schichten, Strukturen, Komponenten und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In 1A ist ein Querschnitt eines Positionierungselements 4 während des Verfahrens des Bestückens einer Trägerplatte 2 mit einem Halbleiterchip 1 gezeigt. 1B zeigt eine Aufsicht auf das Positionierungselement des Ausführungsbeispiels der 1A. Dabei ist der Halbleiterchip 1 bereits auf der Trägerplatte 2 abgelegt, wobei in den Figuren der Befestigungsprozess dargestellt ist.
  • Die Trägerplatte 2 des Ausführungsbeispiels der 1A weist auf einer Oberseite Leiterbahnen 2a, 2b auf. Die Leiterbahnen 2a, 2b sind elektrisch voneinander isoliert und dienen zur elektrischen Kontaktierung des Halbleiterchips 1. In einem Montagebereich 2c der Trägerplatte 2 ist der Halbleiterchip 1 angeordnet.
  • Der Halbleiterchip 1 weist auf einer der Trägerplatte 2 zugewandten Seite zwei elektrisch voneinander isolierte Chipkontakte 1a, 1b auf. Jeweils ein Chipkontakt 1a, 1b ist einer Leiterbahn 2a, 2b der Trägerplatte 2 zugeordnet. Insbesondere ist jeweils ein Chipkontakt 1a, 1b auf einer Leiterbahn 2a, 2b angeordnet.
  • Zwischen den Chipkontakten 1a, 1b und den Leiterbahnen 2a, 2b ist eine Lotschicht 3 angeordnet. Mittels der Lotschicht 3 wird der Halbleiterchip 1 auf der Trägerplatte 2 befestigt.
  • Der Halbleiterchip ist vorzugsweise für bestimmte Wellenlängenbereiche strahlungsdurchlässig. Insbesondere ist der Halbleiterchip 1 zu wenigstens 90% für bestimmte Wellenlängenbereiche strahlungsdurchlässig. Der Halbleiterchip 1 ist bevorzugt ein Flip-Chip, der einen transparenten Chipkörper umfasst. Beispielsweise ist der Chipkörper ein transparenter InGaN-Chip auf Saphirbasis.
  • Der Halbleiterchip 1 wird mittels des Positionierungselements 4 auf der Trägerplatte 2 angeordnet und befestigt. Das Positionierungselement 4 weist einen Vakuumanschluss 4a, einen Lichtleiter 4b und ein Halteelement 4c auf. Das Halteelement 4c, der Lichteliter 4b und der Vakuumanschluss 4a bilden zusammen eine mechanische Einheit, die insbesondere zusammen das Positionierungselement 4 bilden.
  • Der Vakuumanschluss 4c dient dazu, den Halbleiterchip 1 an einer Chipvorratsstelle an das Positionierungselement 4, insbesondere an das Halteelement 4c, anzusaugen. Dabei wird der Halbleiterchip 1 derart angesaugt, dass die Chipkontakte 1a, 1b auf der von dem Positionierungselement 4 abgewandten Seite des Halbleiterchips 1 angeordnet sind. Damit der Halbleiterchip 1 mittels des Vakuumanschlusses 4a an das Positionierungselement 4 angesaugt werden kann, findet eine Vakuumzuführung 5 Verwendung, die von dem Vakuumanschluss 4a über das Positionierungselement 4 zu einer Chipannahmestelle des Positionierungselements 4 führt.
  • Das Halteelement 4c dienen dazu, den Halbleiterchip positionsgenau mit dem Positionierungselement 4 aufzunehmen. Hierzu finden beispielsweise Vorsprünge Verwendung, mit denen der Halbleiterchip 1 in einer vorbestimmten Position aufgenommen und gehalten wird. Die Vorsprünge sind dabei derart ausgebildet, dass der Halbleiterchip 1 passgenau aufgenommen wird. Die Vakuumzuführung 5 führt dabei über das Halteelement 4c, sodass der Halbleiterchip 1 durch den Vakuumanschluss 4a an das Halteelement 4c angesaugt wird.
  • Mittig des Positionierungselements 4 ist der Lichtleiter 4b angeordnet. Der Lichtleiter 4b dient insbesondere zur Führung von Laserstrahlung 6, die durch den Lichtleiter 4b zum Halbleiterchip 1 geleitet wird. Die Laserstrahlung 6 dient zum Aufheizen der Lotschicht 3, der Chipkontakte 1a, 1b und der Leiterbahnen 2a, 2b im Montagebereich 2c. Insbesondere erhitzt die Laserstrahlung 6 die Lotschicht 3 zum Befestigen des Halbleiterchips 1 auf der Trägerplatte 2 über die Schmelztemperatur des Lotmaterials. Das Aufheizen wird durch einen Lichtimpuls mit einer Dauer von wenigstens 1 μs und höchstens 1 ms durchgeführt. Der Lichtimpuls weist dabei einen rechteckförmigen, stufenförmigen oder einen rampenförmig abfallenden stetigen Zeitverlauf auf.
  • Die die Lotschicht 3 aufheizende Strahlung 6 ist vorzugsweise eine Laserstrahlung, welche gut konzentriert mit hoher Leistung über den Lichtleiter 4b geführt wird. Nach dem Aufheizprozess mittels der Laserstrahlung 6 findet ein Abkühlbereich der aufgeheizten Bereiche statt. Der Aufheizprozess und der Abkühlprozess weisen zusammen höchstens eine Dauer von 10 ms auf. Nach dem Abkühlprozess kann das Positionierungselement 4 von dem Halbleiterchip 1 abgelöst werden. Das Bestückungsverfahren ist damit abgeschlossen.
  • Der Vorteil bei diesem Bestückungsverfahren ist, dass lediglich die Chipkontakte 1a, 1b, die Lotschicht 3 und die Leiterbahnen 2a, 2b im Montagebereich sowie unmittelbar angrenzende Teilbereiche des Halbleiterchips 1 und der Trägerplatte 2 durch den Lichtimpuls aufgeheizt werden. Sobald die Lotschicht 3 über vorzugsweise die gesamte Fläche seine Schmelztemperatur erreicht hat, kann der Abkühlprozess beginnen.
  • Mittels des Positionierungselements 4 kann der Halbleiterchip 1 an den Montagebereich 2c der Trägerplatte 2 passgenau, beispielsweise auf 5 μm genau, transportiert und mit leichtem Druck auf die Leiterbahnen 2a, 2b gedrückt werden. Nach Erhitzen der Lotschicht 3 auf über die Schmelztemperatur sowie nach Erhitzen der beiden Chipkontakte 1a, 2b werden diese mit den Leiterbahnen 2a, 2b über eine kapillare flüssige Lotbrücke miteinander verbunden. Nach dem Verbinden kann mittels des Verfahrens die Lotbrücke und ihre Umgebung schnell und kontrolliert unter die Erstarrungstemperatur abgekühlt werden. Ein schnelles Abkühlen kann vorteilhafterweise durch den hohen Temperaturgradienten im Halbleiterchip und der Trägerplatte realisiert werden.
  • Mit dem Positionierungselement 4 ist eine schnelle Bestückung der Trägerplatte 2 mit dem Halbleiterchip 1 möglich. Die Bestückungsgeschwindigkeit der Halbleiterchips wird damit im Wesentlichen durch den Zeitbedarf der mechanischen Bewegung des Positionierungselements bestimmt. Damit sind kostengünstige Bestückungen von Trägerplatten, die beispielsweise einige Quadratzentimeter Fläche aufweisen, mit beispielsweise 200 transparenten Halbleiterchips in kurzer Zeit möglich, beispielsweise von weniger als zwei Minuten. Mit dem Bestückungsverfahren eröffnet sich vorteilhafterweise die Möglichkeit, natürlich kühlende, nicht blendende und kostengünstige LED-Leuchten für die Allgemeinbeleuchtung herzustellen. Eine Konvektionskühlung ohne aufwändige Kühlkörper und ohne Ventilatorunterstützung wird zudem ermöglicht.
  • Eine Chipoberfläche des Halbleiterchips 1 weist vorzugsweise keine Beschichtung mit einem Konverterstoff auf, da über die Chipoberfläche die Laserstrahlung 6 in den Halbleiterchip zu den Chipkontakten 1a, 1b geführt wird. Ist in der vorbestimmten Anwendung des Halbleiterchips ein Konverterstoff zweckmäßig, so kann hierzu eine nachgeordnete Abdeckplatte auf die Trägerplatte aufgebracht werden (nicht dargestellt). Diese ist vorzugsweise durchsichtig und enthält den Konverterstoff. Die Abdeckplatte ist dabei der Chipoberfläche nachgeordnet, wobei zwischen Chipoberfläche und Abdeckplatte ein Abstand angeordnet ist, der beispielsweise Luft enthält. Aufgrund dieser separaten Abdeckplatte mit Konverterstoff kann vorteilhafterweise eine getrennte Kühlung von Halbleiterchip und Konverterstoff gewährleistet werden. Zudem ergibt sich so eine geringe Leistungsdichte am Konverterstoff und damit eine geringe Blendwirkung. Eine geringe Degradation der Konverterschicht kann so erzielt werden. Zudem ermöglicht sich eine robuste Chiphandhabung im Bestückungsverfahren.
  • In 1B ist die Aufsicht auf das Ausführungsbeispiel der 1A gezeigt. In Aufsicht ist der seitlich angeordnete Vakuumanschluss mit Vakuumzuführung 5 dargestellt, der seitlich in das Halteelement 4c angreift. Zentriert ist der Lichtleiter 4b eingebracht, der von dem Halteelement 4c vollständig ummantelt wird. Der Lichtleiter 4b ist dabei zentriert über dem aufgenommenen Halbleiterchip 1 angeordnet.
  • In dem Ausführungsbeispiel der 2 ist der Halbleiterchip 1, der auf der Trägerplatte 2 aufgebracht ist, vergrößert dargestellt. Zudem ist der Temperaturaufheizzustand zum Zeitpunkt der maximalen Aufheizung eingezeichnet. Insbesondere ist die typische Gleichtemperaturfläche für die Schmelztemperatur Tm und für die halbe Schmelztemperatur Tm/2 zum Zeitpunkt der in etwa maximalen Pumpaufheizung gezeigt.
  • Nur ein kleiner Volumenbereich des Halbleiterchips 1 und der Trägerplatte 2 wird auf Temperaturen über die halbe Schmelztemperatur aufgeheizt. Nach Abschalten der Laserstrahlung sorgt der Temperaturgradient im Halbleiterchip 1 und der Trägerplatte 2 für eine verhältnismäßig schnelle Abkühlung, beispielsweise nur eine halbe Größenordnung langsamer als die Aufheizung. Der Lötvorgang ist also nach spätestens 10 ms abgeschlossen.
  • Die Temperatur im Halbleiterchip 1 und der Trägerplatte 2 fällt im Abstand zur Lotschicht 3 stark ab. Der Abfall ist im Material mit geringerer Wärmeleitfähigkeit und größerer Wärmekapazität stärker. Das Aufheizen ist bereits nach einem Hundertstel bis einem Drittel der Chiphöhe auf die halbe Schmelztemperatur abgefallen. Beträgt die Chipdicke beispielsweise 0,3 mm, wobei die Wärmediffusion etwa 1 cm2/s beträgt, so liegt die effektive Aufheizdauer, also die Lichtpulsdauer, in einer Größenordnung von 10 μs bis 10 ms. Abhängig von den Wärmediffusionswerten liegt die Pulsdauer vorzugsweise in einem Bereich zwischen 1 μs bis 100 ms.
  • In den 3A und 3B sind Zeitdiagramme der Lichtleistung PL und der Temperaturverläufe T dargestellt. Der Zeitverlauf des Lichtpulses PL weist dabei einen Rechteckpuls auf, wie in 3A gezeigt. Alternativ kann die Pulsleistung stetig in Rampenform abfallend oder stufenförmig abfallend verlaufen.
  • In 3B ist schematisch der Temperaturverlauf an zwei Orten der Lotschicht gezeigt. T1 ist der Ort der maximalen Temperatur und T2 der Ort der geringsten Temperatur. Die geringste Temperatur ist beispielsweise am Chiprand gemessen. Die maximale Temperatur ist beispielsweise an der Lotschicht gemessen. Nach dem Aufheizprozess findet zeitnah der Abkühlprozess statt, sodass die auftretenden Temperaturen zeitnah abgekühlt werden können.
  • In 4A ist ein Positionierungselement zum Bestücken einer Trägerplatte mit einem Halbleiterchip 1 dargestellt, wobei im Unterschied zu dem in 1A gezeigten Ausführungsbeispiel die Vakuumzuführung 5 über den Lichtleiter 4b erfolgt. Hierbei ist der Vakuumanschluss 4a seitlich an dem Lichtleiter 4b angeordnet. Der Lichtleiter 4b weist eine zentrische Bohrung 4d auf, die zum Vakuumansaugen des Halbleiterchips 1 dient. Hierzu ist eine Vakuumzuführung 5 vom Vakuumanschluss 4a zur zentrischen Bohrung 4d des Lichtleiters 4b geführt. In dem Lichtleiter 4b ist somit die Vakuumbohrung 4d integriert. Zum Aufheizen der Lotschicht und der Chipkontakte 1a, 1b findet wiederum eine Laserstrahlung 6 Verwendung, die in dem Lichtleiter 4b zum Halbleiterchip 1 geführt wird.
  • In 4B ist eine Aufsicht auf das Ausführungsbeispiel der 4A gezeigt. Der Vakuumanschluss 4a mit der Vakuumzuführung 5 ist seitlich am Lichtleiter 4b montiert. Zentriert im Lichtleiter 4b ist die Vakuumbohrung 4d integriert. Der Lichtleiter 4b mit integrierter Vakuumbohrung 4d ist dabei symmetrisch über dem Halbleiterchip 1 angeordnet und kann aufgrund der Vakuumzuführung 5 und der Vakuumbohrung 4d den Halbleiterchip 1 an das Positionierungselement ansaugen.
  • Im Übrigen stimmt das Ausführungsbeispiel der 4A, 4B mit dem Ausführungsbeispiel der 1A, 1B im Wesentlichen überein.
  • In dem Ausführungsbeispiel der 5A, 5B ist eine alternative Ausgestaltung der Vakuumzuführung gezeigt. Im Unterschied zu dem Ausführungsbeispiel der 4A, 4B führt die Vakuumzuführung dabei nicht über den Lichtleiter 4b, sondern über das Halteelement 4c. Der Vakuumanschluss 4a ist dabei seitlich an dem Halteelement 4c angeordnet. Das Halteelement 4c weist eine Vakuumzuführung 5 zum Ansaugen des Halbleiterchips 1 auf. Die Vakuumzuführung erfolgt demnach zwischen Lichtleiter 4b und Halteelement 4c im Halteelement 4c. Ein Vorsprung des Halteelements 4c ermöglicht eine positionsgenaue Aufnahme des Halbleiterchips 1, insbesondere eine formschlüssige Anordnung des Halbleiterchips am Halteelement 4c. Die Vakuumzuführung 5 erfolgt dabei demnach über den Vakuumanschluss 4a und über das Halteelement 4c.
  • In 5B ist eine Aufsicht auf das Ausführungsbeispiel der 5A gezeigt. Der Lichtleiter 4b weist keine zentrische Vakuumbohrung auf, und ist zentriert über dem Halbleiterchip 1 angeordnet. Seitlich am Lichtleiter 4b ist das Halteelement 4c angeordnet, das die integrierte Vakuumzuführung aufweist. Seitlich am Halteelement 4c ist der Vakuumanschluss 4a angeordnet, der die Vakuumzuführung 5 gewährleistet.
  • Im Übrigen stimmt das Ausführungsbeispiel der 5A, 5B mit dem Ausführungsbeispiel der 1A, 1B im Wesentlichen überein.
  • Um ein gleichmäßiges Aufheizen der Lotschicht 3, der Chipkontakte 1a, 1b und der Leiterbahnen 2a, 2b im Montagebereich zu gewährleisten, kann, wie in 6 dargestellt, eine dem Halbleiterchip 1 zugewandte Seite des Lichtleiters 4b aufgeraut sein. Im Ausführungsbeispiel der 6 weist der Lichtleiter 4b die zentrische Bohrung 4d auf.
  • Alternativ oder zusätzlich kann eine Zwischenschicht 7 zwischen Lichtleiter 4b und Halbleiterchip 1 Verwendung finden, die an einer oder beider Oberseiten eine Aufrauung aufweist und/oder integrierte Diffusoren an der Oberfläche oder im Volumen enthält. Mittels einer derartigen Zwischenschicht kann eine Zerstreuungswirkung der Laserstrahlung erzielt werden, sodass eine gleichmäßige Aufheizung der Chipkontakte, Lotschicht und Leiterbahnen ermöglicht wird.
  • Alternativ oder zusätzlich kann zur Zerstreuung der Laserstrahlung eine dem Lichtleiter 4b zugewandte Seite des Halbleiterchips 1 aufgeraut sein.
  • Die Zwischenschicht 7 ist bevorzugt ein Lichtstreuplättchen, das im vorliegenden Ausführungsbeispiel ebenso wie der Lichtleiter 4b eine Vakuumbohrung aufweist. Die Zwischenschicht 7 ist aus einem teildurchsichtigen beziehungsweise teildurchscheinenden Sintermaterial, welches geeignet ist, den Gasunterdruck weiterzuleiten.
  • Hierbei muss nicht zwangsläufig die Zwischenschicht zusätzlich zu den Aufrauungen des Halbleiterchips oder des Lichtleiters Verwendung Linden. Insbesondere ist es möglich, dass die einzelnen Maßnahmen zur Zerstreuungswirkung der Laserstrahlung einzeln oder in Kombination miteinander verwendet werden.
  • In 7 ist eine Aufsicht auf ein Positionierungselement 4 dargestellt, das eine Mehrzahl von Chipaufnahmebereichen 9 aufweist. Die Chipaufnahmebereiche 9 sind dabei radial um eine Drehachse 8 des Positionierungselements 4 angeordnet. Das Positionierungselement 4 dient dabei zur Aufnahme und zur Positionierung einer Mehrzahl von Halbleiterchips. Zu jedem Chipaufnahmebereich 9 ist dabei eine Vakuumzuführung 5 geführt, sodass an jedem Chipaufnahmebereich 9 jeweils ein Halbleiterchip angesaugt werden kann.
  • Das Positionierungselement 4 der 7 kann zur Bestückung einer Trägerplatte mit einer Mehrzahl von Halbleiterchips an einer Chipvorratsstelle mit der Mehrzahl von Halbleiterchips bestückt werden. Anschließend kann das Positionierungselement zu einem ersten Montagebereich der Trägerplatte geführt werden, wobei die Halbleiterchips anschließend nacheinander auf der Trägerplatte unter einer Drehbewegung des Positionierungselements 4 um die Drehachse 8 abgelegt werden.
  • Vorteilhafterweise ermöglicht sich so ein schneller Ablegevorgang, da eine Drehbewegung mit Vorteil schneller durchführbar ist als eine Translationsbewegung. Das Positionierungselement 4 ist dabei beispielsweise an einem Roboterarm montiert, welcher zwischen Chipvorratsstelle und Chipmontagebereich bewegbar ist.
  • In 8A ist eine Aufsicht auf eine Trägerplatte gezeigt, die ein Kontaktmuster mit verteilten Anodenkontakten 11 und Kathodenkontakten 10 aufweist. Zudem ist jeweils der Montagebereich 2c für jeweils einen Halbleiterchip gezeigt. Die Trägerplatte dient demnach zur Montage einer Mehrzahl von Halbleiterchips, die matrixartig auf der Trägerplatte angeordnet werden. Jeder Montagebereich 2c weist dabei einen Anodenkontakt 11 und einen Kathodenkontakt 10 auf, die elektrisch mit einer Anode 12 und einer Kathode 13 verbunden sind. Zudem finden Kontaktbrücken 14 zu den Kathodenkontakten 10 in einer zweiten isolierten Ebene Verwendung.
  • In 8B ist ein Montagebereich 2c der Trägerplatte detailliert dargestellt. Hierbei ist wiederum eine Kathode 13 und eine Anode 12 mit Kathodenkontakten 10 und Anodenkontakten 11 elektrisch miteinander verbunden. Überschneidungen der Kontaktbereiche, auf welchen die Lotschicht im aufgeheizten Zustand fließen soll, sind dabei mit Vorteil zu einem Zeitpunkt zugleich auf einer Temperatur über dem Lotschmelzpunkt, sodass bei gleichzeitig leichtem Druck auf das Chipzentrum eines aufgebrachten Halbleiterchips die Lotschicht eine großflächige und gleichmäßige Verbindung herstellt und mittels einer schnellen Erstarrung und Abkühlung fixiert werden kann. Dies wird insbesondere durch eine geeignete Modenmischung der Laserstrahlung in dem Lichtleiter erzielt, wobei dieser Effekt zudem durch eine gezielte Aufrauung der Chipoberfläche, der Lichtleiterunterseite oder einer Zwischenschicht gemäß dem Ausführungsbeispiel der 6 verstärkt werden kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombinationen selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben sind.

Claims (15)

  1. Verfahren zum Bestücken einer Trägerplatte (2) mit zumindest einem Halbleiterchip (1), der auf einer Seite zur elektrischen Kontaktierung zumindest zwei Chipkontakte (1a, 1b) aufweist, mit folgenden Verfahrensschritten: A) Bereitstellen der Trägerplatte (2), die auf einer Oberfläche Leiterbahnen (2a, 2b) zur elektrischen Kontaktierung des Halbleiterchips (1) und zumindest einen Montagebereich (2c) für den Halbleiterchip (1) aufweist, B) Bereitstellen eines Positionierungselements (4), das zur Aufnahme und zur Positionierung des Halbleiterchips (1) dient, wobei das Positionierungselement (4) einen Lichtleiter (4b) und einen Vakuumanschluss (4a) aufweist, C) Aufnahme des Halbleiterchips (1) mit dem Positionierungselement (4) durch Ansaugen des Halbleiterchips (1) mit dem Vakuumanschluss (4a) derart, dass die Chipkontakte (1a, 1b) des Halbleiterchips (1) auf der von dem Positionierungselement (4) abgewandten Seite des Halbleiterchips (1) angeordnet werden, D) Ablage des Halbleiterchips (1) auf dem Montagebereich (2c) der Trägerplatte (2) mit dem Positionierungselement (4), und E) Aufheizen der Chipkontakte (1a, 1b) und zumindest des Montagebereichs (2c) durch Laserstrahlung (6), die in dem Lichtleiter (4b) des Positionierungselements (4) zum Halbleiterchip (1) geführt wird.
  2. Verfahren nach Anspruch 1, wobei auf den Chipkontakten (1a, 1b) des Halbleiterchips (1) und/oder auf dem Montagebereich (2c) der Trägerplatte (2) eine Lotschicht (3) aufgebracht wird, die im Verfahrensschritt E) durch die Laserstrahlung (6) über die Schmelztemperatur (Tm) erhitzt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Positionierungselement (4) weiter ein Halteelement (4c) aufweist, wobei der Halbleiterchip (1) durch den Vakuumanschluss (4a) an das Halteelement (4c) angesaugt wird.
  4. Verfahren nach Anspruch 3, wobei der Halbleiterchip (1) durch das Halteelement (4c) positionsgenau von dem Positionierungselement (4) aufgenommen wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei im Verfahrensschritt E) das Aufheizen durch einen Lichtimpuls (PL) mit einer Dauer von wenigstens 1 μs und höchstens 1 ms durchgeführt wird.
  6. Verfahren nach Anspruch 5, wobei der Lichtimpuls (PL) einen rechteckförmigen, stufenförmigen oder rampenförmig abfallenden Zeitverlauf aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, umfassend den weiteren Verfahrensschritt: F) Abkühlen der im Verfahrensschritt E) aufgeheizten Bereiche.
  8. Verfahren nach Anspruch 7, wobei der Aufheizprozess des Verfahrensschritts E) und der Abkühlprozess des Verfahrensschritts F) zusammen höchstens eine Dauer von 10 ms aufweisen.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trägerplatte (2) mit einer Mehrzahl von Halbleiterchips (1) bestückt wird, wobei das Positionierungselement (4) – zur Aufnahme und zur Positionierung der Mehrzahl der Halbleiterchips (1) dient, – zur Aufnahme eine Mehrzahl von Chipaufnahmebereiche (9) aufweist, die radial um eine Drehachse (8) des Positionierungselements (4) angeordnet sind, und – im Verfahrensschritt D) die Halbleiterchips (1) nacheinander auf der Trägerplatte (2) unter einer Drehbewegung des Positionierungselements (4) um die Drehachse (8) abgelegt werden.
  10. Positionierungselement (4) zum Bestücken einer Trägerplatte (2) mit zumindest einem Halbleiterchip (1), der auf einer Seite zur elektrischen Kontaktierung zumindest zwei Chipkontakte (1a, 1b) aufweist, wobei das Positionierungselement (4) – einen Vakuumanschluss (4a) zum Ansaugen des Halbleiterchips (1) aufweist, und – einen Lichtleiter (4b) zur Führung von Laserstrahlung (6) zum Halbleiterchip (1) aufweist.
  11. Positionierungselement nach Anspruch 10, wobei – der Vakuumanschluss (4a) seitlich an dem Lichtleiter (4b) angeordnet ist, und – der Lichtleiter (4b) eine zentrische Bohrung (4d) zum Vakuumansaugen des Halbleiterchips (1) aufweist.
  12. Positionierungselement nach Anspruch 10 oder 11, wobei – eine Unterseite des Lichtleiters (4b) und/oder eine Oberseite des Halbleiterchips (1) eine Aufrauung aufweist, und/oder – an der Unterseite des Lichtleiters (4b) eine Zwischenschicht (7) angeordnet ist, die zumindest eine Aufrauung und/oder Diffusoren aufweist.
  13. Positionierungselement nach einem der vorhergehenden Ansprüche 10 bis 12, weiter aufweisend ein Halteelement (4c) zur positionsgenauen Aufnahme des Halbleiterchips (1).
  14. Positionierungselement nach Anspruch 13, wobei – der Vakuumanschluss (4a) seitlich an dem Halteelement (4c) angeordnet ist, und – das Halteelement (4c) eine Vakuumzuführung (5) zum Vakuumansaugen des Halbleiterchips (1) aufweist.
  15. Positionierungselement nach einem der vorhergehenden Ansprüche 10 bis 14, das eine Mehrzahl von Chipaufnahmebereichen (9) aufweist, die radial um eine Drehachse (8) des Positionierungselements (4) angeordnet sind.
DE102011104219A 2011-06-15 2011-06-15 Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement Withdrawn DE102011104219A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011104219A DE102011104219A1 (de) 2011-06-15 2011-06-15 Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011104219A DE102011104219A1 (de) 2011-06-15 2011-06-15 Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement

Publications (1)

Publication Number Publication Date
DE102011104219A1 true DE102011104219A1 (de) 2012-12-20

Family

ID=47228373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011104219A Withdrawn DE102011104219A1 (de) 2011-06-15 2011-06-15 Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement

Country Status (1)

Country Link
DE (1) DE102011104219A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189662A (ja) * 1996-12-24 1998-07-21 Shibuya Kogyo Co Ltd 光照射用ボンディングヘッド
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US20080268571A1 (en) * 2007-04-24 2008-10-30 Samsung Techwin Co., Ltd. Apparatus for heating chip, flip chip bonder having the apparatus, and method for bonding flip chip using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189662A (ja) * 1996-12-24 1998-07-21 Shibuya Kogyo Co Ltd 光照射用ボンディングヘッド
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US20080268571A1 (en) * 2007-04-24 2008-10-30 Samsung Techwin Co., Ltd. Apparatus for heating chip, flip chip bonder having the apparatus, and method for bonding flip chip using the same

Similar Documents

Publication Publication Date Title
DE102016218522B3 (de) Optische oder optoelektronische Baugruppe und Verfahren zur Herstellung dafür
EP0766354A1 (de) Laserdiodenbauelement mit Wärmesenke
DE102007021009A1 (de) Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102013108808B4 (de) Verfahren zur Herstellung eines Kohlenstoff/Metall-Verbundstoffs und Verfahren zur Herstellung einer Halbleiterelementanordnung
DE102008019902A1 (de) Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102008063325A1 (de) Verfahren zur Fertigung von Leuchtmitteln
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102013104572A1 (de) Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe
DE102015013511B3 (de) Laserstrahlungsquelle und Verfahren zur Herstellung einer Laserstrahlungsquelle und Verwendung eines Lötprozesses
DE10040450B4 (de) Halbleiterlaserbauelement mit einem Kühlelement
EP3275022B1 (de) Optoelektronische baugruppe und verfahren zum herstellen einer optoelektronischen baugruppe
DE102011104219A1 (de) Verfahren zum Bestücken einer Trägerplatte mit zumindest einem Halbleiterchip und Positionierungselement
DE10303588B3 (de) Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE102008014094A1 (de) Strahlungsemittierende Vorrichtung und Verfahren zur Herstellung einer strahlungsemittierenden Vorrichtung
DE102018210134A1 (de) Diodenlaseranordnung und Verfahren zum Herstellen einer Diodenlaseranordnung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat
DE102010029529A1 (de) Bauelementeträger für eine Leuchtvorrichtung, Leuchtvorrichtung, Verfahren zum Herstellen eines Bauelementeträgers und Verfahren zum Bestücken eines Bauelementeträgers
DE112019004482T5 (de) Bond-Struktur, Halbleiterbauteil und Verfahren zum Bilden einer Bond-Struktur
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
AT413062B (de) Verfahren zur herstellung einer led-lichtquelle
DE102017209065A1 (de) Leuchtvorrichtung, scheinwerfer und verfahren
DE102014214766A1 (de) Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
DE102018010288B4 (de) Target für eine Strahlungsquelle, Strahlungsquelle zum Erzeugen invasiver elektromagnetischer Strahlung und Verfahren zum Herstellen eines Targets für eine Strahlungsquelle

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee