DE102011090002A1 - Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung - Google Patents

Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung Download PDF

Info

Publication number
DE102011090002A1
DE102011090002A1 DE201110090002 DE102011090002A DE102011090002A1 DE 102011090002 A1 DE102011090002 A1 DE 102011090002A1 DE 201110090002 DE201110090002 DE 201110090002 DE 102011090002 A DE102011090002 A DE 102011090002A DE 102011090002 A1 DE102011090002 A1 DE 102011090002A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
metal core
recess
core structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201110090002
Other languages
English (en)
Inventor
Toni Riepl
Roland Brey
Tobias Steckermeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE201110090002 priority Critical patent/DE102011090002A1/de
Publication of DE102011090002A1 publication Critical patent/DE102011090002A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Ein Aspekt der Erfindung betrifft eine Leiterplatte mit einem Dielektrikum (1), einer in das Dielektrikum (1) eingebetteten Metallkernstruktur (2), sowie mit einer strukturierten Metallisierung (3). Das Dielektrikum (1) umfasst eine Deckschicht (15), die auf der Metallkernstruktur (2) angeordnet ist. Die strukturierte Metallisierung (3) befindet sich auf der der Metallkernstruktur (2) abgewandten Seite der Deckschicht (15). Die Metallkernstruktur (2) umfasst weiterhin eine Leiterbahn (20). Oberhalb der Leiterbahn (20) weist die Deckschicht (15) eine Aussparung (16) auf, an der die Leiterbahn (20) teilweise frei liegt. Durch die Montage von einem Bauelement (5, 6) oberhalb der Aussparung (16) wird ein guter thermischer und optional auch elektrischer Kontakt zwischen dem Bauelement (5, 6) und der Leiterbahn (20) hergestellt, indem der Bereich zwischen der Leiterbahn (20) und dem Bauelement (5, 6) zumindest teilweise mit einem Lot gefüllt wird, so dass ein thermischer und ggf. auch elektrischer Pfad von der Unterseite des Bauelements (5, 6) über das Lot (4) hin zur Leiterbahn (20) besteht.

Description

  • Die Erfindung betrifft Leiterplatten und Leiterplattenanordnungen. Bei herkömmlichen Leiterplatten werden elektronische Bauelemente auf einer zu Leiterbahnen strukturierten Metallisierung angeordnet. Da manche Bauelemente beim Betrieb stark erwärmt werden, müssen sie aufwändig gekühlt werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine verbesserte Kühlung von auf einer Leiterplatte montierten Bauelementen bereitzustellen. Diese Aufgabe wird durch eine Leiterplatte gemäß Patentanspruch 1, durch eine Leiterplattenanordnung gemäß Patentanspruch 6 sowie durch ein Verfahren zur Herstellung einer Leiterplattenanordnung gemäß Patentanspruch 11 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Aspekt der Erfindung betrifft eine Leiterplatte mit einem Dielektrikum, einer in das Dielektrikum eingebetteten Metallkernstruktur, sowie mit einer strukturierten Metallisierung. Das Dielektrikum umfasst eine Deckschicht, die auf der Metallkernstruktur angeordnet ist. Die strukturierte Metallisierung befindet sich auf der der Metallkernstruktur abgewandten Seite der Deckschicht. Die Metallkernstruktur umfasst weiterhin eine Leiterbahn. Oberhalb der Leiterbahn weist die Deckschicht eine Aussparung auf, an der die Leiterbahn teilweise frei liegt.
  • Durch die Montage von einem Bauelement oberhalb der Aussparung lässt sich ein guter thermischer und optional auch elektrischer Kontakt zwischen dem Bauelement und der Leiterbahn herstellen, indem der Bereich zwischen der Leiterbahn und dem Bauelement zumindest teilweise mit einem Lot gefüllt wird, so dass ein thermischer und ggf. auch elektrischer Pfad von der Unterseite des Bauelements über das Lot hin zur Leiterbahn besteht.
  • Die Herstellung einer derartigen Leiterplatte, die eine Aussparung oberhalb einer in einer Metallkernstruktur der Leiterplatte ausgebildete Leiterbahn besitzt, kann beispielsweise dadurch erfolgen, dass eine Leiterplatte bereitgestellt wird, die ein Dielektrikum aufweist, sowie eine in das Dielektrikum eingebettete Metallkernstruktur. Außerdem ist ein Teil des Dielektrikums als Deckschicht ausgebildet, die die Metallkernstruktur und damit auch eine in der Metallkernstruktur ausgebildete Leiterbahn überdeckt. Zur Herstellung einer Aussparung, oberhalb der später ein elektrisches Bauelement montiert werden kann, wird ein oberhalb der Leiterbahn befindlicher Abschnitt der Deckschicht entfernt, was beispielsweise durch Fräsen erfolgen kann. Vor oder nach dem Herstellen der Aussparung kann auf die der Metallkernstruktur abgewandte Seite der Deckschicht eine strukturierte Metallisierung aufgebracht werden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren anhand von Ausführungsbeispielen näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen einander entsprechende Strukturen. Die Darstellungen sind nicht maßstäblich wiedergegeben. Es zeigen:
  • 1 eine perspektivische Draufsicht auf eine Leiterplattenanordnung mit einer Metallkernleiterplatte, bei der der Metallkern an mehreren Stellen frei liegt;
  • 2 eine Schnittansicht durch einen Abschnitt der Leiterplatte gemäß 1 in einer Schnittebene E1;
  • 3 einen vergrößerten Abschnitt der mit zwei Halbleiterbauelementen bestückten Leiterplatte gemäß 2;
  • 4 eine Draufsicht auf einen Abschnitt einer Metallkernleiterplatte, die im Bereich einer Aussparung mit einem Lot versehen ist, das vier voneinander beabstandete Abschnitte aufweist;
  • 5 eine Draufsicht auf einen Abschnitt einer Metallkernleiterplatte, die im Bereich einer Aussparung mit einem Lot versehen ist, das zwei voneinander beabstandete Abschnitte aufweist;
  • 6 eine Draufsicht auf einen Abschnitt einer Metallkernleiterplatte, das im Bereich einer Aussparung mit einem Lot versehen ist, lediglich einen einzigen zusammenhängenden Abschnitte aufweist;
  • 7A einen Querschnitt durch den Bereich einer Aussparung einer noch mit einem Bauelement zu bestückenden Leiterplattenanordnung, bei der im Bereich der Aussparung ein Lot angeordnet ist, und bei der eine neben der Aussparung befindliche strukturierte Metallisierung auf der Deckschicht ebenfalls belotet ist;
  • 7B die mit einem Halbleiterbauelement bestückte Leiterplattenanordnung gemäß 7A;
  • 8A einen Querschnitt durch den Bereich einer Aussparung einer noch mit einem Bauelement zu bestückenden Leiterplattenanordnung, bei der im Bereich der Aussparung ein Lotplättchen auf mehreren Lotsockeln angeordnet ist, und bei der eine neben der Aussparung befindliche strukturierte Metallisierung auf der Deckschicht ebenfalls belotet ist;
  • 8B die mit einem Halbleiterbauelement bestückte Leiterplattenanordnung gemäß 8A;
  • 9A eine Draufsicht auf eine Leiterplattenanordnung, bei der die Deckschicht eine Aussparung aufweist, oberhalb der die Montage von drei Bauelementen vorgesehen ist;
  • 9B die Leiterplattenanordnung gemäß 9A nach der Montage der Bauelemente;
  • 10 einen Vertikalschnitt durch einen Abschnitt einer Leiterplattenanordnung im Bereich einer Aussparung der Deckschicht, zur Erläuterung verschiedener Abmessungen der Anordnung;
  • 11 eine Draufsicht auf einen Abschnitt einer Leiterplattenanordnung im Bereich einer Aussparung zur Erläuterung der Fläche der Aussparung.
  • 1 zeigt eine Metallkernleiterplatte mit einer Metallkernstruktur 2, die in ein Dielektrikum 1, beispielsweise FR4, eingebettet ist. Die Metallkernstruktur 2 ist teilweise mit einer isolierenden Deckschicht 15, die einen Bestandteil des Dielektrikums 1 darstellt, überdeckt. In der Metallkernstruktur sind eine oder mehrere Leiterbahnen 20 ausgebildet. Die Deckschicht 15 ist mit einer oder mehreren Aussparungen 16 versehen, von denen sich jede oberhalb einer Leiterbahn 20 der Metallkernstruktur 2 befindet, so dass die betreffende Leiterbahn 20 im Bereich der zugehörigen Aussparung(en) 16 frei liegt. Außerdem befindet sich auf der der Metallkernstruktur abgewandten Seite der Deckschicht 15 eine zu Leiterbahnen und/oder Kontaktflächen 35 strukturierte Metallisierung 3. Die strukturierte Metallisierung 3 ist in 1 nur unvollständig gezeigt. Die Strukturierung, d. h. die Führung der Leiterbahnen und die Positionierung der Kontaktflächen, kann abhängig vom jeweiligen Design der Schaltung frei gewählt werden.
  • Im Bereich der Aussparungen 16 kann jeweils ein Lot 4 strukturiert oder unstrukturiert auf die unter der betreffenden Aussparung 16 befindliche Leiterbahn 20 aufgebracht werden. Danach können oberhalb einer jeden der Aussparungen 16 ein oder mehrere elektrische Bauelemente so montiert werden, dass die der Metallkernstruktur 2 zugewandte Unterseite eines jeden der Bauelemente das unter ihm befindliche Lot 4 kontaktiert, so dass ein guter thermischer und optional auch elektrischer Pfad ausgebildet wird, über den die beim Betrieb des betreffenden Bauelements anfallende Abwärme von der der betreffenden Leiterbahn 20 zugewandten Unterseite des Bauelements über das Lot 4 hin zu der betreffenden Leiterbahn 20 abgeführt werden kann, bzw. über den ein beim Betrieb des betreffenden Bauelements ein elektrischer Strom von der Unterseite des Bauelements über das Lot 4 hin zu der betreffenden Leiterbahn 20 fließen kann.
  • Wenn auf diese Weise zwei oder mehr Bauelemente oberhalb derselben Aussparung montiert werden, so lässt sich die Leiterplatte besonders zeitsparend und damit kostengünstig herstellen. Beispielsweise können die Aussparungen durch Ausfräsen der ursprünglich geschlossenen Deckschicht 15 hergestellt werden. Da für jede zusätzliche Aussparung 16 der Fräser einmal nach oben und dann wieder nach unten verfahren werden muss, ist es besonders effizient, wenn zwei oder mehr Bauelemente oberhalb einer gemeinsamen Aussparung 16 montiert werden. Grundsätzlich umfasst die Erfindung jedoch Anordnungen, bei denen oberhalb einer Aussparung ein oder mehrere elektrische Bauelemente auf die erläuterte Weise angeordnet sind.
  • Wie in 2, die eine vergrößerte Schnittansicht der Leiterplatte gemäß 1 in einer Schnittebene E1 zeigt, zu erkennen ist, kann das Lot 4 innerhalb einer jeder der Aussparungen 16 unstrukturiert oder aber strukturiert aufgetragen werden kann. Bei einer strukturierten Auftragung, wie sie in der vordersten der in 2 gezeigten Aussparungen 16 dargestellt ist, kann das Lot 4 zwei oder mehr voneinander beabstandete Abschnitte 41, 42, 43, 44 aufweisen, so dass zwischen den Abschnitten 41, 42, 43, 44 Entlüftungskanäle ausgebildet sind, die beim Aufschmelzen des Lotes während der nachfolgenden Bestückung der Leiterplattenanordnung mit einem Bauelement für eine Entlüftung und damit für eine lunkerfreie Lötverbindung sorgen. In der mittleren der in 2 gezeigten Aussparungen 16 hingegen ist das Lot 4 unstrukturiert aufgetragen. Die hinterste der Aussparungen 16 ist noch nicht mit einem Lot versehen.
  • 3 zeigt in nochmals vergrößerter Darstellung einen Abschnitt der mit zwei elektronischen Bauelementen 5, 6 bestückten Anordnung gemäß 2. Ein jedes der Bauelemente 5, 6 weist an seiner der Metallkernstruktur 2 zugewandten Unterseite eine oder mehrere Metallisierungen 53 auf, die zur thermischen und optional auch elektrischen Anbindung des betreffenden Bauelements 5, 6 an die unter dem betreffenden Bauelement 5, 6 befindliche Leiterbahn 20 dienen. Bei einer jeder dieser Metallisierungen 53 kann es sich beispielsweise um einen Drainanschluss, einen Sourceanschluss, einen Emitteranschluss, einen Kollektoranschluss, einen Anodenanschluss oder einen Kathodenanschluss des betreffenden Bauelements 5, 6 handeln. Grundsätzlich ist die Art des Anschlusses jedoch beliebig. Insbesondere ist auch nicht erforderlich, dass eine Metallisierung 53 einen elektrischen Anschluss des betreffenden Bauelements 5, 6 darstellt. Vielmehr kann eine Metallisierung 53 auch einzig zur Entwärmung des Bauelements 5, 6 verwendet werden, ohne dass die Metallisierung 53 galvanisch mit einem Schaltkreis des betreffenden Bauelements 5, 6 verbunden ist.
  • Eine jede der Metallisierungen 53 ist mittels des darunter befindlichen Lotes 4 mit einer unter dem betreffenden Bauelement 5, 6 verlaufenden Leiterbahn 20 der Metallkernstruktur 2 verlötet, so dass zwischen dieser Leiterbahn 20 und der betreffenden Metallisierung 53 eine hervorragende thermische und optional auch elektrische Anbindung besteht.
  • Wie außerdem aus 3 hervorgeht, kann ein jedes der Bauelemente 5, 6 ein oder mehrere Anschlussbeine 55 bzw. 65 aufweisen, von denen jedes an der der Metallkernstruktur 2 abgewandten Oberseite der strukturierten Metallisierung 3 elektrisch leitend mit dieser verbunden ist. Die betreffenden Verbindungen können beispielsweise durch Löten oder durch elektrisch leitendes Kleben hergestellt werden. Das Herstellen dieser Lötverbindungen kann vor, zusammen mit oder nach dem Herstellen der Lötverbindungen zwischen den Metallisierungen 53 und der Metallkernstruktur 2 erfolgen. Besonders vorteilhaft können die Bauelemente 5, 6 bestückt werden, indem zunächst auf die noch unbestückte Leiterplatte ein Lot 4 wie erläutert im Bereich der Aussparungen 16 auf die Leiterbahnen 20 und ein weiteres Lot auf die der Metallkernstruktur 2 abgewandte Oberseite der strukturierten Metallisierung 3 aufgebracht wird. Danach können die Bauelemente 5, 6 auf das aufgetragene Lot aufgesetzt und in einem nachfolgenden Lötprozess mit der Leiterplatte verbunden werden. In dem Lötprozess, der beispielsweise in einem Tunneldurchlaufofen erfolgen kann, werden das Lot 4 und das auf die strukturierte Metallisierung 3 aufgetragene Lot aufgeschmolzen und dann bis zur Verfestigung wieder unter den jeweiligen Schmelzpunkt abgekühlt, so dass die Metallisierungen 53 mit der jeweils darunter liegenden Leiterbahn 20 und die Anschlussbeine 55, 65 mit dem jeweils darunter liegenden Abschnitt 35 der strukturierten Metallisierung 3 verlötet sind.
  • 4 zeigt eine Draufsicht auf einen Abschnitt einer Leiterplatte, die im Bereich einer Aussparung 16 mit einem Lot 4 versehen ist, welches vier voneinander beanstandete Abschnitte 41, 42, 43, 44 aufweist. Gemäß einer alternativen, in 5 gezeigten Ausgestaltung weist das Lot 4 lediglich zwei voneinander beabstandete Abschnitte 41, 42 auf. Bei beiden Beispielen gemäß den 4 und 5 ist zwischen benachbarten der Abschnitte 41, 42, 43, 44 jeweils ein Entlüftungskanal 40 ausgebildet. Grundsätzlich kann das innerhalb einer Aussparung 16 positionierte Lot 4 eine beliebige Anzahl von Abschnitten, beispielsweise, wie in 5 gezeigt, zwei Abschnitte 41, 42 aufweisen, aber auch jede beliebige andere Anzahl von Abschnitten, beispielsweise drei, fünf, usw. Gemäß noch einem anderen, in 6 gezeigten Beispiel kann das im Bereich einer Aussparung 16 auf die darunter liegende Leiterbahn 20 aufgebrachte Lot 4 jedoch auch nur aus einem einzigen, zusammenhängenden Abschnitt bestehen.
  • Unabhängig davon, ob das im Bereich einer Aussparung 16 auf die darunter liegende Leiterplatte 20 aufgetragene Lot 4 nur einen einzigen, oder aber zwei oder mehr Abschnitte 41, 42, 43, 44 aufweist, kann das Lot 4 durch ein Druckverfahren, beispielsweise mit Hilfe eines Siebes oder einer Schablone, aufgetragen werden. Alternativ dazu besteht die Möglichkeit, das Lot in Form von vorgefertigten Lotplättchen ("Preform Lot") in die Aussparungen 16 einzulegen.
  • Bei der Verwendung von herkömmlichem, ein Flussmittel aufweisendem Lot ist für den Lötprozess zu beachten, dass das Lot 4 während des Lötens durch das Ausdampfen des Flussmittels schwindet, wodurch sich die Dicke des Lotes 4 im Verlauf des Lötprozesses signifikant verringern kann. Je nach Flussmittelgehalt kann die Dickenverringerung sehr signifikant sein, sie kann beispielsweise im Bereich von 50% der Anfangsdicke des aufgetragenen Lotes 4 und noch ungelöteten Lotes 4 liegen. Dies wird nachfolgend anhand der 7A und 7B erläutert. 7A zeigt einen Querschnitt durch einen Abschnitt einer Leiterplatte, wie sie vorangehend erläutert wurde, wobei im Bereich einer Aussparung 16 ein Lot 4 auf eine unter der Aussparung 16 befindliche Leiterbahn 20 aufgebracht ist. Außerdem ist auf die der Metallkernstruktur 2 abgewandte Seite der Leiterbahnstruktur 3 ein Lot 7 aufgetragen. Das Lot 4 weist eine Anfangsdicke D40 auf, das Lot 7 eine Anfangsdicke D70. Aus 7B, die die Anordnung nach dem Auflöten eines Bauelements 5 zeigt, ist ersichtlich, dass sich die Dicke des Lotes 4 beispielsweise auf die Hälfte der Anfangsdicke D40 und die Dicke des Lotes 7 entsprechend auf die Hälfte der Anfangsdicke D70 verringert hat. Da sich die dem Metallkern 2 abgewandten Oberseiten der Lote 4 und 7 nach Abschluss des Lotprozesses im Wesentlichen in einer Ebene befinden sollen, ist es erforderlich, die durch den Lötprozess bedingte Dickenverringerung bereits beim Auftragen des Lotes 4 und 7 zu berücksichtigen, d.h., die betreffenden Ausgangsdicken D40 und D70 an die Geometrien der Leiterplatte und des Bauelements 5 sowie an den Schwund des jeweiligen Lotes 4, 7 anzupassen. Da das Lot 4 im Bereich der Aussparungen 16 positioniert wird, muss es mit einer signifikant größeren Anfangsdicke D40 aufgetragen werden als das Lot 7, was selbstredend das Auftragen erschwert, da sich die Oberseiten der Lote 4 und 7 im Allgemeinen in verschiedenen Ebenen befinden. Das Auftragen kann beispielsweise mittels eines zweistufigen Auftragungsverfahrens erfolgen, beispielsweise indem zunächst das Lot 7, z.B. mit Hilfe eines Siebes oder einer Schablone, auf die strukturierte Metallisierung 3 aufgebracht und danach das Lot 4 in Form von Plättchen in die Aussparungen 16 eingelegt wird.
  • Um die erläuterte Problematik eines starken Dickenschwundes zu verringern, besteht auch die in 8A gezeigte Möglichkeit, ein als Lotplättchen ausgebildetes Lot 4 zu verwenden, das kein oder einen nur sehr geringen Flussmittelanteil, beispielsweise weniger als 30 Volumen%, aufweist und dieses Lot 4 in Form von einem oder mehreren Lotplättchen auf mehreren Lotsockeln 45 zu lagern, die jeweils aus einem flussmittelhaltigen Lot bestehen. Vor dem Lötprozess weisen die Lotsockel 45 eine Dicke D45 auf, die während des Lötprozesses signifikant reduziert wird, da das Lot der Lötsockel 45 seitlich verfließt und dabei die Lotplättchen 4 und die Bauelemente 5, 6 benetzt. Anders als in 8A dargestellt kann die anfängliche Dicke D40 des Lotes 4 auch kleiner oder gleich der anfänglichen Dicke D45 gewählt werden.
  • Während des Lötprozesses tritt das in den Lotsockeln 45 enthaltene Flussmittel teilweise aus den Lotsockeln 45 aus, so dass auch das Lotplättchen 4 aufgeschmolzen und mit der drunter liegenden Leiterbahn 20 verlötet werden kann. 8B zeigt die Anordnung nach dem Auflöten eines Halbleiterbauelements 5 auf die Leiterplatte. Durch das Aufschmelzen insbesondere der Lotsockel 45 ist das Lotplättchen 4 auf seiner Unterseite flächig mit der Leiterbahn 20 verbunden.
  • Wie weiterhin anhand der 9A und 9B gezeigt wird, können oberhalb einer Aussparung 16 nicht nur genau ein sondern auch zwei oder mehr Bauelemente 5 oberhalb einer Leiterbahn 20 montiert werden. 9A zeigt die noch unbestückte, aber in einer Aussparung 16 bereits mit Lot 41, 42 versehene Leiterplatte. In 9B ist diese Leiterplatte oberhalb der Aussparung 16 beispielhaft mit drei Bauelementen 5 bestückt, d.h. die dem Metallkern 2 zugewandten Unterseiten dieser Bauelemente 5 sind mit der Leiterbahn 20 verlötet, die Anschlussbeine 55 der Bauelemente 5 mit Leiterflächen 35 der strukturierten Metallisierung 3. Alternativ dazu können oberhalb einer gemeinsamen Aussparung 16 auch zwei, vier oder mehr Bauelemente 5 angeordnet sein und auf die beschriebene Weise mit der Leiterplatte verlötet sein.
  • Bezug nehmend auf die 10 und 11 werden nachfolgend noch einige Abmessungen für die wichtigsten Bestandteile der Leiterplatte beispielhaft erläutert. Die Dicke D20 einer Leiterbahn 20 kann beispielsweise im Bereich von 0,8 mm bis 4 mm liegen. Die Tiefe D16 der Aussparung 16, die identisch ist mit der Dicke D15 der isolierenden Deckschicht 15, kann beispielsweise im Bereich von 50 µm bis 350 µm liegen. Die Dicke D3 der strukturierten Metallisierung 3 kann beispielsweise 10 µm bis 600 µm betragen. Eine Aussparung 16 kann außerdem eine Breite B16 von wenigstens 2 mm aufweisen. Weiterhin kann eine Aussparung 16 eine Fläche A16 von z.B. wenigstens 10 mm2 oder wenigstens 30 mm2 aufweisen. Zur Verdeutlichung, welcher Bereich der Fläche A16 zuzurechnen ist, ist diese in 11 schraffiert dargestellt. Bei den vorangehend genannten Werten handelt es sich lediglich um praktikable Wertebereiche. Grundsätzlich kann die Erfindung jedoch auch mit beliebigen anderen Werten realisiert werden. Außerdem können verschiedene Werte auf beliebige Weise miteinander kombiniert werden, sofern sich die Werte einer Wertekombination nicht widersprechen.
  • Mit Hilfe der vorliegenden Erfindung lässt sich eine sehr gut thermische Anbindung eines oder mehrere Bauelemente an eine Leiterplatte erreichen. Insbesondere ist es nicht erforderlich, die thermische Anbindung zwischen einem Metallkern 2 und einem auf der Leiterplatte montierten Bauelement 5, 6 mit Hilfe einer Vielzahl kostenintensiver Vias zu realisieren, wie dies zum Teil bei herkömmlichen Anordnungen der Fall ist. Der Bereich zwischen einem Bauelement und dem Metallkern 2 kann also frei von Vias sein. Die Erfindung eignet sich somit auch zur Verwendung in Einsatzgebieten, in denen hohe Stückzahlen anfallen, wie dies beispielsweise im Automobil- oder allgemein im Fahrzeugbereich der Fall ist. Die Erfindung ist jedoch nicht auf den Einsatz im Fahrzeugbereich beschränkt.
  • Im Übrigen können verschiedene Merkmale einzelner Teile der vorangehenden Ausführungsbeispiele auf beliebige Weise miteinander kombiniert werden, sofern sich die Merkmale einer solchen Kombinationen nicht gegenseitig ausschließen.
  • Bezugszeichenliste
  • 1
    Dielektrikum
    2
    Metallkernstruktur
    3
    strukturierte Metallisierung
    4
    Lot
    5
    elektronisches Bauelement
    6
    elektronisches Bauelement
    7
    Lot
    15
    isolierende Deckschicht
    16
    Aussparung
    20
    Leiterbahn
    35
    Leiterbahnen / Kontaktfläche / Abschnitt der strukturierten Metallisierung
    40
    Entlüftungskanal
    41
    Lotabschnitt
    42
    Lotabschnitt
    43
    Lotabschnitt
    44
    Lotabschnitt
    45
    Lotsockel
    53
    Metallisierungen
    55
    Anschlussbein
    65
    Anschlussbein
    A16
    Fläche der Aussparung 16
    B16
    Breite der Aussparung 16
    D15
    Dicke der isolierenden Deckschicht 15
    D16
    Tiefe der Aussparung 16
    D40
    Anfangsdicke des Lotes 4
    D45
    anfängliche Dicke des Lotsockels 45
    D70
    Anfangsdicke des Lotes 7

Claims (14)

  1. Leiterplatte mit einem Dielektrikum (1), einer in das Dielektrikum (1) eingebetteten Metallkernstruktur (2), sowie einer strukturierten Metallisierung (3), wobei das Dielektrikum (1) eine Deckschicht (15) umfasst, die auf der Metallkernstruktur (2) angeordnet ist; die strukturierte Metallisierung (3) auf der der Metallkernstruktur (2) abgewandten Seite der Deckschicht (15) angeordnet ist; die Metallkernstruktur (2) eine Leiterbahn (20) umfasst; die Deckschicht (15) oberhalb der Leiterbahn (20) eine Aussparung (16) aufweist, an der die Leiterbahn (20) teilweise frei liegt.
  2. Leiterplatte gemäß Anspruch 1, bei der die Leiterbahn (20) eine Dicke (D20) von wenigstens 0,8 mm aufweist.
  3. Leiterplatte gemäß Anspruch 1 oder 2, bei der die strukturierte Metallisierung (3) eine Dicke (D3) aufweist, die kleiner ist als die Dicke (D20) der Leiterbahn (20).
  4. Leiterplatte gemäß Anspruch 3, bei der die strukturierte Metallisierung (3) eine Dicke (D3) von höchstens 600µm aufweist.
  5. Leiterplatte gemäß einem der vorangehenden Ansprüche, bei der die Aussparung (16) eine Fläche (A16) von wenigstens 10 mm2 oder von wenigstens 30 mm2 aufweist.
  6. Leiterplattenanordnung umfassend eine gemäß einem der vorangehenden Ansprüche ausgebildeten Leiterplatte, sowie ein Lot (4), das im Bereich der Aussparung (16) auf die Leiterbahn (20) aufgebracht ist.
  7. Leiterplattenanordnung gemäß Anspruch 6 umfassend ein erstes Bauelement (5), das auf der der Metallkernstruktur (2) abgewandten Seite der Deckschicht (15) oberhalb der Aussparung (16) angeordnet ist; eine der Leiterbahn (20) zugewandte erste Unterseite (52) aufweist, die das Lot (4) thermisch und optional auch elektrisch leitend kontaktiert.
  8. Leiterplattenanordnung gemäß Anspruch 7, bei der das erste Bauelement (5) ein erstes Anschlussbein (55) aufweist, das mit der strukturierten Metallisierung (3) auf deren der Deckschicht (15) abgewandten‚ Seite elektrisch leitend verbunden ist.
  9. Leiterplattenanordnung gemäß Anspruch 7 oder 8 umfassend ein zweites Bauelement (6), das auf der der Metallkernstruktur (2) abgewandten Seite der Deckschicht (15) oberhalb der Aussparung (16) angeordnet ist; eine der Leiterbahn (20) zugewandte zweite Unterseite (62) aufweist, die das Lot (4) elektrisch und/oder thermisch leitend kontaktiert.
  10. Leiterplattenanordnung gemäß Anspruch 9, bei der das zweite Bauelement (6) ein zweites Anschlussbein (65) aufweist, das mit der strukturierten Metallisierung (3) auf deren der Deckschicht (15) abgewandten Seite elektrisch leitend verbunden ist.
  11. Verfahren zur Herstellung einer Leiterplattenanordnung mit den Schritten: Herstellen einer gemäß einem der Ansprüche 1 bis 5 ausgebildeten Leiterplatte; Bereitstellen eines ersten Bauelements (5); Bereitstellen eines Lotes (4); Anordnen des Lotes (4) auf der Leiterbahn (20) im Bereich der Aussparung (16); Positionieren des ersten Bauelements (5) auf der Deckschicht (15), so dass das Lot (4) zumindest teilweise zwischen dem ersten Bauelement (5) und der Leiterbahn (20) angeordnet ist; und Herstellen einer elektrisch und/oder thermisch leitenden Verbindung von einer der Leiterbahn (20) zugewandten ersten Unterseite (52) des ersten Bauelements (5) über das Lot (4) hin zur Leiterbahn (20).
  12. Verfahren gemäß Anspruch 11, bei dem das Herstellen der Leiterplatte folgende Schritte umfasst: Bereitstellen einer Leiterplatte mit einem Dielektrikum (1), einer in das Dielektrikum (1) eingebetteten Metallkernstruktur (2), sowie einer strukturierten Metallisierung (3), wobei das Dielektrikum (1) eine Deckschicht (15) umfasst, die auf der Metallkernstruktur (2) angeordnet ist; die strukturierte Metallisierung (3) auf der der Metallkernstruktur (2) abgewandten Seite der Deckschicht (15) angeordnet ist; die Metallkernstruktur (2) eine Leiterbahn (20) umfasst; Herstellen einer Aussparung (16) in der Deckschicht (15) oberhalb der Leiterbahn (20), beispielsweise durch Fräsen, so dass die Leiterbahn (20) im Bereich der Aussparung frei liegt.
  13. Verfahren gemäß Anspruch 11 oder 12 mit den zusätzlichen Schritten: Bereitstellen eines zweiten Bauelements (6); Positionieren des zweiten Bauelements (5) auf der Deckschicht (15), so dass das Lot (4) zumindest teilweise zwischen dem zweiten Bauelement (6) und der Leiterbahn (20) angeordnet ist; und Herstellen einer thermisch und optional auch elektrisch leitenden Verbindung von einer der Leiterbahn (20) zugewandten zweiten Unterseite (62) des zweiten Bauelements (6) über das Lot (4) hin zur Leiterbahn (20).
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem das auf der Leiterbahn (20) angeordnete Lot (4) zwei voneinander beabstandete Abschnitte (41, 42) aufweist.
DE201110090002 2011-12-28 2011-12-28 Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung Ceased DE102011090002A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201110090002 DE102011090002A1 (de) 2011-12-28 2011-12-28 Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110090002 DE102011090002A1 (de) 2011-12-28 2011-12-28 Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung

Publications (1)

Publication Number Publication Date
DE102011090002A1 true DE102011090002A1 (de) 2013-02-07

Family

ID=47553998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110090002 Ceased DE102011090002A1 (de) 2011-12-28 2011-12-28 Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung

Country Status (1)

Country Link
DE (1) DE102011090002A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014006215U1 (de) * 2014-07-31 2015-08-13 Kathrein-Werke Kg Leiterplatte mit gekühltem Baustein, insbesondere SMD-Baustein
DE102014216194B3 (de) * 2014-08-14 2015-12-10 Robert Bosch Gmbh Schaltungsträger mit einem Wärmeleitelement, Verbindungsanordnung mit einem Schaltungsträger und Verfahren zum Abführen von Verlustwärme

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118398A1 (de) * 1991-06-05 1992-12-10 Ant Nachrichtentech Elektronik-baugruppe mit metallgehaeuse
JP2002280687A (ja) * 2001-03-19 2002-09-27 Densei Lambda Kk 金属基板
DE10328285A1 (de) * 2003-06-23 2005-02-10 Korsten & Goossens Ohg Leiterplatte
DE202005019094U1 (de) * 2004-12-22 2006-05-04 Behr-Hella Thermocontrol Gmbh Elektrische Schaltung
DE102009022110A1 (de) * 2008-05-26 2010-02-04 Continental Teves Ag & Co. Ohg Leiterplattenanordnung für thermisch belastete elektronische Bauelemente, insbesondere in Kraftfahrzeugsteuergeräten

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118398A1 (de) * 1991-06-05 1992-12-10 Ant Nachrichtentech Elektronik-baugruppe mit metallgehaeuse
JP2002280687A (ja) * 2001-03-19 2002-09-27 Densei Lambda Kk 金属基板
DE10328285A1 (de) * 2003-06-23 2005-02-10 Korsten & Goossens Ohg Leiterplatte
DE202005019094U1 (de) * 2004-12-22 2006-05-04 Behr-Hella Thermocontrol Gmbh Elektrische Schaltung
DE102009022110A1 (de) * 2008-05-26 2010-02-04 Continental Teves Ag & Co. Ohg Leiterplattenanordnung für thermisch belastete elektronische Bauelemente, insbesondere in Kraftfahrzeugsteuergeräten

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014006215U1 (de) * 2014-07-31 2015-08-13 Kathrein-Werke Kg Leiterplatte mit gekühltem Baustein, insbesondere SMD-Baustein
DE102014216194B3 (de) * 2014-08-14 2015-12-10 Robert Bosch Gmbh Schaltungsträger mit einem Wärmeleitelement, Verbindungsanordnung mit einem Schaltungsträger und Verfahren zum Abführen von Verlustwärme
US10117323B2 (en) 2014-08-14 2018-10-30 Robert Bosch Gmbh Circuit board with a heat-conducting element

Similar Documents

Publication Publication Date Title
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE112015000733B4 (de) Schaltungsbaugruppe, Struktur aus verbundenen Sammelschienen und elektrischer Verteiler
DE102008050452B4 (de) Kontaktierungsanordnung für einen Kondensator, Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE602005001297T2 (de) Hitzemanagement in Leiterplattenanordnungen
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE102009003381B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
EP0883332A1 (de) Steuergerät
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE102018203715A1 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung einer Form für Leiterelemente
DE4326104A1 (de) Elektrische Baugruppe
DE102011090002A1 (de) Leiterplatte; Leiterplattenanordnung und Verfahren zur Herstellung einer Leiterplattenanordnung
DE102017206925A1 (de) Verfahren zum Erzeugen einer Diffusionslötverbindung
EP0124712B1 (de) Plattenhalterung, insbesondere für RF-Leiterplatten, sowie ein Verfahren zu deren Herstellung
WO2009121697A1 (de) Stromführungsbauteil mit einem träger, leiterbahnen und leiterplättchen
EP1729555B1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme
DE102006040733A1 (de) Leiterplatte und Flachbaugruppe
DE10009042A1 (de) Bauteil aus Blech zur Doppelmuster-Leitungsverbindung und gedruckte Schaltungsplatte
WO2013135791A1 (de) Verfahren, vorrichtung und system für eine leistungsschaltung
DE19711325C2 (de) Befestigungskonstruktion für gedruckte Platinen
DE102018217607A1 (de) Halbleiterbauelement-Anordnung, Verfahren zu deren Herstellung sowie Entwärmungseinrichtung
DE102021203076A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R230 Request for early publication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130501