DE102010021144A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010021144A1
DE102010021144A1 DE102010021144A DE102010021144A DE102010021144A1 DE 102010021144 A1 DE102010021144 A1 DE 102010021144A1 DE 102010021144 A DE102010021144 A DE 102010021144A DE 102010021144 A DE102010021144 A DE 102010021144A DE 102010021144 A1 DE102010021144 A1 DE 102010021144A1
Authority
DE
Germany
Prior art keywords
intermediate layer
layer
semiconductor
passages
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010021144A
Other languages
English (en)
Inventor
Dr. Schmich Evelyn
Dipl.-Phys. Drießen Marion
Dr. Reber Stefan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102010021144A priority Critical patent/DE102010021144A1/de
Priority to PCT/EP2011/002486 priority patent/WO2011144337A1/de
Publication of DE102010021144A1 publication Critical patent/DE102010021144A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem auf einem Substrat mindestens eine Zwischenschicht hergestellt wird, wobei synchron zur Herstellung der Zwischenschicht gezielt Durchgänge in dieser erzeugt werden, und anschließend mindestens eine Halbleiterschicht in den Durchgängen und auf der Zwischenschicht epitaktisch aufgewachsen wird. Ebenso betrifft die Erfindung ein entsprechendes Halbleiterbauelement.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem auf einem Substrat mindestens eine Zwischenschicht hergestellt wird, wobei synchron zur Herstellung der Zwischenschicht gezielt Durchgänge in dieser erzeugt werden, und anschließend mindestens eine Halbleiterschicht in den Durchgängen und auf der Zwischenschicht epitaktisch aufgewachsen wird. Ebenso betrifft die Erfindung ein entsprechendes Halbleiterbauelement.
  • Kristalline(Silizium-)Dünnschichtsolarzellen ermöglichen eine Verringerung der Kosten von Solarzellen und haben das Potential, Wirkungsgrade zu erreichen, die mit jenen waferbasierter Siliziumsolarzellen vergleichbar sind. Zur Herstellung von kristallinen Dünnschichtsolarzellen, beispielsweise nach dem Konzept des epitaktischen Waferäquivalents (E. Schmich, N. Schillinger, S. Reber, Silicon CVD Deposition for Low Cost Applications in Photovoltaics, Surface and Coatings Technology 2007; 201: 9325–9329) kann ein relativ kostengünstiges Siliziumsubstrat mit geringer Reinheit verwendet werden, auf welches die aktive Solarzelle abgeschieden wird. Es ist hierbei weniger reines Silizium erforderlich.
  • Problematisch bei Dünnschichtsolarzellen ist jedoch, dass die Lichtabsorption aufgrund der geringen Dicke der aktiven Schicht verglichen mit waferbasierten Solarzellen deutlich geringer ist und diese Solarzellen daher geringere Stromdichten erzielen. Um die Stromdichte zu erhöhen, ist eine Vergrößerung der optischen Weglänge erforderlich. Hierzu kann die Oberfläche der Solarzelle texturiert werden, wodurch Licht schräg in die Solarzelle eingekoppelt werden kann und dadurch der optische Weg des Lichts durch die aktive Schicht verlängert werden kann. Um jedoch Stromdichten zu erreichen, die mit jenen waferbasierter Solarzellen vergleichbar sind, ist es erforderlich, dass das Licht an der Grenzfläche zwischen Substrat und aktiver Schicht in die aktive Schicht zurückreflektiert wird. Es wird dann an der texturierten Oberfläche ein Großteil des Lichts wiederum durch Totalreflexion in die Solarzelle zurückreflektiert. Es kommt also zu Mehrfachreflexionen und damit zu einer deutlich größeren optischen Weglänge als sie mit Texturierung der Oberfläche alleine erreicht wird.
  • Die Reflexion an der Grenzfläche zwischen der aktiven Schicht und dem Substrat kann durch eine zusätzliche Schicht erreicht werden, die einen geringen Brechungsindex aufweist (S. Janz, M. Kühnle, S. Lindekugel, E. J. Mitchell, S. Reber, Advanced Optical Confinement and Further Improvements for Crystalline Silicon Thin-Film Solar Cells, 3rd IEEE Photovoltaic Specialists Conference 2008, San Diego, USA). Vorteilhaft ist es jedoch, wenn auf dieser zusätzlichen Schicht Silizium epitaktisch gewachsen werden kann. Hierdurch werden Prozessschritte wie eine Silizium-Keimschichtabscheidung, Rekristallisation und evtl. Lasern eingespart und es kann eine bessere Kristallqualität erzielt werden.
  • Möglichkeiten für eine Zwischenschicht, auf der epitaktisch aufgewachsen werden kann, sind poröse Silizium-Schichten, die z. B. durch anodisiertes Ätzen (F. Duerinckx, K. Van Nieuwenhuysen, H. Kim, I. Kuzma-Filipik, H. Dekkers, G. Beaucarne, J. Poortmans, Large-area Epitaxial Silicon Solar Cells Based an Industrial Screen-printing Processes, Prog. Photovolt: Res. Appl. 2005; 13: 673–690) herstellbar sind, oder Dielektrika, welche Öffnungen enthalten, durch die epitaktisches Wachstum möglich ist. Da für letzteres relativ kleine Strukturen wünschenswert sind, verwenden bisherige Arbeiten photolithographische Methoden zur Schichtöffnung (J. M. Olchovik, K. Cieslak, S. Gulkowski, I. Jozwik, J. Mucha, A. Fave, A. Kaminski-Chachopo, Comparative Analysis of Crystallization of Si ELO Lagers Obtained in Temperature Gradient and by Standard LPE Method for Photovoltaic Application, 23rd European Photovoltaic Solar Energy Conference 2008, Valencia, Spain). Diese sind recht aufwendig herzustellen und erlauben keine industrielle PV-Anwendung.
  • Die bekannten Verfahren zur Herstellung einer reflektierenden Schicht zwischen einem Substrat und einer aktiven Schicht einer Dünnschichtsolarzelle sind sehr aufwendig und daher bislang für eine industrielle Umsetzung nicht geeignet. In allen Verfahren nach dem Stand der Technik erfolgt die Herstellung der Öffnungen in der Zwischenschicht nach Abschluss der Herstellung der Zwischenschicht. Diese zusätzlichen Arbeitsschritte sind aufwendig und verhindern momentan, dass ein derartiges Schichtsystem wirtschaftlich herstellbar ist.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren anzugeben, mit welchem Dünnschichtsolarzellen mit weniger Arbeitsschritten und geringem Kostenaufwand herstellbar sind.
  • Die Aufgabe wird gelöst durch das Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 1 sowie durch das Halbleiterbauelement nach Anspruch 16. Die jeweiligen abhängigen Ansprüche geben vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens und des erfindungsgemäßen Halbleiterbauelementes an.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt, bei dem auf einem Substrat mindestens eine Zwischenschicht hergestellt wird, wobei synchron zur Herstellung der Zwischenschicht gezielt Durchgänge in dieser Zwischenschicht erzeugt werden. Im Anschluss wird dann mindestens eine Halbleiterschicht auf der Zwischenschicht epitaktisch aufgewachsen, wobei das epitaktische Wachstum in den Durchgängen auf dem Substrat beginnt.
  • Erfindungsgemäß werden nun eine Vielzahl von Durchgängen in der Zwischenschicht während dem Herstellen der Zwischenschicht erzeugt. Unter der Herstellung der Zwischenschicht werden dabei alle jene Schritte verstanden, die der Abscheidung, Ablagerung oder dem Aufbringen von Material der Zwischenschicht dienen und/oder welche die Zwischenschicht als ganzes betreffen. Herstellungsschritte sind also insbesondere Schritte zur Abscheidung des Materials der Zwischenschicht und/oder zeitweise Veränderungen der Temperatur der Zwischenschicht, insbesondere Schritte zum Tempern der Zwischenschicht. Die Herstellung der Zwischenschicht ist also mit Abschluss des Abscheidens vom Material der Zwischenschicht und/oder, wenn die Zwischenschicht endgültig abgekühlt ist, abgeschlossen.
  • Sofern die Zwischenschicht in einem Reaktor, wie beispielsweise einem CVD-Reaktor oder einem PVD-Reaktor oder einem Plasmareaktor hergestellt wird, kann der Schritt der Herstellung der Zwischenschicht vorteilhaft alle Verfahrensschritte umfassen, die in dem Reaktor durchführbar sind, ohne dass das Substrat aus dem entsprechenden Reaktor entfernt werden müsste.
  • Die Durchgänge werden in der Zwischenschicht durch geeignete Herstellung der Zwischenschicht erzeugt. Hierzu können insbesondere die Öffnungen durch geeignete Wahl der Prozessparameter bei der Herstellung der Zwischenschicht erzeugt werden, ohne dass eine chemische oder mechanische Einflussnahme von außen auf die Zwischenschicht notwendig ist.
  • Die Zwischenschicht kann unterschiedliche Schichtdicken haben. Wenn die Schicht als Reflexionsschicht dienen soll, kommen Dimensionen in Frage, die zu optisch aktiven Schichten führen. Dies können vorzugsweise insbesondere Dicken ≥ 50 nm, besonders bevorzugt ≥ 100 nm, besonders bevorzugt ≥ 300 nm, besonders bevorzugt ≥ 500 nm, besonders bevorzugt ≥ 1 μm, besonders bevorzugt ≥ 2 μm und/oder ≤ 20 μm, besonders bevorzugt ≤ 10 μm, besonders bevorzugt ≤ 5 μm sein. Um die Durchgänge als Mikrorisse auszugestalten, sind Schichtdicken bevorzugt, die im unteren bis mittleren Bereich der genannten Dicken liegen. Für die Ausbildung von Pinholes sind alle Schichtdicken geeignet.
  • Erfindungsgemäß werden die Durchgänge in der Zwischenschicht so erzeugt, dass sie sich vom Substrat bis zur Halbleiterschicht erstrecken, sich also durch die Zwischenschicht hindurch erstrecken und sich einerseits in Richtung des Substrats bzw. der Nukleationsschicht und andererseits in Richtung der dem Substrat bzw. der Nukleationsschicht abgewandten Seite der Zwischenschicht öffnen.
  • Beim Aufwachsen der Halbleiterschicht wird das Halbleitermaterial vorzugsweise epitaktisch durch die Durchgänge hindurch auf dem lokal freiliegenden Substrat gewachsen. Bei ausreichend hoher Dichte der Durchgänge und einer homogenen Verteilung kann hierbei eine geschlossene epitaktische Halbleiterschicht über der gesamten Fläche der Zwischenschicht hergestellt werden.
  • Die Halbleiterschicht wird erfindungsgemäß so auf jener dem Substrat abgewandten Seite der Zwischenschicht hergestellt, dass sie das Substrat durch die Durchgänge hindurch kontaktiert, insbesondere elektrisch kontaktiert. Beim Abscheiden der Halbleiterschicht werden also die Durchgänge in entsprechender Weise zumindest zum Teil, vorzugsweise jedoch vollständig, mit Material der Halbleiterschicht gefüllt, so dass das Material der Halbleiterschicht das Substrat unter der Zwischenschicht kontaktiert bzw. berührt.
  • Die bei der Herstellung der Zwischenschicht in der Zwischenschicht erzeugten Durchgänge sind vorzugsweise Pinhole-Löcher und/oder Mikrorisse. Sie haben vorzugsweise eine Ausdehnung in Richtung parallel zur Ebene der Zwischenschicht von ≤ 20 μm, vorzugsweise ≤ 10 μm, besonders bevorzugt ≤ 5 μm und/oder ≥ 1 nm, besonders bevorzugt ≥ 10 nm, vorzugsweise ≥ 100 nm, vorzugsweise ≥ 1 μm, besonders bevorzugt ≥ 3 μm, wobei die genannte Zahl sich auf die maximale, die minimale oder die durchschnittliche Ausdehnung bezieht.
  • Es ist bevorzugt, wenn vor dem Herstellen der Zwischenschicht zumindest eine Nukleationsschicht auf dem Substrat für ein Schichtwachstum aus dem Material der Zwischenschicht hergestellt wird. Dies ist insbesondere für epitaktische Herstellung der Zwischenschicht von Vorteil. Die Nukleationsschicht kann hierbei das gleiche oder ein anderes Material als die Zwischenschicht aufweisen oder daraus bestehen.
  • Die Zwischenschicht kann elektrisch nicht leitend sein, weist also ein Dielektrikum auf oder besteht aus einem solchen. Bevorzugt weist die Zwischenschicht SiOx mit 0 ≤ x ≤ 2 und/oder SiNx mit 0 ≤ x ≤ 1,4 und/oder SiCx mit 0,3 ≤ x ≤ 0,9 und/oder TiO2 auf oder besteht daraus.
  • Bevorzugt ist die Zwischenschicht elektrisch leitfähig. Besonders bevorzugt weist die Zwischenschicht dotiertes SiCx mit 0,3 ≤ x ≤ 0,9 auf oder besteht daraus. Bevorzugt ist die SiCx-Schicht dabei mit Bor oder Phosphor, besonders bevorzugt mit Stickstoff dotiert.
  • Dabei kann die Zwischenschicht eine einzelne Schicht mit einem oder mehreren der genannten Materialien sein. Sie kann aber auch ein Schichtsystem mit mehreren Schichten sein, die gleiche oder verschiedene der genannten Materialien aufweisen oder aus ihnen bestehen können. Insbesondere können unterschiedliche Teilschichten unterschiedliche Materialien aufweisen.
  • Sofern die Zwischenschicht mehrere Teilschichten aufweist, werden erfindungsgemäß unter der Herstellung die Verfahrensschritte bis zum Abschluss der Herstellung der letzten herzustellenden Teilschicht verstanden. Das Herstellen soll vorzugsweise auch jene Schritte umfassen, die ggf. nach dem Materialauftrag der Teilschichten durchgeführt werden und das Schichtsystem der Zwischenschicht als ganzes betreffen, wie beispielsweise ein Tempern. Die Durchgänge werden dabei beim Herstellen der Zwischenschicht so erzeugt, dass sie sich durch die gesamte Zwischenschicht erstrecken, also durch alle Teilschichten, welche die Zwischenschicht zusammensetzen. Eine Zwischenschicht mit mehreren Teilschichten kann z. B. als Bragg-Reflektor ausgebildet sein. Die Ausbildung der Zwischenschicht kann, z. B. bei CVD-Verfahren, unmittelbar vor einer Abscheidung der Halbleiterschicht gezielt beeinflusst werden. Es kann hierbei mit einem Schutzgas oder Reaktivgas getempert werden, was zu einer Umorganisation der Durchgänge in der Schicht führen kann.
  • Ein Tempern kann vorteilhaft in einem CVD-Reaktor durchgeführt werden, was insbesondere dann den Aufwand im Vergleich zum Verfahren nach dem Stand der Technik reduziert, wenn auch die Abscheidung zumindest einer der genannten Schichten im CVD-Reaktor durchgeführt wird, insbesondere, da weder Maskierungs- noch Ätzschritte außerhalb des Reaktors erforderlich sind.
  • Das Tempern kann vorzugsweise bei einer Temperatur ≥ 450°C, besonders bevorzugt ≥ 600°C, besonders bevorzugt ≥ 700°C und/oder ≤ 1300°C, bevorzugt ≤ 900°C, besonders bevorzugt ≤ 800°C durchgeführt werden. Je höher die Temperatur ist, desto schneller ist der Temperschritt durchführbar.
  • In Kombination mit einer Textur auf der Oberfläche kann sowohl der Strom (durch die reflektierende dielektrische Schicht) als auch die Spannung (durch die lokale BSF-Dotierung und Passivierung der Basisschicht) einer kristallinen Dünnschichtsolarzelle deutlich verbessert werden.
  • In der Zwischenschicht werden vorzugsweise ≥ 104, vorzugsweise ≥ 106 und/oder ≤ 109, vorzugsweise ≤ 107. Durchgänge pro cm2 hergestellt. Die Dichte der Durchgänge in der Zwischenschicht kann durch Variation der Prozessparameter (wie beispielsweise bei einer plasma-enhanced CVD-Beschichtung mit SixN oder SiOx) gezielt verändert werden.
  • Vorzugsweise weist die Halbleiterschicht Silizium auf oder besteht aus Silizium. Besonders bevorzugt wird sie durch epitaktisches Wachstum durch die Durchgänge in der Zwischenschicht hindurch hergestellt.
  • Bevorzugt wird die Halbleiterschicht als geschlossene Halbleiterschicht hergestellt, die die Oberseite der Zwischenschicht zumindest bereichsweise zusammenhängend überdeckt. Besonders bevorzugt werden alle Bereiche der Zwischenschicht, die Durchgänge aufweisen, von einer zusammenhängenden Halbleiterschicht überdeckt.
  • Bevorzugt weist die Halbleiterschicht zumindest einen Dotierstoff auf oder wird mit zumindest einem Dotierstoff dotiert. Als Dotierstoffe kommen z. B. Bor, Gallium, Phosphor, Antimon oder Arsen in Frage.
  • In einer vorteilhaften Ausführungsform umfasst das Herstellen der Halbleiterschicht ein sukzessives Aufbringen bzw. Auftragen des Halbleitermaterials auf die Zwischenschicht. Besonders bevorzugt wird hierbei während des Aufbringens der Halbleiterschicht eine Dotierstoffkonzentration eines Dotierstoffes in dem aufgebrachten Halbleitermaterial verändert. Hierdurch kann in der Halbleiterschicht ein Dotierstoffgradient erzeugt werden. Bevorzugt ist es hierbei, wenn die Dotierstoffkonzentration im Verlauf des Aufbringens gesenkt wird, so dass zunächst Halbleitermaterial mit hoher Dotierstoffkonzentration und dann Halbleitermaterial mit geringerer Dotierstoffkonzentration aufgebracht wird. Eine Änderung der Konzentration des Dotierstoffs während der Abscheidung der Halbleiterschicht ermöglicht es auch, ein lokales Back Surface Field zu erzeugen. Ein solches Back Surface Field lässt sich mittels der Änderung der Konzentration des Dotierstoffes erfindungsgemäß besonders günstig umsetzen, da das Silizium nicht gleichmäßig auf der gesamten Oberfläche der Zwischenschicht wächst, sondern aus den Durchgängen heraus und auf der Oberfläche der Zwischenschicht aufeinander zu wächst. Die Halbleiterschicht kann hierdurch im Bereich der Durchgänge deutlich höher dotiert werden als abseits der Durchgänge („Back Surface Field”), wodurch Minoritätsladungsträger von einer Grenzfläche zwischen der Halbleiterschicht und Metallkontakten möglichst fern gehalten werden und Rekombinationenreduziert werden.
  • Dieses führt bei einer Solarzelle zu einer gut passivierten Rückseite, die hohe Lehrlaufspannungen der Solarzelle ermöglicht.
  • Die Dotierung bei der Herstellung der Halbleiterschicht kann also so verändert werden, dass zunächst Halbleitermaterial mit hoher Dotierung aufgebracht wird. Dieses lagert sich zunächst hauptsächlich oder ausschließlich innerhalb der Durchgänge an. Die Konzentration des Dotierstoffs im Halbleitermaterial kann nun dann reduziert werden, wenn das Halbleitermaterial aus den Durchgängen hinauswächst. Hierdurch liegt oberhalb der Durchgänge um die Durchgänge herum eine erhöhte Dotierstoffkonzentration vor, diese Bereiche sind jedoch dann von Halbleitermaterial mit geringerer Dotierstoffkonzentration umgeben.
  • Es ist möglich, die Zwischenschicht zunächst so aufzutragen, dass in der Zwischenschicht Öffnungen oder Hohlräume gebildet werden, die die Zwischenschicht nicht durchstoßen. Derartige Öffnungen können dann durch anschließendes Tempern zu Durchgängen erweitert werden.
  • Mögliche Verfahren zur Herstellung der Zwischenschicht und der Halbleiterschicht sind u. a. Chemical Vapour Deposition-Verfahren (CVD, chemisches Gasphasenabscheidungsverfahren), Physical Vapour Deposition (PVD, physikalisches Gasphasenabscheidungsverfahren), Plasmaabscheidung, Abscheidung mittels Druckverfahren und/oder Abscheidung mittels Sputterverfahren.
  • Bevorzugterweise wird das Schichtsystem so hergestellt, dass zwischen Substrat und Halbleiterschicht eine möglichst kleine Kapazität vorliegt. Die Halbleiterschicht muss dafür möglichst dünn ausgeführt sein, und bevorzugt eine elektrische Leitfähigkeit < 1 MOhm aufweisen.
  • Erfindungsgemäß wird ebenso ein Halbleiterbauelement bereitgestellt, das ein Substrat, mindestens eine auf dem Substrat angeordnete Zwischenschicht und mindestens eine auf der Zwischenschicht angeordnete Halbleiterschicht aufweist. Hierbei weist die Zwischenschicht eine Vielzahl von Durchgängen auf, die sich vom Substrat durch die Zwischenschicht hindurch bis zur Halbleiterschicht erstrecken, so dass die Halbleiterschicht das Substrat durch die Durchgänge hindurch kontaktiert.
  • Die Anordnung der Durchgänge in der Zwischenschicht ist dabei zufällig, d. h. willkürlich, da durch die synchrone Erzeugung der Durchgänge bei der Abscheidung der Zwischenschicht keine regelmäßige Anordnung der Durchgänge ermöglicht wird. Diese Anordnung unterscheidet sich damit von den aus dem Stand der Technik bekannten Strukturierungsverfahren, die im Anschluss an die Herstellung der Zwischenschicht eingesetzt werden, um Durchgänge in dieser zu erzeugen.
  • Im Folgenden soll die Erfindung anhand einiger Beispiele näher beschrieben werden. In den Figuren bedeuten gleiche Bezugszeichen gleiche oder entsprechende Merkmale. Die in den Beispielen erwähnten Merkmale können auch unabhängig vom konkreten Beispiel realisiert sein und unter verschiedenen Beispielen kombiniert werden.
  • Es zeigt
  • 1 eine erste Schicht, die unter Ausbildung von Durchgängen auf einem Substrat abgeschieden wurde,
  • 2 jenes in 1 gezeigte Schichtsystem, wobei auf der ersten Schicht eine epitaktisch gewachsene Halbleiterschicht aufgebracht wurde, und
  • 3 ein Schichtsystem wie in 1, wobei auf der ersten Schicht zunächst Halbleitermaterial mit einer hohen Dotierstoffkonzentration und anschließend Halbleitermaterial mit einer geringeren Dotierstoffkonzentration aufgebracht wurde.
  • 1 zeigt eine dielektrische Schicht 2, welche der oben beschriebenen ersten Schicht 2 entspricht, die auf einem Substrat 1, das hier ein Siliziumsubstrat 1 ist, abgeschieden wurde. Dabei wurde die Herstellung der dielektrischen Schicht 2 so durchgeführt, dass sich in der dielektrischen Schicht eine Vielzahl von Durchgängen 3 ausgebildet haben, die sich von einer Oberfläche der dielektrischen Schicht 2 zu einer entgegengesetzten Oberfläche der dielektrischen Schicht 2 erstrecken. Im gezeigten Beispiel sind die Durchgänge 3 Pinhole-Löcher, sie können aber auch als Netzwerk von Mikrorissen ausgebildet sein. Die Durchgänge haben hier eine Größe von ca. 1 nm bis zu einigen μm. Zur Herstellung der dielektrischen Schicht 2 kann vor deren Abscheiden eine Nukleationsschicht auf das Substrat 1 aufgebracht werden. Mögliche Materialien der ersten Schicht sind z. B. SiOx mit 0 ≤ x ≤ 2, oder eine Schichtfolge aus SiOx/SiC/SiOx. Die Dichte der Durchgänge liegt hier zwischen 104 und 109 Durchgängen pro cm2.
  • 2 zeigt nun eine Möglichkeit, wie eine auf der dielektrischen Schicht 2 aufgebrachte Halbleiterschicht 4 ausgestaltet sein kann. Die Halbleiterschicht 4, die z. B. Silizium aufweisen kann oder daraus bestehen kann, wird hierbei im gezeigten Beispiel epitaktisch so aufgetragen, dass sie das Substrat durch die Durchgänge 3 in der dielektrischen Schicht 2 hindurch kontaktiert. Im gezeigten Beispiel ist die Halbleiterschicht 4 durchgehend gleichmäßig mit zumindest einem Dotierstoff dotiert. Sowohl die erste Schicht 2 als auch die Halbleiterschicht 4 können mittels CVD-Verfahren, PVD-Verfahren, mittels Sputterverfahren, mittels Druckverfahren und/oder mittels Plasmaabscheidungsverfahren aufgebracht werden.
  • 3 zeigt eine Ausführungsform der Erfindung, in welcher auf die in 1 gezeigte dielektrische Schicht 2 eine Halbleiterschicht 4 mit Bereichen unterschiedlicher Dotierstoffkonzentrationen 5 und 6 aufgetragen wurde. Dabei wurde beim Auftragen der Halbleiterschicht 4 zunächst Halbleitermaterial mit einer hohen Dotierstoffkonzentration 5 aufgetragen, welches sich in den Durchgängen 3 sowie in einem Bereich um die Durchgänge 3 über der dielektrischen Schicht 2 ablagert. Hierdurch liegt in den Durchgängen 3 und den Bereichen über den Durchgängen 3 Halbleitermaterial 5 mit hoher Dotierstoffkonzentration vor. Nach dem Auftragen des Halbleitermaterials 5 mit hoher Dotierstoffkonzentration wird Halbleitermaterial 6 mit normaler, d. h. geringerer Dotierstoffkonzentration, aufgetragen. Die Bereiche 6 der Halbleiterschicht 4 mit geringerer Dotierstoffkonzentration bilden auf der Oberfläche der dielektrischen Schicht 2 eine zusammenhängende Schicht 6. Die Bereiche hoher Dotierstoffkonzentration 5 liegen isoliert voneinander um und in den Durchgängen 3 vor.
  • In den 1, 2 und 3 liegen neben den Durchgängen 3, die sich von einer Seite der dielektrischen Schicht 2 zur anderen Seite erstrecken, auch Öffnungen 7 vor, welche Bereiche fehlenden Materials in der dielektrischen Schicht 2 bilden, sich jedoch nicht durch die Schicht hindurch erstrecken. Erfindungsgemäß ist es möglich, derartige Bereiche 7, die sich nicht durch die Halbleiterschicht hindurch erstrecken, beim Auftragen des Materials der ersten Schicht 2 zu erzeugen und anschließend das Schichtsystem im in 1 gezeigten Zustand, d. h. umfassend das Substrat 1 und die erste Schicht 2, zu tempern, insbesondere in einer H2-Atmosphäre, wodurch die Öffnungen 7 zu Durchgängen 3 erweitert werden.
  • Im Folgenden soll beispielhaft eine mögliche Verfahrensführung angegeben werden, die zu Rissen in der dielektrischen Schicht als Durchgängen führt. Es wird hierbei auf einem Substrat zunächst SiC mit Wasserstoffüberschuss abgeschieden. Das Schichtsystem aus Substrat und dielektrischer SiC-Schicht wird nun z. B. bei 1000°C für 10 Minuten getempert, wobei sich das SiC rekristallisiert und sich der Wasserstoff verflüchtigt. Es bildet sich hierbei ein Netzwerk von Rissen. Nach Abschluss der Herstellung der ersten Schicht mit Abschluss des Temperns wird nun Silizium als Halbleitermaterial z. B. bei 1200°C und Abscheideraten um z. B. 3 μm/min epitaktisch abgeschieden, wobei das Silizium durch die Risse hindurch das Substrat kontaktiert.
  • Um ein Schichtsystem mit Pinhole-Struktur zu erzielen, kann das Verfahren beispielsweise wie folgt durchgeführt werden. Es wird hierbei zunächst SiO2 mittels Plasmaabscheidung z. B. bei 350°C abgeschieden, wobei ein leicht nicht-stöchiometrisches Verhältnis eingestellt wird. Anschließend wird der Siliziumüberschuss durch Tempern bei 1000°C für 30 min präzipitiert und die Präzipitate durch Tempern oder mittels Ätzgas (z. B. thermisches Ätzen mit Chlorwasserstoff bei 1000°C für 10 Minuten) entfernt, wodurch die Durchgänge entstehen. Im Anschluss kann nun wiederum epitaktisch Silizium abgeschieden werden, wobei das Silizium das Substrat durch die Durchgänge hindurch kontaktiert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • E. Schmich, N. Schillinger, S. Reber, Silicon CVD Deposition for Low Cost Applications in Photovoltaics, Surface and Coatings Technology 2007; 201: 9325–9329 [0002]
    • S. Janz, M. Kühnle, S. Lindekugel, E. J. Mitchell, S. Reber, Advanced Optical Confinement and Further Improvements for Crystalline Silicon Thin-Film Solar Cells, 3rd IEEE Photovoltaic Specialists Conference 2008, San Diego, USA [0004]
    • F. Duerinckx, K. Van Nieuwenhuysen, H. Kim, I. Kuzma-Filipik, H. Dekkers, G. Beaucarne, J. Poortmans, Large-area Epitaxial Silicon Solar Cells Based an Industrial Screen-printing Processes, Prog. Photovolt: Res. Appl. 2005; 13: 673–690 [0005]
    • J. M. Olchovik, K. Cieslak, S. Gulkowski, I. Jozwik, J. Mucha, A. Fave, A. Kaminski-Chachopo, Comparative Analysis of Crystallization of Si ELO Lagers Obtained in Temperature Gradient and by Standard LPE Method for Photovoltaic Application, 23rd European Photovoltaic Solar Energy Conference 2008, Valencia, Spain [0005]

Claims (22)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem auf einem Substrat mindestens eine Zwischenschicht hergestellt wird, wobei synchron zur Herstellung der Zwischenschicht gezielt Durchgänge in dieser erzeugt werden, und anschließend mindestens eine Halbleiterschicht in den Durchgängen und auf der Zwischenschicht epitaktisch aufgewachsen wird.
  2. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die Durchgänge Pinhole-Löcher und/oder Mikrorisse mit einer durchschnittlichen Ausdehnung in Richtung parallel zu einer Ebene der Zwischenschicht von ≤ 20 μm, vorzugsweise ≤ 10 μm, besonders bevorzugt ≤ 5 μm und/oder ≥ 1 nm, vorzugsweise ≥ 10 nm, vorzugsweise ≥ 100 nm, vorzugsweise ≥ 1 μm, besonders bevorzugt ≥ 3 μm sind.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor der Herstellung der Zwischenschicht eine Nukleationsschicht auf dem Substrat hergestellt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht ein Dielektrikum aufweist oder daraus besteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der Herstellung der Zwischenschicht eine Abscheidung und/oder ein Tempern der Zwischenschicht erfolgt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Zwischenschicht bei ihrer Herstellung nach dem Abscheiden der Zwischenschicht zur Herstellung der Durchgänge oder Erweiterung von bei der Abscheidung gebildeten Hohlräumen oder Öffnungen zu Durchgängen oder zur Erweiterung von bereits vorhandenen Durchgängen in Schutz- oder Reaktivgas getempert wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht eine oder mehrere Schichten aufweist oder daraus besteht, die SiOx mit 0 ≤ x ≤ 2 und/oder SiNx mit 0 ≤ x ≤ 1,4 und/oder SiCx mit 0,3 ≤ x ≤ 0,9 und/oder TiO2 aufweisen oder daraus bestehen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Zwischenschicht elektrisch leitfähig oder elektrisch nicht leitfähig ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der Herstellung der Zwischenschicht in der Zwischenschicht ≥ 104, vorzugsweise ≥ 106 und/oder ≤ 109, vorzugsweise ≤ 107 Durchgänge pro cm2 erzeugt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschicht durch epitaktisches Wachstum in den Durchgängen beginnend auf dem Substrat oder der Nukleationsschicht und anschließend auf der Zwischenschicht hergestellt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschicht Si aufweist oder daraus besteht.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschicht zumindest einen Dotierstoff aufweist oder mit zumindest einem Dotierstoff dotiert wird.
  13. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die Herstellung der Halbleiterschicht ein sukzessives Aufbringen des Halbleitermaterials umfasst und dass während des Aufbringens der Halbleiterschicht die Dotierstoffkonzentration in dem aufgebrachten Halbleitermaterial verändert wird.
  14. Verfahren nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass die Dotierstoffkonzentration im Verlauf des Aufbringens der Halbleiterschicht gesenkt wird, so dass zunächst Halbleitermaterial mit hoher Dotierstoffkonzentration und dann Halbleitermaterial mit geringerer Dotierstoffkonzentration aufgebracht wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten bei ihrer Herstellung mittels chemischer Gasphasenabscheidung (CVD), mittels Plasmaabscheidung, mittels Druckverfahren, mittels Sputterverfahren und/oder mittels physikalischer Gasphasenabscheidung (PVD) abgeschieden werden.
  16. Halbleiterbauelement enthaltend ein Substrat, mindestens eine auf dem Substrat angeordnete Zwischenschicht und mindestens einer auf der Zwischenschicht angeordneten Halbleiterschicht, dadurch gekennzeichnet, dass die Zwischenschicht eine Vielzahl von Durchgängen aufweist, die sich vom Substrat durch die Zwischenschicht hindurch bis zur Halbleiterschicht erstrecken, so dass die Halbleiterschicht das Substrat durch die Durchgänge hindurch kontaktiert.
  17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass die Zwischenschicht ein Dielektrikum aufweist oder daraus besteht.
  18. Halbleiterbauelement nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht ein leitfähiges Material aufweist oder daraus besteht.
  19. Halbleiterbauelement nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass die Vielzahl der Durchgänge in der Zwischenschicht zufällig über die Schicht verteilt sind.
  20. Halbleiterbauelement nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass die Halbleiterschicht dotiert ist und eine Konzentration des Dotierstoffs in der Halbleiterschicht um die und/oder in den Durchgängen gegenüber der durchschnittlichen Konzentration in der Halbleiterschicht erhöht ist.
  21. Halbleiterbauelement nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass das Schichtsystem eine Solarzelle, vorzugsweise eine kristalline Dünnschichtsolarzelle ist.
  22. Halbleiterbauelement nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass das Halbleiterbauelement mit einem Verfahren nach einem der Ansprüche 1 bis 15 hergestellt ist.
DE102010021144A 2010-05-21 2010-05-21 Halbleiterbauelement und Verfahren zu dessen Herstellung Ceased DE102010021144A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010021144A DE102010021144A1 (de) 2010-05-21 2010-05-21 Halbleiterbauelement und Verfahren zu dessen Herstellung
PCT/EP2011/002486 WO2011144337A1 (de) 2010-05-21 2011-05-18 Halbleiterbauelement und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010021144A DE102010021144A1 (de) 2010-05-21 2010-05-21 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102010021144A1 true DE102010021144A1 (de) 2011-11-24

Family

ID=44211937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010021144A Ceased DE102010021144A1 (de) 2010-05-21 2010-05-21 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
DE (1) DE102010021144A1 (de)
WO (1) WO2011144337A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
DE102006040352B3 (de) * 2006-08-29 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen von elektrischen Kontakten auf halbleitende Substrate, halbleitendes Substrat und Verwendung des Verfahrens

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378317B (en) * 2001-07-31 2003-06-25 Toshiba Res Europ Ltd A semiconductor device and a method of forming a semiconductor device and/or substrate
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
DE102006040352B3 (de) * 2006-08-29 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen von elektrischen Kontakten auf halbleitende Substrate, halbleitendes Substrat und Verwendung des Verfahrens

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
E. Schmich, N. Schillinger, S. Reber, Silicon CVD Deposition for Low Cost Applications in Photovoltaics, Surface and Coatings Technology 2007; 201: 9325-9329
F. Duerinckx, K. Van Nieuwenhuysen, H. Kim, I. Kuzma-Filipik, H. Dekkers, G. Beaucarne, J. Poortmans, Large-area Epitaxial Silicon Solar Cells Based an Industrial Screen-printing Processes, Prog. Photovolt: Res. Appl. 2005; 13: 673-690
J. M. Olchovik, K. Cieslak, S. Gulkowski, I. Jozwik, J. Mucha, A. Fave, A. Kaminski-Chachopo, Comparative Analysis of Crystallization of Si ELO Lagers Obtained in Temperature Gradient and by Standard LPE Method for Photovoltaic Application, 23rd European Photovoltaic Solar Energy Conference 2008, Valencia, Spain
S. Janz et al., Advanced Optical Confinement and Further Improvements for Crystalline Silicon Thin-Film Solar Cells, 3rd IEEE Photovoltaic Specialists Conference 2008, San Diego, USA *
S. Janz, M. Kühnle, S. Lindekugel, E. J. Mitchell, S. Reber, Advanced Optical Confinement and Further Improvements for Crystalline Silicon Thin-Film Solar Cells, 3rd IEEE Photovoltaic Specialists Conference 2008, San Diego, USA

Also Published As

Publication number Publication date
WO2011144337A1 (de) 2011-11-24

Similar Documents

Publication Publication Date Title
DE4315959C2 (de) Verfahren zur Herstellung einer strukturierten Schicht eines Halbleitermaterials sowie einer Dotierungsstruktur in einem Halbleitermaterial unter Einwirkung von Laserstrahlung
EP1997156B1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
DE102011018268A1 (de) Single Junction CIGS/CIC Solar Module
DE102008045522A1 (de) Heterosolarzelle und Verfahren zur Herstellung von Heterosolarzellen
DE112011101439T5 (de) Verfahren zur Herstellung einer Struktur vom n+pp+-Typ oder p+nn+-Typ auf Siliciumwafern
DE112011102890T5 (de) Kesteritschichtfertigung für Dünnschicht-Solarzellen
EP2066824A1 (de) Verfahren zur abscheidung einer oxidschicht auf absorbern von solarzellen, solarzelle und verwendung des verfahrens
DE102011054716A1 (de) Gemischtes Sputtertarget aus Cadmiumsulfid und Cadmiumtellurid und Verfahren zu ihrer Verwendung
DE102011056565A1 (de) Verfahren zum Bilden einer Cadmiumzinnoxid-Schicht und einer photovoltaischen Vorrichtung
EP0949688A1 (de) Dünnschichtsolarzelle, Verfahren zu deren Herstellung sowie Vorrichtung zur Durchführung des Verfahrens
DE102011056639A1 (de) Verfahren zum Herstellen einer transparenten leitenden Oxidschicht und einer photovoltaischen Vorrichtung
DE102011086351A1 (de) Verfahren zur Herstellung einer Solarzelle mit PECVD-Kombinationsschicht und Solarzelle mit PECVD-Kombinationsschicht
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
DE102012100259A1 (de) Verfahren zum Erzeugen eines halbleitenden Films und Photovoltaikvorrichtung
DE102009054630B4 (de) Verfahren zum Herstellen eines photovoltaisches Bauelements
DE102011052480A1 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle
DE102010030696A1 (de) Modifizierung von Siliciumschichten aus Silan-haltigen Formulierungen
DE102012104616A1 (de) Verfahren zum Bilden einer Fensterschicht in einer Dünnschicht-Photovoltaikvorrichtung auf Cadmiumtelluridbasis
EP2748653B1 (de) Verfahren zur herstellung periodischer kristalliner silizium-nanostrukturen
DE102010021144A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP3114712A2 (de) RÜCKSEITENKONTAKTIERTE Si-DÜNNSCHICHT-SOLARZELLE
DE102014218948A1 (de) Solarzelle mit einer amorphen Siliziumschicht und Verfahren zum Herstellen solch einer photovoltaischen Solarzelle
EP0334110A2 (de) Verfahren zum Herstellen von polykristallinen Schichten mit grobkristallinem Aufbau für Dünnschichthalbleiterbauelemente wie Solarzellen
DE102010020175A1 (de) Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung
DE3520626C2 (de)

Legal Events

Date Code Title Description
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final