DE102009061757B3

DE102009061757B3 - Elektronisches Gerät mit effizienter Übermittlung von Steuersignalen und Daten zwischen unterschiedlichen Arten von elektronischen Modulen

Info

Publication number: DE102009061757B3
Application number: DE102009061757.4A
Authority: DE
Inventors: Wei Cheng Gu; Shu-Wen Teng; Cheng-Che Chen; Chang-Fu Lin
Original assignee: MediaTek Inc
Current assignee: MediaTek Inc
Priority date: 2008-01-11
Filing date: 2009-01-07
Publication date: 2023-06-22
Anticipated expiration: 2029-01-08
Also published as: CN102541796A; TW200931262A; US8207973B2; DE102009004256B4; US20090179905A1; CN102541796B; TWI410800B; DE102009004256A1

Abstract

Elektronisches Gerät (500), umfassend:einen Sender (502), der so konfiguriert ist, dass er Daten und ein Steuersignal überträgt;einen integrierten Chip (504), der einen Wandler (512), einen ersten Eingabe-/Ausgabe-Pin (510) und einen zweiten Eingabe-/Ausgabe-Pin (514) umfasst und so konfiguriert ist, dass er das Steuersignal vom Sender (502) über den ersten Eingabe-/Ausgabe-Pin (510) über eine erste Steuersignalleitung empfängt und das Steuersignal umwandelt; undeinen Empfänger (506), der so konfiguriert ist, dass er die Daten von dem Sender (502) über einen Datenbus (508), der getrennt von dem integrierten Chip (504) ist, empfängt und das umgewandelte Steuersignal von dem Wandler (512) über den zweiten Eingabe-/Ausgabe-Pin (514) über eine zweite Steuersignalleitung empfängt, wobei der Datenbus von den ersten und zweiten Steuersignalleitungen getrennt ist; wobeies sich bei dem Sender um ein bildgebendes Modul (502) und bei dem Empfänger um ein Flüssigkristallanzeige-(LCD-) Modul (506) handelt,die Daten Bilddaten sind und das Steuersignal ein horizontales Synchronisiersignal (HSYNC) umfasst, das verwendet wird, um anzuzeigen, ob eine Bildzeile der Bilddaten gesendet wird, oder ein Pixeltaktsignal (PXL-CLK), das verwendet wird, um die Datenübertragung der Bilddaten zu synchronisieren,das umgewandelte Steuersignal ein Chip-Auswahlsignal (CS) umfasst, das verwendet wird, um das LCD-Modul (506) in die Lage zu versetzen, um synchron zu Pixeldaten zu sein, oder ein Schreib-Strobe-Signal (WR), das verwendet wird, um das LCD-Modul (506) in die Lage zu versetzen, die Pixeldaten zu speichern, undder Wandler (512) das Chipauswahlsignal (CS) und das Schreib-Strobe-Signal (WR) erzeugt und ausgibt, wenn dieser das horizontale Synchronisiersignal (HSYNC) und das Pixeltaktsignal (PXL-CLK) detektiert.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die Erfindung betrifft allgemein ein elektronisches Gerät, das mehrere elektronische Module umfasst, und betrifft insbesondere ein elektronisches Gerät, das für eine effiziente Übermittlung von Daten- und Steuersignalen zwischen den elektronischen Modulen sorgen kann.
Beschreibung des verwandten Stands der Technik
Elektronische Geräte, wie beispielsweise Mobiltelefone, Digitalkameras, Digitalrekorder, Persönliche Digitale Assistenten (PDAs) oder Personal Computer, bestehen aus einer immer größer werdenden Anzahl von elektronischen Modulen, beispielsweise Bilderfassungsmodulen, Speichergeräten, Displayeinheiten oder anderen Modulen. Somit ist die Integration der zahlreichen elektronischen Module zu einem Hauptthema beim Design hoch integrierten elektronischen Geräten geworden.
Die 1 zeigt eine herkömmliche Datenübermittlung zwischen zwei elektronischen Modulen in einem Handheld-Gerät. Ein Mobiltelefon 100 umfasst einen Sender 102, einen Basisband-Chip 104 und einen Empfänger 106. Der Basisband-Chip 104 umfasst einen Sender-Controller 108, einen FIFO-Zwischenspeicher (First-In-First-Out) 110 und einen Empfänger-Controller 112. Der Sender 102 übermittelt über den Sender-Controller 108 Daten- und Steuersignale an den Basisband-Chip 104 und dann speichert der Basisband-Chip 104 die Daten in dem FIFO-Zwischenspeicher 110. Schließlich übermittelt der Basisband-Chip 104 die gespeicherten Daten über den Empfänger-Controller 112 an den Empfänger 106. Ein Nachteil der herkömmlichen Datenübermittlung besteht darin, dass allzu viel Prozessierungsressourcen in Anspruch genommen werden, wenn die Daten von einem Modul zu einem anderen Modul im Handheld-Gerät verschoben werden, beispielsweise Rechenkapazität, Größe des Zwischenspeichers zum Zwischenspeichern und zur Protokoll-Handhabung von unterschiedlichen Schnittstellencontrollern. Somit besteht ein Bedürfnis nach einem effizienten System und Verfahren zur Übermittlung von Signalen zwischen unterschiedlichen Typen von elektronischen Modulen.
US 7 050 197 B1 offenbart einen Bilddatenprozessor für Hochgeschwindigkeits-Druckanwendungen. Der Bilddatenprozessor weist zwei separate Verbindungen zu einem Drucker-Steuerbus und zu einem Bilddatenbus auf. Eine Synchronisation, bei der ein Wandler ein Chipauswahlsignal und ein Schreibabtastsignal erzeugt und ausgibt, wenn dieser das horizontale Synchronisiersignal und das Pixeltaktsignal detektiert, wird jedoch nicht offenbart.
US 2002/01 71 657 A1 offenbart einen externen Cache-Managementcontroller für einen 3D-RAM-Bildspeicher.
WO 99/13 637 A2 offenbart ein Echtzeit-Videobildverarbeitungssystem, das zumindest einen Mehrzweck-Prozessor aufweist.
US 2004/01 25 386 A1 offenbart eine Bilderzeugungseinrichtung, deren Betrieb von einem einzelnen Prozessor gesteuert wird.
Kurze Zusammenfassung der Erfindung
Aufgabe der vorliegenden Erfindung ist es, ein verbessertes elektronisches Gerät bereitzustellen, das hochintegriert werden kann und eine effektive Nutzung mehrerer Module ermöglicht, insbesondere in einem Handheld-Gerät.
Diese Aufgabe wird gemäß der vorliegenden Erfindung durch ein elektronisches Gerät nach einem der Ansprüche 1 und 6 gelöst. Weitere vorteilhafte Ausführungsformen sind Gegenstand der rückbezogenen Unteransprüche.
Figurenliste
Die Erfindung kann besser durch Studium der nachfolgenden ausführlichen Beschreibung und der Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen verstanden werden, worin:

1 eine herkömmliche Datenübermittlung zwischen zwei elektronischen Modulen in einem Handheld-Gerät zeigt;
2 eine schematische Darstellung eines Ausführungsbeispiels für eine Hardwarearchitektur zur Integration von zwei elektronischen Modulen in einem elektronischen Gerät gemäß der Erfindung ist;
3 eine schematische Darstellung eines Ausführungsbeispiels für eine Hardwarearchitektur eines Kameramoduls ist;
4 eine schematische Darstellung eines Ausführungsbeispiels für eine Hardwarearchitektur eines anderen Kameramoduls ist;
5 eine schematische Darstellung eines Ausführungsbeispiels für eine Hardwarearchitektur zur Integration eines Bildbereitstellungsmoduls und eines LCD-Moduls (Flüssigkristallanzeige) in einem Mobiltelefon gemäß der Erfindung ist;
6 eine beispielhafte Steuersignalumwandlung zwischen dem Bildbereitstellungs-Modul und dem LCD-Modul in der 5 zeigt;
7 eine schematische Darstellung eines Ausführungsbeispiels für eine Hardwarearchitektur zur Integration eines Bildbereitstellungs-Moduls und eines nichtflüchtigen / flüchtigen Speichermoduls in einem Mobiltelefon gemäß der Erfindung ist; und
8 eine beispielhafte Steuersignalumwandlung zwischen dem Bildbereitstellungs-Modul und dem Speichermodul in der 7 zeigt.

Ausführliche Beschreibung der Erfindung
Die 2 ist ein schematisches Diagramm einer Ausführungsbeispiels für eine Hardwarearchitektur zur Integration von zwei elektronischen Modulen in einem elektronischen Gerät gemäß der Erfindung. Das elektronische Gerät 200 kann ein Handheld-Gerät sein, beispielsweise ein Mobiltelefon oder ein persönlicher digitalen Assistent (PDA) oder ein Notebook oder Personal Computer. Das elektronische Gerät 200 kann einen Sender 202, einen Prozessor 204 und einen Empfänger 206 umfassen. Ein Datenanschluss des Senders 202 ist über einen Datenbus 208, der getrennt von dem Prozessor 204 ist, unmittelbar mit einem Datenanschluss des Empfängers 206 verbunden, um so Daten von dem Sender 202 direkt an den Empfänger 206 zu übermitteln. Es sei darauf hingewiesen, dass der Dateninhalt während der Übermittlung der Daten zwischen dem Sender 202 und dem Empfänger 206 nicht modifiziert wird, d.h. die Daten, die von dem Sender 202 übermittelt werden, stehen direkt und elektrisch leitend mit dem Empfänger 206 in Verbindung. Der Prozessor 204 kann ein integrierter Chip sein (beispielsweise ein Basisband-Chip eines Mobiltelefons), der einen ersten Eingabe- /Ausgabe-Pin 210, einen Wandler 212 und einen zweiten Eingabe- /Ausgabe-Pin 214 umfasst. Der Wandler 212 kann die Steuersignale, die von dem Sender 202 abgegeben werden, über den ersten Eingabe-/Ausgabe-Pin 210 empfangen, die empfangenen Steuersignale in Steuersignale wandeln, die von dem Empfänger 206 erkannt werden, und dann die gewandelten Steuersignale über den zweiten Eingabe- /Ausgabe-Pin 214 an den Empfänger 206 abgeben. Der Empfänger 206 kann die empfangenen Daten auf der Grundlage der gewandelten Steuersignale, die von dem Wandler 212 abgegeben werden, verarbeiten. Im Gegensatz zur 1 verbraucht das Ausführungsbleispiel für die Hardwarearchitektur gemäß der Erfindung weniger Ressourcen und verbessert die Leistungsfähigkeit der Datenübermittlung.
In einem Ausführungsbeispiel kann der Sender 202 gemäß der 2 ein Bildbereitstellungs-Modul sein, beispielsweise ein Analog-zu-Digital-Wandler (ADC) oder ein Bildsignalprozessor (ISP) eines Kameramoduls. Gemäß der 3 kann ein Ausführungsbeispiel eines Kameramoduls 300 ein Objektiv 302, einen Sensorarray 304 und einen ADC 306 umfassen. Das Objektiv 302 ist eine optische Einrichtung mit perfekter oder nahezu vollständiger axialer Symmetrie, die Lichtstrahlen von Objekten bricht, um die Lichtstrahlen zu fokussieren. Der Sensorarray 304 empfängt die fokussierten Lichtstrahlen und zeichnet Farbbilder auf, die den Lichtstrahlen entsprechen, und zwar in Bezug auf die Intensitäten von rot, grün und blau, die als variable (analoge) Ladungen gespeichert werden. Der Sensorarray 304 kann ein ladungsgekoppeltes Bauelement (CCD für Charge-Coupled Device) oder ein CMOS-Sensorarray (Complementary Metal-Oxide-Seminonductor) sein.
Die variablen Ladungen können mit Hilfe des ADC 306 in digitale Pixeldaten gewandelt werden. Außerdem kann der ADC gemeinsam mit den Pixeldaten Steuersignale erzeugen, beispielsweise ein horizontales Synchronisiersignal (HSYNC), das zum Anzeigen von gültigen Pixeldaten einer Frame-Zeile verwendet wird, und ein Pixel-Taktsignal (PXL_CLK), das zur Synchronisierung der Datenübermittlung von jedem Pixel-Datenwert verwendet wird. In einem anderen Ausführungsbeispiel kann das Kameramodul 300 gemäß der 4 außerdem einen Bildsignalprozessor (ISP) 308 umfassen. Der ISP 308 kann den Kontrast und Einzelheiten von Farbbildern einstellen und die Pixeldaten zur nachfolgenden Anzeige und Speicherung komprimieren. In der 4 können die Steuersignale HSYNC und PXL_CLK von dem ADC 306 oder dem ISP 308 erzeugt werden.
Die 5 ist eine schematische Darstellung eines Ausführungsbeispiels für die Hardwarearchitektur zur Integration eines Bildbereitstellungs-Moduls und eines LCD-Moduls in einem Mobiltelefon gemäß der Erfindung. Das Mobiltelefon 500 kann ein Bildbereitstellungs-Modul 502, einen Basisband-Chip 504 und ein LCD-Modul 506 umfassen. Das Bildbereitstellungs-Modul 502 kann ein ADC (Analog-zu-Digital-Wandler) oder ein Bildsignalprozessor eines Kameramoduls sein, das Bilddaten (d.h. Pixeldaten) und entsprechende Steuersignale erzeugen kann. Das Bildbereitstellungs-Modul 502 kann Steuersignale erzeugen, beispielsweise ein horizontales Synchronisiersignal (HSYNC), das zur Anzeige von gültigen Pixeldaten einer Frame-Zeile verwendet wird, und ein Pixel-Taktsignal (PXL_CLK), das zur Synchronisierung der Datenübermittlung der Pixeldaten verwendet wird. Ein Datenanschluss des Bildbereitstellungs-Moduls 502 ist über einen Datenbus 508, der außerhalb des Basisband-Chips 504 vorgesehen ist, direkt mit einem Datenanschluss des LCD-Moduls 506 verbunden, um so die Bilddaten von dem Bildbereitstellungs-Modul 502 direkt an das LCD-Modul 506 zu übermitteln. Es sei darauf hingewiesen, dass die Bilddaten von dem Bildbereitstellungs-Modul 502 an das LCD-Modul 506 ohne jegliche Datenformat-Wandlung übermittelt werden. Das Bilddatenformat kann ein RGB-Format, ein YUV-Format (auch als YCbCr bezeichnet), ein Index-Spalten-Format (auch als Palette bezeichnet) oder ein beliebiges anderes Farbformat sein. Das RGB-Format ist ein additives Farbmodel, bei dem rote, grüne und blaue Komponente in unterschiedlicher Weise miteinander verknüpft werden, um einen breiten Farbbereich wiederzugeben. Die Farbe von jedem Pixel kann deshalb in Form von drei Farbkomponenten (r, g, b) dargestellt werden, wobei jede Komponente zwischen dem Wert Null und einem definierten Maximalwert variieren kann. Das YUV-Format (oder YCbCr-Format) ist ein anderes Farbmodell, das auf dem RGB-Format linear transformiert werden kann. Y ist die Luma-Komponente eines Pixels, bei der es sich um die Brillanz oder Helligkeit handelt. Cb und Cr sind Farbdifferenzkomponenten eines Pixels, bei denen es sich um blau-luma (B-Y) und rot-luma (R-Y) handelt. Das Index-Spaltenformat (oder Palette) ist eine limitierte und feste Farbauswahl, die typischer Weise von gewissen Herstellern verwendet wird (beispielsweise die gut bekannten Webfarben, zur Verwendung in Internet-Browsern, oder die Standart-Palette von Microsoft Windows), und die Farbe eines Pixels kann durch einen Farbindex wiedergegeben werden, der auf einen vordefinierten tatsächlichen Farbwert in der Palette bezogen ist (beispielsweise auf einen RGB- oder YCbCr-Farbwert). Der Basisband-Chip 504 kann einen ersten Eingabe-/Ausgabe-Pin 510, einen Wandler 512 und einen zweiten Eingabe-/Ausgabe-Pin 514 umfassen. Der Wandler 512 kann die Steuersignale, die von dem Bildbereitstellungs-Modul 502 abgegeben werden, über den ersten Eingabe-/Ausgabe-Pin 510 empfangen, die empfangenen Steuersignale in Steuersignale umwandeln, die von dem LCD-Modul 506 erkannt werden, und dann die gewandelten Steuersignale über den zweiten Eingabe-/Ausgabe-Pin 514 an das LCD-Modul 506 abgeben. Das LCD-Modul 506 kann die empfangenen Bilddaten auf der Grundlage der gewandelten Steuersignale, die von dem Wandler 512 abgegeben werden, verarbeiten. Bei den gewandelten Steuersignalen kann es sich um ein Chipauswahl-Signal (CS), das zur Aktivierung des LCD-Moduls 506 zur Kopplung mit den Bilddaten auf dem Datenbus 508 verwendet wird, oder um ein Schreibabtast-Signal (WR; Write Strobe) handeln, das zur Aktivierung des LCD-Moduls 506 verwendet wird, um die Pixeldaten in einem Zeilenzwischenspeicher (nicht gezeigt) des LCD-Moduls 506 zu speichern, um das Bild auf einem LCD-Feld (nicht gezeigt) anzuzeigen.
Die 6 zeigt eine beispielhafte Steuersignalumwandlung zwischen dem Bildbereitstellungs-Modul 502 und dem LCD-Modul 506 in der 5. Steuersignale HSYNC und PXL_CLK, die von dem Bildbereitstellungs-Modul 502 abgegeben werden, werden einfach in Steuersignale CS und WR für das LCD-Modul 506 gewandelt. Wenn der Wandler 512 feststellt, dass das Signal HSYNC in einem aktiven, hohen Zustand ist (was anzeigt, dass Pixeldaten einer Frame-Zeile gerade auf dem Datenbus 508 gesendet werden) und dass ein Pixel-Taktsignal PXL_CLK von dem Bildbereitstellungs-Modul 502 vorhanden ist bzw. anliegt, kann der Wandler 512 Steuersignale CS und WR für das LCD-Modul 506 erzeugen und ausgeben, und jedes Steuersignal CS oder WR liegt innerhalb seines entsprechenden Pixeltaktsignal-Zeitintervalls, wobei das Pixeltaktsignal-Zeitintervall zwischen zwei Signalanstiegen oder Signalabfällen des Signals PXL_CLK liegen kann, was von den Systemanforderungen abhängt. Jedes Pixeltaktsignal wird dazu verwendet, um die Datenübermittlung von jedem Pixel-Datenwert auf dem Datenbus 508 zu synchronisieren. Jedes Chipauswahl- oder Schreibabtastsignal kann später beginnen als der Beginn seines entsprechenden Pixeltaktsignal-Zeitintervalls. Der Fachmann auf diesem Gebiet wird erkennen, dass das Bildbereitstellungs-Modul 502 ein Signal HSYNC in einem aktiven niedrigen Zustand erzeugen kann, um anzuzeigen, dass die Pixeldaten einer Frame-Zeile gerade auf dem Datenbus 508 gesendet werden. Außerdem werden die Pixeldaten von dem Bildbereitstellungs-Modul 502 gleichzeitig an den Datenanschluss des LCD-Moduls 506 ausgegeben, um die Bilder auf dem LCD-Feld anzuzeigen. Wenn Chipauswahl- und Schreibabtast-Signale CS und WR detektiert werden, wird das LCD-Modul 506 auf die Pixeldaten auf dem Datenbus 508 gekoppelt bzw. synchronisiert, um die Pixeldaten auf dem LCD-Feld anzuzeigen.
Die 7 ist eine schematische Darstellung eines Ausführungsbeispiels für die HardwareArchitektur zur Integration eines Bildbereitstellungs-Moduls und eines nicht flüchtigen/flüchtigen Speichermoduls in einem Mobiltelefon gemäß der Erfindung. Das Mobiltelefon 700 kann ein Bildbereitstellungs-Modul 702, einen Basisband-Chip 704 und ein Speichermodul 706 umfassen. Das Bildbereitstellungs-Modul 702 kann ein ADC oder ein ISP eines Kameramoduls sein, die Bildsignale (d.h. Pixeldaten) und entsprechende Steuersignale erzeugen können. Das Bildbereitstellungs-Modul 702 kann Steuersignale erzeugen, beispielsweise ein horizontales Synchronisiersignal (HSYNC), das zum Anzeigen von gültigen Pixeldaten auf einer Frame-Zeile verwendet wird, und ein Pixeltaktsignal (PXL_SLK), das zum Synchronisieren der Datenübermittlung der Pixeldaten verwendet wird. Ein Datenanschluss des Bildbereitstellungs-Moduls 702 ist über einen Datenbus 708 direkt mit einem Datenanschluss des Speichermoduls 706 verbunden, so dass die Bilddaten von dem Bildbereitstellungs-Modul 702 direkt an das Speichermodul 706 übermittelt werden. Es sei darauf hingewiesen, dass die Bilddaten von dem Bildbereitstellungs-Modul 702 an das Speichermodul 706 ohne jegliche Datenformat-Wandlung übermittelt werden. Das Bilddatenformat kann ein RGB-Format, eine YUV- (oder YCbCr-) Format, ein Index-Spaltenformat (oder Palette) oder ein beliebiges anderes Farbformat sein. Der Basisband-Chip 704 kann einen ersten Eingabe-/Ausgabe-Pin 710, einen Wandler 712 und einen zweiten Eingabe-/Ausgabe-Pin 714 umfassen. Der Wandler 712 kann die Steuersignale, die von dem Bildbereitstellungs-Modul 702 abgegeben werden, über den ersten Eingabe-/Ausgabe-Pin 710 empfangen, die empfangenen Steuersignal in Steuersignale wandeln, die von dem Speichermodul 706 erkannt werden, und dann die gewandelten Steuersignale über den zweiten Eingabe-/Ausgabe-Pin 714 an das Speichermodul 706 abgeben. Das Speichermodul 706 kann ein nicht flüchtiges Speichermodul umfassen, beispielsweise eine SD-Karte (SD für Secure Digital), eine Memorystick-Karte (MS), eine SM-Karte (SM für Smart Media), eine Compact Flash-Karte (SF), eine xD-Bildkarte (xD für Extreme Digital) oder etwas ähnliches sein, sowie eine hierfür maßgebliche Einheit zum Auslesen oder Schreiben von Daten aus oder auf eine solche Karte. Das Speichermodul 706 kann auch ein flüchtiges Speichermodul sein, beispielsweise ein DRAM-Speicher (DRAM für Dynamic Random Access Memory), ein SDRAM-Modul (SDRAM für Synchronous Dynamic Random Access Memory), ein SRAM-Modul (Static Random Access Memory) oder dergleichen. Bei den gewandelten Steuersignalen kann es sich um ein Taktsignal (CLK) handeln, das zur Aktivierung des Speichermoduls 706 verwendet wird, um auf die Pixeldaten auf dem Datenbus 708 gekoppelt bzw. synchronisiert zu werden, um die Pixeldaten abzuspeichern.
Die 8 zeigt eine beispielhafte Wandlung von Steuersignalen zwischen dem Bildbereitstellungsmodul 702 und dem Speichermodul 706 in der 7. Die Steuersignale HSYNC und PXL_CLK, die von dem Bildbereitstellungs-Modul 702 abgegeben werden, werden einfach in ein Taktsignal CLK für das Speichermodul 706 gewandelt. Wenn der Wandler 712 feststellt, dass sich das Signal HSYNC in einem aktiven hohen Zustand befindet (was angibt, dass die Pixeldaten einer Frame-Zeile gerade auf dem Datenbus 708 gesendet werden) und dass das Pixel-Taktsignal PXL_CLK von dem Bildbereitstellungs-Modul 702 vorliegt bzw. anliegt, kann der Wandler 712 die Taktsignale CLK für das Speichermodul 706 erzeugen und ausgeben, und jedes Taktsignal CLK liegt innerhalb seines entsprechenden Pixeltaktsignal-Zeitintervalls, wobei das Pixeltaktsignal-Zeitintervall zwischen zwei benachbarten Signalanstiegen oder Signalabfällen von PXL_CLK liegen kann, was von den Systemanforderungen abhängt. Jedes Taktsignal CLK kann später als der Start seines entsprechenden Pixeltaktsignal-Zeitintervalls beginnen. Außerdem werden die Pixeldaten von dem Bildbereitstellungs-Modul 702 gleichzeitig an den Datenanschluss des Speichermoduls 706 ausgegeben, um die Bilder in dem Speichermodul 706 zu speichern. Wenn eine fallende Flanke des Taktsignals CLK detektiert wird, wird das Speichermodul 706 auf die Pixeldaten auf dem Datenbus 708 gekoppelt bzw. synchronisiert, um die Pixeldaten in dem Speichermodul 706 zu speichern. Andererseits wird der Fachmann auf diesem Gebiet erkennen, dass das Speichermodul 706 auf die Pixeldaten auf dem Datenbus 708 gekoppelt bzw. synchronisiert werden kann, um die Pixeldaten zu speichern, wenn eine ansteigende Flanke des Taktsignals CLK detektiert wird.
Wenngleich die Erfindung in beispielhafter Weise und anhand von bevorzugten Ausführungsbeispielen beschrieben worden ist, sei darauf hingewiesen, dass die Erfindung nicht darauf beschränkt ist. Der Fachmann auf diesem Gebiet kann Abwandlungen oder Modifikationen vornehmen, ohne von dem allgemeinen Lösungsgedanken oder dem Schutzbereich der Erfindung abzuweichen. Deshalb soll dem Schutzbereich der beigefügten Patentansprüche die breitestmögliche Auslegung zugrunde gelegt werden, so dass diese sämtliche solche Modifikationen und ähnliche Anordnungen mit umfasst.

Claims

Elektronisches Gerät (500), umfassend: einen Sender (502), der so konfiguriert ist, dass er Daten und ein Steuersignal überträgt; einen integrierten Chip (504), der einen Wandler (512), einen ersten Eingabe-/Ausgabe-Pin (510) und einen zweiten Eingabe-/Ausgabe-Pin (514) umfasst und so konfiguriert ist, dass er das Steuersignal vom Sender (502) über den ersten Eingabe-/Ausgabe-Pin (510) über eine erste Steuersignalleitung empfängt und das Steuersignal umwandelt; und einen Empfänger (506), der so konfiguriert ist, dass er die Daten von dem Sender (502) über einen Datenbus (508), der getrennt von dem integrierten Chip (504) ist, empfängt und das umgewandelte Steuersignal von dem Wandler (512) über den zweiten Eingabe-/Ausgabe-Pin (514) über eine zweite Steuersignalleitung empfängt, wobei der Datenbus von den ersten und zweiten Steuersignalleitungen getrennt ist; wobei es sich bei dem Sender um ein bildgebendes Modul (502) und bei dem Empfänger um ein Flüssigkristallanzeige-(LCD-) Modul (506) handelt, die Daten Bilddaten sind und das Steuersignal ein horizontales Synchronisiersignal (HSYNC) umfasst, das verwendet wird, um anzuzeigen, ob eine Bildzeile der Bilddaten gesendet wird, oder ein Pixeltaktsignal (PXL-CLK), das verwendet wird, um die Datenübertragung der Bilddaten zu synchronisieren, das umgewandelte Steuersignal ein Chip-Auswahlsignal (CS) umfasst, das verwendet wird, um das LCD-Modul (506) in die Lage zu versetzen, um synchron zu Pixeldaten zu sein, oder ein Schreib-Strobe-Signal (WR), das verwendet wird, um das LCD-Modul (506) in die Lage zu versetzen, die Pixeldaten zu speichern, und der Wandler (512) das Chipauswahlsignal (CS) und das Schreib-Strobe-Signal (WR) erzeugt und ausgibt, wenn dieser das horizontale Synchronisiersignal (HSYNC) und das Pixeltaktsignal (PXL-CLK) detektiert.
Elektronisches Gerät nach Anspruch 1, wobei das erzeugte Chipauswahlsignal (CS) und das erzeugte Schreib-Strobe-Signal (WR) innerhalb seines entsprechenden Pixeltaktsignal-Zeitintervalls liegen.
Elektronisches Gerät nach Anspruch 2, wobei das erzeugte Chipauswahlsignal (CS) und das erzeugte Schreib-Strobe-Signal (WR) später beginnen als der Beginn seines entsprechenden Pixeltaktsignal-Zeitintervalls.
Elektronisches Gerät nach einem der Ansprüche 1 bis 3, wobei die Daten von dem bildgebenden Modul (502) über den Datenbus (508) an das LCD-Modul (506) ohne Datenumwandlung übermittelt werden.
Elektronisches Gerät nach einem der Ansprüche 1 bis 4, wobei ein Datenanschluss des bildgebenden Moduls (502) über den Datenbus (508) direkt, elektrisch leitend mit einem Datenanschluss des LCD-Moduls (506) verbunden ist.
Elektronisches Gerät (700), umfassend: einen Sender (702), der so konfiguriert ist, dass er Daten und ein Steuersignal überträgt; einen integrierten Chip (704), der einen Wandler (712), einen ersten Eingabe-/Ausgabe-Pin (710) und einen zweiten Eingabe-/Ausgabe-Pin (714) umfasst und so konfiguriert ist, dass er das Steuersignal vom Sender (702) über den ersten Eingabe-/Ausgabe-Pin (710) über eine erste Steuersignalleitung empfängt und das Steuersignal umwandelt; und einen Empfänger (706), der so konfiguriert ist, dass er die Daten von dem Sender (702) über einen Datenbus (708), der getrennt zu dem integrierten Chip (704) ist, empfängt und das umgewandelte Steuersignal von dem Wandler (712) über den zweiten Eingabe-/Ausgabe-Pin (714) über eine zweite Steuersignalleitung empfängt, wobei der Datenbus (708) von den ersten und zweiten Steuersignalleitungen getrennt ist; wobei der Sender ein Bildbereitstellungs-Modul (702) und der Empfänger ein nichtflüchtiges oder flüchtiges Speichermodul (706) ist, wobei die Daten Bilddaten sind und ein Steuersignal ein horizontales Synchronisiersignal (HSYNC), das dazu verwendet wird, um anzuzeigen, ob eine Bildzeile der Bilddaten gerade gesendet wird, oder ein Pixeltaktsignal (PXL_CLK) umfasst, das zur Synchronisierung der Datenübermittlung der Bilddaten verwendet wird, das gewandelte Steuersignal ein Taktsignal umfasst, das dazu verwendet wird, um das nichtflüchtige oder flüchtige Speichermodul (706) zum Speichern der Bilddaten zu aktivieren, und der Wandler (712) das Taktsignal erzeugt und ausgibt, wenn dieser das horizontale Synchronisiersignal (HSYNC) und das Pixeltaktsignal (PXL-CLK) detektiert.
Elektronisches Gerät nach Anspruch 6, wobei jedes erzeugte Taktsignal innerhalb seines entsprechenden Pixeltaktsignal-Zeitintervalls liegt.
Elektronisches Gerät nach Anspruch 7, wobei jedes erzeugte Taktsignal später beginnt als der Beginn seines entsprechenden Pixeltaktsignal-Zeitintervalls.
Elektronisches Gerät nach einem der Ansprüche 6 bis 8, wobei ein Datenanschluss des Bildbereitstellungs-Moduls (702) über den Datenbus (708) direkt, elektrisch leitend mit einem Datenanschluss des nichtflüchtigen oder flüchtigen Speichermoduls (706) verbunden ist.