DE102009056603A1 - Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten - Google Patents
Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten Download PDFInfo
- Publication number
- DE102009056603A1 DE102009056603A1 DE200910056603 DE102009056603A DE102009056603A1 DE 102009056603 A1 DE102009056603 A1 DE 102009056603A1 DE 200910056603 DE200910056603 DE 200910056603 DE 102009056603 A DE102009056603 A DE 102009056603A DE 102009056603 A1 DE102009056603 A1 DE 102009056603A1
- Authority
- DE
- Germany
- Prior art keywords
- guard ring
- oxide
- silicide
- area
- photons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 238000010276 construction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Vereinfachtes Verfahren zur Herstellung einer geeigneten Konstruktion von Schottkybarrieredioden allgemeiner Bauart mit verbesserter Reversstromfestigkeit bei gleichzeitiger Minimierung des Vorwärtsspannungsabfalls. Zur Passivierung eines oberflächennahen p+ Bereiches in der Guardringzone und zur Schaffung der Silizid-Begrenzung gegenüber dem inneren Teil der Schottky-Diode wurde standardgemäß eine weitere LTO/CVD-Schicht aufgebracht. Dieser aufwändige Teilschritt wird dadurch eliminiert, dass das für die p+ Implantation erforderliche Schutz- und Bremsoxid (41) in Abhängigkeit von Energie und Dosis so gewählt wird, dass es sowohl für die Silizidbegrenzung zum inneren Gebiet hin als auch für die Überdeckung des implantierten oberflächennahen p+ Gebietes genügt, so dass das zur Oxidverstärkung aufgebrachte LTO/CVD-Oxid entfällt.
Description
- Anwendungsgebiet der Erfindung
- Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky Barriere Übergang. Insbesondere bezieht sich die Erfindung auf ein vereinfachtes Verfahren zur Herstellung einer Schottky-Diode mit verbesserter Spannungsfestigkeit im Reversbetrieb und höherer Stoßstromfestigkeit im Vorwärtsbetrieb bei gleichzeitiger Verminderung des Vorwärtsspannungsabfalls gegenüber herkömmlichen Ausführungen.
- Bekannte technische Lösungen
- Schottkydioden sind gleichrichtende Halbleiteranordnungen, die aus einer schwach dotierten Halbleiterschicht (
2 ) einer ersten Dotierung und aus einer darauf abgeschiedenen Metallschicht bestehen, wobei die unmittelbare Übergangsschicht vom Halbleiter zum Metall als Schottkykontakt bezeichnet wird. In1 ist eine derartige Anordnung schematisch dargestellt. Zur verbesserten Stromergiebigkeit wird die für die Herstellung des Schottkykontaktes (6 ) erforderliche schwächer dotierte Halbleiterschicht der ersten Dotierung auf ein hochdotiertes Substrat (1 ) mit ebenfalls erster Dotierung aufgebracht. Herkömmlich ist eine Begrenzung der maximalen Spannungsbelastung durch den Einbau eines zum Schottkyübergang parallel liegenden pn-Überganges, der durch Diffusion eines Gebietes (3 ) vom zweiten Dotierungstyp erfolgt und der ringförmig den Schottkykontakt umgibt. Schottkydioden sind hinsichtlich ihrer Fähigkeit, Reversspannungen zu widerstehen, konstruktiv auf enge Spannungsbereiche begrenzt, wobei die verbleibende Schichtdicke WEpi–xj der schwächer dotierten Halbleiterschicht vom ersten Dotierungstyp zwischen der Diffusionsfront des Gebietes (3 ) des zweiten Dotierungstyps und der hochdotierten Substratschicht (1 ) des ersten Dotierungstyps die durch die parallel geschaltete pn-Diode maximal erreichbare Sperrspannung bestimmt. Im Falle, dass eine anliegende Reverssurgespannung den abgesicherten Spannungsbereich überschreitet, findet ein Avalanchedurchbruch im Guardringbereich der Anordnung statt, der zur Zerstörung der Diode führen kann. - Ziel der Erfindung
- Ziel der Erfindung ist es, das Verfahren zur Herstellung einer geeigneten Konstruktion von Schottkybarrieredioden allgemeiner Bauart mit verbesserter Reversstromfestigkeit bei gleichzeitiger Minimierung des Vorwärtsspannungsabfalls zu vereinfachen. Dabei ist es unerheblich, ob es sich um Schottkydioden auf n-leitender oder p-leitender Epitaxieschicht handelt. Weiterhin ist die erfindungsgemäße Ausführung anwendbar auf alle für Schottkydioden in Frage kommenden Halbleitermaterialien und Kristallorientierungen.
- Darlegung der Erfindung
- Der Aufbau der Anordnung wird anhand der
2 und3 im Folgenden erläutert. Die erfindungsgemäße Ausführung ist in4 dargestellt. - Eine signifikante Stabilisierung des Hochstromverhaltens bei gleichzeitiger Minimierung des Vorwärtsspannungsabfalls wird dadurch erreicht, dass im Diffusionsgebiet (
31 ) vom zweiten Dotierungstyp ein höher dotiertes Gebiet gleichen Leitungstyps (7 ) derart eingebracht wird, dass das vom Barrieremetallsilizid (6 ) überdeckte Gebiet (2 ) des ersten Leitungstyps und des Gebietes (31 ) vom zweiten Leitungstyp leitend verbunden sind. Das Gebiet (31 ) vom zweiten Leitungstyp wird derart diffundiert, dass es das höher dotierte Gebiet (1 ) vom ersten Dotierungstyp erreicht, wobei gleichzeitig eine Ausdiffusion des Dopanden aus der höher dotierten Substratschicht (1 ) in die schwächer dotierte Schicht (2 ) gleichen Leitungstyps in Richtung Halbleiteroberfläche stattfindet. Dabei ist die Störstellenkonzentration im Gebiet (31 ) des zweiten Leitungstyps so zu wählen, dass sie höher als die Störstellenkonzentration in der Epitaxieschicht (2 ) vom ersten Leitungstyp ist. - Von der Standardvariante eines hochdotierten Guardring Bereiches (
3 ) zweiten Leitungstyps in einer schwächer dotierten Epitaxieschicht (2 ) vom ersten Leitungstyp, wie in1 dargestellt, wird abgegangen. - Dafür sind jetzt die sperrenden Übergänge einmal vertikal vom Gebiet (
31 ) zum Substrat (1 ), in dem aufgeführten Beispiel ein pn+ Übergang (9 ), sowie ein lateral gerichteter pn Übergang (10 ) vom Gebiet (31 ) des zweiten Leitungstyps zur Epitaxieschicht (2 ) ersten Leitungstyps. Die Ausbreitung der Raumladungszone erfolgt in vertikaler Richtung primär in das p-Gebiet (31 ) und in lateraler Richtung sowohl in das p-Gebiet (31 ) als auch in die n-Epitaxieschicht (2 ), da es sich hierbei auf Grund der Dotierungsverhältnisse um einen quasilinearen Übergang handelt. Um das Eindringen der Raumladungszone lateral in das p-Gebiet (31 ) an der Oberfläche zu begrenzen, wird im zentralen oberflächennahen Bereich von (31 ) eine p+ Anreicherungsschicht (7 ) implantiert. - Hierbei ist nach dem Einbringen dieser Anreicherungsschicht (
7 ) eine weitere Oxidation des thermisch gebildeten SiO2 (4 ) nicht möglich, da ein beträchtlicher Anteil des Bors aus der p+ Zone während der Oxidation im sich neu bildenden SiO2 aufgenommen wird. Zur Passivierung des p+ Bereiches und zur Schaffung der Silizid-Begrenzung gegenüber dem inneren Teil der Schottky-Diode wurde standardgemäß eine weitere LTO/CVD-Schicht (8 ) aufgebracht. Dieser zusätzliche CVD-Schritt ist kostenaufwändig. - Daher wird erfindungsgemäß vorgeschlagen, das für die p+ Implantation sowieso erforderliche Brems- und Streuoxid derart zu optimieren, dass sowohl die maximale p+ Anhebung erreicht wird als auch die Funktion der Silizid-Begrenzung gewährleistet wird.
- Detaillierte Beschreibung der Erfindung
- Nachstehend wird der erfindungsgemäße Gedanke anhand der Zeichnungen erläutert.
- Es zeigen:
-
1 Querschnitt durch eine Schottkydiode herkömmlicher Bauart mit Guardringanordnung. -
2 Schottky-Diode mit verbesserten Hochstromeigenschaften und modifiziertem Guardring. -
3 Darstellung des Guardringbereiches einer Schottky-Diode mit verbesserten Hochstromeigenschaften und modifiziertem Guardring nach bisherigem Technologieverfahren. -
4 Darstellung des Guardringbereiches einer Schottkydiode mit verbesserten Hochstromeigenschaften, realisiert nach vereinfachtem Verfahren gemäß Erfindung. - Eine in
1 wiedergegebene Halbleiteranordnung zeigt den Querschnitt durch eine Schottkybarrierendiode herkömmlicher Bauart. - Die den Schottkykontakt bildende Metall-Halbleiterschicht (
6 ) überlappt teilweise die Oberfläche des Guardringes (3 ). Die hierbei notwendige Epitaxieschichtdicke des ersten Leitfähigkeitstyps xEpi(VR) ergibt sich aus der für die Spannungsklasse notwendigen Restschichtdicke WEpi–xj unter dem Guardring plus einer zusätzlichen Dicke ΔxEpi, die der Eindringtiefe des Guardringes der jeweiligen Spannungsklasse entspricht. Nachteilig ist bei all diesen Ausführungen eine unzureichende Festigkeit gegenüber Reversstoßstrombelastungen, die meist zu Ausfällen im Bereich des Guardringes (3 ) führen, der von der Schottkybarrierenschicht (6 ) bedeckt wird. Weiterhin nachteilig ist der unvermeidliche Spannungsabfall in Vorwärtsrichtung IDurchlass × RΔxepi der über der Epitaxieschicht Δxepi entsteht. - Eine Ausführung einer Schottky-Diode mit verbesserten Hochstromeigenschaften zeigt
2 . Zur Herstellung eines derartigen Halbleiterbauelementes wird auf einem hochdotierten Substrat (1 ) des ersten Leitungstyps, beispielsweise ein hochdotiertes n-leitendes Substrat, eine schwächer dotierte Epitaxieschicht (2 ) des gleichen Leitungstyps aufgebracht, wobei spezifischer Widerstand und Schichtdicke von der maximal zu erreichenden Sperrspannung VR abhängen. Dabei ist zu bemerken, dass durch die Konstruktion des Gebietes (31 ) vom zweiten Leitungstyp der durch die residuale Epitaxieschichtdicke Δxepi bedingte additive Spannungsabfall IDurchlass × RΔxEpi eliminiert wird. Das Gebiet vom zweiten Leitungstyp (31 ), in diesem Falle ein p-leitendes Gebiet, wird derart eingebracht, dass es bis an das hochdotierte Gebiet vom ersten Leitungstyp (1 ) eindringt, gleichzeitig erfolgt durch Autodoping der schwächer dotierten Schicht (2 ) vom ersten Leitungstyp eine Verschiebung des Homoübergangs (11 ) vom hochdotierten Gebiet (1 ) zum schwächer dotierten Gebiet (2 ) in Richtung Halbleiteroberfläche. Nachdem das Gebiet (31 ) vom zweiten Leitungstyp eingetrieben wurde, ist die laterale Unterdiffusion im oberflächennahen Bereich unter dem Maskierungsoxid um den Betrag xlateral gewachsen, während die Diffusion yvertikal in vertikaler Richtung gegen das hochdotierte Gebiet (1 ) vom ersten Leitungstyp anlaufen muss, was zu einem Verhältnis der Lateralkomponente zum vertikalem Vordringen von xlateral > yvertikal führt. In das Gebiet (31 ) vom zweiten Leitungstyp wird eine Anhebung der Guardringdotierung (7 ) vom gleichen zweiten Leitungstyp im oberflächennahen Bereich implantiert, im hier betrachteten Fall ein p+ dotierter Bereich. Der Übergang p/n+ (9 ) ist in Richtung Oberfläche infolge Autodopings des Homoüberganges verschoben gegenüber der ursprünglichen Tiefe des Übergangs von der Substratschicht (1 ) des ersten Leitungstyps zur Epitaxieschicht (2 ) des gleichen Leitungstyps. - Eine detaillierte Darstellung des Guardringbereiches einer Schottky-Diode mit verbesserten Hochstromeigenschaften, die nach bisher üblichen Technologien gefertigt wurde, zeigt
3 . Während standardgemäß eine LTO-CVD SiO2 Schicht (8 ) aufgebracht wird, in welcher das Fenster für die Abscheidung des Barrieremetalls (6 ) geöffnet werden soll, ist der erfindungsgemäße Gedanke der, dass das für die p+ Implantation erforderliche Schutz- und Bremsoxid (41 ) in Abhängigkeit von Energie und Dosis so gewählt wird, dass es sowohl für die Silizidbegrenzung zum inneren Gebiet hin als auch für die Überdeckung des implantierten oberflächennahen p+ Gebietes genügt, so dass das zur Oxidverstärkung aufgebrachte LTO/CVD-Oxid (8 ) entfällt. - Vorgeschlagen wird eine Schutz- und Bremsoxiddicke von 50 ± 5 nm, die bei einer Implantationsenergie von 150 keV und einer Dosis von 5E14 B+ ausreichend ist, dass sich das p+ Maximum der Schicht (
7 ) dicht unter der Silizium-Oberfläche befindet. - Die erfindungsgemäße Realisierung des Guardringbereiches ist in
4 dargestellt. - Nach dem Einbringen des p+ Gebietes im oberflächennahen Guardringbereich erfolgt die Silizidbildung mit der Oberflächenschicht der Epitaxieschicht (
2 ) erster Dotierung und den vom Barrieremetall überlappten Bereichen des Gebietes (31 ) vom zweiten Leitungstyp. Das Kontaktmetall wird in bekannter Weise aufgebracht und strukturiert. Die Metallisierung der Rückseite der Halbleiteranordnung erfolgt in herkömmlicher Art und Weise. - Die hier zur Veranschaulichung gewählten Dotierungsarten für die Darstellung des Wesens der Erfindung sind ohne Beschränkung der Allgemeinheit, die Leitungstypen sind auch invertierbar.
Claims (2)
- Konstruktion einer Halbleiteranordnung, die eine Schottkydiode mit Schutzringstruktur enthält, dadurch gekennzeichnet, dass vor der Erzeugung eines oberflächennahen Bereiches der zweiten Dotierungsart (p+ in diesem Falle, jedoch auch invertierbar bei einer Schottky-Diode anderer Substratorientierung) das für die Implantation erforderliche Brems- und Streuoxid so optimiert wird, dass dies sowohl die erwünschte Anhebung des p+ an der Oberfläche erlaubt als auch die Funktion der Silizid-Begrenzung im Guardringbereich gewährleistet.
- Eine Schutz- und Bremsoxiddicke von ca. 50 nm wird für eine Implantationsenergie von 150 keV vorgeschlagen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200910056603 DE102009056603A1 (de) | 2009-12-02 | 2009-12-02 | Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200910056603 DE102009056603A1 (de) | 2009-12-02 | 2009-12-02 | Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102009056603A1 true DE102009056603A1 (de) | 2011-06-09 |
Family
ID=43972170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE200910056603 Ceased DE102009056603A1 (de) | 2009-12-02 | 2009-12-02 | Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102009056603A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016193377A1 (de) | 2015-06-02 | 2016-12-08 | Diotec Semiconductor Ag | Verbesserte halbleiteranordnung mit schottky-diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
-
2009
- 2009-12-02 DE DE200910056603 patent/DE102009056603A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016193377A1 (de) | 2015-06-02 | 2016-12-08 | Diotec Semiconductor Ag | Verbesserte halbleiteranordnung mit schottky-diode |
| DE102016110203A1 (de) | 2015-06-02 | 2016-12-08 | Diotec Semiconductor Ag | Verbesserte Halbleiteranordnung mit Schottky-Diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1812970B1 (de) | Halbleitereinrichtung und verfahren für deren herstellung | |
| DE102006036347B4 (de) | Halbleiterbauelement mit einer platzsparenden Randstruktur | |
| EP1812971B1 (de) | Halbleitereinrichtung und verfahren für deren herstellung | |
| DE112019000094T5 (de) | Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung | |
| DE102013019851B4 (de) | Schottky-Diode mit reduzierter Flussspannung | |
| DE19745572A1 (de) | Hochspannungs-Schottky-Diode | |
| DE102012201911A1 (de) | Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt | |
| DE102010027679A1 (de) | Optoelektronisches Bauelement | |
| DE102007009227A1 (de) | Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben | |
| EP2499673B1 (de) | Schotty-Diode und Verfahren zu deren Herstellung | |
| DE19960234A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
| DE102022129749A1 (de) | Elektronische vorrichtung einschliesslich einer transistorstruktur | |
| CH707901B1 (de) | SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss. | |
| DE102009056603A1 (de) | Verfahren zur Herstellung einer Schottkydiode mit verbessertem Hochstromverhalten | |
| DE102015204137A1 (de) | Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode | |
| DE102009018971A1 (de) | Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung | |
| EP0361320B1 (de) | Leistungshalbleiterdiode | |
| DE102014115072A1 (de) | Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung | |
| DE102007024461B4 (de) | Halbleiterelement und Verfahren zu seiner Herstellung | |
| DE10324100B4 (de) | Verfahren zur Herstellung eines robusten Halbleiterbauelements | |
| DE102009028241A1 (de) | Halbleiteranordnung | |
| DE102013218494A1 (de) | Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren | |
| DE102006033505B4 (de) | Halbleitervorrichtung mit reduziertem "Tail"-Widerstand und Herstellungsverfahren für eine solche | |
| DE102016110203B4 (de) | Verbesserte Halbleiteranordnung mit Schottky-Diode und Verfahren zu deren Herstellung | |
| DE102013210546A1 (de) | Hochspannungs-Trench-Junction-Barrier-Schottkydiode mit p-Schichten unter dem Schottky-Kontakt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R002 | Refusal decision in examination/registration proceedings | ||
| R003 | Refusal decision now final |