-
HINTERGRUND DER ERFINDUNG
-
Die
Erfindung betrifft eine Schnittstelle, einen integrierten Schaltungschip
mit einer Schnittstelle, ein elektronisches System, ein Verfahren
zum Senden oder Empfangen eines Signals in einem elektronischen
System und ein Datenübertragungsverfahren.
-
In
herkömmlichen
elektronischen Systemen kommunizieren einzelne Systemmodule, zum
Beispiel verschiedene elektronische Baugruppen, verschiedene integrierte
Schaltungschips, die auf einer einzelnen elektronischen Baugruppe
installiert sind, oder verschiedene Unterkomponenten, die auf ein und
demselben integrierten Schaltungschip bereitgestellt sind, usw. über ein
Medium zum Übertragen, zum
Beispiel über
ein Bussystem.
-
Ein
Bussystem kann aus einer oder mehreren Übertragungsleitungen bestehen.
Bussysteme, zum Beispiel ein entsprechendes internes Bussystem auf
dem Chip, ein Bussystem, das auf einer einzelnen elektronischen
Baugruppe umfassend mehrere integrierte Schaltungschips bereitgestellt
wird, usw. können
gemeinsam von mehreren, insbesondere von zwei oder mehr als zwei
Systemmodulen (Unterkomponenten einer integrierten Schaltung/von
integrierten Schaltungen/elektronischen Baugruppen usw.) verwendet
werden.
-
Ferner
kann ein Bussystem zum Beispiel mehrere Teilsysteme umfassen, zum
Beispiel einen Datenbus, einen Adressbus und einen Steuerbus. Der
Datenbus, der aus einer oder mehreren Datenleitungen besteht, kann
für die Übertragung der
eigentlichen Nutzlastdaten verwendet werden, der Adressbus, der
aus einer oder mehreren Adressleitungen besteht, für die Übertragung
von Adressdaten und der Steuerbus, der aus einer oder mehreren Steuerleitungen
besteht, für
die Übertragung
von Steuerdaten usw.
-
Für den Empfang
und/oder das Senden von Daten über
ein entsprechendes Bussystem werden entsprechende Schnittstellen
am entsprechenden Systemmodul (zum Beispiel der entsprechenden integrierten
Schaltung, der entsprechenden elektronischen Baugruppe usw.) bereitgestellt.
-
Eine
Schnittstelle kann eine oder mehrere Sender für das Senden von Daten und/oder
einen oder mehrere Empfänger
für das
Empfangen von Daten umfassen.
-
Die
Schnittstelle zum Beispiel ist zum Beispiel über entsprechende Stifte oder
Bondinseln mit dem Bussystem verbunden.
-
Im
Allgemeinen ist eine geringe Anzahl von Stiften/Bondinseln wünschenswert.
-
Herkömmlicherweise
wurden UARTs (UART = Universal Asynchronous Receiver Transmitter)
für eine
Datenkommunikation mit geringer Stiftzahl verwendet. UARTs zum Beispiel
ermöglichen Punkt-zu-Punkt-Datenverbindungen
im Simplexbetrieb, im Duplexbetrieb oder im Halbduplexbetrieb. Im Allgemeinen
wird in UART-Verbindungen kein Taktsignal übertragen. Somit sind präzise Taktreferenzen (zum
Beispiel entsprechende quarzstabile Taktgeber) für Sender und Empfänger erforderlich.
-
Ferner
wird in Anwendungen mit geringer Stiftzahl der so genannte I2C-Bus verwendet. Der I2C-Bus
spezifiziert zwei Signalleitungen: eine Taktleitung und eine Datenleitung.
-
KURZE ZUSAMMENFASSUNG DER
ERFINDUNG
-
Gemäß einem
Ausführungsbeispiel
der Erfindung umfasst ein Verfahren zur Datenübertragung Folgendes: Ändern einer
Amplitude eines Signals von einem ersten Pegel zu einem zweiten
Pegel nach einer ersten Zeitdauer, wenn eine logische Null übertragen
werden soll, und Ändern
der Amplitude des Signals vom ersten Pegel zum zweiten Pegel nach
einer zweiten Zeitdauer, wenn eine logische Eins übertragen
werden soll. Gemäß einem
weiteren Ausführungsbeispiel
umfasst ein Verfahren zum Senden eines Signals in einem elektronischen
System Folgendes: Ändern
eines Parameters des Signals nach einer ersten Zeitdauer, wenn eine
erste Information übertragen
werden soll, und Ändern
des Parameters des Signals nach einer zweiten Zeitdauer, wenn eine zweite
Information übertragen
werden soll.
-
Weitere
Merkmale und Vorzüge
der vorliegenden Erfindung werden in der folgenden ausführlichen
Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen offensichtlich.
-
KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN
DER ZEICHNUNG(EN)
-
Die
beigefügten
Zeichnungen werden einbezogen, um ein weitergehendes Verstehen der
vorliegenden Erfindung zu ermöglichen,
und sind in diese Schrift aufgenommen und stellen einen Teil davon dar.
Die Zeichnungen zeigen Ausführungsbeispiele der
vorliegenden Erfindung und dienen zusammen mit der Beschreibung
zum Erläutern
der Grundgedanken der Erfindung. Andere Ausführungsbeispiele der vorliegenden
Erfindung und viele der angestrebten Vorzüge der vorliegenden Erfindung
werden leicht zu würdigen
sein, wenn sie unter Bezugnahme auf die folgende ausführliche
Beschreibung besser verstanden werden.
-
Die 1 zeigt
eine schematische, beispielhafte Darstellung eines elektronischen
Systems gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Die 2 zeigt
eine schematische, beispielhafte Darstellung eines Systemmoduls,
das als Master dient, und eines Systemmoduls, das als Slave dient,
gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Die 3 zeigt
eine schematische, beispielhafte Darstellung eines Signals, das
von einem Master zu einem Slave gesendet wird, und eines Signals, das
von einem Slave zu einem Master gesendet wird, gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Die 4 zeigt
die Zeitlängen,
die gemäß der Zeitlängencodierung
verwendet werden, gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Die 5 zeigt
eine schematische, beispielhafte Darstellung einer Senderschaltung
eines Systemmoduls gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Die 6 zeigt
eine schematische, beispielhafte Darstellung einer Empfängerschaltung
eines Systemmoduls gemäß einem
Ausführungsbeispiel der
Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
-
In
der folgenden ausführlichen
Beschreibung wird auf die beigefügten
Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in
der zur Erläuterung
bestimmte Ausführungsbeispiele
gezeigt sind, in denen die Erfindung verwirklicht werden kann. Es
ist darauf hinzuweisen, dass andere Ausführungsbeispiele verwendet und
strukturelle oder anderweitige Änderungen
vorgenommen werden können,
ohne dass vom Umfang der vorliegenden Erfindung abgewichen wird.
Die folgende ausführliche Beschreibung
soll daher nicht im beschränkenden Sinne
aufgefasst werden und der Umfang der vorliegenden Erfindung wird
von den beigefügten
Ansprüchen
definiert.
-
Die 1 zeigt
eine schematische, beispielhafte Darstellung eines elektronischen
Systems 1 gemäß einem
Ausführungsbeispiel
der Erfindung.
-
Gemäß dem vorliegenden
Ausführungsbeispiel
umfasst das elektronische System 1 mehrere einzelne Systemmodule 2, 3a, 3b usw.
-
Wie
nachfolgend ausführlicher
beschrieben wird jedes Systemmodul 2, 3a, 3b entweder
als ein "Master" oder als ein "Slave" betrieben.
-
Das
System 1 zum Beispiel kann ein einzelnes Systemmodul, das
die Funktion eines "Master" übernimmt, umfassen (hier zum
Beispiel das Systemmodul 2) und mehrere Systemmodule, welche
die Funktion eines "Slave" übernehmen, umfassen (zum Beispiel
zwei oder mehr Systemmodule, hier die Systemmodule 3a, 3b).
In alternativen Ausführungsbeispielen kann
das System 1 zum Beispiel nur einen einzelnen Slave umfassen
und/oder kann mehr als einen Master umfassen usw.
-
Die
Systemmodule 2, 3a, 3b zum Beispiel können entsprechende
integrierte Schaltungen 2, 3a, 3b sein,
die wie ausführlicher
nachfolgend beschrieben über
einen Bus 4 kommunizieren. Die integrierten Schaltungen 2, 3a, 3b zum
Beispiel können
in entsprechende Gehäuse
montiert sein.
-
Alternativ
können
die Systemmodule 2, 3a, 3b zum Beispiel
entsprechende elektronische Baugruppen, zum Beispiel Leiterplatten 2, 3a, 3b,
sein, wobei jede Leiterplatte 2, 3a, 3b zum
Beispiel einen oder mehrere integrierte Schaltungschips umfasst, die
in entsprechende Gehäuse
montiert sind.
-
Gemäß einem
weiteren alternativen Ausführungsbeispiel
kann das elektronische System zum Beispiel ein einzelner integrierter
Schaltungschip 1 sein und können die Systemmodule 2, 3a, 3b entsprechende
Unterkomponenten des einzelnen integrierten Schaltungschips 1 sein,
die über
das oben genannte Bussystem 4 kommunizieren, usw.
-
Wie
in der 1 dargestellt ist, werden für das Empfangen und/oder Senden
von Daten über das
Bussystem 4 entsprechende Schnittstellen 12, 13a, 13b an
den Systemmodulen 2, 3a, 3b bereitgestellt.
-
Wie
ausführlicher
nachfolgend beschrieben wird und zum Beispiel in der 2 dargestellt
ist, umfasst jede Schnittstelle einen Sender 102, 103 für das Senden
von Daten und einen Empfänger 112, 113 für das Empfangen
von Daten.
-
Wie
in der 1 dargestellt wird, ist jede Schnittstelle 12, 13a, 13b über einen
entsprechenden Anschluss 22, 23a, 23b mit
dem Bussystem 4 verbunden. Im Falle einer integrierten
Schaltung 2, 3a, 3b kann die Verbindung
eine entsprechende (einzelne) Bondinsel 22, 23a, 23b sein,
die an der integrierten Schaltung 2, 3a, 3b bereitgestellt
wird, oder ein entsprechender (einzelner) Stift 22, 23a, 23b sein,
der am Gehäuse
der entsprechenden integrierten Schaltung bereitgestellt wird, die
zum Beispiel über
einen entsprechenden Bonddraht mit einer entsprechenden (einzelnen)
Bondinsel der integrierten Schaltung verbunden ist.
-
Wie
zum Beispiel in der 2 dargestellt ist, beruht die Übertragung
von Daten über
das Bussystem 4, unabhängig
davon, ob Daten von einem Master zu einem Slave oder umgekehrt gesendet
werden, auf der Übertragung
von Signalen über
eine einzelne Leitung 4a.
-
Ein
Ende der Leitung 4a zum Beispiel ist mit dem oben genannten
Anschluss 22 des "Master"-Moduls 2,
zum Beispiel dem entsprechenden Stift/der entsprechenden Bondinsel 22 der
entsprechenden integrierten Schaltung/dem entsprechenden integrierten
Schaltungsgehäuse,
verbunden und das andere Ende der Leitung 4a ist mit dem
oben genannten Anschluss 23a des "Slave"-Moduls 3a, zum Beispiel dem
entsprechenden Stift/der entsprechenden Bondinsel 23a der
entsprechenden integrierten Schaltung/des entsprechenden integrierten
Schaltungsgehäuses
verbunden.
-
Wie
nachfolgend ausführlicher
beschrieben wird, beruht die Übertragung
von Daten über
die (einzelne) Leitung 4a des Bussystems 4 auf "Zeitlängencodierung".
-
Wie
zum Beispiel in den 3 und 4 dargestellt
wird, ist gemäß der gemäß dem vorliegenden
spezifischen Ausführungsbeispiel
angewendeten Zeitlängencodierung
die Zeit zwischen Signaländerungen
in drei Dauerklassen klassifiziert.
-
Eine
relativ kurze Dauer zwischen Signaländerungen bezeichnet zum Beispiel
eine logische 0B (logische Null) (oder alternativ
eine logische 1B (logische 1)). Ferner bezeichnet
eine relativ lange Dauer zwischen Signaländerungen eine logische 1B (oder alternativ zum Beispiel eine logische
0B). Ferner bezeichnet eine sehr lange Dauer
zwischen Signaländerungen
zum Beispiel einen entsprechenden Befehl, zum Beispiel eine Haltbedingung.
-
Die
oben genannte relativ kurze Dauer zwischen Signaländerungen
(zum Beispiel zum Bezeichnen einer logischen 0B)
definiert eine Zeit τ,
die als eine Zeitbasis für
das elektronische System 1 verwendet wird. Alle anderen
oben genannten Dauerwerte werden relativ zu oben genannten Zeit τ definiert.
-
Zum
Beispiel kann, wie auch in 3 und 4 dargestellt
ist, die oben genannte relativ lange Dauer zwischen Signaländerungen
(zum Beispiel zum Bezeichnen einer logischen 1B)
so gewählt
werden, dass sie etwa 3τ beträgt, und
kann die oben genannte sehr lange Dauer zwischen Signaländerungen
(zum Beispiel zum Bezeichnen einer Haftbedingung) zum Beispiel so
gewählt
werden, dass sie etwa 5τ oder
mehr beträgt.
-
Somit ändert zum
Beispiel, wie auch in der 3 dargestellt
ist, wenn vom "Master"-Systemmodul 2 zum
Beispiel eine logische 0B über das
Bussystem 4 an das "Slave"-Systemmodul 3a gesendet werden
soll, das "Master"-Systemmodul 2 den Zustand der
Leitung 4a zum Beispiel zu einem Zeitpunkt t1 (zum Beispiel
von einem hohen Spannungspegel auf einen niedrigen Spannungspegel)
und ändert
nach der oben genannten relativ kurzen Dauer τ, das heißt zu einem Zeitpunkt t2, wiederum
den Zustand der Leitung 4a (zum Beispiel zurück vom niedrigen
Spannungspegel auf den hohen Spannungspegel). Wenn dann erneut eine
logische 0B über das Bussystem 4 vom "Master"-Systemmodul 2 an
das "Slave"-Systemmodul 3a gesendet
werden soll, ändert
das "Master"-Systemmodul 2 erneut
den Zustand der Leitung 4a nach der oben genannten relativ
kurzen Dauer τ, das
heißt
zu einem Zeitpunkt t3 (zum Beispiel zurück vom hohen Spannungspegel
auf einen niedrigen Spannungspegel).
-
Wenn
dann eine logische 1B über das Bussystem 4 vom "Master"-Systemmodul 2 an
das "Slave"-Systemmodul 3a gesendet
werden soll, ändert das "Master"-Systemmodul 2 den
Zustand der Leitung 4a nach der oben genannten relativ
langen Dauer 3τ,
das heißt
zu einem Zeitpunkt t4 (zum Beispiel zurück vom niedrigen Spannungspegel
auf einen hohen Spannungspegel). Wenn dann eine logische 0B über
das Bussystem 4 vom "Master"-Systemmodul 2 an
das "Slave"-Systemmodul 3a gesendet
werden soll, ändert
das "Master"-Systemmodul 2 den
Zustand der Leitung 4a nach der oben genannten relativ kurzen
Dauer τ,
das heißt
zu einem Zeitpunkt t5 (zum Beispiel zurück vom hohen Spannungspegel
auf einen niedrigen Spannungspegel).
-
Entsprechend ähnlich,
wie auch in der 3 dargestellt ist, wenn vom "Slave"-Systemmodul 3a zum
Beispiel eine logische 1B über das
Bussystem 4 an das "Master"-Systemmodul 2 gesendet werden soll, ändert das "Slave"-Systemmodul 3a den Zustand
der Leitung 4a zum Beispiel zu einem Zeitpunkt t6 (zum
Beispiel von einem hohen Spannungspegel auf einen niedrigen Spannungspegel)
und ändert nach
der oben genannten relativ langen Dauer 3τ, das heißt zu einem Zeitpunkt t7, wiederum
den Zustand der Leitung 4a (zum Beispiel zurück vom niedrigen
Spannungspegel auf den hohen Spannungspegel). Wenn dann eine logische
0B über
das Bussystem 4 vom "Slave"-Systemmodul 3a an
das "Master"-Systemmodul 2 gesendet werden
soll, ändert das "Slave"-Systemmodul 3a den Zustand
der Leitung 4a nach der oben genannten relativ kurzen Dauer τ, das heißt zu einem
Zeitpunkt t8 (zum Beispiel zurück
vom hohen Spannungspegel auf einen niedrigen Spannungspegel).
-
Wenn
dann erneut eine logische 0B über das Bussystem 4 vom "Slave"-Systemmodul 3a an
das "Master"-Systemmodul 2 gesendet
werden soll, ändert
das "Slave"-Systemmodul 3a den
Zustand der Leitung 4a nach der oben genannten relativ
kurzen Dauer τ,
das heißt
zu einem Zeitpunkt t9 (zum Beispiel zurück vom niedrigen Spannungspegel
auf einen hohen Spannungspegel).
-
Somit
wird zum Senden einer entsprechenden Reihe von Bits über die
Leitung 4a der Zustand der Leitung zwischen dem oben genannten
hohen Spannungspegel und niedrigen Spannungspegel umgeschaltet.
Mit anderen Worten: die Amplitude des Signals, das vom entsprechenden
Sender 102, 103 an den entsprechenden Empfänger 112, 113 gesendet
wird, schaltet entsprechend der oben genannten Zeitlängencodierung
um.
-
In
weiteren alternativen Ausführungsbeispielen
können
statt des Umschaltens der Signalamplitude gemäß der oben genannten Zeitlängencodierung andere
Signalparameter, zum Beispiel die Frequenz oder die Phase, umgeschaltet
werden. Somit können statt
entsprechender Amplitudenänderungen
entsprechende Änderungen
zwischen Signalphasen oder Änderungen
zwischen Signalfrequenzen ausgeführt
werden.
-
Die
Frequenz des Signals, das über
die oben genannte Leitung 4a übertragen wird, kann zum Beispiel
zwischen zwei unterschiedlichen Werten (zum Beispiel zwischen einem
relativ hohen und einem relativ niedrigen Wert) wechseln. Wenn zum
Beispiel eine logische 0B (oder alternativ
zum Beispiel eine logische 1B) über das
Bussystem 4 gesendet werden soll, ändert der entsprechende Sender 102, 103 die Frequenz
des Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel
von einem relativ hohen zu einem relativ niedrigen Wert). Wenn dann
erneut eine logische 0B (oder alternativ
zum Beispiel eine logische 1B) über das
Bussystem 4 gesendet werden soll, ändert der entsprechende Sender 102, 103 erneut
die Frequenz des Signals nach der oben genannten relativ kurzen
Dauer τ (zum
Beispiel zurück
von einem relativ niedrigen zu einem relativ hohen Wert). Wenn dann
eine logische 1B (oder alternativ zum Beispiel
eine logische 0B) über das Bussystem 4 gesendet
werden soll, ändert
der entsprechende Sender 102, 103 die Frequenz
des Signals nach der oben genannten relativ langen Dauer 3τ (zum Beispiel
zurück
von einem relativ hohen zu einem relativ niedrigen Wert) usw.
-
In
einer weiteren Variante kann die Frequenz des Signals, das über die
oben genannte Leitung 4a übertragen wird, zum Beispiel
zwischen einem entsprechenden ersten Wert (das heißt einem
entsprechenden WS-Wert) und Null (das heißt GS) wechseln. Wenn zum Beispiel
eine logische 0B über das Bussystem 4 gesendet
werden soll, ändert
der entsprechende Sender 102, 103 die Frequenz
des Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel
vom oben genannten WS-Wert zu GS). Wenn dann erneut eine logische
0B über
das Bussystem 4 gesendet werden soll, ändert der entsprechende Sender 102, 103 erneut
die Frequenz des Signals nach der oben genannten relativ kurzen
Dauer τ (zum Beispiel
zurück
von GS zum oben genannten WS-Wert). Wenn dann eine logische 1B über
das Bussystem 4 gesendet werden soll, ändert der entsprechende Sender 102, 103 die
Frequenz des Signals nach der oben genannten relativ langen Dauer 3τ (zum Beispiel
zurück
vom oben genannten WS-Wert zu GS) usw.
-
Wie
in der 4 dargestellt ist, führt jeder Sender 102, 103 die
Modulation der Signaländerungen
(zum Beispiel in Bezug auf Amplitude, Frequenz oder Phase des Signals)
mit relativ hoher Genauigkeit aus. Um zum Beispiel eine logische
0B zu bezeichnen, muss die Dauer zwischen
Signaländerungen
zum Beispiel mindestens 0,5τ betragen
und darf zum Beispiel nicht mehr als 1,5τ betragen ("kurze Dauer"). Um ferner eine logische 1B zu bezeichnen, muss die Dauer zwischen
Signaländerungen
zum Beispiel mindestens 2,5τ betragen
und darf zum Beispiel nicht mehr als 3,5τ betragen ("lange Dauer"). Um ferner zum Beispiel eine Haltbedingung
zu bezeichnen, muss die Dauer zwischen Signaländerungen zum Beispiel mindestens
4,5τ betragen
("sehr lange Dauer").
-
Wie
ebenfalls in der 4 dargestellt ist, wird an einem
entsprechenden Empfänger 112, 113 eine
Dauer zwischen Signaländerungen
eines empfangenen Signals zwischen zum Beispiel 0τ und zum Beispiel
2τ zum Beispiel
als "kurze Dauer", zum Beispiel als
eine empfangene logische 0B, interpretiert. Ferner
wird an einem entsprechenden Empfänger 112, 113 eine
Dauer zwischen Signaländerungen
eines empfangenen Signals zwischen zum Beispiel 2τ und zum
Beispiel 4τ zum
Beispiel als "lange
Dauer", zum Beispiel
als eine empfangene logische 1B, interpretiert.
Ferner wird an einem entsprechenden Empfänger 112, 113,
eine Dauer zwischen Signaländerungen
eines empfangenen Signals von mehr als 4τ zum Beispiel als "sehr lange Dauer", zum Beispiel als eine
empfangene Haltbedingung, interpretiert.
-
Somit
werden die drei möglichen
Codes (0B, 1B, Halt)
vom entsprechenden Empfänger 102, 103 durch
Modulieren der Dauer zwischen Signalumschaltungen übertragen,
wobei die unterschiedlichen Dauerzeiten den ganzzahligen Vielfachen
der oben genannten Zeitbasis τ (hier
1τ, 3τ, 5τ) entsprechen. Zum
Unterscheiden zwischen den Codes verwendet der entsprechende Empfänger 112, 113 zwei
Zeitschwellen, die ebenfalls den ganzzahligen Vielfachen der oben
genannten Zeitbasis τ (hier
2τ, 4τ) entsprechen.
-
In
weiteren alternativen Ausführungsbeispielen
können
mehr als die oben genannten drei möglichen Codes übertragen
werden, zum Beispiel vier oder mehr mögliche Codes, zum Beispiele
logische 0B, logische 1B,
und zwei unterschiedliche Befehle (zum Beispiel ein erster Befehl
und ein zweiter Befehl). Zum Beispiel kann eine sehr kurze Dauer
zwischen Signaländerungen
(zum Beispiel eine Dauer τ) zum
Beispiel eine logische 0B bezeichnen. Ferner kann
eine relativ kurze Dauer zwischen Signaländerungen (zum Beispiel eine
Dauer 3τ)
zum Beispiel eine logische 1B bezeichnen.
Ferner kann eine relativ lange Dauer zwischen Signaländerungen
(zum Beispiel eine Dauer 5τ)
zum Beispiel den oben genannten ersten Befehl und eine sehr lange
Dauer zwischen Signaländerungen
(zum Beispiel eine Dauer 7τ oder
mehr) zum Beispiel den oben genannten zweiten Befehl bezeichnen.
-
In
zusätzlichen
alternativen Ausführungsbeispielen
werden die oben genannten Signale/Codes nicht über die oben genannte (einzelne)
Leitung/den Draht 4a, sondern drahtlos übertragen.
-
Die
Frequenz eines Signals zum Beispiel, das drahtlos übertragen
wird, kann zum Beispiel zwischen zwei unterschiedlichen Werten (zum
Beispiel zwischen einem relativ hohen und einem relativ niedrigen
Wert) wechseln. Wenn zum Beispiel eine logische 0B (oder
alternativ zum Beispiel eine logische 1B)
drahtlos gesendet werden soll, ändert
der entsprechende drahtlose Sender die Frequenz eines drahtlos gesendeten
Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel
von einem relativ hohen zu einem relativ niedrigen Wert). Wenn dann
erneut eine logische 0B (oder alternativ
zum Beispiel eine logische 1B) drahtlos
gesendet werden soll, ändert
der entsprechende Sender erneut die Frequenz des drahtlos gesendeten
Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel zurück von einem
relativ niedrigen zu einem relativ hohen Wert). Wenn dann eine logische
1B (oder alternativ zum Beispiel eine logische
0B) drahtlos gesendet werden soll, ändert der
entsprechende Sender die Frequenz des Signals nach der oben genannten relativ
langen Dauer 3τ (zum
Beispiel von einem relativ hohen zu einem relativ niedrigen Wert)
usw.
-
Ferner
kann die Phase eines Signals zum Beispiel, das drahtlos übertragen
wird, zum Beispiel zwischen zwei unterschiedlichen Werten (zum Beispiel
zwischen einem relativ hohen und einem relativ niedrigen Wert) wechseln.
Wenn zum Beispiel eine logische 0B (oder
alternativ zum Beispiel eine logische 1B)
drahtlos gesendet werden soll, ändert
der entsprechende drahtlose Sender die Phase eines drahtlos gesendeten
Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel
von einem relativ hohen zu einem relativ niedrigen Wert). Wenn dann
erneut eine logische 0B (oder alternativ
zum Beispiel eine logische 1B) drahtlos
gesendet werden soll, ändert
der entsprechende Sender erneut die Phase des drahtlos gesendeten
Signals nach der oben genannten relativ kurzen Dauer τ (zum Beispiel zurück von einem
relativ niedrigen zu einem relativ hohen Wert). Wenn dann eine logische
1B (oder alternativ zum Beispiel eine logische
0B) drahtlos gesendet werden soll, ändert der
entsprechende Sender die Phase des Signals nach der oben genannten
relativ langen Dauer 3τ (zum
Beispiel zurück
von einem relativ hohen zu einem relativ niedrigen Wert) usw.
-
Die 3 zeigt
beispielhaft die Übertragung eines
Worts von einem Master-Systemmodul 2 an ein Slave-Systemmodul 3a und
umgekehrt.
-
Wie
in der 3 dargestellt ist, sind Wörter durch entsprechende Haltcodes
getrennt (zum Beispiel einem zu einem Zeitpunkt t0 gesendeten Haltcode
und einem weiteren zu einem Zeitpunkt t10, t11 entsprechend gesendeten
Haltcode).
-
Jedes
Wort kann zum Beispiel eine ungerade Anzahl von Bits umfassen (hier
zum Beispiel 11 Bits).
-
Ferner
beginnt jedes Wort mit dem Senden einer Anlaufsequenz, zum Beispiel
einer Anlaufsequenz, die zwei unterschiedliche Bits umfasst.
-
Wenn
von einem Master-Systemmodul 2 Daten an ein Slave-Systemmodul 3a gesendet
werden sollen, wird zum Beispiel zunächst als eine Anlaufsequenz
eine logische 0B gesendet und anschließend eine
logische 1B. Wenn umgekehrt von einem Slave-Systemmodul 3a Daten
an ein Master-Systemmodul 2 gesendet werden sollen, wird
zum Beispiel zunächst
als eine Anlaufsequenz eine logische 1B gesendet
und anschließend
eine logische 0B (siehe 3).
-
Wenn
zum Beispiel, wie ebenfalls in der 3 dargestellt
ist, vom Master-Systemmodul 2 eine Anlaufsequenz gesendet
werden soll, wird zum Beispiel zunächst eine logische 0B gesendet. Zu diesem Zweck ändert das
Master-Systemmodul 2 zum Beispiel den Zustand der Leitung 4a zum
Beispiel zu einem Zeitpunkt t0 (zum Beispiel von einem hohen Spannungspegel
auf einen niedrigen Spannungspegel) und ändert nach der oben genannten
relativ kurzen Dauer τ erneut
den Zustand der Leitung 4a (zum Beispiel zurück vom niedrigen
Spannungspegel auf den hohen Spannungspegel). Anschließend wird eine
logische 1B gesendet. Zu diesem Zweck ändert das
Master-Systemmodul 2 nach der oben genannten relativ langen
Dauer 3τ erneut
den Zustand der Leitung 4a (zum Beispiel zurück vom hohen
Spannungspegel auf den niedrigen Spannungspegel).
-
Wenn
statt vom Master-Systemmodul 2 eine Anlaufsequenz vom Slave-Systemmodul 3a gesendet
werden soll, werden die entgegengesetzten Bits gesendet. Zum Beispiel
wird zunächst
eine logische 1B gesendet. Zu diesem Zweck ändert das
Slave-Systemmodul 3a zum
Beispiel den Zustand der Leitung 4a zum Beispiel zu einem
Zeitpunkt t0 (zum Beispiel von einem hohen Spannungspegel auf einen niedrigen
Spannungspegel) und ändert
nach der oben genannten relativ langen Dauer 3τ erneut den Zustand der Leitung 4a (zum
Beispiel zurück
vom niedrigen Spannungspegel auf den hohen Spannungspegel). Anschließend wird
eine logische 0B gesendet. Zu diesem Zweck ändert das
Slave-Systemmodul 3a nach der oben genannten relativ kurzen Dauer τ erneut den
Zustand der Leitung 4a (zum Beispiel zurück vom hohen
Spannungspegel auf den niedrigen Spannungspegel).
-
Somit
ist die von einem Master verwendete Anlaufsequenz verschieden von
der von einem Slave verwendeten Anlaufsequenz. Der Unterschied zwischen
den Anlaufsequenzen wird zum Unterscheiden zwischen einer Übertragung
von Master zu Slave und einer Übertragung
von Slave zu Master verwendet.
-
Die
Anlaufsequenz ermöglicht
das Kalibrieren der Zeitbasis τ,
die vom entsprechenden Empfänger 112, 113 angewendet
werden soll, bei jedem Senden eines neuen Worts. Wenn zum Beispiel
ein erstes Wort von einem Master gesendet werden soll, kann die
Zeitbasis τ1 so gewählt
werden, dass sie kürzer
ist als die Zeitbasis τ2, die für
das nachfolgende Übertragen
eines zweiten Worts, das vom Master gesendet werden soll, gewählt wird,
und die wiederum zum Beispiel so gewählt werden kann, dass sie länger ist
als die Zeitbasis τ3, die für
das nachfolgende Übertragen
eines dritten Worts gewählt
wird (die wiederum zum Beispiel so gewählt werden kann, dass sie länger ist
als die oben genannte Zeitbasis τ1, die für
das Übertragen
des oben genannten ersten Worts gewählt wird, usw.). Durch die
oben genannte Kalibrierung der Zeitbasis τ auf einer Basis Wort für Wort können zum
Beispiel die Slave-Systemmodule 3a, 3b ohne
exakte Taktreferenz (zum Beispiel ohne einen quarzstabilen Taktgeber/ohne
eine quarzstabile Vorrichtung zum Erzeugen eines Takts) hergestellt werden.
-
Auf
die Bits der Anlaufsequenz folgt eine definierte Anzahl von Bits
(der Nutzlastdaten), zum Beispiel eine Potenz von zwei Vielfachen
von einem Byte (zum Beispiel 8 Bits wie im vorliegenden Ausführungsbeispiel
oder zum Beispiel 16, 32 oder 64 Bits).
-
Am
Ende des Worts kann ein Paritätsbit übertragen
werden. Zum Beispiel kann gerade Parität gewählt werden, da dies ein Bit
eines Werts einer logischen 0B zu einem
Wort hinzufügt,
das nur Bits von Nutzlastdaten eines Werts einer logischen 1B umfasst, das heißt zu einem Wort mit maximaler Übertragungszeit
für die
Bits von Nutzlastdaten, und dadurch die gesamte maximale Wortübertragungszeit
(das heißt
die Übertragungszeit
für alle
Bits der Anlaufsequenz, Bits der Nutzlastdaten und Paritätsbits)
verringert. Statt eines Paritätsbits
oder zusätzlich
zu diesem können
entsprechende Bits zur Fehlererkennung und/oder Fehlerkorrektur
gesendet werden.
-
Wie
in der 2 dargestellt ist, kann die oben genannte Leitung 4a des
Bussystems 4 zum Beispiel eine verdrahtete Leitung und
eine Signalleitung 4a sein. Die Signalleitung kann über einen
entsprechenden Pull-up-Widerstand 15 (oder
alternativ mehr als einen Pull-up-Widerstand) mit einer Versorgungsspannung
VDD verbunden sein. Ferner können
die entsprechenden Sender 102, 203 jeweils zum
Beispiel einen oder mehrere Transistoren, zum Beispiel FET-Transistoren, umfassen.
Die Source-Drain-Wege der Transistoren sind zwischen der Masse und
einem entsprechenden Anschluss/einer entsprechenden Bondinsel/einem
entsprechenden Stift 22, 23a verbunden, das heißt sie sind
zwischen der Masse und der Signalleitung 4a verbunden.
Ein entsprechender Transistor kann dann zum Beispiel eine logische
0B über
die Leitung 4a durch entsprechendes Auslösen der
Leitung 4a mit einer Ausgabe mit offenem Drain senden.
Somit kann zum Senden einer logischen 0B der
entsprechende Transistor in einen leitenden/aktivierten Zustand
versetzt werden, zum Beispiel durch Anlegen eines entsprechenden Signals
am Steuereingang bzw. Gate-Eingang des Transistors. Hingegen kann
zum Senden einer logischen 1B der entsprechende
Transistor in einen nichtleitenden bzw. deaktivierten Zustand versetzt
werden, zum Beispiel durch Anlegen eines entsprechenden (inversen)
Signals am Steuereingang bzw. Gate-Eingang. Es kann jeweils nur
ein Sender mit dem jeweiligen Transistor/den jeweiligen Transistoren
aktiviert werden.
-
Durch
die oben genannten Empfänger 112, 113 wird
der Zustand der Leitung 4a mit einer hohen Impedanzeingabe gelesen.
Gemäß einem
Ausführungsbeispiel
können
Signalpegel gemäß LVTLL-Standards
verwendet werden. Alternativ können
auch geeignete andere Signalpegel angelegt werden.
-
Wie
in der 2 dargestellt ist, können eines oder mehrere der
Systemmodule, zum Beispiel eines oder mehrere Slave-Systemmodule 3a,
mit einer zusätzlichen
Diode 16 und ein zusätzlicher
Kondensator 17, zum Beispiel ein zusätzlicher integrierter Kondensator,
bereitgestellt werden.
-
Die
Anode der Diode 16 zum Beispiel kann mit dem entsprechenden
Anschluss/der entsprechenden Bondinsel/dem entsprechenden Stift 22, 23a des
entsprechenden Systemmoduls 2, 3a (und somit auch
mit dem Eingang des entsprechenden Empfängers 112, 113 und
dem Ausgang des entsprechenden Senders 102, 103)
verbunden werden. Ferner kann die Kathode der Diode 16 mit
einem ersten Anschluss des Kondensators 17 und einer Leitung 18 verbunden
werden. Ein zweiter Anschluss des Kondensators 17 kann
mit der Masse verbunden werden.
-
Somit
kann der oben genannte Zustand der Leitung 4a mit einem
hohen Spannungspegel zum Laden des Kondensators 17 über die
Diode 16 verwendet werden. Somit wird an der Leitung 18 eine entsprechende
interne Versorgungsspannung VDDR für das entsprechende Systemmodul 3a bereitgestellt.
-
Der
Kondensator 17 kann so ausgelegt werden, dass auch Wörter mit
fortlaufenden Sequenzen einer logischen 10B (das
heißt
Wörter,
bei denen die Gesamtzeit, während
der sich die Leitung 4a im Zustand mit niedriger Spannung
befindet, maximal ist) den Kondensator nicht unterhalb der minimalen
internen Versorgungsspannung VDDR entladen, die für das entsprechende
Systemmodul benötigt
wird.
-
Die 5 zeigt
eine schematische, beispielhafte Darstellung einer Senderschaltung 1102 eines Systemmoduls.
Wie in der 5 dargestellt wird, ist die
Senderschaltung 1102 asynchron; es können aber alternativ auch synchrone
Senderschaltungen verwendet werden.
-
Wie
in der 5 dargestellt ist, werden ein paralleles Datenwort
(data) und die Anzahl der zu übertragenden
Bits (count) über
entsprechende Leitungen 1103, 1104 jeweils in
ein Schieberegister 1105 und einen Rückwärtszähler 1106 aufgetastet (hier
durch Anlegen eines Signals strobe an einer Leitung 1113).
Ein entsprechendes Signal (busy) auf einer Leitung 1107 ist
aktiv, solange der Rückwärtszähler 1106 einen
Wert größer als
Null aufweist. Das oben genannte Auftasten startet auch zwei nicht mehrfach
auslösbare
Monoflops 1108, 1109 mit Zeitkonstanten jeweils
für eine
logische 0B (1τ) und eine logische 1B (3τ).
Die Ausgabe des Schieberegisters 1005 auf einer Leitung 1110 wird
für den
Steuereingang eines Multiplexers 1112 bereitgestellt und
bestimmt somit, welche fallenden Flanken der Monoflops 1108, 1109 zum
Neustart beider Monoflops 1108, 1109, zum Verschieben
des Schieberegisters 1105, zum Verringern des Rückwärtszählers 1006 und
zum Umschalten des Ausgangs (sdata) der Senderschaltung 1102 auf
einer Leitung 1111 verwendet wird. Dies wird fortgesetzt,
bis der Rückwärtszähler 1006 abgelaufen
ist und sich der Ausgang (sdata) in einem Zustand hoher Spannung
befindet. Dieser Zustand deaktiviert auch das Signal busy auf der
Leitung 1107.
-
Der
Ausgang (sdata) der Senderschaltung 1102 zum Beispiel kann
zum entsprechenden Steuern eines Transistors eines entsprechenden
Transistors 102, 103 verwendet werden, wie dies
in der 2 dargestellt ist.
-
Die 6 zeigt
eine schematische, beispielhafte Darstellung einer Empfängerschaltung 2112 eines
Systemmoduls. Wie in der 6 dargestellt wird, ist die
Empfängerschaltung 2112 asynchron;
es können
aber alternativ auch synchrone Empfängerschaltungen verwendet werden.
-
Wie
in der 6 dargestellt ist, kann jedes Umschalten eines
Eingangssignals (sdata) auf einer Leitung 2113 durch Verwendung
eines entsprechenden Verzögerungs-Gate 2114,
und eines XNOR-Gate 2115 in einen entsprechenden auf einer Leitung 2116 vorhandenen
kurzen Impuls verwandelt werden. Das Eingangssignal (sdata) auf
der Leitung 2113 zum Beispiel kann von einem Ausgang eines entsprechendere
Empfängers 112, 113 gesteuert werden,
wie dies in der 2 dargestellt ist. In der 6 ist
dargestellt, dass der oben genannte (kurze) Impuls auf der Leitung 2116 der
Empfängerschaltung 2112 zwei
wiederholt auslösbare
Monoflops 2117, 2118 mit Zeitkonstanten von jeweils
2τ und 4τ startet und
synchron einen Vorwärtszähler 2119 zurücksetzt.
Das Ausgangssignal valid auf einer Leitung 2121 wird deaktiviert.
Wenn das nächste
Umschalten des Eingangssignals (sdata) auf der Leitung 2113 erfolgt,
bevor 2τ abläuft, wird
eine 0B in einen Ausgabeschieberegister 2120 aufgetastet.
Andernfalls, wenn das nächste
Umschalten des Eingangssignals (sdata) auf der Leitung 2113 erfolgt,
bevor 4τ abläuft, wird eine
1B in den Ausgabeschieberegister 2120 aufgetastet.
Mit jedem Umschalten des Eingangssignals (sdata) zählt der
Vorwärtszähler 2119 vorwärts. Wenn
4τ abläuft, bevor
das nächste
Umschalten erfolgt, wird eine Haltbedingung erreicht. In diesem
Fall wird das Ausgangssignal valid auf der Leitung 2121 aktiviert.
Zu diesem Zeitpunkt enthält
die Ausgabe data des Schieberegisters 2120 die parallelen
Ausgabedaten und die Ausgabe count des Vorwärtszählers 2119 enthält die Anzahl
der gültigen
Bits der Ausgabe data des Schieberegisters 2120. Die parallele Datenausgabe
des Schieberegisters enthält
das komplette Wort, wie es vom entsprechenden Sender gesendet wurde,
das heißt
die Bits der Anlaufsequenz, die Bits der Nutzlastdaten und das Paritätsbit. In
einem Ausführungsbeispiel
kann, wie oben bereits beschrieben, die Anlaufsequenz eines entsprechenden
Worts zum Kalibrieren der Monoflops 2117, 2118,
das heißt
zum Kalibrieren der Dauer der oben genannten Zeitkonstanten der
Monoflops von 2τ und 4τ, verwendet
werden, zum Beispiel durch Verwenden einer entsprechenden Kalibrierschaltung
bzw. Schaltung zum Einstellen der Zeitkonstante 2122.
-
Obwohl
hierin bestimmte Ausführungsformen
dargestellt und beschrieben wurden, weiß der Fachmann, dass eine Reihe
von alternativen und/oder äquivalenten
Implementierungen statt der dargestellten und beschriebenen Ausführungsbeispiele
verwendet werden können,
ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung
soll jegliche Adaptionen oder Varianten der hierin erörterten
bestimmten Ausführungsbeispiele abdecken.
Daher soll die Erfindung nur durch die Ansprüche und deren Äquivalente
beschränkt
sein.